[go: up one dir, main page]

CN104589738A - 多层陶瓷基板及其制造方法 - Google Patents

多层陶瓷基板及其制造方法 Download PDF

Info

Publication number
CN104589738A
CN104589738A CN201410815104.8A CN201410815104A CN104589738A CN 104589738 A CN104589738 A CN 104589738A CN 201410815104 A CN201410815104 A CN 201410815104A CN 104589738 A CN104589738 A CN 104589738A
Authority
CN
China
Prior art keywords
layer
expansion
thermal coefficient
low thermal
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410815104.8A
Other languages
English (en)
Inventor
饭田裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104589738A publication Critical patent/CN104589738A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B11/00—Apparatus or processes for treating or working the shaped or preshaped articles
    • B28B11/24—Apparatus or processes for treating or working the shaped or preshaped articles for curing, setting or hardening
    • B28B11/243—Setting, e.g. drying, dehydrating or firing ceramic articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/027—Thermal properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/42—Alternating layers, e.g. ABAB(C), AABBAABB(C)
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607—Thermal properties, e.g. thermal expansion coefficient
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/345—Refractory metal oxides
    • C04B2237/348—Zirconia, hafnia, zirconates or hafnates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56—Using constraining layers before or during sintering
    • C04B2237/562—Using constraining layers before or during sintering made of alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/58—Forming a gradient in composition or in properties across the laminate or the joined articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68—Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/702—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the constraining layers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

使具有空腔的多层陶瓷基板薄型化时，因为规定空腔的底面的底壁部薄型化，所以存在该底壁部容易破损的问题。多层陶瓷基板(1)的规定空腔(3)的底壁部(4)形成高热膨胀系数层(6)被第一低热膨胀系数层(7)和第二低热膨胀系数层(8)夹住的层叠结构。根据这种构成，在烧成后的冷却过程中，在低热膨胀系数层(7、8)中会产生压缩应力，其结果是，可提高底壁部(4)处的机械强度。

Description

多层陶瓷基板及其制造方法
本发明专利申请是国际申请号为PCT/JP2009/057896，国际申请日为2009年4月21日，进入中国国家阶段的申请号为200980117809.X，名称为“多层陶瓷基板及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及多层陶瓷基板及其制造方法，尤其涉及为了提高具有空腔的多层陶瓷基板的强度而进行的改进。
背景技术
作为本发明所感兴趣的多层陶瓷基板的制造方法，例如有日本专利特开2003-273513号公报(专利文献1)中记载的方法。专利文献1中，欲采用所谓的无收缩工艺来制造带空腔的多层陶瓷基板时，在外侧约束层所产生的收缩抑制作用较弱的远离空腔开口端的位置处会产生较高程度的收缩，空腔可能会发生不期望的变形这样的问题，为解决该问题，沿着将要成为多层陶瓷基板的生层叠体的位于已形成空腔的部分的陶瓷生坯层，形成包含收缩抑制用无机材料粉末的层间约束层，并同时在用包含收缩抑制用无机材料粉末的外侧约束层夹住生层叠体的状态下实施烧成工序。
通过上述专利文献1中记载的制造方法，在烧成工序中，除了外侧约束层所产生的收缩抑制作用以外，层间约束层所产生的收缩抑制作用也发挥作用，可使陶瓷生坯层的朝向主面方向的收缩实质上不产生，并且可获得在空腔处不会发生不期望的变形的多层陶瓷基板。
然而，在具有空腔的多层陶瓷基板中，存在规定空腔的底面的底壁部容易破损的问题。
随着使用多层陶瓷基板的电子设备的小型化，要求多层陶瓷基板薄型化。因此，特别是对于具有空腔的多层陶瓷基板，空腔中所要收纳的安装元器件的尺寸固定时，有时必须使底壁部变薄以实现多层陶瓷基板的薄型化。或者，为了在空腔中收纳各种尺寸和形状的安装元器件而必须提高规定空腔的周面的周壁部的高度时，需要与周壁部的高度的提高量相对应地使底壁部进一步变薄。该状况的结果是底壁部容易破损，该破损的抑制成为一大问题。
此外，具有空腔的多层陶瓷基板的厚度并不一致，在规定空腔的底面的底壁部处较薄，在规定空腔的周面的周壁部处较厚，因此本就容易因烧成而产生翘曲等不期望的变形。此时，根据底壁部的厚度和周壁部的高度之间的关系，可能会更为显著地产生翘曲等变形。因此，若欲抑制翘曲等变形，则可能会限制多层陶瓷基板的设计的自由度。
专利文献1：日本专利特开2003-273513号公报
发明的揭示
因此，本发明的目的在于提供一种在规定空腔的底面的底壁部处不易发生破损的多层陶瓷基板及其制造方法。
本发明的更为特定的目的在于提供一种不仅能如上所述使空腔的底壁部不易破损还可抑制翘曲等不期望的变形的多层陶瓷基板及其制造方法。
为解决上述技术问题，本发明首先提供一种多层陶瓷基板，该多层陶瓷基板是包括由具有空腔形成用通孔的第一陶瓷层构成的周壁部和由不具有空腔形成用通孔的第二陶瓷层构成的底壁部的、带空腔的多层陶瓷基板，其特征在于，在底壁部配置有包括热膨胀系数相对较高的高热膨胀系数层和热膨胀系数相对较低的低热膨胀系数层在内的至少2种陶瓷层作为所述第二陶瓷层，且形成高热膨胀系数层的至少一部分被第一低热膨胀系数层和第二低热膨胀系数层夹住的层叠结构。
在本发明的多层陶瓷基板中，较好是底壁部的朝向外侧的面由第一低热膨胀系数层形成，底壁部的与周壁部相接的面由第二低热膨胀系数层形成。
上述情况下，更好是在周壁部配置有具有比第二低热膨胀系数层高的热膨胀系数的高热膨胀系数层，并且在其最外层配置有热膨胀系数相对较低的第三低热膨胀系数层。
此外，上述实施方式中，较好是底壁部还包括以与第二低热膨胀系数层接触的状态配置的第一层间约束层作为第二陶瓷层。这里，第一层间约束层包含在能使低热膨胀系数层所含的陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末，且处于无机材料粉末因低热膨胀系数层所包含的材料的浸透而固化的状态。但是，第一层间约束层并不限于被低热膨胀系数层夹住。
本发明的多层陶瓷基板中，较好是周壁部还包括沿着该周壁部的与底壁部相接的面配置的第二层间约束层作为第一陶瓷层。这里，第二层间约束层包含在能使低热膨胀系数层所含的陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末，且处于无机材料粉末因低热膨胀系数层所包含的材料的浸透而固化的状态。
上述实施方式中，较好是规定第二层间约束层所具有的空腔形成用通孔的内周缘不位于比周壁部的规定与第二层间约束层相接的第一陶瓷层所具有的空腔形成用通孔的内周缘更靠外侧的位置，且规定第二层间约束层所具有的空腔形成用通孔的内周缘的至少一部分位于比周壁部的规定与第二层间约束层相接的第一陶瓷层所具有的空腔形成用通孔的内周缘更靠内侧的位置。
本发明还提供一种多层陶瓷基板的制造方法，该多层陶瓷基板包括由具有空腔形成用通孔的第一陶瓷层构成的周壁部和由不具有空腔形成用通孔的第二陶瓷层构成的底壁部，在底壁部配置有包括热膨胀系数相对较高的高热膨胀系数层和热膨胀系数相对较低的低热膨胀系数层在内的至少2种陶瓷层作为所述第二陶瓷层，且形成高热膨胀系数层的至少一部分被第一低热膨胀系数层和第二低热膨胀系数层夹住的层叠结构。
本发明的多层陶瓷基板的制造方法的特征在于，包括：准备第一陶瓷生坯层的工序，该第一陶瓷生坯层是将要通过烧成成为所述第一陶瓷层的层，包含低温烧结陶瓷材料，具有所述空腔形成用通孔；作为将要通过烧成成为所述第二陶瓷层的第二陶瓷生坯层，分别准备包含低温烧结陶瓷材料的将要成为所述高热膨胀系数层的高热膨胀系数生坯层、包含低温烧结陶瓷材料的将要成为所述第一低热膨胀系数层的第一低热膨胀系数生坯层、包含低温烧结陶瓷材料的将要成为所述第二低热膨胀系数层的第二低热膨胀系数生坯层的工序；制作复合层叠体的工序，该复合层叠体包括将所述第一陶瓷生坯层和所述第二陶瓷生坯层层叠而成的生层叠体以及配置在该生层叠体的两个主面上的外侧约束层，该外侧约束层包含在能使所述低温烧结陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末；将该复合层叠体在低温烧结陶瓷材料烧结的烧成条件下烧成的烧成工序；以及将外侧约束层从复合层叠体除去的工序。
本发明的制造方法较好是用于制造底壁部的朝向外侧的面由第一低热膨胀系数层形成、底壁部的与周壁部相接的面由第二低热膨胀系数层形成的多层陶瓷基板。此时，较好是生层叠体还包括以与第二低热膨胀系数生坯层接触的状态配置的第一层间约束层作为第二陶瓷生坯层。该第一层间约束层包含在能使低温烧结陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末，经烧成工序后处于无机材料粉末因低热膨胀系数生坯层所包含的材料的浸透而固化的状态。
此外，在本发明的制造方法中，较好是生层叠体还包括沿着多层陶瓷基板的周壁部的与底壁部相接的面配置的第二层间约束层作为第一陶瓷生坯层。此时，第二层间约束层包含在能使低热膨胀系数层所包含的陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末，经烧成工序后处于无机材料粉末因低热膨胀系数层所包含的材料的浸透而固化的状态。
上述实施方式中，更好是在生层叠体中，第二层间约束层所具有的空腔形成用通孔比周壁部的与第二层间约束层相接的第一陶瓷生坯层所具有的空腔形成用通孔小。
根据本发明，因为在空腔的底壁部形成了高热膨胀系数层的至少一部分被第一低热膨胀系数层和第二低热膨胀系数层夹住的层叠结构，所以在烧成后的冷却过程中，在第一低热膨胀系数层和第二低热膨胀系数层中产生压缩应力。其结果是，可提高底壁部处的强度，可使底壁部处不易发生破损。
特别是如果底壁部的朝向外侧的面由第一低热膨胀系数层形成，底壁部的与周壁部相接的面由第二低热膨胀系数层形成，则第一低热膨胀系数层和第二低热膨胀系数层中产生的所述压缩应力作用于底壁部的整个厚度方向，能更可靠地提高整个底壁部的强度。
上述情况下，如果在周壁部配置有高热膨胀系数层，且在周壁部的最外层配置有第三低热膨胀系数层，则可提高整个多层陶瓷基板的强度，并且可抑制由多层陶瓷基板的正反面的应力差所引起的翘曲。
如果以与形成所述底壁部的与周壁部相接的面的第二低热膨胀系数层接触的状态配置第一层间约束层，则在烧成时，底壁部和周壁部的界面处的收缩会被抑制，其结果是，可抑制多层陶瓷基板的翘曲等不期望的变形及开裂。
如上所述，如果多层陶瓷基板的翘曲等不期望的变形被抑制，则可提高具有空腔的多层陶瓷基板的设计的自由度。
根据本发明的多层陶瓷基板的制造方法，因为所要烧成的复合层叠体包括将要成为多层陶瓷基板的生层叠体、以及外侧约束层，所以在烧成时，生层叠体的收缩会被抑制。其结果是，可提高所得的多层陶瓷基板的尺寸精度，并且可抑制翘曲等不期望的变形。
本发明的多层陶瓷基板的制造方法中，如果生层叠体包括第一层间约束层，则底壁部和周壁部的边界处的收缩会被抑制，因此可抑制可能会在该部分产生的不期望的变形及开裂，可进一步提高尺寸精度。
此外，本发明的多层陶瓷基板的制造方法中，生层叠体还包括沿着多层陶瓷基板的周壁部的与底壁部相接的面配置的第二层间约束层时，底壁部和周壁部的边界处的收缩会被抑制，因此能可靠地抑制在该部分产生的变形及开裂。
此外，如果该第二层间约束层所具有的空腔形成用通孔比周壁部的与第二层间约束层相接的第一陶瓷生坯层所具有的空腔形成用通孔小，则制作生层叠体时，即使第二层间约束层和与之相接的第一陶瓷生坯层之间产生空腔形成用通孔的位置偏差，规定第二层间约束层所具有的空腔形成用通孔的内周缘也不会位于比周壁部的规定与第二层间约束层相接的第一陶瓷层所具有的空腔形成用通孔的内周缘更靠外侧的位置，可提高能使规定第二层间约束层所具有的空腔形成用通孔的内周缘的至少一部分位于比周壁部的规定与第二层间约束层相接的第一陶瓷层所具有的空腔形成用通孔的内周缘更靠内侧的位置的概率。因此，可在烧成后更可靠地抑制空腔的底壁部的变形及开裂等。
附图的简单说明
图1是表示包括本发明的第一实施方式的多层陶瓷基板1的功能模块31的剖视图。
图2是简要地表示在制造图1所示的多层陶瓷基板1的过程中制成的复合层叠体41的剖视图。
图3是表示包括本发明的第二实施方式的多层陶瓷基板1a的功能模块31的剖视图。
图4是简要地表示在制造图3所示的多层陶瓷基板1a的过程中制成的复合层叠体41a的剖视图。
图5是简要地表示本发明的第三实施方式的多层陶瓷基板1b的剖视图。
图6是简要地表示在为确认本发明的效果而实施的实验例中制成的比较例1～3以及实施例1和实施例2的多层陶瓷基板61～65的剖视图。
实施发明的最佳方式
图1是表示由本发明的第一实施方式的多层陶瓷基板1构成的功能模块31的剖视图。
多层陶瓷基板1形成有空腔3。多层陶瓷基板1具有规定空腔3的底面的底壁部4和规定空腔3的周面的周壁部5。
多层陶瓷基板1有着由具有空腔形成用通孔的多个第一陶瓷层2a与不具有空腔形成用通孔的多个第二陶瓷层2b层叠而成的结构，周壁部5由第一陶瓷层2a构成，底壁部4由第二陶瓷层2b构成。如果具有空腔形成用通孔的第一陶瓷层2a与不具有空腔形成用通孔的第二陶瓷层2b层叠，则在多层陶瓷基板1中会形成凹形的空腔3。此外，在底壁部4配置有热膨胀系数相对较高的第一高热膨胀系数层6和热膨胀系数相对较低的第一低热膨胀系数层7和第二低热膨胀系数层8作为第二陶瓷层2b，且形成第一高热膨胀系数层6的至少一部分被第一低热膨胀系数层7和第二低热膨胀系数层8夹住的层叠结构。特别是在本实施方式中，底壁部4的朝向外侧的面由第一低热膨胀系数层7形成，底壁部4的与周壁部5相接的面由第二低热膨胀系数层8形成。
另一方面，在周壁部5配置有具有比所述第二低热膨胀系数层8高的热膨胀系数的第二高热膨胀系数层9，并且在其最外层配置有热膨胀系数相对较低的第三低热膨胀系数层10。
此外，在底壁部4还配置有以与第二低热膨胀系数层8接触的状态配置的第一层间约束层11作为第二陶瓷层2b。本实施方式中，第一层间约束层11处于被第二低热膨胀系数层8夹住的状态。此外，沿着周壁部5的与底壁部4相接的面配置有第二层间约束层12。另外，第一层间约束层11也能以被第二低热膨胀系数层8和第一高热膨胀系数层6夹住的状态配置。
多层陶瓷基板1具有各种布线导体。布线导体是用于构成例如电容器或电感器之类的无源元件或是用于进行元件间的电连接之类的连接布线的导体，典型的是如图1所示由若干个导体膜13～16以及若干个通孔导体17构成。
导体膜13形成在多层陶瓷基板1的内部。导体膜14和导体膜15分别形成于多层陶瓷基板1的一个主面上和另一个主面上。导体膜16形成在空腔3的底面上。通孔导体17设置成与导体膜13～16中的任意一个电连接并同时在厚度方向上贯穿陶瓷层2a和陶瓷层2b中的任一指定的陶瓷层。
在多层陶瓷基板1的一个主面上以与外部导体膜14电连接的状态装载有芯片元器件18、19。图1中，示出了用于将芯片元器件19与外部导体膜14电连接的凸点电极20。
此外，在空腔3内以与空腔底面导体膜16电连接的状态装载有芯片元器件21。图1中，示出了用于将芯片元器件21与腔体底面导体膜16电连接的凸点电极22。
由此，通过将芯片元器件18、19、21装载于多层陶瓷基板1，从而构成功能模块31。形成在多层陶瓷基板1的另一个主面上的外部导体膜15被用作将该功能模块31安装到未图示的母板上时的电连接部件。
上述多层陶瓷基板1例如如下所述制造。
图2是表示在制造多层陶瓷基板1的过程中制成的复合层叠体41的剖视图。复合层叠体41包括欲通过烧成来形成多层陶瓷基板1的生层叠体42以及配置在生层叠体42的两个主面上的第一外侧约束层43和第二外侧约束层44。另外，图2中省略了与生层叠体42关联设置的导体膜13～16以及通孔导体17的图示。
若参照图1和图2进行说明，则生层叠体42与多层陶瓷基板1一样，具有规定空腔3的底面的底壁部4和规定空腔3的周面的周壁部5。
在生层叠体42的底壁部4层叠有所欲成为第一高热膨胀系数层6的第一高热膨胀系数生坯层46、所欲成为第一低热膨胀系数层7的第一低热膨胀系数生坯层47、所欲成为第二低热膨胀系数层8的第二低热膨胀系数生坯层48，以作为所欲成为所述第二陶瓷层2b的第二陶瓷生坯层。在生层叠体42的周壁部5层叠有所欲成为第二高热膨胀系数层9的第二高热膨胀系数生坯层49、所欲成为第三低热膨胀系数层10的第三低热膨胀系数生坯层50，以作为所欲成为所述第一陶瓷层2a的第一陶瓷生坯层。这些生坯层46～50包含低温烧结陶瓷材料。
此外，生层叠体42形成有第一层间约束层11作为第二陶瓷生坯层，并且形成有第二层间约束层12作为第一陶瓷生坯层。这些层间约束层11、12包含在能使所述低温烧结陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末。
另外，图1中示出了多个陶瓷层2a和多个陶瓷层2b，由此可知，所述生坯层46～50通常分别由多个层构成，但图2中省略了所述多个层的界面的图示。此外，外侧约束层43、44有时也分别由多个层构成。
生层叠体42通常通过将多个陶瓷生坯层叠而形成，但也可以不采用这种方法，而是通过反复涂布陶瓷浆料来形成。
通过在生层叠体42的两个主面上层叠第一外侧约束层43和第二外侧约束层44并将它们压接，从而能获得复合层叠体41。另外，在位于空腔3侧的第二外侧约束层44设置有与空腔3连通的通孔51。
接着，在所述低温烧结陶瓷材料烧结的烧成条件下对复合层叠体41进行烧成。在该烧成工序中，因为层间约束层11、12以及外侧约束层43、44所包含的无机材料粉末实质上不烧结，所以这些层间约束层11、12以及外侧约束层43、44不发生实质性收缩。因此，层间约束层11、12以及外侧约束层43、44所起到的收缩抑制作用可作用到获得经烧结后的多层陶瓷基板1之前的生层叠体42上。其结果是，所得的多层陶瓷基板1不易产生翘曲等不期望的变形，且能提高尺寸精度。
接着，通过例如超声波清洗或喷砂处理来将外侧约束层43、44从烧成后的复合层叠体41除去。因为烧成后的外侧约束层43、44呈多孔状态，所以能容易地将其粉碎而除去。
另一方面，层间约束层11、12经烧成工序后，处于因与层间约束层11、12相邻的低热膨胀系数生坯层48和/或高热膨胀系数层49所包含的材料(玻璃成分等)的浸透而使无机材料粉末固化的状态。另外，层间约束层11、12的厚度需要是能实现因上述材料的浸透而导致的固化的厚度。
如上所述，能获得多层陶瓷基板1。若着眼于所得的多层陶瓷基板1的底壁部4，则在该处形成了第一高热膨胀系数层6的至少一部分被第一低热膨胀系数层7和第二低热膨胀系数层8夹住的层叠结构。因此，在烧成工序后的冷却过程中，在第一低热膨胀系数层7和第二低热膨胀系数层8中会产生压缩应力，其结果是，可提高底壁部4的机械强度。
此外，在本实施方式中，包括第三低热膨胀系数层10，该层在烧成后的冷却过程中也会产生压缩应力。因此，能抑制由多层陶瓷基板1的正反面的应力差所导致的翘曲等不期望的变形。
上述实施方式中，低热膨胀系数层7、8、10各自的厚度在烧成后较好为10～100μm。其原因如下所述。
在各低热膨胀系数层7、8、10和各高热膨胀系数层6、9的界面上作用有因热膨胀系数的差而产生的应力。更详细地说，在低热膨胀系数层7、8、10侧作用有压缩应力，该压缩应力随着与界面的距离的增大而减小。另一方面，高热膨胀系数层6、9作用有拉伸应力，该拉伸应力随着与界面的距离的增大而减小。这是因为随着与界面的距离的增大，应力发生松弛。如果距界面的距离超过100μm，则压缩应力几乎不起作用，几乎观察不到其效果，因此低热膨胀系数层7、8、10各自的厚度较好是在100μm以下。
另一方面，如果低热膨胀系数层7、8、10各自的厚度不足10μm，则因拉伸应力的作用而导致强度降低的高热膨胀系数层6、9会存在于距各低热膨胀系数层7、8、10的外表面不足10μm的外表面附近区域内。因此，容易从各高热膨胀系数层6、9的外表面附近部分起出现破损，无法观察到通过使低热膨胀系数层7、8、10中产生压缩应力而进行强化的效果，因此，低热膨胀系数层7、8、10各自的厚度较好是在10μm以上。
高热膨胀系数层6、9各自的厚度可根据多层陶瓷基板1的整体厚度以及各低热膨胀系数层7、8、10的厚度而适当确定，但较好是在烧成后为10～100μm。
此外，由于夹住第一高热膨胀系数层6的第一低热膨胀系数层7和第二低热膨胀系数层8各自的厚度比第一高热膨胀系数层6的厚度薄时能更有效地利用压缩应力，因此较为理想。同样地，较好是夹住第二高热膨胀系数层9的第二低热膨胀系数层8和第三低热膨胀系数层10各自的厚度比第二高热膨胀系数层9的厚度薄。此外，在图1中，示出了第一低热膨胀系数层7、第二低热膨胀系数层8和第三低热膨胀系数层10各自的厚度彼此相同的情形，但也可以与底壁部4和周壁部5的平衡、空腔3的直径的大小等多层陶瓷基板1的设计相匹配而使它们的厚度彼此不同。
另外，在图1中示出了低热膨胀系数层7由三层陶瓷层2b构成的情形，但所述低热膨胀系数层7的厚度不是陶瓷层2b的单层的厚度，而是三层陶瓷层2b的总厚度。其它的低热膨胀系数层8、10各自的厚度以及高热膨胀系数层6、9各自的厚度也是如此。
低热膨胀系数层7、8、10与高热膨胀系数层6、9之间的热膨胀系数之差较好是在1.0ppmK-1以上且在4.3ppmK-1以下。
已知通过使热膨胀系数之差在1.0ppmK-1以上，可大幅减少底壁部4的翘曲。即，翘曲量与热膨胀系数差的关系是：在热膨胀系数差小于1.0ppmK-1的范围内，翘曲量随着热膨胀系数差的增加而减少；热膨胀系数差在1.0ppmK-1以上时，翘曲量基本恒定。推测这是因为会作用成使多层陶瓷基板1翘曲的朝面内方向的应力与因热膨胀系数差而朝正反面的面内方向作用的应力相比相对较小，，因而能使翘曲得到矫正。
另一方面，通过使热膨胀系数差在4.3ppmK-1以下，能更可靠地使由热膨胀系数差引起的在低热膨胀系数层7、8、10和高热膨胀系数层6、9的边界部处的脱层(delamination)或空穴等缺陷不易产生。
构成低热膨胀系数层7、8、10的材料较好是包括含SiO2和MO(这里，MO是选自CaO、MgO、SrO和BaO的至少1种)的玻璃，且SiO2:MO＝23:7～17:13；构成高热膨胀系数层6、9的材料较好是包括含SiO2和MO的玻璃，且SiO2:MO＝19:11～11:19。
更好是构成低热膨胀系数层7、8、10的材料所包括的玻璃中所含的SiO2为34～73重量％，构成高热膨胀系数层6、9的材料所包括的玻璃中所含的SiO2为22～60重量％。
上述优选组成及其含量适合于采用硼硅酸盐玻璃类材料将低热膨胀系数层7、8、10与高热膨胀系数层6、9之间的热膨胀系数之差设置在1.0ppmK-1以上并将共通的成分的重量比例设置在75重量％以上。通过使共通的成分的重量比例在75重量％以上，可在各低热膨胀系数层7、8、10与各高热膨胀系数层6、9之间获得足够的接合力。
玻璃中所含的SiO2成分有助于降低热膨胀系数，MO成分有助于提高热膨胀系数。
此外，在烧成过程中有适量的结晶从玻璃中析出对机械强度特性而言是有利的，因此玻璃组成越接近析出结晶的组成越好。例如，对于SiO2-MO-Al2O3-B2O3系的玻璃，容易析出MAl2Si2O8或MSiO3结晶，因此较好是调整SiO2和MO的比例以使玻璃组成接近该结晶组成。因此，为降低热膨胀系数，低热膨胀系数层7、8、10的玻璃组成中的SiO2和MO的比例越接近2越好，为提高热膨胀系数，高热膨胀系数层6、9的玻璃组成中的SiO2和MO的比例越接近1越好。
高热膨胀系数层6、9的玻璃组成与低热膨胀系数层7、8、10相比，MO比例更高，容易在烧成后的镀敷处理中受到侵蚀，但因为不暴露在表面部，所以成为不易受到致命损伤的结构。
如果为了进一步增大热膨胀系数的差而使低热膨胀系数层7、8、10中的玻璃中的SiO2过多，则烧成时的玻璃粘度不会充分地下降，因而引起烧结不良。如果使MO过多，则无法获得足够的热膨胀系数的差。
此外，如果为了进一步增大热膨胀系数的差而使高热膨胀系数层6、9中的玻璃中的MO过多，则耐湿性下降，因而引起绝缘不良。如果使SiO2过多，则无法获得足够的热膨胀系数的差。
如上所述，较好是分别从上述范围内选择低热膨胀系数层7、8、10和高热膨胀系数层6、9中的玻璃中的SiO2和MO的比例。
更好是构成低热膨胀系数层7、8、10的材料所包括的玻璃包含34～73重量％的SiO2、14～41重量％的MO、0～30重量％的B2O3、0～30重量％的Al2O3，构成高高热膨胀系数层6、9的材料所包括的玻璃包含22～60重量％的SiO2、22～60重量％的MO、0～20重量％的B2O3、0～30重量％的Al2O3。理由如下。
B2O3赋予玻璃适度的粘度，以使烧成时烧结能顺畅地进行。如果B2O3过多，则粘度过低，因此发生过烧成，表面产生气孔而导致绝缘不良。相反，如果B2O3过少，则粘度高，发生烧结不良。
Al2O3对低热膨胀系数层7、8、10而言是构成析出结晶的成分。不论该Al2O3是过多还是过少，都不易发生结晶析出。
此外，因为Al2O3的关系，玻璃的化学稳定性提高，因此在MO相对较多的高热膨胀系数层6、9中，耐镀敷性和耐湿性提高。对于热膨胀系数，Al2O3的贡献度在SiO2和MO之间，所以如果Al2O3过多，则无法获得热膨胀系数的差。
更好是构成低热膨胀系数层7、8、10的材料包含30～60重量％的Al2O3作为填料，构成高热膨胀系数层6、9的材料包含40～70重量％的Al2O3作为填料。理由如下。
Al2O3填料有助于提高机械强度。如果Al2O3填料过少，则无法获得足够的强度。特别是在拉伸应力所作用的高热膨胀系数层6、9中，如果机械强度不足，则从高热膨胀系数层6、9起出现破损，因此无法获得足够的通过压缩应力来强化低热膨胀系数层7、8、10的效果。因此，使高热膨胀系数层6、9中包含比低热膨胀系数层7、8、10更多的Al2O3填料来提高强度，藉此，可耐受更大的热膨胀系数的差，还可获得强化低热膨胀系数层7、8、10的效果。
对于热膨胀系数，Al2O3填料的贡献度在低热膨胀系数层7、8、10中的玻璃与高热膨胀系数层6、9中的玻璃之间，所以如果Al2O3填料过多，则无法获得热膨胀系数的差。
另外，作为填料，除Al2O3外，也可使用例如ZrO2等其它陶瓷。
另外，第一低热膨胀系数层7、第二低热膨胀系数层8和第三低热膨胀系数层10无需是彼此相同的组成，无需具有彼此相同的热膨胀系数，此外，对于第一高热膨胀系数层6和第二高热膨胀系数层9，也无需是彼此相同的组成，无需具有彼此相同的热膨胀系数。
即，只要第一低热膨胀系数层7和第二低热膨胀系数层8各自的热膨胀系数小于第一高热膨胀系数层6的热膨胀系数，则第一低热膨胀系数层7的热膨胀系数和第二低热膨胀系数层8的热膨胀系数也可以彼此不同。此外，只要第二低热膨胀系数层8和第三低热膨胀系数层10各自的热膨胀系数小于第二高热膨胀系数层9的热膨胀系数，则第二低热膨胀系数层8的热膨胀系数和第三低热膨胀系数层10的热膨胀系数也可以彼此不同。因此，只要满足上述条件，就能自由设定各层的热膨胀系数，其结果是，可提高空腔3的设计的自由度。
图3和图4是用于说明本发明的第二实施方式的图，分别对应于图1和图2。在图3和图4中，对与图1和图2所示的要素相当的要素标以相同的参照符号，省略重复说明。
如图3所示，在第二实施方式的多层陶瓷基板1a中，其特征在于，规定第二层间约束层12a所具有的空腔形成用通孔的内周缘位于比周壁部5的规定与第二层间约束层12a相接的第一陶瓷层2a所具有的空腔形成用通孔的内周缘更靠内侧的位置。
另外，规定第二层间约束层12a所具有的空腔形成用通孔(下面称作“第一空腔形成用通孔”)的内周缘未必一定要全都位于比规定与第二层间约束层12a相接的第一陶瓷层2a所具有的空腔形成用通孔(下面称作“第二空腔形成用通孔”)的内周缘更靠内侧的位置。即，只要规定第一空腔形成用通孔的内周缘的至少一部分位于比规定第二空腔形成用通孔的内周缘更靠内侧的位置即可。
上述情况下，重要的是规定第一空腔形成用通孔的内周缘不位于比规定第二空腔形成用通孔的内周缘更靠外侧的位置。例如，对于规定第一空腔形成用通孔的内周缘的一部分来说，即使不位于比规定第二空腔形成用通孔的内周缘更靠内侧的位置，至少也必须位于与规定所述第二空腔形成用通孔的内周缘相同的位置。
若要更具体地说明，则第一空腔形成用通孔和第二空腔形成用通孔为四边形时，即使只在四边形的2条边上使规定第一空腔形成用通孔的内周缘位于比规定第二空腔形成用通孔的内周缘更靠内侧的位置，在四边形的另2条边上，规定第一空腔形成用通孔的内周缘也不应位于比规定第二空腔形成用通孔的内周缘更靠外侧的位置，至少必须位于相同位置。
当欲制造第二实施方式的多层陶瓷基板1a时，如图4所示，在复合层叠体41a所具有的生层叠体42中，使第一空腔形成用通孔比第二空腔形成用通孔小，藉此使规定第一空腔形成用通孔的内周缘的至少一部分位于比规定第二空腔形成用通孔的内周缘更靠内侧的位置。
根据该第二实施方式，在制作生层叠体42时，大多实施生坯的层叠工序，在该层叠工序中，即使很不理想地在第二层间约束层12a和与之相接的第一陶瓷生坯层之间产生空腔形成用通孔的位置偏差，规定第一空腔形成用通孔的内周缘也不会位于比第二空腔形成用通孔的内周缘更靠外侧的位置，可提高能使规定第一空腔形成用通孔的内周缘的至少一部分位于比规定第二空腔形成用通孔的内周缘更靠内侧的位置的概率。因此，可在烧成后更可靠地抑制空腔3的底壁部4的变形及开裂等。
图5是表示本发明的第三实施方式的多层陶瓷基板1b的剖视图。在图5中，与图1相比简要地示出了多层陶瓷基板1b，对与图1所示的要素相当的要素标以相同的参照符号，省略重复说明。
图5所示的多层陶瓷基板1b的特征在于，不包括层间约束层。应理解，其余构成与图1所示的多层陶瓷基板1或图3所示的多层陶瓷基板1a相同。
作为本发明的又一实施方式，多层陶瓷基板1、1a、1b中可以不包括第三低热膨胀系数层10。
接着，对为了确认本发明的效果而实施的实验例进行说明。本实验例中，制作了图6中以剖视图表示的各比较例1～3以及实施例1和实施例2的多层陶瓷基板61～65。另外，图6中，对与图1所示的要素相当的要素标以相同的参照符号，省略重复说明。
实施例2的多层陶瓷基板65具备图1所示的多层陶瓷基板1所具有的构成。
下面通过与该实施例2的多层陶瓷基板65的比较来进行说明，比较例1的多层陶瓷基板61的特征在于，构成底壁部4的陶瓷层全部由低热膨胀系数层7形成，构成周壁部5的陶瓷层全部由低热膨胀系数层10构成。
比较例2的多层陶瓷基板62的特征在于，构成底壁部4的陶瓷层全部由高热膨胀系数层6形成，构成周壁部5的陶瓷层全部由高热膨胀系数层9形成。
比较例3的多层陶瓷基板63的特征在于，底壁部4不包括第二低热膨胀系数层8，到该部分为止形成有高热膨胀系数层6。
实施例1的多层陶瓷基板64的特征在于，不包括第三低热膨胀系数层10，到该部分为止形成有高热膨胀系数层9。
本实验例中，将低热膨胀系数层7、8、10的热膨胀系数设为5.3ppmK-1。此外，为了形成低热膨胀系数层7、8、10，制作厚50μm的生坯，将该生坯如下所述适当层叠数层而达到所要的厚度。
低热膨胀系数层7、8、10所用的生坯以重量比60:40的比例包含硼硅酸盐玻璃粉末和陶瓷粉末，通过如下方法获得：相对于共计100重量份的玻璃粉末和陶瓷粉末，添加50重量份有机溶剂、10重量份丁缩醛类粘合剂和1重量份增塑剂，混合而制成浆料，从该浆料中除去气泡后，通过刮刀涂布法将浆料成形为片状，干燥。作为所述硼硅酸盐玻璃粉末，使用含46重量％的SiO2、30重量％的B2O3、14重量％的CaO、5重量％的Al2O3和5重量％的TiO2的玻璃粉末，作为陶瓷粉末，使用Al2O3粉末。
将高热膨胀系数层6、9的热膨胀系数设为7.7ppmK-1。此外，为了形成高热膨胀系数层6、9，制作厚50μm的生坯，将该生坯如下所述适当层叠数层而达到所要的厚度。
高热膨胀系数层6、9所用的生坯以重量比70:30的比例包含硼硅酸盐玻璃粉末和陶瓷粉末，通过如下方法获得：相对于共计100重量份的玻璃粉末和陶瓷粉末，以与上述低热膨胀系数层相同的比例添加有机溶剂、丁缩醛类粘合剂和增塑剂，经相同的操作而得。作为所述硼硅酸盐玻璃粉末，使用含40重量％的SiO2、5重量％的B2O3、40重量％的CaO、5重量％的MgO和10重量％的Al2O3的玻璃粉末，作为陶瓷粉末，使用Al2O3粉末。
为了形成层间约束层11和12，制作厚10μm的生坯，为了形成图6中未图示的外侧约束层，制作厚100μm的生坯。这些层间约束层11、12以及外侧约束层所用的生坯包含100重量份的氧化铝粉末、10重量份的丁缩醛类粘合剂和1重量份的增塑剂，经与低热膨胀系数层等相同的操作而得。
作为图6中未图示的导体膜和通孔导体所用的导电性糊料，采用包含48重量份的银粉末、3重量份的乙基纤维素粘合剂和49重量份的有机溶剂萜烯类的糊料，为了形成图1所示的导体膜13～16以及通孔导体17，将该导电性糊料赋予所述生坯中的特定的生坯。
接着，将各种生坯按照下表1的“所用的生坯层数”所示的层数层叠，制成将要成为各多层陶瓷基板61～65的生层叠体，并且在其上下形成外侧约束层，从而制成复合层叠体。这里，外侧约束层通过在生层叠体的上下分别各层叠4层所述外侧约束层所用的厚100μm的生坯而形成。
[表1]
接着，将复合层叠体在870℃的温度下保持10分钟的条件下烧成。接着，用超声波清洗机除去以多孔状态附着于烧成后的复合层叠体表面的外侧约束层，得到比较例1～3以及实施例1和实施例2的多层陶瓷基板61～65。
接着，为了比较各多层陶瓷基板61～65对下落冲击的机械强度，进行了以下试验。
将各多层陶瓷基板61～65用焊锡安装在安装基板上，将安装基板安装在立方体的框体的内部，使其向混凝土块落下。此时，使框体的6个面分别依次向下方落下来作为1个循环，进行最多不超过10个循环的上述试验。对于各多层陶瓷基板61～65的底壁部4在第几个循环中发生破损或开裂进行评价。其结果示于表2。
[表2]
实施循环数 底壁部状况
比较例1 4 发生破损
比较例2 4 发生破损
比较例3 7 发生开裂
实施例1 10 无异常
实施例2 10 无异常
由表2可知，比较例1和比较例2中，多层陶瓷基板61和62的底壁部4在第4个循环中损坏。此外，比较例3中，虽可完全抑制破损，但在第7个循环中底壁部4发生开裂。
与之相对，实施例1和实施例2中，到10个循环为止未发生破损或开裂。
符号的说明
1、1a、1b    多层陶瓷基板
2a、2b       陶瓷层
3            空腔
4            底壁部
5            周壁部
6            第一高热膨胀系数层
7            第一低热膨胀系数层
8            第二低热膨胀系数层
9            第二高热膨胀系数层
10           第三低热膨胀系数层
11           第一层间约束层
12、12a      第二层间约束层
41、41a      复合层叠体
42           生层叠体
43、44      外侧约束层
46          第一高热膨胀系数生坯层
47          第一低热膨胀系数生坯层
48          第二低热膨胀系数生坯层
49          第二高热膨胀系数生坯层
50          第三低热膨胀系数生坯层

Claims (6)

1.一种多层陶瓷基板，该多层陶瓷基板是包括由具有空腔形成用通孔的第一陶瓷层构成的周壁部和由不具有所述空腔形成用通孔的第二陶瓷层构成的底壁部的、带空腔的多层陶瓷基板，其特征在于，
在所述底壁部配置有包括热膨胀系数相对较高的高热膨胀系数层和热膨胀系数相对较低的低热膨胀系数层在内的至少2种陶瓷层作为所述第二陶瓷层，且形成所述高热膨胀系数层的至少一部分被所述第一低热膨胀系数层和所述第二低热膨胀系数层夹住的层叠结构，
所述底壁部的朝向外侧的面由所述第一低热膨胀系数层形成，所述底壁部的与所述周壁部相接的面由所述第二低热膨胀系数层形成，
所述底壁部还包括以与所述第二低热膨胀系数层接触的状态配置的第一层间约束层作为所述第二陶瓷层，所述第一层间约束层包含在能使所述低热膨胀系数层所含的陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末，且处于所述无机材料粉末因所述低热膨胀系数层所包含的材料的浸透而固化的状态，所述第一层间约束层处于被第二低热膨胀系数层夹住的状态，
在所述周壁部配置有具有比所述第二低热膨胀系数层高的热膨胀系数的高热膨胀系数层，并且在其最外层配置有热膨胀系数相对较低的第三低热膨胀系数层。
2.如权利要求1所述的多层陶瓷基板，其特征在于，所述周壁部还包括沿着该周壁部的与所述底壁部相接的面配置的第二层间约束层作为所述第一陶瓷层，所述第二层间约束层包含在能使所述低热膨胀系数层所含的陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末，且处于所述无机材料粉末因所述低热膨胀系数层所包含的材料的浸透而固化的状态。
3.如权利要求2所述的多层陶瓷基板，其特征在于，规定所述第二层间约束层所具有的所述空腔形成用通孔的内周缘不位于比所述周壁部的规定与所述第二层间约束层相接的所述第一陶瓷层所具有的所述空腔形成用通孔的内周缘更靠外侧的位置，且规定所述第二层间约束层所具有的所述空腔形成用通孔的内周缘的至少一部分位于比所述周壁部的规定与所述第二层间约束层相接的所述第一陶瓷层所具有的所述空腔形成用通孔的内周缘更靠内侧的位置。
4.一种多层陶瓷基板的制造方法，该多层陶瓷基板是带空腔的多层陶瓷基板，包括由具有空腔形成用通孔的第一陶瓷层构成的周壁部和由不具有所述空腔形成用通孔的第二陶瓷层构成的底壁部，在所述底壁部配置有包括热膨胀系数相对较高的高热膨胀系数层和热膨胀系数相对较低的低热膨胀系数层在内的至少2种陶瓷层作为所述第二陶瓷层，且形成所述高热膨胀系数层的至少一部分被所述第一低热膨胀系数层和所述第二低热膨胀系数层夹住的层叠结构，所述底壁部的朝向外侧的面由所述第一低热膨胀系数层形成，所述底壁部的与所述周壁部相接的面由所述第二低热膨胀系数层形成，所述底壁部还包括以与所述第二低热膨胀系数层接触的状态配置的第一层间约束层作为所述第二陶瓷层，所述第一层间约束层包含在能使所述低热膨胀系数层所含的陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末，且处于所述无机材料粉末因所述低热膨胀系数层所包含的材料的浸透而固化的状态，所述第一层间约束层处于被第二低热膨胀系数层夹住的状态，在所述周壁部配置有具有比所述第二低热膨胀系数层高的热膨胀系数的高热膨胀系数层，并且在其最外层配置有热膨胀系数相对较低的第三低热膨胀系数层，其特征在于，包括：
准备第一陶瓷生坯层的工序，该第一陶瓷生坯层是将要通过烧成成为所述第一陶瓷层的层，包含低温烧结陶瓷材料，具有所述空腔形成用通孔；
作为将要通过烧成成为所述第二陶瓷层的第二陶瓷生坯层，分别准备包含低温烧结陶瓷材料的将要成为所述高热膨胀系数层的高热膨胀系数生坯层、包含低温烧结陶瓷材料的将要成为所述第一低热膨胀系数层的第一低热膨胀系数生坯层、包含低温烧结陶瓷材料的将要成为所述第二低热膨胀系数层的第二低热膨胀系数生坯层的工序；
制作复合层叠体的工序，该复合层叠体包括将所述第一陶瓷生坯层和所述第二陶瓷生坯层层叠而成的生层叠体以及配置在所述生层叠体的两个主面上的外侧约束层，该外侧约束层包含在能使所述低温烧结陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末，所述生层叠体还包括以与所述第二低热膨胀系数生坯层接触的状态配置的第一层间约束层作为所述第二陶瓷生坯层；
将所述复合层叠体在所述低温烧结陶瓷材料烧结的烧成条件下烧成的烧成工序；以及
将所述外侧约束层从所述复合层叠体除去的工序；
经所述烧成工序后处于所述无机材料粉末因所述低热膨胀系数生坯层所包含的材料的浸透而固化的状态。
5.如权利要求4所述的多层陶瓷基板的制造方法，其特征在于，所述生层叠体还包括沿着所述多层陶瓷基板的所述周壁部的与所述底壁部相接的面配置的第二层间约束层作为所述第一陶瓷生坯层，所述第二层间约束层包含在能使所述低热膨胀系数层所包含的陶瓷材料烧结的烧成条件下实质上不烧结的无机材料粉末，经所述烧成工序后处于所述无机材料粉末因所述低热膨胀系数层所包含的材料的浸透而固化的状态。
6.如权利要求5所述的多层陶瓷基板的制造方法，其特征在于，在所述生层叠体中，所述第二层间约束层所具有的所述空腔形成用通孔比所述周壁部的与所述第二层间约束层相接的所述第一陶瓷生坯层所具有的所述空腔形成用通孔小。
CN201410815104.8A 2008-05-15 2009-04-21 多层陶瓷基板及其制造方法 Pending CN104589738A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008128102 2008-05-15
JP2008-128102 2008-05-15
JP2008332086 2008-12-26
JP2008-332086 2008-12-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200980117809XA Division CN102027813A (zh) 2008-05-15 2009-04-21 多层陶瓷基板及其制造方法

Publications (1)

Publication Number Publication Date
CN104589738A true CN104589738A (zh) 2015-05-06

Family

ID=41318645

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410815104.8A Pending CN104589738A (zh) 2008-05-15 2009-04-21 多层陶瓷基板及其制造方法
CN200980117809XA Pending CN102027813A (zh) 2008-05-15 2009-04-21 多层陶瓷基板及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200980117809XA Pending CN102027813A (zh) 2008-05-15 2009-04-21 多层陶瓷基板及其制造方法

Country Status (4)

Country Link
US (2) US8993105B2 (zh)
JP (1) JP5182367B2 (zh)
CN (2) CN104589738A (zh)
WO (1) WO2009139272A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112321163A (zh) * 2020-10-28 2021-02-05 中国科学院上海硅酸盐研究所 一种高强度ltcc基板材料及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6451635B2 (ja) * 2013-08-26 2019-01-16 日立金属株式会社 実装基板用ウエハ、多層セラミックス基板、実装基板、チップモジュール、及び実装基板用ウエハの製造方法
JP5846187B2 (ja) * 2013-12-05 2016-01-20 株式会社村田製作所 部品内蔵モジュール
US20150289365A1 (en) * 2014-04-08 2015-10-08 Apple Inc. Circuit Carrier With Interior Plating Lines and Peripheral Shielding
JPWO2017061324A1 (ja) * 2015-10-09 2018-03-01 日立金属株式会社 多層セラミック基板の製造方法
FR3042647B1 (fr) * 2015-10-20 2017-12-01 Soitec Silicon On Insulator Structure composite et procede de fabrication associe
JP7296784B2 (ja) * 2019-05-29 2023-06-23 日本特殊陶業株式会社 電気検査用基板
US12010793B2 (en) * 2019-08-06 2024-06-11 Nippon Electric Glass Co., Ltd. Ceramic circuit board, ceramic green sheet for ceramic circuit board, and glass ceramic powder for ceramic circuit board
CN111892350B (zh) * 2020-07-03 2022-04-15 大连大学 一种提升水泥砂浆、混凝土抗折强度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211302A1 (en) * 1999-03-03 2003-11-13 Murata Manufacturing Co., Ltd. Method of producing ceramic multilayer substrate
JP2004095767A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2007073728A (ja) * 2005-09-07 2007-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子部品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629664A (ja) * 1992-07-10 1994-02-04 Nippon Cement Co Ltd 多層セラミックス配線基板
JP2001230548A (ja) * 2000-02-21 2001-08-24 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US6809413B1 (en) * 2000-05-16 2004-10-26 Sandia Corporation Microelectronic device package with an integral window mounted in a recessed lip
JP3757788B2 (ja) * 2000-11-27 2006-03-22 株式会社村田製作所 多層セラミック基板およびその製造方法
JP4748435B2 (ja) * 2001-08-21 2011-08-17 日本電気硝子株式会社 積層ガラスセラミック材料及び積層ガラスセラミック焼結体
JP2003273513A (ja) 2002-03-14 2003-09-26 Murata Mfg Co Ltd キャビティ付き多層セラミック基板の製造方法およびキャビティ付き多層セラミック基板
WO2006027876A1 (ja) 2004-09-03 2006-03-16 Murata Manufacturing Co., Ltd. チップ型電子部品を搭載したセラミック基板及びその製造方法
JP2007067364A (ja) * 2004-09-03 2007-03-15 Murata Mfg Co Ltd チップ型電子部品を搭載したセラミック基板及びその製造方法
WO2007004414A1 (ja) * 2005-07-01 2007-01-11 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
JP4994052B2 (ja) * 2006-03-28 2012-08-08 京セラ株式会社 基板およびこれを用いた回路基板
JP4957723B2 (ja) * 2006-06-02 2012-06-20 株式会社村田製作所 多層セラミック基板およびその製造方法ならびに電子部品
JP2008030995A (ja) * 2006-07-28 2008-02-14 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
WO2008126486A1 (ja) * 2007-04-09 2008-10-23 Murata Manufacturing Co., Ltd. 誘電体セラミック組成物ならびにセラミック基板およびその製造方法
WO2008126661A1 (ja) * 2007-04-11 2008-10-23 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211302A1 (en) * 1999-03-03 2003-11-13 Murata Manufacturing Co., Ltd. Method of producing ceramic multilayer substrate
JP2004095767A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
JP2007073728A (ja) * 2005-09-07 2007-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112321163A (zh) * 2020-10-28 2021-02-05 中国科学院上海硅酸盐研究所 一种高强度ltcc基板材料及其制备方法
CN112321163B (zh) * 2020-10-28 2021-06-15 中国科学院上海硅酸盐研究所 一种高强度ltcc基板材料及其制备方法

Also Published As

Publication number Publication date
JP5182367B2 (ja) 2013-04-17
US8993105B2 (en) 2015-03-31
US20110045242A1 (en) 2011-02-24
US20140361470A1 (en) 2014-12-11
CN102027813A (zh) 2011-04-20
JPWO2009139272A1 (ja) 2011-09-15
WO2009139272A1 (ja) 2009-11-19

Similar Documents

Publication Publication Date Title
JP3687484B2 (ja) セラミック基板の製造方法および未焼成セラミック基板
US8257529B2 (en) Multilayer ceramic substrate, method for producing same, and electronic component
CN104589738A (zh) 多层陶瓷基板及其制造方法
KR100462499B1 (ko) 다층 세라믹 기판 및 그 제조방법, 미소결 세라믹 적층체및 전자 장치
KR101175412B1 (ko) 적층형 세라믹 전자부품의 제조방법
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP3591437B2 (ja) 多層セラミック基板およびその製造方法ならびに電子装置
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
JP4028810B2 (ja) 多層配線基板の製造方法
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2005285968A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2001085839A (ja) 多層セラミック基板の製造方法
US8372227B2 (en) Method for producing multilayer ceramic substrate
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP4765330B2 (ja) 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
KR100992238B1 (ko) 무수축 세라믹 기판의 제조 방법
JP2004207592A (ja) 多層セラミック基板の製造方法
KR100899647B1 (ko) 세라믹 기판 및 그 제조 방법
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
JPH01241810A (ja) 複合積層セラミック構造体
KR100780220B1 (ko) 무수축 세라믹 기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150506