[go: up one dir, main page]

CN104393002A - 一种显示基板及其制作方法、显示装置 - Google Patents

一种显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104393002A
CN104393002A CN201410597037.7A CN201410597037A CN104393002A CN 104393002 A CN104393002 A CN 104393002A CN 201410597037 A CN201410597037 A CN 201410597037A CN 104393002 A CN104393002 A CN 104393002A
Authority
CN
China
Prior art keywords
groove
rete
base plate
underlay substrate
display base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410597037.7A
Other languages
English (en)
Inventor
张颖
丁欣
陈甫
刘建辉
董康旭
刘祖宏
吴代吾
侯智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410597037.7A priority Critical patent/CN104393002A/zh
Priority to PCT/CN2015/073333 priority patent/WO2016065780A1/zh
Priority to US14/653,400 priority patent/US20160284737A1/en
Publication of CN104393002A publication Critical patent/CN104393002A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种显示基板及其制作方法、显示装置，该显示面板包括衬底基板以及设置于所述衬底基板上且与所述衬底基板直接接触的膜层图形，所述衬底基板表面设置有沟槽，所述膜层图形设置于所述沟槽内。本发明中，在衬底基板表面设置沟槽，将与衬底基板直接接触的非整层膜层结构的膜层图形设置于沟槽内，以减少后续形成的膜层在该膜层图形处产生的段差，提升了显示基板的结构整体平坦度，提高了显示基板的性能。

Description

一种显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
在液晶显示面板生产过程中，需要形成包括栅极、源极、漏极、有源层等膜层结构的薄膜晶体管阵列基板。请参考图1，图1为现有技术中的薄膜晶体管阵列基板的一结构示意图，该薄膜晶体管阵列基板包括衬底基板101以及形成在衬底基板101上的栅极102、栅绝缘层103、有源层104、源漏极105、钝化层106和像素电极107。
现有的薄膜晶体管的制作工艺中，各膜层在平坦的衬底基板101表面堆叠，栅极102图形边缘处会使后续膜层在该处产生段差，易使后续膜层在该位置断裂，从而造成栅极与源漏间漏电，影响关态电流(Ioff)等重要的薄膜晶体管性能参数。
发明内容
有鉴于此，本发明提供一种显示基板及其制作方法、显示装置，能够提升显示基板整体结构的平坦度，从而提高显示基板的性能。
为解决上述技术问题，本发明提供一种显示基板，包括衬底基板以及设置于所述衬底基板上且与所述衬底基板直接接触的膜层图形，所述衬底基板表面设置有沟槽，所述膜层图形设置于所述沟槽内。
优选地，所述膜层图形填平所述沟槽。
优选地，所述显示基板为薄膜晶体管阵列基板，所述膜层图形为栅极图形或有源层图形。
优选地，所述膜层图形为栅极图形，所述显示基板具体包括：
衬底基板，以及依次设置于所述衬底基板上的栅极、栅绝缘层、有源层、源漏极、钝化层和像素电极，其中，所述衬底基板表面设置有沟槽，所述栅极图形设置于所述沟槽内。
优选地，所述衬底基板为玻璃基板。
本发明还提供一种显示基板的制作方法，包括：
在衬底基板的表面形成沟槽；
在所述沟槽内形成填平所述沟槽的膜层图形。
优选地，所述在所述衬底基板的表面形成沟槽的步骤包括：
在所述衬底基板的表面涂敷光刻胶；
对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶去除区域对应所述膜层图形区域；
采用刻蚀工艺刻蚀所述光刻胶完全去除区域的衬底基板，形成沟槽，所述沟槽的尺寸与后续需要形成的膜层图形的尺寸相同；
去除所述光刻胶保留区域的光刻胶。
优选地，所述在所述沟槽内形成填平所述沟槽的膜层图形的步骤包括：
在形成有所述沟槽的衬底基板上形成一整层膜层，其中，形成于所述沟槽之上的膜层的厚度高于所述沟槽的深度；
采用刻蚀工艺刻蚀掉所述沟槽之外的膜层，形成位于所述沟槽内且填平所述沟槽的膜层图形。
优选地，所述整层膜层的厚度至少是所述沟槽的深度的1.2倍。
优选地，所述显示基板为薄膜晶体管阵列基板，所述膜层图形为栅极图形或有源层图形。
本发明还提供一种显示装置，包括上述显示基板。
本发明的上述技术方案的有益效果如下：
在衬底基板表面设置沟槽，将与衬底基板直接接触的非整层膜层结构的膜层图形设置于沟槽内，以减少后续形成的膜层在该膜层图形处产生的段差，提升了显示基板的结构整体平坦度，提高了显示基板的性能。
附图说明
图1为现有技术中的薄膜晶体管阵列基板的一结构示意图；
图2为本发明实施例的薄膜晶体管阵列基板的一结构示意图；
图3-1至3-11为图2中的薄膜晶体管阵列基板的制作方法的示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明实施例提供一种显示基板，包括衬底基板以及设置于所述衬底基板上且与所述衬底基板直接接触的膜层图形，所述衬底基板表面设置有沟槽，所述膜层图形设置于所述沟槽内。
所述膜层图形非整层膜层结构。
本发明实施例中，在衬底基板表面设置沟槽，将与衬底基板直接接触的非整层膜层结构的膜层图形设置于沟槽内，以减少后续形成的膜层在该膜层图形处产生的段差，提升了显示基板的结构整体平坦度，提高了显示基板的性能。
优选地，所述膜层图形填平所述沟槽，以消除后续形成的膜层在该膜层图形处产生的段差，进一步提升了显示基板的结构整体平坦度，提高了显示基板的性能。
该显示基板可以为薄膜晶体管阵列基板。当显示基板为薄膜晶体管阵列基板时，所述膜层图形可以为栅极图形或有源层图形。具体的，当薄膜晶体管阵列基板中的薄膜晶体管为底栅结构时，所述膜层图形可以为栅极图形，当薄膜晶体管阵列基板中的薄膜晶体管为顶栅结构时，所述膜层图形可以为有源层图形。
优选地，所述衬底基板为玻璃基板。当然，也可以为排除为其他类型的衬底基板。
请参考图2，图2为本发明实施例的薄膜晶体管阵列基板的一结构示意图，所述薄膜晶体管阵列基板包括：衬底基板201，以及设置于所述衬底基板201上的栅极202、栅绝缘层203、有源层204、源漏极205、钝化层206和像素电极207。其中，所述衬底基板201表面设置有沟槽2011，所述栅极202的图形设置于所述沟槽2011内，且填平所述沟槽2011。
其中，栅极202、栅绝缘层203、有源层204和源漏极205形成薄膜晶体管，该薄膜晶体管为底栅结构的薄膜晶体管。
本发明实施例中，可以消除因栅极202的边缘造成的膜层段差，提升了显示基板的结构整体平坦度，提高了显示基板的性能。
从图2中可以看出，本发明实施例的薄膜晶体管阵列基板与现有技术中的薄膜晶体管阵列基板相比，整体结构的平坦度明显提升。
本发明实施例还提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：衬底基板，以及形成于所述衬底基板上的有源层、源漏极、栅绝缘层、栅极、钝化层和像素电极。其中，所述衬底基板表面设置有沟槽，所述有源层的图形设置于所述沟槽内，且填平所述沟槽。
其中，有源层、源漏极、栅绝缘层和栅极形成薄膜晶体管，该薄膜晶体管为顶栅结构的薄膜晶体管。
本发明实施例中，可以消除因有源层的边缘造成的膜层段差，提升了显示基板的结构整体平坦度，提高了显示基板的性能。
本发明实施例还提供一种显示装置，包括上述任一实施例中所述的显示基板。
本发明实施例还提供一种显示基板的制作方法，该方法包括以下步骤：
步骤S1：在衬底基板的表面形成沟槽，所述沟槽的尺寸与后续需要形成的膜层图形的尺寸相同；
步骤S2：在所述沟槽内形成填平所述沟槽的膜层图形。
所述膜层图形非整层膜层结构。
本发明实施例中，在衬底基板表面形成沟槽，并在沟槽内形成填平沟槽的的膜层图形，使得在后续形成的膜层在该膜层图形处不会产生段差，提升了显示基板的结构整体平坦度，提高了显示基板的性能。
优选地，所述在所述衬底基板的表面形成沟槽的步骤包括：
步骤S11：在所述衬底基板的表面涂敷光刻胶；
步骤S12：对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶去除区域对应所述膜层图形区域；
步骤S13：采用刻蚀工艺刻蚀所述光刻胶完全去除区域的衬底基板，形成沟槽；
步骤S14：去除所述光刻胶保留区域的光刻胶。
优选地，所述在所述沟槽内形成膜层图形的步骤包括：
步骤S21：在形成有所述沟槽的衬底基板上形成一整层膜层，其中，形成于所述沟槽之上的膜层的厚度高于所述沟槽的深度；
形成于所述沟槽之上的膜层的厚度高于所述沟槽的深度的原因是为了达到更好地抹平沟槽位置处的膜层的目的，使得形成的膜层图形的表面与衬底基板的表面处于一个平整的表面。
步骤S22：采用刻蚀工艺刻蚀掉所述沟槽之外的膜层，形成位于所述沟槽内且填平所述沟槽的膜层图形。
优选地，所述整层膜层的厚度至少是所述沟槽的深度的1.2倍。
该显示基板可以为薄膜晶体管阵列基板，也可以为彩膜基板。当显示基板为薄膜晶体管阵列基板时，所述膜层图形可以为栅极图形或有源层图形。具体的，当薄膜晶体管阵列基板中的薄膜晶体管为底栅结构时，所述膜层图形可以为栅极图形，当薄膜晶体管阵列基板中的薄膜晶体管为顶栅结构时，所述膜层图形可以为有源层图形。
优选地，所述衬底基板为玻璃基板。当然，也可以为排除为其他类型的衬底基板。
下面以显示基板为薄膜晶体管阵列基板为例，对显示基板的制作方法进行详细说明。
请参考图3-1至3-11，为图2中的薄膜晶体管阵列基板的制作方法的示意图，所述制作方法包括：
步骤S31：按照栅极图形的尺寸在玻璃基板201上刻蚀出沟槽2011。
步骤S31可以具体包括以下步骤：
请参考图3-1，在玻璃基板201表面涂覆光刻胶301；
请参考图3-2，对所述光刻胶301进行曝光和显影，形成光刻胶保留区域3011和光刻胶去除区域3012，所述光刻胶去除区域3012对应后续形成的栅极的图形区域；
请参考图3-3，采用刻蚀工艺刻蚀所述光刻胶完全去除区域3012的玻璃基板201，形成沟槽2011，所述沟槽2011的尺寸与后续需要形成的栅极的图形的尺寸相同；具体的，可采用干法刻蚀或湿法刻蚀工艺刻蚀光刻胶完全去除区域3012的玻璃基板201，形成沟槽2011。
请参考图3-4，去除所述光刻胶保留区域3011的光刻胶。具体的，可采用湿法剥离或干法去胶去除光刻胶保留区域3011的光刻胶。
步骤S32：在沟槽2011中形成填平沟槽2011的栅极202的图形；
步骤S32可以具体包括以下步骤：
请参考图3-5，在形成有所述沟槽2011的玻璃基板201上形成栅金属膜层302，其中，位于所述沟槽2011内的所述栅金属膜层302的厚度高于所述沟槽2011的深度；具体的，可以使用Sputter(溅射工艺)形成栅金属膜层302，栅金属可以为MO(镆)，AL(铝)等金属。
请参考图3-6，采用刻蚀工艺刻蚀掉所述沟槽2011之外的栅金属膜层，形成位于所述沟槽2011内且填平所述沟槽2011的栅极202的图形。具体的，可以使用偏向于各项同行刻蚀的干法刻蚀或湿法刻蚀工艺刻蚀掉所述沟槽2011之外的栅金属膜层，刻蚀量应控制在略大于所述沟槽2011之外的栅金属的厚度，同时对所述沟槽2011之内的栅金属不会造成过多刻蚀。
步骤S33：请参考图3-7，形成栅结缘层203；
具体的，可采用PECVD(等离子体增强化学气相淀积)形成栅结缘层203，栅绝缘层203可选择SIO2(二氧化硅)与SI3N4(氮化硅)构成。
步骤S34：请参考图3-8，形成有源层204；
具体的，有源层204可包含半导体与掺杂半导体。
步骤S35：请参考图3-9，形成源漏极205；
具体的，源漏极205可采用Sputter(溅射工艺)形成，源漏极205可由MO(镆)，AL(铝)等金属构成。
步骤S36：请参考图3-10，形成钝化层206，并在所述钝化层206上形成过孔2061；
具体的，钝化层206可由SI3N4(氮化硅)等材料构成，可采用PECVD(等离子体增强化学气相淀积)形成。过孔2061可由PHOTO(光刻)形成光刻胶掩膜，经干法刻蚀或湿法刻蚀形成。
步骤S37：请参考图3-11，形成像素电极207，像素电极207通过过孔2061与源极或漏极搭接。
具体的，像素电极207可由ITO(氧化铟锡)等材料构成。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种显示基板，包括衬底基板以及设置于所述衬底基板上且与所述衬底基板直接接触的膜层图形，其特征在于，所述衬底基板表面设置有沟槽，所述膜层图形设置于所述沟槽内。
2.根据权利要求1所述的显示基板，其特征在于，所述膜层图形填平所述沟槽。
3.根据权利要求1或2所述的显示基板，其特征在于，所述显示基板为薄膜晶体管阵列基板，所述膜层图形为栅极图形或有源层图形。
4.根据权利要求3所述的显示基板，其特征在于，所述膜层图形为栅极图形，所述显示基板具体包括：
衬底基板，以及依次设置于所述衬底基板上的栅极、栅绝缘层、有源层、源漏极、钝化层和像素电极，其中，所述衬底基板表面设置有沟槽，所述栅极图形设置于所述沟槽内。
5.根据权利要求1或2所述的显示基板，其特征在于，所述衬底基板为玻璃基板。
6.一种显示基板的制作方法，其特征在于，包括：
在衬底基板的表面形成沟槽；
在所述沟槽内形成填平所述沟槽的膜层图形。
7.根据权利要求6所述的显示基板的制作方法，其特征在于，所述在所述衬底基板的表面形成沟槽的步骤包括：
在所述衬底基板的表面涂敷光刻胶；
对所述光刻胶进行曝光和显影，形成光刻胶保留区域和光刻胶去除区域，所述光刻胶去除区域对应所述膜层图形区域；
采用刻蚀工艺刻蚀所述光刻胶完全去除区域的衬底基板，形成沟槽，所述沟槽的尺寸与后续需要形成的膜层图形的尺寸相同；
去除所述光刻胶保留区域的光刻胶。
8.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在所述沟槽内形成填平所述沟槽的膜层图形的步骤包括：
在形成有所述沟槽的衬底基板上形成一整层膜层，其中，形成于所述沟槽之上的膜层的厚度高于所述沟槽的深度；
采用刻蚀工艺刻蚀掉所述沟槽之外的膜层，形成位于所述沟槽内且填平所述沟槽的膜层图形。
9.根据权利要求8所述的显示基板的制作方法，其特征在于，所述整层膜层的厚度至少是所述沟槽的深度的1.2倍。
10.根据权利要求6-9任一项所述的显示基板的制作方法，其特征在于，所述显示基板为薄膜晶体管阵列基板，所述膜层图形为栅极图形或有源层图形。
11.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的显示基板。
CN201410597037.7A 2014-10-29 2014-10-29 一种显示基板及其制作方法、显示装置 Pending CN104393002A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410597037.7A CN104393002A (zh) 2014-10-29 2014-10-29 一种显示基板及其制作方法、显示装置
PCT/CN2015/073333 WO2016065780A1 (zh) 2014-10-29 2015-02-27 显示基板及其制作方法、显示装置
US14/653,400 US20160284737A1 (en) 2014-10-29 2015-02-27 Display substrate, its manufacturing method, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410597037.7A CN104393002A (zh) 2014-10-29 2014-10-29 一种显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN104393002A true CN104393002A (zh) 2015-03-04

Family

ID=52610877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410597037.7A Pending CN104393002A (zh) 2014-10-29 2014-10-29 一种显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US20160284737A1 (zh)
CN (1) CN104393002A (zh)
WO (1) WO2016065780A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552025A (zh) * 2016-01-29 2016-05-04 武汉华星光电技术有限公司 液晶显示面板、tft基板及其制造方法
CN106449660A (zh) * 2016-11-11 2017-02-22 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN108873605A (zh) * 2018-07-06 2018-11-23 京东方科技集团股份有限公司 一种纳米压印模板及其制作方法
CN111129032A (zh) * 2019-12-19 2020-05-08 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN114784025A (zh) * 2022-05-26 2022-07-22 Tcl华星光电技术有限公司 阵列基板及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342375B (zh) * 2017-08-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
US11974472B2 (en) * 2019-08-27 2024-04-30 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178412A1 (en) * 2003-03-14 2004-09-16 Chien-Ting Lai Thin film transistor and method of manufacturing the same and display apparatus using the transistor
CN101436601A (zh) * 2008-12-18 2009-05-20 上海广电光电子有限公司 薄膜晶体管阵列基板
CN101561602A (zh) * 2008-04-15 2009-10-21 北京京东方光电科技有限公司 液晶显示装置的阵列基板
KR20110078983A (ko) * 2009-12-31 2011-07-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN102819138A (zh) * 2012-07-25 2012-12-12 京东方科技集团股份有限公司 阵列基板及显示装置
CN103489922A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259078B1 (ko) * 1997-08-14 2000-06-15 김영환 박막트랜지스터 및 이의 제조방법
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR101533098B1 (ko) * 2008-06-04 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
CN103354243B (zh) * 2013-06-28 2016-01-06 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法及相关装置
KR20160028587A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178412A1 (en) * 2003-03-14 2004-09-16 Chien-Ting Lai Thin film transistor and method of manufacturing the same and display apparatus using the transistor
CN101561602A (zh) * 2008-04-15 2009-10-21 北京京东方光电科技有限公司 液晶显示装置的阵列基板
CN101436601A (zh) * 2008-12-18 2009-05-20 上海广电光电子有限公司 薄膜晶体管阵列基板
KR20110078983A (ko) * 2009-12-31 2011-07-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN102819138A (zh) * 2012-07-25 2012-12-12 京东方科技集团股份有限公司 阵列基板及显示装置
CN103489922A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552025A (zh) * 2016-01-29 2016-05-04 武汉华星光电技术有限公司 液晶显示面板、tft基板及其制造方法
WO2017128597A1 (zh) * 2016-01-29 2017-08-03 武汉华星光电技术有限公司 液晶显示面板、tft基板及其制造方法
CN106449660A (zh) * 2016-11-11 2017-02-22 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN108873605A (zh) * 2018-07-06 2018-11-23 京东方科技集团股份有限公司 一种纳米压印模板及其制作方法
CN111129032A (zh) * 2019-12-19 2020-05-08 武汉华星光电技术有限公司 一种阵列基板及其制作方法
WO2021120378A1 (zh) * 2019-12-19 2021-06-24 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN114784025A (zh) * 2022-05-26 2022-07-22 Tcl华星光电技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
WO2016065780A1 (zh) 2016-05-06
US20160284737A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
CN104393002A (zh) 一种显示基板及其制作方法、显示装置
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN102636927A (zh) 阵列基板及其制造方法
CN103715096A (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN103715270B (zh) 薄膜晶体管及其制备方法、显示器件
CN106057827A (zh) 一种阵列基板及其制备方法、显示装置
CN103715141A (zh) 一种阵列基板及其制备方法
JP2017520914A (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
CN103928399A (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN104392991B (zh) 一种阵列基板及其制备方法、显示装置
CN102881598A (zh) 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
CN107946368A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN105629598B (zh) Ffs模式的阵列基板及制作方法
CN105529274B (zh) 薄膜晶体管的制作方法、阵列基板和显示装置
US10249654B1 (en) Manufacturing method of top-gate TFT and top-gate TFT
CN105990332B (zh) 薄膜晶体管基板及其显示面板
CN103107140B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN105720012A (zh) 双栅极tft阵列基板及制作方法
CN102655116B (zh) 阵列基板的制造方法
US20130329157A1 (en) Liquid crystal display and manufacturing method thereof
CN105826248A (zh) Ffs模式的阵列基板及制作方法
CN113224172B (zh) 薄膜晶体管及其制备方法
CN103730512B (zh) 薄膜晶体管及其制备方法、显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150304

RJ01 Rejection of invention patent application after publication