[go: up one dir, main page]

CN106057827A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN106057827A
CN106057827A CN201610663487.0A CN201610663487A CN106057827A CN 106057827 A CN106057827 A CN 106057827A CN 201610663487 A CN201610663487 A CN 201610663487A CN 106057827 A CN106057827 A CN 106057827A
Authority
CN
China
Prior art keywords
gate
insulating layer
gate insulating
array substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610663487.0A
Other languages
English (en)
Other versions
CN106057827B (zh
Inventor
张俊
占建英
杨丽娟
周如
王军
王一军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610663487.0A priority Critical patent/CN106057827B/zh
Publication of CN106057827A publication Critical patent/CN106057827A/zh
Application granted granted Critical
Publication of CN106057827B publication Critical patent/CN106057827B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6736—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes characterised by the shape of gate insulators

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板及其制备方法、显示装置，属于显示技术领域，其可解决现有的沟道处的段差大易导致台阶处源漏极短接、有机层过孔处易发生光刻胶残留造成显示不良的问题。本发明的阵列基板中，在栅极绝缘层远离栅极的一侧设置凹部，将有源层设于凹部内，使得栅极绝缘层远离栅极的一面与有源层远离栅极的一面尽量齐平。这样形成的源漏极可以平坦的覆盖在其上方，源漏极不会短接。此外，在后续工艺中相当于用栅极绝缘层抬高源漏极，减小有机层过孔处的段差，不会导致光刻胶残留，影响像素电极与源漏极搭接。本发明的阵列基板适用于各种显示装置，尤其适用于像素高的液晶显示装置。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
液晶显示面板(TFT-LCD)具有亮度好、对比度高、功耗低、体积小、重量轻等优点。随着显示技术发展，市场对液晶显示面板像素(PPI)要求越来越高，而为了兼顾高开口率和低功耗的性能，在产品设计上不得不将阵列基板上用于驱动液晶面板显示功能的薄膜晶体管(Thin Film Transistor，TFT)尺寸做得越来越小。树脂材料介电常数低，平坦性好，透过率高，现有技术中还会引入树脂材料等有机层来降低产品的功耗。
发明人发现现有技术中至少存在如下问题：如图1的阵列基板所示，TFT尺寸越来越小，TFT的源漏极104沟道尺寸也越来越小，已经接近曝光工艺极限，这就容易导致台阶处的沟道内光刻胶10残留，致使源漏极104发生短接，使得TFT无法实现开关功能。
此外像素电极108通过绝缘层107、有机层105的过孔与源漏极104搭接。有机层105厚度大，其过孔较深，即段差大，在其后续的光刻工艺中，如图2所示，有机层105过孔处的光刻胶10比其他位置更厚，使得有机层105过孔处的光刻胶10很厚：d1＞2d2，且光刻胶10难以被完全去除，这样易发生光刻胶10残留，致使像素电极108无法与源漏极104搭接，影响产品结构，从而导致显示不良。
当然，阵列基板还可包括衬底100、栅极101、栅极绝缘层102、有源层103、公共电极106等其他结构，在此不再详细描述。
发明内容
本发明针对现有的沟道处的段差大易导致台阶处源漏极短接和有机层过孔处易发生光刻胶残留造成显示不良的问题，提供一种阵列基板及其制备方法、显示装置。
解决本发明技术问题所采用的技术方案是：
一种阵列基板，包括多个薄膜晶体管，所述薄膜晶体管包括依次形成于衬底上的栅极、位于所述栅极上的栅极绝缘层和有源层，其中，所述栅极绝缘层远离所述栅极的一侧设有凹部，所述有源层设于所述凹部内；所述凹部与所述栅极在衬底上的投影至少部分重合。
优选的是，所述凹部由等厚度的栅极绝缘层上开设凹陷区域制作而成，且所述凹部的底部低于所述栅极绝缘层的上表面。
优选的是，所述凹部与所述栅极在衬底上的投影重合。
优选的是，在垂直于所述衬底的方向上，所述凹部的深度为所述有源层的厚度。
优选的是，在垂直于所述衬底的方向上，所述栅极绝缘层截面为H型。
优选的是，还包括设置在有源层上的源漏极，源漏极上依次设有叠层而置的有机层、公共电极、钝化层、像素电极，所述像素电极通过有机层、公共电极、以及钝化层上的过孔与所述源漏极中的漏极连接。
优选的是，所述源漏极和有源层在衬底上的投影与所述栅极绝缘层在衬底上的投影重合。
本发明还提供一种显示装置，包括上述的阵列基板。
本发明还提供一种阵列基板的制备方法，包括以下步骤：
在衬底上形成栅极；
在所述栅极上覆盖栅极绝缘层；
在所述栅极绝缘层远离栅极的一侧形成凹部，其中，所述凹部与所述栅极在衬底上的投影至少部分重合；
在所述凹部内形成有源层。
优选的是，在所述栅极绝缘层远离栅极的一侧形成凹部，具体包括：对所述栅极绝缘层进行图形化处理，去除栅极绝缘层上因栅极存在形成的凸起部，使得栅极绝缘层的上表面为平面，在上表面为平面的所述栅极绝缘层上与栅极对应的区域形成凹陷区域，以形成所述凹部。
优选的是，在所述凹部内形成有源层之前，还包括：
对所述栅极绝缘层进行图形化处理，仅保留设定区域的栅极绝缘层，所述设定区域的栅极绝缘层为一个连续膜层，且该连续膜层的外边缘轮廓与待形成的源漏极所述的区域的外边缘轮廓重合。
优选的是，在形成所述凹部和仅保留所述设定区域的栅极绝缘层时，采用半透掩膜版同时对待形成凹部的区域和所述设定区域之外的区域进行图形化处理。
本发明的阵列基板中，在栅极绝缘层远离栅极的一侧设置凹部，将有源层设于凹部内，使得栅极绝缘层远离栅极的一面与有源层远离栅极的一面尽量齐平，这样形成的源漏极可以平坦的覆盖在其上方，源漏极不会短接。此外，在后续工艺中相当于用栅极绝缘层抬高源漏极，减小有机层过孔处的段差，不会导致光刻胶残留，影响像素电极与源漏极搭接。本发明的阵列基板适用于各种显示装置，尤其适用于像素高的液晶显示装置。
附图说明
图1、图2为现有的阵列基板的结构示意图；
图3、图4为本发明的实施例1的阵列基板的结构示意图；
图5、图6、图7为本发明的实施例2的阵列基板的结构示意图；
图8为本发明的实施例3的阵列基板的制备方法流程示意图；
其中，附图标记为：10、光刻胶；100、衬底；101、栅极；102、栅极绝缘层；1021、凹部；103、有源层；104、源漏极；105、有机层；106、公共电极；107、钝化层；108、像素电极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
本实施例提供一种阵列基板，如图3，图4所示，包括多个薄膜晶体管，所述薄膜晶体管包括依次形成于衬底100上的栅极101、位于所述栅极101上的栅极绝缘层102和有源层103，其中，所述栅极绝缘层102远离栅极101的一侧设有凹部1021，所述有源层103设于所述凹部1021内；所述凹部1021与所述栅极101在衬底100上的投影至少部分重合。
本实施例的阵列基板中，在栅极绝缘层102远离栅极101的一侧设置凹部1021，将有源层103设于凹部1021内，使得栅极绝缘层102远离栅极101的一面与有源层103远离栅极101的一面尽量齐平，这样形成的源漏极可以平坦的覆盖在其上方，源漏极不会短接。此外，在后续工艺中相当于用栅极绝缘层102抬高源漏极，减小有机层过孔处的段差，不会导致光刻胶残留，影响像素电极与源漏极搭接。本发明的阵列基板适用于各种显示装置，尤其适用于像素高的液晶显示装置。
实施例2：
本实施例提供一种阵列基板，如图5-7所示，包括多个薄膜晶体管，所述薄膜晶体管包括依次形成于衬底100上的栅极101、位于所述栅极101上的栅极绝缘层102和有源层103，其中，所述栅极绝缘层102远离栅极101的一侧设有凹部1021，所述有源层103设于所述凹部1021内；所述凹部1021与所述栅极101在衬底100上的投影重合，且所述栅极绝缘层102远离栅极101的一面与所述栅极101对应的位置处无凸起。
也就是说，由于栅极101的存在，在形成栅极绝缘层102后，对应栅极101区域的栅极绝缘层102会有凸起，在此将凸起挖掉形成凹部1021，如图5所示，有源层103正好填充了栅极绝缘层102的凹部1021，使得栅极绝缘层102远离栅极101的一面与有源层103远离栅极101的一面齐平，这样形成的源漏极可以平坦的覆盖在其上方，源漏极不会短接。此外，在后续工艺中相当于用栅极绝缘层102抬高源漏极104，减小有机层105过孔处的段差。
优选的是，所述凹部1021由等厚度的栅极绝缘层102上开设凹陷区域制作而成，且所述凹部的底部低于所述栅极绝缘层的上表面。
如图5所示，在垂直于所述衬底100的方向上，所述有源层103的尺寸与所述凹部1021深度相同。栅极101的厚度为h1，有源层103的厚度为h3，栅极101与有源层103之间夹住的中间的栅极绝缘层102的厚度为h2，栅极绝缘层102其余部分厚度为h4，其中，h1、h2、h3的厚度与现有技术中相同，与现有技术相比增加了h4的厚度，当于用栅极绝缘层102抬高源漏极104。
优选的是，在垂直于所述衬底100的方向上，所述栅极绝缘层102截面为H型。
优选的是，还包括设置在有源层103上的源漏极104，源漏极104上依次设有叠层而置的有机层105、公共电极106、钝化层107、像素电极108，所述像素电极108通过有机层105、公共电极106、以及钝化层107上的过孔与所述源漏极104中的漏极连接。
在本实施例中，如图6所示，有机层105由有机树脂构成，有机树脂包括丙烯酸类成膜树脂、酚醛树脂类成膜树脂、乙烯基聚合物成膜树脂或聚亚胺成膜树脂。栅极101、源漏极104采用钼、钼铌合金、铝、铝钕合金、钛或铜中的至少一种形成。公共电极106、像素电极108由ITO(氧化铟锡)、IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)中的至少一种形成。钝化层107可采用单层的氧化硅材料或者氧化硅材料、氮化硅材料形成多个子层的叠层。
优选的是，所述源漏极104和有源层103在衬底100上的投影与所述栅极绝缘层102在衬底100上的投影重合。
也就是说，如图7所示，挖空像素其余位置处的栅极绝缘层102，这样设计的作用是可以增加显示产品的透过率。
实施例3：
本实施例提供一种阵列基板的制备方法，如图8所示，包括以下步骤：
S01、采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式在衬底100上形成栅金属电极膜；然后利用栅极101掩模板(Gate Mask)，通过构图工艺形成栅极101的图形；在该步骤中，衬底100采用玻璃等透明材料制成、且经过预先清洗。
S02、采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在所述栅极101上覆盖栅极绝缘层102。在此，形成的栅极绝缘层102的厚度相较于现有技术要厚，该厚度至少要大于栅极101厚度与有源层103厚度之和。具体的，栅极绝缘层102的厚度一般约500-700nm，优选580-620nm。
S03、在所述栅极绝缘层102远离栅极101的一侧形成凹部1021，具体包括：对所述栅极绝缘层102进行图形化处理，去除栅极绝缘层102上因栅极101存在形成的凸起部，使得栅极绝缘层102的上表面为平面，在上表面为平面的所述栅极绝缘层102上与栅极101对应的区域形成凹陷区域，以形成所述凹部1021。
其中，对所述栅极绝缘层102进行图形化处理，仅保留设定区域的栅极绝缘层102，所述设定区域的栅极绝缘层102为一个连续膜层，且该连续膜层的外边缘轮廓与待形成的源漏极104所述的区域的外边缘轮廓重合。即沉积栅极绝缘层102后，由于栅电极的存在，栅极101上的栅极绝缘层102会有凸起，在此要去除栅极101上部凸出的栅极绝缘层102并形成一凹部1021。
可选的，该步骤中可同时去除像素结构中未设置源漏极104和有源层103的区域的栅极绝缘层102。
其中，由于凹部1021和其他位置需要刻蚀的栅极绝缘层102厚度不一致，可使用栅极绝缘层102的半透掩膜版(Halftone GI mask)来实现。需要说明的是，薄膜晶体管中，栅极绝缘层102的厚度会影响TFT的电学特性，但本实施例的像素结构中栅极101与有源层103半导体层之间栅极绝缘层102的厚度并未改变，因此不会影响TFT器件特性；并且，本实施例挖空像素其他位置栅极绝缘层102，可增加产品的透过率。
S04、在完成上述步骤的衬底100上形成非晶硅膜，对非晶硅膜进行晶化以形成多晶硅膜，并对多晶硅膜进行掺杂，采用一次构图工艺，形成包括有源层103的图形。其中，有源层103形成在凹部1021内，同时还要通过光刻去除凹部1021以外的有源层103。
S05、形成源漏极104和沟道，具体的，可采用溅射方式、热蒸发方式、等离子体增强化学气相沉积(Plasma Enhanced Vapor Deposition：简称PECVD)方式、低压化学气相沉积(Low Pressure Chemical Vapor Deposition：简称LPCVD)方式、大气压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposition：简称APCVD)方式或电子回旋谐振化学气相沉积(Electron Cyclotron Resonance Chemical Vapor Deposition:简称ECR-CVD)方式形成源漏金属电极膜；然后通过构图工艺(成膜、曝光、显影、湿法刻蚀或干法刻蚀)形成源漏极104的图形。
从图8中可以看出，沟道处源漏极104金属层平坦的覆盖在其上方，由于有源层103正好填充了凹部1021，源漏极104位置无段差，完全避免了由于栅极101和有源层103带来的段差，消除了台阶处源漏极104短接的风险。
S06、采用涂覆(包括旋涂)方法形成有机膜。采用一次构图工艺，形成包括有机层105的图形，并在对应着漏极的区域形成有机层105过孔。其中，有机膜采用有机树脂形成，有机树脂包括丙烯酸类成膜树脂、酚醛树脂类成膜树脂、乙烯基聚合物成膜树脂或聚亚胺成膜树脂。
相比于现有结构，本实施例的有机层105底部的位置被抬高，其中，本实施例的栅极绝缘层102厚度等于传统结构栅极绝缘层102+栅极101+有源层103的厚度，故所抬高的程度为栅极101厚度与有源层103厚度之和，因此能够减小后续制程中有机层105中光刻胶的厚度，降低光刻胶遗留的风险。
S07、采用溅射方式、热蒸发方式或等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式在有机层105的上方沉积导电金属膜，然后通过构图工艺形成公共电极106的图形；之后采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积形成钝化层107。
S08、形成透明导电金属膜，采用一次构图工艺，形成包括像素电极108的图形，像素电极108通过钝化层107的过孔与漏极电连接。
在本实施例中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
显然，上述各实施例的具体实施方式还可进行许多变化；例如：各层结构的具体尺寸，厚度等可以根据需要进行调整。
实施例4：
本实施例提供了一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为：液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种阵列基板，其特征在于，包括多个薄膜晶体管，每个所述薄膜晶体管包括依次形成于衬底上的栅极、位于所述栅极上的栅极绝缘层和有源层，其中，所述栅极绝缘层远离所述栅极的一侧设有凹部，所述有源层设于所述凹部内；所述凹部与所述栅极在衬底上的投影至少部分重合。
2.根据权利要求1所述的阵列基板，其特征在于，所述凹部由等厚度的栅极绝缘层上开设凹陷区域制作而成，且所述凹部的底部低于所述栅极绝缘层的上表面。
3.根据权利要求1所述的阵列基板，其特征在于，所述凹部与所述栅极在衬底上的投影重合。
4.根据权利要求1所述的阵列基板，其特征在于，所述凹部的深度为所述有源层的厚度。
5.根据权利要求3所述的阵列基板，其特征在于，在垂直于所述衬底的方向上，所述栅极绝缘层截面为H型。
6.根据权利要求1所述的阵列基板，其特征在于，还包括设置在有源层上的源漏极，源漏极上依次设有叠层而置的有机层、公共电极、钝化层、像素电极，所述像素电极通过有机层、公共电极、以及钝化层上的过孔与所述源漏极中的漏极连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述源漏极和有源层在衬底上的投影与所述栅极绝缘层在衬底上的投影重合。
8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板。
9.一种阵列基板的制备方法，其特征在于，包括以下步骤：
在衬底上形成栅极；
在所述栅极上覆盖栅极绝缘层；
在所述栅极绝缘层远离栅极的一侧形成凹部，其中，所述凹部与所述栅极在衬底上的投影至少部分重合；
在所述凹部内形成有源层。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，在所述栅极绝缘层远离栅极的一侧形成凹部，具体包括：对所述栅极绝缘层进行图形化处理，去除栅极绝缘层上因栅极存在形成的凸起部，使得栅极绝缘层的上表面为平面，在上表面为平面的所述栅极绝缘层上与栅极对应的区域形成凹陷区域，以形成所述凹部。
11.根据权利要求10所述的阵列基板的制备方法，其特征在于，在所述凹部内形成有源层之前，还包括：
对所述栅极绝缘层进行图形化处理，仅保留设定区域的栅极绝缘层，所述设定区域的栅极绝缘层为一个连续膜层，且该连续膜层的外边缘轮廓与待形成的源漏极所述的区域的外边缘轮廓重合。
12.根据权利要求11所述的阵列基板的制备方法，其特征在于，在形成所述凹部和仅保留所述设定区域的栅极绝缘层时，采用半透掩膜版同时对待形成凹部的区域和所述设定区域之外的区域进行图形化处理。
CN201610663487.0A 2016-08-12 2016-08-12 一种阵列基板及其制备方法、显示装置 Expired - Fee Related CN106057827B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610663487.0A CN106057827B (zh) 2016-08-12 2016-08-12 一种阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610663487.0A CN106057827B (zh) 2016-08-12 2016-08-12 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN106057827A true CN106057827A (zh) 2016-10-26
CN106057827B CN106057827B (zh) 2020-01-31

Family

ID=57481195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610663487.0A Expired - Fee Related CN106057827B (zh) 2016-08-12 2016-08-12 一种阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN106057827B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531746A (zh) * 2016-11-30 2017-03-22 京东方科技集团股份有限公司 一种阵列基板、阵列基板的制作方法、显示面板及显示装置
CN107170751A (zh) * 2017-05-08 2017-09-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107634011A (zh) * 2017-09-20 2018-01-26 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
CN109410751A (zh) * 2018-10-30 2019-03-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN110416257A (zh) * 2018-07-13 2019-11-05 广东聚华印刷显示技术有限公司 显示面板背板结构、其制备方法及顶发射型显示面板
CN110828485A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN110854205A (zh) * 2019-11-28 2020-02-28 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示面板及显示装置
CN111162128A (zh) * 2019-12-30 2020-05-15 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法
WO2021129199A1 (zh) * 2019-12-27 2021-07-01 广东聚华印刷显示技术有限公司 发光器件及其基板与制作方法
CN113629077A (zh) * 2021-08-11 2021-11-09 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN114639600A (zh) * 2020-12-16 2022-06-17 京东方科技集团股份有限公司 薄膜图案化的方法和显示面板的制备方法
CN115497960A (zh) * 2022-08-18 2022-12-20 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323714A (ja) * 1999-05-10 2000-11-24 Toshiba Corp 多結晶シリコン素子およびその製造方法
CN102867915A (zh) * 2011-07-04 2013-01-09 索尼公司 半导体装置及其制造方法、图像显示装置的制造方法
CN103119699A (zh) * 2010-09-22 2013-05-22 凸版印刷株式会社 薄膜晶体管及其制造方法和图像显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323714A (ja) * 1999-05-10 2000-11-24 Toshiba Corp 多結晶シリコン素子およびその製造方法
CN103119699A (zh) * 2010-09-22 2013-05-22 凸版印刷株式会社 薄膜晶体管及其制造方法和图像显示装置
CN102867915A (zh) * 2011-07-04 2013-01-09 索尼公司 半导体装置及其制造方法、图像显示装置的制造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531746A (zh) * 2016-11-30 2017-03-22 京东方科技集团股份有限公司 一种阵列基板、阵列基板的制作方法、显示面板及显示装置
US10243009B2 (en) 2016-11-30 2019-03-26 Boe Technology Group Co., Ltd. Array substrate, method for forming array substrate, display panel and display device
CN107170751A (zh) * 2017-05-08 2017-09-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107170751B (zh) * 2017-05-08 2020-05-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US10629746B2 (en) 2017-09-20 2020-04-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN107634011A (zh) * 2017-09-20 2018-01-26 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
WO2019056447A1 (zh) * 2017-09-20 2019-03-28 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
CN110416257A (zh) * 2018-07-13 2019-11-05 广东聚华印刷显示技术有限公司 显示面板背板结构、其制备方法及顶发射型显示面板
CN109410751B (zh) * 2018-10-30 2021-04-27 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN109410751A (zh) * 2018-10-30 2019-03-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN110828485A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN110854205A (zh) * 2019-11-28 2020-02-28 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示面板及显示装置
WO2021129199A1 (zh) * 2019-12-27 2021-07-01 广东聚华印刷显示技术有限公司 发光器件及其基板与制作方法
US12336393B2 (en) 2019-12-27 2025-06-17 Guangdong Juhua Printed Display Technology Co., Ltd Light-emitting device, substrate thereof and fabrication method
CN111162128A (zh) * 2019-12-30 2020-05-15 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法
CN114639600A (zh) * 2020-12-16 2022-06-17 京东方科技集团股份有限公司 薄膜图案化的方法和显示面板的制备方法
CN113629077A (zh) * 2021-08-11 2021-11-09 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN115497960A (zh) * 2022-08-18 2022-12-20 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置

Also Published As

Publication number Publication date
CN106057827B (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
CN106057827B (zh) 一种阵列基板及其制备方法、显示装置
CN107170758B (zh) 柔性显示基板及其制作方法、显示装置
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN104362125B (zh) 阵列基板及其制作方法、显示装置
CN105116655B (zh) 液晶显示面板、阵列基板及其制造方法
US9761617B2 (en) Method for manufacturing array substrate, array substrate and display device
CN108598114B (zh) 有机发光显示面板及其制备方法、显示装置
CN108831914B (zh) 一种有机发光显示面板、其制作方法及显示装置
US10504943B2 (en) Method for manufacturing an array substrate motherboard
KR20120039947A (ko) 표시 장치 및 그 제조 방법
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN103456745A (zh) 一种阵列基板及其制备方法、显示装置
US11469112B2 (en) Display substrate, manufacturing method thereof, display panel, and display device
WO2017008333A1 (zh) Tft基板结构的制作方法
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
WO2016065780A1 (zh) 显示基板及其制作方法、显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
US20210066504A1 (en) Thin film transistor and manufacturing method thereof and display device
US9905592B2 (en) Method for manufacturing TFT, array substrate and display device
US7670883B2 (en) Method for manufacturing pixel structure
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
CN103715265B (zh) 薄膜晶体管、阵列基板和显示装置
CN110518073B (zh) 薄膜晶体管及其制备方法、显示装置
CN110729236A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN108493252A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200131

CF01 Termination of patent right due to non-payment of annual fee