CN104201207A - 一种具有自适应偏置场板的高压mos器件 - Google Patents
一种具有自适应偏置场板的高压mos器件 Download PDFInfo
- Publication number
- CN104201207A CN104201207A CN201410472165.9A CN201410472165A CN104201207A CN 104201207 A CN104201207 A CN 104201207A CN 201410472165 A CN201410472165 A CN 201410472165A CN 104201207 A CN104201207 A CN 104201207A
- Authority
- CN
- China
- Prior art keywords
- field plate
- type semiconductor
- conductive type
- biased
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 230000003044 adaptive effect Effects 0.000 title abstract description 13
- 229910044991 metal oxide Inorganic materials 0.000 title 1
- 150000004706 metal oxides Chemical class 0.000 title 1
- 239000004020 conductor Substances 0.000 claims description 12
- 238000007667 floating Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005684 electric field Effects 0.000 abstract description 21
- 229910052751 metal Inorganic materials 0.000 abstract description 20
- 239000002184 metal Substances 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 10
- 238000005513 bias potential Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 22
- 239000010409 thin film Substances 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 210000000746 body region Anatomy 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
- H10D30/655—Lateral DMOS [LDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于半导体技术领域，具体涉及到一种具有自适应偏置场板的高压MOS器件。本发明主的技术方案，与传统与固定电位连接的金属场板(如栅场板、漏场板以及源场板)相比，一方面，自偏置场板能削弱常规金属场板末端的电场尖峰，进一步优化器件表面电场的分布；更重要的是，自偏置场板的偏置电位可根据需要设定；因而，其提高器件耐压的效果更明显。另一方面，自偏置场板能增强对漂移区的辅助耗尽作用，高漂移区掺杂浓度以降低器件比导通电阻。该自偏置场板能应用于多种功率器件中。本发明尤其适用于高压MOS器件。
Description
技术领域
本发明属于半导体技术领域，具体涉及到一种具有自适应偏置场板的高压MOS器件。
背景技术
功率半导体器件的关键是实现高击穿电压和低导通电阻。对于常规LDMOS器件而言，漂移区长度随器件击穿电压的升高而单调增加，同时漂移区浓度降低；这不仅会增大器件(或电路)的芯片面积和成本，而且不利于芯片小型化。更严重的是，器件的导通电阻随漂移区长度(或器件耐压)的增加而增大，其中击穿电压(BV,Breakdown Voltage)与比导通电阻(Ron,sp，Specific on-Resistance)之间关系可表示为Ron,sp∝BV2.5，而导通电阻的增加导致器件功耗急剧增加，并且器件开关速度也随之减低。
为提高器件的击穿电压，研究者提出了诸多方法，其中结终端技术应用广泛。文献(陈星弼，【p-n+结有场板时表面电场分布的简单表示式】电子学报，Vol.14，36(1986))中指出金属场板(如图1所示)可有效降低器件主结的曲率和表面电场峰值并改善器件表面电场的分布，从而提高器件击穿电压；但金属场板技术不足之处在于金属场板的末端会引入一个新的电场尖峰而影响器件的击穿特性。
进一步，有研究者提出了如图2所示的斜坡金属场板技术，可以降低金属场板末端附加电场尖峰值从而提高器件击穿特性；但该技术因非均匀氧化层工艺实现难度大而应用受限。
为了达到与非均匀场板技术相似的效果并降低工艺难度，有研究者提出了如图3所示的阶梯场板技术(张波，【提高器件耐压的非均匀氧化层场板技术】，半导体技术，No.4，19(1998))，该场板技术同样能缓解金属场板末端的附加电场尖峰而提高器件击穿电压，并且工艺相对简单；但阶梯场板工艺的实现需要增加掩模版的张数，因此成本会有所增加。
除了金属场板技术外，也有研究者提出了SIPOS(Semi-Insulating Poly-crystallineSilicon)阻性场板技术(L.E.Clark and D.S.Zoroglu,【Enhancement of breakdownproperties of overlay annular diodes by field shaping resistive films】,Solid-StateElectronics,vol.15,pp.653-657,1972)，如图4所示。此SIPOS阻性场板是在器件的场介质(如场氧化物)上引入了多晶电阻层，多晶电阻层的两端分别与器件的阳极和阴极相连。由于SIPOS电阻上有均匀电流流过，所以SIPOS上从阳极到阴极之间压降均匀，其耦合作用使器件漂移区电场分布均匀，有效降低了器件表面电场峰值，避免了器件表面提前击穿从而提高器件击穿电压；然而SIPOS中由漏极流向源极的泄露电流较大，会增加器件的功耗。
为提高场板作用，有研究者提出了如图5多指栅场板(Dawei Xu,Xinhong Cheng andYuehui Yu,et.al,【Improved LDMOS performance with buried multi-finger gates】,Microelectronic Engineering,vol.122(2014),pp.29-32)与如图6所示的浮空金属环结构(Jinping Zhang,Yi Ye and Chunhua Zhou,et.al,【High breakdown voltage 4H-SiCMESFETs with floating metal strips】,Microelectronic Engineering,vol.85(2008),pp.89-92)结构，优化表面电场分布以提高器件击穿电压。
以上场板技术中场板的电位总是与源电极或栅电极相连，场板接一个固定电位，或处于浮空状态，其电位都不能自适应的跟随器件耐压的变化，使得场板对器件表面电场的优化作用受限。
RESURF技术是功率半导体器件中缓解器件击穿电压与导通电阻矛盾的常用技术，图7、图8与图9分别给出了single-、double-和triple-RESURF技术截面示意图。该技术能降低器件表面电场峰值而避免提前击穿，同时也能提高漂移区的掺杂浓度而降低导通电阻。文献(Y.Koishikawa,M.Takahashi,H.Yangigawa,and T.Kunyama,【Double RESURF devicetechnology for power ICs】,NEC RES Dev.,1994,359(4)；Mohamed Imam,Zia Hossain,Mohammed Quddus,Jim Adams,Charles Hoggatt,Takeshi Ishiguro,and Rajesh Nair,【Design and Optimization of Double-RESURF High-VoltageLateral Devices for aManufacturable Process】,IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.50,NO.7,JULY2003)中给出了RESURF技术对提高器件击穿电压与降低导通电阻的效果，从中可以看出RESURF技术有效缓解了器件击穿电压与比导通电阻间2.5次方的矛盾关系。但是RESURF技术中的P型层需要占用N型漂移区中的部分电流通道而不利于进一步降低导通电阻。
发明内容
本发明的目的，就是针对上述问题，提出一种具有自适应偏置场板的高压MOS器件。
本发明的技术方案：一种具有自适应偏置场板的高压MOS器件，包括第一导电类型半导体衬底1、位于第一导电类型半导体衬底1上层的第二导电类型半导体漂移区2和第一导电类型半导体体区3、位于第二导电类型半导体漂移区2和第一导电类型半导体体区3上层的场介质层7；所述第一导电类型半导体体区3上层设置有相互独立的第一导电类型半导体体接触区5和第二导电类型半导体源区4；第一导电类型半导体体接触区5和第二导电类型半导体源区4上表面设置有源电极8；第二导电类型半导体漂移区2上层远离第一导电类型半导体体区3的一端设置有第二导电类型半导体漏区6；第二导电类型半导体漏区6上表面设置有漏电极10；所述源电极8和漏电极10之间设置有栅电极9；所述栅电极9与第一导电类型半导体体区3和第二导电类型半导体源区4接触；其特征在于，还包括自适应偏置场板，所述自适应偏置场板由场板11和薄膜电阻13构成；其中，所述场板11与薄膜电阻13电气连接；所述场板11设置在场介质层7的上表面；所述薄膜电阻13的一端与源电极8电气连接，其另一端与漏电极10电气连接。
本发明总的技术方案，与传统与固定电位连接的金属场板(如栅场板、漏场板以及源场板)相比，一方面，自偏置场板能削弱常规金属场板末端的电场尖峰，进一步优化器件表面电场的分布；更重要的是，自偏置场板的偏置电位可根据需要设定；因而，其提高器件耐压的效果更明显。另一方面，自偏置场板能增强对漂移区的辅助耗尽作用，高漂移区掺杂浓度以降低器件比导通电阻；而且，该器件与常规CMOS工艺流程能良好兼容。该自偏置场板能应用于多种功率器件中。
具体的，所述场板11与薄膜电阻13之间设置有钝化层12；所述场板11与薄膜电阻13之间为通过导电材料(144)建立电气连接；所述薄膜电阻13的一端与源电极8为通过导电材料(141)建立电气连接，其另一端与漏电极10为通过导电材料(143)建立电气连接。
具体的，所述场板(11)由m个相互独立的子场板构成，每个子场板通过导电材料(145)与薄膜电阻(13)建立电气连接；其中，m为正整数。
具体的，所述m个子场板中有n个子场板与源电极8连接，有k个子场板与漏电极10连接，有j个子场板与栅电极9连接，有h个子场板处于浮空状态；其中n、k、j、h均为自然数且n+k+j+h＜m，n≥0，k≥0，j≥0，h≥0。
具体的，所述第二导电类型半导体漂移区2为超结结构。
在衬底与有源层之间还可引入埋层介质20，形成具有自偏置场板的高压SOI LDMOS形成SOI结构；所述SOI结构的衬底层1是第一导电类型或第二导电类型半导体；所述埋层介质20是二氧化硅或是介电系数比二氧化硅介电系数小的低K介质；功率MOS器件的漂移区可增加第一导电类型半导体层18，或所述漂移区的表面形成第一导电类型半导体层17；钝化层12上形成的薄膜电阻13的形成材料是多晶硅，或是镍铬合金、氮化钽、氧化锡等；所述场介质层7、绝缘介质91是二氧化硅或是介电系数比二氧化硅介电系数大的高K等材料；具有自偏置场板的高压功率MOS器件的版图为叉指状分布、环状或对称多边形分布；功率器件区中第二导电类型的漂移区采用均匀掺杂，或采用横向变掺杂技术
本发明的有益效果为，通过自偏置场板对功率器件表面的场板引入自适应的偏置电压，使得器件表面电场分布更加均匀而提高器件击穿电压；自偏置场板可辅助耗尽漂移区而提高掺杂水平，降低器件导通电阻；自偏置场板不引入附加寄生电容，不影响器件开关与频率特性；该器件与常规CMOS工艺流程能良好兼容。
附图说明
图1是常规金属场板的结构示意图；
图2是斜坡氧化层金属场板的结构示意图；
图3是阶梯氧化层金属场板的结构示意图；
图4是常规SIPOS阻性场板的结构示意图；
图5是具有多个栅场板的LDMOS器件结构示意图；
图6具有浮空金属环的LDMOS器件结构示意图；
图7为常规single-RESURF结构的截面示意图；
图8为常规double-RESURF结构的截面示意图；
图9为常规triple-RESURF结构的截面示意图；
图10是本发明提出的具有自偏置场板的高压LDMOS器件条状版图分布俯视图；
图11是本发明提出的具有自偏置场板的高压LDMOS器件圆环状版图分布俯视图；
图12是图10和图11中沿虚线M1M2的剖面示意图；
图13是图10和图11中沿虚线N1N2的剖面示意图；
图14是本发明提出的具有多个自偏置场板的高压LDMOS器件条状版图分布示意图；
图15是本发明提出的具有多个自偏置场板的高压LDMOS器件圆环状版图分布示意图；
图16是图14和图15中沿虚线M1M2的剖面示意图；
图17是图14和图15中沿虚线N1N2的剖面示意图；
图18是本发明提出的具有自偏置场板的高压LDMOS器件在场介质层的条状版图分布示意图；
图19是本发明提出的具有自偏置场板和源场板的高压LDMOS器件在钝化层的条状版图分布示意图；
图20是图19中沿虚线M1M2的剖面示意图；
图21是图19中沿虚线L1L2的剖面示意图；
图22是本发明提出的具有自偏置场板和漏场板的高压LDMOS器件在钝化层的条状版图分布示意图；
图23是图22中沿虚线M1M2的剖面示意图；
图24是图22中沿虚线L1L2的剖面示意图；
图25是本发明提出的具有自偏置场板和栅场板的高压LDMOS器件在钝化层的条状版图分布示意图；
图26是图25中沿虚线M1M2的剖面示意图；
图27是图25中沿虚线N1N2的剖面示意图；
图28是本发明提出的具有自偏置场板和浮空金属环的高压LDMOS器件在钝化层的条状版图分布示意图；
图29是图28中沿虚线M1M2的剖面示意图；
图30是图28中沿虚线N1N2的剖面示意图；
图31是本发明提出的double-RESURF的具有自偏置场板的高压LDMOS器件结构剖面示意图；
图32是本发明提出的triple-RESURF形式的具有自偏置场板的高压LDMOS器件结构剖面示意图；
图33是本发明提出的具有自偏置场板的平面栅型高压SOILDMOS器件结构剖面示意图；
图34是本发明提出的具有自偏置场板的槽栅型高压SOILDMOS器件结构剖面示意图；
图35是本发明提出的具有自偏置场板的高压超结型LDMOS器件结构示意图；
图36是本发明提出的具有自偏置场板的高压LDMOS器件在场介质层的圆环状版图分布示意图；
图37是本发明提出的具有自偏置场板的高压LDMOS器件在钝化层的圆环状版图分布示意图；
具体实施方式
下面结合附图和以N沟道具有自偏置场板的高压LDMOS实施例对本发明进行详细的描述
实施例1：
如图10所示，本例为具有自偏置场板的高压LDMOS器件条状结构版图分布示意图，图12是图10中沿虚线M1M2的剖面示意图，图13是图10中沿虚线N1N2的剖面示意图，包括至上而下的衬底层1、有源层2以及场介质层7。高压LDMOS器件还包括P型体区3、源区4、体接触区5、漏区6、绝缘介质91、导电材料92和场板11，其中体区3与漏区6之间的有源层2称为漂移区，绝缘介质91与导电材料92构成绝缘栅。源区4和体接触区5的共同引出端为源电极8，漏区6的引出端为漏电极10。场板11位于场介质层7的上表面。
薄膜电阻13位于场介质层7上表面，薄膜电阻13的两端分别和源电极8与漏电极10电气接触，场板11和薄膜电阻13接触，从而形成自偏置场板。
本例的工作原理为：
基于电阻分压理论，因为场板11与薄膜电阻13接触，场板11上的偏置电压采自于薄膜电阻13。通过改变场板11与薄膜电阻13的接触位置，可实现对场板11的偏置电压调制；同时，场板11上的偏置电压能自适应跟随MOS器件漏极所加的电压和MOS器件耐压的变化而变化，实现对器件表面电场的最优调制效果，提高器件击穿电压。同时，该自偏置场板能辅助耗尽漂移区，提高漂移区掺杂浓度而降低器件比导通电阻
场介质7可是二氧化硅或是介电系数比二氧化硅更高的介质材料；当场介质7是高介电系数材料时可增强自偏置场板对漂移区的辅助耗尽作用，有利降低器件导通电阻。
本例也适用于环状结构，其版图如图11所示，其原理与条状结构相同，在此不再赘述。
图14与图15是本发明提出的具有多个自偏置场板的高压LDMOS器件条状和环状版图结构示意图，图16是图14与图15中沿虚线M1M2的剖面示意图，图17是图14和图15中沿虚线N1N2的剖面示意图。与图10和图11所示结构相比，图14与图15所示结构具有多个(n≥1)自偏置场板。多个自偏置场板能更好的优化器件表面电场分布，有利提高器件击穿电压。
图36与图37是本发明提出的具有自偏置场板的高压LDMOS版图与剖面示意图。与图11、图12的差别是，此时薄膜电阻13位于钝化层12上表面。薄膜电阻13的两端分别通过导电材料142和143与MOS器件的源电极8和漏电极10接触，场板11通过导电材料144和薄膜电阻13接触，从而形成自偏置场板，通过改变导电材料144与薄膜电阻13的接触位置，可实现对场板11的偏置电压调制。
本发明中用于实现场板上自适应偏置电压的薄膜电阻13位于器件场介质层7或钝化层12上，有效降低了器件寄生电容，几乎不影响器件的开关特性与频率特性。
图19-图21、图22-图24、图25-图27、图28-图30分别是本发明提出的具有自偏置场板和源场板、具有自偏置场板和栅场板、具有自偏置场板构和漏场板、具有自偏置场板和浮空金属环的高压LDMOS器件俯视图和剖面图；其中图19-图21中场板111与源电极电位相连，图22-图24中场板113与漏电极电位相连，图25-图27中场板111与栅电极电位相连，图28-图30中场板112处于浮空状态。自偏置场板与常规源场板、栅场板、漏场板或浮空金属环等终端技术组合运用，提高了器件设计的灵活性，有效优化器件表面电场分布以提高器件击穿电压。这些组合应用不会增加器件工艺实现难度。
上述结构中的自适应偏置场板工作原理与实施例1相同。
实施例2：
如图31所示，本例为double-RESURF型具有自偏置场板的高压LDMOS器件剖面示意图。相比图16所示结构，本例是在漂移区表面与体内引入p型埋层形成double-RESURF作用机制。通过优化自偏置场板11或111、112、113与p型埋层的位置，RESURF与自偏置场板共同调制器件表面电场分布并提高漂移区掺杂浓度，从而提高器件击穿电压并降低器件比导通电阻。
本例的自适应偏置场板工作原理与实施例1相同。
同理也可适用于triple-RESURF型结构，如图32所示，为triple-RESURF形式的具有自偏置场板的高压LDMOS器件结构剖面示意图，其原理与实施例2相同，在此不再赘述。
实施例3：
图33所示，为本例的平面栅型具有自偏置场板的高压SOI LDMOS器件结构剖面示意图。其中衬底层1为P型。该类器件也具有SOI器件具有的诸多优点。
本例的自适应偏置场板工作原理与实施例1相同。
同理也适用于槽栅型结构，如图34所示，为具有自偏置场板的槽栅型高压SOILDMOS器件结构剖面示意图，其原理与实施例3相同。
实施例4：
本发明提出的自偏置场板也适用于超结器件。
如图25所示，本例为具有自偏置场板的超结型LDMOS器件结构示意图(图中场板111、112、113上的偏置电位连接方式可以与源电极、漏电极或栅电极相连，或处于浮空状态，此图中并未标注出)。自偏置场板能调制器件表面电场的分布以提高器件击穿电压，而超结器件具有较低的比导通电阻，二者结合能有效提升器件整体性能。
本例的自适应偏置场板工作原理与实施例1相同。
本发明提出的具有自偏置场板的高压功率MOS器件，其版图还可以是如图14、图18、图19、图22、图25、图28所示的叉指状分布，或者如图15与图37所示的圆环对称分布；其中图14与图15描述了具有自偏置场板的高压功率MOS器件在场介质层7上形成场板11与薄膜电阻13，图19、图22、图25、图28与图37描述了具有自偏置场板的高压功率MOS器件在钝化层12上形成薄膜电阻13。
本发明提出的具有自偏置场板的高压功率MOS器件，其版图也可是对称多边形分布，如正六边形与正八边形分布等。
以上实施案例中自偏置场板也适用于IGBT、晶闸管与二极管等功率器件。
Claims (5)
1.一种具有自适应偏置场板的高压MOS器件，包括第一导电类型半导体衬底(1)、位于第一导电类型半导体衬底(1)上层的第二导电类型半导体漂移区(2)和第一导电类型半导体体区(3)、位于第二导电类型半导体漂移区(2)和第一导电类型半导体体区(3)上层的场介质层(7)；所述第一导电类型半导体体区(3)上层设置有相互独立的第一导电类型半导体体接触区(5)和第二导电类型半导体源区(4)；第一导电类型半导体体接触区(5)和第二导电类型半导体源区(4)上表面设置有源电极(8)；第二导电类型半导体漂移区(2)上层远离第一导电类型半导体体区(3)的一端设置有第二导电类型半导体漏区(6)；第二导电类型半导体漏区(6)上表面设置有漏电极(10)；所述源电极(8)和漏电极(10)之间设置有栅电极(9)；所述栅电极(9)与第一导电类型半导体体区(3)和第二导电类型半导体源区(4)接触；其特征在于，还包括自适应偏置场板，所述自适应偏置场板由场板(11)和薄膜电阻(13)构成；其中，所述场板(11)与薄膜电阻(13)电气连接；所述场板(11)设置在场介质层(7)的上表面；所述薄膜电阻(13)的一端与源电极(8)电气连接，其另一端与漏电极(10)电气连接。
2.根据权利要求1所述的一种具有自适应偏置场板的高压MOS器件，其特征在于，所述场板(11)与薄膜电阻(13)之间设置有钝化层(12)；所述场板(11)与薄膜电阻(13)之间为通过导电材料(145)建立电气连接；所述薄膜电阻(13)的一端与源电极(8)为通过导电材料(141)建立电气连接，其另一端与漏电极(10)为通过导电材料(143)建立电气连接。
3.根据权利要求2所述的一种具有自适应偏置场板的高压MOS器件，其特征在于，所述场板(11)由m个相互独立的子场板构成，每个子场板通过导电材料(145)与薄膜电阻(13)建立电气连接；其中，m为正整数。
4.根据权利要求3所述的一种具有自适应偏置场板的高压MOS器件，其特征在于，所述m个子场板中有n个子场板与源电极(8)连接，有k个子场板与漏电极(10)连接，有j个子场板与栅电极(9)连接，有h个子场板处于浮空状态；其中n、k、j均、h为自然数且n+k+j+h＜m，n≥0，k≥0，j≥0，h≥0。
5.根据权利要求1-4任意一项所述的一种具有自适应偏置场板的高压MOS器件，其特征在于，所述第二导电类型半导体漂移区(2)为超结结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410472165.9A CN104201207A (zh) | 2014-09-16 | 2014-09-16 | 一种具有自适应偏置场板的高压mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410472165.9A CN104201207A (zh) | 2014-09-16 | 2014-09-16 | 一种具有自适应偏置场板的高压mos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104201207A true CN104201207A (zh) | 2014-12-10 |
Family
ID=52086475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410472165.9A Pending CN104201207A (zh) | 2014-09-16 | 2014-09-16 | 一种具有自适应偏置场板的高压mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201207A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104637991A (zh) * | 2015-01-26 | 2015-05-20 | 电子科技大学 | 一种改进的场板结构氮化镓高电子迁移率晶体管 |
| CN104752512A (zh) * | 2015-01-09 | 2015-07-01 | 电子科技大学 | 一种具有多电极结构的横向高压器件 |
| CN113707717A (zh) * | 2021-08-31 | 2021-11-26 | 电子科技大学 | 一种具有多浮空场板和集电极pmos结构的功率器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1364316A (zh) * | 2000-02-18 | 2002-08-14 | 英特塞尔美国公司 | 横向dmos中改进的击穿结构与方法 |
| CN1661812A (zh) * | 2004-02-24 | 2005-08-31 | 崇贸科技股份有限公司 | 具有隔离结构的高电压ldmos晶体管 |
| US20110233672A1 (en) * | 2010-03-29 | 2011-09-29 | Yih-Jau Chang | Semiconductor structure and fabrication method thereof |
| CN102790088A (zh) * | 2012-07-20 | 2012-11-21 | 昆山华太电子技术有限公司 | 一个击穿电压可以调整rf-ldmos器件 |
-
2014
- 2014-09-16 CN CN201410472165.9A patent/CN104201207A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1364316A (zh) * | 2000-02-18 | 2002-08-14 | 英特塞尔美国公司 | 横向dmos中改进的击穿结构与方法 |
| CN1661812A (zh) * | 2004-02-24 | 2005-08-31 | 崇贸科技股份有限公司 | 具有隔离结构的高电压ldmos晶体管 |
| US20110233672A1 (en) * | 2010-03-29 | 2011-09-29 | Yih-Jau Chang | Semiconductor structure and fabrication method thereof |
| CN102790088A (zh) * | 2012-07-20 | 2012-11-21 | 昆山华太电子技术有限公司 | 一个击穿电压可以调整rf-ldmos器件 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752512A (zh) * | 2015-01-09 | 2015-07-01 | 电子科技大学 | 一种具有多电极结构的横向高压器件 |
| CN104752512B (zh) * | 2015-01-09 | 2018-11-13 | 电子科技大学 | 一种具有多电极结构的横向高压器件 |
| CN104637991A (zh) * | 2015-01-26 | 2015-05-20 | 电子科技大学 | 一种改进的场板结构氮化镓高电子迁移率晶体管 |
| CN104637991B (zh) * | 2015-01-26 | 2017-08-18 | 电子科技大学 | 一种改进的场板结构氮化镓高电子迁移率晶体管 |
| CN113707717A (zh) * | 2021-08-31 | 2021-11-26 | 电子科技大学 | 一种具有多浮空场板和集电极pmos结构的功率器件 |
| CN113707717B (zh) * | 2021-08-31 | 2023-09-15 | 电子科技大学 | 一种具有多浮空场板和集电极pmos结构的功率器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103268890B (zh) | 一种具有结型场板的功率ldmos器件 | |
| CN102969358B (zh) | 一种横向高压功率半导体器件 | |
| CN102148251A (zh) | Soi横向mosfet器件和集成电路 | |
| CN102231390B (zh) | 一种超结结构的纵向双扩散金属氧化物半导体功率器件 | |
| CN103579313A (zh) | 提高高压ldmos器件击穿电压的结构 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| TWI548029B (zh) | 半導體元件及其操作方法以及抑制漏電的結構 | |
| CN102412297A (zh) | 基于衬底偏压技术的硅基功率器件结构 | |
| CN104103522A (zh) | 一种高耐压超结终端结构的制备方法 | |
| CN104752512B (zh) | 一种具有多电极结构的横向高压器件 | |
| CN116469924A (zh) | 漂移区电场优化的屏蔽栅mosfet | |
| CN103325835B (zh) | 一种具有结型场板的soi功率ldmos器件 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN104218088B (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
| CN103606562B (zh) | 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 | |
| CN103700697A (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN102969356A (zh) | 一种超结功率器件终端结构 | |
| CN104201207A (zh) | 一种具有自适应偏置场板的高压mos器件 | |
| CN116598361A (zh) | 一种具有超结分裂栅的ldmos器件 | |
| CN110473908A (zh) | 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管 | |
| CN103187443B (zh) | 横向双扩散金属氧化物半导体场效应晶体管 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN113410281B (zh) | 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法 | |
| CN107359193B (zh) | 一种ldmos器件 | |
| CN111244151B (zh) | 一种功率半导体器件超级结终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141210 |