CN104092466A - 一种流水线逐次逼近模数转换器 - Google Patents

Abstract

本发明涉及一种能够消除余量放大器失调电压的流水线逐次逼近模数转换器，在比较器输入端和余量放大器输入端之间的信号通路中加入一个电容，用于存储余量放大器的失调电压，并且不改变单级电路的工作原理。通过采用本发明提出的流水线逐次逼近模数转换器，可以降低由于余量放大器的失调电压对整个电路产生的误差。

Description

一种流水线逐次逼近模数转换器

技术领域

本发明涉及集成电路设计领域，具体涉及一种流水线逐次逼近模数转换器。

背景技术

当前，为了适应计算机，通讯和多媒体技术的飞速发展以及高新技术领域的数字化进程不断加快，ADC在工艺、结构、性能上都有了很大的变化，正在朝着低功耗、高速、高分辨率的方向发展。流水线逐次逼近模数转换器同时兼备了传统流水线模数转换器和传统逐次逼近模数转换器的优点，具有高精度、高速、低功耗的特点。

余量放大器是流水线逐次逼近模数转换器的核心模块，其性能直接决定着模数转换器的整体性能。余量放大器的许多非理想因素都会对整个电路产生误差，其中一个很重要的因素是放大器的输入失调电压，它会乘以放大器的闭环增益转移到余量放大器的输出端，在整个电路中产生误差，因此余量放大器失调电压的消除是至关重要的。

文献“Chun C.Lee,A SAR-Assisted Two-Stage Pipeline ADC,IEEE Journal OfSolid-State Circuits,2011,VOL.46,NO.4,pp.859～869”中提出了一种单端输入的流水线逐次逼近模数转换器。该模数转换器一共分为两级，第一级的分辨率为6bit，第二级的分辨率为7bit。参照附图1，给出了第一级电路的原理图。其工作原理为：工作过程分为三个阶段，采样阶段、转换阶段和放大阶段。

在采样阶段，开关S和开关SP闭合，开关H断开，电容网络中所有电容的上极板接输入信号Vin，所有电容的下极板接地。电容上存储的电荷为：

Q＝2⁶C*V_in

在转换阶段，开关S、开关SP和开关H断开，电容网络中所有电容的上极板根据数字码di的值选择接到参考电压Vref或地。若di为高电平，则对应电容2(6-i)C接到参考电压Vref上，若di为低电平，则对应电容2(6-i)C接到地上。所有电容的下极板接比较器输入端。此时，电容上存储的电荷为：

Q'＝(d₁2⁵C+d₂2⁴C+......+d₆C)*(V_ref-V_com)+(2⁶C-d₁2⁵C-d₂2⁴C-......-d₆C)*(0-V_com)

Vcom为比较器输入端的电压，根据电荷守恒定律：

Q＝Q'

可以得出：

V_com＝-V_in+(d₁2^-1+d₂2^-2+......+d₆2^-6)*V_ref

在经过六个时钟周期之后，数字码d1到d6全部量化完成，电路进入放大阶段。

在放大阶段，开关S和开关SP断开，开关H闭合，电容网络中所有电容的上极板的连接方法和转换阶段一样，所有电容的下极板接到余量放大器的负相输入端。根据虚短的特性，放大器负相输入端的电压等于正相输入端的电压，此时，电容上存储的电荷为：

Q”＝(d₁2⁵C+d₂2⁴C+......+d₆C)*(V_ref-0)+(2⁶C-d₁2⁵C-d₂2⁴C-......-d₆C)*(0-0)+4C*(V_res-0)

根据电荷守恒定律：

Q＝Q”

可以得出：

V_res＝16*[V_in-(d₁2^-1+d₂2^-2+......+d₆2^-6)*V_ref]

上述公式推导过程并没有考虑余量放大器的失调电压，假设余量放大器正相输入端有一个失调电压Vos，采样阶段和转换阶段的推导过程与上述推导过程完全一样，但是，在放大阶段，根据虚短的特性，放大器负相输入端的电压等于正相输入端的电压Vos，那么此时，电容上存储的电荷为：

Q”'＝(d₁2⁵C+d₂2⁴C+......+d₆C)*(V_ref-V_os)+(2⁶C-d₁2⁵C-d₂2⁴C-......-d₆C)*(0-V_os)+4C*(V_res-V_os)

根据电荷守恒定律：

Q＝Q”'

可以得出：

V_res＝16*[V_in-(d₁2^-1+d₂2^-2+......+d₆2^-6)*V_ref]+17V_os

可以看出上述文献提出的单级电路并没有消除余量放大器的失调电压，这个失调电压在余量信号中产生误差，影响整个模数转换器的性能。

发明内容

要解决的技术问题

为了避免现有技术的不足之处，本发明提出一种能够消除余量放大器失调电压的流水线逐次逼近模数转换器。在比较器输入端和余量放大器输入端之间的信号通路中加入一个电容，用于存储余量放大器的失调电压，并且不改变单级电路的工作原理。

技术方案

一种流水线逐次逼近模数转换器，包括M级流水级电路，每级电路的分辨率为Ni位，i＝1、2......M；所述的流水级电路包括开关电容网络、比较器和余量放大器；开关电容网络包括正相电容网络和负相电容网络；其特征在于在比较器输入端和余量放大器输入端之间加入一个电容，用于存储余量放大器的失调电压；具体电路如下：

与比较器正相输入端相连接的正相电容网络通过开关S3和电容C1与余量放大器的负相输入端相连接，电容C1的上极板通过开关S5连接到共模电平Vcm上；与比较器负相输入端相连接的负相电容网络通过开关S4和电容C2与余量放大器的正相输入端相连接，电容C2的上极板通过开关S6连接到共模电平Vcm上；余量放大器的负相输入端、电容C3的下极板与开关S9的输入端相连接，余量放大器的正相输出端、开关S9的输出端与开关S11的输出端相连接，电容C3的上极板与开关S11的输入端相连接，电容C3的上极板通过开关S7连接到共模电平Vcm上；余量放大器的正相输入端、电容C4的下极板与开关S10的输入端相连接，余量放大器的负相输出端、开关S10的输出端与开关S12的输出端相连接，电容C4的上极板与开关S12的输入端相连接，电容C4的上极板通过开关S8连接到共模电平Vcm上。

所述的电容C1和电容C2的大小为2^Ni C，C为一个单位电容的大小。

所述的电容C3和电容C4的大小为C，C为一个单位电容的大小。

有益效果

本发明提出的一种流水线逐次逼近模数转换器，降低了由于余量放大器的失调电压对整个电路产生的误差。

附图说明

图1本发明背景技术中提出的一种流水线逐次逼近模数转换器的单级电路原理图。

图2本发明实施例中提出的一种流水线逐次逼近模数转换器结构示意图。

图3本发明实施例中提出的模数转换器的单级电路原理图。

具体实施方式

现结合实施例、附图对本发明作进一步描述：

本实施例为一个13位够消除余量放大器失调电压的流水线逐次逼近模数转换器的整体结构示意图，如附图2所示。该模数转换器一共包含四级，第一级、第二级、第三级结构相同，都包含一个4bit的逐次逼近模数转换器和一个4bit的乘法数模转换器，具体原理图参考附图3所示。第四级只包含一个5bit的逐次逼近模数转换器。为了防止由于各种非理想因素导致的前三级乘法数模转换器的输出结果超出下一级的输入范围，产生不可校正的误差，将前三级的放大倍数减小一半，即放大倍数由原来的16减小为8，这样，四级电路的数字输出码叠一位相加就是整个模数转换器的数字输出码。

如附图3所示为模数转换器的单级电路原理图，包括开关电容网络、比较器和余量放大器；开关电容网络包括正相电容网络和负相电容网络。在比较器输入端和余量放大器输入端之间加入一个电容，用于存储余量放大器的失调电压；具体电路如下：与比较器正相输入端相连接的正相电容网络通过开关S3和电容C1与余量放大器的负相输入端相连接，电容C1的上极板通过开关S5连接到共模电平Vcm上；与比较器负相输入端相连接的负相电容网络通过开关S4和电容C2与余量放大器的正相输入端相连接，电容C2的上极板通过开关S6连接到共模电平Vcm上；电容C1和电容C2大小为2^Ni C(C为一个单位电容的大小)，用来存储余量放大器的失调电压。余量放大器的负相输入端、电容C3的下极板与开关S9的输入端相连接，余量放大器的正相输出端、开关S9的输出端与开关S11的输出端相连接，电容C3的上极板与开关S11的输入端相连接，电容C3的上极板通过开关S7连接到共模电平Vcm上；余量放大器的正相输入端、电容C4的下极板与开关S10的输入端相连接，余量放大器的负相输出端、开关S10的输出端与开关S12的输出端相连接，电容C4的上极板与开关S12的输入端相连接，电容C4的上极板通过开关S8连接到共模电平Vcm上。电容C3和电容C4的大小为C(C为一个单位电容的大小)。

下面将详细论述余量放大器失调电压的消除方法。整个电路工作过程分为三个阶段：采样阶段、转换阶段和放大阶段。

在采样阶段，时钟Φ1、Φ1e、Φ1f为高电平，时钟Φ2为低电平。开关S1、S2、S5、S6、S7、S8、S9、S10闭合，开关S3、S4、S11、S12断开。正相电容网络中所有电容的上极板接输入信号Vip，下极板接共模电平Vcm。负相电容网络中所有电容的上极板接输入信号Vin，下极板接共模电平Vcm。电容C1、C2、C3和C4接在了余量放大器输入端与共模电平Vcm之间。与A节点相连的电容上存储的电荷为:

Q_A＝2⁴C*(V_cm-V_ip)

与B节点相连的电容上存储的电荷为:

Q_B＝2⁴C*(V_cm-V_ip)

与C节点相连的电容上存储的电荷为:

Q_C＝C1*(V_cm-V_opa)

Vopa为余量放大器输入端的共模电压，与D节点相连的电容上存储的电荷为:

Q_D＝C2*[V_cm-(V_opa+V_os)]

与E节点相连的电容上存储的电荷为:

Q_E＝C1*(V_opa-V_cm)+C3*(V_opa-V_cm)

与F节点相连的电容上存储的电荷为:

Q_F＝C2*(V_opa+V_os-V_cm)+C4*(V_opa+V_os-V_cm)

在转换阶段，时钟Φ1、Φ1e、Φ1f、Φ2都为低电平。开关S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12断开。电容网络中所有电容的上极板根据数字码di的值选择接到参考电压Vrefp或Vrefn上。若di的值为高电平，则正相电容网络中所有电容的上极板接到参考电压Vrefp上，负相电容网络中所有电容的上极板接到参考电压Vrefn上。若di的值为低电平，则正相电容网络中所有电容的上极板接到参考电压Vrefn上，负相电容网络中所有电容的上极板接到参考电压Vrefp上。电容C1、C2、C3和C4的上极板悬空，下极板接余量放大器的输入端。此时电容C1、C2、C3和C4上存储的电荷不变，电路节点C、D、E和F上储存的电荷不变。

与A节点相连的电容上存储的电荷为:

Q'_A＝(d₁2³C+d₂2²C+d₃2¹C+d₄2⁰C)*(V_A-V_refp)

+(2⁴C-d₁2³C-d₂2²C-d₃2¹C-d₄2⁰C)*(V_A-V_refn)

与B节点相连的电容上存储的电荷为:

Q'_B＝(d₁2³C+d₂2²C+d₃2¹C+d₄2⁰C)*(V_B-V_refn)

+(2⁴C-d₁2³C-d₂2²C-d₃2¹C-d₄2⁰C)*(V_B-V_refp)

根据电荷守恒定律：

Q_A＝Q'_A

Q_B＝Q'_B

可以得出：

V_A-V_B＝-(V_ip-V_in)+(d₁+d₂2^-1+d₃2^-2+d₄2^-3-1)*(V_refp-V_refn)

在经过四个时钟周期之后，数字码d1到d4量化完成，进入放大阶段。

在放大阶段，时钟Φ1、Φ1e、Φ1f为低电平，时钟Φ2为高电平。开关S1、S2、S5、S6、S7、S8、S9、S10断开，开关S3、S4、S11、S12闭合。电容网络中所有电容的上极板根据数字码di的值选择接到参考电压Vrefp或Vrefn上，连接方法与转换阶段一样。电容C1的上极板接到比较器的正相输入端，电容C2的上极板接到比较器的负相输入端，电容C3的上极板接到余量放大器的正相输出端，电容C4的上极板接到余量放大器的负相输出端，电容C1、C2、C3和C4的下极板接余量放大器的输入端。

由于开关S3闭合，电路节点A、C连接成一个节点，与A、C节点相连的电容上存储的电荷为:

Q”_AC＝(d₁2³C+d₂2²C+d₃2¹C+d₄2⁰C)*(V_AC-V_refp)

+(2⁴C-d₁2³C-d₂2²C-d₃2¹C-d₄2⁰C)*(V_AC-V_refn)+C1*(V_AC-V_opa)

同理，电路节点B、D连接成一个节点，与B、D节点相连的电容上存储的电荷为:

Q”_BD＝(d₁2³C+d₂2²C+d₃2¹C+d₄2⁰C)*(V_BD-V_refp)

+(2⁴C-d₁2³C-d₂2²C-d₃2¹C-d₄2⁰C)*(V_BD-V_refn)+C2*(V_BD-V_opa-V_os)

与E节点相连的电容上存储的电荷为:

Q”_E＝C1*(V_opa-V_AC)+C3*(V_opa-V_op)

与F节点相连的电容上存储的电荷为:

Q”_F＝C2*(V_opa+V_os-V_BD)+C4*(V_opa+V_os-V_on)

根据电荷守恒定律：

Q_A+Q_C＝Q”_AC

Q_B+Q_D＝Q”_BD

Q_E＝Q”_E

Q_F＝Q”_F

C1＝C2

C3＝C4

可以得出：

$V_{\mathrm{op}}-V_{\mathrm{on}}=\frac{C1}{C3}*\frac{2^{4}C}{2^{4}C+C1}*[(V_{\mathrm{ip}}-V_{\mathrm{in}})-(d_1+d_2{2}^{-1}+d_3{2}^{-2}+d_4{2}^{-3}-1)*(V_{\mathrm{refp}}-V_{\mathrm{refn}})]$

令C1＝mC，C3＝nC，m>0，n>0，由于余量放大器的放大倍数为8，所以：

$\begin{array}{c}\frac{C1}{C3}*\frac{2^{4}C}{2^{4}C+C1}=\frac{16m}{16n+\mathrm{mn}}=8\\ \&DoubleRightArrow;16m=128n+8\mathrm{mn}\\ \&DoubleRightArrow;8\mathrm{mn}<16m\\ \&DoubleRightArrow;n<2\end{array}$

所以n＝1，将n＝1代入上式可得m＝16，所以C1＝C2＝16C，C3＝C4＝C。

Claims (3)

1.一种流水线逐次逼近模数转换器，包括M级流水级电路，每级电路的分辨率为Ni位，i＝1、2......M；所述的流水级电路包括开关电容网络、比较器和余量放大器；开关电容网络包括正相电容网络和负相电容网络；其特征在于在比较器输入端和余量放大器输入端之间加入一个电容，用于存储余量放大器的失调电压；具体电路如下：

与比较器正相输入端相连接的正相电容网络通过开关S3和电容C1与余量放大器的负相输入端相连接，电容C1的上极板通过开关S5连接到共模电平Vcm上；与比较器负相输入端相连接的负相电容网络通过开关S4和电容C2与余量放大器的正相输入端相连接，电容C2的上极板通过开关S6连接到共模电平Vcm上；余量放大器的负相输入端、电容C3的下极板与开关S9的输入端相连接，余量放大器的正相输出端、开关S9的输出端与开关S11的输出端相连接，电容C3的上极板与开关S11的输入端相连接，电容C3的上极板通过开关S7连接到共模电平Vcm上；余量放大器的正相输入端、电容C4的下极板与开关S10的输入端相连接，余量放大器的负相输出端、开关S10的输出端与开关S12的输出端相连接，电容C4的上极板与开关S12的输入端相连接，电容C4的上极板通过开关S8连接到共模电平Vcm上。

2.根据权利要求1所述的一种流水线逐次逼近模数转换器，其特征在于所述的电容C1和电容C2的大小为2^Ni C，C为一个单位电容的大小。

3.根据权利要求1所述的一种流水线逐次逼近模数转换器，其特征在于所述的电容C3和电容C4的大小为C，C为一个单位电容的大小。