CN104011840A - 通过热处理使表面平滑化的工艺 - Google Patents
通过热处理使表面平滑化的工艺 Download PDFInfo
- Publication number
- CN104011840A CN104011840A CN201280065068.7A CN201280065068A CN104011840A CN 104011840 A CN104011840 A CN 104011840A CN 201280065068 A CN201280065068 A CN 201280065068A CN 104011840 A CN104011840 A CN 104011840A
- Authority
- CN
- China
- Prior art keywords
- substrate
- smoothing
- rough surface
- alloy
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P50/00—
-
- H10P90/1916—
-
- H10P95/904—
-
- H10P95/906—
-
- H10W10/181—
-
- H10P30/204—
-
- H10P30/208—
Landscapes
- Engineering & Computer Science (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
用于平滑化由半导体合金制造的第一基板(3)的粗糙表面(4)的工艺,该合金基于选自Ga、As、Al、In、P和N的至少两种元素,其通过放置第二基板(6)面对第一基板(3)使得粗糙表面(4)放置为面对第二基板(6)的表面而实现。第一基板(3)和第二基板(6)分开至少10μm的距离d,两个基板(3、6)的面对部分限定限制空间(5)。第一基板(3)然后被加热以部分地解吸所述合金的一种元素,在限制空间(5)中达到该元素的饱和蒸气压,并且获得足以降低粗糙表面(4)的粗糙度的表面原子迁移率。
Description
技术领域
本发明涉及利用热处理对第一基板的粗糙表面平滑化的工艺,该第一基板在该表面包括基于选自Ga、As、Al、In、P和N的至少两种元素的半导体合金。
背景技术
由半导体材料制造的基板通常通过对由相同半导体材料制造的锭切片获得。切片工艺产生具有粗糙表面并且包括诸如晶格中的位错的结构缺陷的基板。也存在包含半导体材料的薄膜转移的技术,称为Smart CutTM。该技术通常包括三个步骤:第一步骤,离子注入氢和/或稀有气体以在初始基板中产生弱化的埋设层;第二步骤,固定初始基板与接收器基板(或者加强器);第三步骤,热处理以在弱化区域的位置获得剥离。通过施加机械力可有助于此弱化步骤。分裂后获得的表面,特别是在转移镓砷合金(GaAs)或铟磷合金(InP)的薄层的情况下,存在大的粗糙度,与目标应用不兼容。
在切片工艺后以及在Smart CutTM工艺后,必需在使用(特别是用于制造微电子装置)前降低基板的表面粗糙度。表面粗糙度通常由原子力显微镜(Atomic Force Microscopy,缩写为AFM)评估。此装置能测量RMS(均方根)粗糙度,其对应于粗糙度的均方差(mean quadratic deviation)。在几个μm2的扫描表面上,RMS粗糙度量化粗糙度峰和谷的高度作为相对于平均高度的均值。除非另有说明,下面提供的粗糙度值为通过AFM在5μm x5μm的扫描表面测量的RMS。
为了降低半导体材料基板的表面粗糙度,化学机械抛光(CMP)是微电子领域中最广泛采用的方案之一。然而,该方案是冗繁的,并且对于非常粗糙的表面需要相对长的实施时间。为了降低基板的粗糙度,也可实施采用热平滑化的可替换方案。此方案包括在高温下执行基板的热处理。该热处理能使表面原子被给予一迁移率,这能使表面能量减小而降低粗糙度。此方案主要用于硅基板。然而,此热平滑化技术对半导体合金基板(例如由GaAs或由InP制造的基板的调换)尚且难以实现。
实际上,当在高温下执行热处理时,对于GaAs和InP典型地在500℃以上,这些半导体合金可以分解。这一现象可通过在特定的气氛中执行热处理而避免。Smith等人在标题为“Surface topography changes during the growthof GaAs by molecular beam epitaxy”,Applied Physics Letters,59(25),(1991)的文章中,例如描述了在包含砷的气氛中采用热处理以改善GaAs基板的粗糙度。然而,这种类型的热处理要求处理危险气体,例如砷(AsH3),并且意味着必须建立昂贵的特定设备。
法国专利申请FR 2867307还描述了在通过Smart CutTM工艺获得分裂步骤后执行特定热处理以加热晶体结构。此工艺应用于所有的半导体材料,特别是基于硅锗合金(SiGe)的半导体。此热处理也具有平滑化分裂后获得表面的效果尽管表面仍处于接触中。在执行该热处理时必须预防接触,特别是在热预算(热处理时间和温度耦合)方面,从而防止接触的两个表面以不可逆的方式彼此再接合。此外,由于表面在分裂后仍保持接触,划痕可能呈现在表面上。实际上,划痕可能源自面对的表面之间发生分裂时出现的材料的峰或粒子的存在。
发明内容
在某些微纳米技术领域中,需要提供基板,该基板至少在表面上呈现基于选自Ga、As、Al、In、P和N的至少两种元素的半导体合金,具有根据工艺获得的平滑表面,该工艺容易实施、不昂贵且避免采用危险气体。
此需求倾向于通过提供一种方法而满足,该方法用于平滑化半导体合金制造的第一基板的粗糙表面,半导体合金基于选自Ga、As、Al、In、P和N的至少两种元素,其中第二基板放置为面对第一基板使得第一基板的粗糙表面面对第二基板的表面。两个基板分开的距离d至少等于10μm,第一和第二基板的面对部分因此限定限制空间。所述平滑化方法还包括第一基板的加热步骤,从而部分地解吸所述合金的一种元素并在限制空间中达到此元素的饱和蒸气压,并且获得足以降低粗糙表面的粗糙度的表面原子迁移率。
附图说明
其它的优点和特征从下面本发明特定实施例的描述将变得更加清楚明显,本发明的具体实施例仅以非限制性示例的目的给出且表示在附图中,其中:
图1示意性地示出了通过接近帽的基板热处理方法的实施例的截面图;
图2示意性地示出了根据本发明用于平滑化基板的粗糙表面的工艺的第一实施例的截面图;
图3示意性地示出了根据本发明用于平滑化基板的粗糙表面的工艺的第二实施例的截面图;
图4和5示意性地示出了根据本发明用于平滑化基板的粗糙表面的工艺的第二实施例的变型的截面图;
图6A至6C示意性地示出了根据本发明用于平滑化基板的粗糙表面的工艺的实施例中所用的舟的截面图。
具体实施方式
用于制造基板的可靠、实用和不昂贵的方法,该基板包括半导体合金,具有至少一个没有结构缺陷的平滑表面,该合金基于选自Ga、As、Al、In、P和N的至少两种元素,该方法包括采用利用标准设备和气氛在要处理的表面位置通过局部产生防止该合金的大分解的气氛的热处理平滑化。
为了活化掺杂剂或者为了改善由半导体合金(例如由GaAs或InP)制造的基板的电特性,已经提出了通过彼此叠置(on top of one another)两个基板而进行热处理。此方案,称为接近帽,此方案在执行这些特定的热处理时使由半导体合金制造的基板的分解现象能得到限制。
如图1所示,接近法包括在基板1的有用表面S1上放置保护基板2以及热处理以这样方式保护的基板1。保护基板2选择为在有用表面S1附近与基板1产生局部气氛,在执行热处理时,该局部气氛限制半导体合金的分解。例如,当基板1和2由GaAs制造时,在执行热处理时,砷饱和的局部气氛产生在放置为接触的两个基板1和2之间。该局部气氛由放置为接触的基板1和2的各自表面上的GaAs的少量临时分解而产生。在执行热处理时,具有砷的局部气氛的饱和度因此防止由GaAs制造的基板1的有用表面S1分解。
现有技术为了活化掺杂剂或者改善电特性的热处理以有限的热处理预算(典型地为在650℃下10分钟,或者在700℃下1分钟,或者在1000℃下20秒)在平滑表面上执行。在粗糙度上没有观察到效果。
接近帽方法变换到表面处理领域,特别是变换到对半导体合金制造的基板的平滑化,是不合适的,因为热平滑化要求大热预算的热处理。但是,如果施加高温度,这种类型的热处理可能导致接近帽方法中彼此叠置的两个基板的粘合。为了避免接合的问题,如下面的示例中详细描述的,平滑化热处理期间,包括要被平滑化的表面的基板可与另一基板分离非零距离d。
根据图2所示的具体实施例,用于平滑化第一基板3的粗糙表面4的方法采用第二基板6。所述粗糙表面4由半导体合金制造,该半导体合金基于选自Ga、As、Al、In、P和N的至少两种元素。优选地,所述合金是III-V型半导体合金。粗糙表面4的合金也可为掺杂的半导体合金。例如,半导体合金可由选自Si、Ge、Cr、Fe、S、Sn和Zn的元素掺杂,具有小于千分之一的原子比例。
第二基板6放置为面对第一基板3,两个基板分离的距离d至少等于10μm,使得在执行热处理时限定限制空间的两个面对表面不能彼此粘合。形成两个面对基板3和6的两个表面的两个材料不直接接触。有利地,第一基板3和第二基板6不接触。换言之,没有第二基板6的要素或部分与第一基板3的要素或部分接触。第二基板6还以这样的方式设置:粗糙表面4与第二基板6的表面分开距离d,其至少等于10μm。第一和第二基板3和6的面对部分因此限定限制空间5。有利地,限制空间5是开放空间,其防止两个基板之间的任何过压问题,从而避免基板的弱化。粗糙表面是指在存在粗糙且在所述表面使用前需要处理以降低其粗糙的表面。粗糙表面典型地具有大于5nm RMS的测量粗糙度。
粗糙表面4和基板6的表面分开的距离至少等于10μm实际上是指对于该粗糙表面4的任何1μm x1μm样品,此样品的中平面(mid-plane)和面对的第二基板6的表面的1μm x1μm样品的中平面之间的距离为至少10μm,样品上的中平面由其相对于任意参考平面的根据公式的高度zm限定:
其中z(i,j)表示样品的点(i,j)相对于该参考平面的高度,每个样品测量256x256个点。
第一基板3然后被加热以部分地解吸所述半导体合金的一种元素,并且在限制空间中达到该元素的饱和蒸气压。换言之,执行热处理以加热第一基板3。分离距离d以及热处理的温度和持续时间选择为获得包含粗糙表面4的半导体合金的一种元素的饱和蒸汽的气氛并且提供足够的表面原子迁移率以降低粗糙度。在执行热处理时,距离d能防止粗糙表面4和第二基板6的表面接合。因此,热处理可以在高温下执行以获得粗糙表面4的快速和有效平滑化,防止任何接合的风险。
优选地,设计为加热第一基板3的热处理在大于500℃的温度下执行,当然,该热处理必须在低于半导体合金的熔点温度的温度下执行。
第一基板3和第二基板6不直接接触,并且粗糙表面4与第二基板6的表面的分离可以以任何已知的方法实现,优选地借助于厚度至少等于分离距离d的楔形物。因此,在第一基板3和第二基板6之间,大体上没有材料,楔形物局部设置。楔形物的位置布置为具有开放的限制空间。为了示例的目的,厚度至少等于距离d的楔形物(图中未示出)可设置在第二基板6的表面上。这些楔形物在第二基板6上的位置、第一和第二基板3和6的表面弯曲(bow)以及基板的总厚度变化(TTV)将被特别考虑以限定楔形物的必要厚度。第一基板3然后放置在这些楔形物上。楔形物优选布置为仅与第一基板3的外围边缘接触。此外,楔形物选择为防止第一基板3和第二基板6的任何接合。优选地,楔形物的制造材料与第一基板3的材料和第二基板6的材料不同。楔形物也可由基底制作,该基底由具有不促使第一和第二基板3和6的所述材料接合的特性的材料形成,例如,石英、硅或碳化硅(SiC)。楔形物还可具有表面特性,例如,非常粗糙的表面或者包括很少的接触表面的表面,可实现防止楔形物与第一基板3和第二基板6之间的接合。作为变型,可提供基板3和6的固定机构。为了示例的目的,可采用基板吸引装置以保持基板3和6的给定的分离距离d。
平滑化粗糙表面4的方法包括基本的热处理步骤。此步骤执行为对表面原子提供大的热预算。根据粗糙表面4的半导体合金的性质,热预算将选择为对于表面原子能获得使表面能减小且粗糙度降低的迁移率足够有效的。典型地,对于GaAs和InP,热预算约为或甚至略大于700℃下30分钟并且大于1000℃下2分钟。
热处理步骤通过任何已知的方法执行,例如采用传统的管式炉或RTA(快速热退火)炉。
相对于第二基板6的表面巧妙布置基板3使得传统的热处理能够用于平滑化粗糙表面4。实际上,根据实施例,在传统气氛中,例如,诸如氮(N2)、氦(He)或氩(Ar)或包括这些气体之一的混合物的中性气氛,例如N2和H2的混合物,采用热处理执行热平滑化。在热处理开始时,粗糙表面4的半导体合金局部分解而产生富含构成半导体合金的至少一种化学元素的气氛。限制空间5于是包括该化学元素饱和的局部气氛,其随后可实现粗糙表面4的分解最小化。
此外,保持粗糙表面4和基板6的表面至少10μm的距离,有利地防止这两个表面之间直接接合的任何风险。平滑化热处理条件上的限制因此被缓和。换言之,能在较高温下或者较长时间执行热处理而没有任何接合的风险。提高热处理的温度可实现要获得的平滑化以较短的热处理周期获得相同甚或更好的质量,这使平滑化工艺更加便宜且更加有效。
粗糙表面4和第二基板6的表面之间的分离距离d优选选择为尽可能小。实际上,限制的效率确实取决于用第一基板3的半导体合金的元素充满(saturating)限制空间5的容易程度:距离d越大,要充满的体积将越大。此外,增加距离d容易使饱和物种泄漏到限制空间5之外。有利地,分离距离d小于2mm、甚至小于1mm或500nm。
通过调整分离距离d且对第一基板3提供足够的热预算,可降低表面4的粗糙度,同时防止第一基板3的合金的分解。
第二基板6例如可为基板支撑体,由相对于第一基板3热稳定的材料制造,即它耐受的温度高于第一基板3的材料的熔化温度(GaAs约1238℃,InP约1062℃)。第二基板6优选为用于RTA炉的晶片接收器支撑体。例如,石墨基座,包括由碳化硅合金(SiC)制作的涂层。
为了保证粗糙表面4的热平滑化,在相对高温下执行热处理,例如,对于GaAs在包括在800和1200℃之间的温度下执行,对于InP在700和1000℃之间的温度下执行。然而,为了保持第一基板3的相同结构特性,有利的在低于基板3的半导体合金的熔化温度的温度下执行热处理。
第一基板3的半导体合金优选为基于GaAs的半导体合金,在此情况下,热处理有利地在高于或等于700℃,甚至高于800℃或900℃但是低于它的熔化温度,并且因此典型地低于1200℃的温度下执行。第一基板3的半导体合金也可为InP合金,在此情况下,热处理有利地在高于或等于600℃,甚至高于700℃或800℃但是低于它的熔化温度,并且因此典型地低于1000℃的温度下执行。
根据图3所示的另一具体实施例,第二基板6的表面包括半导体合金,该半导体合金基于选自Ga、As、Al、In、P和N的至少两种元素。第二基板6的表面的半导体合金优选地与粗糙表面4相同。第二基板6的表面可为粗糙的,典型地具有大于5nm的RMS粗糙度。根据该实施例,可实现限制空间5的快速饱和,因为第一和第二基板3和6的表面参与其中,因此可实现粗糙表面4和第二基板6的表面的同时平滑化。
分离距离d优选地约等于基板3和6各自最大曲率之和,添加了余量以考虑基板3和6的厚度变化。例如,对于100mm的晶片,最大曲率为约20μm。因此,对于100mm的晶片(基板3和6),在执行平滑化热处理时,分离距离d典型地为约50μm。
为了示例的目的,对GaAs制造的粗糙表面执行采用热处理的平滑化工艺。在通过Smart CutTM工艺将一层GaAs转移到由硅制作的支撑基板上之后,获得此表面。转移GaAs的注入条件如下:共注入105keV的5*1015He+/cm2和160keV的3*1016H2 +/cm2。在约230℃的温度下获得分裂。分裂步骤产生具有21nm RMS的测量粗糙度的GaAs表面。
以这样方式获得的基板在环境压力下在标准RTA炉中的中性气氛(N2)下退火。在每次热处理前,基板两两布置,它们的GaAs表面彼此面对。每一对GaAs基板由楔形物分离,楔形物的厚度包括在50μm至400μm之间。由于平滑化热处理温度高于或等于700℃,测量的表面粗糙度降低。具体地,对于在1000℃下处理2分钟以及GaAs表面之间的分离距离d为50μm,粗糙度降低到3.2nm RMS。
GaAs表面的测量粗糙度随着分离距离d的减小而连续降低。实际上,当楔形物的厚度从400μm减小到220μm然后减小到50μm时,粗糙度从4.6nm RMS降低到3.8nm RMS然后到3.2nm RMS。
为了比较示例的目的,GaAs基板在管式炉中的N2气氛下,在降低的压力下,800℃的温度退火一小时。每个GaAs基板在插入炉中之前放置在石英舟的窄槽中。窄槽分隔开约4mm,GaAs基板以具有约4mm的分离距离d的面对布置能被退火。采用这些热处理条件,GaAs基板的表面粗糙度大大增加,因此用干涉测量法(interferometry)进行粗糙度测量是不可能的。根据此布置,退火的GaAs基板的粗糙度的此大增加由GaAs基板表面的分解产生。GaAs基板之间的分离距离d实际上太大且可实现GaAs基板的表面附近的气体氮通量的流动,并且局部砷饱和不再可能。
在通过Smart CutTM法转移InP层后执行类似的试验。分裂步骤产生两个粗糙的InP表面,其至少一个具有14nm RMS的测量粗糙度。分裂步骤后获得的两个InP表面放置为彼此面对以由50μm的楔形物分离。由50μm的楔形物分离的两个InP表面在RTA炉中在700℃下热处理30分钟可实现粗糙度降低到约4nm RMS。800℃下热处理30分钟,接着接近帽布置,导致两个InP表面接合。
根据图4和5所示的注入的具体实施例,粗糙表面从同一个支撑体7获得。如图4所示,弱化区域8产生在支撑体7内。弱化区域8有利地通过注入弱化元素获得。支撑体7可在施主晶片3’中注入弱化元素的步骤后通过接合施主晶片(donor wafer)3’和受主晶片(receiver wafer)6’而形成。如图5所示,支撑体7然后在弱化区域8的位置分开以形成第一和第二基板3和6。第一基板3的粗糙表面4和第二基板6的表面由弱化区域8形成。弱化区域8有利地通过注入氢和/或稀有气体获得,并且分离步骤通过热处理实现。
在分离步骤后,机械装置用以保持第一和第二基板3和6的大于10μm的分离距离d,优选地约为50μm。这些机械装置例如可包括楔形物,以基本上规则的方式布置在基板3和6的外围附近,优选地在斜面(bevel)的位置。机械装置也可由诸如刀片或闸刀的插入装置构成,或者由设置在基板的每一侧上的吸引装置(suction means)构成。然后如前所述执行可实现基板3和6的表面平滑化的热处理。
有利地,分离热处理和平滑化热处理在相同的炉中完成。如图6A至6C所示,根据本发明的平滑化方法有利地与Smart CutTM方法联合使用以获得具有低粗糙度的表面,特别是由GaAs或InP制造的表面。这样的材料例如可转移到硅基板上。分离或分裂步骤共同执行。
根据示例性实施例,要分离的大量支撑体7垂直地放置在舟10的窄槽11中,舟10有利地由石英制造(图6A)。舟10的窄槽11彼此分离的距离高达4mm。舟然后插入炉中经受热处理步骤,该热处理步骤设计为在由注入获得的弱化区域8的位置分离每个支撑体。根据弱化注入条件在200和300℃之间执行此分离热处理。作为变型,分离热处理可通过施加机械力帮助实现。如图6B所示,舟10的每个窄槽11提供有楔形物12,例如,以基本上规则的方式布置在支撑体7的外围附近,特别是在斜面的位置。楔形物12设计为在分裂后以约50μm的分离距离保持所获得的表面(第一基板3和第二基板6的表面)。楔形物12也可用于诱导分离的目的。
如图6C所示,在分裂步骤以及对所获得的基板3和6保持分离距离的步骤后,增加炉的温度。炉因此使第一基板3和第二基板6的平滑化热处理能如前所述进行。对于由InP制作的转移表面,优选在800℃下执行热处理30分钟。此方法能使粗糙度从分裂步骤后的14nm RMS降低到平滑化热处理后的4nm RMS。以类似的方式,对于由GaAs制造的转移表面,与在分裂步骤后测得的21nm RMS的粗糙度相比,平滑化热处理在相同的条件下能获得约3nm RMS的粗糙度。
也可关联根据本发明的平滑化热处理与附加CMP步骤,以便进一步降低表面粗糙度。此附加CMP步骤短于通常的CMP步骤,并因此与没有先前的平滑化热处理而执行CMP的情况相比较不冗繁。
Claims (11)
1.一种第一基板(3)的粗糙表面(4)的平滑化工艺,包括如下步骤:
提供该第一基板(3),该第一基板(3)具有该粗糙表面(4),由半导体合金制造,该半导体合金基于选自Ga、As、Al、In、P和N的至少两种元素;
放置第二基板(6),第二基板(6)具有面对该第一基板(3)的该粗糙表面(4)的表面,该两个基板(3和6)分离的距离d至少等于10μm,该两个基板(3、6)的面对部分限定限制空间(5);
加热该第一基板(3),以部分地解吸该半导体合金的该元素之一并且在该限制空间(5)中达到该元素的饱和蒸气压,并且获得足以降低该粗糙表面(4)的粗糙度的表面原子迁移率。
2.根据权利要求1所述的平滑化工艺,其特征在于该分离距离d小于2mm。
3.根据权利要求1和2之一所述的平滑化工艺,其特征在于该合金是镓砷合金且在高于或等于700℃的温度下执行加热。
4.根据权利要求1和2之一所述的平滑化工艺,其特征在于该合金是铟磷合金且在高于或等于600℃的温度下执行加热。
5.根据权利要求1至4中任何一项所述的平滑化工艺,其特征在于该第二基板(6)的该表面包括基于选自Ga、As、Al、In、P和N的至少两种元素的半导体合金。
6.根据权利要求5所述的平滑化工艺,其特征在于该第二基板(6)的该表面是粗糙的,并且同时执行该粗糙表面(4)的平滑化和该第二基板(6)的该表面的平滑化。
7.根据权利要求6所述的平滑化工艺,其特征在于该第二基板(6)的该表面的合金与该第一基板(3)的该粗糙表面(4)的合金相同。
8.根据权利要求1至7中任何一项所述的平滑化工艺,其特征在于该粗糙表面(4)由至少一个楔形物与该第二基板(6)的该表面分离,该至少一个楔形物的厚度至少等于该分离距离d。
9.根据权利要求7所述的平滑化工艺,其特征在于该工艺包括如下步骤:
提供支撑体(7),该支撑体(7)包括位于该支撑体(7)内的弱化区域(8);
在该弱化区域的位置分离该支撑体以形成该第一和第二基板(3、6),该第一基板(3)的该粗糙表面(4)和该第二基板(6)的该表面由该弱化区域(8)形成。
10.根据权利要求9所述的平滑化工艺,其特征在于该弱化区域(8)通过注入氢和/或稀有气体而获得,并且分离包括热处理步骤。
11.根据权利要求9或10所述的平滑化工艺,其特征在于该第一和第二基板(3、6)通过设置在所述基板(3、6)的外围附近的楔形物分离。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR11/03276 | 2011-10-27 | ||
| FR1103276A FR2982071B1 (fr) | 2011-10-27 | 2011-10-27 | Procede de lissage d'une surface par traitement thermique |
| PCT/FR2012/000436 WO2013060949A1 (fr) | 2011-10-27 | 2012-10-26 | Procédé de lissage d'une surface par traitement thermique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104011840A true CN104011840A (zh) | 2014-08-27 |
| CN104011840B CN104011840B (zh) | 2016-10-12 |
Family
ID=47291087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280065068.7A Active CN104011840B (zh) | 2011-10-27 | 2012-10-26 | 通过热处理使表面平滑化的工艺 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8962496B2 (zh) |
| EP (1) | EP2771906B1 (zh) |
| JP (1) | JP6333725B2 (zh) |
| KR (1) | KR102051156B1 (zh) |
| CN (1) | CN104011840B (zh) |
| FR (1) | FR2982071B1 (zh) |
| SG (1) | SG11201401842WA (zh) |
| WO (1) | WO2013060949A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679647A (zh) * | 2015-12-31 | 2016-06-15 | 清华大学 | 具有原子级平整表面的衬底的制备方法 |
| CN107078030A (zh) * | 2015-09-11 | 2017-08-18 | 国立大学法人三重大学 | 氮化物半导体衬底的制造方法、氮化物半导体衬底以及其加热装置 |
| CN112119481A (zh) * | 2018-05-11 | 2020-12-22 | 加利福尼亚大学董事会 | 磷砷化镓包覆材料在砷化镓衬底上的外延生长 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3093860B1 (fr) * | 2019-03-15 | 2021-03-05 | Soitec Silicon On Insulator | Procédé de transfert d’une couche utile sur un substrat support |
| FR3093858B1 (fr) * | 2019-03-15 | 2021-03-05 | Soitec Silicon On Insulator | Procédé de transfert d’une couche utile sur un substrat support |
| FR3105876B1 (fr) * | 2019-12-30 | 2021-11-26 | Soitec Silicon On Insulator | Procédé de fabrication d’une structure composite comprenant une couche mince en SiC monocristallin sur un substrat support |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4830987A (en) * | 1987-11-19 | 1989-05-16 | Texas Instruments Incorporated | Contactless annealing process using cover slices |
| CN1462060A (zh) * | 2002-05-13 | 2003-12-17 | 住友电气工业株式会社 | GaN单晶基底、氮化物类半导体外延生长基底、氮化物类半导体器件及其生产方法 |
| JP2005217374A (ja) * | 2004-02-02 | 2005-08-11 | Sumitomo Electric Ind Ltd | 化合物半導体素子の製造方法 |
| US20050287774A1 (en) * | 2004-06-29 | 2005-12-29 | Ngk Insulators, Ltd. | Method of improving surface flatness of group-III nitride crystal, substrate for epitaxial growth, and semiconductor device |
| CN1950938A (zh) * | 2004-03-05 | 2007-04-18 | S.O.I.Tec绝缘体上硅技术公司 | 智能剥离分开后的热处理 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183041A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Annealing method for chemical semiconductor |
| JPS5925216A (ja) * | 1982-08-03 | 1984-02-09 | Agency Of Ind Science & Technol | 化合物半導体の熱変形防止方法 |
| JPS6130030A (ja) * | 1984-07-12 | 1986-02-12 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多元素半導体のアニ−ル方法 |
| JPH0722177B2 (ja) * | 1990-04-26 | 1995-03-08 | 三洋電機株式会社 | ウェハの移し替え装置 |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| JP3852545B2 (ja) * | 1999-11-30 | 2006-11-29 | 株式会社Sumco | 単結晶体の熱処理方法及びその熱処理装置 |
| FR2845523B1 (fr) * | 2002-10-07 | 2005-10-28 | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| FR2876841B1 (fr) * | 2004-10-19 | 2007-04-13 | Commissariat Energie Atomique | Procede de realisation de multicouches sur un substrat |
-
2011
- 2011-10-27 FR FR1103276A patent/FR2982071B1/fr not_active Expired - Fee Related
-
2012
- 2012-10-26 KR KR1020147014119A patent/KR102051156B1/ko active Active
- 2012-10-26 CN CN201280065068.7A patent/CN104011840B/zh active Active
- 2012-10-26 EP EP12795492.3A patent/EP2771906B1/fr active Active
- 2012-10-26 JP JP2014537680A patent/JP6333725B2/ja active Active
- 2012-10-26 SG SG11201401842WA patent/SG11201401842WA/en unknown
- 2012-10-26 US US14/354,716 patent/US8962496B2/en active Active
- 2012-10-26 WO PCT/FR2012/000436 patent/WO2013060949A1/fr not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4830987A (en) * | 1987-11-19 | 1989-05-16 | Texas Instruments Incorporated | Contactless annealing process using cover slices |
| CN1462060A (zh) * | 2002-05-13 | 2003-12-17 | 住友电气工业株式会社 | GaN单晶基底、氮化物类半导体外延生长基底、氮化物类半导体器件及其生产方法 |
| JP2005217374A (ja) * | 2004-02-02 | 2005-08-11 | Sumitomo Electric Ind Ltd | 化合物半導体素子の製造方法 |
| CN1950938A (zh) * | 2004-03-05 | 2007-04-18 | S.O.I.Tec绝缘体上硅技术公司 | 智能剥离分开后的热处理 |
| US20050287774A1 (en) * | 2004-06-29 | 2005-12-29 | Ngk Insulators, Ltd. | Method of improving surface flatness of group-III nitride crystal, substrate for epitaxial growth, and semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107078030A (zh) * | 2015-09-11 | 2017-08-18 | 国立大学法人三重大学 | 氮化物半导体衬底的制造方法、氮化物半导体衬底以及其加热装置 |
| CN115064621A (zh) * | 2015-09-11 | 2022-09-16 | 国立大学法人三重大学 | 氮化物半导体衬底的制造方法、氮化物半导体衬底以及其加热装置 |
| CN105679647A (zh) * | 2015-12-31 | 2016-06-15 | 清华大学 | 具有原子级平整表面的衬底的制备方法 |
| CN105679647B (zh) * | 2015-12-31 | 2018-06-29 | 清华大学 | 具有原子级平整表面的衬底的制备方法 |
| CN112119481A (zh) * | 2018-05-11 | 2020-12-22 | 加利福尼亚大学董事会 | 磷砷化镓包覆材料在砷化镓衬底上的外延生长 |
| US11881683B2 (en) | 2018-05-11 | 2024-01-23 | The Regents Of The University Of California | Epitaxial growth on a gallium arsenide phosphide capped material on a gallium arsenide substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140085560A (ko) | 2014-07-07 |
| JP6333725B2 (ja) | 2018-06-06 |
| US20140315394A1 (en) | 2014-10-23 |
| KR102051156B1 (ko) | 2019-12-02 |
| FR2982071A1 (fr) | 2013-05-03 |
| JP2014535171A (ja) | 2014-12-25 |
| WO2013060949A1 (fr) | 2013-05-02 |
| SG11201401842WA (en) | 2014-09-26 |
| US8962496B2 (en) | 2015-02-24 |
| FR2982071B1 (fr) | 2014-05-16 |
| EP2771906A1 (fr) | 2014-09-03 |
| EP2771906B1 (fr) | 2015-11-18 |
| CN104011840B (zh) | 2016-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7645684B2 (en) | Wafer and method of producing a substrate by transfer of a layer that includes foreign species | |
| US7202124B2 (en) | Strained gettering layers for semiconductor processes | |
| US9330958B2 (en) | Process for fabricating a heterostructure limiting the formation of defects | |
| CN104011840B (zh) | 通过热处理使表面平滑化的工艺 | |
| EP2879176B1 (en) | Method for producing hybrid substrates, and hybrid substrate | |
| US20120235283A1 (en) | Silicon on insulator structures having high resistivity regions in the handle wafer | |
| US20090042369A1 (en) | Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials | |
| CN100411134C (zh) | 通过共同注入和热退火获得质量改进的薄层的方法 | |
| US7001826B2 (en) | Wafer with a relaxed useful layer and method of forming the wafer | |
| JP2012084897A (ja) | 共注入後に中温で薄膜を分離する方法 | |
| CN101836298A (zh) | 超薄单晶半导体tft及其制造工艺 | |
| CN114730699A (zh) | 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法 | |
| JP2005533384A (ja) | 電気的に活性な薄膜を移送するための方法 | |
| CN101097845A (zh) | 制造结合晶片的方法 | |
| CN101355024B (zh) | 带有绝缘埋层的衬底的制备方法 | |
| JP4926077B2 (ja) | 溶融層を用いた歪み層の歪み緩和 | |
| EP2879177A1 (en) | Method for producing sos substrates, and sos substrate | |
| US9281233B2 (en) | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices | |
| EP1437764A1 (en) | A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate | |
| US7605055B2 (en) | Wafer with diamond layer | |
| US9123641B2 (en) | Method for transferring InP film | |
| Liang et al. | Fabrication of 4-inch single-crystalline InP thin film on Si substrate by ion-cutting technique with wafer bonding at elevated temperature | |
| US20060138601A1 (en) | Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers | |
| US20230193511A1 (en) | Method for transferring a useful layer of crystalline diamond onto a supporting substrate | |
| WO2015157054A1 (en) | Method of preparing a power electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |