NL8000435A - NON-VOLATILE, STATIC MEMORY DEVICE WITH FREE ACCESSIBILITY, AND A METHOD FOR NON-VOLATILE STORAGE OF INFORMATION IN A MEMORY DEVICE. - Google Patents
NON-VOLATILE, STATIC MEMORY DEVICE WITH FREE ACCESSIBILITY, AND A METHOD FOR NON-VOLATILE STORAGE OF INFORMATION IN A MEMORY DEVICE. Download PDFInfo
- Publication number
- NL8000435A NL8000435A NL8000435A NL8000435A NL8000435A NL 8000435 A NL8000435 A NL 8000435A NL 8000435 A NL8000435 A NL 8000435A NL 8000435 A NL8000435 A NL 8000435A NL 8000435 A NL8000435 A NL 8000435A
- Authority
- NL
- Netherlands
- Prior art keywords
- memory
- cell
- volatile
- memory cell
- memory device
- Prior art date
Links
- 230000003068 static effect Effects 0.000 title claims description 56
- 238000000034 method Methods 0.000 title claims description 17
- 230000015654 memory Effects 0.000 claims description 100
- 238000007667 floating Methods 0.000 claims description 83
- 238000003860 storage Methods 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 9
- 238000010408 sweeping Methods 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 115
- 239000003990 capacitor Substances 0.000 description 38
- 239000000758 substrate Substances 0.000 description 27
- 230000008878 coupling Effects 0.000 description 19
- 238000010168 coupling process Methods 0.000 description 19
- 238000005859 coupling reaction Methods 0.000 description 19
- 238000013461 design Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 241000251468 Actinopterygii Species 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 241000764238 Isis Species 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 241001417527 Pempheridae Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- PZTQVMXMKVTIRC-UHFFFAOYSA-L chembl2028348 Chemical compound [Ca+2].[O-]S(=O)(=O)C1=CC(C)=CC=C1N=NC1=C(O)C(C([O-])=O)=CC2=CC=CC=C12 PZTQVMXMKVTIRC-UHFFFAOYSA-L 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 244000221110 common millet Species 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000010339 dilation Effects 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000002574 poison Substances 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
- H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Non-Volatile Memory (AREA)
Description
t VO 8923t VO 8923
Titel: Ifa et-vluchtige, statische geheugeninrienting set vrije toegankelijkheid, alsook- een werkwijze voer het niet-vinehtig opslaan van'Informatie in een gêhsugenirrichting._Title: Ifa et-volatile, static memory orientation set free accessibility, as well as a method for non-vile storage of information in a memory direction.
De uitvinding heeft in het sign een betrekking op netaal-oxyde, •halfgeleidergeheugenstelsels net vrije toegankelijkheid (MCS;RAM),en meer in het bijzonder heeft de uitvinding betrekking op niet-vluch-tige, statische RAM-systernen, waarin gebruik is gemaakt van een in 5 geïntegreerde vorm uitgevoerd ketenelement met zwevende poort.The invention relates in particular to metal oxide, semiconductor memory systems with free accessibility (MCS; RAM), and more particularly the invention relates to non-volatile, static RAM systems using a chain element with floating gate in integrated form.
Talrijke statische geheugeninrxchtingen met vrije toegankelijkheid zijn voorzien van bistabiele halfgeleiderketens, zoals flipflop ketens die dienen als geheugenceilen voor het opslaan van tweewaardige data (enen of nullen). Vanneer in dergelijke statische 10 geheugenceilen informatie meet worden ongeslagen, dient een elektrische stroom, zoals afkomstig van een elektrische energiebron, voortdurend deer een van de twee kruiselings gekoppelde ketentakken te vloeien, terwijl zulk een stroom in de desbetreffende andere tak niet of nauwelijks aanwezig is. Daardoor zijn twee verschillende 15 geheugentoestanden voor informatie-opslag beschikbaar, waarbij deze toestanden zijn gegeven deer de tak die geleidend is en door de tak die niet-geleidend is. Dergelijke halfgeleidergeheugenceilen worden als '’vluchtig1' beschouwd, aangezisn, indien de toevoer van elektrische energie wordt afgebroken, de stroom die kenmerkend is 20 voor de geheugentoestand niet langer door ie stroomvoerende tak zal vloeien, hetgeen betekent, dat de zich in ie cel bevindende informatie verloren is gegaan. Een dergelijke vluchtigheid wordt als een zwaar wegend bezwaar ondervonden van conventionele naifgelenergeheugensystemen, waarbij talrijks pogingen zijn ondernomen om keten-25 elementen en structuren te ontwikkelen, die wanneer ie energietoevoer wordt afgebroken, bij toepassing van na-iCgsleidemet ens niet-vluchtig zijn. In dit verband wordt verwezen naar de volgende literatuur: E. Har ar i, e.a., '*A 25o—Bit Hcnvclati—e Static RAM , Ij^S ZEES International Solid State Circuits Conference Digest, biz.Numerous free access static memory devices include bistable semiconductor circuits, such as flip-flop circuits, which serve as memory cells for storing bivalent data (ones or zeros). When information is stored in such static memory cells, an electric current, such as from an electric energy source, must continuously flow into one of the two cross-coupled chain branches, while such a current is not or hardly present in the other branch concerned. Therefore, two different memory states for information storage are available, these states being given by the branch which is conductive and by the branch which is non-conductive. Such semiconductor memory cells are considered '' volatile1 ', since if the supply of electrical energy is interrupted, the current characteristic of the memory state will no longer flow through the current-carrying branch, which means that the information contained in the cell has been lost. Such volatility is considered to be a major drawback of conventional hub gileron memory systems, with numerous attempts being made to develop chain elements and structures which, when depleted of energy, are non-volatile when using energy conductor leads. In this regard, reference is made to the following literature: E. Har ar, et al., * A 25o-Bit Hcnvclati-e Static RAM, Ij ^ S ZEES International Solid State Circuits Conference Digest, biz.
30 10δ - 1C9; F. Bersnga, e. a. ”E2-??.CM T7 Synthesizer”, 19?S IEEE30 10δ - 1C9; F. Bersnga, e. a. "E2 - ??. CM T7 Synthesizer", 19? s IEEE
22
International Solid States Circuit Conference Digest, blz. 196 -197; 'M. Horne, e.a., "A Military Grade 1024-bit Nonvolatile Semiconductor RAM", IEEE Trans- Electron Devices, Vol. 2D-25, No. 3, (1978), blz. 1061 2 1065; Y. Uchida, e.a., "IK. Nonvolatile Semi-5 conductor Read/T«ïrite RAM", IEEE Trans. Electron Devices, Vol ΞΒ-25, No. 9 (1973), blz. 1065 - 1070; D. Fronmann, A Fully-Decoded 2048-Bit Electrically Programmable M0S-R0M", 1971 IEEE International Solid State Circuits Conference Digest, blz. 80 - 81; U.S. Patent No. 3.660.819'; U.S. Patent No. U-099-196; U.S. Patent No. 3-500.142; 10 Dimaria, e.a., "Interface Effects and High. Conductivity in Oxides Grown from. Polycrystalline Silicon", Applied Pbys. Letters (1975), blz. 505 - 507; Anderson, e.a., "Evidence for Surface Asperity Mechanism of Conductivity in Oxide C-rovn on Polycrystalline Silicon", J. of Appl. Pbys., Vol. 48, No. 11 (1977), blz. 4834 - 4336.International Solid States Circuit Conference Digest, pp. 196-197; M. Horne, et al., "A Military Grade 1024-bit Nonvolatile Semiconductor RAM", IEEE Trans-Electron Devices, Vol. 2D-25, No. 3, (1978), p. 1061 2 1065; Y. Uchida, et al., "IK. Nonvolatile Semi-5 conductor Read / Trite RAM", IEEE Trans. Electron Devices, Vol ΞΒ-25, No. 9 (1973), pp. 1065-1070; D. Fronmann, A Fully-Decoded 2048-Bit Electrically Programmable M0S-R0M ", 1971 IEEE International Solid State Circuits Conference Digest, pp. 80-81; US Patent No. 3,660,819"; US Patent No. U-099- 196; US Patent No. 3-500142; 10 Dimaria et al., "Interface Effects and High. Conductivity in Oxides Grown from. Polycrystalline Silicon, "Applied Pbys. Letters (1975), pp. 505-507; Anderson, et al.," Evidence for Surface Asperity Mechanism of Conductivity in Oxide C-rovn on Polycrystalline Silicon ", J. of Appl. Pbys., Vol. 48, No. 11 (1977), pages 4834-4336.
15 Als regel wcrdt in systemen met een verlenging van de data- vasthcudtijd gebruik gemaakt van inrichtingen, die zijn gebaseerd op een MOS-struktuur net zwevends poort. Een dergelijke zwevende poort is als het ware een eilandje van geleidend materiaal, dat elektrisch is geïsoleerd ten opzichte van het subs vraat, waarbij 20 dit geleidend materiaal echter capacitief is gekoppeld met het substraat en de poert vormt van een MCS-transistcr. In afhankelijkheid daarvan of op deze zwevende poort al dan niet lading aanwezig is, zal de MOS-transistor geleidend (aan) of niet-geleidend (uit) zijn, waarmede een basis is gelegd voer het in een geheugeninrichting cp-25 slaan van een binaire 1 of een binaire 0, en wel in afhankelijkheid van het aanwezig zijn of afwezig zijn van lading op de zwevende poort. Verschillende technieken zijn bekend om signaallading in de zwevende poort te introduceren, danwel daaruit weg te nemen. Wanneer zulk een poort eenmaal van lading is voorzien, blijft deze peraa-30 nent gevangen, aangezien de zwevende poert volledig is emgeven door isolerend materiaal, dat werkzaam is als een barrière, waardoor het afvloeien van lading van de zwevende poert wordt verhinderd. In de zwevende poort kan lading werden geïntroduceerd door gebruik te maken van hete elektroneninjectie en/of tunnelmechanisaen. De lading 35 kan vanaf de zwevende poert werden afgevoerd door deze bloot te 80 0 0 4 35 3 .................As a rule, systems that extend the data hold time use devices based on a MOS structure with floating gate. Such a floating gate is, as it were, an islet of conductive material which is electrically insulated from the substrate, but this conductive material is capacitively coupled to the substrate and forms the base of an MCS transistor. Depending on whether or not charge is present on this floating gate, the MOS transistor will be conductive (on) or non-conductive (off), providing a basis for storing a binary in a memory device cp-25 1 or a binary 0, depending on the presence or absence of charge on the floating gate. Various techniques are known for introducing or removing signal charge in the floating gate. Once charged, such a port remains trapped, since the floating poer is completely emitted by insulating material, which acts as a barrier, preventing charge run-off from the floating poer. Charge can be introduced into the floating gate using hot electron injection and / or tunnel mechanisms. The charge 35 can be discharged from the floating poert by exposing it 80 0 0 4 35 3 .................
stellen aan straling (ultravioletstraling, :c-straling), avalanche injectie, of door toepassing van z.g. tunnelverking. De uitdrukking tunnelverking heeft in dit verhand een ruime betekenis, waaronder valt een mechanisme, waarbij vanaf het oppervlak van den ge-5 leider een elektron wordt geëmitteerd, dat via de energiebarrière in de naburige isolator terecht komt.to radiation (ultraviolet radiation,: c-radiation), avalanche injection, or by applying so-called tunnel dilation. The term tunnel forging has a broad meaning in this disclosure, including a mechanism in which an electron is emitted from the surface of the conductor and enters it through the energy barrier into the neighboring insulator.
Yerder zijn niet-vluchtige statische geheugeninrichtingen met vrije toegankelijkheid bekend, waarbij gebruik is gemaakt van een niet-vluchtig, een zeer dunne poertoxydelaag bevattend element, 10 dat als zwevende poort fungeert; dergelijke inrichtingen hebben echter een aantal bezwaren. Hierbij wordt n.l. lading in twee richtingen naar en vanaf een ais zwevende poort fungerend element getunneld., via een betrekkeiijk dunne (50 - 200 .%) oxydelaag, die in verband met een betrouwbars fabricage en toereikende integriteit, 15 moeilijkheden kan opleveren. Wegens het twee—richtingkarakter van de zeer dunne tunnelcxydelaag, bestaat een gerede kans, dat de niet-vluchtige RAM-cel een storing ondervindt, als gevolg waarvan de in-houd van het geheugen verloren kan gaan. Dergelijke storingen kunnen in het; bijzonder betekenen, dat het aantal leescycii wordt be— 20 perkt of dat de inkoud van een geheugencel wordt gestoord door beïnvloeding van een naburige cel. Bij andere niet-vluchtige RAM— inrichtingen wordt geen gebruik gemaakt van zwevende poorten; veeleer wordt daarbij gebruik gemaakt van een metaal nitride-oxyde halfgeleiderstruktuur, waarbij lading kan worden vastgehouden bij 25 de grenslaag tussen het silicium nitride en het silicium dioxyde.Previously, non-volatile static memory devices with free access are known, using a non-volatile, very thin poison oxide layer containing element, which acts as a floating gate; however, such devices have a number of drawbacks. Hereby n.l. bi-directional charge tunneled to and from a floating gate acting element through a relatively thin (50-200%) oxide layer, which may present difficulties due to reliable manufacturing and adequate integrity. Due to the two-way nature of the very thin tunnel oxide layer, there is a good chance that the non-volatile RAM cell may experience a malfunction which may cause the contents of the memory to be lost. Such disturbances can occur in the particularly mean that the number of read cycles is limited or that the cold of a memory cell is disturbed by influencing an adjacent cell. Other non-volatile RAM devices do not use floating gates; rather, use is made of a metal nitride oxide semiconductor structure in which charge can be retained at the interface between the silicon nitride and the silicon dioxide.
Cok bij dergelijke MHGS-inrichtingen bestaat een gerede kans op storingen, waarbij niet alleen beperking wordt gelegd aan de schri.jf-cycli, maar tevens aan de leescycii, geen grootschalige toepassing van MÖS-inri cht ingen belemmert.Also with such MHGS devices, there is a reasonable risk of malfunction, limiting not only the write cycles, but also the read cycles, which does not hinder the large-scale application of MÖS devices.
30 Het is gewenst cm een niet-vluchtig element te kunnen koppelen met een RAM-keten teneinde te kunnen bereiken, dat een halfgeleider-geheugenconfiguratie niet-vluchtig is. Bekende met elkaar gekoppelde inrichtingen hebben echter zwaar wegende bezwaren. Ren ierge-iijke koppeling kan bijvoorbeeld worden gevormd doordat een door 35 Het niet-vluchtige element rechtstreeks geïntroduceerde gsleidings- a η η η ί s ü k onbalans wordt veroorzaakt tussen de twee takken van een statische RAM-cel met kruiskoppeling. Als gevolg van een dergelijke gelei-dingsonbalans zal de statische ?AM-cel een onbalans-gelijkstroom voeren, die moet worden opgeheven wanneer de cel in de normale 5 RAM-modus werkzaam is, terwijl dergelijke onevenwichtigheden voor . de geheugenketen in. zijn totaliteit genomen, moeilijkheden kunnen geven ten aanzien van storingstoleranties, die bij de inschrijf- en afleesoperaties moeten worden aangehouden. Dergelijke tolerantie-kvesties betekenen problemen op het gebied van nuttige fabricage-10 opbrengst en fabricagecontrole.It is desirable to be able to couple a non-volatile element to a RAM circuit in order to ensure that a semiconductor memory configuration is non-volatile. Known interconnected devices, however, have serious drawbacks. For example, regenerative coupling can be formed by causing an unbalance conductor directly introduced by the non-volatile element between the two branches of a static cross-coupled RAM cell. As a result of such a conductivity unbalance, the static AM cell will carry an DC unbalance, which must be eliminated when the cell is operating in normal RAM mode, while providing such imbalances. into the memory chain. taken as a whole, may present difficulties with regard to fault tolerances that must be adhered to during the registration and reading operations. Such tolerance constraints present problems in useful manufacturing yield and manufacturing control.
Sen andere factor die met betrekking tot het vormen van een koppeling tussen niet-vluchtige elementen en statische RAM-cellen van belang is, houdt verband met het feit, dat het van belang is een inrichting te kunnen ontwerpen, die compact en eenvoudig van 15 uitvoering is, aangezien dergelijke factoren van invloed zijn op de cmvang en kosten van de uiteindelijke keteninrichting. Ongelukkigerwijze vereisen bekende koppelsystenen als regel gecompliceerde koppelingen, waarbij stuursignalen en extra transistors nodig zijn, hetgeen heeft geresulteerd in omvangrijke uitvoeringen 20 van niet-vluchtige, statische RAM-ketaninrichtingen met daarmede gepaard gaande hoge kosten.Another factor of interest in forming a link between non-volatile elements and static RAM cells is related to the fact that it is important to be able to design a device that is compact and simple in construction. since such factors affect the size and cost of the final chain arrangement. Unfortunately, known coupling systems generally require complicated couplings, requiring control signals and additional transistors, which has resulted in bulky embodiments of non-volatile static RAM ketan devices with associated high costs.
Bij verschillende bekende, niet-vluchtige statische ?AM-in-richtingen bestaat tevens als regel het bezwaar, dat voer de werking daarvan hoge stroernsterkten en hoge spanningswaarden zijn vereist.With various known, non-volatile static AM devices, there is also as a rule the drawback that the operation thereof requires high stroker strengths and high voltage values.
25 Dergelijke vereisten leggen praktische grenzen aan het vermogen en de werksnelheid van de inrichting, waarbij het ketenontwerp wordt gecompliceerd. Bij verschillende bekende niet-vluchtige, statische KAM-inriehtingen is het veelal tevens de gewoonte om het halfgeleider sub straat te gebruiken als het hoofdelement bij het program-30 meren van de niet-vluchtige geheugenccmponenten, hetgeen meebreng”, dat hoge spanningen moeten worden aangelegd aan de voedingsleiding van de RAM-inrichting, ter verkrijging van niet-vluchtige informa-tie-opslag, zodat het moeilijk is cm onafhankelijk van elkaar het ontwerp van de RAM-cel en het fabricageproces te optimaliseren en 35 te scheiden met betrekking tot het ontwerp en fabricageproces voor 80 0 0 4 35 5 ï < hst niet-vluehtigs element. Wanneer bovendien data» die zijn ingevoerd in het niet-vluchtige opslagelement worden teruggehaald naar de RAM-cel, is het negelijk, dat de data aan deze RAM-cel worden toegevoerd met een complementaire toestand ofwel een toestand, die 5 tegengesteld aan die, welke oorspronkelijk in het niet-vluchtige element werd ingeschreven. Indien derhalve een binaire 0, zoals voorgesteld door een geleidende eerste tak en een niet-geleidende tweede tak van een dergelijke conventionele flip-flop RAM-cel wordt ingeschreven in het niet-vluchtige element, en vervolgens 10 wordt teruggeschreven in de RAM-cel, zal de eerste tak van deze RAM-eel niet-geleidend zijn en de tweede tak zal geleidend zijn, waardoor een binaire 1 wordt voorgesteld. Ren dergelijke complementaire toestandsverandering bij het hernieuwd inschrijven, betekent een ernstig beswaar, dat ofwel kan worden opgeheven door toepassing 15 van extra keterrvcorsieningen ofwel door de gebruiker van het geheugensysteem op de koop toe moet worden genomen.Such requirements place practical limits on the power and operating speed of the device, complicating the chain design. In several known non-volatile static KAM devices, it is also common practice to use the semiconductor substrate as the main element in programming the non-volatile memory components, which implies that high voltages must be applied to the power line of the RAM device, to provide non-volatile information storage, so that it is difficult to independently optimize and separate the design of the RAM cell and the manufacturing process with respect to the design and manufacturing process for 80 0 0 4 35 5 ï <hst non-vluehtigs element. Moreover, when data inputted into the non-volatile storage element is retrieved to the RAM cell, it is negative that the data is fed to this RAM cell with a complementary state or a state opposite to that which was originally registered in the non-volatile element. Therefore, if a binary 0, as represented by a conductive first branch and a non-conductive second branch of such a conventional flip-flop RAM cell, is written into the non-volatile element, and then 10 is written back into the RAM cell, the first branch of this RAM section will be non-conductive and the second branch will be conductive, representing a binary 1. Running such a complementary change of state upon re-enrollment means a serious objection that can either be eliminated by using additional catheter revisions or taken for sale by the user of the memory system.
Met de'uitvinding is nu beoogd niet-vluchtige, statische ge-heugenceiien en daarmede uitgevoerde geheugeninriehtingen met vrije toegankelijkheid te verbeteren. Verder is met de uitvinding beoogd 20 om niet-vluehtige, statische RAM-inrichtingen en uit dergelijke inrichtingen samengestelde geheugenconfiguraties beschikbaar te stellen, die geleidings-gebalanceerd ofwel in gelijkstroom opzicht gebalanceerd zijn en die kunnen worden geadapteerd cm een capacitieve of dynamische onbalans te introduceren in statische RAM-cellen in 2§ verband met de koppeling tussen statische EAM-cellen en niet- cluchtige componenten van de cellen. Verder is met de uitvinding beoogd om niet-vluchtige, statische geheugencellen en geheugen-inrichtingen met vrije toegankelijkheid beschikbaar te stellen, waarbij een statisch RAM-gedeelte en een niet-vluchtig gedeelte van 30 de geheugencei afzonderlijk kunnen worden geoptimaliseerd. Tevens is met de uitvinding beoogd een niet-vluchtige, statische RAM-eel beschikbaar te stellen, die in een compacte uitvoering met hoge onderdelendichtheid op betrekkelijk eenvoudige en goedkope wijze kan werden gefabriceerd. Tevens is met de uitvinding beoogd een 35 niet-vluchtige, statische RAM-inrichting beschikbaar te stellen, die 80 0 0 4 35 6 gedurende de programmeerfaze '/rijwel geen gelijkstroom afneemt van de hoogspamingsvoeding.It is now an object of the invention to improve non-volatile, static memory cells and memory devices implemented therewith with free access. It is further an object of the invention to provide non-volatile, static RAM devices and memory configurations composed of such devices, which are conduction balanced or DC balanced and which can be adapted to introduce a capacitive or dynamic imbalance static RAM cells in 2§ related to the coupling between static EAM cells and non-volatile components of the cells. It is further an object of the invention to provide non-volatile, static memory cells and free access memory devices, wherein a static RAM portion and a non-volatile portion of the memory cell can be optimized separately. It is also an object of the invention to provide a non-volatile, static RAM section which can be manufactured in a relatively simple and inexpensive manner in a compact design with a high component density. It is also an object of the invention to provide a non-volatile, static RAM device which does not take DC current from the high voltage power supply during the programming phase.
De uitvinding zal in het onderstaande nader worden toegelicht met verwijzing naar de tekeningen. In de tekeningen is : 5 fig. 1 een bovenaanzicht van een uitvoeringsvorm van een niet- vluchtige, statische, vrij toegankelijke geheugencel volgens de uitvinding en in een toestand, zoals aanwezig voordat de metalen contacten en doorverbindingen zijn aangebracht; fig·. 2 een semi-schematisch bovenaanzicht van het niet-vluch-10 tige celelement van de geheugencel volgens fig. 1; fig. 3 een dwarsdoorsnede volgens de lijn IIÏ-III in fig. 2, wanneer het aldaar weergegeven niet-vluchtige celelement in een tussenfabricagefaze verkeert; fig. ^ een dwarsdoorsnede van het niet-vluchtige celelement 13 volgens fig. 2 en genomen volgens de lijn Γ7-Γ7 wanneer dit element zich in een ‘tussenfabricagefaze bevindt; en fig. 5 een ketenschema van de niet-vluchtige, statische, ’/rij . toegankelijke geheugencel volgens fig. 1.The invention will be explained in more detail below with reference to the drawings. In the drawings: Fig. 1 is a top plan view of an embodiment of a non-volatile, static, freely accessible memory cell according to the invention and in a state such as is present before the metal contacts and interconnects are applied; fig ·. 2 is a semi-schematic top view of the non-volatile cell element of the memory cell of FIG. 1; FIG. 3 is a cross-sectional view along line II-III in FIG. 2 when the non-volatile cell element shown there is in an intermediate fabrication phase; FIG. ^ is a cross-sectional view of the non-volatile cell element 13 of FIG. 2 taken along line 7-7 when this element is in an intermediate fabrication phase; and FIG. 5 is a circuit diagram of the non-volatile, static, row. accessible memory cell according to fig. 1.
In het algemeen heeft de onderhavige uitvinding betrekking op 20 niet-vluchtige halfgeleidergeheugeninrichtingen, waar”/an deel uitmaken een vluchtige, bistabiele geheugencel in halfgeleideruit-voering en dienende om tweewaardige data de vorm van één twee negelijke ketentoestanden op te slaan, adresseemiddelen met behulp waarvan tweewaardige data kannen worden ingeschreven in respectie-25 velijk worden uitgelezen van de vluchtige, bistabiele geheugencel in halfgeleideruitvoering, en een niet-vluchtig geheugenelement voor het opslaan van tweewaardige data als één van twee mogelijke elektrische ladingsniveaus van een zwevende poort en in onafhankelijkheid van de geheugentoestand van de vluchtige geheugencel.In general, the present invention relates to 20 non-volatile semiconductor memory devices, which include a semiconductor volatile bistable memory cell and serving to store bivalent data in the form of one two negative chain states, addressing means by means of which bivalent data can be written in, respectively, read out of the volatile, semiconductor bistable memory cell, and a non-volatile memory element for storing bivalent data as one of two possible electrical charge levels of a floating gate and in independent of the memory state of the volatile memory cell.
30 De inrichtingen omvatten verder middelen waardoor de vluchtige geheugencel capacitief is gekoppeld met het de zwevende poort omvattende geheugenelement, alsook voer hen overdragen van ie geheugentoestand van de bistabiele geheugencel naar het de zwevende poert omvatzends element en wel in de vorm van een voorafbepaalde zee-35 stand van deze zwevende peerz, alsook middelen, waardeer het ie 80 0 0 4 35 ï ? 7 zwevende poert omvattende element capacitief is gekoppeld met de vluchtige ahlfgeleidergeheugencel teneinde de geheugentoestand van de zwevende poort op het niet—vluchtige element ever te dragen naar de vluchtige cel, wanneer elektrische energie aan de vluchtige ge-5 heugencel wordt toegevoerd. De middelen voor het overdragen, van de geheugentoestand van de histahiele geheugencel naar het zwevende poortelement en de middelen voor het overdragen van de geheugen-toestand van het zwevende poortelament naar de histahiele geheugencel kunnen zodanig werkzaam zijn, dat hij de overdracht van een 10 oorspronkelijke geheugentoestand van de histahiele cel naar het zwevende po om element met de daaropvolgende overdracht van de gs-heugentoestand van het zwevende poort element naar de vluchtige cel, de histahiele cel in zijn oorspronkelijke geheugentoestand zal worden teruggehracht. Het kan gewenst zijn cm de histahiele, vluchtige 15 geheugencel!en uit te voeren als statische, vier of zes transistors bevattende van een kruislingsgewijze koppeling voorziene fiip-flopketenelsmenten in MOS-uitvoering, waarbij inrichtingen volgens de uitvinding naar wens kunnen werden toegepast in een geheugen-eonfiguratie, zoals een geheugenconfiguratie met vrije toegankelijk-20 heid, en zoals in de conventionele praktijk gebruikelijk is.The devices further comprise means by which the volatile memory cell is capacitively coupled to the floating gate memory element, as well as transmitting them from the memory state of the bistable memory cell to the floating pointer comprising element in the form of a predetermined sea-35 state of this floating peerz, as well as resources, appreciate it ie 80 0 0 4 35 ï? 7 floating pointer comprising element is capacitively coupled to the volatile conductor memory cell to transfer the memory state of the floating gate on the non-volatile element to the volatile cell when electrical energy is applied to the volatile memory cell. The means for transferring the memory state from the histahile memory cell to the floating gate element and the means for transferring the memory state from the floating gate element to the histahile memory cell may operate to transfer an original memory state from the histahile cell to the floating po om element with the subsequent transfer of the gs memory state from the floating gate element to the volatile cell, the histahile cell will be restored to its original memory state. It may be desirable to design the histahile, volatile memory cell as static, four or six transistors containing cross-coupled MOS-type flip-flop circuit segments where devices of the invention may be used in a memory as desired configuration, such as a memory configuration with free accessibility, and as is customary in conventional practice.
Ha de in het voorafgaande gegeven algemene beschrijving van de uitvinding zal deze in het onderstaande nader gedetailleerd worden behandeld met verwijzing naar de specifieke uitvoeringsvorm, zoals weergegeven in fig. 1 - 5· In deze fig. 1 - 5 is weergegeven een 25 uitvoeringsvorm 10 van een niet-vluchtige, statische, vrij toegankelijke geheugencel volgens de uitvinding. De weergegeven cel 10 omvat een vluchtige, statische, histahiele flip-flop geheugencel 12 en een niet-vluchtig, elektrisch veranderbaar, een zwevende poort omvattend element lU, De weergegeven cel 10 maakt deel uit van een 30 naar de x- en y-eoerdinaat adresseerbaar geheugen met vrije toegankelijkheid en in het onderstaande zal derhalve de vluchtige geheugencel 12 werden aangeduid als een statische RAM-cel, alnce-wel dergelijke cellen ook kunnen worden tcegepast m anders ontworpen geheugenorganisaties.In the foregoing general description of the invention, it will be discussed in more detail below with reference to the specific embodiment, as shown in FIGS. 1 - 5. In FIGS. 1 - 5, an embodiment 10 of a non-volatile, static, freely accessible memory cell according to the invention. Cell 10 shown includes a volatile static histahile flip-flop memory cell 12 and a non-volatile electrically changeable floating gate element 1U. Cell 10 shown is part of a 30 to the x and y mutin. addressable memory with free access, and therefore, in the following, the volatile memory cell 12 will be referred to as a static RAM cell, although such cells can also be used with differently designed memory organizations.
35 Dig, i geeft een on vergrote schaal een nauwkeurig aangegeven non o 4 35 8 ' bovenaanzicht van het voor chip-uitvoering geschikte ketencntwerp. Verschillende bekende niet-vluchtige, statische RAiM-inrichtingen zijn van een ontwerp, dat gelijkt op dat van de inrichting 10, welke illustratief is voor de polysilicium elektrodestruktuur van de ^ van de inrichting deel uitnakende cel. Het ketenschema van de inrichting 10 is· weergegeven in fig. 5S waarbij duidelijkheidshalve de ketenelementen van de in fig. 1 weergegeven inrichting 10, in de fig. 2 - 1 in een enigszins vereenvoudigde vorm zijn weergegeven. Zoals is weergegeven in fig. 1 is de voor de cel 10 ontworpen con-^ figuratie betrekkelijk compact en is aangepast om te worden uitgevoerd als een eenheid van een '/rij toegankelijke configuratie van. zich naast elkaar bevindende soortgelijke cellen, waarbij de relatieve eelafmetingen in het algemeen zijn zoals is weergegeven, waarbij gebruik is gemaakt van ontwerpregels, gebaseerd op standaard-^ afmeting van 5 micron en waarbij de afmetingen van de als eenheid beschouwde cel ongeveer 82,5 micron bij 79 micron zijn.35 Dig, i gives an enlarged scale a accurately indicated non o 4 35 8 'top view of the chain design suitable for chip execution. Several known non-volatile static RAiM devices are of a design similar to that of device 10, which is illustrative of the polysilicon electrode structure of the cell projecting from the device. The circuit diagram of the device 10 is shown in Fig. 5S, for the sake of clarity the circuit elements of the device 10 shown in Fig. 1 are shown in a somewhat simplified form in Figs. 2-1. As shown in Figure 1, the configuration designed for the cell 10 is relatively compact and is adapted to be implemented as a unit of a row accessible configuration of. juxtaposed similar cells, the relative cell dimensions generally being as shown, using design rules based on standard 5 micron size, and the unit cell size being approximately 82.5 microns be at 79 microns.
In fig. 2 zijn de gebieden van n-inplantatie van het silicium substraat 1Γ aangeduid door getrokken lijnen en een zich daartussen bevindend gearceerd gebied. Verder zijn ter illustratie van de ver-20 . ...In FIG. 2, the n-implantation regions of the silicon substrate 11 are indicated by solid lines and a shaded region therebetween. Furthermore, to illustrate the ver-20. ...
schillende polysiliciumlagen van de overlappende strukuuur van de inrichting 10, de achtereenvolgens neergeslagen nolysilicium lagen, aangeduid door verschillende lijnaanduidingen. Het door de eerst:e pelysiliciumlaag 50 gevormde patroon is aangeduid door getrokken lijnen, die zijn gemarkeerd met stippen, de tweede polysilicium laag 25 _ .different polysilicon layers of the overlapping structure of the device 10, the successively deposited nolysilicon layers, indicated by different line designations. The pattern formed by the first pelysilicon layer 50 is indicated by solid lines marked with dots, the second polysilicon layer 25.
52 is aangeduid door getrokken lijnen met x-merkteksns en de derde polysilicium laag 5½ is aangeduid door onderbroken lijnen. Gebieden met "begraven contacten", zoals 61 en 62, waarbij een verbinding is gevormd tussen de polysilicium laag 5h en het n-kanaalge- bied, zijn aangeduid door sen dichte arcering. In de beide fig. 1 30 en 2 zijn de geDieden, bedoeld voor het vormen van sen verbinding met metalen organen, aangeduid deer van een kruis voorziene vierkantjes.52 is indicated by solid lines with x-markers and the third polysilicon layer 5½ is indicated by broken lines. Areas with "buried contacts", such as 61 and 62, where a connection is formed between the polysilicon layer 5h and the n-channel area, are indicated by dense shading. In both FIGS. 1 and 2, the areas intended for forming a connection to metal members are indicated by cross-squares.
In verband met het in fig. 5 weergegeven schema wordt opgemerkt, dat de aldaar weergegeven statische RAM-cei 12 en de vrij toeganks-35 lijke configuratie, waarin zulk een cel meen werden geïncorporeerd, 80 0 0 4 35 * *In connection with the schematic shown in FIG. 5, it is noted that the static RAM cell 12 shown there and the freely accessible configuration in which such a cell was incorporated are 80 0 0 4 35 * *
✓ van een in het algemeen conventioneel ontwerp kunnen zijn. Zoals volgens conventionele technieken gebruikelijk is, kan de RAM— cel 12 worden afgelezen o? worden beschreven door deze cel op passende wijze voor afleesdoeleinden te adresseren of de strocmtcestand 5 daarvan te veranderen, daarbij tevens gebruik makend van geschikte RAM-configuratieverbindingen en chip-koppelingen, zoals een geheu-genleiding 100, een Vss-potentiaalleiding 102, een Vcc-potentiaal-leiding 104, een ï-dataleiding 106 en een complementaire X-data-leiding 108, die zijn uitgevoerd als metalen leidingen, via welke 10 energie en signalen over de configuratie (fig. 2) kunnen worden getransporteerd en die zijn verbonden met de afzonderlijke cellen, zoals is aangeduid door de desbetreffende X-markeringen in de door de leidingen gevormde baan. De Vss-potentiaal kan een waarde hebben van ca. 0 7, de 7cc-potentiaal kan een waarde hebben van ca. 5 15 7 en de substraatpetentiaal Tob kan een waarde hebben van ca -3 7, welke waarden gelden voor de uitvoeringsvorm zoals aangeduid door 10.✓ can be of a generally conventional design. As is common according to conventional techniques, the RAM cell 12 can be read or are described by appropriately addressing this cell for reading purposes or changing its current state 5, also using appropriate RAM configuration links and chip links such as a memory line 100, a Vss potential line 102, a Vcc- potential line 104, a data line 106 and a complementary X data line 108, which are constructed as metal lines, through which energy and signals can be transported over the configuration (fig. 2) and which are connected to the individual cells, as indicated by the appropriate X marks in the path formed by the conduits. The Vss potential can have a value of about 0 7, the 7cc potential can have a value of about 5 15 7 and the substrate potential Tob can have a value of about -3 7, which values apply to the embodiment as indicated by 10.
De statische EAM-celccnpcnent 12 is gekoppeld met het niet-vluchtige, een zwevende poort omvattende element 1h, door middel 20 van een dynamische of capacitieve onbalans, via welke koppeling de geldende geheugeninhoud van de vluchtige, statische RAM-cel 12 m responsie op een bediemngsccmmando kan worden ongeslagen in het niet—vluchtige element lk4 3en capacitieve konpeling is tevens aan— gebracht om, wanneer het gewenst is om door bediening van geëigende 25 ketenelementen, de inhcud van het niet-vluchtige, een zwevende poort omvattende element, m te voeren in het vluchtige statische RAM-celelement 12. De geheugeninhoud van de statische RAM-cel 12 en het niet-vluchtige element 1h kunnen normaliter onafhankelijk van elkaar zijn, met uitzondering van de situatie, waarbij een spe-30 enzisu overuraagccmmando is gegeven. De sceidende geheugeninhoud van de RAM-cel 10 wordt meer in het bijzonder niet opgeslagen in het niet-vluchtige geheugenelement 1l, telkens wanneer de RAM-cel 12 worut beschreven neer ue werknng van de voor het adresseren van de cel en inschrijven van informatie dienende middelen, maar veeleer 35 wordt ie geheugeninhoud van ie sttische RAM-cel uitsluitend cpge- 80 0 0 4 35 10 slagen in het niet-vluchtige element 1^ vanneer hij het afgeven van een specifiek commando 'Therg op" de capacitieve overdraagketen •werkzaam is, een en ander zoals in het onderstaande nader zal worden beschreven. In feite doet het niet-vluchtige geheugenelement 1k 5 zich aan het systeem voor als een programmeerbaar "schaduw HCM".The static EAM cell component 12 is coupled to the non-volatile, floating gate element 1h, through a dynamic or capacitive imbalance, through which coupling the current memory content of the volatile, static RAM cell 12m response to a control command can be stored in the non-volatile element 1k4 3 and capacitive coupling is also provided to, when it is desired by operating appropriate circuit elements, to conduct the contents of the non-volatile floating gate element, m in the volatile static RAM cell element 12. The memory contents of the static RAM cell 12 and the non-volatile element 1h may normally be independent of each other, except for the situation where a spe-30 enzisu overurage command is given. More specifically, the respective memory contents of the RAM cell 10 are not stored in the non-volatile memory element 11 whenever the RAM cell 12 is described using the means for addressing the cell and writing information but rather, the memory content of the static RAM cell becomes only cpge 80 0 0 4 35 10 strokes in the non-volatile element 1 when it issues a specific command "Therg on" the capacitive transfer chain, all this as will be further described below In fact, the non-volatile memory element 1k 5 presents itself to the system as a programmable "shadow HCM".
Zoals is weergegeven in fig. 5 kan de inrichting 10 omvatten een met zes transistors nitgevoerde statische RAM-cel 12 van conventioneel ontwerp, en een niet-vluehtig elektrisch veranderbaar, een zwevende poort omvattend geheugenelement 1H. Het een zwevende 10 poert omvattend geheugenelement iH is van een soort, zoals beschreven in oudere voorstellen.As shown in Fig. 5, the device 10 may comprise a conventional transistor six-transistor static RAM cell 12 of conventional design, and a non-electrically variable, floating gate memory element 1H. The floating memory element iH is of a kind as described in older proposals.
Sen belangrijk onderdeel, van de niet-vluchtige geheugencelccmpo-nent van de onderwerpelijke inrichtingen, is een elektrisch isoleerbare hulpspanningseiaktrcde, die zich binnen het substraat en nabij 15’ het substraatoppervlak, grenzend aan een zwevende poort, en welke elektrode met betrekking tot het substraat van het tegengestelde geleidbaarheidstype is. De hulpspanningsslektrode kan zijn ondergebracht in het gebied, dat zich gedeeltelijk bevindt onder een wis/opslagelsktrode, waarbij van elk. gescheiden deer een oxyde, 20 een en ander zodanig, dan deze hulpspanningselektrode zich bevindt onder zowel de zwevende poort alswel de wis/opslagelektrode. Aangezien, de hulpspanningselektrode van een geleidbaarheidstype is, tegengesteld aan dat van het substraat, kan deze elektrode van het substraat elektrisch worden geïsoleerd door pn-overgangwerking als 25 gevolg van de invloed van een in de keerriehting werkzame hulp- spanning, waarbij middelen, waardoor de hulpspanningselektrode aldus wordt geïsoleerd, de inrichtingen kunnen worden geïncorporeerd. Het is een primaire functie van de hulpspanningselektrode cm gedurende de elektroneninjectie in (gedurende een schrijfcyclus) en 30 elektronenemissie vanaf (gedurende een wiscyclus) de zwevende poort, aan deze poort door capacitieve werking een geschikte hulpspanning te leveren.An important part of the non-volatile memory cell component of the subject devices is an electrically insulated auxiliary voltage electrode located within the substrate and near 15 'of the substrate surface adjacent a floating gate and which electrode with respect to the substrate of is the opposite conductivity type. The auxiliary voltage electrode may be located in the area partially located under an erase / storage electrode, each of which. separate an oxide, such that this auxiliary voltage electrode is located under both the floating gate and the erase / storage electrode. Since, the auxiliary voltage electrode is of a conductivity type opposite to that of the substrate, this electrode can be electrically insulated from the substrate by pn junction action due to the influence of an auxiliary voltage acting in the reversing device, whereby means auxiliary voltage electrode is thus insulated, the devices can be incorporated. It is a primary function of the auxiliary voltage electrode cm during the electron injection into (during a write cycle) and electron emission from (during an erase cycle) the floating gate, to supply this gate with a suitable auxiliary voltage by capacitive action.
De potentiaal van de hulpspanningselektrode kan worden bestuurd door middel van een schakeleiement cf inrichting, zoals een zich in 35 het substraat van ie inrichting bevindende transistor, die de hulp- 800 0 4 35 11 ..............The potential of the auxiliary voltage electrode can be controlled by means of a switching element or device, such as a transistor located in the substrate of the device, which supplies the auxiliary 800 0 4 35 11 ............ ..
» 9 spanningselektrode kan verbinden net een bron voor 'net leveren van een voorafbepaalde referentiespanning, vanneer deze transistor geleidend wordt gemaakt. Wanneer net schaksleiement (zoals de schakel-transistor') niet niet-geleidend is, wordt de hulpsoanningselektrc-5 de dusdanig positief ten opzichte van de zich onder de zwevende poort bevindende programmeerelektrode, dat elektronen door tunnel— werking vanaf de programmeerelektrode naar de zwevende poort zullen bewegen, als gevolg waarvan de potentiaal van deze zwevende poort wordt veranderd in een meer negatieve potentiaal. Deze door toevoer 10 van elektronen teweeg gebrachte verandering van de potentiaal van de zwevende elektrode in negatieve zin, kan werden waargenomen door geschikte" sensermiddelen, zoals een MCS-transistor. Op soortgelijke wijze kan de wis/opslagslektrode, die de zwevende poort tenminste· gedeeltelijk overlapt, alsook ten opzichte daarvan is geïsoleerd, 15 op een voorafbepaalde positieve potentiaal worden gebracht, zodat elektronen door tunnelwerking vanaf de zwevende poort naar de wis/ opslagelektrcde zullen bewegen. Cp deze wijze is het negelijk de zwevende poort op een naar verhouding meer positieve spanning te brengen, die kan werden gedetecteerd door geschikte middelen, zoals 20 de als sensor werkzame transistor.9 voltage electrode can connect to a source for just supplying a predetermined reference voltage before this transistor is made conductive. When the switching lead (such as the switching transistor ') is non-conductive, the auxiliary voltage electrode 5 becomes so positive with respect to the programming electrode located below the floating gate that electrons tunnel through the programming electrode to the floating gate will move, as a result of which the potential of this floating gate is changed to a more negative potential. This negative change in the potential of the floating electrode caused by electron supply 10 can be observed by suitable sensor means, such as an MCS transistor. Similarly, the erase / storage electrode comprising the floating gate at least partially overlapped, as well as isolated relative thereto, are brought to a predetermined positive potential, so that electrons will tunnel from the floating gate to the erase / storage electrode in this manner. In this way, the floating gate is negatively at a relatively more positive voltage which can be detected by suitable means, such as the transistor acting as sensor.
Door een fysische vormgeving in het gebied, dat zich bevindt onder ie samenvallende, zwevende poert, hulpspanningseiektrode en substraat, kan ervoor werden gezorgd, dat de geheugeninrichtinger. zich kunnen gedragen als een automatische cel-regulerende eompensa-25 tieketen., teneinde gedurende een schrijf operatie, waarbij elektronen vanaf de programmeerpccrt vloeien naar de zwevende poort, de stroompuls in de gewenste vorm te brengen, wanneer deze naar de zwevende poort wordt overgedragen. Door deze eigenschap is het mogelijk. om de spanning over het tunnelexyde tussen de cnregelmatig-30 heden van de programmeerpoert en de zwevende poert; tot een minimum terug te brengen. Vegers de in hst; oxyde opgesloten ladingen zijn na een relatief groot aantal verkcycli scheer hogere spanningen vereist om ie zwevende poort te beschrijven. De keten geeft voor deze voorwaarde automatisch een compensatie doordat, wanneer zulks 35 vereist is, extra spanning beschikbaar te stellen. Den van de veer- 80 0 0 4 35 12 naamste oorzaken als gevolg waarvan het aantal nuttige cycli hij inrichtingen volgens de onderhavige -uitvinding wordt vergroot, is gegeven door de combinatie van eigenschappen, waarbij tijdens stroon-pulsverming hij overdracht naar de zwevende poort de spanning mini-5 maal is, terwijl estra spanning wordt geïntroduceerd als compensatie voor opgesloten ladingen. Deze eigenschappen zijn verder met een bijzonder compacte struktuur te realiseren, waarbij gebruik wordt gemaakt van de halfgeleidende eigenschappen van de. hulpspannings-elektrcde en de plaatsing daarvan in het oppervlak van de als sub-10 straat fungerende halfgeleider. Wanneer een en ander in een elektrisch .isolerende toestand verkeert, is de hulospanningselektrode werkzaam als een variabele capacitieve koppeling, waardoor het grootste gedeelte van de potentiaal van de wis/opslagelektrode als functie van de potentiaal van de zwevende poort, capacitief wordt 15 gekoppeld met deze zwevende poort. In dit verband wordt de caoaci-tieve koppeling tussen de potentiaal van de wis/opslagelektrode en de zwevende poort gebruikt om tussen de zwevende poert en de pregram-meerelektrode een potentiaal te ontwikkelen, die groet genoeg is om elektronen vanaf de programmeerelektrode ever te dragen naar ie 20 zwevende poort. De capaciteitswaarde van de capacitieve koppeling is echter variabel met dien verstande, dat het gedeelte van de potentiaal van de wis/opslagelektrode, dat is gekoppeld mep de zwevende poort afneemt, naarmate de potentiaal van de zwevende poort afneemt, waarbij deze capaciteit meer in het bijzonder afneemt nasr-25 mate beo verschal tussen de potentiaal van de hulpspanningselektrode en die van de zwevende poort toeneemt . De overdracht van vanaf de programmeerelektrode naar de zwevende poort bewerkstelligo derhalve, dat de capacitieve koppeling afneemt en daarmede de overdracht van lading naar de zwevende poort.The memory device can be caused by a physical shaping in the area, which is under the coincident floating pointer, auxiliary voltage electrode and substrate. behave like an automatic cell-regulating e-compensation circuit, in order to shape the current pulse into the floating gate during a write operation in which electrons flow from the programming device to the floating gate. This property makes it possible. to adjust the voltage across the tunnel oxide between the regularities of the programming run and the floating run; to a minimum. Sweepers in hst; oxide trapped charges require higher voltages after a relatively large number of traffic cycles to describe the floating gate. The circuit automatically compensates for this condition by providing additional voltage when required. The main causes of the spring which increase the number of useful cycles in the devices of the present invention are due to the combination of properties, during transfer pulse inhibition, transfer to the floating gate. voltage is mini-5 times, while voltage is introduced as compensation for trapped loads. These properties can furthermore be realized with a particularly compact structure, in which use is made of the semiconducting properties of the. auxiliary voltage electrode and its placement in the surface of the substrate semiconductor. When this is in an electrically insulating state, the high voltage electrode acts as a variable capacitive coupling, capacitively coupling most of the potential of the erase / storage electrode as a function of the floating gate potential. floating gate. In this connection, the caoactive coupling between the potential of the erase / storage electrode and the floating gate is used to develop a potential between the floating poert and the pregram lake electrode, which is sufficient to carry electrons from the programming electrode to ie 20 floating gate. However, the capacitance of the capacitive coupling is variable provided that the portion of the potential of the erase / storage electrode coupled to the floating gate decreases as the potential of the floating gate decreases, more particularly this capacitance the rate decreases between the potential of the auxiliary voltage electrode and that of the floating gate increases. Therefore, the transfer from the programming electrode to the floating gate causes the capacitive coupling to decrease and thereby the transfer of charge to the floating gate.
30 Zoals is aangegeven in de figuren is de cslsoruktuur van de in richting 10 gevormd cp een mcnckrisoallijn, p-type silicium vafel subsoraat 11, dat bij de illustratieve uitvoeringsvorm 10 een acceptordeteerniveau kan hebben met een grootte in het gebied van ongeveer 1 x 10 tot ongeveer 1 x 101° atomen/cm"3. Grenzend aan 35 het substraat is een elektrisch geïsoleerde polysiliciumzwev^d® 30 0 0 435 13 poort 2 aangebracht, die capacitief is gekoppeld met een zich m het substraat 11 bevindende hulpelsktrcde 7· De m hen suostraat 11 gevormds hulpspanningselektrcde 7 heeft een geleideaarheidstype , dat men betrekking tot dat van het substraat 11 tegengesteld is en 5 bij de uitvoeringsvorm 10 kan deze elektrode een dcnorveroncreinc.-gingsniveau hebben in het gebied van ongeveer 1x10 atomen/om"'. De hulpspanningselektrode 7 kan onder toepassing van conventionele fabricagetechnieken, zoals diffusie of ionenimplantatie vorden vervaardigd en kan bij de geïllustreerde uitvoeringsvormen zijn uit-10 gevoerd met een dikte van ca. 1 micron door toepassing van ionen-implantatia bij een donorverontreiniging met een implantatiedicht-heid van 1 x 10^ tot 1 x 10^ atomen/cm2.As indicated in the figures, the structure of the device 10 formed in a direction 10 is a microcrystalline, p-type silicon wafer subsorate 11, which in the illustrative embodiment 10 may have an acceptor detector level ranging from about 1 x 10 to about 1 x 101 ° atoms / cm 3. Adjacent to the substrate is an electrically insulated polysilicon float® 30 0 0 435 13 port 2, which is capacitively coupled to an auxiliary section 7 located on the substrate 11 · The m Their auxiliary voltage electrode 7 formed in the substrate 11 has a conductivity type which is opposite to that of the substrate 11, and in the embodiment 10, this electrode may have a level of radiation in the range of about 1x10 atoms. The auxiliary voltage electrode 7 can be fabricated using conventional manufacturing techniques, such as diffusion or ion implantation, and in the illustrated embodiments, may be of about 1 micron thickness by using ion implants in a donor contamination having an implantation density of 1 x 10 ^ to 1 x 10 ^ atoms / cm2.
De variabele capacitantie van een elektrode ten opzichte van een depletiegabied kan worden voorgesteld als een functie van de 15' potentiaal tussen de elektrode en het substraat (Boyle h Smith (1970)., ''Charge Coupled Semiconductor Devices", Bell System Technical Journal} ^0, blz. 537 - 593), waarbij in de weergegeven uitvoeringsvorm de variabele capacitantie CC2 van de zwevende poort 2 ten. opzichte van de hulpspanningselektrcde 7 met een goeds 20 benadering kan worden geschreven als : « CC2= ƒ.........~2C' ' -The variable capacitance of an electrode relative to a depletion region can be represented as a function of the 15 'potential between the electrode and the substrate (Boyle h Smith (1970).,' Charge Coupled Semiconductor Devices, 'Bell System Technical Journal} ^ 0, pp. 537 - 593), wherein in the illustrated embodiment the variable capacitance CC2 of the floating gate 2 relative to the auxiliary voltage electrode 7 can be written with a good approximation as: «CC2 = ƒ ..... .... ~ 2C '' -
Vl + °QVl + ° Q
3 2 waarin C de maximumcagaciteitswaarde ^per cm )van de condensator3 2 where C is the maximum capacitance value ^ per cm) of the capacitor
OO
gevormd door ie naburige oppervlakken van de zwevende teert 2 ,formed by the adjacent surfaces of the floating tar 2,
welke capaciteitswaarde is te definiëren als c KNwhich capacity value can be defined as c KN
oc c = — en 3 = o-2-5· 25 0 moc c = - and 3 = o-2-525 0 m
v_Cv_C
waarin £ de diëlektrische constante van het silicium dioxydegebied 5 tussen de zwevende poort 2 en de hulpspanningselektrcde ", χ de dikte van het diëlektrische gebied 5 tussen de zwevende poort 2 en de hulpspanning3elektrode 7, c ie lading van het elektron, Kwhere de is the dielectric constant of the silicon dioxide region 5 between the floating gate 2 and the auxiliary voltage electrode, the thickness of the dielectric region 5 between the floating gate 2 and the auxiliary voltage electrode 7, ie the charge of the electron, K
3 de relatieve diëlektrische constante van silicium en de relatieve diëlektrische constante van het gebied 21, dat eer. scheiding vormt S ö ö 0 4 35 tussen de hulpspanningselektrode T en de zvevende poort 2, N de doteerdichtheid van de hulpspanningselektrode Τ,Δ V de potentiaal Y„, van de hulpsnanringselektrcde 7, verminderd met de peten- ίΐτ tiaal V _ van de zvevende ncort 2, met Δ V oij benadering groter 5 dan nul, en V_ de vlakke bandsuanning voorstellen.3 shows the relative dielectric constant of silicon and the relative dielectric constant of region 21, which honor. S ö ö 0 4 35 separates between the auxiliary voltage electrode T and the seventh gate 2, N the doping density of the auxiliary voltage electrode Τ, Δ V forms the potential Y „, of the auxiliary string ring electrode 7, less the potential V φΐτ potential of the seventh ncort 2, with Δ V oij approximation greater than zero, and V_ represent the flat belt scanning.
Γ\ΰΓ \ ΰ
De eapacitantie CC2. kan derhalve variëren vanaf een vaarde die vrijvel gelijk is aan 0^ (een constante) voor zeer hoge doteer-diehtheden (li) tot vrijvel nul voor zeer geringe doteerdichtheden ON·)» vaarbij de andere parameters constant zijn. De capaciteits-10 vaarde CC2 vordt derhalve kleiner vanneer de zvevende elektrode 2 elektronen begint te ontvangen en negatief vordt. Wanneer echter Δ 7 kleiner dan nul is, is de eapacitantie CC2 vrijwel op zijn Gebrekkelijk constante, maximale vaarde C .The eapacitance CC2. can therefore vary from a value that is free-sheet equal to 0 ^ (a constant) for very high doping densities (li) up to zero-free-sheet for very low dopant densities ON), while the other parameters are constant. The capacitance 10 value CC2 therefore decreases as the seventh electrode begins to receive 2 electrons and becomes negative. However, when Δ 7 is less than zero, the apacitance CC2 is almost at its Relatively constant, maximum value C.
oO
De variabele eapacitantie CC2 is bepalend voor de besturing van 15 de spanningskoppeling tussen de zvevende poort 12 en het gebied van. de hulpspanningselektrode 7, en het potentiaalverschil tussen de programmeerelektrode en de zvevende poort, vaardccr de tunnel-stroem vordt aangedreven, kan derhalve met voordeel worden bestuurd door een regeling van de doteerdichtheid in de hulp spanning s ei ek-20 trode.The variable capacitance CC2 determines the control of the voltage coupling between the seventh gate 12 and the region of. the auxiliary voltage electrode 7, and the potential difference between the programming electrode and the seventh gate, which drives the tunnel current, can therefore be advantageously controlled by controlling the dopant density in the auxiliary voltage electrode.
De "geillustreerdevrij toegankelijke geheugencei 12 is een conventionele-MOS HAM’uitvoering met tvee kruiselings gekoppelde statische inverteerketens, die zijn gecombineerd tot een statisch, zes- transistoren omvattend flip-flop geheugens!ament. In dit ver-25 band vordt opgemerkt, dat het RAM-element 12 de kruislings gekoppelde flip-flop transistoren 27 en 23 omvat, die respectievelijk via de desbetreffende dataknooppunten 29 en 30 zijn verbonden met de depletie-optrektransistoren 31 en 32. De flip-flop transistoren 27 en 28 zijn verbonden met de aardaansiuiting terwijl de depletes-30 optrektransistoren 31 en 32 zijn verbonden met de HAM-energievoe-dingsaansiuiting Vee. Teneinde in de in zijn totaliteit genomen geheugenconfiguratie, vaarvan de inrichting 10 deel uitmaakt, te beschikken over een keuzemogelijkheid, zijn ie "X"-keuzetransistcren 33 en 3^ (rij- of voordkeuze) eveneens verbonden met de datakneop-35 punten 29 en 30. De in een configuratie van cellen voorkomende cel 80 0 0 4 35 15 12 Va·» worden gekozen doer het aanleggen ran een potentiaal 7cc aan de poort van een van de X-adrestransistoren 33, 3¼ en een van de Y-adreslijnen {kolen], die zijn verbonden net de complementaire data-uitgangsknooppunten 35, 3ó, als gevolg vaarvan de X-adres-5 transistor geleidend wordt, waardoor, zoals bij de werking en constructie van een conventioneel RAM het geval is, de flip-flop knooppunten van de geadresseerde cel 12 worden verbonden met de "bit"-lijnen X en Y van de geheugenconfiguratie.The "illustrated freely accessible memory cell 12 is a conventional MOS HAM" embodiment with two cross-coupled static inverter circuits combined into a static six-transistors comprising flip-flop memories. It is noted in this context that the RAM element 12 comprises the cross-coupled flip-flop transistors 27 and 23, which are respectively connected through the respective data nodes 29 and 30 to the depletion pull-up transistors 31 and 32. The flip-flop transistors 27 and 28 are connected to the ground terminal while the depletes-30 pull-up transistors 31 and 32 are connected to the HAM power supply terminal Vee In order to have a selection option in the overall memory configuration of which the device 10 forms part, ie "X" selection transistors 33 and 3 ^ (row or preselection) also connected to data button 35 points 29 and 30. Cell in a configuration of cells 80 0 0 4 35 15 12 Va · »are selected by applying a potential 7cc to the gate of one of the X address transistors 33, 3¼ and one of the Y address lines {coal], which are connected to the complementary data output nodes 35, 3o, as a result of which the X-address-5 transistor becomes conductive, as with the operation and construction of a conventional RAM, the flip-flop nodes of the addressed cell 12 are connected to the "bit" lines X and Y of the memory configuration.
De geadresseerde cel 12 kan worden afgslezen door de beide 10 "bit"-lijnen via hoogvaardige weerstanden, op de potentiaal Vcc te houden. In afhankelijkheid van de toestand van de flip-flop (ofwel de transistor 27 ofwel de transistor 23 zal geleidend zijn en de andere transistor zal niet-geleidend zijn)zal in de ene of de andere van de "bit"-lijnen stroom vloeien en door het meten van de 15 verschilstroom kan worden afgelaten. De cel 12 kan op conventionele wijze worden beschreven door het adresseren van een cel 12, zoals bij leesoperatie het geval is, en de ene "bit"-lijn te houden op een potentiaal 7cc, terwijl de andere "bit"-lijn wordt gebracht op de potentiaal Yss van het substraat.The addressed cell 12 can be read by keeping the two 10 "bit" lines via potential resistors at the potential Vcc. Depending on the state of the flip-flop (either transistor 27 or transistor 23 will be conductive and the other transistor will be non-conductive) one or the other of the "bit" lines will flow and pass through measuring the difference current can be dropped. The cell 12 can be described in a conventional manner by addressing a cell 12, as is the case in read operation, and keeping one "bit" line at a potential 7cc, while the other "bit" line is applied at the potential Yss of the substrate.
20 Aldus kan de cel 12 via de "voord"-X-transistcren 33, 3½ toe gankelijk worden gemaakt voor data en complementaire data, zoals deze verschijnen in het Y-knooppunt 35 en het Y-knocppunt 36. Conventionele RAM-lees/schrijfoperaties worden derhalve uitgevoerd via de dataknooppunten 35 en 36. De kruislings gekoppelde, statische 25 flip-flop is gevormd door de transistoren Z7, 20, 31 en 32, waarbij complementaire toestanden verschijnen aan de knooppunten 29 en 30 zolang als energie (Vcc} voortdurend wordt toegevoerd aan de aansluiting 26 van de cel 12.Thus, the cell 12 can be made accessible to data and complementary data, as they appear in the Y node 35 and the Y node 36, via the "ford" X transistors 33, 3½. Conventional RAM read / write operations are therefore output through the data nodes 35 and 36. The cross-coupled static flip-flop is formed by the transistors Z7, 20, 31 and 32, with complementary states appearing at the nodes 29 and 30 as long as energy (Vcc} is continuously supplied to the terminal 26 of the cell 12.
Onder toepassing van algemeen bekende cp halfgeleiders toege-30 paste processen en fotciithcgrafische technieken, kan de statische PAM-esl 12 worden vervaardigd. Alhoewel ie weergegeven uitvoeringsvorm 10 illustratief is voor een specifiek ontwerp van een statisch RAM, zal het duidelijk zijn, dat hiervoor andere geschikte ontwerpen kunnen worden gebruikt. Bij de uitvoeringsvorm 10 zijn de tran-35 sistoren 31 en 32 bijvoorbeeld opgenemen in de dstletie—inrichtingen; 80 0 0 4 35 16 bij andere uitvoeringsvormen kunnen deze transistoren echter worden vervangen door geschikt gekozen weerstanden.Static PAM-esl 12 can be prepared using well known cp semiconductor processes and photocyclic techniques. Although the illustrated embodiment 10 is illustrative of a specific design of a static RAM, it will be appreciated that other suitable designs may be used for this. For example, in the embodiment 10, the transistors 31 and 32 are included in the distraction devices; However, in other embodiments, these transistors can be replaced by suitably selected resistors.
Zoals is aangegeven is de RAM—cel gekoppeld met een niet-vluchtig geheugenelement ik. Eet weergegeven niet-vluchtige ceieiement 5 1U omvat een zwevende poort 2, middelen voor het overdragen van elektronen'naar de zwevende poort, en middelen voor het afnemen van elektronen van de zwevende poort. Verder is het celelemer.t 1k uitgevoerd als een automatische, zelf-regulerende keten, die de mogelijkheid heeft om het aantal bruikbare schrijfcycli in het 10 niet-vluchtige element ik te vergroten. De operaties, waarbij elektronen worden cvergedragen naar de zwevende poort teneinde een geheugen! oest and met relatief negatieve potentiaal te doen ontstaan op de zwevende poort, en waarbij elektronen van de zwevende poort worden afgenomen teneinde de geheugen!oestand met een relatief po-15 sitieve potentiaal te doen ontstaan, vormen de basiscperaties voor geheugenopslag in het niet-vluchtige element ik. Lading wordt getransporteerd naar en afgenomen van de zwevende poort door elek-tronentunnelwerking, hetgeen meebrengt, dat vrijwel geen gelijkstroom wordt afgencmen van de voer de trogrammering dienende hoog-20 spanningsvoeding. Het geringe stroomverbruik ten aanzien van de hoogspanningsveeding biedt de mogelijkheid deze spanning ”op-de-ehip" te genereren en betekent een belangrijke vooruitgang op dit gebied van de techniek. De tunneistroemwerking wordt ondersteund door scherpe eilandvormige onregelmatigheden die in het niet-vluch-25 tige element aanwezig zijn, zodat betrekkelijk dikke oxyden kunnen worden toegepast teneinde de tunnelorganen van de cel te scheiden, terwijl desondanks bij aanvaardbare spanningen tunnelstrcmen van betekenis naar en vanaf de zwevende poert kunnen vloeien. Volgens een andere eigenschap van de onregelmatigheden wordt de tunnel-30 stroom met' een zekere voorkeur in hoofdzaak in een enkele richting geleid, waarbij omkering van ie veldrichting geen symmetrisch tweerichting stroom vloeiïngspatroon tot gevolg heeft. Consequentie hiervan is, dat het niet-vluchtige element ik een daarin ingevoerde geheugentoestand vrijwel volledig zal behouden wanneer als ge-35 volg van een leesoperatie of werking van een naburige cel de elek- 80 0 0 4 35 17 tronische lading van bet element 1^ voortijdig en ongewenst wordt afgevoerd. Aangezier. de werking van het geïllustreerde, niet- g—wu.0-...·— ---------o-- -a sr. c.8 vunne—eigenschappen net betrekking tot polysilicium elenenten, die sier. in fvsisch ct-5 zicht bevinden boven het substraat (dat de statische RAM-cel bevat, die grotendeels afhankelijk is van eigenschappen van het substraat), kunnen de statische RAM-cel en het niet-vluchtige elenent onafhankelijk van elkaar worden geoptimaliseerd. Sen dergelijke combinatie van een statische RAM-cel en het niet-vluchtige elenent, kan der-10 halve door talrijke verschillende technologieën op eenvoudige wijse worden toegepast.As indicated, the RAM cell is coupled to a non-volatile memory element I. The non-volatile element 5 1U shown includes a floating gate 2, means for transferring electrons to the floating gate, and means for taking electrons from the floating gate. Furthermore, the cell element 1k is designed as an automatic, self-regulating circuit, which has the ability to increase the number of useful write cycles in the non-volatile element I. The operations where electrons are transferred to the floating gate in order to create a memory! Establishing and generating relatively negative potential on the floating gate, and taking electrons from the floating gate to create the memory state with a relatively positive potential, are the basic memory storage capacities in the non-volatile element I. Charge is transported to and taken from the floating gate by electron tunnel action, which means that substantially no direct current is consumed from the high voltage power supply. The low power consumption with respect to the high voltage power supply provides the opportunity to generate this voltage "on-the-ehip" and represents an important advance in this field of technology. The tunne-tuned operation is supported by sharp island-shaped irregularities that occur in the non-volatile 25 Some elements are present so that relatively thick oxides can be used to separate the tunnel members from the cell, yet significant tunnels can flow to and from the floating base at acceptable stresses. Current with a certain preference is directed substantially in a single direction, inversion of the field direction does not result in a symmetrical bi-directional flow flow pattern, the consequence of which is that the non-volatile element I will retain a memory state entered therein almost completely if -35 follow from a reading operation o The operation of a neighboring cell discharges the electronic charge of the element 1 prematurely and undesirably. Pleasure. the effect of the illustrated, non-g-wu.0 -... · - --------- o-- -a sr. c.8 fine-properties with regard to polysilicon elements, which are ornamental. in phsisch ct-5 view above the substrate (which contains the static RAM cell, which depends largely on substrate properties), the static RAM cell and the non-volatile element can be optimized independently. Thus, with such a combination of a static RAM cell and the non-volatile element, numerous different technologies can be applied in a simple manner.
de capaci--eve koppeling oetreft is een van de knoonnunten 29 van de RAM-cel 12 via een capacities'1 ketenelenent 23 net een eapac ^ u e * - s vaar de Ά en een transistor 3, catacitief gekotoeld net 1p net n.u.et—/—uen^-ge geheugens—enent it. net comrlenentaire dataknoot-punt 30 is op soortgelijke wijze capacities'* gekoppeld net het niet-vluchtige element 1k door nidael van de transistor 20 en het cara—.· citieve ketenelenent 17 net een capaciteitswaarde 02. Se verschillende andere koppelelenenten van de keten sullen in het onder-20 staande nader gedetailleerd werden behandeld; het is echter van belang op te nerken, dat de statische RAM-cel 12 uitsluitend capa-citief is gekoppeld net hst niet-vluchtige element 11. Door de koppeling net het niet-vluchtige elenent 1ï worden de flin-flot dataknooppunten 29 of 30 niet belast door een onbalansgelijkstrcon, 25 zodat, de statische PAM—cel 12 in de rusttoestand in een balans-ooes-ann terkeert. zulks betekent een belangrijke verbetering ten opsic.iwe /an de bekende techniek, welke verbetering leidt tot een veroetermg ten aansien van ae bedrijfstoleranties. De in de inrichting 10 ooegepaste elektrodestruktuur en struktuur van de zwe-30 vende poort zijn weergegeven in fig. 1, terwijl fig. 2 illustratief is voor een vereenvoudigd topografisch overzicht van de RAM-cel 12 en net. meu-vluchtige elenent lii, waarbij de diverse componenten vaa de statischs HAM-cel 12 en de niet-vluchtige, elektrisch veranderbare component van de inrichting 10, ssnen net ae bijpassende 35 * · — v-JV- -fn^w-.igen van de diverse transistoren en canacitieve 80 0 0 435 18 elementen, zijn weergegeven. In de fig. 3 en 4 zijn dwarsdoorsneden weer5egeven van gekozen elementen van de in fig. 2 veergegeven corn— aGfw-6, en nada« een oroces*^,af7° "ο^^ de ^aor*1 cag* d° ΐ·»·'—*? v,mg, aie nona_iter wordt aangeduid als "source-drain doting" t heeft plaats gevonden, waardij additionele, dielektrische en metal-j-iene ragen worden toegepast om de inrichting onder toepassing van conventionele procestechnieken en ontwerp van configuratie, te voltooien. De struktuur en werking van het niet-vluchtige element 14 i-xjn m hun algemeenheid reeds in andere voorstellen "beschreven, 10 waarbij verschillende additionele elementen de kopteling vormen met de statische RAM-cel 12. Bij de voorkeursuitvoeringsvorm 10 zijn bij de zabrieage van het niet-vluchtige element 1k drie lagen 50, o2 en 5¾ van polysilicium toegepast in combinatie met diverse suostraatelementen en als scheidingsmedium fungerende diëlektrika.the capacitive coupling is one of the nodes 29 of the RAM cell 12 via a capacitance 1 chain element 23 with just a capacitance to the Ά and a transistor 3, catacitatively coupled with just 1 net. / —Un ^ memories — enent it. The comrlenentary data note point 30 is similarly coupled with capacitances with the non-volatile element 1k through nidael of the transistor 20 and the characteristic circuit element 17 with a capacitance value 02. The various other coupling elements of the chain will the following have been discussed in more detail; it is important to note, however, that the static RAM cell 12 is coupled only capa-citically with the non-volatile element 11. By coupling with the non-volatile element 1ï, the flin-flot data nodes 29 or 30 are not loaded by an unbalance DC voltage, 25 so that the static PAM cell 12 in the quiescent state turns into a balance state. This represents a significant improvement over the prior art, which results in an improvement in terms of operating tolerances. The electrode structure and structure of the floating gate used in the device 10 are shown in Figure 1, while Figure 2 illustrates a simplified topographic overview of the RAM cell 12 and net. meu-volatile elenent lii, in which the various components of the static HAM cell 12 and the non-volatile, electrically changeable component of the device 10, just match the matching 35 * -v-JV- -fn ^ w-.igen of the various transistors and canacitive 80 0 0 435 18 elements are shown. Figures 3 and 4 show cross-sections of selected elements of the corn-aGfw-6 shown in Figure 2, and after «an oroces * ^, af7 °" ο ^^ de ^ aor * 1 cag * d ° ΐ - »- *, v, mg, a nona_iter is referred to as" source-drain doting "t has occurred, with additional dielectric and metal-jine feeds being applied to the device using conventional process techniques and design of configuration, to be completed. The structure and operation of the non-volatile element 14 is generally described in other proposals, "wherein several additional elements interface with the static RAM cell 12. In the preferred embodiment 10 In the zabrieage of the non-volatile element 1k, three layers 50, o2 and 5¾ of polysilicon have been used in combination with various suostraat elements and dielectrics acting as separating medium.
15 Alhoewer de geïllustreerde inrichting 10, waarvan de niet-vluchtige cel 14 deer uitmaakt, is gefabriceerd onder toenassing van n—kanaal MOS-technologie, kunnen andere fabricagetechnieken en ontwerpmethoden eveneens worden toegeuast.Although the illustrated device 10, which constitutes the non-volatile cell 14, is manufactured using n-channel MOS technology, other manufacturing techniques and design methods may also be employed.
Het geïllustreerde niet-vluchtige element (zoals weergegeven 20 in de «.ig· 2 — 4) is vervaardigd op een p—type silicium substraat 11, dat verder een hulpspanningselektrode 7, waarvan het geleid-baarhei&stype tegengesteld is aan dat van het substraat 11, omvat. De hulpspanningseleictrode kan onder toepassing van conventionele technieken, zoais diffusie of ionenimplantatie, worden gevormd.The illustrated non-volatile element (as shown 20 in the FIG. 2-4) is made on a p-type silicon substrate 11, which further has an auxiliary voltage electrode 7, the conductivity of which is opposite to that of the substrate 11 , includes. The auxiliary voltage electrode can be formed using conventional techniques, such as diffusion or ion implantation.
25 Een thermiscn ozyde it, dat men door toepassing van conventionele technieken laat aangroeien tot een dikte van ongeveer 12C00 £, is voor celisolatiedoeleinden op het substraat 11 aangebracht. Dit osyde wordt vervolgens geëtst in de gebieden waar zich de zwevende poort en het niet-vluchtige element bevinden, en opnieuw geoxydeerd, 30 ter vorming van dunnere cxydelagen 5 en 6, die dienen om het substraat dielektrisch te isoleren ten opzichte van de drie achtereenvolgens neergeslagen, gecciiL igureerde (door toepassing van conventionele fotclithografische technieken), in geëtste en gecxydeerde polysilicium lagen, die de programmeerelektrode 1 , de zwevende 35 poort 2, de wis/cpslagelektrode 3 en andere ketenelementen en ver- 80 0 0 4 35 Λ3 bind i ng 31e idinger, vorder.. s thermische cor'd er p er. 6, die als scheiding fungeren tussen de ?~lysilicium lager, er het substraat, nan men doer toeoasg·'"·*'^ vat corvemorels technieken later aan— groeier, tot eer di:-;te var ongeveer 1000 X, roads bij de geillustreer-5 de uitvoeringsvorm bet geval is. De vaarden var de srbstraardatering en de emydedikte onder de stuurpoorten var de verschillende transistoren, coals korp-l~tarsister 3, kunnen vorden gekozen men het oog op het verkrijg011 vaJa 00u gevenste dreapelspanning , een en ander volgens conventionele ontwerptechnieken, waarbij de roert 10 van de transistorsn reals de transistor £ kan vorden gevormd uit elke polysilicium laag, die consistent is net het ontwerp van de cel.A thermal oil, which is allowed to grow to a thickness of about 120 ° C by using conventional techniques, has been applied to the substrate 11 for cell isolation purposes. This osyde is then etched in the areas where the floating gate and the non-volatile element are located and reoxidized to form thinner oxide layers 5 and 6 which serve to dielectrically isolate the substrate from the three successively deposited , adjusted (using conventional photclithographic techniques), in etched and oxidized polysilicon layers, which bind the programming electrode 1, the floating gate 2, the erase / beat electrode 3 and other circuit elements and 80 0 0 4 35 Λ3 31st iderer, progress .. s thermal cor'd er p er. 6, which act as a separator between the? Lysilicon bearing, the substrate will be added later to grow corvemorels techniques - to the credit of: about 1000 X, roads at the embodiment is the case, the conditions of the srbstar dating and the emyd thickness under the control gates of the different transistors, coals corp-tarsister 3, can be chosen in view of the available threshold voltage, one and a half hours. alternatively, according to conventional design techniques, wherein the stirrer 10 of the transistors can transistors can be formed from any polysilicon layer consistent with the design of the cell.
Be eerste pelysilicium. laag verdt gecxydeerd bij ca. 1000°'C en op de tweede pclysilicius laag wordt een soortgelijke procedure 1 5 toegepast tenemae op de bovenoppervlskken van deze lagen oneffenheden po te vemen, zoals is aangegeven door de begrenzingen van bepaalde gedeelten in de fig. 3 en 1. De aldus gevormde oneffen- ^ cc ii0Q.su fciinneri ββπ gscis;i5ii.ch~hwi.c. iisclDeïi v3.11 es, y x * C Όβ^* ne^ een g0icz.dde-LG.£ casiscreedtss van '^yo λ en een gemiddelde hoog— 20 te van Jo2 ÜL Door deze oneffenheden ontstaan seer sterke velden wanneer relatief geringe spanningen worden aangelegd tussen de overlappende of aan elkaar grenzende pclysilicinm lagen. Wanneer de oneffenheden op een relatief negatieve voorspanning werden gebracht, zijn deze velden voldoende cm de elektronen te injecteren 25 in de relatieve dikke crydelager 12, I3 en bh 'met eer. dikte van 300 — j000 X), terwijl gemiddeld genomen een relatief geringe spanning (bijvoorbeeld 25 V of minder, over het oxyde wordt aangelegd. Wanneer slechts een naburig oppervlak van de pelysilicium lagen oneffenheden heeft, ontstaat een diode-achtig effect, aangezien 30 wanneer de oneffenheden op eer. relatieve positieve hulpspanning morden gebracht, de tunnelwerking van de elektronen vanaf het vlakke oppervlak rist wordt bevorderd. Ir bestaat een skala van mogelijkheden, waarbij nerge—ijme oneffenheden kunnen worden gevormd, zodat men ηιευ beperkt is -et het in, bet voorafgaande daaromtrent omschrs— 35 bi,jzonnare vooroeeln. Deals reeds werd opcemerkt, zijn de ver— 8 0 0 0 4 35 20 schillende polysilicium lagen 50, 52 en -is ie elektroden en de zwevende poort van de inrichting 10 vorsen, ten opzichte van elkaar geïsoleerd door silicium dionvde als diëiektrikum. Zoals is weergegeven in de fig. 2, 2 en l is het overlappende gebied 16, h3, dat zich bevindt tussen de zwevende roert 2 en de programmeer-elektrode 1, het gebied waarin de elektronen vanaf de programmeer-elektrode uitgaande door tunnelwerking via de scheidende oxyaelaag terechtkomen op de zwevende poort, wanneer deze zwevende poort zich op een voldoende hoge relatieve, positieve spanning bevindt.Be first pelysilicon. layer is oxidized at about 1000 ° C and a second procedure is applied to the second layer of silicone, a similar procedure is applied to the top surfaces of these layers to smooth out irregularities, as indicated by the boundaries of certain parts in fig. 3 and 1. The uneven- ^ cc ii0Q.su fciinneri ββπ gscis; i5ii.ch ~ hwi.c. iisclDeïi v3.11 es, yx * C Όβ ^ * ne ^ a g0icz.dde-LG. £ case widths of '^ yo λ and an average height of Jo2 ÜL These irregularities create very strong fields when relatively low voltages are applied. applied between the overlapping or adjacent pclysilicinm layers. When the bumps were brought to a relatively negative bias, these fields are sufficient to inject the electrons into the relatively thick crystal bearing 12, 13 and bh 'with honor. thickness 300-3000 X), while on the average a relatively small voltage (for example 25 V or less) is applied across the oxide. When only an adjacent surface of the pelysilicon has layers of irregularities, a diode-like effect occurs, because when the irregularities are brought to a relative positive auxiliary voltage, the tunneling action of the electrons from the flat surface is promoted, there is a range of possibilities in which uneven imperfections can be formed, so that one is limited -et it in, In the foregoing description of this, special deals have already been noted, the different polysilicon layers 50, 52 and electrodes and the floating gate of the device are 10 relative to each other. isolated from each other by silicon diodide as dielectric, As shown in FIGS. 2, 2 and 1, the overlapping region 16, h3, which is between the floating stirrers 2 and the programming electrode 1, the region in which the electrons from the programming electrode outgoing through tunnel action via the separating oxide layer end up on the floating gate, when this floating gate is at a sufficiently high relative, positive voltage.
Het overlappende gebied 25, dat zich bevindt tussen de wis/opslag-poort 3 en de zwevende poort 2 is het gebied, waarin de elektronen van de zwevende poort uitgaande een tunnelwerking via de scheidende ozydelaag i-2 bewegen wanneer op de poort 2 een relatief positieve spanning van voldoende grootte aanwezig is. De poort 3 overlapt het ^ gebied 7> zodat een koppelcondensator 21 is gevormd met een capaci-tantie CC3 die is bepaald door de grootte van het gebied waar overlapping bestaat en de dikte van de isolatie 6, alsook het spanningsverschil tussen de wis/opslagpoort 3 en de hulpspanningselektrode 7, en de doteerdichtheid IT van de hulpspanningselektrode. De zweven-2q de poort 2 overlapt tevens de hulrspannings elektrode 7, er. vormt een koppelcondensator 22 met een caracitantie CC2, die is betaald door de grootte van het overlappend gebied, de dikte van de isolatie 5> het spanningsverschil tussen de zwevende poort 2 en de huln-spanningselektrode 7 5 en de doteerdichtheid IT. Het gebied 9 is een zwaar gedoteerd standaardgebied, dat normaliter wordt gevormd gedurende de procesfaze, waarbij de bron en afvoergebieden van de verschillende transistoren worden gevormd. Het -capacitieve element 25 met een capacitantie CS, het capacitieve element 10 met een ca-pacitantie Csub, en het capacitieve element 18 met een capacitantie 2q Cp zijn in de figuren als zodanig aangegeven er. zijn uitgaande var. eigenschappen van de verschillende van de strukturele elementen van de inrichting 10 gerealiseerd. In dit verband zij opgemerkt, dat de scheiaingscondensator 23 met een totale capacitantie C1 is gevormd tussen de eerste polysiliciun laag en de derde poiysilicium 2^ laag. Deze condensator in combinatie met de capaciteit van de poort 80 0 0435 21 van de transistor 6 ,bewerkstelligt, dat de spanning van net knooppunt 29 langzamer stijgt dan die van hst knooppunt 3C van de 3AM-cel 12,. ged-urende de cpvarmcvclus,(vanneer tevens energie wordt toegevoerd met de not ent i aal /co,·, voortptestein, nat ae transistor 5 20 niet—geleidend is. 3e condensator 17 met een capacitantie C2 is gevormd tussen de eerste poiysilicium laag en 'net substraatge-bied. De totale capacitantie, zoals gevormd door de canimatie van de condensator C2 en de ooortcapaciteit Tan ae transistor 20, is aanzienlijk groter gedimensioneerd dan de totale capacitanties, 10 zoals gegeven door de condensator 01 en de poortcapaciteit van de transistor 3, teneinde te bereiken, dat gedurende ae op vamp er i od s de spanning in het knooppunt 30 langzamer stijgt dan die van het knooppunt 29. De condensator IS met een canacitantie Cp is gevorma tussen ae uit poiysilicium gevormde zwevende poort var. ae transis-15 tor 20 en de eerste poiysilicium laag 50. Deze condensator vormt een struktuur via velke elektronen vanaf de programmeerelektrode 1 van de eerste polysiiiciumiaag 50 deer tunnelverking -minnen beve-gen naar de zwevende poort 2. Een dergelijke tunnelverking vindt plaats vanneer gedurende de "progrsmneerfaze" êen elektrisch veld 20 met een voldoende hoge sterkte over de condensator 13 vordt ontwikkeld. De viscondensator 25 met een canacitantie CE is gevormd tussen de vis/opslagelektrode 3 van de derde poiysilicium laag 54 en de zvevende poort 2, Deze condensator 25 vormt een struktuur via velke eleutronen vanaf de zvevende uoort 2 door tunnelverking kun— 25 nen bewegen naar de vis/opsiageiektrode 3 (visverking). Een derge-lijke tunnelverking vindt plaats vanneer over de condensator 25 een elektrisch veld met een voldoende hoge sterkte vordt ontwikkeld. Condensator 25 koppelt tevens gedurende de urogranmeerfaze een fractie van de potentiaal met de zvevende poort. De condensator 21 30 me» een capacitance CC3 is gevormd tussen de vis/opslagelektnode 3 e.. de m n-1 cuostraat n-geimplanteerde huipspanningselektrcde 7. i^eze _ond=nsator /ormt via de condensator 22 een elektrische neter— tiaalkoppeimg met de zvevende poort 2, vanneer de transistor 3 niet-geieiaena is. De condensator 22 met een capacitantie CC2 35 is gevormd tussen de ziende poert 2 en het gebied van de in het 8 0 0 0 4 35 22 suosoraat n-geinpisnteerde hulpspannings e i ekt r o d e 7· Wanneer de oransisoor 8 zier in een niet—geleidende toestand bevindt, vordt eleuonscne potentiaal vanaf de vis/opslageiekorode 3 (via de condensator 21) gekoppeld set de hulpspanningselektrcde 7, en hier— 5 na vanaf aeze e_eictrods 7 met de zvevende poort 2 (via de caoaci— tantie 22). Indien aan de elektrode 3 spanning vordt aangelegd, vanneer de transistor 8 zich in een geleidende toestand bevindt, vordt de trolpspanningselektrode 7 op aardpotentiaal gehouden, vaar-tij de capacitaaaie 22 de potentiaal, van de zvevende poort dus-10 danig laag houdt, aat over ae condensator 25 een sterk veld kan ontstaan. De condensator 19 niet een capacitantie Csub is een onge-venste, parasitaire p—n—junctiecondensatcr, die gedurende de pro-granmeerfaze de condensator 22 en de condensator 21 van de vis/ opslagsiektrode 3 ontkoppelt. Deze parasitaire capaciteit dient tot 15 een minimum te vorden teruggebraeht. Zoals eerder verd ongemerkt, is de transistor 3 een transistor die de toestand van de RAM-eel 12 detecteert en die het niet-vluchtige element 1^ instrueert cm in afhankelijkheid van de geheugentoestand van de RAM-cei 12 te "programmeren" of te "vissen", teneinde de geheugentoestand van de 20 RAM-cel te kopiëren. De transistor 20 is een transistor die op zijn beurt de toestand van het niet-vluchtige element lh kan doorgeven naar de RAM-cel 12. De functies van deze capacitanties, de condensator 21, de condensator 22, de condensator 17 en de transistoren 8 en 20, vorden in het onderstaande nader behandeld bij de beschrij-25 ving van de verhing van de cel.The overlapping region 25 located between the erase / storage gate 3 and the floating gate 2 is the area in which the electrons from the floating gate move out of the tunnel through the separating ozone layer i-2 when on gate 2 a relative positive voltage of sufficient magnitude is present. The gate 3 overlaps the region 7 so that a coupling capacitor 21 is formed with a capacitance CC3 determined by the size of the area where the overlapping exists and the thickness of the insulation 6, as well as the voltage difference between the erase / storage port 3 and the auxiliary voltage electrode 7, and the dopant density IT of the auxiliary voltage electrode. The float-2q gate 2 also overlaps the auxiliary voltage electrode 7, er. forms a coupling capacitor 22 with a capacitance CC2, which is paid for by the size of the overlapping area, the thickness of the insulation 5> the voltage difference between the floating gate 2 and the auxiliary voltage electrode 75 and the doping density IT. Region 9 is a heavily doped standard region, which is normally formed during the process phase, forming the source and drain regions of the different transistors. The capacitive element 25 with a capacitance CS, the capacitive element 10 with a capacitance Csub, and the capacitive element 18 with a capacitance 2q Cp are indicated as such in the figures. are outgoing var. properties of the various of the structural elements of the device 10 are realized. In this regard, it should be noted that the separation capacitor 23 having a total capacitance C1 is formed between the first polysilicon layer and the third polyisilicon layer. This capacitor, in combination with the capacitance of the gate 80 0 0435 21 of the transistor 6, causes the voltage of the node 29 to rise more slowly than that of the node 3C of the 3 AM cell 12. During the heating cycle, (as energy is also supplied with the not ent ial / co, · continuity test, the transistor 5 20 is non-conductive. 3rd capacitor 17 with capacitance C2 is formed between the first polymer silicon layer and The substrate area The total capacitance, as formed by the animation of the capacitor C2 and the ear capacitance Tan ae transistor 20, is considerably larger than the total capacitances, 10 as given by the capacitor 01 and the gate capacitance of the transistor 3 , in order to ensure that during ae on vamp, the voltage in the node 30 rises more slowly than that of the node 29. The capacitor IS having a canacitance Cp is formed between ae floating gate formed of polyisilicon var. ae transistor. 15 tor 20 and the first poly-silicon layer 50. This capacitor forms a structure via many electrons from the programming electrode 1 of the first polysilicon layer 50, which protects tunnel mines. to the floating gate 2. Such tunnel junction takes place during the "programming phase" an electric field 20 of sufficiently high strength is developed across the capacitor 13. The fish capacitor 25 with a canacitance CE is formed between the fish / storage electrode 3 of the third polyisilicon layer 54 and the seventh port 2. This capacitor 25 forms a structure via multiple electrons from the seventh hour 2, which can be tunnel-moved. fish / inspection rod 3 (fish refinement). Such tunneling occurs when an electric field of sufficiently high strength is developed across capacitor 25. Capacitor 25 also couples a fraction of the potential to the seventh gate during the urogranmeer phase. The capacitor 21 30 with a capacitance CC3 is formed between the fish / storage leakage node 3 e .. the m n-1 cuostraat n-implanted hull voltage electrode 7. this capacitor forms an electrical network coupling through the capacitor 22 the seventh gate 2, when the transistor 3 is non-geieiaena. The capacitor 22 with a capacitance CC2 35 is formed between the sighted poet 2 and the region of the auxiliary voltage nected in the 8 0 0 0 4 35 22 suosorate n ect red 7 · When the oranizer 8 is in a non-conducting state , the electron scene potential is coupled from the fish / storage code 3 (via the capacitor 21) to the auxiliary voltage electrode 7, and after this from this e_eictrods 7 with the seventh gate 2 (via the caoance 22). When voltage is applied to the electrode 3, when the transistor 8 is in a conductive state, the ripple voltage electrode 7 is kept at ground potential, so that the capacitance 22 keeps the potential of the seventh gate quite low, leaving The capacitor 25 can form a strong field. The capacitor 19 not a capacitance Csub is an undeserved, parasitic p-n junction condensation which decouples the capacitor 22 and the capacitor 21 from the fish / storage electrode 3 during the polymerization phase. This parasitic capacity must be reduced to a minimum. As previously noted, the transistor 3 is a transistor that detects the state of the RAM section 12 and instructs the non-volatile element 11 to "program" or "program" it depending on the memory state of the RAM section 12. fish ", in order to copy the memory state of the RAM cell. The transistor 20 is a transistor which in turn can transmit the state of the non-volatile element 1h to the RAM cell 12. The functions of these capacitances, the capacitor 21, the capacitor 22, the capacitor 17 and the transistors 8 and 20, are discussed in more detail below when describing cellular heating.
Door toepassing van een n-kanaal, silicium poort, drie-pcly-silicium lagen bevattend fabricageproces, is het mogelijk om op economisch verantvoorde vijze een compacte, gemakkelijk te bedienen niet-vluchtige statische RAM-inrichting 10 te vervaardigen, die 30 bijvoorbeeld op microcomputergebied kan vorden gebruikt. Een configuratie van dergelijke geheugeninrichtingen kan vorden toegepast als een conventionele RAM, met een tegen uitvallen van de voeding gegarandeerde data-cpslagcapaciteit (storingsbeveiliging), of als een vluchtige RAM oe gebruiken in combinatie mep een niet-vluchtige 35 ROM. De cel kan ovee onafhankelijke databits opslaan en vel een in 80 0 0 4 35 0*3 de PAM-sectie 12 en een in de niet-vluchtige sectie 14 van elke cel.By using an n-channel, silicon gate, three-pcly-silicon layer manufacturing process, it is possible to manufacture a compact, easy-to-operate non-volatile static RAM device 10, which is for example microcomputer, in an economically sound manner. can be used. A configuration of such memory devices can be used as a conventional RAM, with power failure guaranteed data storage capacity (failure protection), or as a volatile RAM in combination with a non-volatile ROM. The cell can store over independent data bits and fill one into the PAM section 12 in 80 0 0 4 35 0 * 3 and one into the non-volatile section 14 of each cell.
Ί7ü-1- Vjc·-1 p ^ p* -a'y***'*?-! c. i ·“· 5.c*c> u.w RAM-c12 2iilc T3.n de HCM-cel 1^· iszi iTiic,cc£on.9C*eiis sn is/t een m-vluchti-ge opslag niet- noodoakeli.ïnervi^s plaat-s vindt cij elke convent 10-5 r.ele PAK—schrijfcyclus. Daarentegen vindt de nien —vluchtige opslag alleen dan plaats vanneer aan de geheugencor.figuratie een opslag-commando vordt gegeven. Bij PAX-eor.figurat i e s, die uit de inrichtingen, zoals 10 zijn samengesteld, kunnen de configuraties vorden gebruikt als een systeem, vaarmade een PAM-dazapatroon kan vorden 10 ingevoerd in de corresponderende niet-vluchtige, een zvevende poert omvattende elementen. In dit verband zij ongemerkt, dat het corresponderende, niet—vluchtige elementgedeelte van de configuratie kan fungeren ais een elektrisch te veranderen, uitsluitend afleesbaar geheugen fp.QM). Het niet—vluchtige element li zal eenvoudigheids— 15 halve in de volgende beschrijving vorden aangeduid als een PGM.Ü7ü-1- Vjc -1 p ^ p * -a'y *** '*? -! c. i · “· 5.c * c> your RAM-c12 2iilc T3.n the HCM cell 1 ^ · iszi iTiic, cc £ on.9C * isis n / t an m-volatile storage non-emergency. Inervis plates find every convention 10-5 entire PAH write cycle. On the other hand, the n-volatile storage only takes place when a storage command is given to the memory configuration. In PAX configurations composed of the devices, such as 10, the configurations can be used as a system, allowing a PAM daza pattern to be introduced into the corresponding non-volatile, seventh power comprising elements. In this regard, it should be noted that the corresponding, non-volatile element portion of the configuration may function as an electrically changeable, only readable memory (fp.QM). The non-volatile element li will be referred to as a PGM for simplicity in the following description.
Aangezien data kunnen vorden ongeslagen in het niet—vluchtige P0M-element ll voor toekomstige terugroep naar de PAK—cel 12, kan een-dergeiijke data-cpslagfunetie gevenst zijn voor het geval, dat de energietoevoer in zijn geheel uitvalt of in andere omstandigheden, 20 vaartii bil gebruik van een conventionele PAM de daarin ongebergen data onvermijdelijk verloren zouden gaan.Since data may be unbeaten in the non-volatile PO element 11 for future recall to the PAH cell 12, such data storage function may be helpful in the event of a complete power failure or other conditions. When using a conventional PAM the data contained therein would inevitably be lost.
6Π *hovendien keO Η,Αί—^edeedc^s *12 eiz ks“ P.CM—gec.esl.v6 *! — van de cel met betrekking tot elkaar "transparant" zijn, kan de PAM—sectie in hoofdzaak onafhankelijk van de datatcestand van de 25 ROM-sectie vorden bedreven. Wegens deze eigenschap en de omstandig heid, dat de PAM-sectie de verkelijke datatoestand van de POM-sectie bij herstel van de voedingsenergietoevoer overneemt, kan een arbitrair startprogramma, zoals dat normaliter is opgeslagen in mas-kerprcgrsmmeerbare ROM—inrichtingen, automatisch vorden ingevoerd 30 in de PAM-configuratiesectie van een geheugenconfiguratie, samengesteld uit inrichtingen 1C, vanneer de toevoer van energie voor het systeem vordt hervat. De ongeslagen data of het programma van de ROM kunnen vrij vel oneindig lang ten behoeve van terugroep naar de corresponderende PAM-celler. vorder, vastgehouden. Wanneer de in-35 richting 10 in varking is en energie met een potentiaal Tcc vordt 80 0 0 4 35 2h toegevoerd, aan de RAM-cel "2, kan de geheugentoestand van de statische RAM-sectie 12 vonden overgedragen naar de ROM-sactie Ik, door een enkele cpslagpuls van ca. 25 V aan de vis/cpslagelektrode 3 toe te voeren net gebruikmaking van geschikte stuurketenvocrzie-5 ninger. (niet veer gegeven, die al aan niet in de chin kannen zijn geïncorporeerd. Wanneer de energietoevoer voor de RAM—cel 12 vordt afgebroken, houdt de ROM ik de data vrijwel oneindig lang vast, of totdat de toestand daarvan vordt veranderd. Wanneer de voedings-energie (Vcc) opnieuw wordt toegevoerd aan de statische RAM 12, 10 neemt deze de data van het ROM-gedeeite 1k automatisch en niet-destruktief over. De RAM 12 onthoudt derhalve de toestand, zoals geldend was toen de voedingsenergie werd afgebroken, of meer in bet bijzonder onthoudt deze RAM de toestand, zoals aanwezig was, toen de 25 V opslagccmnandopuis voor het laatst plaat vond.6Π * moreover keO Η, Αί— ^ edeedc ^ s * 12 eiz ks “P.CM — cedesl.v6 *! - of the cell are "transparent" to one another, the PAM section can operate essentially independently of the data state of the ROM section. Because of this property and the fact that the PAM section adopts the preferred data state of the POM section upon restoration of the power supply, an arbitrary startup program, such as is normally stored in maskable ROM devices, may be automatically entered. in the PAM configuration section of a memory configuration, composed of devices 1C, before the power supply to the system is resumed. The unbeaten data or the program from the ROM can be free indefinitely for recall to the corresponding PAM celler. progress, held. When the -35 direction 10 is in pig and energy with a potential Tcc is supplied to 80 0 0 4 35 2h, to the RAM cell "2, the memory state of the static RAM section 12 can be found transferred to the ROM operation I, by applying a single pulse of approximately 25 V to the fish / pulse electrode 3, using appropriate control chain vibrator (not given spring, which are already incorporated in the chins). RAM — cell 12 is aborted, the ROM I holds the data for almost indefinitely, or until its state is changed.When the power supply (Vcc) is fed back to the static RAM 12, 10 it takes the data from the ROM section 1k automatic and non-destructive, so the RAM 12 remembers the state as it was when the power was cut off, or more specifically, this RAM remembers the state as it was when the 25 V storage power supply was last p found late.
15 In de In de bedrijfstoestand zal. het knooppunt 29 van de bi- stabiele EAM-cel 12 ofwel een hoge ofwel een lage elektrische potent laait o est and hebben aangenomen, terwijl het knooppunt 30 de tegengestelde elektrische notentiaaltoestand heeft. De capacitieve koppeling tussen de RAM-cei 12 en het niet-vluchtige element Ik 20 is aangetast om de geheugentoestand van de cel 12 te kunnen detecteren, waarbij, uitgaande van een dergelijke detectie, wordt vastgesteld of elektronen moeten worden geïnjecteerd in de zwevende poort 2 of elektronen van de poort 2 moeten worden afgenomen teneinde de geheugentoestand van de RAM—cel 12 over te kunnen nemen. In dit 25 verband zij ongemerkt, dat wanneer bet knooppunt 29 zich cp een hoge potentiaal bevindt, de transistor IS geleidend is, waarbij via de afvoer van de transistor 5 de relatief grote plaat (n-type) van de condensatoren 21 en 22 met aarde wordt gekoppeld. Indien de op-slagpuls van'ca.25 V vordt aangelegd aan de wis/opslagelektrode 3, 30 zal over de condensator 25 een elektrisch veld ontstaan, dat voldoende sterk is em te beverkscèiligen, dat elektronen vanaf de zwevende poort 2 door tunnelverking naar de elektrode 3 bewegen. De zwevende poort 2 is opzijn beurt de poert van de transistor 20. Indien nu voor de gehele keten 10 de energietoevoer uitvalt {alle 35 voedingsspanningen verdwijnen) en vervolgens de RAM-voedingsspanning 80 0 0 4 35 25 7c c vordt hersteld tot ongeveer 5 7, zal de toestand var. het niet-vluchzige element 1^* vorder, overgedragen naar de EAM-cel 12. In dit verhand zij ongemerkt, dat de dspletiebelaszingtransiszcran 3 1 Q O ί T — vt/j λ V»“ ν'i- £,·*-. ~ C * r* cl'** — ** cc** T“ _ I j __w** —*+* »*· — SA1.W—* — ^ ---- —> ^ — *- -«»/—1-» Vw 5 verhogen. Aangezien de transistor 20 echter geleidend is Ode pcoro daarvan is positief opgelader.) en aangezien de capacizartie van het knooppunt 30 in combinatie mee de capacioartie C2 van ie condensator 17 vermeerderd met de pocrteapaciteit van de transisoor 20 groter is dan de eapacitantie van het knooppunt 2Q in ccnbina-10 tie met de capacioanoie CJ van de condensator 23» vermeerderd met de pocrteapaciteit van de transistor 3, zal bij de geïllustreerde uiovoeringsvcrm de potenoiaal van het knooppunt 30 langzamer aangroeien dan die van het knooppunt 29» vanneer het knooppunt 29 een potentiaaivaarde heeft bereikt van ongeveer 1 7, vaartij de krui- 15 selings gekoppelde versoerker in verking zal komen en de pooentiaal van het knooppunt 29 hoog en die van het knooppunt 30 laag doeo vorden. Wanneer daarentegen de octentiaal van heo knooppunt 29 in eerste aanleg laag is, is de transistor 8 uitgeschakeld 'niet-ge-leidend), en as relatief grote n—inversisolaat van de condensatoren 20 21, 22 van de hulpspanningselektrode 7, zal zvevend zijn. Indiër.15 In the In the operating state. the node 29 of the bi-stable EAM cell 12 has assumed either a high or a low electric potential, while the node 30 has the opposite electric notional state. The capacitive coupling between the RAM cell 12 and the non-volatile element Ik 20 is compromised in order to detect the memory state of the cell 12, whereby, based on such detection, it is determined whether electrons are to be injected into the floating gate 2 whether electrons must be taken from gate 2 in order to take over the memory state of RAM cell 12. In this connection it should be noted that when the node 29 is at a high potential, the transistor IS is conductive, the relatively large plate (n-type) of the capacitors 21 and 22 having earth through the drain of the transistor 5. is linked. If the storage pulse of approximately 25 V is applied to the erase / storage electrode 3, 30, an electric field will be generated across the capacitor 25 which is sufficiently strong to shield electrons from the floating gate 2 by tunneling. move electrode 3. The floating gate 2 is in turn the base of the transistor 20. If now the power supply for the entire circuit 10 fails (all 35 supply voltages disappear) and then the RAM supply voltage 80 0 0 4 35 25 7c c is restored to approximately 5 7 , the condition var. the non-volatile element 1 ^ * progress, transferred to the EAM cell 12. It should be noted in this note that the split load transiszcran 3 1 Q O ί T - vt / j λ V »“ ν'i- £, * -. ~ C * r * cl '** - ** cc ** T “_ I j __w ** - * + *» * · - SA1.W— * - ^ ---- -> ^ - * - - « »/ —1-» Increase Vw 5. However, since the transistor 20 is conductive, the pcoro thereof is positively charged.) And since the capacitance of the node 30 in combination with the capacitance C2 of the capacitor 17 increased by the capacitance of the transistor 20 is greater than the capacitance of the node 2Q. in conjunction with the capacitance CJ of capacitor 23 plus the capacitance of transistor 3, at the illustrated embodiment, the potential of node 30 will grow slower than that of node 29 when node 29 has a potential value. Reached about 17, the cross-coupled verso corer will descend and the potential of node 29 becomes high and that of node 30 becomes low. On the other hand, when the octagonal of the node 29 in the first instance is low, the transistor 8 is turned off (non-conducting), and as relatively large n-inverse isolate of the capacitors 20, 22 of the auxiliary voltage electrode 7 will be seven. Indian.
een opslagpuls van ongeveer 25 7 vordo aangelegd aar. de vis/’opslag-elekorode 3, zal de coneensaoor 2" via de oor.densaoor 22 potentiaal koppelen met de zvevende poert 2. Tevens zal een gedeelte var. de cpslagspanningspuls van 25 7 via de condensator 25 vorder, gekoppeld 25 met de zvevende pocro 2. Het netoo-effeco is, dat over de condensator 13 een veld oeveeg vordt gebracht, dao soerk genoeg is cm ze bewerkstelligen, dat vanaf de programmeerelekzrode 1 elektronen door tunr. elver king in de zvevende poort 2 te vegen, vaarbij deze zvevende poort negatief vordt geladen. Wanneer de zvevende poort 30 negatief is, zal de transistor 2C uitgeschakeld zijn (niet-geleidend ).a storage pulse of about 25 7 applied previously. the fish / storage electrode 3, the condenser 2 "will couple potential via the ear 22 with the seventh pointer 2. Also, a portion of the storage voltage pulse of 25 will progress through the capacitor 25, coupled 25 to the seventh pocro 2. The net-effeco is that a field is swept over the capacitor 13, so that it is sufficiently strong that they effect that from the programming electrode 1 electrons are swept by tuner elvation in the seventh port 2, thereby matching this seventh gate negative is charged When the seventh gate 30 is negative, transistor 2C will be turned off (non-conductive).
Voor de gehele keten kar. vervolgens de energietoevoer vegvallen er. daarna kan de voedingsspanning 7cc vorder, hersteld. Evenals in net voorafgaande geval zullen de zransistoren 31 en 32 de neiging 35 hebben om de potentialen van de knooppunten 29 er. 30 omhoog te 80 0 0 4 35 2o brengen. In dit geval is echter de capaciteitie van het knooprunt -9 vermeerderd met de eapacitantie Cl van de condensator 23, vermeerderd met de poortcapaciteit van de transistor 5, groter dan de eapacitantie van het knooppunt 30 (transistor 2C is uitgescrake"'d'1.For the entire chain cart. then the energy supply drops there. after that, the power supply voltage 7cc can be restored. As in the previous case, the transistors 31 and 32 will tend to erase the potentials of the nodes 29. 30 up to 80 0 0 4 35 2o. In this case, however, the capacitance of the node -9 plus the capacitance C1 of capacitor 23 plus the gate capacitance of transistor 5 is greater than the capacitance of node 30 (transistor 2C is "1").
5 Het knooppunt 3C tal derhalve een potentiaal hebben die enigszins hoger is dan die van het knooppunt 29, zodat de kruislings gehompelde versterker in verhing zal komen en de potentiaal van het knooppunt hoog en die van het knooppunt 29 laag zal doen verden, evenals het geval vas toen voordien een onslagpulsccmnando verd 10 gegeven teneinde de PJ-M-toestand ever te dragen naar het de zwevende poort bevattende element ik.Therefore, the node 3C will have a potential slightly higher than that of the node 29, so that the cross-hopped amplifier will be fired and the potential of the node will be high and that of the node 29 will be low, as is the case was then previously given an ignition pulse pulse 10 to carry the PJ-M state ever to the floating gate containing element I.
Hieruit blijkt, dat vanneer de inrichting 10 in werking is, en de RAM-cei 12 zich in een bepaalde geheugentcestand bevindt (potentiaal van het knooppunt 29 is hoog en de potentiaal van het j5 knooppunt 30 is laag, of omgekeerd), de ROM-sectie ik die toestand sal ©vernemen, zodanig dat hij herstel van de voedingsenergietoevoer de RAM-celsectie 12 deze zelfde toestand direkt vanaf de RCM-sectie 1- sal oerugkopiëren.This shows that once the device 10 is in operation, and the RAM cell 12 is in a certain memory state (potential of the node 29 is high and the potential of the j5 node 30 is low, or vice versa), the ROM- section I learn that state sal ©, so that restoring the power supply energy, the RAM cell section 12 directly copies this same state back from the RCM section 1- sal.
Voor het vanuit de niet-vluchtigs RCM-cel Ik terugroeren van 20 data met bestemming de RAM-eel 12, wanneer de sranningstoeveer Vcc wordt hersteld, dienen aan verschillende capaciteitsrelaties te zijn voldaan. Voor het vanuit de cel Ik terugroepen van dara voor He cel 12 onder circuittoestanden, waarbij de transistor 20 is uitgeschakeld, dient de eapacitantie Cl van de condensator 23, ver-25 meerderd met de poortcapaciteit van de transistor S groot genoeg te zijn om te verzekeren, dat de potentiaal van het knoorpunt 29 steeds langzamer zal optrekken dan die van het knoerrunt 30, als00^ om te bewerkstelligen, dat de kruislings gekoppelde versterker van de RAM-cel 12 de potentiaal van het knooppunt 29 laag (uit) en He 30 potentiaal.van het knooppunt 30 hoog (aan) doet zijn.Different capacitance relationships must be satisfied for the data to be restored from the non-volatile RCM cell I with destination RAM part 12 when the scanning supply Vcc is restored. To recall dara for He cell 12 from circuit I under circuit states with transistor 20 turned off, capacitance C1 of capacitor 23 plus the gate capacitance of transistor S must be large enough to ensure that the potential of the node 29 will accelerate more and more slowly than that of the node 30, as to ensure that the cross-coupled amplifier of the RAM cell 12 lowers the potential of the node 29 and He 30 potential of the node 30 is high (on).
Voor het vanuit de RCM-cel ik terugroepen van data voor de RAkk" cel 12 en in een situatie, waarbij de transistor 20 is ingesehakeiH, ment de eapacitantie C2 var. de condensator 17, vermeerderd met aS poortcapaciteit var. de rransistor 20 dusdanig groter te zijn dan ae 35 eapacitantie C1 van de condensator 23, vermeerderd met de roem- 80 0 Ö 4 35 27 capaciteit Tar* de transistor 3, dat de kruislings gekoppelde versterker var* de HAM—cel. 12 verkram is on de porem raai var. het knocppung 30 laag er. de porer.riaal var. her knocppum 2? hoog te naken. Bruikbare capaoireitsvaarder voor deze eapacizeizen var de 5 geïllustreerde uirvoerirgsvom 10 zijn als volgt : knooppunt 29 ongeveer C,1C picofarad knooppunt 30 (net transistor 20 ingeschakeld) ongeveer 0,20 picofarad knooppunt 30 jner transistor 20 uirgeschakeld) ongeveer 10 0,05 picofaradFor recalling data for the RAkk "cell 12 from the RCM cell and in a situation where the transistor 20 is switched on, the capacitance C2 var. The capacitor 17, increased with aS gate capacitance var. The transistor 20 is so larger. than ae 35 apacitance C1 of the capacitor 23, plus the fame 80 0 Ö 4 35 27 capacitance Tar * the transistor 3, that the cross-coupled amplifier var * the HAM-cell. the knocppung 30 low er the porer.riaal var.her knocppum 2? high. Usable captain navigator for these eapacies viz. the 5 illustrated transport directions 10 are as follows: node 29 about C, 1C picofarad node 30 (just transistor 20 switched on ) about 0.20 picofarad node 30 j transistor 20 switched on) about 10 0.05 picofarad
De beschreven riet-vluehtige, statische RAM-cel heeft revers verdere voordelen er vel als gevolg van de aanwezigheid var. een zelf—regulerende en conuenserer.de keren die aanwezig is in de niet-vluchtige inrichtina en die eren is gerichr on her aantal bruikbare 15 cycli in de niet—vluchtise inrichting, zoals beschreven in oudere voorstellen, te verhogen, zoals reeds engenerkt, kar. een configu- 273/t2.6 *yS,22 00Ü 3,322723.1. V327 0.62756.1.2.7^10 ^02101156222.21272.0077)2.-1^022. 022 60Ώ— voudige vijze werden gevomd ou eer. als substraar dienende chip TO2_0.Qö21G.Λ 2212270^16^0220^00^0Z.^ll*'^60 6^ iOO'vrV*6,*,Ï2 n 2202.22^02^ 020 6022.The described reed-like, static RAM cell has reversal advantages further due to the presence of var. a self-regulating and conuenser times that are present in the non-volatile devices and that are aimed at increasing the number of useful cycles in the non-volatile device, as described in older proposals, as already noted, cart . a configuration 273 / t2.6 * yS, 2200 3.322723.1. V327 0.62756.1.2.7 ^ 10 ^ 02101156222.21272.0077) 2.-1 ^ 022. 022 60-fold augers were formed out of honor. substitute chip TO2_0.Q021G.Λ 2212270 ^ 16 ^ 0220 ^ 00 ^ 0Z. ^ ll * '^ 60 6 ^ 100'VrV * 6, * n2 2202.22 ^ 02 ^ 020 6022.
20 niet-vluchtige, adresseerbare, statische RAM-inrienting te vemen. De data van de RAM-sectieocnfiguratie ir. zijn geheel genoner. kunnen on eenvoudige wijze worden overgedragen naar de corresoonderen-de ROM-sectiecor.figuratie en bij herstel van de voedingsenergie-toevoer voor de RAM—configuratie opnieuw worden gekopieerd voor 25 deze RAM—configuratie.20 non-volatile addressable static RAM devices. The data of the RAM section configuration ir. Are completely more genonic. can be easily transferred to the corro-rendering ROM section configuration and, upon restoration of the power supply for the RAM configuration, can be copied again for this RAM configuration.
Alhoewel de onderhavige uitvinding in her bijzonder is beschreven met verwijzing naar de geïllustreerde uitvoeringsvorm, zal her duidelijk zijn, dat verschillende wijzigingen, andere uitvoeringsvormen en adapraties mogelijk zijn zonder het kader van de uit-30 vinding te verlazen.Although the present invention has been described in particular with reference to the illustrated embodiment, it will be appreciated that various modifications, other embodiments and adaptations are possible without departing from the scope of the invention.
80 0 0 4 3580 0 0 4 35
Claims (9)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US602979 | 1979-01-24 | ||
| US06/006,029 US4300212A (en) | 1979-01-24 | 1979-01-24 | Nonvolatile static random access memory devices |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL8000435A true NL8000435A (en) | 1980-07-28 |
| NL192015B NL192015B (en) | 1996-08-01 |
| NL192015C NL192015C (en) | 1996-12-03 |
Family
ID=21718940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8000435A NL192015C (en) | 1979-01-24 | 1980-01-23 | Non-volatile memory device with free access, as well as a method for non-volatile storage of binary information in such a memory device. |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPS55101192A (en) |
| KR (1) | KR830001767B1 (en) |
| BE (1) | BE881329A (en) |
| DE (1) | DE3002492A1 (en) |
| FR (1) | FR2447587B1 (en) |
| GB (1) | GB2042296B (en) |
| NL (1) | NL192015C (en) |
| SE (1) | SE8000392L (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0025054A4 (en) * | 1979-03-13 | 1981-10-13 | Ncr Corp | Static volatile/non-volatile ram system. |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486769A (en) * | 1979-01-24 | 1984-12-04 | Xicor, Inc. | Dense nonvolatile electrically-alterable memory device with substrate coupling electrode |
| JPS57199265A (en) * | 1981-06-03 | 1982-12-07 | Toshiba Corp | Semiconductor memory |
| JPS57199264A (en) * | 1981-06-03 | 1982-12-07 | Toshiba Corp | Semiconductor memory |
| US4388704A (en) * | 1980-09-30 | 1983-06-14 | International Business Machines Corporation | Non-volatile RAM cell with enhanced conduction insulators |
| JPS5792490A (en) * | 1980-11-29 | 1982-06-09 | Toshiba Corp | Semiconductor storage device |
| JPS5792865A (en) * | 1980-11-29 | 1982-06-09 | Toshiba Corp | Manufacture of semiconductor memory device |
| GB2094086B (en) * | 1981-03-03 | 1985-08-14 | Tokyo Shibaura Electric Co | Non-volatile semiconductor memory system |
| US4630238A (en) * | 1983-10-14 | 1986-12-16 | Fujitsu Limited | Semiconductor memory device |
| JPS60185297A (en) * | 1984-03-02 | 1985-09-20 | Fujitsu Ltd | Non-volatile random access memory device |
| JPH0638502B2 (en) * | 1984-06-13 | 1994-05-18 | セイコー電子工業株式会社 | Non-volatile RAM |
| US4616245A (en) * | 1984-10-29 | 1986-10-07 | Ncr Corporation | Direct-write silicon nitride EEPROM cell |
| JPS61225860A (en) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | Semiconductor memory device |
| JPH07120716B2 (en) * | 1985-03-30 | 1995-12-20 | 株式会社東芝 | Semiconductor memory device |
| JPH01214993A (en) * | 1988-02-23 | 1989-08-29 | Nissan Motor Co Ltd | Data storage device |
| DE10211337B4 (en) * | 2002-03-14 | 2009-12-31 | Infineon Technologies Ag | Circuit arrangement and method of operating a circuit arrangement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4070655A (en) * | 1976-11-05 | 1978-01-24 | The United States Of America As Represented By The Secretary Of The Air Force | Virtually nonvolatile static random access memory device |
| US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
| US4128773A (en) * | 1977-11-07 | 1978-12-05 | Hughes Aircraft Company | Volatile/non-volatile logic latch circuit |
-
1980
- 1980-01-16 GB GB8001429A patent/GB2042296B/en not_active Expired
- 1980-01-17 SE SE8000392A patent/SE8000392L/en not_active Application Discontinuation
- 1980-01-23 FR FR8001399A patent/FR2447587B1/en not_active Expired
- 1980-01-23 NL NL8000435A patent/NL192015C/en not_active IP Right Cessation
- 1980-01-24 DE DE19803002492 patent/DE3002492A1/en active Granted
- 1980-01-24 BE BE0/199093A patent/BE881329A/en not_active IP Right Cessation
- 1980-01-24 JP JP738980A patent/JPS55101192A/en active Granted
- 1980-01-24 KR KR1019800000256A patent/KR830001767B1/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0025054A4 (en) * | 1979-03-13 | 1981-10-13 | Ncr Corp | Static volatile/non-volatile ram system. |
Also Published As
| Publication number | Publication date |
|---|---|
| NL192015B (en) | 1996-08-01 |
| JPS55101192A (en) | 1980-08-01 |
| SE8000392L (en) | 1980-07-25 |
| NL192015C (en) | 1996-12-03 |
| KR830001767B1 (en) | 1983-09-03 |
| GB2042296A (en) | 1980-09-17 |
| FR2447587A1 (en) | 1980-08-22 |
| DE3002492A1 (en) | 1980-07-31 |
| GB2042296B (en) | 1983-05-11 |
| FR2447587B1 (en) | 1986-02-28 |
| JPH0115959B2 (en) | 1989-03-22 |
| DE3002492C2 (en) | 1990-12-20 |
| BE881329A (en) | 1980-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8000435A (en) | NON-VOLATILE, STATIC MEMORY DEVICE WITH FREE ACCESSIBILITY, AND A METHOD FOR NON-VOLATILE STORAGE OF INFORMATION IN A MEMORY DEVICE. | |
| US4300212A (en) | Nonvolatile static random access memory devices | |
| JP4463334B2 (en) | Single layer gate nonvolatile memory device | |
| US6934186B2 (en) | Semiconductor device | |
| US4425631A (en) | Non-volatile programmable integrated semiconductor memory cell | |
| JPS5952548B2 (en) | semiconductor memory device | |
| CA1206615A (en) | Non-volatile static randomm-access memory cell | |
| JPH1065030A (en) | Single gate non-volatile memory cell and method for accessing the memory cell | |
| EP0086991B1 (en) | Static ram with non-volatile back-up storage and method of operation thereof | |
| EP0048814A2 (en) | Non-volatile semiconductor memory cell | |
| EP0177816A2 (en) | Non-volatile dynamic random access memory cell | |
| US6265278B1 (en) | Deep trench cell capacitor with inverting counter electrode | |
| JP6280428B2 (en) | Nonvolatile semiconductor memory device | |
| US4030083A (en) | Self-refreshed capacitor memory cell | |
| US4615020A (en) | Nonvolatile dynamic ram circuit | |
| US4080590A (en) | Capacitor storage memory | |
| US5136540A (en) | Non-volatile semiconductor memory for volatiley and non-volatiley storing information and writing method thereof | |
| US4608591A (en) | Electrically alterable programmable nonvolatile floating gate memory device | |
| US3908182A (en) | Non-volatile memory cell | |
| EP0176714B1 (en) | Memory cell storing logic data in volatile and non-volatile forms | |
| JPS5961072A (en) | Nonvolatile semiconductor memory device | |
| JPS60206176A (en) | Semiconductor device | |
| US4592130A (en) | Method of fabricating a CCD read only memory utilizing dual-level junction formation | |
| US4903097A (en) | CCD read only memory | |
| EP0058998B1 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BT | A notification was added to the application dossier and made available to the public | ||
| A85 | Still pending on 85-01-01 | ||
| BA | A request for search or an international-type search has been filed | ||
| BB | A search report has been drawn up | ||
| BC | A request for examination has been filed | ||
| V4 | Discontinued because of reaching the maximum lifetime of a patent |
Free format text: 20000123 |