[go: up one dir, main page]

WO2025028016A1 - 半導体装置、半導体装置の製造方法及び光検出装置 - Google Patents

半導体装置、半導体装置の製造方法及び光検出装置 Download PDF

Info

Publication number
WO2025028016A1
WO2025028016A1 PCT/JP2024/020559 JP2024020559W WO2025028016A1 WO 2025028016 A1 WO2025028016 A1 WO 2025028016A1 JP 2024020559 W JP2024020559 W JP 2024020559W WO 2025028016 A1 WO2025028016 A1 WO 2025028016A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
sidewall
electrode
sidewall insulator
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/020559
Other languages
English (en)
French (fr)
Inventor
貴幸 榎本
裕亮 幸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025028016A1 publication Critical patent/WO2025028016A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Definitions

  • This disclosure relates to a semiconductor device, a method for manufacturing a semiconductor device, and a photodetector.
  • Patent Document 1 discloses a solid-state imaging device, in which a pixel is constructed by a photodiode and a charge readout transistor.
  • the photodiode is formed inside a semiconductor substrate.
  • One terminal of the charge readout transistor is connected to the photodiode, and the other terminal is an n-type source/drain region formed on the surface side of the semiconductor substrate. This n-type source/drain region is connected to the amplifier transistor through a floating diffusion.
  • the gate electrode of the charge readout transistor is formed from the surface toward the inside of the semiconductor substrate.
  • the semiconductor device includes a groove extending from a first surface of a substrate toward a second surface opposite the first surface, a first insulated gate field effect transistor having a first gate electrode disposed in the lower portion of the groove and embedded in the sidewall of the groove with a first gate insulating film interposed therebetween, a sidewall insulator disposed in the upper portion of the groove on the sidewall of the groove and having a thickness in the same direction greater than that of the first gate insulating film, and an electrode buried in the upper portion of the groove with the sidewall insulator interposed therebetween and electrically connected to the first gate electrode.
  • the semiconductor device according to the second embodiment of the present disclosure is the semiconductor device according to the first embodiment, further comprising an interlayer insulator disposed on the first surface, a connection hole disposed in the interlayer insulator and leading to the groove opening, and wiring disposed at least within the connection hole, a portion of which serves as an electrode.
  • the photodetector according to the third embodiment of the present disclosure includes a groove disposed from a first surface of a substrate toward a second surface opposite the first surface, a transfer transistor disposed in the lower part of the groove and having a first gate electrode embedded in the groove sidewall with a first gate insulating film interposed therebetween, a sidewall insulator disposed in the upper part of the groove on the groove sidewall and having a thickness in the same direction greater than that of the first gate insulating film, an electrode embedded in the upper part of the groove with the sidewall insulator interposed therebetween and electrically connected to the first gate electrode, a photoelectric conversion element disposed in the substrate and electrically connected to one end of the transfer transistor for converting light into electric charges, and a floating diffusion disposed on the first surface side of the substrate with the sidewall insulator interposed between the electrode and the electrode, and electrically connected to the other end of the transfer transistor.
  • the method for manufacturing a semiconductor device includes forming a trench from a first surface of a substrate toward a second surface opposite the first surface, forming a first gate electrode at the bottom of the trench with a first gate insulating film interposed on the sidewall of the trench, forming a first insulated gate field effect transistor, forming a sidewall insulator at the top of the trench on the sidewall of the trench that is thicker in the same direction than the thickness of the first gate insulating film and self-aligning with the trench, and forming an electrode at the top of the trench that is electrically connected to the first gate electrode with the sidewall insulator interposed.
  • FIG. 1 is a schematic system configuration diagram of a photodetection device according to a first embodiment of the present disclosure.
  • FIG. 2 is a schematic exploded plan view of the photodetector shown in FIG.
  • FIG. 3 is a circuit diagram of the pixel and pixel circuit of the photodetector shown in FIG.
  • FIG. 4A is a plan view showing the configuration of a pixel of the photodetection device shown in FIG.
  • FIG. 4B is a plan view of the configuration of a main part of the pixel of the photodetector shown in FIG. 4A when misalignment occurs.
  • FIG. 4C is a plan view of the configuration of a main part of the pixel of the photodetector shown in FIG. 4A when misalignment occurs.
  • FIG. 5 is a cross-sectional view of a pixel of the photodetector shown in FIG. 1 (a cross-sectional view taken along the line AA shown in FIG. 4A).
  • 6 is a cross-sectional view of a pixel of the photodetector shown in FIG. 1 (a cross-sectional view taken along line BB shown in FIG. 4A).
  • FIG. 7 is a cross-sectional view illustrating a first step in the method for manufacturing the photodetector according to the first embodiment.
  • FIG. 8 is a cross-sectional view of the second process.
  • FIG. 9 is a cross-sectional view of the third process.
  • FIG. 10 is a cross-sectional view of the fourth step.
  • FIG. 11 is a cross-sectional view of the fifth step.
  • FIG. 12 is a cross-sectional view of the sixth step.
  • FIG. 13 is a cross-sectional view of the seventh step.
  • FIG. 14 is a cross-sectional view of the eighth step.
  • FIG. 15 is a cross-sectional view of the ninth step.
  • FIG. 16 is a plan configuration diagram of a pixel of a photodetector according to the second embodiment of the present disclosure, corresponding to FIG. 4A. 17 is a cross-sectional configuration diagram of a pixel of the photodetector shown in FIG. 16 (a cross-sectional view taken along the line CC shown in FIG. 16).
  • FIG. 18 is a cross-sectional view illustrating a first step in a method for manufacturing a photodetector according to the second embodiment.
  • FIG. 18 is a cross-sectional view illustrating a first step in a method for manufacturing a photodetector according to the second embodiment.
  • FIG. 19 is a cross-sectional view of the second process.
  • FIG. 20 is a cross-sectional view of the third process.
  • FIG. 21 is a cross-sectional view of the fourth step.
  • FIG. 22 is a cross-sectional view of the fifth step.
  • FIG. 23 is a cross-sectional view of the sixth step.
  • FIG. 24 is a cross-sectional view of the seventh step.
  • FIG. 25 is a cross-sectional view of the eighth step.
  • FIG. 26 is a cross-sectional view of the ninth step.
  • FIG. 27 is a cross-sectional view of the tenth step.
  • FIG. 28 is a cross-sectional configuration diagram of a pixel of a photodetector according to a third embodiment of the present disclosure, corresponding to FIG. FIG.
  • FIG. 29 is an enlarged plan configuration diagram corresponding to FIG. 4A and showing an enlarged main part of a pixel of a photodetector according to a fourth embodiment of the present disclosure.
  • FIG. 30 is an enlarged plan configuration diagram corresponding to FIG. 29 and illustrating an enlarged main part of a pixel of a photodetector according to a fifth embodiment of the present disclosure.
  • FIG. 31 is an enlarged plan configuration diagram corresponding to FIG. 29 and illustrating an enlarged main part of a pixel of a photodetector according to the sixth embodiment of the present disclosure.
  • FIG. 32 is a plan configuration diagram of a pixel of a photodetector according to the seventh embodiment of the present disclosure, corresponding to FIG. 4A.
  • FIG. 33 is a cross-sectional configuration diagram of a pixel of the photodetector shown in FIG. 32 (a cross-sectional view taken along line DD shown in FIG. 32).
  • FIG. 34 is a plan configuration diagram of a pixel of a photodetector according to the eighth embodiment of the present disclosure, corresponding to FIG. 4A.
  • FIG. 35 is a plan configuration diagram of a pixel of a photodetector according to a ninth embodiment of the present disclosure, corresponding to FIG. 4A.
  • FIG. 36 is a cross-sectional view illustrating a first step in a method for manufacturing a photodetector according to the tenth embodiment of the present disclosure.
  • FIG. 37 is a cross-sectional view of the second process.
  • FIG. 38 is a cross-sectional view of the third step.
  • FIG. 39 is a cross-sectional view of the fourth step.
  • FIG. 40 is a cross-sectional view of the fifth step.
  • FIG. 41 is a cross-sectional view illustrating a first step in a method for manufacturing a photodetector according to the eleventh embodiment of the present disclosure.
  • FIG. 42 is a cross-sectional view of the second process.
  • FIG. 43 is a cross-sectional view of the third process.
  • FIG. 44 is a cross-sectional view of the fourth step.
  • FIG. 45 is a cross-sectional view illustrating a first step in a method for manufacturing a photodetector according to the twelfth embodiment.
  • FIG. 46 is a cross-sectional view of the second process.
  • FIG. 47 is a cross-sectional view of the third process.
  • FIG. 48 is a cross-sectional view of the fourth step.
  • FIG. 49 is a cross-sectional view of the fifth step.
  • FIG. 50 is a cross-sectional view of the sixth step.
  • FIG. 51 is a cross-sectional view of the seventh step.
  • FIG. 52 is a cross-sectional view of the eighth step.
  • FIG. 53 is a cross-sectional view of the ninth step.
  • FIG. 54 is a cross-sectional view of the tenth step.
  • FIG. 55 is a block diagram showing a configuration of an electronic device according to a thirteenth embodiment of the present disclosure.
  • FIG. 56 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 56 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 57 is an explanatory diagram showing an example of the installation positions of the outside-vehicle information detection unit and the imaging unit.
  • FIG. 58 is a diagram showing an example of a schematic configuration of an endoscopic surgery system.
  • FIG. 59 is a block diagram showing an example of the functional configuration of the camera head and the CCU.
  • the first embodiment describes a first example in which the present technology is applied to a photodetector.
  • the photodetector is one aspect of a semiconductor device.
  • the first embodiment describes the overall configuration of the photodetector, the configuration of a pixel, and the configuration of a pixel circuit. Furthermore, the first embodiment describes a manufacturing method of the photodetector.
  • Second Embodiment In the second embodiment, a second example will be described in which the pixel configuration, pixel circuit configuration, and manufacturing method are changed in the photodetector according to the first embodiment. 3.
  • an eleventh example will be described in which the pixel configuration and manufacturing method are changed in the photodetector according to the first or second embodiment.
  • Twelfth Embodiment In the twelfth embodiment, a twelfth example in which the manufacturing method is changed in the photodetector according to the first embodiment will be described.
  • Thirteenth Embodiment In the thirteenth embodiment, a thirteenth example in which the present technology is applied to an electronic device including a photodetector according to any one of the first to twelfth embodiments will be described. 14.
  • FIG. 1 A photodetector 1 according to a first embodiment of the present disclosure will be described with reference to FIGS. 1 to 15.
  • FIG. 1 A photodetector 1 according to a first embodiment of the present disclosure will be described with reference to FIGS. 1 to 15.
  • FIG. 1 A photodetector 1 according to a first embodiment of the present disclosure will be described with reference to FIGS. 1 to 15.
  • FIG. 1 A photodetector 1 according to a first embodiment of the present disclosure will be described with reference to FIGS. 1 to 15.
  • the arrow X direction shown as appropriate in the figure indicates one planar direction of the light detection device 1 placed on a flat surface for the sake of convenience.
  • the arrow Y direction indicates another planar direction perpendicular to the arrow X direction.
  • the arrow Z direction indicates the upward direction perpendicular to the arrow X and arrow Y directions.
  • the arrow X direction, arrow Y direction, and arrow Z direction exactly coincide with the X-axis direction, Y-axis direction, and Z-axis direction, respectively, of a three-dimensional coordinate system. Note that these directions are shown for the sake of convenience in order to facilitate understanding of the description, and are not intended to limit the directions of the present technology.
  • FIG. 1 shows an example of a system configuration of a photodetection device 1 according to a first embodiment.
  • the photodetection device 1 is one aspect of a semiconductor device.
  • the photodetection device 1 is constructed as a CMOS (Complementary Metal Oxide Semiconductor) type solid-state imaging device.
  • CMOS Complementary Metal Oxide Semiconductor
  • the solid-state imaging device In the solid-state imaging device, light L (see Fig. 5) incident from the outside is detected, the detected light L is converted into electric charges, and an image such as a still image or a moving image is generated based on the converted electric charges.
  • the photodetector 1 includes a pixel region (pixel array section) 100 having a plurality of pixels 10 arranged regularly and two-dimensionally within a plane in the directions of the arrows X and Y, and peripheral circuits.
  • the pixel 10 includes a photoelectric conversion element PD (see FIG. 3) and a transfer transistor TR (see FIG. 3).
  • the photoelectric conversion element PD is formed of, for example, a photodiode.
  • the photoelectric conversion element PD converts light L into electric charges.
  • the transfer transistor TR transfers the electric charges converted by the photoelectric conversion element PD.
  • a pixel circuit 20 (see FIG. 3) is electrically connected to the pixel 10.
  • the pixel circuit 20 reads out the electric charge converted in the pixel 10.
  • the peripheral circuits are constructed with a vertical drive circuit VD, a column signal processing circuit CS, a horizontal drive circuit HD, an output circuit Out, a control circuit CC, etc.
  • the control circuit CC receives an input clock and data instructing the operating mode, etc., and outputs data such as internal information of the photodetector 1. That is, the control circuit CC generates clock signals and control signals that serve as the basis for the operation of the vertical drive circuit VD, column signal processing circuit CS, horizontal drive circuit HD, etc., based on a vertical synchronization signal, a horizontal synchronization signal, and a master clock. These signals are then input to the vertical drive circuit VD, column signal processing circuit CS, horizontal drive circuit HD, etc.
  • the vertical drive circuit VD is composed of, for example, a shift register.
  • the vertical drive circuit VD selects a pixel drive line Ld and supplies a pulse to the selected pixel drive line to drive the pixel 10.
  • the pixels 10 are driven in row units. That is, the vertical drive circuit VD sequentially selects and scans each pixel 10 in the pixel region 100 in the vertical direction in row units. A signal charge generated in the photoelectric conversion element of each pixel 10 according to the amount of light received is supplied to the column signal processing circuit CS as a pixel signal through the vertical signal line Lv.
  • the column signal processing circuit CS is arranged, for example, for each column of pixels 10.
  • signal processing such as noise removal is performed on the signals output from one row of pixels 10 for each pixel column. That is, the column signal processing circuit CS performs signal processing such as CDS (Correlated Double Sampling) that removes fixed pattern noise specific to the pixels 10, signal amplification, AD (Analog Digital) conversion, etc.
  • CDS Correlated Double Sampling
  • AD Analog Digital
  • the horizontal drive circuit HD is composed of, for example, a shift register.
  • the horizontal drive circuit HD sequentially outputs horizontal scanning pulses to select each of the column signal processing circuits CS in turn, and outputs pixel signals from each of the column signal processing circuits CS to the horizontal signal line Lh.
  • the output circuit Out processes and outputs signals sequentially supplied from each of the column signal processing circuits CS through the horizontal signal line Lh.
  • the output circuit Out may only perform buffering, or may perform black level adjustment, column variation correction, various digital signal processing, etc.
  • the input/output terminal In exchanges signals between the photodetector 1 and the outside.
  • FIG. 2 shows an example of a schematic exploded plan configuration of the photodetector 1 shown in FIG.
  • the light detection device 1 has a three-layer structure in which a first substrate 1A, a second substrate 1B, and a third substrate 1C are stacked and bonded together.
  • the third substrate 1C, the second substrate 1B, and the first substrate 1A are stacked in this order in the direction of the arrow Z.
  • the light detection device 1 has a three-layer structure.
  • the light detection device 1 has a two-layer structure in which the first base 1A and the second base 1B are combined into one base.
  • the first base 1A is formed in a rectangular shape when viewed from the direction of the arrow Z (hereinafter simply referred to as "in a plan view"). To explain in more detail, the first base 1A is formed in a square shape here.
  • the first base 1A includes a semiconductor substrate (see reference numeral 30 in FIGS. 5 and 6) made of, for example, single crystal silicon.
  • a photoelectric conversion element PD and a transfer transistor TR constituting a pixel 10 are disposed on the semiconductor substrate of the first base 1A.
  • a pixel region 100 is disposed over substantially the entire area of the first base 1A. As described above, a plurality of pixels 10 are arranged in the pixel region 100.
  • the first base 1A constitutes a light detection surface as an imaging surface for capturing an image.
  • “viewed from the direction of arrow Z (in a plan view)” corresponds to "viewed from the first surface side to the second surface side” according to the present technology.
  • the second base 1B is formed in a rectangular shape in plan view similar to that of the first base 1A, and is formed to have a planar size similar to that of the first base 1A.
  • the second base 1B includes a semiconductor substrate made of, for example, single crystal silicon, similar to the first base 1A.
  • a plurality of pixel transistors that constitute a pixel circuit 20 are disposed on the semiconductor substrate of the second base 1B.
  • the number of pixel transistors is not limited, but in the first embodiment, one pixel circuit 20 is disposed for four pixels 10. The pixel transistors that constitute the pixel circuit 20 will be described later.
  • the second substrate 1B is also provided with pixel drive wiring Ld that overlaps the pixel region 100 in a plan view and extends through the pixel region 100 in the X direction and vertical signal lines Lv that extend in the Y direction.
  • the pixel circuit 20 is disposed on a substrate that combines the first substrate 1A and the second substrate 1B into one substrate.
  • the third base 1C is formed in a rectangular shape in plan view similar to that of the first base 1A, and is formed to have a planar size similar to that of the first base 1A.
  • the third base 1C includes a semiconductor substrate made of, for example, single crystal silicon, similar to the first base 1A.
  • Peripheral circuits are disposed on the semiconductor substrate of the third base 1C, which, as described above, include the vertical drive circuit VD, the column signal processing circuit CS, the horizontal drive circuit HD, the output circuit Out, and the control circuit CC.
  • each circuit of the peripheral circuit is a logic circuit.
  • the logic circuit is constructed to include one or more semiconductor elements selected from a transistor, a capacitor, and a resistor.
  • An insulated gate field effect transistor (IGFET) is used as the transistor.
  • a low resistance layer formed by using a salicide (self-aligned silicide) process of CoSi 2 , NiSi, or the like is formed on the surface of at least a pair of main electrodes of the transistor. For example, the resistance value of the low resistance layer is smaller than the resistance value of the semiconductor layer.
  • FIG. 3 shows an example of the circuit configuration of the pixel 10 and the pixel circuit 20 of the photodetector 1.
  • four pixels 10 are electrically connected to one pixel circuit 20, and the four pixels 10 share one pixel circuit 20. That is, the electric charges converted from the light L in each of the four pixels 10 are read out in the one pixel circuit 20.
  • the pixel 10 includes a photoelectric conversion element PD and a transfer transistor TR, and is configured by a series circuit of the two. More specifically, the photoelectric conversion element PD is constituted by a photodiode, which has an anode region and a cathode region.
  • the transfer transistor TR is an IGFET having a pair of main electrodes (a source region and a drain region) and a gate electrode. The anode region of the photoelectric conversion element PD is electrically connected to a reference voltage GND, and the cathode region is electrically connected to one of the main electrodes of the transfer transistor TR. The other main electrode of the transfer transistor TR is electrically connected to one end of the floating diffusion FD. A control signal for controlling the conduction or non-conduction of the transfer transistor TR is input to the gate electrode.
  • one of the four pixels 10 is configured to include a photoelectric conversion element PD1 and a transfer transistor TR1. In addition, when there is no need to distinguish between them, no identification number is given.
  • the transfer transistor TR is configured as a vertical transistor, that is, the transfer transistor TR is configured as a vertical IGFET.
  • the transfer transistor TR corresponds to a "transfer transistor” according to the present technology, and in the semiconductor device corresponds to a "first insulated gate field effect transistor (IGFET)" according to the present technology.
  • the pixel circuit 20 is constructed of a plurality of pixel transistors.
  • the pixel transistors include a reset transistor RST, an amplification transistor AMP, and a selection transistor SEL.
  • each of the pixel transistors is constructed of a lateral IGFET.
  • the pixel transistor corresponds to the “pixel transistor” according to the present technology.
  • One main electrode of the reset transistor RST is electrically connected to the other end of the floating diffusion FD, and the other main electrode is electrically connected to a power supply voltage VDD.
  • a reset signal is input to the gate electrode.
  • the reset transistor RST becomes conductive, it resets the floating diffusion FD to a potential equivalent to the power supply voltage VDD.
  • One main electrode of the amplification transistor AMP is electrically connected to one main electrode of the selection transistor SEL, and the other main electrode is electrically connected to a power supply voltage VDD.
  • One main electrode of the reset transistor RST and the other end of the floating diffusion FD are electrically connected to the gate electrode.
  • the amplifier transistor AMP constitutes a source follower type amplifier, that is, the amplifier transistor AMP generates a pixel signal according to the charge transferred through the floating diffusion FD.
  • the other main electrode of the selection transistor SEL is electrically connected to the vertical signal line Lv.
  • a selection signal is input to the gate electrode.
  • the selection transistor SEL outputs the generated pixel signal to a vertical signal line Lv.
  • FIG. 4A shows an example of a planar configuration of the pixel 10 of the photodetector 1.
  • Fig. 5 and Fig. 6 each show an example of a cross-sectional configuration of the pixel 10.
  • the photodetector 1 according to the first embodiment has a three-layer structure.
  • the pixels 10 are disposed on the semiconductor substrate 30 that forms the first base 1A that constitutes the three-layer structure.
  • the pixels 10 in the pixel region 100 are configured as phase difference detection pixels. As shown in FIG. 4A, the pixels 10 are configured of a first pixel 10A and a second pixel 10B arranged adjacent to each other in the direction of the arrow X.
  • the first pixel 10A is formed in a rectangular shape with the direction of the arrow X as the short side direction and the direction of the arrow Y as the long side direction.
  • a pixel isolation region 31 is disposed around the first pixel 10A.
  • the second pixel 10B is formed in a rectangular shape with the direction of the arrow X as the short side direction and the direction of the arrow Y as the long side direction.
  • a pixel isolation region 31 is disposed around the second pixel 10B.
  • the pixel isolation region 31 includes a groove 311 and a filler 312.
  • the groove 311 is formed by digging down in the thickness direction of the semiconductor substrate 30 from a surface 30A of the semiconductor substrate 30 toward another surface 30B opposite to the surface 30A.
  • the surface 30A corresponds to a "second surface” according to the present technology
  • the surface 30B corresponds to a "first surface” according to the present technology.
  • the grooves 311 extend in the direction of the arrow X and are disposed at regular intervals in the direction of the arrow Y, and also extend in the direction of the arrow Y and are disposed at regular intervals in the direction of the arrow X. That is, the grooves 311 are formed in a lattice shape in a plan view.
  • the planar shape of the pixel 10 is formed in a rectangular shape in a plan view. More specifically, in the first embodiment, the planar shape of the pixel 10 is formed in a square shape.
  • the filler 312 is filled in the groove 311.
  • the filler 312 is made of an insulating material such as SiO 2 that can optically and electrically separate adjacent pixels 10.
  • the first pixel 10A of the pixel 10 has a photoelectric conversion element PD and a transfer transistor TR.
  • the second pixel 10B has a photoelectric conversion element PD and a transfer transistor TR.
  • Each of the first pixel 10A and the second pixel 10B is formed in a line-symmetric shape with respect to a center line CL that extends in the direction of the arrow Y shown for convenience.
  • the pixel 10 configured as a phase difference detection pixel can interpolate the light detection information (image information) and realize autofocus.
  • the photoelectric conversion element PD is disposed inside the semiconductor substrate 30 in a region surrounded by the pixel isolation region 31 in the directions of the arrows X and Y.
  • the pixel 10 is constructed in the region surrounded by the pixel isolation region 31.
  • the photoelectric conversion element PD includes a p-type semiconductor region 30p as an anode region and an n-type semiconductor region 30n as a cathode region.
  • a pinning region (not shown) having a higher impurity density than the p-type semiconductor region 30p and the same conductivity type is disposed.
  • the transfer transistor TR is disposed in the pixel isolation region 31, closer to the photoelectric conversion element PD in the direction of the arrow Y than the photoelectric conversion element PD. In each of the first pixel 10A and the second pixel 10B, the transfer transistor TR is disposed in the same position. As shown in Figures 4A to 6, the transfer transistor TR includes a channel formation region 30c, a gate insulating film 5, a gate electrode 6, and a pair of main electrodes (source region and drain region) as main components.
  • the gate insulating film 5 and gate electrode 6 of the transfer transistor TR are disposed in the trench 4. Therefore, a channel formation region 30c is formed in the p-type semiconductor region 30p of the semiconductor substrate 30 along the bottom surface of the trench 4 and the sidewall of the trench lower portion 4A.
  • the groove 4 is disposed from the surface 30B toward the surface 30A of the semiconductor substrate 30.
  • the cross-sectional shape of the groove 4 is formed into a tapered shape whose bottom dimension is smaller than the opening dimension on the surface 30B side.
  • the opening shape of the groove 4 is formed into a rectangular shape.
  • the cross-sectional shape of the groove 4 may be a rectangle whose opening dimension on the surface 30B side is equal to the bottom dimension.
  • the cross-sectional shape of the groove 4 may be an inverted tapered shape whose bottom dimension is larger than the opening dimension on the surface 30B.
  • the opening shape of the groove 4 may be a triangle, a polygon having pentagons or more, a circle, or an ellipse.
  • the gate insulating film 5 is disposed along the bottom surface and the sidewall of the trench lower portion 4 A.
  • the gate insulating film 5 is formed of an insulating material such as SiO 2. When this insulating material is used, the gate insulating film 5 is formed to have a thickness t1 in a direction from the sidewall of the trench lower portion 4 A toward the center of the trench lower portion 4 A of, for example, 1 nm or more and 20 nm or less.
  • the gate electrode 6 is buried in the lower part of the trench 4A with a gate insulating film 5 interposed therebetween.
  • the gate electrode 6 is made of a gate electrode material such as polycrystalline silicon. When polycrystalline silicon is used as the gate electrode material, impurities that reduce the resistance value are added to the polycrystalline silicon.
  • One of the pair of main electrodes is electrically connected to the cathode region of the photoelectric conversion element PD.
  • the cathode region is used as one of the main electrodes of the transfer transistor TR.
  • the other of the pair of main electrodes is electrically connected to the floating diffusion FD.
  • the floating diffusion FD is used as the other main electrode of the transfer transistor TR.
  • a floating diffusion FD is disposed in the direction of the arrow Y of the photoelectric conversion element PD, with a transfer transistor TR interposed therebetween.
  • the floating diffusion FD is formed by an n-type semiconductor region 30n disposed on the front surface 30B side of the semiconductor substrate 30. This n-type semiconductor region 30n is electrically isolated from the p-type semiconductor region 30p by a pn junction.
  • the floating diffusion FD is disposed at a position shifted from the transfer transistor TR in the direction of the arrow X.
  • the floating diffusion FD is disposed at a position shifted from the transfer transistor TR in the opposite direction to the direction of the arrow X.
  • the electrode 12A is electrically connected to the gate electrode 6 of the transfer transistor TR.
  • the electrode 12A is embedded in the upper part 4B of the trench 4 with a sidewall insulator 7 interposed therebetween.
  • an interlayer insulator 11 is disposed on the surface 30B of the semiconductor substrate 30.
  • a connection hole 11H that communicates with the opening of the groove 4 is formed in the interlayer insulator 11.
  • a wiring 12 is disposed in this connection hole 11H, and a part of the wiring 12 is extended to form an electrode 12A in the groove 4.
  • the wiring 12 is at least a plug wiring disposed in the connection hole 11H, or a connection hole wiring extended from a wiring disposed on the side opposite to the surface 30A of the interlayer insulator 11.
  • the wiring 12 and the electrode 12A are each formed of a composite material in which, for example, a barrier metal and a high melting point metal are laminated.
  • Ti, TiN, or a composite material thereof can be used as the barrier metal.
  • W can be used as the high melting point metal.
  • the floating diffusion FD is also electrically connected to a wiring 12 .
  • the sidewall insulator 7 is disposed on the sidewall of the trench 4 in the trench upper portion 4B.
  • a thickness t2 of the sidewall insulator 7 in the same direction is greater than a thickness t1 of the gate insulating film 5 of the transfer transistor TR.
  • the thickness t2 of the sidewall insulator 7 is formed to be, for example, not less than 16 nm and not more than 80 nm.
  • the sidewall insulator 7 is formed of a composite material in which the first sidewall insulator 7A and the second sidewall insulator 7B are sequentially stacked from the sidewall of the groove 4.
  • the first sidewall insulator 7A is formed along the sidewall of the groove upper portion 4B.
  • the first sidewall insulator 7A is formed of an insulating material such as SiO 2.
  • the first sidewall insulator 7A has a thickness of, for example, 1 nm or more and 30 nm or less.
  • the second sidewall insulator 7B is formed on the sidewall of the groove upper portion 4B with the first sidewall insulator 7A interposed therebetween.
  • the second sidewall insulator 7B is formed of an insulating material such as SiN having an etching selectivity with respect to the first sidewall insulator 7A.
  • the second sidewall insulator 7B has a thickness of, for example, 15 nm or more and 50 nm or less.
  • the sidewall insulator 7 is formed by self-alignment with the trench 4. That is, the thickness t2 of the sidewall insulator 7 is a constant value corresponding to the thickness of the film formed without being affected by misalignment in the manufacturing process. In other words, the distance dimension of the floating diffusion FD with the sidewall insulator 7 interposed therebetween from the electrode 12A is a constant value without variation. Since the sidewall insulator 7 is formed in a self-aligned manner with respect to the groove 4, the electrode 12A is consequently formed in a self-aligned manner with respect to each of the groove 4 and the sidewall insulator 7.
  • the depth (depth dimension) h2 of the sidewall insulator 7 from the surface 30B to the surface 30A is greater than or equal to the depth (depth dimension) h3 of the floating diffusion FD in the same direction (h2 ⁇ h3).
  • Depth h3 is the pn junction depth of the n-type semiconductor region 30n.
  • the depth (depth dimension) h1 of the groove 4 is greater than the depth h2 (h1 > h2 ⁇ h3).
  • Depth h1 is, for example, 350 nm or more and 450 nm or less.
  • Depth h2 is, for example, 150 nm or more and 250 nm or less.
  • Depth h3 is, for example, 130 nm or more and 200 nm or less.
  • the floating diffusion FD is disposed at a position spaced apart from the sidewall insulator 7 or the sidewall of the groove 4.
  • the floating diffusion FD may be disposed in contact with the sidewall insulator 7 or the sidewall of the groove 4.
  • the floating diffusion FD is formed by self-alignment with each of the groove 4 and the sidewall insulator 7.
  • an optical filter 140 and an optical lens 150 are sequentially disposed on the surface 30A of the semiconductor substrate 30 with a protective film 130 interposed therebetween.
  • the optical filter 140 is formed, for example, as a red color filter that transmits light L in the red light band, a green color filter that transmits light L in the green light band, or a blue color filter that transmits light L in the blue light band.
  • the optical filter 140 may be a filter that transmits near-infrared light.
  • the optical filter 140 is made of, for example, a resin material to which an organic pigment is added, such as an acrylic resin or a styrene resin.
  • the optical lens 150 is disposed for each pixel 10 or for each set of multiple pixels 10 in side view.
  • the optical lens 150 is formed in a curved shape protruding in the direction of the arrow Z in side view.
  • the optical lens 150 is formed of, for example, a resin material having optical transparency. Although not shown in the drawings and detailed description, the optical lens 150 may be formed with an anti-reflection film.
  • the optical lenses 150 are connected to adjacent other optical lenses 150, and are integrally formed with each other.
  • the optical lenses 150 are configured as on-chip lenses.
  • FIG. 7 to 15 show an example of process cross sections for explaining each step of the method for manufacturing the photodetector 1.
  • FIG. The method for manufacturing the photodetector 1 according to the first embodiment is mainly a method for manufacturing the transfer transistor TR of the pixel 10.
  • the method for manufacturing the photodetector 1 is as follows. First, a semiconductor substrate 30 is prepared (see FIG. 7). This semiconductor substrate 30 is in a state of a semiconductor wafer before a dicing process, and has pixel isolation regions 31 and photoelectric conversion elements PD (not shown) (see FIGS. 4A, 5, and 6) formed thereon.
  • a mask 300 is formed on the surface 30B of the semiconductor substrate 30 (see FIG. 7).
  • the mask 300 is formed, for example, by sequentially stacking a mask 301, a mask 302, and a mask 303.
  • the mask 301 is made of, for example, SiO2 .
  • the mask 302 is made of, for example, SiN.
  • the mask 303 is made of, for example, photoresist.
  • An opening is formed in the mask 300 in a region where the gate electrode 6 of the transfer transistor TR is to be formed (see FIG. 7).
  • a mask 300 is used to form a trench 4 from the surface 30B toward the surface 30A of the semiconductor substrate 30.
  • the trench 4 is formed by anisotropic etching such as RIE (Reactive Ion Etching). As shown in FIG. 8, the mask 300 is stripped away.
  • a gate electrode material 6A is formed on the sidewalls and bottom surface of the trench 4 with a gate insulating film 5 interposed therebetween.
  • the gate insulating film 5 is formed, for example, by thermal oxidation and is made of SiO 2 in this embodiment.
  • the gate electrode material 6A is formed, for example, by CVD (Chemical Vapor Deposition) and is made of polycrystalline silicon in this embodiment.
  • etch-back process is performed on the entire surface 30B side of the semiconductor substrate 30.
  • anisotropic etching is used for the etch-back process.
  • a gate electrode 6 is formed from the gate electrode material 6A.
  • the gate electrode 6 is embedded in the lower part 4A of the trench 4, and is formed on the bottom and sidewalls of the trench 4 with a gate insulating film 5 interposed therebetween.
  • a sidewall insulator 7 is formed on the entire surface 30B side of the semiconductor substrate 30.
  • the sidewall insulator 7 is formed by stacking a first sidewall insulator 7A and a second sidewall insulator 7B having an etching selectivity ratio with respect to the first sidewall insulator 7A.
  • the first sidewall insulator 7A and the second sidewall insulator 7B are each formed by, for example, a CVD method.
  • An etch-back process is performed on the entire surface 30B side of the semiconductor substrate 30.
  • anisotropic etching is used for the etch-back process.
  • a sidewall insulator 7 is formed on the sidewall of the trench 4 in the upper portion 4B of the trench 4, as shown in FIG. 12.
  • the sidewall insulator 7 is formed in self-alignment with the trench 4, and is therefore formed to a uniform thickness t2.
  • the second sidewall insulator 7B is first etched by an etch-back process, and then the first sidewall insulator 7A is removed using the second sidewall insulator 7B as a mask.
  • isotropic etching is used to remove the first sidewall insulator 7A. This allows the second sidewall insulator 7B to be etched using the first sidewall insulator 7A as an etching stopper.
  • a first interlayer insulator 11A is formed on the entire surface 30B side of the semiconductor substrate 30.
  • the first interlayer insulator 11A is made of an insulating material such as SiN.
  • a second interlayer insulator 11B is formed on the first interlayer insulator 11A, and the first interlayer insulator 11A and the second interlayer insulator 11B are laminated to form the interlayer insulator 11.
  • the second interlayer insulator 11B is made of an insulating material such as SiO2 .
  • connection hole 11H is formed in the interlayer insulator 11.
  • the surface of the gate electrode 6 of the transfer transistor TR can be exposed in the trench 4.
  • wiring 12 is formed at least in connection hole 11H, and electrode 12A is formed in upper portion 4B of groove 4. Electrode 12A is electrically connected to gate electrode 6 of transfer transistor TR, and is formed by self-alignment with groove 4 and sidewall insulator 7. Wiring 12 and electrode 12A are formed by, for example, sputtering.
  • the light detection device 1 according to the first embodiment is completed.
  • a photodetector (semiconductor device) 1 includes a trench 4, a transfer transistor TR as a first IGFET, a sidewall insulator 7, and an electrode 12A.
  • the trench 4 is disposed from the surface 30B of the semiconductor substrate 30 toward the surface 30A opposite to the surface 30B.
  • the transfer transistor TR is disposed in the trench lower portion 4A of the trench 4, and has a gate electrode 6 as a first gate electrode embedded in the side wall of the trench 4 with a gate insulating film 5 as a first gate insulating film interposed therebetween.
  • the sidewall insulator 7 is disposed on the side wall of the trench 4 in the trench upper portion 4B of the trench 4, and has a thickness in the same direction greater than that of the gate insulating film 5. Furthermore, the sidewall insulator 7 is formed by self-alignment with the trench 4.
  • the electrode 12A is embedded in the trench upper portion 4B of the trench 4 with the sidewall insulator 7 interposed therebetween, and is electrically connected to the gate electrode 6. According to the photodetector 1 configured in this manner, the sidewall insulator 7 is formed around the side surface of the electrode 12A, and the thickness t2 of the sidewall insulator 7 is made uniform.
  • the floating diffusion FD is disposed close to the periphery of the electrode 12A, so that the influence of the electric field effect from the electrode 12A to the floating diffusion FD can be effectively suppressed or prevented. Therefore, the transfer efficiency from the photoelectric conversion element PD to the floating diffusion FD by the transfer transistor TR can be stabilized, and the pixel characteristics can be improved.
  • the floating diffusion FD can be formed in contact with the sidewall insulator 7 by self-alignment with the sidewall insulator 7 .
  • the thickness t2 of the sidewall insulator 7 is made uniform, and there is no margin for misalignment in the distance between the electrode 12A and the floating diffusion FD, so that the distance can be reduced, thereby reducing the area occupied by the pixel 10 and increasing the number of pixels 10.
  • the electrode 12A is formed by self-alignment with the groove 4 and the sidewall insulator 7. This makes it possible to further reduce the area occupied by the pixel 10 and further increase the number of pixels 10.
  • 4B and 4C show an example of a planar configuration of the main part of the photodetector when misalignment occurs.
  • Fig. 4B shows a state in which the electrode 12A is misaligned with respect to the groove 4 in the directions opposite to the arrow X and Y directions.
  • Fig. 4C shows a state in which the electrode 12A is misaligned with respect to the groove 4 in the directions opposite to the arrow X and Y directions.
  • the sidewall insulator 7 is formed by self-alignment with the trench 4, and the electrode 12A is guided to this sidewall insulator 7.
  • the connection positions of the electrode 12A and the gate electrode 6 are determined by self-alignment with the trench 4.
  • the photodetector 1 includes an interlayer insulator 11, a connection hole 11H, and a wiring 12.
  • the interlayer insulator 11 is disposed on the surface 30B of the semiconductor substrate 30.
  • the connection hole 11H is disposed in the interlayer insulator 11, and leads to the opening of the groove 4.
  • the wiring 12 is disposed at least in the connection hole 11H, and a part of the wiring 12 is made into an electrode 12A. According to the photodetector 1 configured in this manner, it is not necessary to provide a pad on the electrode 12A that is larger in diameter than the electrode 12A and serves as a connection region with the wiring 12. This makes it possible to further reduce the area occupied by the pixel 10 and further increase the number of pixels 10.
  • the dimension (depth h2) of the sidewall insulator 7 from the surface 30B to the surface 30A is equal to or greater than the dimension (depth h3) of the floating diffusion FD in the same direction. Therefore, since the sidewall insulator 7 is disposed over the entire area between the electrode 12A and the floating diffusion FD, the influence of the electric field effect from the electrode 12A to the floating diffusion FD can be more effectively suppressed or prevented.
  • the side perimeter of the gate electrode 6 is larger than the side perimeter of the electrode 12A in a plan view. This allows the width dimension (gate width dimension or channel width dimension) of the channel formation region 30c of the transfer transistor TR to be enlarged, thereby further improving the transfer efficiency.
  • the manufacturing method of the photodetector 1 includes the following steps. First, a trench 4 is formed from a surface 30B of the semiconductor substrate 30 toward a surface 30A opposite to the surface 30B. Next, in a trench lower portion 4A in the trench 4, a gate electrode 6 is formed on the sidewall of the trench 4 with a gate insulating film 5 interposed therebetween, thereby forming a transfer transistor TR. Next, in a trench upper portion 4B in the trench 4, a sidewall insulator 7 is formed on the sidewall of the trench 4 by self-alignment with the trench 4, with a thickness t2 in the same direction being greater than a thickness t1 of the gate insulating film 5.
  • an electrode 12A electrically connected to the gate electrode 6 with the sidewall insulator 7 interposed therebetween is formed in the trench upper portion 4B in the trench 4. According to the method for manufacturing the photodetector 1 including the above-described steps, the photodetector 1 capable of achieving the above-described advantageous effects can be easily manufactured.
  • Second embodiment> The photodetector 1 according to the second embodiment will be described with reference to FIGS.
  • components that are the same as or substantially the same as the components of the photodetection device 1 according to the first embodiment are given the same reference numerals, and duplicated explanations are omitted.
  • Fig. 16 shows an example of a planar configuration of a pixel 10 of the photodetector 1.
  • Fig. 17 shows an example of a cross-sectional configuration of a pixel 10.
  • the photodetector 1 according to the second embodiment has a two-layer structure.
  • the pixels 10 are disposed on a semiconductor substrate 30 having a first base 1A and a second base 1B as shown in Fig. 2 as a single base.
  • the basic components are the same or substantially the same as the components of the photodetector 1 according to the first embodiment.
  • the pixel transistors Tr of the pixel circuits 20 shown in FIGS. 2 and 3 are disposed on the surface 30B side of the semiconductor substrate 30.
  • a pixel transistor Tr is disposed in the first pixel 10A and the second pixel 10B that constitute the pixel 10.
  • the pixel transistor Tr is one or more transistors selected from the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL that constitute the pixel circuit 20.
  • the pixel transistor Tr is composed of a lateral IGFET.
  • the pixel transistor Tr has a channel formation region 30c, a gate insulating film 50, a gate electrode 60, and a pair of main electrodes.
  • the channel formation region 30c is formed of a p-type semiconductor region 30p on the surface 30B side of the semiconductor substrate 30.
  • a gate insulating film 50 is disposed in the channel formation region 30c.
  • a gate electrode 60 is disposed in the channel formation region 30c with the gate insulating film 50 interposed therebetween.
  • a pair of main electrodes is formed of an n-type semiconductor region 80 disposed on the surface 30B side of the semiconductor substrate 30.
  • the pixel transistor Tr corresponds to a "second IGFET" according to the present technology.
  • the gate insulating film 50 corresponds to a "second gate insulating film” according to the present technology.
  • the gate electrode 60 corresponds to a "second gate electrode” according to the present technology.
  • the n-type semiconductor region 80 as a pair of main electrodes is formed as the same conductive layer as the n-type semiconductor region 30n of the floating diffusion FD.
  • FIG. 18 to 27 show an example of process cross sections for explaining each step of the method for manufacturing the photodetector 1.
  • FIG. The method for manufacturing the photodetector 1 according to the second embodiment is an example in which a method for manufacturing the pixel transistor Tr of the pixel circuit 20 is added to the method for manufacturing the photodetector 1 according to the first embodiment.
  • the method for manufacturing the photodetector 1 is as follows.
  • a semiconductor substrate 30 is prepared (see FIG. 18) in the same manner as in the manufacturing method of the photodetector 1 according to the first embodiment (hereinafter simply referred to as the "first manufacturing method").
  • This semiconductor substrate 30 is in the state of a semiconductor wafer before the dicing process, and has a pixel isolation region 31 and a photoelectric conversion element PD formed therein.
  • a mask 300 is formed on the surface 30B of the semiconductor substrate 30 (see Figure 18).
  • a mask 300 is used to form a groove 4 from the front surface 30B of the semiconductor substrate 30 toward the front surface 30A, as shown in FIG. Thereafter, similarly to the step shown in FIG. 8 of the first manufacturing method, the mask 300 is peeled off as shown in FIG.
  • a gate electrode material 6A is formed on the sidewalls and bottom surface of the groove 4 with a gate insulating film 5 interposed therebetween. Then, in the region where the pixel transistor Tr is formed, a gate insulating film 50 and a gate electrode material 6A are formed on the surface 30B of the semiconductor substrate 30.
  • the gate insulating film 50 is formed in the same insulating layer as the gate insulating film 5 and is made of the same insulating material.
  • the gate electrode material 6A is the same conductive layer and the same conductive material in both the groove 4 and the surface 30B.
  • a mask 305 is formed on the gate electrode material 6A in the region where the pixel transistor Tr is to be formed.
  • the mask 305 is formed of, for example, photoresist.
  • a gate electrode 6 is formed from the gate electrode material 6A in the trench lower portion 4A of the trench 4.
  • the gate electrode 6 is embedded in the trench lower portion 4A of the trench 4, and is formed on the bottom and sidewalls of the trench 4 with a gate insulating film 5 interposed therebetween.
  • a gate insulating film 50 and a gate electrode 60 are formed in the formation region of the pixel transistor Tr. After this, the mask 305 is stripped off.
  • sidewall insulator 7 is formed over the entire surface of front surface 30B of semiconductor substrate 30 as shown in FIG. 12 of the first manufacturing method, an etch-back process is performed on the entire surface 30B side of the semiconductor substrate 30.
  • sidewall insulator 7 is formed on the sidewall of trench 4 in upper portion 4B of trench 4, as shown in Fig. 24.
  • Sidewall insulator 7 is formed in self-alignment with trench 4, and is therefore formed to a uniform thickness t2.
  • the sidewall insulator 7 is formed on the sidewall of the gate electrode 60 in a self-aligned manner with the gate electrode 60 .
  • a first interlayer insulator 11A is formed on the entire surface of the front surface 30B side of the semiconductor substrate 30, as shown in FIG.
  • a second interlayer insulator 11B is formed on the first interlayer insulator 11A, and an interlayer insulator 11 is formed by stacking the first interlayer insulator 11A and the second interlayer insulator 11B, as shown in FIG. 26.
  • connection hole 11H is formed in the interlayer insulator 11 as shown in FIG. 27.
  • the connection hole 11H is formed, the surface of the gate electrode 6 of the transfer transistor TR can be exposed in the groove 4. Furthermore, the surface of the gate electrode 60 of the pixel transistor Tr can be exposed.
  • a wiring 12 is formed at least in the connection hole 11H, and an electrode 12A is formed in the upper part 4B of the groove 4.
  • the electrode 12A is electrically connected to the gate electrode 6 of the transfer transistor TR, and is formed by self-alignment with the groove 4 and the sidewall insulator 7. Furthermore, the wiring 12 is electrically connected to the gate electrode 60 of the pixel transistor Tr.
  • the light detection device 1 according to the first embodiment is completed.
  • the photodetector 1 includes a pixel transistor Tr that constitutes a pixel circuit 20 on the surface 30B of the semiconductor substrate 30 in a region different from the transfer transistor TR.
  • the pixel transistor Tr has a gate electrode 60 disposed with a gate insulating film 50 interposed therebetween.
  • the gate insulating film 50 of the pixel transistor Tr is formed in the same insulating layer and made of the same insulating material as the gate insulating film 5 of the transfer transistor TR.
  • the gate electrode 60 of the pixel transistor Tr is formed in the same conductive layer and made of the same conductive material as the gate electrode 6 of the transfer transistor TR.
  • the sidewall insulator 7 is formed in the same process in each of the transfer transistor TR and the pixel transistor Tr. Therefore, in the method for manufacturing the photodetector 1, the number of manufacturing steps can be reduced.
  • FIG. 28 shows an example of a cross-sectional configuration of a pixel 10 of the photodetector 1.
  • the side perimeter of the gate electrode 6 is substantially the same as the side perimeter of the electrode 12A in a plan view.
  • a lower portion 4A of the trench is formed using the sidewall insulator 7 as a mask. Then, in the lower portion 4A of the trench, a gate electrode 6 is formed on the bottom surface and sidewalls of the trench 4 with a gate insulating film 5 interposed therebetween. That is, in the method for manufacturing the photodetector 1 according to the first or second embodiment, the step of forming the gate electrode 6 and the step of forming the sidewall insulator 7 are performed in the reverse order.
  • the components of the third embodiment other than those mentioned above are the same or substantially the same as the components of the light detection device 1 of the first embodiment.
  • FIG. 29 shows an example of an enlarged planar configuration of a main part of a pixel 10 of the photodetector 1.
  • a photoelectric conversion element PD and a floating diffusion FD are disposed apart from each other on a diagonal line di of a pixel 10 (a first pixel 10A or a second pixel 10B) in a plan view.
  • the transfer transistor TR has one gate electrode 6 disposed between the photoelectric conversion element PD and the floating diffusion FD on the diagonal line di.
  • the gate electrode 6 has a polygonal planar shape here, or more specifically, an octagonal planar shape.
  • the components of the fourth embodiment other than those mentioned above are the same or substantially the same as the components of the light detection device 1 of the first embodiment.
  • FIG. 30 shows an example of an enlarged planar configuration of a main part of the pixel 10 of the photodetector 1.
  • a photoelectric conversion element PD and a floating diffusion FD are disposed apart from each other on a diagonal line di of a pixel 10.
  • the transfer transistor TR has a plurality of gate electrodes 6 disposed between the photoelectric conversion element PD and the floating diffusion FD on the diagonal line di.
  • two of the plurality of gate electrodes 6 are disposed in a planar direction intersecting with the diagonal line di.
  • the components of the fifth embodiment other than those mentioned above are the same or substantially the same as the components of the light detection device 1 of the fourth embodiment.
  • the transfer transistor TR has multiple gate electrodes 6, so the gate width dimension or channel width dimension can be expanded. This makes it possible to further improve the transfer efficiency of the transfer transistor TR.
  • FIG. 31 shows an example of an enlarged planar configuration of a main part of a pixel 10 of the photodetector 1.
  • a photoelectric conversion element PD and a floating diffusion FD are disposed apart from each other on a diagonal line di of a pixel 10.
  • the transfer transistor TR has a plurality of gate electrodes 6 disposed between the photoelectric conversion element PD and the floating diffusion FD on the diagonal line di.
  • two of the plurality of gate electrodes 6 are disposed in a planar direction intersecting with the diagonal line di.
  • the planar shape of the gate electrode 6 here is formed into a triangular shape. More specifically, the planar shape of the gate electrode 6 is formed into an isosceles triangle shape. The longest side of the gate electrode 6 is disposed opposite the diagonal line di.
  • the components of the sixth embodiment other than those mentioned above are the same or substantially the same as the components of the light detection device 1 of the fifth embodiment.
  • the transfer transistor TR has multiple gate electrodes 6, and the long sides of the gate electrodes 6 are arranged along the diagonal line di. This allows the gate width dimension or channel width dimension of the transfer transistor TR to be expanded, thereby further improving the transfer efficiency of the transfer transistor TR.
  • Fig. 32 shows an example of a planar configuration of a pixel 10 of the photodetector 1.
  • Fig. 33 shows an example of a cross-sectional configuration of a pixel 10.
  • the photoelectric conversion element PD and the floating diffusion FD are disposed apart from each other in the direction of the arrow Y of the pixel 10 in a plan view.
  • the transfer transistor TR has a plurality of gate electrodes 6 disposed between the photoelectric conversion element PD and the floating diffusion FD in the direction of the arrow X perpendicular to the direction of the arrow Y.
  • two gate electrodes 6 are disposed.
  • the components of the seventh embodiment other than those described above are the same or substantially the same as the components of the light detection device 1 of the fifth embodiment.
  • FIG. 34 shows an example of the planar configuration of the pixel 10 of the photodetector 1.
  • the photodetector 1 according to the eighth embodiment is similar to the photodetector 1 according to the seventh embodiment, and in plan view, the transfer transistor TR has a plurality of gate electrodes 6 arranged along the floating diffusion FD.
  • the floating diffusion FD is formed in a rectangular shape.
  • the gate electrodes 6 are arranged along each of two adjacent sides of the rectangular shape.
  • the components of the eighth embodiment other than those described above are the same or substantially the same as the components of the light detection device 1 of the seventh embodiment.
  • FIG. 35 shows an example of the planar configuration of the pixel 10 of the photodetector 1.
  • the photo-detecting device 1 according to the ninth embodiment is similar to the photo-detecting device 1 according to the seventh embodiment, and in a plan view, a photoelectric conversion element PD and a floating diffusion FD are disposed apart from each other in the direction of the arrow Y of the pixel 10.
  • the transfer transistor TR has one gate electrode 6 disposed between the photoelectric conversion element PD and the floating diffusion FD.
  • the components of the ninth embodiment other than those mentioned above are the same or substantially the same as the components of the light detection device 1 of the seventh embodiment.
  • Method of manufacturing the photodetector 1 36 to 40 show an example of process cross sections for explaining each step of the manufacturing method of the photodetector 1.
  • the method for manufacturing the photodetector 1 according to the tenth embodiment is mainly a method for manufacturing the transfer transistor TR of the pixel 10.
  • the method for manufacturing the photodetector 1 is as follows.
  • a semiconductor substrate 30 is prepared (see FIG. 36).
  • This semiconductor substrate 30 is in the state of a semiconductor wafer before the dicing process, and has pixel isolation regions 31 and photoelectric conversion elements PD (not shown) (see FIG. 4A to FIG. 6) formed therein.
  • a mask 306 is formed on the surface 30B of the semiconductor substrate 30 (see FIG. 36).
  • the mask 306 is, for example, a laminated film of SiO2 as a buffer layer and SiN as a hard mask.
  • An opening is formed in the mask 306 by photolithography in a region where the gate electrode 6 of the transfer transistor TR is to be formed (see FIG. 36).
  • a mask 306 is used to form a shallow upper portion 4B of the groove from the surface 30B of the semiconductor substrate 30 toward the surface 30A.
  • Anisotropic etching is used to form the upper portion 4B of the groove.
  • the opening dimension of the upper portion 4B of the groove is, for example, 150 nm or more and 250 nm or less.
  • the depth dimension of the upper portion 4B of the groove is, for example, 150 nm or more and 250 nm or less.
  • a sidewall insulator 7 is formed over the entire surface of the mask 306, including the bottom and sidewalls of the trench upper portion 4B.
  • an insulating material such as TEOS (Tetra Ethoxy Silane) is used for the sidewall insulator 7.
  • the sidewall insulator 7 is formed to a thickness of, for example, 25 nm to 35 nm.
  • a sidewall insulator 7 is formed on the sidewall of the trench upper portion 4B.
  • the sidewall insulator 7 is formed by an etch-back method using anisotropic etching. Thus, the sidewall insulator 7 is formed in a self-aligned manner with respect to the trench upper portion 4B.
  • a deeper trench lower portion 4A is formed in the semiconductor substrate 30 using the mask 306 and the sidewall insulator 7 as a mask. Anisotropic etching is used to form the trench lower portion 4A.
  • the depth dimension of the trench lower portion 4A is, for example, 250 nm or more and 350 nm or less.
  • the trench lower portion 4A is formed by self-alignment with the sidewall insulator 7 and the trench upper portion 4B.
  • the trench 4 is formed by the trench lower portion 4A and the trench upper portion 4B.
  • a gate insulating film 5 is formed in the trench 4, and a gate electrode material 6A (see FIG. 9, for example) is formed in the trench 4 with the gate insulating film 5 interposed therebetween (see FIG. 40).
  • the gate electrode material 6A is patterned.
  • a gate electrode 6 is formed in the trench 4 at the lower part 4A with the gate insulating film 5 interposed therebetween, and an electrode 12A is formed in the trench 4 at the upper part 4B with the sidewall insulator 7 interposed therebetween.
  • the photodetector 1 according to the tenth embodiment is completed.
  • the photodetector 1 of the tenth embodiment it is possible to obtain the same advantageous effects as those obtained by the photodetector 1 of the first or second embodiment. Furthermore, in the photodetector 1, the gate electrode 6 and the electrode 12A are each formed integrally using the same conductive material in the same manufacturing process, so that the gate electrode 6 and the electrode 12A can be easily constructed.
  • Method of manufacturing the photodetector 1] 41 to 44 show an example of process cross sections for explaining each step of the manufacturing method of the photodetector 1.
  • the method for manufacturing the photodetector 1 according to the eleventh embodiment is mainly a method for manufacturing the transfer transistor TR of the pixel 10.
  • the method for manufacturing the photodetector 1 is as follows.
  • the semiconductor substrate 30 is prepared (see FIG. 41).
  • This semiconductor substrate 30 is in the state of a semiconductor wafer before the dicing process, and has the pixel isolation region 31 and the photoelectric conversion element PD (not shown) (see FIG. 4A to FIG. 6) formed therein.
  • a mask 306 is formed on the surface 30B of the semiconductor substrate 30 (see FIG. 41).
  • a mask 306 is used to form a groove 4 from the front surface 30B toward the front surface 30A of the semiconductor substrate 30.
  • Anisotropic etching is used to form the groove 4.
  • the opening dimension of the groove 4 is, for example, 150 nm or more and 250 nm or less.
  • the depth dimension of the groove 4 is, for example, 450 nm or more and 650 nm or less.
  • a gate insulating film 5 is formed in a trench lower part 4A within the trench 4, and a gate electrode 6 is formed in the trench lower part 4A with the gate insulating film 5 therebetween.
  • a sidewall insulator 7 is formed on an upper portion 4B of the trench 4 as shown in Fig. 43. The sidewall insulator 7 is formed in a self-aligned manner with respect to the upper portion 4B of the trench.
  • an electrode 12A is formed on the upper part of the groove 4B with a sidewall insulator 7 interposed therebetween.
  • the light detection device 1 according to the 11th embodiment is completed.
  • the photodetector 1 of the eleventh embodiment it is possible to obtain the same advantageous effects as those obtained by the photodetector 1 of the tenth or second embodiment. Furthermore, in the photodetector 1, the gate electrode 6 and the electrode 12A are each formed from a different conductive material, which allows optimization of each of the gate electrode 6 and the electrode 12A.
  • the photodetector 1 according to the twelfth embodiment will be described with reference to FIGS.
  • Method of manufacturing the photodetector 1] 45 to 54 show an example of process cross sections for explaining each step of the manufacturing method of the photodetector 1.
  • the method for manufacturing the photodetector 1 according to the twelfth embodiment is mainly a method for manufacturing the transfer transistor TR of the pixel 10.
  • the method for manufacturing the photodetector 1 is as follows. First, a semiconductor substrate 30 is prepared (see FIG. 45). This semiconductor substrate 30 is in a state of a semiconductor wafer before a dicing process, and has pixel isolation regions 31 and photoelectric conversion elements PD (not shown) (see FIGS. 4A, 5, and 6) formed thereon.
  • a mask 300 is formed on the surface 30B of the semiconductor substrate 30 (see FIG. 45).
  • the mask 300 is formed, for example, by sequentially stacking a mask 301, a mask 302, and a mask 303.
  • the mask 301 is made of, for example, SiO2 .
  • the mask 302 is made of, for example, SiN.
  • the mask 303 is made of, for example, photoresist.
  • An opening is formed in the mask 300 in a region where the gate electrode 6 of the transfer transistor TR is to be formed (see FIG. 45).
  • a mask 300 is used to form an upper portion 4B of a trench from the front surface 30B toward the front surface 30A of the semiconductor substrate 30.
  • the trench 4 is formed by anisotropic etching.
  • the mask 300 is stripped away.
  • a sidewall insulator 7 is formed on the entire surface of the semiconductor substrate 30, including the sidewalls of the upper portion of the trench 4B and the bottom surface of the upper portion of the trench 4B.
  • the sidewall insulator 7 is formed by stacking a first sidewall insulator 7A and a second sidewall insulator 7B having an etching selectivity ratio with respect to the first sidewall insulator 7A.
  • the first sidewall insulator 7A and the second sidewall insulator 7B are each formed by, for example, a CVD method.
  • An etch-back process is performed on the entire surface 30B side of the semiconductor substrate 30.
  • anisotropic etching is used for the etch-back process.
  • a sidewall insulator 7 is formed on the sidewall of the upper portion 4B of the trench.
  • the sidewall insulator 7 is formed by self-alignment with the upper portion 4B of the trench, and is therefore formed to a uniform thickness t2.
  • the sidewall insulator 7 is mainly used as a mask 300 to form the trench lower portion 4A from the surface 30B side toward the surface 30A side of the semiconductor substrate 30.
  • Anisotropic etching is used to form the trench lower portion 4A.
  • a gate insulating film 5 is formed on the bottom surface and side walls of the trench lower portion 4A.
  • the gate insulating film 5 is formed by using, for example, a thermal oxidation method, and is made of SiO2 here.
  • a gate electrode material 6A that fills at least the lower portion 4A of the trench is formed on the entire surface of the semiconductor substrate 30.
  • the gate electrode material 6A is formed, for example, by using a CVD method, and is formed of polycrystalline silicon in this case.
  • etch-back process is performed on the entire surface 30B side of the semiconductor substrate 30.
  • anisotropic etching is used for the etch-back process.
  • a gate electrode 6 is formed from the gate electrode material 6A.
  • the gate electrode 6 is embedded in the lower portion 4A of the trench 4, and is formed on the bottom and sidewalls of the lower portion 4A of the trench with the gate insulating film 5 interposed therebetween.
  • an interlayer insulator 11 is formed by stacking a first interlayer insulator 11A and a second interlayer insulator 11B on the entire surface 30B side of a semiconductor substrate 30.
  • An insulating material such as SiN is used for the first interlayer insulator 11A.
  • An insulating material such as SiO2 is used for the second interlayer insulator 11B.
  • a connection hole 11H is formed in the interlayer insulator 11. When the connection hole 11H is formed, the surface of the gate electrode 6 of the transfer transistor TR can be exposed in the trench 4.
  • wiring 12 is formed at least in connection hole 11H, and an electrode 12A is formed in the upper portion 4B of the trench 4.
  • the electrode 12A is electrically connected to the gate electrode 6 of the transfer transistor TR, and is formed by self-alignment with the trench 4 and the sidewall insulator 7.
  • the wiring 12 and electrode 12A are formed, for example, by a sputtering method.
  • the light detection device 1 according to the first embodiment is completed.
  • the components of the twelfth embodiment other than those mentioned above are the same or substantially the same as the components of the light detection device 1 of the first embodiment.
  • FIG. 55 shows an example of a block configuration of an electronic device 700.
  • electronic device 700 includes photodetector 1 according to any one of the first to twelfth embodiments as photodetector 70.
  • Photodetector 70 is applied to various electronic devices, such as imaging systems such as digital still cameras and digital video cameras, mobile phones with imaging functions, and other devices with imaging functions.
  • the electronic device 700 includes an optical system 71, a light detection device 70, and a DSP (Digital Signal Processor) 72.
  • the DSP 72, a display device 73, an operation system 74, a memory 75, a recording device 76, and a power supply system 77 are connected via a bus 78.
  • the electronic device 700 is capable of capturing still images and moving images.
  • the optical system 71 is configured with one or more lenses.
  • the optical system 71 guides image light (incident light) from the subject to the light detection device 70, and forms an image on the light receiving surface (sensor section) of the light detection device 70.
  • the photodetector 70 uses, for example, the photodetector 1 according to any one of the first to eleventh embodiments.
  • the photodetector 70 electrons are accumulated for a certain period of time according to an image formed on the light receiving surface through the optical system 71. Then, a signal according to the electrons accumulated in the photodetector 70 is supplied to the DSP 72.
  • the DSP 72 performs various signal processing on the signal from the light detection device 70 to obtain an image, and temporarily stores the image data in the memory 75.
  • the image data stored in the memory 75 is recorded in the recording device 76.
  • the image data stored in the memory 75 is also supplied to the display device 73, and the image is displayed on the display device 73.
  • the operation system 74 also accepts various operations by the user and supplies operation signals to each block of the electronic device 700.
  • the power supply system 77 supplies the power necessary to drive each block of the electronic device 700.
  • an electronic device 700 includes a photodetector 70.
  • the photodetector 70 is formed to include pixels 10 as phase difference detection pixels over the entire surface of a pixel region 100, for example. This can improve the phase difference detection accuracy of the electronic device 700.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility device, an airplane, a drone, a ship, or a robot.
  • FIG. 56 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • Also shown as functional components of the integrated control unit 12050 are a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (Interface) 12053.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, tail lamps, brake lamps, turn signals, and fog lamps.
  • radio waves or signals from various switches transmitted from a portable device that replaces a key can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts the input of these radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside-vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image capturing unit 12031 is connected to the outside-vehicle information detection unit 12030.
  • the outside-vehicle information detection unit 12030 causes the image capturing unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside-vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's degree of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 can also perform cooperative control for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on the driver's operation, by controlling the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040.
  • the microcomputer 12051 can also output control commands to the body system control unit 12030 based on information outside the vehicle acquired by the outside information detection unit 12030. For example, the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 57 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at the front nose, side mirrors, rear bumper, back door, and upper part of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided at the front nose and the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided at the side mirrors mainly acquire images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided at the rear bumper or back door mainly acquires images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • FIG. 57 shows an example of the imaging ranges of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of the imaging unit 12104 provided on the rear bumper or back door.
  • an overhead image of the vehicle 12100 viewed from above is obtained by superimposing the image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera consisting of multiple imaging elements, or an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance information obtained from the imaging units 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or avoidance steering via the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the image captured by the imaging units 12101 to 12104. The recognition of such a pedestrian is performed, for example, by a procedure of extracting feature points in the image captured by the imaging units 12101 to 12104 as infrared cameras, and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the above describes an example of a vehicle control system to which the technology disclosed herein can be applied.
  • the technology disclosed herein can be applied to the imaging unit 12031 of the configuration described above.
  • By applying the technology disclosed herein to the imaging unit 12031 it is possible to realize an imaging unit 12031 that can improve the transfer efficiency of the transfer transistor.
  • the technology according to the present disclosure (the present technology) can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 58 is a diagram showing an example of the general configuration of an endoscopic surgery system to which the technology disclosed herein (the present technology) can be applied.
  • an operator (doctor) 11131 is shown using an endoscopic surgery system 11000 to perform surgery on a patient 11132 on a patient bed 11133.
  • the endoscopic surgery system 11000 is composed of an endoscope 11100, other surgical tools 11110 such as an insufflation tube 11111 and an energy treatment tool 11112, a support arm device 11120 that supports the endoscope 11100, and a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the endoscope 11100 is composed of a lens barrel 11101, the tip of which is inserted into the body cavity of the patient 11132 at a predetermined length, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 is configured as a so-called rigid scope having a rigid lens barrel 11101, but the endoscope 11100 may also be configured as a so-called flexible scope having a flexible lens barrel.
  • the tip of the tube 11101 has an opening into which an objective lens is fitted.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the tube by a light guide extending inside the tube 11101, and is irradiated via the objective lens towards an object to be observed inside the body cavity of the patient 11132.
  • the endoscope 11100 may be a direct-viewing endoscope, an oblique-viewing endoscope, or a side-viewing endoscope.
  • An optical system and an image sensor are provided inside the camera head 11102, and reflected light (observation light) from the object being observed is focused onto the image sensor by the optical system.
  • the image sensor converts the observation light into an electric signal corresponding to the observation light, i.e., an image signal corresponding to the observed image.
  • the image signal is sent to the camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the overall operation of the endoscope 11100 and the display device 11202. Furthermore, the CCU 11201 receives an image signal from the camera head 11102, and performs various types of image processing on the image signal, such as development processing (demosaic processing), in order to display an image based on the image signal.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 under the control of the CCU 11201, displays an image based on the image signal that has been subjected to image processing by the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode) and supplies illumination light to the endoscope 11100 when photographing the surgical site, etc.
  • a light source such as an LED (light emitting diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • a user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) of the endoscope 11100.
  • the treatment tool control device 11205 controls the operation of the energy treatment tool 11112 for cauterizing tissue, incising, sealing blood vessels, etc.
  • the insufflation device 11206 sends gas into the body cavity of the patient 11132 via the insufflation tube 11111 to inflate the body cavity in order to ensure a clear field of view for the endoscope 11100 and to ensure a working space for the surgeon.
  • the recorder 11207 is a device capable of recording various types of information related to the surgery.
  • the printer 11208 is a device capable of printing various types of information related to the surgery in various formats such as text, images, or graphs.
  • the light source device 11203 that supplies irradiation light to the endoscope 11100 when photographing the surgical site can be composed of a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • the white light source is composed of a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high precision, so that the white balance of the captured image can be adjusted in the light source device 11203.
  • the light source device 11203 may be controlled to change the intensity of the light it outputs at predetermined time intervals.
  • the image sensor of the camera head 11102 may be controlled to acquire images in a time-division manner in synchronization with the timing of the change in the light intensity, and the images may be synthesized to generate an image with a high dynamic range that is free of so-called blackout and whiteout.
  • the light source device 11203 may also be configured to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependency of light absorption in body tissue, a narrow band of light is irradiated compared to the light irradiated during normal observation (i.e., white light), and a specific tissue such as blood vessels on the surface of the mucosa is photographed with high contrast, so-called narrow band imaging is performed.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating excitation light.
  • excitation light is irradiated to body tissue and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and excitation light corresponding to the fluorescent wavelength of the reagent is irradiated to the body tissue to obtain a fluorescent image.
  • the light source device 11203 may be configured to supply narrow band light and/or excitation light corresponding to such special light observation.
  • FIG. 59 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU 11201 shown in FIG. 58.
  • the camera head 11102 has a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are connected to each other via a transmission cable 11400 so that they can communicate with each other.
  • the lens unit 11401 is an optical system provided at the connection with the lens barrel 11101. Observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is composed of a combination of multiple lenses including a zoom lens and a focus lens.
  • the imaging unit 11402 may include one imaging element (a so-called single-plate type) or multiple imaging elements (a so-called multi-plate type).
  • each imaging element may generate an image signal corresponding to each of RGB, and a color image may be obtained by combining these.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for acquiring image signals for the right eye and the left eye corresponding to a 3D (dimensional) display. By performing a 3D display, the surgeon 11131 can more accurately grasp the depth of the biological tissue in the surgical site.
  • multiple lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101, immediately after the objective lens.
  • the driving unit 11403 is composed of an actuator, and moves the zoom lens and focus lens of the lens unit 11401 a predetermined distance along the optical axis under the control of the camera head control unit 11405. This allows the magnification and focus of the image captured by the imaging unit 11402 to be adjusted appropriately.
  • the communication unit 11404 is configured with a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 also receives control signals for controlling the operation of the camera head 11102 from the CCU 11201, and supplies them to the camera head control unit 11405.
  • the control signals include information on the imaging conditions, such as information specifying the frame rate of the captured image, information specifying the exposure value during imaging, and/or information specifying the magnification and focus of the captured image.
  • the above-mentioned frame rate, exposure value, magnification, focus, and other imaging conditions may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal.
  • the endoscope 11100 is equipped with the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls the operation of the camera head 11102 based on a control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured with a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 also transmits to the camera head 11102 a control signal for controlling the operation of the camera head 11102.
  • the image signal and the control signal can be transmitted by electrical communication, optical communication, etc.
  • the image processing unit 11412 performs various image processing operations on the image signal, which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site, etc. by the endoscope 11100, and the display of the captured images obtained by imaging the surgical site, etc. For example, the control unit 11413 generates a control signal for controlling the driving of the camera head 11102.
  • the control unit 11413 also causes the display device 11202 to display the captured image showing the surgical site, etc., based on the image signal that has been image-processed by the image processing unit 11412. At this time, the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 can recognize surgical tools such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc., by detecting the shape and color of the edges of objects included in the captured image. When the control unit 11413 causes the display device 11202 to display the captured image, it may use the recognition result to superimpose various types of surgical support information on the image of the surgical site. By superimposing the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can proceed with the surgery reliably.
  • various image recognition techniques such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc.
  • the transmission cable 11400 that connects the camera head 11102 and the CCU 11201 is an electrical signal cable that supports electrical signal communication, an optical fiber that supports optical communication, or a composite cable of these.
  • communication is performed wired using a transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may also be performed wirelessly.
  • the technology disclosed herein can be applied to the imaging unit 11402 of the camera head 11102.
  • the technology disclosed herein can be applied to the imaging unit 11402, it is possible to realize an imaging unit 11402 that can improve the transfer efficiency of the transfer transistor.
  • a semiconductor device includes a trench, a first insulated gate field effect transistor, a sidewall insulator, and an electrode.
  • the trench is disposed from a first surface of the substrate toward a second surface opposite the first surface.
  • the first insulated gate field effect transistor is disposed in a lower portion of the trench and has a first gate electrode embedded in a sidewall of the trench with a first gate insulating film interposed therebetween.
  • the sidewall insulator is disposed on the sidewall of the trench in an upper portion thereof, and the thickness of the sidewall insulator in the same direction is greater than the thickness of the first gate insulating film.
  • the electrode is embedded in an upper portion of the trench with the sidewall insulator interposed therebetween and is electrically connected to the first gate electrode. According to the semiconductor device configured in this manner, the influence of the electric field effect on the semiconductor substrate through the sidewall insulator from the electrode can be effectively suppressed or prevented, and the variation in the influence of the electric field effect itself can be effectively suppressed or prevented.
  • a semiconductor device is the semiconductor device according to the first embodiment, further comprising an interlayer insulator disposed on the first surface, a connection hole disposed in the interlayer insulator and leading to the groove opening, and a wiring disposed at least within the connection hole, a portion of which serves as an electrode.
  • the semiconductor device it is not necessary to provide a pad having a larger diameter than the electrode, which serves as a connection region with the wiring, and therefore the area occupied by the connection region can be reduced.
  • a photodetector includes a groove, a transfer transistor, a sidewall insulator, an electrode, a photoelectric conversion element, and a floating diffusion.
  • the groove is disposed from the first surface of the substrate toward the second surface opposite to the first surface.
  • the transfer transistor is disposed in the lower portion of the groove and has a first gate electrode embedded in the groove sidewall with a first gate insulating film interposed therebetween.
  • the sidewall insulator is disposed on the groove sidewall in the upper portion of the groove, and the thickness of the sidewall insulator in the same direction is thicker than the thickness of the first gate insulating film.
  • the electrode is embedded in the upper portion of the groove with the sidewall insulator interposed therebetween and is electrically connected to the first gate electrode.
  • the photoelectric conversion element is disposed on the second surface side of the substrate and is electrically connected to one end of the transfer transistor to convert light into electric charges.
  • the floating diffusion is disposed on the first surface side of the substrate with the sidewall insulator interposed therebetween and is electrically connected to the other end of the transfer transistor. In the photodetector configured in this manner, since the floating diffusion is disposed close to the periphery of the electrode, the influence of the electric field effect from the electrode to the floating diffusion can be effectively suppressed or prevented, thereby stabilizing the transfer efficiency from the photoelectric conversion element to the floating diffusion by the transfer transistor and improving the pixel characteristics.
  • a method for manufacturing a semiconductor device includes the following steps: a trench is formed from a first surface of a substrate toward a second surface opposite to the first surface; a first gate electrode is formed in a lower portion of the trench with a first gate insulating film interposed on a sidewall of the trench to form a first insulated gate field effect transistor; a sidewall insulator is formed in an upper portion of the trench on the sidewall of the trench by self-alignment with the trench, the sidewall insulator having a thickness greater in the same direction than the thickness of the first gate insulating film; and an electrode is formed in an upper portion of the trench, electrically connected to the first gate electrode with the sidewall insulator interposed therebetween. According to this method for manufacturing a semiconductor device, the semiconductor device according to the first embodiment can be easily manufactured.
  • the present technology includes the following configuration: According to the present technology having the following configuration, it is possible to effectively suppress or prevent variation in the electric field effect from an electrode to a substrate in a semiconductor device or a photodetector. (1) a groove disposed from a first surface of the substrate toward a second surface opposite the first surface; a first insulated gate field effect transistor disposed in a lower portion of the trench and having a first gate electrode embedded in a side wall of the trench with a first gate insulating film interposed therebetween; a sidewall insulator disposed on a sidewall of the trench in an upper portion within the trench and having a thickness in the same direction greater than a thickness of the first gate insulating film; an electrode buried in an upper portion of the trench with the sidewall insulator therebetween and electrically connected to the first gate electrode.
  • the sidewall insulator comprises a first sidewall insulator formed along the groove sidewall, and a second sidewall insulator formed on the groove sidewall with the first sidewall insulator interposed therebetween and having an etching selectivity with respect to the first sidewall insulator.
  • a groove disposed from a first surface of the substrate toward a second surface opposite the first surface; a transfer transistor having a first gate electrode disposed in a lower portion of the trench and embedded in a side wall of the trench with a first gate insulating film interposed therebetween; a sidewall insulator disposed on a sidewall of the trench in an upper portion within the trench and having a thickness in the same direction greater than a thickness of the first gate insulating film; an electrode buried in an upper portion of the trench with the sidewall insulator interposed therebetween and electrically connected to the first gate electrode; a photoelectric conversion element disposed within the substrate, electrically connected to one end of the transfer transistor, and configured to convert light into electric charges; a floating diffusion disposed on the first surface side of the substrate, with the sidewall insulator interposed between the electrode and the floating diffusion electrically connected to the other end of the transfer transistor.
  • a pixel transistor that configures a pixel circuit and has a second gate electrode disposed on the first surface with a second gate insulating film interposed therebetween in a region different from the transfer transistor; the second gate insulating film is formed of the same insulating layer and the same insulating material as the first gate insulating film;
  • the sidewall insulator comprises a first sidewall insulator formed along the groove sidewall, and a second sidewall insulator formed on the groove sidewall with the first sidewall insulator interposed therebetween and having an etching selectivity with respect to the first sidewall insulator.
  • the photodetector device according to any one of (6) to (13), wherein, when viewed from the first surface side to the second surface side, the side perimeter of the first gate electrode is larger than the side perimeter of the electrode.
  • the first gate electrode and the electrode are integrally formed from the same conductive material.
  • the first gate electrode and the electrode are formed separately.

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

半導体装置は、基板の第１表面から第１表面とは対向する第２表面に向かって配設された溝と、溝内の下部に配設され、溝側壁に第１ゲート絶縁膜を介在させて埋設された第１ゲート電極を有する第１絶縁ゲート電界効果トランジスタと、溝内の上部において溝側壁に配設され、第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚い側壁絶縁体と、溝内の上部に側壁絶縁体を介在して埋設され、第１ゲート電極に電気的に接続された電極とを備えている。

Description

半導体装置、半導体装置の製造方法及び光検出装置
　本開示は、半導体装置、半導体装置の製造方法及び光検出装置に関する。
　特許文献１には、固体撮像装置が開示されている。この固体撮像装置では、フォトダイオードと電荷読み出しトランジスタとにより画素が構築されている。
　フォトダイオードは、半導体基板内部に形成されている。
　電荷読み出しトランジスタの一方の端子は、フォトダイオードに接続されている。他方の端子は、半導体基板の表面側に形成されたｎ型ソース・ドレイン領域である。このｎ型ソース・ドレイン領域は、フローティングディフュージョンを通して、アンプトランジスタに接続されている。また、電荷読み出しトランジスタのゲート電極は、半導体基板の表面から内部に向かって形成されている。
特開２００５－２２３０８４号公報
　上記特許文献１に開示された固体撮像装置では、電荷読み出しトランジスタにおいて、フォトダイオードからフローティングディフュージョンへ転送される電荷が、ゲート電極からの強い電界効果の影響を受ける。このため、電界効果の影響を効果的に抑制又は防止することが望まれていた。
　従って、ゲート電極からの電界効果の影響を効果的に抑制又は防止することができる半導体装置、半導体装置の製造方法及び光検出装置の開発が望まれていた。
　本開示の第１実施態様に係る半導体装置は、基板の第１表面から第１表面とは対向する第２表面に向かって配設された溝と、溝内の下部に配設され、溝側壁に第１ゲート絶縁膜を介在させて埋設された第１ゲート電極を有する第１絶縁ゲート電界効果トランジスタと、溝内の上部において溝側壁に配設され、第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚い側壁絶縁体と、溝内の上部に側壁絶縁体を介在して埋設され、第１ゲート電極に電気的に接続された電極とを備えている。
　本開示の第２実施態様に係る半導体装置は、第１実施態様に係る半導体装置において、第１表面に配設された層間絶縁体と、層間絶縁体に配設され、溝開口に通じる接続孔と、少なくとも接続孔内に配設され、一部が電極とされる配線とを更に備えている。
　本開示の第３実施態様に係る光検出装置は、基板の第１表面から第１表面とは対向する第２表面に向かって配設された溝と、溝内の下部に配設され、溝側壁に第１ゲート絶縁膜を介在させて埋設された第１ゲート電極を有する転送トランジスタと、溝内の上部において溝側壁に配設され、第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚い側壁絶縁体と、溝内の上部に側壁絶縁体を介在して埋設され、第１ゲート電極に電気的に接続された電極と、基板内に配設され、転送トランジスタの一端に電気的に接続され、光を電荷に変換する光電変換素子と、基板の第１表面側において、電極に側壁絶縁体を介在させて配設され、転送トランジスタの他端に電気的に接続されたフローティングディフュージョンとを備えている。
　本開示の第４実施態様に係る半導体装置の製造方法は、基板の第１表面から第１表面とは対向する第２表面に向かって溝を形成し、溝内の下部において、溝側壁に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、第１絶縁ゲート電界効果トランジスタを形成し、溝内の上部において、溝側壁に、第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚く、溝に対して自己整合により側壁絶縁体を形成し、溝内の上部に側壁絶縁体を介在して第１ゲート電極に電気的に接続された電極を形成する。
図１は、本開示の第１実施の形態に係る光検出装置の概略的なシステム構成図である。 図２は、図１に示される光検出装置の概略的な分解平面構成図である。 図３は、図１に示される光検出装置の画素及び画素回路の回路構成図である。 図４Ａは、図１に示される光検出装置の画素の平面構成図である。 図４Ｂは、図４Ａに示される光検出装置の画素において、アライメントずれを生じたときの要部の平面構成図である。 図４Ｃは、図４Ａに示される光検出装置の画素において、アライメントずれを生じたときの要部の平面構成図である。 図５は、図１に示される光検出装置の画素の断面構成図（図４Ａに示されるＡ－Ａ切断線において切断された断面図）である。 図６は、図１に示される光検出装置の画素の断面構成図（図４Ａに示されるＢ－Ｂ切断線において切断された断面図）である。 図７は、第１実施の形態に係る光検出装置の製造方法を説明する第１工程断面図である。 図８は、第２工程断面図である。 図９は、第３工程断面図である。 図１０は、第４工程断面図である。 図１１は、第５工程断面図である。 図１２は、第６工程断面図である。 図１３は、第７工程断面図である。 図１４は、第８工程断面図である。 図１５は、第９工程断面図である。 図１６は、本開示の第２実施の形態に係る光検出装置の画素の図４Ａに対応する平面構成図である。 図１７は、図１６に示される光検出装置の画素の断面構成図（図１６に示されるＣ－Ｃ切断線において切断された断面図）である。 図１８は、第２実施の形態に係る光検出装置の製造方法を説明する第１工程断面図である。 図１９は、第２工程断面図である。 図２０は、第３工程断面図である。 図２１は、第４工程断面図である。 図２２は、第５工程断面図である。 図２３は、第６工程断面図である。 図２４は、第７工程断面図である。 図２５は、第８工程断面図である。 図２６は、第９工程断面図である。 図２７は、第１０工程断面図である。 図２８は、本開示の第３実施の形態に係る光検出装置の画素の図５に対応する断面構成図である。 図２９は、本開示の第４実施の形態に係る光検出装置の画素の要部を拡大した図４Ａに対応する拡大平面構成図である。 図３０は、本開示の第５実施の形態に係る光検出装置の画素の要部を拡大した図２９に対応する拡大平面構成図である。 図３１は、本開示の第６実施の形態に係る光検出装置の画素の要部を拡大した図２９に対応する拡大平面構成図である。 図３２は、本開示の第７実施の形態に係る光検出装置の画素の図４Ａに対応する平面構成図である。 図３３は、図３２に示される光検出装置の画素の断面構成図（図３２に示されるＤ－Ｄ切断線において切断された断面図）である。 図３４は、本開示の第８実施の形態に係る光検出装置の画素の図４Ａに対応する平面構成図である。 図３５は、本開示の第９実施の形態に係る光検出装置の画素の図４Ａに対応する平面構成図である。 図３６は、本開示の第１０実施の形態に係る光検出装置の製造方法を説明する第１工程断面図である。 図３７は、第２工程断面図である。 図３８は、第３工程断面図である。 図３９は、第４工程断面図である。 図４０は、第５工程断面図である。 図４１は、本開示の第１１実施の形態に係る光検出装置の製造方法を説明する第１工程断面図である。 図４２は、第２工程断面図である。 図４３は、第３工程断面図である。 図４４は、第４工程断面図である。 図４５は、第１２実施の形態に係る光検出装置の製造方法を説明する第１工程断面図である。 図４６は、第２工程断面図である。 図４７は、第３工程断面図である。 図４８は、第４工程断面図である。 図４９は、第５工程断面図である。 図５０は、第６工程断面図である。 図５１は、第７工程断面図である。 図５２は、第８工程断面図である。 図５３は、第９工程断面図である。 図５４は、第１０工程断面図である。 図５５は、本開示の第１３実施の形態に係る電子機器の構成を示すブロック図である。 図５６は、車両制御システムの概略的な構成の一例を示すブロック図である。 図５７は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 図５８は、内視鏡手術システムの概略的な構成の一例を示す図である。 図５９は、カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１実施の形態
　第１実施の形態は、光検出装置に、本技術を適用した第１例を説明する。本技術において、光検出装置は、半導体装置の１つの態様である。第１実施の形態は、光検出装置の全体構成、画素の構成及び画素回路の構成を説明する。さらに、第１実施の形態は、光検出装置の製造方法を説明する。
２．第２実施の形態
　第２実施の形態は、第１実施の形態に係る光検出装置において、画素の構成、画素回路の構成及び製造方法を変えた第２例を説明する。
３．第３実施の形態
　第３実施の形態は、第１実施の形態に係る光検出装置において、画素の構成を変えた第３例を説明する。
４．第４実施の形態
　第４実施の形態は、第１実施の形態に係る光検出装置において、画素の構成を変えた第４例を説明する。
５．第５実施の形態
　第５実施の形態は、第４実施の形態に係る光検出装置において、画素の構成を変えた第５例を説明する。
６．第６実施の形態
　第６実施の形態は、第５実施の形態に係る光検出装置において、画素の構成を変えた第６例を説明する。
７．第７実施の形態
　第７実施の形態は、第５実施の形態に係る光検出装置において、画素の構成を変えた第７例を説明する。
８．第８実施の形態
　第８実施の形態は、第７実施の形態に係る光検出装置において、画素の構成を変えた第８例を説明する。
９．第９実施の形態
　第９実施の形態は、第７実施の形態に係る光検出装置において、画素の構成を変えた第９例を説明する。
１０．第１０実施の形態
　第１０実施の形態は、第１実施の形態又は第２実施の形態に係る光検出装置において、画素の構成及び製造方法を変えた第１０例を説明する。
１１．第１１実施の形態
　第１１実施の形態は、第１実施の形態又は第２実施の形態に係る光検出装置において、画素の構成及び製造方法を変えた第１１例を説明する。
１２．第１２実施の形態
　第１２実施の形態は、第１実施の形態に係る光検出装置において、製造方法を変えた第１２例を説明する。
１３．第１３実施の形態
　第１３実施の形態は、第１実施の形態～第１２実施の形態のいずれかに係る光検出装置を備えた電子機器に、本技術を適用した第１３例を説明する。
１４．移動体への応用例
　この応用例は、移動体制御システムの一例である車両制御システムに本技術を適用した例を説明する。
１５．内視鏡手術システムへの応用例
　この応用例は、内視鏡手術システムに本技術を適用した例を説明する。
１６．その他の実施の形態
＜１．第１実施の形態＞
　図１～図１５を用いて、本開示の第１実施の形態に係る光検出装置１を説明する。
　ここで、図中、適宜、示されている矢印Ｘ方向は、便宜的に平面上に載置された光検出装置１の１つの平面方向を示している。矢印Ｙ方向は、矢印Ｘ方向に対して直交する他の１つの平面方向を示している。また、矢印Ｚ方向は、矢印Ｘ方向及び矢印Ｙ方向に対して直交する上方向を示している。つまり、矢印Ｘ方向、矢印Ｙ方向、矢印Ｚ方向は、丁度、三次元座標系のＸ軸方向、Ｙ軸方向、Ｚ軸方向に各々一致している。
　なお、これらの各方向は、説明の理解を助けるために便宜的に示されており、本技術の方向を限定するものではない。
［光検出装置１の構成］
（１）光検出装置１の全体構成
　図１は、第１実施の形態に係る光検出装置１のシステム構成の一例を表している。光検出装置１は、半導体装置の１つの態様である。光検出装置１は、ここでは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型固体撮像装置として構築されている。固体撮像装置では、外部から入射される光Ｌ（図５参照）が検出され、この検出された光Ｌは電荷に変換され、変換された電荷に基づいて静止画又は動画等の画像が生成される。
　光検出装置１は、矢印Ｘ方向及び矢印Ｙ方向の平面内において、二次元的に規則的に複数配列された画素１０を有する画素領域（画素アレイ部）１００と、周辺回路とを備えている。
　後に説明するが、画素１０は、光電変換素子ＰＤ（図３参照）と、転送トランジスタＴＲ（図３参照）とを備えている。
　光電変換素子ＰＤは、例えばフォトダイオードにより構成されている。光電変換素子ＰＤは、光Ｌを電荷に変換する。転送トランジスタＴＲは、光電変換素子ＰＤにより変換された電荷を転送する。
　また、画素１０には、画素回路２０（図３参照）が電気的に接続されている。画素回路２０では、画素１０において変換された電荷を読み出す。
　周辺回路は、垂直駆動回路ＶＤと、カラム信号処理回路ＣＳと、水平駆動回路ＨＤと、出力回路Ｏｕｔと、制御回路ＣＣ等を備えて構築されている。
　制御回路ＣＣは、入力クロックと、動作モード等を指令するデータとを受け取り、又光検出装置１の内部情報等のデータを出力する。すなわち、制御回路ＣＣは、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路ＶＤ、カラム信号処理回路ＣＳ及び水平駆動回路ＨＤ等の動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号は、垂直駆動回路ＶＤ、カラム信号処理回路ＣＳ及び水平駆動回路ＨＤ等に入力される。
　垂直駆動回路ＶＤは、例えばシフトレジスタにより構成されている。垂直駆動回路ＶＤは、画素駆動配線Ｌｄを選択し、選択された画素駆動配線に画素１０を駆動するためのパルスを供給する。画素１０は、行単位において駆動される。すなわち、垂直駆動回路ＶＤは、画素領域１００の各画素１０を行単位において順次垂直方向に選択走査する。垂直信号線Ｌｖを通して各画素１０の光電変換素子に受光量に応じて生成された信号電荷が、画素信号としてカラム信号処理回路ＣＳに供給される。
　カラム信号処理回路ＣＳは、画素１０の例えば列毎に配置されている。カラム信号処理回路ＣＳでは、１行分の画素１０から出力される信号に対して、画素列毎にノイズ除去等の信号処理が行われる。すなわち、カラム信号処理回路ＣＳは、画素１０に固有の固定パターンノイズを除去するＣＤＳ（Correlated Double Sampling）、信号増幅、ＡＤ（Analog Digital）変換等の信号処理を行う。カラム信号処理回路ＣＳの出力段には、図示省略の水平選択スイッチが水平信号線Ｌｈとの間に接続されている。
　水平駆動回路ＨＤは、例えばシフトレジスタにより構成されている。水平駆動回路ＨＤは、水平走査パルスを順次出力することにより、カラム信号処理回路ＣＳの各々を順番に選択し、カラム信号処理回路ＣＳの各々から画素信号を水平信号線Ｌｈに出力する。
　出力回路Ｏｕｔは、カラム信号処理回路ＣＳの各々から水平信号線Ｌｈを通して順次供給される信号に対して、信号処理を行って出力する。例えば、出力回路Ｏｕｔでは、バッファリングだけを行う場合、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合がある。入出力端子Ｉｎは、光検出装置１とその外部との信号の遣り取りを行う。
（２）光検出装置１の装置構成
　図２は、図１に示される光検出装置１の概略的な分解平面構成の一例を表している。
　光検出装置１は、第１基体１Ａ、第２基体１Ｂ、第３基体１Ｃのそれぞれを積層し、かつ、相互に貼り合わせた３層構造を備えている。ここでは、矢印Ｚ方向に向かって、第３基体１Ｃ、第２基体１Ｂ、第１基体１Ａのそれぞれが順次積層されている。
　なお、第１実施の形態並びに第１実施の形態を前提とする後述する実施の形態では、光検出装置１は、３層構造を備えている。また、後述する第２実施の形態並びに第２実施の形態を前提とする実施の形態では、光検出装置１は、第１基体１Ａ及び第２基体１Ｂを１つの基体とした２層構造を備えている。
　第１基体１Ａは、矢印Ｚ方向から見て（以下、単に「平面視において」という。）、矩形状に形成されている。詳しく説明すると、第１基体１Ａは、ここでは正方形状に形成されている。第１基体１Ａは、例えば単結晶珪素により形成された半導体基板（図５及び図６において符号３０参照）を備えている。
　第１基体１Ａの半導体基板には、画素１０を構築する光電変換素子ＰＤ及び転送トランジスタＴＲが配設されている。第１基体１Ａの実質的に全域には、画素領域１００が配設されている。画素領域１００には、前述の通り、複数の画素１０が配列されている。つまり、第１基体１Ａは、画像を撮像する撮像面としての光検出面を構築している。
　ここで、「矢印Ｚ方向から見て（平面視において）」とは、本技術に係る「第１表面側から第２表面側を見て」に相当する。
　第２基体１Ｂは、平面視において、第１基体１Ａと同様の矩形状に形成され、かつ、第１基体１Ａの平面サイズと同様の平面サイズに形成されている。第２基体１Ｂは、第１基体１Ａと同様に、例えば単結晶珪素により形成された半導体基板を備えている。
　第２基体１Ｂの半導体基板には、ここでは図示省略の画素回路２０を構築する複数の画素トランジスタが配設されている。特に、配設数は限定されないが、第１実施の形態では、４つの画素１０に対して、１つの画素回路２０が配設されている。画素回路２０を構築する複数の画素トランジスタは、後に説明する。
　また、第２基体１Ｂには、平面視において画素領域１００に重複し、この画素領域１００を矢印Ｘ方向に延設する画素駆動配線Ｌｄ及び矢印Ｙ方向に延設する垂直信号線Ｌｖが配設されている。
　なお、２層構造を備えた光検出装置１の場合には、画素回路２０は、第１基体１Ａ及び第２基体１Ｂを１つにした基体に配設されている。
　第３基体１Ｃは、平面視において、第１基体１Ａと同様の矩形状に形成され、かつ、第１基体１Ａの平面サイズと同様の平面サイズに形成されている。第３基体１Ｃは、第１基体１Ａと同様に、例えば単結晶珪素により形成された半導体基板を備えている。
　第３基体１Ｃの半導体基板には、周辺回路が配設されている。周辺回路は、前述の通り、垂直駆動回路ＶＤ、カラム信号処理回路ＣＳ、水平駆動回路ＨＤ、出力回路Ｏｕｔ、制御回路ＣＣ等を備えている。
　なお、第１実施の形態では、周辺回路の各回路は、ロジック回路である。ロジック回路は、トランジスタ、容量及び抵抗から選択される１以上の半導体素子を含んで構築されている。トランジスタには、絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ：Insulated Gate Field Effect Transistor）が使用されている。トランジスタの少なくとも一対の主電極の表面には、ＣｏＳｉ２、ＮｉＳｉ等のサリサイド（Self-Aligned Silicide）プロセスを用いて形成された低抵抗層が形成されている。例えば半導体層の抵抗値に対して、低抵抗層の抵抗値は小さい。
（３）画素１０及び画素回路２０の回路構成
　図３は、光検出装置１の画素１０及び画素回路２０の回路構成の一例を表している。
　第１実施の形態では、４つの画素１０が１つの画素回路２０に電気的に接続され、４つの画素１０は１つの画素回路２０を共有している。つまり、４つの画素１０のそれぞれにおいて光Ｌから変換された電荷は、１つの画素回路２０において読み出される。
　画素１０は、光電変換素子ＰＤと、転送トランジスタＴＲとを備え、双方の直列回路により構成されている。
　詳しく説明すると、光電変換素子ＰＤは、ここではフォトダイオードにより構成されている。フォトダイオードは、アノード領域と、カソード領域とを備えている。
　一方、転送トランジスタＴＲは、ＩＧＦＥＴである。ＩＧＦＥＴは、一対の主電極（ソース領域及びドレイン領域）と、ゲート電極とを備えている。
　光電変換素子ＰＤのアノード領域は、基準電圧ＧＮＤに電気的に接続されている。また、カソード領域は、転送トランジスタＴＲの一方の主電極に電気的に接続されている。
　転送トランジスタＴＲの他方の主電極は、フローティングディフュージョンＦＤの一端に電気的に接続されている。そして、ゲート電極には、導通又は非導通を制御する制御信号が入力される。
　ここで、前述の通り、１つの画素回路２０に対して、４つの画素１０が配設されているので、画素１０内の構成要素の符号の末尾に識別番号１、２、３又は４を付し、相互に区別している。例えば、４つのうちの１つの画素１０は、光電変換素子ＰＤ１及び転送トランジスタＴＲ１を備えて構成されている。
　なお、相互に区別する必要が無い場合には、識別番号は付していない。
　後に詳細な構造を説明するが、第１実施の形態では、転送トランジスタＴＲは、縦型トランジスタにより構成されている。つまり、転送トランジスタＴＲは、縦型ＩＧＦＥＴとして構成されている。
　転送トランジスタＴＲは、本技術に係る「転送トランジスタ」に対応し、半導体装置では本技術に係る「第１絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）」に対応している。
　画素回路２０は、複数の画素トランジスタにより構築されている。ここでは、画素トランジスタは、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬとを備えている。後述する第２実施の形態において説明するが、画素トランジスタの各トランジスタは、横型ＩＧＦＥＴにより構成されている。
　ここで、画素トランジスタは、本技術に係る「画素トランジスタ」に対応している。
　リセットトランジスタＲＳＴの一方の主電極は、フローティングディフュージョンＦＤの他端に電気的に接続され、他方の主電極は、電源電圧ＶＤＤに電気的に接続されている。ゲート電極には、リセット信号が入力される。
　リセットトランジスタＲＳＴは、導通状態になると、フローティングディフュージョンＦＤを電源電圧ＶＤＤに相当する電位にリセットする。
　増幅トランジスタＡＭＰの一方の主電極は、選択トランジスタＳＥＬの一方の主電極に電気的に接続され、他方の主電極は、電源電圧ＶＤＤに電気的に接続されている。ゲート電極には、リセットトランジスタＲＳＴの一方の主電極及びフローティングディフュージョンＦＤの他端が電気的に接続されている。
　増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成している。つまり、増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤを通して転送された電荷に応じた画素信号を生成する。
　選択トランジスタＳＥＬの他方の主電極は、垂直信号線Ｌｖに電気的に接続されている。ゲート電極には、選択信号が入力される。
　選択トランジスタＳＥＬは、生成された画素信号を垂直信号線Ｌｖに出力する。
（４）画素１０の装置構成
　図４Ａは、光検出装置１の画素１０の平面構成の一例を表している。図５、図６のそれぞれは、画素１０の断面構成の一例を表している。
　前述の通り、第１実施の形態に係る光検出装置１は、３層構造を備えている。画素１０は、３層構造を構築する第１基体１Ａを形成する半導体基板３０に配設されている。
　第１実施の形態では、画素領域１００の一部又は全部の画素１０は、位相差検出画素として構成されている。図４Ａに示されるように、画素１０は、矢印Ｘ方向に隣接して配列された第１画素１０Ａ及び第２画素１０Ｂにより構成されている。
　第１画素１０Ａは、平面視において、矢印Ｘ方向を短手方向とし、矢印Ｙ方向を長手方向とした長方形状に形成されている。第１画素１０Ａの周囲には画素分離領域３１が配設されている。同様に、第２画素１０Ｂは、矢印Ｘ方向を短手方向とし、矢印Ｙ方向を長手方向とした長方形状に形成されている。第２画素１０Ｂの周囲には画素分離領域３１が配設されている。
　画素分離領域３１は、溝３１１と、充填材３１２とを備えている。溝３１１は、半導体基板３０の表面３０Ａから表面３０Ａに対向する他の表面３０Ｂに向かって、半導体基板３０の厚さ方向に掘り下げて形成されている。
　ここで、表面３０Ａは、本技術に係る「第２表面」に対応している。一方、表面３０Ｂは、本技術に係る「第１表面」に対応している。
　また、溝３１１は、矢印Ｘ方向に延設され、矢印Ｙ方向に一定の間隔において配設されるとともに、矢印Ｙ方向に延設され、矢印Ｘ方向に一定の間隔において配設されている。つまり、平面視においては、溝３１１は、格子形状に形成されている。従って、第１実施の形態では、平面視において、画素１０の平面形状は、矩形状に形成されている。さらに詳細には、第１実施の形態では、画素１０の平面形状は、正方形状に形成されている。
　充填材３１２は、溝３１１内に充填されている。充填材３１２には、例えば、光学的、かつ、電気的に隣接する画素１０間を分離可能なＳｉＯ２等の絶縁材料が使用されている。
　画素１０の第１画素１０Ａは、光電変換素子ＰＤと、転送トランジスタＴＲとを備えている。同様に、第２画素１０Ｂは、光電変換素子ＰＤと、転送トランジスタＴＲとを備えている。第１画素１０Ａ、第２画素１０Ｂのそれぞれは、便宜的に示された矢印Ｙ方向に延設される中心線ＣＬを中心として、線対称形状に形成されている。
　位相差検出画素として構成される画素１０では、光検出情報（画像情報）を補間することができ、オートフォーカスを実現することができる。
（４－１）光電変換素子ＰＤの装置構成
　詳細な構造の図示及び説明は省略するが、光電変換素子ＰＤは、矢印Ｘ方向及び矢印Ｙ方向の周囲を画素分離領域３１に囲まれた領域内において、半導体基板３０の内部に配設されている。表現を代えれば、画素１０は、画素分離領域３１に囲まれた領域内に構築されている。
　光電変換素子ＰＤは、アノード領域としてのｐ型半導体領域３０ｐと、カソード領域としてのｎ型半導体領域３０ｎとを備えている。
　なお、画素分離領域３１に沿ったｐ型半導体領域３０ｐの表面部分には、ｐ型半導体領域３０ｐよりも不純物密度が高く、同一導電型を有する図示省略のピニング領域が配設されている。
（４－２）転送トランジスタＴＲの装置構成
　転送トランジスタＴＲは、画素分離領域３１内において、光電変換素子ＰＤよりも矢印Ｙ方向に、光電変換素子ＰＤに近接して配設されている。第１画素１０Ａ、第２画素１０Ｂのそれぞれにおいて、転送トランジスタＴＲは、同様の位置に配置されている。図４Ａ～図６に示されるように、転送トランジスタＴＲは、チャネル形成領域３０ｃと、ゲート絶縁膜５と、ゲート電極６と、一対の主電極（ソース領域及びドレイン領域）とを主要な構成要素として備えている。
　転送トランジスタＴＲのゲート絶縁膜５及びゲート電極６は、溝４内に配設されている。このため、チャネル形成領域３０ｃは、溝４の底面及び溝下部４Ａの側壁に沿って半導体基板３０のｐ型半導体領域３０ｐに形成される。
　溝４は、半導体基板３０の表面３０Ｂから表面３０Ａに向かって配設されている。ここでは、矢印Ｘ方向又は矢印Ｙ方向に見て（以下、単に「側面視において」という。）、溝４の断面形状は、表面３０Ｂ側の開口寸法よりも底面寸法が小さいテーパ形状に形成されている。また、平面視において、溝４の開口形状は、矩形状に形成されている。
　なお、溝４の断面形状は、表面３０Ｂ側の開口寸法と底面寸法とが等しい矩形状に形成されてもよい。また、溝４の断面形状は、表面３０Ｂ側の開口寸法よりも底面寸法が大きい逆テーパ形状に形成されてもよい。さらに、溝４の開口形状は、三角形状、五角形以上の多角形状、円形状、楕円形状に形成されてもよい。
　ゲート絶縁膜５は、溝下部４Ａの底面及び溝下部４Ａの側壁に沿って配設されている。ゲート絶縁膜５は、例えばＳｉＯ２等の絶縁材料により形成されている。この絶縁材料が使用される場合、ゲート絶縁膜５の溝下部４Ａの側壁から溝下部４Ａの中心へ向かう方向の厚さｔ１は、例えば１ｎｍ以上２０ｎｍ以下に形成されている。
　ゲート電極６は、溝下部４Ａ内にゲート絶縁膜５を介在させて埋設されている。ゲート電極６は、例えば多結晶珪素等のゲート電極材料により形成されている。ゲート電極材料に多結晶珪素が使用される場合、多結晶珪素には抵抗値を小さくする不純物が添加されている。
　一対の主電極の一方は、光電変換素子ＰＤのカソード領域に電気的に接続されている。表現を代えれば、カソード領域は、転送トランジスタＴＲの一方の主電極として使用されている。
　一方、一対の主電極の他方は、フローティングディフュージョンＦＤに電気的に接続されている。同様に、フローティングディフュージョンＦＤは、転送トランジスタＴＲの他方の主電極として使用されている。
（４－３）フローティングディフュージョンＦＤの装置構成
　画素分離領域３１に周囲を囲まれた領域内において、光電変換素子ＰＤの矢印Ｙ方向には、転送トランジスタＴＲを介在させてフローティングディフュージョンＦＤが配設されている。フローティングディフュージョンＦＤは、半導体基板３０の表面３０Ｂ側に配設されたｎ型半導体領域３０ｎにより形成されている。このｎ型半導体領域３０ｎは、ｐ型半導体領域３０ｐに対して、ｐｎ接合により電気的に分離されている。
　フローティングディフュージョンＦＤは、第１画素１０Ａにおいては、転送トランジスタＴＲよりも矢印Ｘ方向側にずれた位置に配設されている。また、フローティングディフュージョンＦＤは、第２画素１０Ｂにおいては、転送トランジスタＴＲよりも矢印Ｘ方向とは反対方向側にずれた位置に配設されている。
（４－４）電極１２Ａ及び配線１２の装置構成
　図４Ａ、図５及び図６に示されるように、転送トランジスタＴＲのゲート電極６には、電極１２Ａが電気的に接続されている。電極１２Ａは、溝４内の溝上部４Ｂに側壁絶縁体７を介在して埋設されている。
　詳しく説明すると、半導体基板３０の表面３０Ｂには層間絶縁体１１が配設されている。層間絶縁体１１には、溝４の開口に通じる接続孔１１Ｈが形成されている。この接続孔１１Ｈ内には配線１２が配設され、配線１２の一部が延設され、溝４内において電極１２Ａとして形成されている。配線１２は、第１実施の形態では、少なくとも接続孔１１Ｈ内に配設されたプラグ配線、又は層間絶縁体１１の表面３０Ａとは反対側に配設された配線から延設された接続孔配線である。
　配線１２、電極１２Ａのそれぞれは、例えばバリアメタル、高融点金属のそれぞれを積層した複合材料により形成されている。バリアメタルとしては、例えばＴｉ、ＴｉＮ又はそれらの複合材料が使用可能である。また、高融点金属には、例えばＷが使用可能である。
　なお、フローティングディフュージョンＦＤにも、配線１２が電気的に接続されている。
（４－５）側壁絶縁体７の装置構成
　側壁絶縁体７は、溝４内の溝上部４Ｂにおいて、溝４側壁に配設されている。転送トランジスタＴＲのゲート絶縁膜５の厚さｔ１よりも、側壁絶縁体７の同一方向の厚さｔ２は厚い。側壁絶縁体７の厚さｔ２は、例えば１６ｎｍ以上８０ｎｍ以下に形成されている。
　第１実施の形態では、側壁絶縁体７は、第１側壁絶縁体７Ａ、第２側壁絶縁体７Ｂのそれぞれを溝４の側壁から順次積層した複合材料により形成されている。第１側壁絶縁体７Ａは、溝上部４Ｂの側壁に沿って形成されている。第１側壁絶縁体７Ａは、例えばＳｉＯ２等の絶縁材料により形成されている。第１側壁絶縁体７Ａの厚さは、例えば１ｎｍ以上３０ｎｍ以下に形成されている。第２側壁絶縁体７Ｂは、溝上部４Ｂの側壁に第１側壁絶縁体７Ａを介在して形成されている。第２側壁絶縁体７Ｂは、第１側壁絶縁体７Ａに対してエッチング選択比を有する、例えばＳｉＮ等の絶縁材料により形成されている。第２側壁絶縁体７Ｂの厚さは、例えば１５ｎｍ以上５０ｎｍ以下に形成されている。
　また、側壁絶縁体７は、溝４に対して自己整合（self-alignment）により形成されている。すなわち、側壁絶縁体７の厚さｔ２が、製造プロセスにおけるアライメントずれに影響されることなく、成膜された厚さに相当する一定値になる。表現を代えれば、電極１２Ａから側壁絶縁体７を介在させたフローティングディフュージョンＦＤの離間寸法が、ばらつきのない一定値になる。
　側壁絶縁体７が溝４に対して自己整合により形成されているので、結果的に電極１２Ａは溝４、側壁絶縁体７のそれぞれに対して自己整合により形成されている。
　さらに、側壁絶縁体７の表面３０Ｂから表面３０Ａ側への深さ（深さ寸法）ｈ２は、フローティングディフュージョンＦＤの同一方向の深さ（深さ寸法）ｈ３以上に形成されている（ｈ２≧ｈ３）。深さｈ３は、ｎ型半導体領域３０ｎのｐｎ接合深さである。当然の２００ことではあるが、溝４の深さ（深さ寸法）ｈ１は深さｈ２よりも大きい（ｈ１＞ｈ２≧ｈ３）。深さｈ１は、例えば３５０ｎｍ以上４５０ｎｍ以下である。深さｈ２は、例えば１５０ｎｍ以上２５０ｎｍ以下である。深さｈ３は、例えば１３０ｎｍ以上２００ｎｍ以下である。
　第１実施の形態では、側壁絶縁体７又は溝４の側壁から離間された位置にフローティングディフュージョンＦＤが配設されている。本技術では、側壁絶縁体７又は溝４の側壁に接してフローティングディフュージョンＦＤが配設されてもよい。この場合、フローティングディフュージョンＦＤは、溝４、側壁絶縁体７のそれぞれに対して自己整合により形成されている。
（５）光学フィルタ１４０の構成
　画素１０において、半導体基板３０の表面３０Ａには、保護膜１３０を介在させて、光学フィルタ１４０、光学レンズ１５０のそれぞれが順次配設されている。
　光学フィルタ１４０は、例えば赤色光の帯域の光Ｌを透過させる赤色カラーフィルタ、緑色光の帯域の光Ｌを透過させる緑色カラーフィルタ、又は青色光の帯域の光Ｌを透過させる青色カラーフィルタとして形成されている。光学フィルタ１４０は、近赤外線を透過させるフィルタであってもよい。
　光学フィルタ１４０は、例えば有機顔料が添加された樹脂材料により形成されている。樹脂材料としては、アクリル系樹脂、スチレン系樹脂等を使用することができる。
（６）光学レンズ１５０の構成
　光学レンズ１５０は、側面視において、画素１０毎、又は複数の画素１０毎に配設されている。光学レンズ１５０は、側面視において、矢印Ｚ方向に突出する湾曲形状に形成されている。光学レンズ１５０は、例えば光透過性を有する樹脂材料により形成されている。なお、図示並びに詳細な説明は省略するが、光学レンズ１５０に反射防止膜が形成されていてもよい。
　光学レンズ１５０は隣接する他の光学レンズ１５０に連結され、複数の光学レンズ１５０は一体に形成されている。光学レンズ１５０は、オンチップレンズとして構成されている。
　なお、光検出装置１の第２基体１Ｂに配設される画素回路２００、第３基体１Ｃに配設される周辺回路のそれぞれの図示並びに詳細な説明は省略する。
［光検出装置１の製造方法］
　図７～図１５は、光検出装置１の製造方法を工程毎に説明する工程断面の一例を表している。
　第１実施の形態に係る光検出装置１の製造方法は、主に、画素１０の転送トランジスタＴＲの製造方法である。光検出装置１の製造方法は、以下の通りである。
　まず、半導体基板３０が準備される（図７参照）。この半導体基板３０は、ダイシング工程前の半導体ウエハの状態であり、画素分離領域３１及び図示省略の光電変換素子ＰＤ（図４Ａ、図５及び図６参照）が形成された状態にある。
　次に、半導体基板３０の表面３０Ｂに、マスク３００が形成される（図７参照）。マスク３００は、例えばマスク３０１、マスク３０２、マスク３０３のそれぞれを順次積層して形成される。マスク３０１には、例えばＳｉＯ２が使用される。マスク３０２には、例えばＳｉＮが使用される。マスク３０３には、例えばフォトレジストが使用される。マスク３００には、転送トランジスタＴＲのゲート電極６を形成する領域に開口が形成される（図７参照）。
　図７に示されるように、マスク３００を用いて、半導体基板３０の表面３０Ｂから表面３０Ａ側に向かって溝４が形成される。溝４の形成には、例えばＲＩＥ（Reactive Ion Etching）等の異方性エッチングが使用される。
　図８に示されるように、マスク３００が剥離される。
　図９に示されるように、溝４の側壁及び溝４の底面にゲート絶縁膜５を介在させてゲート電極材料６Ａが形成される。ゲート絶縁膜５は、例えば熱酸化法を用いて形成され、ここではＳｉＯ２により形成される。ゲート電極材料６Ａは、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて形成され、ここでは多結晶珪素により形成される。
　半導体基板３０の表面３０Ｂ側の全面にエッチバック処理が行われる。エッチバック処理には、例えば異方性エッチングが使用される。これにより、図１０に示されるように、ゲート電極材料６Ａからゲート電極６が形成される。ゲート電極６は、溝４の溝下部４Ａに埋設され、溝４の底面、側壁のそれぞれにゲート絶縁膜５を介在して形成される。
　図１１に示されるように、半導体基板３０の表面３０Ｂ側の全面に側壁絶縁体７が形成される。側壁絶縁体７は、第１側壁絶縁体７Ａと、第１側壁絶縁体７Ａに対してエッチング選択比を有する第２側壁絶縁体７Ｂとを積層して形成されている。第１側壁絶縁体７Ａ、第２側壁絶縁体７Ｂのそれぞれの成膜には、例えばＣＶＤ法が使用される。
　半導体基板３０の表面３０Ｂ側の全面にエッチバック処理が行われる。エッチバック処理には、例えば異方性エッチングが使用される。これにより、図１２に示されるように、溝４の溝上部４Ｂにおいて、溝４の側壁に側壁絶縁体７が形成される。側壁絶縁体７は、溝４に対して自己整合により形成されているので、均一な厚さｔ２に形成される。
　ここで、側壁絶縁体７は、最初に第２側壁絶縁体７Ｂがエッチバック処理によりエッチングされ、この後に第２側壁絶縁体７Ｂをマスクとして用い、第１側壁絶縁体７Ａが除去される。第１側壁絶縁体７Ａの除去には、例えば等方性エッチングが使用される。これにより、第１側壁絶縁体７Ａをエッチングストッパとして使用し、第２側壁絶縁体７Ｂをエッチングすることができる。
　図１３に示されるように、半導体基板３０の表面３０Ｂ側の全面に第１層間絶縁体１１Ａが形成される。第１層間絶縁体１１Ａには、例えばＳｉＮ等の絶縁材料が使用される。
　引き続き、図１４に示されるように、第１層間絶縁体１１Ａに第２層間絶縁体１１Ｂが形成され、第１層間絶縁体１１Ａ、第２層間絶縁体１１Ｂのそれぞれを積層した層間絶縁体１１が形成される。第２層間絶縁体１１Ｂは、例えばＳｉＯ２等の絶縁材料が使用される。
　図１５に示されるように、層間絶縁体１１に接続孔１１Ｈが形成される。接続孔１１Ｈが形成されると、溝４内において、転送トランジスタＴＲのゲート電極６の表面を露出させることができる。
　前述の図４Ａ、図５及び図６に示されるように、少なくとも接続孔１１Ｈ内に配線１２が形成されるとともに、溝４の溝上部４Ｂに電極１２Ａが形成される。電極１２Ａは、転送トランジスタＴＲのゲート電極６に電気的に接続されるとともに、溝４及び側壁絶縁体７に対して自己整合により形成される。配線１２及び電極１２Ａは、例えばスパッタリング法により形成される。
　これら一連の製造工程が終了すると、第１実施の形態に係る光検出装置１が完成する。
［作用効果］
　第１実施の形態に係る光検出装置（半導体装置）１は、図４Ａ、図５及び図６に示されるように、溝４と、第１ＩＧＦＥＴとしての転送トランジスタＴＲと、側壁絶縁体７と、電極１２Ａとを備える。
　溝４は、半導体基板３０の表面３０Ｂから表面３０Ｂとは対向する表面３０Ａに向かって配設される。転送トランジスタＴＲは、溝４内の溝下部４Ａに配設され、溝４側壁に第１ゲート絶縁膜としてのゲート絶縁膜５を介在させて埋設された第１ゲート電極としてのゲート電極６を有する。側壁絶縁体７は、溝４内の溝上部４Ｂにおいて溝４側壁に配設され、ゲート絶縁膜５の厚さよりも同一方向の厚さが厚い。さらに、側壁絶縁体７は、溝４に対して自己整合により形成されている。そして、電極１２Ａは、溝４内の溝上部４Ｂに側壁絶縁体７を介在して埋設され、ゲート電極６に電気的に接続される。
　このように構成される光検出装置１によれば、電極１２Ａの側面周囲に側壁絶縁体７が形成され、そして側壁絶縁体７の厚さｔ２が均一化される。このため、電極１２Ａから側壁絶縁体７を介在させた半導体基板３０への電界効果の影響を効果的に抑制又は防止することができるとともに、電界効果の影響そのもののばらつきを効果的に抑制又は防止することができる。
　光検出装置１では、電極１２Ａの周囲に近接してフローティングディフュージョンＦＤが配設されているので、電極１２ＡからフローティングディフュージョンＦＤへの電界効果の影響を効果的に抑制又は防止することができる。このため、転送トランジスタＴＲによる光電変換素子ＰＤからフローティングディフュージョンＦＤへの転送効率を安定化させ、画素特性を向上させることができる。
　なお、フローティングディフュージョンＦＤは、側壁絶縁体７に接して、側壁絶縁体７に対して自己整合により形成することができる。
　また、側壁絶縁体７の厚さｔ２が均一化され、電極１２ＡとフローティングディフュージョンＦＤとの離間距離にアライメントずれに対するマージンが無くなるので、離間距離を小さくすることができる。このため、画素１０の占有面積を縮小し、画素１０数を増加させることができる。
　また、光検出装置１では、図４Ａ、図５及び図６に示されるように、電極１２Ａは、溝４、側壁絶縁体７のそれぞれに対して自己整合により形成されている。このため、画素１０の占有面積をより一層縮小し、更に画素１０数を増加させることができる。
　図４Ｂ、図４Ｃは、アライメントずれを生じたときの光検出装置の要部の平面構成の一例を表している。図４Ｂでは、溝４に対して、矢印Ｘ方向、矢印Ｙ方向のそれぞれとは反対方向に電極１２Ａがアライメントずれを生じている状態が示されている。図４Ｃでは、溝４に対して、矢印Ｘ方向、矢印Ｙ方向とは反対方向のそれぞれに電極１２Ａがアライメントずれを生じている状態が示されている。
　いずれの状態においても、溝４に対して、側壁絶縁体７が自己整合により形成され、この側壁絶縁体７に電極１２Ａが導かれる。このため、結果的に、電極１２Ａ、ゲート電極６のそれぞれの接続位置は、溝４に対して自己整合により決定される。
　また、光検出装置１では、図４Ａ、図５及び図６に示されるように、層間絶縁体１１と、接続孔１１Ｈと、配線１２とを備える。層間絶縁体１１は、半導体基板３０の表面３０Ｂに配設される。接続孔１１Ｈは、層間絶縁体１１に配設され、溝４開口に通じる。そして、配線１２は、少なくとも接続孔１１Ｈ内に配設され、配線１２の一部は、電極１２Ａとされる。
　このように構成される光検出装置１によれば、電極１２Ａに配線１２との接続領域となる電極１２Ａよりも拡径されたパッドを配設する必要がない。このため、画素１０の占有面積をより一層縮小し、更に画素１０数を増加させることができる。
　また、光検出装置１では、特に図５及び図６に示されるように、側壁絶縁体７の表面３０Ｂから表面３０Ａ側への寸法（深さｈ２）は、フローティングディフュージョンＦＤの同一方向の寸法（深さｈ３）以上である。このため、電極１２ＡとフローティングディフュージョンＦＤとの間の全域に側壁絶縁体７が配設されているので、電極１２ＡからフローティングディフュージョンＦＤへの電界効果の影響をより一層効果的に抑制又は防止することができる。
　また、光検出装置１では、図４Ａ、図５及び図６に示されるように、平面視において、ゲート電極６の側面周囲の寸法は、電極１２Ａの側面周囲の寸法よりも大きい。このため、転送トランジスタＴＲのチャネル形成領域３０ｃの幅寸法（ゲート幅寸法又はチャネル幅寸法）を拡大することができるので、より一層転送効率を向上させることができる。
　第１実施の形態に係る光検出装置１（半導体装置）の製造方法は、下記工程を備える。まず、半導体基板３０の表面３０Ｂから表面３０Ｂとは対向する表面３０Ａに向かって溝４が形成される。次に、溝４内の溝下部４Ａにおいて、溝４側壁にゲート絶縁膜５を介在させてゲート電極６が形成され、転送トランジスタＴＲが形成される。次に、溝４内の溝上部４Ｂにおいて、溝４側壁に、ゲート絶縁膜５の厚さｔ１よりも同一方向の厚さｔ２が厚く、溝４に対して自己整合により側壁絶縁体７が形成される。次に、溝４内の溝上部４Ｂに側壁絶縁体７を介在してゲート電極６に電気的に接続された電極１２Ａが形成される。
　このような各工程を備えた光検出装置１の製造方法によれば、前述の作用効果を奏することができる光検出装置１を簡易に製造することができる。
＜２．第２実施の形態＞
　図１６～図２７を用いて、第２実施の形態に係る光検出装置１を説明する。
　なお、第２実施の形態及びそれ以降の実施の形態において、第１実施の形態に係る光検出装置１の構成要素と同一の構成要素、又は実質的に同一の構成要素には同一の符号を付し、重複する説明は省略する。
［光検出装置１の装置構成］
　図１６は、光検出装置１の画素１０の平面構成の一例を表している。図１７は、画素１０の断面構成の一例を表している。
　第２実施の形態に係る光検出装置１は、２層構造を備えている。画素１０は、前述の図２に示される第１基体１Ａと第２基体１Ｂとを１つの基体とする半導体基板３０に配設されている。基本的な構成要素は、第１実施の形態に係る光検出装置１の構成要素と同一又は実質的に同一である。
　そして、光検出装置１では、半導体基板３０の表面３０Ｂ側に、前述の図２及び図３に示される画素回路２０の画素トランジスタＴｒが配設されている。
　詳しく説明する。画素１０を構築する第１画素１０Ａ、第２画素１０Ｂには、画素トランジスタＴｒが配設されている。画素トランジスタＴｒは、画素回路２０を構築するリセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬから選択される１以上のトランジスタである。
　画素トランジスタＴｒは、横型ＩＧＦＥＴにより構成されている。画素トランジスタＴｒは、チャネル形成領域３０ｃと、ゲート絶縁膜５０と、ゲート電極６０と、一対の主電極とを備えている。
　チャネル形成領域３０ｃは、半導体基板３０の表面３０Ｂ側のｐ型半導体領域３０ｐにより形成されている。ゲート絶縁膜５０は、チャネル形成領域３０ｃに配設されている。ゲート電極６０は、チャネル形成領域３０ｃにゲート絶縁膜５０を介在して配設されている。一対の主電極は、半導体基板３０の表面３０Ｂ側に配設されたｎ型半導体領域８０により形成されている。
　ここで、画素トランジスタＴｒは、本技術に係る「第２ＩＧＦＥＴ」に相当する。また、ゲート絶縁膜５０は、本技術に係る「第２ゲート絶縁膜」に相当する。また、ゲート電極６０は、本技術に係る「第２ゲート電極」に相当する。さらに、一対の主電極としてのｎ型半導体領域８０は、フローティングディフュージョンＦＤのｎ型半導体領域３０ｎと同一導電層として形成されている。
［光検出装置１の製造方法］
　図１８～図２７は、光検出装置１の製造方法を工程毎に説明する工程断面の一例を表している。
　第２実施の形態に係る光検出装置１の製造方法は、第１実施の形態に係る光検出装置１の製造方法において、画素回路２０の画素トランジスタＴｒの製造方法を加えた例である。光検出装置１の製造方法は、以下の通りである。
　まず、第１実施の形態に係る光検出装置１の製造方法（以下、単に「第１製造方法」という。）と同様に、半導体基板３０が準備される（図１８参照）。この半導体基板３０は、ダイシング工程前の半導体ウエハの状態であり、画素分離領域３１及び光電変換素子ＰＤが形成された状態にある。
　次に、第１製造方法と同様に、半導体基板３０の表面３０Ｂに、マスク３００が形成される（図１８参照）。
　第１製造方法の図７に示される工程と同様に、図１８に示されるように、マスク３００を用いて、半導体基板３０の表面３０Ｂから表面３０Ａ側に向かって溝４が形成される。
　この後、第１製造方法の図８に示される工程と同様に、図１９に示されるように、マスク３００が剥離される。
　第１製造方法の図９に示される工程と同様に、図２０に示されるように、溝４の側壁及び溝４の底面にゲート絶縁膜５を介在させてゲート電極材料６Ａが形成される。そして、画素トランジスタＴｒの形成領域において、半導体基板３０の表面３０Ｂにゲート絶縁膜５０及びゲート電極材料６Ａが形成される。ゲート絶縁膜５０は、ゲート絶縁膜５と同一絶縁層に形成され、同一絶縁材料により形成される。ゲート電極材料６Ａは、溝４内、表面３０Ｂのそれぞれにおいて、同一導電層であり、かつ、同一導電性材料である。
　図２１に示されるように、画素トランジスタＴｒの形成領域において、ゲート電極材料６Ａにマスク３０５が形成される。マスク３０５は、例えばフォトレジストにより形成される。
　第１製造方法の図１０に示される工程と同様に、図２２に示されるように、半導体基板３０の表面３０Ｂ側の全面にエッチバック処理が行われる。これにより、溝４内の溝下部４Ａにゲート電極材料６Ａからゲート電極６が形成される。ゲート電極６は、溝４の溝下部４Ａに埋設され、溝４の底面、側壁のそれぞれにゲート絶縁膜５を介在して形成される。また、同一工程により、画素トランジスタＴｒの形成領域において、ゲート絶縁膜５０及びゲート電極６０が形成される。
　この後、マスク３０５は剥離される。
　第１製造方法の図１１に示される工程と同様に、図２３に示されるように、半導体基板３０の表面３０Ｂ側の全面に側壁絶縁体７が形成される。
　第１製造方法の図１２に示される工程と同様に、半導体基板３０の表面３０Ｂ側の全面にエッチバック処理が行われる。これにより、図２４に示されるように、溝４の溝上部４Ｂにおいて、溝４の側壁に側壁絶縁体７が形成される。側壁絶縁体７は、溝４に対して自己整合により形成されているので、均一な厚さｔ２に形成される。
　さらに、画素トランジスタＴｒの形成領域においては、ゲート電極６０の側壁にゲート電極６０に対して自己整合により側壁絶縁体７が形成される。
　第１製造方法の図１３に示される工程と同様に、図２５に示されるように、半導体基板３０の表面３０Ｂ側の全面に第１層間絶縁体１１Ａが形成される。
　引き続き、第１製造方法の図１４に示される工程と同様に、図２６に示されるように、第１層間絶縁体１１Ａに第２層間絶縁体１１Ｂが形成され、第１層間絶縁体１１Ａ、第２層間絶縁体１１Ｂのそれぞれを積層した層間絶縁体１１が形成される。
　第１製造方法の図１５に示される工程と同様に、図２７に示されるように、層間絶縁体１１に接続孔１１Ｈが形成される。接続孔１１Ｈが形成されると、溝４内において、転送トランジスタＴＲのゲート電極６の表面を露出させることができる。さらに、画素トランジスタＴｒのゲート電極６０の表面を露出させることができる。
　前述の図１７に示されるように、少なくとも接続孔１１Ｈ内に配線１２が形成されるとともに、溝４の溝上部４Ｂに電極１２Ａが形成される。電極１２Ａは、転送トランジスタＴＲのゲート電極６に電気的に接続されるとともに、溝４及び側壁絶縁体７に対して自己整合により形成される。さらに、配線１２は、画素トランジスタＴｒのゲート電極６０に電気的に接続される。
　これら一連の製造工程が終了すると、第１実施の形態に係る光検出装置１が完成する。
［作用効果］
　第２実施の形態に係る光検出装置１及び製造方法によれば、第１実施の形態に係る光検出装置１及び製造方法により得られる作用効果と同様の作用効果を得ることができる。
　また、光検出装置１では、図１６及び図１７に示されるように、転送トランジスタＴＲとは異なる領域において、半導体基板３０の表面３０Ｂに画素回路２０を構築する画素トランジスタＴｒを備える。画素トランジスタＴｒは、ゲート絶縁膜５０を介在させて配設されたゲート電極６０を有する。光検出装置１の製造方法では、図２０～図２２に示されるように、画素トランジスタＴｒのゲート絶縁膜５０は、転送トランジスタＴＲのゲート絶縁膜５と同一絶縁層、かつ、同一絶縁材料により形成される。同様に、画素トランジスタＴｒのゲート電極６０は、転送トランジスタＴＲのゲート電極６と同一導電層、かつ、同一導電性材料により形成される。さらに、側壁絶縁体７は、転送トランジスタＴＲ、画素トランジスタＴｒのそれぞれにおいて、同一工程により形成される。
　このため、光検出装置１の製造方法において、製造工程数を削減することができる。
＜３．第３実施の形態＞
　図２８を用いて、第３実施の形態に係る光検出装置１を説明する。
［光検出装置１の構成］
　図２８は、光検出装置１の画素１０の断面構成の一例を表している。
　第３実施の形態に係る光検出装置１では、平面視において、ゲート電極６の側面周囲の寸法は、電極１２Ａの側面周囲の寸法に対して実質的に同一とされている。
　また、製造方法として、表現を代えれば、溝４の溝上部４Ｂを形成し、側壁絶縁体７を形成した後、側壁絶縁体７をマスクとして溝下部４Ａが形成される。そして、溝下部４Ａにおいて、溝４底面及び溝４側壁にゲート絶縁膜５を介在させてゲート電極６が形成される。
　つまり、第１実施の形態又は第２実施の形態に係る光検出装置１の製造方法において、ゲート電極６を形成する工程と側壁絶縁体７を形成する工程とが逆の順番になる。
　第３実施の形態の上記構成要素以外の構成要素は、第１実施の形態に係る光検出装置１の構成要素と同一又は実質的に同一である。
［作用効果］
　第３実施の形態に係る光検出装置１によれば、第１実施の形態に係る光検出装置１により得られる作用効果と同様の作用効果を得ることができる。
＜４．第４実施の形態＞
　図２９を用いて、第４実施の形態に係る光検出装置１を説明する。
［光検出装置１の構成］
　図２９は、光検出装置１の画素１０の要部を拡大した平面構成の一例を表している。
　第４実施の形態に係る光検出装置１では、平面視において、画素１０（第１画素１０Ａ又は第２画素１０Ｂ）の対角線ｄｉ上に光電変換素子ＰＤとフローティングディフュージョンＦＤとが離間して配設されている。そして、転送トランジスタＴＲは、対角線ｄｉ上において、光電変換素子ＰＤとフローティングディフュージョンＦＤとの間に配設された１つのゲート電極６を有する。
　ゲート電極６の平面形状は、ここでは多角形状に形成されている。詳細に説明すると、ゲート電極６の平面形状は、八角形状に形成されている。
　第４実施の形態の上記構成要素以外の構成要素は、第１実施の形態に係る光検出装置１の構成要素と同一又は実質的に同一である。
［作用効果］
　第４実施の形態に係る光検出装置１によれば、第１実施の形態に係る光検出装置１により得られる作用効果と同様の作用効果を得ることができる。
＜５．第５実施の形態＞
　図３０を用いて、第５実施の形態に係る光検出装置１を説明する。
［光検出装置１の構成］
　図３０は、光検出装置１の画素１０の要部を拡大した平面構成の一例を表している。
　第５実施の形態に係る光検出装置１では、第４実施の形態に係る光検出装置１と同様に、平面視において、画素１０の対角線ｄｉ上に光電変換素子ＰＤとフローティングディフュージョンＦＤとが離間して配設されている。そして、転送トランジスタＴＲは、対角線ｄｉ上において、光電変換素子ＰＤとフローティングディフュージョンＦＤとの間に配設された複数のゲート電極６を有する。ここでは、複数のゲート電極６は、対角線ｄｉと交差する平面方向に２つ配設されている。
　第５実施の形態の上記構成要素以外の構成要素は、第４実施の形態に係る光検出装置１の構成要素と同一又は実質的に同一である。
［作用効果］
　第５実施の形態に係る光検出装置１によれば、第４実施の形態に係る光検出装置１により得られる作用効果と同様の作用効果を得ることができる。
　また、光検出装置１では、図３０に示されるように、転送トランジスタＴＲは、複数のゲート電極６を有するので、ゲート幅寸法又はチャネル幅寸法を拡大することができる。このため、転送トランジスタＴＲの転送効率をより一層向上させることができる。
＜６．第６実施の形態＞
　図３１を用いて、第６実施の形態に係る光検出装置１を説明する。
［光検出装置１の構成］
　図３１は、光検出装置１の画素１０の要部を拡大した平面構成の一例を表している。
　第６実施の形態に係る光検出装置１では、第５実施の形態に係る光検出装置１と同様に、平面視において、画素１０の対角線ｄｉ上に光電変換素子ＰＤとフローティングディフュージョンＦＤとが離間して配設されている。そして、転送トランジスタＴＲは、対角線ｄｉ上において、光電変換素子ＰＤとフローティングディフュージョンＦＤとの間に配設された複数のゲート電極６を有する。ここでは、複数のゲート電極６は、対角線ｄｉと交差する平面方向に２つ配設されている。
　ゲート電極６の平面形状は、ここでは三角形状に形成されている。詳細に説明すると、ゲート電極６の平面形状は、二等辺三角形状に形成されている。そして、対角線ｄｉに対向させて、ゲート電極６の最も長い辺が配設されている。
　第６実施の形態の上記構成要素以外の構成要素は、第５実施の形態に係る光検出装置１の構成要素と同一又は実質的に同一である。
［作用効果］
　第６実施の形態に係る光検出装置１によれば、第５実施の形態に係る光検出装置１により得られる作用効果と同様の作用効果を得ることができる。
　また、光検出装置１では、図３１に示されるように、転送トランジスタＴＲは、複数のゲート電極６を有し、対角線ｄｉに沿ってゲート電極６の長辺を配設する。このため、転送トランジスタＴＲのゲート幅寸法又はチャネル幅寸法を拡大することができるので、転送トランジスタＴＲの転送効率をより一層向上させることができる。
＜７．第７実施の形態＞
　図３２及び図３３を用いて、第７実施の形態に係る光検出装置１を説明する。
［光検出装置１の構成］
　図３２は、光検出装置１の画素１０の平面構成の一例を表している。図３３は、画素１０の断面構成の一例を表している。
　第７実施の形態に係る光検出装置１では、第５実施の形態に係る光検出装置１に類似し、平面視において、画素１０の矢印Ｙ方向に光電変換素子ＰＤとフローティングディフュージョンＦＤとが離間して配設されている。そして、転送トランジスタＴＲは、矢印Ｙ方向とは直交する矢印Ｘ方向において、光電変換素子ＰＤとフローティングディフュージョンＦＤとの間に配設された複数のゲート電極６を有する。ここでは、２つのゲート電極６が配設されている。
　第７実施の形態の上記構成要素以外の構成要素は、第５実施の形態に係る光検出装置１の構成要素と同一又は実質的に同一である。
［作用効果］
　第７実施の形態に係る光検出装置１によれば、第５実施の形態に係る光検出装置１により得られる作用効果と同様の作用効果を得ることができる。
＜８．第８実施の形態＞
　図３４を用いて、第８実施の形態に係る光検出装置１を説明する。
［光検出装置１の構成］
　図３４は、光検出装置１の画素１０の平面構成の一例を表している。
　第８実施の形態に係る光検出装置１では、第７実施の形態に係る光検出装置１に類似し、平面視において、転送トランジスタＴＲは、フローティングディフュージョンＦＤに沿って配設された複数のゲート電極６を有する。詳しく説明すると、フローティングディフュージョンＦＤは、矩形状に形成されている。この矩形状の隣接する２つの辺に沿ってそれぞれゲート電極６が配設されている。
　第８実施の形態の上記構成要素以外の構成要素は、第７実施の形態に係る光検出装置１の構成要素と同一又は実質的に同一である。
［作用効果］
　第８実施の形態に係る光検出装置１によれば、第７実施の形態に係る光検出装置１により得られる作用効果と同様の作用効果を得ることができる。
＜９．第９実施の形態＞
　図３５を用いて、第９実施の形態に係る光検出装置１を説明する。
［光検出装置１の構成］
　図３５は、光検出装置１の画素１０の平面構成の一例を表している。
　第９実施の形態に係る光検出装置１では、第７実施の形態に係る光検出装置１に類似し、平面視において、画素１０の矢印Ｙ方向に光電変換素子ＰＤとフローティングディフュージョンＦＤとが離間して配設されている。そして、転送トランジスタＴＲは、光電変換素子ＰＤとフローティングディフュージョンＦＤとの間に配設された１つのゲート電極６を有する。
　第９実施の形態の上記構成要素以外の構成要素は、第７実施の形態に係る光検出装置１の構成要素と同一又は実質的に同一である。
［作用効果］
　第９実施の形態に係る光検出装置１によれば、第７実施の形態に係る光検出装置１により得られる作用効果と同様の作用効果を得ることができる。
＜１０．第１０実施の形態＞
　図３６～図４０を用いて、第１０実施の形態に係る光検出装置１を説明する。
［光検出装置１の製造方法］
　図３６～図４０は、光検出装置１の製造方法を工程毎に説明する工程断面の一例を表している。
　第１０実施の形態に係る光検出装置１の製造方法は、主に、画素１０の転送トランジスタＴＲの製造方法である。光検出装置１の製造方法は、以下の通りである。
　まず、半導体基板３０が準備される（図３６参照）。この半導体基板３０は、ダイシング工程前の半導体ウエハの状態であり、画素分離領域３１及び図示省略の光電変換素子ＰＤ（図４Ａ～図６参照）が形成された状態にある。
　次に、半導体基板３０の表面３０Ｂに、マスク３０６が形成される（図３６参照）。マスク３０６は、例えばバッファ層としてのＳｉＯ２と、ハードマスクとしてのＳｉＮとの積層膜が使用される。マスク３０６には、フォトフォトリソグラフィ技術を用い、転送トランジスタＴＲのゲート電極６を形成する領域に開口が形成される（図３６参照）。
　図３６に示されるように、マスク３０６を用いて、半導体基板３０の表面３０Ｂから表面３０Ａ側に向かって浅い溝上部４Ｂが形成される。溝上部４Ｂの形成には、異方性エッチングが使用される。ここで、溝上部４Ｂの開口寸法は、例えば１５０ｎｍ以上２５０ｎｍ以下である。また、溝上部４Ｂの深さ寸法は、例えば１５０ｎｍ以上２５０ｎｍ以下である。
　前述の第１製造方法の図１１に示す工程と同様に、図３７に示されるように、溝上部４Ｂの底辺及び側壁を含む、マスク３０６の全面に、側壁絶縁体７が形成される。ここでは、側壁絶縁体７には、例えばＴＥＯＳ（Tetra Ethoxy Silane）等の絶縁材料が使用される。側壁絶縁体７は、例えば２５ｎｍ以上３５ｎｍ以下の厚さに形成される。
　図３８に示されるように、溝上部４Ｂの側壁に側壁絶縁体７が形成される。側壁絶縁体７は、異方性エッチングによるエッチバック法を用いて形成される。従って、側壁絶縁体７は、溝上部４Ｂに対して自己整合により形成される。
　図３９に示されるように、マスク３０６及び側壁絶縁体７をマスクとして用い、半導体基板３０に更に深い溝下部４Ａが形成される。溝下部４Ａの形成には、異方性エッチングが使用される。溝下部４Ａの深さ寸法は、例えば２５０ｎｍ以上３５０ｎｍ以下である。溝下部４Ａは、側壁絶縁体７、溝上部４Ｂのそれぞれに対して自己整合により形成される。溝下部４Ａ及び溝上部４Ｂにより溝４が形成される。
　引き続き、溝４内にゲート絶縁膜５が形成され、溝４内にゲート絶縁膜５を介在させてゲート電極材料６Ａ（例えば図９参照）が形成される（図４０参照）。ゲート電極材料６Ａがパターンニングされる。これにより、図４０に示されるように、溝４内の溝下部４Ａにゲート絶縁膜５を介在させてゲート電極６が形成され、溝４内の溝上部４Ｂに側壁絶縁体７を介在させて電極１２Ａが形成される。
　これら一連の製造工程が終了すると、第１０実施の形態に係る光検出装置１が完成する。
［作用効果］
　第１０実施の形態に係る光検出装置１によれば、第１実施の形態又は第２実施の形態に係る光検出装置１により得られる作用効果と同様の作用効果を得ることができる。
　さらに、光検出装置１では、ゲート電極６、電極１２Ａのそれぞれが、同一の導電性材料により、同一製造工程により、かつ、一体に形成される。このため、ゲート電極６、電極１２Ａのそれぞれを簡易に構築することができる。
＜１１．第１１実施の形態＞
　図４１～図４４を用いて、第１１実施の形態に係る光検出装置１を説明する。
［光検出装置１の製造方法］
　図４１～図４４は、光検出装置１の製造方法を工程毎に説明する工程断面の一例を表している。
　第１１実施の形態に係る光検出装置１の製造方法は、主に、画素１０の転送トランジスタＴＲの製造方法である。光検出装置１の製造方法は、以下の通りである。
　まず、半導体基板３０が準備される（図４１参照）。この半導体基板３０は、ダイシング工程前の半導体ウエハの状態であり、画素分離領域３１及び図示省略の光電変換素子ＰＤ（図４Ａ～図６参照）が形成された状態にある。
　次に、半導体基板３０の表面３０Ｂに、マスク３０６が形成される（図４１参照）。
　図４１に示されるように、マスク３０６を用いて、半導体基板３０の表面３０Ｂから表面３０Ａ側に向かって溝４が形成される。溝４の形成には、異方性エッチングが使用される。ここで、溝４の開口寸法は、例えば１５０ｎｍ以上２５０ｎｍ以下である。また、溝４の深さ寸法は、例えば４５０ｎｍ以上６５０ｎｍ以下である。
　図４２に示されるように、溝４内の溝下部４Ａにゲート絶縁膜５が形成され、溝下部４Ａにゲート絶縁膜５を介在させてゲート電極６が形成される。
　引き続き、前述の第１０実施の形態に係る光検出装置１の製造方法の図４０に示される工程と同様に、図４３に示されるように、溝４内の溝上部４Ｂに側壁絶縁体７が形成される。側壁絶縁体７は、溝上部４Ｂに対して自己整合により形成される。
　図４４に示されるように、溝上部４Ｂに側壁絶縁体７を介在させて電極１２Ａが形成される。
　これら一連の製造工程が終了すると、第１１実施の形態に係る光検出装置１が完成する。
［作用効果］
　第１１実施の形態に係る光検出装置１によれば、第１０実施の形態又は第２実施の形態に係る光検出装置１により得られる作用効果と同様の作用効果を得ることができる。
　さらに、光検出装置１では、ゲート電極６、電極１２Ａのそれぞれが、別々の導電性材料により形成される。このため、ゲート電極６、電極１２Ａのそれぞれの最適化を図ることができる。
＜１２．第１２実施の形態＞
　図４５～図５４を用いて、第１２実施の形態に係る光検出装置１を説明する。
［光検出装置１の製造方法］
　図４５～図５４は、光検出装置１の製造方法を工程毎に説明する工程断面の一例を表している。
　第１２実施の形態に係る光検出装置１の製造方法は、主に、画素１０の転送トランジスタＴＲの製造方法である。光検出装置１の製造方法は、以下の通りである。
　まず、半導体基板３０が準備される（図４５参照）。この半導体基板３０は、ダイシング工程前の半導体ウエハの状態であり、画素分離領域３１及び図示省略の光電変換素子ＰＤ（図４Ａ、図５及び図６参照）が形成された状態にある。
　次に、半導体基板３０の表面３０Ｂに、マスク３００が形成される（図４５参照）。マスク３００は、例えばマスク３０１、マスク３０２、マスク３０３のそれぞれを順次積層して形成される。マスク３０１には、例えばＳｉＯ２が使用される。マスク３０２には、例えばＳｉＮが使用される。マスク３０３には、例えばフォトレジストが使用される。マスク３００には、転送トランジスタＴＲのゲート電極６を形成する領域に開口が形成される（図４５参照）。
　図４５に示されるように、マスク３００を用いて、半導体基板３０の表面３０Ｂから表面３０Ａ側に向かって溝上部４Ｂが形成される。溝４の形成には、異方性エッチングが使用される。
　図４６に示されるように、マスク３００が剥離される。
　図４７に示されるように、溝上部４Ｂの側壁及び溝上部４Ｂの底面を含む半導体基板３０の全面に側壁絶縁体７が形成される。側壁絶縁体７は、第１側壁絶縁体７Ａと、第１側壁絶縁体７Ａに対してエッチング選択比を有する第２側壁絶縁体７Ｂとを積層して形成されている。第１側壁絶縁体７Ａ、第２側壁絶縁体７Ｂのそれぞれの成膜には、例えばＣＶＤ法が使用される。
　半導体基板３０の表面３０Ｂ側の全面にエッチバック処理が行われる。エッチバック処理には、例えば異方性エッチングが使用される。これにより、図４８に示されるように、溝上部４Ｂの側壁に側壁絶縁体７が形成される。側壁絶縁体７は、溝上部４Ｂに対して自己整合により形成されているので、均一な厚さｔ２に形成される。
　図４９に示されるように、主に側壁絶縁体７をマスク３００として用い、半導体基板３０の表面３０Ｂ側から表面３０Ａ側に向かって溝下部４Ａが形成される。溝下部４Ａの形成には、異方性エッチングが使用される。溝下部４Ａが形成されると、溝下部４Ａ及び溝上部４Ｂからなる溝４が完成する。
　図５０に示されるように、溝下部４Ａの底面及び側壁にゲート絶縁膜５が形成される。ゲート絶縁膜５は、例えば熱酸化法を用いて形成され、ここではＳｉＯ２により形成される。
　図５１に示されるように、少なくとも溝下部４Ａを埋設するゲート電極材料６Ａが、半導体基板３０の全面に形成される。ゲート電極材料６Ａは、例えばＣＶＤ法を用いて形成され、ここでは多結晶珪素により形成される。
　半導体基板３０の表面３０Ｂ側の全面にエッチバック処理が行われる。エッチバック処理には、例えば異方性エッチングが使用される。これにより、図５２に示されるように、ゲート電極材料６Ａからゲート電極６が形成される。ゲート電極６は、溝４の溝下部４Ａに埋設され、溝下部４Ａの底面、側壁のそれぞれにゲート絶縁膜５を介在して形成される。
　図５３に示されるように、半導体基板３０の表面３０Ｂ側の全面に第１層間絶縁体１１Ａ、第２層間絶縁体１１Ｂのそれぞれを積層した層間絶縁体１１が形成される。第１層間絶縁体１１Ａには、例えばＳｉＮ等の絶縁材料が使用される。第２層間絶縁体１１Ｂには、例えばＳｉＯ２等の絶縁材料が使用される。層間絶縁体１１には、接続孔１１Ｈが形成される。接続孔１１Ｈが形成されると、溝４内において、転送トランジスタＴＲのゲート電極６の表面を露出させることができる。
　図５４に示されるように、少なくとも接続孔１１Ｈ内に配線１２が形成されるとともに、溝４の溝上部４Ｂに電極１２Ａが形成される。電極１２Ａは、転送トランジスタＴＲのゲート電極６に電気的に接続されるとともに、溝４及び側壁絶縁体７に対して自己整合により形成される。配線１２及び電極１２Ａは、例えばスパッタリング法により形成される。
　これら一連の製造工程が終了すると、第１実施の形態に係る光検出装置１が完成する。
　第１２実施の形態の上記構成要素以外の構成要素は、第１実施の形態に係る光検出装置１の構成要素と同一又は実質的に同一である。
［作用効果］
　第１２実施の形態に係る光検出装置１によれば、第１実施の形態に係る光検出装置１及びその製造方法により得られる作用効果と同様の作用効果を得ることができる。
＜１３．第１３実施の形態＞
　図５５を用いて、本開示の第１３実施の形態に係る光検出装置１を説明する。
　図５５は、電子機器７００のブロック構成の一例を表している。
［電子機器７００の構成］
　図５５に示されるように、電子機器７００は、第１実施の形態～第１２実施の形態のいずれかに係る光検出装置１を光検出装置７０として備えている。光検出装置７０は、例えば、デジタルスチルカメラやデジタルビデオカメラ等の撮像システム、撮像機能を備えた携帯電話機、又は撮像機能を備えた他の機器といった各種の電子機器に適用されている。
　電子機器７００は、光学系７１、光検出装置７０、ＤＳＰ（Digital Signal Processor）７２を備えている。電子機器７００では、ＤＳＰ７２、表示装置７３、操作系７４、メモリ７５、記録装置７６及び電源系７７が、バス７８を介して接続されている。電子機器７００は、静止画像及び動画像を撮像可能である。
　光学系７１は、１枚又は複数枚のレンズを備えて構成されている。光学系７１は、被写体からの像光（入射光）を光検出装置７０に導き、光検出装置７０の受光面（センサ部）に結像させる。
　光検出装置７０には、例えば第１実施の形態～第１１実施の形態のいずれかに係る光検出装置１が使用されている。光検出装置７０では、光学系７１を通して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、光検出装置７０に蓄積された電子に応じた信号がＤＳＰ７２に供給される。
　ＤＳＰ７２は、光検出装置７０からの信号に対して各種の信号処理を施して画像を取得し、その画像のデータをメモリ７５に一時的に記憶させる。メモリ７５に記憶された画像のデータは、記録装置７６に記録される。また、メモリ７５に記憶された画像のデータは表示装置７３に供給され、表示装置７３において画像が表示される。また、操作系７４は、ユーザによる各種の操作を受け付けて電子機器７００の各ブロックに操作信号を供給する。電源系７７は、電子機器７００の各ブロックの駆動に必要な電力を供給する。
［作用効果］
　第１２実施の形態に係る電子機器７００は、図５５に示されるように、光検出装置７０を備える。光検出装置７０は、第１実施の形態～第１１実施の形態のいずれかに係る光検出装置１において説明した通り、例えば画素領域１００の全面に位相差検出画素としての画素１０を含んで形成される。このため、電子機器７００の位相差検出精度を向上させることができる。
＜１４．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図５６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図５７は、撮像部１２０３１の設置位置の例を示す図である。
　図５７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図５７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、転送トランジスタの転送効率を向上させることができる撮像部１２０３１を実現することができる。
＜１５．内視鏡手術システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図５８は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図５８では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図５９は、図５８に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、転送トランジスタの転送効率を向上させることができる撮像部１１４０２を実現することができる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜１６．その他の実施の形態＞
　本技術は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲内において、種々変更可能である。
　例えば、上記第１実施の形態から第１１実施の形態に係る光検出装置のうち、２以上の実施の形態に係る光検出装置を組み合わせてもよい。
　本開示の第１実施態様に係る半導体装置は、溝と、第１絶縁ゲート電界効果トランジスタと、側壁絶縁体と、電極とを備える。
　溝は、基板の第１表面から第１表面とは対向する第２表面に向かって配設される。第１絶縁ゲート電界効果トランジスタは、溝内の下部に配設され、溝側壁に第１ゲート絶縁膜を介在させて埋設された第１ゲート電極を有する。側壁絶縁体は、溝内の上部において溝側壁に配設され、第１ゲート絶縁膜の厚さよりも同一方向の側壁絶縁体の厚さが厚い。電極は、溝内の上部に側壁絶縁体を介在して埋設され、第１ゲート電極に電気的に接続される。
　このように構成される半導体装置によれば、電極から側壁絶縁体を介在させた半導体基板への電界効果の影響を効果的に抑制又は防止することができるとともに、電界効果の影響そのもののばらつきを効果的に抑制又は防止することができる。
　本開示の第２実施態様に係る半導体装置は、第１実施態様に係る半導体装置において、第１表面に配設された層間絶縁体と、層間絶縁体に配設され、溝開口に通じる接続孔と、少なくとも接続孔内に配設され、一部が電極とされる配線とを更に備える。
　このように構成される半導体装置によれば、電極に配線との接続領域となる電極よりも拡径されたパッドを配設する必要がない。このため、接続領域の占有面積を縮小することができる。
　本開示の第３実施態様に係る光検出装置は、溝と、転送トランジスタと、側壁絶縁体と、電極と、光電変換素子と、フローティングディフュージョンとを備える。
　溝は、基板の第１表面から第１表面とは対向する第２表面に向かって配設される。転送トランジスタは、溝内の下部に配設され、溝側壁に第１ゲート絶縁膜を介在させて埋設された第１ゲート電極を有する。側壁絶縁体は、溝内の上部において溝側壁に配設され、第１ゲート絶縁膜の厚さよりも同一方向の側壁絶縁体の厚さが厚い。電極は、溝内の上部に側壁絶縁体を介在して埋設され、第１ゲート電極に電気的に接続される。光電変換素子は、基板の第２表面側に配設され、転送トランジスタの一端に電気的に接続され、光を電荷に変換する。フローティングディフュージョンは、基板の第１表面側において、電極に側壁絶縁体を介在させて配設され、転送トランジスタの他端に電気的に接続される。
　このように構成される光検出装置によれば、電極の周囲に近接してフローティングディフュージョンが配設されているので、電極からフローティングディフュージョンへの電界効果の影響を効果的に抑制又は防止することができる。このため、転送トランジスタによる光電変換素子からフローティングディフュージョンへの転送効率を安定化させ、画素特性を向上させることができる。
　本開示の第４実施態様に係る半導体装置の製造方法は、以下の工程を備える。基板の第１表面から第１表面とは対向する第２表面に向かって溝が形成される。溝内の下部において、溝側壁に第１ゲート絶縁膜を介在させて第１ゲート電極が形成され、第１絶縁ゲート電界効果トランジスタが形成される。溝内の上部において、溝側壁に、第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚く、溝に対して自己整合により側壁絶縁体が形成される。そして、溝内の上部に側壁絶縁体を介在して第１ゲート電極に電気的に接続された電極が形成される。
　このような半導体装置の製造方法によれば、第１実施態様に係る半導体装置を簡易に製造することができる。
＜本技術の構成＞
　本技術は、以下の構成を備えている。以下の構成の本技術によれば、半導体装置又は光検出装置において、電極から基板への電界効果のばらつきを効果的に抑制又は防止することができる。
（１）
　基板の第１表面から前記第１表面とは対向する第２表面に向かって配設された溝と、
　前記溝内の下部に配設され、前記溝側壁に第１ゲート絶縁膜を介在させて埋設された第１ゲート電極を有する第１絶縁ゲート電界効果トランジスタと、
　前記溝内の上部において前記溝側壁に配設され、前記第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚い側壁絶縁体と、
　前記溝内の上部に前記側壁絶縁体を介在して埋設され、前記第１ゲート電極に電気的に接続された電極と
　を備えている半導体装置。
（２）
　前記側壁絶縁体、前記電極のそれぞれは、前記溝に対して自己整合により形成されている
　前記（１）に記載の半導体装置。
（３）
　前記第１絶縁ゲート電界効果トランジスタとは異なる領域において、前記第１表面に第２ゲート絶縁膜を介在させて配設された第２ゲート電極を有する第２絶縁ゲート電界効果トランジスタを備え、
　前記第２ゲート絶縁膜は、前記第１ゲート絶縁膜と同一絶縁層、かつ、同一絶縁材料により形成され、
　前記第２ゲート電極は、第１ゲート電極と同一導電層、かつ、同一導電性材料により形成されている
　前記（１）又は前記（２）に記載の半導体装置。
（４）
　前記第１表面に配設された層間絶縁体と、
　前記層間絶縁体に配設され、前記溝開口に通じる接続孔と、
　少なくとも前記接続孔内に配設され、一部が前記電極とされる配線とを更に備えている
　前記（１）から前記（３）のいずれか１つに記載の半導体装置。
（５）
　前記側壁絶縁体は、前記溝側壁に沿って形成された第１側壁絶縁体と、前記溝側壁に前記第１側壁絶縁体を介在させて形成され、前記第１側壁絶縁体に対してエッチング選択比を有する第２側壁絶縁体とを備えている
　前記（１）から前記（４）のいずれか１つに記載の半導体装置。
（６）
　基板の第１表面から前記第１表面とは対向する第２表面に向かって配設された溝と、
　前記溝内の下部に配設され、前記溝側壁に第１ゲート絶縁膜を介在させて埋設された第１ゲート電極を有する転送トランジスタと、
　前記溝内の上部において前記溝側壁に配設され、前記第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚い側壁絶縁体と、
　前記溝内の上部に前記側壁絶縁体を介在して埋設され、前記第１ゲート電極に電気的に接続された電極と、
　前記基板内に配設され、前記転送トランジスタの一端に電気的に接続され、光を電荷に変換する光電変換素子と、
　前記基板の前記第１表面側において、前記電極に前記側壁絶縁体を介在させて配設され、前記転送トランジスタの他端に電気的に接続されたフローティングディフュージョンと
　を備えている光検出装置。
（７）
　前記側壁絶縁体、前記電極のそれぞれは、前記溝に対して自己整合により形成されている
　前記（６）に記載の光検出装置。
（８）
　前記転送トランジスタとは異なる領域において、前記第１表面に第２ゲート絶縁膜を介在させて配設された第２ゲート電極を有し、画素回路を構築する画素トランジスタを備え、
　前記第２ゲート絶縁膜は、前記第１ゲート絶縁膜と同一絶縁層、かつ、同一絶縁材料により形成され、
　前記第２ゲート電極は、前記第１ゲート電極と同一導電層、かつ、同一導電性材料により形成されている
　前記（６）又は前記（７）に記載の光検出装置。
（９）
　前記第１表面に配設された層間絶縁体と、
　前記層間絶縁体に配設され、前記溝開口に通じる接続孔と、
　少なくとも前記接続孔内に配設され、一部が前記電極とされる配線とを更に備えている
　前記（６）から前記（８）のいずれか１つに記載の光検出装置。
（１０）
　前記側壁絶縁体は、前記溝側壁に沿って形成された第１側壁絶縁体と、前記溝側壁に前記第１側壁絶縁体を介在させて形成され、前記第１側壁絶縁体に対してエッチング選択比を有する第２側壁絶縁体とを備えている
　前記（６）から前記（９）のいずれか１つに記載の光検出装置。
（１１）
　前記フローティングディフュージョンは、前記側壁絶縁体に接して形成されている
　前記（６）から前記（１０）のいずれか１つに記載の光検出装置。
（１２）
　前記フローティングディフュージョンは、前記側壁絶縁体に接して形成され、前記溝、前記側壁絶縁体のそれぞれに対して自己整合により形成されている
　前記（６）から前記（１１）のいずれか１つに記載の光検出装置。
（１３）
　前記側壁絶縁体の前記第１表面から前記第２表面側への寸法は、前記フローティングディフュージョンの同一方向の寸法以上である
　前記（６）から前記（１２）のいずれか１つに記載の光検出装置。
（１４）
　前記第１表面側から前記第２表面側に見て、前記第１ゲート電極の側面周囲の寸法は、前記電極の側面周囲の寸法よりも大きい
　前記（６）から前記（１３）のいずれか１つに記載の光検出装置。
（１５）
　前記第１ゲート電極、前記電極のそれぞれは、同一導電性材料により、一体に形成されている
　前記（６）から前記（１３）のいずれか１つに記載の光検出装置。
（１６）
　前記第１ゲート電極、前記電極のそれぞれは、別々に形成されている
　前記（６）から前記（１３）のいずれか１つに記載の光検出装置。
（１７）
　基板の第１表面から前記第１表面とは対向する第２表面に向かって溝を形成し、
　前記溝内の下部において、前記溝側壁に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、第１絶縁ゲート電界効果トランジスタを形成し、
　前記溝内の上部において、前記溝側壁に、前記第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚く、前記溝に対して自己整合により側壁絶縁体を形成し、
　前記溝内の上部に前記側壁絶縁体を介在して前記第１ゲート電極に電気的に接続された電極を形成する半導体装置の製造方法。
　本出願は、日本国特許庁において２０２３年７月２８日に出願された日本特許出願番号２０２３－１２３７２５号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (17)

  1. 　基板の第１表面から前記第１表面とは対向する第２表面に向かって配設された溝と、
    　前記溝内の下部に配設され、前記溝側壁に第１ゲート絶縁膜を介在させて埋設された第１ゲート電極を有する第１絶縁ゲート電界効果トランジスタと、
    　前記溝内の上部において前記溝側壁に配設され、前記第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚い側壁絶縁体と、
    　前記溝内の上部に前記側壁絶縁体を介在して埋設され、前記第１ゲート電極に電気的に接続された電極と
    　を備えている半導体装置。
  2. 　前記側壁絶縁体、前記電極のそれぞれは、前記溝に対して自己整合により形成されている
    　請求項１に記載の半導体装置。
  3. 　前記第１絶縁ゲート電界効果トランジスタとは異なる領域において、前記第１表面に第２ゲート絶縁膜を介在させて配設された第２ゲート電極を有する第２絶縁ゲート電界効果トランジスタを備え、
    　前記第２ゲート絶縁膜は、前記第１ゲート絶縁膜と同一絶縁層、かつ、同一絶縁材料により形成され、
    　前記第２ゲート電極は、第１ゲート電極と同一導電層、かつ、同一導電性材料により形成されている
    　請求項１に記載の半導体装置。
  4. 　前記第１表面に配設された層間絶縁体と、
    　前記層間絶縁体に配設され、前記溝開口に通じる接続孔と、
    　少なくとも前記接続孔内に配設され、一部が前記電極とされる配線とを更に備えている
    　請求項１に記載の半導体装置。
  5. 　前記側壁絶縁体は、前記溝側壁に沿って形成された第１側壁絶縁体と、前記溝側壁に前記第１側壁絶縁体を介在させて形成され、前記第１側壁絶縁体に対してエッチング選択比を有する第２側壁絶縁体とを備えている
    　請求項１に記載の半導体装置。
  6. 　基板の第１表面から前記第１表面とは対向する第２表面に向かって配設された溝と、
    　前記溝内の下部に配設され、前記溝側壁に第１ゲート絶縁膜を介在させて埋設された第１ゲート電極を有する転送トランジスタと、
    　前記溝内の上部において前記溝側壁に配設され、前記第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚い側壁絶縁体と、
    　前記溝内の上部に前記側壁絶縁体を介在して埋設され、前記第１ゲート電極に電気的に接続された電極と、
    　前記基板内に配設され、前記転送トランジスタの一端に電気的に接続され、光を電荷に変換する光電変換素子と、
    　前記基板の前記第１表面側において、前記電極に前記側壁絶縁体を介在させて配設され、前記転送トランジスタの他端に電気的に接続されたフローティングディフュージョンと
    　を備えている光検出装置。
  7. 　前記側壁絶縁体、前記電極のそれぞれは、前記溝に対して自己整合により形成されている
    　請求項６に記載の光検出装置。
  8. 　前記転送トランジスタとは異なる領域において、前記第１表面に第２ゲート絶縁膜を介在させて配設された第２ゲート電極を有し、画素回路を構築する画素トランジスタを備え、
    　前記第２ゲート絶縁膜は、前記第１ゲート絶縁膜と同一絶縁層、かつ、同一絶縁材料により形成され、
    　前記第２ゲート電極は、前記第１ゲート電極と同一導電層、かつ、同一導電性材料により形成されている
    　請求項６に記載の光検出装置。
  9. 　前記第１表面に配設された層間絶縁体と、
    　前記層間絶縁体に配設され、前記溝開口に通じる接続孔と、
    　少なくとも前記接続孔内に配設され、一部が前記電極とされる配線とを更に備えている
    　請求項６に記載の光検出装置。
  10. 　前記側壁絶縁体は、前記溝側壁に沿って形成された第１側壁絶縁体と、前記溝側壁に前記第１側壁絶縁体を介在させて形成され、前記第１側壁絶縁体に対してエッチング選択比を有する第２側壁絶縁体とを備えている
    　請求項６に記載の光検出装置。
  11. 　前記フローティングディフュージョンは、前記側壁絶縁体に接して形成されている
    　請求項６に記載の光検出装置。
  12. 　前記フローティングディフュージョンは、前記側壁絶縁体に接して形成され、前記溝、前記側壁絶縁体のそれぞれに対して自己整合により形成されている
    　請求項６に記載の光検出装置。
  13. 　前記側壁絶縁体の前記第１表面から前記第２表面側への寸法は、前記フローティングディフュージョンの同一方向の寸法以上である
    　請求項６に記載の光検出装置。
  14. 　前記第１表面側から前記第２表面側に見て、前記第１ゲート電極の側面周囲の寸法は、前記電極の側面周囲の寸法よりも大きい
    　請求項６に記載の光検出装置。
  15. 　前記第１ゲート電極、前記電極のそれぞれは、同一導電性材料により、一体に形成されている
    　請求項６に記載の光検出装置。
  16. 　前記第１ゲート電極、前記電極のそれぞれは、別々に形成されている
    　請求項６に記載の光検出装置。
  17. 　基板の第１表面から前記第１表面とは対向する第２表面に向かって溝を形成し、
    　前記溝内の下部において、前記溝側壁に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、第１絶縁ゲート電界効果トランジスタを形成し、
    　前記溝内の上部において、前記溝側壁に、前記第１ゲート絶縁膜の厚さよりも同一方向の厚さが厚く、前記溝に対して自己整合により側壁絶縁体を形成し、
    　前記溝内の上部に前記側壁絶縁体を介在して前記第１ゲート電極に電気的に接続された電極を形成する半導体装置の製造方法。
PCT/JP2024/020559 2023-07-28 2024-06-05 半導体装置、半導体装置の製造方法及び光検出装置 Pending WO2025028016A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-123725 2023-07-28
JP2023123725 2023-07-28

Publications (1)

Publication Number Publication Date
WO2025028016A1 true WO2025028016A1 (ja) 2025-02-06

Family

ID=94394411

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/020559 Pending WO2025028016A1 (ja) 2023-07-28 2024-06-05 半導体装置、半導体装置の製造方法及び光検出装置

Country Status (2)

Country Link
TW (1) TW202508039A (ja)
WO (1) WO2025028016A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243693A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. CMOS Image Sensors Including Vertical Transistor and Methods of Fabricating the Same
US20210183937A1 (en) * 2019-12-11 2021-06-17 Omnivision Technologies, Inc. Pixel, associated image sensor, and method
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US20220149088A1 (en) * 2020-11-11 2022-05-12 Samsung Electronics Co., Ltd. Image sensor and method for fabricating the same
US20220208817A1 (en) * 2020-12-28 2022-06-30 Samsung Electronics Co., Ltd. Image sensor including a photodiode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243693A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. CMOS Image Sensors Including Vertical Transistor and Methods of Fabricating the Same
US20210183937A1 (en) * 2019-12-11 2021-06-17 Omnivision Technologies, Inc. Pixel, associated image sensor, and method
US20220149088A1 (en) * 2020-11-11 2022-05-12 Samsung Electronics Co., Ltd. Image sensor and method for fabricating the same
US20220208817A1 (en) * 2020-12-28 2022-06-30 Samsung Electronics Co., Ltd. Image sensor including a photodiode
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Also Published As

Publication number Publication date
TW202508039A (zh) 2025-02-16

Similar Documents

Publication Publication Date Title
JP7642528B2 (ja) 撮像素子および半導体素子
JP7586709B2 (ja) 固体撮像装置および電子機器
JP7621331B2 (ja) 撮像装置及び電子機器
JP7631226B2 (ja) 固体撮像装置および電子機器
KR20240058850A (ko) 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기
JP7677899B2 (ja) 撮像素子および撮像装置
WO2024111280A1 (ja) 光検出装置および電子機器
WO2024202617A1 (ja) 半導体装置、光検出装置及び半導体装置の製造方法
WO2023210238A1 (ja) 光検出装置及び電子機器
WO2025028016A1 (ja) 半導体装置、半導体装置の製造方法及び光検出装置
WO2025028020A1 (ja) 半導体装置及び光検出装置
WO2025028015A1 (ja) 光検出装置及び半導体装置
WO2024154666A1 (ja) 半導体装置
CN121464739A (zh) 半导体装置、半导体装置的制造方法和光检测装置
WO2025197315A1 (ja) 光検出装置及び電子機器
JP2025041362A (ja) 半導体装置、電子機器及び半導体装置の製造方法
WO2025069737A1 (ja) 光検出装置及び電子機器
WO2025100321A1 (ja) 光検出装置
WO2025142145A1 (ja) 光検出装置、光検出装置の製造方法及び電子機器
WO2024154600A1 (ja) 半導体装置
WO2024116928A1 (ja) 半導体装置及び電子機器
WO2025121221A1 (ja) 光検出装置
WO2024232316A1 (ja) 半導体装置
JP2024111649A (ja) 光検出装置及び電子機器
WO2024034411A1 (ja) 半導体装置およびその製造方法