WO2025074543A1 - 画素回路、表示装置、および、その駆動方法 - Google Patents

Abstract

本願は、休止駆動を行う電流駆動型の表示装置であって高精細な画像表示を実現できる表示装置を開示する。有機ＥＬ表示装置の画素回路１５において、駆動トランジスタＴ２は、そのゲート端子が保持キャパシタＣｓｔを介してそのソース端子に接続されるとともに休止制御トランジスタＴ１ｂと書込制御トランジスタＴ１ａを順に介してデータ信号線Ｄｊに接続され、そのドレイン端子が発光制御トランジスタＴ３を介して有機ＥＬ素子ＯＬのアノード電極に接続され、当該アノード電極は初期化トランジスタＴ４を介して初期化電圧線Ｖｉｎｉに接続されている。書込制御トランジスタＴ１ａと初期化トランジスタＴ４は走査信号ＳＣ（ｉ）で制御され、休止制御トランジスタＴ１ｂは発光制御信号ＥＭ（ｉ）で制御される。非リフレッシュフレーム期間では、オフ状態の休止制御トランジスタＴ１ｂにより保持キャパシタＣｓｔへのデータ電圧の書き込みが抑制される。

Description

画素回路、表示装置、および、その駆動方法

　本開示は、有機ＥＬ（Electro Luminescence）素子等の電流で駆動される表示素子を備えた電流駆動型の表示装置に関するものであり、特に、当該表示装置で使用される画素回路に関する。

　近年、有機ＥＬ素子（有機発光ダイオード（Organic Light Emitting Diode: ＯＬＥＤ）とも呼ばれる）を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ表示装置の画素回路は、有機ＥＬ素子に加えて、駆動トランジスタや、書込制御トランジスタ、保持キャパシタ等を含んでいる。駆動トランジスタや書込制御トランジスタには、薄膜トランジスタ（Thin Film Transistor）が使用され、駆動トランジスタの制御端子としてのゲート端子に保持キャパシタが接続され、この保持キャパシタには、駆動回路からデータ信号線を介して、表示すべき画像を表す映像信号に応じた電圧（より詳しくは、当該画素回路で形成すべき画素の階調値を示す電圧）がデータ電圧として与えられる。有機ＥＬ素子は、それに流れる電流に応じた輝度で発光する自発光型表示素子である。駆動トランジスタは、有機ＥＬ素子と直列に設けられ、保持キャパシタに保持される電圧にしたがって、有機ＥＬ素子に流れる電流を制御する。

　一方、低消費電力の表示装置として、休止駆動を行う表示装置が知られている。休止駆動とは、同じ画像を続けて表示するときに駆動期間（リフレッシュ期間）と休止期間（非リフレッシュ期間）を設け、駆動期間では駆動回路を動作させ、休止期間では駆動回路の動作を停止させる駆動方法であり、「低周波駆動」とも呼ばれる。このような休止駆動は、静止画表示に好適である。

米国特許出願公開第２０２０／０１１８４８７号明細書 米国特許出願公開第２０２１／００２０１０４号明細書 日本国特開２０２０－０７９９４２号公報

　有機ＥＬ表示装置における画素回路は、通常、それにデータ電圧を書き込む期間において有機ＥＬ素子を消灯させるために発光制御トランジスタを含んでいる。各画素回路において、発光制御トランジスタにより有機ＥＬ素子が消灯状態となっている非発光期間では、データ電圧の書き込みに加えて、当該有機ＥＬ素子の寄生容量における蓄積電荷を放電させることにより当該有機ＥＬ素子が初期化される（以下、この初期化を「ＯＬＥＤ初期化」という）。なお、ＯＬＥＤ初期化は、当該有機ＥＬ素子のアノード電極の電圧（以下「アノード電圧」という）を初期化することになるので、「アノード初期化」または「アノードリセット」とも呼ばれる。このアノード初期化により、有機ＥＬ素子ＯＬの発光動作に対する過去の表示履歴の影響が遮断される。

　しかし、既述の休止駆動を行う有機ＥＬ表示装置では、非リフレッシュ期間において、データ電圧の書き込みを抑制しつつアノード初期化が行われる。このため、データ電圧の書き込みを制御するスイッチング素子としてのトランジスタと、アノード初期化を行うためのスイッチング素子としてのトランジスタとにつき、互いに異なる制御信号でオン／オフを制御する必要がある。その結果、各画素回路においてデータ書込用の制御信号として使用される第１の走査信号を生成する回路に加えて、各画素回路においてアノード初期化用の制御信号としての第２の走査信号を生成する回路が走査側駆動回路に設けられることになる。また、各画素回路内において、データ書込用の制御信号線とは別にアノード初期化用の制御信号線が必要であり、これは、画素回路のレイアウト面積の増大を招き、表示画像の高精細化を困難なものとする。

　そこで、休止駆動を行う有機ＥＬ表示装置のような電流駆動型の表示装置において、走査側駆動回路の増大や画素回路のレイアウト面積の増大を抑えて高精細な画像表示を実現することが望まれている。

　本発明の幾つかの実施形態に係る画素回路は、複数のデータ信号線と、複数の第１走査信号線と、複数の発光制御線と、第１電源線と、第２電源線と、所定の固定電圧を初期化電圧として供給するための初期化電圧線とを含む表示部を有する表示装置のための画素回路であって、
　電流によって駆動される表示素子と、
　保持キャパシタと、
　前記保持キャパシタに保持された電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、
　前記複数の第１走査信号線のうちの１つの第１走査信号線に接続された制御端子を有する書込制御スイッチング素子と、
　前記表示素子と直列に設けられ、前記複数の発光制御線のうちの１つの発光制御線に接続された制御端子を有する発光制御スイッチング素子と、
　初期化スイッチング素子と
を備え、
　前記駆動トランジスタは、直接的に又は少なくとも１つの素子を介して間接的に前記第１電源線に接続された第１導通端子と、直接的に又は少なくとも１つの素子を介して間接的に前記第２電源線に接続された第２導通端子と、少なくとも前記書込制御スイッチング素子を介して前記複数のデータ信号線のうちの１つのデータ信号線に接続された制御端子とを有し、
　前記表示素子は、前記初期化スイッチング素子を介して前記初期化電圧線に接続された第１電極と、前記第２電源線に接続された第２電極とを有し、
　前記初期化スイッチング素子は、前記１つの第１走査信号線、または、前記複数の第１走査信号線のうち走査順において前記１つの走査信号線に隣接する他の１つの第１走査信号線、または、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子以外の他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
　前記１つのデータ信号線から前記書込制御スイッチング素子を経由して固定電圧線へと至る電流経路が、前記１つのデータ信号線の電圧をデータ電圧として当該画素回路に書き込むべきときに形成され、
　前記電流経路は、
　　前記書込制御スイッチング素子に直列に設けられた書込先容量素子と、
　　前記書込制御スイッチング素子および前記書込先容量素子に直列に設けられた休止制御スイッチング素子とを含み、
　前記休止制御スイッチング素子は、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子および前記初期化スイッチング素子のいずれでもない他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有する。

　本発明の幾つかの実施形態に係る表示装置は、
　複数のデータ信号線、複数の第１走査信号線、複数の発光制御線、第１電源線、第２電源線、所定の固定電圧を初期化電圧として供給するための初期化電圧線、および、複数の画素回路を含む表示部と、
　複数のデータ信号を生成して前記複数のデータ信号線に印加するデータ側駆動回路と、
　前記複数の第１走査信号線を選択的に駆動するとともに前記複数の発光制御線を選択的に駆動する走査側駆動回路と、
　前記複数の画素回路に前記複数のデータ信号の電圧をデータ電圧として書き込むリフレッシュフレーム期間からなる駆動期間と前記複数の画素回路へのデータ電圧の書き込みを停止する非リフレッシュフレーム期間からなる休止期間とが交互に現れるように、前記データ側駆動回路および前記走査側駆動回路を制御する表示制御回路と
を備え、
　前記複数の画素回路のそれぞれは、
　　電流によって駆動される表示素子と、
　　保持キャパシタと、
　　前記保持キャパシタに保持された電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、
　　前記複数の第１走査信号線のうちの１つの第１走査信号線に接続された制御端子を有する書込制御スイッチング素子と、
　　前記表示素子と直列に設けられ、前記複数の発光制御線のうちの１つの発光制御線に接続された制御端子を有する発光制御スイッチング素子と、
　　初期化スイッチング素子とを含み、
　前記駆動トランジスタは、直接的に又は少なくとも１つの素子を介して間接的に前記第１電源線に接続された第１導通端子と、直接的に又は少なくとも１つの素子を介して間接的に前記第２電源線に接続された第２導通端子と、少なくとも前記書込制御スイッチング素子を介して前記複数のデータ信号線のうちの１つのデータ信号線に接続された制御端子とを有し、
　前記表示素子は、前記初期化スイッチング素子を介して前記初期化電圧線に接続された第１電極と、前記第２電源線に接続された第２電極とを有し、
　前記初期化スイッチング素子は、前記１つの第１走査信号線、または、前記複数の第１走査信号線のうち走査順において前記１つの走査信号線に隣接する他の１つの第１走査信号線、または、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子以外の他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
　前記１つのデータ信号線から前記書込制御スイッチング素子を経由して固定電圧線へと至る電流経路が、前記１つのデータ信号線の電圧をデータ電圧として当該画素回路に書き込むべきときに形成され、
　前記電流経路は、
　　前記書込制御スイッチング素子に直列に設けられた書込先容量素子と、
　　前記書込制御スイッチング素子および前記書込先容量素子に直列に設けられた休止制御スイッチング素子とを含み、
　前記休止制御スイッチング素子は、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子および前記初期化スイッチング素子のいずれでもない他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
　前記表示制御回路は、
　　前記休止制御スイッチング素子が、前記リフレッシュフレーム期間では、前記表示素子が消灯状態である非発光期間において前記書込制御スイッチング素子がオン状態であるときにオン状態であり、前記非リフレッシュフレーム期間では、前記非発光期間において前記書込制御スイッチング素子がオン状態である間はオフ状態であるように、前記走査側駆動回路を制御し、
　　前記リフレッシュフレーム期間と前記非リフレッシュフレーム期間のいずれであっても、前記表示素子が発光状態である発光期間の間、前記書込制御スイッチング素子および前記初期化スイッチング素子がオフ状態であり、前記発光制御スイッチング素子がオン状態であるように、前記走査側駆動回路を制御する。

　本発明の幾つかの実施形態に係る駆動方法は、複数のデータ信号線と、複数の第１走査信号線と、複数の発光制御線と、第１電源線と第２電源線と、所定の固定電圧を初期化電圧として供給するための初期化電圧線と、複数の画素回路とを含む表示部を有する表示装置の駆動方法であって、
　前記複数の画素回路のそれぞれは、
　　電流によって駆動される表示素子と、
　　保持キャパシタと、
　　前記保持キャパシタに保持された電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、
　　前記複数の第１走査信号線のうちの１つの第１走査信号線に接続された制御端子を有する書込制御スイッチング素子と、
　　前記表示素子と直列に設けられ、前記複数の発光制御線のうちの１つの発光制御線に接続された制御端子を有する発光制御スイッチング素子と、
　　初期化スイッチング素子とを含み、
　前記駆動トランジスタは、直接的に又は少なくとも１つの素子を介して間接的に前記第１電源線に接続された第１導通端子と、直接的に又は少なくとも１つの素子を介して間接的に前記第２電源線に接続された第２導通端子と、少なくとも前記書込制御スイッチング素子を介して前記複数のデータ信号線のうちの１つのデータ信号線に接続された制御端子とを有し、
　前記表示素子は、前記初期化スイッチング素子を介して前記初期化電圧線に接続された第１電極と、前記第２電源線に接続された第２電極とを有し、
　前記初期化スイッチング素子は、前記１つの第１走査信号線、または、前記複数の第１走査信号線のうち走査順において前記１つの走査信号線に隣接する他の１つの第１走査信号線、または、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子以外の他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
　前記複数の画素回路のそれぞれにおいて、前記１つのデータ信号線から前記書込制御スイッチング素子を経由して固定電圧線へと至る電流経路が、前記１つのデータ信号線の電圧をデータ電圧として当該画素回路に書き込むべきときに形成され、
　前記電流経路は、
　　前記書込制御スイッチング素子に直列に設けられた書込先容量素子と、
　　前記書込制御スイッチング素子および前記書込先容量素子に直列に設けられた休止制御スイッチング素子とを含み、
　前記休止制御スイッチング素子は、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子および前記初期化スイッチング素子のいずれでもない他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
　前記駆動方法は、前記複数の画素回路に前記複数のデータ信号の電圧をデータ電圧として書き込むリフレッシュフレーム期間からなる駆動期間と前記複数の画素回路へのデータ電圧の書き込みを停止する非リフレッシュフレーム期間からなる休止期間とが交互に現れるように、複数のデータ信号を生成して前記複数のデータ信号線に印加し、かつ、前記複数の第１走査信号線および前記複数の発光制御線を駆動する休止駆動ステップを備え、
　前記休止駆動ステップは、
　　前記休止制御スイッチング素子が、前記リフレッシュフレーム期間では、前記表示素子が消灯状態である非発光期間において前記書込制御スイッチング素子がオン状態であるときにオン状態であり、前記非リフレッシュフレーム期間では、前記非発光期間において前記書込制御スイッチング素子がオン状態である間はオフ状態であるように、前記複数の第１走査信号線および前記複数の発光制御線を駆動する非発光期間ステップと、
　　前記リフレッシュフレーム期間と前記非リフレッシュフレーム期間のいずれであっても、前記表示素子が発光状態である発光期間の間、前記書込制御スイッチング素子および前記初期化スイッチング素子がオフ状態であり、前記発光制御スイッチング素子がオン状態であるように、前記複数の第１走査信号線および前記複数の発光制御線を駆動する発光期間ステップとを含む。

　本発明の上記幾つかの実施形態によれば、複数のデータ信号線と、複数の第１走査信号線と、複数の発光制御線と、第１電源線と、第２電源線と、所定の固定電圧を初期化電圧として供給するための初期化電圧線とを含む表示部を有する表示装置のための画素回路において、電流によって駆動される表示素子、保持キャパシタ、駆動トランジスタ、書込制御スイッチング素子、発光制御スイッチング素子、および、初期化スイッチング素子が設けられ、上記複数のデータ信号線のうちの１つのデータ信号線から書込制御スイッチング素子を経由して固定電圧線へと至る電流経路が、上記１つのデータ信号線の電圧をデータ電圧として当該画素回路に書き込むべきときに形成される。この電流経路は、書込制御スイッチング素子および書込先容量素子に直列に設けられた休止制御スイッチング素子を更に含んでいる。このような表示装置において、リフレッシュフレーム期間からなる駆動期間と非リフレッシュフレーム期間からなる休止期間とが交互に現れる休止駆動が行われる場合に、休止制御スイッチング素子が、リフレッシュフレーム期間では、非発光期間において書込制御スイッチング素子がオン状態であるときにオン状態であり、非リフレッシュフレーム期間では、非発光期間において書込制御スイッチング素子がオン状態である間はオフ状態であるように、上記複数の第１走査信号線および上記複数の発光制御線が駆動される。また、リフレッシュフレーム期間と非リフレッシュフレーム期間のいずれであっても、発光期間の間、書込制御スイッチング素子および初期化スイッチング素子がオフ状態であり、発光制御スイッチング素子がオン状態であるように、上記複数の第１走査信号線および上記複数の発光制御線が駆動される。このような上記複数の第１走査信号線および上記複数の発光制御線の駆動において、書込制御スイッチング素子が、上記複数の第１走査信号線のうちの１つの第１走査信号線によって制御され、発光制御スイッチング素子が、上記複数の発光制御線のうちの１つの発光制御線によって制御される。また、初期化スイッチング素子は、当該１つの第１走査信号線、または、上記複数の第１走査信号線のうち走査順において当該１つの第１走査信号線に隣接する他の１つの第１走査信号線、または、当該画素回路に含まれるスイッチング素子のうち書込制御スイッチング素子以外の他のスイッチング素子の制御端子に接続される信号線によって制御され、休止制御スイッチング素子は、当該画素回路に含まれるスイッチング素子のうち書込制御スイッチング素子および初期化スイッチング素子のいずれでもない他のスイッチング素子の制御端子に接続される信号線によって制御される。したがって、休止駆動を行う場合であっても、リフレッシュフレーム期間のみが連続的に繰り返される通常駆動に比べ、画素回路内のスイッチング素子を制御する制御信号（走査信号や発光制御信号等）の数を増やすことなく、データ電圧の保持キャパシタへの書き込みと有機ＥＬ素子の初期化（アノード初期化）を適切に行うことができる。これにより、休止駆動を行う表示装置において、走査側駆動回路の増大や画素回路のレイアウト面積の増大を抑えて高精細な画像表示を実現することができる。

第１の実施形態に係る表示装置の全体構成を示すブロック図である。 上記第１の実施形態に係る表示装置の休止駆動モードにおける概略動作を説明するためのタイミングチャートである。 第１比較例における画素回路の構成を示す回路図である。 上記第１比較例における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第１比較例における画素回路の非リフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第１の実施形態における画素回路の構成を示す回路図である。 上記第１の実施形態における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第１の実施形態における画素回路の非リフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 第２の実施形態に係る表示装置における画素回路の構成を示す回路図である。 上記第２の実施形態における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第２の実施形態における画素回路の非リフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 第３の実施形態に係る表示装置の全体構成を示すブロック図である。 上記第３の実施形態における画素回路の構成を示す回路図である。 上記第３の実施形態における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第３の実施形態における画素回路の非リフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第３の実施形態における画素回路の書込初期化期間における動作を説明するための回路図である。 上記第３の実施形態における画素回路のデータ書込期間における動作を説明するための回路図である。 上記第３の実施形態における画素回路の閾値検出期間における動作を説明するための回路図である。 上記第３の実施形態における画素回路の閾値補償期間における動作を説明するための回路図である。 上記第３の実施形態における画素回路の発光期間における動作を説明するための回路図である。 上記第３の実施形態における画素回路の非リフレッシュフレーム期間内のアノード初期化期間における動作を説明するための回路図である。 第２比較例における画素回路の構成を示す回路図である。 上記第２比較例における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第２比較例における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 第３比較例における画素回路の構成を示す回路図である。 上記第３比較例における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第３比較例における画素回路の非リフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 第４の実施形態に係る表示装置における画素回路の構成を示す回路図である。 上記第４の実施形態における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第４の実施形態における画素回路の非リフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 第４比較例における画素回路の構成を示す回路図である。 上記第４比較例における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第４比較例における画素回路の非リフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 第５の実施形態に係る表示装置における画素回路の構成を示す回路図である。 上記第５の実施形態における画素回路のリフレッシュフレーム期間における動作を説明するためのタイミングチャートである。 上記第５の実施形態における画素回路の非リフレッシュフレーム期間における動作を説明するためのタイミングチャートである。

　以下、添付図面を参照しつつ実施形態について説明する。なお、以下で言及する各トランジスタにおいて、ゲート端子は制御端子に相当し、ドレイン端子およびソース端子の一方は第１導通端子に相当し、他方は第２導通端子に相当する。また、以下の各実施形態におけるトランジスタは例えば薄膜トランジスタであるが、本発明はこれに限定されない。さらにまた、本明細書における「接続」とは、特に断らない限り「電気的接続」を意味し、本発明の要旨を逸脱しない範囲において、直接的な接続を意味する場合のみならず、他の素子を介した間接的な接続を意味する場合も含むものとする。

＜１．第１の実施形態＞
＜１．１　全体構成＞
　図１は、第１の実施形態に係る表示装置１０の全体構成を示すブロック図である。この表示装置１０は、通常駆動モードと休止駆動モードとの２つの動作モードを有する有機ＥＬ表示装置である。すなわち表示装置１０は、通常駆動モードでは、表示部の画像データ（各画素回路内のデータ電圧）を書き換えるリフレッシュフレーム期間Ｔｒｆが連続するように動作し、休止駆動モードでは、リフレッシュフレーム期間（以下「ＲＦフレーム期間」ともいう）Ｔｒｆのみからなる駆動期間ＴＤｐと表示部の画像データの書き換えを停止する複数の非リフレッシュフレーム期間（以下「ＮＲＦフレーム期間」ともいう）Ｔｎｒｆからなる休止期間ＴＰｐとが交互に現れるように動作する。

　図１に示すように、この表示装置１０は、表示部１１、表示制御回路２０、データ側駆動回路３０、走査側駆動回路４０、および、電源回路５０を備えている。データ側駆動回路３０は、データ信号線駆動回路（「データドライバ」とも呼ばれる）として機能する。走査側駆動回路４０は、走査信号線駆動回路（「ゲートドライバ」とも呼ばれる）および発光制御回路（「エミッションドライバ」とも呼ばれる）として機能する。図１に示す構成ではこれら走査側の２つの回路が１つの走査側駆動回路４０として実現されているが、これら２つの回路が適宜分離された構成であってもよく、また、これら２つの回路が表示部１１の一方側と他方側に分離されて配置される構成であってもよい。また、データ側駆動回路および走査側駆動回路の少なくとも一部が表示部１１と一体的に形成されていてもよい。これらの点は、後述の他の実施形態や変形例においても同様である。電源回路５０は、表示部１１に供給すべき後述のハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉと、表示制御回路２０、データ側駆動回路３０、および走査側駆動回路４０に供給すべき電源電圧（不図示）とを生成する。

　表示部１１には、ｍ本（ｍは２以上の整数）のデータ信号線Ｄ１，Ｄ２，…，Ｄｍと、これらに交差するｎ本の走査信号線ＳＣ１，ＳＣ２，…，ＳＣｎとが配設されるとともに、ｎ本の走査信号線ＳＣ１～ＳＣｎにそれぞれ沿ってｎ本の発光制御線（エミッションライン）ＥＭ１～ＥＭｎが配設されている。また表示部１１には、ｍ本のデータ信号線Ｄ１～Ｄｍおよびｎ本の走査信号線ＳＣ１～ＳＣｎに沿ってマトリクス状に配置されたｍ×ｎ個の画素回路１５が設けられている。各画素回路１５は、ｍ本のデータ信号線Ｄ１～Ｄｍの１つに対応するとともにｎ本の走査信号線ＳＣ１～ＳＣｎの１つに対応する（以下、各画素回路１５を区別する場合には、ｉ番目の走査信号線およびｊ番目のデータ信号線Ｄｊに対応する画素回路を「ｉ行ｊ列目の画素回路」ともいい、符号“Ｐｉｘ（ｉ，ｊ）”で示す）。また各画素回路１５は、ｎ本の発光制御線ＥＭ１～ＥＭｎの１つに対応する。

　また表示部１１には、各画素回路１５に共通の図示しない電源線が配設されている。すなわち、後述の有機ＥＬ素子を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給するための固定電圧線としての第１電源線（以下「ハイレベル電源線」といい、ハイレベル電源電圧と同じく符号“ＥＬＶＤＤ”で示す）、および、有機ＥＬ素子を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給するための固定電圧線としての第２電源線（以下「ローレベル電源線」といい、ローレベル電源電圧と同じく符号“ＥＬＶＳＳ”で示す）が配設されている。さらに表示部１１には、各画素回路１５の初期化のためのリセット動作（「初期化動作」ともいう）に使用する初期化電圧Ｖｉｎｉを供給するための図示しない固定電圧線としての初期化電圧線（初期化電圧と同じく符号“Ｖｉｎｉ”で示す）も配設されている。ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉは、電源回路５０から供給される。

　表示制御回路２０は、表示すべき画像を表す画像情報および画像表示のためのタイミング制御情報を含む入力信号Ｓｉｎを表示装置１０の外部から受け取り、この入力信号Ｓｉｎに基づきデータ側制御信号Ｓｃｄおよび走査側制御信号Ｓｃｓを生成し、データ側制御信号Ｓｃｄをデータ側駆動回路３０に、走査側制御信号Ｓｃｓを走査側駆動回路４０にそれぞれ出力する。

　データ側駆動回路３０は、表示制御回路２０からのデータ側制御信号Ｓｃｄに基づきデータ信号線Ｄ１～Ｄｍを駆動する。すなわちデータ側駆動回路３０は、データ側制御信号Ｓｃｄに基づき、表示すべき画像を表すｍ個のデータ信号Ｄ（１）～Ｄ（ｍ）を生成してデータ信号線Ｄ１～Ｄｍにそれぞれ印加する。ただし、休止駆動モードで動作している場、ＮＲＦフレーム期間Ｔｎｒｆでは、リフレッシュ動作すなわち画素回路Ｐｉｘ（１，1）～Ｐｉｘ（ｎ，ｍ）へのデータ電圧の書き込みは行われないので、データ側駆動回路３０は、データ信号Ｄ（１）～Ｄ（ｍ）を出力する必要はない。このため、本実施形態では、データ側駆動回路３０においてデータ信号Ｄ（１）～Ｄ（ｍ）を出力すべき出力端子は高インピーダンス状態（Ｈｉ－Ｚ）となっている（後述の図２参照）。

　走査側駆動回路４０は、表示制御回路２０からの走査側制御信号Ｓｃｓに基づき、ｎ本の走査信号線ＳＣ１～ＳＣｎを駆動する走査信号線駆動回路および発光制御線ＥＭ１～ＥＭｎを駆動する発光制御回路として機能する。

　より詳細には、走査側駆動回路４０は、リフレッシュフレーム期間Ｔｒｆおよび非リフレッシュフレーム期間Ｔｎｒｆのいずれにおいても、走査信号線駆動回路として、走査側制御信号Ｓｃｓに基づき、ｎ本の走査信号線ＳＣ１～ＳＣｎを１水平期間に対応する所定期間ずつ順次に選択して、選択した走査信号線ＳＣｋに対してアクティブな信号を印加し（ｋは１≦ｋ≦ｎなる整数）、かつ、非選択の走査信号線には非アクティブな信号を印加する。これにより、選択された走査信号線ＳＣｋに対応したｍ個の画素回路Ｐｉｘ（ｋ，１）～Ｐｉｘ（ｋ，ｍ）が一括して選択される。その結果、当該走査信号線ＳＣｋの選択期間（以下「第ｋ走査選択期間」という）において、データ側駆動回路３０からデータ信号線Ｄ１～Ｄｍに印加されたｍ個のデータ信号Ｄ（１）～Ｄ（ｍ）の電圧（以下では、これらの電圧を区別せずに単に「データ電圧」と呼ぶことがある）が画素データとして、画素回路Ｐｉｘ（ｋ，１）～Ｐｉｘ（ｋ，ｍ）にそれぞれ書き込まれる。なお、後述の図５に示すように本実施形態では、走査信号線ＳＣｉは画素回路１５内のＮチャネル型トランジスタのゲート端子に接続されるので（ｉ１＝１～ｎ）、選択した走査信号線ＳＣｉにはアクティブな信号としてハイレベル（Ｈレベル）の電圧が印加され、非選択の走査信号線ＳＣｉには非アクティブな信号としてローレベル（Ｌレベル）の電圧が印加される。一方、後述の他の実施形態のように、走査信号線が画素回路内のＰチャネル型トランジスタのゲート端子に接続される場合には、選択した走査信号線にはアクティブな信号としてＬレベルの電圧が印加され、非選択の走査信号線には非アクティブな信号としてＨレベルの電圧が印加される。

　また走査側駆動回路４０は、リフレッシュフレーム期間Ｔｒｆにおいて、発光制御線ＥＭ１～ＥＭｎを、それらが走査信号線ＳＣ１～ＳＣｎの上記駆動に連動して選択的に非活性化されるように駆動する。すなわち、走査側駆動回路４０は、発光制御回路として、走査側制御信号Ｓｃｓに基づき、ｉ番目の発光制御線ＥＭｉに対し、第ｉ水平期間を含む所定期間では非発光を示す発光制御信号を印加し、それ以外の期間では発光を示す発光制御信号を印加する（ｉ＝１～ｎ）。ｉ番目の走査信号線ＳＣｉに対応する画素回路（以下「ｉ行目の画素回路」ともいう）Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）内の有機ＥＬ素子は、発光制御線ＥＭｉが活性化状態である間（本実施形態では発光制御線ＥＭｉの電圧がＨレベルである間）、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）にそれぞれ書き込まれたデータ電圧に応じた輝度で発光する。なお、走査側駆動回路４０は、非リフレッシュフレーム期間Ｔｎｒｆにおいても、発光制御線ＥＭ１～ＥＭｎを選択的に非活性化されるように駆動する（詳細は後述）。

＜１．２　概略動作＞
　既述のように、本実施形態に係る表示装置１０は、通常駆動モードと休止駆動モードとの２つの動作モードを有している。本実施形態は、休止駆動のための画素回路の構成に特徴があるので、以下では、本実施形態に係る表示装置やその画素回路の動作については、休止駆動モードでの動作を中心に説明する（他の実施形態においても同様）。まず、図２を参照して、休止駆動モードにおける表示装置１０の概略動作を説明する。

　図２は、休止駆動モードにおける表示装置１０の概略動作を説明するためのタイミングチャートである。図２に示すように、ＲＦフレーム期間（リフレッシュフレーム期間）Ｔｒｆのみからなる駆動期間ＴＤｐと、複数のＮＲＦフレーム期間（非リフレッシュフレーム期間）Ｔｎｒｆからなる休止期間ＴＰｐとが交互に繰り返される。

　駆動期間ＴＤｐを構成するＲＦフレーム期間Ｔｒｆでは、走査側駆動回路４０は、図２に示すように所定期間ずつ順にＨレベルとなる走査信号ＳＣ（１）～ＳＣ（ｎ）を生成して、走査信号線ＳＣ１～ＳＣｎにそれぞれ印加する。また、走査側駆動回路４０は、走査信号線ＳＣ１～ＳＣｎの駆動に連動して順に非アクティブ状態（Ｌレベル）となる図２に示すような発光制御信号ＥＭ（１）～ＥＭ（ｎ）を生成して発光制御線ＥＭ１～ＥＭｎにそれぞれ印加する。一方、データ側駆動回路３０は、表示制御回路２０からのデータ側制御信号Ｓｃｄに基づき、図２に示すように走査信号ＳＣ（１）～ＳＣ（ｎ）に連動して変化するデータ信号Ｄ（１）～Ｄ（ｍ）を生成して、データ信号線Ｄ１～Ｄｍにそれぞれ印加する。このようにして表示部１１における走査信号線ＳＣ１～ＳＣｎ、発光制御線ＥＭ１～ＥＭｎ、および、データ信号線Ｄ１～Ｄｍが駆動されることで、非発光期間において、各画素回路Ｐｉｘ（ｉ，ｊ）に対し初期化およびデータ電圧の書き込みが行われ、発光期間において、各画素回路Ｐｉｘ（ｉ，ｊ）は書き込まれたデータ電圧に応じた輝度で発光する。なお図２に示す例では、駆動期間ＴＤｐは１つのＲＦフレーム期間Ｔｒｆのみから構成されるが、２つ以上のＲＦフレーム期間Ｔｒｆから構成されていてもよい。

　休止期間ＴＰｐにおけるＮＲＦフレーム期間Ｔｎｒｆでは、走査側駆動回路４０は、走査信号線ＳＣ１～ＳＣｎをＲＦフレーム期間Ｔｒｆにおける上記の駆動形態と同じ形態で駆動し、発光制御線ＥＭ１～ＥＭｎもＲＦフレーム期間Ｔｒｆにおける上記の駆動形態と同様の形態で駆動する。しかし、図２に示すように、ＮＲＦフレーム期間Ｔｎｒｆにおける発光制御線ＥＭ１～ＥＭｎの駆動波形すなわち発光制御信号ＥＭ（１）～ＥＭ（ｎ）の波形が、ＲＦフレーム期間Ｔｒｆにおける発光制御信号ＥＭ（１）～ＥＭ（ｎ）の波形と若干異なり、非発光期間では発光制御信号ＥＭ（１）～ＥＭ（ｎ）がＬレベルに維持される（詳細は後述）。ＮＲＦフレーム期間Ｔｎｒｆでは、このような走査信号線ＳＣ１～ＳＣｎおよび発光制御信号線ＥＭ１～ＥＭｎの駆動により、非発光期間においてＲＦフレーム期間と同様にアノード初期化が行われるが、データ電圧の書込は抑制される（詳細は後述）。

　なお、通常駆動モードでは、走査側駆動回路４０は、ＲＦフレーム期間Ｔｒｆでの動作が連続的に繰り返されるように、走査信号線ＳＣ１～ＳＣｎおよび発光制御線ＥＭ１～ＥＭｎを駆動する。このＲＦフレーム期間での駆動は、休止駆動モードにおける駆動期間ＴＤｐを構成するＲＦフレーム期間Ｔｒｆでの駆動と同じである。

　外部からの入力信号Ｓｉｎには、上記のような通常駆動モードと休止駆動モードのうちいずれの動作モードで表示部１１を駆動するかを示す動作モード信号Ｓｍが含まれている。この動作モード信号Ｓｍは、走査側制御信号Ｓｃｓの一部として走査側駆動回路４０に与えられるともに、データ側制御信号Ｓｃｄの一部としてデータ側駆動回路３０に与えられる。上述のように、走査信号線ＳＣ１～ＳＣｎは、通常駆動モードか休止駆動モードかに拘わらず、またＲＦフレーム期間ＴｒｆかＮＲＦフレーム期間Ｔｎｒｆかに拘わらず、同様の形態（同一の周期および同一のデューティ比）で駆動する。一方、発光制御線ＥＭ１～ＥＭｎは、動作モード信号Ｓｍに基づき、休止駆動モードでは、ＮＲＦフレーム期間Ｔｎｒｆにおいてアノード初期化を行いつつデータ書込を抑制すべく、既述のようにＲＦフレーム期間ＴｒｆとＮＲＦフレーム期間Ｔｎｒｆとの間で若干異なる形態で駆動される。

＜１．３　画素回路の構成および動作＞
　以下では、まず、本実施形態の比較例としての表示装置における画素回路（以下「第１比較例における画素回路」ともいう）の構成および動作を説明し、その後、本実施形態における画素回路１５の構成および動作を、第１比較例における画素回路の構成および動作と比較しつつ説明する。なお、第１比較例としての表示装置の表示部には、第１の実施形態におけるｎ本の走査信号線ＳＣ１～ＳＣｎに代えて、ｎ本の第１走査信号線ＳＣ１１～ＳＣ１ｎとｎ本の第２走査信号線ＳＣ２１～ＳＣ２ｎとが配設されている。また、第１比較例における走査側駆動回路は、ｎ個の走査信号ＳＣ（１）～ＳＣ（ｎ）に代えて、ｎ個の第１走査信号ＳＣ１（１）～ＳＣ１（ｎ）およびｎ個の第２走査信号ＳＣ２（１）～ＳＣ２（ｎ）を生成し、第１走査信号ＳＣ１（１）～ＳＣ１（ｎ）を第１走査信号線ＳＣ１１～ＳＣ１ｎにそれぞれ印加するとともに、第２走査信号ＳＣ２（１）～ＳＣ２（ｎ）を第２走査信号線ＳＣ２１～ＳＣ２ｎにそれぞれ印加する。なお、第１比較例としての表示装置は、本実施形態と同様に休止駆動を行う表示装置であり、当該表示装置のうち上記以外の部分は本実施形態に係る表示装置と同様であるので、同一または対応する部分に同一の参照符号を付して説明を省略する。

＜１．３．１　第１比較例における画素回路の構成および動作＞
　図３は、第１比較例における画素回路１５ａの構成を示す回路図であり、より詳しくは、ｉ番目の第１走査信号線ＳＣ１ｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５ａすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示す回路図である（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。この画素回路１５ａは、本実施形態における画素回路１５の基本となる回路であって、表示素子としての１個の有機ＥＬ素子ＯＬと、４個のトランジスタＴ１～Ｔ４（以下、これらを「書込制御トランジスタＴ１」、「駆動トランジスタＴ２」、「発光制御トランジスタＴ３」、「初期化トランジスタＴ４」という）と、１個の保持キャパシタＣｓｔとを含んでいる。トランジスタＴ１～Ｔ４はＮチャネル型トランジスタである。保持キャパシタＣｓｔは、第１電極および第２電極からなる２つの電極を有する容量素子である。なお、画素回路１５において、駆動トランジスタＴ２以外のトランジスタＴ１，Ｔ３，Ｔ４はスイッチング素子として機能する。

　画素回路Ｐｉｘ（ｉ，ｊ）には、それに対応する第１走査信号線（以下、画素回路に注目した説明において「対応第１走査信号線」ともいう）ＳＣ１ｉ、それに対応する第２走査信号線（以下、画素回路に注目した説明において「対応第２走査信号線」ともいう）ＳＣ２ｉ、それに対応する発光制御線（以下、画素回路に注目した説明において「対応発光制御線」ともいう）ＥＭｉ、それに対応するデータ信号線（以下、画素回路に注目した説明において「対応データ信号線」ともいう）Ｄｊ、初期化電圧線Ｖｉｎｉ、ハイレベル電源線ＥＬＶＤＤ、および、ローレベル電源線ＥＬＶＳＳが接続されている。

　図３に示すように、第１比較例における画素回路Ｐｉｘ（ｉ，ｊ）では、駆動トランジスタＴ２は、ハイレベル電源線ＥＬＶＤＤに接続されたドレイン端子と、発光制御トランジスタＴ３を介して有機ＥＬ素子ＯＬのアノード電極に接続されたソース端子と、書込制御トランジスタＴ１を介して対応データ信号線Ｄｊに接続されるとともに保持キャパシタＣｓｔを介して当該駆動トランジスタＴ２のソース端子に接続されたゲート端子とを有している。有機ＥＬ素子ＯＬのアノード電極は、初期化トランジスタＴ４を介して初期化電圧線Ｖｉｎｉにも接続されており、有機ＥＬ素子ＯＬのカソード電極は、ローレベル電源線ＥＬＶＳＳに接続されている。書込制御トランジスタＴ１のゲート端子は対応第１走査信号線ＳＣ１ｉに、発光制御トランジスタＴ３のゲート端子は対応発光制御線ＥＭｉに、初期化トランジスタＴ４のゲート端子は対応第２走査信号線ＳＣ２ｉに、それぞれ接続されている。したがって、書込制御トランジスタＴ１、発光制御トランジスタＴ３、および、初期化トランジスタＴ４のゲート端子には、第１走査信号ＳＣ１（ｉ）、発光制御信号ＥＭ（ｉ）、および、第２走査信号ＳＣ２（ｉ）がそれぞれ与えられる。

　次に、図３に示した画素回路１５ａすなわち第１比較例におけるｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の動作を、図３とともに図４Ａおよび図４Ｂを参照して説明する。この説明では、第１比較例としての表示装置は休止駆動モードで動作しているものとする。図４Ａは、第１比較例における画素回路１５ａのＲＦフレーム期間Ｔｒｆにおける動作を説明するためのタイミングチャートであり、図４Ｂは、第１比較例における画素回路１５ａのＮＲＦフレーム期間Ｔｎｒｆにおける動作を説明するためのタイミングチャートである。ＲＦフレーム期間Ｔｒｆでは、画素回路Ｐｉｘ（ｉ，ｊ）において、第１走査信号ＳＣ１（ｉ）および第２走査信号ＳＣ２（ｉ）が共にＬレベルであって発光制御信号ＥＭ（ｉ）がＨレベルである間は、有機ＥＬ素子が発光状態である発光期間であり、それ以外の期間は、有機ＥＬ素子が消灯状態である非発光期間であって発光制御信号ＥＭ（ｉ）が概ねＬレベルであるが、図４Ａに示すように、非発光期間内においてデータ書込期間Ｔｗとして設けられた所定期間だけＨレベルである。ＮＲＦフレーム期間Ｔｎｒｆでは、図４Ｂに示すように、発光制御信号ＥＭ（ｉ）がＨレベルである期間は、有機ＥＬ素子が発光状態である発光期間であり、発光制御信号ＥＭ（ｉ）がＬレベルである期間は、有機ＥＬ素子が消灯状態である非発光期間である。

　ＲＦフレーム期間Ｔｒｆでは、画素回路Ｐｉｘ（ｉ，ｊ）に接続される対応第１走査信号線ＳＣ１ｉ、対応第２走査信号線ＳＣ２ｉ、および、対応発光制御信号線ＥＭｉは、図４Ａに示すような信号ＳＣ１（ｉ），ＳＣ２（ｉ），ＥＭ（ｉ）によりそれぞれ駆動される。すなわち、対応第１走査信号線ＳＣ１ｉの信号である第１走査信号ＳＣ１（ｉ）は、発光制御信号ＥＭ（ｉ）がＬレベルである非発光期間内にデータ書込期間Ｔｗとして設けられた所定期間だけＨレベルとなり、他の期間ではＬレベルである。対応第２走査信号線ＳＣ２ｉの信号である第２走査信号ＳＣ２（ｉ）も、その非発光期間内に設けられた所定期間（以下「アノード初期化期間」という）ＴａｉだけＨレベルとなり、他の期間ではＬレベルである。画素回路Ｐｉｘ（ｉ，ｊ）は、このような信号ＳＣ１（ｉ），ＳＣ２（ｉ），ＥＭ（ｉ）により、下記のように動作する。

　すなわち、非発光期間では、データ書込期間Ｔｗの間、書込制御トランジスタＴ１，発光制御トランジスタＴ３，初期化トランジスタＴ４がオン状態であり、対応データ信号線Ｄｊの電圧（データ信号Ｄ（ｊ）の電圧）がデータ電圧Ｖｄａｔａとして保持キャパシタＣｓｔに書き込まれる（保持キャパシタＣｓｔにＶｄａｔａ－Ｖｉｎｉの電圧が保持される）。また、アノード初期化期間Ｔａｉ（図４Ａに示す例ではデータ書込期間Ｔｗと同一の期間）の間、初期化トランジスタＴ４がオン状態であることにより、有機ＥＬ素子ＯＬのアノード電極が初期化電圧Ｖｉｎｉで初期化される（有機ＥＬ素子ＯＬにおける蓄積電荷が放電される）。

　その後の発光期間では、書込制御トランジスタＴ１および初期化トランジスタＴ４が共にオフ状態であって発光制御トランジスタＴ３がオン状態であることにより、保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａ（保持キャパシタＣｓｔに保持された電圧Ｖｄａｔａ－Ｖｉｎｉ）に応じた電流Ｉ１が駆動トランジスタＴ２から有機ＥＬ素子ＯＬに供給され、有機ＥＬ素子ＯＬはこの電流Ｉ１に応じた輝度で発光する。

　ＮＲＦフレーム期間Ｔｎｒｆでは、画素回路Ｐｉｘ（ｉ，ｊ）に接続される対応第１走査信号線ＳＣ１ｉ、対応第２走査信号線ＳＣ２ｉ、および、対応発光制御信号線ＥＭｉは、図４Ｂに示すように駆動される。すなわち、第２走査信号ＳＣ２（ｉ）は、ＲＦフレーム期間Ｔｒｆと同様、非発光期間内に設けられたアノード初期化期間ＴａｉだけＨレベルとなり、他の期間ではＬレベルであるが、第１走査信号ＳＣ１（ｉ）は、ＲＦフレーム期間Ｔｒｆとは異なり、Ｌレベルに維持される。したがって、書込制御トランジスタＴ１は、ＮＲＦフレーム期間Ｔｎｒｆの間、オフ状態に維持され、初期化トランジスタＴ４は、アノード初期化期間Ｔａｉだけオン状態である。これにより、データ電圧Ｖｄａｔａの保持キャパシタＣｓｔへの書き込みを抑制しつつ、非発光期間においてアノードの初期化が行われる。

　図４Ａからわかるように、休止駆動を行わない場合（通常駆動モードの場合）は、ＲＦフレーム期間のみが連続するように表示装置が駆動されるので、画素回路１５ａにおいてデータ電圧Ｖｄａｔａの書込のための書込制御トランジスタＴ１とアノード初期化のための初期化トランジスタＴ４を同一の走査信号で制御できる。しかし、図４Ａと図４Ｂを比較すればわかるように、休止駆動を行う場合には、ＮＲＦフレーム期間では、データ電圧Ｖｄａｔａの保持キャパシタＣｓｔへの書き込みを抑制しつつアノード初期化を行うために、書込制御トランジスタＴ１の制御信号（ＳＣ１）とは別に初期化トランジスタＴ４の制御信号（ＳＣ２）が必要となる。したがって、休止駆動を行わない場合に比べ、走査側駆動回路の増大や画素回路のレイアウト面積の増大を招き、表示画像の高精細化が困難なものとなる。そこで、本実施形態における画素回路１５は、休止駆動を行う場合であっても、制御信号を増やすことなく、データ電圧Ｖｄａｔａの保持キャパシタＣｓｔへの書き込みと有機ＥＬ素子ＯＬの初期化（アノード初期化）とを適切に行えるように構成されている。以下、このような本実施形態における画素回路１５について説明する。なお、本実施形態における画素回路１５につき以下で新たに説明しない構成および動作については、上記第１比較例における画素回路と同様であるものとする。

＜１．３．２　第１の実施形態における画素回路の構成および動作＞
　図５は、本実施形態における画素回路１５の構成を示す回路図であり、より詳しくは、ｉ番目の走査信号線ＳＣｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５すなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示す回路図である（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。この画素回路１５は、図３に示した第１比較例における画素回路１５ａと同様、表示素子としての１個の有機ＥＬ素子ＯＬと、駆動トランジスタＴ２と、発光制御トランジスタＴ３と、初期化トランジスタＴ４と、１個の保持キャパシタＣｓｔとを含んでいる。しかし、この画素回路１５は、１個の書込制御トランジスタＴ１に代えて、スイッチング素子としてのＮチャネル型の書込制御トランジスタＴ１ａと、当該書込制御トランジスタＴ１ａに直列に接続されたスイッチング素子としてのＮチャネル型の休止制御トランジスタＴ１ｂとを含み、この点で第１比較例における画素回路１５ａと相違する。そして、駆動トランジスタＴ２のゲート端子は、これらの休止制御トランジスタＴ１ｂおよび書込制御トランジスタＴ１ａを介して対応データ信号線Ｄｊに接続されており、書込制御トランジスタＴ１ａおよび初期化トランジスタＴ４のゲート端子に対応走査信号線ＳＣｉが続され、休止制御トランジスタＴ１ｂのゲート端子に対応発光制御線ＥＭｉが接続されている。この画素回路１５における上記以外の構成は、図３に示した第１比較例における画素回路１５ａと同様であるので、その説明を省略する。

　次に、図５に示した画素回路１５すなわち本実施形態におけるｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の動作を、図５とともに図６Ａおよび図６Ｂを参照して説明する。図６Ａは、本実施形態における画素回路１５のＲＦフレーム期間Ｔｒｆにおける動作を説明するためのタイミングチャートであり、図６Ｂは、本実施形態における画素回路１５のＮＲＦフレーム期間Ｔｎｒｆにおける動作を説明するためのタイミングチャートである。

　ＲＦフレーム期間Ｔｒｆでは、画素回路Ｐｉｘ（ｉ，ｊ）に接続される対応走査信号線ＳＣｉおよび対応発光制御信号線ＥＭｉは、図６Ａに示すような走査信号ＳＣ（ｉ）および発光制御信号ＥＭ（ｉ）によりそれぞれ駆動される。本実施形態では、図６Ａに示す時刻ｔ１～ｔ４の期間が非発光期間であるが、この期間ｔ１～ｔ４の間、発光制御信号ＥＭ（ｉ）はＬレベルに維持されず所定期間ｔ２～ｔ３だけＨレベルである。走査信号ＳＣ（ｉ）は、この所定期間ｔ２～ｔ４の間はＨレベルであり、他の期間ではＬレベルであり、この所定期間ｔ２～ｔ４が本実施形態におけるデータ書込期間Ｔｗであり、アノード初期化期間Ｔａｉでもある。本実施形態における画素回路Ｐｉｘ（ｉ，ｊ）は、このような走査信号ＳＣ（ｉ）および発光制御信号ＥＭ（ｉ）により下記のように動作する。

　すなわち、上記第１比較例における非発光期間に相当する期間ｔ１～ｔ４のうち、データ書込期間Ｔｗでありアノード初期化期間Ｔａｉでもある期間ｔ２～ｔ３の間、書込制御トランジスタＴ１ａ，休止制御トランジスタＴ１ｂ，発光制御トランジスタＴ３、および、初期化トランジスタＴ４がオン状態とされ、対応データ信号線Ｄｊの電圧がデータ電圧Ｖｄａｔａとして保持キャパシタＣｓｔに書き込まれる（保持キャパシタＣｓｔにＶｄａｔａ－Ｖｉｎｉの電圧が保持される）。この期間ｔ２～ｔ３の間は、初期化トランジスタＴ４がオン状態であることにより、有機ＥＬ素子ＯＬのアノード電極が初期化電圧Ｖｉｎｉに初期化される。なお、この期間ｔ２～ｔ３の間、発光制御トランジスタＴ３がオン状態であるが、初期化トランジスタＴ４もオン状態であるので、駆動トランジスタＴＤからの電流Ｉ１は、発光制御トランジスタＴ３および初期化トランジスタＴ４を経て初期化電圧線Ｖｉｎｉへと流れ、有機ＥＬ素子ＯＬは消灯状態を維持する。したがって、本実施形態においても期間ｔ１～ｔ４は非発光期間である。その後、発光制御信号ＥＭ（ｉ）がＨレベルである発光期間では、書込制御トランジスタＴ１ａおよび初期化トランジスタＴ４が共にオフ状態であって発光制御トランジスタＴ３がオン状態であることにより、保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａに応じた電流Ｉ１が駆動トランジスタＴ２から有機ＥＬ素子ＯＬに供給され、有機ＥＬ素子ＯＬはこの電流Ｉ１に応じた輝度で発光する。なお、発光期間において休止制御トランジスタＴ１ｂがオン状態であるが、これに直列に接続された書込制御トランジスタＴ１ａはオフ状態であるので、この発光期間における画素回路１５の動作は、上記第１比較例における画素回路１５ａの動作と実質的に同じである。

　ＮＲＦフレーム期間Ｔｎｒｆでは、画素回路Ｐｉｘ（ｉ，ｊ）に接続される対応走査信号線ＳＣｉおよび対応発光制御信号線ＥＭｉは、図６Ｂに示すような走査信号ＳＣ（ｉ）および発光制御信号ＥＭ（ｉ）によりそれぞれ駆動される。すなわち、ＮＲＦフレーム期間Ｔｎｒｆでは、発光制御信号ＥＭ(ｉ)は、ＲＦフレーム期間Ｔｒｆとは異なり、非発光期間（期間ｔ１～ｔ４）の間、Ｌレベルを維持する。一方、走査信号ＳＣ（ｉ）は、ＮＲＦフレーム期間Ｔｎｒｆにおいても、ＲＦフレーム期間Ｔｒｆと同様、表示期間ｔ１～ｔ４内に設けられたアノード初期化期間（期間ｔ２～ｔ３）ＴａｉだけＨレベルであり、他の期間ではＬレベルである。これにより、アノード初期化期間Ｔａｉの間、初期化トランジスタＴ４がオン状態であることにより、有機ＥＬ素子ＯＬのアノード電極が初期化電圧Ｖｉｎｉで初期化される。このアノード初期化期間Ｔａｉでは、走査信号ＳＣ（ｉ）により書込制御トランジスタＴ１ａもオン状態であるが、この書込制御トランジスタＴ１ａに直列に接続された休止制御トランジスタＴ１ｂがオフ状態であるので、対応データ信号線Ｄｊの電圧が保持キャパシタＣｓｔに書き込まれることはない。このため、保持キャパシタＣｓｔには、直前のＲＦフレーム期間Ｔｒｆに書き込まれたデータ電圧Ｖｄａｔａに相当する電圧（Ｖｄａｔａ－Ｖｒｅｆ）が保持されている。その後、時刻ｔ４以降の発光期間では、発光制御トランジスタＴ３および休止制御トランジスタＴ１ｂはオン状態であるが、書込制御トランジスタＴ１ａおよび初期化トランジスタＴ４はオフ状態である。このため、直前のＲＦフレーム期間Ｔｒｆに保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａに応じた電流Ｉ１が駆動トランジスタＴ２から有機ＥＬ素子ＯＬに供給され、有機ＥＬ素子ＯＬはこの電流Ｉ１に応じた輝度で発光する。

＜１．４　効果＞
　上記のような本実施形態によれば、図５に示すように、画素回路Ｐｉｘ（ｉ、ｊ）において、駆動トランジスタＴ２のゲート端子は、互いに直列に接続された休止制御トランジスタＴ１ｂおよび書込制御トランジスタＴ１ａを介して対応データ信号線Ｄｊに接続されている。書込制御トランジスタＴ１ａのゲート端子には、初期化トランジスタＴ４のゲート端子に接続される対応走査信号線ＳＣｉが接続され、休止制御トランジスタＴ１ｂのゲート端子には、発光制御トランジスタＴ３のゲート端子に接続される対応発光制御線ＥＭｉが接続されている。このような構成によれば、ＲＦフレーム期間Ｔｒｆにおける非発光記間において画素回路Ｐｉｘ（ｉ，ｊ）に対応データ信号線Ｄｊの電圧（データ信号Ｄ（ｊ）の電圧）をデータ電圧Ｖｄａｔａとして書き込むべきときに、当該画素回路Ｐｉｘ（ｉ，ｊ）において、対応データ信号線Ｄｊから書込制御トランジスタＴ１ａと休止制御トランジスタＴ１ｂと保持キャパシタＣｓｔと発光制御トランジスタＴ３と初期化トランジスタＴ４とを経由して初期化電圧線Ｖｉｎｉへと至る電流経路が形成され、この電流経路によって保持キャパシタＣｓｔに当該データ電圧Ｖｄａｔａが書き込まれる（図６Ａ参照）。一方、ＮＲＦフレーム期間Ｔｎｒｆにおける非発光期間では、発光制御信号ＥＭ（ｉ）で休止制御トランジスタＴ１ｂがオフ状態に制御されることにより、対応データ信号線Ｄｊの電圧の保持キャパシタＣｓｔへの書込が抑制される（図６Ｂ参照）。このように、ＮＲＦフレーム期間Ｔｎｒｆにおいて、発光制御信号ＥＭ（ｉ）で制御される休止制御トランジスタＴ１ｂにより対応データ信号線の電圧の保持キャパシタＣｓｔへの書込が抑制されるので、休止駆動を行う場合であっても、画素回路Ｐｉｘ（ｉ，ｊ）内のトランジスタを制御する制御信号を増やすことなく、データ電圧Ｖｄａｔａの保持キャパシタＣｓｔへの書き込みと有機ＥＬ素子ＯＬの初期化（アノード初期化）とを適切に行うことができる。これにより、休止駆動を行う表示装置において、走査側駆動回路の増大や画素回路のレイアウト面積の増大を抑えて高精細な画像表示を実現することができる。

＜２．第２の実施形態＞
　次に、第２の実施形態に係る有機ＥＬ表示装置について説明する。この有機ＥＬ表示装置は、画素回路の構成を除き、上記第１の実施形態に係る表示装置と同様の構成を有している。そこで以下では、本実施形態における画素回路の構成および動作を中心に本実施形態に係る表示装置について説明し、本実施形態に係る表示装置における画素回路以外の構成については、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する（図１，図２参照）。

　図７は、本実施形態における画素回路１６の構成を示す回路図であり、より詳しくは、ｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示す回路図である（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。図７に示すように、この画素回路１６は、有機ＥＬ素子ＯＬが駆動トランジスタＴ２のドレイン側に接続されている点で、有機ＥＬ素子ＯＬが駆動トランジスタＴ２のソース側に接続された上記第１の実施形態における画素回路１５（図５）と相違する。この画素回路１６における他の構成は、上記第１の実施形態における画素回路１５と同様であるので、同一または対応する部分に同一の参照符号を付して説明を省略する。

　図８Ａは、本実施形態における画素回路１６のＲＦフレーム期間Ｔｒｆにおける動作を説明するためのタイミングチャートであり、図８Ｂは、本実施形態における画素回路１５ａのＮＲＦフレーム期間Ｔｎｒｆにおける動作を説明するためのタイミングチャートである。

　図８Ａおよび図８Ｂを図６Ａおよび図６Ｂと比較すればわかるように、本実施形態における画素回路１６に接続される対応走査信号線ＳＣｉおよび対応発光制御線ＥＭｉをそれぞれ駆動する走査信号ＳＣ（ｉ）および発光制御信号ＥＭ（ｉ）、すなわち、画素回路１６に含まれるスイッチング素子としてのトランジスタＴ１ａ，Ｔ１ｂ，Ｔ３，Ｔ４を制御する信号ＳＣ（ｉ），ＥＭ（ｉ）は、上記第１の実施形態における画素回路１５に含まれるスイッチング素子としてのトランジスタＴ１ａ，Ｔ１ｂ，Ｔ３，Ｔ４を制御する信号ＳＣ（ｉ），ＥＭ（ｉ）と同じ波形を有しており、同じタイミングで変化する。したがって、本実施形態における画素回路１６は上記第１の実施形態における画素回路１５と同様に動作する。

　図７、図８Ａ、および図８Ａからわかるように、ＲＦフレーム期間Ｔｒｆにおける非発光記間において画素回路Ｐｉｘ（ｉ，ｊ）に対応データ信号線Ｄｊの電圧をデータ電圧Ｖｄａｔａとして書き込むべきときに、当該画素回路Ｐｉｘ（ｉ，ｊ）において、対応データ信号線Ｄｊから書込制御トランジスタＴ１ａと休止制御トランジスタＴ１ｂと保持キャパシタＣｓｔとを経由してローレベル電源線ＥＬＶＳＳへと至る電流経路が形成され、この電流経路によって保持キャパシタＣｓｔに当該データ電圧Ｖｄａｔａが書き込まれる（図８Ａ参照）。一方、ＮＲＦフレーム期間Ｔｎｒｆにおける非発光期間では、発光制御信号ＥＭ（ｉ）で休止制御トランジスタＴ１ｂがオフ状態に制御されることにより、対応データ信号線Ｄｊの電圧の保持キャパシタＣｓｔへの書込が抑制される（図８Ｂ参照）。したがって、本実施形態においても、休止駆動を行う場合において、画素回路１６内のトランジスタを制御する制御信号を増やすことなく、データ電圧Ｖｄａｔａの保持キャパシタＣｓｔへの書き込みと有機ＥＬ素子ＯＬの初期化（アノード初期化）とを適切に行うことができるので、上記第１の実施形態と同様の効果が得られる。

＜３．第３の実施形態＞
＜３．１　全体構成および概略動作＞
　次に、第３の実施形態に係る有機ＥＬ表示装置１０ｂについて説明する。本実施形態に係る有機ＥＬ表示装置１０ｂも、上記第１の実施形態と同様、通常駆動モードと休止駆動モードとの２つの動作モードを有しており、休止駆動モードでは、１つまたは複数のＲＦフレーム期間Ｔｒｆからなる駆動期間ＴＤｐと複数のＮＲＦフレーム期間Ｔｎｒｆからなる休止期間ＴＰｐとが交互に現れるように動作する（図２参照）。なお、本実施形態における表示装置１０ｂにつき以下で新たに説明しない構成および動作については、上記第１の実施形態に係る表示装置１０と同様であるものとする。

　図９は、本実施形態に係る表示装置１０ｂの全体構成を示すブロック図である。この表示装置１０ｂも、上記第１の実施形態と同様、表示部１１、表示制御回路２０、データ側駆動回路３０、走査側駆動回路４０、および、電源回路５０を備えている。しかし、この表示装置１０ｂでは、表示部１１に、上記第１の実施形態におけるｎ本の走査信号線ＳＣ１～ＳＣｎに代えて、ｎ本の第１走査信号線ＳＣ１１～ＳＣ１ｎとｎ本の第２走査信号線ＳＣ２１～ＳＣ２ｎとｎ本の第３走査信号線ＳＣ３１～ＳＣ３ｎとが配設されており、走査側駆動回路４０は、第１走査信号ＳＣ１（１）～ＳＣ１（ｎ）を生成して第１走査信号線ＳＣ１１～ＳＣ１ｎにそれぞれ印加し、第２走査信号ＳＣ２（１）～ＳＣ２（ｎ）を生成して第２走査信号線ＳＣ２１～ＳＣ２ｎにそれぞれ印加し、第３走査信号ＳＣ３（１）～ＳＣ３（ｎ）を生成して第３走査信号線ＳＣ３１～ＳＣ３ｎにそれぞれ印加する。表示部１１には、ｍ本のデータ信号線Ｄ１～Ｄｍおよびｎ本の第１走査信号線ＳＣ１１～ＳＣ１ｎに沿ってマトリクス状に配置されたｍ×ｎ個の画素回路１７が設けられている。また表示部１１には、ｎ＋１本の発光制御線ＥＭ１，ＥＭ２，…，ＥＭｎ，ＥＭ１n+1が配設されている。各画素回路１７は、ｎ本の第１走査信号線ＳＣ１１～ＳＣ１ｎの１つに対応し、ｎ本の第２走査信号線ＳＣ２１～ＳＣ２ｎの１つの対応し、ｎ本の第３走査信号線ＳＣ３１～ＳＣ３ｎの１つに対応し、ｎ本の発光制御線ＥＭ１～ＥＭｎの１つに対応する。

　また表示部１１には、上記第１の実施形態と同様、各画素回路１７に共通の固定電圧線として、ハイレベル電源線ＥＬＶＤＤとローレベル電源線ＥＬＶＳＳと初期化電圧線Ｖｉｎｉが配設されている。これに加えて本実施形態では、各画素回路１７における後述の初期化動作やデータ書込動作における基準電圧Ｖｒｅｆを供給するための図示しない固定電圧線としての基準電圧線（基準電圧と同じく符号“Ｖｒｅｆ”で示す）が配設されている。ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、初期化電圧Ｖｉｎｉ、および基準電圧Ｖｒｅｆは、電源回路５０から供給される。

　表示制御回路２０は、上記第１の実施形態と同様（図１参照）、表示すべき画像を表す画像情報および画像表示のためのタイミング制御情報を含む入力信号Ｓｉｎを表示装置１０の外部から受け取り、この入力信号Ｓｉｎに基づきデータ側制御信号Ｓｃｄおよび走査側制御信号Ｓｃｓを生成し、データ側制御信号Ｓｃｄをデータ側駆動回路３０に、走査側制御信号Ｓｃｓを走査側駆動回路４０にそれぞれ出力する。

　データ側駆動回路３０は、上記第１の実施形態と実質的に同じであるので、その説明を省略する。走査側駆動回路４０は、上記第１の実施形態と異なり、ｎ本の第１走査信号線ＳＣ１１～ＳＣ１ｎとｎ本の第２走査信号線ＳＣ２１～ＳＣ２ｎとｎ本の第３走査信号線ＳＣ３１～ＳＣ３ｎとを駆動する走査信号線駆動回路、および、ｎ＋１本の発光制御線ＥＭ１～ＥＭn+1を駆動する発光制御回路として機能する。

　データ側駆動回路３０および走査側駆動回路４０は、休止駆動モードでは、上記第１の実施形態と同様、１つまたは複数のＲＦフレーム期間Ｔｒｆからなる駆動期間ＴＤｐと複数のＮＲＦフレーム期間Ｔｎｒｆからなる休止期間ＴＰｐとが交互に現れるように画素回路Ｐｉｘ（１，１）～Ｐｉｘ（ｎ，ｍ）を動作させるための駆動信号としてデータ信号や走査信号等を生成する（図２参照）。本実施形態では、走査側駆動回路４０は、上記駆動信号として、上記第１の実施形態における走査信号ＳＣ（１）～ＳＣ（ｎ）に相当する第１走査信号ＳＣ１（１）～ＳＣ１（ｎ）に加えて第２走査信号ＳＣ２（１）～ＳＣ２（ｎ）および第３走査信号ＳＣ３（１）～ＳＣ３（ｎ）を生成する。これら第２走査信号ＳＣ２（１）～ＳＣ２（ｎ）および第３走査信号ＳＣ３（１）～ＳＣ３（ｎ）は、休止駆動モードにおけるＲＦフレーム期間ＴｒｆとＮＲＦフレーム期間Ｔｎｒｆとで形態（信号の変化タイミング）が異なるが、それらの詳細については後述する（後述の図１１Ａおよび図１１Ｂ参照）。また本実施形態では、走査側駆動回路４０は、上記第１の実施形態におけるｎ個の発光制御信号ＥＭ（１）～ＥＭ（ｎ）に代えてｎ＋１個の発光制御信号ＥＭ（１）～ＥＭ（ｎ＋１）を生成する（詳細は図１１Ａおよび図１１Ｂを参照して後述する）。

＜３．２　画素回路の構成＞
　図１０は、本実施形態における画素回路１７の構成を示す回路図であり、より詳しくは、ｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示す回路図である（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。この画素回路１７は、上記第１の実施形態における画素回路１５とは異なり、その内部の駆動トランジスタの閾値電圧のばらつきや変動を補償する機能（以下「内部補償機能」という）を備えている。図１０に示すように、この画素回路１７は、上記第１の実施形態における画素回路１５と同様、書込制御トランジスタＴ１ａと、休止制御トランジスタＴ１ｂと、駆動トランジスタＴ２と、発光制御トランジスタＴ３と、初期化トランジスタＴ４と、保持キャパシタＣｓｔとを含んでいる。これらに加えて、この画素回路１７は、スイッチング素子として書込容量短絡トランジスタＴ５と基準電圧供給トランジスタＴ６と電源供給トランジスタＴ７を含むとともに、書込キャパシタＣｗを含んでいる。上記第１の実施形態における画素回路１５では、対応データ信号線Ｄｊの電圧をデータ電圧Ｖｄａｔａとして書き込むべき容量素子すなわち書き込み先の容量素子は、保持キャパシタＣｓｔであるが、本実施形態における画素回路１７では書込キャパシタＣｗである。

　図９および１０に示すように、本実施形態におけるｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）には、それに対応する第１走査信号線（対応第１走査信号線）ＳＣ１ｉと、それに対応する第２走査信号線（対応第２走査信号線）ＳＣ２ｉと、それに対応する第３走査信号線（対応第３走査信号線）ＳＣ３ｉと、それに対応する発光制御線（対応発光制御線）ＥＭｉと、その対応発光制御線ＥＭｉの直後の発光制御線（以下、画素回路に着目した説明において「後続発光制御線」という）ＥＭi+1と、それに対応するデータ信号線（対応データ信号線）Ｄｊと、初期化電圧線Ｖｉｎｉと、基準電圧線Ｖｒｅｆと、ハイレベル電源線ＥＬＶＤＤと、ローレベル電源線ＥＬＶＳＳとが接続されている。

　図１０に示すように、この画素回路Ｐｉｘ（ｉ，ｊ）では、保持キャパシタＣｓｔに書込キャパシタＣｗが直列に接続され、書込キャパシタＣｗの一端は駆動トランジスタＴ２のゲート端子に接続されており、駆動トランジスタＴ２のゲート端子は、書込キャパシタＣｗおよび保持キャパシタＣｓｔを順に介して駆動トランジスタＴ２のソース端子に接続されている。また、書込キャパシタＣｗに並列に書込容量短絡トランジスタＴ５が接続されており、書込容量短絡トランジスタＴ５がオンすることにより書込キャパシタＣｗの両端間が短絡される。書込キャパシタＣｗと保持キャパシタＣｓｔとの接続点に相当するノードＮａは、基準電圧供給トランジスタＴ６を介して基準電圧線Ｖｒｅｆに接続されている。駆動トランジスタＴ２のドレイン端子は、電源供給トランジスタＴ７を介してハイレベル電源線ＥＬＶＤＤに接続されている。また、書込制御トランジスタＴ１ａと初期化トランジスタＴ４のゲート端子には対応第１走査信号線ＳＣ１ｉが接続され、基準電圧供給トランジスタＴ６と休止制御トランジスタＴ１ｂのゲート端子には対応第２走査信号線ＳＣ２ｉが接続され、書込容量短絡トランジスタＴ５のゲート端子には対応第３走査信号線ＳＣ３ｉが接続され、電源供給トランジスタＴ７のゲート端子には後続発光制御線ＥＭi+1が接続されている。この画素回路１７（Ｐｉｘ（ｉ，ｊ））における上記以外の構成は、図５に示した上記第１の実施形態における画素回路１５と同様であるので、その説明を省略する。

＜３．３　画素回路の動作＞
　次に、図１０に示した画素回路１７すなわち本実施形態におけるｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の動作を、図１０とともに図１１Ａ、図１１Ｂ、および、図１２Ａ～図１２Ｆを参照して説明する。この説明では、本実施形態に係る表示装置１０ｂは休止駆動モードで動作しているものとする。

　図１１Ａは、本実施形態における画素回路１７のＲＦフレーム期間Ｔｒｆにおける動作を説明するためのタイミングチャートであり、図１１Ｂは、本実施形態における画素回路１７のＮＲＦフレーム期間Ｔｎｒｆにおける動作を説明するためのタイミングチャートである。

＜３．３．１　リフレッシュフレーム期間における動作＞
　まず、図１１Ａを参照して、本実施形態における画素回路１７のＲＦフレーム期間（リフレッシュフレーム期間）Ｔｒｆにおける動作を説明する。ＲＦフレーム期間Ｔｒｆでは、画素回路Ｐｉｘ（ｉ，ｊ）に接続される、対応第１走査信号線ＳＣ１ｉ、対応第２走査信号線ＳＣ２ｉ、対応第３走査信号線ＳＣ３ｉ、対応発光制御信号線ＥＭｉ、および、後続発光制御線ＥＭi+1は、図１１Ａに示すような第１走査信号ＳＣ１（ｉ）、第２走査信号ＳＣ２（ｉ）、第３走査信号ＳＣ３（ｉ）、発光制御信号ＥＭ（ｉ）、および、発光制御信号ＥＭ（ｉ＋１）によりそれぞれ駆動される。図１１Ａに示す時刻ｔ１からｔ８までの期間が、本実施形態において有機ＥＬ素子ＯＬが消灯状態である非発光記間であり、対応発光制御線ＥＭｉに印加される発光制御信号（以下「対応発光制御信号」ともいう）ＥＭ（ｉ）は、当該非発光期間内の期間ｔ１～ｔ）以外ではＨレベルであり、当該期間ｔ１～ｔ７内では、期間ｔ４～ｔ５だけＨレベルで他の期間はＬレベルである。対応発光制御信号ＥＭ（ｉ）がＨレベルである期間ｔ４～ｔ５の間、第１走査信号ＳＣ１（ｉ）もＨレベルであり、この第１走査信号ＳＣ１（ｉ）は、この期間ｔ４～ｔ５以外ではＬレベルに維持される。後続発光制御線ＥＭi+1に印加される発光制御信号（以下「後続発光制御信号」ともいう）ＥＭ（ｉ＋１）は、図１１Ａに示すように、期間ｔ２～ｔ８以外の期間ではＨレベルであり、当該期間ｔ２～ｔ８内では、期間ｔ５～ｔ６だけＨレベルで他の期間はＬレベルである。対応発光制御信号ＥＭ（ｉ）は発光制御トランジスタＴ３のゲート端子に、後続発光制御信号ＥＭ（ｉ＋１）は電源供給トランジスタＴ７のゲート端子に与えられることから、対応発光制御信号ＥＭ（ｉ）と後続発光制御信号ＥＭ（ｉ＋１）の少なくとも一方がＬレベルである期間の間、有機ＥＬ素子ＯＬは消灯状態である（図１０参照）。したがって、図１１Ａに示す例では、既述のように期間ｔ１～ｔ８が非発光期間であり、当該期間ｔ１～ｔ８以外の期間は、発光期間であって有機ＥＬ素子ＯＬは発光状態である。

　本実施形態では、ＲＦフレーム期間Ｔｒｆにおける非発光期間において、書込初期化期間Ｔｗｉ、データ書込期間Ｔｗ、閾値検出期間Ｔｔｈ、閾値補償期間Ｔｃｍが順に設けられる。図１１Ａに示す例では、期間ｔ３～ｔ４が書込初期化期間Ｔｗｉであり、期間ｔ４～ｔ５がデータ書込期間Ｔｗであり、期間ｔ５～６が閾値検出期間Ｔｔｈであり、期間ｔ６～ｔ７が閾値補償期間Ｔｃｍである。

　図１１Ａに示すように、第１走査信号ＳＣ１（ｉ）は、期間ｔ４～ｔ５だけＨレベルであって他の期間はＬレベルあり、第２走査信号ＳＣ２（ｉ）は、期間ｔ３～ｔ７だけＬレベルであって他の期間はＨレベルあり、第３走査信号ＳＣ３（ｉ）は、期間ｔ４～ｔ６だけＬレベルであって他の期間はＨレベルある。このような図１１Ａに示す信号ＳＣ１（ｉ）～ＳＣ３（ｉ），ＥＭ（ｉ），ＥＭ（ｉ＋１）により、画素回路Ｐｉｘ（ｉ，ｊ）は下記のように動作する。

　書込初期化期間Ｔｗｉ（期間ｔ３～ｔ４）の間は、第１走査信号ＳＣ１（ｉ）がＬレベルであり、第２走査信号ＳＣ２（ｉ）および第３走査信号ＳＣ３（ｉ）がＨレベルであり、対応発光制御信号ＥＭ（ｉ）および後続発光制御信号ＥＭ（ｉ＋１）がＬレベルである。図１２Ａは、この書込初期化期間Ｔｗｉにおける画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。図１２Ａでは、スイッチング素子として機能する各トランジスタのオン・オフ状態を示すために点線の円と点線の×印が使用されており、点線の円は、その中のトランジスタがオン状態であることを示し、点線の×印は、それを付されたトランジスタがオフ状態であることを示している。このような表現方法は、図１２Ｂ～図１２Ｆにおいても採用されている。書込初期化期間Ｔｗｉでは、画素回路Ｐｉｘ（ｉ，ｊ）が図１２Ａに示す状態となることにより、書込キャパシタＣｗは、その両端間が短絡されて初期化され基準電圧Ｖｒｅｆを与えられ、ノードＮａ（書込キャパシタＣｗと保持キャパシタＣｓｔとの接続点）の電圧はＶｒｅｆとなる。以下、このような書込初期化期間Ｔｗｉでの画素回路Ｐｉｘ（ｉ，ｊ）の動作を「書込初期化」という。

　次の期間ｔ４～ｔ５すなわちデータ書込期間Ｔｗの間は、第１走査信号ＳＣ１（ｉ）おおよび第２走査信号ＳＣ２（ｉ）がＨレベルであり、第３走査信号ＳＣ３（ｉ）がＬレベルであり、対応発光制御信号ＥＭ（ｉ）がＨレベルであり、後続発光制御信号ＥＭ（ｉ＋１）がＬレベルである。図１２Ｂは、このデータ書込期間Ｔｗにおける画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。データ書込期間Ｔｗでは、画素回路Ｐｉｘ（ｉ，ｊ）が図１２Ｂに示す状態となることにより、対応データ信号線の電圧がデータ電圧Ｖｄａｔａとして駆動トランジスタＴ２のゲート端子（以下、このゲート端子を含むノードを「ノードＮｇ」という）に与えられ、基準電圧ＶｒｅｆがノードＮａに与えられ、初期化電圧Ｖｉｎｉが駆動トランジスタＴ２のソース端子に与えられる。その結果、図１２Ｂにおいて太い点線で示す電流経路によりデータ電圧Ｖｄａｔａが書込キャパシタＣｗに書き込まれて当該書込キャパシタＣｗは電圧Ｖｄａｔａ－Ｖｒｅｆを保持し、保持キャパシタＣｓｔは電圧Ｖｒｅｆ－Ｖｉｎｉを保持する。また、初期化トランジスタＴ４がオン状態であることにより、有機ＥＬ素子ＯＬのアノード電極に初期化電圧Ｖｉｎｉが与えられることでアノード初期化が行われる。このようにしてデータ書込期間Ｔｗでは、対応データ信号線Ｄｊの電圧をデータ電圧Ｖｄａｔａとして書込キャパシタＣｗに書き込むデータ書込動作が行われるとともにアノード初期化も行われる。このため、ＲＦフレーム期間ｔｒｆにおけるデータ書込期間Ｔｗはアノード初期化期間Ｔａｉでもある。

　次の期間ｔ５～ｔ６すなわち閾値検出期間Ｔｔｈの間は、第１走査信号ＳＣ１（ｉ）および第３走査信号ＳＣ３（ｉ）がＬレベルであり、第２走査信号ＳＣ２（ｉ）がＨレベルであり、対応発光制御信号ＥＭ（ｉ）がＬレベルであり、後続発光制御信号ＥＭ（ｉ＋１）がＨレベルである。図１２Ｃは、この閾値検出期間Ｔｔｈにおける画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。閾値検出期間Ｔｔｈでは、画素回路Ｐｉｘ（ｉ，ｊ）が図１２Ｃに示す状態となることにより、ノードＮｇはフローティング状態となり、ノードＮａに基準電圧Ｖｒｅｆが与えられ、駆動トランジスタＴ２のドレイン端子はハイレベル電源線ＥＬＶＤＤに電気的に接続され、駆動トランジスタＴ２のソース端子は有機ＥＬ素子ＯＬおよび初期化トランジスタＴ４から電気的に切り離される。この閾値検出期間Ｔｔｈの直前では、駆動トランジスタＴ２は、そのゲート・ソース間電圧ＶｇｓがＶｄａｔａ－Ｖｉｎｉであって（図１２Ｂ参照）その閾値電圧Ｖｔｈよりも十分に大きいので、オン状態となっている。このため、閾値検出期間Ｔｔｈでは、ハイレベル電源線ＥＬＶＤＤから電源供給トランジスタＴ７および駆動トランジスタＴ２を介して保持キャパシタＣｓｔに電流が流入することで、保持キャパシタＣｓｔの保持電圧がＶｒｅｆ－Ｖｉｎｉから低下し、これに伴い駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓも低下する。保持キャパシタＣｓｔへの電流の流入は、このゲート・ソース間電圧Ｖｇｓが駆動トランジスタＴ２の閾値電圧Ｖｔｈまで低下すると停止する。したがって、閾値検出期間Ｔｔｈの終了時点ｔ６において、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈに等しくなっている。このような閾値検出期間Ｔｔｈでの画素回路Ｐｉｘ（ｉ，ｊ）の動作は「閾値検出」または「閾値サンプリング」と呼ばれる。

　次の期間ｔ６～ｔ７すなわち閾値補償期間Ｔｃｍの間は、第１走査信号ＳＣ１（ｉ）がＬレベルであり、第２走査信号ＳＣ２（ｉ）および第３走査信号ＳＣ３（ｉ）がＨレベルであり、対応発光制御信号ＥＭ（ｉ）および後続発光制御信号ＥＭ（ｉ＋１）がＬレベルである。図１２Ｄは、この閾値補償期間Ｔｃｍにおける画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。画素回路Ｐｉｘ（ｉ，ｊ）が図１２Ｄに示す状態になると、書込キャパシタＣｗの両端間が短絡される。なお、閾値補償期間Ｔｃｍにおいても、閾値検出期間Ｔｔｈと同様、ノードＮａは依然として基準電圧Ｖｒｅｆを与えられた状態である。既述の閾値検出の動作からわかるように、この閾値補償期間Ｔｃｍの直前において、書込キャパシタＣｗには電圧Ｖｄａｔａ－Ｖｒｅｆが保持されており、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖｔｈに等しい。したがって、保持キャパシタＣｓｔには下記の電圧が保持されている。
　　Vth－(Vdata－Vref)＝Vref－(Vdata－Vth)　…(1)
閾値補償期間Ｔｃｍにおいて、書込キャパシタＣｗの両端間が短絡されることにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、保持キャパシタＣｓｔの保持電圧に等しくなり、
　　Vgs＝Vref－(Vdata－Vth)　…(2)
である。

　上記の閾値検出期間Ｔｔｈの終了時点ｔ７において対応発光制御信号ＥＭ（ｉ）がＨレベルへと変化し、その後の時刻ｔ８において後続発光制御信号ＥＭ（ｉ＋１）もＨレベルへと変化し、非発光期間が終了して発光期間が開始する。この発光期間の間は、第１走査信号ＳＣ１（ｉ）および第２走査信号ＳＣ２（ｉ）がＬレベルであり、第３走査信号ＳＣ３（ｉ）がＨレベルであり、対応発光制御信号ＥＭ（ｉ）および後続発光制御信号ＥＭ（ｉ＋１）がＨレベルである。図１２Ｅは、この発光期間における画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。画素回路Ｐｉｘ（ｉ，ｊ）が図１２Ｅに示す状態になると、発光制御トランジスタＴ３および電源供給トランジスタＴ７が共にオン状態となるので、ハイレベル電源線ＥＬＶＤＤから電源供給トランジスタＴ７、駆動トランジスタＴ２、発光制御トランジスタＴ３、および、有機ＥＬ素子ＯＬを経由して、ローレベル電源線ＥＬＶＳＳへと電流Ｉ１が流れる。この電流Ｉ１は有機ＥＬ素子ＯＬの駆動電流であり、有機ＥＬ素子ＯＬは、この駆動電流Ｉ１に応じた輝度で発光する。この駆動電流Ｉ１は、駆動トランジスタＴ２が飽和領域で動作していることから、次式で与えられる。
　　I1＝(β/2)(Vgs－Vth)²　…(3)
　　β＝μ×(W/L)×Cox  …(4)
ただし、上記の式（３）および式（４）において、Ｖｔｈ、μ、Ｗ、Ｌ、Ｃｏｘは、それぞれ、駆動トランジスタＴ２の閾値電圧、移動度、ゲート幅、ゲート長、および、単位面積あたりのゲート絶縁膜容量を表す。上記式（３）に既述の式（２）を代入すると、次式が得られる。
　　I1＝(β/2)(Vref－Vdata)²　…(5)

　上記式（５）より、駆動電流Ｉ１は閾値電圧Ｖｔｈには依存しない。したがって、上記発光期間では、有機ＥＬ素子ＯＬは、駆動トランジスタＴ２の閾値電圧Ｖｔｈに拘わらず、対応データ信号線Ｄｊから与えられたデータ電圧Ｖｄａｔａに応じた輝度で発光する。

＜３．３．２　非リフレッシュフレーム期間における動作＞
　次に、図１１Ｂを参照して、本実施形態における画素回路１７のＮＲＦフレーム期間（非リフレッシュフレーム期間）Ｔｎｒｆにおける動作を説明する。ＮＲＦフレーム期間Ｔｎｒｆでは、画素回路Ｐｉｘ（ｉ，ｊ）に接続される、対応第１走査信号線ＳＣ１ｉ、対応第２走査信号線ＳＣ２ｉ、対応第３走査信号線ＳＣ３ｉ、対応発光制御信号線ＥＭｉ、および、後続発光制御線ＥＭi+1は、図１１Ｂに示すような第１走査信号ＳＣ１（ｉ）、第２走査信号ＳＣ２（ｉ）、第３走査信号ＳＣ３（ｉ）、対応発光制御信号ＥＭ（ｉ）、および後続発光制御信号ＥＭ（ｉ＋１）によりそれぞれ駆動される。図１１Ｂに示すように、ＮＲＦフレーム期間Ｔｎｒｆにおいても、対応発光制御信号ＥＭ（ｉ）および後続発光制御信号ＥＭ（ｉ＋１）は、ＲＦフレーム期間Ｔｒｆと同様のタイミングで変化する。したがって、ＮＲＦフレーム期間Ｔｎｒｆにおいても、図１１Ｂに示す期間ｔ１～ｔ８が非発光期間であり、当該期間ｔ１～ｔ８以外の期間は、発光期間であって有機ＥＬ素子ＯＬが発光状態である。

　図１１Ｂに示すように、第１走査信号ＳＣ１（ｉ）は、期間ｔ４～ｔ５だけＨレベルであって他の期間はＬレベルある。第２走査信号ＳＣ２（ｉ）は、発光期間か非発光期間かに拘わらずＬレベルに維持され、第３走査信号ＳＣ３（ｉ）は、発光期間か非発光期間かに拘わらずＨレベルに維持される。期間ｔ４～ｔ５は、ＲＦフレーム期間Ｔｒｆと同様、アノード初期化期間Ｔａｉに相当する。ＮＲＦフレーム期間Ｔｎｒｆでは、オフ状態の休止制御トランジスタＴ１ｂによって画素回路Ｐｉｘ（ｉ，ｊ）へのデータ電圧Ｖｄａｔａの書き込みが抑制され、ＮＲＦフレーム期間Ｔｎｒｆは、書込初期化期間Ｔｗｉ、データ書込期間Ｔｗ、閾値検出期間Ｔｔｈ、および、閾値補償期間Ｔｃｍのいずれも含まない。

　このような図１１Ｂに示す信号ＳＣ１（ｉ）～ＳＣ３（ｉ），ＥＭ（ｉ），ＥＭ（ｉ＋１）により、発光期間か非発光期間かに拘わらず、休止制御トランジスタＴ1ｂおよび基準電圧供給トランジスタＴ６がオフ状態であり、書込容量短絡トランジスタＴ５がオン状態である。このため、直前のＲＦフレーム期間Ｔｒｆにおいて保持キャパシタＣｓｔに保持された電圧Vref－(Vdata－Vth)がそのまま保持されて駆動トランジスタＴ２のゲート・ソース間に印加され続ける。

　非発光期間の間、発光制御トランジスタＴ３と電源供給トランジスタＴ７の少なくとも一方はオフ状態であるので、有機ＥＬ素子は点灯しない。非発光期間のうちアノード初期化期間Ｔａｉだけ、第１走査信号ＳＣ１(i)がＨレベルである。図１２Ｆは、このアノード初期化期間Ｔａｉにおける画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。画素回路Ｐｉｘ（ｉ，ｊ）が図１２Ｆに示す状態になると、直前のＲＦフレーム期間Ｔｒｆにおいて保持キャパシタＣｓｔに保持された電圧Vref－(Vdata－Vth)がそのまま保持されて駆動トランジスタＴ２のゲート・ソース間に印加され続けるとともに、有機ＥＬ素子ＯＬのアノード電極に初期化電圧Ｖｉｎｉが与えられてアノード初期化が行われる。

　その後、時刻ｔ８において非発光期間が終了して発光期間が開始する。この発光期間の間、駆動トランジスタＴ２のゲート・ソース間には、直前のＲＦフレーム期間Ｔｒｆにおいて保持キャパシタＣｓｔに保持された電圧Vref－(Vdata－Vth)が依然として印加され（上記式（２）参照）、直前のＲＦフレーム期間Ｔｒｆにおける発光期間と同様、この電圧Vref－(Vdata－Vth)に基づく駆動電流Ｉ１が有機ＥＬ素子ＯＬに流れ（上記式（２）、（５）参照）、有機ＥＬ素子ＯＬは、この駆動電流Ｉ１に応じた輝度で発光する。

＜３．４　比較例＞
　本実施形態における画素回路１７は、書込制御トランジスタＴ１ａに直列に接続された休止制御トランジスタＴ１ｂを設け、駆動トランジスタＴ２のゲート端子がこれら休止制御トランジスタＴ１ｂおよび書込制御トランジスタを介して対応データ信号線に接続されるという構成を有している。以下では、このような構成を備えることなく、本実施形態と同様の機能を有する画素回路を備え休止駆動を行う表示装置を第２比較例として説明する。

　図１３は、この第２比較例における画素回路１７ａの構成を示す回路図である。この画素回路１７ａでは、図１０に示す本実施形態における画素回路１７において、書込制御トランジスタＴ１ａと休止制御トランジスタＴ１ｂを１個のトランジスタＴ１ａで置き換え、初期化トランジスタＴ４のゲート端子には、第３走査信号線Ｓ３ｉに代えて、この第２比較例において新たに設けられた第４走査信号線ＳＣ４１～ＳＣ４ｎのうちの１つの第４走査信号線ＳＣ４ｉが接続されている。

　図１４Ａは、第２比較例における画素回路１７ａのＲＦフレーム期間Ｔｒｆにおける動作を説明するためのタイミングチャートであり、図１４Ｂは、第２比較例における画素回路１７ａのＮＲＦフレーム期間Ｔｎｒｆにおける動作を説明するためのタイミングチャートである。

　図１４Ａおよび図１４Ｂを図１１Ａおよび図１１Ｂと比較すればわかるように、第２比較例における第１走査信号ＳＣ１（ｉ）は、ＲＦフレーム期間Ｔｒｆでは、非発光期間内において所定期間ｔ４～ｔ５だけＨレベルであって他の期間ではＬレベルであるが、本実施形態と異なり、ＮＲＦフレーム期間Ｔｎｒｆでは、全ての期間においてＬレベルに維持される。また、初期化トランジスタＴ４のゲート端子に接続される第４走査信号線ＳＣ４ｉに印加される第４走査信号ＳＣ４（ｉ）は、ＲＦフレーム期間ＴｒｆとＮＲＦフレーム期間Ｔｎｒｆのいずれにおいても、非発光期間に含まれる期間ｔ４～ｔ５だけＨレベルであり、他の期間ではＬレベルである。

　第２比較例における画素回路１７ａに接続される第１走査信号線ＳＣ１ｉ，第２走査信号線ＳＣ２ｉ，第３走査信号線ＳＣ３ｉ，第４走査信号線ＳＣ４ｉ，対応発光制御線ＥＭｉ、および後続発光制御線ＥＭi+1が、図１４Ａおよび図１４Ｂに示すように駆動される。これにより、この画素回路１７ａは、本実施形態における画素回路１７と同様に機能する。しかし、第２比較例では、本実施形態における第１から第３走査信号線ＳＣ１１～ＳＣ１ｎ，ＳＣ２１～ＳＣ２ｎ，ＳＣ３１～ＳＣ３ｎに加えて、新たに第４走査信号線ＳＣ４１～ＳＣ４ｎが必要であり、これに伴い走査側駆動回路の増大や画素回路のレイアウト面積の増大を招く。

＜３．５　効果＞
　上記のような本実施形態によれば、図１０に示すように、画素回路Ｐｉｘ（ｉ、ｊ）において、駆動トランジスタＴ２のゲート端子は、互いに直列に接続された休止制御トランジスタＴ１ｂおよび書込制御トランジスタＴ１ａを介して対応データ信号線Ｄｊに接続されており、書込制御トランジスタＴ１ａのゲート端子には、初期化トランジスタＴ４のゲート端子に接続される対応第１走査信号線ＳＣ１ｉが接続され、休止制御トランジスタＴ１ｂのゲート端子には、対応第２走査信号線ＳＣ２ｉが接続されている。

　これに加えて、本実施形態では、図１０に示すように書込キャパシタＣｗと書込容量短絡トランジスタＴ５と基準電圧供給トランジスタＴ６と電源供給トランジスタＴ７と設け、基準電圧供給トランジスタＴ６のゲート端子には、休止制御トランジスタＴ１ｂのゲート端子に接続された第２走査信号線ＳＣ２ｉが接続され、書込容量短絡トランジスタＴ５のゲート端子に第３走査信号線ＳＣ３ｉが接続され、電源供給トランジスタＴ７のゲート端子に後続発光制御信号ＥＭ（ｉ＋１）が接続されることにより、上記のような閾値検出および閾値補償が行われる（図１２Ｃ、図１２Ｄ参照）。また、ＲＦフレーム期間Ｔｒｆにおける非発光記間において画素回路Ｐｉｘ（ｉ，ｊ）に対応データ信号線Ｄｊの電圧をデータ電圧Ｖｄａｔａとして書き込むべきときに、当該画素回路Ｐｉｘ（ｉ，ｊ）において、対応データ信号線Ｄｊから書込制御トランジスタＴ１ａと休止制御トランジスタＴ１ｂと書込キャパシタＣｗと基準電圧供給トランジスタＴ６とを経由して基準電圧線Ｖｒｅｆへと至る電流経路が形成され、この電流経路によって書込キャパシタＣｗに当該データ電圧Ｖｄａｔａが書き込まれる（図１１Ａ、図１２Ｂ参照）。一方、ＮＲＦフレーム期間Ｔｎｒｆにおける非発光期間では、第２走査信号ＳＣ２（ｉ）で休止制御トランジスタＴ１ｂがオフ状態に制御されることにより、対応データ信号線Ｄｊの電圧の書込キャパシタＣｗへの書込が抑制される（図１１Ｂ、図１２Ｆ参照）。したがって、本実施形態によれば、画素回路１７内で閾値補償を行いつつ、上記第１の実施形態と同様の効果が得られる。

＜４．第４の実施形態＞
　次に、図１５から図１８Ｂを参照して、第４の実施形態に係る有機ＥＬ表示装置について説明する。本実施形態に係る表示装置は、特許文献３（日本国特開２０２０－０７９９４２号公報）に記載された図１５に示す画素回路１８ａを用いた表示装置を基本として、休止駆動を可能としつつ走査側駆動回路の増大や画素回路のレイアウト面積の増大を抑えて高精細な画像表示を実現できるように構成されたものである。

＜４．１　第３比較例＞
　本実施形態の説明の前に、まず、図１５に示す画素回路１８ａを用いた表示装置を第３比較例として説明する。

　図１５に示すように、この第３比較例における画素回路１８ａは、表示素子としての有機ＥＬ素子ＯＬと、５個のＰチャネル型トランジスタＴＤ，ＴＥ１，ＴＥ２，ＴＳ２，ＴＳ３（以下、これらを「駆動トランジスタＴＤ」、「第１発光制御トランジスタＴＥ１」、「第２発光制御トランジスタＴＥ２」、「書込制御トランジスタＴＳ２」、「初期化トランジスタＴＳ３」という）と、１個のＮチャネル型トランジスタ（以下「基準電圧供給トランジスタ」という）ＴＳ１と、保持キャパシタＣｓｔとを含んでいる。また、この画素回路１８ａには、正電源ＶＤＤＥＬの電源線（以下「正電源線」といい、これも符号“ＶＤＤＥＬ”で示す）、接地電源ＶＳＳＥＬの電源線（以下「接地電源線」といい、これも符号“ＶＳＳＥＬ”で示す）、基準電圧Ｖｒｅｆを供給するための電圧線（以下「基準電圧線」といい、これも符号“Ｖｒｅｆ”で示す）、表示装置における所定の基板に形成された複数のデータ信号線のうちの１つのデータ信号線Ｄａｔａ、当該基板に形成された複数の第１走査信号線のうちの１つの第１走査信号線Ｓｃａｎ１、当該基板に形成された複数の第２走査信号線のうちの１つの第２走査信号線Ｓｃａｎ２、当該基板に形成された複数の第１発光制御線のうちの１つの第１発光制御線ＥＭ１、当該基板に形成された複数の第２発光制御線のうちの１つの第２発光制御線ＥＭ２が接続されている。これらのうち基準電圧線Ｖｒｅｆは、上記第１の実施形態における初期化電圧線Ｖｉｎｉとしても機能する。なお以下では、データ信号線Ｄａｔａにより伝達されるデータ信号、第１走査信号線Ｓｃａｎ１により伝達される第１走査信号、第２走査信号線Ｓｃａｎ２により伝達される第２走査信号、第１発光制御線ＥＭ１により伝達される第１発光制御信号、第２発光制御線ＥＭ２により伝達される第２発光制御信号も、それぞれ、符号“Ｄａｔａ”，“Ｓｃａｎ１”，“Ｓｃａｎ２”，“ＥＭ１”，“ＥＭ２”で示すものとする。なお、この画素回路１８ａにおいて、駆動トランジスタＴＤ以外のトランジスタＴＳ１～ＴＳ３，ＴＥ１，ＴＥ２はいずれもスイッチング素子として機能する。

　図１５に示すように、この画素回路１８ａにおいて、駆動トランジスタＴＤは、第１発光制御トランジスタを介して正電源線ＶＤＤＥＬに接続されるとともに書込制御トランジスタＴＳ２を介してデータ信号線Ｄａｔａに接続されたソース端子と、第２発光制御トランジスタＴＥ２を介して有機ＥＬ素子ＯＬのアノード電極に接続されたドレイン端子と、基準電圧供給トランジスタＴＳ１を介して基準電圧線Ｖｒｅｆに接続されるとともに保持キャパシタＣｓｔを介して当該駆動トランジスタＴＤのソース端子に接続されたゲート端子とを有している。有機ＥＬ素子ＯＬのアノード電極は、初期化トランジスタＴ４を介して初期化電圧線Ｖｉｎｉにも接続されており、有機ＥＬ素子ＯＬのカソード電極は、接地電源線ＶＳＳＥＬに接続されている。基準電圧供給トランジスタＴＳ１のゲート端子は第１走査信号線Ｓｃａｎ１に接続され、書込制御トランジスタＴＳ２および初期化トランジスタＴＳ３のゲート端子は第２走査信号線Ｓｃａｎ２に接続され、第１発光制御トランジスタＴＥ１のゲート端子は第１発光制御線ＥＭ１に接続され、第２発光制御トランジスタＴＥ２のゲート端子は第２発光制御線ＥＭ２に接続されている。

　次に、第３比較例における画素回路１８ａの動作を説明する。この説明では、上記第３比較例としての表示装置は休止駆動モードで動作しているものとする。

　図１６Ａは、第３比較例における画素回路１８ａのＲＦフレーム期間Ｔｒｆにおける動作を説明するためのタイミングチャートであり、図１６Ｂは、第３比較例における画素回路１８ａのＮＲＦフレーム期間Ｔｎｒｆにおける動作を説明するためのタイミングチャートである。

　ＲＦフレーム期間Ｔｒｆでは、画素回路１８ａに接続される第２発光制御線ＥＭ２、第１発光制御線ＥＭ１、第１走査信号線Ｓｃａｎ１、および、第２走査信号線Ｓｃａｎ２が、図１６Ａに示すように駆動される。これにより、有機ＥＬ素子ＯＬが消灯状態である非発光期間内に設けられたデータ書込期間Ｔｗの間、書込制御トランジスタＴＳ２および基準電圧供給トランジスタＴＳ１がオン状態であることから、保持キャパシタＣｓｔにデータ信号線Ｄａｔａの電圧がデータ電圧Ｖｄａｔａとして書き込まれて電圧Ｖｄａｔａ－Ｖｒｅｆが保持キャパシタＣｓｔに保持される。また、このデータ書込期間Ｔｗの間、第２発光制御トランジスタＴＥ２がオフ状態であって初期化トランジスタＴＳ３がオン状態であることから、有機ＥＬ素子ＯＬのアノード電極に基準電圧Ｖｒｅｆが与えられてアノード初期化が行われる。このため、データ書込期間Ｔｗはアノード初期化期間Ｔａｉでもある。その後の発光期間では、第１発光制御信号ＥＭ１および第２発光制御信号ＥＭ２はオン状態であって書込制御トランジスタＴＳ２、基準電圧供給トランジスタＴＳ１、および初期化トランジスタＴＳ３はオフ状態である。これにより、直前の非発光期間におけるデータ書込期間Ｔｗで保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａに応じた電流が有機ＥＬ素子ＯＬに流れ、有機ＥＬ素子ＯＬは、その電流に応じた輝度で発光する。

　ＮＲＦフレーム期間Ｔｎｒｆでは、画素回路１８ａに接続される第２発光制御線ＥＭ２、第１発光制御線ＥＭ１、第１走査信号線Ｓｃａｎ１、および、第２走査信号線Ｓｃａｎ２が、図１６Ｂに示すように駆動される。これにより、有機ＥＬ素子ＯＬが消灯状態である非発光期間内に設けられたアノード初期化期間Ｔａｉの間、第２発光制御トランジスタＴＥ２がオフ状態であって初期化トランジスタＴＳ３がオン状態であることにより、ＲＦフレーム期間Ｔｒｆと同様、有機ＥＬ素子ＯＬにつきアノード初期化が行われる。しかし、ＲＦフレーム期間Ｔｒｆとは異なり、第１走査信号Ｓｃａｎ１は非発光期間か発光期間かに拘わらずＬレベルに維持され、これにより基準電圧供給トランジスタＴＳ１がオフ状態に維持されるので、保持キャパシタＣｓｔへのデータ電圧Ｖｄａｔａの書き込みは行われない。

　上記からわかるように、第３比較例において休止駆動を行う場合には、初期化トランジスタＴＳ３を制御する第２走査信号Ｓｃａｎ２をＲＦフレーム期間ＴｒｆかＮＲＦフレーム期間Ｔｎｒｆかに拘わらず同じタイミングで変化させつつ、基準電圧供給トランジスタＴＳ１を制御する第１走査信号Ｓｃａｎ１を、ＲＦフレーム期間ＴｒｆかＮＲＦフレーム期間Ｔｎｒｆかに応じて異なるタイミングで変化させる（ＲＦフレーム期間で変化させＮＲＦフレーム期間で変化させないように）する必要がある。このため、第３比較例において休止駆動を行う場合には、第１走査信号および第２走査信号という２種類の走査信号が必要となる。

　なお、第３比較例における画素回路１８ａの上記動作からわかるように（図１５、図１６Ａ、図１６Ｂ参照）、発光期間か非発光期間かは第２発光制御信号ＥＭ２によって決まり、第１発光制御信号ＥＭ１は、データ電圧の書込やアノード初期化のために駆動トランジスタＴＤのソース端子への正電源ＶＤＤＥＬの供給が所定期間だけ停止され、その他の期間では正電源ＶＤＤＥＬが駆動トランジスタＴＤのソース端子に供給されるように、第１発光制御トランジスタＴＥ１を制御する信号とみなすことができる。このため、第１発光制御トランジスタＴＥ１を「電源供給トランジスタＴＥ１」と呼び、第１発光制御信号ＥＭ１を「電源供給制御信号ＥＭ１」と呼ぶことができ、表示装置における上記基板には、複数の第１発光制御線に代えて「複数の電源供給制御線」が形成されているとみなすことができる。

＜４．２　第４の実施形態における画素回路＞
　次に、第４の実施形態に係る表示装置における画素回路について説明する。本実施形態に係る表示装置は、第１走査信号線Ｓｃａｎ１と、これを駆動する回路が設けられていない点で、上記第３比較例と相違する。ただし、本実施形態に係る表示装置につき以下で新たに説明しない構成および動作については、上記第３比較例としての表示装置と同様であるものとする。

　図１７は、本実施形態における画素回路１８の構成を示す回路図である。この画素回路１８は、図１５に示した第３比較例における画素回路１８ａと同様、表示素子としての１個の有機ＥＬ素子ＯＬと、駆動トランジスタＴＤと、電源供給トランジスタとしての第１発光制御トランジスタＴＥ１と、第２発光制御トランジスタＴＥ２と、書込制御トランジスタＴＳ２と、初期化トランジスタＴＳ３と、保持キャパシタＣｓｔとを含んでいる。しかし、この画素回路１８は、Ｎチャネル型の基準電圧供給トランジスタＴＳ１に代えて、スイッチング素子としてのＮチャネル型の基準電圧供給トランジスタＴ１ｃと、当該基準電圧供給トランジスタＴ１ｃに直列に接続されたスイッチング素子としてのＰチャネル型の休止制御トランジスタＴ１ｂとを含み、駆動トランジスタＴ２のゲート端子がこれらの休止制御トランジスタＴ１ｂおよび基準電圧供給トランジスタＴ１ｃを介して基準電圧線Ｖｒｅｆに接続されている点で、第３比較例における画素回路１８ａと相違する。また、この画素回路１８では、基準電圧供給トランジスタＴ１ｃのゲート端子には第１発光制御線ＥＭ１が接続され、休止制御トランジスタＴ１ｂのゲート端子には第２発光制御線ＥＭ２が接続されている。

　次に、本実施形態における画素回路１８の動作を説明する。この説明では、本実施形態に係る表示装置は休止駆動モードで動作しているものとする。

　図１８Ａは、本実施形態における画素回路１８のＲＦフレーム期間Ｔｒｆにおける動作を説明するためのタイミングチャートであり、図１８Ｂは、本実施形態における画素回路１８ａのＮＲＦフレーム期間Ｔｎｒｆにおける動作を説明するためのタイミングチャートである。

　ＲＦフレーム期間Ｔｒｆでは、画素回路１８に接続される第２発光制御線ＥＭ２、電源供給制御線としての第１発光制御線ＥＭ１、および、第２走査信号線Ｓｃａｎ２が、図１８Ａに示すように駆動される。これにより、有機ＥＬ素子ＯＬが消灯状態である非発光期間内に設けられたデータ書込期間Ｔｗの間、第２走査信号Ｓｃａｎ２、電源供給制御信号としての第１発光制御信号ＥＭ１、および第２発光制御信号ＥＭ２に基づき、書込制御トランジスタＴＳ２、基準電圧供給トランジスタＴ１ｃ、および休止制御トランジスタＴ１ｂがオン状態であることから、第３比較例と同様、保持キャパシタＣｓｔにデータ信号線Ｄａｔａの電圧がデータ電圧Ｖｄａｔａとして書き込まれて電圧Ｖｄａｔａ－Ｖｒｅｆが保持キャパシタＣｓｔに保持される。また、このデータ書込期間Ｔｗの間、第２発光制御信号ＥＭ２および第２走査信号Ｓｃａｎ２に基づき、第２発光制御トランジスタＴＥ２がオフ状態であって初期化トランジスタＴＳ３がオン状態であることから、有機ＥＬ素子ＯＬのアノード電極に基準電圧Ｖｒｅｆが与えられてアノード初期化が行われる。このため、データ書込期間Ｔｗはアノード初期化期間Ｔａｉでもある。その後の発光期間では、第１発光制御トランジスタ（電源供給トランジスタ）ＴＥ１および第２発光制御トランジスタＴＥ２はオン状態であって初期化トランジスタＴＳ３、書込制御トランジスタＴＳ２、および基準電圧供給トランジスタＴＳ１はオフ状態である。これにより、直前の非発光期間におけるデータ書込期間Ｔｗで保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａに応じた電流が有機ＥＬ素子ＯＬに流れ、有機ＥＬ素子ＯＬは、その電流に応じた輝度で発光する。

　ＮＲＦフレーム期間Ｔｎｒｆでは、画素回路１８に接続される第２発光制御線ＥＭ２、第１発光制御線（電源供給制御線）ＥＭ１、および、第２走査信号線Ｓｃａｎ２が、図１８Ｂに示すように駆動される。これにより、有機ＥＬ素子ＯＬが消灯状態である非発光期間内に設けられたアノード初期化期間Ｔａｉの間、第２発光制御信号ＥＭ２および第２走査信号Ｓｃａｎ２に基づき、第２発光制御トランジスタＴＥ２がオフ状態であって初期化トランジスタＴＳ３がオン状態であることにより、ＲＦフレーム期間Ｔｒｆと同様、有機ＥＬ素子ＯＬにつきアノード初期化が行われる。しかし、ＲＦフレーム期間Ｔｒｆとは異なり、非発光期間の間、第２発光制御信号ＥＭ２がＨレベルに維持されることから休止制御トランジスタＴ１ｂがオフ状態に維持されて駆動トランジスタＴＤのゲート端子がフローティング状態である。このため、ＮＲＦフレーム期間Ｔｎｒｆの非発光期間では、保持キャパシタＣｓｔへのデータ電圧Ｖｄａｔａの書き込みは行われない。その後の発光期間では、第１発光制御信号（電源供給制御信号）ＥＭ１、第２発光制御信号ＥＭ２、および第２走査信号Ｓｃａｎ２に基づき、第１発光制御トランジスタ（電源供給トランジス）ＴＥ１および第２発光制御トランジスタＴＥ２はオン状態であって初期化トランジスタＴＳ３、書込制御トランジスタＴＳ２、および基準電圧供給トランジスタＴＳ１はオフ状態である。これにより、直前のＲＦフレーム期間Ｔｒｆの非発光期間におけるデータ書込期間Ｔｗで保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａに応じた電流が有機ＥＬ素子ＯＬに流れ、有機ＥＬ素子ＯＬは、その電流に応じた輝度で発光する。

＜４．３　効果＞
　上記のような本実施形態によれば、ＲＦフレーム期間Ｔｒｆにおける非発光記間において画素回路１８に対応データ信号線Ｄａｔａの電圧をデータ電圧Ｖｄａｔａとして書き込むべきときに、当該画素回路１８において、対応データ信号線Ｄａｔａから書込制御トランジスタＴＳ２と保持キャパシタＣｓｔと休止制御トランジスタＴ１ｂと基準電圧供給トランジスタＴ１ｃとを経由して基準電圧線Ｖｒｅｆへと至る電流経路が形成され、この電流経路によって保持キャパシタＣｓｔに当該データ電圧Ｖｄａｔａが書き込まれる（図１８Ａ参照）。一方、ＮＲＦフレーム期間Ｔｎｒｆにおける非発光期間では、第２発光制御信号ＥＭ２で休止制御トランジスタＴ１ｂがオフ状態に制御されることにより、対応データ信号線Ｄａｔａの電圧の保持キャパシタＣｓｔへの書込が抑制される（図１８Ｂ参照）。したがって、本実施形態によれば、Ｐチャネル型の駆動トランジスタＴＤを用いた図１７に示すような画素回路１８を備える表示装置において、第３比較例における画素回路１８ａのような従来の画素回路１８ａ（図１５）を用いた表示装置とは異なり、休止駆動を行う場合であっても、画素回路１８内のトランジスタを制御する制御信号を増やすことなく、データ電圧Ｖｄａｔａの保持キャパシタＣｓｔへの書き込みと有機ＥＬ素子ＯＬの初期化（アノード初期化）とを適切に行うことができる。これにより、Ｐチャネル型の駆動トランジスタを用いた画素回路を備え休止駆動を行う表示装置においても、上記第１の実施形態と同様、走査側駆動回路の増大や画素回路のレイアウト面積の増大を抑えて高精細な画像表示を実現することができる。

＜５．第５の実施形態＞
　次に、図１９から図２２Ｂを参照して、第５の実施形態に係る有機ＥＬ表示装置について説明する。本実施形態に係る表示装置は、特許文献３（日本国特開２０２０－０７９９４２号公報）に記載された図１９に示す画素回路１９ａを用いた表示装置を基本として、休止駆動を可能としつつ走査側駆動回路の増大や画素回路のレイアウト面積の増大を抑えて高精細な画像表示を実現できるように構成されたものである。ただし、図１９に示す画素回路１９ａでは、トランジスタＴＳ３はＰチャネル型であるが、特許文献３に記載の、画素回路１９ａに相当する画素回路では、トランジスタＴＳ３はＮチャネル型である。また、図１９では、説明の便宜上、画素回路１９ａにおける一部のトランジスタについては、その符号を特許文献３に記載の画素回路における符号から変更している。

＜５．１　第４比較例＞
　本実施形態の説明の前に、まず、図１９に示す画素回路１９ａを用いた表示装置を第４比較例として説明する。なお、第４比較例として表示装置につき以下で新たに説明しない構成および動作については、上記第３比較例としての表示装置と同様であるものとする。

　図１９に示すように、この第４比較例における画素回路１９ａは、表示素子としての有機ＥＬ素子ＯＬと、４個のＰチャネル型トランジスタＴＤ，ＴＥ，ＴＳ２，ＴＳ３（以下、これらを「駆動トランジスタＴＤ」、「発光制御トランジスタＴＥ」、「書込制御トランジスタＴＳ２」、「初期化トランジスタＴＳ３」という）と、保持キャパシタＣｓｔとを含んでいる。この画素回路１９ａにおいて、書込制御トランジスタＴＳ２はＮチャネル型であるが、他のトランジスタＴＤ，ＴＥ，ＴＳ３はいずれもＰチャネル型である。また、駆動トランジスタＴＤ以外のトランジスタＴＳ２，ＴＳ３，ＴＥはいずれもスイッチング素子として機能する。

　図１９に示すように、この画素回路１９ａでは、駆動トランジスタＴＤは、正電源線ＶＤＤＥＬに接続されたソース端子と、発光制御トランジスタＴＥを介して有機ＥＬ素子ＯＬのアノード電極に接続されたドレイン端子と、書込制御トランジスタＴＳ２を介してデータ信号線Ｄａｔａに接続されるとともに保持キャパシタＣｓｔを介して当該駆動トランジスタＴＤのソース端子に接続されたゲート端子とを有している。有機ＥＬ素子ＯＬのアノード電極は、初期化トランジスタＴ４を介して初期化電圧線Ｖｉｎｉにも接続されており、有機ＥＬ素子ＯＬのカソード電極は、接地電源線ＶＳＳＥＬに接続されている。書込制御トランジスタＴＳ２のゲート端子は第１走査信号線Ｓｃａｎ１に接続され、初期化トランジスタＴＳ３のゲート端子は第２走査信号線Ｓｃａｎ２に接続され、発光制御トランジスタＴＥのゲート端子は発光制御線ＥＭに接続されている。

　図２０Ａは、第４比較例における画素回路１９ａのＲＦフレーム期間Ｔｒｆにおける動作を説明するためのタイミングチャートであり、図２０Ｂは、第４比較例における画素回路１９ａのＮＲＦフレーム期間Ｔｎｒｆにおける動作を説明するためのタイミングチャートである。

　ＲＦフレーム期間Ｔｒｆでは、画素回路１９ａに接続される発光制御線ＥＭ、第１走査信号線Ｓｃａｎ１、および、第２走査信号線Ｓｃａｎ２が、図２０Ａに示すように駆動される。これにより、有機ＥＬ素子ＯＬが消灯状態である非発光期間内に設けられたデータ書込期間Ｔｗの間、書込制御トランジスタＴＳ２がオン状態であることから、保持キャパシタＣｓｔにデータ信号線Ｄａｔａの電圧がデータ電圧Ｖｄａｔａとして書き込まれて電圧Ｖｄａｔａ－ＶＤＤＥＬが保持キャパシタＣｓｔに保持される。また、このデータ書込期間Ｔｗの間、発光制御トランジスタＴＥがオフ状態であって初期化トランジスタＴＳ３がオン状態であることから、有機ＥＬ素子ＯＬのアノード電極に基準電圧Ｖｒｅｆが与えられてアノード初期化が行われる。このため、データ書込期間Ｔｗはアノード初期化期間Ｔａｉでもある。その後の発光期間では、発光制御信号ＥＭはオン状態であって書込制御トランジスタＴＳ２および初期化トランジスタＴＳ３はオフ状態である。これにより、直前の非発光期間におけるデータ書込期間Ｔｗで保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａに応じた電流が有機ＥＬ素子ＯＬに流れ、有機ＥＬ素子ＯＬは、その電流に応じた輝度で発光する。

　ＮＲＦフレーム期間Ｔｎｒｆでは、画素回路１９ａに接続される発光制御線ＥＭ、第１走査信号線Ｓｃａｎ１、および第２走査信号線Ｓｃａｎ２が、図２２Ｂに示すように駆動される。これにより、有機ＥＬ素子ＯＬが消灯状態である非発光期間内に設けられたアノード初期化期間Ｔａｉの間、発光制御トランジスタＴＥがオフ状態であって初期化トランジスタＴＳ３がオン状態であることから、ＲＦフレーム期間Ｔｒｆと同様、有機ＥＬ素子ＯＬにつきアノード初期化が行われる。しかし、ＲＦフレーム期間Ｔｒｆとは異なり、第１走査信号Ｓｃａｎ１がＬレベルに維持されることから書込制御トランジスタＴＳ２がオフ状態に維持される。したがって、ＮＲＦフレーム期間Ｔｎｒｆでは、保持キャパシタＣｓｔへのデータ電圧Ｖｄａｔａの書き込みは行われない。その後の発光期間では、発光制御トランジスタＴＥはオン状態であって書込制御トランジスタＴＳ２および初期化トランジスタＴＳ３はオフ状態である。これにより、直前のＲＦフレーム期間Ｔｒｆの非発光期間におけるデータ書込期間Ｔｗで保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａに応じた電流が有機ＥＬ素子ＯＬに流れ、有機ＥＬ素子ＯＬは、その電流に応じた輝度で発光する。

　上記からわかるように、第４比較例において休止駆動を行う場合には、初期化トランジスタＴＳ３を制御する第２走査信号Ｓｃａｎ２をＲＦフレーム期間ＴｒｆかＮＲＦフレーム期間Ｔｎｒｆかに拘わらず同様のタイミングで変化させつつ、書込制御トランジスタＴＳ２を制御する第１走査信号Ｓｃａｎ１を、ＲＦフレーム期間ＴｒｆかＮＲＦフレーム期間Ｔｎｒｆかに応じて異なるタイミングで変化させる（ＲＦフレーム期間で変化させＮＲＦフレーム期間で変化させないように）する必要がある。このため、第４比較例において休止駆動を行う場合には、第１走査信号および第２走査信号という２種類の走査信号が必要となる。

＜５．２　第５の実施形態における画素回路＞
　次に、第５の実施形態に係る表示装置における画素回路について説明する。本実施形態に係る表示装置は、第１走査信号線Ｓｃａｎ１と、これを駆動する回路が設けられていない点で、第４比較例と相違する。ただし、本実施形態に係る表示装置につき以下で新たに説明しない構成および動作については、第４比較例としての表示装置と同様であるものとする。

　図２１は、本実施形態における画素回路１９の構成を示す回路図である。この画素回路１９は、図１９に示した第４比較例における画素回路１９ａと同様、表示素子としての１個の有機ＥＬ素子ＯＬと、駆動トランジスタＴＤと、発光制御トランジスタＴＥと、初期化トランジスタＴＳ３と、保持キャパシタＣｓｔとを含んでいる。しかし、この画素回路１９は、Ｎチャネル型の書込制御トランジスタＴＳ２に代えて、スイッチング素子としてのＰチャネル型の書込制御トランジスタＴ１ａと、その書込制御トランジスタＴ１ａに直列に接続されたスイッチング素子としてのＮチャネル型の休止制御トランジスタＴ１ｂとを含み、駆動トランジスタＴＤのゲート端子がこれらの書込制御トランジスタＴ１ａおよび休止制御トランジスタＴ１ｂを介してデータ信号線Ｄａｔａに接続される点で、第４比較例における画素回路１９ａと相違する。書込制御トランジスタＴ１ａのゲート端子は第２走査信号線Ｓｃａｎ２に接続され、休止制御トランジスタＴ１ｂのゲート端子は発光制御線ＥＭに接続されている。

　次に、本実施形態における画素回路１９の動作を説明する。この説明では、本実施形態に係る表示装置は休止駆動モードで動作しているものとする。

　図２２Ａは、本実施形態における画素回路１９のＲＦフレーム期間Ｔｒｆにおける動作を説明するためのタイミングチャートであり、図２２Ｂは、本実施形態における画素回路１９のＮＲＦフレーム期間Ｔｎｒｆにおける動作を説明するためのタイミングチャートである。

　ＲＦフレーム期間Ｔｒｆでは、画素回路１９に接続される発光制御線ＥＭおよび第２走査信号線Ｓｃａｎ２が、図２２Ａに示すように駆動される。これにより、有機ＥＬ素子ＯＬが消灯状態である非発光期間内に設けられたデータ書込期間（ここでは第２走査信号Ｓｃａｎ２がＬレベルである期間）Ｔｗの間、書込制御トランジスタＴ１ａおよび休止制御トランジスタＴ１ｂがオン状態であることから、第４比較例と同様、保持キャパシタＣｓｔにデータ信号線Ｄａｔａの電圧がデータ電圧Ｖｄａｔａとして書き込まれて電圧Ｖｄａｔａ－ＶＤＤＥＬが保持キャパシタＣｓｔに保持される。また、このデータ書込期間Ｔｗの間、発光制御信号ＥＭおよび第２走査信号Ｓｃａｎ２に基づき、発光制御トランジスタＴＥがオフ状態であって初期化トランジスタＴＳ３がオン状態であることから、有機ＥＬ素子ＯＬのアノード電極に基準電圧Ｖｒｅｆが与えられてアノード初期化が行われる。このため、データ書込期間Ｔｗはアノード初期化期間Ｔａｉでもある。その後の発光期間では、発光制御トランジスタＴＥはオン状態であって初期化トランジスタＴＳ３、書込制御トランジスタＴ１ａ、および休止制御トランジスタＴ１ｂはオフ状態である。これにより、直前の非発光期間におけるデータ書込期間Ｔｗで保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａに応じた電流が有機ＥＬ素子ＯＬに流れ、有機ＥＬ素子ＯＬは、その電流に応じた輝度で発光する。

　ＮＲＦフレーム期間Ｔｎｒｆでは、画素回路１９に接続される発光制御線ＥＭおよび第２走査信号線Ｓｃａｎ２が、図２２Ｂに示すように駆動される。これにより、有機ＥＬ素子ＯＬが消灯状態である非発光期間内に設けられたアノード初期化期間Ｔａｉの間、発光制御信号ＥＭおよび第２走査信号Ｓｃａｎ２に基づき、発光制御トランジスタＴＥがオフ状態であって初期化トランジスタＴＳ３がオン状態であることにより、ＲＦフレーム期間Ｔｒｆと同様、有機ＥＬ素子ＯＬにつきアノード初期化が行われる。しかし、ＲＦフレーム期間Ｔｒｆとは異なり、非発光期間の間、書込制御トランジスタＴ１ａと休止制御トランジスタＴ１ｂのうち少なくとも一方はオフ状態である。このため、ＮＲＦフレーム期間Ｔｎｒｆの非発光期間では、保持キャパシタＣｓｔへのデータ電圧Ｖｄａｔａの書き込みは行われない。その後の発光期間では、発光制御信号ＥＭおよび第２走査信号Ｓｃａｎ２に基づき、発光制御トランジスタＴＥはオン状態であって初期化トランジスタＴＳ３、書込制御トランジスタＴ１ａ、および休止制御トランジスタＴ１ｂはオフ状態である。これにより、直前のＲＦフレーム期間Ｔｒｆの非発光期間におけるデータ書込期間Ｔｗで保持キャパシタＣｓｔに書き込まれたデータ電圧Ｖｄａｔａに応じた電流が有機ＥＬ素子ＯＬに流れ、有機ＥＬ素子ＯＬは、その電流に応じた輝度で発光する。

＜５．３　効果＞
　上記のような本実施形態によれば、ＲＦフレーム期間Ｔｒｆにおける非発光記間において画素回路１９に対応データ信号線Ｄａｔａの電圧をデータ電圧Ｖｄａｔａとして書き込むべきときに、当該画素回路１９において、対応データ信号線Ｄａｔａから書込制御トランジスタＴ１ａと休止制御トランジスタＴ１ｂと保持キャパシタＣｓｔとを経由して正電源線ＶＤＤＥＬへと至る電流経路が形成され、この電流経路によって保持キャパシタＣｓｔに当該データ電圧Ｖｄａｔａが書き込まれる（図２２Ａ参照）。一方、ＮＲＦフレーム期間Ｔｎｒｆにおける非発光期間では、発光制御信号ＥＭで休止制御トランジスタＴ１ｂがオフ状態に制御されることにより、対応データ信号線Ｄａｔａの電圧の保持キャパシタＣｓｔへの書込が抑制される（図２２Ｂ参照）。したがって、本実施形態によれば、Ｐチャネル型の駆動トランジスタＴＤを用いた図２１に示すような画素回路１９を備える表示装置において、第４比較例における画素回路１９ａ（図１９）を用いた表示装置とは異なり、休止駆動を行う場合であっても、画素回路１９内のトランジスタを制御する制御信号を増やすことなく、データ電圧Ｖｄａｔａの保持キャパシタＣｓｔへの書き込みと有機ＥＬ素子ＯＬの初期化（アノード初期化）とを適切に行うことができる。これにより、Ｐチャネル型の駆動トランジスタを用いた画素回路を備え休止駆動を行う表示装置においても、上記第１の実施形態と同様、走査側駆動回路の増大や画素回路のレイアウト面積の増大を抑えて高精細な画像表示を実現することができる。

＜６．変形例＞
　本発明は、上記各実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。例えば、下記のような変形例が考えられる。

　上記各実施形態では、画素回路１５～１９は、Ｎチャネル型トランジスタとＰチャネル型トランジスタの一方または双方を含み、Ｐチャネル型トランジスタについては、例えば移動度の高い低温ポリシリコンでチャネル層が形成された薄膜トランジスタ（以下「ＬＴＰＳ－ＴＦＴ」という）が使用され、Ｎチャネル型トランジスタについては、例えばオフリーク特性が良い酸化物半導体（典型的には酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ））でチャネル層が形成された薄膜トランジスタ（以下「酸化物ＴＦＴ」という）が使用される。上記実施形態における画素回路１５～１９において、駆動トランジスタＴ２，ＴＤに接続されるスイッチング素子としてのトランジスタのうち少なくとも１つは酸化物ＴＦＴを用いるのが好ましい。例えば、上記第１実施形態における画素回路１５に含まれる書込制御トランジスタＴ１ａおよび休止制御トランジスタＴ１ｂ（図５参照）等のように、駆動トランジスタのゲート端子に接続されるスイッチング素子としてのトランジスタのうち、少なくとも１つについては酸化物ＴＦＴを用いるのが特に好ましい。酸化物ＴＦＴはリーク電流が少ないので、より安定的な低周波駆動を実現できるからである。しかし、画素回路において使用可能なトランジスタは、ＬＴＰＳ－ＴＦＴや酸化物ＴＦＴに限定されるものではない。

　また、上記各実施形態における画素回路に含まれるトランジスタのチャネル型につきＰチャネル型とＮチャネル型の間で適宜に変更して同様に動作するように構成されていてもよい。例えば図１０に示す第３の実施形態における画素回路１７では、スイッチング素子としてのトランジスタＴ１ａ，Ｔ１ｂ，Ｔ３～Ｔ７はいずれもＮチャネル型であるが、それらの一部または全部はＰチャネル型のトランジスタであってもよい。ただし、書込制御トランジスタＴ１ａと初期化トランジスタＴ４の導電型を一致させ、かつ、休止制御トランジスタＴ１ｂと基準電圧供給トランジスタＴ６の導電型を一致させ、かつ、発光制御トランジスタＴ３と電源供給トランジスタＴ７の導電型を一致させる必要がある。

　また、上記各実施形態における画素回路１５～１９に含まれるスイッチング素子としてのトランジスタのゲート端子に与えるべき制御信号も、上記各実施形態で使用されている制御信号に限定されず、実質的に同じ機能を有するものであれば他の信号を使用してもよい。例えば、上記第３の実施形態における画素回路１７（Ｐｉｘ（ｉ，ｊ））において、初期化トランジスタＴ４のゲート端子に第１走査信号ＳＣ１（ｉ）が与えられることから第１走査信号ＳＣ１（ｉ）のＨレベルの期間がアノード初期化期間Ｔａｉであるが、これに代えて、初期化トランジスタＴ４のゲート端子に後続の第１走査信号ＳＣ１（ｉ＋１）与えてそのＨレベルの期間をアノード初期化期間Ｔａｉとしてもよい。

　上記各実施形態における画素回路１５～１９では、当該画素回路に接続されるデータ信号線である対応データ信号線の電圧をデータ電圧Ｖｄａｔａとして当該画素回路に書き込むべきときに、当該データ信号線から書込制御トランジスタとそれに直列に設けられた保持キャパシタＣｓｔまたは書込キャパシタＣｗとを経由して電源線または基準電圧線等の固定電圧線に至る電流経路が、データ電圧Ｖｄａｔａの書き込み時における保持キャパシタＣｓｔまたは書込キャパシタＣｗの充放電のための電流経路として当該画素回路において形成される。しかし、このような各実施形態における画素回路１５～１９の構成に限定されるものではなく、データ電圧Ｖｄａｔａの書込時に画素回路に形成される保持キャパシタＣｓｔまたは書込キャパシタＣｗの充放電のための電流経路において、当該電流経路に設けられた他のスイッチング素子や保持キャパシタＣｓｔと直列に新たなスイッチング素子としての休止制御トランジスタＴ１ｂが設けられた構成であればよい。このような構成であれば、休止駆動を行う場合であっても、当該画素回路に含まれるスイッチング素子としてのトランジスタを制御するための制御信号（走査信号や発光制御信号など）を増やすことなく、データ電圧の保持キャパシタＣｓｔへの書き込みと有機ＥＬ素子ＯＬの初期化（アノード初期化）とを適切に実行することが可能となる。なお、このような電流経路において対応データ信号線から固定電圧線に至るまでに経由する素子の順番（経由順）は、各実施形態における当該電流経路での経由順に限定されるものではなく、発明の要旨を逸脱しない範囲で当該画素回路の構成に応じて適宜変更可能である。

　以上においては、有機ＥＬ表示装置を例に挙げて各実施形態が説明されたが、本発明は、有機ＥＬ表示装置に限定されるものではなく、電流で駆動される表示素子を用い休止駆動を行う表示装置であれば適用可能である。ここで使用可能な表示素子は、例えば、有機ＥＬ素子すなわち有機発光ダイオード（Organic Light Emitting Diode（ＯＬＥＤ））の他、無機発光ダイオードや量子ドット発光ダイオード（Quantum dot Light Emitting Diode（ＱＬＥＤ））等である。

１０，１０ｂ　…表示装置
１１　…表示部
１５～１９　…画素回路
２０　…表示制御回路
３０　…データ側駆動回路（データ信号線駆動回路）
４０　…走査側駆動回路（走査信号線駆動回路／発光制御回路）
Ｐｉｘ（ｊ，ｉ）…画素回路（ｉ＝１～ｎ、ｊ＝１～ｍ）
ＳＣｉ　　…走査信号線（ｉ＝１，２，…，ｎ）
ＳＣ１ｉ　…第１走査信号線（ｉ＝１，２，…，ｎ）
ＳＣ２ｉ　…第２走査信号線（ｉ＝１，２，…，ｎ）
ＳＣ３ｉ　…第３走査信号線（ｉ＝１，２，…，ｎ）
ＥＭｉ　　…発光制御線（ｉ＝１～ｎ）
ＥＭ１ｉ　…第１発光制御線（電源供給制御線）（ｉ＝１～ｎ）
ＥＭ２ｉ　…第２発光制御線（ｉ＝１～ｎ）
Ｄｊ　　　…データ信号線（ｊ＝１～ｍ）
ＥＬＶＤＤ…ハイレベル電源線、ハイレベル電源電圧
ＥＬＶＳＳ…ローレベル電源線、ローレベル電源電圧
ＯＬ　　…有機ＥＬ素子（表示素子）
Ｃｓｔ　…保持キャパシタ
Ｃｗ　　…書込キャパシタ
Ｔ１　　…書込制御トランジスタ（書込制御スイッチング素子）
Ｔ２　　…駆動トランジスタ
Ｔ３　　…発光制御トランジスタ（発光制御スイッチング素子）
Ｔ４　　…初期化トランジスタ（初期化スイッチング素子）
Ｔ１ａ　…書込制御トランジスタ（書込制御スイッチング素子）
Ｔ１ｂ　…休止制御トランジスタ（休止制御スイッチング素子）
ＴＳ１　…基準電圧供給トランジスタ（基準電圧供給スイッチング素子）
ＴＳ２　…書込制御トランジスタ（書込制御スイッチング素子）
ＴＳ３　…初期化トランジスタ（初期化スイッチング素子）
Ｔ１ｃ　…基準電圧供給トランジスタ（基準電圧供給スイッチング素子）
ＴＤ　…駆動期間
ＴＰ　…休止期間
Ｔｒｆ　　…リフレッシュフレーム期間（ＲＦフレーム期間）
Ｔｎｒｆ　…非リフレッシュフレーム期間（ＮＲＦフレーム期間）

Claims (17)

1. 　複数のデータ信号線と、複数の第１走査信号線と、複数の発光制御線と、第１電源線と、第２電源線と、所定の固定電圧を初期化電圧として供給するための初期化電圧線とを含む表示部を有する表示装置のための画素回路であって、
   　電流によって駆動される表示素子と、
   　保持キャパシタと、
   　前記保持キャパシタに保持された電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、
   　前記複数の第１走査信号線のうちの１つの第１走査信号線に接続された制御端子を有する書込制御スイッチング素子と、
   　前記表示素子と直列に設けられ、前記複数の発光制御線のうちの１つの発光制御線に接続された制御端子を有する発光制御スイッチング素子と、
   　初期化スイッチング素子と
   を備え、
   　前記駆動トランジスタは、直接的に又は少なくとも１つの素子を介して間接的に前記第１電源線に接続された第１導通端子と、直接的に又は少なくとも１つの素子を介して間接的に前記第２電源線に接続された第２導通端子と、少なくとも前記書込制御スイッチング素子を介して前記複数のデータ信号線のうちの１つのデータ信号線に接続された制御端子とを有し、
   　前記表示素子は、前記初期化スイッチング素子を介して前記初期化電圧線に接続された第１電極と、前記第２電源線に接続された第２電極とを有し、
   　前記初期化スイッチング素子は、前記１つの第１走査信号線、または、前記複数の第１走査信号線のうち走査順において前記１つの走査信号線に隣接する他の１つの第１走査信号線、または、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子以外の他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
   　前記１つのデータ信号線から前記書込制御スイッチング素子を経由して固定電圧線へと至る電流経路が、前記１つのデータ信号線の電圧をデータ電圧として当該画素回路に書き込むべきときに形成され、
   　前記電流経路は、
   　　前記書込制御スイッチング素子に直列に設けられた書込先容量素子と、
   　　前記書込制御スイッチング素子および前記書込先容量素子に直列に設けられた休止制御スイッチング素子とを含み、
   　前記休止制御スイッチング素子は、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子および前記初期化スイッチング素子のいずれでもない他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有する、画素回路。
2. 　前記書込制御スイッチング素子と前記初期化スイッチング素子とは、互いに同じ導電型のトランジスタであり、
   　前記初期化スイッチング素子の制御端子は、前記１つの第１走査信号線に接続され、
   　前記休止制御スイッチング素子の前記制御端子は、前記１つの発光制御線に接続されている、請求項１に記載の画素回路。
3. 　前記第１電源線は、高圧側電源線であり、
   　前記第２電源線は、低圧側電源線であり、
   　前記書込先容量素子は、前記保持キャパシタであり、
   　前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、
   　前記休止制御スイッチング素子と前記発光制御スイッチング素子とは、互いに同じ導電型のトランジスタであり、
   　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
   　前記駆動トランジスタの前記制御端子は、前記保持キャパシタを介して前記駆動トランジスタの前記第２導通端子に接続されるとともに、前記休止制御スイッチング素子および前記書込制御スイッチング素子を介して前記１つのデータ信号線に接続されている、請求項２に記載の画素回路。
4. 　前記第１電源線は、低圧側電源線であり、
   　前記第２電源線は、高圧側電源線であり、
   　前記書込先容量素子は、前記保持キャパシタであり、
   　前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、
   　前記休止制御スイッチング素子と前記発光制御スイッチング素子とは、互いに同じ導電型のトランジスタであり、
   　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
   　前記駆動トランジスタの前記制御端子は、前記保持キャパシタを介して前記駆動トランジスタの前記第１導通端子に接続されるとともに、前記休止制御スイッチング素子および前記書込制御スイッチング素子を介して前記１つのデータ信号線に接続されている、請求項２に記載の画素回路。
5. 　前記第１電源線は、高圧側電源線であり、
   　前記第２電源線は、低圧側電源線であり、
   　前記書込先容量素子は、前記保持キャパシタであり、
   　前記駆動トランジスタは、Ｐチャネル型のトランジスタであり、
   　前記休止制御スイッチング素子と前記発光制御スイッチング素子とは、互いに異なる導電型のトランジスタであり、
   　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
   　前記駆動トランジスタの前記制御端子は、前記保持キャパシタを介して前記駆動トランジスタの前記第１導通端子に接続されるとともに、前記書込制御スイッチング素子および前記休止制御スイッチング素子を介して前記１つのデータ信号線に接続されている、請求項２に記載の画素回路。
6. 　電源供給スイッチング素子と、
   　前記休止制御スイッチング素子と直列に接続された基準電圧供給スイッチング素子とを更に備え、
   　前記表示部は、
   　　複数の電源供給制御線と、
   　　所定の固定電圧を供給するための基準電圧線とを更に含み、
   　前記基準電圧線は、前記初期化電圧線を兼ねる固定電圧線であり、
   　前記第１電源線は、高圧側電源線であり、
   　前記第２電源線は、低圧側電源線であり、
   　前記書込先容量素子は、前記保持キャパシタであり、
   　前記駆動トランジスタは、Ｐチャネル型のトランジスタであり、
   　前記休止制御スイッチング素子と前記発光制御スイッチング素子とは、互いに同じ導電型のトランジスタであり、
   　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
   　前記駆動トランジスタの前記制御端子は、前記保持キャパシタを介して前記駆動トランジスタの前記第１導通端子に接続されるとともに、前記休止制御スイッチング素子および前記基準電圧供給スイッチング素子を介して前記基準電圧線に接続されており、
   　前記駆動トランジスタの前記第１導通端子は、前記電源供給スイッチング素子を介して前記第１電源線に接続されるとともに、前記書込制御スイッチング素子を介して前記１つのデータ信号線に接続されており、
   　前記電源供給スイッチング素子は、前記複数の電源供給制御線のうちの１つの電源供給制御線に接続された制御端子を有している、請求項２に記載の画素回路。
7. 　前記書込先容量素子としての書込キャパシタと、
   　基準電圧供給スイッチング素子と、
   　書込容量短絡スイッチング素子と、
   を更に備え、
   　前記表示部は、所定の固定電圧を供給するための基準電圧線と、複数の第２走査信号線と、複数の第３走査信号線とを更に含み、
   　前記第１電源線は、高圧側電源線であり、
   　前記第２電源線は、低圧側電源線であり、
   　前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、
   　前記書込制御スイッチング素子と前記初期化スイッチング素子とは、互いに同じ導電型のトランジスタであり、前記休止制御スイッチング素子と前記基準電圧供給スイッチング素子とは、互いに同じ導電型のドランジスタであり、
   　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
   　前記休止制御スイッチング素子の前記制御端子は、前記複数の第２走査信号線のうちの１つの第２走査信号線に接続され、
   　前記基準電圧供給スイッチング素子は、前記１つの第２走査信号線に接続された制御端子を有し、
   　前記書込容量短絡スイッチング素子は、前記複数の第３走査信号線のうちの１つの第３走査信号線に接続された制御端子を有し、
   　前記駆動トランジスタの前記制御端子は、前記書込キャパシタを介して前記書込キャパシタと前記保持キャパシタとの接続点に接続され、かつ、前記書込容量短絡スイッチング素子を介して前記接続点に接続され、かつ、前記休止制御スイッチング素子および前記書込制御スイッチング素子を介して前記１つのデータ信号線に接続されており、
   　前記駆動トランジスタの前記第２導通端子は、前記保持キャパシタを介して前記接続点に接続されており、
   　前記接続点は、前記基準電圧供給スイッチング素子を介して前記基準電圧線に接続されている、請求項１に記載の画素回路。
8. 　前記駆動トランジスタに接続されるスイッチング素子のうち少なくとも１つは、酸化物半導体でチャネル層が形成された薄膜トランジスタである、請求項１から７のいずれか１項に記載の画素回路。
9. 　前記書込制御スイッチング素子および前記休止制御スイッチング素子のうち少なくとも一つは、酸化物半導体でチャネル層が形成された薄膜トランジスタである、請求項８に記載の画素回路。
10. 　複数のデータ信号線、複数の第１走査信号線、複数の発光制御線、第１電源線、第２電源線、所定の固定電圧を初期化電圧として供給するための初期化電圧線、および、複数の画素回路を含む表示部と、
    　複数のデータ信号を生成して前記複数のデータ信号線に印加するデータ側駆動回路と、
    　前記複数の第１走査信号線を選択的に駆動するとともに、前記複数の発光制御線を選択的に駆動する走査側駆動回路と、
    　前記複数の画素回路に前記複数のデータ信号の電圧をデータ電圧として書き込むリフレッシュフレーム期間からなる駆動期間と前記複数の画素回路へのデータ電圧の書き込みを停止する非リフレッシュフレーム期間からなる休止期間とが交互に現れるように、前記データ側駆動回路および前記走査側駆動回路を制御する表示制御回路と
    を備え、
    　前記複数の画素回路のそれぞれは、
    　　電流によって駆動される表示素子と、
    　　保持キャパシタと、
    　　前記保持キャパシタに保持された電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、
    　　前記複数の第１走査信号線のうちの１つの第１走査信号線に接続された制御端子を有する書込制御スイッチング素子と、
    　　前記表示素子と直列に設けられ、前記複数の発光制御線のうちの１つの発光制御線に接続された制御端子を有する発光制御スイッチング素子と、
    　　初期化スイッチング素子とを含み、
    　前記駆動トランジスタは、直接的に又は少なくとも１つの素子を介して間接的に前記第１電源線に接続された第１導通端子と、直接的に又は少なくとも１つの素子を介して間接的に前記第２電源線に接続された第２導通端子と、少なくとも前記書込制御スイッチング素子を介して前記複数のデータ信号線のうちの１つのデータ信号線に接続された制御端子とを有し、
    　前記表示素子は、前記初期化スイッチング素子を介して前記初期化電圧線に接続された第１電極と、前記第２電源線に接続された第２電極とを有し、
    　前記初期化スイッチング素子は、前記１つの第１走査信号線、または、前記複数の第１走査信号線のうち走査順において前記１つの走査信号線に隣接する他の１つの第１走査信号線、または、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子以外の他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
    　前記表示制御回路は、前記複数の画素回路のそれぞれにおいて、前記１つのデータ信号線から前記書込制御スイッチング素子を経由して固定電圧線へと至る電流経路が、前記１つのデータ信号線に印加されたデータ信号の電圧をデータ電圧として当該画素回路に書き込むべきときに形成されるように、前記走査側駆動回路を制御し、
    　前記電流経路は、
    　　前記書込制御スイッチング素子に直列に設けられた書込先容量素子と、
    　　前記書込制御スイッチング素子および前記書込先容量素子に直列に設けられた休止制御スイッチング素子とを含み、
    　前記休止制御スイッチング素子は、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子および前記初期化スイッチング素子のいずれでもない他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
    　前記表示制御回路は、
    　　前記休止制御スイッチング素子が、前記リフレッシュフレーム期間では、前記表示素子が消灯状態である非発光期間において前記書込制御スイッチング素子がオン状態であるときにオン状態であり、前記非リフレッシュフレーム期間では、前記非発光期間において前記書込制御スイッチング素子がオン状態である間はオフ状態であるように、前記走査側駆動回路を制御し、
    　　前記リフレッシュフレーム期間と前記非リフレッシュフレーム期間のいずれであっても、前記表示素子が発光状態である発光期間の間、前記書込制御スイッチング素子および前記初期化スイッチング素子がオフ状態であり、前記発光制御スイッチング素子がオン状態であるように、前記走査側駆動回路を制御する、表示装置。
11. 　前記書込制御スイッチング素子と前記初期化スイッチング素子とは、互いに同じ導電型のトランジスタであり、
    　前記初期化スイッチング素子の制御端子は、前記１つの第１走査信号線に接続され、
    　前記休止制御スイッチング素子の前記制御端子は、前記１つの発光制御線に接続され、
    　前記表示制御回路は、
    　　前記１つの第１走査信号線に印加すべき信号を前記リフレッシュフレーム期間と前記非リフレッシュフレーム期間のいずれにおいても同じ波形の信号として生成し、前記１つの発光制御信号線に印加すべき信号を前記リフレッシュフレーム期間と前記非リフレッシュフレーム期間とで異なる波形の信号として生成することにより、
    　　前記休止制御スイッチング素子が、前記リフレッシュフレーム期間では、前記非発光期間において前記書込制御スイッチング素子がオン状態であるときにオン状態であり、前記非リフレッシュフレーム期間では、前記非発光期間において前記書込制御スイッチング素子がオン状態である間はオフ状態であるように、前記走査側駆動回路を制御する、請求項１０に記載の表示装置。
12. 　前記第１電源線は、高圧側電源線であり、
    　前記第２電源線は、低圧側電源線であり、
    　前記書込先容量素子は、前記保持キャパシタであり、
    　前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、
    　前記休止制御スイッチング素子と前記発光制御スイッチング素子とは、互いに同じ導電型のスイッチング素子であり、
    　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
    　前記駆動トランジスタの前記制御端子は、前記保持キャパシタを介して前記駆動トランジスタの前記第２導通端子に接続されるとともに、前記休止制御スイッチング素子および前記書込制御スイッチング素子を介して前記１つのデータ信号線に接続されている、請求項１１に記載の表示装置。
13. 　前記第１電源線は、低圧側電源線であり、
    　前記第２電源線は、高圧側電源線であり、
    　前記書込先容量素子は、前記保持キャパシタであり、
    　前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、
    　前記休止制御スイッチング素子と前記発光制御スイッチング素子とは、互いに同じ導電型のトランジスタであり、
    　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
    　前記駆動トランジスタの前記制御端子は、前記保持キャパシタを介して前記駆動トランジスタの前記第１導通端子に接続されるとともに、前記休止制御スイッチング素子および前記書込制御スイッチング素子を介して前記１つのデータ信号線に接続されている、請求項１１に記載の表示装置。
14. 　前記第１電源線は、高圧側電源線であり、
    　前記第２電源線は、低圧側電源線であり、
    　前記書込先容量素子は、前記保持キャパシタであり、
    　前記駆動トランジスタは、Ｐチャネル型のトランジスタであり、
    　前記休止制御スイッチング素子と前記発光制御スイッチング素子とは、互いに異なる導電型のトランジスタであり、
    　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
    　前記駆動トランジスタの前記制御端子は、前記保持キャパシタを介して前記駆動トランジスタの前記第１導通端子に接続されるとともに、前記書込制御スイッチング素子および前記休止制御スイッチング素子を介して前記１つのデータ信号線に接続されている、請求項１１に記載の表示装置。
15. 　前記表示部は、
    　　複数の電源供給制御線と、
    　　所定の固定電圧を供給するための基準電圧線とを更に含み、
    　前記第１電源線は、高圧側電源線であり、
    　前記第２電源線は、低圧側電源線であり、
    　前記走査側駆動回路は、更に、前記複数の電源供給制御線を選択的に駆動し、
    　前記複数の画素回路のそれぞれは、
    　　電源供給スイッチング素子と、
    　　前記休止制御スイッチング素子と直列に接続された基準電圧供給スイッチング素子を更に含み、
    　前記書込先容量素子は、前記保持キャパシタであり、
    　前記駆動トランジスタは、Ｐチャネル型のトランジスタであり、
    　前記休止制御スイッチング素子と前記発光制御スイッチング素子とは互いに同じ導電型のスイッチング素子であり、
    　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
    　前記駆動トランジスタの前記制御端子は、前記保持キャパシタを介して前記駆動トランジスタの前記第１導通端子に接続されるとともに、前記休止制御スイッチング素子および基準電圧供給スイッチング素子を介して前記基準電圧線に接続されており、
    　前記駆動トランジスタの前記第１導通端子は、前記電源供給スイッチング素子を介して前記第１電源線に接続されるとともに、前記書込制御スイッチング素子を介して前記１つのデータ信号線に接続されており、
    　前記電源供給スイッチング素子は、前記複数の電源供給制御線のうちの１つの電源供給制御線に接続された制御端子を有し、
    　前記表示制御回路は、
    　　前記電源供給スイッチング素子が、前記書込制御スイッチング素子または前記休止制御スイッチング素子がオン状態であるときにオフ状態であり、前記発光期間の間はオン状態であるように、前記走査側駆動回路を制御する、請求項１１に記載の表示装置。
16. 　前記書込先容量素子としての書込キャパシタと、
    　基準電圧供給スイッチング素子と、
    　書込容量短絡スイッチング素子と、
    を更に備え、
    　前記表示部は、所定の固定電圧を供給するための基準電圧線と、複数の第２走査信号線と、複数の第３走査信号線とを更に含み、
    　前記走査側駆動回路は、更に、前記複数の第２走査信号線を選択的に駆動するとともに、前記複数の第３走査信号線を選択的に駆動し、
    　前記第１電源線は、高圧側電源線であり、
    　前記第２電源線は、低圧側電源線であり、
    　前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、
    　前記書込制御スイッチング素子と前記初期化スイッチング素子とは、互いに同じ導電型のトランジスタであり、前記休止制御スイッチング素子と前記基準電圧供給スイッチング素子とは、互いに同じ導電型のトランジスタであり、
    　前記表示素子の前記第１電極は、前記発光制御スイッチング素子を介して前記駆動トランジスタの前記第２導通端子に接続されており、
    　前記休止制御スイッチング素子の前記制御端子は、前記複数の第２走査信号線のうちの１つの第２走査信号線に接続され、
    　前記基準電圧供給スイッチング素子は、前記１つの第２走査信号線に接続された制御端子を有し、
    　前記書込容量短絡スイッチング素子は、前記複数の第３走査信号線のうちの１つの第３走査信号線に接続された制御端子を有し、
    　前記駆動トランジスタの前記制御端子は、前記書込キャパシタを介して前記書込キャパシタと前記保持キャパシタとの接続点に接続され、かつ、前記書込容量短絡スイッチング素子を介して前記接続点に接続され、かつ、前記休止制御スイッチング素子および前記書込制御スイッチング素子を介して前記１つのデータ信号線に接続されており、
    　前記駆動トランジスタの前記第２導通端子は、前記保持キャパシタを介して前記接続点に接続されており、
    　前記接続点は、前記基準電圧供給スイッチング素子を介して前記基準電圧線に接続されており、
    　前記表示制御回路は、
    　　前記リフレッシュフレーム期間において、前記非発光期間内に設けられた書込期間の間は、前記書込制御スイッチング素子と前記休止制御スイッチング素子と前記基準電圧供給スイッチング素子と前記発光制御スイッチング素子と前記初期化スイッチング素子とがオン状態であるとともに前記書込容量短絡スイッチング素子がオフ状態であり、前記非発光期間内において前記書込期間の前に設けられた書込初期化期間の間は、前記書込制御スイッチング素子がオフ状態であるとともに前記書込容量短絡スイッチング素子がオン状態であるように、かつ、
    　　前記リフレッシュフレーム期間における前記非発光期間内において前記書込期間の後に設けられた閾値検出期間の間は、前記書込制御スイッチング素子と前記書込容量短絡スイッチング素子とがオフ状態であるとともに前記基準電圧供給スイッチング素子がオン状態であるように、かつ、
    　　前記リフレッシュフレーム期間における前記非発光期間内において前記閾値検出期間の後に設けられた閾値補償期間の間は、前記書込容量短絡スイッチング素子と前記基準電圧供給スイッチング素子とがオン状態であるとともに前記書込制御スイッチング素子がオフ状態であるように、かつ、
    　　前記非リフレッシュフレーム期間における前記非発光期間内において、前記書込制御スイッチング素子と前記初期化スイッチング素子とがオン状態あるとともに前記休止制御スイッチング素子と前記基準電圧供給スイッチング素子とがオフ状態に維持されるように、かつ、
    　　前記リフレッシュフレーム期間および前記非リフレッシュフレーム期間のいずれであっても、前記発光期間の間、前記書込制御スイッチング素子と前記休止制御スイッチング素子と前記基準電圧供給スイッチング素子とがオフ状態に維持されるととに前記書込容量短絡スイッチング素子と前記発光制御とがオン状態に維持されるように、前記走査側駆動回路を制御する、請求項１０に記載の表示装置。
17. 　複数のデータ信号線と、複数の第１走査信号線と、複数の発光制御線と、第１電源線と第２電源線と、所定の固定電圧を初期化電圧として供給するための初期化電圧線と、複数の画素回路とを含む表示部を有する表示装置の駆動方法であって、
    　前記複数の画素回路のそれぞれは、
    　　電流によって駆動される表示素子と、
    　　保持キャパシタと、
    　　前記保持キャパシタに保持された電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、
    　　前記複数の第１走査信号線のうちの１つの第１走査信号線に接続された制御端子を有する書込制御スイッチング素子と、
    　　前記表示素子と直列に設けられ、前記複数の発光制御線のうちの１つの発光制御線に接続された制御端子を有する発光制御スイッチング素子と、
    　　初期化スイッチング素子とを含み、
    　前記駆動トランジスタは、直接的に又は少なくとも１つの素子を介して間接的に前記第１電源線に接続された第１導通端子と、直接的に又は少なくとも１つの素子を介して間接的に前記第２電源線に接続された第２導通端子と、少なくとも前記書込制御スイッチング素子を介して前記複数のデータ信号線のうちの１つのデータ信号線に接続された制御端子とを有し、
    　前記表示素子は、前記初期化スイッチング素子を介して前記初期化電圧線に接続された第１電極と、前記第２電源線に接続された第２電極とを有し、
    　前記初期化スイッチング素子は、前記１つの第１走査信号線、または、前記複数の第１走査信号線のうち走査順において前記１つの走査信号線に隣接する他の１つの第１走査信号線、または、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子以外の他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
    　前記複数の画素回路のそれぞれにおいて、前記１つのデータ信号線から前記書込制御スイッチング素子を経由して固定電圧線へと至る電流経路が、前記１つのデータ信号線の電圧をデータ電圧として当該画素回路に書き込むべきときに形成され、
    　前記電流経路は、
    　　前記書込制御スイッチング素子に直列に設けられた書込先容量素子と、
    　　前記書込制御スイッチング素子および前記書込先容量素子に直列に設けられた休止制御スイッチング素子とを含み、
    　前記休止制御スイッチング素子は、当該画素回路に含まれるスイッチング素子のうち前記書込制御スイッチング素子および前記初期化スイッチング素子のいずれでもない他のスイッチング素子の制御端子に接続される信号線に接続された制御端子を有し、
    　前記駆動方法は、前記複数の画素回路に前記複数のデータ信号の電圧をデータ電圧として書き込むリフレッシュフレーム期間からなる駆動期間と前記複数の画素回路へのデータ電圧の書き込みを停止する非リフレッシュフレーム期間からなる休止期間とが交互に現れるように、複数のデータ信号を生成して前記複数のデータ信号線に印加し、かつ、前記複数の第１走査信号線および前記複数の発光制御線を駆動する休止駆動ステップを備え、
    　前記休止駆動ステップは、
    　　前記休止制御スイッチング素子が、前記リフレッシュフレーム期間では、前記表示素子が消灯状態である非発光期間において前記書込制御スイッチング素子がオン状態であるときにオン状態であり、前記非リフレッシュフレーム期間では、前記非発光期間において前記書込制御スイッチング素子がオン状態である間はオフ状態であるように、前記複数の第１走査信号線および前記複数の発光制御線を駆動する非発光期間ステップと、
    　　前記リフレッシュフレーム期間と前記非リフレッシュフレーム期間のいずれであっても、前記表示素子が発光状態である発光期間の間、前記書込制御スイッチング素子および前記初期化スイッチング素子がオフ状態であり、前記発光制御スイッチング素子がオン状態であるように、前記複数の第１走査信号線および前記複数の発光制御線を駆動する発光期間ステップとを含む、駆動方法。

Images