[go: up one dir, main page]

WO2025074470A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2025074470A1
WO2025074470A1 PCT/JP2023/035919 JP2023035919W WO2025074470A1 WO 2025074470 A1 WO2025074470 A1 WO 2025074470A1 JP 2023035919 W JP2023035919 W JP 2023035919W WO 2025074470 A1 WO2025074470 A1 WO 2025074470A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact hole
sub
region
display device
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2023/035919
Other languages
English (en)
French (fr)
Inventor
真仁 佐野
一篤 伊東
メハディ アマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to PCT/JP2023/035919 priority Critical patent/WO2025074470A1/ja
Publication of WO2025074470A1 publication Critical patent/WO2025074470A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Definitions

  • the present invention relates to a display device.
  • Patent Document 1 discloses a display device having a hybrid structure in which a first TFT using a polysilicon semiconductor and a second TFT using an oxide semiconductor are formed on a substrate.
  • FIG. 1 is a block diagram showing the overall configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram of a pixel circuit of a TFT layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a plan view showing a schematic configuration of a TFT layer that constitutes the organic EL display device according to the first embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of a display region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 1 is a block diagram showing the overall configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram of a pixel circuit of a TFT layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a plan view showing a schematic configuration of a TFT layer that constitutes the organic EL display device according to the first embodiment of the
  • FIG. 9 is a plan view showing a schematic arrangement of contact holes having different shapes in the display region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 10 is a plan view showing a schematic division into different shapes of contact holes in the display region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 11 is a plan view showing a schematic comparison of the shapes of contact holes in the display region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 12 is a plan view showing a comparison of the shapes of contact holes in the first modification of the first embodiment of the present invention.
  • FIG. 13 is a plan view showing a comparison of the shapes of contact holes in the second modification of the first embodiment of the present invention.
  • FIG. 9 is a plan view that shows a schematic arrangement of contact holes Ca and Cb having different shapes in the display region 50 of the organic EL display device 100.
  • FIG. 10 is a plan view that shows a schematic division of contact holes having different shapes in the display region 50 of the organic EL display device 100.
  • FIG. 11 is a plan view that shows a schematic comparison of the shapes of contact holes Ca and Cb in the display region 50 of the organic EL display device 100.
  • FIG. 12 is a plan view that shows a schematic comparison of the shapes of contact holes Caa and Cb in a first modified example of this embodiment.
  • FIG. 13 is a plan view that shows a schematic comparison of the shapes of contact holes Cab and Cb in a second modified example of this embodiment.
  • a plurality of sub-pixels P are arranged in a matrix.
  • a sub-pixel P having a red light-emitting region Er for displaying red a sub-pixel P having a green light-emitting region Eg for displaying green
  • a sub-pixel P having a blue light-emitting region Eb for displaying blue are arranged adjacent to each other.
  • one pixel is composed of three adjacent sub-pixels P having a red light-emitting region Er, a green light-emitting region Eg, and a blue light-emitting region Eb.
  • the high-level power voltage ELVDD, the low-level power voltage ELVSS, and the initialization voltage Vini are supplied from a power circuit not shown.
  • the first scanning signal line PS is the first scanning signal line 14g extending in the X direction
  • the light emission control line EM is the light emission control line 14e extending in the X direction
  • the second scanning signal line NS is the second scanning signal line 19h extending in the X direction
  • the initialization power line Vini is the initialization power line 14i extending in the X direction
  • the data signal line D is the data signal line 21g extending in the Y direction
  • the high-level power line ELVDD is the high-level power line 21h extending in the Y direction.
  • ZnO in an amorphous state, a polycrystalline state, a microcrystalline state in which the amorphous state and the polycrystalline state are mixed, or a semiconductor in which no impurity element is added may be used, to which one or more impurity elements selected from among group 1 elements, group 13 elements, group 14 elements, group 15 elements, group 17 elements, and the like are added.
  • a high-level power supply voltage ELVDD is input to the second terminal electrode 21b of the driving TFT 9d during the period when the organic EL element 35 is made to emit light, and a data signal D(m) is input during the period when writing to the capacitor 9h.
  • the capacitor 9h includes, for example, a first capacitance electrode formed of a first metal film, a second capacitance electrode formed of a second metal film, and a first interlayer insulating film 15 provided between the first capacitance electrode and the second capacitance electrode.
  • the first capacitance electrode of the capacitor 9h is electrically connected to the high-level power line ELVDD and the first terminal electrode 21a of the power supply control TFT 9e
  • the second capacitance electrode is electrically connected to the third terminal electrode 21c of the initialization TFT 9a, the fourth terminal electrode 21d of the threshold voltage compensation TFT 9b, and the first gate electrode 14a of the drive TFT 9d.
  • the contact hole Ca of the subpixel P arranged inside the display region 50 has a rectangular planar shape as shown in FIG. 5 (see FIG. 9).
  • the subpixel P arranged along the inner circumference of the through hole H of the display region 50 and the contact hole Cb of the subpixel P arranged along the outer circumference of the display region 50 have a circular planar shape as shown in FIG. 6 (see FIG. 9).
  • FIG. 9 shows a schematic planar shape of the contact holes C (Ca and Cb) of each subpixel P.
  • FIG. 10 divides the display region 50 into a first region Ra of the subpixel in which the contact hole Ca is formed and a second region Rb of the subpixel in which the contact hole Cb is formed.
  • FIG. 11 shows the contact holes Ca and Cb side by side to compare the perimeter and area of the contact hole C.
  • the wall surface of the laminated film of the first gate insulating film 13 and the first interlayer insulating film 15 in which the contact holes Ca and Cb are formed is inclined in a forward tapered shape as shown in Figures 5 and 6, so the area of the contact holes Ca and Cb in a plan view refers to the (relatively narrow) inner circumferential area on the lower surface side, not the (relatively wide) outer circumferential area on the upper surface side of the laminated film of the first gate insulating film 13 and the first interlayer insulating film 15.
  • FIG. 12 shows a combination of contact hole Caa arranged in an equilateral triangular shape in plan view and contact hole Cb arranged in a circular shape in plan view.
  • FIG. 13 shows a combination of contact holes Cab arranged in a four-pointed star shape in plan view and contact holes Cb arranged in a circular shape in plan view.
  • FIG. 14 shows a combination of contact holes Cac that are rectangular in plan view and contact holes Cb that are circular in plan view.
  • FIG. 16 shows a combination of four contact holes Cae that are arranged in a relatively small circular shape in a planar view and a contact hole Cb that is arranged in a relatively large circular shape in a planar view.
  • the circumferential length in a planar view of contact hole Cb is shorter than the sum of the circumferential lengths in a planar view of the four contact holes Cae, and the area in a planar view of contact hole Cb is equal to the sum of the areas in a planar view of the four contact holes Cae.
  • the organic EL layer 33 includes a hole injection layer 1, a hole transport layer 2, a light-emitting layer 3, an electron transport layer 4, and an electron injection layer 5, which are stacked in this order on the first electrode 31.
  • the hole injection layer 1 is also called an anode buffer layer, and has the function of bringing the energy levels of the first electrode 31 and the organic EL layer 33 closer together and improving the efficiency of hole injection from the first electrode 31 to the organic EL layer 33.
  • materials constituting the hole injection layer 1 include triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, phenylenediamine derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, and stilbene derivatives.
  • the light-emitting layer 3 is a region where holes and electrons are injected from the first electrode 31 and the second electrode 34, respectively, and where the holes and electrons recombine when a voltage is applied by the first electrode 31 and the second electrode 34.
  • the light-emitting layer 3 is formed of a material with high light-emitting efficiency.
  • the organic sealing film 42 is made of an organic resin material such as, for example, acrylic resin, epoxy resin, silicone resin, polyurea resin, parylene resin, polyimide resin, or polyamide resin.
  • the D/A converter is provided to correspond to each data signal line D(1) to D(j), converts the digital video signal DV held in the latch circuit into an analog voltage, and applies the converted analog voltage to all data signal lines D(1) to D(j) simultaneously as a data signal (data voltage).
  • the first scanning signal PS(n) changes from low level to high level, turning off the write control TFT 9c.
  • the second scanning signal NS(n) changes from high to low, turning off the threshold voltage compensation TFT 9b.
  • the organic EL element 35 in each subpixel P emits light with a luminance that corresponds to the drive current, thereby displaying an image.
  • the method for manufacturing the organic EL display device 100 includes a TFT layer forming process, an organic EL element layer forming process, a sealing film forming process, and a through-hole forming process.
  • the TFT layer 30 can be formed.
  • an organic resin material such as an acrylic resin is deposited on the substrate surface on which the first inorganic sealing film 41 is formed, for example by an inkjet method, to form an organic sealing film 42.
  • a laser beam is irradiated while being scanned in a circular manner to form a through hole H.
  • an electronic component 55 such as a camera or a fingerprint sensor is disposed on the back side of the through hole H.
  • the area in a plan view of the contact hole Cb of the subpixel P arranged along the inner circumference along the through hole H of the display region 50 and the subpixel P arranged along the outer circumference of the display region 50 is the same as the area in a plan view of the contact hole Ca of the subpixel P arranged inside the display region 50.
  • moisture is less likely to penetrate in the order of the first region Ra, the second region Rb, and the third region Rc, so that the perimeter of the contact hole C of the subpixel P disposed in the second region Rb in a planar view is longer than the perimeter of the contact hole C of the subpixel P disposed in the third region Rc in a planar view, and shorter than the perimeter of the contact hole C of the subpixel P disposed in the first region Ra in a planar view.
  • a plurality of sub-pixels P are arranged in a matrix, similar to the display region 50 of the first embodiment.
  • a sub-pixel P having a red light-emitting region Er for displaying red a sub-pixel P having a green light-emitting region Eg for displaying green
  • a sub-pixel P having a blue light-emitting region Eb for displaying blue are arranged adjacent to each other, similar to the display region 50 of the first embodiment.
  • the area in a plan view of the contact hole C of the subpixel P arranged in the first region Ra, the area in a plan view of the contact hole C of the subpixel P arranged in the second region Rb, and the area in a plan view of the contact hole C of the subpixel P arranged in the third region Rc are all equal to each other, similar to the display region 50a.
  • the organic EL display device of this embodiment may also include a display area 50c for displaying images, and a gate driver 60 (see FIG. 1), an emission driver 70 (see FIG. 1), and a source driver 80 (see FIG. 1) provided in a frame area surrounding the display area 50c.
  • the organic EL element 35 in each subpixel P emits light with a luminance corresponding to the drive current, and an image is displayed, similar to the operation of the organic EL display device 100 of the first embodiment described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

各サブ画素において、ポリシリコンを用いた第１ＴＦＴ（９ｄ）の第１導体領域（１２ａａ）及び酸化物半導体を用いた第２ＴＦＴ（９ｂ）の第３導体領域（１７ａａ）が電気的に接続された部分では、第１導体領域（１２ａａ）及び第３導体領域（１７ａａ）が無機絶縁膜（１３、１５）に形成されたコンタクトホール（Ｃ）及びそれを覆うように設けられた導電層（１６ａ）を介して電気的に接続され、表示領域（５０）の周囲に沿って配置するサブ画素のコンタクトホール（Ｃ）の平面視での周長さは、表示領域（５０）の内部に配置するサブ画素のコンタクトホール（Ｃ）の平面視での周長さよりも短い。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下、「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、画像の最小単位であるサブ画素毎に複数の薄膜トランジスタ（thin film transistor、以下「ＴＦＴ」とも称する）が設けられている。ここで、ＴＦＴを構成する半導体層としては、例えば、移動度が高いポリシリコンからなる半導体層、リーク電流が小さいＩｎ－Ｇａ－Ｚｎ－Ｏ等の酸化物半導体からなる半導体層等がよく知られている。
　例えば、特許文献１には、ポリシリコン半導体を用いた第１のＴＦＴ、及び酸化物半導体を用いた第２のＴＦＴが基板上にそれぞれ形成されたハイブリッド構造を有する表示装置が開示されている。
特開２０２０－１７５５８号公報
　ところで、各サブ画素にポリシリコンを用いたＴＦＴ及び酸化物半導体を用いたＴＦＴが設けられたハイブリッド構造を有する有機ＥＬ表示装置では、複数のサブ画素が配列された表示領域において、外周部のサブ画素が内側のサブ画素よりも明るく発光することにより、発光むらが発生するので、改善の余地がある。なお、外周部のサブ画素は、内側のサブ画素よりも距離的に水分が侵入し易いので、外周部のサブ画素の酸化物半導体を用いたＴＦＴの特性が水分によって低下することにより、発光むらが発生すると考えられる。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、表示領域における発光むらの発生を抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、樹脂基板と、上記樹脂基板上に設けられ、第１無機絶縁膜、ポリシリコンからなる第１半導体膜、第２無機絶縁膜、第１金属膜、第３無機絶縁膜、第２金属膜、酸化物半導体からなる第２半導体膜、第４無機絶縁膜及び第３金属膜が順に積層された薄膜トランジスタ層とを備え、上記薄膜トランジスタ層には、上記第１半導体膜により形成された第１半導体層を有する第１薄膜トランジスタ、及び上記第２半導体膜により形成された第２半導体層を有する第２薄膜トランジスタが表示領域を構成するサブ画素毎に少なくとも１つずつ設けられ、上記第１薄膜トランジスタは、互いに離間するように第１導体領域及び第２導体領域が規定されて該第１導体領域及び該第２導体領域の間に第１チャネル領域が規定された上記第１半導体層と、上記第２無機絶縁膜を介して上記第１チャネル領域に重なるように上記第１金属膜により設けられた第１ゲート電極とを備え、上記第２薄膜トランジスタは、互いに離間するように第３導体領域及び第４導体領域が規定されて該第３導体領域及び該第４導体領域の間に第２チャネル領域が規定された上記第２半導体層と、上記第４無機絶縁膜を介して上記第２チャネル領域に重なるように上記第３金属膜により設けられた第２ゲート電極とを備え、上記各サブ画素において、上記第１導体領域及び上記第３導体領域が電気的に接続された部分では、該第１導体領域及び該第３導体領域が上記第２無機絶縁膜及び上記第３無機絶縁膜に形成されたコンタクトホールと該コンタクトホールを覆うように設けられて上記第２金属膜に形成された導電層とを介して電気的に接続された表示装置であって、上記表示領域の周囲に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さは、上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での周長さよりも短くなっていることを特徴とする。
　本発明によれば、表示領域における発光むらの発生を抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の画素回路の等価回路図である。 図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の概略構成を示す平面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の内部に配置するサブ画素のＴＦＴ層を構成する閾値電圧補償ＴＦＴ及び駆動ＴＦＴを示す平面図である。 図６は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の外周及び内周に沿って配置するサブ画素のＴＦＴ層を構成する閾値電圧補償ＴＦＴ及び駆動ＴＦＴを示す平面図である。 図７は、図５中のVII－VII線に沿った有機ＥＬ表示装置の断面図である。 図８は、図６中のVIII－VIII線に沿った有機ＥＬ表示装置の断面図である。 図９は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域における形状の異なるコンタクトホールの配置を模式的に示す平面図である。 図１０は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域における形状の異なるコンタクトホールの形状毎の区分けを模式的に示す平面図である。 図１１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域におけるコンタクトホールの形状の対比を模式的に示す平面図である。 図１２は、本発明の第１の実施形態の第１の変形例におけるコンタクトホールの形状の対比を模式的に示す平面図である。 図１３は、本発明の第１の実施形態の第２の変形例におけるコンタクトホールの形状の対比を模式的に示す平面図である。 図１４は、本発明の第１の実施形態の第３の変形例におけるコンタクトホールの形状の対比を模式的に示す平面図である。 図１５は、本発明の第１の実施形態の第４の変形例におけるコンタクトホールの形状の対比を模式的に示す平面図である。 図１６は、本発明の第１の実施形態の第５の変形例におけるコンタクトホールの形状の対比を模式的に示す平面図である。 図１７は、本発明の第１の実施形態の第６の変形例におけるコンタクトホールの形状の対比を模式的に示す平面図である。 図１８は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層の断面図である。 図１９は、本発明の第１の実施形態に係る有機ＥＬ表示装置の画素回路の動作を説明するためのタイミングチャートである。 図２０は、本発明の第２の実施形態に係る有機ＥＬ表示装置の表示領域における形状の異なるコンタクトホールの形状毎の区分けを模式的に示す平面図である。 図２１は、本発明の第２の実施形態の第１の変形例において、表示領域における形状の異なるコンタクトホールの形状毎の区分けを模式的に示す平面図である。 図２２は、本発明の第２の実施形態の第２の変形例において、表示領域における形状の異なるコンタクトホールの形状毎の区分けを模式的に示す平面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１９は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子層を備えた表示装置として、有機ＥＬ素子層を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置１００の全体構成を示すブロック図である。また、図２は、有機ＥＬ表示装置１００を構成するＴＦＴ層３０の画素回路の等価回路図である。また、図３は、ＴＦＴ層３０の概略構成を示す平面図である。また、図４は、有機ＥＬ表示装置１００の表示領域５０の断面図である。また、図５は、有機ＥＬ表示装置１００の表示領域５０の内部に配置するサブ画素ＰのＴＦＴ層３０を構成する閾値電圧補償ＴＦＴ９ｂ及び駆動ＴＦＴ９ｄを示す平面図である。また、図６は、有機ＥＬ表示装置１００の表示領域５０の外周及び内周に沿って配置するサブ画素ＰのＴＦＴ層３０を構成する閾値電圧補償ＴＦＴ９ｂ及び駆動ＴＦＴ９ｄを示す平面図である。また、図７及び図８は、図５中のVII－VII線及び図６中のVIII－VIII線に沿った有機ＥＬ表示装置１００の断面図である。また、図９は、有機ＥＬ表示装置１００の表示領域５０における形状の異なるコンタクトホールＣａ及びＣｂの配置を模式的に示す平面図である。また、図１０は、有機ＥＬ表示装置１００の表示領域５０における形状の異なるコンタクトホールの形状毎の区分けを模式的に示す平面図である。また、図１１は、有機ＥＬ表示装置１００の表示領域５０におけるコンタクトホールＣａ及びＣｂの形状の対比を模式的に示す平面図である。また、図１２は、本実施形態の第１の変形例におけるコンタクトホールＣａａ及びＣｂの形状の対比を模式的に示す平面図である。また、図１３は、本実施形態の第２の変形例におけるコンタクトホールＣａｂ及びＣｂの形状の対比を模式的に示す平面図である。また、図１４は、本実施形態の第３の変形例におけるコンタクトホールＣａｃ及びＣｂの形状の対比を模式的に示す平面図である。また、図１５は、本実施形態の第４の変形例におけるコンタクトホールＣａｄ及びＣｂの形状の対比を模式的に示す平面図である。また、図１６は、本実施形態の第５の変形例におけるコンタクトホールＣａｅ及びＣｂの形状の対比を模式的に示す平面図である。また、図１７は、本実施形態の第６の変形例におけるコンタクトホールＣａｆ及びＣｂの形状の対比を模式的に示す平面図である。また、図１８は、本実施形態の有機ＥＬ表示装置１００を構成する有機ＥＬ層３３の断面図である。また、図１９は、本実施形態の有機ＥＬ表示装置１００の画素回路の動作を説明するためのタイミングチャートである。
　有機ＥＬ表示装置１００は、図１に示すように、画像表示を行う表示領域５０と、表示領域５０の周囲の額縁領域に設けられたゲートドライバ６０、エミッションドライバ７０及びソースドライバ８０とを備えている。なお、有機ＥＬ表示装置１００の外部には、図１に示すように、ゲートドライバ６０、エミッションドライバ７０及びソースドライバ８０に電気的に接続された表示制御回路１５０が設けられている。
　表示領域５０には、図１及び図３に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域５０では、図３に示すように、例えば、赤色の表示を行うための赤色発光領域Ｅｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｅｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｅｂを有するサブ画素Ｐが互いに隣り合うように設けられている。ここで、表示領域５０では、例えば、赤色発光領域Ｅｒ、緑色発光領域Ｅｇ及び青色発光領域Ｅｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。また、図１では、矩形状の表示領域５０を例示したが、この矩形状には、図９に示すような角部が円弧状になった形状等の略矩形状も含まれる。また、表示領域５０の内部には、図９に示すように、島状の非表示領域５１が設けられている。そして、非表示領域５１には、図９に示すように、例えば、カメラ、指紋センサー、顔認証センサー等の電子部品５５を裏面側に設置するために、後述する樹脂基板１０の厚さ方向に貫通する貫通孔Ｈが設けられている。
　また、有機ＥＬ表示装置１００は、図４に示すように、樹脂基板１０と、樹脂基板１０上に設けられたＴＦＴ層３０と、ＴＦＴ層３０上に発光素子層として設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０上に設けられた封止膜４５とを備えている。
　樹脂基板１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層３０は、図４に示すように、樹脂基板１０上に設けられたベースコート膜１１と、ベースコート膜１１上に各サブ画素Ｐに設けられた初期化ＴＦＴ９ａ（図２参照）、閾値電圧補償ＴＦＴ９ｂ、書込制御ＴＦＴ９ｃ（図２参照）、駆動ＴＦＴ９ｄ、電源供給制御ＴＦＴ９ｅ（図２参照）、発光制御ＴＦＴ９ｆ（図２参照）、陽極放電ＴＦＴ９ｇ（図２参照）及びキャパシタ９ｈ（図２参照）と、各ＴＦＴ９ａ～９ｇ及びキャパシタ９ｈ上に設けられた平坦化膜２２とを備えている。ここで、ＴＦＴ層３０では、図４に示すように、樹脂基板１０上に第１無機絶縁膜として設けられたベースコート膜１１、後述する第１半導体層１２ａ等となるポリシリコンからなる第１半導体膜、第２無機絶縁膜として設けられた第１ゲート絶縁膜１３、後述する第１ゲート電極１４ａ等となる第１金属膜、第３無機絶縁膜として設けられた第１層間絶縁膜１５、後述する導電層１６ａ等となる第２金属膜、後述する第２半導体層１７ａ等となる酸化物半導体からなる第２半導体膜、第４無機絶縁膜として設けられた第２ゲート絶縁膜１８、後述する第２ゲート電極１９ａ等となる第３金属膜、第２層間絶縁膜２０、後述する第１端子電極２１ａ等となる第４金属膜、及び平坦化膜２２が順に積層されている。
　ＴＦＴ層３０の表示領域５０には、図１に示すように、ｉ本の第１走査信号線ＰＳ（１）～ＰＳ（ｉ）、（ｉ＋１）本の第２走査信号線ＮＳ（０）～ＮＳ（ｉ）、ｉ本の発光制御線ＥＭ（１）～ＥＭ（ｉ）、及びｊ本のデータ信号線Ｄ（１）～Ｄ（ｊ）が設けられている。なお、ｉ及びｊは、２以上の整数であり、ｎは、１以上ｉ以下の整数であり、ｍは、１以上ｊ以下の整数である。また、図１では、表示領域５０内において、第１走査信号線ＰＳ、第２走査信号線ＮＳ及びデータ信号線Ｄの図示を省略している。ここで、第１走査信号線ＰＳ（１）～ＰＳ（ｉ）は、Ｐチャネル型のトランジスタ用の制御信号である第１走査信号を伝達するための信号線である。また、第２走査信号線ＮＳ（０）～ＮＳ（ｉ）は、Ｎチャネル型のトランジスタ用の制御信号である第２走査信号を伝達するための信号線である。また、発光制御線ＥＭ（１）～ＥＭ（ｉ）は、発光制御信号を伝達するための信号線である。なお、第１走査信号線ＰＳ（１）～ＰＳ（ｉ）と、第２走査信号線ＮＳ（０）～ＮＳ（ｉ）と、発光制御線ＥＭ（１）～ＥＭ（ｉ）とは、互いに平行に設けられている。また、第１走査信号線ＰＳ（１）～ＰＳ（ｉ）と、データ信号線Ｄ（１）～Ｄ（ｊ）とは、互いに直交するように設けられている。また、図１９のタイミングチャートでは、第１走査信号線ＰＳ（１）～ＰＳ（ｉ）にそれぞれ与えられる第１走査信号にも符号ＰＳ（１）～ＰＳ（ｉ）を付し、第２走査信号線ＮＳ（０）～ＮＳ（ｉ）にそれぞれ与えられる第２走査信号にも符号ＮＳ（０）～ＮＳ（ｉ）を付し、発光制御線ＥＭ（１）～ＥＭ（ｉ）にそれぞれ与えられる発光制御信号にも符号ＥＭ（１）～ＥＭ（ｉ）を付し、データ信号線Ｄ（１）～Ｄ（ｊ）にそれぞれ与えられるデータ信号（データ電圧）にも符号Ｄ（１）～Ｄ（ｊ）を付している。
　また、ＴＦＴ層３０の表示領域５０には、後述する有機ＥＬ素子３５を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給する電源線（以下、「ハイレベル電源線」と称する）、有機ＥＬ素子３５を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給する電源線（以下、「ローレベル電源線」と称する）、及び初期化電圧Ｖｉｎｉを供給する電源線（以下、「初期化電源線」と称する）が設けられている。なお、本実施形態では、必要に応じて、ハイレベル電源線にも符号ＥＬＶＤＤを付し、ローレベル電源線にも符号ＥＬＶＳＳを付し、初期化電源線にも符号Ｖｉｎｉを付している。また、ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、及び初期化電圧Ｖｉｎｉは、図示しない電源回路から供給される。ここで、図３の平面図では、第１走査信号線ＰＳとしてＸ方向に延びる第１走査信号線１４ｇを示し、発光制御線ＥＭとしてＸ方向に延びる発光制御線１４ｅを示し、第２走査信号線ＮＳとしてＸ方向に延びる第２走査信号線１９ｈを示し、初期化電源線ＶｉｎｉとしてＸ方向に延びる初期化電源線１４ｉを示し、データ信号線ＤとしてＹ方向に延びるデータ信号線２１ｇを示し、ハイレベル電源線ＥＬＶＤＤとしてＹ方向に延びるハイレベル電源線２１ｈを示している。なお、第１走査信号線１４ｇ、発光制御線１４ｅ及び初期化電源線１４ｉは、第１金属膜により形成され、第２走査信号線１９ｈは、第３金属膜により形成され、データ信号線２１ｇ及びハイレベル電源線２１ｈは、第４金属膜により形成されている。
　ベースコート膜１１、第１ゲート絶縁膜１３、第１層間絶縁膜１５、第２ゲート絶縁膜１８及び第２層間絶縁膜２０は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。ここで、少なくとも第１層間絶縁膜１５の第２半導体層１７ａ側、及び第２ゲート絶縁膜１８の第２半導体層１７ａ側は、例えば、酸化シリコン膜により構成されている。また、ベースコート膜１１は、例えば、樹脂基板１０上に順に積層された酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜により構成されている。
　書込制御ＴＦＴ９ｃ、駆動ＴＦＴ９ｄ、電源供給制御ＴＦＴ９ｅ、発光制御ＴＦＴ９ｆは、例えば、ＬＴＰＳ（low temperature polysilicon）等のポリシリコンにより形成された第１半導体層１２ａ（図４参照）を有する第１ＴＦＴとして設けられ、第１ゲート電極１４ａ（図４参照）と、第１端子電極２１ａ（図４参照）及び第２端子電極２１ｂ（図４参照）とを備えている。ここで、第１ＴＦＴにおいて、第１半導体層１２ａは、図４に示すように、互いに離間するように規定された第１導体領域１２ａａ及び第２導体領域１２ａｂと、第１導体領域１２ａａ及び第２導体領域１２ａｂの間に形成された第１チャネル領域１２ａｃとを備えている。また、第１ＴＦＴにおいて、第１ゲート電極１４ａは、図４に示すように、第１ゲート絶縁膜１３を介して第１チャネル領域１２ａｃと重なるように設けられている。また、第１ＴＦＴにおいて、第１端子電極２１ａ及び第２端子電極２１ｂは、図４に示すように、第１ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜２０に形成された一対のコンタクトホールを介して、第１導体領域１２ａａ及び第２導体領域１２ａｂにそれぞれ電気的に接続されている。なお、図２の等価回路図では、書込制御ＴＦＴ９ｃ、駆動ＴＦＴ９ｄ、電源供給制御ＴＦＴ９ｅ、発光制御ＴＦＴ９ｆの第１端子電極２１ａ及び第２端子電極２１ｂを丸数字の１及び２で示し、後述する初期化ＴＦＴ９ａ、閾値電圧補償ＴＦＴ９ｂ、陽極放電ＴＦＴ９ｇの第３端子電極２１ｃ及び第４端子電極２１ｄを丸数字の３及び４で示している。
　初期化ＴＦＴ９ａ、閾値電圧補償ＴＦＴ９ｂ及び陽極放電ＴＦＴ９ｇは、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系等の酸化物半導体により形成された第２半導体層１７ａ（図４参照）を有する第２ＴＦＴとして設けられ、第２ゲート電極１９ａ（図４参照）、第３端子電極２１ｃ（図４参照）及び第４端子電極２１ｄ（図４参照）を備えている。ここで、第２ＴＦＴにおいて、第２半導体層１７ａは、図４に示すように、互いに離間するように規定された第３導体領域１７ａａ及び第４導体領域１７ａｂと、第３導体領域１７ａａ及び第４導体領域１７ａｂの間に形成された第２チャネル領域１７ａｃとを備えている。また、第２ＴＦＴにおいて、第２ゲート電極１９ａは、図４に示すように、第２ゲート絶縁膜１８を介して第２チャネル領域１７ａｃと重なるように設けられている。また、第２ＴＦＴにおいて、第３端子電極２１ｃ及び第４端子電極２１ｄは、図４に示すように、第２層間絶縁膜２０に形成された一対のコンタクトホール並びに導電層１６ａ及び１６ｂを介して、第３導体領域１７ａａ及び第４導体領域１７ａｂにそれぞれ電気的に接続されている。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は特に限定されない。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、アモルファスでもよいし、結晶質でもよい。なお、結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体が好ましい。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体の代わりに、他の酸化物半導体を含んでいてもよい。他の酸化物半導体としては、例えば、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えば、Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ；ＩｎＳｎＺｎＯ）を含んでもよい。ここで、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）及びＺｎ（亜鉛）の三元系酸化物である。また、他の酸化物半導体としては、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ａｌ－Ｓｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｏ系半導体、Ｉｎ－Ｚｎ－Ｏ系半導体、Ｚｎ－Ｔｉ－Ｏ系半導体、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｏ系半導体、Ｚｒ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ｈｆ－Ｉｎ－Ｚｎ－Ｏ系半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系半導体、Ｇａ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ系半導体、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）等を含んでいてもよい。なお、Ｚｎ－Ｏ系半導体としては、１族元素、１３族元素、１４族元素、１５族元素、１７族元素等のうち１種又は複数種の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態のもの、多結晶状態のもの、非晶質状態と多結晶状態が混在する微結晶状態のもの、又は何も不純物元素が添加されていないものを用いることができる。
　初期化ＴＦＴ９ａは、図２に示すように、その第２ゲート電極１９ａが（ｎ－１）行目の第２走査信号線ＮＳ（ｎ－１）に電気的に接続され、その第３端子電極２１ｃが閾値電圧補償ＴＦＴ９ｂの第４端子電極２１ｄ、駆動ＴＦＴ９ｄの第１ゲート電極１４ａ及びキャパシタ９ｈに電気的に接続され、その第４端子電極２１ｄが初期化電源線Ｖｉｎｉに電気的に接続されている。
　閾値電圧補償ＴＦＴ９ｂは、図２に示すように、その第２ゲート電極１９ａがｎ行目の第２走査信号線ＮＳに電気的に接続され、その第３端子電極２１ｃが駆動ＴＦＴ９ｄの第１端子電極２１ａ及び発光制御ＴＦＴ９ｆの第１端子電極２１ａに電気的に接続され、その第４端子電極２１ｄが初期化ＴＦＴ９ａの第３端子電極２１ｃ、駆動ＴＦＴ９ｄの第１ゲート電極１４ａ及びキャパシタ９ｈに電気的に接続されている。
　書込制御ＴＦＴ９ｃは、図２に示すように、その第１ゲート電極１４ａがｎ行目の第１走査信号線ＰＳ（ｎ）に電気的に接続され、その第１端子電極２１ａがｍ列目のデータ信号線Ｄ（ｍ）に電気的に接続され、その第２端子電極２１ｂが駆動ＴＦＴ９ｄの第２端子電極２１ｂ及び電源供給制御ＴＦＴ９ｅの第２端子電極２１ｂに電気的に接続されている。
　駆動ＴＦＴ９ｄは、図２に示すように、その第１ゲート電極１４ａが初期化ＴＦＴ９ａの第３端子電極２１ｃ、閾値電圧補償ＴＦＴ９ｂの第４端子電極２１ｄ及びキャパシタ９ｈに電気的に接続され、その第１端子電極２１ａが閾値電圧補償ＴＦＴ９ｂの第３端子電極２１ｃ、及び発光制御ＴＦＴ９ｆの第１端子電極２１ａに接続され、その第２端子電極２１ｂが書込制御ＴＦＴ９ｃの第２端子電極２１ｂ、電源供給制御ＴＦＴ９ｅの第２端子電極２１ｂに電気的に接続されている。なお、駆動ＴＦＴ９ｄの第２端子電極２１ｂには、有機ＥＬ素子３５を発光させる期間にハイレベル電源電圧ＥＬＶＤＤが入力され、キャパシタ９ｈへの書き込みを行う期間にデータ信号Ｄ（ｍ）が入力される。
　電源供給制御ＴＦＴ９ｅは、図２に示すように、その第１ゲート電極１４ａがｎ行目の発光制御線ＥＭ（ｎ）に電気的に接続され、その第１端子電極２１ａがハイレベル電源線ＥＬＶＤＤ及びキャパシタ９ｈに電気的に接続され、その第２端子電極２１ｂが書込制御ＴＦＴ９ｃの第２端子電極２１ｂ及び駆動ＴＦＴ９ｄの第２端子電極２１ｂに電気的に接続されている。
　発光制御ＴＦＴ９ｆは、図２に示すように、その第１ゲート電極１４ａがｎ行目の発光制御線ＥＭ（ｎ）に電気的に接続され、その第１端子電極２１ａが閾値電圧補償ＴＦＴ９ｂの第３端子電極２１ｃ及び駆動ＴＦＴ９ｄの第１端子電極２１ａに電気的に接続され、その第２端子電極２１ｂが陽極放電ＴＦＴ９ｇの第４端子電極２１ｄ及び有機ＥＬ素子３５の後述する第１電極３１に電気的に接続されている。
　陽極放電ＴＦＴ９ｇは、図２に示すように、その第３ゲート電極１９ａがｎ行目の発光制御線ＥＭ（ｎ）に電気的に接続され、その第３端子電極２１ｃが初期化電源線Ｖｉｎｉに電気的に接続され、その第４端子電極２１ｄが発光制御ＴＦＴ９ｆの第２端子電極２１ｂ及び有機ＥＬ素子３５の第１電極３１に電気的に接続されている。
　キャパシタ９ｈは、例えば、第１金属膜により形成された第１容量電極と、第２金属膜により形成された第２容量電極と、それらの第１容量電極及び第２容量電極の間に設けられた第１層間絶縁膜１５とを備えている。ここで、キャパシタ９ｈは、その第１容量電極がハイレベル電源線ＥＬＶＤＤ、電源供給制御ＴＦＴ９ｅの第１端子電極２１ａに電気的に接続され、その第２容量電極が初期化ＴＦＴ９ａの第３端子電極２１ｃ、閾値電圧補償ＴＦＴ９ｂの第４端子電極２１ｄ及び駆動ＴＦＴ９ｄの第１ゲート電極１４ａに電気的に接続されている。
　ここで、閾値電圧補償ＴＦＴ９ｂの（第３端子電極２１ｃに電気的に接続された）第３導体領域１７ａａ及び駆動ＴＦＴ９ｄの（第１端子電極２１ａに電気的に接続された）第１導体領域１２ａａは、図４に示すように、第１ゲート絶縁膜１３及び第１層間絶縁膜１５に形成されたコンタクトホールＣとコンタクトホールＣを覆うように設けられた導電層１６ａとを介して互いに電気的に接続されている。なお、コンタクトホールＣの平面形状は、以下に示すコンタクトホールＣａ及びＣｂのように、そのサブ画素Ｐの表示領域５０内での位置によって異なっている。
　具体的に表示領域５０の内部に配置するサブ画素ＰのコンタクトホールＣａは、図５に示すように、平面形状が矩形状になっている（図９参照）。また、表示領域５０の貫通孔Ｈに沿う内周に沿って配置するサブ画素Ｐ及び表示領域５０の外周に沿って配置するサブ画素ＰのコンタクトホールＣｂは、図６に示すように、平面形状が円形状になっている（図９参照）。なお、図９では、各サブ画素ＰのコンタクトホールＣ（Ｃａ及びＣｂ）の平面形状を模式的に示している。また、図１０では、表示領域５０をコンタクトホールＣａが形成されたサブ画素の第１領域ＲａとコンタクトホールＣｂが形成されたサブ画素の第２領域Ｒｂとに区分けしている。また、図１１では、コンタクトホールＣの周長さ及び面積を対比するために、コンタクトホールＣａ及びＣｂを並べで図示している。
　表示領域５０の貫通孔Ｈに沿う内周に沿って配置するサブ画素Ｐ及び表示領域５０の外周に沿って配置するサブ画素ＰのコンタクトホールＣｂの平面視での周長さは、図５、図６及び図１１に示すように、表示領域５０の内部に配置するサブ画素ＰのコンタクトホールＣａの平面視での周長さよりも短くなっている。これにより、基板端面の樹脂基板１０及びベースコート膜１１の界面から浸入し、ベースコート膜１１及び第１半導体層１２ａを越えて浸入する水分が相対的に周長さの短いコンタクトホールＣｂで絞られて、コンタクトホールＣａ及びＣｂを介して第２半導体層１７ａに到達する水分量を揃えることができる。なお、図７及び図８において、白抜きの矢印の幅は、透過する水分量を示している。ここで、コンタクトホールＣａ及びＣｂが形成された第１ゲート絶縁膜１３及び第１層間絶縁膜１５の積層膜の壁面は、図７及び図８に示すように、順テーパー状に傾斜しているので、コンタクトホールＣａ及びＣｂの平面視での周長さとは、第１ゲート絶縁膜１３及び第１層間絶縁膜１５の積層膜の上面側の（相対的に長い）外周長さではなく、その下面側の（相対的に短い）内周長さのことである。
　表示領域５０の貫通孔Ｈに沿う内周に沿って配置するサブ画素Ｐ及び表示領域５０の外周に沿って配置するサブ画素ＰのコンタクトホールＣｂの平面視での面積は、図５、図６及び図１１に示すように、表示領域５０の内部に配置するサブ画素ＰのコンタクトホールＣａの平面視での面積と同じになっている。これにより、コンタクトホールＣａを介して電気的に接続される第１半導体層１２ａ（の第１導体領域１２ａａ）及び導電層１６ａの電気抵抗と、コンタクトホールＣｂを介して電気的に接続される第１半導体層１２ａ（の第１導体領域１２ａａ）及び導電層１６ａの電気抵抗とを揃えることができる。ここで、コンタクトホールＣａ及びＣｂが形成された第１ゲート絶縁膜１３及び第１層間絶縁膜１５の積層膜の壁面は、図５及び図６に示すように、順テーパー状に傾斜しているので、コンタクトホールＣａ及びＣｂの平面視での面積とは、第１ゲート絶縁膜１３及び第１層間絶縁膜１５の積層膜の上面側の（相対的に広い）外周面積ではなく、その下面側の（相対的に狭い）内周面積のことである。
　なお、本実施形態では、平面視で正方形状に設けられたコンタクトホールＣａ及び平面視で円形状に設けられたコンタクトホールＣｂの組み合わせを例示したが、図１２～図１７に示すような組み合わせであってもよい。
　具体的に図１２は、平面視で正三角形状に設けられたコンタクトホールＣａａ及び平面視で円形状に設けられたコンタクトホールＣｂの組み合わせである。
　また、図１３は、平面視で四方星形の形状に設けられたコンタクトホールＣａｂ及び平面視で円形状に設けられたコンタクトホールＣｂの組み合わせである。
　また、図１４は、平面視で長方形状に設けられたコンタクトホールＣａｃ及び平面視で円形状に設けられたコンタクトホールＣｂの組み合わせである。
　また、図１５は、平面視で正六角形状に設けられたコンタクトホールＣａｄ及び平面視で円形状に設けられたコンタクトホールＣｂの組み合わせである。ここで、図１２、図１３、図１４及び図１５の組み合わせでは、コンタクトホールＣｂの平面視での周長さがコンタクトホールＣａａ、Ｃａｂ、Ｃａｃ及びＣａｄの平面視での周長さよりも短くなっていると共に、コンタクトホールＣｂの平面視での面積がコンタクトホールＣａａ、Ｃａｂ、Ｃａｃ及びＣａｄの平面視での面積と等しくなっている。
　また、図１６は、平面視で相対的に小さい円形状に設けられた４つコンタクトホールＣａｅ及び平面視で相対的に大きい円形状に設けられたコンタクトホールＣｂの組み合わせである。ここで、図１６の組み合わせでは、コンタクトホールＣｂの平面視での周長さが４つのコンタクトホールＣａｅの平面視での周長さの合計よりも短くなっていると共に、コンタクトホールＣｂの平面視での面積が４つのコンタクトホールＣａｅの平面視での面積の合計と等しくなっている。
　また、図１７は、平面視で相対的に大きい円形状に設けられたコンタクトホールＣａｆ及び平面視で相対的に小さい円形状に設けられたコンタクトホールＣｂの組み合わせである。ここで、図１７の組み合わせでは、コンタクトホールＣｂの平面視での周長さがコンタクトホールＣａｆの平面視での周長さよりも短くなっている。なお、図１７の組み合わせでは、コンタクトホールＣａｆ及びＣｂを介して第２半導体層１７ａに到達する水分量を揃えるだけで、コンタクトホールＣａｆを介する電気抵抗とコンタクトホールＣｂを介する電気抵抗とを特に揃えない構成を例示している。
　平坦化膜２２は、表示領域５０において、平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ（spin on glass）材料等により構成されている。
　有機ＥＬ素子層４０は、図４に示すように、複数のサブ画素Ｐに対応して、マトリクス状に配列するように複数の発光素子として設けられた複数の有機ＥＬ素子３５（図２参照）と、各有機ＥＬ素子３５の第１電極３１の周端部を覆うように全てのサブ画素Ｐに共通して格子状に設けられたエッジカバー３２とを備えている。
　有機ＥＬ素子３５は、図４に示すように、各サブ画素Ｐにおいて、ＴＦＴ層３０の平坦化膜２２上に設けられた第１電極３１と、第１電極３１上に設けられた有機ＥＬ層３３と、有機ＥＬ層３３上に設けられた第２電極３４とを備えている。
　第１電極３１は、平坦化膜２２に形成されたコンタクトホールを介して、各サブ画素Ｐの発光制御用ＴＦＴ９ｆの第２端子電極２１ｂに電気的に接続されている。また、第１電極３１は、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１は、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　有機ＥＬ層３３は、図１８に示すように、第１電極３１上に順に積層された正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１と有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１から有機ＥＬ層３３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１から有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極３１及び第２電極３４による電圧印加の際に、第１電極３１及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、図４に示すように、各有機ＥＬ層３３及びエッジカバー３２を覆うように全てのサブ画素Ｐに共通して設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。また、第２電極３４は、図２に示すように、ローレベル電源線ＥＬＶＳＳに電気的に接続されている。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　エッジカバー３２は、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ材料等により構成されている。
　封止膜４５は、図４に示すように、第２電極３４を覆うように設けられ、第２電極３４上に順に積層された第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３を備え、有機ＥＬ素子３５の有機ＥＬ層３３を水分や酸素から保護する機能を有している。
　第１無機封止膜４１及び第２無機封止膜４３は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。
　有機封止膜４２は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
　また、有機ＥＬ表示装置１００は、表示領域５０の額縁領域において、表示領域５０を囲むように枠状に設けられた第１外側堰き止め壁と、その第１外側堰き止め壁の周囲に枠状に設けられた第２外側堰き止め壁とを備えている。ここで、第１外側堰き止め壁及び第２外側堰き止め壁は、例えば、平坦化膜２２と同一材料により同一層に形成された下側樹脂層と、その下側樹脂層上に設けられ、エッジカバー３２と同一材料により同一層に形成された上側樹脂層とをそれぞれ備えている。なお、第１外側堰き止め壁は、封止膜４５の有機封止膜４２の外周端部に重なるように設けられ、有機封止膜４２となるインクの拡がりを抑制するように構成されている。
　また、有機ＥＬ表示装置１００は、表示領域５０の内部の非表示領域５１において、貫通孔Ｈを囲むように環状に設けられた第１内側堰き止め壁と、その第１内側堰き止め壁の周囲に環状に設けられた第２内側堰き止め壁とを備えている。ここで、第１内側堰き止め壁及び第２内側堰き止め壁は、例えば、平坦化膜２２と同一材料により同一層に形成された下側樹脂層と、その下側樹脂層上に設けられ、エッジカバー３２と同一材料により同一層に形成された上側樹脂層とをそれぞれ備えている。なお、第１内側堰き止め壁は、封止膜４５の有機封止膜４２の内周端部に重なるように設けられ、有機封止膜４２となるインクの拡がりを抑制するように構成されている。
　次に、上記構成の有機ＥＬ表示装置１００の動作について説明する。
　＜周辺回路の動作＞
　表示制御回路１５０は、図１に示すように、外部から送られる入力画像信号ＤＩＮ及びタイミング信号群（水平同期信号、垂直同期信号等）ＴＧを受け取り、デジタル映像信号ＤＶ、ゲートドライバ６０の動作を制御するゲート制御信号ＧＣＴＬ、エミッションドライバ７０の動作を制御するエミッションドライバ制御信号ＥＭＣＴＬ、及びソースドライバ８０の動作を制御するソース制御信号ＳＣＴＬを出力する。ここで、ゲート制御信号ＧＣＴＬには、ゲートスタートパルス信号、ゲートクロック信号等が含まれる。また、エミッションドライバ制御信号ＥＭＣＴＬには、エミッションスタートパルス信号、エミッションクロック信号等が含まれる。また、ソース制御信号ＳＣＴＬには、ソーススタートパルス信号、ソースクロック信号、ラッチストローブ信号等が含まれる。
　ゲートドライバ６０は、第１走査信号線ＰＳ（１）～ＰＳ（ｉ）及び２走査信号線ＮＳ（０）～ＮＳ（ｉ）に電気的に接続されている。そして、ゲートドライバ６０は、表示制御回路１５０から出力されたゲート制御信号ＧＣＴＬに基づいて、第１走査信号線ＰＳ（１）～ＰＳ（ｉ）に第１走査信号を印加し、第２走査信号線ＮＳ（０）～ＮＳ（ｉ）に第２走査信号を印加する。
　エミッションドライバ７０は、発光制御線ＥＭ（１）～ＥＭ（ｉ）に電気的に接続されている。そして、エミッションドライバ７０は、表示制御回路１５０から出力されたエミッションドライバ制御信号ＥＭＣＴＬに基づいて、発光制御線ＥＭ（１）～ＥＭ（ｉ）に発光制御信号を印加する。
　ソースドライバ８０は、図示しないｊビットのシフトレジスタ、サンプリング回路、ラッチ回路、及びｊ個のＤ／Ａコンバータ等を含んでいる。ここで、シフトレジスタは、縦続接続されたｊ個のレジスタを有し、ソースクロック信号に基づき、初段のレジスタに供給されるソーススタートパルス信号のパルスを入力端から出力端へと順次に転送し、そのパルスの転送に応じて、各段のレジスタからサンプリングパルスが出力される。そして、サンプリング回路は、そのサンプリングパルスに基づいて、デジタル映像信号ＤＶを記憶する。そして、ラッチ回路は、サンプリング回路に記憶された１行分のデジタル映像信号ＤＶをラッチストローブ信号に従って取り込んで保持する。そして、Ｄ／Ａコンバータは、各データ信号線Ｄ（１）～Ｄ（ｊ）に対応するように設けられ、ラッチ回路に保持されたデジタル映像信号ＤＶをアナログ電圧に変換し、その変換されたアナログ電圧を、データ信号（データ電圧）として全てのデータ信号線Ｄ（１）～Ｄ（ｊ）に一斉に印加する。
　以上のようにして、データ信号線Ｄ（１）～Ｄ（ｊ）にデータ信号が印加され、第１走査信号線ＰＳ（１）～ＰＳ（ｉ）に第１走査信号が印加され、第２走査信号線ＮＳ（０）～ＮＳ（ｉ）に第２走査信号が印加され、発光制御線ＥＭ（１）～ＥＭ（ｉ）に発光制御信号が印加されることによって、入力画像信号ＤＩＮに基づく画像が表示領域５０に表示される。
　＜画素回路の動作＞
　以下に、図１９のタイミングチャートを用いて、本実施形態の有機ＥＬ表示装置１００の画素回路の動作について説明する。なお、この画素回路の動作は、１例であって、これには限定されない。
　まず、時刻ｔ０１以前には、第１走査信号ＰＳ（ｎ）は、ハイレベルとなっており、第２走査信号ＮＳ（ｎ－１）、第２走査信号ＮＳ（ｎ）、及び発光制御信号ＥＭ（ｎ）は、ローレベルとなっている。このとき、電源供給制御ＴＦＴ９ｅ及び発光制御ＴＦＴ９ｆは、オン状態となっていて、陽極放電ＴＦＴ９ｇは、オフ状態となっている。したがって、時刻ｔ０１以前では、キャパシタ９ｈの充電電圧に応じた駆動電流が有機ＥＬ素子３５に供給され、その駆動電流の大きさに応じて有機ＥＬ素子３５が発光している。
　時刻ｔ０１になると、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化することにより、電源供給制御ＴＦＴ９ｅ及び発光制御ＴＦＴ９ｆがオフ状態となる。その結果、有機ＥＬ素子３５への駆動電流の供給が遮断され、有機ＥＬ素子３５は、消灯状態となる。また、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化することによって、陽極放電ＴＦＴ９ｇは、オン状態となる。これにより、有機ＥＬ素子３５の第１電極３１の電圧が初期化電圧Ｖｉｎｉに基づいて初期化される。
　時刻ｔ０２になると、第２走査信号ＮＳ（ｎ－１）がローレベルからハイレベルに変化することにより、初期化ＴＦＴ９ａがオン状態となる。その結果、駆動ＴＦＴ９ｄのゲート電圧が初期化される。すなわち、駆動ＴＦＴ９ｄのゲート電圧が初期化電圧Ｖｉｎｉに等しくなる。
　時刻ｔ０３になると、第２走査信号ＮＳ（ｎ－１）がハイレベルからローレベルに変化することにより、初期化ＴＦＴ９ａがオフ状態となる。また、時刻ｔ０３では、第２走査信号ＮＳ（ｎ）がローレベルからハイレベルに変化する。これにより、閾値電圧補償ＴＦＴ９ｂは、オン状態となる。
　時刻ｔ０４になると、第１走査信号ＰＳ（ｎ）がハイレベルからローレベルに変化することにより、書込制御ＴＦＴ９ｃがオン状態となる。ここで、閾値電圧補償ＴＦＴ９ｂが時刻ｔ０３にオン状態となっているので、時刻ｔ０４に書込制御ＴＦＴ９ｃがオン状態となることにより、書込制御ＴＦＴ９ｃ、駆動ＴＦＴ９ｄ及び閾値電圧補償ＴＦＴ９ｂを介して、データ信号Ｄ（ｍ）がキャパシタ９ｈの第２容量電極に入力される。これにより、キャパシタ９ｈは、充電される。
　時刻ｔ０５になると、第１走査信号ＰＳ（ｎ）がローレベルからハイレベルに変化することにより、書込制御ＴＦＴ９ｃがオフ状態となる。
　時刻ｔ０６になると、第２走査信号ＮＳ（ｎ）がハイレベルからローレベルに変化することにより、閾値電圧補償ＴＦＴ９ｂがオフ状態となる。
　時刻ｔ０７になると、発光制御信号ＥＭ（ｎ）がハイレベルからローレベルに変化することにより、陽極放電ＴＦＴ９ｇがオフ状態となると共に電源供給制御ＴＦＴ９ｅ及び発光制御ＴＦＴ９ｆがオン状態となる。これにより、キャパシタ９ｈの充電電圧に応じた駆動電流が有機ＥＬ素子３５に供給され、その結果、その駆動電流の大きさに応じて有機ＥＬ素子３５が発光する。
　このようにして、有機ＥＬ表示装置１００では、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　次に、本実施形態の有機ＥＬ表示装置１００の製造方法について説明する。なお、有機ＥＬ表示装置１００の製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子層形成工程、封止膜形成工程及び貫通孔形成工程を備える。
　＜ＴＦＴ層形成工程＞
　まず、例えば、ガラス基板上に形成した樹脂基板１０上に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、酸化シリコン膜（厚さ５００ｎｍ程度）、窒化シリコン膜（厚さ６０ｎｍ程度）及び酸化シリコン膜（厚さ３００ｎｍ程度）を成膜することにより、ベースコート膜１１を形成する。
　続いて、ベースコート膜１１が形成された基板表面に、例えば、プラズマＣＶＤ法により、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜し、そのアモルファスシリコン膜をレーザーアニール等により結晶化してポリシリコンからなる第１半導体膜を形成した後に、その第１半導体膜をパターニングして、第１半導体層１２ａ等を形成する。
　その後、第１半導体層１２ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ１００ｎｍ程度）を成膜することにより、第１ゲート絶縁膜１３を形成する。
　さらに、第１ゲート絶縁膜１３が形成された基板表面に、例えば、スパッタリング法により、モリブデン膜（厚さ２５０ｎｍ程度）等を成膜して第１金属膜を形成した後に、その第１金属膜をパターニングして、第１ゲート電極１４ａ、第１走査信号線１４ｇ、発光制御線１４ｅ、初期化電源線１４ｉ等を形成する。
　続いて、第１ゲート電極１４ａをマスクとして、不純物イオンをドーピングすることにより、第１半導体層１２ａの一部を導体化して、第１半導体層１２ａに第１導体領域１２ａａ、第２導体領域１２ａｂ及び第１チャネル領域１２ａｃを形成する。
　その後、第１導体領域１２ａａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ２００ｎｍ程度）の単層膜、又は窒化シリコン膜（厚さ１５０ｎｍ程度）と酸化シリコン膜（厚さ５０ｎｍ程度）とを順に積層した積層膜を成膜することにより、第１層間絶縁膜１５を形成した後に、第１ゲート絶縁膜１３及び第１層間絶縁膜１５の積層膜をパターニングして、コンタクトホールＣを形成する。
　さらに、コンタクトホールＣが形成された基板表面に、例えば、スパッタリング法により、モリブデン膜（厚さ２５０ｎｍ程度）等を成膜して第２金属膜を形成した後に、その第２金属膜をパターニングして、導電層１６ａ及び１６ｂ等を形成する。
　続いて、導電層１６ａ等が形成された基板表面に、例えば、スパッタリング法により、ＩｎＧａＺｎＯ４（厚さ３０ｎｍ程度）等を成膜して酸化物半導体からなる第２半導体膜を形成した後に、その第２半導体膜をパターニングすることにより、第２半導体層１７ａ等を形成する。
　その後、第２半導体層１７ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ１００ｎｍ程度）を成膜した後に、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ４００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜して第３金属膜を形成し、酸化シリコン膜及び第３金属膜の積層膜をパターニングすることにより、第２ゲート絶縁膜１８、第２ゲート電極１９ａ及び第２走査信号線１９ｈ等を形成する。
　続いて、第２ゲート電極１９ａ等が形成された基板表面に、例えば、プラズマＣＶＤ法により、酸化シリコン膜（厚さ５００ｎｍ程度）等を成膜することにより、第２層間絶縁膜２０を形成する。なお、第２層間絶縁膜２０を形成した後の熱処理により、第２半導体層１７ａの一部を導体化して、第２半導体層１７ａに第３導体領域１７ａａ、第４導体領域１７ａｂ及び第２チャネル領域１７ａｃが形成される。
　その後、第２層間絶縁膜２０が形成された基板表面において、第１ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜２０を適宜パターニングすることにより、コンタクトホールを形成した後に、例えば、スパッタリング法により、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ４００ｎｍ程度）及びチタン膜（厚さ５０ｎｍ程度）等を順に成膜して第４金属膜を形成し、その第４金属膜をパターニングして、第１端子電極２１ａ、第２端子電極２１ｂ、第３端子電極２１ｃ、第４端子電極２１ｄ、データ信号線２１ｇ、ハイレベル電源線２１ｈ等を形成する。
　最後に、第１端子電極２１ａ等が形成された基板表面に、例えば、スピンコート法やスリットコート法により、ポリイミド系の感光性樹脂膜（厚さ２μｍ程度）を塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、平坦化膜２２を形成する。
　以上のようにして、ＴＦＴ層３０を形成することができる。
　＜有機ＥＬ素子層形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層３０の平坦化膜２２上に、周知の方法を用いて、第１電極３１、エッジカバー３２、有機ＥＬ層３３及び第２電極３４を形成して、有機ＥＬ素子層４０を形成する。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層４０が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第１無機封止膜４１を形成する。
　続いて、第１無機封止膜４１が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜４２を形成する。
　その後、有機封止膜４２が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜４３を形成することにより、封止膜４５を形成する。
　最後に、封止膜４５が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板１０のガラス基板側からレーザー光を照射することにより、樹脂基板１０の下面からガラス基板を剥離させ、ガラス基板を剥離させた樹脂基板１０の下面に保護シート（不図示）を貼付する。
　＜貫通孔形成工程＞
　上記封止膜形成工程でガラス基板を剥離させた樹脂基板１０の非表示領域５１において、例えば、レーザー光を環状に走査しながら照射することにより、貫通孔Ｈを形成する。その後、貫通孔Ｈが形成された有機ＥＬ表示装置１００を、例えば、筐体の内部に固定する際に、貫通孔Ｈの裏面側にカメラや指紋センサー等の電子部品５５が配置するように、電子部品５５を設置する。
　以上のようにして、本実施形態の有機ＥＬ表示装置１００を製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置１００によれば、表示領域５０の貫通孔Ｈに沿う内周に沿って配置するサブ画素Ｐ及び表示領域５０の外周に沿って配置するサブ画素ＰのコンタクトホールＣｂの平面視での周長さが表示領域５０の内部に配置するサブ画素ＰのコンタクトホールＣａの平面視での周長さよりも短くなっている。そのため、基板端面の樹脂基板１０及びベースコート膜１１の界面から浸入し、ベースコート膜１１及び第１半導体層１２ａを越えて浸入する水分が相対的に周長さの短いコンタクトホールＣｂで絞られるので、コンタクトホールＣａ及びＣｂを介して第２半導体層１７ａに到達する水分量を揃えることができる。これにより、各サブ画素Ｐの酸化物半導体を用いた閾値電圧補償ＴＦＴ９ｂの水分による特性低下の差異が表示領域５０内で小さくなり、表示領域５０における発光むらの発生を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置１００によれば、表示領域５０の貫通孔Ｈに沿う内周に沿って配置するサブ画素Ｐ及び表示領域５０の外周に沿って配置するサブ画素ＰのコンタクトホールＣｂの平面視での面積が表示領域５０の内部に配置するサブ画素ＰのコンタクトホールＣａの平面視での面積と同じになっている。これにより、コンタクトホールＣａを介して電気的に接続される第１半導体層１２ａの第１導体領域１２ａａ及び導電層１６ａの間の電気抵抗と、コンタクトホールＣｂを介して電気的に接続される第１半導体層１２ａの第１導体領域１２ａａ及び導電層１６ａの間の電気抵抗とを揃えることができる。
　《第２の実施形態》
　図２０～図２２は、本発明に係る表示装置の第２の実施形態を示している。ここで、図２０は、本実施形態の有機ＥＬ表示装置の表示領域５０ａにおける形状の異なるコンタクトホールの形状毎の区分けを模式的に示す平面図である。また、図２１は、本実施形態の第１の変形例において、表示領域５０ｂにおける形状の異なるコンタクトホールの形状毎の区分けを模式的に示す平面図である。また、図２２は、本実施形態の第２の変形例において、表示領域５０ｃにおける形状の異なるコンタクトホールの形状毎の区分けを模式的に示す平面図である。なお、以下の実施形態において、図１～図１９と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、各サブ画素ＰのコンタクトホールＣの周長さが表示領域５０内の領域毎に２段階で異なるように設けられた有機ＥＬ表示装置１００を例示したが、本実施形態では、各サブ画素ＰのコンタクトホールＣの周長さが表示領域５０ａ内の領域毎に３段階で異なるように設けられた有機ＥＬ表示装置を例示する。
　本実施形態の有機ＥＬ表示装置は、画像表示を行う表示領域５０ａと、表示領域５０ａの周囲の額縁領域に設けられたゲートドライバ６０（図１参照）、エミッションドライバ７０（図１参照）及びソースドライバ８０（図１参照）とを備えている。なお、本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置１００と同様に、樹脂基板１０と、樹脂基板１０上に設けられたＴＦＴ層３０と、ＴＦＴ層３０上に発光素子層として設けられた有機ＥＬ素子層４０と、有機ＥＬ素子層４０上に設けられた封止膜４５とを備えている。
　表示領域５０ａには、上記第１の実施形態の表示領域５０と同様に、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域５０ａでは、上記第１の実施形態の表示領域５０と同様に、例えば、赤色の表示を行うための赤色発光領域Ｅｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｅｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｅｂを有するサブ画素Ｐが互いに隣り合うように設けられている。ここで、表示領域５０ａでは、上記第１の実施形態の表示領域５０と同様に、例えば、赤色発光領域Ｅｒ、緑色発光領域Ｅｇ及び青色発光領域Ｅｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。また、表示領域５０ａは、図２０に示すように、角部が円弧状になった略矩形状に設けられているものの、角部が直角状に設けられていてもよい。また、表示領域５０ａの内部には、表示領域５０ａの縁部に沿って島状の非表示領域５１（図９参照）が設けられ、非表示領域５１には、図２０に示すように、電子部品５５を裏面側に設置するために、樹脂基板１０の厚さ方向に貫通する貫通孔Ｈが設けられている。
　表示領域５０ａは、図２０に示すように、その内部に配置する第１領域Ｒａと、貫通孔Ｈと離間するその外周に沿って配置する部分及びその内周の縁部と反対側（図中の左側）に沿って配置する部分からなる第２領域Ｒｂと、その外周及び内周の間に配置する第３領域Ｒｃとを備えている。ここで、表示領域５０ａでは、第１領域Ｒａ、第２領域Ｒｂ及び第３領域Ｒｃの順で水分が浸入し難いので、第２領域Ｒｂに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さは、第３領域Ｒｃに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さよりも長く、第１領域Ｒａに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さよりも短くなっている。また、第１領域Ｒａに配置するサブ画素ＰのコンタクトホールＣの平面視での面積、第２領域Ｒｂに配置するサブ画素ＰのコンタクトホールＣの平面視での面積、及び第３領域Ｒｃに配置するサブ画素ＰのコンタクトホールＣの平面視での面積は、互いに等しくなっている。なお、上記第１の実施形態で説明したコンタクトホールＣの具体的な形状では、平面視での周長さの大小関係がＣａｂ＞Ｃａｃ＞Ｃａａ＞Ｃａ＞Ｃａｄ＞Ｃｂとなり、平面視での面積の大小関係がＣａ＝Ｃａａ＝Ｃａｂ＝Ｃａｃ＝Ｃａｄ＝Ｃｂとなっている。そのため、例えば、第１領域Ｒａに配置するサブ画素ＰのコンタクトホールＣがコンタクトホールＣａｂであり、第２領域Ｒａに配置するサブ画素ＰのコンタクトホールＣがコンタクトホールＣａであり、第３領域Ｒｃに配置するサブ画素ＰのコンタクトホールＣがコンタクトホールＣｂである組み合わせが１例として挙げられる。
　また、本実施形態の有機ＥＬ表示装置は、画像表示を行う表示領域５０ｂと、表示領域５０ｂの周囲の額縁領域に設けられたゲートドライバ６０（図１参照）、エミッションドライバ７０（図１参照）及びソースドライバ８０（図１参照）とを備えていてもよい。
　表示領域５０ｂには、上記第１の実施形態の表示領域５０と同様に、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域５０ｂでは、上記第１の実施形態の表示領域５０と同様に、例えば、赤色の表示を行うための赤色発光領域Ｅｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｅｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｅｂを有するサブ画素Ｐが互いに隣り合うように設けられている。ここで、表示領域５０ｂでは、上記第１の実施形態の表示領域５０と同様に、例えば、赤色発光領域Ｅｒ、緑色発光領域Ｅｇ及び青色発光領域Ｅｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。また、表示領域５０ｂは、図２１に示すように、角部が円弧状になった略矩形状に設けられているものの、角部が直角状に設けられていてもよい。また、表示領域５０ｂの縁部には、図２１に示すように、電子部品５５を裏面側に設置するために、樹脂基板１０の厚さ方向に貫通して平面視で側方に開口する切り欠き部Ｎが設けられている。
　表示領域５０ｂは、図２１に示すように、その内部に配置する第１領域Ｒａと、切り欠き部Ｎと離間するその周囲に沿って配置する部分及び切り欠き部Ｎの閉口側（図中の左側）に沿って配置する部分からなる第２領域Ｒｂと、切り欠き部Ｎの開口側（図中の右側）に沿って配置する第３領域Ｒｃとを備えている。ここで、表示領域５０ｂでは、第１領域Ｒａ、第２領域Ｒｂ及び第３領域Ｒｃの順で水分が浸入し難いので、第２領域Ｒｂに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さは、表示領域５０ａと同様に、第３領域Ｒｃに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さよりも長く、第１領域Ｒａに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さよりも短くなっている。また、第１領域Ｒａに配置するサブ画素ＰのコンタクトホールＣの平面視での面積、第２領域Ｒｂに配置するサブ画素ＰのコンタクトホールＣの平面視での面積、及び第３領域Ｒｃに配置するサブ画素ＰのコンタクトホールＣの平面視での面積は、表示領域５０ａと同様に、互いに等しくなっている。
　また、本実施形態の有機ＥＬ表示装置は、画像表示を行う表示領域５０ｃと、表示領域５０ｃの周囲の額縁領域に設けられたゲートドライバ６０（図１参照）、エミッションドライバ７０（図１参照）及びソースドライバ８０（図１参照）とを備えていてもよい。
　表示領域５０ｃには、上記第１の実施形態の表示領域５０と同様に、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域５０ｃでは、上記第１の実施形態の表示領域５０と同様に、例えば、赤色の表示を行うための赤色発光領域Ｅｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｅｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｅｂを有するサブ画素Ｐが互いに隣り合うように設けられている。ここで、表示領域５０ｃでは、上記第１の実施形態の表示領域５０と同様に、例えば、赤色発光領域Ｅｒ、緑色発光領域Ｅｇ及び青色発光領域Ｅｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　表示領域５０ｃの輪郭は、図２２に示すように、直線状に延びる直線部Ｌと、直線部Ｌの両端に連結された３つの円弧を含む曲線部Ａとを備え、いわゆる、フリーフォームディスプレイの輪郭になっている。そして、表示領域５０ｃは、その内部に配置する第１領域Ｒａと、直線部Ｌに沿って離間する第２領域Ｒｂと、曲線部Ａに沿って配置する第３領域Ｒｃとを備えている。ここで、表示領域５０ｃでは、第１領域Ｒａ、第２領域Ｒｂ及び第３領域Ｒｃの順で水分が浸入し難いので、第２領域Ｒｂに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さは、表示領域５０ａと同様に、第３領域Ｒｃに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さよりも長く、第１領域Ｒａに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さよりも短くなっている。また、第１領域Ｒａに配置するサブ画素ＰのコンタクトホールＣの平面視での面積、第２領域Ｒｂに配置するサブ画素ＰのコンタクトホールＣの平面視での面積、及び第３領域Ｒｃに配置するサブ画素ＰのコンタクトホールＣの平面視での面積は、表示領域５０ａと同様に、互いに等しくなっている。
　また、上記構成の表示領域５０ａ、５０ｂ又は５０ｃを備えた有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置１００の動作と同様に、各サブ画素Ｐにおいて、有機ＥＬ素子３５が駆動電流に応じた輝度で発光して、画像表示が行われる。
　本実施形態の有機ＥＬ表示装置は、上記第１の実施形態の有機ＥＬ表示装置１００の製造方法のＴＦＴ層形成工程において、コンタクトホールＣの形状を２種類から３種類に変更することにより、製造することができる。
　以上説明したように、本実施形態の表示領域５０ａ、５０ｂ又は５０ｃを備えた有機ＥＬ表示装置によれば、第１領域Ｒａ、第２領域Ｒｂ及び第３領域Ｒｃの順で水分が浸入し難いので、第２領域Ｒｂに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さは、第３領域Ｒｃに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さよりも長く、第１領域Ｒａに配置するサブ画素ＰのコンタクトホールＣの平面視での周長さよりも短くなっている。そのため、第１領域Ｒａ、第２領域Ｒｂ及び第３領域Ｒｃに配置するサブ画素Ｐの閾値電圧補償ＴＦＴ９ｂにおいて、コンタクトホールＣを介して第２半導体層１７ａに到達する水分量を揃えることができる。これにより、各サブ画素Ｐの酸化物半導体を用いた閾値電圧補償ＴＦＴ９ｂの水分による特性低下の差異が表示領域５０ａ、５０ｂ又は５０ｃ内で小さくなり、表示領域５０ａ、５０ｂ又は５０ｃにおける発光むらの発生を抑制することができる。
　また、本実施形態の表示領域５０ａ、５０ｂ又は５０ｃを備えた有機ＥＬ表示装置によれば、第１領域Ｒａに配置するサブ画素ＰのコンタクトホールＣの平面視での面積、第２領域Ｒｂに配置するサブ画素ＰのコンタクトホールＣの平面視での面積、及び第３領域Ｒｃに配置するサブ画素ＰのコンタクトホールＣの平面視での面積は、互いに等しくなっている。これにより、コンタクトホールＣを介して電気的に接続される第１半導体層１２ａの第１導体領域１２ａａ及び導電層１６ａの間の電気抵抗を、第１領域Ｒａ、第２領域Ｒｂ及び第３領域Ｒｃにおいて、揃えることができる。
　《その他の実施形態》
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができ、例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ａ　　　　　曲線部
Ｃ，Ｃａ，Ｃａａ，Ｃａｂ，Ｃａｃ，Ｃａｄ，Ｃａｅ，Ｃａｆ，Ｃｂ　　コンタクトホール
Ｈ　　　　　貫通孔
Ｌ　　　　　直線部
Ｎ　　　　　切り欠き部
９ｂ　　　　閾値電圧補償ＴＦＴ（閾値電圧補償薄膜トランジスタ、第２薄膜トランジスタ）
９ｄ　　　　駆動ＴＦＴ（駆動薄膜トランジスタ、第１薄膜トランジスタ）
１０　　　　樹脂基板
１１　　　　ベースコート膜（第１無機絶縁膜）
１２ａ　　　第１半導体層
１２ａａ　　第１導体領域
１２ａｂ　　第２導体領域
１２ａｃ　　第１チャネル領域
１３　　　　第１ゲート絶縁膜（第２無機絶縁膜）
１４ａ　　　第１ゲート電極
１５　　　　第１層間絶縁膜（第３無機絶縁膜）
１６ａ　　　導電層
１７ａ　　　第２半導体層
１７ａａ　　第３導体領域
１７ａｂ　　第４導体領域
１７ａｃ　　第２チャネル領域
１８　　　　第２ゲート絶縁膜（第４無機絶縁膜）
１９ａ　　　第２ゲート電極
３０　　　　ＴＦＴ層（薄膜トランジスタ層）
３５　　　　有機ＥＬ素子（有機エレクトロルミネッセンス素子、発光素子）
４０　　　　有機ＥＬ素子層（発光素子層）
４５　　　　封止膜
５０　　　　表示領域
５１　　　　非表示領域
１００　　　有機ＥＬ表示装置

Claims (14)

  1. 　樹脂基板と、
    　上記樹脂基板上に設けられ、第１無機絶縁膜、ポリシリコンからなる第１半導体膜、第２無機絶縁膜、第１金属膜、第３無機絶縁膜、第２金属膜、酸化物半導体からなる第２半導体膜、第４無機絶縁膜及び第３金属膜が順に積層された薄膜トランジスタ層とを備え、
    　上記薄膜トランジスタ層には、上記第１半導体膜により形成された第１半導体層を有する第１薄膜トランジスタ、及び上記第２半導体膜により形成された第２半導体層を有する第２薄膜トランジスタが表示領域を構成するサブ画素毎に少なくとも１つずつ設けられ、
    　上記第１薄膜トランジスタは、互いに離間するように第１導体領域及び第２導体領域が規定されて該第１導体領域及び該第２導体領域の間に第１チャネル領域が規定された上記第１半導体層と、上記第２無機絶縁膜を介して上記第１チャネル領域に重なるように上記第１金属膜により設けられた第１ゲート電極とを備え、
    　上記第２薄膜トランジスタは、互いに離間するように第３導体領域及び第４導体領域が規定されて該第３導体領域及び該第４導体領域の間に第２チャネル領域が規定された上記第２半導体層と、上記第４無機絶縁膜を介して上記第２チャネル領域に重なるように上記第３金属膜により設けられた第２ゲート電極とを備え、
    　上記各サブ画素において、上記第１導体領域及び上記第３導体領域が電気的に接続された部分では、該第１導体領域及び該第３導体領域が上記第２無機絶縁膜及び上記第３無機絶縁膜に形成されたコンタクトホールと該コンタクトホールを覆うように設けられて上記第２金属膜に形成された導電層とを介して電気的に接続された表示装置であって、
    　上記表示領域の周囲に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さは、上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での周長さよりも短くなっていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記表示領域の周囲に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積は、上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での面積と同じになっていることを特徴とする表示装置。
  3. 　請求項１又は２に記載された表示装置において、
    　上記表示領域の内部には、島状の非表示領域が設けられ、
    　上記非表示領域には、上記樹脂基板の厚さ方向に貫通する貫通孔が形成され、
    　上記表示領域の上記貫通孔に沿う内周に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さは、上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での周長さよりも短く、上記表示領域の外周に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さと同じになっていることを特徴とする表示装置。
  4. 　請求項３に記載された表示装置において、
    　上記表示領域の上記内周に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積は、上記表示領域の上記外周に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積、及び上記表示領域の内側に配置する上記サブ画素の上記コンタクトホールの平面視での面積と同じになっていることを特徴とする表示装置。
  5. 　請求項１又は２に記載された表示装置において、
    　上記表示領域の内部には、該表示領域の縁部に沿って島状の非表示領域が設けられ、
    　上記非表示領域には、上記樹脂基板の厚さ方向に貫通する貫通孔が形成され、
    　上記表示領域の上記貫通孔に沿う内周の上記縁部と反対側に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さ、及び上記表示領域の上記貫通孔と離間する外周に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さは、上記表示領域の外周と上記内周との間に配置する上記サブ画素の上記コンタクトホールの平面視での周長さよりも長く、上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での周長さよりも短くなっていることを特徴とする表示装置。
  6. 　請求項５に記載された表示装置において、
    　上記表示領域の上記内周の上記縁部と反対側に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積、上記表示領域の上記貫通孔と離間する外周に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積、上記表示領域の外周と上記内周との間に配置する上記サブ画素の上記コンタクトホールの平面視での面積、及び上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での面積は、互いに同じになっていることを特徴とする表示装置。
  7. 　請求項１又は２に記載された表示装置において、
    　上記表示領域の縁部には、上記樹脂基板の厚さ方向に貫通して平面視で側方に開口する切り欠き部が設けられ、
    　上記表示領域の上記切り欠き部の閉口側に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さ、及び上記表示領域の上記切り欠き部と離間する周囲に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さは、上記表示領域の上記切り欠き部の開口側に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さよりも長く、上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での周長さよりも短くなっていることを特徴とする表示装置。
  8. 　請求項７に記載された表示装置において、
    　上記表示領域の上記切り欠き部の閉口側に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積、及び上記表示領域の上記切り欠き部と離間する周囲に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積は、上記表示領域の上記切り欠き部の開口側に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積、及び上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での面積は、互いに同じになっていることを特徴とする表示装置。
  9. 　請求項１又は２に記載された表示装置において、
    　上記表示領域の輪郭は、直線状に延びる直線部と、該直線部の両端に連結され、少なくとも１つの円弧を含む曲線部とを備え、
    　上記表示領域の上記直線部に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さは、上記表示領域の上記曲線部に沿って配置する上記サブ画素の上記コンタクトホールの平面視での周長さよりも長く、上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での周長さよりも短くなっていることを特徴とする表示装置。
  10. 　請求項９に記載された表示装置において、
    　上記表示領域の上記直線部に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積、上記表示領域の上記曲線部に沿って配置する上記サブ画素の上記コンタクトホールの平面視での面積、及び上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面視での面積は、互いに同じになっていることを特徴とする表示装置。
  11. 　請求項１又は２に記載された表示装置において、
    　上記表示領域の周囲に沿って配置する上記サブ画素の上記コンタクトホールの平面形状は、円形であり、上記表示領域の内部に配置する上記サブ画素の上記コンタクトホールの平面形状は、多角形であることを特徴とする表示装置。
  12. 　請求項１～１１の何れか１つに記載された表示装置において、
    　上記コンタクトホールを介して電気的に接続された上記第１導体領域を備えた上記第１薄膜トランジスタは、駆動薄膜トランジスタであり、
    　上記コンタクトホールを介して電気的に接続された上記第３導体領域を備えた上記第２薄膜トランジスタは、閾値電圧補償薄膜トランジスタであることを特徴とする表示装置。
  13. 　請求項１～１２の何れか１つに記載された表示装置において、
    　上記薄膜トランジスタ層上に設けられ、上記表示領域を構成する複数のサブ画素に対応して複数の発光素子が配列された発光素子層と、
    　上記発光素子層上に設けられた封止膜とを備えていることを特徴とする表示装置。
  14. 　請求項１３に記載された表示装置において、
    　上記各発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする表示装置。
PCT/JP2023/035919 2023-10-02 2023-10-02 表示装置 Pending WO2025074470A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/035919 WO2025074470A1 (ja) 2023-10-02 2023-10-02 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/035919 WO2025074470A1 (ja) 2023-10-02 2023-10-02 表示装置

Publications (1)

Publication Number Publication Date
WO2025074470A1 true WO2025074470A1 (ja) 2025-04-10

Family

ID=95284346

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/035919 Pending WO2025074470A1 (ja) 2023-10-02 2023-10-02 表示装置

Country Status (1)

Country Link
WO (1) WO2025074470A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015125295A (ja) * 2013-12-26 2015-07-06 株式会社ジャパンディスプレイ 表示装置
US20160126304A1 (en) * 2014-11-03 2016-05-05 Samsung Display Co., Ltd. Organic light-emitting diode display and manufacturing method thereof
US20170005156A1 (en) * 2015-07-03 2017-01-05 Samsung Display Co., Ltd. Organic light-emitting diode display
US20210242297A1 (en) * 2020-11-25 2021-08-05 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and display device
US20210367185A1 (en) * 2019-04-29 2021-11-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode display panel
WO2022208742A1 (ja) * 2021-03-31 2022-10-06 シャープディスプレイテクノロジー株式会社 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015125295A (ja) * 2013-12-26 2015-07-06 株式会社ジャパンディスプレイ 表示装置
US20160126304A1 (en) * 2014-11-03 2016-05-05 Samsung Display Co., Ltd. Organic light-emitting diode display and manufacturing method thereof
US20170005156A1 (en) * 2015-07-03 2017-01-05 Samsung Display Co., Ltd. Organic light-emitting diode display
US20210367185A1 (en) * 2019-04-29 2021-11-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode display panel
US20210242297A1 (en) * 2020-11-25 2021-08-05 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and display device
WO2022208742A1 (ja) * 2021-03-31 2022-10-06 シャープディスプレイテクノロジー株式会社 表示装置

Similar Documents

Publication Publication Date Title
JP7494383B2 (ja) 表示装置
US20240334741A1 (en) Display device
WO2025074470A1 (ja) 表示装置
JP7698800B2 (ja) 表示装置
JP7599056B2 (ja) 表示装置
US20250356803A1 (en) Display device
WO2024232043A1 (ja) 表示装置
WO2024154255A1 (ja) 表示装置
WO2024166389A1 (ja) 表示装置
WO2024154256A1 (ja) 表示装置
US20250048836A1 (en) Display device
US20240365604A1 (en) Display device
US20240276795A1 (en) Display device
US20240147789A1 (en) Display device
WO2024236797A1 (ja) 表示装置
US20250056883A1 (en) Display device and method for manufacturing same
US20240040836A1 (en) Display device and method for manufacturing same
US20240414940A1 (en) Display device
US20250234735A1 (en) Display device
US20250294964A1 (en) Display device
WO2024176386A1 (ja) 薄膜トランジスタ及び表示装置
WO2024247038A1 (ja) 表示装置
WO2025032676A1 (ja) 表示装置
WO2023021623A1 (ja) 表示装置及びその製造方法
WO2024127448A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23954685

Country of ref document: EP

Kind code of ref document: A1