[go: up one dir, main page]

WO2025062959A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2025062959A1
WO2025062959A1 PCT/JP2024/030363 JP2024030363W WO2025062959A1 WO 2025062959 A1 WO2025062959 A1 WO 2025062959A1 JP 2024030363 W JP2024030363 W JP 2024030363W WO 2025062959 A1 WO2025062959 A1 WO 2025062959A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase difference
control
primary
voltage
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/030363
Other languages
English (en)
French (fr)
Inventor
卓朗 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Publication of WO2025062959A1 publication Critical patent/WO2025062959A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • This disclosure relates to a power conversion device.
  • the power conversion device disclosed in Patent Document 1 includes a transformer, a primary side full bridge circuit, a secondary side full bridge circuit, and a control unit.
  • the transformer includes a primary side winding and a secondary side winding.
  • the primary side full bridge circuit includes a plurality of primary side switching elements.
  • the secondary side full bridge circuit includes a plurality of secondary side switching elements.
  • the control unit controls the primary side full bridge circuit so that three levels of primary side voltages are applied to the primary side winding.
  • the control unit controls the phase difference between the primary side voltage and the secondary side voltage, thereby achieving soft switching of the primary side switching elements and the secondary side switching elements.
  • This type of power conversion device can increase the power transmitted by making the phase of the primary voltage earlier than the phase of the secondary voltage, i.e., by changing from a lagging phase mode to a leading phase mode.
  • one of the primary and secondary voltages is a two-level voltage and the other is a three-level voltage, soft switching may not be possible near the same phase mode (near the switch between the light load mode and the heavy load mode).
  • the lagging phase mode is a load mode in which the three-level voltage rises from a low level to a middle level, and then the two-level voltage rises from a low level to a high level.
  • the leading phase mode is a load mode in which the two-level voltage rises from a low level to a high level, and then the three-level voltage rises from a low level to a middle level, or the three-level voltage rises from a middle level to a high level, and then the two-level voltage rises from a low level to a high level.
  • the power conversion device comprises a transformer section having a primary winding, a secondary winding, and a reactor connected to at least one of the primary winding or the secondary winding, a circuit connected to the primary winding, the primary side full bridge circuit having a plurality of primary side switching elements, a circuit connected to the secondary winding, the secondary side full bridge circuit having a plurality of secondary side switching elements, and a control section for controlling the plurality of primary side switching elements and the plurality of secondary side switching elements, wherein a condition for performing soft switching of the plurality of primary side switching elements is condition 1, a condition for performing soft switching of the plurality of secondary side switching elements is condition 2, and condition 1 is a condition in which when at least one of the plurality of primary side switching elements switches between ON and OFF, the primary side switching element is turned on and the secondary ...
  • the control unit includes, as load modes, a light load mode and a heavy load mode in which a maximum value of output power is larger than that of the light load mode, and the control unit controls the primary side full bridge to switch between ON and OFF a current flowing through the secondary side winding when at least one of the plurality of secondary side switching elements switches between ON and OFF, the primary side condition current value being a value of a current flowing in a forward direction of a diode connected in parallel to the primary side switching element that switches from OFF to ON among the plurality of secondary side switching elements being equal to or larger than an absolute value of a secondary side winding current threshold; a first phase difference between a first time when the three-level voltage rises from a low level to a middle level and a second time when the two-level voltage rises from a low level to a high level is a first phase difference, and a second phase difference between the first time when the three-level voltage rises from a middle level to a high level is a second phase difference, and when the first phase
  • the load mode switches between light load mode and heavy load mode when the first phase difference is 0. If the primary full bridge circuit applies a three-level voltage to the transformer section and the secondary full bridge circuit applies a two-level voltage to the transformer section, the load mode switches between light load mode and heavy load mode when the first phase difference and the second phase difference are equal.
  • the control unit switches the phase difference control to frequency control according to the primary side condition current value or the secondary side condition current value. Whether or not soft switching of the primary side switching element and the secondary side switching element can be performed is determined by the primary side condition current value and the secondary side condition current value.
  • soft switching can be performed with frequency control even when soft switching cannot be performed with phase difference control.
  • the output power can be controlled by changing the frequency of the primary side voltage and the secondary side voltage.
  • the ratio of the first phase difference and the second phase difference to one cycle of the primary side voltage and the secondary side voltage can be maintained, so that the output power can be controlled while satisfying the conditions for performing soft switching. Therefore, even near the switch between the light load mode and the heavy load mode, soft switching of the primary side switching element and the secondary side switching element can be performed while outputting power according to the required power.
  • control unit may be configured to switch from the phase difference control to the frequency control when the phase difference control is being performed and the difference between the primary side condition current value and the absolute value of the primary side winding current threshold becomes equal to or less than a first primary side difference threshold, and to switch from the frequency control to the phase difference control when the frequency control is being performed and the difference between the primary side condition current value and the absolute value of the primary side winding current threshold becomes greater than a second primary side difference threshold that is equal to or greater than the first primary side difference threshold, or to switch from the phase difference control to the frequency control when the phase difference control is being performed and the difference between the secondary side condition current value and the absolute value of the secondary side winding current threshold becomes equal to or less than a first secondary side difference threshold, and to switch from the frequency control to the phase difference control when the frequency control is being performed and the difference between the secondary side condition current value and the absolute value of the secondary side winding current threshold becomes greater than a second secondary side difference threshold that is equal to or greater than the first secondary side difference threshold.
  • a power conversion device includes a transformer unit having a primary winding, a secondary winding, and a reactor connected to at least one of the primary winding or the secondary winding, a primary full bridge circuit that is a circuit connected to the primary winding and has a plurality of primary switching elements, a secondary full bridge circuit that is a circuit connected to the secondary winding and has a plurality of secondary switching elements, and a control unit that controls the plurality of primary switching elements and the plurality of secondary switching elements,
  • the condition for performing soft switching of the plurality of primary side switching elements is condition 1
  • the condition for performing soft switching of the plurality of secondary side switching elements is condition 2
  • the condition 1 being a current flowing through the primary side winding when at least one of the plurality of primary side switching elements is switched between ON and OFF
  • the primary side condition current value being a value of a current flowing in a forward direction of a diode connected in parallel to the primary side switching element that is changed from OFF to ON among the plurality of primary side switching elements
  • the primary side full bridge circuit and the secondary side full bridge circuit are controlled so that one of the primary side full bridge circuits applies a voltage of one level to the transformer section and the other applies a voltage of three levels to the transformer section, the two-level voltage and the three-level voltage have waveforms of the same frequency that are inverted in phase every 180 degrees, a difference between a first time when the three-level voltage rises from a low level to a middle level and a second time when the two-level voltage rises from a low level to a high level is a first phase difference, a difference between the first time and a third time when the three-level voltage rises from the middle level to the high level is a second phase difference, and
  • the load mode switches between the light load mode and the heavy load mode, and the control unit performs phase difference control to control the primary side full bridge circuit and the secondary side full bridge circuit so as to realize a combination of the first phase difference and the second phase difference that can output required power and
  • the frequencies of the two-level voltage and the three-level voltage are constant in the light load mode and the heavy load mode, it may be difficult to perform soft switching when switching from the light load mode to the heavy load mode.
  • the combination of the first phase difference and the second phase difference is derived so as to output the required power
  • the combination that can output the required power and perform soft switching when switching between the light load mode and the heavy load mode is limited.
  • the timing of turning on/off the primary side switching element and the timing of turning on/off the secondary side switching element are restricted, and soft switching may not be possible.
  • the required power that can be output in the light load mode and the required power that can be output in the heavy load mode overlap.
  • the combinations of the first phase difference and the second phase difference that can output the required power and perform soft switching are different between the light load mode and the heavy load mode. Therefore, by switching between the light load mode and the heavy load mode within a range where the required power that can be output in the light load mode and the required power that can be output in the heavy load mode overlap, the combination of the first phase difference and the second phase difference is less likely to be restricted. This makes it possible to perform soft switching of the primary side switching element and the secondary side switching element while outputting output power according to the required power.
  • control unit may be configured to switch the load mode from the light load mode to the heavy load mode when the required power in the light load mode becomes equal to or greater than a first threshold, and to switch the load mode from the heavy load mode to the light load mode when the required power in the heavy load mode becomes equal to or less than a second threshold that is lower than the first threshold.
  • FIG. 1 is a circuit diagram of a power conversion device according to a first embodiment.
  • FIG. 2 is a diagram showing the relationship between the equivalent voltage ratio and the load mode.
  • FIG. 3 is a diagram showing the primary side voltage and the secondary side voltage in the first step-down lag phase mode.
  • FIG. 4 is a diagram showing the primary side voltage and the secondary side voltage in the first step-down in-phase mode.
  • FIG. 5 is a diagram showing the primary side voltage and the secondary side voltage in the first step-down leading phase mode.
  • FIG. 6 is a diagram showing the primary side voltage and the secondary side voltage in the first boost delay phase mode.
  • FIG. 7 is a diagram showing the primary side voltage and the secondary side voltage in the first boost in-phase mode.
  • FIG. 1 is a circuit diagram of a power conversion device according to a first embodiment.
  • FIG. 2 is a diagram showing the relationship between the equivalent voltage ratio and the load mode.
  • FIG. 3 is a diagram showing the primary side voltage and the secondary side voltage in the first
  • FIG. 8 is a diagram showing the primary side voltage and the secondary side voltage in the first boost leading phase mode.
  • FIG. 9 is a flowchart showing the phase difference control.
  • FIG. 10 is a diagram showing the primary side current and the secondary side current in the first step-down lag phase mode.
  • FIG. 11 is a flowchart showing the frequency control.
  • FIG. 12 is a diagram showing the period of the primary voltage and the period of the secondary voltage when frequency control is being performed.
  • FIG. 13 is a diagram showing the period of the primary voltage and the period of the secondary voltage when frequency control is being performed.
  • FIG. 14 is a diagram showing the period of the primary voltage and the period of the secondary voltage when frequency control is being performed.
  • FIG. 15 is a diagram showing switching between the first boost delay phase mode and the first boost lead phase mode in accordance with the required power.
  • FIG. 16 is a diagram showing the period of the primary voltage and the period of the secondary voltage when frequency control is being performed.
  • FIG. 17 is a diagram showing the period of the primary voltage and the period of the secondary voltage when frequency control is being performed.
  • FIG. 18 is a diagram showing the period of the primary voltage and the period of the secondary voltage when frequency control is being performed.
  • FIG. 19 is a circuit diagram of a power conversion device according to the second embodiment.
  • FIG. 20 is a diagram showing the primary side voltage and the secondary side voltage in the second step-down delay phase mode.
  • FIG. 21 is a diagram showing the primary side voltage and the secondary side voltage in the second step-down in-phase mode.
  • FIG. 22 is a diagram showing the primary side voltage and the secondary side voltage in the second step-down leading phase mode.
  • FIG. 23 is a diagram showing the primary side voltage and the secondary side voltage in the second boost delay phase mode.
  • FIG. 24 is a diagram showing the primary side voltage and the secondary side voltage in the second boost in-phase mode.
  • FIG. 25 is a diagram showing the primary side voltage and the secondary side voltage in the second boost leading phase mode.
  • FIG. 26 is a diagram showing the period of the primary side voltage and the period of the secondary side voltage in the first boost delay phase mode.
  • FIG. 27 is a diagram showing the period of the primary side voltage and the period of the secondary side voltage in the first boost leading phase mode.
  • the power supply system 100 includes a DC power supply 110, a load 120, and a power conversion device 10.
  • the DC power supply 110 inputs DC power to the power conversion device 10.
  • the DC power supply 110 is, for example, a battery or a power supply circuit.
  • the power supply circuit is, for example, an AC/DC converter that converts AC power into DC power and outputs the DC power.
  • the load 120 is, for example, a secondary battery that can charge and discharge DC power.
  • the secondary battery is, for example, a lithium ion battery or a lead storage battery.
  • the power conversion device 10 is a dual active bridge type DC/DC converter.
  • the power conversion device 10 is provided between a DC power source 110 and a load 120.
  • the power conversion device 10 can convert DC power input from the DC power source 110 and output it to the load 120.
  • the power conversion device 10 can convert DC power input from the load 120 and output it to the DC power source 110.
  • the primary side is treated as an input and the secondary side is treated as an output. That is, the power conversion device 10 converts a DC voltage input from the DC power source 110 and outputs it to the load 120.
  • the power conversion device 10 has two primary side terminals 11, 12 and two secondary side terminals 13, 14.
  • a DC power source 110 is electrically connected to the primary side terminals 11, 12.
  • a load 120 is electrically connected to the secondary side terminals 13, 14.
  • the power conversion device 10 includes a transformer section TS.
  • the transformer section TS includes a transformer 20 and a reactor L1.
  • the transformer 20 is an insulated type.
  • the transformer 20 includes a magnetic core 21, a primary winding 22, and a secondary winding 23.
  • the primary winding 22 and the secondary winding 23 are wound around the core 21.
  • the transformer 20 is connected to a reactor L1.
  • the reactor L1 may be an element such as a choke coil, or may be the leakage inductance of the primary winding 22 and the secondary winding 23.
  • the reactor L1 is connected to the primary winding 22.
  • the reactor L1 and the primary winding 22 form a series connection 24.
  • the power conversion device 10 includes a primary-side full-bridge circuit 30.
  • the primary-side full-bridge circuit 30 includes a first leg 31 and a second leg 32.
  • the first leg 31 and the second leg 32 are connected to the primary-side terminals 11 and 12 so as to be connected in parallel with each other.
  • the primary-side full-bridge circuit 30 is electrically connected to the DC power source 110 via the primary-side terminals 11 and 12.
  • the first leg 31 includes a first switching element Q1, a second switching element Q2, diodes D1 and D2, and capacitors C1 and C2.
  • the first switching element Q1 and the second switching element Q2 are connected in series with each other.
  • the second leg 32 includes a third switching element Q3, a fourth switching element Q4, diodes D3 and D4, and capacitors C3 and C4.
  • the third switching element Q3 and the fourth switching element Q4 are connected in series with each other.
  • the first switching element Q1 and the third switching element Q3 form the upper arm.
  • the second switching element Q2 and the fourth switching element Q4 form the lower arm.
  • the first switching element Q1, the second switching element Q2, the third switching element Q3, and the fourth switching element Q4 are a plurality of primary side switching elements Q1 to Q4.
  • the primary side switching elements Q1 to Q4 are, for example, n-type MOSFETs (Metal Oxide Semiconductor Field Effect Transistors).
  • the primary side switching elements Q1 to Q4 may also be p-type MOSFETs, IGBTs (Insulated Gate Bipolar Transistors), or GaN-HEMTs.
  • Diodes D1 to D4 and capacitors C1 to C4 are connected in parallel to the primary side switching elements Q1 to Q4, respectively.
  • Diodes D1 to D4 may be parasitic diodes or elements.
  • Capacitors C1 to C4 may be parasitic capacitance, elements, or a combination of parasitic capacitance and elements.
  • connection point between the first switching element Q1 and the second switching element Q2, and the connection point between the third switching element Q3 and the fourth switching element Q4 are each connected to the primary winding 22.
  • the primary full bridge circuit 30 is connected to the primary winding 22.
  • the primary full bridge circuit 30 is also connected to the reactor L1.
  • the power conversion device 10 includes a primary voltage sensor 37.
  • the primary voltage sensor 37 detects an input voltage Vin input from the DC power supply 110 to the primary full bridge circuit 30.
  • the power conversion device 10 includes a secondary-side full-bridge circuit 40.
  • the secondary-side full-bridge circuit 40 includes a third leg 41 and a fourth leg 42.
  • the third leg 41 and the fourth leg 42 are connected to the secondary-side terminals 13 and 14 so as to be connected in parallel with each other.
  • the secondary-side full-bridge circuit 40 is electrically connected to the load 120.
  • the third leg 41 includes a fifth switching element Q5, a sixth switching element Q6, diodes D5 and D6, and capacitors C5 and C6.
  • the fifth switching element Q5 and the sixth switching element Q6 are connected in series with each other.
  • the fourth leg 42 includes a seventh switching element Q7, an eighth switching element Q8, diodes D7 and D8, and capacitors C7 and C8.
  • the seventh switching element Q7 and the eighth switching element Q8 are connected in series with each other.
  • the fifth switching element Q5 and the seventh switching element Q7 constitute an upper arm.
  • the sixth switching element Q6 and the eighth switching element Q8 form a lower arm.
  • the fifth switching element Q5, the sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8 are a plurality of secondary side switching elements Q5 to Q8.
  • the secondary side switching elements Q5 to Q8 are, for example, n-type MOSFETs.
  • the secondary side switching elements Q5 to Q8 may also be p-type MOSFETs, IGBTs, or GaN-HEMTs.
  • Diodes D5 to D8 and capacitors C5 to C8 are connected in parallel with the secondary side switching elements Q5 to Q8, respectively.
  • Diodes D5 to D8 may be parasitic diodes or elements.
  • Capacitors C5 to C8 may be parasitic capacitance, elements, or a combination of parasitic capacitance and elements.
  • the output power of the secondary full bridge circuit 40 is supplied to a load 120 .
  • the power conversion device 10 includes a secondary side voltage sensor 47.
  • the secondary side voltage sensor 47 detects the output voltage Vout of the power conversion device 10.
  • the voltage applied to the series connection 24 is referred to as a primary voltage V1
  • the voltage applied to the secondary winding 23 is referred to as a secondary voltage V2.
  • the primary voltage V1 is the potential difference between the connection point between the first switching element Q1 and the second switching element Q2 and the connection point between the third switching element Q3 and the fourth switching element Q4.
  • the secondary voltage V2 is the potential difference between the connection point between the fifth switching element Q5 and the sixth switching element Q6 and the connection point between the seventh switching element Q7 and the eighth switching element Q8.
  • the primary voltage V1 is a two-level voltage.
  • the secondary voltage V2 is a three-level voltage.
  • the arrows in FIG. 1 indicate the positive directions of the primary voltage V1 and the secondary voltage V2.
  • the primary voltage V1 and the secondary voltage V2 are waveforms of the same frequency that are inverted every 180 degrees.
  • the control unit 50 controls the first leg 31 and the second leg 32 in conjunction with each other.
  • the control unit 50 simultaneously turns on the first switching element Q1 and the fourth switching element Q4.
  • the control unit 50 simultaneously turns on the second switching element Q2 and the third switching element Q3.
  • the switching patterns of the primary side full bridge circuit 30 include a first pattern and a second pattern.
  • the first pattern is a switching pattern in which the first switching element Q1 is on, the second switching element Q2 is off, the third switching element Q3 is off, and the fourth switching element Q4 is on.
  • the second pattern is a switching pattern in which the first switching element Q1 is turned off, the second switching element Q2 is turned on, the third switching element Q3 is turned on, and the fourth switching element Q4 is turned off.
  • the control unit 50 controls the third leg 41 and the fourth leg 42 independently.
  • the switching patterns of the secondary side full bridge circuit 40 include the third pattern to the sixth pattern.
  • the third pattern is a switching pattern in which the fifth switching element Q5 is turned on, the sixth switching element Q6 is turned off, the seventh switching element Q7 is turned off, and the eighth switching element Q8 is turned on.
  • the fourth pattern is a switching pattern in which the fifth switching element Q5 is turned on, the sixth switching element Q6 is turned off, the seventh switching element Q7 is turned on, and the eighth switching element Q8 is turned off.
  • the fifth pattern is a switching pattern in which the fifth switching element Q5 is turned off, the sixth switching element Q6 is turned on, the seventh switching element Q7 is turned on, and the eighth switching element Q8 is turned off.
  • the sixth pattern is a switching pattern in which the fifth switching element Q5 is turned off, the sixth switching element Q6 is turned on, the seventh switching element Q7 is turned off, and the eighth switching element Q8 is turned on.
  • the control unit 50 outputs the output voltage Vout from the secondary full bridge circuit 40 by combining either the first or second pattern of the primary full bridge circuit 30 with either the third to sixth patterns of the secondary full bridge circuit 40.
  • the ratio between the input voltage Vin input to the primary full bridge circuit 30 and the output voltage Vout output from the secondary full bridge circuit 40 is the voltage ratio.
  • the equivalent voltage ratio which is the equivalent voltage ratio when the winding ratio of the transformer 20 is converted to 1:1, is (Vout x N1) / (Vin x N2).
  • Vin x N2 is the equivalent input voltage when the winding ratio of the transformer is converted to 1:1.
  • Vout x N1 is the equivalent output voltage when the winding ratio of the transformer is converted to 1:1.
  • the control unit 50 has a first step-down mode and a first step-up mode as load modes.
  • the first step-down mode is a load mode in which the equivalent voltage ratio is smaller than 1.
  • the first step-up mode is a load mode in which the equivalent voltage ratio is larger than 1.
  • the first step-down mode includes a first step-down lag phase mode, a first step-down in-phase mode, and a first step-down lead phase mode.
  • the first step-down delay phase mode is a first step-down mode in which the secondary side voltage V2 is raised from a low level to a middle level, the primary side voltage V1 is raised from a low level to a high level, and then the secondary side voltage V2 is raised from the middle level to a high level.
  • the first step-down delay phase mode is a first step-down mode used when outputting small power according to the power required by the load 120.
  • the first step-down delay phase mode is an example of a delay phase mode.
  • the delay phase mode is a load mode in which the two-level voltage is raised from a low level to a high level after the three-level voltage is raised from a low level to a middle level.
  • the difference between the first time T1 when the secondary voltage V2 rises from a low level to a middle level and the second time T2 when the primary voltage V1 rises from a low level to a high level is the first phase difference ⁇ 1.
  • the difference between the first time T1 and the third time T3 when the secondary voltage V2 rises from a middle level to a high level is the second phase difference ⁇ 2.
  • the first step-down delay phase mode is an example of a light load mode.
  • the first step-down advance phase mode is an example of a heavy load mode.
  • the first step-down same phase mode is a load mode used when switching between the light load mode and the heavy load mode.
  • the first step-down mode switches between the first step-down delay phase mode and the first step-down advance phase mode when the first phase difference ⁇ 1 is 0.
  • the first boost mode includes a first boost delay phase mode, a first boost in-phase mode, and a first boost lead phase mode.
  • the first boost delay phase mode is a first boost mode in which the secondary side voltage V2 is raised from a low level to a middle level, the primary side voltage V1 is raised from a low level to a high level, and then the secondary side voltage V2 is raised from the middle level to a high level.
  • the first boost delay phase mode is a first boost mode used when outputting a small amount of power according to the power required by the load 120.
  • the first boost delay phase mode differs from the first step-down delay phase mode in that the high level of the secondary side voltage V2 is a higher voltage than the high level of the primary side voltage V1.
  • the first boost delay phase mode also differs from the first step-down delay phase mode in that the low level of the secondary side voltage V2 is a lower voltage than the low level of the primary side voltage V1.
  • the first boost delay phase mode is an example of a delay phase mode.
  • the first boost in phase mode is a first boost mode in which the secondary voltage V2 is raised from a low level to a middle level and the primary voltage V1 is raised from a low level to a high level at the same time, and then the secondary voltage V2 is raised from a middle level to a high level.
  • the first boost in phase mode the first time T1 and the second time T2 are the same time. Therefore, the first phase difference ⁇ 1 is 0.
  • the first boost in phase mode is a first boost mode used when outputting medium power according to the power required by the load 120. Medium power is a power larger than small power.
  • the first boost in phase mode differs from the first step-down in phase mode in that the high level of the secondary voltage V2 is a higher voltage than the high level of the primary voltage V1. Also, the first boost in phase mode differs from the first step-down in phase mode in that the low level of the secondary voltage V2 is a lower voltage than the low level of the primary voltage V1.
  • the first boost lead phase mode is a first boost mode in which the primary side voltage V1 is raised from a low level to a high level, the secondary side voltage V2 is raised from a low level to a middle level, and then the secondary side voltage V2 is raised from the middle level to a high level.
  • the first boost lead phase mode is a first boost mode used when outputting a large amount of power according to the power required by the load 120.
  • the first boost lead phase mode differs from the first buck lead phase mode in that the high level of the secondary side voltage V2 is higher in voltage than the high level of the primary side voltage V1.
  • the first boost lead phase mode differs from the first buck lead phase mode in that the low level of the secondary side voltage V2 is lower in voltage than the low level of the primary side voltage V1.
  • the first boost lead phase mode has a higher maximum value of output power than the first boost lag phase mode.
  • the first boost lead phase mode is an example of a lead phase mode.
  • the first boost delay phase mode is an example of a light load mode.
  • the first boost advance phase mode is an example of a heavy load mode.
  • the first boost same phase mode is a load mode used when switching between the light load mode and the heavy load mode.
  • the first boost mode switches between the first boost delay phase mode and the first boost advance phase mode when the first phase difference ⁇ 1 is 0.
  • the control unit 50 performs phase difference control.
  • the phase difference control is a control for outputting the required power by controlling the first phase difference ⁇ 1 and the second phase difference ⁇ 2.
  • the phase difference control will be described below.
  • step S1 the control unit 50 derives the soft switching region.
  • the soft switching region is set for each of the primary current I1 and the secondary current I2.
  • the primary current I1 is the current flowing through the primary winding 22.
  • the secondary current I2 is the current flowing through the secondary winding 23.
  • the arrows indicate the positive directions of the primary current I1 and the secondary current I2.
  • the condition for soft switching of the multiple primary side switching elements Q1 to Q4 is that when the primary side switching elements Q1 to Q4 switch between ON and OFF, the primary side current I1, which is the value of the current flowing in the forward direction of the diode connected in parallel to the switching element that changes from OFF to ON among the primary side switching elements Q1 to Q4, is equal to or greater than the absolute value of the primary side winding current threshold value TI1.
  • this condition will be referred to as condition 1.
  • the region that satisfies this condition is the soft switching region of the primary side current I1.
  • the condition for soft switching of the multiple secondary switching elements Q5 to Q8 is that when the secondary switching elements Q5 to Q8 switch between ON and OFF, the secondary condition current value, which is the value of the current flowing in the forward direction of the diode connected in parallel to the switching element that changes from OFF to ON among the secondary switching elements Q5 to Q8, is equal to or greater than the absolute value of the secondary winding current threshold value TI2.
  • this condition will be referred to as condition 2.
  • the region that satisfies this condition is the soft switching region of the secondary current I2.
  • the first time T1 is the time when the secondary voltage V2 rises from a low level to a middle level, or the time when the secondary voltage V2 falls from a high level to a middle level.
  • the third time T3 is the time when the secondary voltage V2 rises from a middle level to a high level, or the time when the secondary voltage V2 falls from a middle level to a low level.
  • the primary voltage V1 and the secondary voltage V2 are waveforms of the same frequency that invert every 180 degrees in phase, so only the positive and negative signs are reversed when they rise and fall, so it is necessary to consider only one of them. From here on, only the rising edge will be explained.
  • FIG. 10 shows, as an example, the primary side current I1 and the secondary side current I2 in the first step-down delay phase mode.
  • the switching pattern of the secondary side full bridge circuit 40 is switched from the fifth pattern to the fourth pattern.
  • the switching pattern of the secondary side full bridge circuit 40 is switched from the fourth pattern to the third pattern.
  • the switching pattern of the primary side full bridge circuit 30 is switched from the second pattern to the first pattern.
  • condition 1 soft switching of the primary side switching elements Q1 to Q4 is established.
  • the primary winding current threshold TI1 is defined by the following equation (1).
  • TI1 primary winding current threshold
  • k1 coefficient
  • V1 primary voltage
  • L inductance of reactor L1
  • the secondary winding current threshold TI2 is also defined in the same manner by replacing each value with the secondary side value. In this way, the soft switching region is derived.
  • the control unit 50 calculates a target current.
  • the target current is a current value that can output the power required by the load 120 and that satisfies the conditions 1 and 2.
  • the first switching element Q1 and the fourth switching element Q4 change from OFF to ON at the second time T2.
  • the first switching element Q1 and the fourth switching element Q4 are primary side switching elements that change from OFF to ON when the switching pattern changes from the second pattern to the first pattern.
  • the primary current I1 at the second time T2 must be greater than or equal to the absolute value "
  • This current value is the "-I1" value in Figure 1.
  • the primary current I1 is negative at the second time T2, so "-I1" is a positive value.
  • the secondary current I2 at the first time T1 and the third time T3 is taken into consideration.
  • the time when the absolute value of the secondary current I2 in this load mode is smaller between the first time T1 and the third time T3 is the first time T1. Therefore, it is sufficient to consider the secondary current I2 at the first time T1. Therefore, to satisfy condition 2, the secondary current I2 at the first time T1, and the value of the current flowing in the forward direction of the diode D5 connected in parallel to the fifth switching element Q5 that changes from OFF to ON at this time, should be equal to or greater than the absolute value "
  • the value of this current is the value of "+I2" in Figure 1.
  • the fifth switching element Q5 is a secondary switching element that changes from OFF to ON when the switching pattern changes from the fifth pattern to the fourth pattern.
  • the secondary current I2 is a positive value at the first time T1, so "+I2" is a positive value.
  • the time at which the absolute value of the secondary current I2 becomes small either at the first time T1 or the third time T3, depends on the load mode.
  • condition 2 may be satisfied by comparing TI2', which is the secondary winding current threshold TI2 converted to the primary side, with the primary current I1 at the first time T1, or vice versa. In this case, it is sufficient to consider either the primary current I1 or the secondary current I2. Also, the inductance L of reactor L1 may be set in advance so that if one of condition 1 or condition 2 is satisfied, the other will naturally be satisfied as well.
  • step S3 the control unit 50 derives a combination of the first phase difference ⁇ 1 and the second phase difference ⁇ 2 from the calculated target current.
  • the combination of the first phase difference ⁇ 1 and the second phase difference ⁇ 2 is derived so as to follow the calculated target current at the first time T1 and the target current at the second time T2.
  • the combination of the first phase difference ⁇ 1 and the second phase difference ⁇ 2 is a combination that can output the required power of the load 120 and also satisfies conditions 1 and 2.
  • step S4 the control unit 50 controls the primary side full bridge circuit 30 and the secondary side full bridge circuit 40 to realize the first phase difference ⁇ 1 and the second phase difference ⁇ 2 derived in step S3.
  • the required power, the first phase difference ⁇ 1, and the second phase difference ⁇ 2 may be calculated each time, or may be calculated in advance and stored in a map or the like.
  • the control unit 50 performs frequency control.
  • the frequency control is a control for outputting the required power by controlling the frequency of the primary voltage V1 and the frequency of the secondary voltage V2. The frequency control will be described below.
  • step S11 the control unit 50 derives the frequency of the primary voltage V1 and the frequency of the secondary voltage V2 that can output the required power.
  • the frequency of the primary voltage V1 and the frequency of the secondary voltage V2 are the same value.
  • the frequency of the primary voltage V1 and the frequency of the secondary voltage V2 may be referred to as frequency.
  • the control unit 50 derives a frequency that satisfies conditions 1 and 2. Specifically, similar to step S1 of the phase difference control, the soft switching region is derived (the primary winding current threshold TI1 and the secondary winding current threshold TI2 are calculated), and a frequency that can output the required power and meets conditions 1 and 2 is derived. Note that the first phase difference ⁇ 1 and the second phase difference ⁇ 2 are fixed. This frequency is a frequency at which soft switching can be performed. Therefore, the control unit 50 derives a frequency at which the required output can be output and soft switching can be performed.
  • step S12 the control unit 50 controls the primary side full bridge circuit 30 and the secondary side full bridge circuit 40 so that the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 become the frequencies derived in step S11.
  • the control unit 50 switches between the phase difference control and the frequency control in at least one of the light load mode and the heavy load mode. That is, the control unit 50 may switch between the phase difference control and the frequency control in the light load mode, and may switch between the phase difference control and the frequency control in the heavy load mode. Alternatively, the control unit 50 may switch between the phase difference control and the frequency control in the light load mode and the heavy load mode.
  • the first boost delay phase mode and the first boost lead phase mode will be used for explanation. Note that the explanation will be given for the case where the inductance L of the reactor L1 is set in advance so that if condition 1 is satisfied, condition 2 will also be satisfied.
  • the control unit 50 When the control unit 50 is performing phase difference control in the first boost delay phase mode, if the magnitude of the first phase difference ⁇ 1 becomes equal to or less than the first phase difference threshold, the control unit 50 switches from phase difference control to frequency control.
  • the state in which the magnitude of the first phase difference ⁇ 1 becomes equal to or less than the first phase difference threshold means that the required power cannot be output unless the magnitude of the first phase difference ⁇ 1 is set equal to or less than the first phase difference threshold, but this is a state in which conditions 1 and 2 cannot be satisfied.
  • the first phase difference ⁇ 1 and the second phase difference ⁇ 2 during frequency control are fixed to values immediately before switching, for example.
  • the first phase difference threshold is set so that switching from phase difference control to frequency control occurs before the primary side condition current value becomes less than the absolute value of the primary side winding current threshold TI1.
  • the first phase difference threshold is set so that switching from phase difference control to frequency control occurs when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes less than or equal to a predetermined first primary side difference threshold. Therefore, it can be said that the control unit 50 switches from phase difference control to frequency control when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes less than or equal to the first primary side difference threshold.
  • the first primary side difference threshold is, for example, 0. In this case, the first phase difference threshold is set so that switching from phase difference control to frequency control occurs when the primary side condition current value and the primary side winding current threshold TI1 match.
  • the control unit 50 switches from frequency control to phase difference control when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes larger than the second primary side difference threshold.
  • the second primary side difference threshold is a value equal to or greater than the first primary side difference threshold.
  • the second primary side difference threshold is the same value as the first primary side difference threshold, i.e., 0.
  • the magnitude of the first phase difference ⁇ 1 immediately after switching to phase difference control is a value greater than the second phase difference threshold.
  • the second phase difference threshold is a value equal to or greater than the first phase difference threshold. In this embodiment, the second phase difference threshold is the same value as the first phase difference threshold.
  • control unit 50 performs frequency control when the magnitude of the first phase difference ⁇ 1 is equal to or less than the first phase difference threshold, and performs phase difference control when the magnitude of the first phase difference ⁇ 1 can be made greater than the first phase difference threshold. That is, the control unit 50 may switch between phase difference control and frequency control depending on the primary side condition current value.
  • FIG. 12 shows the period P1 of the primary voltage V1 and the period P1 of the secondary voltage V2 when frequency control is performed in the first boost delay phase mode.
  • the period P1 of the primary voltage V1 and the period P1 of the secondary voltage V2 are the same value.
  • the period P1 of the primary voltage V1 and the period P1 of the secondary voltage V2 may be referred to as period P1.
  • the period P1 is changed by performing frequency control in the first boost delay phase mode.
  • the required power is greater than in FIG. 12, so the period P1 is longer than the period P1 shown in FIG. 12.
  • the required power is greater than in FIG. 13, and therefore the period P1 is longer than the period P1 shown in FIG. 13. In the state shown in FIG. 14, the required power has reached the first threshold.
  • the control unit 50 switches from the first boost delay phase mode to the first boost lead phase mode.
  • the control unit 50 switches from the first boost lead phase mode to the first boost delay phase mode.
  • the second threshold value is a value lower than the first threshold value.
  • the control unit 50 When switching from the first boost delay phase mode to the first boost lead phase mode, the control unit 50 performs phase difference control. At this time, the control unit 50 returns the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 to the frequency before frequency control was performed. In other words, the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 are the same in the phase difference control performed in the first boost delay phase mode and the phase difference control performed in the first boost lead phase mode.
  • phase difference control is performed in the first boost leading phase mode, the first phase difference ⁇ 1 approaches 0 as the required power decreases. As the first phase difference ⁇ 1 approaches 0, the difference between the primary side condition current value and the absolute value of the primary side winding current threshold value TI1 becomes smaller. Note that phase difference control is performed while maintaining the frequency constant.
  • the control unit 50 When the control unit 50 is performing phase difference control in the first boost leading phase mode, the control unit 50 switches from phase difference control to frequency control when the magnitude of the first phase difference ⁇ 1 becomes equal to or less than the first phase difference threshold.
  • the state in which the magnitude of the first phase difference ⁇ 1 becomes equal to or less than the first phase difference threshold is a state in which the required power cannot be output unless the first phase difference threshold is set equal to or less than the first phase difference threshold, but conditions 1 and 2 cannot be satisfied.
  • the first phase difference ⁇ 1 and the second phase difference ⁇ 2 during frequency control are fixed to the values immediately before switching, for example.
  • the first phase difference threshold for switching between phase difference control and frequency control in the heavy load mode is the same value as the first phase difference threshold for switching between phase difference control and frequency control in the light load mode. Therefore, it can be said that the control unit 50 switches from phase difference control to frequency control when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes equal to or less than the first primary side difference threshold.
  • the first primary side difference threshold when switching between phase difference control and frequency control in heavy load mode is the same value as the first primary side difference threshold when switching between phase difference control and frequency control in light load mode.
  • the control unit 50 switches from frequency control to phase difference control when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes larger than the second primary side difference threshold.
  • the second primary side difference threshold in switching between phase difference control and frequency control in the heavy load mode is the same value as the second primary side difference threshold in switching between phase difference control and frequency control in the light load mode.
  • the first phase difference ⁇ 1 immediately after switching to phase difference control is a value larger than the second phase difference threshold.
  • the second phase difference threshold in switching between phase difference control and frequency control in the heavy load mode is the same value as the second phase difference threshold in switching between phase difference control and frequency control in the light load mode.
  • control unit 50 performs frequency control when the magnitude of the first phase difference ⁇ 1 is equal to or less than the first phase difference threshold, and performs phase difference control when the magnitude of the first phase difference ⁇ 1 can be made greater than the first phase difference threshold. That is, the control unit 50 may switch between phase difference control and frequency control depending on the primary side condition current value.
  • the control unit 50 When switching from the first boost lead phase mode to the first boost lag phase mode, the control unit 50 performs phase difference control. At this time, the control unit 50 returns the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 to the frequency before frequency control was performed. In other words, the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 are the same in the phase difference control performed in the first boost lead phase mode and the phase difference control performed in the first boost lag phase mode.
  • FIG. 16 shows a period P1 of the primary voltage V1 and a period P2 of the secondary voltage V2 when frequency control is performed in the first boost lead phase mode.
  • the period P1 is changed by performing frequency control.
  • the required power is greater than in Fig. 16, so that the period P1 is longer than the period P1 shown in Fig. 16.
  • the required power is further increased, so that the period P1 is longer than the period P1 shown in Fig. 17.
  • the control unit 50 switches from the first boost lead phase mode to the first boost delay phase mode.
  • the control unit 50 switches from the first boost delay phase mode to the first boost lead phase mode.
  • the second threshold is a value lower than the first threshold.
  • the control unit 50 When switching from the first boost lead phase mode to the first boost lag phase mode, the control unit 50 performs phase difference control. At this time, the control unit 50 returns the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 to the frequency before frequency control was performed. In other words, the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 are the same in the phase difference control performed in the first boost lead phase mode and the phase difference control performed in the first boost lag phase mode.
  • the switching between the light load mode and the heavy load mode is performed by switching between the first boost delay phase mode and the first boost advance phase mode, but the switching between the light load mode and the heavy load mode may be performed by switching between the first step-down delay phase mode and the first step-down advance phase mode.
  • the control unit 50 may perform the same control as that described above.
  • the primary side condition current value may be less than the absolute value of the primary side winding current threshold value TI1 near the switching between the light load mode and the heavy load mode, and the primary side switching elements Q1 to Q4 and the secondary side switching elements Q5 to Q8 may not be able to perform soft switching. Whether the primary side switching elements Q1 to Q4 and the secondary side switching elements Q5 to Q8 can perform soft switching is determined by the primary side condition current value and the secondary side condition current value.
  • the control unit 50 switches from the phase difference control to the frequency control according to the primary side condition current value.
  • the control unit 50 switches from the phase difference control to the frequency control before the primary side current I1 no longer satisfies the condition for performing soft switching.
  • the power output can be controlled by changing the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2.
  • the ratio of the first phase difference ⁇ 1 and the second phase difference ⁇ 2 for one cycle of the primary side voltage V1 and the secondary side voltage V2 can be maintained, so that the output power can be controlled while satisfying the conditions for performing soft switching. Therefore, soft switching of the primary side switching elements Q1 to Q4 and the secondary side switching elements Q5 to Q8 can be performed while outputting power according to the required power.
  • the control unit 50 switches from the light load mode to the heavy load mode when the required power in the light load mode becomes equal to or greater than a first threshold.
  • the control unit 50 switches from the heavy load mode to the light load mode when the required power in the heavy load mode becomes equal to or less than a second threshold that is lower than the first threshold.
  • the second embodiment differs from the first embodiment in that the reactor L2 is connected to the secondary winding 23 instead of the primary winding 22, and the three-level control and two-level control are reversed between the primary and secondary sides.
  • the transformer section TS includes a transformer 20 and a reactor L2.
  • the secondary winding 23 and the reactor L2 form a series connection 25.
  • the control unit 50 performs three-level control on the primary side full bridge circuit 30 and two-level control on the secondary side full bridge circuit 40 .
  • the three-level control is a control in which the voltage applied to the transformer unit TS, i.e., the primary winding 22, is switched between three levels: positive, negative, or zero.
  • the two-level control is a control in which the voltage applied to the transformer unit TS, i.e., the series connection 25 of the reactor L2 and the secondary winding 23, is switched between two levels: positive and negative.
  • the case where the voltage applied to the primary winding 22 is positive is referred to as a high level
  • the case where the voltage applied to the primary winding 22 is zero is referred to as a middle level
  • the case where the voltage applied to the primary winding 22 is negative is referred to as a low level.
  • the case where the voltage applied to the series connection 25 is positive is referred to as a high level
  • the case where the voltage applied to the series connection 25 is negative is referred to as a low level.
  • the voltage applied to the primary winding 22 is referred to as a primary voltage V1.
  • the voltage applied to the series connection 25 is referred to as a secondary voltage V2.
  • the primary voltage V1 is a three-level voltage.
  • the secondary voltage V2 is a two-level voltage.
  • the directions of the arrows in Fig. 19 are positive for the primary voltage V1 and the secondary voltage V2.
  • the primary voltage V1 and the secondary voltage V2 have waveforms of the same frequency that are inverted every 180 degrees in phase.
  • the control unit 50 controls the first leg 31 and the second leg 32 independently.
  • the switching patterns of the primary side full bridge circuit 30 include the seventh pattern to the tenth pattern.
  • the seventh pattern is a switching pattern in which the first switching element Q1 is on, the second switching element Q2 is off, the third switching element Q3 is off, and the fourth switching element Q4 is on.
  • the eighth pattern is a switching pattern in which the first switching element Q1 is on, the second switching element Q2 is off, the third switching element Q3 is on, and the fourth switching element Q4 is off.
  • the ninth pattern is a switching pattern in which the first switching element Q1 is turned off, the second switching element Q2 is turned on, the third switching element Q3 is turned on, and the fourth switching element Q4 is turned off.
  • the tenth pattern is a switching pattern in which the first switching element Q1 is turned off, the second switching element Q2 is turned on, the third switching element Q3 is turned off, and the fourth switching element Q4 is turned on.
  • the control unit 50 controls the third leg 41 and the fourth leg 42 in conjunction with each other.
  • the control unit 50 simultaneously turns on the fifth switching element Q5 and the eighth switching element Q8.
  • the control unit 50 simultaneously turns on the sixth switching element Q6 and the seventh switching element Q7.
  • the switching patterns of the secondary side full bridge circuit 40 include an eleventh pattern and a twelfth pattern.
  • the eleventh pattern is a switching pattern in which the fifth switching element Q5 is on, the sixth switching element Q6 is off, the seventh switching element Q7 is off, and the eighth switching element Q8 is on.
  • the twelfth pattern is a switching pattern in which the fifth switching element Q5 is turned off, the sixth switching element Q6 is turned on, the seventh switching element Q7 is turned on, and the eighth switching element Q8 is turned off.
  • the control unit 50 outputs the output voltage Vout from the secondary full bridge circuit 40 by combining any one of the seventh to tenth patterns of the primary full bridge circuit 30 with any one of the eleventh and twelfth patterns of the secondary full bridge circuit 40.
  • the control unit 50 has a second step-down mode and a second step-up mode as the load modes.
  • the second step-down mode includes a second step-down lag phase mode, a second step-down in-phase mode, and a second step-down lag phase mode.
  • the second step-down delay phase mode is a second step-down mode in which the primary side voltage V1 is raised from a low level to a middle level, the secondary side voltage V2 is raised from a low level to a high level, and then the primary side voltage V1 is raised from the middle level to a high level.
  • the second step-down delay phase mode is a second step-down mode in which a small amount of power is output in response to the power requested by the load 120.
  • the second step-down delay phase mode is an example of a delay phase mode.
  • the difference between the first time T11 when the primary voltage V1 rises from a low level to a middle level and the second time T12 when the secondary voltage V2 rises from a low level to a high level is the first phase difference ⁇ 11.
  • the difference between the first time T11 and the third time T13 when the primary voltage V1 rises from a middle level to a high level is the second phase difference ⁇ 12.
  • the primary voltage V1 and the secondary voltage V2 have waveforms of the same frequency that invert phase every 180 degrees. Therefore, the time when the primary voltage V1 falls from high level to middle level is also the first time T11, the time when the secondary voltage V2 falls from high level to low level is also the second time T12, and the time when the primary voltage V1 falls from middle level to low level is also the third time T13.
  • the second step-down in-phase mode is a second step-down mode in which the primary side voltage V1 is raised from a low level to a middle level, and then the primary side voltage V1 is raised from a middle level to a high level and the secondary side voltage V2 is raised from a low level to a high level at the same time.
  • the second time T12 and the third time T13 are the same time. Therefore, the first phase difference ⁇ 11 and the second phase difference ⁇ 12 have the same value. In other words, the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 is 0.
  • the second step-down in-phase mode is a second step-down mode in which medium power is output in response to the power requested by the load 120.
  • the second step-down lead phase mode is a second step-down mode in which the primary side voltage V1 is raised from a low level to a middle level, the primary side voltage V1 is raised from a middle level to a high level, and then the secondary side voltage V2 is raised from a low level to a high level.
  • the second step-down lead phase mode is a second step-down mode in which a large amount of power is output in response to the power required by the load 120.
  • the second step-down lead phase mode has a larger maximum value of output power than the second step-down delay phase mode.
  • the second step-down lead phase mode is an example of a lead phase mode.
  • the lead phase mode of this embodiment is a load mode in which the three-level voltage is raised from a middle level to a high level, and then the two-level voltage is raised from a low level to a high level.
  • the second step-down delay phase mode is an example of a light load mode.
  • the second step-down advance phase mode is an example of a heavy load mode.
  • the second step-down same phase mode is a load mode when switching between the light load mode and the heavy load mode. In the second step-down mode, switching occurs between the second step-down delay phase mode and the second step-down advance phase mode when the first phase difference ⁇ 11 and the second phase difference ⁇ 12 are equal.
  • the second boost mode includes a second boost delay phase mode, a second boost in-phase mode, and a second boost delay phase mode.
  • the second boost delay phase mode is a second boost mode in which the primary side voltage V1 is raised from a low level to a middle level, the secondary side voltage V2 is raised from a low level to a high level, and then the primary side voltage V1 is raised from the middle level to a high level.
  • the second boost delay phase mode is a second boost mode in which a small amount of power is output in response to the power required by the load 120.
  • the second boost delay phase mode differs from the second step-down delay phase mode in that the high level of the secondary side voltage V2 is a higher voltage than the high level of the primary side voltage V1.
  • the second step-down delay phase mode differs from the second step-down delay phase mode in that the low level of the secondary side voltage V2 is a lower voltage than the low level of the primary side voltage V1.
  • the second boost delay phase mode is an example of a delay phase mode.
  • the second boost in phase mode is a second boost mode in which the primary voltage V1 is raised from a low level to a middle level, and then the primary voltage V1 is raised from a middle level to a high level and the secondary voltage V2 is raised from a low level to a high level at the same time.
  • the second time T12 and the third time T13 are the same time. Therefore, the first phase difference ⁇ 11 and the second phase difference ⁇ 12 have the same value.
  • the second boost in phase mode is a second boost mode in which medium power is output according to the power required by the load 120.
  • the second boost in phase mode differs from the second step-down in phase mode in that the high level of the secondary voltage V2 is higher in voltage than the high level of the primary voltage V1. Also, the second boost in phase mode differs from the second step-down in phase mode in that the low level of the secondary voltage V2 is lower in voltage than the low level of the primary voltage V1.
  • the second boost lead phase mode is a second boost mode in which the primary side voltage V1 is raised from a low level to a middle level, the primary side voltage V1 is raised from a middle level to a high level, and then the secondary side voltage V2 is raised from a low level to a high level.
  • the second boost lead phase mode is a second boost mode in which a large amount of power is output in response to the power required by the load 120.
  • the second boost lead phase mode differs from the second buck lead phase mode in that the high level of the secondary side voltage V2 is higher in voltage than the high level of the primary side voltage V1.
  • the second boost lead phase mode differs from the second buck lead phase mode in that the low level of the secondary side voltage V2 is lower in voltage than the low level of the primary side voltage V1.
  • the second boost lead phase mode has a larger maximum value of output power than the second boost lag phase mode.
  • the second boost lead phase mode is an example of a lead phase mode.
  • the second boost delay phase mode is an example of a light load mode.
  • the second boost advance phase mode is an example of a heavy load mode.
  • the second boost same phase mode is a load mode used when switching between the light load mode and the heavy load mode. In the second boost mode, switching occurs between the second boost delay phase mode and the second boost advance phase mode when the first phase difference ⁇ 11 and the second phase difference ⁇ 12 are equal.
  • phase difference control of the second embodiment is similar to the phase difference control of the first embodiment.
  • the control unit 50 derives a combination of the first phase difference ⁇ 11 and the second phase difference ⁇ 12 that can output the required power. This combination is a combination that can output the required power and satisfies conditions 1 and 2. Then, the control unit 50 outputs the required power by controlling the primary side full bridge circuit 30 and the secondary side full bridge circuit 40 to realize the derived combination of the first phase difference ⁇ 11 and the second phase difference ⁇ 12.
  • the frequency control in the second embodiment is similar to the frequency control in the first embodiment.
  • the control unit 50 derives a frequency at which the required output can be output and soft switching can be performed.
  • the control unit 50 outputs the required power by setting the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 to the derived frequency.
  • the control unit 50 switches between the phase difference control and the frequency control in at least one of the light load mode and the heavy load mode.
  • the second boost delay phase mode and the second boost lead phase mode will be used for explanation. Note that the case where the inductance L of the reactor L2 is set in advance so that the condition 2 is automatically satisfied if the condition 1 is satisfied will be explained.
  • the second boost delay phase mode that is, the case where the phase difference control and the frequency control are switched in the light load mode.
  • the phase difference control is performed in the second boost delay phase mode, as the required power increases, the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 decreases.
  • the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 decreases, the difference between the primary condition current value and the absolute value of the primary winding current threshold value TI1 decreases.
  • the control unit 50 When the control unit 50 is performing phase difference control in the second boost delay phase mode, if the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes equal to or less than the first phase difference threshold, the control unit 50 switches from phase difference control to frequency control.
  • the state in which the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes equal to or less than the first phase difference threshold means that the requested power cannot be output unless the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 is equal to or less than the first phase difference threshold, but this is a state in which conditions 1 and 2 cannot be satisfied.
  • the first phase difference ⁇ 11 and the second phase difference ⁇ 12 during frequency control are fixed to values immediately before switching, for example.
  • the first phase difference threshold is set so that switching from phase difference control to frequency control occurs before the primary side condition current value becomes less than the absolute value of the primary side winding current threshold TI1.
  • the first phase difference threshold is set so that switching from phase difference control to frequency control occurs when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes less than or equal to a predetermined first primary side difference threshold. Therefore, it can be said that the control unit 50 switches from phase difference control to frequency control when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes less than or equal to the first primary side difference threshold.
  • the first primary side difference threshold is, for example, the same value as in the first embodiment.
  • the control unit 50 switches from phase difference control to frequency control when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes larger than the second primary side difference threshold.
  • the second primary side difference threshold is a value equal to or larger than the first primary side difference threshold.
  • the second primary side difference threshold is, for example, the same value as in the first embodiment. In this embodiment, the second primary side difference threshold is the same value as the first primary side difference threshold.
  • the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 immediately after switching to phase difference control is a value greater than the second phase difference threshold.
  • the second phase difference threshold is a value equal to or larger than the first phase difference threshold. In this embodiment, the second phase difference threshold is the same value as the first phase difference threshold.
  • control unit 50 performs frequency control when the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 is equal to or less than the first difference threshold, and performs phase difference control when the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 can be made larger than the first difference threshold. That is, the control unit 50 may switch between phase difference control and frequency control depending on the primary side condition current value.
  • the control unit 50 switches from the second boost delay phase mode to the second boost advance phase mode.
  • the control unit 50 switches from the second boost advance phase mode to the second boost delay phase mode.
  • the second threshold is a value lower than the first threshold.
  • the control unit 50 When switching from the second boost delay phase mode to the second boost lead phase mode, the control unit 50 performs phase difference control. At this time, the control unit 50 returns the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 to the frequency before frequency control was performed. In other words, the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 are the same in the phase difference control performed in the second boost delay phase mode and the phase difference control performed in the boost lead phase mode.
  • phase difference control When phase difference control is performed in the second boost leading phase mode, the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes smaller as the required power decreases. As the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes smaller, the difference between the primary side condition current value and the absolute value of the primary side winding current threshold value TI1 becomes smaller. Note that phase difference control is performed with the frequency maintained constant.
  • the control unit 50 When the control unit 50 is performing phase difference control in the second boost leading phase mode, if the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes equal to or less than the first difference threshold, the control unit 50 switches from phase difference control to frequency control.
  • the state in which the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes equal to or less than the first difference threshold means that the requested power cannot be output unless the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 is equal to or less than the first phase difference threshold, but this is a state in which conditions 1 and 2 cannot be satisfied.
  • the first phase difference ⁇ 11 and the second phase difference ⁇ 12 during frequency control are fixed to the values immediately before switching, for example.
  • the first difference threshold for switching between phase difference control and frequency control in heavy load mode is the same value as the first difference threshold for switching between phase difference control and frequency control in light load mode. Therefore, it can be said that the control unit 50 switches from phase difference control to frequency control when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes equal to or less than the first primary side difference threshold.
  • the first primary side difference threshold is, for example, the same value as in the first embodiment.
  • the control unit 50 switches from frequency control to phase difference control when the difference between the primary side condition current value and the absolute value of the primary side winding current threshold TI1 becomes larger than the second primary side difference threshold.
  • the second primary side difference threshold is, for example, the same value as in the first embodiment.
  • the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 immediately after switching to phase difference control is a value larger than the second difference threshold.
  • the second difference threshold is a value equal to or larger than the first difference threshold. In this embodiment, the second difference threshold is the same value as the first phase difference threshold.
  • control unit 50 performs frequency control when the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 is equal to or less than the first difference threshold, and performs phase difference control when the magnitude of the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 can be made larger than the first difference threshold. That is, the control unit 50 may switch between phase difference control and frequency control depending on the primary side condition current value.
  • the switching between the light load mode and the heavy load mode is performed by switching between the second boost delay phase mode and the second boost advance phase mode, but the switching between the light load mode and the heavy load mode may be performed by switching between the second step-down delay phase mode and the second step-down advance phase mode.
  • the control unit 50 may perform the same control as that described above.
  • the control unit 50 performs phase difference control in the same manner as in the first embodiment. That is, the control unit 50 derives a combination of the first phase difference ⁇ 1 and the second phase difference ⁇ 2 that can output the required power and satisfies the conditions 1 and 2.
  • the control unit 50 outputs the required power by controlling the primary side full bridge circuit 30 and the secondary side full bridge circuit 40 to realize the combination of the first phase difference ⁇ 1 and the second phase difference ⁇ 2 derived while maintaining the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2, i.e., the period P1 of the primary side voltage V1 and the period P1 of the secondary side voltage V2, constant.
  • Switching between the first boost delay phase mode and the first boost lead phase mode is performed using a first threshold value and a second threshold value, as in the first embodiment.
  • the control unit 50 switches from the first boost delay phase mode to the first boost lead phase mode.
  • the control unit 50 changes the frequency of the primary voltage V1 and the frequency of the secondary voltage V2 when switching from the first boost delay phase mode to the first boost lead phase mode. 27, in the first boost lead phase mode, the control unit 50 performs phase difference control while maintaining the frequency of the primary voltage V1 and the frequency of the secondary voltage V2 constant.
  • the frequency of the primary voltage V1 and the frequency of the secondary voltage V2 in the first boost lead phase mode are higher than the frequency of the primary voltage V1 and the frequency of the secondary voltage V2 in the boost lag phase mode. Therefore, in the first boost lead phase mode, the period P1 is shorter than in the first boost lag phase mode.
  • the switching between the light load mode and the heavy load mode is performed by switching between the first boost delay phase mode and the first boost lead phase mode, but the switching between the light load mode and the heavy load mode may be performed by switching between the first step-down delay phase mode and the first step-down lead phase mode.
  • the control of the third embodiment may be performed using the circuit configuration of the second embodiment.
  • switching between the light load mode and the heavy load mode may be switching between the second boost delay phase mode and the second boost lead phase mode.
  • Switching between the light load mode and the heavy load mode may be switching between the second step-down delay phase mode and the second step-down lead phase mode.
  • the timing of switching between ON and OFF of the primary side switching elements Q1 to Q4 and the timing of switching between ON and OFF of the secondary side switching elements Q5 to Q8 are limited, and soft switching may not be performed.
  • the frequency of the primary side voltage V1 and the frequency of the secondary side voltage V2 when switching from the light load mode to the heavy load mode, the required power that can be output in the light load mode and the required power that can be output in the heavy load mode overlap.
  • the light load mode and the heavy load mode have different combinations of the first phase difference ⁇ 1 and the second phase difference ⁇ 2 that enable the required power to be output and soft switching to be performed.
  • the combination of the first phase difference ⁇ 1 and the second phase difference ⁇ 2 is less likely to be restricted. This makes it possible to perform soft switching of the primary side switching elements Q1 to Q4 and the secondary side switching elements Q5 to Q8 while outputting power according to the required power.
  • control unit 50 may control the primary full bridge circuit 30 and the secondary full bridge circuit 40 to apply three levels of voltage to the series connection 24 and two levels of voltage to the secondary winding 23 in the first step-down mode.
  • the control unit 50 may also control the primary full bridge circuit 30 and the secondary full bridge circuit 40 to apply three levels of voltage to the series connection 24 and two levels of voltage to the secondary winding 23 in the first step-up mode.
  • control unit 50 may control the primary full bridge circuit 30 and the secondary full bridge circuit 40 to apply two levels of voltage to the primary winding 22 and three levels of voltage to the series connection 25 in the second step-down mode.
  • the control unit 50 may also control the primary full bridge circuit 30 and the secondary full bridge circuit 40 to apply two levels of voltage to the primary winding 22 and three levels of voltage to the series connection 25 in the second step-up mode.
  • the power conversion device 10 may include a reactor L1 connected to the primary winding 22 and a reactor L2 connected to the secondary winding 23.
  • the reactor L1 connected to the primary winding 22 is the first reactor L1
  • the reactor L2 connected to the secondary winding 23 is the second reactor L2.
  • the transformer unit TS includes the primary winding 22, the secondary winding 23, the first reactor L1, and the second reactor L2.
  • the voltage applied to the series connection 24 of the primary winding 22 and the first reactor L1 is the primary voltage V1.
  • the voltage applied to the series connection 25 of the secondary winding 23 and the second reactor L2 is the secondary voltage V2.
  • the control performed by the control unit 50 is the same as in each embodiment.
  • a three-level voltage is applied to one of the series connection 24 of the primary winding 22 and the first reactor L1, and the series connection 25 of the secondary winding 23 and the second reactor L2, and a two-level voltage is applied to the other.
  • the series connection 24, 25 to which the three-level voltage is applied and the series connection 24, 25 to which the two-level voltage is applied may be fixed.
  • the control unit 50 may control the primary side full bridge circuit 30 and the secondary side full bridge circuit 40 to apply three levels of voltage to the series connection 24 and two levels of voltage to the series connection 25 in the first step-down mode.
  • the control unit 50 may also control the primary side full bridge circuit 30 and the secondary side full bridge circuit 40 to apply three levels of voltage to the series connection 24 and two levels of voltage to the series connection 25 in the first step-up mode.
  • the control unit 50 may control the primary side full bridge circuit 30 and the secondary side full bridge circuit 40 to apply two levels of voltage to the series connection 24 and three levels of voltage to the series connection 25 in the second step-down mode.
  • the control unit 50 may also control the primary side full bridge circuit 30 and the secondary side full bridge circuit 40 to apply two levels of voltage to the series connection 24 and three levels of voltage to the series connection 25 in the second step-up mode.
  • the phase difference control and frequency control were switched according to the primary side condition current value, but they may be switched according to the secondary side condition current value. If the value of reactor L1 (L2) is determined in advance so that if either condition 1 or condition 2 is satisfied, the other is also satisfied, then it is sufficient to determine the condition current value on one side.
  • the first phase difference ⁇ 1 approaches 0 as the required power increases.
  • the difference between the secondary condition current value and the absolute value of the secondary winding current threshold value TI2 becomes smaller.
  • the control unit 50 may switch from phase difference control to frequency control when the difference between the secondary side condition current value and the absolute value of the secondary side winding current threshold value TI2 becomes equal to or less than the first secondary side difference threshold value.
  • the first secondary side difference threshold value is, for example, 0.
  • the control unit 50 switches from phase difference control to frequency control when the secondary side condition current value and the secondary side winding current threshold value TI2 match.
  • the control unit 50 may switch from frequency control to phase difference number control when the difference between the secondary condition current value and the absolute value of the secondary winding current threshold value TI2 becomes larger than the second secondary difference threshold value.
  • the second secondary difference threshold value is a value equal to or greater than the first secondary difference threshold value.
  • the second secondary difference threshold value is the same value as the first secondary difference threshold value, i.e., 0.
  • the first phase difference ⁇ 1 when phase difference control is performed in the first boost leading phase mode, the first phase difference ⁇ 1 approaches 0 as the required power decreases. As the first phase difference ⁇ 1 approaches 0, the difference between the secondary condition current value and the absolute value of the secondary winding current threshold value TI2 becomes smaller.
  • the control unit 50 may switch from phase difference control to frequency control when the difference between the secondary condition current value and the absolute value of the secondary winding current threshold value TI2 becomes equal to or smaller than the first secondary difference threshold value.
  • the control unit 50 may switch from frequency control to phase difference control when the difference between the secondary side condition current value and the absolute value of the secondary side winding current threshold value TI2 becomes larger than the second secondary side difference threshold value.
  • the control unit 50 calculates the secondary side condition current value from a combination of the first phase difference ⁇ 1 and the second phase difference ⁇ 2, and performs switching using the secondary side condition current value.
  • the phase difference control and frequency control are switched according to the primary side condition current value, but it may be switched according to the secondary side condition current value. If the value of reactor L1 (L2) is determined in advance so that if one of condition 1 and condition 2 is satisfied, the other is also satisfied, then it is sufficient to determine the condition current value on one side.
  • phase difference control is performed in the second boost delay phase mode
  • the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes smaller as the required power increases.
  • the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes smaller, the difference between the secondary condition current value and the absolute value of the secondary winding current threshold value TI2 becomes smaller.
  • the control unit 50 may switch from phase difference control to frequency control when the difference between the secondary side condition current value and the absolute value of the secondary side winding current threshold TI2 becomes equal to or less than the first secondary side difference threshold.
  • the first secondary side difference threshold is, for example, 0.
  • the control unit 50 switches from phase difference control to frequency control when the secondary side condition current value and the absolute value of the secondary side winding current threshold TI2 match.
  • the control unit 50 may switch from frequency control to phase difference control when the difference between the secondary condition current value and the absolute value of the secondary winding current threshold value TI2 becomes larger than the second secondary difference threshold value.
  • the second secondary difference threshold value is a value equal to or greater than the first secondary difference threshold value.
  • the second secondary difference threshold value is the same value as the first secondary difference threshold value, i.e., 0.
  • the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes smaller as the required power decreases.
  • the difference between the first phase difference ⁇ 11 and the second phase difference ⁇ 12 becomes smaller, the difference between the secondary condition current value and the absolute value of the secondary winding current threshold value TI2 becomes smaller.
  • the control unit 50 may switch from phase difference control to frequency control when the difference between the secondary condition current value and the absolute value of the secondary winding current threshold value TI2 becomes equal to or smaller than the first secondary difference threshold value.
  • the control unit 50 may switch from frequency control to phase difference control when the difference between the secondary side condition current value and the absolute value of the secondary side winding current threshold value TI2 becomes larger than the second secondary side difference threshold value.
  • the control unit 50 calculates the secondary side condition current value from a combination of the first phase difference ⁇ 11 and the second phase difference ⁇ 12, and performs switching using the secondary side condition current value.
  • the first primary side difference threshold, the second primary side difference threshold, the first secondary side difference threshold, and the second secondary side difference threshold may be 0 or a predetermined value greater than 0. If they are set to a predetermined value, it is possible to provide hysteresis for switching between phase difference control and frequency control, thereby suppressing hunting.
  • the control unit 50 may switch between frequency control and phase difference control depending on the output power of the power conversion device 10.
  • phase difference control When phase difference control is being performed in light load mode, the control unit 50 may switch from phase difference control to frequency control when the output power exceeds a predetermined value.
  • frequency control When frequency control is being performed in light load mode, the control unit 50 may switch from frequency control to phase difference control when the output power falls below a predetermined value.
  • a predetermined value may be set so that frequency control and phase difference control are switched between when condition 1 and condition 2 are satisfied.
  • control unit 50 When performing phase difference control in heavy load mode, the control unit 50 may switch from phase difference control to frequency control if the output current falls below a predetermined value. When performing frequency control in heavy load mode, the control unit 50 may switch from frequency control to phase difference control if the output power exceeds a predetermined value.
  • the predetermined value in heavy load mode may be set, similar to the predetermined value in light load mode, so that switching between frequency control and phase difference control occurs when condition 1 and condition 2 are satisfied.
  • the predetermined value may be the same when switching from phase difference control to frequency control and when switching from frequency control to phase difference control, or it may be different. If it is different, hysteresis can be introduced when switching, and hunting can be suppressed.
  • control unit 50 may switch from frequency control to phase difference control depending on the frequency.
  • control unit 50 may switch from frequency control to phase difference control when the frequency exceeds a predetermined value.
  • the predetermined value may be set so that frequency control switches to phase difference control when condition 1 and condition 2 are satisfied.
  • control unit 50 When the control unit 50 is performing frequency control in the heavy load mode, it may switch from frequency control to phase difference control if the frequency falls below a predetermined value.
  • the predetermined value in the heavy load mode may be set, similar to the predetermined value in the light load mode, so that frequency control switches to phase difference control when condition 1 and condition 2 are satisfied.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

制御部(50)は、軽負荷モード、及び重負荷モードの少なくとも1つにおいて、要求電力を出力でき且つ条件1と条件2とを満たす第1位相差及び第2位相差の組み合わせを実現するように、1次側フルブリッジ回路(30)、及び2次側フルブリッジ回路(40)を制御する位相差制御を行う。制御部(50)は、要求電力を出力でき且つ条件1と条件2とを満たす2レベルの電圧及び3レベルの電圧の周波数を実現するように、1次側フルブリッジ回路(30)、及び2次側フルブリッジ回路(40)を制御する周波数制御を行う。制御部(50)は、1次側条件電流値、2次側条件電流値、または出力電力に応じて位相差制御を周波数制御に切り替える。制御部(50)は、1次側条件電流値、2次側条件電流値、出力電力、または周波数に応じて周波数制御を前記位相差制御に切り替える。

Description

電力変換装置
 本開示は、電力変換装置に関する。
 特許文献1に開示の電力変換装置は、トランスと、1次側フルブリッジ回路と、2次側フルブリッジ回路と、制御部と、を備える。トランスは、1次側巻線及び2次側巻線を備える。1次側フルブリッジ回路は、複数の1次側スイッチング素子を備える。2次側フルブリッジ回路は、複数の2次側スイッチング素子を備える。制御部は、1次側巻線に3レベルの1次側電圧が印加されるように1次側フルブリッジ回路を制御する。制御部は、2次側巻線に3レベルの2次側電圧が印加されるように2次側フルブリッジ回路を制御する。制御部は、1次側電圧と2次側電圧との位相差を制御することによって、1次側スイッチング素子及び2次側スイッチング素子のソフトスイッチングを実現している。
国際公開第2020/003717号
 この種の電力変換装置は、1次側電圧の位相を2次側電圧の位相に比べて早くすることで、すなわち遅れ位相モードから進み位相モードへ変化させることで、伝送する電力を大きくできる。ここで、1次側電圧と2次側電圧とで、一方を2レベルの電圧とし、他方を3レベルの電圧とした場合、同位相モード近辺(軽負荷モードと重負荷モードとの切替わり近辺)で、ソフトスイッチングを行えない場合がある。遅れ位相モードは、3レベルの電圧がローレベルからミドルレベルに立ち上がった後に、2レベルの電圧がローレベルからハイレベルに立ち上がる負荷モードである。進み位相モードは、2レベルの電圧がローレベルからハイレベルに立ち上がった後に、3レベルの電圧がローレベルからミドルレベルに立ち上がる、又は3レベルの電圧がミドルレベルからハイレベルに立ち上がった後に、2レベルの電圧がローレベルからハイレベルに立ち上がる負荷モードである。
 本開示の第一の態様に係る電力変換装置は、1次側巻線と2次側巻線と前記1次側巻線または前記2次側巻線の少なくとも一方に接続されたリアクトルとを有するトランス部と、前記1次側巻線に接続された回路であって、複数の1次側スイッチング素子を有する1次側フルブリッジ回路と、前記2次側巻線に接続された回路であって、複数の2次側スイッチング素子を有する2次側フルブリッジ回路と、前記複数の1次側スイッチング素子及び前記複数の2次側スイッチング素子を制御する制御部と、を備え、前記複数の1次側スイッチング素子のソフトスイッチングを行うための条件が条件1であり、前記複数の2次側スイッチング素子のソフトスイッチングを行うための条件が条件2であり、前記条件1は、前記複数の1次側スイッチング素子のうちの少なくとも1つがONとOFFとの間で切り替わる時に、前記1次側巻線に流れる電流であって、前記複数の1次側スイッチング素子のうちOFFからONに変わる前記1次側スイッチング素子に並列に接続されるダイオードの順方向に流れる電流の値である1次側条件電流値が、1次側巻線電流閾値の絶対値以上であることであり、前記条件2は、前記複数の2次側スイッチング素子のうちの少なくとも1つがONとOFFとの間で切り替わる時に、前記2次側巻線に流れる電流であって、前記複数の2次側スイッチング素子のうちOFFからONに変わる前記2次側スイッチング素子に並列に接続されるダイオードの順方向に流れる電流の値である2次側条件電流値が、2次側巻線電流閾値の絶対値以上であることであり、前記制御部は、負荷モードとして、軽負荷モードと、前記軽負荷モードよりも出力電力の最大値が大きい重負荷モードと、を備え、前記制御部は、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路の一方が2レベルの電圧を前記トランス部に印加するとともに、他方が3レベルの電圧を前記トランス部に印加するように前記1次側フルブリッジ回路及び前記2次側フルブリッジ回路を制御するように構成され、前記2レベルの電圧と前記3レベルの電圧は位相180度毎に反転する同一周波数の波形であり、前記3レベルの電圧がローレベルからミドルレベルに立ち上がる第1時刻と前記2レベルの電圧がローレベルからハイレベルに立ち上がる第2時刻との差は第1位相差、前記第1時刻と前記3レベルの電圧がミドルレベルからハイレベルに立ち上がる第3時刻との差は第2位相差であり、前記第1位相差と前記第2位相差とが等しいとき、又は前記第1位相差が0のときに、前記負荷モードが前記軽負荷モードと前記重負荷モードとの間で切り替わり、前記制御部は、前記軽負荷モード、及び前記重負荷モードの少なくとも1つにおいて、要求電力を出力でき且つ前記条件1と前記条件2とを満たす前記第1位相差及び前記第2位相差の組み合わせを実現するように、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路を制御する位相差制御を行い、前記要求電力を出力でき且つ前記条件1と前記条件2とを満たす前記2レベルの電圧及び前記3レベルの電圧の周波数を実現するように、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路を制御する周波数制御を行い、前記1次側条件電流値、前記2次側条件電流値、または前記出力電力に応じて前記位相差制御から前記周波数制御への切り替えを行い、前記1次側条件電流値、前記2次側条件電流値、前記出力電力、または前記周波数に応じて前記周波数制御から前記位相差制御への切り替えを行う、ように構成される。
 なお、1次側フルブリッジ回路がトランス部に印加するのが2レベルの電圧で、2次側フルブリッジ回路がトランス部に印加するのが3レベルの電圧である場合、第1位相差が0の時に負荷モードが軽負荷モードと重負荷モードとの間で切り替わる。1次側フルブリッジ回路がトランス部に印加するのが3レベルの電圧で、2次側フルブリッジ回路がトランス部に印加するのが2レベルの電圧である場合、第1位相差と第2位相差が等しい時に負荷モードが軽負荷モードと重負荷モードとの間で切り替わる。
 制御部は、1次側条件電流値または2次側条件電流値に応じて位相差制御を周波数制御に切り替える。1次側スイッチング素子及び2次側スイッチング素子のソフトスイッチングを行えるか否かは、1次側条件電流値及び2次側条件電流値によって定まる。1次側条件電流値または2次側条件電流値に応じて位相差制御を周波数制御に切り替えることで、位相差制御ではソフトスイッチングを行えない場合であっても、周波数制御でソフトスイッチングを行うことができる。詳細にいえば、周波数制御では、1次側電圧及び2次側電圧の周波数の変更によって出力する電力を制御することができる。また、周波数制御では、1次側電圧及び2次側電圧の1周期に対する第1位相差及び第2位相差の比率を維持することができるため、ソフトスイッチングを行うための条件を満たしつつ出力する電力を制御できる。従って、軽負荷モードと重負荷モードとの切替わり近辺であっても、要求電力に応じた電力を出力しつつ1次側スイッチング素子及び2次側スイッチング素子のソフトスイッチングを行うことができる。
 上記電力変換装置について、前記制御部は、前記位相差制御を実行している場合に前記1次側条件電流値と前記1次側巻線電流閾値の絶対値との差が、第1の1次側差分閾値以下になると前記位相差制御から前記周波数制御への切り替えを行うとともに、前記周波数制御を実行している場合に前記1次側条件電流値と前記1次側巻線電流閾値の絶対値との差が、前記第1の1次側差分閾値以上である第2の1次側差分閾値より大きくなると前記周波数制御から前記位相差制御への切り替えを行う、又は、前記位相差制御を実行している場合に前記2次側条件電流値と前記2次側巻線電流閾値の絶対値との差が、第1の2次側差分閾値以下になると前記位相差制御から前記周波数制御への切り替えを行うとともに、前記周波数制御を実行している場合に前記2次側条件電流値と前記2次側巻線電流閾値の絶対値との差が、前記第1の2次側差分閾値以上である第2の2次側差分閾値より大きくなると前記周波数制御から前記位相差制御への切り替えを行う、ように構成されてもよい。
 本開示の第二の態様に係る電力変換装置は、1次側巻線と2次側巻線と前記1次側巻線または前記2次側巻線の少なくとも一方に接続されたリアクトルとを有するトランス部と、前記1次側巻線に接続された回路であって、複数の1次側スイッチング素子を有する1次側フルブリッジ回路と、前記2次側巻線に接続された回路であって、複数の2次側スイッチング素子を有する2次側フルブリッジ回路と、前記複数の1次側スイッチング素子及び前記複数の2次側スイッチング素子を制御する制御部と、を備え、
 前記複数の1次側スイッチング素子のソフトスイッチングを行うための条件が条件1であり、前記複数の2次側スイッチング素子のソフトスイッチングを行うための条件が条件2であり、前記条件1は、前記複数の1次側スイッチング素子のうちの少なくとも1つがONとOFFとの間で切り替わる時に、前記1次側巻線に流れる電流であって、前記複数の1次側スイッチング素子のうちOFFからONに変わる前記1次側スイッチング素子に並列に接続されるダイオードの順方向に流れる電流の値である1次側条件電流値が、1次側巻線電流閾値の絶対値以上であることであり、前記条件2は、前記複数の2次側スイッチング素子のうちの少なくとも1つがONとOFFとの間で切り替わる時に、前記2次側巻線に流れる電流であって、前記複数の2次側スイッチング素子のうちOFFからONに変わる前記2次側スイッチング素子に並列に接続されるダイオードの順方向に流れる電流の値である2次側条件電流値が、2次側巻線電流閾値の絶対値以上であることであり、前記制御部は、負荷モードとして、軽負荷モードと、前記軽負荷モードよりも出力電力の最大値が大きい重負荷モードと、を備え、前記制御部は、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路の一方が2レベルの電圧を前記トランス部に印加するとともに、他方が3レベルの電圧を前記トランス部に印加するように前記1次側フルブリッジ回路及び前記2次側フルブリッジ回路を制御するように構成され、前記2レベルの電圧と前記3レベルの電圧は位相180度毎に反転する同一周波数の波形であり、前記3レベルの電圧がローレベルからミドルレベルに立ち上がる第1時刻と前記2レベルの電圧がローレベルからハイレベルに立ち上がる第2時刻との差は第1位相差、前記第1時刻と前記3レベルの電圧がミドルレベルからハイレベルに立ち上がる第3時刻との差は第2位相差であり、前記第1位相差と前記第2位相差とが等しいとき、又は前記第1位相差が0のときに、前記負荷モードが前記軽負荷モードと前記重負荷モードとの間で切り替わり、前記制御部は、前記軽負荷モード及び前記重負荷モードにおいて、要求電力を出力でき且つ前記条件1と前記条件2とを満たす前記第1位相差及び前記第2位相差の組み合わせを実現するように、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路を制御する位相差制御を行い、前記負荷モードが前記軽負荷モードから前記重負荷モードに切り替わる際に前記2レベルの電圧及び前記3レベルの電圧の周波数を変更する、ように構成される。
 軽負荷モードの場合と重負荷モードとの場合で2レベルの電圧及び3レベルの電圧の周波数を一定にした場合、軽負荷モードから重負荷モードへの切り替えの際に、ソフトスイッチングを行いにくい場合がある。詳細にいえば、要求電力を出力するように第1位相差及び第2位相差の組み合わせを導出すると、軽負荷モードと重負荷モードの切り替え時において要求電力を出力でき、かつ、ソフトスイッチングを行える組み合わせが限られる。これにより、1次側スイッチング素子のON/OFFを行うタイミングと2次側スイッチング素子のON/OFFを行うタイミングとが制限されることで、ソフトスイッチングを行えない場合がある。これに対し、軽負荷モードから重負荷モードに切り替わる際に2レベルの電圧及び3レベルの電圧の周波数を変更することで、軽負荷モードで出力可能な要求電力と、重負荷モードで出力可能な要求電力とが重なり合う。軽負荷モードと重負荷モードとでは、要求電力を出力でき、かつ、ソフトスイッチングを行うことができる第1位相差と第2位相差との組み合わせが異なる。このため、軽負荷モードで出力可能な要求電力と重負荷モードで出力可能な要求電力とが重なり合う範囲で軽負荷モードと重負荷モードとを切り替えることで、第1位相差と第2位相差との組み合わせが制限されにくい。これにより、要求電力に応じた出力電力を出力しつつ1次側スイッチング素子及び2次側スイッチング素子のソフトスイッチングを行うことができる。
 上記電力変換装置について、前記制御部は、前記軽負荷モードの状態で前記要求電力が第1閾値以上になった場合に前記負荷モードを前記軽負荷モードから前記重負荷モードに切り替え、前記重負荷モードの状態で前記要求電力が前記第1閾値よりも低い第2閾値以下になった場合に前記負荷モードを前記重負荷モードから前記軽負荷モードに切り替える、ように構成されてもよい。
図1は第1実施形態の電力変換装置の回路図である。 図2は等価電圧比と負荷モードとの関係を示す図である。 図3は第1降圧遅れ位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図4は第1降圧同位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図5は第1降圧進み位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図6は第1昇圧遅れ位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図7は第1昇圧同位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図8は第1昇圧進み位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図9は位相差制御を示すフローチャートである。 図10は第1降圧遅れ位相モードにおける1次側電流及び2次側電流を示す図である。 図11は周波数制御を示すフローチャートである。 図12は周波数制御が行われている場合の1次側電圧の周期、及び2次側電圧の周期を示す図である。 図13は周波数制御が行われている場合の1次側電圧の周期、及び2次側電圧の周期を示す図である。 図14は周波数制御が行われている場合の1次側電圧の周期、及び2次側電圧の周期を示す図である。 図15は要求電力に応じた第1昇圧遅れ位相モードと第1昇圧進み位相モードとの切り替えを示す図である。 図16は周波数制御が行われている場合の1次側電圧の周期、及び2次側電圧の周期を示す図である。 図17は周波数制御が行われている場合の1次側電圧の周期、及び2次側電圧の周期を示す図である。 図18は周波数制御が行われている場合の1次側電圧の周期、及び2次側電圧の周期を示す図である。 図19は第2実施形態の電力変換装置の回路図である。 図20は第2降圧遅れ位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図21は第2降圧同位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図22は第2降圧進み位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図23は第2昇圧遅れ位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図24は第2昇圧同位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図25は第2昇圧進み位相モードにおける1次側電圧、及び2次側電圧を示す図である。 図26は第1昇圧遅れ位相モードにおける1次側電圧の周期及び2次側電圧の周期を示す図である。 図27は第1昇圧進み位相モードにおける1次側電圧の周期及び2次側電圧の周期を示す図である。
 [第1実施形態]
 電力変換装置の第1実施形態について説明する。
 図1に示すように、電源システム100は、直流電源110と、負荷120と、電力変換装置10と、を備える。直流電源110は、直流電力を電力変換装置10に入力する。直流電源110は、例えば、バッテリ、又は電源回路である。電源回路は、例えば、交流電力を直流電力に変換して出力するAC/DC変換器である。負荷120は、例えば、直流電力を充放電可能な二次電池である。二次電池、例えば、リチウムイオン蓄電池、又は鉛蓄電池である。
 <電力変換装置>
 電力変換装置10は、デュアルアクティブブリッジ方式のDC/DCコンバータである。電力変換装置10は、直流電源110と負荷120との間に設けられている。電力変換装置10は、直流電源110から入力される直流電力を変換して負荷120に出力可能である。電力変換装置10は、負荷120から入力される直流電力を変換して直流電源110に出力可能である。以下の説明では、1次側を入力、2次側を出力として取り扱う。即ち、電力変換装置10は、直流電源110から入力された直流電圧を変換して負荷120に出力するものとする。
 電力変換装置10は、2つの1次側端子11,12と、2つの2次側端子13,14と、を備える。1次側端子11,12には直流電源110が電気的に接続されている。2次側端子13,14には負荷120が電気的に接続されている。
 電力変換装置10は、トランス部TSを備える。トランス部TSは、トランス20と、リアクトルL1と、を備える。トランス20は、絶縁型である。トランス20は、磁性体のコア21と、1次側巻線22と、2次側巻線23と、を備える。1次側巻線22及び2次側巻線23は、コア21に巻かれている。トランス20は、リアクトルL1に接続されている。リアクトルL1は、チョークコイルなどの素子であってもよいし、1次側巻線22及び2次側巻線23の漏れインダクタンスであってもよい。本実施形態では、リアクトルL1は、1次側巻線22に接続されている。リアクトルL1と1次側巻線22とは直列接続体24を構成する。
 電力変換装置10は、1次側フルブリッジ回路30を備える。1次側フルブリッジ回路30は、第1レグ31と、第2レグ32と、を備える。第1レグ31と第2レグ32とは、互いに並列に接続されるように1次側端子11,12に接続されている。これにより、1次側フルブリッジ回路30は、1次側端子11,12を介して直流電源110に電気的に接続されている。第1レグ31は、第1スイッチング素子Q1と、第2スイッチング素子Q2と、ダイオードD1,D2と、コンデンサC1,C2と、を備える。第1スイッチング素子Q1と第2スイッチング素子Q2とは、互いに直列接続されている。第2レグ32は、第3スイッチング素子Q3と、第4スイッチング素子Q4と、ダイオードD3,D4と、コンデンサC3,C4と、を備える。第3スイッチング素子Q3と第4スイッチング素子Q4とは、互いに直列接続されている。第1スイッチング素子Q1及び第3スイッチング素子Q3は、上アームを構成している。第2スイッチング素子Q2及び第4スイッチング素子Q4は、下アームを構成している。
 第1スイッチング素子Q1、第2スイッチング素子Q2、第3スイッチング素子Q3、及び第4スイッチング素子Q4は、複数の1次側スイッチング素子Q1~Q4である。1次側スイッチング素子Q1~Q4は、例えば、n型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。1次側スイッチング素子Q1~Q4は、p型のMOSFET、IGBT(Insulated Gate Bipolar Transistor)、又はGaN-HEMTであってもよい。
 ダイオードD1~D4及びコンデンサC1~C4は、それぞれ1次側スイッチング素子Q1~Q4に並列接続されている。ダイオードD1~D4は、寄生ダイオードであってもよいし、素子であってもよい。コンデンサC1~C4は、寄生容量、素子、又は寄生容量と素子の組み合わせであってもよい。
 第1スイッチング素子Q1と第2スイッチング素子Q2との接続点、及び第3スイッチング素子Q3と第4スイッチング素子Q4との接続点は、それぞれ1次側巻線22に接続されている。これにより、1次側フルブリッジ回路30は、1次側巻線22に接続されている。また、1次側フルブリッジ回路30は、リアクトルL1に接続されている。
 電力変換装置10は、1次側電圧センサ37を備える。1次側電圧センサ37は、直流電源110から1次側フルブリッジ回路30に入力される入力電圧Vinを検出する。
 電力変換装置10は、2次側フルブリッジ回路40を備える。2次側フルブリッジ回路40は、第3レグ41と、第4レグ42と、を備える。第3レグ41と第4レグ42とは、互いに並列に接続されるように2次側端子13,14に接続されている。これにより、2次側フルブリッジ回路40は、負荷120に電気的に接続されている。第3レグ41は、第5スイッチング素子Q5と、第6スイッチング素子Q6と、ダイオードD5,D6と、コンデンサC5,C6と、を備える。第5スイッチング素子Q5と第6スイッチング素子Q6とは、互いに直列接続されている。第4レグ42は、第7スイッチング素子Q7と、第8スイッチング素子Q8と、ダイオードD7,D8と、コンデンサC7,C8と、を備える。第7スイッチング素子Q7と第8スイッチング素子Q8とは、互いに直列接続されている。第5スイッチング素子Q5及び第7スイッチング素子Q7は、上アームを構成している。第6スイッチング素子Q6及び第8スイッチング素子Q8は、下アームを構成している。
 第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7、及び第8スイッチング素子Q8は、複数の2次側スイッチング素子Q5~Q8である。2次側スイッチング素子Q5~Q8は、例えば、n型のMOSFETである。2次側スイッチング素子Q5~Q8は、p型のMOSFET、IGBT、又はGaN-HEMTであってもよい。
 ダイオードD5~D8及びコンデンサC5~C8は、それぞれ2次側スイッチング素子Q5~Q8に並列接続されている。ダイオードD5~D8は、寄生ダイオードであってもよいし、素子であってもよい。コンデンサC5~C8は、寄生容量、素子、又は寄生容量と素子の組み合わせであってもよい。
 第5スイッチング素子Q5と第6スイッチング素子Q6との接続点、及び第7スイッチング素子Q7と第8スイッチング素子Q8との接続点は、それぞれ2次側巻線23に接続されている。これにより、2次側フルブリッジ回路40は、2次側巻線23に接続されている。
 2次側フルブリッジ回路40の出力電力は、負荷120に供給される。
 電力変換装置10は、2次側電圧センサ47を備える。2次側電圧センサ47は、電力変換装置10の出力電圧Voutを検出する。
 電力変換装置10は、制御部50を備える。制御部50は、プロセッサと、記憶部と、を備える。プロセッサは、例えば、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)、又はDSP(Digital Signal Processor)である。記憶部は、RAM(Random Access Memory)及びROM(Read Only Memory)を含む。記憶部は、処理をプロセッサに実行させるように構成されたプログラムコードまたは指令を格納している。記憶部、即ち、コンピュータ可読媒体は、汎用または専用のコンピュータでアクセスできるあらゆる利用可能な媒体を含む。制御部50は、ASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)等のハードウェア回路によって構成されていてもよい。処理回路である制御部50は、コンピュータプログラムに従って動作する1つ以上のプロセッサ、ASICやFPGA等の1つ以上のハードウェア回路、或いは、それらの組み合わせを含み得る。
 制御部50は、複数の1次側スイッチング素子Q1~Q4及び複数の2次側スイッチング素子Q5~Q8を制御することによって、入力電圧Vinを出力電圧Voutに変換する。
 本実施形態において、制御部50は、1次側フルブリッジ回路30及び2次側フルブリッジ回路40のうち励磁電流が流れる方を3レベル制御するとともに、励磁電流が流れない方を2レベル制御する。1次側フルブリッジ回路30及び2次側フルブリッジ回路40のうち励磁電流が流れる方は、リアクトルL1を備えない回路である。1次側フルブリッジ回路30及び2次側フルブリッジ回路40のうち励磁電流が流れない方は、リアクトルL1を備える回路である。本実施形態において、1次側フルブリッジ回路30が2レベル制御されるとともに、2次側フルブリッジ回路40が3レベル制御される。
 3レベル制御は、トランス部TS、即ち、2次側巻線23に印加される電圧が正、負、又は0の3段階に切り替わる制御である。2レベル制御は、トランス部TS、即ち、1次側巻線22とリアクトルL1との直列接続体24に印加される電圧が正、又は負の2段階に切り替わる制御である。適宜、3レベル制御において2次側巻線23に印加される電圧が正の場合をハイレベル、2次側巻線23に印加される電圧が0の場合をミドルレベル、2次側巻線23に印加される電圧が負の場合をローレベルと称する。2レベル制御において直列接続体24に印加される電圧が正の場合をハイレベル、直列接続体24に印加される電圧が負の場合をローレベルと称する。直列接続体24に印加される電圧を1次側電圧V1、2次側巻線23に印加される電圧を2次側電圧V2と称する。1次側電圧V1は、第1スイッチング素子Q1と第2スイッチング素子Q2との接続点と、第3スイッチング素子Q3と第4スイッチング素子Q4との接続点との電位差である。2次側電圧V2は、第5スイッチング素子Q5と第6スイッチング素子Q6との接続点と、第7スイッチング素子Q7と第8スイッチング素子Q8との接続点との電位差である。第1実施形態において、1次側電圧V1は、2レベルの電圧である。2次側電圧V2は、3レベルの電圧である。図1の矢印の向きを1次側電圧V1及び2次側電圧V2の正とする。1次側電圧V1と2次側電圧V2は出力を変更していない通常動作時には、1次側電圧V1及び2次側電圧V2は位相180度毎に反転する同一周波数の波形である。
 1次側フルブリッジ回路30の2レベル制御を行う場合、制御部50は、第1レグ31と第2レグ32とを連動させて制御する。制御部50は、第1スイッチング素子Q1と第4スイッチング素子Q4とを同時にオンする。制御部50は、第2スイッチング素子Q2と第3スイッチング素子Q3とを同時にオンする。1次側フルブリッジ回路30のスイッチングパターンは、第1パターン及び第2パターンを含む。
 第1パターンは、第1スイッチング素子Q1をオン、第2スイッチング素子Q2をオフ、第3スイッチング素子Q3をオフ、第4スイッチング素子Q4をオンするスイッチングパターンである。
 第2パターンは、第1スイッチング素子Q1をオフ、第2スイッチング素子Q2をオン、第3スイッチング素子Q3をオン、第4スイッチング素子Q4をオフするスイッチングパターンである。
 2次側フルブリッジ回路40の3レベル制御を行う場合、制御部50は、第3レグ41と第4レグ42とを独立して制御する。2次側フルブリッジ回路40のスイッチングパターンは、第3パターン~第6パターンを含む。
 第3パターンは、第5スイッチング素子Q5をオン、第6スイッチング素子Q6をオフ、第7スイッチング素子Q7をオフ、第8スイッチング素子Q8をオンするスイッチングパターンである。
 第4パターンは、第5スイッチング素子Q5をオン、第6スイッチング素子Q6をオフ、第7スイッチング素子Q7をオン、第8スイッチング素子Q8をオフするスイッチングパターンである。
 第5パターンは、第5スイッチング素子Q5をオフ、第6スイッチング素子Q6をオン、第7スイッチング素子Q7をオン、第8スイッチング素子Q8をオフするスイッチングパターンである。
 第6パターンは、第5スイッチング素子Q5をオフ、第6スイッチング素子Q6をオン、第7スイッチング素子Q7をオフ、第8スイッチング素子Q8をオンするスイッチングパターンである。
 制御部50は、1次側フルブリッジ回路30の第1パターン及び第2パターンのいずれかと2次側フルブリッジ回路40の第3パターン~第6パターンのいずれかとの組み合わせによって2次側フルブリッジ回路40から出力電圧Voutを出力する。
 ここで、トランス20の1次側巻線22の巻き数はN1、2次側巻線23の巻き数はN2である。1次側フルブリッジ回路30に入力される入力電圧Vinと2次側フルブリッジ回路40から出力される出力電圧Voutとの比は電圧比である。トランス20の巻き数比を1:1に換算した時の等価的な電圧比である等価電圧比は(Vout×N1)/(Vin×N2)である。Vin×N2は、トランスの巻線比を1:1に換算した場合の等価入力電圧である。Vout×N1は、トランスの巻線比を1:1に換算した場合の等価出力電圧である。制御部50は、負荷モードとして第1降圧モードと、第1昇圧モードと、を備える。第1降圧モードは、等価電圧比を1より小さくする負荷モードである。第1昇圧モードは、等価電圧比を1より大きくする負荷モードである。
 例えば、トランス20の巻線比が1:2で、入力電圧Vin=200V、出力電圧Vоut=400Vの場合、巻線比を1:1に換算すると、等価電圧比=(Vоut×1)/(Vin×2)は1である。したがってトランス20の巻線比が1:2で、入力電圧Vin=200Vの場合は、出力電圧Vоutが400Vより小さいと降圧モードであり、400Vより大きいと昇圧モードである。なお、以降の説明は特にことわりがない場合は巻線比を1:1として説明する。
 <第1降圧モード>
 図2に示すように、第1降圧モードは、第1降圧遅れ位相モードと、第1降圧同位相モードと、第1降圧進み位相モードと、を備える。
 図3に示すように、第1降圧遅れ位相モードは、2次側電圧V2をローレベルからミドルレベルに立ち上げた後に1次側電圧V1をローレベルからハイレベルに立ち上げ、その後2次側電圧V2をミドルレベルからハイレベルに立ち上げる第1降圧モードである。第1降圧遅れ位相モードは、負荷120からの要求電力に応じて小電力を出力する場合に用いられる第1降圧モードである。第1降圧遅れ位相モードは、遅れ位相モードの一例である。遅れ位相モードは、3レベルの電圧がローレベルからミドルレベルに立ち上がった後に、2レベルの電圧がローレベルからハイレベルに立ち上がる負荷モードである。
 第1実施形態の負荷モードにおいて、2次側電圧V2がローレベルからミドルレベルに立ち上がる第1時刻T1と1次側電圧V1がローレベルからハイレベルに立ち上がる第2時刻T2との差は第1位相差θ1である。第1時刻T1と2次側電圧V2がミドルレベルからハイレベルに立ち上がる第3時刻T3との差は第2位相差θ2である。
 なお上述の通り、1次側電圧V1と2次側電圧V2は出力を変更していない通常動作時には、位相180度毎に反転する同一周波数の波形である。したがって、2次側電圧V2がハイレベルからミドルレベルに立ち下がる時刻も第1時刻T1であり、1次側電圧V1がハイレベルからローレベルに立ち下がる時刻も第2時刻T2であり、2次側電圧V2がミドルレベルからローレベルに立ち下がる時刻も第3時刻T3である。
 図4に示すように、第1降圧同位相モードは、2次側電圧V2をローレベルからミドルレベルに立ち上げることと、1次側電圧V1をローレベルからハイレベルに立ち上げることとを同時に行った後に、2次側電圧V2をミドルレベルからハイレベルに立ち上げる第1降圧モードである。第1降圧同位相モードの場合、第1時刻T1と第2時刻T2は同一時刻である。従って、第1位相差θ1は0である。第1降圧同位相モードは、負荷120からの要求電力に応じて中電力を出力する場合に用いられる第1降圧モードである。中電力は、小電力よりも大きい電力である。
 図5に示すように、第1降圧進み位相モードは、1次側電圧V1をローレベルからハイレベルに立ち上げた後に2次側電圧V2をローレベルからミドルレベルに立ち上げ、その後2次側電圧V2をミドルレベルからハイレベルに立ち上げる第1降圧モードである。第1降圧進み位相モードは、負荷120からの要求電力に応じて大電力を出力する場合に用いられる第1降圧モードである。大電力は、中電力よりも大きい電力である。第1降圧進み位相モードは、第1降圧遅れ位相モードよりも出力電力の最大値が大きい。第1降圧進み位相モードは、進み位相モードの一例である。本実施形態の進み位相モードは、2レベルの電圧がローレベルからハイレベルに立ち上がった後に、3レベルの電圧がローレベルからミドルレベルに立ち上がる負荷モードである。
 第1降圧遅れ位相モードは、軽負荷モードの一例である。第1降圧進み位相モードは、重負荷モードの一例である。第1降圧同位相モードは、軽負荷モードと重負荷モードとを切り替える際に用いられる負荷モードである。第1降圧モードは、第1位相差θ1が0のときに第1降圧遅れ位相モードと第1降圧進み位相モードとの間で切り替わる。
 <第1昇圧モード>
 図2に示すように、第1昇圧モードは、第1昇圧遅れ位相モードと、第1昇圧同位相モードと、第1昇圧進み位相モードと、を備える。
 図6に示すように、第1昇圧遅れ位相モードは、2次側電圧V2をローレベルからミドルレベルに立ち上げた後に1次側電圧V1をローレベルからハイレベルに立ち上げ、その後2次側電圧V2をミドルレベルからハイレベルに立ち上げる第1昇圧モードである。第1昇圧遅れ位相モードは、負荷120からの要求電力に応じて小電力を出力する場合に用いられる第1昇圧モードである。第1昇圧遅れ位相モードは、2次側電圧V2のハイレベルが1次側電圧V1のハイレベルよりも電圧が高い点で第1降圧遅れ位相モードと異なる。また、2次側電圧V2のローレベルが1次側電圧V1のローレベルよりも電圧が低い点で第1降圧遅れ位相モードと異なる。第1昇圧遅れ位相モードは、遅れ位相モードの一例である。
 図7に示すように、第1昇圧同位相モードは、2次側電圧V2をローレベルからミドルレベルに立ち上げることと、1次側電圧V1をローレベルからハイレベルに立ち上げることとを同時に行った後に、2次側電圧V2をミドルレベルからハイレベルに立ち上げる第1昇圧モードである。第1昇圧同位相モードの場合、第1時刻T1と第2時刻T2とは同一時刻である。従って、第1位相差θ1は0である。第1昇圧同位相モードは、負荷120からの要求電力に応じて中電力を出力する場合に用いられる第1昇圧モードである。中電力は、小電力よりも大きい電力である。第1昇圧同位相モードは、2次側電圧V2のハイレベルが1次側電圧V1のハイレベルよりも電圧が高い点で第1降圧同位相モードと異なる。また、2次側電圧V2のローレベルが1次側電圧V1のローレベルよりも電圧が低い点で第1降圧同位相モードと異なる。
 図8に示すように、第1昇圧進み位相モードは、1次側電圧V1をローレベルからハイレベルに立ち上げた後に2次側電圧V2をローレベルからミドルレベルに立ち上げ、その後2次側電圧V2をミドルレベルからハイレベルに立ち上げる第1昇圧モードである。第1昇圧進み位相モードは、負荷120からの要求電力に応じて大電力を出力する場合に用いられる第1昇圧モードである。第1昇圧進み位相モードは、2次側電圧V2のハイレベルが1次側電圧V1のハイレベルよりも電圧が高い点で第1降圧進み位相モードと異なる。また、2次側電圧V2のローレベルが1次側電圧V1のローレベルよりも電圧が低い点で第1降圧進み位相モードと異なる。第1昇圧進み位相モードは、第1昇圧遅れ位相モードよりも出力電力の最大値が大きい。第1昇圧進み位相モードは、進み位相モードの一例である。
 第1昇圧遅れ位相モードは、軽負荷モードの一例である。第1昇圧進み位相モードは、重負荷モードの一例である。第1昇圧同位相モードは、軽負荷モードと重負荷モードとを切り替える際に用いられる負荷モードである。第1昇圧モードは、第1位相差θ1が0のときに第1昇圧遅れ位相モードと第1昇圧進み位相モードとの間で切り替わる。
 <位相差制御>
 制御部50は、位相差制御を行う。位相差制御は、第1位相差θ1及び第2位相差θ2を制御することによって要求電力を出力する制御である。以下、位相差制御について説明する。
 図9及び図10に示すように、ステップS1において、制御部50は、ソフトスイッチング領域を導出する。ソフトスイッチング領域は、1次側電流I1、及び2次側電流I2のそれぞれに設定される。1次側電流I1は、1次側巻線22に流れる電流である。2次側電流I2は、2次側巻線23に流れる電流である。図1において矢印の向きを1次側電流I1及び2次側電流I2の正とする。
 複数の1次側スイッチング素子Q1~Q4のソフトスイッチングを行うための条件は、1次側スイッチング素子Q1~Q4がONとOFFとの間で切り替わる時に、1次側電流I1であって、1次側スイッチング素子Q1~Q4のうちOFFからONに変わるスイッチング素子に並列接続されるダイオードの順方向に流れる電流の値である1次側条件電流値が、1次側巻線電流閾値TI1の絶対値以上であることである。以降、この条件を条件1とする。この条件を満たす領域が1次側電流I1のソフトスイッチング領域である。1次側スイッチング素子Q1~Q4がONとOFF時との間で切り替わる時は、1次側スイッチング素子Q1~Q4の少なくとも1つのスイッチング素子がONからOFF、又はOFFからONになる時点である。これは、1次側電圧V1がローレベルからハイレベルに立ち上がる、又はハイレベルからローレベルに立ち下がる第2時刻T2と同一である。
 複数の2次側スイッチング素子Q5~Q8のソフトスイッチングを行うための条件は、2次側スイッチング素子Q5~Q8がONとOFFとの間で切り替わる時に、2次側電流I2であって、2次側スイッチング素子Q5~Q8のうちOFFからONに変わるスイッチング素子に並列接続されるダイオードの順方向に流れる電流の値である2次側条件電流値が、2次側巻線電流閾値TI2の絶対値以上であることである。以降、この条件を条件2とする。この条件を満たす領域が2次側電流I2のソフトスイッチング領域である。2次側スイッチング素子Q5~Q8がONとOFFとの間で切り替わる時は、2次側スイッチング素子Q5~Q8の少なくとも1つのスイッチング素子がONからOFF、又はOFFからONになる時点である。この時点は、第1時刻T1又は第3時刻T3と同一である。第1時刻T1は、2次側電圧V2がローレベルからミドルレベルに立ち上がる時刻、又は2次側電圧V2がハイレベルからミドルレベルに立ち下がる時刻である。第3時刻T3は、2次側電圧V2がミドルレベルからハイレベルに立ち上がる時刻、又は2次側電圧V2がミドルレベルからローレベルに立ち下がる時刻である。
 上述の通り、1次側電圧V1と2次側電圧V2は位相180度毎に反転する同一周波数の波形であるので、立ち上がり時と立ち下がり時は正負が反転しただけであるので、どちらか一方のみ考えればよい。以降は立ち上がり時についてのみ説明する。
 図10には、一例として、第1降圧遅れ位相モード時の1次側電流I1及び2次側電流I2を示す。図3の電圧波形と比較してわかる通り、図10に示す例では、第1時刻T1では2次側フルブリッジ回路40のスイッチングパターンが第5パターンから第4パターンに切り替えられる。また、第3時刻T3では2次側フルブリッジ回路40のスイッチングパターンが第4パターンから第3パターンに切り替えられる。この第1時刻T1および第3時刻T3の際に、条件2を満たせば2次側スイッチング素子Q5~Q8のソフトスイッチングが成立する。第2時刻T2では、1次側フルブリッジ回路30のスイッチングパターンが第2パターンから第1パターンに切り替えられる。この際に、条件1を満たせば1次側スイッチング素子Q1~Q4のソフトスイッチングが成立する。
 1次側巻線電流閾値TI1は、以下の(1)式で規定される。
Figure JPOXMLDOC01-appb-M000001
 TI1:1次側巻線電流閾値、k1:係数、V1:1次側電圧、L:リアクトルL1のインダクタンス、C01:1次側フルブリッジ回路30のスイッチング素子Q1~Q4に並列に配置される全コンデンサC1~C4の合成容量に対してスイッチング素子1つ分に対応する容量である。コンデンサC1の容量がC11、コンデンサC2の容量がC12、コンデンサC3の容量がC13、コンデンサC4の容量がC14である場合、C01=(C11+C12+C13+C14)/4であってもよい。CxをC11~C14のうち最も大きい容量とした場合、C01=Cxであってもよい。なお、2次側巻線電流閾値TI2についても各値を2次側の値に置き替えて同様に規定される。こうしてソフトスイッチング領域が導出される。
 次に、ステップS2において、制御部50は、目標電流を算出する。目標電流は負荷120からの要求電力を出力でき、かつ、条件1と条件2を満たす電流値である。
 1次側スイッチング素子Q1~Q4のうち第2時刻T2でOFFからONに変わるのは、第1スイッチング素子Q1及び第4スイッチング素子Q4である。第1スイッチング素子Q1及び第4スイッチング素子Q4は、スイッチングパターンが第2パターンから第1パターンに変わる時にOFFからONに変わる1次側スイッチング素子である。
 条件1を満たすには第2時刻T2での1次側電流I1であって、この時にOFFからONに変わる第1スイッチング素子Q1及び第4スイッチング素子Q4に並列に接続されるダイオードD1,D4の順方向に流れる電流の値が1次側巻線電流閾値TI1の絶対値“|TI1|”以上になればよい。この電流の値は、図1の“-I1”の値である。なお図10から判る通り第2時刻T2では1次側電流I1は負の値であるので“-I1”は正の値になる。
 本負荷モードにおいて、条件2を満たすには第1時刻T1と第3時刻T3の2次側電流I2を考慮する。第1時刻T1と第3時刻T3のうちでこの負荷モードにおいて2次側電流I2の絶対値が小さい方の時刻は第1時刻T1である。このため、第1時刻T1での2次側電流I2を考慮すればよい。したがって条件2を満たすには第1時刻T1での2次側電流I2であって、この時にOFFからONに変わる第5スイッチング素子Q5に並列に接続されるダイオードD5の順方向に流れる電流の値が2次側巻線電流閾値TI2の絶対値“|TI2|”以上になればよい。この電流の値は、図1の“+I2”の値である。第5スイッチング素子Q5は、スイッチングパターンが第5パターンから第4パターンに変わる時にOFFからONに変わる2次側スイッチング素子である。なお図10から判る通り第1時刻T1では2次側電流I2は正の値であるので“+I2”は正の値になる。また、第1時刻T1と第3時刻T3のうちでどちらの時刻で2次側電流I2の絶対値が小さくなるかは負荷モードに応じてかわる。
 実用上は、例えば条件2について2次側巻線電流閾値TI2を1次側に換算したTI2’と第1時刻T1での1次側電流I1を比較することで条件2を満たすようにしても良いし、その逆でもよい。この場合、1次側電流I1と2次側電流I2のどちらか一方について考慮すればよくなる。また、条件1と条件2の一方を満たせばおのずと他方も満たすようにあらかじめリアクトルL1のインダクタンスLを設定してもよい。
 こうして負荷120からの要求電力を出力でき、且つ、条件1と条件2を満たす目標電流の組み合わせを算出できる。なお、要求電力を出力でき、且つ、条件1と条件2を満たす目標電流の組み合わせが無い場合、その要求電力・負荷モードではソフトスイッチング不可を意味する。
 次に、ステップS3において、制御部50は、算出した目標電流から第1位相差θ1と第2位相差θ2との組み合わせを導出する。ここでは算出した第1時刻T1での目標電流と第2時刻T2での目標電流に追従するように第1位相差θ1と第2位相差θ2との組み合わせを導出する。即ち、第1位相差θ1と第2位相差θ2との組み合わせは、負荷120の要求電力を出力でき、かつ、条件1、条件2を満たす組み合わせである。
 ステップS4において、制御部50は、ステップS3で導出された第1位相差θ1及び第2位相差θ2を実現するように1次側フルブリッジ回路30、及び2次側フルブリッジ回路40の制御を行う。
 要求電力と第1位相差θ1、第2位相差θ2は都度算出されても良いし、あらかじめ算出しておいてマップ等に保管しておいても良い。
 <周波数制御>
 制御部50は、周波数制御を行う。周波数制御は、1次側電圧V1の周波数及び2次側電圧V2の周波数を制御することで、要求電力を出力する制御である。以下、周波数制御について説明する。
 図11に示すように、ステップS11において、制御部50は、要求電力を出力できる1次側電圧V1の周波数及び2次側電圧V2の周波数を導出する。1次側電圧V1の周波数と2次側電圧V2の周波数とは同一の値である。以下の説明において、1次側電圧V1の周波数及び2次側電圧V2の周波数を周波数と称する場合がある。
 第1位相差θ1及び第2位相差θ2が同一であれば、周波数が低いほど出力される電力は大きくなる。従って、周波数制御において要求電力が大きいほど周波数は低くなる。周波数が高いほど周期は短くなるため、要求電力が大きいほど1次側電圧V1の周期及び2次側電圧V2の周期は長くなる。周期が長くなると1次側電流I1や2次側電流I2は増加する。制御部50は、条件1と条件2を満たす周波数を導出する。具体的には位相差制御のステップS1と同様にソフトスイッチング領域を導出(1次巻線電流閾値TI1,2次巻線電流閾値TI2を算出)し、要求電力を出力でき、かつ、条件1と条件2とを持たす周波数を導出する。なお、第1位相差θ1及び第2位相差θ2は固定する。この周波数は、ソフトスイッチングを行うことができる周波数である。従って、制御部50は、要求出力を出力でき、かつ、ソフトスイッチングを行うことができる周波数を導出する。
 次に、ステップS12において、制御部50は、1次側電圧V1の周波数及び2次側電圧V2の周波数がステップS11で導出した周波数になるように1次側フルブリッジ回路30及び2次側フルブリッジ回路40を制御する。
 <位相差制御と周波数制御との切り替え>
 制御部50は、軽負荷モード及び重負荷モードの少なくとも1つにおいて、位相差制御と周波数制御とを切り替える。即ち、制御部50は、軽負荷モードにおいて、位相差制御と周波数制御とを切り替えてもよいし、重負荷モードにおいて、位相差制御と周波数制御とを切り替えてもよい。あるいは、制御部50は、軽負荷モード及び重負荷モードにおいて、位相差制御と周波数制御とを切り替えてもよい。
 一例として、第1昇圧遅れ位相モード及び第1昇圧進み位相モードを用いて説明を行う。なお、条件1を満たせばおのずと条件2も満たすようにあらかじめリアクトルL1のインダクタンスLを設定してある場合について説明する。
 <軽負荷モードでの位相差制御と周波数制御との切り替え>
 まず、第1昇圧遅れ位相モード、即ち、軽負荷モードで位相差制御と周波数制御とを切り替える場合について説明を行う。
 第1昇圧遅れ位相モードで位相差制御が行われている場合、要求電力が大きくなるにつれて第1位相差θ1が0に近付いていく。第1位相差θ1が0に近付いていくと、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が小さくなっていく。なお、位相差制御は、周波数を一定に維持した状態で行われる。
 制御部50は、第1昇圧遅れ位相モードにおいて位相差制御を行っている場合に、第1位相差θ1の大きさが第1位相差閾値以下になると、位相差制御から周波数制御に切り替える。第1位相差θ1の大きさが第1位相差閾値以下になる状態は、第1位相差θ1の大きさを第1位相差閾値以下にしないと要求電力が出力できなくなるが、条件1と条件2が満たせなくなる状態である。
 周波数制御時の第1位相差θ1、第2位相差θ2は例えば切替直前の値に固定とする。第1位相差閾値は、1次側条件電流値が1次側巻線電流閾値TI1の絶対値未満になる前に、位相差制御から周波数制御への切り替えが行われるように設定されている。本実施形態において、第1位相差閾値は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が予め定められた第1の1次側差分閾値以下になると、位相差制御から周波数制御への切り替えが行われるように設定されている。従って、制御部50は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第1の1次側差分閾値以下になると、位相差制御から周波数制御への切り替えを行うともいえる。第1の1次側差分閾値は、例えば、0である。この場合、1次側条件電流値と1次側巻線電流閾値TI1とが一致すると、位相差制御から周波数制御への切り替えを行うように第1位相差閾値は設定されている。
 第1昇圧遅れ位相モードで周波数制御を行っている場合、制御部50は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第2の1次側差分閾値より大きくなると、周波数制御から位相差制御に切り替える。第2の1次側差分閾値は、第1の1次側差分閾値以上の値である。本実施形態において、第2の1次側差分閾値は、第1の1次側差分閾値と同一の値、即ち、0である。1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第2の1次側差分閾値より大きい場合、位相差制御に切り替えた直後の第1位相差θ1の大きさは第2位相差閾値より大きい値である。第2位相差閾値は、第1位相差閾値以上の値である。本実施形態において、第2位相差閾値は、第1位相差閾値と同一の値である。
 従って、制御部50は、第1位相差θ1の大きさが第1位相差閾値以下になる場合に周波数制御を行うとともに、第1位相差θ1の大きさが第1位相差閾値より大きくできる場合に位相差制御を行う。即ち、制御部50は、1次側条件電流値に応じて位相差制御と周波数制御とを切り替えてもよい。
 図12には、第1昇圧遅れ位相モードで周波数制御が行われている場合の1次側電圧V1の周期P1及び2次側電圧V2の周期P1を示す。1次側電圧V1の周期P1と2次側電圧V2の周期P1とは同一の値である。以下の説明において、1次側電圧V1の周期P1及び2次側電圧V2の周期P1を周期P1と称する場合がある。
 図13に示すように、第1昇圧遅れ位相モードにおいて周波数制御が行われることで、周期P1が変更される。図13では、図12よりも要求電力が大きくなることによって、周期P1が図12に示す周期P1よりも長くなっている。
 図14では、図13よりも要求電力が大きくなることによって、周期P1が図13に示す周期P1よりも長くなっている。図14に示す状態では、要求電力が第1閾値に達している。
 図15に示すように、第1昇圧遅れ位相モードの状態で要求電力が第1閾値以上になった場合、制御部50は、第1昇圧遅れ位相モードから第1昇圧進み位相モードへの切り替えを行う。制御部50は、第1昇圧進み位相モードの状態で要求電力が第2閾値以下になった場合、第1昇圧進み位相モードから第1昇圧遅れ位相モードへの切り替えを行う。第2閾値は、第1閾値よりも低い値である。
 第1昇圧遅れ位相モードから第1昇圧進み位相モードへの切り替えが行われると、制御部50は、位相差制御を行う。この際、制御部50は、1次側電圧V1の周波数、及び2次側電圧V2の周波数を周波数制御が行われる前の周波数に戻す。即ち、第1昇圧遅れ位相モードで行われる位相差制御と第1昇圧進み位相モードで行われる位相差制御とで、1次側電圧V1の周波数及び2次側電圧V2の周波数は同一である。
 <重負荷モードでの位相差制御と周波数制御との切り替え>
 第1昇圧進み位相モード、即ち、重負荷モードで位相差制御と周波数制御とを切り替える場合について説明を行う。
 第1昇圧進み位相モードにおいて位相差制御を行っている場合、要求電力が小さくなるにつれて第1位相差θ1が0に近付いていく。第1位相差θ1が0に近付いていくと、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が小さくなっていく。なお、位相差制御は、周波数を一定に維持した状態で行われる。
 制御部50は、第1昇圧進み位相モードにおいて位相差制御を行っている場合に、第1位相差θ1の大きさが第1位相差閾値以下になると位相差制御から周波数制御への切り替えを行う。第1位相差θ1の大きさが第1位相差閾値以下になる状態は、第1位相差閾値以下にしないと要求電力が出力できなくなるが、条件1と条件2が満たせなくなる状態である。周波数制御時の第1位相差θ1、第2位相差θ2は例えば切替直前の値に固定とする。重負荷モードでの位相差制御と周波数制御との切り替えでの第1位相差閾値は、軽負荷モードでの位相差制御と周波数制御との切り替えでの第1位相差閾値と同様の値である。従って、制御部50は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第1の1次側差分閾値以下になると、位相差制御から周波数制御への切り替えを行うともいえる。重負荷モードでの位相差制御と周波数制御との切り替えでの第1の1次側差分閾値は、軽負荷モードでの位相差制御と周波数制御との切り替えでの第1の1次側差分閾値と同様の値である。
 第1昇圧進み位相モードで周波数制御を行っている場合、制御部50は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第2の1次側差分閾値より大きくなると、周波数制御から位相差制御への切り替えを行う。重負荷モードでの位相差制御と周波数制御との切り替えでの第2の1次側差分閾値は、軽負荷モードでの位相差制御と周波数制御との切り替えでの第2の1次側差分閾値と同様の値である。1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第2の1次側差分閾値より大きくなる場合、位相差制御に切り替えた直後の第1位相差θ1は第2位相差閾値より大きい値である。重負荷モードでの位相差制御と周波数制御との切り替えでの第2位相差閾値は、軽負荷モードでの位相差制御と周波数制御との切り替えでの第2位相差閾値と同様の値である。
 従って、制御部50は、第1位相差θ1の大きさが第1位相差閾値以下になる場合に周波数制御を行うとともに、第1位相差θ1の大きさが第1位相差閾値より大きくできる場合に位相差制御を行う。即ち、制御部50は1次側条件電流値に応じて位相差制御と周波数制御とを切り替えても良い。
 第1昇圧進み位相モードから第1昇圧遅れ位相モードへの切り替えが行われると、制御部50は、位相差制御を行う。この際、制御部50は、1次側電圧V1の周波数、及び2次側電圧V2の周波数を周波数制御が行われる前の周波数に戻す。即ち、第1昇圧進み位相モードで行われる位相差制御と第1昇圧遅れ位相モードで行われる位相差制御とで、1次側電圧V1の周波数及び2次側電圧V2の周波数は同一である。
 図16には、第1昇圧進み位相モードで周波数制御が行われている場合の1次側電圧V1の周期P1及び2次側電圧V2の周期P1を示す。
 図17に示すように、周波数制御が行われることで、周期P1が変更される。図17では、図16よりも要求電力が大きくなることによって、周期P1が図16に示す周期P1よりも長くなっている。図18では、要求電力が更に大きくなることによって、図17に示す周期P1よりも周期P1が長くなっている。
 図15に示すように、第1昇圧進み位相モードの状態で要求電力が第2閾値以下になった場合、制御部50は、第1昇圧進み位相モードから第1昇圧遅れ位相モードへの切り替えを行う。制御部50は、第1昇圧遅れ位相モードの状態で要求電力が第1閾値以上になった場合、第1昇圧遅れ位相モードから第1昇圧進み位相モードへの切り替えを行う。第2閾値は、第1閾値よりも低い値である。
 第1昇圧進み位相モードから第1昇圧遅れ位相モードへの切り替えが行われると、制御部50は、位相差制御を行う。この際、制御部50は、1次側電圧V1の周波数、及び2次側電圧V2の周波数を周波数制御が行われる前の周波数に戻す。即ち、第1昇圧進み位相モードで行われる位相差制御と第1昇圧遅れ位相モードで行われる位相差制御とで、1次側電圧V1の周波数及び2次側電圧V2の周波数は同一である。
 上記した例では、軽負荷モードと重負荷モードとの切り替えとして、第1昇圧遅れ位相モードと第1昇圧進み位相モードとの切り替えを挙げたが、軽負荷モードと重負荷モードとの切り替えは、第1降圧遅れ位相モードと第1降圧進み位相モードとの切り替えでもよい。この場合であっても、制御部50は、上記した制御と同様の制御を行えばよい。
 [第1実施形態の効果]
 (1-1)位相差制御では、軽負荷モードと重負荷モードとの切替わり近辺で1次側条件電流値が1次側巻線電流閾値TI1の絶対値未満になり、1次側スイッチング素子Q1~Q4及び2次側スイッチング素子Q5~Q8のソフトスイッチングを行えない場合がある。1次側スイッチング素子Q1~Q4及び2次側スイッチング素子Q5~Q8がソフトスイッチングを行えるか否かは、1次側条件電流値及び2次側条件電流値によって定まる。制御部50は、位相差制御を実行している場合に1次側条件電流値に応じて、位相差制御から周波数制御への切り替えを行う。即ち、1次側電流I1がソフトスイッチングを行うための条件を満たさなくなる前に、位相差制御から周波数制御への切り替えを行う。周波数制御では、1次側電圧V1の周波数及び2次側電圧V2の周波数の変更によって出力する電力を制御することができる。また、周波数制御では、1次側電圧V1及び2次側電圧V2の1周期に対する第1位相差θ1及び第2位相差θ2の比率を維持することができるため、ソフトスイッチングを行うための条件を満たしつつ出力する電力を制御できる。従って、要求電力に応じた電力を出力しつつ1次側スイッチング素子Q1~Q4及び2次側スイッチング素子Q5~Q8のソフトスイッチングを行うことができる。
 (1-2)制御部50は、軽負荷モードの状態で要求電力が第1閾値以上になった場合に軽負荷モードから重負荷モードへの切り替えを行う。制御部50は、重負荷モードの状態で要求電力が第1閾値よりも低い第2閾値以下になった場合に重負荷モードから軽負荷モードへの切り替えを行う。これにより、要求電力が中電力の場合に、重負荷モードと軽負荷モードとの切り替わりにヒステリシスを持たせる事ができ、頻繁に軽負荷モードと重負荷モードとが切り替わるハンチングを抑制できる。重負荷モードと軽負荷モードとが頻繁に切り替わると、トランス20の磁気飽和が起こったり、過電流が生じたりするおそれがある。重負荷モードと軽負荷モードとが頻繁に切り替わることを抑制することで、トランス20の磁気飽和や過電流の発生を抑制することができる。
 (1-3)軽負荷モードで周波数制御を行った場合、周波数の低下量に対する電力の増加量が大きい。このため、周波数の低下量を抑制しつつ要求電力を出力することができる。
 (1-4)重負荷モードで周波数制御を行った場合、ピーク電流を低減することができる。
 [第2実施形態]
 電力変換装置の第2実施形態について説明する。第1実施形態との相違点について説明を行う。
 図19に示すように、第2実施形態では、リアクトルL2が1次側巻線22に代えて2次側巻線23に接続され、3レベル制御と2レベル制御をするのが1次側と2次側で逆になっている点が第1実施形態とは異なる。トランス部TSは、トランス20と、リアクトルL2と、を備える。2次側巻線23とリアクトルL2とは直列接続体25を構成する。
 第2実施形態において制御部50は、1次側フルブリッジ回路30を3レベル制御するとともに、2次側フルブリッジ回路40を2レベル制御する。
 3レベル制御は、トランス部TS、即ち、1次側巻線22に印加される電圧が正、負、又は0の3段階に切り替わる制御である。2レベル制御は、トランス部TS、即ち、リアクトルL2と2次側巻線23との直列接続体25に印加される電圧が正、又は負の2段階に切り替わる制御である。適宜、3レベル制御において1次側巻線22に印加される電圧が正の場合をハイレベル、1次側巻線22に印加される電圧が0の場合をミドルレベル、1次側巻線22に印加される電圧が負の場合をローレベルと称する。2レベル制御において直列接続体25に印加される電圧が正の場合をハイレベル、直列接続体25に印加される電圧が負の場合をローレベルと称する。1次側巻線22に印加される電圧を1次側電圧V1とする。直列接続体25に印加される電圧を2次側電圧V2とする。1次側電圧V1は、3レベルの電圧である。2次側電圧V2は、2レベルの電圧である。図19の矢印の向きを1次側電圧V1及び2次側電圧V2の正とする。1次側電圧V1と2次側電圧V2は出力を変更していない通常動作時には、位相180度毎に反転する同一周波数の波形である。
 1次側フルブリッジ回路30の3レベル制御を行う場合、制御部50は、第1レグ31と第2レグ32とを独立して制御する。1次側フルブリッジ回路30のスイッチングパターンは、第7パターン~第10パターンを含む。
 第7パターンは、第1スイッチング素子Q1をオン、第2スイッチング素子Q2をオフ、第3スイッチング素子Q3をオフ、第4スイッチング素子Q4をオンするスイッチングパターンである。
 第8パターンは、第1スイッチング素子Q1をオン、第2スイッチング素子Q2をオフ、第3スイッチング素子Q3をオン、第4スイッチング素子Q4をオフするスイッチングパターンである。
 第9パターンは、第1スイッチング素子Q1をオフ、第2スイッチング素子Q2をオン、第3スイッチング素子Q3をオン、第4スイッチング素子Q4をオフするスイッチングパターンである。
 第10パターンは、第1スイッチング素子Q1をオフ、第2スイッチング素子Q2をオン、第3スイッチング素子Q3をオフ、第4スイッチング素子Q4をオンするスイッチングパターンである。
 2次側フルブリッジ回路40の2レベル制御を行う場合、制御部50は、第3レグ41と第4レグ42とを連動させて制御する。制御部50は、第5スイッチング素子Q5と第8スイッチング素子Q8とを同時にオンする。制御部50は、第6スイッチング素子Q6と第7スイッチング素子Q7とを同時にオンする。2次側フルブリッジ回路40のスイッチングパターンは、第11パターン及び第12パターンを含む。
 第11パターンは、第5スイッチング素子Q5をオン、第6スイッチング素子Q6をオフ、第7スイッチング素子Q7をオフ、第8スイッチング素子Q8をオンするスイッチングパターンである。
 第12パターンは、第5スイッチング素子Q5をオフ、第6スイッチング素子Q6をオン、第7スイッチング素子Q7をオン、第8スイッチング素子Q8をオフするスイッチングパターンである。
 制御部50は、1次側フルブリッジ回路30の第7パターン~第10パターンのいずれかと2次側フルブリッジ回路40の第11パターン及び第12パターンのいずれかとの組み合わせによって2次側フルブリッジ回路40から出力電圧Voutを出力する。
 第2実施形態において、制御部50は、負荷モードとして第2降圧モードと、第2昇圧モードと、を備える。
 <第2降圧モード>
 第2降圧モードは、第2降圧遅れ位相モードと、第2降圧同位相モードと、第2降圧遅れ位相モードと、を備える。
 図20に示すように、第2降圧遅れ位相モードは、1次側電圧V1をローレベルからミドルレベルに立ち上げた後に2次側電圧V2をローレベルからハイレベルに立ち上げ、その後1次側電圧V1をミドルレベルからハイレベルに立ち上げる第2降圧モードである。第2降圧遅れ位相モードは、負荷120からの要求電力に応じて小電力を出力する場合の第2降圧モードである。第2降圧遅れ位相モードは、遅れ位相モードの一例である。
 第2実施形態の負荷モードにおいて、1次側電圧V1がローレベルからミドルレベルに立ち上がる第1時刻T11と2次側電圧V2がローレベルからハイレベルに立ち上がる第2時刻T12との差は第1位相差θ11である。第1時刻T11と1次側電圧V1がミドルレベルからハイレベルに立ち上がる第3時刻T13との差は第2位相差θ12である。
 なお、上述の通り、1次側電圧V1と2次側電圧V2は出力を変更していない通常動作時には、位相180度毎に反転する同一周波数の波形である。したがって、1次側電圧V1がハイレベルからミドルレベルに立ち下がる時刻も第1時刻T11であり、2次側電圧V2がハイレベルからローレベルに立ち下がる時刻も第2時刻T12であり、1次側電圧V1がミドルレベルからローレベルに立ち下がる時刻も第3時刻T13である。
 図21に示すように、第2降圧同位相モードは、1次側電圧V1をローレベルからミドルレベルに立ち上げた後に、1次側電圧V1をミドルレベルからハイレベルに立ち上げることと2次側電圧V2をローレベルからハイレベルに立ち上げることとを同時に行う第2降圧モードである。第2降圧同位相モードの場合、第2時刻T12と第3時刻T13とは同一時刻である。従って、第1位相差θ11と第2位相差θ12とは同一の値である。即ち、第1位相差θ11と第2位相差θ12との差は0である。第2降圧同位相モードは、負荷120からの要求電力に応じて中電力を出力する場合の第2降圧モードである。
 図22に示すように、第2降圧進み位相モードは、1次側電圧V1をローレベルからミドルレベルに立ち上げた後に1次側電圧V1をミドルレベルからハイレベルに立ち上げ、その後2次側電圧V2をローレベルからハイレベルに立ち上げる第2降圧モードである。第2降圧進み位相モードは、負荷120からの要求電力に応じて大電力を出力する場合の第2降圧モードである。第2降圧進み位相モードは、第2降圧遅れ位相モードよりも出力電力の最大値が大きい。第2降圧進み位相モードは、進み位相モードの一例である。本実施形態の進み位相モードは、3レベルの電圧がミドルレベルからハイレベルに立ち上がった後に、2レベルの電圧がローレベルからハイレベルに立ち上がる負荷モードである。
 第2降圧遅れ位相モードは、軽負荷モードの一例である。第2降圧進み位相モードは、重負荷モードの一例である。第2降圧同位相モードは、軽負荷モードと重負荷モードとを切り替える際の負荷モードである。第2降圧モードでは、第1位相差θ11と第2位相差θ12が等しいときに第2降圧遅れ位相モードと第2降圧進み位相モードとが切り替わる。
 <第2昇圧モード>
 第2昇圧モードは、第2昇圧遅れ位相モードと、第2昇圧同位相モードと、第2昇圧遅れ位相モードと、を備える。
 図23に示すように、第2昇圧遅れ位相モードは、1次側電圧V1をローレベルからミドルレベルに立ち上げた後に2次側電圧V2をローレベルからハイレベルに立ち上げ、その後1次側電圧V1をミドルレベルからハイレベルに立ち上げる第2昇圧モードである。第2昇圧遅れ位相モードは、負荷120からの要求電力に応じて小電力を出力する場合の第2昇圧モードである。第2昇圧遅れ位相モードは、2次側電圧V2のハイレベルが1次側電圧V1のハイレベルよりも電圧が高い点で第2降圧遅れ位相モードと異なる。また、2次側電圧V2のローレベルが1次側電圧V1のローレベルよりも電圧が低い点で第2降圧遅れ位相モードと異なる。第2昇圧遅れ位相モードは、遅れ位相モードの一例である。
 図24に示すように、第2昇圧同位相モードは、1次側電圧V1をローレベルからミドルレベルに立ち上げた後に、1次側電圧V1をミドルレベルからハイレベルに立ち上げることと2次側電圧V2をローレベルからハイレベルに立ち上げることを同時に行う第2昇圧モードである。第2昇圧同位相モードの場合、第2時刻T12と第3時刻T13とは同一時刻である。従って、第1位相差θ11と第2位相差θ12とは同一の値である。第2昇圧同位相モードは、負荷120からの要求電力に応じて中電力を出力する場合の第2昇圧モードである。第2昇圧同位相モードは、2次側電圧V2のハイレベルが1次側電圧V1のハイレベルよりも電圧が高い点で第2降圧同位相モードと異なる。また、2次側電圧V2のローレベルが1次側電圧V1のローレベルよりも電圧が低い点で第2降圧同位相モードと異なる。
 図25に示すように、第2昇圧進み位相モードは、1次側電圧V1をローレベルからミドルレベルに立ち上げた後に1次側電圧V1をミドルレベルからハイレベルに立ち上げ、その後2次側電圧V2をローレベルからハイレベルに立ち上げる第2昇圧モードである。第2昇圧進み位相モードは、負荷120からの要求電力に応じて大電力を出力する場合の第2昇圧モードである。第2昇圧進み位相モードは、2次側電圧V2のハイレベルが1次側電圧V1のハイレベルよりも電圧が高い点で第2降圧進み位相モードと異なる。また、2次側電圧V2のローレベルが1次側電圧V1のローレベルよりも電圧が低い点で第2降圧進み位相モードと異なる。第2昇圧進み位相モードは、第2昇圧遅れ位相モードよりも出力電力の最大値が大きい。第2昇圧進み位相モードは、進み位相モードの一例である。
 第2昇圧遅れ位相モードは、軽負荷モードの一例である。第2昇圧進み位相モードは、重負荷モードの一例である。第2昇圧同位相モードは、軽負荷モードと重負荷モードとを切り替える際の負荷モードである。第2昇圧モードでは、第1位相差θ11と第2位相差θ12が等しいときに第2昇圧遅れ位相モードと第2昇圧進み位相モードとが切り替わる。
 <第2実施形態の位相差制御>
 第2実施形態の位相差制御は、第1実施形態の位相差制御と同様である。制御部50は、要求電力を出力できる第1位相差θ11と第2位相差θ12との組み合わせを導出する。この組み合わせは、要求電力を出力でき、条件1と条件2を満たす組み合わせである。そして、制御部50は、導出した第1位相差θ11及び第2位相差θ12の組み合わせを実現するように1次側フルブリッジ回路30、及び2次側フルブリッジ回路40を制御することで要求電力を出力する。
 <第2実施形態の周波数制御>
 第2実施形態の周波数制御は、第1実施形態の周波数制御と同様である。制御部50は、要求出力を出力でき、かつ、ソフトスイッチングを行うことができる周波数を導出する。制御部50は、1次側電圧V1の周波数及び2次側電圧V2の周波数を導出した周波数にすることで、要求電力を出力する。
 <第2実施形態の軽負荷モードでの位相差制御と周波数制御との切り替え>
 制御部50は、軽負荷モード及び重負荷モードの少なくとも1つにおいて、位相差制御と周波数制御とを切り替える。一例として、第2昇圧遅れ位相モード及び第2昇圧進み位相モードを用いて説明を行う。なお、条件1を満たせばおのずと条件2も満たすようにあらかじめリアクトルL2のインダクタンスLを設定してある場合について説明する。
 まず、第2昇圧遅れ位相モード、即ち、軽負荷モードで位相差制御と周波数制御とを切り替える場合について説明を行う。
 第2昇圧遅れ位相モードで位相差制御が行われている場合、要求電力が大きくなるにつれて第1位相差θ11と第2位相差θ12との差が小さくなっていく。第1位相差θ11と第2位相差θ12との差が小さくなっていくと、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が小さくなっていく。
 制御部50は、第2昇圧遅れ位相モードにおいて位相差制御を行っている場合に、第1位相差θ11と第2位相差θ12との差の大きさが第1位相差閾値以下になると、位相差制御から周波数制御への切り替えを行う。第1位相差θ11と第2位相差θ12との差の大きさが第1位相差閾値以下になる状態は、第1位相差θ11と第2位相差θ12との差の大きさを第1位相差閾値以下にしないと要求電力が出力できなくなるが、条件1と条件2が満たせなくなる状態である。
 周波数制御時の第1位相差θ11、第2位相差θ12は例えば切替直前の値に固定とする。第1位相差閾値は、1次側条件電流値が1次側巻線電流閾値TI1の絶対値未満になる前に、位相差制御から周波数制御への切り替えが行われるように設定されている。本実施形態において、第1位相差閾値は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が予め定められた第1の1次側差分閾値以下になると、位相差制御から周波数制御への切り替えが行われるように設定されている。従って、制御部50は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第1の1次側差分閾値以下になると、位相差制御から周波数制御への切り替えを行うともいえる。第1の1次側差分閾値は、例えば、第1実施形態と同様の値である。
 第2昇圧遅れ位相モードで周波数制御を行っている場合、制御部50は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第2の1次側差分閾値より大きくなると、位相差制御から周波数制御への切り替えを行う。第2の1次側差分閾値は、第1の1次側差分閾値以上の値である。第2の1次側差分閾値は、例えば、第1実施形態と同様の値である。本実施形態において、第2の1次側差分閾値は、第1の1次側差分閾値と同一の値である。1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第2の1次側差分閾値より大きくなる場合、位相差制御に切り替えた直後の第1位相差θ11と第2位相差θ12との差の大きさは第2位相差閾値より大きい値である。第2位相差閾値は、第1位相差閾値以上の値である。本実施形態において、第2位相差閾値は、第1位相差閾値と同一の値である。
 従って、制御部50は、第1位相差θ11と第2位相差θ12との差の大きさが第1差分閾値以下になる場合に周波数制御を行うとともに、第1位相差θ11と第2位相差θ12との差の大きさが第1差分閾値より大きくできる場合に位相差制御を行う。即ち、制御部50は、1次側条件電流値に応じて位相差制御と周波数制御とを切り替えてもよい。
 第1実施形態と同様、図15に示すように、第2昇圧遅れ位相モードの状態で要求電力が第1閾値以上になった場合、制御部50は、第2昇圧遅れ位相モードから第2昇圧進み位相モードへの切り替えを行う。制御部50は、第2昇圧進み位相モードの状態で要求電力が第2閾値以下になった場合、第2昇圧進み位相モードから第2昇圧遅れ位相モードへの切り替えを行う。第2閾値は、第1閾値よりも低い値である。
 第2昇圧遅れ位相モードから第2昇圧進み位相モードへの切り替えが行われると、制御部50は、位相差制御を行う。この際、制御部50は、1次側電圧V1の周波数、及び2次側電圧V2の周波数を周波数制御が行われる前の周波数に戻す。即ち、第2昇圧遅れ位相モードで行われる位相差制御と昇圧進み位相モードで行われる位相差制御とで、1次側電圧V1の周波数及び2次側電圧V2の周波数は同一である。
 <重負荷モードでの位相差制御と周波数制御との切り替え>
 第2昇圧進み位相モード、即ち、重負荷モードで位相差制御と周波数制御とを切り替える場合について説明を行う。
 第2昇圧進み位相モードにおいて位相差制御を行っている場合、要求電力が小さくなるにつれて第1位相差θ11と第2位相差θ12との差が小さくなっていく。第1位相差θ11と第2位相差θ12との差が小さくなっていくと、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が小さくなっていく。なお、位相差制御は、周波数を一定に維持した状態で行われる。
 制御部50は、第2昇圧進み位相モードにおいて位相差制御を行っている場合に、第1位相差θ11と第2位相差θ12との差の大きさが第1差分閾値以下になると、位相差制御から周波数制御への切り替えを行う。第1位相差θ11と第2位相差θ12との差の大きさが第1差分閾値以下になる状態は、第1位相差θ11と第2位相差θ12との差の大きさを第1位相差閾値以下にしないと要求電力が出力できなくなるが、条件1と条件2が満たせなくなる状態である。
 周波数制御時の第1位相差θ11、第2位相差θ12は例えば切替直前の値に固定とする。重負荷モードでの位相差制御と周波数制御との切り替えでの第1差分閾値は、軽負荷モードでの位相差制御と周波数制御との切り替えでの第1差分閾値と同様の値である。従って、制御部50は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第1の1次側差分閾値以下になると、位相差制御から周波数制御への切り替えを行うともいえる。第1の1次側差分閾値は、例えば、第1実施形態と同様の値である。
 第2昇圧進み位相モードで周波数制御を行っている場合、制御部50は、1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第2の1次側差分閾値より大きくなると、周波数制御から位相差制御への切り替えを行う。第2の1次側差分閾値は、例えば、第1実施形態と同様の値である。1次側条件電流値と1次側巻線電流閾値TI1の絶対値との差が第2の1次側差分閾値より大きくなる場合、位相差制御に切り替えた直後の第1位相差θ11と第2位相差θ12との差は第2差分閾値より大きい値である。第2差分閾値は、第1差分閾値以上の値である。本実施形態において、第2差分閾値は、第1位相差閾値と同一の値である。
 従って、制御部50は、第1位相差θ11と第2位相差θ12との差の大きさが第1差分閾値以下になる場合に周波数制御を行うとともに、第1位相差θ11と第2位相差θ12との差の大きさが第1差分閾値より大きくできる場合に位相差制御を行う。即ち、制御部50は、1次側条件電流値に応じて位相差制御と周波数制御とを切り替えてもよい。
 上記した例では、軽負荷モードと重負荷モードとの切り替えとして、第2昇圧遅れ位相モードと第2昇圧進み位相モードとの切り替えを挙げたが、軽負荷モードと重負荷モードとの切り替えは、第2降圧遅れ位相モードと第2降圧進み位相モードとの切り替えでもよい。この場合であっても、制御部50は、上記した制御と同様の制御を行えばよい。
 [第2実施形態の効果]
 第1実施形態の効果(1-1)~(1-4)と同様の効果を得ることができる。
 [第3実施形態]
 電力変換装置の第3実施形態について説明する。第1実施形態との相違点について説明を行う。第3実施形態では、軽負荷モード及び重負荷モードにおいて、位相差制御を維持する。即ち、軽負荷モード及び重負荷モードにおいて、周波数制御は行われない。
 一例として、第1昇圧遅れ位相モード及び第1昇圧進み位相モードを用いて説明を行う。
 図26に示すように、第1昇圧遅れ位相モードにおいて、制御部50は、第1実施形態と同様に、位相差制御を行う。即ち、制御部50は、第1位相差θ1と第2位相差θ2との組み合わせであって要求電力を出力可能で、条件1と条件2を満たす第1位相差θ1及び第2位相差θ2の組み合わせを導出する。制御部50は、1次側電圧V1の周波数及び2次側電圧V2の周波数、即ち、1次側電圧V1の周期P1及び2次側電圧V2の周期P1を一定に維持しながら導出した第1位相差θ1及び第2位相差θ2の組み合わせを実現するように1次側フルブリッジ回路30、及び2次側フルブリッジ回路40を制御することで要求電力を出力する。
 第1昇圧遅れ位相モードと第1昇圧進み位相モードとの切り替えは、第1実施形態と同様に、第1閾値、及び第2閾値を用いて行われる。第1昇圧遅れ位相モードにおいて要求電力が第1閾値以上になると、制御部50は、第1昇圧遅れ位相モードから第1昇圧進み位相モードへの切り替えを行う。
 制御部50は、第1昇圧遅れ位相モードから第1昇圧進み位相モードへの切り替えの際に1次側電圧V1の周波数及び2次側電圧V2の周波数を変更する。
 図27に示すように、第1昇圧進み位相モードにおいて、制御部50は、1次側電圧V1の周波数及び2次側電圧V2の周波数を一定に維持しながら位相差制御を行う。第1昇圧進み位相モードにおける1次側電圧V1の周波数及び2次側電圧V2の周波数は、昇圧遅れ位相モードにおける1次側電圧V1の周波数及び2次側電圧V2の周波数よりも高い。従って、第1昇圧進み位相モードでは、第1昇圧遅れ位相モードに比べて、周期P1が短くなる。
 また、第1昇圧進み位相モードにおいて要求電圧が第2閾値以下になると、制御部50は、第1昇圧進み位相モードから第1昇圧遅れ位相モードへの切り替えを行う。
 制御部50は、第1昇圧進み位相モードから第1昇圧遅れ位相モードへの切り替えの際に1次側電圧V1の周波数及び2次側電圧V2の周波数を変更する。
 上記した例では、軽負荷モードと重負荷モードとの切り替えとして、第1昇圧遅れ位相モードと第1昇圧進み位相モードとの切り替えを挙げたが、軽負荷モードと重負荷モードとの切り替えは、第1降圧遅れ位相モードと第1降圧進み位相モードとの切り替えでもよい。
 また、第2実施形態の回路構成を用いて第3実施形態の制御を行ってもよい。この場合、軽負荷モードと重負荷モードとの切り替えは、第2昇圧遅れ位相モードと第2昇圧進み位相モードとの切り替えであってもよい。軽負荷モードと重負荷モードとの切り替えは、第2降圧遅れ位相モードと第2降圧進み位相モードとの切り替えであってもよい。
 [第3実施形態の効果]
 (3-1)軽負荷モードの場合と重負荷モードとの場合で1次側電圧V1の周波数、及び2次側電圧V2の周波数を同一の値とした場合、即ち、位相差制御をした場合、軽負荷モードから重負荷モードへの切り替えの際に、ソフトスイッチングを行いにくい場合がある。詳細にいえば、要求電力を出力するように第1位相差θ1及び第2位相差θ2の組み合わせを導出すると、軽負荷モードと重負荷モードの切り替え時において要求電力を出力でき、かつ、ソフトスイッチングを行える組み合わせが限られる。これにより、1次側スイッチング素子Q1~Q4のONとOFFとの間で切り替えを行うタイミングと2次側スイッチング素子Q5~Q8のONとOFFとの間で切り替えを行うタイミングとが制限されることで、ソフトスイッチングを行えない場合がある。これに対し、軽負荷モードから重負荷モードに切り替わる際に1次側電圧V1の周波数及び2次側電圧V2の周波数を変更することで、軽負荷モードで出力可能な要求電力と、重負荷モードで出力可能な要求電力とが重なり合う。軽負荷モードと重負荷モードとでは、要求電力を出力でき、かつ、ソフトスイッチングを行うことができる第1位相差θ1と第2位相差θ2との組み合わせが異なる。このため、軽負荷モードで出力可能な要求電力と重負荷モードで出力可能な要求電力とが重なり合う範囲で軽負荷モードと重負荷モードとを切り替えることで、第1位相差θ1と第2位相差θ2との組み合わせが制限されにくい。これにより、要求電力に応じた電力を出力しつつ1次側スイッチング素子Q1~Q4及び2次側スイッチング素子Q5~Q8のソフトスイッチングを行うことができる。
 [変更例]
 実施形態は、以下のように変更して実施することができる。実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
 ○第1実施形態において、制御部50は、第1降圧モードの場合に、直列接続体24に3レベルの電圧を印加するとともに、2次側巻線23に2レベルの電圧を印加するように1次側フルブリッジ回路30及び2次側フルブリッジ回路40を制御してもよい。また、制御部50は、第1昇圧モードの場合に、直列接続体24に3レベルの電圧を印加するとともに、2次側巻線23に2レベルの電圧を印加するように1次側フルブリッジ回路30及び2次側フルブリッジ回路40を制御してもよい。
 ○第2実施形態において、制御部50は、第2降圧モードの場合に、1次側巻線22に2レベルの電圧を印加するとともに、直列接続体25に3レベルの電圧を印加するように1次側フルブリッジ回路30及び2次側フルブリッジ回路40を制御してもよい。また、制御部50は、第2昇圧モードの場合に、1次側巻線22に2レベルの電圧を印加するとともに、直列接続体25に3レベルの電圧を印加するように1次側フルブリッジ回路30及び2次側フルブリッジ回路40を制御してもよい。
 ○各実施形態において、電力変換装置10は、1次側巻線22に接続されたリアクトルL1と、2次側巻線23に接続されたリアクトルL2と、を備えていてもよい。1次側巻線22に接続されたリアクトルL1を第1リアクトルL1、2次側巻線23に接続されたリアクトルL2を第2リアクトルL2とする。この場合、トランス部TSは1次側巻線22と2次側巻線23と第1リアクトルL1と第2リアクトルL2とを含む。1次側巻線22と第1リアクトルL1との直列接続体24に加わる電圧が1次側電圧V1である。2次側巻線23と第2リアクトルL2との直列接続体25に加わる電圧が2次側電圧V2である。制御部50が行う制御は、各実施形態と同様である。
 この場合、1次側巻線22と第1リアクトルL1との直列接続体24、及び2次側巻線23と第2リアクトルL2との直列接続体25の一方に3レベルの電圧を印加し、他方に2レベルの電圧を印加する。第1降圧モード、第1昇圧モード、第2降圧モード、及び第2昇圧モードのそれぞれで、3レベルの電圧が印加される直列接続体24,25と2レベルの電圧が印加される直列接続体24,25を固定にしてもよい。
 制御部50は、第1降圧モードの場合に、直列接続体24に3レベルの電圧を印加するとともに、直列接続体25に2レベルの電圧を印加するように1次側フルブリッジ回路30及び2次側フルブリッジ回路40を制御してもよい。また、制御部50は、第1昇圧モードの場合に、直列接続体24に3レベルの電圧を印加するとともに、直列接続体25に2レベルの電圧を印加するように1次側フルブリッジ回路30及び2次側フルブリッジ回路40を制御してもよい。
 制御部50は、第2降圧モードの場合に、直列接続体24に2レベルの電圧を印加するとともに、直列接続体25に3レベルの電圧を印加するように1次側フルブリッジ回路30及び2次側フルブリッジ回路40を制御してもよい。また、制御部50は、第2昇圧モードの場合に、直列接続体24に2レベルの電圧を印加するとともに、直列接続体25に3レベルの電圧を印加するように1次側フルブリッジ回路30及び2次側フルブリッジ回路40を制御してもよい。
 ○第1実施形態において、1次側条件電流値に応じて位相差制御と周波数制御を切り替えていたが、2次側条件電流値に応じて切り替えても良い。条件1と条件2の一方を満たせば他方も満たすようにリアクトルL1(L2)の値をあらかじめ定めておけば、一方側の条件電流値について判断すればよい。
 第1昇圧遅れ位相モードで位相差制御が行われている場合、要求電力が大きくなるにつれて第1位相差θ1が0に近付いていく。第1位相差θ1が0に近付いていくと、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が小さくなっていく。
 制御部50は、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が第1の2次側差分閾値以下になると、位相差制御から周波数制御への切り替えを行ってもよい。第1の2次側差分閾値は、例えば、0である。この場合、制御部50は、2次側条件電流値と2次側巻線電流閾値TI2とが一致すると、位相差制御から周波数制御への切り替えを行う。
 第1昇圧遅れ位相モードで周波数制御を行っている場合、制御部50は、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が第2の2次側差分閾値より大きくなると、周波数制御から位相差数制御への切り替えを行ってもよい。第2の2次側差分閾値は、第1の2次側差分閾値以上の値である。例えば、第2の2次側差分閾値は、第1の2次側差分閾値と同一の値、即ち、0である。
 第1実施形態において、第1昇圧進み位相モードで位相差制御が行われている場合、要求電力が小さくなるにつれて第1位相差θ1が0に近付いていく。第1位相差θ1が0に近付いていくと、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が小さくなっていく。
 制御部50は、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が第1の2次側差分閾値以下になると、位相差制御から周波数制御への切り替えを行ってもよい。
 第1昇圧進み位相モードで周波数制御を行っている場合、制御部50は、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が第2の2次側差分閾値より大きくなると、周波数制御から位相差数制御への切り替えを行ってもよい。
 上記したように、2次側条件電流値に応じて位相差制御と周波数制御との切り替えを行う場合、制御部50は、第1位相差θ1及び第2位相差θ2の組み合わせから2次側条件電流値を算出するとともに、当該2次側条件電流値を用いて切り替えを行う。
 ○第2実施形態において、1次側条件電流値に応じて位相差制御と周波数制御とを切り替えていたが、2次側条件電流値に応じて切り替えても良い。条件1と条件2の一方を満たせば他方も満たすようにリアクトルL1(L2)の値をあらかじめ定めておけば、一方側の条件電流値について判断すればよい。
 第2昇圧遅れ位相モードで位相差制御が行われている場合、要求電力が大きくなるにつれて第1位相差θ11と第2位相差θ12との差が小さくなっていく。第1位相差θ11と第2位相差θ12との差が小さくなっていくと、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が小さくなっていく。
 制御部50は、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が第1の2次側差分閾値以下になると、位相差制御から周波数制御への切り替えを行ってもよい。第1の2次側差分閾値は、例えば、0である。この場合、制御部50は、2次側条件電流値と2次側巻線電流閾値TI2の絶対値とが一致すると、位相差制御から周波数制御への切り替えを行う。
 第2昇圧遅れ位相モードで周波数制御を行っている場合、制御部50は、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が第2の2次側差分閾値より大きくなると、周波数制御から位相差制御への切り替えを行ってもよい。第2の2次側差分閾値は、第1の2次側差分閾値以上の値である。例えば、第2の2次側差分閾値は、第1の2次側差分閾値と同一の値、即ち、0である。
 第2実施形態において、第2昇圧進み位相モードで位相差制御が行われている場合、要求電力が小さくなるにつれて第1位相差θ11と第2位相差θ12との差が小さくなっていく。第1位相差θ11と第2位相差θ12との差が小さくなっていくと、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が小さくなっていく。
 制御部50は、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が第1の2次側差分閾値以下になると、位相差制御から周波数制御への切り替えを行ってもよい。
 第2昇圧進み位相モードで周波数制御を行っている場合、制御部50は、2次側条件電流値と2次側巻線電流閾値TI2の絶対値との差が第2の2次側差分閾値より大きくなると、周波数制御から位相差制御への切り替えを行ってもよい。
 上記したように、2次側条件電流値に応じて位相差制御と周波数制御との切り替えを行う場合、制御部50は、第1位相差θ11及び第2位相差θ12の組み合わせから2次側条件電流値を算出するとともに、当該2次側条件電流値を用いて切り替えを行う。
 ○第1の1次側差分閾値、第2の1次側差分閾値、第1の2次側差分閾値、第2の2次側差分閾値は0でも良いし、0より大きい所定の値としても良い。所定の値とすれば、位相差制御と周波数制御の切替についてヒステリシスを持たせる事ができ、ハンチングを抑制できる。
 ○第1実施形態及び第2実施形態において、制御部50は、電力変換装置10の出力電力に応じて周波数制御と位相差制御とを切り替えてもよい。制御部50は、軽負荷モードで位相差制御を行っている場合に、出力電力が予め定められた値を上回った場合に、位相差制御から周波数制御への切り替えを行っても良い。軽負荷モードで周波数制御を行っている場合、出力電力が予め定められた値を下回った場合に、周波数制御を位相差制御に切り替えてもよい。条件1及び条件2を満たすときに周波数制御と位相差制御とが切り替わるように、予め定められた値を定めればよい。
 制御部50は、重負荷モードで位相差制御を行っている場合に、出力電流が予め定められた値を下回った場合に、位相差制御から周波数制御への切り替えを行っても良い。重負荷モードで周波数制御を行っている場合、出力電力が予め定められた値を上回った場合に、周波数制御から位相差制御への切り替えを行ってもよい。重負荷モードでの予め定められた値は、軽負荷モードでの予め定められた値と同様に、条件1及び条件2を満たすときに周波数制御と位相差制御とが切り替わるように、定めればよい。
 予め定められた値は、位相差制御から周波数制御への切り替えを行う場合と、周波数制御から位相差制御への切り替えを行う場合とで同じであっても良いし、異なっても良い。異なる場合は切り替え時にヒステリシスを持たせる事ができ、ハンチングを抑制できる。
 ○第1実施形態及び第2実施形態において、制御部50は、周波数に応じて周波数制御から位相差制御への切り替えを行ってもよい。制御部50は、軽負荷モードで周波数制御を行っている場合、周波数が予め定められた値を上回った場合に、周波数制御から位相差制御への切り替えを行ってもよい。条件1及び条件2を満たすときに周波数制御が位相差制御に切り替わるように、予め定められた値を定めればよい。
 制御部50は、重負荷モードで周波数制御を行っている場合、周波数が予め定められた値を下回った場合に、周波数制御から位相差制御への切り替えを行ってもよい。重負荷モードでの予め定められた値は、軽負荷モードでの予め定められた値と同様に、条件1及び条件2を満たすときに周波数制御が位相差制御に切り替わるように、定めればよい。
 L1,L2…リアクトル、Q1~Q4…1次側スイッチング素子、Q5~Q8…2次側スイッチング素子、TS…トランス部、10…電力変換装置、22…1次側巻線、23…2次側巻線、24,25…直列接続体、30…1次側フルブリッジ回路、40…2次側フルブリッジ回路、50…制御部。

Claims (4)

  1.  1次側巻線と2次側巻線と前記1次側巻線または前記2次側巻線の少なくとも一方に接続されたリアクトルとを有するトランス部と、
     前記1次側巻線に接続された回路であって、複数の1次側スイッチング素子を有する1次側フルブリッジ回路と、
     前記2次側巻線に接続された回路であって、複数の2次側スイッチング素子を有する2次側フルブリッジ回路と、
     前記複数の1次側スイッチング素子及び前記複数の2次側スイッチング素子を制御する制御部と、を備え、
     前記複数の1次側スイッチング素子のソフトスイッチングを行うための条件が条件1であり、前記複数の2次側スイッチング素子のソフトスイッチングを行うための条件が条件2であり、
     前記条件1は、前記複数の1次側スイッチング素子のうちの少なくとも1つがONとOFFとの間で切り替わる時に、前記1次側巻線に流れる電流であって、前記複数の1次側スイッチング素子のうちOFFからONに変わる前記1次側スイッチング素子に並列に接続されるダイオードの順方向に流れる電流の値である1次側条件電流値が、1次側巻線電流閾値の絶対値以上であることであり、
     前記条件2は、前記複数の2次側スイッチング素子のうちの少なくとも1つがONとOFFとの間で切り替わる時に、前記2次側巻線に流れる電流であって、前記複数の2次側スイッチング素子のうちOFFからONに変わる前記2次側スイッチング素子に並列に接続されるダイオードの順方向に流れる電流の値である2次側条件電流値が、2次側巻線電流閾値の絶対値以上であることであり、
     前記制御部は、負荷モードとして、軽負荷モードと、前記軽負荷モードよりも出力電力の最大値が大きい重負荷モードと、を備え、
     前記制御部は、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路の一方が2レベルの電圧を前記トランス部に印加するとともに、他方が3レベルの電圧を前記トランス部に印加するように前記1次側フルブリッジ回路及び前記2次側フルブリッジ回路を制御するように構成され、
     前記2レベルの電圧と前記3レベルの電圧は位相180度毎に反転する同一周波数の波形であり、
     前記3レベルの電圧がローレベルからミドルレベルに立ち上がる第1時刻と前記2レベルの電圧がローレベルからハイレベルに立ち上がる第2時刻との差は第1位相差、前記第1時刻と前記3レベルの電圧がミドルレベルからハイレベルに立ち上がる第3時刻との差は第2位相差であり、
     前記第1位相差と前記第2位相差とが等しいとき、又は前記第1位相差が0のときに、前記負荷モードが前記軽負荷モードと前記重負荷モードとの間で切り替わり、
     前記制御部は、前記軽負荷モード、及び前記重負荷モードの少なくとも1つにおいて、
      要求電力を出力でき且つ前記条件1と前記条件2とを満たす前記第1位相差及び前記第2位相差の組み合わせを実現するように、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路を制御する位相差制御を行い、
      前記要求電力を出力でき且つ前記条件1と前記条件2とを満たす前記2レベルの電圧及び前記3レベルの電圧の周波数を実現するように、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路を制御する周波数制御を行い、
      前記1次側条件電流値、前記2次側条件電流値、または前記出力電力に応じて前記位相差制御から前記周波数制御への切り替えを行い、
      前記1次側条件電流値、前記2次側条件電流値、前記出力電力、または前記周波数に応じて前記周波数制御から前記位相差制御への切り替えを行う、ように構成される電力変換装置。
  2.  前記制御部は、
      前記位相差制御を実行している場合に前記1次側条件電流値と前記1次側巻線電流閾値の絶対値との差が、第1の1次側差分閾値以下になると前記位相差制御から前記周波数制御への切り替えを行うとともに、前記周波数制御を実行している場合に前記1次側条件電流値と前記1次側巻線電流閾値の絶対値との差が、前記第1の1次側差分閾値以上である第2の1次側差分閾値より大きくなると前記周波数制御から前記位相差制御への切り替えを行う、
      又は、前記位相差制御を実行している場合に前記2次側条件電流値と前記2次側巻線電流閾値の絶対値との差が、第1の2次側差分閾値以下になると前記位相差制御から前記周波数制御への切り替えを行うとともに、前記周波数制御を実行している場合に前記2次側条件電流値と前記2次側巻線電流閾値の絶対値との差が、前記第1の2次側差分閾値以上である第2の2次側差分閾値より大きくなると前記周波数制御から前記位相差制御への切り替えを行う、ように構成される、請求項1に記載の電力変換装置。
  3.  1次側巻線と2次側巻線と前記1次側巻線または前記2次側巻線の少なくとも一方に接続されたリアクトルとを有するトランス部と、
     前記1次側巻線に接続された回路であって、複数の1次側スイッチング素子を有する1次側フルブリッジ回路と、
     前記2次側巻線に接続された回路であって、複数の2次側スイッチング素子を有する2次側フルブリッジ回路と、
     前記複数の1次側スイッチング素子及び前記複数の2次側スイッチング素子を制御する制御部と、を備え、
     前記複数の1次側スイッチング素子のソフトスイッチングを行うための条件が条件1であり、前記複数の2次側スイッチング素子のソフトスイッチングを行うための条件が条件2であり、
     前記条件1は、前記複数の1次側スイッチング素子のうちの少なくとも1つがONとOFFとの間で切り替わる時に、前記1次側巻線に流れる電流であって、前記複数の1次側スイッチング素子のうちOFFからONに変わる前記1次側スイッチング素子に並列に接続されるダイオードの順方向に流れる電流の値である1次側条件電流値が、1次側巻線電流閾値の絶対値以上であることであり、
     前記条件2は、前記複数の2次側スイッチング素子のうちの少なくとも1つがONとOFFとの間で切り替わる時に、前記2次側巻線に流れる電流であって、前記複数の2次側スイッチング素子のうちOFFからONに変わる前記2次側スイッチング素子に並列に接続されるダイオードの順方向に流れる電流の値である2次側条件電流値が、2次側巻線電流閾値の絶対値以上であることであり、
     前記制御部は、負荷モードとして、軽負荷モードと、前記軽負荷モードよりも出力電力の最大値が大きい重負荷モードと、を備え、
     前記制御部は、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路の一方が2レベルの電圧を前記トランス部に印加するとともに、他方が3レベルの電圧を前記トランス部に印加するように前記1次側フルブリッジ回路及び前記2次側フルブリッジ回路を制御するように構成され、
     前記2レベルの電圧と前記3レベルの電圧は位相180度毎に反転する同一周波数の波形であり、
     前記3レベルの電圧がローレベルからミドルレベルに立ち上がる第1時刻と前記2レベルの電圧がローレベルからハイレベルに立ち上がる第2時刻との差は第1位相差、前記第1時刻と前記3レベルの電圧がミドルレベルからハイレベルに立ち上がる第3時刻との差は第2位相差であり、
     前記第1位相差と前記第2位相差とが等しいとき、又は前記第1位相差が0のときに、前記負荷モードが前記軽負荷モードと前記重負荷モードとの間で切り替わり、
     前記制御部は、
      前記軽負荷モード及び前記重負荷モードにおいて、要求電力を出力でき且つ前記条件1と前記条件2とを満たす前記第1位相差及び前記第2位相差の組み合わせを実現するように、前記1次側フルブリッジ回路、及び前記2次側フルブリッジ回路を制御する位相差制御を行い、
      前記負荷モードが前記軽負荷モードから前記重負荷モードに切り替わる際に前記2レベルの電圧及び前記3レベルの電圧の周波数を変更する、ように構成される、電力変換装置。
  4.  前記制御部は、
      前記軽負荷モードの状態で前記要求電力が第1閾値以上になった場合に前記負荷モードを前記軽負荷モードから前記重負荷モードに切り替え、
      前記重負荷モードの状態で前記要求電力が前記第1閾値よりも低い第2閾値以下になった場合に前記負荷モードを前記重負荷モードから前記軽負荷モードに切り替える、ように構成される、請求項1~請求項3のうちいずれか一項に記載の電力変換装置。
PCT/JP2024/030363 2023-09-20 2024-08-27 電力変換装置 Pending WO2025062959A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-152722 2023-09-20
JP2023152722 2023-09-20

Publications (1)

Publication Number Publication Date
WO2025062959A1 true WO2025062959A1 (ja) 2025-03-27

Family

ID=95072757

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/030363 Pending WO2025062959A1 (ja) 2023-09-20 2024-08-27 電力変換装置

Country Status (1)

Country Link
WO (1) WO2025062959A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090034299A1 (en) * 2007-07-31 2009-02-05 Dubitsky Lev Apparatus and method for high efficiency isolated power converter
WO2016157963A1 (ja) * 2015-03-30 2016-10-06 株式会社村田製作所 スイッチング電源装置
JP2018166389A (ja) * 2017-03-28 2018-10-25 パナソニックIpマネジメント株式会社 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090034299A1 (en) * 2007-07-31 2009-02-05 Dubitsky Lev Apparatus and method for high efficiency isolated power converter
WO2016157963A1 (ja) * 2015-03-30 2016-10-06 株式会社村田製作所 スイッチング電源装置
JP2018166389A (ja) * 2017-03-28 2018-10-25 パナソニックIpマネジメント株式会社 電力変換装置

Similar Documents

Publication Publication Date Title
JP6883489B2 (ja) コンバータ
Pavlović et al. Bidirectional dual active bridge series resonant converter with pulse modulation
JP6902962B2 (ja) コンバータ
JP6902963B2 (ja) コンバータ
WO2018159437A1 (ja) Dc-dcコンバータ
WO2018061286A1 (ja) 電力変換装置
US10361624B2 (en) Multi-cell power converter with improved start-up routine
JP7449259B2 (ja) 電力変換装置、電力変換システム、制御方法及びプログラム
AU2016277074A1 (en) Dual bridge DC/DC power converter
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
JP2013038876A (ja) Dc−dcコンバータ及びバッテリ充電器
US7535733B2 (en) Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements
JP7472818B2 (ja) 電力変換装置
WO2025037519A1 (ja) 電力変換装置
TWI586092B (zh) 單級交流至直流轉換器
JP7315886B1 (ja) Dc-dcコンバータ
WO2025062959A1 (ja) 電力変換装置
WO2025062960A1 (ja) 電力変換装置
WO2025187395A1 (ja) 電力変換装置
WO2025037511A1 (ja) 電力変換装置
JP6711449B2 (ja) Dc−dcコンバータ
KR20140088248A (ko) 충전기 및 그 구동 방법
JP2020022299A (ja) 電源装置
JP2020022307A (ja) 電源装置及び電源装置の制御方法
WO2025187148A1 (ja) 電力変換装置および制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24868039

Country of ref document: EP

Kind code of ref document: A1