WO2024139563A1 - 显示面板及其制备方法 - Google Patents
显示面板及其制备方法 Download PDFInfo
- Publication number
- WO2024139563A1 WO2024139563A1 PCT/CN2023/125243 CN2023125243W WO2024139563A1 WO 2024139563 A1 WO2024139563 A1 WO 2024139563A1 CN 2023125243 W CN2023125243 W CN 2023125243W WO 2024139563 A1 WO2024139563 A1 WO 2024139563A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- metal oxide
- via hole
- electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1347—Arrangement of liquid crystal layers or cells in which the final condition of one light beam is achieved by the addition of the effects of two or more layers or cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Definitions
- the present application provides a display panel and a preparation method thereof to solve the technical problem in existing display panels that an organic flat layer is used as a mask to open holes in the insulating layer below, and the organic flat layer may be lost during the etching process, resulting in a short circuit between the intermediate metal oxide layer and the pixel electrode.
- the present application provides a display panel, comprising a plurality of common electrodes, a first metal oxide layer and a second metal oxide layer.
- the first metal oxide layer is disposed on the common electrode, and comprises a main body and a first protrusion protruding from the main body.
- the second metal oxide layer is disposed on the first metal oxide layer, and the second metal oxide layer comprises a connecting electrode, the connecting electrode is electrically connected to the common electrode through a first via hole, and the connecting electrode is electrically connected to the main body through the second via hole.
- the first protrusion is located around the first via hole, and the minimum spacing between the first protrusion and the side wall of the first via hole is zero.
- the first protrusion surrounds the first via hole.
- the plurality of common electrodes extend along a first direction and are arranged along a second direction, the positive projection of the main body portion on the common electrode is located between two adjacent common electrodes, and the projection of the first protrusion on the common electrode partially overlaps with the common electrode.
- the display panel includes a plurality of sub-pixel units, the pixel unit includes a light-transmitting area and a non-light-transmitting area, the common electrode is located in the non-light-transmitting area, and the first metal oxide layer is located in the light-transmitting area.
- An array substrate comprising a first metal layer, a gate insulating layer, an active layer, a source-drain electrode layer, and a passivation layer stacked in sequence, wherein the first metal layer at least comprises a common electrode;
- first photoresist pattern on the first metal oxide prefabricated film layer, wherein the first photoresist pattern has a first etching hole and a second etching hole, wherein the first etching hole is arranged corresponding to one of the source electrode and the drain electrode of the source-drain electrode layer, and the second etching hole is arranged corresponding to the common electrode;
- the first photoresist pattern is patterned to form a second photoresist pattern, and the first metal oxide prefabricated film layer is etched using the second photoresist pattern as a mask to form a patterned first metal oxide layer.
- the present application provides a method for preparing a display panel, comprising the following steps:
- a photoresist is firstly coated on the first metal oxide prefabricated film layer 70 ′, and patterning on the first photoresist pattern 200 is completed after exposure and development.
- the first metal oxide pre-film layer 70' is etched using the second photoresist pattern 300 as a mask, and the steps include: using the second photoresist pattern 300 as a mask, etching the first metal oxide pre-film layer 70' located in the third etching hole 301 and the fourth etching hole 302 to obtain a patterned first metal oxide layer 70.
- the third photoresist pattern 300 on the first metal oxide layer 70 needs to be removed.
- the display panel includes a plurality of common electrodes 12 , a first metal oxide layer 70 , and a second metal oxide layer 90 .
- the first metal oxide layer 70 is disposed on the common electrodes 12
- the second metal oxide layer 90 is disposed on the first metal oxide layer 70 .
- the first metal oxide layer 70 includes a first protrusion 71, and the first protrusion 71 is located around the first via hole 102, and the minimum spacing between the first protrusion 71 and the side wall of the first via hole 102 is zero.
- the connecting electrode 92 will contact and connect with the first protrusion 71 when passing through the first via hole 102 downward, the connecting electrode 92 itself serves to electrically connect the first metal oxide layer 70 and the common electrode 12, so the existence of the first protrusion 71 has no effect on the functions of each device.
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
一种显示面板及其制备方法,显示面板包括依次层叠的多个公共电极(12)、第一金属氧化物层(70)、第二金属氧化物层(90),第一金属氧化物层(70)包括本体部(72)和凸出于本体部(72)的第一凸出部(71),第二金属氧化物层(90)包括通过第一过孔(102)与公共电极(12)电连接的连接电极(92),第一凸出部(71)位于第一过孔(102)周侧,第一凸出部(71)与第一过孔(102)的侧壁之间的最小间距为零。
Description
本申请涉及显示技术领域,尤其涉及一种显示面板及其制备方法。
透明金属氧化物因其较高的透过率和较好的导电性,广泛应用于液晶显示面板的像素电极。现有技术通过在阵列基板上的公共电极和像素电极之间设置一层中间金属氧化物层,中间金属氧化物层与公共电极电连接,中间金属氧化物层起到公共信号线的作用和起到屏蔽源漏极层和像素电极之间的寄生电容的作用。但由于中间金属氧化物层在制备色阻层之后进行,色阻层造成的膜层表面的突起,会导致色阻上方的中间金属氧化物层与像素电极之间的有机平坦层过薄。现有技术通常以有机平坦层为掩膜,对下方的绝缘层进行刻蚀开孔,在刻蚀过程中,有机平坦层的缺失会导致中间金属氧化物层与像素电极短路。
综上,现有的显示面板有待于改进。
本申请提供一种显示面板及其制备方法,以解决现有的显示面板中,以有机平坦层为掩膜,对下方的绝缘层进行开孔,在刻蚀过程中有机平坦层可能会缺失,导致中间金属氧化物层与像素电极短路的技术问题。
一方面,本申请提供一种显示面板,包括多个公共电极、第一金属氧化物层以及第二金属氧化物层。所述第一金属氧化物层设置于所述公共电极上,包括本体部和凸出于所述本体部的第一凸出部。所述第二金属氧化物层设置于所述第一金属氧化物层上,所述第二金属氧化物层包括连接电极,所述连接电极通过第一过孔与所述公共电极电连接,所述连接电极通过所述第二过孔与所述本体部电连接。所述第一凸出部位于所述第一过孔周侧,且所述第一凸出部与所述第一过孔的侧壁之间的最小间距为零。
在本申请的一些实施例中,所述第一凸出部环绕所述第一过孔。
在本申请的一些实施例中,多个所述公共电极沿第一方向延伸,沿第二方向排列,所述本体部在所述公共电极上的正投影位于相邻的两所述公共电极之间,所述第一凸出部在所述公共电极上的投影与公共电极部分重叠。
在本申请的一些实施例中,位于所述公共电极两侧的两相邻的所述本体部通过公共线电连接。
在本申请的一些实施例中,所述第二金属氧化物层还包括与所述连接电极相互绝缘的像素电极,所述像素电极通过第三过孔与所述源漏极层的源极和漏极之一电连接。
在本申请的一些实施例中,所述第三过孔贯穿所述本体部,且所述本体部与所述第三过孔的侧壁之间的最小间距大于零。
在本申请的一些实施例中,所述显示面板包括多个子像素单元,所述像素单元包括透光区和非透光区,所述公共电极位于所述非透光区,所述第一金属氧化物层位于所述透光区。
另一方面,本申请还提供一种显示面板的制备方法,包括以下步骤:
提供一阵列基板,所述阵列基板包括依次层叠的第一金属层、栅绝缘层、有源层、源漏极层、钝化层,所述第一金属层至少包括公共电极;
在所述钝化层上形成第一金属氧化物预制膜层;
在所述第一金属氧化物预制膜层上形成第一光阻图案,所述第一光阻图案具有第一蚀刻孔和第二蚀刻孔,所述第一蚀刻孔与所述源漏极层的源极和漏极之一对应设置,所述第二蚀刻孔与所述公共电极对应设置;
以所述第一光阻图案为掩膜,对与所述第一蚀刻孔对应的所述钝化层进行刻蚀以形成第三过孔,所述第三过孔露出所述源漏极层的源极和漏极之一的至少部分表面;同时对与所述第二蚀刻孔对应的所述钝化层和所述栅绝缘层进行刻蚀以形成第一过孔,所述第一过孔露出所述公共电极的至少部分表面;以及
对所述第一光阻图案进行图案化形成第二光阻图案,以所述第二光阻图案为掩膜,对所述第一金属氧化物预制膜层进行刻蚀以形成图案化的第一金属氧化物层。
在本申请的一些实施例中,在第三过孔对所述钝化层和所述绝缘层刻蚀之前,所述制备方法还包括:以所述第一光阻图案为掩膜,蚀刻位于所述第一蚀刻孔和所述第二蚀刻孔内的所述第一金属氧化物预制膜层。
在本申请的一些实施例中,所述第二光阻图案包括第三蚀刻孔和第四蚀刻孔,其中,所述第三蚀刻孔露出所述第一金属氧化物预制膜层环绕所述第三过孔的环形表面,所述第四蚀刻孔位于透光区和非透光区的交界处,并露出所述第一金属氧化物预制膜层。
在本申请的一些实施例中,以所述第二光阻图案为掩膜对所述第一金属氧化物预制膜层进行刻蚀的步骤包括:以所述第二光阻图案为掩膜,蚀刻位于所述第三蚀刻孔和所述第四蚀刻孔内的所述第一金属氧化物预制膜层,以得到图案化的所述第一金属氧化物层。
在本申请的一些实施例中,所述制备方法还包括以下步骤:
在所述第一金属氧化物层上形成图案化的有机平坦层,所述有机平坦层包括第二过孔,所述第二过孔露出所述第一金属氧化物层的至少部分表面;
在所述有机平坦层上形成图案化的第二金属氧化物层,其中,所述第二金属氧化物层包括相互绝缘的像素电极和连接电极,其中,所述像素电极通过所述第三过孔与所述源漏极层的源极和漏极之一连接,所述连接电极通过所述第一过孔与所述公共电极连接,所述连接电极通过所述第二过孔与所述第一金属氧化物层连接。
在本申请的一些实施例中,在所述钝化层上形成第一金属氧化物预制膜层之前,所述制备方法还包括:在在所述钝化层上形成图案化的色阻层。
在本申请的一些实施例中,所述在所述钝化层上形成第一金属氧化物预制膜层的步骤包括:在所述色阻层上涂布氧化铟锡材料以形成所述第一金属氧化物预制膜层。
在本申请的一些实施例中,在所述第一金属氧化物预制膜层上形成第一光阻图案的步骤包括:在所述第一金属氧化物预制膜层上涂布光阻,经过曝光、显影后形成图案化的所述第一光阻图案。
本申请提供一种显示面板及其制备方法,通过利用同一光阻膜层为掩膜,同时实现第一金属氧化物层的图案化和钝化层和绝缘层的开孔,不仅可节省光罩制程,还能避免现有技术中由于以有机平坦层为掩膜进行栅绝缘层和钝化层上的开孔,有机平坦层在刻蚀过程中缺失,导致的第一金属氧化物层与其上层的第二金属氧化物层的像素电极短路的风险,同时也能节省有机平坦层的材料。
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术的显示面板的膜层叠构示意图;
图2为本申请实施例提供的显示面板的制备方法的步骤流程图。
图3为本申请实施例提供的阵列基板的结构示意图。
图4为本申请实施例提供的在色阻层上形成第一金属氧化物预制膜层的结构示意图。
图5为本申请实施例提供的在第一预制膜层上形成图案化的光阻层的结构示意图。
图6为本申请实施例提供的对第一金属氧化物预制膜层进行第一次刻蚀的结构示意图。
图7为本申请实施例提供的对钝化层和栅绝缘层进行刻蚀的结构示意图。
图8本申请实施例提供的对第一金属氧化物预制膜层进行第二次刻蚀的结构示意图。
图9为本申请实施例提供的去除光阻层后的各个膜层的结构示意图。
图10为本申请实施例提供的在第一金属氧化物层上形成有机平坦层的结构示意图。
图11为本申请实施例提供的在有机平坦层上形成图案化的第二金属氧化物层的结构示意图。
图12为本申请实施例提供的显示面板的平面示意图。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“厚度”、“上”、“下”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。
请参阅图1,如图1所示结构的显示面板的制备流程一般包括:在基板上依次层叠形成第一金属层10、栅绝缘层20、有源层30、源漏极层40、钝化层50、色阻层60、第一金属氧化物层70、有机平坦层80、第二氧化物金属层90。其中,第一金属层10至少用于形成公共电极12,第一金属氧化物层70通过相应位置挖孔与下方的公共电极12电连接,第二金属氧化物层90至少用于形成像素电极91,像素电极通过相应位置挖孔与下方的源漏极层40电连接。该制备流程涉及到六道光罩工艺,包括:第一金属层10的图案化、有源层30的图案化、源漏极层40的图案化、第一金属氧化物层70的图案化、过孔的形成,以及第二金属氧化物金属层的图案化。
由于有机平坦层80通常为有机光阻材料,因此现有技术一般以有机平坦层80为掩膜来对下方的钝化层50和栅绝缘层20进行开孔,以在不同位置形成不同深度的过孔(如第一过孔102、第三过孔101)。但此种方案中,一方面由于色阻层60的存在,会造成色阻层60正上方的有机平坦层80相对其他位置偏薄,导致色阻层60正上方的第一金属氧化物层70与其上方对应的第二金属氧化物层90之间距离过近,有机平坦层80在后续制程中可能出现缺失,导致第一金属氧化物层70与第二金属氧化物层90之间短路;另一方面由于以有机平坦层80为光罩,在进行干刻蚀时会导致有机平坦层80被同步刻蚀掉部分,会导致有机平坦层80的膜厚减薄,因此一般在涂布有机平坦层80的材料时,预设厚度会比有机平坦层80最终所形成的实际厚度较厚一些,如此会增加材料成本。
请参阅图2,本申请提供一种显示面板的制备方法,包括以下步骤:
S10,提供一阵列基板,所述阵列基板包括依次层叠的第一金属层10、栅绝缘层20、有源层30、源漏极层40、钝化层50,所述第一金属层10至少包括公共电极12,如图3所示。
S20,在所述钝化层50上形成第一金属氧化物预制膜层70’,如图4所示。
S30,在所述第一金属氧化物预制膜层70’上形成第一光阻图案200,所述第一光阻图案200具有第一蚀刻孔201和第二蚀刻孔202,所述第一蚀刻孔201与所述源漏极层40的源极和漏极之一对应设置,所述第二蚀刻孔202与所述公共电极12对应设置,如图5所示。所述第一蚀刻孔201与源漏极层40的源极和漏极之一对应设置,指的是在垂直于所述显示面板的厚度方向上,所述第一蚀刻孔201与源漏极层40的源极和漏极之一具有重叠,即两者在第一金属层10上的正投影具有重叠部分。同理,第二蚀刻孔202与公共电极12对应指的是两者在垂直于显示面板的厚度方向上具有重叠。
S40,以所述第一光阻图案200为掩膜,对与所述第一蚀刻孔201对应的所述钝化层50进行刻蚀以形成第三过孔101,所述第三过孔101露出所述源漏极层40的源极和漏极之一的至少部分表面;同时对与所述第二蚀刻孔202对应的所述钝化层50和所述栅绝缘层20进行刻蚀以形成第一过孔102,所述第一过孔102露出所述公共电极12的至少部分表面,如图7所示;S50,对所述第一光阻图案200进行图案化形成第二光阻图案300,以所述第二光阻图案300为掩膜,对所述第一金属氧化物预制膜层70’进行刻蚀以形成图案化的第一金属氧化物层70,如图7和图8所示。
本申请通过在第一金属氧化物层上涂布一次光阻材料,以该光阻为掩膜来实现第一金属氧化物层70的图案化工艺以及栅绝缘层20和钝化层50上的开孔,不仅可节省光罩制程,并且由于没有以有机平坦层80为掩膜来刻蚀,可以避免有机平坦层80在刻蚀过程中的缺失,从而避免中间金属氧化物层与像素电极短路,此外也可节省有机平坦层80的材料。
具体地,如图2所示,所述阵列基板包括多个薄膜晶体管,所述薄膜晶体管可为底栅结构,所述薄膜晶体管包括栅极11、所述有源层30、所述源漏极层40。所述薄膜晶体管可为非晶硅薄膜晶体管或金属氧化物薄膜晶体管,即所述有源的材料包括非晶硅或IGZO等金属氧化物。
所述第一金属层10包括同层设置的所述公共电极12和所述栅极11,即所述公共电极12和所述栅极11可经过同一金属层的图案化形成。将公共电极12与所述栅极11同层设置,可节省一道光罩制程。
所述阵列基板可为COA型阵列基板,即将彩膜基板集成于阵列基板上。如图2和图3所示,在所述S20之前,所述制备方法还包括:在所述钝化层50上形成图案化的色阻层60,所述色阻层60包括红色色阻、绿色色阻以及蓝色色阻。
上述阵列基板的光罩制程包括:所述第一金属层10的图案化、所述有源层30的图案化、所述源漏极层40的图案化以及所述色阻层60的图案化。
在所述S20中,在所述色阻层60上整面涂布ITO材料,以形成第一金属氧化物预制膜层70’。
如图5所示,在所述S30中,先在所述第一金属氧化物预制膜层70’上涂布光阻,经过曝光、显影后完成第一光阻图案200上的图案化。
如图5至图7所示,由于通过刻蚀形成第三过孔101和第一过孔102时,需先将第三过孔101和第一过孔102处被第一金属氧化物预制膜层70’遮挡的部分去除。因此所述制备方法还包括:以所述第一光阻图案200为掩膜,蚀刻位于所述第一蚀刻孔201和所述第二蚀刻孔202内的所述第一金属氧化物预制膜层70’。
具体地,采用湿法刻蚀对所述第一金属氧化物预制膜层70’的第一预设区域701内的膜层刻蚀,所述第一预设区域701与所述第一蚀刻孔201和所述第二蚀刻孔202对应。
如图6和图7所示,之后,采用干法刻蚀,对所述第一蚀刻孔201对应的钝化层50进行刻蚀以形成第三过孔101,其中,所述第三过孔101露出所述源漏极层40的源极和漏极之一的部分表面;同时,对所述第二蚀刻孔202对应的钝化层50和栅绝缘层20刻蚀以形成第一过孔102,其中,所述第一过孔102露出所述公共电极12的至少部分表面。在对钝化层50、栅绝缘层20进行干法刻蚀的过程中,第一光阻图案200随之会被刻蚀掉一部分,其膜厚会降低。
如图7所示,在第三过孔101和第一过孔102形成之后,对所述第一光阻图案200进行图案化形成第二光阻图案300,以便于后续以第二光阻图案300为掩膜对第一金属氧化物预制膜层70’进行进一步刻蚀以形成图案化的第一金属氧化物层70。
如图7所示,所述对所述第一光阻图案200进行图案化形成第二光阻图案300的步骤包括:在所述第一光阻图案200上形成第三蚀刻孔301和第四蚀刻孔302,其中,所述第三蚀刻孔301露出所述第一金属氧化物预制膜层70’环绕所述第三过孔301的环形表面,所述第四蚀刻孔302位于透光区104和非透光区105的交界处,并露出第一金属氧化物预制膜层70’。
值得说明的是,所述显示面板包括多个子像素单元,所述子像素单元包括透光区104和非透光区105,所述公共电极12形成在非透光区105,非透光区105的公共电极12可在第四蚀刻孔302处通过后续形成的连接电极与位于透光区104内的第一金属氧化物层70电连接。
之后,以所述第二光阻图案300为掩膜对所述第一金属氧化物预制膜层70’进行刻蚀,步骤包括:以所述第二光阻图案300为掩膜,蚀刻位于所述第三蚀刻孔301和所述第四蚀刻孔302内的所述第一金属氧化物预制膜层70’,以得到图案化的所述第一金属氧化物层70。
如图7所示,具体地,通过湿法刻蚀,对所述第一金属氧化物预制膜层70’未被第二光阻图案300遮挡的部分进行刻蚀,以形成图案化的第一金属氧化物层70。在此刻蚀步骤中,除了将需图案化的区域给刻蚀掉以形成第一金属氧化物层70的图案之外,将所述第三过孔101周边的第一金属氧化物预制膜层70’给刻蚀掉,可避免后续经过第三过孔101的像素电极91与该处的第一金属氧化物层70接触连接,造成短路。
至此,通过涂布一次光阻材料,分三次刻蚀工艺完成第一金属氧化物层70的图案化和钝化层50、栅绝缘层20上的开孔。一方面不仅能节约制程,另一方面,相比于在后续形成有机平坦层80,以有机平坦层80为掩膜来进行钝化层50和栅绝缘层20的开孔,本申请所提供的方法能够减少有机平坦层80的用量(有机平坦层80的材料为有机光阻材料,以有机平坦层80为光阻,预先需涂布更厚的有机平坦层80,避免有机平坦层80被刻蚀掉),且能够避免色阻层60上的有机平坦层80偏薄,导致此处的有机平坦层80在刻蚀过程中缺失,而导致后续沉积的像素电极91与第一金属氧化物层70之间出现的短路问题。
如图8和图9所示,在完成所述第一金属氧化物层70的图案化后,需去除所述第一金属氧化物层70上的第三光阻图案300。
如图10和图11所示,所述制备方法还包括:在所述第一金属氧化物层70上形成图案化的有机平坦层80,所述有机平坦层80包括第二过孔103,所述第二过孔103露出所述第一金属氧化物层70的部分表面;在所述有机平坦层80上形成图案化的第二金属氧化物层90,其中,所述第二金属氧化物层90包括相互绝缘的像素电极91和连接电极92,其中,所述像素电极91通过所述第三过孔101与所述源漏极层40的源极和漏极之一连接,所述连接电极92通过所述第一过孔102与所述公共电极12连接,所述连接电极92通过所述第二过孔103与所述第一金属氧化物层70连接。
通过前述的利用同一光阻膜层形成钝化层50和栅绝缘层20过孔和第一金属氧化物层70的图案后,在制备所述有机平坦层80时,便不需再沉积更厚的有机平坦材料,仅需沉积所述有机平坦层80自身所需的厚度即可,可节省材料。
基于上述实施例提供的制备方法,本申请实施例还提供上述制备方法制得的显示面板。
如图11所示,所述显示面板包括多个公共电极12、第一金属氧化物层70、第二金属氧化物层90,所述第一金属氧化物层70设置于所述公共电极12上,第二金属氧化物层90设置于所述第一金属氧化物层70上。
如图11和图12所示,所述第一金属氧化物层70包括本体部72和凸出于所述本体部72的第一凸出部71;所述第二金属氧化物层90包括连接电极92,所述连接电极92通过第一过孔102与所述公共电极12电连接,所述连接电极92通过所述第二过孔103与所述本体部72电连接;其中,所述第一凸出部71位于所述第一过孔102周侧,且所述第一凸出部102与所述第一过孔102的侧壁之间的最小间距为零。由于所述第一金属氧化物层70在第一过孔102处的膜层是与第一过孔102处的无机绝缘层经过同一光罩(第一光阻图案200)形成的,因此第一金属氧化物层70在第一过孔102内的膜层被刻蚀掉,但周边的膜层由于光阻的遮挡不会被刻蚀掉,从而形成第一凸出部102。
进一步地,所述第一凸出部102环绕所述第一过孔102,所述第一凸出部102虽接触第一过孔102的侧壁,会与经过第一过孔102的连接电极92连接,但连接电极92自身是起到连接第一金属氧化物层70与公共电极12的作用的,因此第一凸出部102接触连接第一过孔102的侧壁,对显示面板的性能没有影响。
如图12所示,多个所述公共电极12沿第一方向X延伸,沿第二方向Y排列,所述本体部72在所述公共电极12上的正投影位于相邻的两所述公共电极12之间,所述第一凸出部71在所述公共电极12上的投影与公共电极12部分重叠。
在一些实施例中,所述公共电极两侧的相邻的本体部72通过公共线73电连接。
所述第二金属氧化物层90还包括与所述连接电极92相互绝缘的像素电极91,所述像素电极91通过第三过孔101与所述源漏极层40的源极和漏极之一电连接。
所述第三过孔101贯穿所述本体部72,且所述本体部72与所述第三过孔101的侧壁之间的最小间距S1大于零。即本体部72与所述第三过孔101间隔一定距离,如此可避免像素电极91经过所述第三过孔101时,与所述本体部71短接。
具体地,如图11所示,所述阵列基板包括依次层叠的第一金属层10、栅绝缘层20、有源层30、源漏极层40、钝化层50,所述第一金属层10至少包括公共电极12;所述第一金属氧化物层70设置于所述钝化层50上;所述有机平坦层80设置于所述第一金属氧化物层70上;所述第二金属氧化物层90设置于所述有机平坦层80上,所述第二金属氧化物层90包括相互绝缘的像素电极91和连接电极92,所述像素电极91通过第三过孔101与所述源漏极层40的源极和漏极之一电连接。所述连接电极92通过第一过孔102与所述公共电极12电连接,所述连接电极92通过第二过孔103与所述第一金属氧化物层70电连接,所述连接电极92通过分别连接公共电极12、第一金属氧化物层70,从而实现第一金属氧化物层70与所述公共电极12的电连接,所述第一金属氧化物层70起到充当公共电极线的作用,同时也能屏蔽像素电极91与源漏极层40之间的寄生电容信号,进而可使得像素电极91面积增大,提高像素的开口率。
请参阅图11和图12,由于所述像素电极91需向下穿过第三过孔101与源极或漏极电连接,因此需要将第三过孔101及其周边的第一金属氧化物层70去除,避免像素电极91与第三过孔101处的第一金属氧化物层70连接而造成短路。而采用本申请的上述制备方法,在第一次湿法刻蚀时,可去除第三过孔101内的金属氧化物膜层,第二次湿法刻蚀时,可去除第三过孔101周边的金属氧化物膜层。如图11所示,所述第三过孔101贯穿所述第一金属氧化物层70,在所述第三过孔101处,所述第一金属氧化物层70的图案与所述第三过孔101的侧壁之间的最小间距S1大于零,如此,可避免像素电极91与第一金属氧化物层70在第三过孔101处短路。
所述第一过孔102贯穿所述第一金属氧化物层70,在所述第一过孔102处,所述第一金属氧化物层70的图案与所述第一过孔102的侧壁之间的最下间距等于零。具体地,如图8所示,由于第一过孔102周边的第一金属氧化物层70被上层的第二光阻图案300覆盖,故而无法刻蚀掉,会相对第一金属化物层70的整体向外突出,形成第一凸出部71,如图12所示。即所述第一金属氧化物层70包括第一凸出部71,所述第一凸出部71位于所述第一过孔102周侧,且所述第一凸出部71与所述第一过孔102的侧壁之间的最小间距为零。如图11所示,虽然连接电极92向下经过第一过孔102时会与第一凸出部71接触连接,但连接电极92本身是起到电连接第一金属氧化物层70与公共电极12的,因此该第一凸出部71的存在对各个器件的功能并没有影响。
所述显示面板可为大尺寸显示面板,可应用于电脑、电视等显示装置中。所述显示面板可为液晶显示面板,所述显示面板除了包括上述制备方法提及的结构以外,还包括设置于所述像素电极91上的液晶层以及对置基板,所述液晶层夹设在上述阵列基板和对置基板之间,所述对置基板面向所述液晶层的一侧还设置有黑色矩阵用以遮光。
综上,本申请提供一种显示面板及其制备方法,所述制备方法通过利用同一光阻膜层为掩膜,同时实现第一金属氧化物层的图案化和钝化层和绝缘层的开孔,不仅可节省光罩制程,还能避免现有技术中由于以有机平坦层为掩膜进行栅绝缘层和钝化层上的开孔,有机平坦层在刻蚀过程中可能缺失,导致的第一金属氧化物层与其上层的像素电极短路的风险,同时也能节省有机平坦层的材料。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的显示面板及其制备方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (15)
- 一种显示面板,其中,所述显示面板包括:多个公共电极;第一金属氧化物层,设置于所述公共电极上,包括本体部和凸出于所述本体部的第一凸出部;以及第二金属氧化物层,设置于所述第一金属氧化物层上,所述第二金属氧化物层包括连接电极,所述连接电极通过第一过孔与所述公共电极电连接,所述连接电极通过所述第二过孔与所述本体部电连接;其中,所述第一凸出部位于所述第一过孔周侧,且所述第一凸出部与所述第一过孔的侧壁之间的最小间距为零。
- 根据权利要求1所述的显示面板,其中,所述第一凸出部环绕所述第一过孔。
- 根据权利要求2所述的显示面板,其中,多个所述公共电极沿第一方向延伸,沿第二方向排列,所述本体部在所述公共电极上的正投影位于相邻的两所述公共电极之间,所述第一凸出部在所述公共电极上的投影与公共电极部分重叠。
- 根据权利要求3所述的显示面板,其中,位于所述公共电极两侧的两相邻的所述本体部通过公共线电连接。
- 根据权利要求1所述的显示面板,其中,所述第二金属氧化物层还包括与所述连接电极相互绝缘的像素电极,所述像素电极通过第三过孔与源漏极层的源极和漏极之一电连接。
- 根据权利要求5所述的显示面板,其中,所述第三过孔贯穿所述本体部,且所述本体部与所述第三过孔的侧壁之间的最小间距大于零。
- 根据权利要求1所述的显示面板,其中,所述显示面板包括多个子像素单元,所述像素单元包括透光区和非透光区,所述公共电极位于所述非透光区,所述第一金属氧化物层位于所述透光区。
- 一种显示面板的制备方法,其中,包括以下步骤:提供一阵列基板,所述阵列基板包括依次层叠的第一金属层、栅绝缘层、有源层、源漏极层、钝化层,所述第一金属层至少包括公共电极;在所述钝化层上形成第一金属氧化物预制膜层;在所述第一金属氧化物预制膜层上形成第一光阻图案,所述第一光阻图案具有第一蚀刻孔和第二蚀刻孔,所述第一蚀刻孔与所述源漏极层的源极和漏极之一对应设置,所述第二蚀刻孔与所述公共电极对应设置;以所述第一光阻图案为掩膜,对与所述第一蚀刻孔对应的所述钝化层进行刻蚀以形成第三过孔,所述第三过孔露出所述源漏极层的源极和漏极之一的至少部分表面;同时对与所述第二蚀刻孔对应的所述钝化层和所述栅绝缘层进行刻蚀以形成第一过孔,所述第一过孔露出所述公共电极的至少部分表面;以及对所述第一光阻图案进行图案化形成第二光阻图案,以所述第二光阻图案为掩膜,对所述第一金属氧化物预制膜层进行刻蚀以形成图案化的第一金属氧化物层。
- 根据权利要求8所述的制备方法,其中,在对与所述第二蚀刻孔对应的所述钝化层和所述栅绝缘层进行刻蚀以形成第一过孔之前,所述制备方法还包括:以所述第一光阻图案为掩膜,蚀刻位于所述第一蚀刻孔和所述第二蚀刻孔内的所述第一金属氧化物预制膜层。
- 根据权利要求9所述的制备方法,其中,所述对所述第一光阻图案进行图案化形成第二光阻图案的步骤包括:在所述第一光阻图案上形成第三蚀刻孔和第四蚀刻孔,其中,所述第三蚀刻孔露出所述第一金属氧化物预制膜层环绕所述第三过孔的环形表面,所述第四蚀刻孔位于透光区和非透光区的交界处,并露出第一金属氧化物预制膜层。
- 根据权利要求9所述的制备方法,其中,以所述第二光阻图案为掩膜对所述第一金属氧化物预制膜层进行刻蚀的步骤包括:以所述第二光阻图案为掩膜,蚀刻位于所述第三蚀刻孔和所述第四蚀刻孔内的所述第一金属氧化物预制膜层,以得到图案化的所述第一金属氧化物层。
- 根据权利要求8所述的制备方法,其中,所述制备方法还包括:在所述第一金属氧化物层上形成图案化的有机平坦层,所述有机平坦层包括第二过孔,所述第二过孔露出所述第一金属氧化物层的至少部分表面;在所述有机平坦层上形成图案化的第二金属氧化物层,其中,所述第二金属氧化物层包括相互绝缘的像素电极和连接电极,其中,所述像素电极通过所述第三过孔与所述源漏极层的源极和漏极之一连接,所述连接电极通过所述第一过孔与所述公共电极连接,所述连接电极通过所述第二过孔与所述第一金属氧化物层连接。
- 根据权利要求8所述的制备方法,其中,在所述钝化层上形成第一金属氧化物预制膜层之前,所述制备方法还包括:在在所述钝化层上形成图案化的色阻层。
- 根据权利要求13所述的制备方法,其中,所述在所述钝化层上形成第一金属氧化物预制膜层的步骤包括:在所述色阻层上涂布氧化铟锡材料以形成所述第一金属氧化物预制膜层。
- 根据权利要求8所述的制备方法,其中,在所述第一金属氧化物预制膜层上形成第一光阻图案的步骤包括:在所述第一金属氧化物预制膜层上涂布光阻,经过曝光、显影后形成图案化的所述第一光阻图案。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211739574.1 | 2022-12-30 | ||
| CN202211739574 | 2022-12-30 | ||
| CN202310274559.2 | 2023-03-17 | ||
| CN202310274559.2A CN117518629A (zh) | 2022-12-30 | 2023-03-17 | 显示面板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2024139563A1 true WO2024139563A1 (zh) | 2024-07-04 |
Family
ID=89753720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2023/125243 Ceased WO2024139563A1 (zh) | 2022-12-30 | 2023-10-18 | 显示面板及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117518629A (zh) |
| WO (1) | WO2024139563A1 (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104777637A (zh) * | 2015-05-08 | 2015-07-15 | 上海中航光电子有限公司 | 阵列基板、触控显示装置及其测试方法 |
| CN105161495A (zh) * | 2015-07-23 | 2015-12-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN206479966U (zh) * | 2017-02-28 | 2017-09-08 | 厦门天马微电子有限公司 | 一种触控显示面板和显示装置 |
| CN107179637A (zh) * | 2017-06-16 | 2017-09-19 | 厦门天马微电子有限公司 | 阵列基板、液晶显示面板和液晶显示装置 |
| CN107479284A (zh) * | 2017-08-30 | 2017-12-15 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN110634804A (zh) * | 2019-08-09 | 2019-12-31 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、触控显示面板 |
| CN111129033A (zh) * | 2019-12-19 | 2020-05-08 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN111653579A (zh) * | 2020-06-28 | 2020-09-11 | 武汉华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
| CN111900129A (zh) * | 2020-09-14 | 2020-11-06 | 武汉华星光电技术有限公司 | 一种显示面板、阵列基板及其制备方法 |
-
2023
- 2023-03-17 CN CN202310274559.2A patent/CN117518629A/zh active Pending
- 2023-10-18 WO PCT/CN2023/125243 patent/WO2024139563A1/zh not_active Ceased
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104777637A (zh) * | 2015-05-08 | 2015-07-15 | 上海中航光电子有限公司 | 阵列基板、触控显示装置及其测试方法 |
| CN105161495A (zh) * | 2015-07-23 | 2015-12-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN206479966U (zh) * | 2017-02-28 | 2017-09-08 | 厦门天马微电子有限公司 | 一种触控显示面板和显示装置 |
| CN107179637A (zh) * | 2017-06-16 | 2017-09-19 | 厦门天马微电子有限公司 | 阵列基板、液晶显示面板和液晶显示装置 |
| CN107479284A (zh) * | 2017-08-30 | 2017-12-15 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN110634804A (zh) * | 2019-08-09 | 2019-12-31 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法、触控显示面板 |
| CN111129033A (zh) * | 2019-12-19 | 2020-05-08 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN111653579A (zh) * | 2020-06-28 | 2020-09-11 | 武汉华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
| CN111900129A (zh) * | 2020-09-14 | 2020-11-06 | 武汉华星光电技术有限公司 | 一种显示面板、阵列基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117518629A (zh) | 2024-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101274628B1 (ko) | Ffs형 tft-lcd 어레이기판의 제조방법 | |
| CN107093584B (zh) | 阵列基板、显示面板、显示装置以及阵列基板的制作方法 | |
| CN102096255B (zh) | 液晶显示设备的阵列基板及其制造方法 | |
| CN103676375A (zh) | 阵列基板及其制作方法 | |
| WO2018120691A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JP4488688B2 (ja) | 表示装置用配線基板及びその製造方法 | |
| CN107845644A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2013143321A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN114137771B (zh) | 阵列基板及其制作方法 | |
| KR100940569B1 (ko) | 박막 트랜지스터 기판 | |
| WO2019184030A1 (zh) | 阵列基板及阵列基板的制作方法 | |
| CN114488636B (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
| WO2023011389A9 (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| WO2024139563A1 (zh) | 显示面板及其制备方法 | |
| WO2022104937A1 (zh) | Oled面板的制作方法、oled面板 | |
| CN118175883A (zh) | 一种拉伸显示基板、制作方法以及显示装置 | |
| WO2019210850A1 (zh) | 像素结构及其制作方法、阵列基板和显示装置 | |
| CN215183963U (zh) | 阵列基板、显示面板和显示装置 | |
| WO2024130695A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| CN118363220B (zh) | 阵列基板及其制备方法、显示面板 | |
| KR20090100046A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| CN116581131B (zh) | 阵列基板及其制备方法、显示面板 | |
| KR20110018577A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US11163203B2 (en) | COA substrate and method of fabricating same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23909497 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 23909497 Country of ref document: EP Kind code of ref document: A1 |