[go: up one dir, main page]

WO2024014326A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2024014326A1
WO2024014326A1 PCT/JP2023/024506 JP2023024506W WO2024014326A1 WO 2024014326 A1 WO2024014326 A1 WO 2024014326A1 JP 2023024506 W JP2023024506 W JP 2023024506W WO 2024014326 A1 WO2024014326 A1 WO 2024014326A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
film
pixels
groove
photodetection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/024506
Other languages
English (en)
French (fr)
Inventor
勇樹 宮波
賢哉 西尾
卓 齋藤
慎一 吉田
貴幸 榎本
慎二 窪
恭之介 渡邊
克規 平松
利彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to EP23839498.5A priority Critical patent/EP4557372A4/en
Priority to KR1020257003564A priority patent/KR20250034970A/ko
Priority to CN202380041987.9A priority patent/CN119325752A/zh
Priority to JP2024533643A priority patent/JPWO2024014326A1/ja
Publication of WO2024014326A1 publication Critical patent/WO2024014326A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Definitions

  • the present disclosure relates to, for example, a photodetection device in which a floating diffusion layer is shared by a plurality of pixels.
  • Patent Document 1 discloses an image sensor in which a through trench is provided between pixels including a photoelectric conversion section.
  • a first photodetection device as an embodiment of the present disclosure includes a semiconductor substrate having a first surface and a second surface facing each other, and on which a plurality of pixels are arranged in a matrix; , a plurality of photoelectric conversion parts that are embedded in the semiconductor substrate and generate charges according to the amount of received light through photoelectric conversion; A plurality of floating diffusion layers that temporarily hold charges generated in a plurality of photoelectric conversion units provided in each pixel, and a first layer of a semiconductor substrate that is provided so as to surround a plurality of pixels that share the floating diffusion layer; a first groove penetrating between the surface of the semiconductor substrate and the second surface;
  • the semiconductor device includes a second groove portion having a bottom portion within the substrate, and an oxide film provided in contact with the bottom portion of the second groove portion.
  • a first photodetection device as an embodiment of the present disclosure includes a semiconductor substrate in which a plurality of pixels are arranged in a matrix and a floating diffusion layer is provided between a plurality of adjacent pixels on a first surface.
  • a first groove penetrating between the first surface and the second surface of the semiconductor substrate is provided around the plurality of pixels sharing the floating diffusion layer, and at least above the floating diffusion layer is provided with a first groove portion penetrating between the first surface and the second surface of the semiconductor substrate.
  • a second trench extending from the second surface toward the first surface and having a bottom is provided in the semiconductor substrate, and an oxide film is provided in contact with the bottom of the second trench. This reduces variations in the distance between the floating diffusion layer and the bottom of the second groove.
  • a second photodetection device as an embodiment of the present disclosure includes a semiconductor substrate having a first surface and a second surface facing each other, and a semiconductor substrate in which a plurality of pixels are arranged in a matrix, and a semiconductor substrate for each of the plurality of pixels.
  • a plurality of photoelectric conversion parts that are embedded in the semiconductor substrate and generate charges according to the amount of received light through photoelectric conversion;
  • a plurality of floating diffusion layers that temporarily hold charges generated in a plurality of photoelectric conversion units provided in each pixel, and a first layer of a semiconductor substrate that is provided so as to surround a plurality of pixels that share the floating diffusion layer; a first groove penetrating between the surface of the semiconductor substrate and the second surface and having a first pinning film formed on the inner wall; a second groove extending from the surface toward the first surface, having a bottom within the semiconductor substrate, and a second pinning film having weaker pinning than the first pinning film formed on the inner wall. It is something.
  • a semiconductor substrate has a plurality of pixels arranged in a matrix and a floating diffusion layer is provided between a plurality of adjacent pixels on a first surface.
  • a first groove penetrating between the first surface and the second surface of the semiconductor substrate is provided around the plurality of pixels sharing the floating diffusion layer, and a first pinning film is provided on the inner wall of the first groove portion. I did it like that.
  • a second groove extending from the second surface of the semiconductor substrate toward the first surface and having a bottom portion within the semiconductor substrate is provided, and an inner wall of the second groove has a bottom portion.
  • a second pinning film having weaker pinning than the first pinning film is provided. This reduces pinning on the floating diffusion layer.
  • a third photodetection device as an embodiment of the present disclosure includes a semiconductor substrate having a first surface and a second surface facing each other, a semiconductor substrate in which a plurality of pixels are arranged in a matrix, and a semiconductor substrate for each of the plurality of pixels. , a plurality of photoelectric conversion units that are embedded in the semiconductor substrate and generate charges according to the amount of received light by photoelectric conversion, and a plurality of adjacent pixels, and are provided between the second surface of the semiconductor substrate and the first surface of the semiconductor substrate. a first separating section extending toward the semiconductor substrate and having a bottom within the semiconductor substrate; and a bottom of the groove provided between the bottom of the first separating section and the first surface, which is closer to the first surface. and a second separation part whose sides are wider.
  • a third photodetection device in a semiconductor substrate in which a plurality of pixels are arranged in a matrix, a first a first separation part extending toward the surface and having a bottom within the semiconductor substrate; A second separation section that is wider is provided. This secures an element formation region on the first surface of the semiconductor substrate.
  • FIG. 1 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to a first embodiment of the present disclosure.
  • FIG. 2 is a block diagram showing the overall configuration of the photodetector shown in FIG. 1.
  • FIG. FIG. 2 is an equivalent circuit diagram of the unit pixel shown in FIG. 1.
  • FIG. FIG. 2 is a schematic diagram showing an example of a planar configuration of the photodetecting device shown in FIG. 1.
  • FIG. FIG. 2 is a schematic diagram showing another example of the planar configuration of the photodetector shown in FIG. 1.
  • FIG. 2 is a schematic diagram showing another example of the cross-sectional shape of the oxide film shown in FIG. 1.
  • FIG. 1 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to a first embodiment of the present disclosure.
  • FIG. 2 is a block diagram showing the overall configuration of the photodetector shown in FIG. 1.
  • FIG. FIG. 2 is an equivalent
  • FIG. 2 is a schematic diagram showing another example of the cross-sectional shape of the oxide film shown in FIG. 1.
  • FIG. 2 is a schematic diagram showing another example of the cross-sectional shape of the oxide film shown in FIG. 1.
  • FIG. 2 is a schematic diagram showing another example of the cross-sectional shape of the oxide film shown in FIG. 1.
  • FIG. 2 is a schematic cross-sectional view for explaining a method of manufacturing the photodetecting device shown in FIG. 1.
  • FIG. FIG. 6A is a schematic cross-sectional view showing a step following FIG. 6A.
  • FIG. 6B is a schematic cross-sectional view showing a step following FIG. 6B.
  • FIG. 6C is a schematic cross-sectional view showing a step following FIG. 6C.
  • FIG. 6D is a schematic cross-sectional view showing a step following FIG. 6D.
  • FIG. 6E is a schematic cross-sectional view showing a step following FIG. 6E.
  • FIG. 6F is a schematic cross-sectional view showing a step following FIG. 6F.
  • FIG. 6G is a schematic cross-sectional view showing a step following FIG. 6G.
  • FIG. 3 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to Modification Example 1 of the present disclosure.
  • FIG. 2 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to a second embodiment of the present disclosure.
  • FIG. 7 is a schematic diagram illustrating an example of a planar configuration of a photodetecting device according to Modification Example 2 of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to Modification Example 3 of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to a third embodiment of the present disclosure.
  • FIG. 12 is a schematic cross-sectional view for explaining a method of manufacturing the photodetecting device shown in FIG. 11.
  • FIG. 12A is a schematic cross-sectional view showing a step following FIG. 12A.
  • FIG. 12B is a schematic cross-sectional view showing a step following FIG. 12B.
  • FIG. 12C is a schematic cross-sectional view showing a step following FIG. 12C.
  • FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to Modification Example 4 of the present disclosure.
  • 14 is a schematic cross-sectional view for explaining a method of manufacturing the photodetector shown in FIG. 13.
  • FIG. 14A is a schematic cross-sectional view showing a step following FIG. 14A.
  • FIG. 14B is a schematic cross-sectional view showing a step following FIG. 14B.
  • FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to a fourth embodiment of the present disclosure.
  • FIG. 16 is a schematic cross-sectional view for explaining a method of manufacturing the photodetector shown in FIG. 15.
  • FIG. 16A is a schematic cross-sectional view showing a step following FIG. 16A.
  • FIG. 16B is a schematic cross-sectional view showing a step following FIG. 16B.
  • 16 is a schematic plan view for explaining a method of manufacturing the photodetector shown in FIG. 15.
  • FIG. 17A is a schematic plan view showing a step following FIG. 17A.
  • FIG. 17B is a schematic plan view showing a step following FIG. 17B.
  • FIG. 17C is a schematic plan view showing a step following FIG. 17C.
  • FIG. 7 is a schematic diagram illustrating an example of a planar configuration of a photodetecting device according to Modification Example 5 of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to a fifth embodiment of the present disclosure.
  • FIG. 20 is a schematic diagram showing an example of a planar configuration of the photodetecting device shown in FIG. 19.
  • 20 is a schematic diagram showing another example of the planar configuration of the photodetector shown in FIG. 19.
  • FIG. FIG. 7 is a schematic cross-sectional view showing another example of the configuration of the photodetection device according to the fifth embodiment of the present disclosure.
  • 22 is a schematic cross-sectional view for explaining a method of manufacturing the photodetector shown in FIG. 21.
  • FIG. FIG. 22A is a schematic cross-sectional view showing a step following FIG. 22A.
  • FIG. 22B is a schematic cross-sectional view showing a step following FIG. 22B.
  • FIG. 22C is a schematic cross-sectional view showing a step following FIG. 22C.
  • FIG. 22D is a schematic cross-sectional view showing a step following FIG. 22D.
  • FIG. 22C is a schematic plan view illustrating the process shown in FIG. 22C. It is a schematic diagram showing an example of the cross-sectional shape of a widened part.
  • FIG. 7 is a schematic diagram showing another example of the cross-sectional shape of the widened portion.
  • FIG. 7 is a schematic diagram showing another example of the cross-sectional shape of the widened portion.
  • FIG. 7 is a schematic diagram showing another example of the cross-sectional shape of the widened portion.
  • FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to Modification Example 6 of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to Modification Example 7 of the present disclosure.
  • FIG. 26 is a schematic diagram showing an example of a planar configuration of the photodetecting device shown in FIG. 25.
  • FIG. 3 is a block diagram showing an example of the configuration of an electronic device using the photodetector shown in FIG. 2.
  • FIG. 3 is a schematic diagram showing an example of the overall configuration of a photodetection system using the photodetection device shown in FIG. 2.
  • FIG. 1 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to Modification Example 6 of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to Modification Example 7
  • FIG. 28A is a diagram showing an example of a circuit configuration of the photodetection system shown in FIG. 28A.
  • FIG. FIG. 1 is a diagram showing an example of a schematic configuration of an endoscopic surgery system.
  • FIG. 2 is a block diagram showing an example of the functional configuration of a camera head and a CCU.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of installation positions of an outside-vehicle information detection section and an imaging section.
  • FIG. 7 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to a sixth embodiment of the present disclosure.
  • FIG. 34 is a schematic diagram showing an example of a planar configuration corresponding to line AA of the photodetector shown in FIG. 33.
  • FIG. 34 is a schematic diagram showing an example of a planar configuration corresponding to the BB line of the photodetector shown in FIG. 33.
  • FIG. 34 is a schematic diagram showing an example of a planar configuration corresponding to line CC of the photodetecting device shown in FIG. 33.
  • FIG. 34 is a schematic diagram showing another example of the planar configuration corresponding to line CC of the photodetector shown in FIG. 33.
  • FIG. 34 is a schematic cross-sectional view for explaining an example of a method for manufacturing the element isolation section shown in FIG. 33.
  • FIG. 37A is a schematic cross-sectional view showing a step following FIG. 37A.
  • FIG. 37B is a schematic cross-sectional view showing a step following FIG. 37B.
  • FIG. 37C is a schematic cross-sectional view showing a step following FIG. 37C.
  • FIG. 37D is a schematic cross-sectional view showing a step following FIG. 37D.
  • FIG. 37E is a schematic cross-sectional view showing a step following FIG. 37E.
  • FIG. 37F is a schematic cross-sectional view showing a step following FIG. 37F.
  • FIG. 37 is a schematic cross-sectional view showing a step following FIG. 37G.
  • 34 is a schematic cross-sectional view for explaining another example of the method for manufacturing the element isolation section shown in FIG. 33.
  • FIG. 38A is a schematic cross-sectional view showing a step following FIG. 38A.
  • FIG. 38B is a schematic cross-sectional view showing a step following FIG. 38B.
  • FIG. 38C is a schematic cross-sectional view showing a step following FIG. 38C.
  • FIG. 38D is a schematic cross-sectional view showing a step following FIG. 38D.
  • FIG. 38E is a schematic cross-sectional view showing a step following FIG. 38E.
  • FIG. 38F is a schematic cross-sectional view showing a step following FIG. 38F.
  • FIG. 7 is a schematic cross-sectional view showing another example of the configuration of a photodetection device according to a sixth embodiment of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing another example of the configuration of a photodetection device according to a sixth embodiment of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing another example of the configuration of a photodet
  • FIG. 12 is a schematic cross-sectional view showing an example of the configuration of a photodetection device according to Modification 8 of the present disclosure.
  • 41 is a schematic diagram showing an example of a planar configuration corresponding to line AA of the photodetector shown in FIG. 40.
  • FIG. 41 is a schematic diagram showing an example of a planar configuration corresponding to the BB line of the photodetector shown in FIG. 40.
  • FIG. 41 is a schematic diagram showing an example of a planar configuration corresponding to line CC of the photodetector shown in FIG. 40.
  • FIG. 41 is a schematic cross-sectional view for explaining an example of a method for manufacturing the element isolation section shown in FIG. 40.
  • FIG. FIG. 44A is a schematic cross-sectional view showing a step following FIG. 44A.
  • FIG. 44B is a schematic cross-sectional view showing a step following FIG. 44B.
  • Modification 2 (other example of the position where the etching inhibition layer is formed) 5.
  • Modification 3 (other example of the position where the etching inhibition layer is formed) 6.
  • Third Embodiment (Example of a photodetection device in which a pinning film weaker than pinning films provided in other separation parts is formed on the inner wall of a separation part provided above the FD and exposed at the bottom) 7.
  • Modification Example 4 (Example of a photodetection device in which the bottom of the separation section provided above the FD does not have pinning) 8.
  • FIG. 1 schematically represents an example of a cross-sectional configuration of a photodetection device (photodetection device 1) according to a first embodiment of the present disclosure.
  • FIG. 2 shows an example of the overall configuration of the photodetecting device 1 shown in FIG. 1.
  • the photodetection device 1 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor used in electronic devices such as digital still cameras and video cameras, and has a plurality of pixels arranged two-dimensionally in a matrix as an imaging area. It has a pixel section (pixel section 100A).
  • the photodetector 1 is, for example, a so-called back-illuminated photodetector in this CMOS image sensor or the like.
  • a plurality of unit pixels P are arranged in a matrix, and a floating diffusion (FD) 19 is provided between the plurality of adjacent unit pixels P on the surface (surface 10S1).
  • FD floating diffusion
  • a separation portion 16 is provided at the outer periphery of a plurality of unit pixels P that share the FD 19, passing through a pair of opposing surfaces (surface 10S1 and surface 10S2) of the semiconductor substrate 10.
  • a separating section 17 is provided above the FD 19, extending from the surface 10S2 of the semiconductor substrate 10 toward the surface 10S1, and having a bottom inside the semiconductor substrate 10.
  • An oxide film 18 is provided on the bottom of the separating section 17. ing.
  • FIG. 2 shows an example of the overall configuration of the photodetector 1. As shown in FIG. 1
  • the photodetection device 1 is, for example, a CMOS image sensor, which captures incident light (image light) from a subject through an optical lens system (not shown), and detects the amount of incident light that is imaged on an imaging surface. is converted into an electrical signal for each pixel and output as a pixel signal.
  • the photodetecting device 1 has a pixel section 100A as an imaging area on a semiconductor substrate 10, and includes, for example, a vertical drive circuit 111, a column signal processing circuit 112, a horizontal drive circuit 113, in a peripheral area of this pixel section 100A. It has an output circuit 114, a control circuit 115, and an input/output terminal 116.
  • the pixel section 100A includes, for example, a plurality of unit pixels P arranged two-dimensionally in a matrix.
  • a pixel drive line Lread (specifically, a row selection line and a reset control line) is wired for each pixel row, and a vertical signal line Lsig is wired for each pixel column.
  • the pixel drive line Lread transmits a drive signal for reading signals from pixels.
  • One end of the pixel drive line Lread is connected to an output end corresponding to each row of the vertical drive circuit 111.
  • the vertical drive circuit 111 is composed of a shift register, an address decoder, etc., and is a pixel drive section that drives each unit pixel P of the pixel section 100A, for example, row by row. Signals output from each unit pixel P in the pixel row selectively scanned by the vertical drive circuit 111 are supplied to the column signal processing circuit 112 through each vertical signal line Lsig.
  • the column signal processing circuit 112 includes an amplifier, a horizontal selection switch, and the like provided for each vertical signal line Lsig.
  • the horizontal drive circuit 113 is composed of a shift register, an address decoder, etc., and sequentially drives each horizontal selection switch of the column signal processing circuit 112 while scanning them. By this selective scanning by the horizontal drive circuit 113, the signals of each pixel transmitted through each of the vertical signal lines Lsig are sequentially outputted to the horizontal signal line 121, and transmitted to the outside of the semiconductor substrate 10 through the horizontal signal line 121. .
  • the output circuit 114 performs signal processing on the signals sequentially supplied from each of the column signal processing circuits 112 via the horizontal signal line 121 and outputs the processed signals.
  • the output circuit 114 may perform only buffering, or may perform black level adjustment, column variation correction, various digital signal processing, and the like.
  • the circuit portion consisting of the vertical drive circuit 111, column signal processing circuit 112, horizontal drive circuit 113, horizontal signal line 121, and output circuit 114 may be formed directly on the semiconductor substrate 10, or may be formed on an external control IC. It may be arranged. Moreover, those circuit parts may be formed on another board connected by a cable or the like.
  • the control circuit 115 receives a clock applied from outside the semiconductor substrate 10, data instructing an operation mode, etc., and also outputs data such as internal information of the photodetector 1.
  • the control circuit 115 further includes a timing generator that generates various timing signals, and controls the vertical drive circuit 111, column signal processing circuit 112, horizontal drive circuit 113, etc. based on the various timing signals generated by the timing generator. Performs drive control of peripheral circuits.
  • the input/output terminal 116 is for exchanging signals with the outside.
  • FIG. 3 shows an example of a readout circuit for the unit pixel P of the photodetector 1 shown in FIG.
  • a plurality of unit pixels P are two-dimensionally arranged in a matrix. More specifically, a unit cell U including a plurality of unit pixels P serves as a repeating unit, and is repeatedly arranged in an array in a row direction and a column direction.
  • One unit cell U includes, for example, four unit pixels P. These four unit pixels P share one floating diffusion FD and one readout circuit.
  • “sharing" means that the outputs of the four unit pixels P are input to a common floating diffusion FD and readout circuit.
  • Each unit pixel P has common components.
  • identification numbers (1, 2, 3, 4) are added to the end of the symbols of the constituent elements of the unit pixel P in order to distinguish the constituent elements of each unit pixel P from each other.
  • an identification number is given at the end of the code of the constituent element of each unit pixel P, but the constituent elements of each unit pixel P are distinguished from each other. If there is no need to do so, the identification number at the end of the code of the component of each unit pixel P shall be omitted.
  • Each unit pixel P includes, for example, a photodiode PD, a transfer transistor TR electrically connected to the photodiode PD, and a floating diffusion that temporarily holds charges output from the photodiode PD via the transfer transistor TR. It has an FD.
  • the photodiode PD performs photoelectric conversion and generates charges according to the amount of received light.
  • the cathode of the photodiode PD is electrically connected to the source of the transfer transistor TR, and the anode of the photodiode PD is electrically connected to a reference potential line (eg, ground).
  • the drain of the transfer transistor TR is electrically connected to the floating diffusion FD, and the gate of the transfer transistor TR is electrically connected to the pixel drive line Lread.
  • the transfer transistor TR is, for example, a CMOS (Complementary Metal Oxide Semiconductor) transistor.
  • the floating diffusion FD shared by the four unit pixels P is electrically connected to the input end of a common readout circuit.
  • the readout circuit includes, for example, a reset transistor RST, a selection transistor SEL, and an amplification transistor AMP. Note that the selection transistor SEL may be omitted if necessary.
  • the source of the reset transistor RST (input end of the readout circuit) is electrically connected to the floating diffusion FD, and the drain of the reset transistor RST is electrically connected to the power supply line VDD and the drain of the amplification transistor AMP.
  • the gate of the reset transistor RST is electrically connected to the pixel drive line Lread.
  • the source of the amplification transistor AMP is electrically connected to the drain of the selection transistor SEL, and the gate of the amplification transistor AMP is electrically connected to the source of the reset transistor RST.
  • the source of the selection transistor SEL (output end of the readout circuit) is electrically connected to the vertical signal line Lsig, and the gate of the selection transistor SEL is electrically connected to the pixel drive line Lread.
  • the transfer transistor TR When the transfer transistor TR is turned on, the transfer transistor TR transfers the charge of the photodiode PD to the floating diffusion FD.
  • the gate of the transfer transistor TR has, for example, a vertical transfer gate 31, as shown in FIG. 1, and is formed on the surface (surface 10S1) of the semiconductor substrate 10.
  • the reset transistor RST resets the potential of the floating diffusion FD to a predetermined potential.
  • the selection transistor SEL controls the output timing of pixel signals from the readout circuit.
  • the amplification transistor AMP generates, as a pixel signal, a voltage signal corresponding to the level of charge held in the floating diffusion FD.
  • the amplification transistor AMP constitutes a source follower type amplifier, and outputs a pixel signal with a voltage corresponding to the level of charge generated by the photodiode PD.
  • the selection transistor SEL When the selection transistor SEL is turned on, the amplification transistor AMP amplifies the potential of the floating diffusion FD and outputs a voltage corresponding to the potential to the column signal processing circuit 112 via the vertical signal line Lsig.
  • the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL are, for example, CMOS transistors.
  • the readout circuit may include, for example, an FD transfer transistor FDG.
  • the FD transfer transistor FDG is provided, for example, between the source of the reset transistor RST and the gate of the amplification transistor AMP.
  • FIG. 1 corresponds to the cross section taken along the line II shown in FIG. 4A.
  • the unit pixel P described below will be explained using a back-illuminated type as an example, the present technology can also be applied to a front-illuminated type.
  • the unit pixel P has a photodiode (PD) 11, which is a photoelectric conversion element, embedded in a semiconductor substrate 10 having a pair of opposing surfaces (a surface 10S1 and a surface 10S2).
  • PD photodiode
  • a p-type region 13 is formed on the light incident side S1 of the PD 11 (the back surface (surface 10S2) side of the semiconductor substrate 10), and the p-type region 13 is formed on the side opposite to the light incident side S1 of the PD 11 (the surface (surface 10S1) of the semiconductor substrate 10).
  • a p-well 12 is formed as an active region on the side).
  • the p-well 12 is provided with, for example, an FD 19, a transfer transistor TR, and pixel transistors that constitute a readout circuit (for example, a reset transistor RST, a selection transistor SEL, and an amplification transistor AMP), and further separates the pixel transistors, etc.
  • An element isolation section 15 having an STI (Shallow Trench Isolation) structure is provided.
  • the isolation section 16 is provided between adjacent unit cells U, and extends between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10 together with the element isolation section 15 formed of, for example, a silicon oxide (SiO x ) film. It constitutes a penetrating FTI (Full Trench Isolation) structure.
  • the isolation section 17 is provided between a plurality of unit pixels P sharing the FD 19, extends from the surface 10S2 of the semiconductor substrate 10 toward the surface 10S1, and has a bottom within the semiconductor substrate 10. ) has a structure.
  • an oxide film 18 wider than the width of the isolation portion 17 is provided at the bottom of the isolation portion 17 provided in the semiconductor substrate 10 .
  • An n-type diffusion region 14 is provided between the PD 11 and the isolation parts 16 and 17.
  • the unit pixel P is provided with a light shielding film 41 provided between adjacent unit pixels P on the light incidence side S1 (on the surface 10S2 side of the semiconductor substrate 10), a color filter 42, and an on-chip lens 43.
  • a multilayer wiring layer 30 is provided on the surface 10S1 of the semiconductor substrate 10 on the side opposite to the light incident side S1 of the unit pixel P.
  • the light shielding film 41 is for preventing light from leaking into adjacent unit pixels P, and is located between adjacent unit pixels P, specifically, at the boundary position of the color filter 42 that transmits different color light. It is set in.
  • materials constituting the light shielding film 41 include conductive materials having light shielding properties. Specifically, examples thereof include tungsten (W), silver (Ag), copper (Cu), aluminum (Al), and an alloy of Al and Cu.
  • the color filter 42 is, for example, a red filter 42R that selectively transmits red light (R), a green filter 42G that selectively transmits green light (G), and a blue filter that selectively transmits blue light (B). It has 42B.
  • the color filters 42R, 42G, and 42B for example, four green filters 42G are arranged on diagonals for each unit cell U, and one red filter 42R and one blue filter 42B are arranged on orthogonal diagonals.
  • corresponding colored light is detected in the plurality of PDs 11 in the unit cell U, for example. That is, in the pixel section 100A, unit cells U that detect red light (R), green light (G), and blue light (B) are arranged in a Bayer pattern.
  • the on-chip lens 43 focuses incident light onto the PD 11, and is provided for each unit pixel P, for example, as shown in FIG.
  • the on-chip lens 43 can be formed using an inorganic material such as silicon oxide (SiO x ) or silicon nitride (SiN x ), for example.
  • the on-chip lens 43 may be formed using an organic material with a high refractive index such as an episulfide resin, a thietane compound, or a resin thereof.
  • the multilayer wiring layer 30 is provided with, for example, pixel transistors that constitute a readout circuit.
  • the vertical transfer gate 31 of the transfer transistor TR is provided extending from the surface 10S1 of the semiconductor substrate 10 to a depth reaching the PD11.
  • a sidewall 32 is provided around the transfer gate 31 provided on the surface 10S1 of the semiconductor substrate 10, and the sidewall and bottom surface of the transfer gate 31 extending inside the semiconductor substrate 10 are covered with an insulating film 21.
  • a plurality of wiring layers 33 and 34 are further laminated with an interlayer insulating layer 35 interposed therebetween.
  • the wiring layer 33 and the FD 19 are electrically connected via a via V1.
  • a vertical drive circuit 111 for example, in addition to the readout circuit described above, a vertical drive circuit 111, a column signal processing circuit 112, a horizontal drive circuit 113, an output circuit 114, a control circuit 115, an input/output terminal 116, etc. are formed. There is.
  • isolation parts 16 and 17 and the oxide film 18 will be explained in detail below.
  • the separation section 16 corresponds to the "first groove section" of the present disclosure, and is provided between adjacent unit cells U as described above.
  • the separating section 16 is provided so as to surround the outer periphery of four unit pixels arranged in, for example, 2 rows x 2 columns, which share the FD 19, and in the pixel section 100A, as shown in FIG. 4A, for example. are arranged in a grid pattern.
  • the separation section 16 electrically isolates adjacent unit cells U, and extends, for example, from the surface 10S2 side of the semiconductor substrate 10 toward the surface 10S1 side, and as described above, separates the adjacent unit cells U from each other. Together with the element isolation section 15 provided on the surface 10S1, an FTI structure that penetrates between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10 is configured.
  • the isolation section 16 is composed of a pinning film 16A having, for example, a positive fixed charge, which is provided on the inner wall and bottom surface of the trench forming the isolation section 16, and an insulating film 16B that fills the trench.
  • constituent materials of the pinning film 16A include hafnium oxide (HfO x ), aluminum oxide (AlO x ), zirconium oxide (ZrO x ), tantalum oxide (TaO x ), titanium oxide (TiO x ), and lanthanum oxide (LaO x ), praseodymium oxide ( PrOx ), cerium oxide ( CeOx ), neodymium oxide ( NdOx ), promethium oxide (PmOx), samarium oxide ( SmOx ) , europium oxide ( EuOx ), gadolinium oxide (GdOx ) ), terbium oxide (TbO x ), dysprosium oxide (DyO x ), holmium oxide (HoO x ), thulium oxide (TmO x ) , ytterbium oxide (YbO x ), lutetium oxide (LuO x ), ytt
  • Examples of the constituent material of the insulating film 16B include a silicon oxide (SiO x ) film.
  • a conductive film having light-shielding properties may be embedded inside the pinning film 16A of the groove forming the separation part 16.
  • examples thereof include tungsten (W), silver (Ag), copper (Cu), aluminum (Al), and an alloy of Al and Cu.
  • the conductive film may be a single layer film or a laminated film made of different materials.
  • the laminated film include a laminated film of Al and Ti that constitutes a so-called barrier metal, and a laminated film of Al and cobalt (Co). In this way, by embedding a light-shielding conductive film inside the pinning film 16A, adjacent unit cells U can be electrically and optically isolated.
  • the separation section 17 corresponds to the "second groove section" of the present disclosure, and is provided, for example, between a plurality of unit pixels P sharing the FD 19 and separated at the outer periphery of the unit cell U, as described above. It is in contact with section 16.
  • the separation section 17 is provided only above the FD 19 provided near the intersection of four unit pixels arranged in, for example, 2 rows x 2 columns, forming the unit cell U. It may be provided selectively.
  • the separation section 16 extends from the outer periphery of the unit cell U toward the separation section 17 between adjacent unit pixels P constituting the unit cell U, and connects to the separation section 17 in the vicinity of the FD 19 in a plan view.
  • the separation section 17 electrically isolates adjacent unit pixels P within the unit cell U, and as described above, extends from the surface 10S2 side of the semiconductor substrate 10 toward the surface 10S1 side, for example. , has a DTI structure having a bottom within the semiconductor substrate 10, specifically at the interface or inside the p-well 12.
  • the isolation part 17 is composed of a pinning film 17A having, for example, a positive fixed charge, provided on the inner wall and bottom surface of the groove forming the isolation part 17, and an insulating film 17B filling the groove. There is.
  • constituent materials of the pinning film 17A include hafnium oxide (HfO x ), aluminum oxide (AlO x ), zirconium oxide (ZrO x ), tantalum oxide (TaO x ), titanium oxide (TiO x ), and lanthanum oxide (LaO x ), praseodymium oxide ( PrOx ), cerium oxide ( CeOx ), neodymium oxide ( NdOx ), promethium oxide (PmOx), samarium oxide ( SmOx ) , europium oxide ( EuOx ), gadolinium oxide (GdOx ) ), terbium oxide (TbO x ), dysprosium oxide (DyO x ), holmium oxide (HoO x ), thulium oxide (TmO x ) , ytterbium oxide (YbO x ), lutetium oxide (LuO x ), ytt
  • Examples of the constituent material of the insulating film 17B include silicon oxide (SiO x ).
  • a conductive film having light-shielding properties may be embedded inside the pinning film 17A of the groove forming the isolation portion 17.
  • examples thereof include tungsten (W), silver (Ag), copper (Cu), aluminum (Al), and an alloy of Al and Cu.
  • the conductive film may be a single layer film or a laminated film made of different materials.
  • the laminated film include a laminated film of Al and Ti that constitutes a so-called barrier metal, and a laminated film of Al and cobalt (Co). In this way, by embedding a light-blocking conductive film inside the pinning film 17A, adjacent unit pixels P in the unit cell U can be electrically and optically isolated.
  • the oxide film 18 corresponds to a specific example of the "oxide film" of the present disclosure, and is provided in contact with the bottom of the isolation section 17 formed at or inside the p-well 12. In other words, the oxide film 18 is provided in the p-well 12 in contact with the bottom of the isolation section 17 .
  • the oxide film 18 serves as an etching stopper film when processing the groove (groove 10H, see FIG. 6G) that constitutes the isolation section 17, and also reduces variations in the distance between the isolation section 17 and the FD 19. .
  • the oxide film 18 is provided wider in the XZ plane direction than the width of the isolation portion 17, as shown in FIGS. 1 and 4A, for example.
  • the cross-sectional shape of the oxide film 18 may be, for example, a trapezoid as shown in FIG. 5A. Alternatively, it may be a rectangle with a notch at the corner on the surface 10S1 side as shown in FIG. 5B, or a rectangle with rounded corners on the surface 10S1 side as shown in FIGS. 5C and 5D.
  • the oxide film 18 can be formed using a material having a lower etching rate than, for example, the silicon substrate that constitutes the semiconductor substrate 10. Furthermore, as the constituent material of the oxide film 18, it is preferable to select a material that does not have a fixed charge or a material that has weaker pinning than the pinning film 17A formed on the inner wall and bottom surface of the separation section 17. Thereby, the pinning of holes by the pinning film 17A can be relaxed, and for example, the electric field between the pinning film 17A and the n-type FD 19 can be relaxed.
  • Such materials include, for example, silicon oxide (SiO x ), silicon nitride (SiN x ), high dielectric constant (High-k) materials, and the like.
  • the photodetector 1 can be formed, for example, as follows.
  • an STI is formed on the surface 10S1 of the semiconductor substrate 10, and an element isolation part 15 is formed by embedding, for example, a SiO x film.
  • a groove 12H having a bottom portion inside the p-well 12 is formed at a predetermined position of the semiconductor substrate 10 from the surface 10S1 side.
  • an oxide film is formed by bottom-up film formation using a sputtering method or an inhibitor so that the bottom part of the trench 12H is thicker than the side walls, and then wet treatment is performed using a chemical solution such as DHF.
  • the oxide film in the trench 12H is removed, and an oxide film 18 is formed at the bottom of the trench 12H, as shown in FIG. 6C.
  • Si crystal is grown from the sidewall of the trench 12H using an epitaxial crystal growth method to fill the trench 12H. ) to flatten the surface by grinding the SiO x film formed on the surface 10S1 of the semiconductor substrate 10 and the surface 10S1 of the semiconductor substrate 10.
  • an FD 19 is formed above the oxide film 18 by implanting n-type impurities, for example, by ion implantation.
  • a multilayer wiring layer 30 including pixel transistors is formed on the surface 10S1 of the semiconductor substrate 10 by a FEOL process.
  • grooves 10H forming separation parts 16 and 17 are formed from the surface 10S2 side of the semiconductor substrate 10. At this time, etching of the trench 10H forming the isolation portion 17 is stopped at the oxide film 18 formed in the p-well 12.
  • a pinning film is formed on the inner wall and bottom surface of the groove 10H using, for example, an ALD (Atomic Layer Deposition) method.
  • ALD Atomic Layer Deposition
  • the pinning film and the insulating film formed on the surface 10S2 of the semiconductor substrate 10 are ground by, for example, CMP to planarize the surface.
  • separation portions 16 and 17 are formed as shown in FIG. 6H.
  • a light shielding film 41 is formed on the separation section 16, and then a color filter 42 and an on-chip lens 43 are formed.
  • a plurality of unit pixels P are arranged in a matrix, and an FD 19 is provided between the plurality of adjacent unit pixels P on the surface 10S1 in the semiconductor substrate 10.
  • a separation part 16 penetrating between the surfaces 10S1 and 10S of the semiconductor substrate 10 is provided on the outer periphery of a unit cell U consisting of a plurality of shared unit pixels P, and adjacent units constituting the unit cell U including above the FD 19 are provided.
  • a separation part 17 is provided between the pixels P, extending from the surface 10S2 of the semiconductor substrate 10 toward the surface 10S1, and having a bottom inside the semiconductor substrate 10.
  • An oxide film 18 is provided. This reduces variations in the distance between the FD 19 and the bottom of the separating section 17. This will be explained below.
  • a dry etching process is required from the back side of the semiconductor substrate, and variation in the depth of the groove becomes a problem.
  • an oxide film 18 is formed in advance at the bottom of the isolation part 17 having a DTI structure formed above the FD 19, and this oxide film 18 serves as an etching stopper during DTI (groove 10H) processing. It was made to form a membrane.
  • the oxide film 18 serves as an etching stopper film during DTI (groove 10H) processing, it is possible to form the FTI forming the isolation section 16 and the DTI forming the isolation section 17 at once. becomes.
  • the bottom of the RDTI is pinned to p-type by forming a p-type layer from the back side of the semiconductor substrate, and the electric field with the n-type FD is strengthened. It is anticipated that there will be problems with deterioration of characteristics.
  • the oxide film 18 is formed at the bottom of the separation section 17, so that the pinning of holes caused by the pinning film 17H above the FD 19 is alleviated. . Therefore, the electric field between the FD 19 and the n-type FD 19 is relaxed, and the dark current of the FD 19 can be reduced. That is, it becomes possible to further improve the performance of the photodetector 1.
  • FIG. 7 schematically represents an example of a cross-sectional configuration of a photodetection device (photodetection device 1A) according to Modification 1 of the present disclosure.
  • the photodetection device 1A is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras, and is, for example, a back-illuminated photodetection device, as in the first embodiment.
  • p-type diffusion regions 22 may be further provided on the outer walls of the separation parts 16 and 17.
  • the p-type diffusion region 22 can be formed, for example, by plasma doping or solid phase diffusion after forming the grooves 10H that constitute the separation parts 16 and 17.
  • FIG. 8 schematically represents an example of a cross-sectional configuration of a photodetector (photodetector 2) according to the second embodiment of the present disclosure.
  • the photodetector 2 is, for example, a CMOS image sensor used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the photodetecting device 2 of this embodiment includes a semiconductor substrate 10 in which a plurality of unit pixels P are arranged in a matrix, and an FD 19 is provided between the plurality of adjacent unit pixels P on the front surface (surface 10S1). , a separation section 16 is provided on the outer periphery of a plurality of unit pixels P that share the FD 19, passing through a pair of opposing surfaces (surface 10S1 and surface 10S2) of the semiconductor substrate 10. A separating section 17 is provided above the FD 19, extending from the surface 10S2 of the semiconductor substrate 10 toward the surface 10S1, and having a bottom within the semiconductor substrate 10. An etching inhibition layer 23 is further provided at the bottom of the separating section 17. It is provided.
  • the etching inhibition layer 23 corresponds to a specific example of the "oxide film" of the present disclosure, and is provided in contact with the bottom portion formed at or inside the p-well 12 of the isolation section 17.
  • the etching inhibition layer 23 serves as an etching stopper film when processing the groove (DTI) forming the isolation section 17, and also reduces variations in the distance between the isolation section 17 and the FD 19.
  • the etching inhibition layer 23 is provided wider in the XZ plane direction than the width of the separation part 17.
  • the etching inhibition layer 23 can be formed, for example, by ion implantation of carbon (C), oxygen (O), nitrogen (N), etc. from the surface 10S1 side of the semiconductor substrate 10 and heat treatment. That is, the etching inhibition layer 23 is configured to include, for example, silicon carbide (SiC), silicon oxide (SiO x ), or silicon nitride (SiN x ).
  • etching inhibition layer 23 in advance at the bottom of the isolation section 17 having the DTI structure formed above the FD 19, grooves of different depths can be created by one trench processing. That is, it becomes possible to form the FTI that constitutes the separation section 16 and the DTI that constitutes the separation section 17 at once.
  • FIG. 9 schematically represents an example of a planar configuration of a photodetector (photodetector 2A) according to Modification 2 of the present disclosure.
  • the photodetection device 2A is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras, and is, for example, a back-illuminated photodetection device that can simultaneously acquire imaging information and parallax information. .
  • the etching inhibition layer 23 described in the second embodiment can be formed not only above the FD 19 but also above the FD 19.
  • a separation part 17 having a DTI structure is provided as a blooming path between two PDs 11 provided in one unit pixel P, and an etching inhibition layer 23 is provided at the bottom of the separation part 17. You can.
  • FIG. 10 schematically represents an example of a cross-sectional configuration of a photodetection device (photodetection device 2B) according to Modification 3 of the present disclosure.
  • the photodetector 2B is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras, and is, for example, a so-called global shutter type back-illuminated photodetector.
  • the global shutter method is basically a method of performing global exposure in which all pixels start exposure at the same time and all pixels end exposure at the same time.
  • all pixels mean all pixels appearing in the image, and dummy pixels and the like are excluded.
  • the global shutter method also includes a method in which global exposure is performed on pixels in a predetermined area rather than all pixels in a portion appearing in an image.
  • the photodetector 2B realizes a memory retention type global shutter, and the unit pixel P has a charge storage section (MEM27) that temporarily retains the charge generated in the PD11 until the charge is transferred to the FD19. )have.
  • the MEM 27 is embedded in the surface 10S1 of the semiconductor substrate 10, as shown in FIG. 10, for example.
  • a separation section 17 having a DTI structure is provided between the PD 11 and the MEM 27, and a light shielding film 41 is formed to extend on the surface 10S2 of the semiconductor substrate 10 where the MEM 27 is provided.
  • the etching inhibition layer 23 described in the second embodiment may be provided at the bottom of the separation section 17 provided between the PD 11 and the MEM 27.
  • FIG. 11 schematically represents an example of a cross-sectional configuration of a photodetector (photodetector 3) according to the third embodiment of the present disclosure.
  • the photodetection device 3 is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras, and is, for example, a back-illuminated photodetection device, as in the first embodiment.
  • the photodetecting device 3 of this embodiment includes a semiconductor substrate 10 in which a plurality of unit pixels P are arranged in a matrix and an FD 19 is provided between the plurality of adjacent unit pixels P on the front surface (surface 10S1). , a separation section 16 is provided on the outer periphery of a plurality of unit pixels P that share the FD 19, passing through a pair of opposing surfaces (surface 10S1 and surface 10S2) of the semiconductor substrate 10. A separating section 17 is provided above the FD 19, extending from the surface 10S2 of the semiconductor substrate 10 toward the surface 10S1, and having a bottom inside the semiconductor substrate 10.
  • the pinning film 24 corresponds to a specific example of the "second pinning film" of the present disclosure.
  • the pinning film 24 extends on the surface 10S2 of the semiconductor substrate 10 and is formed on the inner wall of the groove 10H forming the separation parts 16 and 17 via the pinning films 16A and 17A. ing.
  • the pinning films 16A and 17A are removed at the bottoms of the separation parts 16 and 17, and the pinning film 24 is exposed.
  • a material with weaker pinning than the pinning film 17A can be used, and such a material includes, for example, hafnium oxide (HfO x ).
  • the separation parts 16 and 17 of this embodiment can be formed, for example, as follows.
  • the grooves 10H constituting the separation parts 16 and 17 are formed from the surface 10S2 side of the semiconductor substrate 10, and then, as shown in FIG. 12A, for example, using the ALD method, Then, for example, an aluminum oxide film, which will become the pinning films 16A and 17A, is formed on the inner wall and bottom surface of the trench 10H.
  • FIG. 12B the aluminum oxide film formed on the surface 10S2 of the semiconductor substrate 10 and the bottom surface of the trench 10H is removed by etchback.
  • pinning films 16A and 17A are formed on the side surfaces of grooves 10H constituting separation parts 16 and 17, respectively.
  • a hafnium oxide film which will become the pinning film 24 is formed on the inner wall and bottom surface of each groove 10H, on which the pinning films 16A and 17A are formed on the side surfaces, by using, for example, the ALD method.
  • the ALD method To form a film.
  • an insulating film is buried in the groove 10H using, for example, the ALD method.
  • the insulating film formed on the surface 10S2 of the semiconductor substrate 10 is ground by, for example, CMP to flatten the surface.
  • the pinning film 17A formed on the bottom of the isolation section 17 having the DTI structure formed above the FD 19 is removed, and the inner wall of the isolation section 17 has a pinning film that is more pinning than the pinning film 17A.
  • a pinning film 24 having a weak pinning film 24 was formed. Thereby, the pinning film 24 comes to be exposed at the bottom of the separation part 17, and the electric field between it and the n-type FD 19 is relaxed while suppressing the interface state.
  • the dark current of the FD 19 can be reduced, and its performance can be improved.
  • FIG. 13 schematically represents an example of a cross-sectional configuration of a photodetector (photodetector 3A) according to Modification 4 of the present disclosure.
  • the photodetector 3A is, for example, a CMOS image sensor used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the pinning film 24, which has weaker pinning than the pinning film 17A, is exposed at the bottom of the separation section 17, but the bottom of the separation section 17 may be made pinningless.
  • a structure may be adopted in which the insulating film 17B is exposed at the bottom of the isolation section 17.
  • the separation parts 16 and 17 of this modification can be formed, for example, as follows.
  • an aluminum oxide film which will become the pinning films 16A and 17A, is formed on the inner wall and bottom surface of the trench 10H using, for example, the ALD method, and then the semiconductor layer is etched back.
  • the semiconductor layer is etched back.
  • the pinning film 24 is formed on the surface 10S2 of the semiconductor substrate 10 using, for example, a sputtering method.
  • an insulating film is buried in the trench 10H using, for example, the ALD method.
  • the insulating film formed on the surface 10S2 of the semiconductor substrate 10 is ground by, for example, CMP to flatten the surface.
  • the pinning film 17A formed on the bottom of the isolation section 17 having the DTI structure formed above the FD 19 is removed, and the insulating film 17B is exposed at the bottom of the isolation section 17. , the bottom of the separating section 17 is made pinning-free. As a result, the electric field between the n-type FD 19 and the n-type FD 19 is relaxed, similar to the third embodiment.
  • the dark current of the FD 19 can be reduced, and its performance can be improved, similarly to the third embodiment.
  • FIG. 15 schematically represents an example of a cross-sectional configuration of a photodetector (photodetector 4) according to the fourth embodiment of the present disclosure.
  • the photodetector 4 is, for example, a CMOS image sensor used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the photodetecting device 4 of this embodiment includes a semiconductor substrate 10 in which a plurality of unit pixels P are arranged in a matrix and an FD 19 is provided between the plurality of adjacent unit pixels P on the front surface (surface 10S1). , a separation section 16 is provided on the outer periphery of a plurality of unit pixels P that share the FD 19, passing through a pair of opposing surfaces (surface 10S1 and surface 10S2) of the semiconductor substrate 10. A separation section 17 extending from the surface 10S2 of the semiconductor substrate 10 toward the surface 10S1 and having a bottom portion inside the semiconductor substrate 10 is provided between adjacent unit pixels P that share the FD 19 except above the FD 19. .
  • a separating section 25 is provided above the FD 19, extending from the surface 10S2 of the semiconductor substrate 10 toward the surface 10S1, and having a bottom inside the semiconductor substrate 10.
  • a pinning film 25A is formed which has weaker pinning than the pinning films 16A and 17A formed on the inner wall.
  • the separation section 25 corresponds to a specific example of the "second groove" of the present disclosure.
  • the isolation section 25 includes a pinning film 25A having, for example, a positive fixed charge, provided on the inner wall and bottom surface of a trench (DTI) forming the isolation section 25, and an insulating film 25B filling the trench.
  • DTI trench
  • the constituent material of the pinning film 25A As the constituent material of the pinning film 25A, as described above, a material with weaker pinning than the pinning films 16A and 17A can be used. Examples of such materials include hafnium oxide (HfO x ), lanthanum oxide (LaO x ), and yttrium oxide (YO x ).
  • the pinning film 25A may be a single layer film or a laminated film made of different materials. This pinning film 25A corresponds to a specific example of the "second pinning film" of the present disclosure.
  • constituent materials of the insulating film 25B include silicon oxide (SiO x ), silicon nitride (SiN x ), and polysilicon (Poly-Si).
  • a conductive film having light-shielding properties may be embedded inside the pinning film 25A.
  • examples thereof include tungsten (W), silver (Ag), copper (Cu), aluminum (Al), and an alloy of Al and Cu.
  • the conductive film may be a single layer film or a laminated film made of different materials.
  • the laminated film include a laminated film of Al and Ti that constitutes a so-called barrier metal, and a laminated film of Al and cobalt (Co).
  • the separation parts 16, 17, and 25 of this embodiment can be formed, for example, as follows.
  • the FD 10 A groove 10H1 is formed above.
  • a pinning film 25A and an insulating film 25B are formed in the groove 10H1.
  • a separation section 25 is formed on the FD 19.
  • FIG. 17C after forming an FTI (groove 10H2) on the outer periphery of the unit cell U, as shown in FIG. 17D, a DTI (groove 10H2) is formed between adjacent unit pixels P in the unit cell U. A groove 10H3) is formed. After that, as shown in FIG. 16C, pinning films 16A and 17A and insulating films 16B and 17B are formed in the grooves 10H2 and 10H3. As a result, separation portions 16 and 17 are formed.
  • an imaging device In recent years, in order to realize fine pixels, an imaging device has been developed that uses RDTI between four pixels that share a FD arranged in two rows and two columns, and uses RFTI to separate the outer periphery of the four pixels that share an FD. is in progress.
  • a concern with this structure is that the RDTI and FD are required to have a certain distance (500 nm to 600 nm depending on conditions), and must be processed with high precision.
  • a cylindrical DTI (groove 10H1) is formed above the FD 19, and the pinning films 16A, 17A formed on the inner walls of the separation parts 16, 17 are formed on the inner wall of the DTI (groove 10H1).
  • a pinning film 25A made of a material with weaker pinning is formed.
  • the distance between the separating section 25 and the FD 19 is ensured, and the variation in the distance between the separating section 25 and the FD 19 is reduced. Furthermore, since pinning directly above the FD 19 is reduced, its performance can be improved.
  • FIG. 17 schematically represents an example of a planar configuration of a photodetection device (photodetection device 4A) according to Modification 5 of the present disclosure.
  • the photodetector 4A is, for example, a CMOS image sensor used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the shape of the DTI, which becomes the separation part 25 is not limited to this.
  • the planar shape of the separating portion 25 may be a cross as shown in FIG. 18, or a polygon such as a square (not shown).
  • the separation section 16 having an FTI structure provided between adjacent unit cells U is extended between the plurality of unit pixels P sharing the FD 19, so that the separation section 16 and the separation section 25 are in contact with each other. Good too.
  • FIG. 19 schematically represents an example of a cross-sectional configuration of a photodetector (photodetector 5) according to the fifth embodiment of the present disclosure.
  • 20A and 20B schematically represent an example of the planar configuration of the photodetecting device 5 shown in FIG. 19.
  • the photodetector 5 is, for example, a CMOS image sensor used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the photodetecting device 5 of the present embodiment includes a semiconductor substrate 10 in which a plurality of unit pixels P are arranged in a matrix and an FD 19 is provided between a plurality of adjacent unit pixels P on the front surface (surface 10S1). , separation parts 51 and 52 having, for example, a DTI structure are provided between the outer peripheries of a plurality of unit pixels P that share the FD 19 and between adjacent unit pixels P that share the FD 19, respectively. Element isolation parts 53 are provided at the bottoms of the isolation parts 51 and 52, respectively, and are wider on the bottom side of the isolation parts 51 and 52 than on the surface 10S1 side of the semiconductor substrate 10.
  • the separation section 51 corresponds to the "first separation section" of the present disclosure, and is provided between adjacent unit cells U as described above.
  • the separation section 51 is provided so as to surround the outer periphery of four unit pixels arranged in, for example, 2 rows and 2 columns, which share the FD 19, and is provided in a lattice shape in the pixel section 100A.
  • the separation section 51 electrically isolates adjacent unit cells U, and extends, for example, from the surface 10S2 side of the semiconductor substrate 10 toward the surface 10S1 side, and extends inside the semiconductor substrate 10, specifically, A DTI structure having a bottom at the interface or inside the p-well 12 is configured.
  • the isolation section 51 is composed of a pinning film 51A having, for example, a positive fixed charge, which is provided on the inner wall and bottom surface of the trench forming the isolation section 51, and an insulating film 51B that fills the trench.
  • constituent materials of the pinning film 51A include hafnium oxide (HfO x ), aluminum oxide (AlO x ), zirconium oxide (ZrO x ), tantalum oxide (TaO x ), titanium oxide (TiO x ), and lanthanum oxide (LaO x ), praseodymium oxide ( PrOx ), cerium oxide ( CeOx ), neodymium oxide ( NdOx ), promethium oxide (PmOx), samarium oxide ( SmOx ) , europium oxide ( EuOx ), gadolinium oxide (GdOx ) ), terbium oxide (TbO x ), dysprosium oxide (DyO x ), holmium oxide (HoO x ), thulium oxide (TmO x ) , ytterbium oxide (YbO x ), lutetium oxide (LuO x ), ytt
  • Examples of the constituent material of the insulating film 51B include a silicon oxide (SiO x ) film.
  • a conductive film having a light-shielding property may be embedded inside the pinning film 51A of the groove forming the separation part 51.
  • examples thereof include tungsten (W), silver (Ag), copper (Cu), aluminum (Al), and an alloy of Al and Cu.
  • the conductive film may be a single layer film or a laminated film made of different materials.
  • the laminated film include a laminated film of Al and Ti that constitutes a so-called barrier metal, and a laminated film of Al and cobalt (Co). In this way, by embedding a light-blocking conductive film inside the pinning film 51A, adjacent unit cells U can be electrically and optically isolated.
  • the separation section 52 corresponds to the "first separation section" of the present disclosure, and as described above, is provided between a plurality of unit pixels P that share the FD 19, and is provided on the outer periphery of the unit cell U. It is in contact with the separation section 51.
  • the separation section 52 may be selectively provided only above the FD 19 provided near the intersection of four unit pixels arranged in, for example, 2 rows x 2 columns, forming the unit cell U. .
  • the separation section 51 extends from the outer periphery of the unit cell U toward the separation section 52 between adjacent unit pixels P constituting the unit cell U, and connects to the separation section 52 in the vicinity of the FD 19 in plan view. are in contact with each other.
  • the separation section 52 electrically isolates adjacent unit pixels P within the unit cell U, and extends from the surface 10S2 side of the semiconductor substrate 10 toward the surface 10S1 side, and extends within the semiconductor substrate 10. Specifically, it has a DTI structure having a bottom at the interface or inside the p-well 12.
  • the separating part 52 is composed of a pinning film 52A having, for example, a positive fixed charge, provided on the inner wall and bottom surface of the groove forming the separating part 52, and an insulating film 52B filling the groove. There is.
  • constituent materials of the pinning film 52A include hafnium oxide (HfO x ), aluminum oxide (AlO x ), zirconium oxide (ZrO x ), tantalum oxide (TaO x ), titanium oxide (TiO x ), and lanthanum oxide (LaO x ), praseodymium oxide ( PrOx ), cerium oxide ( CeOx ), neodymium oxide ( NdOx ), promethium oxide (PmOx), samarium oxide ( SmOx ) , europium oxide ( EuOx ), gadolinium oxide (GdOx ) ), terbium oxide (TbO x ), dysprosium oxide (DyO x ), holmium oxide (HoO x ), thulium oxide (TmO x ) , ytterbium oxide (YbO x ), lutetium oxide (LuO x ), ytt
  • Examples of the constituent material of the insulating film 52B include silicon oxide (SiO x ).
  • a conductive film having light-shielding properties may be embedded inside the pinning film 52A of the groove forming the isolation portion 52.
  • examples thereof include tungsten (W), silver (Ag), copper (Cu), aluminum (Al), and an alloy of Al and Cu.
  • the conductive film may be a single layer film or a laminated film made of different materials.
  • the laminated film include a laminated film of Al and Ti that constitutes a so-called barrier metal, and a laminated film of Al and cobalt (Co). In this way, by embedding a light-blocking conductive film inside the pinning film 52A, adjacent unit pixels P in the unit cell U can be electrically and optically isolated.
  • the element isolation section 53 corresponds to a specific example of the "second isolation section" of the present disclosure, isolates pixel transistors, etc. on the surface 10S1 side of the semiconductor substrate 10, and has an STI structure.
  • the element isolation section 53 is provided at the bottom of the isolation sections 51 and 52, as described above, and has a cross-sectional shape that is wider on the bottom side of the isolation sections 51 and 52 than on the surface 10S1 side of the semiconductor substrate 10, as described above. It becomes.
  • the element isolation section 53 has, for example, a T-shaped cross-sectional shape consisting of a vertical section 53A and a horizontal section 53B, and the horizontal section 53B is wider than the width of the isolation sections 51 and 52, for example. It has become.
  • the vertical portions 53A may be continuously provided in a grid pattern at the bottoms of the separation parts 51 and 52, or as shown in FIG. 20B, they may be provided in a grid pattern in a dot pattern. may be provided.
  • the cross-sectional shape of the element isolation section 53 is not limited to this, and may be approximately trapezoidal as shown in FIG. 21, for example.
  • the element isolation section 53 is formed of, for example, a silicon oxide (SiO x ) film.
  • the element isolation section 53 may have a silicon oxide film formed on its inner wall and a silicon nitride film buried therein.
  • the element isolation portion 53 may be formed by forming a silicon oxide film on the inner wall and further embedding polysilicon.
  • the FDs 19 are separated for each unit pixel P by the element isolation section 53, and the FDs 19 are electrically connected to each other by the contact layer 36 provided on the surface 10S1 of the semiconductor substrate 10. has been done.
  • the element isolation section 53 can be formed, for example, as follows.
  • a groove 12H1 that becomes the vertical portion 53A is formed in the p-well 12 from the surface 10S1 side of the semiconductor substrate 10. Subsequently, as shown in FIG. 22B, the side surfaces of the groove 12H1 are protected with a protective film 54. Next, as shown in FIG. 22C, a groove 12H2 that will become the horizontal portion 53B is formed by wet etching. At this time, when a silicon substrate with a (111) plane orientation is etched using an alkaline etching solution, the planar shape of the groove 12H2 becomes a rectangular shape as shown in FIG. 23A, and the cross-sectional shape becomes a rectangular shape as shown in FIG. 23A) and FIG. 23C (corresponding to the III-III line in FIG. 23A). Further, in a silicon substrate with a (100) plane orientation, the cross-sectional shape of the groove 12H2 is etched as shown in FIG. 23D.
  • a silicon oxide film is buried in the trenches 12H1 and 12H2, as shown in FIG. 22E. As a result, a T-shaped element isolation section 53 is formed.
  • the element isolation portion 53 that isolates pixel transistors and the like on the surface 10S1 side of the semiconductor substrate 10 has a shape that is wider on the surface 10S2 side than on the surface 10S1 side of the semiconductor substrate 10. This makes it possible to secure an element formation region on the surface 10S1 of the semiconductor substrate 10.
  • the area efficiency of the elements formed on the surface 10S1 of the semiconductor substrate 10 is improved, and the pixel size can be reduced. Therefore, it becomes possible to improve the performance as a photodetecting device.
  • FIG. 24 schematically represents an example of a planar configuration of a photodetection device (photodetection device 5A) according to Modification 6 of the present disclosure.
  • the photodetector 5A is, for example, a CMOS image sensor used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the isolation section 51 that surrounds the outer periphery of four unit pixels arranged in, for example, 2 rows x 2 columns and sharing the FD 19 has a DTI structure
  • the isolation section 53 and the element isolation section 53 have an FTI structure.
  • the separation portion 51 may have a structure that penetrates the semiconductor substrate 10 alone.
  • FIG. 25 schematically represents an example of a planar configuration of a photodetection device (photodetection device 5B) according to Modification Example 7 of the present disclosure.
  • FIG. 26 shows an example of a planar configuration of the photodetector 5B shown in FIG. 25, and FIG. 25 corresponds to the line IV-IV shown in FIG. 26.
  • the photodetector 5B is, for example, a CMOS image sensor used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the pixel transistors constituting the readout circuit are, for example, a unit cell U consisting of a plurality of unit pixels P sharing the FD 19, as shown in FIG. Alternatively, it may be provided on another substrate that is electrically connected to the semiconductor substrate 10 and stacked on the surface 10S1 side. As shown in FIG. 26, when a pixel transistor is formed around a unit cell U, an element isolation section 15 such as the one in the first embodiment is formed between the unit cell U and the pixel transistor. You can do it like this.
  • FIG. 33 schematically represents an example of a cross-sectional configuration of a photodetector (photodetector 6) according to the sixth embodiment of the present disclosure.
  • FIG. 34 is a schematic diagram showing an example of the planar configuration of the photodetector 6 corresponding to the line AA shown in FIG. 33.
  • FIG. 35 is a schematic diagram showing an example of the planar configuration of the photodetecting device 6 corresponding to the line BB shown in FIG.
  • FIG. 36A is a schematic diagram showing an example of the planar configuration of the photodetecting device 6 corresponding to the line CC shown in FIG. 33.
  • FIG. 36B is a schematic diagram showing another example of the planar configuration of the photodetecting device 6 corresponding to the line CC shown in FIG. 33.
  • the photodetector 6 is, for example, a CMOS image sensor used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the photodetecting device 6 of this embodiment includes a semiconductor substrate 10 in which a plurality of unit pixels P are arranged in a matrix and an FD 19 is provided between the plurality of adjacent unit pixels P on the front surface (surface 10S1).
  • separation parts 51 and 52 having, for example, a DTI structure are provided between the outer peripheries of a plurality of unit pixels P that share the FD 19 and between adjacent unit pixels P that share the FD 19, respectively.
  • element separation parts 63 are provided, each of which has an inclined side surface and is wider on the bottom side of the separation parts 51 and 52 than on the side of the surface 10S1 of the semiconductor substrate 10, respectively.
  • the separation section 51 corresponds to the "first separation section" of the present disclosure, and is provided between adjacent unit cells U as described above.
  • the separation section 51 is provided so as to surround the outer periphery of four unit pixels arranged in, for example, 2 rows x 2 columns, which share the FDs 19A, 19B, 19C, and 19D, and is arranged in a grid pattern in the pixel section 100A. It is set in.
  • the separation section 51 electrically isolates adjacent unit cells U, and extends, for example, from the surface 10S2 side of the semiconductor substrate 10 toward the surface 10S1 side, and extends inside the semiconductor substrate 10, specifically, A DTI structure having a bottom at the interface or inside the p-well 12 is configured.
  • the isolation section 51 is composed of a pinning film 51A having, for example, a positive fixed charge, which is provided on the inner wall and bottom surface of the trench forming the isolation section 51, and an insulating film 51B that fills the trench.
  • constituent materials of the pinning film 51A include hafnium oxide (HfO x ), aluminum oxide (AlO x ), zirconium oxide (ZrO x ), tantalum oxide (TaO x ), titanium oxide (TiO x ), and lanthanum oxide (LaO x ), praseodymium oxide ( PrOx ), cerium oxide ( CeOx ), neodymium oxide ( NdOx ), promethium oxide (PmOx), samarium oxide ( SmOx ) , europium oxide ( EuOx ), gadolinium oxide (GdOx ) ), terbium oxide (TbO x ), dysprosium oxide (DyO x ), holmium oxide (HoO x ), thulium oxide (TmO x ) , ytterbium oxide (YbO x ), lutetium oxide (LuO x ), ytt
  • Examples of the constituent material of the insulating film 51B include a silicon oxide (SiO x ) film.
  • a conductive film having a light-shielding property may be embedded inside the pinning film 51A of the groove forming the separation part 51.
  • examples thereof include tungsten (W), silver (Ag), copper (Cu), aluminum (Al), and an alloy of Al and Cu.
  • the conductive film may be a single layer film or a laminated film made of different materials.
  • the laminated film include a laminated film of Al and Ti that constitutes a so-called barrier metal, and a laminated film of Al and cobalt (Co). In this way, by embedding a light-blocking conductive film inside the pinning film 51A, adjacent unit cells U can be electrically and optically isolated.
  • the separation section 52 corresponds to the "first separation section" of the present disclosure, and as described above, is provided between a plurality of unit pixels P that share the FD 19, and is provided on the outer periphery of the unit cell U. It is in contact with the separation section 51.
  • the separation section 52 may be selectively provided only above the FD 19 provided near the intersection of four unit pixels arranged in, for example, 2 rows x 2 columns, forming the unit cell U. .
  • the separation section 51 extends from the outer periphery of the unit cell U toward the separation section 52 between adjacent unit pixels P constituting the unit cell U, and connects to the separation section 52 in the vicinity of the FD 19 in plan view. are in contact with each other.
  • the separation section 52 electrically isolates adjacent unit pixels P within the unit cell U, and extends from the surface 10S2 side of the semiconductor substrate 10 toward the surface 10S1 side, and extends within the semiconductor substrate 10. Specifically, it has a DTI structure having a bottom at the interface or inside the p-well 12.
  • the isolation part 52 is composed of a pinning film 52A having, for example, a positive fixed charge, which is provided on the inner wall and bottom surface of the groove forming the isolation part 52, and an insulating film 52B that fills the groove. There is.
  • constituent materials of the pinning film 52A include hafnium oxide (HfO x ), aluminum oxide (AlO x ), zirconium oxide (ZrO x ), tantalum oxide (TaO x ), titanium oxide (TiO x ), and lanthanum oxide (LaO x ), praseodymium oxide ( PrOx ), cerium oxide ( CeOx ), neodymium oxide ( NdOx ), promethium oxide (PmOx), samarium oxide ( SmOx ) , europium oxide ( EuOx ), gadolinium oxide (GdOx ) ), terbium oxide (TbO x ), dysprosium oxide (DyO x ), holmium oxide (HoO x ), thulium oxide (TmO x ) , ytterbium oxide (YbO x ), lutetium oxide (LuO x ), ytt
  • Examples of the constituent material of the insulating film 52B include silicon oxide (SiO x ).
  • a conductive film having light-shielding properties may be embedded inside the pinning film 52A of the groove forming the isolation portion 52.
  • examples thereof include tungsten (W), silver (Ag), copper (Cu), aluminum (Al), and an alloy of Al and Cu.
  • the conductive film may be a single layer film or a laminated film made of different materials.
  • the laminated film include a laminated film of Al and Ti that constitutes a so-called barrier metal, and a laminated film of Al and cobalt (Co). In this way, by embedding a light-blocking conductive film inside the pinning film 52A, adjacent unit pixels P in the unit cell U can be electrically and optically isolated.
  • the element isolation section 63 corresponds to a specific example of the "second isolation section" of the present disclosure, isolates pixel transistors, etc. on the surface 10S1 side of the semiconductor substrate 10, and has an STI structure.
  • the element isolation section 63 is provided at the bottom of the isolation sections 51 and 52, and as described above, the bottom side of the isolation sections 51 and 52 is wider than the surface 10S1 side of the semiconductor substrate 10, and the side surface is inclined. It has a shape. Specifically, the element isolation section 63 has a substantially trapezoidal shape.
  • P-type diffusion regions 64 are provided on the side surfaces of the isolation parts 51 and 52, respectively.
  • the width of the bottom side of the element isolation portion 63 is preferably equal to or larger than that of the p-type diffusion region 64, for example. Thereby, for example, it is possible to suppress the p-type impurity (eg, boron (B)) doped into the p-type diffusion region 64 from diffusing into the charge transfer path.
  • p-type impurity eg, boron (B)
  • the element isolation section 63 is formed of, for example, a silicon oxide (SiO x ) film.
  • the element isolation section 63 may have a silicon oxide film formed on its inner wall and a silicon nitride film buried therein.
  • the element isolation portion 63 may be formed by forming a silicon oxide film on the inner wall and further embedding polysilicon.
  • the element isolation section 63 may further have a gap G formed therein.
  • the gap G is formed at the intersection of four unit pixels P adjacent in the X-axis direction and the Y-axis direction.
  • it may be formed to extend between unit pixels P adjacent in the X-axis direction and the Y-axis direction.
  • the element isolation section 63 can be formed, for example, as follows.
  • a groove 12H3 is formed in the silicon nitride film 135 and the silicon oxide film 61 from the surface 10S1 side of the semiconductor substrate 10 on which the silicon nitride film 135 and the silicon oxide film 61 are stacked. Subsequently, as shown in FIG. 37B, the groove 12H3 is extended into the p-well 12 by anisotropic etching.
  • the p-well 12 is etched isotropically, forming a groove 12H3 having an inclination angle of 45°, for example.
  • the inclination angle of the groove 12H3 can be controlled by adjusting the etching gas used.
  • the etching depth is determined, for example, in the groove 12H3 forming the element isolation part 63, so that the p-type impurity doped in the p-type diffusion region 64 can be suppressed from diffusing into the charge transfer path, as described above. It is preferable to set the depth (for example, 50 nm) such that the area in the XY plane direction can surround the diffusion length of the p-type impurity doped into the p-type diffusion region 64.
  • a silicon oxide film 63A made of, for example, SiO 2 /LP-SiN/SiO 2 is formed on the side wall of the trench 12H3.
  • a groove 12H4 is formed extending from within the groove 12H3 toward the surface 10S2.
  • a p-type diffusion region 64 is formed by diffusing, for example, boron (B) in the lateral direction of the trench 12H4 using, for example, solid phase diffusion or plasma doping.
  • etchback is performed to remove the silicon oxide film 61.
  • a silicon oxide film is buried in the trench 12H3 using, for example, the ALD method, and then etched back is performed to remove the silicon oxide film formed on the silicon nitride film 135. .
  • an element isolation section 63 having a gap G therein is formed.
  • the element isolation section 63 can be formed, for example, as follows.
  • a groove 12H5 is formed in the silicon nitride film 135 and the silicon oxide film 61 from the surface 10S1 side of the semiconductor substrate 10 on which the silicon nitride film 135 and the silicon oxide film 61 are stacked. As shown in FIG. 38A, trench 12H5 is extended into p-well 12 by anisotropic etching.
  • a protective film 62 made of, for example, SiO 2 /LP-SiN/SiO 2 is formed on the side wall of the groove 12H5.
  • a groove 12H6 is formed extending from within the groove 12H5 toward the surface 10S2.
  • a p-type diffusion region 64 is formed by diffusing, for example, boron (B) in the lateral direction of the trench 12H6 using, for example, solid-phase diffusion or plasma doping.
  • FIG. 38E after a polysilicon film 152 is buried in the trench 12H6, etching back is performed to remove the protective film 62, as shown in FIG. 38F.
  • FIG. 38G grooves 12H5 having an inclination angle of 45°, for example, are formed by isotropic etching, and then a silicon oxide film is buried in the grooves 12H3 using, for example, ALD. After that, etch back is performed to remove the silicon oxide film formed on the silicon nitride film 135. As a result, an element isolation section 63 having a gap G therein is formed.
  • the contact layer 36 that electrically connects the FDs 19 (for example, FDs 19A, 19B, 19C, 19D) provided for each unit pixel P to each other is transferred to adjacent ones.
  • the transistors are provided between the transistors TR, the present invention is not limited thereto.
  • a portion of the contact layer 36 may ride on the sidewall 32 of the transfer transistor.
  • the element isolation portion 63 that isolates pixel transistors and the like on the surface 10S1 side of the semiconductor substrate 10 has a shape that is wider on the surface 10S2 side than on the surface 10S1 side of the semiconductor substrate 10. This makes it possible to secure an element formation region on the surface 10S1 of the semiconductor substrate 10, similarly to the fifth embodiment.
  • the area efficiency of the elements formed on the surface 10S1 of the semiconductor substrate 10 is improved, and the pixel size can be reduced. Therefore, it becomes possible to improve the performance as a photodetecting device.
  • the width of the bottom side of the element isolation section 63 is set to be, for example, the same width as the p-type diffusion region 64 or a width greater than that of the p-type diffusion region 64. Diffusion of p-type impurities doped into the charge transfer path can be suppressed. Therefore, it is possible to reduce deterioration in transfer characteristics caused by variations in the shape of the separation parts 51 and 52.
  • FIG. 40 schematically represents an example of a cross-sectional configuration of a photodetector (photodetector 6A) according to Modification 8 of the present disclosure.
  • FIG. 41 is a schematic diagram showing an example of the planar configuration of the photodetecting device 6 corresponding to the line AA shown in FIG.
  • FIG. 42 is a schematic diagram showing an example of the planar configuration of the photodetecting device 6 corresponding to the line BB shown in FIG.
  • FIG. 43 is a schematic diagram showing an example of the planar configuration of the photodetecting device 6 corresponding to line CC shown in FIG.
  • the photodetection device 6A is, for example, a CMOS image sensor used in electronic devices such as digital still cameras and video cameras, and is, for example, a back-illuminated photodetection device, as in the first embodiment.
  • the element isolation part 63 has a substantially trapezoidal shape and has a gap G therein, but the shape of the element isolation part 63 is not limited to this. .
  • the element isolation section 63 only needs to be wider on the bottom side of the isolation sections 51 and 52 than on the surface 10S1 side of the semiconductor substrate 10.
  • the element isolation section 63 has a substantially T-shaped cross-sectional shape consisting of a vertical portion and a horizontal portion, and a gap G is formed inside the horizontal portion. Good too.
  • the element isolation section 63 of this modification can be formed, for example, as follows.
  • a groove 12H7 is formed in the silicon nitride film 135 and the silicon oxide film 61 from the surface 10S1 side of the semiconductor substrate 10 on which the silicon nitride film 135 and the silicon oxide film 61 are stacked. After that, as shown in FIG. 44A, the groove 12H7 is extended into the p-well 12 by anisotropic etching.
  • the p-well 12 is isotropically etched to form a groove 12H7 as shown in FIG. 44B.
  • a silicon oxide film 63A made of, for example, SiO 2 /LP-SiN/SiO 2 is formed on the side wall of the groove 12H7.
  • a p-type diffusion region 64 is formed, and a silicon oxide film is buried in the groove 12H7 using ALD, for example, and then etched back to form a silicon nitride film.
  • the silicon oxide film formed on the film 135 is removed.
  • an element isolation section 63 having a gap G therein is formed.
  • the cross-sectional shape of the element isolation section 63 is not limited to a substantially trapezoidal shape, and as long as the bottom side of the isolation sections 51 and 52 is wider than the surface 10S1 side of the semiconductor substrate 10, it can be similar to the sixth embodiment described above. effect can be obtained.
  • photodetection device 1 may be, for example, an imaging system such as a digital still camera or a digital video camera, a mobile phone equipped with an imaging function, or another device equipped with an imaging function. It can be applied to various electronic devices such as devices.
  • FIG. 27 is a block diagram showing an example of the configuration of electronic device 1000.
  • the electronic device 1000 includes an optical system 1001, a photodetector 1, and a DSP (Digital Signal Processor) 1002. 1005, an operation system 1006, and a power supply system 1007 are connected to each other, and can capture still images and moving images.
  • DSP Digital Signal Processor
  • the optical system 1001 is configured with one or more lenses, and captures incident light (image light) from a subject and forms an image on the imaging surface of the photodetector 1.
  • the photodetection device 1 As the photodetection device 1, the photodetection device 1 described above is applied.
  • the photodetector 1 converts the amount of incident light imaged on the imaging surface by the optical system 1001 into an electric signal for each pixel, and supplies the electrical signal to the DSP 1002 as a pixel signal.
  • the DSP 1002 performs various signal processing on the signal from the photodetector 1 to obtain an image, and temporarily stores the data of the image in the memory 1003.
  • the image data stored in the memory 1003 is recorded on a recording device 1005 or supplied to a display device 1004 to display the image.
  • the operation system 1006 receives various operations by the user and supplies operation signals to each block of the electronic device 1000, and the power supply system 1007 supplies power necessary for driving each block of the electronic device 1000.
  • FIG. 28A schematically represents an example of the overall configuration of a photodetection system 2000 including the photodetection device 1.
  • FIG. 28B shows an example of the circuit configuration of the photodetection system 2000.
  • the photodetection system 2000 includes a light emitting device 2001 as a light source section that emits infrared light L2, and a photodetection device 2002 as a light receiving section having a photoelectric conversion element.
  • the photodetection device 2002 the photodetection device 1 described above can be used.
  • the light detection system 2000 may further include a system control section 2003, a light source drive section 2004, a sensor control section 2005, a light source side optical system 2006, and a camera side optical system 2007.
  • the light detection device 2002 can detect light L1 and light L2.
  • the light L1 is the light that is the ambient light from the outside reflected on the subject (measurement object) 2100 (FIG. 28A).
  • Light L2 is light that is emitted by the light emitting device 2001 and then reflected by the subject 2100.
  • the light L1 is, for example, visible light
  • the light L2 is, for example, infrared light.
  • Light L1 can be detected in a photoelectric conversion section in photodetection device 2002, and light L2 can be detected in a photoelectric conversion region in photodetection device 2002.
  • Image information of the subject 2100 can be obtained from the light L1, and distance information between the subject 2100 and the light detection system 2000 can be obtained from the light L2.
  • the photodetection system 2000 can be installed in, for example, an electronic device such as a smartphone or a mobile object such as a car.
  • the light emitting device 2001 can be configured with, for example, a semiconductor laser, a surface emitting semiconductor laser, or a vertical cavity surface emitting laser (VCSEL).
  • VCSEL vertical cavity surface emitting laser
  • an iTOF method can be adopted, but the method is not limited thereto.
  • the photoelectric conversion unit can measure the distance to the subject 2100 using, for example, time-of-flight (TOF).
  • a structured light method or a stereo vision method can be adopted as a method for detecting the light L2 emitted from the light emitting device 2001 by the photodetecting device 2002.
  • the distance between the light detection system 2000 and the subject 2100 can be measured by projecting a predetermined pattern of light onto the subject 2100 and analyzing the degree of distortion of the pattern.
  • the stereo vision method the distance between the light detection system 2000 and the subject can be measured by, for example, using two or more cameras and acquiring two or more images of the subject 2100 viewed from two or more different viewpoints. can.
  • the light emitting device 2001 and the photodetecting device 2002 can be synchronously controlled by the system control unit 2003.
  • FIG. 29 is a diagram illustrating an example of a schematic configuration of an endoscopic surgery system to which the technology according to the present disclosure (present technology) can be applied.
  • FIG. 29 shows an operator (doctor) 11131 performing surgery on a patient 11132 on a patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical instruments 11110 such as a pneumoperitoneum tube 11111 and an energy treatment instrument 11112, and a support arm device 11120 that supports the endoscope 11100. , and a cart 11200 loaded with various devices for endoscopic surgery.
  • the endoscope 11100 is composed of a lens barrel 11101 whose distal end is inserted into a body cavity of a patient 11132 over a predetermined length, and a camera head 11102 connected to the proximal end of the lens barrel 11101.
  • an endoscope 11100 configured as a so-called rigid scope having a rigid tube 11101 is shown, but the endoscope 11100 may also be configured as a so-called flexible scope having a flexible tube. good.
  • An opening into which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101, and the light is guided to the tip of the lens barrel. Irradiation is directed toward an observation target within the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct-viewing mirror, a diagonal-viewing mirror, or a side-viewing mirror.
  • An optical system and an image sensor are provided inside the camera head 11102, and reflected light (observation light) from an observation target is focused on the image sensor by the optical system.
  • the observation light is photoelectrically converted by the image sensor, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to a camera control unit (CCU) 11201.
  • CCU camera control unit
  • the CCU 11201 includes a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and centrally controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal, such as development processing (demosaic processing), for displaying an image based on the image signal.
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under control from the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode), and supplies irradiation light to the endoscope 11100 when photographing the surgical site or the like.
  • a light source such as an LED (light emitting diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • a treatment tool control device 11205 controls driving of an energy treatment tool 11112 for cauterizing tissue, incising, sealing blood vessels, or the like.
  • the pneumoperitoneum device 11206 injects gas into the body cavity of the patient 11132 via the pneumoperitoneum tube 11111 in order to inflate the body cavity of the patient 11132 for the purpose of ensuring a field of view with the endoscope 11100 and a working space for the operator. send in.
  • the recorder 11207 is a device that can record various information regarding surgery.
  • the printer 11208 is a device that can print various types of information regarding surgery in various formats such as text, images, or graphs.
  • the light source device 11203 that supplies irradiation light to the endoscope 11100 when photographing the surgical site can be configured, for example, from a white light source configured by an LED, a laser light source, or a combination thereof.
  • a white light source configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high precision, so the white balance of the captured image is adjusted in the light source device 11203. It can be carried out.
  • the laser light from each RGB laser light source is irradiated onto the observation target in a time-sharing manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing, thereby supporting each of RGB. It is also possible to capture images in a time-division manner. According to this method, a color image can be obtained without providing a color filter in the image sensor.
  • the driving of the light source device 11203 may be controlled so that the intensity of the light it outputs is changed at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of changes in the light intensity to acquire images in a time-division manner and compositing the images, a high dynamic It is possible to generate an image of a range.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength range compatible with special light observation.
  • Special light observation uses, for example, the wavelength dependence of light absorption in body tissues to illuminate the mucosal surface layer by irradiating a narrower band of light than the light used for normal observation (i.e., white light).
  • Narrow Band Imaging is performed to photograph specific tissues such as blood vessels with high contrast.
  • fluorescence observation may be performed in which an image is obtained using fluorescence generated by irradiating excitation light.
  • Fluorescence observation involves irradiating body tissues with excitation light and observing the fluorescence from the body tissues (autofluorescence observation), or locally injecting reagents such as indocyanine green (ICG) into the body tissues and It is possible to obtain a fluorescence image by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 may be configured to be able to supply narrowband light and/or excitation light compatible with such special light observation.
  • FIG. 30 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU 11201 shown in FIG. 29.
  • the camera head 11102 includes a lens unit 11401, an imaging section 11402, a driving section 11403, a communication section 11404, and a camera head control section 11405.
  • the CCU 11201 includes a communication section 11411, an image processing section 11412, and a control section 11413. Camera head 11102 and CCU 11201 are communicably connected to each other by transmission cable 11400.
  • the lens unit 11401 is an optical system provided at the connection part with the lens barrel 11101. Observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging element configuring the imaging unit 11402 may be one (so-called single-plate type) or multiple (so-called multi-plate type).
  • image signals corresponding to RGB are generated by each imaging element, and a color image may be obtained by combining them.
  • the imaging unit 11402 may be configured to include a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (dimensional) display. By performing 3D display, the operator 11131 can more accurately grasp the depth of the living tissue at the surgical site.
  • a plurality of lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is constituted by an actuator, and moves the zoom lens and focus lens of the lens unit 11401 by a predetermined distance along the optical axis under control from the camera head control unit 11405. Thereby, the magnification and focus of the image captured by the imaging unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is configured by a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 to the CCU 11201 via the transmission cable 11400 as RAW data.
  • the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies it to the camera head control unit 11405.
  • the control signal may include, for example, information specifying the frame rate of the captured image, information specifying the exposure value at the time of capturing, and/or information specifying the magnification and focus of the captured image. Contains information about conditions.
  • the above imaging conditions such as the frame rate, exposure value, magnification, focus, etc. may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. good.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured by a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102.
  • the image signal and control signal can be transmitted by electrical communication, optical communication, or the like.
  • the image processing unit 11412 performs various image processing on the image signal, which is RAW data, transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site etc. by the endoscope 11100 and the display of the captured image obtained by imaging the surgical site etc. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display a captured image showing the surgical site, etc., based on the image signal subjected to image processing by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 detects the shape and color of the edge of an object included in the captured image to detect surgical tools such as forceps, specific body parts, bleeding, mist when using the energy treatment tool 11112, etc. can be recognized.
  • the control unit 11413 may use the recognition result to superimpose and display various types of surgical support information on the image of the surgical site. By displaying the surgical support information in a superimposed manner and presenting it to the surgeon 11131, it becomes possible to reduce the burden on the surgeon 11131 and to allow the surgeon 11131 to proceed with the surgery reliably.
  • the transmission cable 11400 connecting the camera head 11102 and the CCU 11201 is an electrical signal cable compatible with electrical signal communication, an optical fiber compatible with optical communication, or a composite cable thereof.
  • communication is performed by wire using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be applied to the imaging unit 11402 among the configurations described above. By applying the technology according to the present disclosure to the imaging unit 11402, detection accuracy is improved.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be applied to any type of transportation such as a car, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility vehicle, an airplane, a drone, a ship, a robot, a construction machine, an agricultural machine (tractor), etc. It may also be realized as a device mounted on the body.
  • FIG. 31 is a block diagram illustrating a schematic configuration example of a vehicle control system, which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the external information detection unit 12030 detects information external to the vehicle in which the vehicle control system 12000 is mounted.
  • an imaging section 12031 is connected to the outside-vehicle information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing such as a person, car, obstacle, sign, or text on the road surface or distance detection processing based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electrical signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 calculates control target values for the driving force generation device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and calculates control target values for the drive force generation device, steering mechanism, or braking device. Control commands can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of autonomous driving, etc., which does not rely on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • the audio and image output unit 12052 transmits an output signal of at least one of audio and images to an output device that can visually or audibly notify information to the occupants of the vehicle or to the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 32 is a diagram showing an example of the installation position of the imaging section 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle 12100.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images in front of the vehicle 12100.
  • Imaging units 12102 and 12103 provided in the side mirrors mainly capture images of the sides of the vehicle 12100.
  • An imaging unit 12104 provided in the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided above the windshield inside the vehicle is mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 32 shows an example of the imaging range of the imaging units 12101 to 12104.
  • An imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • an imaging range 12114 shows the imaging range of the imaging unit 12101 provided on the front nose.
  • the imaging range of the imaging unit 12104 provided in the rear bumper or back door is shown. For example, by overlapping the image data captured by the imaging units 12101 to 12104, an overhead image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of image sensors, or may be an image sensor having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104. In particular, by determining the three-dimensional object that is closest to the vehicle 12100 on its path and that is traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as the vehicle 12100, it is possible to extract the three-dimensional object as the preceding vehicle. can.
  • a predetermined speed for example, 0 km/h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • the microcomputer 12051 transfers three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, regular vehicles, large vehicles, pedestrians, and utility poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceed
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether the pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition involves, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and a pattern matching process is performed on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not.
  • the audio image output unit 12052 creates a rectangular outline for emphasis on the recognized pedestrian.
  • the display unit 12062 is controlled to display the .
  • the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the photodetection device for example, photodetection device 1
  • its modification can be applied to the imaging section 12031.
  • the present disclosure can also have the following configuration. According to the present technology having the following configuration, variations in the distance between the floating diffusion layer and the bottom of the second groove can be reduced, pinning on the floating diffusion layer can be reduced, and the first surface (surface ) can be secured. This makes it possible to improve performance.
  • a semiconductor substrate having a first surface and a second surface facing each other, and on which a plurality of pixels are arranged in a matrix; a plurality of photoelectric conversion units embedded in the semiconductor substrate for each of the plurality of pixels, and generating charges according to the amount of received light through photoelectric conversion; Provided between the plurality of adjacent pixels on the first surface of the semiconductor substrate, temporarily retaining the charges generated in the plurality of photoelectric conversion units provided in each of the plurality of adjacent pixels.
  • the semiconductor substrate has a p-well on the first surface side, The photodetecting device according to any one of (1) to (4), wherein the oxide film is provided within the p-well.
  • the second groove extends between the plurality of adjacent pixels that share the floating diffusion layer, and is in contact with the first groove at the outer periphery of the plurality of pixels that share the floating diffusion layer. , the photodetection device according to any one of (1) to (5) above.
  • the first groove extends from the outer periphery of the plurality of pixels sharing the floating diffusion layer between the plurality of adjacent pixels sharing the floating diffusion layer, and extends above the plurality of floating diffusion layers.
  • the photodetecting device according to any one of (1) to (6), which is in contact with the provided second groove.
  • (8) The method according to any one of (1) to (7) above, wherein a first pinning film having a positive fixed charge is formed on an inner wall of the first groove and the second groove.
  • Photodetection device (9) The photodetector according to (8), wherein the oxide film is formed of a second pinning film that has weaker pinning than the first pinning film.
  • a conductive film having a light-shielding property is further embedded in the first groove portion and the second groove portion.
  • the floating diffusion layer is arranged near the intersection of four pixels arranged in 2 rows x 2 columns, and is shared by the four pixels, and is one of the above (1) to (13).
  • a semiconductor substrate having a first surface and a second surface facing each other, and on which a plurality of pixels are arranged in a matrix; a plurality of photoelectric conversion units embedded in the semiconductor substrate for each of the plurality of pixels, and generating charges according to the amount of received light through photoelectric conversion; Provided between the plurality of adjacent pixels on the first surface of the semiconductor substrate, temporarily retaining the charges generated in the plurality of photoelectric conversion units provided in each of the plurality of adjacent pixels.
  • multiple floating diffusion layers A first pinning film is provided to surround the plurality of pixels sharing the floating diffusion layer, penetrates between the first surface and the second surface of the semiconductor substrate, and is formed on an inner wall.
  • a first groove portion is provided above at least the plurality of floating diffusion layers, extends from the second surface of the semiconductor substrate toward the first surface, has a bottom portion within the semiconductor substrate, and has a bottom portion on an inner wall thereof. and a second groove portion in which a second pinning film having weaker pinning than the pinning film is formed.
  • the first groove extends from the outer periphery of the plurality of pixels sharing the floating diffusion layer between the plurality of adjacent pixels sharing the floating diffusion layer, and extends above the plurality of floating diffusion layers.
  • a semiconductor substrate having a first surface and a second surface facing each other, and on which a plurality of pixels are arranged in a matrix; a plurality of photoelectric conversion units embedded in the semiconductor substrate for each of the plurality of pixels, and generating charges according to the amount of received light through photoelectric conversion; a first separating section provided between the plurality of adjacent pixels, extending from the second surface of the semiconductor substrate toward the first surface, and having a bottom within the semiconductor substrate; a second separation section provided between the bottom of the first separation section and the first surface, the bottom side of the first separation section being wider than the first surface side; Equipped with a photodetection device.

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の一実施形態の第１の撮像装置は、対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、複数の画素毎に、半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、半導体基板の第１の面の隣り合う複数の画素の間に設けられ、隣り合う複数の画素それぞれに設けられた複数の光電変換部において生成された電荷を一時的に保持する複数の浮遊拡散層と、浮遊拡散層を共有する複数の画素を囲むように設けられ、半導体基板の第１の面と第２の面との間を貫通する第１の溝部と、少なくとも複数の浮遊拡散層の上方に設けられ、半導体基板の第２の面から第１の面に向かって延伸し、半導体基板内に底部を有する第２の溝部と、第２の溝部の底部に接して設けられた酸化膜とを備える。

Description

光検出装置
　本開示は、例えば、浮遊拡散層を複数の画素で共有する光検出装置に関する。
　例えば、特許文献１では、光電変換部を含む画素の間に貫通トレンチが設けられた撮像素子が開示されている。
特開２０１９－１４５５４４号公報
　ところで、例えば撮像装置等に適用される光検出装置では、性能の向上が求められている。
　性能を向上させることが可能な光検出装置を提供することが望ましい。
　本開示の一実施形態としての第１の光検出装置は、対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、複数の画素毎に、半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、半導体基板の第１の面の隣り合う複数の画素の間に設けられ、隣り合う複数の画素それぞれに設けられた複数の光電変換部において生成された電荷を一時的に保持する複数の浮遊拡散層と、浮遊拡散層を共有する複数の画素を囲むように設けられ、半導体基板の第１の面と第２の面との間を貫通する第１の溝部と、少なくとも複数の浮遊拡散層の上方に設けられ、半導体基板の第２の面から第１の面に向かって延伸し、半導体基板内に底部を有する第２の溝部と、第２の溝部の底部に接して設けられた酸化膜とを備えたものである。
　本開示の一実施形態としての第１の光検出装置では、複数の画素が行列状に配置されると共に、第１の面の隣り合う複数の画素の間に浮遊拡散層が設けられた半導体基板において、浮遊拡散層を共有する複数の画素の周囲に半導体基板の第１の面と第２の面との間を貫通する第１の溝部を設け、少なくとも浮遊拡散層の上方には半導体基板の第２の面から第１の面に向かって延伸し、半導体基板内に底部を有する第２の溝部を設け、第２の溝部の底部に接して酸化膜を設けるようにした。これにより、浮遊拡散層と第２の溝部の底部との距離のばらつきを低減する。
　本開示の一実施形態としての第２の光検出装置は、対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、複数の画素毎に、半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、半導体基板の第１の面の隣り合う複数の画素の間に設けられ、隣り合う複数の画素それぞれに設けられた複数の光電変換部において生成された電荷を一時的に保持する複数の浮遊拡散層と、浮遊拡散層を共有する複数の画素を囲むように設けられ、半導体基板の第１の面と第２の面との間を貫通すると共に、内壁に第１のピニング膜が形成された第１の溝部と、少なくとも複数の浮遊拡散層の上方に設けられ、半導体基板の第２の面から第１の面に向かって延伸し、半導体基板内に底部を有すると共に、内壁に第１のピニング膜よりもピニングが弱い第２のピニング膜が形成された第２の溝部とを備えたものである。
　本開示の一実施形態としての第２の光検出装置では、複数の画素が行列状に配置されると共に、第１の面の隣り合う複数の画素の間に浮遊拡散層が設けられた半導体基板において、浮遊拡散層を共有する複数の画素の周囲に半導体基板の第１の面と第２の面との間を貫通する第１の溝部を設け、その内壁には第１のピニング膜を設けるようにした。また、少なくとも浮遊拡散層の上方には半導体基板の第２の面から第１の面に向かって延伸し、半導体基板内に底部を有する第２の溝部を設け、第２の溝部の内壁には、第１のピニング膜よりもピニングが弱い第２のピニング膜を設けるようにした。これにより、浮遊拡散層上のピニングを低減する。
　本開示の一実施形態としての第３の光検出装置は、対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、複数の画素毎に、半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、隣り合う複数の画素の間に設けられ、半導体基板の第２の面から第１の面に向かって延伸し、半導体基板内に底部を有する第１の分離部と、第１の分離部の底部と第１の面との間に設けられた、第１の面側よりも溝部の底部側がより幅広となる第２の分離部とを備えたものである。
　本開示の一実施形態としての第３の光検出装置では、複数の画素が行列状に配置された半導体基板において、隣り合う複数の画素の間に、半導体基板の第２の面から第１の面に向かって延伸し、半導体基板内に底部を有する第１の分離部と、第１の分離部の底部と第１の面との間に、第１の面側よりも溝部の底部側がより幅広となる第２の分離部を設けるようにした。これにより、半導体基板の第１の面の素子形成領域を確保する。
本開示の第１の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 図１に示した光検出装置の全体構成を表すブロック図である。 図１に示した単位画素の等価回路図である。 図１に示した光検出装置の平面構成の一例を表す模式図である。 図１に示した光検出装置の平面構成の他の例を表す模式図である。 図１に示した酸化膜の断面形状の他の例を表す模式図である。 図１に示した酸化膜の断面形状の他の例を表す模式図である。 図１に示した酸化膜の断面形状の他の例を表す模式図である。 図１に示した酸化膜の断面形状の他の例を表す模式図である。 図１に示した光検出装置の製造方法を説明するための断面模式図である。 図６Ａに続く工程を表す断面模式図である。 図６Ｂに続く工程を表す断面模式図である。 図６Ｃに続く工程を表す断面模式図である。 図６Ｄに続く工程を表す断面模式図である。 図６Ｅに続く工程を表す断面模式図である。 図６Ｆに続く工程を表す断面模式図である。 図６Ｇに続く工程を表す断面模式図である。 本開示の変形例１に係る光検出装置の構成の一例を表す断面模式図である。 本開示の第２の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 本開示の変形例２に係る光検出装置の平面構成の一例を表す模式図である。 本開示の変形例３に係る光検出装置の構成の一例を表す断面模式図である。 本開示の第３の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 図１１に示した光検出装置の製造方法を説明するための断面模式図である。 図１２Ａに続く工程を表す断面模式図である。 図１２Ｂに続く工程を表す断面模式図である。 図１２Ｃに続く工程を表す断面模式図である。 本開示の変形例４に係る光検出装置の構成の一例を表す断面模式図である。 図１３に示した光検出装置の製造方法を説明するための断面模式図である。 図１４Ａに続く工程を表す断面模式図である。 図１４Ｂに続く工程を表す断面模式図である。 本開示の第４の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 図１５に示した光検出装置の製造方法を説明するための断面模式図である。 図１６Ａに続く工程を表す断面模式図である。 図１６Ｂに続く工程を表す断面模式図である。 図１５に示した光検出装置の製造方法を説明するための平面模式図である。 図１７Ａに続く工程を表す平面模式図である。 図１７Ｂに続く工程を表す平面模式図である。 図１７Ｃに続く工程を表す平面模式図である。 本開示の変形例５に係る光検出装置の平面構成の一例を表す模式図である。 本開示の第５の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 図１９に示した光検出装置の平面構成の一例を表す模式図である。 図１９に示した光検出装置の平面構成の他の例を表す模式図である。 本開示の第５の実施の形態に係る光検出装置の構成の他の例を表す断面模式図である。 図２１に示した光検出装置の製造方法を説明するための断面模式図である。 図２２Ａに続く工程を表す断面模式図である。 図２２Ｂに続く工程を表す断面模式図である。 図２２Ｃに続く工程を表す断面模式図である。 図２２Ｄに続く工程を表す断面模式図である。 図２２Ｃに示した工程を説明する平面模式図である。 拡幅部の断面形状の一例を表す模式図である。 拡幅部の断面形状の他の例を表す模式図である。 拡幅部の断面形状の他の例を表す模式図である。 本開示の変形例６に係る光検出装置の構成の一例を表す断面模式図である。 本開示の変形例７に係る光検出装置の構成の一例を表す断面模式図である。 図２５に示した光検出装置の平面構成の一例を表す模式図である。 図２に示した光検出装置を用いた電子機器の構成の一例を表すブロック図である。 図２に示した光検出装置を用いた光検出システムの全体構成の一例を表す模式図である。 図２８Ａに示した光検出システムの回路構成の一例を表す図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 本開示の第６の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 図３３に示した光検出装置のＡ－Ａ線に対応する平面構成の一例を表す模式図である。 図３３に示した光検出装置のＢ－Ｂ線に対応する平面構成の一例を表す模式図である。 図３３に示した光検出装置のＣ－Ｃ線に対応する平面構成の一例を表す模式図である。 図３３に示した光検出装置のＣ－Ｃ線に対応する平面構成の他の例を表す模式図である。 図３３に示した素子分離部の製造方法の一例を説明するための断面模式図である。 図３７Ａに続く工程を表す断面模式図である。 図３７Ｂに続く工程を表す断面模式図である。 図３７Ｃに続く工程を表す断面模式図である。 図３７Ｄに続く工程を表す断面模式図である。 図３７Ｅに続く工程を表す断面模式図である。 図３７Ｆに続く工程を表す断面模式図である。 図３７Ｇに続く工程を表す断面模式図である。 図３３に示した素子分離部の製造方法の他の例を説明するための断面模式図である。 図３８Ａに続く工程を表す断面模式図である。 図３８Ｂに続く工程を表す断面模式図である。 図３８Ｃに続く工程を表す断面模式図である。 図３８Ｄに続く工程を表す断面模式図である。 図３８Ｅに続く工程を表す断面模式図である。 図３８Ｆに続く工程を表す断面模式図である。 本開示の第６の実施の形態に係る光検出装置の構成の他の例を表す断面模式図である。 本開示の変形例８に係る光検出装置の構成の一例を表す断面模式図である。 図４０に示した光検出装置のＡ－Ａ線に対応する平面構成の一例を表す模式図である。 図４０に示した光検出装置のＢ－Ｂ線に対応する平面構成の一例を表す模式図である。 図４０に示した光検出装置のＣ－Ｃ線に対応する平面構成の一例を表す模式図である。 図４０に示した素子分離部の製造方法の一例を説明するための断面模式図である。 図４４Ａに続く工程を表す断面模式図である。 図４４Ｂに続く工程を表す断面模式図である。
　以下、本開示における一実施形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
　１．第１の実施の形態（ＦＤ上方に設けられる分離部の底部に酸化膜を有する光検出装置の例）
　２．変形例１（分離部の外壁にｐ型拡散領域を設けた例）
　３．第２の実施の形態（ＦＤ上方に設けられる分離部の底部にエッチング阻害層を有する光検出装置の例）
　４．変形例２（エッチング阻害層を形成位置の他の例）
　５．変形例３（エッチング阻害層を形成位置の他の例）
　６．第３の実施の形態（ＦＤ上方に設けられる分離部の内壁に、その他の分離部に設けられるピニング膜よりも弱いピニング膜を成膜し、底部に露出させた光検出装置の例）
　７．変形例４（ＦＤ上方に設けられる分離部の底部をピニングレスとした光検出装置の例）
　８．第４の実施の形態（ＦＤ上方に設けられる分離部の内壁に、その他の分離部に設けられるピニング膜よりも弱いピニング膜を成膜した光検出装置の例）
　９．変形例５（ＦＤ上方に設けられる分離部の平面形状の他の例）
　１０．第５の実施の形態（Ｔ字型の素子分離部を設けた光検出装置の一例）
　１１．変形例６（Ｔ字型の素子分離部を設けた光検出装置の他の例）
　１２．変形例７（Ｔ字型の素子分離部を設けた光検出装置の他の例）
　１３．第６の実施の形態（素子分離部内に空隙を有する光検出装置の一例）
　１４．変形例８（素子分離部内に空隙を有する光検出装置の他の例）
　１５．適用例
　１６．応用例
＜１．第１の実施の形態＞
　図１は、本開示の第１の実施の形態に係る光検出装置（光検出装置１）の断面構成の一例を模式的に表したものである。図２は、図１に示した光検出装置１の全体構成の一例を表したものである。光検出装置１は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等であり、撮像エリアとして、複数の画素が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置１は、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　本実施の形態の光検出装置１は、複数の単位画素Ｐが行列状に配置されると共に、表面（面１０Ｓ１）の隣り合う複数の単位画素Ｐの間にフローティングディフュージョン（ＦＤ）１９が設けられた半導体基板１０において、ＦＤ１９を共有する複数の単位画素Ｐの外周に半導体基板１０の対向する一対の面（面１０Ｓ１および面１０Ｓ２）の間を貫通する分離部１６が設けられている。ＦＤ１９の上方には半導体基板１０の面１０Ｓ２から面１０Ｓ１に向かって延伸し、半導体基板１０内に底部を有する分離部１７が設けられており、分離部１７の底部には酸化膜１８が設けられている。
［光検出装置の概略構成］
　図２は、光検出装置１の全体構成の一例を表したものである。
　光検出装置１は、例えば、ＣＭＯＳイメージセンサであり、光学レンズ系（図示せず）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力するものである。光検出装置１は、半導体基板１０上に、撮像エリアとしての画素部１００Ａを有すると共に、この画素部１００Ａの周辺領域に、例えば、垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、出力回路１１４、制御回路１１５および入出力端子１１６を有している。
　画素部１００Ａには、例えば、行列状に２次元配置された複数の単位画素Ｐを有している。この単位画素Ｐには、例えば、画素行ごとに画素駆動線Ｌｒｅａｄ（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌｓｉｇが配線されている。画素駆動線Ｌｒｅａｄは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌｒｅａｄの一端は、垂直駆動回路１１１の各行に対応した出力端に接続されている。
　垂直駆動回路１１１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１００Ａの各単位画素Ｐを、例えば、行単位で駆動する画素駆動部である。垂直駆動回路１１１によって選択走査された画素行の各単位画素Ｐから出力される信号は、垂直信号線Ｌｓｉｇの各々を通してカラム信号処理回路１１２に供給される。カラム信号処理回路１１２は、垂直信号線Ｌｓｉｇごとに設けられたアンプや水平選択スイッチ等によって構成されている。
　水平駆動回路１１３は、シフトレジスタやアドレスデコーダ等によって構成され、カラム信号処理回路１１２の各水平選択スイッチを走査しつつ順番に駆動するものである。この水平駆動回路１１３による選択走査により、垂直信号線Ｌｓｉｇの各々を通して伝送される各画素の信号が順番に水平信号線１２１に出力され、当該水平信号線１２１を通して半導体基板１０の外部へ伝送される。
　出力回路１１４は、カラム信号処理回路１１２の各々から水平信号線１２１を介して順次供給される信号に対して信号処理を行って出力するものである。出力回路１１４は、例えば、バッファリングのみを行う場合もあるし、黒レベル調整、列ばらつき補正および各種デジタル信号処理等が行われる場合もある。
　垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、水平信号線１２１および出力回路１１４からなる回路部分は、半導体基板１０上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
　制御回路１１５は、半導体基板１０の外部から与えられるクロックや、動作モードを指令するデータ等を受け取り、また、光検出装置１の内部情報等のデータを出力するものである。制御回路１１５はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動回路１１１、カラム信号処理回路１１２および水平駆動回路１１３等の周辺回路の駆動制御を行う。
　入出力端子１１６は、外部との信号のやり取りを行うものである。
［単位画素の回路構成］
　図３は、図１に示した光検出装置１の単位画素Ｐの読み出し回路の一例を表したものである。
　画素部１００Ａには、上記のように、複数の単位画素Ｐが行列状に２次元配置されている。より具体的には、複数の単位画素Ｐを含むユニットセルＵが繰り返し単位となり、行方向と列方向とからなるアレイ状に繰り返し配置されている。１つのユニットセルＵは、例えば４つの単位画素Ｐを含んでいる。この４つの単位画素Ｐは、１つのフローティングディフュージョンＦＤおよび１つの読み出し回路を共有している。ここで、「共有」とは、４つの単位画素Ｐの出力が共通のフローティングディフュージョンＦＤおよび読み出し回路に入力されることを指している。
　各単位画素Ｐは、互いに共通の構成要素を有している。図３には、各単位画素Ｐの構成要素を互いに区別するために、単位画素Ｐの構成要素の符号の末尾に識別番号（１，２，３，４）が付与されている。以下では、各単位画素Ｐの構成要素を互いに区別する必要がある場合には、各単位画素Ｐの構成要素の符号の末尾の識別番号を付与するが、各単位画素Ｐの構成要素を互いに区別する必要のない場合には、各単位画素Ｐの構成要素の符号の末尾の識別番号を省略するものとする。
　各単位画素Ｐは、例えば、フォトダイオードＰＤと、フォトダイオードＰＤと電気的に接続された転送トランジスタＴＲと、転送トランジスタＴＲを介してフォトダイオードＰＤから出力された電荷を一時的に保持するフローティングディフュージョンＦＤとを有している。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードＰＤのカソードは転送トランジスタＴＲのソースに電気的に接続されており、フォトダイオードＰＤのアノードは基準電位線（例えばグラウンド）に電気的に接続されている。転送トランジスタＴＲのドレインがフローティングディフュージョンＦＤに電気的に接続され、転送トランジスタＴＲのゲートは画素駆動線Ｌｒｅａｄに電気的に接続されている。転送トランジスタＴＲは、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタである。
　上述したように、４つの単位画素Ｐが共有するフローティングディフュージョンＦＤは、共通の読み出し回路の入力端に電気的に接続されている。読み出し回路は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。なお、選択トランジスタＳＥＬは、必要に応じて省略してもよい。リセットトランジスタＲＳＴのソース（読み出し回路の入力端）がフローティングディフュージョンＦＤに電気的に接続されており、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび増幅トランジスタＡＭＰのドレインに電気的に接続されている。リセットトランジスタＲＳＴのゲートは画素駆動線Ｌｒｅａｄに電気的に接続されている。増幅トランジスタＡＭＰのソースが選択トランジスタＳＥＬのドレインに電気的に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに電気的に接続されている。選択トランジスタＳＥＬのソース（読み出し回路の出力端）が垂直信号線Ｌｓｉｇに電気的に接続されており、選択トランジスタＳＥＬのゲートが画素駆動線Ｌｒｅａｄに電気的に接続されている。
　転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲのゲートは、例えば、図１に示したように、縦型の転送ゲート３１を有しており、半導体基板１０の表面（面１０Ｓ１）に形成されている。リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、読み出し回路からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線Ｌｓｉｇを介してカラム信号処理回路１１２に出力する。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬは、例えば、ＣＭＯＳトランジスタである。
　なお、読み出し回路は、例えば、ＦＤ転送トランジスタＦＤＧを有していてもよい。ＦＤ転送トランジスタＦＤＧは、例えば、リセットトランジスタＲＳＴのソースと増幅トランジスタＡＭＰのゲートとの間に設けられる。
［単位画素の構成］
　図４Ａおよび図４Ｂはそれぞれ、図１に示した光検出装置１の平面構成の一例を模式的に表したものである。なお、図１は、図４Ａに示したＩ－Ｉ線における断面に対応している。
　以下に説明する単位画素Ｐは、裏面照射型である場合を例に挙げて説明するが、表面照射型に対しても本技術を適用することができる。
　単位画素Ｐは、対向する一対の面（面１０Ｓ１および面１０Ｓ２）を有する半導体基板１０に埋め込み形成された光電変換素子であるフォトダイオード（ＰＤ）１１を有している。ＰＤ１１の光入射側Ｓ１（半導体基板１０の裏面（面１０Ｓ２）側）にはｐ型領域１３が形成されており、ＰＤ１１の光入射側Ｓ１とは反対側（半導体基板１０の表面（面１０Ｓ１）側）にはアクティブ領域としてｐウェル１２が形成されている。ｐウェル１２には、例えば、ＦＤ１９や転送トランジスタＴＲ、読み出し回路を構成する画素トランジスタ（例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰ）が設けられており、さらに画素トランジスタ等を分離する、ＳＴＩ（Shallow Trench Isolation）構造を有する素子分離部１５が設けられている。
　隣り合う単位画素Ｐの間には、分離部１６，１７が設けられている。分離部１６は、隣り合うユニットセルＵの間に設けられており、例えば、酸化シリコン（ＳｉＯｘ）膜等によって形成された素子分離部１５と共に半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を貫通するＦＴＩ（Full Trench Isolation）構造を構成している。分離部１７は、ＦＤ１９を共有する複数の単位画素Ｐの間に設けられており、半導体基板１０の面１０Ｓ２から面１０Ｓ１に向かって延伸し、半導体基板１０内に底部を有するＤＴＩ（Deep Trench Isolation）構造を有する。半導体基板１０内に設けられた分離部１７の底部には、例えば、分離部１７の幅よりも幅広な酸化膜１８が設けられている。ＰＤ１１と分離部１６，１７との間には、ｎ型拡散領域１４が設けられている。
　単位画素Ｐは、光入射側Ｓ１（半導体基板１０の面１０Ｓ２側）に隣り合う単位画素Ｐの間に設けられた遮光膜４１と、カラーフィルタ４２とオンチップレンズ４３とが設けられている。単位画素Ｐの光入射側Ｓ１とは反対側の半導体基板１０の面１０Ｓ１上には、多層配線層３０が設けられている。
　遮光膜４１は、隣接する単位画素Ｐへの光の漏れ込みを防止するためのものであり、隣り合う単位画素Ｐの間、具体的には、互いに異なる色光を透過させるカラーフィルタ４２の境界位置に設けられている。遮光膜４１を構成材料としては、例えば、遮光性を有する導電材料が挙げられる。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＡｌとＣｕとの合金等が挙げられる。
　カラーフィルタ４２は、例えば、赤色光（Ｒ）を選択的に透過させる赤色フィルタ４２Ｒ、緑色光（Ｇ）を選択的に透過させる緑色フィルタ４２Ｇおよび青色光（Ｂ）を選択的に透過させる青色フィルタ４２Ｂを有する。各色フィルタ４２Ｒ，４２Ｇ，４２Ｂは、例えばユニットセルＵ毎に、例えば、緑色フィルタ４２Ｇが対角線上に４つ配置され、赤色フィルタ４２Ｒおよび青色フィルタ４２Ｂは直交する対角線上に１つずつ配置される。各色フィルタ４２Ｒ，４２Ｇ，４２Ｂが設けられた各ユニットセルＵでは、例えば、ユニットセルＵ内の複数のＰＤ１１において対応する色光が検出される。即ち、画素部１００Ａでは、それぞれ、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を検出するユニットセルＵが、ベイヤー状に配列されている。
　オンチップレンズ４３は、入射光をＰＤ１１へ集光させるものであり、例えば、図１に示したように、単位画素Ｐ毎に設けられている。オンチップレンズ４３は、例えば、酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）等の無機材料を用いて形成することができる。この他、オンチップレンズ４３は、エピスルフィド系樹脂、チエタン化合物やその樹脂等の高屈折率の有機材料を用いて形成してもよい。
　多層配線層３０には、例えば、読み出し回路を構成する画素トランジスタが設けられている。具体的には、例えば、転送トランジスタＴＲの縦型の転送ゲート３１が半導体基板１０の面１０Ｓ１からＰＤ１１に達する深さまで延在して設けられている。半導体基板１０の面１０Ｓ１に設けられた転送ゲート３１の周囲にはサイドウォール３２が設けられており、半導体基板１０内を延在する転送ゲート３１の側壁および底面は絶縁膜２１に覆われている。多層配線層３０には、さらに複数の配線層３３，３４が層間絶縁層３５を間に積層されており、例えば、配線層３３とＦＤ１９とはビアＶ１を介して電気的に接続されている。多層配線層３０には、例えば、上述した読み出し回路の他に、垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、出力回路１１４、制御回路１１５および入出力端子１１６等が形成されている。
　以下に、分離部１６，１７および酸化膜１８について詳細に説明する。
　分離部１６は、本開示の「第１の溝部」に相当するものであり、上記のように、隣り合うユニットセルＵの間に設けられている。換言すると、分離部１６は、ＦＤ１９を共有する、例えば２行×２列に配置された４つの単位画素の外周を囲むように設けられており、画素部１００Ａにおいて、例えば図４Ａに示したように、格子状に設けられている。分離部１６は、隣り合うユニットセルＵの間を電気的に分離するものであり、例えば、半導体基板１０の面１０Ｓ２側から面１０Ｓ１側に向かって延伸し、上記のように、半導体基板１０の面１０Ｓ１に設けられた素子分離部１５と共に、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を貫通するＦＴＩ構造を構成している。
　分離部１６は、分離部１６を形成する溝の内壁および底面に設けられる、例えば正の固定電荷を有するピニング膜１６Ａと、溝を埋め込む絶縁膜１６Ｂとから構成されている。
　ピニング膜１６Ａの構成材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）および酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。ピニング膜１６Ａは、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。
　絶縁膜１６Ｂの構成材料としては、例えば、酸化シリコン（ＳｉＯｘ）膜等が挙げられる。
　また、分離部１６を形成する溝のピニング膜１６Ａの内側には、遮光性を有する導電膜を埋め込むようにしてもよい。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＡｌとＣｕとの合金等が挙げられる。導電膜は、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。積層膜の一例としては、所謂バリアメタルを構成するＡｌとＴｉとの積層膜や、Ａｌとコバルト（Ｃｏ）との積層膜が挙げられる。このように、ピニング膜１６Ａの内側には、遮光性を有する導電膜を埋め込むことにより、隣り合うユニットセルＵの間を電気的且つ光学的に分離することができる。
　分離部１７は、本開示の「第２の溝部」に相当するものであり、上記のように、例えば、ＦＤ１９を共有する複数の単位画素Ｐの間に設けられ、ユニットセルＵの外周において分離部１６に接している。この他、分離部１７は、例えば図４Ｂに示したように、ユニットセルＵを構成する、例えば２行×２列に配置された４つの単位画素の交点近傍に設けられたＦＤ１９の上方にのみ選択的に設けるようにしてもよい。その際には、分離部１６はユニットセルＵの外周からユニットセルＵを構成する隣り合う単位画素Ｐの間を分離部１７に向かって延在し、平面視においてＦＤ１９の近傍において分離部１７と接している。分離部１７は、ユニットセルＵ内において隣り合う単位画素Ｐの間を電気的に分離するものであり、上記のように、例えば、半導体基板１０の面１０Ｓ２側から面１０Ｓ１側に向かって延伸し、半導体基板１０内、具体的にはｐウェル１２の界面または内部に底部を有するＤＴＩ構造を有する。
　分離部１７は、分離部１６と同様に、分離部１７を形成する溝の内壁および底面に設けられる、例えば正の固定電荷を有するピニング膜１７Ａと、溝を埋め込む絶縁膜１７Ｂとから構成されている。
　ピニング膜１７Ａの構成材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）および酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。ピニング膜１７Ａは、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。このピニング膜１７Ａが、本開示の「第１のピニング膜」の一具体例に相当する。
　絶縁膜１７Ｂの構成材料としては、例えば、酸化シリコン（ＳｉＯｘ）等が挙げられる。
　また、分離部１７を形成する溝のピニング膜１７Ａの内側には、遮光性を有する導電膜を埋め込むようにしてもよい。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＡｌとＣｕとの合金等が挙げられる。導電膜は、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。積層膜の一例としては、所謂バリアメタルを構成するＡｌとＴｉとの積層膜や、Ａｌとコバルト（Ｃｏ）との積層膜が挙げられる。このように、ピニング膜１７Ａの内側には、遮光性を有する導電膜を埋め込むことにより、ユニットセルＵ内において隣り合う単位画素Ｐの間を電気的且つ光学的に分離することができる。
　酸化膜１８は、本開示の「酸化膜」の一具体例に相当するものであり、ｐウェル１２の界面または内部に形成された分離部１７の底部に接して設けられている。換言すると、酸化膜１８は、ｐウェル１２内において分離部１７の底部に接して設けられている。酸化膜１８は、分離部１７を構成する溝（溝１０Ｈ、図６Ｇ参照）を加工する際のエッチングストッパ膜になると共に、分離部１７とＦＤ１９との間の距離のばらつきを低減するものである。酸化膜１８は、例えば図１および図４Ａ等に示したように、分離部１７の幅よりもＸＺ平面方向に幅広に設けられている。
　酸化膜１８の断面形状は、図１に示した長方形の他に、例えば、図５Ａに示したような台形としてもよい。あるいは、図５Ｂに示したような面１０Ｓ１側の角部に切り欠きを有する長方形、図５Ｃおよび図５Ｄに示したような面１０Ｓ１側の角部が丸みを帯びた長方形としてもよい。
　酸化膜１８は、半導体基板１０を構成する、例えばシリコン基板よりもエッチングレートの低い材料を用いて形成することができる。また、酸化膜１８の構成材料としては、固定電荷をもたない材料または分離部１７の内壁および底面に成膜されるピニング膜１７Ａよりもピニングの弱い材料を選択することが好ましい。これにより、ピニング膜１７Ａによる正孔のピニングが緩和され、例えばｎ型のＦＤ１９との間の電界を緩和することができる。このような材料としては、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）および高誘電率（Ｈｉｇｈ－ｋ）材料等が挙げられる。
［光検出装置の製造方法］
　光検出装置１は、例えば、次にようにして形成することができる。
　まず、図６Ａに示したように、半導体基板１０の面１０Ｓ１にＳＴＩを形成し、例えばＳｉＯｘ膜を埋設することにより素子分離部１５を形成する。次に、半導体基板１０の所定の位置に面１０Ｓ１側からｐウェル１２内に底部を有する溝１２Ｈを形成する。続いて、例えば、スパッタリング法やインヒビターを用いたボトムアップ成膜により、溝１２Ｈの側壁よりも底部が厚膜となるように酸化膜を成膜した後、ＤＨＦ等の薬液を用いたウェット処理により溝１２Ｈの酸化膜を除去し、図６Ｃに示したように、溝１２Ｈの底部に酸化膜１８を形成する。
　次に、図６Ｄに示したように、エピタキシャル結晶成長法により、溝１２Ｈの側壁からＳｉ結晶を成長させて溝１２Ｈを埋設した後、図６Ｅに示したように、例えば、ＣＭＰ（Chemical Mechanical Polishing）によって半導体基板１０の面１０Ｓ１に成膜されたＳｉＯｘ膜および半導体基板１０の面１０Ｓ１を研削して表面を平坦化する。続いて、図６Ｆに示したように、例えばイオン注入によりｎ型の不純物を注入して酸化膜１８の上方にＦＤ１９を形成する。次に、ＦＥＯＬ工程により、半導体基板１０の面１０Ｓ１上に画素トランジスタを含む多層配線層３０を形成する。
　次に、フォトリソグラフィおよびエッチングにより、図６Ｇに示したように、半導体基板１０の面１０Ｓ２側から分離部１６，１７を構成する溝１０Ｈを形成する。その際、分離部１７を構成する溝１０Ｈは、ｐウェル１２内に形成された酸化膜１８においてエッチングが停止する。
　続いて、例えば、ＡＬＤ（Atomic Layer Deposition）法を用いて、溝１０Ｈの内壁および底面にピニング膜を成膜する。次に、例えば、ＡＬＤ法を用いて溝１０Ｈに絶縁膜を埋設した後、例えば、ＣＭＰによって半導体基板１０の面１０Ｓ２に成膜されたピニング膜および絶縁膜を研削して表面を平坦化する。これにより、図６Ｈに示したように、分離部１６，１７が形成される。その後、分離部１６上に遮光膜４１を形成した後、カラーフィルタ４２およびオンチップレンズ４３を形成する。以上により、図１に示した光検出装置１が完成する。
［作用・効果］
　本実施の形態の光検出装置１では、複数の単位画素Ｐが行列状に配置されると共に、面１０Ｓ１の隣り合う複数の単位画素Ｐの間にＦＤ１９が設けられた半導体基板１０において、ＦＤ１９を共有する複数の単位画素ＰからなるユニットセルＵの外周に半導体基板１０の面１０Ｓ１と面１０Ｓとの間を貫通する分離部１６を設け、ＦＤ１９の上方を含むユニットセルＵを構成する隣り合う単位画素Ｐの間には半導体基板１０の面１０Ｓ２から面１０Ｓ１に向かって延伸し、半導体基板１０内に底部を有する分離部１７を設け、分離部１７の底部には分離部１７の幅よりも幅広な酸化膜１８を設けるようにした。これにより、ＦＤ１９と分離部１７の底部との距離のばらつきを低減する。以下、これについて説明する。
　近年、微細画素の実現のために、画素トランジスタを半導体基板の表面側に作る構造が構想されている。その実現には、ＲＦＴＩ（Reverse Full Trench Isolation）とＲＤＴＩ（Reverse Deep Trench Isolation）との作り分けが求められる。
　一般的な構造の光検出装置では、ＲＤＴＩを形成する際に、半導体基板の裏面からの途中止めのドライエッチング加工が必要であり、溝の深さのバラつきが課題となる。
　これに対して本実施の形態では、ＦＤ１９の上方に形成されるＤＴＩ構造を有する分離部１７の底部に予め酸化膜１８を形成し、この酸化膜１８がＤＴＩ（溝１０Ｈ）加工時のエッチングストッパ膜となるようにした。
　以上により、本実施の形態の光検出装置１では、分離部１７とＦＤ１９との間の距離のばらつきが低減されるようになり、その性能を向上させることが可能となる。
　また、本実施の形態では、酸化膜１８がＤＴＩ（溝１０Ｈ）加工時のエッチングストッパ膜となるため、分離部１６を構成するＦＴＩおよび分離部１７を構成するＤＴＩを一括で形成することが可能となる。
　更に、一般的な構造の光検出装置では、半導体基板の裏面側からのｐ型層の成膜によりＲＤＴＩ底部がｐ型にピニングされてしまい、ｎ型のＦＤとの電界が強化され、暗時特性が劣化する課題が想定される。
　これに対して、本実施の形態の光検出装置１では、分離部１７の底部に酸化膜１８を形成するようにしたので、ＦＤ１９の上方でのピニング膜１７Ｈによる正孔のピニングが緩和される。よって、ｎ型のＦＤ１９との間の電界が緩和され、ＦＤ１９の暗時電流を低減することができる。即ち、光検出装置１の性能をさらに向上させることが可能となる。
　次に、本開示の第２～第６の実施の形態および変形例１～８について説明する。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
＜２．変形例１＞
　図７は、本開示の変形例１に係る光検出装置（光検出装置１Ａ）の断面構成の一例を模式的に表したものである。光検出装置１Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　分離部１６，１７の外壁には、図７に示したように、ｐ型拡散領域２２をさらに設けるようにしてもよい。ｐ型拡散領域２２は、例えば、分離部１６，１７を構成する溝１０Ｈを形成した後、プラズマドーピングや固相拡散によって形成することができる。
　このように、分離部１６，１７の外壁にｐ型拡散領域２２を設けることにより、ｎ型拡散領域１４とｐ型拡散領域２２とのｐｎ接合領域において強電界領域が形成され、ＰＤ１１において発生した電荷を保持することができる。よって、飽和電荷容量の拡大と暗時電流の低減を両立することが可能となる。
＜３．第２の実施の形態＞
　図８は、本開示の第２の実施の形態に係る光検出装置（光検出装置２）の断面構成の一例を模式的に表したものである。光検出装置２は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　本実施の形態の光検出装置２は、複数の単位画素Ｐが行列状に配置されると共に、表面（面１０Ｓ１）の隣り合う複数の単位画素Ｐの間にＦＤ１９が設けられた半導体基板１０において、ＦＤ１９を共有する複数の単位画素Ｐの外周に半導体基板１０の対向する一対の面（面１０Ｓ１および面１０Ｓ２）の間を貫通する分離部１６が設けられている。ＦＤ１９の上方には半導体基板１０の面１０Ｓ２から面１０Ｓ１に向かって延伸し、半導体基板１０内に底部を有する分離部１７が設けられており、分離部１７の底部にはさらにエッチング阻害層２３が設けられている。
　エッチング阻害層２３は、本開示の「酸化膜」の一具体例に相当するものであり、分離部１７のｐウェル１２の界面または内部に形成された底部に接して設けられている。エッチング阻害層２３は、分離部１７を構成する溝（ＤＴＩ）を加工する際のエッチングストッパ膜になると共に、分離部１７とＦＤ１９との間の距離のばらつきを低減するものである。エッチング阻害層２３は、例えば図８に示したように、分離部１７の幅よりもＸＺ平面方向に幅広に設けられている。
　エッチング阻害層２３は、例えば、半導体基板１０の面１０Ｓ１側からの炭素（Ｃ）、酸素（Ｏ）または窒素（Ｎ）等のイオン注入および熱処理によって形成することができる。即ち、エッチング阻害層２３は、例えば、シリコンカーバイド（ＳｉＣ）、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）を含んで構成されている。
　このように本実施の形態では、ＦＤ１９の上方に形成されるＤＴＩ構造を有する分離部１７の底部に予めエッチング阻害層２３を形成することにより、１度のトレンチ加工にて深さの異なる溝、即ち、分離部１６を構成するＦＴＩおよび分離部１７を構成するＤＴＩを一括で形成することが可能となる。
　以上により、本実施の形態の光検出装置２では、分離部１６と分離部１７との合わせずれによる特性の変動が低減される。また、分離部１７とＦＤ１９との間の距離のばらつきをイオン注入のばらつき程度に低減できるようになる。よって、光検出装置としての性能を向上させることが可能となる。
＜４．変形例２＞
　図９は、本開示の変形例２に係る光検出装置（光検出装置２Ａ）の平面構成の一例を模式的に表したものである。光検出装置２Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、例えば、撮像情報と視差情報とを同時に取得可能な裏面照射型の光検出装置である。
　上記第２の実施の形態において説明したエッチング阻害層２３はＦＤ１９の上方以外にも形成することができる。例えば、図９に示したように、１つの単位画素Ｐ内に設けられた２つのＰＤ１１の間にブルーミングパスとしてＤＴＩ構造を有する分離部１７を設け、その底部にエッチング阻害層２３を設けるようにしてもよい。
＜５．変形例３＞
　図１０は、本開示の変形例３に係る光検出装置（光検出装置２Ｂ）の断面構成の一例を模式的に表したものである。光検出装置２Ｂは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、例えば、所謂グローバルシャッタ方式の裏面照射型の光検出装置である。
　グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
　光検出装置２Ｂでは、メモリ保持型のグローバルシャッタを実現しており、単位画素ＰはＰＤ１１において生成された電荷をＦＤ１９に転送するまでの間、一時的にその電荷を保持する電荷蓄積部（ＭＥＭ２７）を有している。ＭＥＭ２７は、例えば図１０に示したように、半導体基板１０の面１０Ｓ１側に埋め込み形成されている。ＰＤ１１とＭＥＭ２７との間にはＤＴＩ構造を有する分離部１７が設けられており、ＭＥＭ２７が設けられた半導体基板１０の面１０Ｓ２には遮光膜４１が延在形成されている。上記第２の実施の形態において説明したエッチング阻害層２３は、このＰＤ１１とＭＥＭ２７との間に設けられた分離部１７の底部に設けるようにしてもよい。
＜６．第３の実施の形態＞
　図１１は、本開示の第３の実施の形態に係る光検出装置（光検出装置３）の断面構成の一例を模式的に表したものである。光検出装置３は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　本実施の形態の光検出装置３は、複数の単位画素Ｐが行列状に配置されると共に、表面（面１０Ｓ１）の隣り合う複数の単位画素Ｐの間にＦＤ１９が設けられた半導体基板１０において、ＦＤ１９を共有する複数の単位画素Ｐの外周に半導体基板１０の対向する一対の面（面１０Ｓ１および面１０Ｓ２）の間を貫通する分離部１６が設けられている。ＦＤ１９の上方には半導体基板１０の面１０Ｓ２から面１０Ｓ１に向かって延伸し、半導体基板１０内に底部を有する分離部１７が設けられており、分離部１７の底部に、分離部１７の内壁に成膜されるピニング膜１７Ａよりもピニングの弱いピニング膜２４が露出している。
　ピニング膜２４は、本開示の「第２のピニング膜」の一具体例に相当するものである。ピニング膜２４は、例えば図１１に示したように、半導体基板１０の面１０Ｓ２に延在すると共に、分離部１６，１７を構成する溝１０Ｈの内壁にピニング膜１６Ａ，１７Ａを介して成膜されている。また、分離部１６，１７の底部ではピニング膜１６Ａ，１７Ａが除去されており、ピニング膜２４が露出している。ピニング膜２４の構成材料としては、上記のように、ピニング膜１７Ａよりもピニングの弱い材料を用いることができ、このような材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）等が挙げられる。
　本実施の形態の分離部１６，１７は、例えば、次にようにして形成することができる。
　まず、上記第１の実施の形態のように、半導体基板１０の面１０Ｓ２側から分離部１６，１７を構成する溝１０Ｈを形成した後、図１２Ａに示したように、例えば、ＡＬＤ法を用いて、溝１０Ｈの内壁および底面にピニング膜１６Ａ，１７Ａとなる、例えば酸化アルミニウム膜を成膜する。次に、図１２Ｂに示したように、エッチバックにより半導体基板１０の面１０Ｓ２上および溝１０Ｈの底面に成膜された酸化アルミニウム膜を除去する。これにより、分離部１６，１７を構成する溝１０Ｈの側面にそれぞれピニング膜１６Ａ，１７Ａが形成される。
　続いて、図１２Ｃに示したように、例えば、ＡＬＤ法を用いて、側面にピニング膜１６Ａ，１７Ａが形成された各溝１０Ｈの内壁および底面にピニング膜２４となる、例えば酸化ハフニウム膜を成膜する。次に、図示していないが、反射防止膜等を成膜した後、図１２Ｄに示したように、例えば、ＡＬＤ法を用いて、溝１０Ｈに絶縁膜を埋設する。その後、例えば、ＣＭＰによって半導体基板１０の面１０Ｓ２に成膜された絶縁膜を研削して表面を平坦化する。以上により、図１１に示した分離部１６，１７が形成される。
　このように本実施の形態では、ＦＤ１９の上方に形成されるＤＴＩ構造を有する分離部１７の底部に成膜されるピニング膜１７Ａを除去し、分離部１７の内壁に、ピニング膜１７Ａよりもピニングの弱いピニング膜２４を成膜するようにした。これにより、分離部１７の底部にはピニング膜２４が露出するようになり、界面準位を抑えつつｎ型のＦＤ１９との間の電界が緩和される。
　以上により、本実施の形態の光検出装置３では、ＦＤ１９の暗時電流を低減することができ、その性能を向上させることが可能となる。
＜７．変形例４＞
　図１３は、本開示の変形例４に係る光検出装置（光検出装置３Ａ）の断面構成の一例を模式的に表したものである。光検出装置３Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　上記第３の実施の形態では、分離部１７の底部にピニング膜１７Ａよりもピニングの弱いピニング膜２４が露出する例を示したが、分離部１７の底部をピニングレスにするようにしてもよい。具体的には、分離部１７の底部に絶縁膜１７Ｂが露出する構造としてもよい。
　本変形例の分離部１６，１７は、例えば、次にようにして形成することができる。
　まず、上記第３の実施の形態と同様に、例えば、ＡＬＤ法を用いて、溝１０Ｈの内壁および底面にピニング膜１６Ａ，１７Ａとなる、例えば酸化アルミニウム膜を成膜した後、エッチバックにより半導体基板１０の面１０Ｓ２上および溝１０Ｈの底面に成膜された酸化アルミニウム膜を除去することにより、図１４Ａに示したように、分離部１６，１７を構成する溝１０Ｈの側面にそれぞれピニング膜１６Ａ，１７Ａを形成する。
　続いて、図１４Ｂに示したように、例えば、スパッタリング法を用いて、半導体基板１０の面１０Ｓ２上にピニング膜２４を成膜する。次に、図示していないが、反射防止膜等を成膜した後、図１４Ｃに示したように、例えば、ＡＬＤ法を用いて、溝１０Ｈに絶縁膜を埋設する。その後、例えば、ＣＭＰによって半導体基板１０の面１０Ｓ２に成膜された絶縁膜を研削して表面を平坦化する。以上により、図１３に示した分離部１６，１７が形成される。
　このように本変形例では、ＦＤ１９の上方に形成されるＤＴＩ構造を有する分離部１７の底部に成膜されるピニング膜１７Ａを除去し、分離部１７の底部に絶縁膜１７Ｂを露出させることにより、分離部１７の底部がピニングレスとなるようにした。これにより、上記第３の実施の形態と同様に、ｎ型のＦＤ１９との間の電界が緩和される。
　以上により、本変形例の光検出装置３Ａでは、上記第３の実施の形態と同様に、ＦＤ１９の暗時電流を低減することができ、その性能を向上させることが可能となる。
＜８．第４の実施の形態＞
　図１５は、本開示の第４の実施の形態に係る光検出装置（光検出装置４）の断面構成の一例を模式的に表したものである。光検出装置４は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　本実施の形態の光検出装置４は、複数の単位画素Ｐが行列状に配置されると共に、表面（面１０Ｓ１）の隣り合う複数の単位画素Ｐの間にＦＤ１９が設けられた半導体基板１０において、ＦＤ１９を共有する複数の単位画素Ｐの外周に半導体基板１０の対向する一対の面（面１０Ｓ１および面１０Ｓ２）の間を貫通する分離部１６が設けられている。ＦＤ１９の上方を除く、ＦＤ１９を共有する隣り合う単位画素Ｐの間には半導体基板１０の面１０Ｓ２から面１０Ｓ１に向かって延伸し、半導体基板１０内に底部を有する分離部１７が設けられている。ＦＤ１９の上方には半導体基板１０の面１０Ｓ２から面１０Ｓ１に向かって延伸し、半導体基板１０内に底部を有する分離部２５が設けられており、分離部２５の内壁には、分離部１６，１７の内壁に成膜されるピニング膜１６Ａ，１７Ａよりもピニングの弱いピニング膜２５Ａが成膜されている。
　分離部２５は、本開示の「第２の溝部」の一具体例に相当するものである。分離部２５は、分離部２５を形成する溝（ＤＴＩ）の内壁および底面に設けられる、例えば正の固定電荷を有するピニング膜２５Ａと、溝を埋め込む絶縁膜２５Ｂとから構成されている。
　ピニング膜２５Ａの構成材料としては、上記のように、ピニング膜１６Ａ，１７Ａよりもピニングの弱い材料を用いることができる。このような材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化ランタン（ＬａＯｘ）および酸化イットリウム（ＹＯｘ）等が挙げられる。ピニング膜２５Ａは、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。このピニング膜２５Ａが、本開示の「第２のピニング膜」の一具体例に相当する。
　絶縁膜２５Ｂの構成材料としては、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）およびポリシリコン（Ｐｏｌｙ－Ｓｉ）等が挙げられる。
　また、ピニング膜２５Ａの内側には、遮光性を有する導電膜を埋め込むようにしてもよい。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＡｌとＣｕとの合金等が挙げられる。導電膜は、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。積層膜の一例としては、所謂バリアメタルを構成するＡｌとＴｉとの積層膜や、Ａｌとコバルト（Ｃｏ）との積層膜が挙げられる。このように、ピニング膜２５Ａの内側には、遮光性を有する導電膜を埋め込むことにより、ユニットセルＵ内において隣り合う単位画素Ｐの間を電気的且つ光学的に分離することができる。
　本実施の形態の分離部１６，１７，２５は、例えば、次にようにして形成することができる。
　まず、上記第１の実施の形態のように、ＦＥＯＬ工程により、半導体基板１０の面１０Ｓ１上に画素トランジスタを含む多層配線層３０を形成した後、図１６Ａおよび図１７Ａに示したように、ＦＤ１０の上方に溝１０Ｈ１を形成する。次に、図１６Ｂおよび図１７Ｂに示したように、溝１０Ｈ１にピニング膜２５Ａおよび絶縁膜２５Ｂを成膜する。これにより、ＦＤ１９上に分離部２５が形成される。
　続いて、図１７Ｃに示したように、ユニットセルＵの外周にＦＴＩ（溝１０Ｈ２）を形成した後、図１７Ｄに示したように、ユニットセルＵ内において隣り合う単位画素Ｐの間にＤＴＩ（溝１０Ｈ３）を形成する。その後、図１６Ｃに示したように、溝１０Ｈ２，１０Ｈ３にピニング膜１６Ａ，１７Ａおよび絶縁膜１６Ｂ、１７Ｂを成膜する。これにより、分離部１６，１７が形成される。
　近年、微細画素の実現のために、２行×２列に配置されたＦＤを共有する４つの画素の間はＲＤＴＩで、ＦＤを共有する４つの画素の外周はＲＦＴＩで分離する撮像装置の開発が進められている。この構造の懸念としては、ＲＤＴＩとＦＤは一定の距離（条件によるが５００ｎｍ～６００ｎｍ）を有することが求められており、精度よく加工する必要がある。
　しかしながら、ＲＤＴＩを格子形状で加工すると、クロス部のみ深く加工されやすいことが分かっている。また、ＲＤＴＩの内壁に一般的なピニング膜を成膜するとＦＤ直上の電界が強くなり、特性が悪化する懸念がある。
　これに対して本実施の形態では、ＦＤ１９の上方に予め、例えば円柱状のＤＴＩ（溝１０Ｈ１）を形成し、その内壁に、分離部１６，１７の内壁に成膜されるピニング膜１６Ａ，１７Ａよりもピニングの弱い材料からなるピニング膜２５Ａを成膜するようにした。
　以上により、本実施の形態の光検出装置３では、分離部２５とＦＤ１９との間の距離が確保されると共に、分離部２５とＦＤ１９との間の距離のばらつきが低減されるようになる。また、ＦＤ１９直上のピニングが低減されるため、その性能を向上させることが可能となる。
＜９．変形例５＞
　図１７は、本開示の変形例５に係る光検出装置（光検出装置４Ａ）の平面構成の一例を模式的に表したものである。光検出装置４Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　上記第４の実施の形態では、ＦＤ１９の上方に分離部２５となる、例えば円柱状のＤＴＩを形成した例を示したが、分離部２５となるＤＴＩの形状はこれに限定されるものではない。例えば、分離部２５の平面形状は、図１８に示したように十字状、あるいは、図示していないが四角等の多角形としてもよい。更に、隣り合うユニットセルＵの間に設けられるＦＴＩ構造を有する分離部１６を、ＦＤ１９を共有する複数の単位画素Ｐの間に延在させ、分離部１６と分離部２５とが接するようにしてもよい。
　このような構成においても、上記第４の実施の形態と同様の効果を得ることができる。
＜１０．第５の実施の形態＞
　図１９は、本開示の第５の実施の形態に係る光検出装置（光検出装置５）の断面構成の一例を模式的に表したものである。図２０Ａおよび図２０Ｂは、図１９に示した光検出装置５の平面構成の一例を模式的に表したものである。光検出装置５は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　本実施の形態の光検出装置５は、複数の単位画素Ｐが行列状に配置されると共に、表面（面１０Ｓ１）の隣り合う複数の単位画素Ｐの間にＦＤ１９が設けられた半導体基板１０において、ＦＤ１９を共有する複数の単位画素Ｐの外周およびＦＤ１９を共有する隣り合う単位画素Ｐの間に、それぞれ、例えばＤＴＩ構造を有する分離部５１，５２が設けられている。分離部５１，５２の底部には、それぞれ、半導体基板１０の面１０Ｓ１側よりも分離部５１，５２の底部側が幅広な素子分離部５３が設けられている。
　分離部５１は、本開示の「第１の分離部」に相当するものであり、上記のように、隣り合うユニットセルＵの間に設けられている。換言すると、分離部５１は、ＦＤ１９を共有する、例えば２行×２列に配置された４つの単位画素の外周を囲むように設けられており、画素部１００Ａにおいて格子状に設けられている。分離部５１は、隣り合うユニットセルＵの間を電気的に分離するものであり、例えば、半導体基板１０の面１０Ｓ２側から面１０Ｓ１側に向かって延伸し、半導体基板１０内、具体的にはｐウェル１２の界面または内部に底部を有するＤＴＩ構造を構成している。
　分離部５１は、分離部５１を形成する溝の内壁および底面に設けられる、例えば正の固定電荷を有するピニング膜５１Ａと、溝を埋め込む絶縁膜５１Ｂとから構成されている。
　ピニング膜５１Ａの構成材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）および酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。ピニング膜５１Ａは、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。
　絶縁膜５１Ｂの構成材料としては、例えば、酸化シリコン（ＳｉＯｘ）膜等が挙げられる。
　また、分離部５１を形成する溝のピニング膜５１Ａの内側には、遮光性を有する導電膜を埋め込むようにしてもよい。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＡｌとＣｕとの合金等が挙げられる。導電膜は、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。積層膜の一例としては、所謂バリアメタルを構成するＡｌとＴｉとの積層膜や、Ａｌとコバルト（Ｃｏ）との積層膜が挙げられる。このように、ピニング膜５１Ａの内側には、遮光性を有する導電膜を埋め込むことにより、隣り合うユニットセルＵの間を電気的且つ光学的に分離することができる。
　分離部５２は、本開示の「第１の分離部」に相当するものであり、上記のように、例えば、ＦＤ１９を共有する複数の単位画素Ｐの間に設けられ、ユニットセルＵの外周において分離部５１に接している。この他、分離部５２は、ユニットセルＵを構成する、例えば２行×２列に配置された４つの単位画素の交点近傍に設けられたＦＤ１９の上方にのみ選択的に設けるようにしてもよい。その際には、分離部５１はユニットセルＵの外周からユニットセルＵを構成する隣り合う単位画素Ｐの間を分離部５２に向かって延在し、平面視においてＦＤ１９の近傍において分離部５２と接している。分離部５２は、ユニットセルＵ内において隣り合う単位画素Ｐの間を電気的に分離するものであり、例えば、半導体基板１０の面１０Ｓ２側から面１０Ｓ１側に向かって延伸し、半導体基板１０内、具体的にはｐウェル１２の界面または内部に底部を有するＤＴＩ構造を有する。
　分離部５２は、分離部５１と同様に、分離部５２を形成する溝の内壁および底面に設けられる、例えば正の固定電荷を有するピニング膜５２Ａと、溝を埋め込む絶縁膜５２Ｂとから構成されている。
　ピニング膜５２Ａの構成材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）および酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。ピニング膜５２Ａは、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。
　絶縁膜５２Ｂの構成材料としては、例えば、酸化シリコン（ＳｉＯｘ）等が挙げられる。
　また、分離部５２を形成する溝のピニング膜５２Ａの内側には、遮光性を有する導電膜を埋め込むようにしてもよい。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＡｌとＣｕとの合金等が挙げられる。導電膜は、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。積層膜の一例としては、所謂バリアメタルを構成するＡｌとＴｉとの積層膜や、Ａｌとコバルト（Ｃｏ）との積層膜が挙げられる。このように、ピニング膜５２Ａの内側には、遮光性を有する導電膜を埋め込むことにより、ユニットセルＵ内において隣り合う単位画素Ｐの間を電気的且つ光学的に分離することができる。
　素子分離部５３は、本開示の「第２の分離部」の一具体例に相当するものであり、半導体基板１０の面１０Ｓ１側において画素トランジスタ等を分離するものであり、ＳＴＩ構造を有する。素子分離部５３は、上記のように、分離部５１，５２の底部に設けられ、上記のように、半導体基板１０の面１０Ｓ１側よりも分離部５１，５２の底部側がよりも幅広な断面形状となっている。
　具体的には、素子分離部５３は、垂直部分５３Ａと水平部分５３Ｂとからなる、例えばＴ字状の断面形状を有し、水平部分５３Ｂは、例えば分離部５１，５２の幅よりも幅広となっている。垂直部分５３Ａは、図２０Ａに示したように、分離部５１，５２の底部において格子状に連続して設けられていてもよいし、あるいは、図２０Ｂに示したように、格子状にドット状に設けられていてもよい。また、素子分離部５３の断面形状はこれに限定されるものではなく、例えば図２１に示したような略台形状としてもよい。
　素子分離部５３は、例えば、酸化シリコン（ＳｉＯｘ）膜等によって形成されている。この他、素子分離部５３は、内壁に酸化シリコン膜を成膜し、さらに窒化シリコン膜を埋設するようにしてもよい。あるいは、素子分離部５３は、内壁に酸化シリコン膜を成膜し、さらにポリシリコンを埋設するようにしてもよい。
　なお、本実施の形態では、ＦＤ１９は、素子分離部５３によって単位画素Ｐ毎に分離されており、各ＦＤ１９は、半導体基板１０の面１０Ｓ１上に設けられたコンタクト層３６によって互いに電気的に接続されている。
　素子分離部５３は、例えば、次にようにして形成することができる。
　まず、図２２Ａに示したように、半導体基板１０の面１０Ｓ１側から、ｐウェル１２に垂直部分５３Ａとなる溝１２Ｈ１を形成する。続いて、図２２Ｂに示したように、溝１２Ｈ１の側面を保護膜５４で保護する。次に、図２２Ｃに示したように、ウェットエッチングにより水平部分５３Ｂとなる溝１２Ｈ２を形成する。その際、アルカリエッチング液を用いて（１１１）面方位のシリコン基板をエッチングした場合には、溝１２Ｈ２の平面形状は、図２３Ａに示したような矩形状となり、断面形状は、図２３Ｂ（図２３ＡのＩＩ－ＩＩ線に対応）および図２３Ｃ（図２３ＡのＩＩＩ－ＩＩＩ線に対応）のようになる。また、（１００）面方位のシリコン基板では、溝１２Ｈ２の断面形状は図２３Ｄのようにエッチングされる。
　続いて、図２２Ｄに示したように、保護膜５４を除去した後、図２２Ｅに示したように、溝１２Ｈ１，１２Ｈ２内に、例えば酸化シリコン膜を埋設する。これにより、Ｔ字形状を有する素子分離部５３が形成される。
　このように、本実施の形態では、半導体基板１０の面１０Ｓ１側において画素トランジスタ等を分離する素子分離部５３を、半導体基板１０の面１０Ｓ１側よりも面１０Ｓ２側が幅広な形状とした。これにより、半導体基板１０の面１０Ｓ１の素子形成領域を確保できるようになる。
　以上により、本実施の形態の光検出装置５では、半導体基板１０の面１０Ｓ１に形成される素子の面積効率が向上し、画素サイズを縮小することができる。よって、光検出装置としての性能を向上させることが可能となる。
＜１１．変形例６＞
　図２４は、本開示の変形例６に係る光検出装置（光検出装置５Ａ）の平面構成の一例を模式的に表したものである。光検出装置５Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　上記第５の実施の形態では、ＦＤ１９を共有する、例えば２行×２列に配置された４つの単位画素の外周を囲む分離部５１をＤＴＩ構造とし、素子分離部５３と共にＦＴＩ構造となる例を示したが、これに限定されるものではない。分離部５１は、例えば図２４に示したように、単独で半導体基板１０を貫通する構造としてもよい。
＜１２．変形例７＞
　図２５は、本開示の変形例７に係る光検出装置（光検出装置５Ｂ）の平面構成の一例を模式的に表したものである。図２６は、図２５に示した光検出装置５Ｂの平面構成の一例を表したものであり、図２５は図２６に示したＩＶ－ＩＶ線に対応している。光検出装置５Ｂは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　読み出し回路を構成する画素トランジスタ（例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰと）は、例えば図２６に示したように、ＦＤ１９を共有する複数の単位画素ＰからなるユニットセルＵの周囲に設けるようにしてもよし、あるいは、半導体基板１０と電気的に接続されると共に、面１０Ｓ１側に積層される他の基板に設けるようにしてもよい。図２６に示したように、ユニットセルＵの周囲に画素トランジスタを形成する場合には、ユニットセルＵと画素トランジスタとの間には上記第１の実施の形態等の素子分離部１５を形成するようにしてもよい。
＜１３．第６の実施の形態＞
　図３３は、本開示の第６の実施の形態に係る光検出装置（光検出装置６）の断面構成の一例を模式的に表したものである。図３４は、図３３に示したＡ－Ａ線に対応する光検出装置６の平面構成の一例を表す模式図である。図３５は、図３３に示したＢ－Ｂ線に対応する光検出装置６の平面構成の一例を表す模式図である。図３６Ａは、図３３に示したＣ－Ｃ線に対応する光検出装置６の平面構成の一例を表す模式図である。図３６Ｂは、図３３に示したＣ－Ｃ線に対応する光検出装置６の平面構成の他の例を表す模式図である。光検出装置６は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　本実施の形態の光検出装置６は、複数の単位画素Ｐが行列状に配置されると共に、表面（面１０Ｓ１）の隣り合う複数の単位画素Ｐの間にＦＤ１９が設けられた半導体基板１０において、ＦＤ１９を共有する複数の単位画素Ｐの外周およびＦＤ１９を共有する隣り合う単位画素Ｐの間に、それぞれ、例えばＤＴＩ構造を有する分離部５１，５２が設けられている。分離部５１，５２の底部には、それぞれ、半導体基板１０の面１０Ｓ１側よりも分離部５１，５２の底部側が幅広となる、例えば、側面が傾斜した素子分離部６３が設けられている。
　分離部５１は、本開示の「第１の分離部」に相当するものであり、上記のように、隣り合うユニットセルＵの間に設けられている。換言すると、分離部５１は、ＦＤ１９Ａ，１９Ｂ，１９Ｃ，１９Ｄを共有する、例えば２行×２列に配置された４つの単位画素の外周を囲むように設けられており、画素部１００Ａにおいて格子状に設けられている。分離部５１は、隣り合うユニットセルＵの間を電気的に分離するものであり、例えば、半導体基板１０の面１０Ｓ２側から面１０Ｓ１側に向かって延伸し、半導体基板１０内、具体的にはｐウェル１２の界面または内部に底部を有するＤＴＩ構造を構成している。
　分離部５１は、分離部５１を形成する溝の内壁および底面に設けられる、例えば正の固定電荷を有するピニング膜５１Ａと、溝を埋め込む絶縁膜５１Ｂとから構成されている。
　ピニング膜５１Ａの構成材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）および酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。ピニング膜５１Ａは、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。
　絶縁膜５１Ｂの構成材料としては、例えば、酸化シリコン（ＳｉＯｘ）膜等が挙げられる。
　また、分離部５１を形成する溝のピニング膜５１Ａの内側には、遮光性を有する導電膜を埋め込むようにしてもよい。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＡｌとＣｕとの合金等が挙げられる。導電膜は、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。積層膜の一例としては、所謂バリアメタルを構成するＡｌとＴｉとの積層膜や、Ａｌとコバルト（Ｃｏ）との積層膜が挙げられる。このように、ピニング膜５１Ａの内側には、遮光性を有する導電膜を埋め込むことにより、隣り合うユニットセルＵの間を電気的且つ光学的に分離することができる。
　分離部５２は、本開示の「第１の分離部」に相当するものであり、上記のように、例えば、ＦＤ１９を共有する複数の単位画素Ｐの間に設けられ、ユニットセルＵの外周において分離部５１に接している。この他、分離部５２は、ユニットセルＵを構成する、例えば２行×２列に配置された４つの単位画素の交点近傍に設けられたＦＤ１９の上方にのみ選択的に設けるようにしてもよい。その際には、分離部５１はユニットセルＵの外周からユニットセルＵを構成する隣り合う単位画素Ｐの間を分離部５２に向かって延在し、平面視においてＦＤ１９の近傍において分離部５２と接している。分離部５２は、ユニットセルＵ内において隣り合う単位画素Ｐの間を電気的に分離するものであり、例えば、半導体基板１０の面１０Ｓ２側から面１０Ｓ１側に向かって延伸し、半導体基板１０内、具体的にはｐウェル１２の界面または内部に底部を有するＤＴＩ構造を有する。
　分離部５２は、分離部５１と同様に、分離部５２を形成する溝の内壁および底面に設けられる、例えば正の固定電荷を有するピニング膜５２Ａと、溝を埋め込む絶縁膜５２Ｂとから構成されている。
　ピニング膜５２Ａの構成材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）および酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。ピニング膜５２Ａは、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。
　絶縁膜５２Ｂの構成材料としては、例えば、酸化シリコン（ＳｉＯｘ）等が挙げられる。
　また、分離部５２を形成する溝のピニング膜５２Ａの内側には、遮光性を有する導電膜を埋め込むようにしてもよい。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＡｌとＣｕとの合金等が挙げられる。導電膜は、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。積層膜の一例としては、所謂バリアメタルを構成するＡｌとＴｉとの積層膜や、Ａｌとコバルト（Ｃｏ）との積層膜が挙げられる。このように、ピニング膜５２Ａの内側には、遮光性を有する導電膜を埋め込むことにより、ユニットセルＵ内において隣り合う単位画素Ｐの間を電気的且つ光学的に分離することができる。
　素子分離部６３は、本開示の「第２の分離部」の一具体例に相当するものであり、半導体基板１０の面１０Ｓ１側において画素トランジスタ等を分離するものであり、ＳＴＩ構造を有する。素子分離部６３は、分離部５１，５２の底部に設けられ、上記のように、半導体基板１０の面１０Ｓ１側よりも分離部５１，５２の底部側がよりも幅広で、さらに側面が傾斜した断面形状となっている。具体的には、素子分離部６３は略台形状を有する。
　分離部５１，５２の側面には、それぞれ、ｐ型拡散領域６４が設けられている。素子分離部６３の底部側の幅は、例えば、ｐ型拡散領域６４と同じか、それ以上の幅を有することが好ましい。これにより、例えば、ｐ型拡散領域６４にドープされたｐ型の不純物（例えば、ボロン（Ｂ））の電荷転送経路への拡散を抑制することができる。
　素子分離部６３は、例えば、酸化シリコン（ＳｉＯｘ）膜等によって形成されている。この他、素子分離部６３は、内壁に酸化シリコン膜を成膜し、さらに窒化シリコン膜を埋設するようにしてもよい。あるいは、素子分離部６３は、内壁に酸化シリコン膜を成膜し、さらにポリシリコンを埋設するようにしてもよい。
　素子分離部６３は、さらに内部に空隙Ｇが形成されていてもよい。空隙Ｇは、例えば、図３６Ａに示したように、Ｘ軸方向およびＹ軸方向に隣り合う４つの単位画素Ｐの交点に形成される。あるいは、図３６Ｂに示したように、Ｘ軸方向およびＹ軸方向に隣り合う単位画素Ｐの間を延在するように形成されていてもよい。
　素子分離部６３は、例えば、次にようにして形成することができる。
　まず、図３７Ａに示したように、窒化シリコン膜１３５および酸化シリコン膜６１が積層された半導体基板１０の面１０Ｓ１側から、窒化シリコン膜１３５および酸化シリコン膜６１に溝１２Ｈ３を形成する。続いて、図３７Ｂに示したように、異方性エッチングにより溝１２Ｈ３をｐウェル１２内に延伸させる。
　次に、等方性エッチングを行う。これにより、図３７Ｃに示したように、ｐウェル１２が等方的にエッチングされ、例えば４５°の傾斜角を有する溝１２Ｈ３が形成される。溝１２Ｈ３の傾斜角は、用いるエッチングガスを調製することで制御することができる。また、エッチング深さは、上記のように、ｐ型拡散領域６４にドープされたｐ型の不純物の電荷転送経路への拡散を抑制できるように、例えば、素子分離部６３を構成する溝１２Ｈ３のＸＹ平面方向の面積がｐ型拡散領域６４にドープされるｐ型の不純物の拡散長を囲めるような深さ（例えば、５０ｎｍ）とすることが好ましい。
　続いて、図３７Ｄに示したように、溝１２Ｈ３の側壁に例えばＳｉＯ２／ＬＰ－ＳｉＮ／ＳｉＯ２からなる酸化シリコン膜6３Ａを成膜する。次に、図３７Ｅに示したように、溝１２Ｈ３内から面１０Ｓ２に向かって延伸する溝１２Ｈ４を形成する。続いて、図３７Ｆに示したように、例えば、固相拡散やプラズマドーピングを用いて溝１２Ｈ４の横方向に、例えばボロン（Ｂ）を拡散してｐ型拡散領域６４を形成する。
　次に、図３７Ｇに示したように、溝１２Ｈ４内にポリシリコン膜１５２を埋め込んだ後、エッチバックを行い、酸化シリコン膜６１を除去する。その後、図３７Ｈに示したように、例えば、ＡＬＤ法を用いて溝１２Ｈ３内に酸化シリコン膜を埋め込んだ後、エッチバックを行い、窒化シリコン膜１３５上に成膜された酸化シリコン膜を除去する。これにより、内部に空隙Ｇを有する素子分離部６３が形成される。
　素子分離部６３は、例えば、次にようにして形成することができる。
　まず、上記と同様の方法を用いて、窒化シリコン膜１３５および酸化シリコン膜６１が積層された半導体基板１０の面１０Ｓ１側から、窒化シリコン膜１３５および酸化シリコン膜６１に溝１２Ｈ５を形成した後、図３８Ａに示したように、異方性エッチングにより溝１２Ｈ５をｐウェル１２内に延伸させる。
　次に、図３８Ｂに示したように、溝１２Ｈ５の側壁に例えばＳｉＯ２／ＬＰ－ＳｉＮ／ＳｉＯ２からなる保護膜６２を成膜する。続いて、図３８Ｃに示したように、溝１２Ｈ５内から面１０Ｓ２に向かって延伸する溝１２Ｈ６を形成する。次に、図３８Ｄに示したように、例えば、固相拡散やプラズマドーピングを用いて溝１２Ｈ６の横方向に、例えばボロン（Ｂ）を拡散してｐ型拡散領域６４を形成する。
　続いて、図３８Ｅに示したように、溝１２Ｈ６内にポリシリコン膜１５２を埋め込んだ後、図３８Ｆに示したように、エッチバックを行い、保護膜６２を除去する。その後、図３８Ｇに示したように、等方性エッチングを行うことにより、例えば４５°の傾斜角を有する溝１２Ｈ５を形成した後、例えば、ＡＬＤ法を用いて溝１２Ｈ３内に酸化シリコン膜を埋め込んだ後、エッチバックを行い、窒化シリコン膜１３５上に成膜された酸化シリコン膜を除去する。これにより、内部に空隙Ｇを有する素子分離部６３が形成される。
　なお、本実施の形態では、図３３に示したように、単位画素Ｐ毎に設けられたＦＤ１９（例えば、ＦＤ１９Ａ，１９Ｂ，１９Ｃ，１９Ｄ）を互いに電気的に接続するコンタクト層３６を隣り合う転送トランジスタＴＲの間に設けた例を示したが、これに限定されるものではない。コンタクト層３６は、例えば、図３９に示したように、その一部が転送トランジスタのサイドウォール３２に乗り上げていてもよい。
　このように、本実施の形態では、半導体基板１０の面１０Ｓ１側において画素トランジスタ等を分離する素子分離部６３を、半導体基板１０の面１０Ｓ１側よりも面１０Ｓ２側が幅広な形状とした。これにより、上記第５の実施の形態と同様に、半導体基板１０の面１０Ｓ１の素子形成領域を確保できるようになる。
　以上により、本実施の形態の光検出装置６では、半導体基板１０の面１０Ｓ１に形成される素子の面積効率が向上し、画素サイズを縮小することができる。よって、光検出装置としての性能を向上させることが可能となる。
　また、本実施の形態の光検出装置６では、素子分離部６３の底部側の幅を、例えば、ｐ型拡散領域６４と同じ幅か、それ以上の幅としたので、例えば、ｐ型拡散領域６４にドープされたｐ型の不純物の電荷転送経路への拡散を抑制することができる。よって、分離部５１，５２の形状のばらつきに起因する転送特性の悪化を低減することが可能となる。
＜１４．変形例８＞
　図４０は、本開示の変形例８に係る光検出装置（光検出装置６Ａ）の断面構成の一例を模式的に表したものである。図４１は、図４０に示したＡ－Ａ線に対応する光検出装置６の平面構成の一例を表す模式図である。図４２は、図４０に示したＢ－Ｂ線に対応する光検出装置６の平面構成の一例を表す模式図である。図４３は、図４０に示したＣ－Ｃ線に対応する光検出装置６の平面構成の一例を表す模式図である。光検出装置６Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　上記第６の実施の形態では、略台形状を有し、内部に空隙Ｇを有する素子分離部６３を設けた例を示したが、素子分離部６３の形状はこれに限定されるものではない。素子分離部６３は、半導体基板１０の面１０Ｓ１側よりも分離部５１，５２の底部側が幅広であればよい。例えば、素子分離部６３は、図４０に示したように、垂直部分と水平部分とからなる、例えば略Ｔ字状の断面形状を有し、水平部分の内部に空隙Ｇが形成された形状としてもよい。
　本変形例の素子分離部６３は、例えば、次にようにして形成することができる。
　まず、上記第６の実施の形態と同様にして、窒化シリコン膜１３５および酸化シリコン膜６１が積層された半導体基板１０の面１０Ｓ１側から、窒化シリコン膜１３５および酸化シリコン膜６１に溝１２Ｈ７を形成した後、図４４Ａに示したように、異方性エッチングにより溝１２Ｈ７をｐウェル１２内に延伸させる。
　次に、等方性エッチングを行うことによりｐウェル１２が等方的にエッチングされ、図４４Ｂに示したような溝１２Ｈ７が形成される。続いて、図４４Ｃに示したように、溝１２Ｈ７の側壁に例えばＳｉＯ２／ＬＰ－ＳｉＮ／ＳｉＯ２からなる酸化シリコン膜6３Ａを成膜する。その後、上記第６の実施の形態と同様にして、ｐ型拡散領域６４を形成した後、例えば、ＡＬＤ法を用いて溝１２Ｈ７内に酸化シリコン膜を埋め込んだ後、エッチバックを行い、窒化シリコン膜１３５上に成膜された酸化シリコン膜を除去する。これにより、内部に空隙Ｇを有する素子分離部６３が形成される。
　このように、素子分離部６３の断面形状は略台形状に限らず、半導体基板１０の面１０Ｓ１側よりも分離部５１，５２の底部側が幅広であれば、上記第６の実施の形態と同様の効果を得ることができる。
＜１５．適用例＞
（適用例１）
　また、上述したような光検出装置（例えば、光検出装置１）は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図２７は、電子機器１０００の構成の一例を表したブロック図である。
　図２７に示すように、電子機器１０００は、光学系１００１、光検出装置１、ＤＳＰ（Digital Signal Processor）１００２を備えており、バス１００８を介して、ＤＳＰ１００２、メモリ１００３、表示装置１００４、記録装置１００５、操作系１００６および電源系１００７が接続されて構成され、静止画像および動画像を撮像可能である。
　光学系１００１は、１枚または複数枚のレンズを有して構成され、被写体からの入射光（像光）を取り込んで光検出装置１の撮像面上に結像するものである。
　光検出装置１としては、上述した光検出装置１が適用される。光検出装置１は、光学系１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ１００２に供給する。
　ＤＳＰ１００２は、光検出装置１からの信号に対して各種の信号処理を施して画像を取得し、その画像のデータを、メモリ１００３に一時的に記憶させる。メモリ１００３に記憶された画像のデータは、記録装置１００５に記録されたり、表示装置１００４に供給されて画像が表示されたりする。また、操作系１００６は、ユーザによる各種の操作を受け付けて電子機器１０００の各ブロックに操作信号を供給し、電源系１００７は、電子機器１０００の各ブロックの駆動に必要な電力を供給する。
（適用例２）
　図２８Ａは、光検出装置１を備えた光検出システム２０００の全体構成の一例を模式的に表したものである。図２８Ｂは、光検出システム２０００の回路構成の一例を表したものである。光検出システム２０００は、赤外光Ｌ２を発する光源部としての発光装置２００１と、光電変換素子を有する受光部としての光検出装置２００２とを備えている。光検出装置２００２としては、上述した光検出装置１を用いることができる。光検出システム２０００は、さらに、システム制御部２００３、光源駆動部２００４、センサ制御部２００５、光源側光学系２００６およびカメラ側光学系２００７を備えていてもよい。
　光検出装置２００２は光Ｌ１と光Ｌ２とを検出することができる。光Ｌ１は、外部からの環境光が被写体（測定対象物）２１００（図２８Ａ）において反射された光である。光Ｌ２は発光装置２００１において発光されたのち、被写体２１００に反射された光である。光Ｌ１は例えば可視光であり、光Ｌ２は例えば赤外光である。光Ｌ１は、光検出装置２００２における光電変換部において検出可能であり、光Ｌ２は、光検出装置２００２における光電変換領域において検出可能である。光Ｌ１から被写体２１００の画像情報を獲得し、光Ｌ２から被写体２１００と光検出システム２０００との間の距離情報を獲得することができる。光検出システム２０００は、例えば、スマートフォン等の電子機器や車等の移動体に搭載することができる。発光装置２００１は例えば、半導体レーザ、面発光半導体レーザ、垂直共振器型面発光レーザ（ＶＣＳＥＬ）で構成することができる。発光装置２００１から発光された光Ｌ２の光検出装置２００２による検出方法としては、例えばｉＴＯＦ方式を採用することができるが、これに限定されることはない。ｉＴＯＦ方式では、光電変換部は、例えば光飛行時間（Time-of-Flight；ＴＯＦ）により被写体２１００との距離を測定することができる。発光装置２００１から発光された光Ｌ２の光検出装置２００２による検出方法としては、例えば、ストラクチャード・ライト方式やステレオビジョン方式を採用することもできる。例えばストラクチャード・ライト方式では、あらかじめ定められたパターンの光を被写体２１００に投影し、そのパターンのひずみ具合を解析することによって光検出システム２０００と被写体２１００との距離を測定することができる。また、ステレオビジョン方式においては、例えば２以上のカメラを用い、被写体２１００を２以上の異なる視点から見た２以上の画像を取得することで光検出システム２０００と被写体との距離を測定することができる。なお、発光装置２００１と光検出装置２００２とは、システム制御部２００３によって同期制御することができる。
＜１６．応用例＞
（内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図２９は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２９では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図３０は、図２９に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、検出精度が向上する。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（移動体への応用例）
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３２は、撮像部１２０３１の設置位置の例を示す図である。
　図３２では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態およびその変形例に係る光検出装置（例えば、光検出装置１）は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの少ない高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　以上、第１～第６の実施の形態、変形例１～８および適用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上述した変形例１～８は、それぞれ、他の実施の形態および変形例と適宜組み合わせることができる。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。
　なお、本開示は以下のような構成をとることも可能である。以下の構成の本技術によれば、浮遊拡散層と第２の溝部の底部との距離のばらつきを低減したり、浮遊拡散層上のピニングを低減したり、半導体基板の第１の面（表面）の素子形成領域を確保することができる。これにより、性能を向上させることが可能となる。
（１）
　対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、
　前記複数の画素毎に、前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、
　前記半導体基板の前記第１の面の隣り合う前記複数の画素の間に設けられ、前記隣り合う複数の画素それぞれに設けられた前記複数の光電変換部において生成された前記電荷を一時的に保持する複数の浮遊拡散層と、
　前記浮遊拡散層を共有する前記複数の画素を囲むように設けられ、前記半導体基板の前記第１の面と前記第２の面との間を貫通する第１の溝部と、
　少なくとも前記複数の浮遊拡散層の上方に設けられ、前記半導体基板の前記第２の面から前記第１の面に向かって延伸し、前記半導体基板内に底部を有する第２の溝部と、
　前記第２の溝部の前記底部に接して設けられた酸化膜と
　を備えた光検出装置。
（２）
　前記酸化膜は、前記第２の溝部の幅よりも幅広に設けられている、前記（１）に記載の光検出装置。
（３）
　前記酸化膜はエッチングストッパ層としての機能を有する、前記（１）または（２）に記載の光検出装置。
（４）
　前記酸化膜はシリコンカーバイド膜、酸化シリコン膜または窒化シリコン膜である、前記（１）乃至（３）のうちのいずれか１つに記載の光検出装置。
（５）
　前記半導体基板は前記第１の面側にｐウェルを有し、
　前記酸化膜は、前記ｐウェル内に設けられている、前記（１）乃至（４）のうちのいずれか１つに記載の光検出装置。
（６）
　前記第２の溝部は、前記浮遊拡散層を共有する隣り合う前記複数の画素の間を延在し、前記浮遊拡散層を共有する前記複数の画素の外周において前記第１の溝部に接している、前記（１）乃至（５）のうちのいずれか１つに記載の光検出装置。
（７）
　前記第１の溝部は、前記浮遊拡散層を共有する前記複数の画素の外周から前記浮遊拡散層を共有する隣り合う前記複数の画素の間を延在し、前記複数の浮遊拡散層の上方に設けられた前記第２の溝部に接している、前記（１）乃至（６）のうちのいずれか１つに記載の光検出装置。
（８）
　前記第１の溝部および前記第２の溝部の内壁には正の固定電荷を有する第１のピニング膜が形成されている、前記（１）乃至（７）のうちのいずれか１つに記載の光検出装置。
（９）
　前記酸化膜は、前記第１のピニング膜よりもピニングの弱い第２のピニング膜によって形成されている、前記（８）に記載の光検出装置。
（１０）
　前記第２のピニング膜は酸化ハフニウム膜である、前記（９）に記載の光検出装置。
（１１）
　前記第１の溝部および前記第２の溝部には、さらに絶縁膜が埋め込まれている、前記（１０）に記載の光検出装置。
（１２）
　前記第１の溝部および前記第２の溝部には、さらに遮光性を有する導電膜が埋め込まれている、前記（１０）に記載の光検出装置。
（１３）
　前記第１の溝部および前記第２の溝部の外壁に沿ってｐ型拡散領域が形成されている、前記（１）乃至（１２）のうちのいずれか１つに記載の光検出装置。
（１４）
　前記浮遊拡散層は、２行×２列に配置された４つの画素の交点近傍に配置され、前記４つの画素に共有されている、前記（１）乃至（１３）のうちのいずれか１つに記載の光検出装置。
（１５）
　対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、
　前記複数の画素毎に、前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、
　前記半導体基板の前記第１の面の隣り合う前記複数の画素の間に設けられ、前記隣り合う複数の画素それぞれに設けられた前記複数の光電変換部において生成された前記電荷を一時的に保持する複数の浮遊拡散層と、
　前記浮遊拡散層を共有する前記複数の画素を囲むように設けられ、前記半導体基板の前記第１の面と前記第２の面との間を貫通すると共に、内壁に第１のピニング膜が形成された第１の溝部と、
　少なくとも前記複数の浮遊拡散層の上方に設けられ、前記半導体基板の前記第２の面から前記第１の面に向かって延伸し、前記半導体基板内に底部を有すると共に、内壁に前記第１のピニング膜よりもピニングが弱い第２のピニング膜が形成された第２の溝部と
　を備えた光検出装置。
（１６）
　前記第１の溝部は、前記浮遊拡散層を共有する前記複数の画素の外周から前記浮遊拡散層を共有する隣り合う前記複数の画素の間を延在し、前記複数の浮遊拡散層の上方に設けられた前記第２の溝部に接している、前記（１５）に記載の光検出装置。
（１７）
　対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、
　前記複数の画素毎に、前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、
　隣り合う前記複数の画素の間に設けられ、前記半導体基板の前記第２の面から前記第１の面に向かって延伸し、前記半導体基板内に底部を有する第１の分離部と、
　前記第１の分離部の底部と前記第１の面との間に設けられた、前記第１の面側よりも前記第１の分離部の底部側がより幅広となる第２の分離部と
　を備えた光検出装置。
（１８）
　前記第１の分離部の底部側の前記第２の分離部の幅は、前記第１の分離部の幅よりも幅広となっている、前記（１７）に記載の光検出装置。
（１９）
　前記第２の分離部はＴ字形状を有する、前記（１７）または（１８）に記載の光検出装置。
（２０）
　前記第２の分離部の内部に空隙を有する、前記（１７）乃至（１９）のうちのいずれか１つに記載の光検出装置。
　本出願は、日本国特許庁において２０２２年７月１４日に出願された日本特許出願番号２０２２－１１２８１７号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、
    　前記複数の画素毎に、前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、
    　前記半導体基板の前記第１の面の隣り合う前記複数の画素の間に設けられ、前記隣り合う複数の画素それぞれに設けられた前記複数の光電変換部において生成された前記電荷を一時的に保持する複数の浮遊拡散層と、
    　前記浮遊拡散層を共有する前記複数の画素を囲むように設けられ、前記半導体基板の前記第１の面と前記第２の面との間を貫通する第１の溝部と、
    　少なくとも前記複数の浮遊拡散層の上方に設けられ、前記半導体基板の前記第２の面から前記第１の面に向かって延伸し、前記半導体基板内に底部を有する第２の溝部と、
    　前記第２の溝部の前記底部に接して設けられた酸化膜と
    　を備えた光検出装置。
  2. 　前記酸化膜は、前記第２の溝部の幅よりも幅広に設けられている、請求項１に記載の光検出装置。
  3. 　前記酸化膜はエッチングストッパ層としての機能を有する、請求項１に記載の光検出装置。
  4. 　前記酸化膜はシリコンカーバイド膜、酸化シリコン膜または窒化シリコン膜である、請求項１に記載の光検出装置。
  5. 　前記半導体基板は前記第１の面側にｐウェルを有し、
    　前記酸化膜は、前記ｐウェル内に設けられている、請求項１に記載の光検出装置。
  6. 　前記第２の溝部は、前記浮遊拡散層を共有する隣り合う前記複数の画素の間を延在し、前記浮遊拡散層を共有する前記複数の画素の外周において前記第１の溝部に接している、請求項１に記載の光検出装置。
  7. 　前記第１の溝部は、前記浮遊拡散層を共有する前記複数の画素の外周から前記浮遊拡散層を共有する隣り合う前記複数の画素の間を延在し、前記複数の浮遊拡散層の上方に設けられた前記第２の溝部に接している、請求項１に記載の光検出装置。
  8. 　前記第１の溝部および前記第２の溝部の内壁には正の固定電荷を有する第１のピニング膜が形成されている、請求項１に記載の光検出装置。
  9. 　前記酸化膜は、前記第１のピニング膜よりもピニングの弱い第２のピニング膜によって形成されている、請求項８に記載の光検出装置。
  10. 　前記第２のピニング膜は酸化ハフニウム膜である、請求項９に記載の光検出装置。
  11. 　前記第１の溝部および前記第２の溝部には、さらに絶縁膜が埋め込まれている、請求項１０に記載の光検出装置。
  12. 　前記第１の溝部および前記第２の溝部には、さらに遮光性を有する導電膜が埋め込まれている、請求項１０に記載の光検出装置。
  13. 　前記第１の溝部および前記第２の溝部の外壁に沿ってｐ型拡散領域が形成されている、請求項１に記載の光検出装置。
  14. 　前記浮遊拡散層は、２行×２列に配置された４つの画素の交点近傍に配置され、前記４つの画素に共有されている、請求項１に記載の光検出装置。
  15. 　対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、
    　前記複数の画素毎に、前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、
    　前記半導体基板の前記第１の面の隣り合う前記複数の画素の間に設けられ、前記隣り合う複数の画素それぞれに設けられた前記複数の光電変換部において生成された前記電荷を一時的に保持する複数の浮遊拡散層と、
    　前記浮遊拡散層を共有する前記複数の画素を囲むように設けられ、前記半導体基板の前記第１の面と前記第２の面との間を貫通すると共に、内壁に第１のピニング膜が形成された第１の溝部と、
    　少なくとも前記複数の浮遊拡散層の上方に設けられ、前記半導体基板の前記第２の面から前記第１の面に向かって延伸し、前記半導体基板内に底部を有すると共に、内壁に前記第１のピニング膜よりもピニングが弱い第２のピニング膜が形成された第２の溝部と
    　を備えた光検出装置。
  16. 　前記第１の溝部は、前記浮遊拡散層を共有する前記複数の画素の外周から前記浮遊拡散層を共有する隣り合う前記複数の画素の間を延在し、前記複数の浮遊拡散層の上方に設けられた前記第２の溝部に接している、請求項１５に記載の光検出装置。
  17. 　対向する第１の面および第２の面を有し、複数の画素が行列状に配置された半導体基板と、
    　前記複数の画素毎に、前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の光電変換部と、
    　隣り合う前記複数の画素の間に設けられ、前記半導体基板の前記第２の面から前記第１の面に向かって延伸し、前記半導体基板内に底部を有する第１の分離部と、
    　前記第１の分離部の底部と前記第１の面との間に設けられた、前記第１の面側よりも前記第１の分離部の底部側がより幅広となる第２の分離部と
    　を備えた光検出装置。
  18. 　前記第１の分離部の底部側の前記第２の分離部の幅は、前記第１の分離部の幅よりも幅広となっている、請求項１７に記載の光検出装置。
  19. 　前記第２の分離部はＴ字形状を有する、請求項１７に記載の光検出装置。
  20. 　前記第２の分離部の内部に空隙を有する、請求項１７に記載の光検出装置。
     
     
PCT/JP2023/024506 2022-07-14 2023-06-30 光検出装置 Ceased WO2024014326A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP23839498.5A EP4557372A4 (en) 2022-07-14 2023-06-30 Light detection apparatus
KR1020257003564A KR20250034970A (ko) 2022-07-14 2023-06-30 광 검출 장치
CN202380041987.9A CN119325752A (zh) 2022-07-14 2023-06-30 光检测器
JP2024533643A JPWO2024014326A1 (ja) 2022-07-14 2023-06-30

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-112817 2022-07-14
JP2022112817 2022-07-14

Publications (1)

Publication Number Publication Date
WO2024014326A1 true WO2024014326A1 (ja) 2024-01-18

Family

ID=89536593

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/024506 Ceased WO2024014326A1 (ja) 2022-07-14 2023-06-30 光検出装置

Country Status (6)

Country Link
EP (1) EP4557372A4 (ja)
JP (1) JPWO2024014326A1 (ja)
KR (1) KR20250034970A (ja)
CN (1) CN119325752A (ja)
TW (1) TW202422862A (ja)
WO (1) WO2024014326A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118943155A (zh) * 2024-10-14 2024-11-12 武汉楚兴技术有限公司 一种图像传感器及其制造方法
TWI893741B (zh) * 2024-02-12 2025-08-11 台灣積體電路製造股份有限公司 畫素陣列及整合裝置及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112817A (ja) 1997-06-12 1999-01-06 Canon Inc 液晶素子の製造方法及び微粒子散布装置
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014116472A (ja) * 2012-12-10 2014-06-26 Canon Inc 固体撮像装置およびその製造方法
US20150372031A1 (en) * 2014-06-23 2015-12-24 Junho YOON Image sensor and method of fabricating the same
JP2016187007A (ja) * 2015-03-27 2016-10-27 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
WO2017130723A1 (ja) * 2016-01-27 2017-08-03 ソニー株式会社 固体撮像素子および電子機器
JP2019145544A (ja) 2018-02-16 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子
WO2021100675A1 (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise
KR102721028B1 (ko) * 2019-11-08 2024-10-25 삼성전자주식회사 이미지 센서
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH112817A (ja) 1997-06-12 1999-01-06 Canon Inc 液晶素子の製造方法及び微粒子散布装置
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014116472A (ja) * 2012-12-10 2014-06-26 Canon Inc 固体撮像装置およびその製造方法
US20150372031A1 (en) * 2014-06-23 2015-12-24 Junho YOON Image sensor and method of fabricating the same
JP2016187007A (ja) * 2015-03-27 2016-10-27 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
WO2017130723A1 (ja) * 2016-01-27 2017-08-03 ソニー株式会社 固体撮像素子および電子機器
JP2019145544A (ja) 2018-02-16 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子
WO2021100675A1 (ja) * 2019-11-18 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4557372A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI893741B (zh) * 2024-02-12 2025-08-11 台灣積體電路製造股份有限公司 畫素陣列及整合裝置及其形成方法
CN118943155A (zh) * 2024-10-14 2024-11-12 武汉楚兴技术有限公司 一种图像传感器及其制造方法

Also Published As

Publication number Publication date
KR20250034970A (ko) 2025-03-11
EP4557372A1 (en) 2025-05-21
TW202422862A (zh) 2024-06-01
JPWO2024014326A1 (ja) 2024-01-18
EP4557372A4 (en) 2025-11-19
CN119325752A (zh) 2025-01-17

Similar Documents

Publication Publication Date Title
JP7753091B2 (ja) 固体撮像装置および電子機器
KR102788586B1 (ko) 고체 촬상 소자 및 전자 기기
WO2019159711A1 (ja) 撮像素子
WO2019220945A1 (ja) 撮像素子、電子機器
US11769774B2 (en) Solid-state imaging device and electronic device
US20240429254A1 (en) Imaging device
US20240379709A1 (en) Light detection device, method of manufacturing light detection device, and electronic equipment
JP2024174999A (ja) 撮像装置
US20240204014A1 (en) Imaging device
WO2024014326A1 (ja) 光検出装置
WO2022270039A1 (ja) 固体撮像装置
WO2023017640A1 (ja) 撮像装置及び電子機器
JP7635141B2 (ja) 半導体装置、固体撮像装置及び電子機器
US20240413179A1 (en) Imaging device
WO2019239754A1 (ja) 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
US12034019B2 (en) Light receiving element, solid-state imaging device, and electronic device
WO2019181466A1 (ja) 撮像素子、電子機器
WO2023234069A1 (ja) 撮像装置および電子機器
WO2023210238A1 (ja) 光検出装置及び電子機器
JP7275125B2 (ja) 撮像素子、電子機器
WO2024142627A1 (en) Photodetector and electronic apparatus
US12543398B2 (en) Imaging device
WO2025084064A1 (ja) 光検出装置
WO2025182302A1 (ja) 光検出装置および電子機器
WO2024057805A1 (ja) 撮像素子および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23839498

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024533643

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202380041987.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 202517000746

Country of ref document: IN

WWP Wipo information: published in national office

Ref document number: 202380041987.9

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20257003564

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020257003564

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2023839498

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2023839498

Country of ref document: EP

Effective date: 20250214

WWP Wipo information: published in national office

Ref document number: 202517000746

Country of ref document: IN

WWP Wipo information: published in national office

Ref document number: 1020257003564

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2023839498

Country of ref document: EP