[go: up one dir, main page]

WO2024042946A1 - 光検出素子 - Google Patents

光検出素子 Download PDF

Info

Publication number
WO2024042946A1
WO2024042946A1 PCT/JP2023/026854 JP2023026854W WO2024042946A1 WO 2024042946 A1 WO2024042946 A1 WO 2024042946A1 JP 2023026854 W JP2023026854 W JP 2023026854W WO 2024042946 A1 WO2024042946 A1 WO 2024042946A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
node
conversion
voltage
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/026854
Other languages
English (en)
French (fr)
Inventor
徹 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2024042946A1 publication Critical patent/WO2024042946A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors

Definitions

  • Embodiments according to the present disclosure relate to a photodetection element.
  • a voltage signal is generated according to the illuminance of the subject according to the circuit response characteristics of the pixels.
  • the present disclosure provides a photodetector element whose response characteristics can be switched.
  • a photodiode that photoelectrically converts incident light to generate a photocurrent; a first conversion transistor that converts the photocurrent into a voltage signal and outputs it from the gate; a current source transistor that supplies a predetermined constant current to an output signal line connected to the gate of the first conversion transistor; a voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the output signal line to the source of the first conversion transistor; one or more second conversion transistors connected in parallel with the first conversion transistor and capable of converting the photocurrent into the voltage signal and outputting it from the gate; By switching the electrical connection state of the second conversion transistor, the second conversion transistor is connected in parallel with the first conversion transistor and converts the photocurrent into the voltage signal and outputs it from the gate. a connection switching section that switches the number of parallel outputs, which is the number of parallel outputs; A photodetecting element is provided.
  • the connection switching unit may switch the number of parallel outputs according to information regarding the subject or the state of the surroundings of the subject.
  • connection switching unit may switch the number of parallel outputs depending on the illuminance of the subject or the surroundings of the subject.
  • connection switching section may switch the number of parallel outputs according to the voltage signal.
  • connection switching unit may switch the number of parallel outputs depending on the number of detected events.
  • the second conversion transistor is connected between a first node and a second node,
  • the first node is a node between the photodiode and the first conversion transistor
  • the second node is a node between the first reference voltage node and the first conversion transistor
  • the connection switching section may include a first switching transistor connected between the first node and the second conversion transistor or between the second node and the second conversion transistor.
  • the connection switching unit has a voltage node that can change the voltage, the second conversion transistor is connected between the voltage node and the first node,
  • the first node may be a node between the photodiode and the first conversion transistor.
  • connection switching section may include a second switching transistor connected between the gate of the second conversion transistor and the output signal line.
  • connection switching unit further includes a third switching transistor connected between the third node and the second reference voltage node,
  • the third node may be a node between the gate of the second conversion transistor and the second switching transistor.
  • connection switching section may further include an inverter connected between the gate of the second switching transistor and the gate of the third switching transistor.
  • the first conversion transistor and the second conversion transistor may be arranged adjacent to each other.
  • the second conversion transistor and the connection switching section may be provided in some pixels.
  • the second conversion transistor and the connection switching section may be provided in all pixels.
  • FIG. 1 is a block diagram illustrating an example of a system configuration of an imaging system to which the technology according to the present disclosure is applied.
  • FIG. 1 is a block diagram illustrating an example of the configuration of an imaging device according to a first configuration example of the present disclosure.
  • FIG. 2 is a block diagram showing an example of the configuration of a pixel array section.
  • FIG. 2 is a circuit diagram showing an example of a circuit configuration of a pixel.
  • FIG. 2 is a block diagram showing a first configuration example of an address event detection section.
  • FIG. 3 is a circuit diagram showing an example of the configuration of a current-voltage converter in the address event detector.
  • FIG. 2 is a circuit diagram showing an example of the configuration of a subtracter and a quantizer in an address event detection section.
  • FIG. 3 is a block diagram showing a second configuration example of an address event detection section.
  • FIG. 2 is a block diagram illustrating an example of the configuration of an imaging device according to a second configuration example of the present disclosure.
  • FIG. 2 is an exploded perspective view schematically showing a stacked chip structure of the imaging device.
  • FIG. 2 is a block diagram illustrating an example of a configuration of a column processing section of an imaging device according to a first configuration example.
  • FIG. 2 is a circuit diagram showing an example of a pixel configuration according to the first embodiment.
  • FIG. 2 is a layout diagram showing an example of a pixel configuration according to the first embodiment.
  • FIG. 3 is a diagram showing an example of response characteristics of a pixel according to the first embodiment.
  • FIG. 1 is a block diagram illustrating an example of the configuration of an imaging device according to a second configuration example of the present disclosure.
  • FIG. 2 is an exploded perspective view schematically showing a stacked chip structure of the imaging device.
  • FIG. 2
  • FIG. 3 is a circuit diagram showing an example of a pixel configuration according to a comparative example.
  • FIG. 7 is a diagram illustrating an example of response characteristics of a pixel according to a comparative example.
  • FIG. 7 is a circuit diagram showing an example of a pixel configuration according to a second embodiment.
  • FIG. 7 is a circuit diagram showing an example of a pixel configuration according to a third embodiment.
  • FIG. 7 is a circuit diagram showing an example of a pixel configuration according to a fourth embodiment.
  • FIG. 7 is a circuit diagram showing an example of a pixel configuration according to a fifth embodiment.
  • FIG. 7 is a circuit diagram showing an example of a pixel configuration according to a sixth embodiment.
  • FIG. 7 is a diagram illustrating an example of response characteristics of a pixel according to a comparative example.
  • FIG. 7 is a circuit diagram showing an example of a pixel configuration according to a second embodiment.
  • FIG. 7 is a circuit diagram showing an example of
  • FIG. 7 is a circuit diagram showing an example of a pixel configuration according to a seventh embodiment.
  • FIG. 7 is a diagram showing an example of response characteristics of a pixel according to an eighth embodiment.
  • 1 is a schematic diagram showing an example of the overall configuration of an electronic device.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of installation positions of an outside-vehicle information detection section and an imaging section.
  • the photodetector may include components and functions that are not shown or explained. The following description does not exclude components or features not shown or described.
  • FIG. 1 is a block diagram illustrating an example of the system configuration of an imaging system to which the technology according to the present disclosure is applied.
  • an imaging system 10 to which the technology according to the present disclosure is applied includes an imaging lens 11, an imaging device 20, a recording section 12, and a control section 13.
  • This imaging system 10 is an example of an electronic device according to the present disclosure, and examples of the electronic device include a camera system mounted on an industrial robot, a vehicle-mounted camera system, and the like.
  • the imaging lens 11 takes in incident light from a subject and forms an image on the imaging surface of the imaging device 20.
  • the imaging device 20 photoelectrically converts incident light taken in by the imaging lens 11 on a pixel-by-pixel basis to obtain imaging data.
  • an imaging device (photodetection element) of the present disclosure which will be described later, is used.
  • the imaging device 20 performs predetermined signal processing such as image recognition processing on the captured image data, and outputs the processing results and an address event detection signal (hereinafter simply referred to as "detection signal") to be described later. data indicating that there is) is output to the recording unit 12. A method of generating the address event detection signal will be described later.
  • the recording unit 12 stores data supplied from the imaging device 20 via the signal line 14.
  • the control unit 13 is configured by, for example, a microcomputer, and controls the imaging operation in the imaging device 20.
  • FIG. 2 is a block diagram illustrating an example of the configuration of an imaging device according to a first configuration example, which is used as the imaging device 20 in the imaging system 10 to which the technology according to the present disclosure is applied.
  • the imaging device 20 is an asynchronous imaging device called EVS, which includes a pixel array section 21, a driving section 22, an arbiter section (arbitration section ) 23, a column processing section 24, and a signal processing section 25.
  • EVS asynchronous imaging device
  • a plurality of pixels 30 are two-dimensionally arranged in a matrix (array) in the pixel array section 21.
  • Vertical signal lines VSL which will be described later, are wired for each pixel column in this matrix-like pixel arrangement.
  • Each of the plurality of pixels 30 generates an analog signal of a voltage according to the photocurrent as a pixel signal. Furthermore, each of the plurality of pixels 30 detects the presence or absence of an address event based on whether the amount of change in photocurrent exceeds a predetermined threshold. Then, when an address event occurs, the pixel 30 outputs a request to the arbiter unit 23.
  • the driving unit 22 drives each of the plurality of pixels 30 and outputs the pixel signal generated by each pixel 30 to the column processing unit 24.
  • the arbiter unit 23 arbitrates requests from each of the plurality of pixels 30 and transmits a response to the pixel 30 based on the arbitration result.
  • the pixel 30 that has received the response from the arbiter section 23 supplies a detection signal (address event detection signal) indicating the detection result to the drive section 22 and the signal processing section 25 .
  • a detection signal address event detection signal
  • the column processing section 24 is composed of, for example, an analog-to-digital converter, and performs processing for converting analog pixel signals output from the pixels 30 of that column into digital signals for each pixel column of the pixel array section 21.
  • the column processing section 24 then supplies the digital signal after analog-to-digital conversion to the signal processing section 25.
  • the signal processing unit 25 performs predetermined signal processing such as CDS (Correlated Double Sampling) processing and image recognition processing on the digital signal supplied from the column processing unit 24. Then, the signal processing section 25 supplies data indicating the processing result and the detection signal supplied from the arbiter section 23 to the recording section 12 (see FIG. 1) via the signal line 14.
  • predetermined signal processing such as CDS (Correlated Double Sampling) processing and image recognition processing
  • FIG. 3 is a block diagram showing an example of the configuration of the pixel array section 21. As shown in FIG.
  • each of the plurality of pixels 30 has a light receiving section 31, a pixel signal generating section 32, and an address event detecting section 33. ing.
  • the light receiving section 31 photoelectrically converts incident light to generate a photocurrent. Then, the light receiving section 31 supplies the photocurrent generated by photoelectric conversion to either the pixel signal generating section 32 or the address event detecting section 33 under the control of the driving section 22 (see FIG. 2).
  • the pixel signal generating section 32 generates a voltage signal corresponding to the photocurrent supplied from the light receiving section 31 as a pixel signal SIG, and sends the generated pixel signal SIG to the column processing section 24 (see FIG. (see 2).
  • the address event detection unit 33 detects the presence or absence of an address event based on whether the amount of change in photocurrent from each of the light receiving units 31 exceeds a predetermined threshold.
  • the address event includes, for example, an on event indicating that the amount of change in photocurrent exceeds an upper threshold, and an off event indicating that the amount of change falls below a lower threshold.
  • the address event detection signal includes, for example, one bit indicating the detection result of an on event and one bit indicating the detection result of an off event. Note that the address event detection section 33 may be configured to detect only on events.
  • the address event detection section 33 When an address event occurs, the address event detection section 33 supplies a request to the arbiter section 23 (see FIG. 2) requesting transmission of an address event detection signal. Then, upon receiving a response to the request from the arbiter section 23, the address event detection section 33 supplies an address event detection signal to the drive section 22 and the signal processing section 25.
  • FIG. 4 is a circuit diagram showing an example of the circuit configuration of the pixel 30.
  • each of the plurality of pixels 30 has a light receiving section 31, a pixel signal generating section 32, and an address event detecting section 33.
  • the light receiving section 31 includes a light receiving element (photoelectric conversion element) 311, a transfer transistor 312, and an OFG (Over Flow Gate) transistor 313.
  • a light receiving element photoelectric conversion element
  • a transfer transistor 312 As the transfer transistor 312 and the OFG transistor 313, for example, an N-type MOS (Metal Oxide Semiconductor) transistor is used. Transfer transistor 312 and OFG transistor 313 are connected in series with each other.
  • the light receiving element 311 is connected between the common connection node N1 of the transfer transistor 312 and the OFG transistor 313 and the ground, and photoelectrically converts the incident light to generate an amount of charge corresponding to the amount of the incident light. .
  • a transfer signal TRG is supplied to the gate electrode of the transfer transistor 312 from the drive section 22 shown in FIG.
  • the transfer transistor 312 supplies the charge photoelectrically converted by the light receiving element 311 to the pixel signal generation section 32 in response to the transfer signal TRG.
  • a control signal OFG is supplied from the drive section 22 to the gate electrode of the OFG transistor 313.
  • the OFG transistor 313 supplies the electrical signal generated by the light receiving element 311 to the address event detection section 33 in response to the control signal OFG.
  • the electrical signal supplied to the address event detection section 33 is a photocurrent made of electric charges.
  • the pixel signal generation section 32 has a configuration including a reset transistor 321, an amplification transistor 322, a selection transistor 323, and a floating diffusion layer 324.
  • a reset transistor 321, an amplification transistor 322, a selection transistor 323, and a floating diffusion layer 324 As the reset transistor 321, the amplification transistor 322, and the selection transistor 323, for example, N-type MOS transistors are used.
  • the pixel signal generation unit 32 is supplied with charge photoelectrically converted by the light receiving element 311 from the light receiving unit 31 by the transfer transistor 312. Charges supplied from the light receiving section 31 are accumulated in the floating diffusion layer 324.
  • the floating diffusion layer 324 generates a voltage signal whose voltage value corresponds to the amount of accumulated charge. That is, the floating diffusion layer 324 converts charge into voltage.
  • the reset transistor 321 is connected between the power supply line of the power supply voltage VDD and the floating diffusion layer 324.
  • a reset signal RST is supplied from the drive unit 22 to the gate electrode of the reset transistor 321 .
  • the reset transistor 321 initializes (resets) the amount of charge in the floating diffusion layer 324 in response to the reset signal RST.
  • the amplification transistor 322 is connected in series with the selection transistor 323 between the power supply line of the power supply voltage VDD and the vertical signal line VSL.
  • the amplification transistor 322 amplifies the voltage signal subjected to charge-voltage conversion in the floating diffusion layer 324.
  • a selection signal SEL is supplied from the driving section 22 to the gate electrode of the selection transistor 323.
  • the selection transistor 323 outputs the voltage signal amplified by the amplification transistor 322 as a pixel signal SIG to the column processing unit 24 (see FIG. 2) via the vertical signal line VSL.
  • the OFG transistor 313 is driven to supply a photocurrent to the address event detection section 33.
  • the driving section 22 When an address event is detected in a certain pixel 30, the driving section 22 turns off the OFG transistor 313 of that pixel 30 and stops supplying photocurrent to the address event detection section 33. Next, the driving unit 22 drives the transfer transistor 312 by supplying the transfer signal TRG to the transfer transistor 312, thereby transferring the charge photoelectrically converted by the light receiving element 311 to the floating diffusion layer 324.
  • the imaging device 20 having the pixel array unit 21 in which the pixels 30 having the above configuration are two-dimensionally arranged outputs only the pixel signal of the pixel 30 in which an address event has been detected to the column processing unit 24.
  • the power consumption of the imaging device 20 and the amount of image processing can be reduced compared to the case where pixel signals of all pixels are output regardless of the presence or absence of an address event.
  • the configuration of the pixel 30 illustrated here is one example, and the configuration is not limited to this example.
  • a pixel configuration that does not include the pixel signal generation section 32 may be used.
  • the OFG transistor 313 may be omitted in the light receiving section 31, and the transfer transistor 312 may have the function of the OFG transistor 313.
  • FIG. 5 is a block diagram showing a first configuration example of the address event detection section 33.
  • the address event detection section 33 according to this configuration example has a current-voltage conversion section 331, a buffer 332, a subtracter 333, a quantizer 334, and a transfer section 335.
  • the current-voltage conversion unit 331 converts the photocurrent from the light receiving unit 31 of the pixel 30 into a logarithmic voltage signal.
  • the current-voltage converter 331 supplies the converted voltage signal to the buffer 332.
  • the buffer 332 buffers the voltage signal supplied from the current-voltage converter 331 and supplies it to the subtracter 333 .
  • a row drive signal is supplied to the subtracter 333 from the drive unit 22.
  • Subtractor 333 reduces the level of the voltage signal supplied from buffer 332 according to the row drive signal.
  • the subtracter 333 then supplies the level-reduced voltage signal to the quantizer 334.
  • the quantizer 334 quantizes the voltage signal supplied from the subtracter 333 into a digital signal and outputs it to the transfer unit 335 as an address event detection signal.
  • the transfer unit 335 transfers the address event detection signal supplied from the quantizer 334 to the arbiter unit 23 and the like.
  • the transfer unit 335 supplies the arbiter unit 23 with a request for transmitting an address event detection signal when an address event is detected.
  • the transfer unit 335 receives a response to the request from the arbiter unit 23, it supplies an address event detection signal to the drive unit 22 and the signal processing unit 25.
  • FIG. 6 is a circuit diagram showing an example of the configuration of the current-voltage conversion section 331 in the address event detection section 33.
  • the current-voltage converter 331 according to this example has a circuit configuration including an N-type transistor 3311, a P-type transistor 3312, and an N-type transistor 3313.
  • MOS transistors are used as these transistors 3311 to 3313.
  • the N-type transistor 3311 is connected between the power supply line of the power supply voltage VDD and the signal input line 3314.
  • P-type transistor 3312 and N-type transistor 3313 are connected in series between the power supply line of power supply voltage VDD and the ground.
  • the common connection node N2 of the P-type transistor 3312 and the N-type transistor 3313 is connected to the gate electrode of the N-type transistor 3311 and the input terminal of the buffer 332 shown in FIG.
  • a predetermined bias voltage Vbias is applied to the gate electrode of the P-type transistor 3312.
  • the P-type transistor 3312 supplies a constant current to the N-type transistor 3313.
  • a photocurrent is input from the light receiving section 31 to the gate electrode of the N-type transistor 3313 through a signal input line 3314.
  • the drain electrodes of the N-type transistor 3311 and the N-type transistor 3313 are connected to the power supply side, and such a circuit is called a source follower. These two source followers connected in a loop convert the photocurrent from the light receiving section 31 into a logarithmic voltage signal.
  • FIG. 7 is a circuit diagram showing an example of the configuration of the subtracter 333 and the quantizer 334 in the address event detection section 33.
  • the subtracter 333 has a configuration including a capacitive element 3331, an inverter circuit 3332, a capacitive element 3333, and a switch element 3334.
  • Capacitive element 3333 is connected in parallel to inverter circuit 3332.
  • Switch element 3334 is connected between both ends of capacitive element 3333.
  • a row drive signal is supplied from the drive section 22 to the switch element 3334 as its opening/closing control signal.
  • the switch element 3334 opens and closes a path connecting both ends of the capacitive element 3333 in accordance with the row drive signal.
  • the inverter circuit 3332 inverts the polarity of the voltage signal input via the capacitive element 3331.
  • the charge Q2 accumulated in the capacitive element 3333 is expressed by the following equation (3), where the capacitance value of the capacitive element 3333 is C2, and the output voltage is Vout.
  • Q2 -C2 ⁇ Vout...(3)
  • Equation (5) represents the subtraction operation of the voltage signal, and the gain of the subtraction result is C1/C2. Since it is usually desired to maximize the gain, it is preferable to design C1 large and C2 small. On the other hand, if C2 is too small, kTC noise may increase and noise characteristics may deteriorate, so the reduction in the capacity of C2 is limited to a range where noise can be tolerated. Furthermore, since the address event detection unit 33 including the subtracter 333 is mounted for each pixel 30, the capacitor 3331 and the capacitor 3333 have area limitations. Taking these into consideration, the capacitance values C1 and C2 of the capacitive elements 3331 and 3333 are determined.
  • the quantizer 334 has a comparator 3341.
  • the comparator 3341 has the output signal of the inverter circuit 3332, ie, the voltage signal from the subtracter 430, as a non-inverting (+) input, and a predetermined threshold voltage Vth as an inverting (-) input. Then, the comparator 3341 compares the voltage signal from the subtracter 430 with a predetermined threshold voltage Vth, and outputs a signal indicating the comparison result to the transfer unit 335 as an address event detection signal.
  • FIG. 8 is a block diagram showing a second configuration example of the address event detection section 33.
  • the address event detection unit 33 includes a current-voltage conversion unit 331, a buffer 332, a subtracter 333, a quantizer 334, and a transfer unit 335, as well as a storage unit 336 and a transfer unit 335.
  • the configuration includes a control section 337.
  • the storage unit 336 is provided between the quantizer 334 and the transfer unit 335, and stores the output of the quantizer 334, that is, the comparison result of the comparator 3341, based on the sample signal supplied from the control unit 337. accumulate.
  • the storage unit 336 may be a sampling circuit such as a switch, plastic, or capacitor, or may be a digital memory circuit such as a latch or a flip-flop.
  • the control unit 337 supplies a predetermined threshold voltage Vth to the inverting (-) input terminal of the comparator 3341.
  • the threshold voltage Vth supplied from the control unit 337 to the comparator 3341 may have different voltage values on a time-division basis.
  • the control unit 337 controls the threshold voltage Vth1 corresponding to an on event indicating that the amount of change in photocurrent exceeds an upper threshold, and an off event indicating that the amount of change falls below a lower threshold.
  • one comparator 3341 can detect multiple types of address events.
  • the storage unit 336 stores a comparator using the threshold voltage Vth1 corresponding to the on-event during a period when the threshold voltage Vth2 corresponding to the off-event is supplied from the control unit 337 to the inverting (-) input terminal of the comparator 3341. 3341 comparison results may be accumulated.
  • the storage unit 336 may be located inside the pixel 30 or may be located outside the pixel 30. Further, the storage unit 336 is not an essential component of the address event detection unit 33. That is, the storage unit 336 may not be provided.
  • Imaging device is an asynchronous imaging device that reads events using an asynchronous readout method.
  • the event readout method is not limited to an asynchronous readout method, but may be a synchronous readout method.
  • the imaging device to which the synchronous readout method is applied is a scanning imaging device, which is the same as a normal imaging device that captures images at a predetermined frame rate.
  • FIG. 9 is a block diagram illustrating an example of the configuration of an imaging device according to a second configuration example, that is, a scan-type imaging device, which is used as the imaging device 20 in the imaging system 10 to which the technology according to the present disclosure is applied. .
  • an imaging device 20 includes a pixel array section 21, a driving section 22, a signal processing section 25, a readout area selection section 27, and a signal generation section. 28.
  • the pixel array section 21 includes a plurality of pixels 30.
  • the plurality of pixels 30 output output signals in response to a selection signal from the readout area selection section 27.
  • Each of the plurality of pixels 30 may be configured to include a quantizer within the pixel, as shown in FIG. 7, for example.
  • the plurality of pixels 30 output output signals corresponding to the amount of change in light intensity.
  • the plurality of pixels 30 may be two-dimensionally arranged in a matrix, as shown in FIG.
  • the driving unit 22 drives each of the plurality of pixels 30 and outputs the pixel signal generated by each pixel 30 to the signal processing unit 25.
  • the driving section 22 and the signal processing section 25 are circuit sections for acquiring gradation information. Therefore, when acquiring only event information, the driving section 22 and the signal processing section 25 may be omitted.
  • the readout area selection section 27 selects a part of the plurality of pixels 30 included in the pixel array section 21. For example, the readout area selection unit 27 selects one or more of the rows included in the two-dimensional matrix structure corresponding to the pixel array unit 21. The readout area selection unit 27 sequentially selects one or more rows according to a preset cycle. Further, the readout area selection unit 27 may determine the selection area in response to a request from each pixel 30 of the pixel array unit 21.
  • the signal generation unit 28 Based on the output signal of the pixel selected by the readout area selection unit 27, the signal generation unit 28 generates an event signal corresponding to the active pixel that detected an event among the selected pixels.
  • An event is an event in which the intensity of light changes.
  • An active pixel is a pixel in which the amount of change in light intensity corresponding to the output signal exceeds or falls below a preset threshold.
  • the signal generation unit 28 compares the output signal of a pixel with a reference signal, detects an active pixel that outputs an output signal when it is larger or smaller than the reference signal, and generates an event signal corresponding to the active pixel. .
  • the signal generation section 28 can be configured to include, for example, a column selection circuit that arbitrates signals that enter the signal generation section 28. Furthermore, the signal generation unit 28 may be configured to output not only information on active pixels that have detected an event, but also information on inactive pixels that have not detected an event.
  • the signal generation unit 28 outputs address information and time stamp information (for example, (X, Y, T)) of the active pixel that detected the event through the output line 15.
  • address information and time stamp information for example, (X, Y, T)
  • the data output from the signal generation unit 28 may be not only address information and time stamp information, but also frame format information (for example, (0, 0, 1, 0, ...)). .
  • FIG. 10 is an exploded perspective view schematically showing the stacked chip structure of the imaging device 20. As shown in FIG.
  • a stacked chip structure is a structure in which at least two chips, a first chip, a light receiving chip 201, and a second chip, a detection chip 202, are stacked. It becomes.
  • each of the light receiving elements 311 is arranged on the light receiving chip 201, and all the elements other than the light receiving element 311 and the elements of other circuit parts of the pixel 30 are arranged on the detection chip. 202.
  • the light-receiving chip 201 and the detection chip 202 are electrically connected via a connection portion such as a via (VIA), a Cu--Cu junction, or a bump.
  • the light receiving element 311 is arranged on the light receiving chip 201, and elements other than the light receiving element 311 and elements of other circuit parts of the pixel 30 are arranged on the detection chip 202. It is not limited to.
  • each element of the light receiving section 31 is arranged on the light receiving chip 201, and elements other than the light receiving section 31 and elements of other circuit parts of the pixel 30 are arranged on the detection chip 202. It can be configured to do this.
  • each element of the light receiving section 31, the reset transistor 321, and the floating diffusion layer 324 of the pixel signal generating section 32 may be arranged in the light receiving chip 201, and the other elements may be arranged in the detection chip 202.
  • a part of the elements constituting the address event detection section 33 can be arranged in the light receiving chip 201 together with each element of the light receiving section 31.
  • FIG. 11 is a block diagram illustrating an example of the configuration of the column processing section 24 of the imaging device 20 according to the first configuration example.
  • the column processing section 24 according to this example has a configuration including a plurality of analog-to-digital converters (ADCs) 241 arranged for each pixel column of the pixel array section 21.
  • ADCs analog-to-digital converters
  • the analog-to-digital converters 241 are arranged in a one-to-one correspondence with the pixel columns of the pixel array section 21 , the configuration is not limited to this example.
  • the analog-to-digital converter 241 may be arranged in units of a plurality of pixel columns, and the analog-to-digital converter 241 may be used in a time-sharing manner among the plurality of pixel columns.
  • the analog-to-digital converter 241 converts the analog pixel signal SIG supplied via the vertical signal line VSL into a digital signal having a larger number of bits than the address event detection signal described above. For example, if the address event detection signal is 2 bits, the pixel signal is converted to a digital signal of 3 bits or more (16 bits, etc.). The analog-to-digital converter 241 supplies the digital signal generated by analog-to-digital conversion to the signal processing section 25.
  • FIG. 12 is a circuit diagram showing an example of the configuration of the pixel 30 according to the first embodiment.
  • FIG. 12 is a diagram showing the light receiving section 31 and the current-voltage converting section 331.
  • the current-voltage conversion section 331 includes conversion transistors AMP1 and AMP2, a P-type transistor 3312, an N-type transistor 3313, a capacitor 3316, and a connection switching section 3317.
  • the conversion transistor AMP1 shown in FIG. 12 corresponds to, for example, the N-type transistor 3311 shown in FIG. 6.
  • the conversion transistor (first conversion transistor) AMP1 converts the photocurrent into a voltage signal and outputs it from the gate.
  • the conversion transistor (second conversion transistor) AMP2 is a transistor that is connected in parallel with the conversion transistor AMP1 and is capable of converting a photocurrent into a voltage signal and outputting it from the gate.
  • the conversion transistor AMP2 is connected between a node (first node) Na and a node (second node) Nb.
  • Node Na is a node between light receiving element 311 (photodiode) and conversion transistor AMP1.
  • Node Nb is a node between reference voltage node (first reference voltage node) VDD and conversion transistor AMP1.
  • a P-type transistor (current source transistor) 3312 supplies a predetermined constant current to an output signal line 3315 connected to the gate of the conversion transistor AMP1.
  • the N-type transistor (voltage supply transistor) 3313 supplies a constant voltage corresponding to a predetermined constant current from the output signal line 3315 to the source of the conversion transistor AMP1.
  • a capacitor 3316 is connected between the signal input line 3314 and the output signal line 3315.
  • Capacitor 3316 functions as a capacitor that compensates for the phase delay of output voltage Vout. Note that the capacitor 3316 is, for example, an inter-wiring capacitance, which will be described later with reference to FIG.
  • the connection switching unit 3317 switches the electrical connection state of the conversion transistor AMP2 so as to change the response characteristic of the voltage signal to the photocurrent. More specifically, the connection switching unit 3317 is connected in parallel with the conversion transistor AMP1 by switching the electrical connection state of the conversion transistor AMP2, and converts an optical signal into a voltage signal and outputs it from the gate. The number of parallel outputs, which is the number of transistors AMP2, is switched. Thereby, the response characteristics of the pixels 30 can be switched, as will be explained later with reference to FIG.
  • connection switching unit 3317 is connected between the node Na and the conversion transistor AMP2. Further, the connection switching unit 3317 is connected in parallel with the conversion transistor AMP1 and in series with the conversion transistor AMP2.
  • the connection switching unit 3317 includes a switching transistor (first switching transistor) SW1.
  • a control signal is input to the gate of the switching transistor SW1.
  • the control signal controls on/off of the switching transistor SW1.
  • the switching transistor SW1 is, for example, an N-type transistor.
  • the light receiving chip 201 and the detecting chip 202 shown in FIG. 10 are electrically connected to each other using, for example, a wire coupling (Cu-Cu coupling) CCC.
  • the light receiving section 31, the conversion transistors AMP1 and AMP2, the N-type transistor 3313, the capacitor 3316, and the connection switching section 3317 are arranged on the light receiving chip 201.
  • the P-type transistor 3312 and a subsequent circuit subsequent to the current-voltage converter 331 are arranged in the detection chip 202.
  • FIG. 13 is a layout diagram showing an example of the configuration of the pixel 30 according to the first embodiment. Note that FIG. 13 shows the configuration of the light receiving chip 100.
  • the conversion transistor AMP1 and the conversion transistor AMP2 are arranged adjacent to each other. Thereby, the difference in characteristics between the conversion transistor AMP1 and the conversion transistor AMP2 can be suppressed.
  • the capacitor 3316 is formed, for example, between wirings arranged in parallel.
  • FIG. 14 is a diagram showing an example of the response characteristics of the pixel 30 according to the first embodiment.
  • the vertical axis of the graph in FIG. 14 indicates the output voltage Vout.
  • the horizontal axis indicates the amount of light incident on the pixel 30 (illuminance of the subject, etc.). Note that the amount of light corresponds to the photocurrent generated by the light receiving section 31.
  • FIG. 14 shows two response characteristics RC1 and RC2.
  • the response characteristic RC1 is a response characteristic when the switching transistor SW1 is in the off state.
  • the response characteristic RC2 is a response characteristic when the switching transistor SW1 is in the on state.
  • the response characteristics RC1 and RC2 both exhibit logarithmic response type characteristics.
  • the conversion transistor AMP2 When the switching transistor SW1 is in the off state, the conversion transistor AMP2 is not driven. That is, the photocurrent flows through the conversion transistor AMP1 but not through the conversion transistor AMP2.
  • the conversion transistor AMP1 converts the photocurrent into a voltage signal (output voltage Vout) and outputs it from the gate.
  • both conversion transistors AMP1 and AMP2 convert the photocurrent into a voltage signal (output voltage Vout) and output it from the gate.
  • the photocurrent also flows through the conversion transistor AMP2
  • the response characteristics of the pixel 30 change in the same way as increasing the gate width of the conversion transistor AMP1.
  • the output voltage Vout is saturated at a higher amount of light than in the response characteristic RC1.
  • the voltage of the saturated output voltage Vout is, for example, a voltage lower than the voltage VDD by the threshold voltage of the transistor 3312.
  • the output voltage Vout in the response characteristic RC1 is saturated near the light amount AL1.
  • the output voltage Vout in the response characteristic RC2 is saturated near the light amount AL2, which is larger than the light amount AL1. Therefore, the response characteristic RC2 has lower sensitivity than the response characteristic RC1, but has a wider dynamic range.
  • the control signal input to the gate of the switching transistor SW1 is, for example, an external control signal arbitrarily input by the user. For example, when the illuminance of the subject or its surrounding environment is high, the user inputs a control signal to turn on the switching transistor SW1. As a result, response characteristic RC2 with a wide dynamic range is selected. Further, for example, when the illuminance of the subject or its surroundings is low, the user inputs a control signal to turn off the switching transistor SW1. As a result, response characteristic RC1 with high sensitivity is selected.
  • connection switching unit 3317 is connected in parallel with the conversion transistor AMP1 by switching the electrical connection state of the conversion transistor AMP2, and converts an optical signal into a voltage signal.
  • the number of parallel outputs which is the number of conversion transistors AMP2 that are converted and output from the gate, is switched. Thereby, the circuit characteristics of the pixel 30 can be switched.
  • one conversion transistor AMP2 is provided.
  • a plurality of conversion transistors AMP2 may be provided.
  • the conversion transistor AMP2 and the connection switching section 3317 may be provided in all pixels 30 or in some pixels 30.
  • the connection switching unit 3317 may be driven in combination with thinning drive or ROI (Region of Interest).
  • Sensitivity can be reduced by setting some of the pixels 30 to a state with a wide dynamic range (response characteristic RC2). This makes it possible to save data and reduce power consumption, and also facilitates signal output.
  • a load may be placed on the arbiter section 23, making it difficult to drive it appropriately. By setting some of the pixels 30 to a state with a wide dynamic range (response characteristic RC2), the load on the arbiter unit 23 can be suppressed.
  • the conversion transistor AMP2 and the connection switching unit 3317 are not limited to the EVS having the logarithmic response type pixel 30, but may be provided in another imaging device having the logarithm response type pixel.
  • FIG. 15 is a circuit diagram showing an example of the configuration of a pixel 30 according to a comparative example.
  • FIG. 16 is a diagram showing an example of the response characteristics of the pixel 30 according to a comparative example.
  • the comparative example differs from the first embodiment in that the conversion transistor AMP2 and the connection switching section 3317 are not provided.
  • the response characteristic RC3 shown in FIG. 16 is substantially the same as the response characteristic RC1 shown in FIG. 14 in the first embodiment.
  • the light amount AL3 at which the output voltage Vout is approximately saturated in the response characteristic RC3 shown in FIG. 16 is approximately the same as the light amount AL1 at which the output voltage Vout is approximately saturated in the response characteristic RC1 shown in FIG.
  • a logarithmic response type response characteristic has a wider dynamic range than a linear response type response characteristic.
  • the output voltage Vout does not become higher than the voltage VDD, the output voltage Vout becomes saturated when the intensity of light exceeds a certain level, and the fluctuation of the output voltage Vout becomes small. Therefore, the stronger the amount of light, the more difficult it becomes to detect signal changes. This may lead to overlooking changes in objects with high brightness (high illuminance). Therefore, it is required to widen the dynamic range.
  • the response characteristics RC1 and RC2 of the pixels 30 are changed by the control signal.
  • one pixel 30 or sensor can have a plurality of response characteristics, and it is possible to expand the applicable detection conditions or imaging conditions.
  • the sensitivity priority mode corresponding to response characteristic RC1 and the dynamic range priority mode (saturation priority mode) corresponding to response characteristic RC2 are selectively used (optimized). be able to.
  • the control signal input method is different from the first embodiment.
  • connection switching unit 317 switches the number of parallel outputs according to information regarding the subject or the state of the subject's surroundings. That is, the control signal may be generated by feeding back parameters related to the subject. Thereby, the response characteristics of the pixels 30 can be automatically changed depending on the state of the subject.
  • connection switching unit 3317 switches the number of parallel outputs according to the voltage signals converted by the conversion transistors AMP1 and AMP2, that is, the output voltage Vout.
  • the output voltage Vout reaches the first predetermined voltage or higher in the sensitivity priority mode corresponding to the response characteristic RC1
  • the illuminance of the subject or the surroundings of the subject may be high. Therefore, a control signal is generated, and the connection switching unit 3317 switches to the dynamic range priority mode corresponding to the response characteristic RC2.
  • the output voltage Vout reaches the second predetermined voltage or less in the dynamic range priority mode corresponding to the response characteristic RC2, there is a possibility that the subject or the illuminance around the subject is low. Therefore, a control signal is generated, and the connection switching unit 3317 switches to the sensitivity priority mode corresponding to the response characteristic RC1.
  • the imaging device 20 includes, for example, a detection section that detects the output voltage Vout or a voltage based on the output voltage Vout.
  • connection switching section 3317 may change the number of parallel outputs according to the analog signal (pixel signal) of the voltage corresponding to the photocurrent.
  • the input method of the control signal may be different. Also in this case, the same effects as in the first embodiment can be obtained.
  • control signal input method is different from the first embodiment.
  • the comparator 3341 as an event detection section detects a change in the voltage signal (output voltage Vout) as an address event.
  • connection switching unit 3317 switches the number of parallel outputs according to the number of detected address events.
  • address events include on events and off events.
  • the on event is, for example, an event in which the amount of received light changes to the increasing side.
  • the off event is, for example, an event in which the amount of received light changes to a decreasing side.
  • the connection switching unit 3317 switches the number of parallel outputs when on-events are continuously detected a first predetermined number of times (for example, 10 to 20 times) or more. If ON events are detected continuously, the illuminance of the subject or the surroundings of the subject may be high. Therefore, a control signal is generated, and the connection switching unit 3317 switches to the dynamic range priority mode. On the other hand, the connection switching unit 3317 switches the number of parallel outputs when off events are detected consecutively for a second predetermined number of times (eg, 10 to 20 times) or more. If off-events are detected continuously, the illuminance of the subject or the surroundings of the subject may be low. Therefore, a control signal is generated, and the connection switching unit 3317 switches to the sensitivity priority mode.
  • a first predetermined number of times for example, 10 to 20 times
  • the connection switching unit 3317 may change the number of parallel outputs when on events are detected a third predetermined number of times or more than off events. In this case, the connection switching unit 3317 switches to the dynamic range priority mode. On the other hand, the connection switching unit 3317 may change the number of parallel outputs when off-events are detected a fourth predetermined number of times or more than on-events. In this case, the connection switching unit 3317 switches to the sensitivity priority mode.
  • control signal input method may be different. Also in this case, the same effects as in the first embodiment can be obtained.
  • control signal input method is different from the first embodiment.
  • the measurement results of the illuminance meter may be used to generate the control signal. That is, information necessary for generating the control signal may be input from outside the imaging device 20.
  • connection switching unit 3317 switches the number of parallel outputs depending on the subject or the illuminance around the subject.
  • control signal input method may be different. Also in this case, the same effects as in the first embodiment can be obtained.
  • FIG. 17 is a circuit diagram showing an example of the configuration of the pixel 30 according to the second embodiment.
  • the second embodiment differs from the first embodiment in that the arrangement of the conversion transistor AMP2 and the connection switching section 3317 is reversed.
  • the conversion transistor AMP2 is connected between the connection switching section 3317 and the node Na.
  • connection switching unit 3317 is connected between the node Nb and the conversion transistor AMP2.
  • the arrangement of the conversion transistor AMP2 and the connection switching section 3317 may be reversed. Also in this case, the same effects as in the first embodiment can be obtained.
  • FIG. 18 is a circuit diagram showing an example of the configuration of the pixel 30 according to the third embodiment.
  • the configuration of the connection switching section 3317 is different from the first embodiment.
  • the connection switching unit 3317 has a voltage node VDD2 whose voltage can be changed.
  • the voltage of the voltage node VDD2 can be changed to, for example, the ground voltage (VSS) or the voltage VDD.
  • the conversion transistor AMP2 is connected between the voltage node VDD2 and the node Na.
  • Node Na is a node between light receiving element 311 (photodiode) and conversion transistor AMP1.
  • the pixel 30 When the voltage of the voltage node VDD2 is the ground voltage, the photocurrent does not flow to the conversion transistor AMP2. In this case, similarly to the case where the switching transistor SW1 shown in FIG. 12 in the first embodiment is in the off state, the pixel 30 operates with the response characteristic RC1.
  • the photocurrent flows through both conversion transistors AMP1 and AMP2.
  • the pixel 30 operates with the response characteristic RC2.
  • the switching transistor SW1 shown in FIG. 12 is not provided. Therefore, the number of required transistors can be reduced, and the circuit area can be suppressed.
  • connection switching unit 3317 may be changed. Also in this case, the same effects as in the first embodiment can be obtained.
  • FIG. 19 is a circuit diagram showing an example of the configuration of the pixel 30 according to the fourth embodiment.
  • the fourth embodiment differs from the first embodiment in the configuration of the connection switching section 3317.
  • the connection switching section 3317 includes a switching transistor SW2.
  • the switching transistor (second switching transistor) SW2 is connected between the gate of the conversion transistor AMP2 and the output signal line 3315.
  • a control signal is input to the gate of the switching transistor SW2.
  • the control signal controls on/off of the switching transistor SW2.
  • the switching transistor SW2 is, for example, an N-type transistor.
  • the control signal input to the gate of switching transistor SW2 is approximately the same as the control signal input to the gate of switching transistor SW1 shown in FIG.
  • the gate capacitance visible from the output signal line 3315 can be made smaller than when the switching transistor SW1 shown in FIG. 12 is in the off state. Thereby, circuit response speed can be improved.
  • connection switching unit 3317 may be changed. Also in this case, the same effects as in the first embodiment can be obtained.
  • FIG. 20 is a circuit diagram showing an example of the configuration of the pixel 30 according to the fifth embodiment.
  • the configuration of the connection switching section 3317 is different from the first embodiment. Note that in the fifth embodiment, similar to the second embodiment, the arrangement of the conversion transistor AMP2 and the connection switching section 3317 (switching transistor SW1) is reversed. Note that the fifth embodiment is also a combination of the first embodiment or the second embodiment and the fourth embodiment.
  • the connection switching section 3317 includes a switching transistor SW1 and a switching transistor SW2. By providing two switching transistors SW1 and SW2, leakage characteristics can be improved. Thereby, when stopping the driving of the conversion transistor AMP2, the driving of the conversion transistor AMP2 can be stopped more reliably.
  • connection switching unit 3317 may be changed. Also in this case, the same effects as in the first embodiment can be obtained.
  • FIG. 21 is a circuit diagram showing an example of the configuration of the pixel 30 according to the sixth embodiment.
  • the configuration of the connection switching section 3317 is different from the first embodiment.
  • the connection switching unit 3317 includes switching transistors SW2 and SW3 and a reference voltage node VR.
  • Control signal 1 is input to the gate of switching transistor SW2.
  • Control signal 1 is substantially the same as the control signal input to the gate of switching transistor SW2 shown in FIG. 19 in the fourth embodiment.
  • the switching transistor (third switching transistor) SW3 is connected between the node (third node) Nc and the reference voltage node (second reference voltage node) VR.
  • Node Nc is a node between the gate of conversion transistor AMP2 and switching transistor SW2.
  • Control signal 2 is input to the gate of switching transistor SW3.
  • Control signal 2 is, for example, a signal obtained by inverting control signal 1.
  • the switching transistor SW3 is, for example, an N-type transistor.
  • the reference voltage node VR is, for example, a ground voltage.
  • connection switching unit 3317 may be changed. Also in this case, the same effects as in the first embodiment can be obtained.
  • FIG. 22 is a circuit diagram showing an example of the configuration of the pixel 30 according to the seventh embodiment.
  • the seventh embodiment differs from the sixth embodiment in the configuration of the connection switching section 3317.
  • connection switching unit 3317 further includes an inverter INV.
  • Inverter INV is connected between the gate of switching transistor SW2 and the gate of switching transistor SW3. By providing the inverter INV, the number of control signal inputs can be reduced.
  • connection switching unit 3317 may be changed. Also in this case, the same effects as in the sixth embodiment can be obtained.
  • FIG. 23 is a diagram showing an example of the response characteristics of the pixel 30 according to the eighth embodiment.
  • the eighth embodiment differs from the first embodiment in that the conversion transistors AMP1 and AMP2 have different transistor sizes.
  • the required area of the pixel 30 also increases.
  • the required area can be reduced.
  • the transistor size of the conversion transistor AMP1 is approximately half the transistor size of the conversion transistor AMP1 in the first embodiment.
  • the transistor size of the conversion transistor AMP2 is approximately half the transistor size of the conversion transistor AMP1 in the first embodiment.
  • the amount of light at which the output voltage Vout is approximately saturated changes.
  • the light amount AL2a at which the output voltage Vout is approximately saturated in the response characteristic RC2 shown in FIG. 23 is approximately the same as the light amount AL1 at which the output voltage Vout is approximately saturated in the response characteristic RC1 shown in FIG. Further, the light amount AL2a at which the output voltage Vout is approximately saturated in the response characteristic RC2 shown in FIG. 23 is approximately the same as the light amount AL3 at which the output voltage Vout is approximately saturated in the response characteristic RC3 shown in FIG. 16 in the comparative example.
  • the light amount AL1a at which the output voltage Vout is approximately saturated in the response characteristic RC2 shown in FIG. 23 is smaller than the light amount AL2a.
  • the dynamic range is narrower than in the response characteristic RC2 shown in FIG. 23, but the sensitivity is high.
  • the switchable response characteristics are increased to the side with a wide dynamic range, whereas in the eighth embodiment, the switchable response characteristics can be increased to the side with high sensitivity.
  • the conversion transistor AMP1 and the conversion transistor AMP2 may have different transistor sizes.
  • the transistor sizes of the conversion transistors AMP1 and AMP2 may be changed. Also in this case, the same effects as in the first embodiment can be obtained.
  • FIG. 24 is a block diagram showing a configuration example of a camera 2000 as an electronic device to which the present technology is applied.
  • the camera 2000 includes an optical section 2001 including a lens group, an imaging device 2002 to which the above-described imaging system 10 (hereinafter referred to as the imaging system 10, etc.) is applied, and a DSP (DSP) that is a camera signal processing circuit.
  • a Digital Signal Processor) circuit 2003 is provided.
  • the camera 2000 also includes a frame memory 2004, a display section 2005, a recording section 2006, an operation section 2007, and a power supply section 2008.
  • the DSP circuit 2003, frame memory 2004, display section 2005, recording section 2006, operation section 2007, and power supply section 2008 are interconnected via a bus line 2009.
  • the optical section 2001 takes in incident light (image light) from a subject and forms an image on the imaging surface of the imaging device 2002.
  • the imaging device 2002 converts the amount of incident light that is imaged on the imaging surface by the optical section 2001 into an electrical signal for each pixel, and outputs the electric signal as a pixel signal.
  • the display unit 2005 is composed of a panel display device such as a liquid crystal panel or an organic EL panel, and displays moving images or still images captured by the imaging device 2002.
  • a recording unit 2006 records a moving image or a still image captured by the imaging device 2002 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 2007 issues operation commands regarding various functions of the camera 2000 under operation by the user.
  • a power supply unit 2008 appropriately supplies various power supplies that serve as operating power for the DSP circuit 2003, frame memory 2004, display unit 2005, recording unit 2006, and operation unit 2007 to these supply targets.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as a car, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc. It's okay.
  • FIG. 25 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated as the functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the external information detection unit 12030 detects information external to the vehicle in which the vehicle control system 12000 is mounted.
  • an imaging section 12031 is connected to the outside-vehicle information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing such as a person, car, obstacle, sign, or text on the road surface or distance detection processing based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electrical signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 calculates control target values for the driving force generation device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, Control commands can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of autonomous driving, etc., which does not rely on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • the audio and image output unit 12052 transmits an output signal of at least one of audio and images to an output device that can visually or audibly notify information to the occupants of the vehicle or to the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 26 is a diagram showing an example of the installation position of the imaging section 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at, for example, the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield inside the vehicle.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images in front of the vehicle 12100.
  • Imaging units 12102 and 12103 provided in the side mirrors mainly capture images of the sides of the vehicle 12100.
  • An imaging unit 12104 provided in the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided above the windshield inside the vehicle is mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 26 shows an example of the imaging range of the imaging units 12101 to 12104.
  • An imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • an imaging range 12114 shows the imaging range of the imaging unit 12101 provided on the front nose.
  • the imaging range of the imaging unit 12104 provided in the rear bumper or back door is shown. For example, by overlapping the image data captured by the imaging units 12101 to 12104, an overhead image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of image sensors, or may be an image sensor having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104. By determining the following, it is possible to extract, in particular, the closest three-dimensional object on the path of vehicle 12100, which is traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as vehicle 12100, as the preceding vehicle. can. Furthermore, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 transfers three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, regular vehicles, large vehicles, pedestrians, and utility poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceed
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether the pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition involves, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and a pattern matching process is performed on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not.
  • the audio image output unit 12052 creates a rectangular outline for emphasis on the recognized pedestrian.
  • the display unit 12062 is controlled to display the .
  • the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to, for example, the imaging units 12031, 12101, 12102, 12103, 12104, 12105, etc. among the configurations described above.
  • the imaging system 10 of FIG. 1 can be applied to these imaging units.
  • the present technology can have the following configuration. (1) a photodiode that photoelectrically converts incident light to generate a photocurrent; a first conversion transistor that converts the photocurrent into a voltage signal and outputs it from the gate; a current source transistor that supplies a predetermined constant current to an output signal line connected to the gate of the first conversion transistor; a voltage supply transistor that supplies a constant voltage corresponding to the predetermined constant current from the output signal line to the source of the first conversion transistor; one or more second conversion transistors connected in parallel with the first conversion transistor and capable of converting the photocurrent into the voltage signal and outputting it from the gate; By switching the electrical connection state of the second conversion transistor, the second conversion transistor is connected in parallel with the first conversion transistor and converts the photocurrent into the voltage signal and outputs it from the gate.
  • a photodetecting element comprising: (2) The photodetection element according to (1), wherein the connection switching unit switches the number of parallel outputs according to information regarding the state of the subject or the surroundings of the subject. (3) The photodetection element according to (2), wherein the connection switching unit switches the number of parallel outputs depending on the illuminance of the subject or the surroundings of the subject. (4) The photodetection element according to (1), wherein the connection switching section switches the number of parallel outputs according to the voltage signal.
  • connection switching unit switches the number of parallel outputs according to the number of the detected events.
  • the second conversion transistor is connected between a first node and a second node, The first node is a node between the photodiode and the first conversion transistor, The second node is a node between the first reference voltage node and the first conversion transistor, (1) wherein the connection switching unit includes a first switching transistor connected between the first node and the second conversion transistor or between the second node and the second conversion transistor; The photodetecting element according to any one of (5).
  • the connection switching unit has a voltage node that can change the voltage, the second conversion transistor is connected between the voltage node and the first node, The photodetecting element according to any one of (1) to (5), wherein the first node is a node between the photodiode and the first conversion transistor.
  • the light source according to any one of (1) to (5), wherein the connection switching section includes a second switching transistor connected between the gate of the second conversion transistor and the output signal line. detection element.
  • the connection switching unit further includes a third switching transistor connected between the third node and the second reference voltage node, The photodetecting element according to (8), wherein the third node is a node between the gate of the second conversion transistor and the second switching transistor.
  • connection switching section further includes an inverter connected between the gate of the second switching transistor and the gate of the third switching transistor.
  • first conversion transistor and the second conversion transistor are arranged adjacent to each other.
  • second conversion transistor and the connection switching section are provided in some pixels.
  • second conversion transistor and the connection switching section are provided in all pixels.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

［課題］応答特性を切り替える。 ［解決手段］光検出素子は、入射光を光電変換して光電流を生成するフォトダイオードと、光電流を電圧信号に変換してゲートから出力する第１変換トランジスタと、所定の定電流を前記第１変換トランジスタのゲートに接続された出力信号線に供給する電流源トランジスタと、前記出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する電圧供給トランジスタと、前記第１変換トランジスタと並列に接続され、かつ、前記光電流を前記電圧信号に変換してゲートから出力することが可能である、１つ以上の第２変換トランジスタと、前記第２変換トランジスタの電気的な接続状態を切り替えることにより、前記第１変換トランジスタと並列に接続され、かつ、前記光電流を前記電圧信号に変換してゲートから出力する前記第２変換トランジスタの数である並列出力数を切り替える接続切替部と、を備える。

Description

光検出素子
　本開示による実施形態は、光検出素子に関する。
　撮像シーンの中で何らかのイベントが発生したときだけ、当該イベントによって生じる輝度レベルの変化した部分のデータを取得する撮像装置が知られている。この種の撮像装置は、ＥＶＳ（Event base Vision Sensor）と呼ばれることがある（特許文献１参照）。
　また、撮像装置では、画素の回路応答特性に従って、被写体の照度に応じた電圧信号が生成される。
国際公開第２０１９／０８７４７２号
　しかしながら、画素の応答特性を切り替えることは困難である。
　そこで、本開示では、応答特性を切り替えることができる光検出素子を提供するものである。
　上記の課題を解決するために、本開示によれば、
　入射光を光電変換して光電流を生成するフォトダイオードと、
　前記光電流を電圧信号に変換してゲートから出力する第１変換トランジスタと、
　所定の定電流を前記第１変換トランジスタのゲートに接続された出力信号線に供給する電流源トランジスタと、
　前記出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する電圧供給トランジスタと、
　前記第１変換トランジスタと並列に接続され、かつ、前記光電流を前記電圧信号に変換してゲートから出力することが可能である、１つ以上の第２変換トランジスタと、
　前記第２変換トランジスタの電気的な接続状態を切り替えることにより、前記第１変換トランジスタと並列に接続され、かつ、前記光電流を前記電圧信号に変換してゲートから出力する前記第２変換トランジスタの数である並列出力数を切り替える接続切替部と、
　を備える、光検出素子が提供される。
　前記接続切替部は、被写体又は前記被写体の周囲の状態に関する情報に応じて、前記並列出力数を切り替えてもよい。
　前記接続切替部は、前記被写体又は前記被写体の周囲の照度に応じて、前記並列出力数を切り替えてもよい。
　前記接続切替部は、前記電圧信号に応じて、前記並列出力数を切り替えてもよい。
　前記電圧信号の変化をイベントとして検出するイベント検出部をさらに備え、
　前記接続切替部は、検出された前記イベントの数に応じて、前記並列出力数を切り替えてもよい。
　前記第２変換トランジスタは、第１ノードと、第２ノードと、の間に接続され、
　前記第１ノードは、前記フォトダイオードと、前記第１変換トランジスタと、の間のノードであり、
　前記第２ノードは、第１基準電圧ノードと、前記第１変換トランジスタと、の間のノードであり、
　前記接続切替部は、前記第１ノードと前記第２変換トランジスタとの間、又は、前記第２ノードと前記第２変換トランジスタとの間に接続される第１切替トランジスタを有してもよい。
　前記接続切替部は、電圧を変更可能な電圧ノードを有し、
　前記第２変換トランジスタは、前記電圧ノードと、第１ノードと、の間に接続され、
　前記第１ノードは、前記フォトダイオードと、前記第１変換トランジスタと、の間のノードであってもよい。
　前記接続切替部は、前記第２変換トランジスタのゲートと、前記出力信号線と、の間に接続される第２切替トランジスタを有してもよい。
　前記接続切替部は、第３ノードと、第２基準電圧ノードと、の間に接続される第３切替トランジスタをさらに有し、
　前記第３ノードは、前記第２変換トランジスタのゲートと、前記第２切替トランジスタと、の間のノードであってもよい。
　前記接続切替部は、前記第２切替トランジスタのゲートと、前記第３切替トランジスタのゲートと、の間に接続されるインバータをさらに有してもよい。
　前記第１変換トランジスタ及び前記第２変換トランジスタは、隣接して配置されてもよい。
　前記第２変換トランジスタ及び前記接続切替部は、一部の画素に設けられてもよい。
　前記第２変換トランジスタ及び前記接続切替部は、全ての画素に設けられてもよい。
本開示に係る技術が適用される撮像システムのシステム構成の一例を示すブロック図である。 本開示の第１構成例に係る撮像装置の構成の一例を示すブロック図である。 画素アレイ部の構成の一例を示すブロック図である。 画素の回路構成の一例を示す回路図である。 アドレスイベント検出部の第１構成例を示すブロック図である。 アドレスイベント検出部における電流電圧変換部の構成の一例を示す回路図である。 アドレスイベント検出部における減算器及び量子化器の構成の一例を示す回路図である。 アドレスイベント検出部の第２構成例を示すブロック図である。 本開示の第２構成例に係る撮像装置の構成の一例を示すブロック図である。 撮像装置の積層型のチップ構造の概略を示す分解斜視図である。 第１構成例に係る撮像装置のカラム処理部の構成の一例を示すブロック図である。 第１実施形態による画素の構成の一例を示す回路図である。 第１実施形態による画素の構成の一例を示すレイアウト図である。 第１実施形態による画素の応答特性の一例を示す図である。 比較例による画素の構成の一例を示す回路図である。 比較例による画素の応答特性の一例を示す図である。 第２実施形態による画素の構成の一例を示す回路図である。 第３実施形態による画素の構成の一例を示す回路図である。 第４実施形態による画素の構成の一例を示す回路図である。 第５実施形態による画素の構成の一例を示す回路図である。 第６実施形態による画素の構成の一例を示す回路図である。 第７実施形態による画素の構成の一例を示す回路図である。 第８実施形態による画素の応答特性の一例を示す図である。 電子機器の全体構成例を表す概略図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、図面を参照して、光検出素子の実施形態について説明する。以下では、光検出素子の主要な構成部分を中心に説明するが、光検出素子には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　図１は、本開示に係る技術が適用される撮像システムのシステム構成の一例を示すブロック図である。
　図１に示すように、本開示に係る技術が適用される撮像システム１０は、撮像レンズ１１、撮像装置２０、記録部１２、及び、制御部１３を備える構成となっている。この撮像システム１０は、本開示の電子機器の一例であり、当該電子機器としては、産業用ロボットに搭載されるカメラシステムや、車載カメラシステムなどを例示することができる。
　上記の構成の撮像システム１０において、撮像レンズ１１は、被写体からの入射光を取り込んで撮像装置２０の撮像面上に結像する。撮像装置２０は、撮像レンズ１１によって取り込まれた入射光を画素単位で光電変換して撮像データを取得する。この撮像装置２０として、後述する本開示の撮像装置（光検出素子）が用いられる。
　撮像装置２０は、撮像した画像データに対して、画像認識処理等の所定の信号処理を実行し、その処理結果と、後述するアドレスイベントの検出信号（以下、単に「検出信号」と記述する場合がある）とを示すデータを記録部１２に出力する。アドレスイベントの検出信号の生成方法については後述する。記録部１２は、信号線１４を介して撮像装置２０から供給されるデータを記憶する。制御部１３は、例えば、マイクロコンピュータによって構成され、撮像装置２０における撮像動作の制御を行う。
［第１構成例に係る撮像装置（アービタ方式）］
　図２は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第１構成例に係る撮像装置の構成の一例を示すブロック図である。
　図２に示すように、本開示の撮像装置としての第１構成例に係る撮像装置２０は、ＥＶＳと呼ばれる非同期型の撮像装置であり、画素アレイ部２１、駆動部２２、アービタ部（調停部）２３、カラム処理部２４、及び、信号処理部２５を備える構成となっている。
　上記の構成の撮像装置２０において、画素アレイ部２１には、複数の画素３０が行列状（アレイ状）に２次元配列されている。この行列状の画素配列に対して、画素列毎に、後述する垂直信号線ＶＳＬが配線される。
　複数の画素３０のそれぞれは、光電流に応じた電圧のアナログ信号を画素信号として生成する。また、複数の画素３０のそれぞれは、光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、アドレスイベントが生じた際に画素３０は、リクエストをアービタ部２３に出力する。
　駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号をカラム処理部２４に出力させる。
　アービタ部２３は、複数の画素３０のそれぞれからのリクエストを調停し、調停結果に基づく応答を画素３０に送信する。アービタ部２３からの応答を受け取った画素３０は、検出結果を示す検出信号（アドレスイベントの検出信号）を駆動部２２及び信号処理部２５に供給する。画素３０からの検出信号の読出しについては、複数行読出しとすることも可能である。
　カラム処理部２４は、例えば、アナログ－デジタル変換器から成り、画素アレイ部２１の画素列毎に、その列の画素３０から出力されるアナログの画素信号をデジタル信号に変換する処理を行う。そして、カラム処理部２４は、アナログ－デジタル変換後のデジタル信号を信号処理部２５に供給する。
　信号処理部２５は、カラム処理部２４から供給されるデジタル信号に対して、ＣＤＳ（Correlated Double Sampling）処理や画像認識処理などの所定の信号処理を実行する。そして、信号処理部２５は、処理結果を示すデータと、アービタ部２３から供給される検出信号とを信号線１４を介して記録部１２（図１参照）に供給する。
［画素アレイ部の構成例］
　図３は、画素アレイ部２１の構成の一例を示すブロック図である。
　複数の画素３０が行列状に２次元配列されて成る画素アレイ部２１において、複数の画素３０のそれぞれは、受光部３１、画素信号生成部３２、及び、アドレスイベント検出部３３を有する構成となっている。
　上記の構成の画素３０において、受光部３１は、入射光を光電変換して光電流を生成する。そして、受光部３１は、駆動部２２（図２参照）の制御に従って、画素信号生成部３２及びアドレスイベント検出部３３のいずれかに、光電変換して生成した光電流を供給する。
　画素信号生成部３２は、受光部３１から供給される光電流に応じた電圧の信号を画素信号ＳＩＧとして生成し、この生成した画素信号ＳＩＧを垂直信号線ＶＳＬを介してカラム処理部２４（図２参照）に供給する。
　アドレスイベント検出部３３は、受光部３１のそれぞれからの光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。アドレスイベントは、例えば、光電流の変化量が上限の閾値を超えた旨を示すオンイベント、及び、その変化量が下限の閾値を下回った旨を示すオフイベントから成る。また、アドレスイベントの検出信号は、例えば、オンイベントの検出結果を示す１ビット、及び、オフイベントの検出結果を示す１ビットから成る。なお、アドレスイベント検出部３３については、オンイベントのみを検出する構成とすることもできる。
　アドレスイベントが発生した際に、アドレスイベント検出部３３は、アドレスイベントの検出信号の送信を要求するリクエストをアービタ部２３（図２参照）に供給する。そして、アドレスイベント検出部３３は、リクエストに対する応答をアービタ部２３から受け取ると、アドレスイベントの検出信号を駆動部２２及び信号処理部２５に供給する。
［画素の回路構成例］
　図４は、画素３０の回路構成の一例を示す回路図である。上述したように、複数の画素３０のそれぞれは、受光部３１、画素信号生成部３２、及び、アドレスイベント検出部３３を有する構成となっている。
　上記の構成の画素３０において、受光部３１は、受光素子（光電変換素子）３１１、転送トランジスタ３１２、及び、ＯＦＧ（Over Flow Gate）トランジスタ３１３を有する構成となっている。転送トランジスタ３１２及びＯＦＧトランジスタ３１３としては、例えば、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタが用いられる。転送トランジスタ３１２及びＯＦＧトランジスタ３１３は、互いに直列に接続されている。
　受光素子３１１は、転送トランジスタ３１２とＯＦＧトランジスタ３１３との共通接続ノードＮ1とグランドとの間に接続されており、入射光を光電変換して入射光の光量に応じた電荷量の電荷を生成する。
　転送トランジスタ３１２のゲート電極には、図２に示す駆動部２２から転送信号ＴＲＧが供給される。転送トランジスタ３１２は、転送信号ＴＲＧに応答して、受光素子３１１で光電変換された電荷を画素信号生成部３２に供給する。
　ＯＦＧトランジスタ３１３のゲート電極には、駆動部２２から制御信号ＯＦＧが供給される。ＯＦＧトランジスタ３１３は、制御信号ＯＦＧに応答して、受光素子３１１で生成された電気信号をアドレスイベント検出部３３に供給する。アドレスイベント検出部３３に供給される電気信号は、電荷からなる光電流である。
　画素信号生成部３２は、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３、及び、浮遊拡散層３２４を有する構成となっている。リセットトランジスタ３２１、増幅トランジスタ３２２、及び、選択トランジスタ３２３としては、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
　画素信号生成部３２には、受光部３１から転送トランジスタ３１２によって、受光素子３１１で光電変換された電荷が供給される。受光部３１から供給される電荷は、浮遊拡散層３２４に蓄積される。浮遊拡散層３２４は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。すなわち、浮遊拡散層３２４は、電荷を電圧に変換する。
　リセットトランジスタ３２１は、電源電圧ＶDDの電源ラインと浮遊拡散層３２４との間に接続されている。リセットトランジスタ３２１のゲート電極には、駆動部２２からリセット信号ＲＳＴが供給される。リセットトランジスタ３２１は、リセット信号ＲＳＴに応答して、浮遊拡散層３２４の電荷量を初期化（リセット）する。
　増幅トランジスタ３２２は、電源電圧ＶDDの電源ラインと垂直信号線ＶＳＬとの間に、選択トランジスタ３２３と直列に接続されている。増幅トランジスタ３２２は、浮遊拡散層３２４で電荷電圧変換された電圧信号を増幅する。
　選択トランジスタ３２３のゲート電極には、駆動部２２から選択信号ＳＥＬが供給される。選択トランジスタ３２３は、選択信号ＳＥＬに応答して、増幅トランジスタ３２２によって増幅された電圧信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してカラム処理部２４（図２参照）へ出力する。
　上記の構成の画素３０が２次元配置されて成る画素アレイ部２１を有する撮像装置２０において、駆動部２２は、図１に示す制御部１３によりアドレスイベントの検出開始が指示されると、受光部３１のＯＦＧトランジスタ３１３に制御信号ＯＦＧを供給することによって当該ＯＦＧトランジスタ３１３を駆動してアドレスイベント検出部３３に光電流を供給させる。
　そして、ある画素３０においてアドレスイベントが検出されると、駆動部２２は、その画素３０のＯＦＧトランジスタ３１３をオフ状態にしてアドレスイベント検出部３３への光電流の供給を停止させる。次いで、駆動部２２は、転送トランジスタ３１２に転送信号ＴＲＧを供給することによって当該転送トランジスタ３１２を駆動して、受光素子３１１で光電変換された電荷を浮遊拡散層３２４に転送させる。
　このようにして、上記の構成の画素３０が２次元配置されて成る画素アレイ部２１を有する撮像装置２０は、アドレスイベントが検出された画素３０の画素信号のみをカラム処理部２４に出力する。これにより、アドレスイベントの有無に関わらず、全画素の画素信号を出力する場合と比較して、撮像装置２０の消費電力や、画像処理の処理量を低減することができる。
　尚、ここで例示した画素３０の構成は一例であって、この構成例に限定されるものではない。例えば、画素信号生成部３２を備えない画素構成とすることもできる。この画素構成の場合は、受光部３１において、ＯＦＧトランジスタ３１３を省略し、当該ＯＦＧトランジスタ３１３の機能を転送トランジスタ３１２に持たせるようにすればよい。
［アドレスイベント検出部の第１構成例］
　図５は、アドレスイベント検出部３３の第１構成例を示すブロック図である。図５に示すように、本構成例に係るアドレスイベント検出部３３は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５を有する構成となっている。
　電流電圧変換部３３１は、画素３０の受光部３１からの光電流を、その対数の電圧信号に変換する。電流電圧変換部３３１は、変換した電圧信号をバッファ３３２に供給する。バッファ３３２は、電流電圧変換部３３１から供給される電圧信号をバッファリングし、減算器３３３に供給する。
　減算器３３３には、駆動部２２から行駆動信号が供給される。減算器３３３は、行駆動信号に従って、バッファ３３２から供給される電圧信号のレベルを低下させる。そして、減算器３３３は、レベル低下後の電圧信号を量子化器３３４に供給する。量子化器３３４は、減算器３３３から供給される電圧信号をデジタル信号に量子化してアドレスイベントの検出信号として転送部３３５に出力する。
　転送部３３５は、量子化器３３４から供給されるアドレスイベントの検出信号をアービタ部２３等に転送する。この転送部３３５は、アドレスイベントが検出された際に、アドレスイベントの検出信号の送信を要求するリクエストをアービタ部２３に供給する。そして、転送部３３５は、リクエストに対する応答をアービタ部２３から受け取ると、アドレスイベントの検出信号を駆動部２２及び信号処理部２５に供給する。
　続いて、アドレスイベント検出部３３における電流電圧変換部３３１、減算器３３３、及び、量子化器３３４の構成例について説明する。
（電流電圧変換部の構成例）
　図６は、アドレスイベント検出部３３における電流電圧変換部３３１の構成の一例を示す回路図である。図６に示すように、本例に係る電流電圧変換部３３１は、Ｎ型トランジスタ３３１１、Ｐ型トランジスタ３３１２、及び、Ｎ型トランジスタ３３１３を有する回路構成となっている。これらのトランジスタ３３１１～３３１３としては、例えば、ＭＯＳトランジスタが用いられる。
　Ｎ型トランジスタ３３１１は、電源電圧ＶDDの電源ラインと信号入力線３３１４との間に接続されている。Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３は、電源電圧ＶDDの電源ラインとグランドとの間に直列に接続されている。そして、Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３の共通接続ノードＮ2には、Ｎ型トランジスタ３３１１のゲート電極と、図５に示すバッファ３３２の入力端子とが接続されている。
　Ｐ型トランジスタ３３１２のゲート電極には、所定のバイアス電圧Ｖbiasが印加される。これにより、Ｐ型トランジスタ３３１２は、一定の電流をＮ型トランジスタ３３１３に供給する。Ｎ型トランジスタ３３１３のゲート電極には、信号入力線３３１４を通して、受光部３１から光電流が入力される。
　Ｎ型トランジスタ３３１１及びＮ型トランジスタ３３１３のドレイン電極は電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部３１からの光電流は、その対数の電圧信号に変換される。
（減算器及び量子化器の構成例）
　図７は、アドレスイベント検出部３３における減算器３３３及び量子化器３３４の構成の一例を示す回路図である。
　本例に係る減算器３３３は、容量素子３３３１、インバータ回路３３３２、容量素子３３３３、及び、スイッチ素子３３３４を有する構成となっている。
　容量素子３３３１の一端は、図５に示すバッファ３３２の出力端子に接続され、その他端は、インバータ回路３３３２の入力端子に接続されている。容量素子３３３３は、インバータ回路３３３２に対して並列に接続されている。スイッチ素子３３３４は、容量素子３３３３の両端間に接続されている。スイッチ素子３３３４にはその開閉制御信号として、駆動部２２から行駆動信号が供給される。スイッチ素子３３３４は、行駆動信号に応じて、容量素子３３３３の両端を接続する経路を開閉する。インバータ回路３３３２は、容量素子３３３１を介して入力される電圧信号の極性を反転する。
　上記の構成の減算器３３３において、スイッチ素子３３３４をオン（閉）状態とした際に、容量素子３３３１のバッファ３３２側の端子に電圧信号Ｖinitが入力され、その逆側の端子は仮想接地端子となる。この仮想接地端子の電位を、便宜上、ゼロとする。このとき、容量素子３３３１に蓄積されている電荷Ｑinitは、容量素子３３３１の容量値をＣ1とすると、次式（１）により表される。一方、容量素子３３３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
　　Ｑinit＝Ｃ1×Ｖinit　　　　　　　　　　　　　・・・（１） 
　次に、スイッチ素子３３３４がオフ（開）状態となり、容量素子３３３１のバッファ３３２側の端子の電圧が変化してＶafterになった場合を考えると、容量素子３３３１に蓄積される電荷Ｑafterは、次式（２）により表される。
　　Ｑafter＝Ｃ1×Ｖafter　　　　　　　　　　　　　・・・（２） 
　一方、容量素子３３３３に蓄積される電荷Ｑ2は、容量素子３３３３の容量値をＣ2とし、出力電圧をＶoutとすると、次式（３）により表される。
　　Ｑ2＝－Ｃ2×Ｖout　　　　　　　　　　　　　　・・・（３） 
　このとき、容量素子３３３１及び容量素子３３３３の総電荷量は変化しないため、次の式（４）が成立する。
　　Ｑinit＝Ｑafter＋Ｑ2　　　　　　　　　　　　　・・・（４） 
　式（４）に式（１）乃至式（３）を代入して変形すると、次式（５）が得られる。
　　Ｖout＝－（Ｃ1／Ｃ2）×（Ｖafter－Ｖinit） 　・・・（５） 
　式（５）は、電圧信号の減算動作を表し、減算結果の利得はＣ1／Ｃ2となる。通常、利得を最大化することが望まれるため、Ｃ1を大きく、Ｃ2を小さく設計することが好ましい。一方、Ｃ2が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ2の容量削減は、ノイズを許容することができる範囲に制限される。また、画素３０毎に減算器３３３を含むアドレスイベント検出部３３が搭載されるため、容量素子３３３１や容量素子３３３３には、面積上の制約がある。これらを考慮して、容量素子３３３１，３３３３の容量値Ｃ1，Ｃ2が決定される。
　図７において、量子化器３３４は、コンパレータ３３４１を有する構成となっている。コンパレータ３３４１は、インバータ回路３３３２の出力信号、即ち、減算器４３０からの電圧信号を非反転（＋）入力とし、所定の閾値電圧Ｖthを反転（－）入力としている。そして、コンパレータ３３４１は、減算器４３０からの電圧信号と所定の閾値電圧Ｖthとを比較し、比較結果を示す信号をアドレスイベントの検出信号として転送部３３５に出力する。
［アドレスイベント検出部の第２構成例］
　図８は、アドレスイベント検出部３３の第２構成例を示すブロック図である。図８に示すように、本構成例に係るアドレスイベント検出部３３は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５の他に、記憶部３３６及び制御部３３７を有する構成となっている。
　記憶部３３６は、量子化器３３４と転送部３３５との間に設けられており、制御部３３７から供給されるサンプル信号に基づいて、量子化器３３４の出力、即ち、コンパレータ３３４１の比較結果を蓄積する。記憶部３３６は、スイッチ、プラスチック、容量などのサンプリング回路であってもよいし、ラッチやフリップフロップなどのデジタルメモリ回路でもあってもよい。
　制御部３３７は、コンパレータ３３４１の反転（－）入力端子に対して所定の閾値電圧Ｖthを供給する。制御部３３７からコンパレータ３３４１に供給される閾値電圧Ｖthは、時分割で異なる電圧値であってもよい。例えば、制御部３３７は、光電流の変化量が上限の閾値を超えた旨を示すオンイベントに対応する閾値電圧Ｖth1、及び、その変化量が下限の閾値を下回った旨を示すオフイベントに対応する閾値電圧Ｖth2を異なるタイミングで供給することで、１つのコンパレータ３３４１で複数種類のアドレスイベントの検出が可能になる。
　記憶部３３６は、例えば、制御部３３７からコンパレータ３３４１の反転（－）入力端子に、オフイベントに対応する閾値電圧Ｖth2が供給されている期間に、オンイベントに対応する閾値電圧Ｖth1を用いたコンパレータ３３４１の比較結果を蓄積するようにしてもよい。尚、記憶部３３６は、画素３０の内部にあってもよいし、画素３０の外部にあってもよい。また、記憶部３３６は、アドレスイベント検出部３３の必須の構成要素ではない。すなわち、記憶部３３６は、無くてもよい。
［第２構成例に係る撮像装置（スキャン方式）］
　上述した第１構成例に係る撮像装置２０は、非同期型の読出し方式にてイベントを読み出す非同期型の撮像装置である。但し、イベントの読出し方式としては、非同期型の読出し方式に限られるものではなく、同期型の読出し方式であってもよい。同期型の読出し方式が適用される撮像装置は、所定のフレームレートで撮像を行う通常の撮像装置と同じ、スキャン方式の撮像装置である。
　図９は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第２構成例に係る撮像装置、即ち、スキャン方式の撮像装置の構成の一例を示すブロック図である。
　図９に示すように、本開示の撮像装置としての第２構成例に係る撮像装置２０は、画素アレイ部２１、駆動部２２、信号処理部２５、読出し領域選択部２７、及び、信号生成部２８を備える構成となっている。
　画素アレイ部２１は、複数の画素３０を含む。複数の画素３０は、読出し領域選択部２７の選択信号に応答して出力信号を出力する。複数の画素３０のそれぞれについては、例えば図７に示すように、画素内に量子化器を持つ構成とすることもできる。複数の画素３０は、光の強度の変化量に対応する出力信号を出力する。複数の画素３０は、図９に示すように、行列状に２次元配置されていてもよい。
　駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号を信号処理部２５に出力させる。尚、駆動部２２及び信号処理部２５については、階調情報を取得するための回路部である。従って、イベント情報のみを取得する場合は、駆動部２２及び信号処理部２５は無くてもよい。
　読出し領域選択部２７は、画素アレイ部２１に含まれる複数の画素３０のうちの一部を選択する。例えば、読出し領域選択部２７は、画素アレイ部２１に対応する２次元行列の構造に含まれる行のうちのいずれか１つもしくは複数の行を選択する。読出し領域選択部２７は、予め設定された周期に応じて１つもしくは複数の行を順次選択する。また、読出し領域選択部２７は、画素アレイ部２１の各画素３０からのリクエストに応じて選択領域を決定してもよい。
　信号生成部２８は、読出し領域選択部２７によって選択された画素の出力信号に基づいて、選択された画素のうちのイベントを検出した活性画素に対応するイベント信号を生成する。イベントは、光の強度が変化するイベントである。活性画素は、出力信号に対応する光の強度の変化量が予め設定された閾値を超える、又は、下回る画素である。例えば、信号生成部２８は、画素の出力信号を基準信号と比較し、基準信号よりも大きい又は小さい場合に出力信号を出力する活性画素を検出し、当該活性画素に対応するイベント信号を生成する。
　信号生成部２８については、例えば、信号生成部２８に入ってくる信号を調停するような列選択回路を含む構成とすることができる。また、信号生成部２８については、イベントを検出した活性画素の情報の出力のみならず、イベントを検出しない非活性画素の情報も出力する構成とすることができる。
　信号生成部２８からは、出力線１５を通して、イベントを検出した活性画素のアドレス情報及びタイムスタンプ情報（例えば、（Ｘ，Ｙ，Ｔ））が出力される。但し、信号生成部２８から出力されるデータについては、アドレス情報及びタイムスタンプ情報だけでなく、フレーム形式の情報（例えば、（０，０，１，０，・・・））であってもよい。
［チップ構造の構成例］
　上述した第１構成例又は第２構成例に係る撮像装置２０のチップ（半導体集積回路）構造としては、例えば、積層型のチップ構造を採ることができる。図１０は、撮像装置２０の積層型のチップ構造の概略を示す分解斜視図である。
　図１０に示すように、積層型のチップ構造、所謂、積層構造は、第１のチップである受光チップ２０１、及び、第２のチップである検出チップ２０２の少なくとも２つのチップが積層された構造となっている。そして、図４に示す画素３０の回路構成において、受光素子３１１のそれぞれが受光チップ２０１上に配置され、受光素子３１１以外の素子の全てや、画素３０の他の回路部分の素子などが検出チップ２０２上に配置される。受光チップ２０１と検出チップ２０２とは、ビア（ＶＩＡ）、Ｃｕ－Ｃｕ接合、バンプなどの接続部を介して電気的に接続される。
　尚、ここでは、受光素子３１１を受光チップ２０１に配置し、受光素子３１１以外の素子や画素３０の他の回路部分の素子などを検出チップ２０２に配置する構成例を例示したが、この構成例に限られるものではない。
　例えば、図４に示す画素３０の回路構成において、受光部３１の各素子を受光チップ２０１に配置し、受光部３１以外の素子や画素３０の他の回路部分の素子などを検出チップ２０２に配置する構成とすることができる。また、受光部３１の各素子、及び、画素信号生成部３２のリセットトランジスタ３２１、浮遊拡散層３２４を受光チップ２０１に配置し、それ以外の素子を検出チップ２０２に配置する構成とすることができる。更には、アドレスイベント検出部３３を構成する素子の一部を、受光部３１の各素子などと共に受光チップ２０１に配置する構成とすることができる。
［カラム処理部の構成例］
　図１１は、第１構成例に係る撮像装置２０のカラム処理部２４の構成の一例を示すブロック図である。図１１に示すように、本例に係るカラム処理部２４は、画素アレイ部２１の画素列毎に配置された複数のアナログ－デジタル変換器（ＡＤＣ）２４１を有する構成となっている。
　尚、ここでは、画素アレイ部２１の画素列に対して、１対１の対応関係でアナログ－デジタル変換器２４１を配置する構成例を例示したが、この構成例に限定されるものではない。例えば、複数の画素列を単位としてアナログ－デジタル変換器２４１を配置し、当該アナログ－デジタル変換器２４１を複数の画素列間で時分割で用いる構成とすることもできる。
　アナログ－デジタル変換器２４１は、垂直信号線ＶＳＬを介して供給されるアナログの画素信号ＳＩＧを、先述したアドレスイベントの検出信号よりもビット数の多いデジタル信号に変換する。例えば、アドレスイベントの検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。アナログ－デジタル変換器２４１は、アナログ－デジタル変換で生成したデジタル信号を信号処理部２５に供給する。
＜第１実施形態＞
［画素の回路構成例］
　図１２は、第１実施形態による画素３０の構成の一例を示す回路図である。
　第１実施形態では、図４に示す画素信号生成部３２、並びに、受光部３１の転送トランジスタ３１２及びＯＦＧトランジスタ３１３は設けられない。また、図１２は、受光部３１及び電流電圧変換部３３１を示す図である。
　電流電圧変換部３３１は、変換トランジスタＡＭＰ１、ＡＭＰ２と、Ｐ型トランジスタ３３１２と、Ｎ型トランジスタ３３１３と、キャパシタ３３１６と、接続切替部３３１７と、を有する。
　尚、図１２に示す変換トランジスタＡＭＰ１は、例えば、図６に示すＮ型トランジスタ３３１１に対応する。
　変換トランジスタ（第１変換トランジスタ）ＡＭＰ１は、光電流を電圧信号に変換してゲートから出力する。
　変換トランジスタ（第２変換トランジスタ）ＡＭＰ２は、変換トランジスタＡＭＰ１と並列にされ、かつ、光電流を電圧信号に変換してゲートから出力することが可能なトランジスタである。
　また、変換トランジスタＡＭＰ２は、ノード（第１ノード）Ｎａと、ノード（第２ノード）Ｎｂと、の間に接続されている。ノードＮａは、受光素子３１１（フォトダイオード）と、変換トランジスタＡＭＰ１と、の間のノードである。ノードＮｂは、基準電圧ノード（第１基準電圧ノード）ＶDDと、変換トランジスタＡＭＰ１と、の間のノードである。
　Ｐ型トランジスタ（電流源トランジスタ）３３１２は、所定の定電流を変換トランジスタＡＭＰ１のゲートに接続された出力信号線３３１５に供給する。
　Ｎ型トランジスタ（電圧供給トランジスタ）３３１３は、出力信号線３３１５からの所定の定電流に応じた一定の電圧を変換トランジスタＡＭＰ１のソースに供給する。
　キャパシタ３３１６は、信号入力線３３１４と、出力信号線３３１５と、の間に接続される。キャパシタ３３１６は、出力電圧Ｖoutの位相遅れを補償する容量として機能する。尚、キャパシタ３３１６は、例えば、図１３を参照して後で説明する、配線間容量である。
　接続切替部３３１７は、光電流に対する電圧信号の応答特性を変更するように、変換トランジスタＡＭＰ２の電気的な接続状態を切り替える。より詳細には、接続切替部３３１７は、変換トランジスタＡＭＰ２の電気的な接続状態を切り替えることにより、変換トランジスタＡＭＰ１と並列に接続され、かつ、光信号を電圧信号に変換してゲートから出力する変換トランジスタＡＭＰ２の数である並列出力数を切り替える。これにより、図１４を参照して後で説明するように、画素３０の応答特性を切り替えることができる。
　図１２に示す例では、接続切替部３３１７は、ノードＮａと、変換トランジスタＡＭＰ２と、間に接続されている。また、接続切替部３３１７は、変換トランジスタＡＭＰ１と並列に接続され、変換トランジスタＡＭＰ２と直列に接続されている。
　接続切替部３３１７は、切替トランジスタ（第１切替トランジスタ）ＳＷ１を有する。切替トランジスタＳＷ１のゲートには、制御信号が入力される。制御信号により、切替トランジスタＳＷ１のオンオフが制御される。切替トランジスタＳＷ１は、例えば、Ｎ型トランジスタである。
　また、図１０に示す受光チップ２０１及び検出チップ２０２は、例えば、配線結合（Ｃｕ－Ｃｕ結合）ＣＣＣを用いて、互いに電気的に接続されている。図１２に示す例では、　受光部３１、変換トランジスタＡＭＰ１、ＡＭＰ２、Ｎ型トランジスタ３３１３、キャパシタ３３１６と、及び、接続切替部３３１７は、受光チップ２０１に配置される。図１２に示す例では、Ｐ型トランジスタ３３１２、及び、電流電圧変換部３３１よりも後段の後段回路は、検出チップ２０２に配置される。
　図１３は、第１実施形態による画素３０の構成の一例を示すレイアウト図である。尚、図１３は、受光チップ１００における構成を示す。
　図１３に示す例では、変換トランジスタＡＭＰ１及び変換トランジスタＡＭＰ２は、隣接して配置されている。これにより、変換トランジスタＡＭＰ１と変換トランジスタＡＭＰ２との間における特性の差を抑制することができる。
　尚、キャパシタ３３１６は、例えば、平行に配置される配線間に形成される。
　次に、画素３０の回路応答特性について説明する。
　図１４は、第１実施形態による画素３０の応答特性の一例を示す図である。図１４のグラフの縦軸は、出力電圧Ｖoutを示す。横軸は、画素３０に入射される光量（被写体などの照度）を示す。尚、光量は、受光部３１で生成される光電流に対応する。
　図１４には、２つの応答特性ＲＣ１、ＲＣ２が示されている。応答特性ＲＣ１は、切替トランジスタＳＷ１がオフ状態の場合における応答特性である。応答特性ＲＣ２は、切替トランジスタＳＷ１がオン状態の場合における応答特性である。応答特性ＲＣ１、ＲＣ２は、いずれも対数応答型の特性を示す。
　切替トランジスタＳＷ１がオフ状態である場合、変換トランジスタＡＭＰ２は駆動しない。すなわち、光電流は、変換トランジスタＡＭＰ１を流れるが、変換トランジスタＡＭＰ２を流れない。変換トランジスタＡＭＰ１は、光電流を電圧信号（出力電圧Ｖout）に変換してゲートから出力する。
　切替トランジスタＳＷ２がオン状態である場合、変換トランジスタＡＭＰ２は駆動する。すなわち、光電流は、変換トランジスタＡＭＰ１、ＡＭＰ２の両方を流れる。この場合、変換トランジスタＡＭＰ１、ＡＭＰ２の両方が光電流を電圧信号（出力電圧Ｖout）に変換してゲートから出力する。光電流が変換トランジスタＡＭＰ２にも流れることにより、変換トランジスタＡＭＰ１のゲート幅を増大することと同じように、画素３０の応答特性が変わる。
　応答特性ＲＣ２は、応答特性ＲＣ１よりも、高い光量で出力電圧Ｖoutが飽和する。尚、飽和する出力電圧Ｖoutの電圧は、例えば、電圧ＶDDからトランジスタ３３１２の閾値電圧低い電圧である。応答特性ＲＣ１における出力電圧Ｖoutは、光量ＡＬ１付近で飽和する。応答特性ＲＣ２における出力電圧Ｖoutは、光量ＡＬ１よりも大きい光量ＡＬ２付近で飽和する。従って、応答特性ＲＣ２では、応答特性ＲＣ１と比較して、感度は低下するが、ダイナミックレンジが広い。
　図１４に示すように、切替トランジスタＳＷ１のオンオフを切り替えることによって、光電流の流れ及び電圧の出力を切り替えて、画素３０の特性を切り替えることができる。
　切替トランジスタＳＷ１のゲートに入力される制御信号は、例えば、ユーザによって任意に入力される外部制御信号である。例えば、被写体又はその周囲の環境の照度が高い場合、ユーザは、切替トランジスタＳＷ１をオンする制御信号を入力する。これにより、ダイナミックレンジが広い応答特性ＲＣ２が選択される。また、例えば、被写体又はその周囲の照度が低い場合、ユーザは、切替トランジスタＳＷ１をオフする制御信号を入力する。これにより、感度が高い応答特性ＲＣ１が選択される。
　以上のように、第１実施形態によれば、接続切替部３３１７は、変換トランジスタＡＭＰ２の電気的な接続状態を切り替えることにより、変換トランジスタＡＭＰ１と並列に接続され、かつ、光信号を電圧信号に変換してゲートから出力する変換トランジスタＡＭＰ２の数である並列出力数を切り替える。これにより、画素３０の回路特性を切り替えることができる。
　尚、第１実施形態では、１つの変換トランジスタＡＭＰ２が設けられる。しかし、変換トランジスタＡＭＰ２は、複数設けられてもよい。
　また、変換トランジスタＡＭＰ２及び接続切替部３３１７は、全ての画素３０に設けられてもよく、一部の画素３０に設けられてもよい。変換トランジスタＡＭＰ２及び接続切替部３３１７が一部の画素３０に設けられる場合、例えば、接続切替部３３１７に駆動に、間引き駆動又はＲＯＩ（Region of Interest）を組み合わせてもよい。一部の画素３０をダイナミックレンジが広い状態（応答特性ＲＣ２）にすることにより、感度を低下させることができる。これにより、省データ化および低消費電力化が可能になり、また、信号の出力が容易になる。また、アドレスイベントの検出において、例えば、画面内の多くの画素３０でアドレスイベントが検出される場合、アービタ部２３に負荷がかかり、適切に駆動することが難しくなる可能性がある。一部の画素３０をダイナミックレンジが広い状態（応答特性ＲＣ２）にすることにより、アービタ部２３への負荷を抑制することができる。
　また、変換トランジスタＡＭＰ２及び接続切替部３３１７は、対数応答型の画素３０を有するＥＶＳに限られず、対数応答型の画素を有する他の撮像装置に設けられてもよい。
［比較例］
　図１５は、比較例による画素３０の構成の一例を示す回路図である。図１６は、比較例による画素３０の応答特性の一例を示す図である。比較例は、変換トランジスタＡＭＰ２及び接続切替部３３１７が設けられない点で、第１実施形態とは異なっている。
　図１５に示す例では、図１６に示すように、画素３０の応答特性を変更することができない。
　図１６に示す応答特性ＲＣ３は、第１実施形態における図１４に示す応答特性ＲＣ１と略同じである。図１６に示す応答特性ＲＣ３において出力電圧Ｖoutが略飽和する光量ＡＬ３は、図１４に示す応答特性ＲＣ１において出力電圧Ｖoutが略飽和する光量ＡＬ１と略同じである。
　対数応答型の応答特性では、リニア応答型の応答特性と比較して、広いダイナミックレンジを有する。しかし、出力電圧Ｖoutは電圧ＶDDよりも高くならないため、一定以上の強光量では出力電圧Ｖoutが飽和して出力電圧Ｖoutの変動が小さくなる。従って、強光量になるほど、信号変化を検出することが難しくなってしまう。これは、高輝度（高照度）の被写体の変化を見逃してしまうことにつながる可能性がある。従って、ダイナミックレンジを広くすることが求められる。
　また、ダイナミックレンンジを広げるためには、例えば、変換トランジスタＡＭＰ１の閾値、ゲート幅、又は、ゲート長などを変更し、変換トランジスタＡＭＰ１のトランジスタ特性を変更することが考えられる。しかし、この場合、低照度領域で感度が低下する問題が発生してしまう。
　これに対して、第１実施形態では、制御信号により、画素３０の応答特性ＲＣ１、ＲＣ２が変更される。これにより、１つの画素３０またはセンサに複数の応答特性を持たせることができ、対応可能な検出条件又は撮像条件を拡大させることができる。また、被写体又はその周囲の環境などの状況に応じて、応答特性ＲＣ１に対応する感度優先モードと、応答特性ＲＣ２に対応するダイナミックレンジ優先モード（飽和優先モード）と、を使い分ける（最適化する）ことができる。
＜第１変形例＞
　第１変形例では、第１実施形態と比較して、制御信号の入力方式が異なっている。
　接続切替部３１７は、被写体又は被写体の周囲の状態に関する情報に応じて、並列出力数を切り替える。すなわち、被写体に関するパラメータをフィードバックすることにより、制御信号が生成されてもよい。これにより、被写体の状態に応じて、画素３０の応答特性を自動で変更することができる。
　より詳細には、接続切替部３３１７は、変換トランジスタＡＭＰ１、ＡＭＰ２により変換される電圧信号、すなわち、出力電圧Ｖoutに応じて、並列出力数を切り替える。図１４において、例えば、応答特性ＲＣ１に対応する感度優先モードにおいて出力電圧Ｖoutが第１所定電圧以上に達した場合、被写体又は被写体の周囲の照度が高い可能性がある。従って、制御信号が生成され、接続切替部３３１７は、応答特性ＲＣ２に対応するダイナミックレンジ優先モードに切り替える。一方、例えば、応答特性ＲＣ２に対応するダイナミックレンジ優先モードにおいて出力電圧Ｖoutが第２所定電圧以下に達した場合、被写体又は被写体の周囲の照度が低い可能性がある。従って、制御信号が生成され、接続切替部３３１７は、応答特性ＲＣ１に対応する感度優先モードに切り替える。
　図３に示す画素信号生成部３２が設けられない場合、撮像装置２０は、例えば、出力電圧Ｖout、又は、出力電圧Ｖoutに基づいた電圧を検出する検出部を有する。
　画素信号生成部３２が設けられる場合、接続切替部３３１７は、光電流に応じた電圧のアナログ信号（画素信号）に応じて、並列出力数を変更してもよい。
　第１変形例のように、制御信号の入力方式が異なっていてもよい。この場合にも、第１実施形態と同様の効果を得ることができる。
＜第２変形例＞
　第２変形例では、第１実施形態と比較して、制御信号の入力方式が異なっている。
　上記のように、イベント検出部としてのコンパレータ３３４１は、電圧信号（出力電圧Ｖout）の変化をアドレスイベントとして検出する。
　接続切替部３３１７は、検出されたアドレスイベントの数に応じて、並列出力数を切り替える。
　上記のように、アドレスイベントは、オンイベント、及び、オフイベントを含む。オンイベントは、例えば、受光量が増加側に変化するイベントである。オフイベントは、例えば、受光量が減少側に変化するイベントである。
　接続切替部３３１７は、オンイベントが連続で第１所定回数（例えば、１０～２０回）以上検出された場合、並列出力数を切り替える。オンイベントが連続で検出される場合、被写体又は被写体の周囲の照度が高い可能性がある。従って、制御信号が生成され、接続切替部３３１７は、ダイナミックレンジ優先モードに切り替える。一方、接続切替部３３１７は、オフイベントが連続で第２所定回数（例えば、１０～２０回）以上検出された場合、並列出力数を切り替える。オフイベントが連続で検出される場合、被写体又は被写体の周囲の照度が低い可能性がある。従って、制御信号が生成され、接続切替部３３１７は、感度優先モードに切り替える。
　接続切替部３３１７は、オンイベントがオフイベントよりも第３所定回数以上検出された場合並列出力数を変更してもよい。この場合、接続切替部３３１７は、ダイナミックレンジ優先モードに切り替える。一方、接続切替部３３１７は、オフイベントがオンイベントよりも第４所定回数以上検出された場合並列出力数を変更してもよい。この場合、接続切替部３３１７は、感度優先モードに切り替える。
　第２変形例のように、制御信号の入力方式が異なっていてもよい。この場合にも、第１実施形態と同様の効果を得ることができる。
＜第３変形例＞
　第２変形例では、第１実施形態と比較して、制御信号の入力方式が異なっている。
　カメラ等の電子機器（図２４を参照）に、被写体又は被写体の周囲の照度を検出する照度計が設けられている場合、照度計の測定結果が制御信号の生成に用いられてもよい。すなわち、撮像装置２０の外部から制御信号の生成に必要な情報が入力されてもよい。
　接続切替部３３１７は、被写体又は被写体の周囲の照度に応じて、並列出力数を切り変える。
　第３変形例のように、制御信号の入力方式が異なっていてもよい。この場合にも、第１実施形態と同様の効果を得ることができる。
＜第２実施形態＞
　図１７は、第２実施形態による画素３０の構成の一例を示す回路図である。第２実施形態は、変換トランジスタＡＭＰ２と、接続切替部３３１７と、の配置が逆になっている点で、第１実施形態とは異なっている。
　変換トランジスタＡＭＰ２は、接続切替部３３１７と、ノードＮａと、の間に接続されている。
　接続切替部３３１７は、ノードＮｂと、変換トランジスタＡＭＰ２と、の間に接続されている。
　第２実施形態のように、変換トランジスタＡＭＰ２と、接続切替部３３１７と、の配置が逆になってもよい。この場合にも、第１実施形態と同様の効果を得ることができる。
＜第３実施形態＞
　図１８は、第３実施形態による画素３０の構成の一例を示す回路図である。第３実施形態では、第１実施形態と比較して、接続切替部３３１７の構成が異なっている。
　接続切替部３３１７は、電圧を変更可能な電圧ノードＶDD2を有する。電圧ノードＶDD2の電圧は、例えば、グランド電圧（ＶSS）又は電圧ＶDDに変更可能である。
　変換トランジスタＡＭＰ２は、電圧ノードＶDD2と、ノードＮａと、の間に接続されている。ノードＮａは、受光素子３１１（フォトダイオード）と、変換トランジスタＡＭＰ１と、の間のノードである。
　電圧ノードＶDD2の電圧がグランド電圧である場合、光電流は、変換トランジスタＡＭＰ２に流れなくなる。この場合、第１実施形態における図１２に示す切替トランジスタＳＷ１がオフ状態である場合と同様に、画素３０は、応答特性ＲＣ１で動作する。
　電圧ノードＶDD2の電圧が電圧ＶDDである場合、光電流は、変換トランジスタＡＭＰ１、ＡＭＰ２の両方に流れる。この場合、第１実施形態における図１２に示す切替トランジスタＳＷ１がオン状態である場合と同様に、画素３０は、応答特性ＲＣ２で動作する。
　図１８に示す例では、図１２に示す切替トランジスタＳＷ１が設けられない。従って、必要なトランジスタの数を減らすことができ、回路面積を抑制することができる。
　第３実施形態のように、接続切替部３３１７の構成が変更されてもよい。この場合にも、第１実施形態と同様の効果を得ることができる。
＜第４実施形態＞
　図１９は、第４実施形態による画素３０の構成の一例を示す回路図である。第４実施形態では、第１実施形態と比較して、接続切替部３３１７の構成が異なっている。
　接続切替部３３１７は、切替トランジスタＳＷ２を有する。切替トランジスタ（第２切替トランジスタ）ＳＷ２は、変換トランジスタＡＭＰ２のゲートと、出力信号線３３１５と、の間に接続される。切替トランジスタＳＷ２のゲートには、制御信号が入力される。制御信号により、切替トランジスタＳＷ２のオンオフが制御される。切替トランジスタＳＷ２は、例えば、Ｎ型トランジスタである。
　切替トランジスタＳＷ２のゲートに入力される制御信号は、図１２に示す切替トランジスタＳＷ１のゲートに入力される制御信号と略同じである。
　また、切替トランジスタＳＷ２がオフ状態である場合、図１２に示す切替トランジスタＳＷ１がオフ状態である場合と比較して、出力信号線３３１５から見えるゲート容量を小さくすることができる。これにより、回路応答速度を向上させることができる。
　第４実施形態のように、接続切替部３３１７の構成が変更されてもよい。この場合にも、第１実施形態と同様の効果を得ることができる。
＜第５実施形態＞
　図２０は、第５実施形態による画素３０の構成の一例を示す回路図である。第５実施形態では、第１実施形態と比較して、接続切替部３３１７の構成が異なっている。尚、第５実施形態では、第２実施形態と同様に、変換トランジスタＡＭＰ２と、接続切替部３３１７（切替トランジスタＳＷ１）と、の配置が逆になっている。尚、第５実施形態は、第１実施形態又は第２実施形態と、第４実施形態と、の組み合わせでもある。
　接続切替部３３１７は、切替トランジスタＳＷ１と、切替トランジスタＳＷ２と、を有する。２つの切替トランジスタＳＷ１、ＳＷ２を設けることにより、リーク特性を向上させることができる。これにより、変換トランジスタＡＭＰ２の駆動を停止させる場合に、変換トランジスタＡＭＰ２の駆動をより確実に停止させることができる。
　第５実施形態のように、接続切替部３３１７の構成が変更されてもよい。この場合にも、第１実施形態と同様の効果を得ることができる。
＜第６実施形態＞
　図２１は、第６実施形態による画素３０の構成の一例を示す回路図である。第６実施形態では、第１実施形態と比較して、接続切替部３３１７の構成が異なっている。
　接続切替部３３１７は、切替トランジスタＳＷ２、ＳＷ３と、基準電圧ノードＶＲと、を有する。
　切替トランジスタＳＷ２のゲートには、制御信号１が入力される。制御信号１は、第４実施形態における図１９に示す切替トランジスタＳＷ２のゲートに入力される制御信号と略同じである。
　切替トランジスタ（第３切替トランジスタ）ＳＷ３は、ノード（第３ノード）Ｎｃと、基準電圧ノード（第２基準電圧のノード）ＶＲと、の間に接続されている。ノードＮｃは、変換トランジスタＡＭＰ２のゲートと、切替トランジスタＳＷ２と、の間のノードである。切替トランジスタＳＷ３のゲートには、制御信号２が入力される。制御信号２は、例えば、制御信号１を反転した信号である。切替トランジスタＳＷ３は、例えば、Ｎ型トランジスタである。
　基準電圧ノードＶＲは、例えば、グランド電圧である。
　第４実施形態における図１９において、切替トランジスタＳＷ２がオフ状態である場合、変換トランジスタＡＭＰ２のゲートがフローティング状態になってしまう。そこで、図２１に示す切替トランジスタＳＷ３をオンすることにより、ノードＮｃが基準電圧ノードＶＲと電気的に接続される。これにより、変換トランジスタＡＭＰ２のゲートがフローティング状態になることを抑制することができる。
　第６実施形態のように、接続切替部３３１７の構成が変更されてもよい。この場合にも、第１実施形態と同様の効果を得ることができる。
＜第７実施形態＞
　図２２は、第７実施形態による画素３０の構成の一例を示す回路図である。第７実施形態では、第６実施形態と比較して、接続切替部３３１７の構成が異なっている。
　接続切替部３３１７は、インバータＩＮＶをさらに有する。インバータＩＮＶは、切替トランジスタＳＷ２のゲートと、切替トランジスタＳＷ３のゲートと、の間に接続される。　インバータＩＮＶを設けることにより、制御信号の入力数を減らすことができる。
　第７実施形態のように、接続切替部３３１７の構成が変更されてもよい。この場合にも、第６実施形態と同様の効果を得ることができる。
＜第８実施形態＞
　図２３は、第８実施形態による画素３０の応答特性の一例を示す図である。第８実施形態は、変換トランジスタＡＭＰ１、ＡＭＰ２のトランジスタサイズが異なっている点で、第１実施形態とは異なっている。
　第１実施形態において、変換トランジスタＡＭＰ２の数を増やすほど、選択できる応答特性を増やすことができる。しかし、必要な画素３０の面積も増大してしまう。
　そこで、変換トランジスタＡＭＰ１、ＡＭＰ２のトランジスタサイズを小さくすることにより、必要な面積を減らすことができる。
　第８実施形態では、変換トランジスタＡＭＰ１のトランジスタサイズは、第１実施形態における変換トランジスタＡＭＰ１のトランジスタサイズの略半分である。変換トランジスタＡＭＰ２のトランジスタサイズは、第１実施形態における変換トランジスタＡＭＰ１のトランジスタサイズの略半分である。
　トランジスタサイズが変更されることにより、出力電圧Ｖoutが略飽和する光量が変わる。
　図２３に示す応答特性ＲＣ２において出力電圧Ｖoutが略飽和する光量ＡＬ２ａは、図１４に示す応答特性ＲＣ１において出力電圧Ｖoutが略飽和する光量ＡＬ１と略同じである。また、図２３に示す応答特性ＲＣ２において出力電圧Ｖoutが略飽和する光量ＡＬ２ａは、比較例における図１６に示す応答特性ＲＣ３において出力電圧Ｖoutが略飽和する光量ＡＬ３と略同じである。
　図２３に示す応答特性ＲＣ２において出力電圧Ｖoutが略飽和する光量ＡＬ１ａは、光量ＡＬ２ａよりも小さい。
　図２３に示す応答特性ＲＣ１では、図２３に示す応答特性ＲＣ２と比較して、ダイナミックレンジは狭くなるが、感度は高い。第１実施形態では、切替可能な応答特性をダイナミックレンジが広い側に増やしているのに対して、第８実施形態では、切替可能な応答特性を感度が高い側に増やすことができる。トランジスタサイズを任意に変更することにより、回路特性と面積効率とのバランスを変更することができる。
　尚、変換トランジスタＡＭＰ１と、変換トランジスタＡＭＰ２と、の間で、トランジスタサイズが異なっていてもよい。
　第８実施形態のように、変換トランジスタＡＭＰ１、ＡＭＰ２のトランジスタサイズが変更されてもよい。この場合にも、第１実施形態と同様の効果を得ることができる。
　（電子機器への適用例）
　図２４は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
　カメラ２０００は、レンズ群などからなる光学部２００１、上述の撮像システム１０など（以下、撮像システム１０等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
　光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、撮像装置２００２として、上述した撮像システム１０等を用いることで、良好な画像の取得が期待できる。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２６は、撮像部１２０３１の設置位置の例を示す図である。
　図２６では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１，１２１０１，１２１０２，１２１０３，１２１０４，１２１０５等に適用され得る。具体的には、これらの撮像部に対して、例えば、図１の撮像システム１０を適用することができる。これらの撮像部に本開示に係る技術を適用することにより、より高感度、又は、よりダイナミックレンジの広い撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　なお、本技術は以下のような構成を取ることができる。
　（１）
　入射光を光電変換して光電流を生成するフォトダイオードと、
　前記光電流を電圧信号に変換してゲートから出力する第１変換トランジスタと、
　所定の定電流を前記第１変換トランジスタのゲートに接続された出力信号線に供給する電流源トランジスタと、
　前記出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する電圧供給トランジスタと、
　前記第１変換トランジスタと並列に接続され、かつ、前記光電流を前記電圧信号に変換してゲートから出力することが可能である、１つ以上の第２変換トランジスタと、
　前記第２変換トランジスタの電気的な接続状態を切り替えることにより、前記第１変換トランジスタと並列に接続され、かつ、前記光電流を前記電圧信号に変換してゲートから出力する前記第２変換トランジスタの数である並列出力数を切り替える接続切替部と、
　を備える、光検出素子。
　（２）
　前記接続切替部は、被写体又は前記被写体の周囲の状態に関する情報に応じて、前記並列出力数を切り替える、（１）に記載の光検出素子。
　（３）
　前記接続切替部は、前記被写体又は前記被写体の周囲の照度に応じて、前記並列出力数を切り替える、（２）に記載の光検出素子。
　（４）
　前記接続切替部は、前記電圧信号に応じて、前記並列出力数を切り替える、（１）に記載の光検出素子。
　（５）
　前記電圧信号の変化をイベントとして検出するイベント検出部をさらに備え、
　前記接続切替部は、検出された前記イベントの数に応じて、前記並列出力数を切り替える、（１）に記載の光検出素子。
　（６）
　前記第２変換トランジスタは、第１ノードと、第２ノードと、の間に接続され、
　前記第１ノードは、前記フォトダイオードと、前記第１変換トランジスタと、の間のノードであり、
　前記第２ノードは、第１基準電圧ノードと、前記第１変換トランジスタと、の間のノードであり、
　前記接続切替部は、前記第１ノードと前記第２変換トランジスタとの間、又は、前記第２ノードと前記第２変換トランジスタとの間に接続される第１切替トランジスタを有する、（１）乃至（５）のいずれか一項に記載の光検出素子。
　（７）
　前記接続切替部は、電圧を変更可能な電圧ノードを有し、
　前記第２変換トランジスタは、前記電圧ノードと、第１ノードと、の間に接続され、
　前記第１ノードは、前記フォトダイオードと、前記第１変換トランジスタと、の間のノードである、（１）乃至（５）のいずれか一項に記載の光検出素子。
　（８）
　前記接続切替部は、前記第２変換トランジスタのゲートと、前記出力信号線と、の間に接続される第２切替トランジスタを有する、（１）乃至（５）のいずれか一項に記載の光検出素子。
　（９）
　前記接続切替部は、第３ノードと、第２基準電圧ノードと、の間に接続される第３切替トランジスタをさらに有し、
　前記第３ノードは、前記第２変換トランジスタのゲートと、前記第２切替トランジスタと、の間のノードである、（８）に記載の光検出素子。
　（１０）
　前記接続切替部は、前記第２切替トランジスタのゲートと、前記第３切替トランジスタのゲートと、の間に接続されるインバータをさらに有する、（９）に記載の光検出素子。
　（１１）
　前記第１変換トランジスタ及び前記第２変換トランジスタは、隣接して配置される、（１）乃至（１０）のいずれか一項に記載の光検出素子。
　（１２）
　前記第２変換トランジスタ及び前記接続切替部は、一部の画素に設けられる、（１）乃至（１１）のいずれか一項に記載の光検出素子。
　（１３）
　前記第２変換トランジスタ及び前記接続切替部は、全ての画素に設けられる、（１）乃至（１２）のいずれか一項に記載の光検出素子。
　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
１０　撮像システム、１１　撮像レンズ、１２　記録部、１３　制御部、２０　撮像装置、２１　画素アレイ部、２２　駆動部、２３　アービタ部、２４　カラム処理部、２５　信号処理部、２７　読出し領域選択部、２８　信号生成部、３０　画素、３１　受光部、３２　画素信号生成部、３３　アドレスイベント検出部、３３１　電流電圧変換部、３３１２　Ｐ型トランジスタ、３３１３　Ｎ型トランジスタ、３３１５　出力信号線、３３１７　接続切替部、ＡＭＰ１　変換トランジスタ、ＡＭＰ２　変換トランジスタ、ＩＮＶ　インバータ、ＳＷ１～ＳＷ３　切替トランジスタ、ＲＣ１　応答特性、ＲＣ２　応答特性、ＶDD　基準電圧ノード、ＶDD2　電圧ノード、ＶＲ　基準電圧ノード 

Claims (13)

  1. 　入射光を光電変換して光電流を生成するフォトダイオードと、
    　前記光電流を電圧信号に変換してゲートから出力する第１変換トランジスタと、
    　所定の定電流を前記第１変換トランジスタのゲートに接続された出力信号線に供給する電流源トランジスタと、
    　前記出力信号線からの前記所定の定電流に応じた一定の電圧を前記第１変換トランジスタのソースに供給する電圧供給トランジスタと、
    　前記第１変換トランジスタと並列に接続され、かつ、前記光電流を前記電圧信号に変換してゲートから出力することが可能である、１つ以上の第２変換トランジスタと、
    　前記第２変換トランジスタの電気的な接続状態を切り替えることにより、前記第１変換トランジスタと並列に接続され、かつ、前記光電流を前記電圧信号に変換してゲートから出力する前記第２変換トランジスタの数である並列出力数を切り替える接続切替部と、
    　を備える、光検出素子。
  2. 　前記接続切替部は、被写体又は前記被写体の周囲の状態に関する情報に応じて、前記並列出力数を切り替える、請求項１に記載の光検出素子。
  3. 　前記接続切替部は、前記被写体又は前記被写体の周囲の照度に応じて、前記並列出力数を切り替える、請求項２に記載の光検出素子。
  4. 　前記接続切替部は、前記電圧信号に応じて、前記並列出力数を切り替える、請求項１に記載の光検出素子。
  5. 　前記電圧信号の変化をイベントとして検出するイベント検出部をさらに備え、
    　前記接続切替部は、検出された前記イベントの数に応じて、前記並列出力数を切り替える、請求項１に記載の光検出素子。
  6. 　前記第２変換トランジスタは、第１ノードと、第２ノードと、の間に接続され、
    　前記第１ノードは、前記フォトダイオードと、前記第１変換トランジスタと、の間のノードであり、
    　前記第２ノードは、第１基準電圧ノードと、前記第１変換トランジスタと、の間のノードであり、
    　前記接続切替部は、前記第１ノードと前記第２変換トランジスタとの間、又は、前記第２ノードと前記第２変換トランジスタとの間に接続される第１切替トランジスタを有する、請求項１に記載の光検出素子。
  7. 　前記接続切替部は、電圧を変更可能な電圧ノードを有し、
    　前記第２変換トランジスタは、前記電圧ノードと、第１ノードと、の間に接続され、
    　前記第１ノードは、前記フォトダイオードと、前記第１変換トランジスタと、の間のノードである、請求項１に記載の光検出素子。
  8. 　前記接続切替部は、前記第２変換トランジスタのゲートと、前記出力信号線と、の間に接続される第２切替トランジスタを有する、請求項１に記載の光検出素子。
  9. 　前記接続切替部は、第３ノードと、第２基準電圧ノードと、の間に接続される第３切替トランジスタをさらに有し、
    　前記第３ノードは、前記第２変換トランジスタのゲートと、前記第２切替トランジスタと、の間のノードである、請求項８に記載の光検出素子。
  10. 　前記接続切替部は、前記第２切替トランジスタのゲートと、前記第３切替トランジスタのゲートと、の間に接続されるインバータをさらに有する、請求項９に記載の光検出素子。
  11. 　前記第１変換トランジスタ及び前記第２変換トランジスタは、隣接して配置される、請求項１に記載の光検出素子。
  12. 　前記第２変換トランジスタ及び前記接続切替部は、一部の画素に設けられる、請求項１に記載の光検出素子。
  13. 　前記第２変換トランジスタ及び前記接続切替部は、全ての画素に設けられる、請求項１に記載の光検出素子。
PCT/JP2023/026854 2022-08-23 2023-07-21 光検出素子 Ceased WO2024042946A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022132733 2022-08-23
JP2022-132733 2022-08-23

Publications (1)

Publication Number Publication Date
WO2024042946A1 true WO2024042946A1 (ja) 2024-02-29

Family

ID=90013226

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/026854 Ceased WO2024042946A1 (ja) 2022-08-23 2023-07-21 光検出素子

Country Status (1)

Country Link
WO (1) WO2024042946A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020127186A (ja) * 2019-01-31 2020-08-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
JP2020161993A (ja) * 2019-03-27 2020-10-01 ソニー株式会社 撮像システム及び物体認識システム
JP2021170691A (ja) * 2018-06-12 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子、制御方法、および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021170691A (ja) * 2018-06-12 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子、制御方法、および電子機器
JP2020127186A (ja) * 2019-01-31 2020-08-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
JP2020161993A (ja) * 2019-03-27 2020-10-01 ソニー株式会社 撮像システム及び物体認識システム

Similar Documents

Publication Publication Date Title
TWI897055B (zh) 光檢測裝置及車輛控制系統
CN112640428B (zh) 固态成像装置、信号处理芯片和电子设备
US11425318B2 (en) Sensor and control method
US11523079B2 (en) Solid-state imaging element and imaging device
WO2020195966A1 (ja) 撮像システム及び撮像システムの制御方法、並びに、物体認識システム
JP7505490B2 (ja) 撮像システム
WO2020129657A1 (ja) センサ及び制御方法
US20230262362A1 (en) Imaging apparatus and imaging method
JP2023040318A (ja) 撮像回路および撮像装置
WO2024042946A1 (ja) 光検出素子
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
WO2025062888A1 (ja) 光検出素子及びシステム
WO2023188868A1 (ja) リニアセンサ
WO2024034352A1 (ja) 光検出素子、電子機器、及び、光検出素子の製造方法
WO2024180928A1 (ja) 固体撮像素子
WO2025229794A1 (ja) イメージセンサ
WO2025004802A1 (ja) 撮像装置
WO2023189279A1 (ja) 信号処理装置、撮像装置および信号処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23857062

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23857062

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP