[go: up one dir, main page]

WO2022004420A1 - 電源モジュール - Google Patents

電源モジュール Download PDF

Info

Publication number
WO2022004420A1
WO2022004420A1 PCT/JP2021/023151 JP2021023151W WO2022004420A1 WO 2022004420 A1 WO2022004420 A1 WO 2022004420A1 JP 2021023151 W JP2021023151 W JP 2021023151W WO 2022004420 A1 WO2022004420 A1 WO 2022004420A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
switching element
conductor
power supply
supply module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/023151
Other languages
English (en)
French (fr)
Inventor
英志 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2022004420A1 publication Critical patent/WO2022004420A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Definitions

  • the present invention relates to a power supply module using a semiconductor switch element.
  • Patent Document 1 describes a non-isolated DC-DC converter having a high-side switch and a low-side switch.
  • Both the high side switch and the low side switch consist of horizontal MOSFETs.
  • the high-side switch and the low-side switch are mounted on a semiconductor substrate.
  • an object of the present invention is to provide a power supply module capable of suppressing parasitic inductance of a power line.
  • the power supply module of the present invention includes a half-bridge circuit in which a first switch element and a second switch element are connected.
  • the first switch element is a rectangular semiconductor element having a first surface and a second surface facing each other, and has a first terminal on the first surface and a second terminal on the second surface.
  • the second switch element is a rectangular semiconductor element having a third surface, and the third surface includes a third terminal and a fourth terminal. The second surface of the first switch element and the third surface of the second switch element face each other.
  • the distance between the second terminal of the first switch element and the third terminal of the second switch element becomes shorter. Therefore, the distance between the second terminal and the third terminal can be shortened.
  • the parasitic inductance of the power line can be suppressed.
  • FIG. 1 is a perspective view of the power supply module 10 according to the first embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of the power supply module 10 according to the first embodiment of the present invention.
  • FIG. 3 is a plan view of the power supply module 10 according to the first embodiment of the present invention.
  • FIG. 4 is a side sectional view of the power supply module 10 according to the first embodiment of the present invention.
  • FIG. 5 is an equivalent circuit diagram of the power supply module 10 according to the first embodiment of the present invention.
  • FIG. 6 is a perspective view of the power supply module 10A according to the second embodiment of the present invention.
  • FIG. 7 is an exploded perspective view of the power supply module 10A according to the second embodiment of the present invention.
  • FIG. 1 is a perspective view of the power supply module 10 according to the first embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of the power supply module 10 according to the first embodiment of the present invention.
  • FIG. 3 is a plan view of the power supply module 10 according to the first embodiment of the present invention.
  • FIG. 4 is a side sectional view of the power supply module 10 according to the first embodiment of the present invention.
  • FIG. 5 is an equivalent circuit diagram of the power supply module 10 according to the first embodiment of the present invention.
  • FIGS. 1 to 4 in order to make the configuration of the present invention easy to understand, the dimensions are exaggerated as appropriate.
  • the power supply module 10 includes a switching element 21, a switching element 22, a coil 30, a capacitor 41, a capacitor 42, a control IC 90, an input terminal Pin, an output terminal Pout, and a ground terminal Pg.
  • the control IC 90 may be separate from the power supply module 10.
  • the input terminal Pin, the output terminal Pout, and the ground terminal Pg are circuit-like terminals, and may be present on a connecting conductor with other components to which the power supply module 10 is connected, for example.
  • the ground terminal Pg is a terminal for setting the reference potential of the power supply module 10.
  • An external power supply Vin is connected between the input terminal Pin and the ground terminal Pg. More specifically, the positive electrode of the external power supply Vin is connected to the input terminal Pin, and the negative electrode of the external power supply Vin is connected to the ground terminal Pg.
  • a capacitor 41 is connected between the input terminal Pin and the ground terminal Pg.
  • the capacitor 41 is a so-called input capacitor of the power supply module 10.
  • a semiconductor switch is used for the switching element 21 and the switching element 22, for example, the switching element 21 is realized by a semiconductor switch using MOSFET, and the switching element 22 is realized by a semiconductor switch using GaN.
  • the drain terminal of the switching element 22 is connected to the input terminal Pin.
  • the source terminal of the switching element 22 is connected to the drain terminal of the switching element 21.
  • the source terminal of the switching element 21 is connected to the ground terminal Pg.
  • the control IC 90 is connected to the gate terminal of the switching element 21 and the gate terminal of the switching element 22.
  • the coil 30 is connected between the connection point between the drain terminal of the switching element 21 and the source terminal of the switching element 22 and the output terminal Pout.
  • the capacitor 42 is connected between the output terminal Pout side of the coil 30 and the ground terminal Pg.
  • the power supply module 10 includes a half-bridge circuit in which the switching element 21 and the switching element 22 are connected.
  • the switching element 22 and the switching element 21 operate complementarily on and off to form two power lines.
  • the first power line is composed of a circuit including a capacitor 41, a switching element 22, a coil 30, and a capacitor 42 when the switching element 22 is on and the switching element 21 is off.
  • the second power line is composed of a circuit including a switching element 21, a coil 30, and a capacitor 42 when the switching element 22 is off.
  • the power supply module 10 switches on / off of the switching element 21 and the switching element 22 by the switching control signal output from the control IC 90. By controlling the on / off time, the power supply module 10 realizes a synchronous rectification type step-down converter.
  • the power supply module 10 includes a switching element 21, a switching element 22, a coil 30, a capacitor 41, a capacitor 42, and a substrate 80.
  • the substrate 80 is made of an insulating material.
  • the substrate 80 is a flat plate and has a main surface 801 and a main surface 802.
  • the main surface 801 and the main surface 802 are parallel to the x-axis direction and the y-axis direction and orthogonal to the z-axis direction. That is, the z-axis direction is the thickness direction of the substrate 80.
  • a plane conductor 81, a plane conductor 82, a plane conductor 83, and a plane conductor 85 are arranged on the main surface 801.
  • the plane conductor 81, the plane conductor 83, and the plane conductor 82 are arranged in this order in the x-axis direction and are separated from each other.
  • the plane conductor 83 is formed with a recessed portion having a shape recessed from one end in the y-axis direction.
  • the plane conductor 85 is arranged in the recessed portion of the plane conductor 83.
  • the plane conductor 85 and the plane conductor 83 are separated from each other.
  • the plane conductor 83 corresponds to the "first plane conductor" of the present invention.
  • a plane conductor 841, a plane conductor 842, a plurality of plane conductors 8411, a plurality of plane conductors 8421, a plane conductor 8401, and a plane conductor 8402 are arranged on the main surface 802.
  • the plane conductor 841 and the plane conductor 842 are arranged in this order in the x-axis direction and are separated from each other.
  • the plane conductor 841 overlaps a part of the plane conductor 81 and the plane conductor 83.
  • the plane conductor 842 overlaps the plane conductor 82.
  • the plane conductor 82 may overlap a part of the plane conductor 83.
  • the conductor composed of the plane conductor 841 and the plane conductor 8411 corresponds to the "second plane conductor" of the present invention.
  • the plurality of planar conductors 8411 and the plurality of planar conductors 8421 are rectangles long in the x-axis direction and short in the y-axis direction.
  • the plurality of planar conductors 8411 and the plurality of planar conductors 8421 are alternately arranged in the y-axis direction.
  • the plurality of planar conductors 8411 are connected to the planar conductor 841.
  • the plurality of planar conductors 8421 are connected to the planar conductor 842.
  • the plane conductor 8401 and the plane conductor 8402 are rectangular.
  • the plane conductor 8401 and the plane conductor 8402 are arranged at the same positions as the plurality of plane conductors 8411 and the plurality of plane conductors 8421 in the x-axis direction.
  • the plane conductor 8401 and the plane conductor 8402 are arranged side by side along the x-axis direction.
  • the plane conductor 8401 and the plane conductor 8402 are separated from each other.
  • the plane conductor 8401 is arranged between the plane conductor 841 and the plane conductor 8402, and the plane conductor 8402 is arranged between the plane conductor 842 and the plane conductor 8401.
  • the switching element 21 is realized by a vertical semiconductor.
  • the switching element 21 has a surface 211 and a surface 212 facing each other.
  • the switching element 21 corresponds to the "first switching element" of the present invention.
  • the surface 212 corresponds to the "first surface” of the present invention, and the surface 211 corresponds to the "second surface” of the present invention.
  • the switching element 21 includes a gate terminal 21G and a plurality of source terminals 21S on the surface 212.
  • the plurality of source terminals 21S include a plurality of terminal groups arranged in a line in a predetermined direction.
  • the plurality of terminal groups of the source terminals 21S are arranged in a direction orthogonal to a predetermined direction in which the terminals constituting the terminal groups are arranged.
  • the switching element 21 includes a plurality of drain terminals 21D on the surface 211.
  • the plurality of terminal groups of the drain terminal 21D are arranged in a direction orthogonal to the direction in which the terminals constituting the terminal group are arranged.
  • the switching element 22 is realized by a horizontal semiconductor.
  • the switching element 22 has a surface 221 and a surface 222 facing each other.
  • the switching element 22 corresponds to the "second switching element” of the present invention.
  • the surface 222 corresponds to the "third surface” of the present invention.
  • the switching element 22 includes a gate terminal 22G, a plurality of source terminals 22S, and a plurality of drain terminals 22D on the surface 222.
  • the plurality of source terminals 22S and the plurality of drain terminals 22D each form a plurality of terminal groups arranged in a line in a predetermined direction.
  • the terminal group of the source terminal 22S and the terminal group of the drain terminal 22D are alternately arranged in a direction orthogonal to a predetermined direction in which the terminals constituting the terminal group are arranged.
  • the coil 30 has a rectangular parallelepiped housing.
  • the coil 30 has terminal conductors at both ends in a direction parallel to the z-axis direction of the housing.
  • the coil 30 may have a cylindrical outer shape.
  • the capacitor 41 has a rectangular parallelepiped housing.
  • the capacitor 41 includes terminal conductors at one end and the other end in a direction parallel to the z-axis direction of the housing.
  • the terminal conductor at one end corresponds to the "one terminal" of the present invention, and the terminal conductor at the other end corresponds to the "other terminal” of the present invention.
  • the capacitor 42 has a housing having a rectangular parallelepiped outer shape.
  • the capacitor 42 includes terminal conductors at both ends in a direction parallel to the x-axis direction.
  • the switching element 21 is arranged between the planar conductor 83 and the planar conductor 85 and the plurality of planar conductors 8411 and the plurality of planar conductors 8421.
  • the surface 212 of the switching element 21 faces the plane conductor 83.
  • the surface 211 of the switching element 21 faces the plurality of planar conductors 8411 and the plurality of planar conductors 8421.
  • the plurality of source terminals 21S of the switching element 21 face the plane conductor 83.
  • Each of the plurality of source terminals 21S is connected to the plane conductor 83 by the plurality of conductors 52S.
  • the plurality of conductors 52S can be realized by, for example, a conductor column such as a via conductor provided on the substrate 80.
  • the gate terminal 21G of the switching element 21 faces the flat conductor 85.
  • the gate terminal 21G is connected to the flat conductor 85 by the conductor 52G.
  • the conductor 52G can be realized by, for example, a conductor pillar such as a via conductor provided on the substrate 80.
  • the plane conductor 85 is connected to the control IC 90 via a wiring conductor (not shown).
  • the plurality of drain terminals 21D of the switching element 21 face the plurality of planar conductors 8421.
  • the plurality of drain terminals 21D are each connected to the plurality of planar conductors 8421 by the plurality of conductors 52D.
  • the plurality of conductors 52D can be realized by, for example, a conductor column such as a via conductor provided on the substrate 80.
  • the switching element 22 is arranged on the opposite side of the switching element 21 with respect to the arrangement surface of the plane conductor 841, the plane conductor 842, the plurality of plane conductors 8411, the plurality of plane conductors 8421, the plane conductor 8401, and the plane conductor 8402. To.
  • the switching element 22 is arranged at a position overlapping the plurality of planar conductors 8411, the plurality of planar conductors 8421, the planar conductor 8401, and the planar conductor 8402.
  • the plurality of source terminals 21S of the switching element 22 each face a plurality of planar conductors 8421.
  • Each of the plurality of source terminals 21S is connected to a plurality of planar conductors 8421.
  • the drain terminal 21D of the switching element 22 faces each of the plurality of planar conductors 8411.
  • Each of the plurality of drain terminals 21D is connected to a plurality of planar conductors 8411.
  • the gate terminal 22G of the switching element 22 faces the flat conductor 8401.
  • the gate terminal 22G of the switching element 22 is connected to the flat conductor 8401.
  • the plane conductor 8401 is connected to the control IC 90 via a wiring conductor (not shown).
  • the switching element 21 and the switching element 22 overlap each other in a plan view. That is, the surface 211 of the switching element 21 and the surface 222 of the switching element 22 have a positional relationship facing each other.
  • the distance between the drain terminal 21D of the switching element 21 and the source terminal 22S of the switching element 22 becomes short. Therefore, the length of the power line can be shortened, and the parasitic inductance generated in the power line can be suppressed.
  • Ringing refers to a phenomenon in which the waveform is disturbed by overshooting at the rising and falling edges of a voltage waveform.
  • the magnitude of the value overshooted by ringing increases as the on / off time of the switching elements 21 and 22 becomes shorter, which may exceed the withstand voltage of the switching element and lead to damage. It may also increase noise and cause equipment malfunction. From the above, suppressing the parasitic inductance has the effect of protecting the switching element and reducing noise. Further, by shortening the on / off time of the switching elements 21 and 22, the efficiency of the power supply circuit is increased, which contributes to the efficiency improvement.
  • the plurality of drain terminals 21D of the switching element 21 and the plurality of source terminals 22S of the switching element 22 have a positional relationship facing each other and overlap in a plan view.
  • the distance between the drain terminal 21D of the switching element 21 and the source terminal 22S of the switching element 22 can be further shortened. Therefore, the parasitic inductance generated in the power line can be further suppressed.
  • the drain terminal 21D and the source terminal 22S are linearly connected by a flat conductor 8421 and a conductor 52D arranged between them.
  • the distance between the drain terminal 21D of the switching element 21 and the source terminal 22S of the switching element 22 can be further shortened. Therefore, the parasitic inductance generated in the power line can be further suppressed.
  • the switching element 21 and the switching element 22 overlap each other, the area of the arrangement area can be reduced in the two switching elements in the power supply module 10. As a result, the power supply module 10 can be further miniaturized in a plan view.
  • the capacitor 41 is arranged between the flat conductor 83 and the flat conductor 841.
  • the terminal conductor at one end of the capacitor 41 is connected to the flat conductor 83.
  • the terminal conductor at the other end of the capacitor 41 is connected to the flat conductor 841.
  • the capacitor 41 is adjacent to the switching element 21. In other words, no other components are arranged between the capacitor 41 and the switching element 21 except for a part of the substrate 80 that guarantees the insulating property. As a result, the distance between the capacitor 41 and the switching element 21 is shortened. Therefore, the parasitic inductance generated in the power line can be suppressed including the capacitor 41.
  • the terminal conductor at one end of the capacitor 41 and the plurality of source terminals 21S of the switching element 21 are linearly connected by the plane conductor 83 in the direction in which the capacitor 41 and the switching element 21 are lined up. To. As a result, the connection distance between the capacitor 41 and the switching element 21 can be further shortened. Therefore, the parasitic inductance generated in the power line including the capacitor 41 can be further suppressed.
  • the terminal conductor at the other end of the capacitor 41 and the plurality of drain terminals 22D of the switching element 22 are arranged with the capacitor 41 and the switching element 21 by the planar conductor 841 and the plurality of planar conductors 8411. Connected linearly in the direction. As a result, the connection distance between the capacitor 41 and the switching element 22 can be further shortened. Therefore, the parasitic inductance generated in the power line including the capacitor 41 can be further suppressed.
  • the capacitor 42 is arranged between the flat conductor 82 and the flat conductor 83 and the flat conductor 842.
  • the capacitor 42 is arranged on the side opposite to the capacitor 41 in the x-axis direction with respect to the arrangement position of the switching element 21.
  • the capacitor 42 is connected to the flat conductor 82 and the flat conductor 83 by a terminal electrode on the bottom surface.
  • the coil 30 is arranged between the flat conductor 82 and the flat conductor 842.
  • the coil 30 is arranged on the opposite side of the switching element 21 with respect to the arrangement position of the capacitor 42 in the x-axis direction.
  • the terminal conductor at one end of the housing of the coil 30 is connected to the flat conductor 82, and the terminal conductor at the other end is connected to the flat conductor 842.
  • the plurality of conductors 51 are arranged between the flat conductor 81 and the flat conductor 841.
  • the plurality of conductors 51 are arranged on the opposite side of the switching element 21 with respect to the arrangement position of the capacitor 41 in the x-axis direction.
  • the plurality of conductors 51 are connected to the flat conductor 81 and the flat conductor 841.
  • the plurality of conductors 51 can be realized by, for example, a conductor column such as a via conductor provided on the substrate 80.
  • the flat conductor 81 is an input terminal Pin
  • the flat conductor 82 is an output terminal Pout
  • the flat conductor 83 is a ground terminal Pg. It will be realized.
  • the power supply module 10 can suppress the parasitic inductance generated in the power line. As a result, the power supply module 10 can realize a power supply that is highly efficient and can be miniaturized. Further, according to the above configuration, the power supply module 10 can have a small planar shape.
  • the low-side switch of the half-bridge circuit is realized by the switching element 21, and the high-side switch is realized by the switching element 22.
  • the switching element 21 is made of a vertical semiconductor.
  • the vertical semiconductor has a smaller on-resistance than the horizontal semiconductor. Therefore, by using a vertical semiconductor for the low-side switch through which a larger current flows, the power supply module 10 can reduce the current loss.
  • the switching element 22 which is a horizontal semiconductor is mounted on the substrate 80.
  • the horizontal semiconductor can be made shorter than the vertical semiconductor. Therefore, the power supply module 10 can realize a lower profile.
  • the power supply module 10 can shorten the conductor pattern at each location in the circuit configuration. As a result, the power supply module 10 can realize even higher efficiency.
  • the switching element 21 is built in the substrate 80.
  • the power supply module 10 can be made lower than, for example, mounted on the main surface 801 of the substrate 80 in a state where the switching element 21 and the switching element 22 are overlapped with each other.
  • the capacitor 41 and the coil 30 having a large shape are built in the substrate 80.
  • the power supply module 10 can be made lower than the capacitor 41 and the coil 30 mounted on the main surface 801 of the substrate 80.
  • FIG. 6 is a perspective view of the power supply module 10A according to the second embodiment of the present invention.
  • FIG. 7 is an exploded perspective view of the power supply module 10A according to the second embodiment of the present invention. Note that FIGS. 6 and 7 show only the parts constituting the half-bridge circuit.
  • the power supply module 10A according to the second embodiment does not use the substrate 80 with respect to the power supply module 10 according to the first embodiment, and has a plurality of lead frames 811A and a plurality of lead frames 811A. The difference is that the lead frame 840A is used.
  • Other configurations of the power supply module 10A are the same as those of the power supply module 10, and the description of the same parts will be omitted.
  • the power supply module 10A includes a switching element 21A, a switching element 22A, a flat conductor 81A, a flat conductor 83A, a flat conductor 84A, a flat conductor 85A, a flat conductor 86A, a plurality of lead frames 811A, and a plurality of lead frames 840A.
  • the switching element 21A is a vertical semiconductor and has a surface 211 and a surface 212.
  • the surface 212 is provided with a plurality of source terminals 21S and gate terminals 21G.
  • the surface 211 is provided with a plurality of drain terminals 21D.
  • the switching element 22A is a horizontal semiconductor and has a surface 221 and a surface 222.
  • the surface 222 includes a plurality of source terminals 22S, a plurality of drain terminals 22D, and a gate terminal 22G.
  • the plane conductor 81A, the plane conductor 83A, and the plane conductor 84A are arranged in this order in the x-axis direction.
  • the plane conductor 85A and the plane conductor 86A are arranged adjacent to the arrangement region of the plane conductor 81A, the plane conductor 83A, and the plane conductor 84A in the y-axis direction.
  • the plane conductor 85A and the plane conductor 86A are arranged in this order in the x-axis direction.
  • the plane conductor 85A is adjacent to the plane conductor 81A and the plane conductor 83A, and the plane conductor 86A is adjacent to the plane conductor 83A and the plane conductor 84A.
  • the plurality of lead frames 811A and the plurality of lead frames 840A are rectangles long in the x-axis direction and short in the y-axis direction.
  • the plurality of lead frames 811A and the plurality of lead frames 840A are arranged alternately in the y-axis direction.
  • the plurality of lead frames 811A have end portions in the longitudinal direction bent in the z-axis direction and are connected to the flat conductor 81A.
  • the plurality of lead frames 840A have end portions in the longitudinal direction bent in the z-axis direction and are connected to the plane conductor 84A.
  • the switching element 21A overlaps the planar conductor 83A and the plurality of lead frames 840A in a plan view, and is arranged between the planar conductor 83A and the plurality of lead frames 840A. Further, the switching element 21A overlaps with the planar conductor 85A in a plan view.
  • the surface 212 faces the flat conductor 83A and the flat conductor 85A.
  • the plurality of source terminals 21S face the plane conductor 83A and are connected to the plane conductor 83A, respectively.
  • the gate terminal 21G faces the flat conductor 85A and is connected to the flat conductor 85A.
  • the surface 211 faces a plurality of lead frames 840A.
  • the plurality of drain terminals 21D face the plurality of lead frames 840A and are connected to the plurality of lead frames 840A, respectively.
  • the switching element 22A overlaps the plurality of lead frames 811A, the plurality of lead frames 840A, the planar conductor 85A, and the planar conductor 86A in a plan view.
  • the switching element 22 is arranged on the opposite side of the switching element 21A in the z-axis direction with respect to the arrangement positions of the plurality of lead frames 811A and the plurality of lead frames 840A.
  • the surface 222 of the switching element 22A faces the surface 211 of the switching element 21A.
  • the plurality of source terminals 22S face the plurality of lead frames 840A and are connected to the plurality of lead frames 840A, respectively.
  • the plurality of drain terminals 22D face the plurality of lead frames 811A and are connected to the plurality of lead frames 811A, respectively.
  • the gate terminal 22G faces the flat conductor 86A and is connected to the flat conductor 86A by the conductor 53G.
  • the power supply module 10A can suppress the parasitic inductance of the power line as in the power supply module 10. Further, the power supply module 10A can reduce the plane area. Further, the power supply module 10A can further reduce the height of the half-bridge circuit portion by not using a substrate.
  • MOSFET is used as an example as a switching element.
  • the switching element can also be realized by another semiconductor element such as an IGBT.
  • a step-down chopper type power supply module having a half-bridge circuit has been described as an example, but the present invention is not limited to this, and a step-up chopper type may be used.
  • the above configuration can also be applied to other electronic circuits having a circuit configuration in which a low-side switch and a high-side switch are connected, such as a half-bridge circuit, for example, a full-bridge circuit.
  • the faces facing each other described in the specification indicate a positional relationship facing each other, and include, for example, a positional relationship between the upper surface and the lower surface of a rectangular parallelepiped. It also includes a positional relationship in which the upper surface of one rectangular parallelepiped and the lower surface of another rectangular parallelepiped face each other via a cylindrical metal conductor.
  • the two faces facing each other do not have to be parallel to each other, and are included in the fact that they face each other if at least a part of them overlaps when viewed in a plan view from the orthogonal direction of one of the faces.
  • the terminals facing each other described in the specification indicate a state in which a part of one terminal and a part of the other terminal of the two terminals face each other. Includes positional relationships facing each other via other conductors. Then, for example, if at least a part of them overlap when viewed in a plan view from a direction orthogonal to the mounting surface, it can be said that they face each other.
  • 10A Power supply module 21, 21A, 22, 22A: Switching element 21D, 22D: Drain terminal 21G, 22G: Gate terminal 21S, 22S: Source terminal 30: Coil 41, 42: Capacitor 51, 52G, 52S, 52D, 53G: Conductor 80: Substrate 81, 81A, 82, 83, 83A, 84A, 85, 85A, 86A, 841, 842, 8401, 8402, 8411, 8421: Planar conductor 90: Control IC 211, 212, 221, 222: Surfaces 801 and 802: Main surfaces 811A, 840A: Lead frame Pg: Ground terminal Pin: Input terminal Pout: Output terminal Vin: External power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

電源モジュール（１０）は、スイッチング素子（２１）とスイッチング素子（２２）とが接続されたハーフブリッジ回路を備える。スイッチング素子（２１）は、互いに対向する面（２１１）と面（２１２）を有する矩形の半導体素子であり、面（２１１）にソース端子（２１Ｓ）を備え、面（２１２）にドレイン端子（２１Ｄ）を備える。スイッチング素子（２２）は、面（２２１）と面（２２２）を有する矩形の半導体素子であり、面（２２２）にソース端子（２２Ｓ）とドレイン端子（２２Ｄ）とを備える。スイッチング素子（２１）の面（２１１）とスイッチング素子（２２）の面（２２２）とは対向している。

Description

電源モジュール
　本発明は、半導体スイッチ素子を用いた電源モジュールに関する。
　特許文献１には、ハイサイドスイッチとローサイドスイッチとを有する非絶縁型ＤＣ－ＤＣコンバータが記載されている。
　ハイサイドスイッチとローサイドスイッチとは、ともに、横型ＭＯＳＦＥＴからなる。そして、ハイサイドスイッチとローサイドスイッチとは、半導体基板に搭載されている。
特開２０１０－０１６０３５号公報
　しかしながら、上述の従来技術の構成では、ハイサイドスイッチとローサイドスイッチを含む配線導体が長くなってしまう箇所が生じる。このような箇所が生じると、電流が流れる経路であるパワーラインの寄生インダクタンスが大きくなってしまう。
　したがって、本発明の目的は、パワーラインの寄生インダクタンスを抑制できる電源モジュールを提供することにある。
　この発明の電源モジュールは、第１スイッチ素子と第２スイッチ素子とが接続されたハーフブリッジ回路を備える。第１スイッチ素子は、互いに対向する第１面と第２面を有する矩形の半導体素子であり、第１面に第１端子を備え、第２面に第２端子を備える。第２スイッチ素子は、第３面を有する矩形の半導体素子であり、第３面に第３端子と第４端子とを備える。第１スイッチ素子の第２面と第２スイッチ素子の第３面とは対向している。
　この構成では、第１スイッチ素子の第２端子と第２スイッチ素子の第３端子との距離が短くなる。したがって、第２端子と第３端子とを接続する距離は、短くできる。
　この発明によれば、パワーラインの寄生インダクタンスを抑制できる。
図１は、本発明の第１の実施形態に係る電源モジュール１０の斜視図である。 図２は、本発明の第１の実施形態に係る電源モジュール１０の分解斜視図である。 図３は、本発明の第１の実施形態に係る電源モジュール１０の平面図である。 図４は、本発明の第１の実施形態に係る電源モジュール１０の側面断面図である。 図５は、本発明の第１の実施形態に係る電源モジュール１０の等価回路図である。 図６は、本発明の第２の実施形態に係る電源モジュール１０Ａの斜視図である。 図７は、本発明の第２の実施形態に係る電源モジュール１０Ａの分解斜視図である。
　（第１の実施形態）
　本発明の第１の実施形態に係る電源モジュールについて、図を参照して説明する。図１は、本発明の第１の実施形態に係る電源モジュール１０の斜視図である。図２は、本発明の第１の実施形態に係る電源モジュール１０の分解斜視図である。図３は、本発明の第１の実施形態に係る電源モジュール１０の平面図である。図４は、本発明の第１の実施形態に係る電源モジュール１０の側面断面図である。図５は、本発明の第１の実施形態に係る電源モジュール１０の等価回路図である。図１から図４では、本発明の構成を分かり易くするため、適宜、寸法を誇張して図示している。
　（電源モジュール１０の等価回路）
　図５に示すように、電源モジュール１０は、スイッチング素子２１、スイッチング素子２２、コイル３０、コンデンサ４１、コンデンサ４２、制御ＩＣ９０、入力端子Ｐｉｎ、出力端子Ｐｏｕｔ、および、グランド端子Ｐｇを備える。なお、制御ＩＣ９０は、電源モジュール１０と別体であってもよい。また、入力端子Ｐｉｎ、出力端子Ｐｏｕｔ、グランド端子Ｐｇは、回路的な端子であり、例えば、電源モジュール１０が接続する他の部品との接続導体上に存在するものであってもよい。また、グランド端子Ｐｇは、電源モジュール１０の基準電位を設定する端子である。
　入力端子Ｐｉｎとグランド端子Ｐｇとの間には、外部電源Ｖｉｎが接続される。より具体的には、入力端子Ｐｉｎには、外部電源Ｖｉｎの正極が接続し、グランド端子Ｐｇには、外部電源Ｖｉｎの負極が接続する。
　入力端子Ｐｉｎとグランド端子Ｐｇとの間には、コンデンサ４１が接続される。コンデンサ４１が、所謂、電源モジュール１０の入力コンデンサである。
　スイッチング素子２１およびスイッチング素子２２は、半導体スイッチが用いられ、例えば、スイッチング素子２１はＭＯＳＦＥＴを用いた半導体スイッチ、スイッチング素子２２はＧａＮを用いた半導体スイッチによって実現される。スイッチング素子２２のドレイン端子は、入力端子Ｐｉｎに接続するスイッチング素子２２のソース端子は、スイッチング素子２１のドレイン端子に接続する。スイッチング素子２１のソース端子は、グランド端子Ｐｇに接続する。
　制御ＩＣ９０は、スイッチング素子２１のゲート端子およびスイッチング素子２２のゲート端子に接続する。
　コイル３０は、スイッチング素子２１のドレイン端子とスイッチング素子２２のソース端子との接続点と、出力端子Ｐｏｕｔとの間に接続する。
　コンデンサ４２は、コイル３０における出力端子Ｐｏｕｔ側とグランド端子Ｐｇとの間に接続する。
　このように、電源モジュール１０は、スイッチング素子２１とスイッチング素子２２とが接続されたハーフブリッジ回路を備える。そして、この構成では、スイッチング素子２２、および、スイッチング素子２１は相補的にオンオフ動作し、２つのパワーラインが構成される。第１のパワーラインは、スイッチング素子２２がオン、スイッチング素子２１がオフのときに、コンデンサ４１、スイッチング素子２２、コイル３０、コンデンサ４２からなる回路によって構成される。そして、第２のパワーラインは、スイッチング素子２２がオフのときに、スイッチング素子２１、コイル３０、コンデンサ４２からなる回路によって構成される。
　概略的な動作として、電源モジュール１０は、制御ＩＣ９０から出力されるスイッチング制御信号によって、スイッチング素子２１およびスイッチング素子２２のオンオフを切り替える。このオンオフ時間の制御によって、電源モジュール１０は、同期整流型の降圧コンバータを実現する。
　（電源モジュール１０の構成）
　図１、図２、図３、図４に示すように、電源モジュール１０は、スイッチング素子２１、スイッチング素子２２、コイル３０、コンデンサ４１、コンデンサ４２、および、基板８０を備える。
　（基板および平面導体の構成）
　基板８０は、絶縁性材料からなる。基板８０は、平板であり、主面８０１と主面８０２とを有する。主面８０１と主面８０２とは、ｘ軸方向とｙ軸方向とに平行で、ｚ軸方向に直交する。すなわち、ｚ軸方向が、基板８０の厚み方向となる。
　主面８０１には、平面導体８１、平面導体８２、平面導体８３、平面導体８５が配置される。平面導体８１、平面導体８３、平面導体８２は、この順で、ｘ軸方向に並び、それぞれに互いに離間する。平面導体８３には、ｙ軸方向の一方端から凹む形状の凹み部が形成されている。平面導体８５は、平面導体８３の凹み部内に配置される。平面導体８５と平面導体８３とは、互いに離間する。平面導体８３が、本発明の「第１平面導体」に対応する。
　主面８０２には、平面導体８４１、平面導体８４２、複数の平面導体８４１１、複数の平面導体８４２１、平面導体８４０１、および、平面導体８４０２が配置される。平面導体８４１と平面導体８４２とは、この順で、ｘ軸方向に並び、互いに離間する。平面視して（図のｚ軸方向に視て）、平面導体８４１は、平面導体８１および平面導体８３の一部に重なる。平面視して、平面導体８４２は、平面導体８２に重なる。平面導体８２は、平面導体８３の一部に重なってもよい。平面導体８４１と平面導体８４１１とからなる導体が、本発明の「第２平面導体」に対応する。
　複数の平面導体８４１１および複数の平面導体８４２１は、ｘ軸方向に長く、ｙ軸方向に短い矩形である。複数の平面導体８４１１と複数の平面導体８４２１とは、ｙ軸方向において、交互に配置される。複数の平面導体８４１１は、平面導体８４１に接続する。複数の平面導体８４２１は、平面導体８４２に接続する。
　平面導体８４０１と平面導体８４０２とは、矩形である。平面導体８４０１と平面導体８４０２とは、ｘ軸方向において、複数の平面導体８４１１と複数の平面導体８４２１と、同じ位置に配置される。平面導体８４０１と平面導体８４０２とは、ｘ軸方向に沿って並んで配置される。平面導体８４０１と平面導体８４０２とは、互いに離間する。平面導体８４０１は、平面導体８４１と平面導体８４０２との間に配置され、平面導体８４０２は、平面導体８４２と平面導体８４０１との間に配置される。
　（各部品の構成）
　スイッチング素子２１は、縦型半導体によって実現される。スイッチング素子２１は、互いに対向する面２１１と面２１２とを有する。スイッチング素子２１が、本発明の「第１スイッチング素子」に対応する。面２１２が、本発明の「第１面」に対応し、面２１１が、本発明の「第２面」に対応する。
　スイッチング素子２１は、面２１２に、ゲート端子２１Ｇ、および、複数のソース端子２１Ｓを備える。複数のソース端子２１Ｓは、所定方向に一列に並ぶ複数の端子群を備える。ソース端子２１Ｓの複数の端子群は、これら端子群を構成する端子の並ぶ所定方向に対して直交する方向に配列される。スイッチング素子２１は、面２１１に、複数のドレイン端子２１Ｄを備える。ドレイン端子２１Ｄの複数の端子群は、これら端子群を構成する端子の並ぶ方向に対して直交する方向に配列される。
　スイッチング素子２２は、横型半導体によって実現される。スイッチング素子２２は、互いに対向する面２２１と面２２２とを有する。スイッチング素子２２が、本発明の「第２スイッチング素子」に対応する。面２２２が、本発明の「第３面」に対応する。
　スイッチング素子２２は、面２２２に、ゲート端子２２Ｇ、複数のソース端子２２Ｓ、および、複数のドレイン端子２２Ｄを備える。複数のソース端子２２Ｓと複数のドレイン端子２２Ｄとは、それぞれに、所定方向に一列に並ぶ複数の端子群を構成している。ソース端子２２Ｓの端子群とドレイン端子２２Ｄの端子群とは、これら端子群を構成する端子の並ぶ所定方向に対して直交する方向に、交互に配列される。
　コイル３０は、直方体形状の筐体を有する。コイル３０は、筐体のｚ軸方向と平行な方向の両端に端子導体を有する。なお、コイル３０は、円柱型の外形でもよい。
　コンデンサ４１は、直方体形状の筐体を有する。コンデンサ４１は、筐体のｚ軸方向と平行な方向の一方端および他方端に端子導体を備える。一方端の端子導体が、本発明の「一方端子」に対応し、他方端の端子導体が、本発明の「他方端子」に対応する。
　コンデンサ４２は、外形が直方体である筐体を有する。コンデンサ４２は、ｘ軸方向と平行な方向の両端に端子導体を備える。
　（電源モジュール１０の構成）
　スイッチング素子２１は、平面導体８３および平面導体８５と、複数の平面導体８４１１および複数の平面導体８４２１との間に配置される。スイッチング素子２１の面２１２は、平面導体８３に対向する。スイッチング素子２１の面２１１は、複数の平面導体８４１１および複数の平面導体８４２１に対向する。
　スイッチング素子２１の複数のソース端子２１Ｓは、平面導体８３に対向する。複数のソース端子２１Ｓは、それぞれに、複数の導体５２Ｓによって、平面導体８３に接続する。複数の導体５２Ｓは、例えば、基板８０に設けられたビア導体等の導体柱によって実現可能である。
　スイッチング素子２１のゲート端子２１Ｇは、平面導体８５に対向する。ゲート端子２１Ｇは、導体５２Ｇによって、平面導体８５に接続する。導体５２Ｇは、例えば、基板８０に設けられたビア導体等の導体柱によって実現可能である。なお、平面導体８５は、配線導体（図示を省略）を介して、制御ＩＣ９０に接続する。
　スイッチング素子２１の複数のドレイン端子２１Ｄは、複数の平面導体８４２１に対向する。複数のドレイン端子２１Ｄは、それぞれに、複数の導体５２Ｄによって、複数の平面導体８４２１に接続する。複数の導体５２Ｄは、例えば、基板８０に設けられたビア導体等の導体柱によって実現可能である。
　平面導体８４１、平面導体８４２、複数の平面導体８４１１、複数の平面導体８４２１、平面導体８４０１、および、平面導体８４０２の配置面を基準として、スイッチング素子２２は、スイッチング素子２１と反対側に配置される。
　スイッチング素子２２は、複数の平面導体８４１１、複数の平面導体８４２１、平面導体８４０１、および、平面導体８４０２に重なる位置に配置される。
　スイッチング素子２２の複数のソース端子２１Ｓは、それぞれに、複数の平面導体８４２１に対向する。複数のソース端子２１Ｓは、それぞれに、複数の平面導体８４２１に接続する。
　スイッチング素子２２のドレイン端子２１Ｄは、それぞれに、複数の平面導体８４１１に対向する。複数のドレイン端子２１Ｄは、それぞれに、複数の平面導体８４１１に接続する。
　スイッチング素子２２のゲート端子２２Ｇは、平面導体８４０１に対向する。スイッチング素子２２のゲート端子２２Ｇは、平面導体８４０１に接続する。平面導体８４０１は、配線導体（図示を省略）を介して、制御ＩＣ９０に接続する。
　このような構成によって、スイッチング素子２１とスイッチング素子２２とは、平面視において重なる。すなわち、スイッチング素子２１の面２１１とスイッチング素子２２の面２２２とは、対向した位置関係となる。
　これにより、スイッチング素子２１のドレイン端子２１Ｄとスイッチング素子２２のソース端子２２Ｓとの距離は短くなる。したがって、パワーラインの長さを短くでき、パワーラインに生じる寄生インダクタンスを抑制できる。
　寄生インダクタンスを抑制することにより、例えば、スイッチング素子２１、スイッチング素子２２、コイル３０を繋ぐ結線において測定される電圧波形に生じるリンギングを低減できる。リンギングとは、電圧波形における立ち上がり時と立ち下がり時にオーバーシュートして波形が乱れる現象を示す。リンギングでオーバーシュートする値の大きさは、スイッチング素子２１、２２のオンオフ時間が短くなるにつれて大きくなり、スイッチング素子の耐圧を超えて破損に至る可能性がある。また、ノイズを増大させ機器の誤動作を引き起こす可能性がある。以上より、寄生インダクタンスを抑制することは、スイッチング素子を保護し、ノイズを低減する効果がある。さらに、スイッチング素子２１、２２のオンオフ時間を短くすることにより、電源回路の効率が高くなるため、効率改善に寄与する。
　さらに、この構成では、スイッチング素子２１の複数のドレイン端子２１Ｄと、スイッチング素子２２の複数のソース端子２２Ｓとは、対向した位置関係となり、平面視において重なっている。これにより、スイッチング素子２１のドレイン端子２１Ｄとスイッチング素子２２のソース端子２２Ｓとの距離は、さらに短くできる。したがって、パワーラインに生じる寄生インダクタンスを、さらに抑制できる。
　特に、この構成では、ドレイン端子２１Ｄとソース端子２２Ｓとは、これらの間に配置された平面導体８４２１と導体５２Ｄとによって、直線的に接続される。これにより、これにより、スイッチング素子２１のドレイン端子２１Ｄとスイッチング素子２２のソース端子２２Ｓとの距離は、より一層、短くできる。したがって、パワーラインに生じる寄生インダクタンスを、より一層、抑制できる。
　また、この構成では、スイッチング素子２１とスイッチング素子２２とが重なっているので、電源モジュール１０における２個のスイッチング素子に配置領域の面積を小さくできる。これより、電源モジュール１０は、平面視して、より小型化を実現できる。
　コンデンサ４１は、平面導体８３と平面導体８４１との間に配置される。コンデンサ４１の一方端の端子導体は、平面導体８３に接続する。コンデンサ４１の他方端の端子導体は、平面導体８４１に接続する。
　コンデンサ４１は、スイッチング素子２１に隣接する。言い換えれば、コンデンサ４１とスイッチング素子２１との間には、絶縁性を担保する基板８０の一部を除き、他の部品は配置されていない。これにより、コンデンサ４１とスイッチング素子２１とを接続する距離は、短くなる。したがって、コンデンサ４１を含めて、パワーラインに生じる寄生インダクタンスを抑制できる。
　さらに、この構成では、コンデンサ４１の一方端の端子導体と、スイッチング素子２１の複数のソース端子２１Ｓとは、平面導体８３によって、コンデンサ４１とスイッチング素子２１とが並ぶ方向に、直線的に接続される。これにより、コンデンサ４１とスイッチング素子２１との接続距離を、さらに短くできる。したがって、コンデンサ４１を含めて、パワーラインに生じる寄生インダクタンスを、さらに抑制できる。
　また、さらに、この構成では、コンデンサ４１の他方端の端子導体と、スイッチング素子２２の複数のドレイン端子２２Ｄとは、平面導体８４１および複数の平面導体８４１１によって、コンデンサ４１とスイッチング素子２１とが並ぶ方向に、直線的に接続される。これにより、コンデンサ４１とスイッチング素子２２との接続距離を、さらに短くできる。したがって、コンデンサ４１を含めて、パワーラインに生じる寄生インダクタンスを、さらに抑制できる。
　コンデンサ４２は、平面導体８２および平面導体８３と、平面導体８４２との間に配置される。コンデンサ４２は、ｘ軸方向において、スイッチング素子２１の配置位置を基準として、コンデンサ４１と反対側に配置される。コンデンサ４２は、底面の端子電極によって、平面導体８２および平面導体８３に接続する。
　コイル３０は、平面導体８２と平面導体８４２との間に配置される。コイル３０は、ｘ軸方向において、コンデンサ４２の配置位置を基準として、スイッチング素子２１と反対側に配置される。コイル３０の筐体の一方端の端子導体は、平面導体８２に接続し、他方端の端子導体は、平面導体８４２に接続する。
　複数の導体５１は、平面導体８１と平面導体８４１との間に配置される。複数の導体５１は、ｘ軸方向において、コンデンサ４１の配置位置を基準として、スイッチング素子２１と反対側に配置される。複数の導体５１は、平面導体８１と平面導体８４１とに接続する。複数の導体５１は、例えば、基板８０に設けられたビア導体等の導体柱によって実現可能である。
　このような構成において、平面導体８１を、入力端子Ｐｉｎとし、平面導体８２を、出力端子Ｐｏｕｔとし、平面導体８３を、グランド端子Ｐｇとすることで、上述の回路構成からなる電源モジュール１０は、実現される。
　そして、上述の構成を備えることによって、電源モジュール１０は、パワーラインに生じる寄生インダクタンスを抑制できる。これにより、電源モジュール１０は、高効率で、小型化可能な電源を実現できる。また、上述の構成によって、電源モジュール１０は、平面形状を小さくできる。
　また、上述の構成では、ハーフブリッジ回路のローサイドスイッチが、スイッチング素子２１で実現され、ハイサイドスイッチが、スイッチング素子２２で実現される。スイッチング素子２１は、上述のように、縦型半導体からなる。縦型半導体は、横型半導体と比較して、オン抵抗が小さい。したがって、より大きな電流が流れるローサイドスイッチに縦型半導体を用いることによって、電源モジュール１０は、電流損失を低減できる。
　また、上述の構成では、横型半導体であるスイッチング素子２２が、基板８０に実装される。横型半導体は、縦型半導体と比較して低背にできる。したがって、電源モジュール１０は、より低背な形状を実現できる。
　また、上述の構成では、ｘ軸方向に沿って、入力端子Ｐｉｎから出力端子Ｐｏｕｔへの回路的な接続状態と同様に、各種の部品が配置される。したがって、電源モジュール１０は、回路構成上の各箇所の導体パターンを短くできる。これにより、電源モジュール１０は、さらに高効率を実現できる。
　また、上述の構成では、スイッチング素子２１が基板８０に内蔵される。これにより、例えば、スイッチング素子２１とスイッチング素子２２とを重ねた状態で基板８０の主面８０１に実装するよりも、電源モジュール１０は、低背にできる。
　さらに、上述の構成では、形状の大きなコンデンサ４１およびコイル３０が基板８０に内蔵される。これにより、例えば、コンデンサ４１およびコイル３０を基板８０の主面８０１に実装するよりも、電源モジュール１０は、低背にできる。
　（第２の実施形態）
　本発明の第２の実施形態に係る電源モジュールについて、図を参照して説明する。図６は、本発明の第２の実施形態に係る電源モジュール１０Ａの斜視図である。図７は、本発明の第２の実施形態に係る電源モジュール１０Ａの分解斜視図である。なお、図６、図７は、ハーフブリッジ回路を構成する箇所のみを示している。
　図６、図７に示すように、第２の実施形態に係る電源モジュール１０Ａは、第１の実施形態に係る電源モジュール１０に対して、基板８０を用いず、複数のリードフレーム８１１Ａおよび複数のリードフレーム８４０Ａを用いる点で異なる。電源モジュール１０Ａの他の構成は、電源モジュール１０と同様であり、同様の箇所の説明は省略する。
　電源モジュール１０Ａは、スイッチング素子２１Ａ、スイッチング素子２２Ａ、平面導体８１Ａ、平面導体８３Ａ、平面導体８４Ａ、平面導体８５Ａ、平面導体８６Ａ、複数のリードフレーム８１１Ａ、および、複数のリードフレーム８４０Ａを備える。
　スイッチング素子２１Ａは、縦型半導体であり、面２１１と面２１２とを有する。面２１２には、複数のソース端子２１Ｓとゲート端子２１Ｇを備える。面２１１には、複数のドレイン端子２１Ｄを備える。
　スイッチング素子２２Ａは、横型半導体であり、面２２１と面２２２とを有する。面２２２には、複数のソース端子２２Ｓ、複数のドレイン端子２２Ｄ、および、ゲート端子２２Ｇを備える。
　平面導体８１Ａ、平面導体８３Ａ、および、平面導体８４Ａは、ｘ軸方向において、この順で配置される。平面導体８５Ａ、および、平面導体８６Ａは、ｙ軸方向において、平面導体８１Ａ、平面導体８３Ａ、および、平面導体８４Ａの配置領域に隣接して配置される。平面導体８５Ａ、および、平面導体８６Ａは、ｘ軸方向において、この順で配置される。平面導体８５Ａは、平面導体８１Ａおよび平面導体８３Ａに隣接し、平面導体８６Ａは、平面導体８３Ａおよび平面導体８４Ａに隣接する。
　複数のリードフレーム８１１Ａおよび複数のリードフレーム８４０Ａは、ｘ軸方向に長く、ｙ軸方向に短い矩形である。複数のリードフレーム８１１Ａおよび複数のリードフレーム８４０Ａは、ｙ軸方向において、交互に配置される。
　複数のリードフレーム８１１Ａは、長手方向の端部がｚ軸方向に屈曲しており、平面導体８１Ａに接続する。複数のリードフレーム８４０Ａは、長手方向の端部がｚ軸方向に屈曲しており、平面導体８４Ａに接続する。
　スイッチング素子２１Ａは、平面視において、平面導体８３Ａと複数のリードフレーム８４０Ａと重なり、平面導体８３Ａと複数のリードフレーム８４０Ａとの間に配置される。また、スイッチング素子２１Ａは、平面視において、平面導体８５Ａに重なる。
　スイッチング素子２１Ａでは、面２１２が平面導体８３Ａおよび平面導体８５Ａに対向する。複数のソース端子２１Ｓは、平面導体８３Ａに対向し、それぞれに、平面導体８３Ａに接続する。ゲート端子２１Ｇは、平面導体８５Ａに対向し、平面導体８５Ａに接続する。
　スイッチング素子２１Ａでは、面２１１が複数のリードフレーム８４０Ａに対向する。複数のドレイン端子２１Ｄは、複数のリードフレーム８４０Ａに対向し、それぞれに、複数のリードフレーム８４０Ａに接続する。
　スイッチング素子２２Ａは、平面視において、複数のリードフレーム８１１Ａ、複数のリードフレーム８４０Ａ、平面導体８５Ａ、および、平面導体８６Ａと重なる。スイッチング素子２２は、ｚ軸方向において、複数のリードフレーム８１１Ａおよび複数のリードフレーム８４０Ａの配置位置を基準として、スイッチング素子２１Ａと反対側に配置される。そして、スイッチング素子２２Ａの面２２２は、スイッチング素子２１Ａの面２１１に対向する。
　スイッチング素子２２Ａでは、複数のソース端子２２Ｓは、複数のリードフレーム８４０Ａに対向し、それぞれに、複数のリードフレーム８４０Ａに接続する。複数のドレイン端子２２Ｄは、複数のリードフレーム８１１Ａに対向し、それぞれに、複数のリードフレーム８１１Ａに接続する。ゲート端子２２Ｇは、平面導体８６Ａに対向し、導体５３Ｇによって、平面導体８６Ａに接続する。
　このようなリードフレームを用いた構成であっても、電源モジュール１０Ａは、電源モジュール１０と同様に、パワーラインの寄生インダクタンスを抑制できる。また、電源モジュール１０Ａは、平面面積を小さくできる。また、電源モジュール１０Ａは、基板を用いないことによって、ハーフブリッジ回路の箇所を、さらに低背化できる。
　なお、上述の説明では、スイッチング素子として、ＭＯＳＦＥＴを例に説明した。しかしながら、スイッチング素子は、ＩＧＢＴ等の他の半導体素子によって実現することも可能である。
　また、上述の説明では、ハーフブリッジ回路を有する降圧チョッパー型の電源モジュールを例に説明したがこれに限定されず、昇圧チョッパー型としてもよい。そして、ハーフブリッジ回路のようなローサイドスイッチとハイサイドスイッチとが接続される回路構成を有する他の電子回路、例えばフルブリッジ回路に対しても、上述の構成を適用できる。
　また、上述の説明では、縦型半導体をローサイドスイッチに適用し、横型半導体をハイサイドスイッチに適用する態様を示した。しかしながら、これらの関係は逆であってもよいが、上述の概念から、縦型半導体をローサイドスイッチに適用することが好ましい。
　また、上述の各実施形態の構成は、適宜組合せ可能であり、それぞれの組合せに応じた作用効果を奏することができる。
　明細書中に記載の互いに対向する面とは、互いに向かい合う位置関係を示し、例えば直方体の上面と下面の位置関係を含む。また、ある直方体の上面と、別のある直方体の下面が、円柱型の金属導体を介して向かい合っている位置関係を含む。互いに対向する２つの面とは、互いに平行である必要はなく、一方の面の直交する方向から平面視したときに、少なくとも一部が重なっていれば対向していることに含まれる。
　明細書中に記載の、互いに対向する端子とは、２つの端子のうち、一方の端子の一部と、他方の端子の一部とが向かい合っている状態を示す。他の導体を介して向かい合っている位置関係を含む。そして、例えば実装面と直交する方向から平面視したときに少なくとも一部が重なっていれば、互いに対向していると言える。
１０、１０Ａ：電源モジュール
２１、２１Ａ、２２、２２Ａ：スイッチング素子
２１Ｄ、２２Ｄ：ドレイン端子
２１Ｇ、２２Ｇ：ゲート端子
２１Ｓ、２２Ｓ：ソース端子
３０：コイル
４１、４２：コンデンサ
５１、５２Ｇ、５２Ｓ、５２Ｄ、５３Ｇ：導体
８０：基板
８１、８１Ａ、８２、８３、８３Ａ、８４Ａ、８５、８５Ａ、８６Ａ、８４１、８４２、８４０１、８４０２、８４１１、８４２１：平面導体
９０：制御ＩＣ
２１１、２１２、２２１、２２２：面
８０１、８０２：主面
８１１Ａ、８４０Ａ：リードフレーム
Ｐｇ：グランド端子
Ｐｉｎ：入力端子
Ｐｏｕｔ：出力端子
Ｖｉｎ：外部電源

Claims (8)

  1. 　第１スイッチ素子と第２スイッチ素子とが接続されたハーフブリッジ回路を備え、
    　前記第１スイッチ素子は、互いに対向する第１面と第２面を有する矩形の半導体素子であり、前記第１面に第１端子を備え、前記第２面に第２端子を備え、
    　前記第２スイッチ素子は、第３面を有する矩形の半導体素子であり、前記第３面に第３端子と第４端子とを備え、
    　前記第１スイッチ素子の前記第２面と前記第２スイッチ素子の前記第３面とは対向している、
    　電源モジュール。
  2. 　前記第２端子と前記第３端子とは対向している、
    　請求項１に記載の電源モジュール。
  3. 　筐体と、前記筐体の所定方向の一方端に一方端子を有し、他方端に他方端子を有するコンデンサを備え、
    　前記コンデンサは、前記所定方向が前記第１面と直交する方向となるように、前記第１スイッチ素子に対して前記第１面と平行な方向に隣接して配置され、
    　前記一方端子は、前記第１スイッチ素子の前記第１端子に接続し、
    　前記他方端子は、前記第２スイッチ素子の前記第４端子に接続する、
    　請求項１または請求項２に記載の電源モジュール。
  4. 　前記第１スイッチ素子と前記第２スイッチ素子とが並ぶ方向に直交する面を有する第１平面導体および第２平面導体とを備え、
    　前記第１平面導体は、前記第１スイッチ素子の前記第１面側に配置され、前記第１端子と前記コンデンサの前記一方端子とに接続し、
    　前記第２平面導体は、前記第１スイッチ素子と前記第２スイッチ素子との間に配置され、前記第４端子と前記コンデンサの前記他方端子とに接続する、
    　請求項３に記載の電源モジュール。
  5. 　前記第１スイッチ素子は、ローサイドスイッチであり、
    　前記第２スイッチ素子は、ハイサイドスイッチである、
    　請求項１乃至請求項４のいずれかに記載の電源モジュール。
  6. 　前記第１スイッチ素子が内蔵された基板を備える、
    　請求項１乃至請求項５のいずれかに記載の電源モジュール。
  7. 　前記第１スイッチ素子と前記第２スイッチ素子との間に配置された部分を有するリードフレームを備える、
    　請求項１乃至請求項５のいずれかに記載の電源モジュール。
  8. 　前記第１スイッチ素子と前記第２スイッチ素子とは、ＭＯＳＦＥＴであり、
    　前記第１端子および前記第３端子は、ソース端子であり、
    　前記第２端子および前記第４端子は、ドレイン端子である、
    　請求項１乃至請求項７のいずれかに記載の電源モジュール。
PCT/JP2021/023151 2020-06-30 2021-06-18 電源モジュール Ceased WO2022004420A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020112350 2020-06-30
JP2020-112350 2020-06-30

Publications (1)

Publication Number Publication Date
WO2022004420A1 true WO2022004420A1 (ja) 2022-01-06

Family

ID=79316096

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/023151 Ceased WO2022004420A1 (ja) 2020-06-30 2021-06-18 電源モジュール

Country Status (1)

Country Link
WO (1) WO2022004420A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022091479A1 (ja) * 2020-10-30 2022-05-05

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021318A (ja) * 2011-07-11 2013-01-31 Internatl Rectifier Corp スタック型ハーフブリッジ電力モジュール
JP2013046509A (ja) * 2011-08-25 2013-03-04 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
WO2017183385A1 (ja) * 2016-04-21 2017-10-26 株式会社村田製作所 電源モジュール
US20180213676A1 (en) * 2017-01-26 2018-07-26 U.S. Army Research Laboratory Attn: Rdrl-Loc-I Stacked power module with integrated thermal management
JP2018143010A (ja) * 2017-02-24 2018-09-13 住友電気工業株式会社 電子回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021318A (ja) * 2011-07-11 2013-01-31 Internatl Rectifier Corp スタック型ハーフブリッジ電力モジュール
JP2013046509A (ja) * 2011-08-25 2013-03-04 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
WO2017183385A1 (ja) * 2016-04-21 2017-10-26 株式会社村田製作所 電源モジュール
US20180213676A1 (en) * 2017-01-26 2018-07-26 U.S. Army Research Laboratory Attn: Rdrl-Loc-I Stacked power module with integrated thermal management
JP2018143010A (ja) * 2017-02-24 2018-09-13 住友電気工業株式会社 電子回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022091479A1 (ja) * 2020-10-30 2022-05-05
JP7268802B2 (ja) 2020-10-30 2023-05-08 株式会社村田製作所 電源回路モジュール

Similar Documents

Publication Publication Date Title
US10749520B2 (en) Power circuit and power module using MISFET having control circuit disposed between gate and source
JP6202094B2 (ja) 半導体装置
US8461623B2 (en) Power semiconductor module
EP2722987B1 (en) Magnetic field cancellation in switching regulators
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
JP2009043820A (ja) 高効率モジュール
US10256640B2 (en) Semiconductor device
US12087752B2 (en) Semiconductor module
JP2020053593A (ja) Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置
JP6168145B2 (ja) 半導体装置
KR20140077104A (ko) 전원 장치
US11990455B2 (en) Semiconductor device
JP2005216876A (ja) 電力用半導体モジュール
CN116114064A (zh) 功率半导体模块以及电力变换装置
CN101453166B (zh) 超小型电力变换装置
JP2015053410A (ja) 半導体モジュール
US10602614B2 (en) Power supply module and power supply device
WO2022004420A1 (ja) 電源モジュール
JP2015073376A (ja) 電力変換装置
CN109429529B (zh) 半导体装置
JP4513770B2 (ja) 半導体装置
US20240039421A1 (en) Multi-phase power converter
US12308743B2 (en) Single inductor converter with current loops in opposite directions
US20250364506A1 (en) Semiconductor device
US20260039201A1 (en) Power conversion device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21832263

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21832263

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP