[go: up one dir, main page]

WO2022070291A1 - 時間演算装置及び時間演算方法 - Google Patents

時間演算装置及び時間演算方法 Download PDF

Info

Publication number
WO2022070291A1
WO2022070291A1 PCT/JP2020/037071 JP2020037071W WO2022070291A1 WO 2022070291 A1 WO2022070291 A1 WO 2022070291A1 JP 2020037071 W JP2020037071 W JP 2020037071W WO 2022070291 A1 WO2022070291 A1 WO 2022070291A1
Authority
WO
WIPO (PCT)
Prior art keywords
square wave
pulse
pulses
contained
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/037071
Other languages
English (en)
French (fr)
Inventor
佳恵 森田
浩之 水谷
英之 中溝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022547820A priority Critical patent/JP7170953B2/ja
Priority to PCT/JP2020/037071 priority patent/WO2022070291A1/ja
Publication of WO2022070291A1 publication Critical patent/WO2022070291A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an AC

Definitions

  • This disclosure relates to a time calculation device and a time calculation method.
  • the time arithmetic unit In the time arithmetic unit, the time required from the start of the output of one of the two square waves having different frequencies to the coincidence of the rising edges of the pulses contained in the two square waves.
  • a time calculation device hereinafter referred to as "conventional time calculation device" for calculating.
  • D-flop flop for detecting the coincidence of the rising edges of the pulses contained in the two square waves (see, for example, Patent Document 1).
  • the time difference between the rising timing of the pulse contained in one square wave and the rising timing of the pulse contained in the other square wave is any one of them. If it is smaller than the amount of jitter in the square wave of, even if the rising edge of the pulse contained in one square wave and the pulse contained in the other square wave do not match, the matching of the rising edge is erroneously detected. I may end up doing it. Therefore, when the D-flop flop disclosed in Patent Document 1 is applied to a conventional time arithmetic unit, the conventional time arithmetic unit is included in two square waves due to an erroneous detection of a coincidence at the rising edge. There is a problem that the calculation accuracy of the time required for the rising edges of the existing pulses to match may deteriorate.
  • the present disclosure has been made to solve the above-mentioned problems, and the timing of the rising edge of the pulse contained in one square wave and the timing of the rising edge of the pulse contained in the other square wave. Even if the time difference is smaller than the amount of jitter in any of the square waves, it is possible to suppress the deterioration of the calculation accuracy of the time required for the rising edges of the pulses contained in the two square waves to match.
  • the purpose is to obtain a time calculation device and a time calculation method.
  • the time calculation device sets the pulse contained in the first square wave and the second square wave after the output of the second square wave having a frequency different from that of the first square wave is started.
  • a first counting unit that counts the number of pulses contained in the second square wave and a first square wave until a point in time when the rising edge of the contained pulse may coincide. From the time when the rising edge of the pulse contained in the wave and the pulse contained in the second square wave may match, the pulse contained in the first square wave and the second A second counting unit that counts the number of pulses contained in the second square wave during the match possibility period, in which the rising edge of the pulse contained in the square wave is the period up to the point of mismatch.
  • the output of the second square wave is started and then included in the first square wave. It is provided with a time calculation unit for calculating the time required for the rising pulse of the pulse and the pulse included in the second square wave to coincide with each other.
  • the time difference between the rising timing of the pulse contained in one square wave and the rising timing of the pulse contained in the other square wave is larger than the amount of jitter in any of the square waves. Even if a small situation occurs, it is possible to suppress deterioration in the calculation accuracy of the time required for the rising edges of the pulses contained in the two square waves to match.
  • FIG. It is a block diagram which shows the time arithmetic unit which concerns on Embodiment 1.
  • FIG. It is a hardware configuration diagram which shows the hardware in the 1st counting unit 4, the 2nd counting unit 8 and the time calculation unit 12 included in the time calculation apparatus which concerns on Embodiment 1.
  • FIG. It is a hardware block diagram of the computer when a part of the time arithmetic unit is realized by software, firmware and the like.
  • It is a flowchart which shows the time calculation method which is a part processing procedure of the time calculation apparatus which concerns on Embodiment 1.
  • FIG. It is explanatory drawing which shows the signal level of various signals in the time arithmetic unit which concerns on Embodiment 1.
  • FIG. It is explanatory drawing which shows the signal level of various signals in the time arithmetic unit which concerns on Embodiment 2.
  • FIG. 1 is a configuration diagram showing a time calculation device according to the first embodiment.
  • the time arithmetic unit shown in FIG. 1 includes a trigger signal source 1, a first signal generator 2, a second signal generator 3, a first counting unit 4, a second counting unit 8, and a time calculating unit 12. ing.
  • the trigger signal source 1, the first signal generator 2, and the second signal generator 3 may be provided outside the time arithmetic unit.
  • FIG. 2 is a hardware configuration diagram showing the hardware of the first counting unit 4, the second counting unit 8, and the time calculation unit 12 included in the time calculation device according to the first embodiment.
  • the trigger signal source 1 is realized by, for example, a DC power supply or a pulse generator.
  • the trigger signal source 1 is a signal source that outputs a trigger signal to the second signal generator 3.
  • the first signal generator 2 is realized by, for example, a crystal oscillator.
  • the first signal generator 2 generates a first square wave having a frequency of f1, and outputs the first square wave to each of the first counting unit 4 and the second counting unit 8.
  • the first square wave is sometimes referred to as a square wave.
  • the second signal generator 3 is realized by, for example, a crystal oscillator.
  • the second signal generator 3 receives the trigger signal from the trigger signal source 1, for example, the second signal generator 3 starts generating a second square wave having an initial phase of 0 ° and a frequency of f2.
  • the second square wave is sometimes called a vernier scale.
  • Frequency f1 ⁇ frequency f2 and FIG. 5 described later shows an example of f1> f2. However, this is only an example, and f1 ⁇ f2 may be satisfied.
  • the second signal generator 3 outputs the generated second rectangular wave to each of the first counting unit 4 and the second counting unit 8. In the time arithmetic unit shown in FIG.
  • the second signal generator 3 has started to generate a second square wave having an initial phase of 0 ° and a frequency of f2.
  • the generation of the square wave of 2 may be started.
  • X is a value greater than 0 and less than 360 °.
  • the first counting unit 4 is realized by, for example, the first counting circuit 21 shown in FIG.
  • the first counting unit 4 includes a mismatch period detection circuit 5, a first logic circuit 6, and a first counter 7.
  • the first counting unit 4 is included in the first square wave output from the first signal generator 2 after the output of the second square wave is started from the second signal generator 3.
  • the discrepancy period which is the period up to the time when the rising edge of the pulse and the pulse contained in the second square wave output from the second signal generator 3 may coincide, is detected.
  • the first counting unit 4 counts the number N1 of the pulses contained in the second rectangular wave output from the second signal generator 3 during the detected mismatch period.
  • the first counting unit 4 outputs the number N1 of the counted pulses to the time calculation unit 12.
  • the mismatch period detection circuit 5 is realized by, for example, a flip-flop.
  • the mismatch period detection circuit 5 starts the output of the second square wave from the second signal generator 3, and then the pulse included in the first square wave output from the first signal generator 2.
  • the mismatch period which is the period up to the time when the rising edge of the pulse contained in the second square wave output from the second signal generator 3 may coincide with the pulse, is detected.
  • the mismatch period detection circuit 5 rises when the time difference between the timing at which the pulse contained in the first square wave rises and the timing at which the pulse contained in the second square wave rises is within the threshold value Th. Judge that they may match.
  • the threshold value Th may be stored in the internal memory of the mismatch period detection circuit 5 or may be given from the outside of the mismatch period detection circuit 5.
  • the threshold value Th is, for example, a value smaller than each of the assumed amount of jitter in the assumed first square wave and the assumed amount of jitter in the assumed second rectangular wave. Therefore, even if the rising edges of the pulse contained in the first square wave and the pulse contained in the second square wave do not match, the mismatch period detection circuit 5 is in the first square wave. It is determined that the rising edge of the pulse contained in the first square wave and the pulse contained in the second square wave coincide with each other due to the influence of the jitter or the jitter in the second square wave. Sometimes.
  • the first logic circuit 6 is realized by, for example, an AND circuit.
  • the first logic circuit 6 passes the second rectangular wave output from the second signal generator 3 to the first counter 7 side during the mismatch period detected by the mismatch period detection circuit 5.
  • the first counter 7 is realized by, for example, a pulse counter.
  • the first counter 7 counts the number N1 of pulses included in the second square wave that has passed through the first logic circuit 6, and outputs the number N1 of the counted pulses to the time calculation unit 12.
  • the second counting unit 8 is realized by, for example, the second counting circuit 22 shown in FIG.
  • the second counting unit 8 includes a match period detection circuit 9, a second logic circuit 10, and a second counter 11.
  • the second counting unit 8 is included in the pulse contained in the first square wave output from the first signal generator 2 and the second rectangular wave output from the second signal generator 3. From the time when the rising edge of the pulse is likely to match, the time when the rising edge of the pulse contained in the first square wave and the pulse contained in the second square wave do not match. Detects the matchability period, which is the period up to.
  • the second counting unit 8 counts the number N2 of pulses contained in the second rectangular wave output from the second signal generator 3 during the match possibility period.
  • the second counting unit 8 outputs the number N2 of the counted pulses to the time calculation unit 12.
  • the match period detection circuit 9 is realized by, for example, a flip-flop.
  • the match period detection circuit 9 is included in the pulse contained in the first square wave output from the first signal generator 2 and the second rectangular wave output from the second signal generator 3. From the time when the rising edge of the pulse may match to the time when the rising edge of the pulse contained in the first square wave and the pulse contained in the second square wave do not match. Detects the matchability period, which is the period of.
  • the matching period detection circuit 9 rises when the time difference between the timing at which the pulse contained in the first square wave rises and the timing at which the pulse contained in the second square wave rises is within the threshold value Th. Judge that they may match. In the matching period detection circuit 9, if the time difference between the timing at which the pulse contained in the first square wave rises and the timing at which the pulse contained in the second square wave rises is larger than the threshold value Th, the rise occurs. Judge as a mismatch.
  • the threshold value Th may be stored in the internal memory of the match period detection circuit 9 or may be given from the outside of the match period detection circuit 9.
  • the threshold value Th is, for example, a value smaller than each of the assumed amount of jitter in the assumed first square wave and the assumed amount of jitter in the assumed second rectangular wave. Therefore, even if the rising edges of the pulse contained in the first square wave and the pulse contained in the second square wave do not match, the jitter in the first square wave or the second Due to the influence of jitter in the square wave, the matching period detection circuit 9 determines that the rising edge of the pulse contained in the first square wave and the pulse contained in the second square wave match. Sometimes. In the time calculation device shown in FIG.
  • the threshold value Th stored in the internal memory of the mismatch period detection circuit 5 and the threshold value Th stored in the internal memory of the match period detection circuit 9 are the same threshold value. There is. However, this is only an example, and the threshold value Th stored in the internal memory of the mismatch period detection circuit 5 and the threshold value Th stored in the internal memory of the match period detection circuit 9 may be different threshold values.
  • the second logic circuit 10 is realized by, for example, an AND circuit.
  • the second logic circuit 10 passes the second rectangular wave output from the second signal generator 3 to the second counter 11 side during the match possibility period detected by the match period detection circuit 9.
  • the second counter 11 is realized by, for example, a pulse counter.
  • the second counter 11 counts the number N2 of pulses included in the second square wave that has passed through the second logic circuit 10, and outputs the number N2 of the counted pulses to the time calculation unit 12.
  • the time calculation unit 12 is realized by, for example, the time calculation circuit 23 shown in FIG.
  • the time calculation unit 12 uses the number N1 of the pulses counted by the first counting unit 4 and the number N2 of the pulses counted by the second counting unit 8 from the second signal generator 3 to the second.
  • the time t required from the start of the output of the square wave of No. 1 to the coincidence of the rising edge of the pulse contained in the first square wave and the pulse contained in the second square wave is calculated.
  • the period T2 of the second square wave may be stored in the internal memory of the time calculation unit 12 or may be given from the outside of the time calculation unit 12.
  • the coincidence of rising edges is not limited to those that exactly match, and includes those in which the rising edges are deviated within a range where there is no practical problem.
  • the deviation of the rising edge within a range where there is no practical problem is, for example, a deviation of the threshold value Th or less stored in each of the internal memory of the mismatch period detection circuit 5 and the internal memory of the match period detection circuit 9.
  • each of the first counting unit 4, the second counting unit 8, and the time calculation unit 12, which are some components of the time arithmetic unit, is realized by dedicated hardware as shown in FIG. I'm assuming something. That is, it is assumed that the time calculation device is realized by the first counting circuit 21, the second counting circuit 22, and the time calculation circuit 23.
  • Each of the first counting circuit 21, the second counting circuit 22 and the time calculation circuit 23 is, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), and the like.
  • FPGA Field-Programmable Gate Array
  • time arithmetic unit Some components of the time arithmetic unit are not limited to those realized by dedicated hardware, and a part of the time arithmetic unit is realized by software, firmware, or a combination of software and firmware. It may be a thing.
  • the software or firmware is stored as a program in the memory of the computer.
  • a computer means hardware for executing a program, and corresponds to, for example, a CPU (Central Processing Unit), a central processing unit, a processing unit, an arithmetic unit, a microprocessor, a microcomputer, a processor, or a DSP (Digital Signal Processor). do.
  • FIG. 3 is a hardware configuration diagram of a computer when a part of the time arithmetic unit is realized by software, firmware, or the like.
  • a program for causing a computer to execute each processing procedure in the first counting unit 4, the second counting unit 8, and the time calculation unit 12 is provided. It is stored in the memory 31. Then, the processor 32 of the computer executes the program stored in the memory 31.
  • FIG. 4 is a flowchart showing a time calculation method which is a partial processing procedure of the time calculation device according to the first embodiment.
  • FIG. 5 is an explanatory diagram showing signal levels of various signals in the time arithmetic unit according to the first embodiment. In FIG. 5, blackening of the signal indicates that the signal level is H (High) level, and other than blackening, it indicates that the signal level is L (Low) level.
  • the first signal generator 2 generates a first square wave as shown in FIG.
  • the first signal generator 2 outputs the first square wave to the mismatch period detection circuit 5 of the first counting unit 4, and outputs the first rectangular wave to the matching period detection circuit 9 of the second counting unit 8. Output.
  • the trigger signal source 1 outputs the trigger signal to the second signal generator 3 after the output of the first rectangular wave is started from the first signal generator 2.
  • the second signal generator 3 receives the trigger signal from the trigger signal source 1, it starts generating the second rectangular wave as shown in FIG.
  • the rising edge of the pulse contained in the first square wave and the pulse contained in the second square wave is one. I haven't done it.
  • the second signal generator 3 outputs the second rectangular wave to each of the mismatch period detection circuit 5 and the first logic circuit 6. Further, the second signal generator 3 outputs the second rectangular wave to each of the match period detection circuit 9 and the second logic circuit 10.
  • the mismatch period detection circuit 5 acquires the first square wave output from the first signal generator 2 and the second rectangular wave output from the second signal generator 3.
  • the pulse included in the first square wave acquired after the output of the second square wave is started from the second signal generator 3 and the acquired second square wave Detects a mismatch period, which is a period up to a point in time when the rising edge of the pulse contained in is likely to match (step ST1 in FIG. 4).
  • the mismatch period detection circuit 5 has an H level with respect to the first logic circuit 6, as shown in FIG. Start outputting the signal.
  • the mismatch period detection circuit 5 starts outputting an H level signal, and then picks up one of the pulses contained in the first square wave and one of the pulses contained in the second square wave. Each time it is acquired, the time difference between the rising timings of the two acquired pulses is calculated.
  • the mismatch period detection circuit 5 determines whether or not the calculated time difference is within the threshold value Th, and if the time difference is within the threshold value Th, it is possible that the rising timings of the two acquired pulses match. to decide.
  • the mismatch period detection circuit 5 determines that the rising timings of the two pulses are the time points at which the rising edges may coincide. If the time difference is not 0, the mismatch period detection circuit 5 determines that, for example, the earlier timing of the rising timings of the two pulses is the time when the rising edges may coincide. The mismatch period detection circuit 5 starts outputting an L level signal to the first logic circuit 6 at a time when there is a possibility that the rising edges match.
  • the first logic circuit 6 acquires the second rectangular wave output from the second signal generator 3 and acquires the output signal of the mismatch period detection circuit 5. As shown in FIG. 5, the first logic circuit 6 outputs the second rectangular wave output from the second signal generator 3 during the period in which the H level signal is output from the mismatch period detection circuit 5. It is passed to the first counter 7 side (step ST2 in FIG. 4). In the example of FIG. 5, five or more pulses included in the second square wave pass through the first logic circuit 6. The first counter 7 counts the number N1 of pulses included in the second square wave that has passed through the first logic circuit 6, and outputs the number N1 of the counted pulses to the time calculation unit 12.
  • the matching period detection circuit 9 acquires the first square wave output from the first signal generator 2 and the second rectangular wave output from the second signal generator 3.
  • the matching period detection circuit 9 starts from the point where the rising edge of the pulse contained in the acquired first square wave and the pulse contained in the acquired second rectangular wave may match.
  • Detects the matching possibility period which is the period until the rising point of the pulse contained in the first square wave and the pulse contained in the second square wave are inconsistent (step ST3 in FIG. 4). ..
  • the matching period detection circuit 9 acquires two pulses each time it acquires one of the pulses contained in the first square wave and one of the pulses contained in the second square wave. Calculate the time difference of the rising timing in the pulse.
  • the matching period detection circuit 9 determines whether or not the calculated time difference is within the threshold value Th, and if the time difference is within the threshold value Th, it is determined that the rising edges of the two acquired pulses may match. do. If the time difference is 0, the matching period detection circuit 9 determines that the rising timings of the two pulses are the time points at which the rising edges may coincide. If the time difference is not 0, the matching period detection circuit 9 determines that, for example, the earlier timing of the rising timings of the two pulses is the time when the rising edges may coincide. If the time difference is larger than the threshold value Th, the matching period detection circuit 9 determines that the rising timings of the two acquired pulses do not match.
  • the matching period detection circuit 9 When the second square wave is output from the second signal generator 3, as shown in FIG. 5, the pulse contained in the first square wave and the pulse contained in the second square wave are included in the second square wave. Since the rising edge of the pulse does not match, the matching period detection circuit 9 outputs an L level signal to the second logic circuit 10. After the matching period detection circuit 9 starts outputting the L level signal, the rising edge of the pulse contained in the first square wave and the pulse contained in the second square wave match. When a possible time point is detected, as shown in FIG. 5, the output of the H level signal to the second logic circuit 10 is started. After the matching period detection circuit 9 starts outputting the H level signal, the rising edge of the pulse contained in the first square wave and the pulse contained in the second square wave do not match. When the time point is detected, an L level signal is output to the second logic circuit 10 as shown in FIG.
  • the second logic circuit 10 acquires the second rectangular wave output from the second signal generator 3 and acquires the output signal of the match period detection circuit 9.
  • the second logic circuit 10 is a second signal generator output from the second signal generator 3 during the match possibility period during which the H level signal is output from the match period detection circuit 9.
  • a rectangular wave is passed to the second counter 11 side (step ST4 in FIG. 4).
  • three pulses included in the second square wave pass through the second logic circuit 10.
  • the first rectangle among the pulses included in the second square wave When each of the amount of jitter in the first square wave and the amount of jitter in the second square wave is sufficiently smaller than the threshold value Th, the first rectangle among the pulses included in the second square wave. It is assumed that only the pulse having the same rising edge and rising edge of the pulse contained in the wave passes through the second logic circuit 10. In this case, the number N2 of pulses is expected to be "1".
  • the time calculation unit 12 acquires the number N1 of the pulses output from the first counting unit 4 and the number N2 of the pulses output from the second counting unit 8. As shown in the following equation (1), the time calculation unit 12 has a pulse included in the second square wave during the match possibility period from the number N2 of the pulses counted by the second counting unit 8. In, the output order of the pulses in which the rising edge and the rising edge of the pulse included in the first square wave match is calculated (step ST5 in FIG. 4). In the example of FIG. 5, since the number N2 of the pulses included in the second square wave is “3”, the time calculation unit 12 sets the output order M of the pulses having the same rising edge to “2”. Is calculated.
  • the time calculation unit 12 calculates a value obtained by subtracting 1 from the pulse output order M as the correction value H (step ST6 in FIG. 4).
  • H M-1
  • Equation (3) shows the time t when the initial phase of the second square wave is 0 °. If the initial phase of the second square wave is X °, the time t is expressed by the following equation (3') or equation (3 ").
  • t ((N1 + H) x T2)-(T2 x (X ° / 360 °)) (3')
  • t ((N1-1 + H) x T2) + (T2 x (360-X ° / 360 °)) (3 ")
  • the time calculation unit 12 calculates the pulse output order M from the number N2 of the pulses counted by the second counting unit 8, and the pulse output order M is set as the correction value H.
  • the value obtained by subtracting 1 from is calculated.
  • the time calculation unit 12 calculates the correction value H from the number N2 of the pulses counted by the second counting unit 8 as shown in the following equation (4). You may.
  • the pulse included in the first square wave and the second square wave are included.
  • the first counting unit 4 for counting the number of pulses contained in the second square wave and the first square wave during the period until the rising edge of the pulse may coincide with the rising pulse. From the time when the rising edge of the pulse contained in the wave and the pulse contained in the second square wave may match, the pulse contained in the first square wave and the second With the second counting unit 8 that counts the number of pulses contained in the second square wave during the match possibility period in which the rising edge of the pulse contained in the square wave is the period up to the point of mismatch.
  • the time calculation device was configured to include the above.
  • the time calculation device starts to output the second square wave by using the number of pulses counted by the first counting unit 4 and the number of pulses counted by the second counting unit 8. Therefore, a time calculation unit 12 for calculating the time required for the rising edges of the pulse contained in the first square wave and the pulse contained in the second square wave to coincide with each other is provided. Therefore, in the time calculation device, the time difference between the rising timing of the pulse included in the first square wave and the rising timing of the pulse contained in the second square wave is set in any of the square waves. Even if a situation smaller than the amount of jitter occurs, the calculation accuracy of the time required for the rising edges of the pulse contained in the first square wave and the pulse contained in the second square wave to match is deteriorated. Can be suppressed.
  • the number N2 of pulses counted by the second counting unit 8 is “3” and is included in the second square wave output from the second signal generator 3 during the match possibility period.
  • An example is shown in which the rising edge of the second pulse of the preceding pulses coincides with the rising edge of the pulse contained in the first square wave.
  • the rising edge of the first pulse or the rising edge of the third pulse may coincide with the rising edge of the pulse contained in the first square wave.
  • the rising edge of the first pulse or the rising edge of the third pulse coincides with the rising edge of the pulse contained in the first square wave, it is calculated by the time calculation unit 12 by the equation (5). An error is included in the time t.
  • the time arithmetic unit according to the first embodiment uses the D flop flop disclosed in Patent Document 1 to suppress deterioration of the calculation accuracy of the time t as compared with the time arithmetic unit that detects the coincidence of rising edges. Can be done.
  • the time calculation unit 12 calculates the time t a plurality of times and averages the calculated time t a plurality of times. , The deterioration of the calculation accuracy of the time t can be further suppressed.
  • Embodiment 2 The time arithmetic unit shown in FIG. 1 shows an example in which the number N2 of pulses counted by the second counting unit 8 is an odd number. However, this is only an example, and the number N2 of pulses counted by the second counting unit 8 may be an even number.
  • the time t calculated by the time calculating unit 12 is the first square wave after the output of the second square wave is started. It is the time required for the fall of the pulse contained in the second square wave to coincide with the fall of the pulse contained in the second square wave. For example, as shown in FIG.
  • FIG. 6 is an explanatory diagram showing signal levels of various signals in the time arithmetic unit according to the second embodiment.
  • the configuration of the time arithmetic unit according to the second embodiment is the same as the configuration of the time arithmetic unit according to the first embodiment, and the configuration diagram showing the time arithmetic unit according to the second embodiment is shown in FIG.
  • the number N2 of the pulses counted by the second counting unit 8 is “3”.
  • the number N2 of the pulses counted by the second counting unit 8 may be an odd number, and the number N2 of the pulses counted by the second counting unit 8 is "1", "5", or "7". And so on.
  • the number N2 of the pulses counted by the second counting unit 8 is “4”.
  • the number N2 of the pulses counted by the second counting unit 8 may be an even number, and the number N2 of the pulses counted by the second counting unit 8 is "2", "6", or the like. May be good.
  • any combination of the embodiments can be freely combined, any component of the embodiment can be modified, or any component can be omitted in each embodiment.
  • This disclosure is suitable for a time calculation device and a time calculation method.
  • 1 Trigger signal source 2 1st signal generator, 3 2nd signal generator, 4 1st counter, 5 mismatch period detection circuit, 6 1st logic circuit, 7 1st counter, 8th 2nd Counting unit, 9 match period detection circuit, 10 second logic circuit, 11 second counter, 12 time calculation unit, 21 first counting circuit, 22 second counting circuit, 23 time calculation circuit, 31 memory, 32 processor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

第１の矩形波と周波数が異なる第２の矩形波の出力が開始されてから、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点までの期間中、第２の矩形波に含まれているパルスの数を計数する第１の計数部（４）と、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点から、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが不一致の時点までの期間である一致可能性期間中、第２の矩形波に含まれているパルスの数を計数する第２の計数部（８）とを備えるように、時間演算装置を構成した。また、時間演算装置は、第１の計数部（４）により計数されたパルスの数と第２の計数部（８）により計数されたパルスの数とを用いて、第２の矩形波の出力が開始されてから、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間を算出する時間算出部（１２）を備えている。

Description

時間演算装置及び時間演算方法
　本開示は、時間演算装置及び時間演算方法に関するものである。
　時間演算装置の中には、周波数が互いに異なる２つの矩形波のうち、一方の矩形波の出力が開始されてから、２つの矩形波に含まれているパルスの立ち上がりが一致するまでに要する時間を算出する時間演算装置（以下「従来の時間演算装置」という）がある。
　２つの矩形波に含まれているパルスの立ち上がりの一致を検出するものとして、Ｄフロップフロップがある（例えば、特許文献１を参照）。
米国特許第４，１６４，６４８号明細書
　特許文献１に開示されているＤフロップフロップでは、一方の矩形波に含まれているパルスの立ち上がりのタイミングと、他方の矩形波に含まれているパルスの立ち上がりのタイミングとの時間差が、いずれかの矩形波におけるジッタ量よりも小さい場合、一方の矩形波に含まれているパルスと、他方の矩形波に含まれているパルスとの立ち上がりが一致していなくても、立ち上がりの一致を誤検出してしまうことがある。
　したがって、特許文献１に開示されているＤフロップフロップが従来の時間演算装置に適用される場合、従来の時間演算装置では、立ち上がりの一致の誤検出に伴って、２つの矩形波に含まれているパルスの立ち上がりが一致するまでに要する時間の算出精度が劣化してしまうことがあるという課題があった。
　本開示は、上記のような課題を解決するためになされたもので、一方の矩形波に含まれているパルスの立ち上がりのタイミングと、他方の矩形波に含まれているパルスの立ち上がりのタイミングとの時間差が、いずれかの矩形波におけるジッタ量よりも小さい状況が生じても、２つの矩形波に含まれているパルスの立ち上がりが一致するまでに要する時間の算出精度の劣化を抑えることができる時間演算装置及び時間演算方法を得ることを目的とする。
　本開示に係る時間演算装置は、第１の矩形波と周波数が異なる第２の矩形波の出力が開始されてから、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点までの期間中、第２の矩形波に含まれているパルスの数を計数する第１の計数部と、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点から、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが不一致の時点までの期間である一致可能性期間中、第２の矩形波に含まれているパルスの数を計数する第２の計数部と、第１の計数部により計数されたパルスの数と第２の計数部により計数されたパルスの数とを用いて、第２の矩形波の出力が開始されてから、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間を算出する時間算出部とを備えるものである。
　本開示によれば、一方の矩形波に含まれているパルスの立ち上がりのタイミングと、他方の矩形波に含まれているパルスの立ち上がりのタイミングとの時間差が、いずれかの矩形波におけるジッタ量よりも小さい状況が生じても、２つの矩形波に含まれているパルスの立ち上がりが一致するまでに要する時間の算出精度の劣化を抑えることができる。
実施の形態１に係る時間演算装置を示す構成図である。 実施の形態１に係る時間演算装置に含まれている第１の計数部４、第２の計数部８及び時間算出部１２におけるそれぞれのハードウェアを示すハードウェア構成図である。 時間演算装置の一部が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。 実施の形態１に係る時間演算装置の一部の処理手順である時間演算方法を示すフローチャートである。 実施の形態１に係る時間演算装置における各種の信号の信号レベルを示す説明図である。 実施の形態２に係る時間演算装置における各種の信号の信号レベルを示す説明図である。
　以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、実施の形態１に係る時間演算装置を示す構成図である。
　図１に示す時間演算装置は、トリガー信号源１、第１の信号生成器２、第２の信号生成器３、第１の計数部４、第２の計数部８及び時間算出部１２を備えている。しかし、これは一例に過ぎず、トリガー信号源１、第１の信号生成器２及び第２の信号生成器３は、時間演算装置の外部に設けられていてもよい。
　図２は、実施の形態１に係る時間演算装置に含まれている第１の計数部４、第２の計数部８及び時間算出部１２におけるそれぞれのハードウェアを示すハードウェア構成図である。
　トリガー信号源１は、例えば、直流電源、又は、パルスジェネレータによって実現される。
　トリガー信号源１は、トリガー信号を第２の信号生成器３に出力する信号源である。
　第１の信号生成器２は、例えば、水晶発振器によって実現される。
　第１の信号生成器２は、周波数がｆ１の第１の矩形波を生成し、第１の矩形波を第１の計数部４及び第２の計数部８のそれぞれに出力する。第１の矩形波は、正尺と呼ばれることがある。
　第２の信号生成器３は、例えば、水晶発振器によって実現される。
　第２の信号生成器３は、トリガー信号源１からトリガー信号を受けると、例えば、初期位相が０°で、周波数がｆ２の第２の矩形波の生成を開始する。第２の矩形波は、副尺と呼ばれることがある。周波数ｆ１≠周波数ｆ２であり、後述する図５では、ｆ１＞ｆ２の例を示している。ただし、これは一例に過ぎず、ｆ１＜ｆ２であってもよい。
　第２の信号生成器３は、生成した第２の矩形波を第１の計数部４及び第２の計数部８のそれぞれに出力する。
　図１に示す時間演算装置では、第２の信号生成器３が、初期位相が０°で、周波数がｆ２の第２の矩形波の生成を開始している。しかし、これは一例に過ぎず、第２の信号生成器３において、初期位相Ｘ°が既値であれば、第２の信号生成器３が、初期位相がＸ°で、周波数がｆ２の第２の矩形波の生成を開始するようにしてもよい。Ｘは、０よりも大きく、３６０°よりも小さい値である。
　第１の計数部４は、例えば、図２に示す第１の計数回路２１によって実現される。
　第１の計数部４は、不一致期間検出回路５、第１の論理回路６及び第１のカウンタ７を備えている。
　第１の計数部４は、第２の信号生成器３から第２の矩形波の出力が開始されてから、第１の信号生成器２から出力された第１の矩形波に含まれているパルスと、第２の信号生成器３から出力された第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点までの期間である不一致期間を検出する。
　第１の計数部４は、検出した不一致期間中、第２の信号生成器３から出力された第２の矩形波に含まれているパルスの数Ｎ１を計数する。
　第１の計数部４は、計数したパルスの数Ｎ１を時間算出部１２に出力する。
　不一致期間検出回路５は、例えば、フリップフロップによって実現される。
　不一致期間検出回路５は、第２の信号生成器３から第２の矩形波の出力が開始されてから、第１の信号生成器２から出力された第１の矩形波に含まれているパルスと、第２の信号生成器３から出力された第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点までの期間である不一致期間を検出する。
　不一致期間検出回路５は、第１の矩形波に含まれているパルスが立ち上がるタイミングと、第２の矩形波に含まれているパルスが立ち上がるタイミングとの時間差が閾値Ｔｈ以内であれば、立ち上がりが一致している可能性があると判断する。
　閾値Ｔｈは、不一致期間検出回路５の内部メモリに格納されていてもよいし、不一致期間検出回路５の外部から与えられるものであってもよい。閾値Ｔｈは、例えば、想定される第１の矩形波におけるジッタ量及び想定される第２の矩形波におけるジッタ量のそれぞれよりも小さい値である。したがって、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致していなくても、不一致期間検出回路５は、第１の矩形波におけるジッタ、又は、第２の矩形波におけるジッタの影響によって、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致していると判断することがある。
　第１の論理回路６は、例えば、ＡＮＤ回路によって実現される。
　第１の論理回路６は、不一致期間検出回路５により検出された不一致期間中、第２の信号生成器３から出力された第２の矩形波を第１のカウンタ７側に通過させる。
　第１のカウンタ７は、例えば、パルスカウンタによって実現される。
　第１のカウンタ７は、第１の論理回路６を通過してきた第２の矩形波に含まれているパルスの数Ｎ１を計数し、計数したパルスの数Ｎ１を時間算出部１２に出力する。
　第２の計数部８は、例えば、図２に示す第２の計数回路２２によって実現される。
　第２の計数部８は、一致期間検出回路９、第２の論理回路１０及び第２のカウンタ１１を備えている。
　第２の計数部８は、第１の信号生成器２から出力された第１の矩形波に含まれているパルスと、第２の信号生成器３から出力された第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点から、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが不一致の時点までの期間である一致可能性期間を検出する。
　第２の計数部８は、一致可能性期間中、第２の信号生成器３から出力された第２の矩形波に含まれているパルスの数Ｎ２を計数する。
　第２の計数部８は、計数したパルスの数Ｎ２を時間算出部１２に出力する。
　一致期間検出回路９は、例えば、フリップフロップによって実現される。
　一致期間検出回路９は、第１の信号生成器２から出力された第１の矩形波に含まれているパルスと、第２の信号生成器３から出力された第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点から、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが不一致の時点までの期間である一致可能性期間を検出する。
　一致期間検出回路９は、第１の矩形波に含まれているパルスが立ち上がるタイミングと、第２の矩形波に含まれているパルスが立ち上がるタイミングとの時間差が閾値Ｔｈ以内であれば、立ち上がりが一致している可能性があると判断する。
　一致期間検出回路９は、第１の矩形波に含まれているパルスが立ち上がるタイミングと、第２の矩形波に含まれているパルスが立ち上がるタイミングとの時間差が閾値Ｔｈよりも大きければ、立ち上がりが不一致であると判断する。
　閾値Ｔｈは、一致期間検出回路９の内部メモリに格納されていてもよいし、一致期間検出回路９の外部から与えられるものであってもよい。閾値Ｔｈは、例えば、想定される第１の矩形波におけるジッタ量及び想定される第２の矩形波におけるジッタ量のそれぞれよりも小さい値である。したがって、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致していなくても、第１の矩形波におけるジッタ、又は、第２の矩形波におけるジッタの影響によって、一致期間検出回路９は、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致していると判断することがある。
　図１に示す時間演算装置では、不一致期間検出回路５の内部メモリに格納される閾値Ｔｈと、一致期間検出回路９の内部メモリに格納される閾値Ｔｈとが同じ閾値であることを想定している。しかし、これは一例に過ぎず、不一致期間検出回路５の内部メモリに格納される閾値Ｔｈと、一致期間検出回路９の内部メモリに格納される閾値Ｔｈとが異なる閾値であってもよい。
　第２の論理回路１０は、例えば、ＡＮＤ回路によって実現される。
　第２の論理回路１０は、一致期間検出回路９により検出された一致可能性期間中、第２の信号生成器３から出力された第２の矩形波を第２のカウンタ１１側に通過させる。
　第２のカウンタ１１は、例えば、パルスカウンタによって実現される。
　第２のカウンタ１１は、第２の論理回路１０を通過してきた第２の矩形波に含まれているパルスの数Ｎ２を計数し、計数したパルスの数Ｎ２を時間算出部１２に出力する。
　時間算出部１２は、例えば、図２に示す時間算出回路２３によって実現される。
　時間算出部１２は、第１の計数部４により計数されたパルスの数Ｎ１と第２の計数部８により計数されたパルスの数Ｎ２とを用いて、第２の信号生成器３から第２の矩形波の出力が開始されてから、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間ｔを算出する。
　即ち、時間算出部１２は、第２の計数部８により計数されたパルスの数Ｎ２から、一致可能性期間中、第２の矩形波に含まれているパルスの中で、第１の矩形波に含まれているパルスの立ち上がりと立ち上がりが一致しているパルスの出力順を算出する。
　そして、時間算出部１２は、パルスの出力順から１を減算した値と、第１の計数部４により計数されたパルスの数Ｎ１と、第２の矩形波の周期Ｔ２＝１／ｆ２とを用いて、第２の信号生成器３から第２の矩形波の出力が開始されてから、第１の矩形波の立ち上がりと第２の矩形波の立ち上がりとが一致するまでに要する時間ｔを算出する。第２の矩形波の周期Ｔ２は、時間算出部１２の内部メモリに格納されていてもよいし、時間算出部１２の外部から与えられるものであってもよい。
　図１に示す時間演算装置において、立ち上がりの一致は、厳密に一致するものに限るものではなく、実用上問題のない範囲で立ち上がりがずれているものも含まれる。実用上問題のない範囲での立ち上がりのずれとしては、例えば、不一致期間検出回路５の内部メモリ及び一致期間検出回路９の内部メモリのそれぞれに格納されている閾値Ｔｈ以下のずれである。
　図１では、時間演算装置の一部の構成要素である第１の計数部４、第２の計数部８及び時間算出部１２のそれぞれが、図２に示すような専用のハードウェアによって実現されるものを想定している。即ち、時間演算装置が、第１の計数回路２１、第２の計数回路２２及び時間算出回路２３によって実現されるものを想定している。
　第１の計数回路２１、第２の計数回路２２及び時間算出回路２３のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、又は、これらを組み合わせたものが該当する。
　時間演算装置の一部の構成要素は、専用のハードウェアによって実現されるものに限るものではなく、時間演算装置の一部が、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせによって実現されるものであってもよい。
　ソフトウェア又はファームウェアは、プログラムとして、コンピュータのメモリに格納される。コンピュータは、プログラムを実行するハードウェアを意味し、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、あるいは、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）が該当する。
　図３は、時間演算装置の一部が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。
　時間演算装置の一部が、ソフトウェア又はファームウェア等によって実現される場合、第１の計数部４、第２の計数部８及び時間算出部１２におけるそれぞれの処理手順をコンピュータに実行させるためのプログラムがメモリ３１に格納される。そして、コンピュータのプロセッサ３２がメモリ３１に格納されているプログラムを実行する。
　次に、図１に示す時間演算装置の動作について説明する。
　図４は、実施の形態１に係る時間演算装置の一部の処理手順である時間演算方法を示すフローチャートである。
　図５は、実施の形態１に係る時間演算装置における各種の信号の信号レベルを示す説明図である。
　図５において、信号の黒塗りは、信号レベルがＨ（Ｈｉｇｈ）レベルであることを示し、黒塗り以外は、信号レベルがＬ（Ｌｏｗ）レベルであることを示している。
　第１の信号生成器２は、図５に示すような第１の矩形波を生成する。
　第１の信号生成器２は、第１の矩形波を第１の計数部４の不一致期間検出回路５に出力し、第１の矩形波を第２の計数部８の一致期間検出回路９に出力する。
　トリガー信号源１は、図５に示すように、第１の信号生成器２から第１の矩形波の出力が開始されたのち、トリガー信号を第２の信号生成器３に出力する。
　第２の信号生成器３は、トリガー信号源１からトリガー信号を受けると、図５に示すような第２の矩形波の生成を開始する。
　第２の矩形波の生成が開始された当初では、図５に示すように、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致していない。
　第２の信号生成器３は、第２の矩形波を不一致期間検出回路５及び第１の論理回路６のそれぞれに出力する。
　また、第２の信号生成器３は、第２の矩形波を一致期間検出回路９及び第２の論理回路１０のそれぞれに出力する。
　不一致期間検出回路５は、第１の信号生成器２から出力された第１の矩形波を取得し、第２の信号生成器３から出力された第２の矩形波を取得する。
　不一致期間検出回路５は、第２の信号生成器３から第２の矩形波の出力が開始されてから、取得した第１の矩形波に含まれているパルスと、取得した第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点までの期間である不一致期間を検出する（図４のステップＳＴ１）。
　即ち、不一致期間検出回路５は、第２の信号生成器３から第２の矩形波の出力が開始されると、図５に示すように、第１の論理回路６に対して、Ｈレベルの信号の出力を開始する。
　不一致期間検出回路５は、Ｈレベルの信号の出力を開始したのち、第１の矩形波に含まれているいずれかのパルスと、第２の矩形波に含まれているいずれかのパルスとを取得する毎に、取得した２つのパルスにおける立ち上がりタイミングの時間差を算出する。
　不一致期間検出回路５は、算出した時間差が閾値Ｔｈ以内であるか否かを判定し、時間差が閾値Ｔｈ以内であれば、取得した２つのパルスにおける立ち上がりタイミングが一致している可能性があると判断する。時間差が０であれば、不一致期間検出回路５は、２つのパルスにおけるそれぞれの立ち上がりタイミングが、立ち上がりが一致している可能性がある時点であると判断する。時間差が０でなければ、不一致期間検出回路５は、２つのパルスにおける立ち上がりタイミングのうち、例えば、早い方のタイミングが、立ち上がりが一致している可能性がある時点であると判断する。
　不一致期間検出回路５は、立ち上がりが一致している可能性がある時点になると、図５に示すように、第１の論理回路６に対して、Ｌレベルの信号の出力を開始する。
　第１の論理回路６は、第２の信号生成器３から出力された第２の矩形波を取得し、不一致期間検出回路５の出力信号を取得する。
　第１の論理回路６は、図５に示すように、不一致期間検出回路５からＨレベルの信号が出力されている期間中、第２の信号生成器３から出力された第２の矩形波を第１のカウンタ７側に通過させる（図４のステップＳＴ２）。
　図５の例では、第２の矩形波に含まれている５個以上のパルスが、第１の論理回路６を通過している。
　第１のカウンタ７は、第１の論理回路６を通過してきた第２の矩形波に含まれているパルスの数Ｎ１を計数し、計数したパルスの数Ｎ１を時間算出部１２に出力する。
　一致期間検出回路９は、第１の信号生成器２から出力された第１の矩形波を取得し、第２の信号生成器３から出力された第２の矩形波を取得する。
　一致期間検出回路９は、取得した第１の矩形波に含まれているパルスと、取得した第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点から、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが不一致の時点までの期間である一致可能性期間を検出する（図４のステップＳＴ３）。
　即ち、一致期間検出回路９は、第１の矩形波に含まれているいずれかのパルスと、第２の矩形波に含まれているいずれかのパルスとを取得する毎に、取得した２つのパルスにおける立ち上がりタイミングの時間差を算出する。
　一致期間検出回路９は、算出した時間差が閾値Ｔｈ以内であるか否かを判定し、時間差が閾値Ｔｈ以内であれば、取得した２つのパルスにおける立ち上がりが一致している可能性があると判断する。時間差が０であれば、一致期間検出回路９は、２つのパルスにおけるそれぞれの立ち上がりタイミングが、立ち上がりが一致している可能性がある時点であると判断する。時間差が０でなければ、一致期間検出回路９は、２つのパルスにおける立ち上がりタイミングのうち、例えば、早い方のタイミングが、立ち上がりが一致している可能性がある時点であると判断する。
　一致期間検出回路９は、時間差が閾値Ｔｈよりも大きければ、取得した２つのパルスにおける立ち上がりタイミングが一致していないと判断する。
　第２の信号生成器３から第２の矩形波が出力された当初では、図５に示すように、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致していないため、一致期間検出回路９は、Ｌレベルの信号を第２の論理回路１０に出力する。
　一致期間検出回路９は、Ｌレベルの信号の出力を開始したのち、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点を検出すると、図５に示すように、第２の論理回路１０に対して、Ｈレベルの信号の出力を開始する。
　一致期間検出回路９は、Ｈレベルの信号の出力を開始したのち、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致していない時点を検出すると、図５に示すように、Ｌレベルの信号を第２の論理回路１０に出力する。
　第２の論理回路１０は、第２の信号生成器３から出力された第２の矩形波を取得し、一致期間検出回路９の出力信号を取得する。
　第２の論理回路１０は、図５に示すように、一致期間検出回路９からＨレベルの信号が出力されている一致可能性期間中、第２の信号生成器３から出力された第２の矩形波を第２のカウンタ１１側に通過させる（図４のステップＳＴ４）。
　図５の例では、第２の矩形波に含まれている３個のパルスが、第２の論理回路１０を通過している。
　第２のカウンタ１１は、第２の論理回路１０を通過してきた第２の矩形波に含まれているパルスの数Ｎ２を計数し、計数したパルスの数Ｎ２を時間算出部１２に出力する。図５の例では、Ｎ２＝３である。
　なお、第１の矩形波におけるジッタ量及び第２の矩形波におけるジッタ量のそれぞれが閾値Ｔｈと比べて十分に小さい場合、第２の矩形波に含まれているパルスのうち、第１の矩形波に含まれているパルスの立ち上がりと立ち上がりが一致しているパルスのみが、第２の論理回路１０を通過することが想定される。この場合、パルスの数Ｎ２は、“１”になることが想定される。
　時間算出部１２は、第１の計数部４から出力されたパルスの数Ｎ１と、第２の計数部８から出力されたパルスの数Ｎ２とを取得する。
　時間算出部１２は、以下の式（１）に示すように、第２の計数部８により計数されたパルスの数Ｎ２から、一致可能性期間中、第２の矩形波に含まれているパルスの中で、第１の矩形波に含まれているパルスの立ち上がりと立ち上がりが一致しているパルスの出力順を算出する（図４のステップＳＴ５）。

Figure JPOXMLDOC01-appb-I000001
　図５の例では、第２の矩形波に含まれているパルスの数Ｎ２が“３”であるため、時間算出部１２によって、実際に立ち上がりが一致しているパルスの出力順Ｍとして“２”が算出される。
　時間算出部１２は、以下の式（２）に示すように、補正値Ｈとして、パルスの出力順Ｍから１を減算した値を算出する（図４のステップＳＴ６）。
Ｈ＝Ｍ－１　　　　　　　　　　（２）
　時間算出部１２は、以下の式（３）に示すように、補正値Ｈと、第１の計数部４により計数されたパルスの数Ｎ１と、第２の矩形波の周期Ｔ２＝１／ｆ２とを用いて、第２の信号生成器３から第２の矩形波の出力が開始されてから、第１の矩形波の立ち上がりと第２の矩形波の立ち上がりとが一致するまでに要する時間ｔを算出する（図４のステップＳＴ７）。
ｔ＝（Ｎ１＋Ｈ）×Ｔ２　　　　　　　　　　　　　　（３）
　式（３）は、第２の矩形波の初期位相が０°であるときの時間ｔを示している。第２の矩形波の初期位相がＸ°であれば、時間ｔは、以下の式（３’）、又は、式（３”）のように表される。
ｔ＝（（Ｎ１＋Ｈ）×Ｔ２）－（Ｔ２×（Ｘ°／３６０°））　　　　　　　　　　　（３’）
ｔ＝（（Ｎ１－１＋Ｈ）×Ｔ２）＋（Ｔ２×（３６０－Ｘ°／３６０°））　　　　（３”）
　図１に示す時間演算装置では、時間算出部１２が、第２の計数部８により計数されたパルスの数Ｎ２から、パルスの出力順Ｍを算出し、補正値Ｈとして、パルスの出力順Ｍから１を減算した値を算出している。しかし、これは一例に過ぎず、時間算出部１２が、以下の式（４）に示すように、第２の計数部８により計数されたパルスの数Ｎ２から、補正値Ｈを算出するようにしてもよい。

Figure JPOXMLDOC01-appb-I000002
　以上の実施の形態１では、第１の矩形波と周波数が異なる第２の矩形波の出力が開始されてから、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点までの期間中、第２の矩形波に含まれているパルスの数を計数する第１の計数部４と、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点から、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが不一致の時点までの期間である一致可能性期間中、第２の矩形波に含まれているパルスの数を計数する第２の計数部８とを備えるように、時間演算装置を構成した。また、時間演算装置は、第１の計数部４により計数されたパルスの数と第２の計数部８により計数されたパルスの数とを用いて、第２の矩形波の出力が開始されてから、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間を算出する時間算出部１２を備えている。したがって、時間演算装置は、第１の矩形波に含まれているパルスの立ち上がりのタイミングと、第２の矩形波に含まれているパルスの立ち上がりのタイミングとの時間差が、いずれかの矩形波におけるジッタ量よりも小さい状況が生じても、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間の算出精度の劣化を抑えることができる。
　図５では、第２の計数部８により計数されるパルスの数Ｎ２が“３”であり、一致可能性期間中、第２の信号生成器３から出力された第２の矩形波に含まれているパルスのうち、２番目のパルスの立ち上がりが、第１の矩形波に含まれているパルスの立ち上がりと一致している例を示している。しかし、実際には、１番目のパルスの立ち上がり、又は、３番目のパルスの立ち上がりが、第１の矩形波に含まれているパルスの立ち上がりと一致している可能性がある。
　１番目のパルスの立ち上がり、又は、３番目のパルスの立ち上がりが、第１の矩形波に含まれているパルスの立ち上がりと一致している場合、式（５）によって、時間算出部１２により算出される時間ｔに誤差が含まれる。
　しかし、１番目のパルスの立ち上がり、又は、３番目のパルスの立ち上がりが、第１の矩形波に含まれているパルスの立ち上がりと一致する確率は、２番目のパルスの立ち上がりが、第１の矩形波に含まれているパルスの立ち上がりと一致する確率よりもかなり低い。このため、時間算出部１２により算出される時間ｔに誤差が含まれる確率は、極めて低い。よって、実施の形態１に係る時間演算装置は、特許文献１に開示されているＤフロップフロップを用いて、立ち上がりの一致を検出する時間演算装置よりも、時間ｔの算出精度の劣化を抑えることができる。
　なお、トリガー信号源１が、トリガー信号を第２の信号生成器３に繰り返し出力することによって、時間算出部１２が、時間ｔを複数回算出し、複数回算出した時間ｔを平均化すれば、時間ｔの算出精度の劣化を更に抑えることができる。
実施の形態２．
　図１に示す時間演算装置では、第２の計数部８により計数されるパルスの数Ｎ２が奇数である例を示している。しかし、これは一例に過ぎず、第２の計数部８により計数されるパルスの数Ｎ２が偶数であってもよい。第２の計数部８により計数されるパルスの数Ｎ２が偶数である場合、時間算出部１２により算出される時間ｔは、第２の矩形波の出力が開始されてから、第１の矩形波に含まれているパルスと、第２の矩形波に含まれているパルスとの立ち下がりが一致するまでに要する時間となる。
　例えば、図６に示すように、第２の計数部８により計数されるパルスの数Ｎ２が“４”であれば、補正値Ｈが“１．５”になる。このため、一致可能性期間中、第２の信号生成器３から出力された第２の矩形波に含まれているパルスのうち、２番目のパルスの立ち下がりが、第１の矩形波に含まれているパルスの立ち下がりと一致していることになる。
　図６は、実施の形態２に係る時間演算装置における各種の信号の信号レベルを示す説明図である。
　実施の形態２に係る時間演算装置の構成は、実施の形態１に係る時間演算装置の構成と同様であり、実施の形態２に係る時間演算装置を示す構成図は、図１である。
　実施の形態１に係る時間演算装置では、第２の計数部８により計数されるパルスの数Ｎ２が“３”である例を示している。第２の計数部８により計数されるパルスの数Ｎ２が奇数であればよく、第２の計数部８により計数されるパルスの数Ｎ２が、“１”、“５”、又は、“７”等であってもよい。
　実施の形態２に係る時間演算装置では、第２の計数部８により計数されるパルスの数Ｎ２が“４”である例を示している。第２の計数部８により計数されるパルスの数Ｎ２が偶数であればよく、第２の計数部８により計数されるパルスの数Ｎ２が、“２”、又は、“６”等であってもよい。
　なお、本開示は、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　本開示は、時間演算装置及び時間演算方法に適している。
　１　トリガー信号源、２　第１の信号生成器、３　第２の信号生成器、４　第１の計数部、５　不一致期間検出回路、６　第１の論理回路、７　第１のカウンタ、８　第２の計数部、９　一致期間検出回路、１０　第２の論理回路、１１　第２のカウンタ、１２　時間算出部、２１　第１の計数回路、２２　第２の計数回路、２３　時間算出回路、３１　メモリ、３２　プロセッサ。

Claims (9)

  1. 　第１の矩形波と周波数が異なる第２の矩形波の出力が開始されてから、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点までの期間中、前記第２の矩形波に含まれているパルスの数を計数する第１の計数部と、
    　前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点から、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが不一致の時点までの期間である一致可能性期間中、前記第２の矩形波に含まれているパルスの数を計数する第２の計数部と、
    　前記第１の計数部により計数されたパルスの数と前記第２の計数部により計数されたパルスの数とを用いて、前記第２の矩形波の出力が開始されてから、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間を算出する時間算出部と
    　を備えた時間演算装置。
  2. 　前記時間算出部は、前記第２の計数部により計数されたパルスの数が奇数であれば、前記第２の矩形波の出力が開始されてから、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間を算出し、前記第２の計数部により計数されたパルスの数が偶数であれば、前記第２の矩形波の出力が開始されてから、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち下がりが一致するまでに要する時間を算出することを特徴とする請求項１記載の時間演算装置。
  3. 　前記時間算出部は、
    　前記第２の計数部により計数されたパルスの数から、前記一致可能性期間中、前記第２の矩形波に含まれているパルスの中で、前記第１の矩形波に含まれているパルスの立ち上がりと立ち上がりが一致しているパルスの出力順を算出し、前記出力順から１を減算した値と、前記第１の計数部により計数されたパルスの数と、前記第２の矩形波の周期とを用いて、前記第２の矩形波の出力が開始されてから、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間を算出することを特徴とする請求項１記載の時間演算装置。
  4. 　前記時間算出部は、
    　前記第２の計数部により計数されたパルスの数から、前記一致可能性期間中、前記第２の矩形波に含まれているパルスの中で、前記第１の矩形波に含まれているパルスの立ち上がりと立ち上がりが一致しているパルスの出力順から１を減算した値を補正値として算出し、前記補正値と、前記第１の計数部により計数されたパルスの数と、前記第２の矩形波の周期とを用いて、前記第２の矩形波の出力が開始されてから、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間を算出することを特徴とする請求項１記載の時間演算装置。
  5. 　トリガー信号を出力するトリガー信号源と、
    　前記第１の矩形波を出力する第１の信号生成器と、
    　前記トリガー信号源からトリガー信号が出力されると、前記第２の矩形波を出力する第２の信号生成器と
    　を備えたことを特徴とする請求項１記載の時間演算装置。
  6. 　前記第１の計数部は、
    　前記第２の信号生成器から第２の矩形波の出力が開始されてから、前記第１の信号生成器から出力された第１の矩形波に含まれているパルスと、前記第２の信号生成器から出力された第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点までの期間を検出する不一致期間検出回路と、
    　前記不一致期間検出回路により検出された期間中、前記第２の信号生成器から出力された第２の矩形波を通過させる第１の論理回路と、
    　前記第１の論理回路を通過してきた第２の矩形波に含まれているパルスの数を計数する第１のカウンタとを備え、
    　前記第２の計数部は、
    　前記第１の信号生成器から出力された第１の矩形波に含まれているパルスと、前記第２の信号生成器から出力された第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点から、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりの不一致が認められる時点までの期間である一致可能性期間を検出する一致期間検出回路と、
    　前記一致期間検出回路により検出された一致可能性期間中、前記第２の信号生成器から出力された第２の矩形波を通過させる第２の論理回路と、
    　前記第２の論理回路を通過してきた第２の矩形波に含まれているパルスの数を計数する第２のカウンタとを備えていることを特徴とする請求項５記載の時間演算装置。
  7. 　前記時間算出部は、
    　前記第２のカウンタにより計数されたパルスの数から、前記第２の論理回路を通過してきた第２の矩形波に含まれているパルスの中で、前記第１の矩形波に含まれているパルスの立ち上がりと立ち上がりが一致しているパルスの出力順を算出し、前記出力順から１を減算した値と、前記第１のカウンタにより計数されたパルスの数と、前記第２の矩形波の周期とを用いて、前記一致するまでに要する時間を算出することを特徴とする請求項６記載の時間演算装置。
  8. 　前記時間算出部は、
    　前記第２のカウンタにより計数されたパルスの数から、前記第２の論理回路を通過してきた第２の矩形波に含まれているパルスの中で、前記第１の矩形波に含まれているパルスの立ち上がりと立ち上がりが一致しているパルスの出力順から１を減算した値を補正値として算出し、前記補正値と、前記第１のカウンタにより計数されたパルスの数と、前記第２の矩形波の周期とを用いて、前記一致するまでに要する時間を算出することを特徴とする請求項６記載の時間演算装置。
  9. 　第１の計数部が、第１の矩形波と周波数が異なる第２の矩形波の出力が開始されてから、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点までの期間中、前記第２の矩形波に含まれているパルスの数を計数し、
    　第２の計数部が、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが一致している可能性がある時点から、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが不一致の時点までの期間である一致可能性期間中、前記第２の矩形波に含まれているパルスの数を計数し、
    　時間算出部が、前記第１の計数部により計数されたパルスの数と前記第２の計数部により計数されたパルスの数とを用いて、前記第２の矩形波の出力が開始されてから、前記第１の矩形波に含まれているパルスと、前記第２の矩形波に含まれているパルスとの立ち上がりが一致するまでに要する時間を算出する
    　時間演算方法。
PCT/JP2020/037071 2020-09-30 2020-09-30 時間演算装置及び時間演算方法 Ceased WO2022070291A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022547820A JP7170953B2 (ja) 2020-09-30 2020-09-30 時間演算装置及び時間演算方法
PCT/JP2020/037071 WO2022070291A1 (ja) 2020-09-30 2020-09-30 時間演算装置及び時間演算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/037071 WO2022070291A1 (ja) 2020-09-30 2020-09-30 時間演算装置及び時間演算方法

Publications (1)

Publication Number Publication Date
WO2022070291A1 true WO2022070291A1 (ja) 2022-04-07

Family

ID=80951562

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/037071 Ceased WO2022070291A1 (ja) 2020-09-30 2020-09-30 時間演算装置及び時間演算方法

Country Status (2)

Country Link
JP (1) JP7170953B2 (ja)
WO (1) WO2022070291A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5390973A (en) * 1977-01-18 1978-08-10 Cossor Ltd A C Method of measuring pulse width
US4164648A (en) * 1978-06-23 1979-08-14 Hewlett-Packard Company Double vernier time interval measurement using triggered phase-locked oscillators
JPH0587954A (ja) * 1991-09-28 1993-04-09 Suzuki Motor Corp 微小時間計測方法及び微小時間計測装置
JP2002196087A (ja) * 2000-12-26 2002-07-10 Gakuho Go 時間測定回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5390973A (en) * 1977-01-18 1978-08-10 Cossor Ltd A C Method of measuring pulse width
US4164648A (en) * 1978-06-23 1979-08-14 Hewlett-Packard Company Double vernier time interval measurement using triggered phase-locked oscillators
JPH0587954A (ja) * 1991-09-28 1993-04-09 Suzuki Motor Corp 微小時間計測方法及び微小時間計測装置
JP2002196087A (ja) * 2000-12-26 2002-07-10 Gakuho Go 時間測定回路

Also Published As

Publication number Publication date
JP7170953B2 (ja) 2022-11-14
JPWO2022070291A1 (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
US9213316B2 (en) Circuit for detecting and correcting timing errors
WO2019061077A1 (zh) 脉宽修正电路、脉宽修正方法及电子设备
CN104283531A (zh) 时钟抖动和电源噪声分析
US6611573B2 (en) Non-integer division of frequency
TWI613890B (zh) 數位控制振盪器的頻率校正方法及其頻率校正裝置
WO2022070291A1 (ja) 時間演算装置及び時間演算方法
CN115001457B (zh) 时钟校准电路、装置及方法
CN108988832B (zh) 用于检测与电子装置相关联的延迟的方法和相应的电子装置
JP4955196B2 (ja) 交流信号測定装置
TWI792807B (zh) 時間數位轉換裝置及其時間數位轉換方法
US8008958B2 (en) Electronic device and method of correcting clock signal deviations in an electronic device
KR101731698B1 (ko) 발진기, 주파수 분주기 회로, 및 클록킹 펄스 억제 회로를 포함하는 타임 베이스
KR102202017B1 (ko) 입력 클럭 신호의 주파수 범위에 따라 결정된 서로 다른 샘플링 클럭 신호를 기초로 상기 입력 클럭 신호의 주파수 정보를 생성할 수 있는 주파수 정보 생성 처리 장치 및 그 동작 방법
US8782474B2 (en) Advanced converters for memory cell sensing and methods
WO2022077228A1 (zh) 对时方法、装置、系统以及成像组件
GB2493251A (en) Calibration of the timing of the latching of ADC output data
CN113574473B (zh) 时间测量电路
JP2005221466A (ja) 回転位置検出装置
US10110371B2 (en) Phase difference estimation device and communication device having the phase difference estimation device
CN108063619B (zh) 原子频标频率修正装置及原子频标
CN104378088B (zh) 延迟时间差检测及调整装置与方法
US10782155B2 (en) Angle detection apparatus and integrated circuit
JP2016160858A (ja) クランク角補正装置
JP3732462B2 (ja) 集積回路の検査方法および検査装置
JP2008193436A (ja) デジタル方式パルス幅変調装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20956219

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022547820

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20956219

Country of ref document: EP

Kind code of ref document: A1