[go: up one dir, main page]

WO2021070539A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2021070539A1
WO2021070539A1 PCT/JP2020/034016 JP2020034016W WO2021070539A1 WO 2021070539 A1 WO2021070539 A1 WO 2021070539A1 JP 2020034016 W JP2020034016 W JP 2020034016W WO 2021070539 A1 WO2021070539 A1 WO 2021070539A1
Authority
WO
WIPO (PCT)
Prior art keywords
concentration
hydrogen
semiconductor substrate
donor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/034016
Other languages
English (en)
French (fr)
Inventor
泰典 阿形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to DE112020001029.5T priority Critical patent/DE112020001029B4/de
Priority to JP2021550520A priority patent/JP7222435B2/ja
Priority to CN202080026129.3A priority patent/CN113711364B/zh
Publication of WO2021070539A1 publication Critical patent/WO2021070539A1/ja
Priority to US17/486,968 priority patent/US11901419B2/en
Anticipated expiration legal-status Critical
Priority to JP2023015355A priority patent/JP7476996B2/ja
Priority to US18/437,199 priority patent/US12302617B2/en
Priority to JP2024066963A priority patent/JP7726327B2/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10P30/204—
    • H10P30/208—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method.
  • Patent Document 1 Patent No. 5374883
  • Patent Document 2 WO2017 / 47285
  • the doping concentration in a wide range can be easily adjusted in the depth direction of the semiconductor substrate.
  • a semiconductor device including a semiconductor substrate having an upper surface and a lower surface.
  • the hydrogen chemical concentration distribution in the depth direction of the semiconductor substrate may have a first hydrogen concentration peak and a second hydrogen concentration peak arranged on the lower surface side of the semiconductor substrate with respect to the first hydrogen concentration peak. ..
  • the intermediate donor concentration between the first hydrogen concentration peak and the second hydrogen concentration peak is the upper surface side donor concentration between the first hydrogen concentration peak and the upper surface of the semiconductor substrate, and the second hydrogen concentration peak. It may be different from any of the bottom surface side donor concentrations between the semiconductor substrate and the bottom surface.
  • the intermediate donor concentration may be higher than either the upper surface side donor concentration or the lower surface side donor concentration.
  • the intermediate hydrogen concentration between the first hydrogen concentration peak and the second hydrogen concentration peak is the upper surface hydrogen concentration between the first hydrogen concentration peak and the upper surface of the semiconductor substrate, and the second hydrogen concentration peak. It may be higher than any of the hydrogen concentrations on the lower surface side between the lower surface and the lower surface of the semiconductor substrate.
  • the intermediate donor concentration may be 1 ⁇ 10 13 / cm 3 or more and 1 ⁇ 10 15 / cm 3 or less.
  • the intermediate donor concentration may be 1.5 times or more of each of the upper surface side donor concentration and the lower surface side donor concentration.
  • the hydrogen chemical concentration distribution may have a first upper surface side hem in which the hydrogen concentration decreases from the first hydrogen concentration peak toward the upper surface side.
  • the hydrogen chemical concentration distribution may have a first lower surface side hem in which the hydrogen concentration decreases more slowly than the first upper surface side hem from the first hydrogen concentration peak toward the lower surface side.
  • the hydrogen chemical concentration distribution may have a second lower surface side hem in which the hydrogen concentration decreases from the second hydrogen concentration peak toward the lower surface side.
  • the hydrogen chemical concentration distribution may have a second lower surface side hem in which the hydrogen concentration decreases more slowly than the second lower surface side hem from the second hydrogen concentration peak toward the upper surface side.
  • the first hydrogen concentration peak may be higher than the second hydrogen concentration peak.
  • the bottom surface donor concentration may be higher than the top surface donor concentration.
  • the second hydrogen concentration peak may be higher than the first hydrogen concentration peak.
  • the top surface donor concentration may be higher than the bottom surface donor concentration.
  • the semiconductor substrate may have a first conductive type drift region.
  • the semiconductor substrate may have a trench portion provided on the upper surface of the semiconductor substrate.
  • the semiconductor substrate may be provided between the drift region and the lower surface of the semiconductor substrate, and may have a first conductive type buffer region having a higher concentration than the drift region.
  • the first hydrogen concentration peak and the second hydrogen concentration peak may be arranged between the lower end of the trench portion and the upper end of the buffer region in the depth direction.
  • the intermediate donor concentration between the first hydrogen concentration peak and the second hydrogen concentration peak is the upper surface side donor concentration between the first hydrogen concentration peak and the upper surface of the semiconductor substrate, and the second hydrogen concentration peak. It may be lower than any of the bottom surface side donor concentrations between the semiconductor substrate and the bottom surface.
  • Both the first hydrogen concentration peak and the second hydrogen concentration peak may be arranged between the center and the upper surface in the depth direction of the semiconductor substrate.
  • the intermediate hydrogen concentration may be 10 times or more the intermediate donor concentration.
  • Both the bottom surface donor concentration and the top surface donor concentration may be higher than the bulk donor concentration of the semiconductor substrate.
  • the donor concentration distribution in the depth direction of the semiconductor substrate provides a flat portion both between the first hydrogen concentration peak and the upper surface of the semiconductor substrate and between the second hydrogen concentration peak and the lower surface of the semiconductor substrate. May have.
  • the donor concentration distribution in the depth direction of the semiconductor substrate may have a flat portion between the first hydrogen concentration peak and the second hydrogen concentration peak.
  • the distance between the first hydrogen concentration peak and the second hydrogen concentration peak in the depth direction may be 1/2 or less of the thickness in the depth direction of the semiconductor substrate.
  • a method for manufacturing a semiconductor device is provided.
  • the manufacturing method is different from the first depth position from the other surface of the upper surface and the lower surface of the semiconductor substrate by injecting hydrogen ions into the first depth position from one surface of the upper surface and the lower surface of the semiconductor substrate.
  • a hydrogen injection step may be provided in which hydrogen ions are injected at a second depth position.
  • the manufacturing method may include a heat treatment step of heat-treating the semiconductor substrate.
  • the second depth position may be arranged between the first depth position and one surface.
  • the second depth position may be arranged between the first depth position and the other surface.
  • the semiconductor substrate may have a first conductive type drift region.
  • the semiconductor substrate may have a trench portion provided on the upper surface of the semiconductor substrate.
  • the semiconductor substrate may be provided between the drift region and the lower surface of the semiconductor substrate, and may have a first conductive type buffer region having a higher concentration than the drift region.
  • the first depth position and the second depth position may be arranged between the lower end of the trench portion and the upper end of the buffer region in the depth direction.
  • the manufacturing method may include a laser annealing step of laser annealing at least one of the upper surface and the lower surface of the semiconductor substrate.
  • the hydrogen injection step may be performed after the laser annealing step.
  • FIG. 1 It is sectional drawing which shows an example of the semiconductor device 100.
  • the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG. 1 are shown. It is a figure explaining the flat part 150 in a density distribution.
  • Other examples of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG. 1 are shown.
  • Other examples of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG. 1 are shown.
  • Other examples of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG. 1 are shown.
  • Other examples of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG. 1 are shown.
  • FIG. 1 Other examples of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG. 1 are shown.
  • It is a top view which shows an example of a semiconductor device 100. It is an enlarged view of the area C in FIG. It is a figure which shows an example of the bb cross section in FIG. It is a figure which shows another example of the passage area 106-1 and the passage area 106-2. It is a figure which shows an example of the doping concentration distribution on the DD line in FIG. It is a figure which shows an example of the hydrogen chemical concentration distribution and the donor concentration distribution in the region near the depth position Z1 and the depth position Z2 shown in FIG. It is a figure which shows an example of the manufacturing method of the semiconductor device 100 described with FIG. 1 to FIG.
  • one side in the direction parallel to the depth direction of the semiconductor substrate is referred to as "upper” and the other side is referred to as “lower”.
  • the upper surface is referred to as the upper surface and the other surface is referred to as the lower surface.
  • the “up” and “down” directions are not limited to the direction of gravity or the direction when the semiconductor device is mounted.
  • orthogonal coordinate axes of the X-axis, the Y-axis, and the Z-axis only specify the relative positions of the components and do not limit the specific direction.
  • the Z axis does not limit the height direction with respect to the ground.
  • the + Z-axis direction and the ⁇ Z-axis direction are opposite to each other. When the positive and negative directions are not described and the Z-axis direction is described, it means the direction parallel to the + Z-axis and the -Z-axis.
  • the orthogonal axes parallel to the upper surface and the lower surface of the semiconductor substrate are defined as the X axis and the Y axis. Further, the axis perpendicular to the upper surface and the lower surface of the semiconductor substrate is defined as the Z axis.
  • the direction of the Z axis may be referred to as a depth direction. Further, in the present specification, the direction parallel to the upper surface and the lower surface of the semiconductor substrate including the X-axis and the Y-axis may be referred to as a horizontal direction.
  • error When referred to as “same” or “equal” in the present specification, it may include a case where there is an error due to manufacturing variation or the like.
  • the error is, for example, within 10%.
  • the conductive type of the doping region doped with impurities is described as P type or N type.
  • an impurity may mean, in particular, either an N-type donor or a P-type acceptor, and may be referred to as a dopant.
  • doping means that a donor or acceptor is introduced into a semiconductor substrate to obtain a semiconductor exhibiting an N-type conductive type or a semiconductor exhibiting a P-type conductive type.
  • the doping concentration means the concentration of a donor or the concentration of an acceptor in a thermal equilibrium state.
  • the net doping concentration means the net concentration of the donor concentration as the concentration of positive ions and the acceptor concentration as the concentration of negative ions, including the polarity of the charge.
  • the donor concentration N D, the acceptor concentration and N A, the net doping concentration of the net at any position is N D -N A.
  • the net doping concentration may be simply referred to as a doping concentration.
  • the donor has the function of supplying electrons to the semiconductor.
  • the acceptor has a function of receiving electrons from a semiconductor.
  • Donors and acceptors are not limited to the impurities themselves.
  • a VOH defect in which pores (V), oxygen (O) and hydrogen (H) are bonded in a semiconductor functions as a donor that supplies electrons.
  • VOH defects are sometimes referred to herein as hydrogen donors.
  • the description of P + type or N + type means that the doping concentration is higher than that of P type or N type
  • the description of P-type or N-type means that the doping concentration is higher than that of P type or N type. It means that the concentration is low.
  • the doping concentration is higher than that of P ++ type or N + type.
  • the chemical concentration refers to the atomic density of impurities measured regardless of the state of electrical activation.
  • the chemical concentration can be measured, for example, by secondary ion mass spectrometry (SIMS).
  • the net doping concentration described above can be measured by a voltage-capacity measurement method (CV method).
  • the carrier concentration measured by the spread resistance measurement method (SR method) may be used as the net doping concentration.
  • the carrier concentration measured by the CV method or the SR method may be a value in a thermal equilibrium state.
  • the donor concentration is sufficiently higher than the acceptor concentration, so that the carrier concentration in the region may be used as the donor concentration.
  • the carrier concentration in the region may be used as the acceptor concentration.
  • the doping concentration in the N-type region may be referred to as the donor concentration
  • the doping concentration in the P-type region may be referred to as the acceptor concentration.
  • the peak value may be used as the concentration of donor, acceptor or net doping in the region.
  • the concentration of donor, acceptor or net doping is substantially uniform, the average value of the concentration of donor, acceptor or net doping in the region may be used as the concentration of donor, acceptor or net doping.
  • the carrier concentration measured by the SR method may be lower than the concentration of the donor or acceptor.
  • the carrier mobility of the semiconductor substrate may be lower than the value in the crystalline state. The decrease in carrier mobility occurs when carriers are scattered due to disorder of the crystal structure due to lattice defects or the like.
  • the concentration of the donor or acceptor calculated from the carrier concentration measured by the CV method or the SR method may be lower than the chemical concentration of the element indicating the donor or acceptor.
  • the donor concentration of phosphorus or arsenic as a donor in a silicon semiconductor, or the acceptor concentration of boron (boron) as an acceptor is about 99% of these chemical concentrations.
  • the donor concentration of hydrogen as a donor in a silicon semiconductor is about 0.1% to 10% of the chemical concentration of hydrogen.
  • FIG. 1 is a cross-sectional view showing an example of the semiconductor device 100.
  • the semiconductor device 100 includes a semiconductor substrate 10.
  • the semiconductor substrate 10 is a substrate made of a semiconductor material.
  • the semiconductor substrate 10 is a silicon substrate.
  • At least one of a transistor element such as an insulated gate bipolar transistor (IGBT) and a diode element such as a freewheeling diode (FWD) is formed on the semiconductor substrate 10.
  • a transistor element such as an insulated gate bipolar transistor (IGBT) and a diode element such as a freewheeling diode (FWD) is formed on the semiconductor substrate 10.
  • IGBT insulated gate bipolar transistor
  • FWD freewheeling diode
  • N-type bulk donors are distributed throughout.
  • the bulk donor is a donor due to the dopant contained in the ingot substantially uniformly during the production of the ingot that is the source of the semiconductor substrate 10.
  • the bulk donor in this example is an element other than hydrogen.
  • Bulk donor dopants are, but are not limited to, for example phosphorus, antimony, arsenic, selenium or sulfur.
  • the bulk donor in this example is phosphorus.
  • Bulk donors are also included in the P-type region.
  • the semiconductor substrate 10 may be a wafer cut out from a semiconductor ingot, or may be a chip obtained by fragmenting the wafer.
  • the semiconductor ingot may be manufactured by any one of a Czochralski method (CZ method), a magnetic field application type Czochralski method (MCZ method), and a float zone method (FZ method).
  • CZ method Czochralski method
  • MCZ method magnetic field application type Czochralski method
  • FZ method float zone method
  • the ingot in this example is manufactured by the MCZ method.
  • the bulk donor concentration may use the chemical concentration of the bulk donor distributed throughout the semiconductor substrate 10, and may be a value between 90% and 100% of the chemical concentration.
  • the semiconductor substrate 10 has an upper surface 21 and a lower surface 23.
  • the upper surface 21 and the lower surface 23 are two main surfaces of the semiconductor substrate 10.
  • the orthogonal axes on the plane parallel to the upper surface 21 and the lower surface 23 are the X-axis and the Y-axis
  • the axes perpendicular to the upper surface 21 and the lower surface 23 are the Z-axis.
  • Hydrogen ions are injected into the semiconductor substrate 10 from the lower surface 23 to the depth position Z1. Further, hydrogen ions are injected into the semiconductor substrate 10 from the upper surface 21 to the depth position Z2. Injecting hydrogen ions into a predetermined depth position means injecting hydrogen ions by accelerating them with acceleration energy corresponding to the depth position. Hydrogen ions are distributed not only at the depth position but also near the depth position. It can also be distributed in the passage region 106 from the injection surface to the depth position.
  • the hydrogen chemical concentration distribution in the depth direction of the semiconductor substrate 10 has a first hydrogen concentration peak 101 at the depth position Z1 and a second hydrogen concentration peak 102 at the depth position Z2.
  • the hydrogen concentration peak is schematically indicated by a cross.
  • the depth position Z1 is arranged between the upper surface 21 and the depth position Z2, but the depth position Z1 may be arranged between the lower surface 23 and the depth position Z2. ..
  • the region through which the injected hydrogen ions have passed may be referred to as a passage region.
  • the passage region 106-1 between the lower surface 23 and the depth position Z1 and the passage region 106-2 between the upper surface 21 and the depth position Z2 are monoatomic pores (single atom vacancies).
  • Lattice defects mainly composed of vacancies such as V) and compound atom vacancies (VV) are formed. Atoms adjacent to vacancies have dangling bonds.
  • Lattice defects include interstitial atoms and dislocations, and may also include donors and acceptors in a broad sense.
  • lattice defects mainly composed of vacancies are referred to as vacancies-type lattice defects, vacancies-type defects, or Sometimes referred to simply as a lattice defect.
  • the crystallinity of the semiconductor substrate 10 may be strongly disturbed due to the formation of many lattice defects by implanting hydrogen ions into the semiconductor substrate 10.
  • this disorder of crystallinity may be referred to as disorder.
  • oxygen is contained in the entire semiconductor substrate 10.
  • the oxygen is intentionally or unintentionally introduced during the manufacture of semiconductor ingots.
  • H hydrogen
  • V pores
  • O oxygen
  • the VOH defect acts as an electron-supplying donor.
  • VOH defects may be referred to simply as hydrogen donors.
  • a hydrogen donor is formed in the hydrogen ion passing region 106.
  • the doping concentration of the hydrogen donor is lower than the chemical concentration of hydrogen. Assuming that the ratio of the doping concentration of the hydrogen donor to the chemical concentration of hydrogen is the activation rate, the activation rate may be a value of 0.1% to 30%. In this example, the activation rate is 1% to 5%.
  • the donor concentration in the passing region 106 of the semiconductor substrate 10 can be made higher than the bulk donor concentration.
  • the semiconductor substrate 10 having a predetermined bulk donor concentration must be prepared according to the characteristics of the element to be formed on the semiconductor substrate 10, particularly the rated voltage or the withstand voltage.
  • the semiconductor device 100 shown in FIG. 1 the donor concentration in a predetermined region of the semiconductor substrate 10 can be adjusted by controlling the dose amount and injection depth of hydrogen ions. Therefore, the semiconductor device 100 can be manufactured by using a semiconductor substrate having a bulk donor concentration that does not correspond to the characteristics of the device or the like.
  • the dose amount of hydrogen ions can be controlled with relatively high accuracy. Therefore, the concentration of lattice defects generated by injecting hydrogen ions can be controlled with high accuracy, and the donor concentration in the passing region 106 can be controlled with high accuracy.
  • the semiconductor device 100 hydrogen ions are injected from both the upper surface 21 and the lower surface 23. Therefore, a wide range of passage regions 106 can be easily formed. In the example of FIG. 1, since a part of the passing region 106-1 and the passing region 106-2 overlap each other, the passing region 106 can be formed over the entire depth direction. It is also conceivable to inject hydrogen ions from one of the upper surface 21 and the lower surface 23 so as to penetrate the semiconductor substrate 10 to form a passing region in the entire semiconductor substrate. On the other hand, according to the semiconductor device 100, since hydrogen ions are injected from both the upper surface 21 and the lower surface 23, the acceleration energy of the hydrogen ions can be reduced as compared with the case where the hydrogen ions penetrate the semiconductor substrate 10. Therefore, damage to the element structure such as the gate insulating film can be reduced.
  • FIG. 2 shows the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG.
  • the horizontal axis of FIG. 2 indicates the depth position from the lower surface 23, and the vertical axis indicates the hydrogen chemical concentration and the donor concentration per unit volume on the logarithmic axis.
  • the donor concentration in FIG. 2 is measured by, for example, the CV method or the SR method.
  • the hydrogen chemical concentration in FIG. 2 is, for example, the hydrogen concentration measured by the SIMS method.
  • the hydrogen chemical concentration distribution is shown by a broken line, and the donor concentration distribution is shown by a solid line.
  • the bulk donor concentration is Db.
  • the central position of the semiconductor substrate 10 in the depth direction is Zc.
  • the hydrogen chemical concentration distribution has a first hydrogen concentration peak 101 and a second hydrogen concentration peak 102.
  • the second hydrogen concentration peak 102 is arranged on the lower surface 23 side of the semiconductor substrate 10 with respect to the first hydrogen concentration peak 101. That is, the second hydrogen concentration peak 102 is arranged between the first hydrogen concentration peak 101 and the lower surface 23.
  • Z1 be the position of the first hydrogen concentration peak 101 in the depth direction
  • Z2 be the position of the second hydrogen concentration peak 102 in the depth direction.
  • the position of the concentration peak is the position where the concentration becomes the maximum value.
  • the hydrogen chemical concentration distribution has a first upper surface side hem S1a, a first lower surface side hem S1b, a second upper surface side hem S2a, and a second lower surface side hem S2b.
  • the first upper surface side hem S1a is a portion in the hydrogen chemical concentration distribution in which the hydrogen concentration decreases from the first hydrogen concentration peak 101 toward the upper surface 21 side.
  • the first lower surface side hem S1b is a portion in the hydrogen chemical concentration distribution in which the hydrogen concentration decreases from the first hydrogen concentration peak 101 toward the lower surface 23 side.
  • the second upper surface side hem S2a is a portion in the hydrogen chemical concentration distribution in which the hydrogen concentration decreases from the second hydrogen concentration peak 102 toward the upper surface 21 side.
  • the second lower surface side hem S2b is a portion in the hydrogen chemical concentration distribution in which the hydrogen concentration decreases from the second hydrogen concentration peak 102 toward the lower surface 23 side.
  • the first hydrogen concentration peak 101 of this example is a concentration peak due to hydrogen injected from the lower surface 23 side.
  • hydrogen is also distributed in the passing region between the lower surface 23 and the hydrogen injection position. Therefore, the hydrogen concentration of the first lower surface side hem S1b decreases more slowly than that of the first upper surface side hem S1a. That is, the inclination of the first lower surface side hem S1b is smaller than the inclination of the first upper surface side hem S1a.
  • the second hydrogen concentration peak 102 of this example is a concentration peak due to hydrogen injected from the upper surface 21 side.
  • hydrogen is also distributed in the passing region between the upper surface 21 and the hydrogen injection position. Therefore, the hydrogen concentration of the second upper surface side hem S2a decreases more slowly than that of the second lower surface side hem S2b. That is, the inclination of the second upper surface side hem S2a is smaller than the inclination of the second lower surface side hem S2b.
  • the slope of the tail of the concentration distribution in the present specification the slope of the tail within a predetermined distance from the position of the concentration peak may be used. The predetermined distance may be 5 ⁇ m, 3 ⁇ m, or 1 ⁇ m.
  • the predetermined distance may be half the distance between the depth position Z1 and the depth position Z2, or may be 1/4. Further, the inclination of each hem may be the inclination of the hem from the position of the concentration peak to the position where the concentration value becomes half of the peak value.
  • the hydrogen concentration distribution between the first hydrogen concentration peak 101 and the second hydrogen concentration peak 102 is defined as the intermediate hydrogen distribution 103.
  • the hydrogen chemical concentration of the intermediate hydrogen distribution 103 is defined as the intermediate hydrogen concentration Hc.
  • the intermediate hydrogen concentration Hc the minimum value of the hydrogen concentration between the depth positions Z1 and Z2 may be used, or an average value may be used.
  • the intermediate hydrogen concentration Hc the average concentration of the flat portion in the intermediate hydrogen distribution 103 may be used.
  • the flat portion in the concentration distribution is a portion in which a region in which the concentration is substantially constant is continuous for a predetermined length in the depth direction. The details of the flat portion will be described later.
  • the hydrogen concentration distribution between the first hydrogen concentration peak 101 and the upper surface 21 of the semiconductor substrate 10 is defined as the upper surface side hydrogen distribution 104. Further, the hydrogen concentration of the upper surface side hydrogen distribution 104 is defined as the upper surface side hydrogen concentration Hs1. As the hydrogen concentration Hs1 on the upper surface side, the minimum value of the hydrogen concentration between the depth position Z1 and the upper surface 21 may be used, or an average value may be used. As the upper surface side hydrogen concentration Hs1, the average concentration of the flat portion closest to the depth position Z1 among the flat portions in the upper surface side hydrogen distribution 104 may be used.
  • the hydrogen concentration distribution between the second hydrogen concentration peak 102 and the lower surface 23 of the semiconductor substrate 10 is defined as the lower surface side hydrogen distribution 105. Further, the hydrogen concentration of the lower surface side hydrogen distribution 105 is defined as the lower surface side hydrogen concentration Hs2.
  • the minimum value of the hydrogen concentration between the depth position Z2 and the lower surface 23 may be used, or an average value may be used.
  • the average concentration of the flat portion closest to the depth position Z2 among the flat portions in the lower surface side hydrogen distribution 105 may be used.
  • the intermediate hydrogen concentration Hc is different from both the upper surface side hydrogen concentration Hs1 and the lower surface side hydrogen concentration Hs2.
  • the intermediate hydrogen concentration Hc of this example is higher than both the upper surface side hydrogen concentration Hs1 and the lower surface side hydrogen concentration Hs2.
  • the intermediate hydrogen concentration Hc may be 1.5 times or more, 2 times or more, or 5 times or more with respect to both the upper surface side hydrogen concentration Hs1 and the lower surface side hydrogen concentration Hs2. Good.
  • the donor concentration distribution has a first donor concentration peak 111 and a second donor concentration peak 112.
  • the second donor concentration peak 112 is arranged on the lower surface 23 side of the semiconductor substrate 10 with respect to the first donor concentration peak 111.
  • the first donor concentration peak 111 is arranged at the same depth position Z1 as the first hydrogen concentration peak 101.
  • the second donor concentration peak 112 is arranged at the same depth position Z2 as the second hydrogen concentration peak 102. Even when the vertices of the other peak are included in the range of the half width of one peak, the two peaks may be arranged at the same depth position.
  • the donor concentration distribution has a third upper surface side hem S3a, a third lower surface side hem S3b, a fourth upper surface side hem S4a, and a fourth lower surface side hem S4b.
  • the third upper surface side hem S3a is a portion of the donor concentration distribution in which the donor concentration decreases from the first donor concentration peak 111 toward the upper surface 21 side.
  • the third lower surface side hem S3b is a portion of the donor concentration distribution in which the donor concentration decreases from the first donor concentration peak 111 toward the lower surface 23 side.
  • the fourth upper surface side hem S4a is a portion of the donor concentration distribution in which the donor concentration decreases from the second donor concentration peak 112 toward the upper surface 21 side.
  • the fourth lower surface side hem S4b is a portion of the donor concentration distribution in which the donor concentration decreases from the second donor concentration peak 112 toward the lower surface 23 side.
  • Each donor concentration peak has a shape similar to the corresponding hydrogen concentration peak.
  • the donor concentration of the third lower surface side hem S3b decreases more slowly than that of the third upper surface side hem S3a. That is, the inclination of the third lower surface side hem S3b is smaller than the inclination of the third upper surface side hem S3a.
  • the donor concentration of the fourth upper surface side hem S4a decreases more slowly than that of the fourth lower surface side hem S4b. That is, the inclination of the fourth upper surface side hem S4a is smaller than the inclination of the fourth lower surface side hem S4b.
  • the donor concentration distribution between the first donor concentration peak 111 and the second donor concentration peak 112 is defined as the intermediate donor concentration 113. Further, the donor concentration of the intermediate donor distribution 113 is defined as the intermediate donor concentration Dc. As the intermediate donor concentration Dc, the minimum value of the donor concentration between the depth positions Z1 and Z2 may be used, or an average value may be used. Further, as the intermediate donor concentration Dc, the average concentration of the flat portion in the intermediate donor distribution 113 may be used.
  • the donor concentration distribution between the first donor concentration peak 111 and the upper surface 21 of the semiconductor substrate 10 is defined as the upper surface side donor distribution 114. Further, the donor concentration of the upper surface side donor distribution 114 is defined as the upper surface side donor concentration Ds1. As the top surface side donor concentration Ds1, the minimum value of the donor concentration between the depth position Z1 and the top surface 21 may be used, or an average value may be used. As the top surface side donor concentration Ds1, the average concentration of the flat portion closest to the depth position Z1 among the flat portions in the top surface side donor distribution 114 may be used.
  • the donor concentration distribution between the second donor concentration peak 112 and the lower surface 23 of the semiconductor substrate 10 is defined as the lower surface side donor distribution 115. Further, the donor concentration of the lower surface side donor distribution 115 is defined as the lower surface side donor concentration Ds2. As the bottom surface side donor concentration Ds2, the minimum value of the donor concentration between the depth position Z2 and the bottom surface 23 may be used, or an average value may be used. As the bottom surface side donor concentration Ds2, the average concentration of the flat portion closest to the depth position Z2 among the flat portions in the bottom surface side donor distribution 115 may be used.
  • the intermediate donor concentration Dc is different from both the upper surface side donor concentration Ds1 and the lower surface side donor concentration Ds2.
  • the intermediate donor concentration Dc is higher than both the upper surface side donor concentration Ds1 and the lower surface side donor concentration Ds2.
  • the intermediate donor concentration Dc may be 1.5 times or more, 2 times or more, or 5 times or more with respect to both the upper surface side donor concentration Ds1 and the lower surface side donor concentration Ds2. Good.
  • the intermediate donor concentration Dc, the upper surface donor concentration Ds1, and the lower surface donor concentration Ds2 are all higher than the bulk donor concentration Db.
  • the intermediate donor concentration Dc may be 1 ⁇ 10 13 / cm 3 or more and 1 ⁇ 10 15 / cm 3 or less.
  • the intermediate donor concentration Dc may be 5 ⁇ 10 13 / cm 3 or more and may be 1 ⁇ 10 14 / cm 3 or more.
  • the intermediate hydrogen concentration Hc may be 10 times or more, 50 times or more, or 100 times or more the intermediate donor concentration Dc.
  • the donor concentration can be adjusted over the entire depth direction of the semiconductor substrate 10. Further, since hydrogen ions are injected from both the upper surface 21 and the lower surface 23, damage to the insulating film and the like can be reduced. Further, since the depth positions Z1 and Z2 are made different, it is possible to prevent the peak values of the hydrogen chemical concentration and the donor concentration from becoming too large.
  • the hydrogen chemical concentration Hp1 of the first hydrogen concentration peak 101 and the hydrogen chemical concentration Hp2 of the second hydrogen concentration peak 102 may be the same or different.
  • the donor concentration Dp1 of the first donor concentration peak 111 and the donor concentration Dp2 of the second donor concentration peak 112 may be the same or different.
  • the depth position Z1 is arranged on the upper surface 21 side of the semiconductor substrate 10. Further, the depth position Z2 is arranged on the lower surface 23 side of the semiconductor substrate 10.
  • the upper surface 21 side refers to a region between the central Zc of the semiconductor substrate 10 in the depth direction and the upper surface 21.
  • the lower surface 23 side refers to a region between the central Zc of the semiconductor substrate 10 in the depth direction and the lower surface 23.
  • the central position of the region on the lower surface 23 side of the semiconductor substrate 10 in the depth direction is Zc2.
  • the central position in the depth direction of the region on the upper surface 21 side is Zc1.
  • the depth position Z1 of this example is arranged between the depth positions Zc and Zc1.
  • the depth position Z2 is arranged between the depth positions Zc and Zc2.
  • the arrangement of the depth positions Z1 and Z2 is not limited to the example of FIG.
  • FIG. 3 is a diagram for explaining the flat portion 150 in the concentration distribution. Although the flat portion 150 in the donor concentration is described in FIG. 3, the same definition may be used for the flat portion in the hydrogen chemical concentration distribution. In FIG. 3, a part of the first donor concentration peak 111 and the upper surface side donor distribution 114 is enlarged.
  • the donor concentration in the flat portion 150 is substantially constant in the depth direction.
  • the fact that the donor concentration is substantially constant in the depth direction means that, for example, a region in which the difference between the maximum value Dmax and the minimum value Dmin of the donor concentration is within 50% of the maximum value Dmax of the donor concentration is a predetermined length in the depth direction. It may refer to a state in which it is continuous for more than that. The difference may be 30% or less of the maximum value Dmax of the donor concentration in the region, and may be 10% or less.
  • the value of the donor concentration distribution may be within ⁇ 50% of the average concentration of the donor concentration distribution, and may be within ⁇ 30% with respect to the average concentration of the donor concentration distribution in a predetermined range in the depth direction. Well, it may be within ⁇ 10%.
  • the predetermined length in the depth direction may be 5 ⁇ m, 10 ⁇ m, or 15 ⁇ m.
  • the section defined by the two depth positions Zs and Ze is 5 ⁇ m or more, and the difference between the maximum value Dmax and the minimum value Dmin of the donor concentration in the section is the maximum value Dmax of the donor concentration.
  • the section is defined as a flat portion 150.
  • the flat portion 150 of the top surface side donor distribution 114 has been described.
  • the flat portion 150 may be arranged in the lower surface side donor distribution 115, and may be arranged in both the upper surface side donor distribution 114 and the lower surface side donor distribution 115. Further, the flat portion 150 may be arranged in the intermediate donor distribution 113.
  • FIG. 4 shows another example of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG.
  • the depth position Z1 is arranged between the depth position Zc1 and the upper surface 21, and the depth position Z2 is arranged between the depth position Zc2 and the lower surface 23. That is, the first hydrogen concentration peak 101 and the first donor concentration peak 111 are arranged between the depth position Zc1 and the upper surface 21, and the second hydrogen concentration peak 102 and the second donor concentration peak 112 are located. It is arranged between the depth position Zc2 and the lower surface 23.
  • Other configurations are the same as the example shown in FIG.
  • a wide region of the intermediate hydrogen distribution 103 and the intermediate donor distribution 113 can be formed. That is, a region having a relatively high donor concentration can be formed widely in the depth direction.
  • the first donor concentration peak 111 is made to function as at least a part of the N-type region formed on the upper surface 21 side of the semiconductor substrate 10, and the second donor concentration peak 112 is the lower surface 23 of the semiconductor substrate 10. It is easy to function as at least a part of the N-type region formed on the side.
  • the N-shaped region on the upper surface 21 side is, for example, a storage region described later.
  • the N-shaped region on the lower surface 23 side is, for example, a buffer region described later.
  • FIG. 5 shows another example of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG.
  • the depth position Z1 and the depth position Z2 are both arranged on the upper surface 21 side of the semiconductor substrate 10.
  • Other configurations are the same as the example shown in FIG.
  • the first donor concentration peak 111 and the second donor concentration peak 112 function as at least a part of the N-type region formed on the upper surface 21 side of the semiconductor substrate 10.
  • the N-shaped region on the upper surface 21 side is, for example, a storage region described later.
  • FIG. 6 shows another example of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG.
  • the depth position Z1 and the depth position Z2 are both arranged on the lower surface 23 side of the semiconductor substrate 10.
  • Other configurations are the same as the example shown in FIG.
  • the first donor concentration peak 111 and the second donor concentration peak 112 function as at least a part of the N-type region formed on the lower surface 23 side of the semiconductor substrate 10.
  • the N-shaped region on the lower surface 23 side is, for example, a buffer region described later.
  • FIG. 7 shows another example of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG.
  • concentration of each peak and each distribution is different.
  • the depth position of each peak is the same as any of the embodiments described in FIGS. 2 to 6.
  • the hydrogen chemical concentration Hp1 of the first hydrogen concentration peak 101 of this example is higher than the hydrogen chemical concentration Hp2 of the second hydrogen concentration peak 102.
  • the donor concentration Dp1 of the first donor concentration peak 111 is higher than the donor concentration Dp2 of the second donor concentration peak 112.
  • the dose amount of hydrogen ions from the lower surface 23 is higher than the dose amount of hydrogen ions from the upper surface 21. Therefore, the hydrogen chemical concentration of the lower surface hydrogen distribution 105 is higher than the hydrogen chemical concentration of the upper surface hydrogen distribution 104.
  • the hydrogen chemical concentration at a position Zx away from the first hydrogen concentration peak 101 is at a position Zx away from the second hydrogen concentration peak 102 in the upper surface side hydrogen distribution 104. Higher than hydrogen chemical concentration.
  • Distance Zx is any distance within the range of each distribution.
  • the donor concentration of the lower surface side donor distribution 115 is higher than the donor concentration of the upper surface side donor distribution 114.
  • the donor concentration at a position Zx away from the first donor concentration peak 111 is the donor at a position Zx away from the second donor concentration peak 112 in the upper surface side donor distribution 114. Higher than the concentration.
  • FIG. 8 shows another example of the hydrogen chemical concentration distribution and the donor concentration distribution in the depth direction at the positions shown by the lines AA in FIG.
  • concentration of each peak and each distribution is different.
  • the depth position of each peak is the same as any of the embodiments described in FIGS. 2 to 6.
  • the hydrogen chemical concentration Hp2 of the second hydrogen concentration peak 102 of this example is higher than the hydrogen chemical concentration Hp1 of the first hydrogen concentration peak 101.
  • the donor concentration Dp2 of the second donor concentration peak 112 is higher than the donor concentration Dp1 of the first donor concentration peak 111.
  • the dose amount of hydrogen ions from the upper surface 21 is higher than the dose amount of hydrogen ions from the lower surface 23. Therefore, the hydrogen chemical concentration of the upper surface side hydrogen distribution 104 is higher than the hydrogen chemical concentration of the lower surface side hydrogen distribution 105.
  • the hydrogen chemical concentration at a position Zx away from the second hydrogen concentration peak 102 is at a position Zx away from the first hydrogen concentration peak 101 in the lower surface side hydrogen distribution 105. Higher than hydrogen chemical concentration.
  • the donor concentration of the upper surface side donor distribution 114 is higher than the donor concentration of the lower surface side donor distribution 115.
  • the donor concentration at a position Zx away from the second donor concentration peak 112 is the donor concentration at a position Zx away from the first donor concentration peak 111 in the lower surface side donor distribution 115. Higher than the concentration.
  • the donor concentration distribution inside the semiconductor substrate 10 can be appropriately adjusted.
  • FIG. 9 is a top view showing an example of the semiconductor device 100.
  • FIG. 9 shows the positions where each member is projected onto the upper surface of the semiconductor substrate 10. In FIG. 9, only a part of the members of the semiconductor device 100 is shown, and some members are omitted.
  • the semiconductor device 100 includes a semiconductor substrate 10.
  • the semiconductor substrate 10 may have the hydrogen chemical concentration distribution and the donor concentration distribution of any of the embodiments described in FIGS. 1 to 8. However, the semiconductor substrate 10 may further have other concentration peaks different from the respective concentration peaks described in FIGS. 1 to 8.
  • hydrogen ions may be injected to form an N-type region in the semiconductor substrate 10.
  • the hydrogen chemical concentration distribution may have a hydrogen concentration peak in addition to the hydrogen concentration peak described in FIGS. 1 to 8.
  • an N-type region other than hydrogen such as phosphorus may be injected to form an N-type region in the semiconductor substrate 10.
  • the donor concentration distribution may have a donor concentration peak in addition to the donor concentration peak described in FIGS. 1 to 8.
  • the semiconductor substrate 10 has an end side 162 in a top view. When simply referred to as a top view in the present specification, it means that the semiconductor substrate 10 is viewed from the top surface side.
  • the semiconductor substrate 10 of this example has two sets of end sides 162 facing each other in a top view. In FIG. 9, the X-axis and the Y-axis are parallel to either end 162. The Z axis is perpendicular to the upper surface of the semiconductor substrate 10.
  • the semiconductor substrate 10 is provided with an active portion 160.
  • the active portion 160 is a region in which a main current flows in the depth direction between the upper surface and the lower surface of the semiconductor substrate 10 when the semiconductor device 100 operates.
  • An emitter electrode is provided above the active portion 160, but is omitted in FIG.
  • the active unit 160 is provided with at least one of a transistor unit 70 including a transistor element such as an IGBT and a diode unit 80 including a diode element such as a freewheeling diode (FWD).
  • a transistor unit 70 including a transistor element such as an IGBT and a diode unit 80 including a diode element such as a freewheeling diode (FWD).
  • the transistor portion 70 and the diode portion 80 are alternately arranged along a predetermined arrangement direction (X-axis direction in this example) on the upper surface of the semiconductor substrate 10.
  • the active portion 160 may be provided with only one of the transistor portion 70 and the diode portion 80.
  • the symbol “I” is attached to the region where the transistor portion 70 is arranged, and the symbol “F” is attached to the region where the diode portion 80 is arranged.
  • the direction perpendicular to the arrangement direction in the top view may be referred to as a stretching direction (Y-axis direction in FIG. 9).
  • the transistor portion 70 and the diode portion 80 may each have a longitudinal length in the stretching direction. That is, the length of the transistor portion 70 in the Y-axis direction is larger than the width in the X-axis direction. Similarly, the length of the diode portion 80 in the Y-axis direction is larger than the width in the X-axis direction.
  • the stretching direction of the transistor portion 70 and the diode portion 80 may be the same as the longitudinal direction of each trench portion described later.
  • the diode portion 80 has an N + type cathode region in a region in contact with the lower surface of the semiconductor substrate 10.
  • the region provided with the cathode region is referred to as a diode portion 80. That is, the diode portion 80 is a region that overlaps with the cathode region in the top view.
  • a P + type collector region may be provided on the lower surface of the semiconductor substrate 10 in a region other than the cathode region.
  • the diode portion 80 may also include an extension region 81 in which the diode portion 80 is extended in the Y-axis direction to the gate wiring described later.
  • a collector region is provided on the lower surface of the extension region 81.
  • the transistor portion 70 has a P + type collector region in a region in contact with the lower surface of the semiconductor substrate 10. Further, in the transistor portion 70, a gate structure having an N-type emitter region, a P-type base region, a gate conductive portion and a gate insulating film is periodically arranged on the upper surface side of the semiconductor substrate 10.
  • the semiconductor device 100 may have one or more pads above the semiconductor substrate 10.
  • the semiconductor device 100 of this example has a gate pad 164.
  • the semiconductor device 100 may have pads such as an anode pad, a cathode pad, and a current detection pad. Each pad is arranged in the vicinity of the edge 162.
  • the vicinity of the end side 162 refers to a region between the end side 162 and the emitter electrode in the top view.
  • each pad may be connected to an external circuit via wiring such as a wire.
  • a gate potential is applied to the gate pad 164.
  • the gate pad 164 is electrically connected to the conductive portion of the gate trench portion of the active portion 160.
  • the semiconductor device 100 includes a gate wiring that connects the gate pad 164 and the gate trench portion. In FIG. 9, the gate wiring is hatched with diagonal lines.
  • the gate wiring of this example has an outer peripheral gate wiring 130 and an active side gate wiring 131.
  • the outer peripheral gate wiring 130 is arranged between the active portion 160 and the end side 162 of the semiconductor substrate 10 in a top view.
  • the outer peripheral gate wiring 130 of this example surrounds the active portion 160 in a top view.
  • the region surrounded by the outer peripheral gate wiring 130 in the top view may be the active portion 160.
  • the outer peripheral gate wiring 130 is connected to the gate pad 164.
  • the outer peripheral gate wiring 130 is arranged above the semiconductor substrate 10.
  • the outer peripheral gate wiring 130 may be a metal wiring containing aluminum or the like.
  • the active side gate wiring 131 is provided in the active portion 160. By providing the active side gate wiring 131 in the active portion 160, it is possible to reduce the variation in the wiring length from the gate pad 164 in each region of the semiconductor substrate 10.
  • the active side gate wiring 131 is connected to the gate trench portion of the active portion 160.
  • the active side gate wiring 131 is arranged above the semiconductor substrate 10.
  • the active side gate wiring 131 may be wiring formed of a semiconductor such as polysilicon doped with impurities.
  • the active side gate wiring 131 may be connected to the outer peripheral gate wiring 130.
  • the active side gate wiring 131 of this example is provided so as to extend in the X-axis direction from one outer peripheral gate wiring 130 to the other outer peripheral gate wiring 130 at substantially the center in the Y-axis direction so as to cross the active portion 160. There is.
  • the transistor portion 70 and the diode portion 80 may be alternately arranged in the X-axis direction in each divided region.
  • the semiconductor device 100 includes a temperature sense unit (not shown) which is a PN junction diode made of polysilicon or the like, and a current detection unit (not shown) which simulates the operation of a transistor unit provided in the active unit 160. May be good.
  • a temperature sense unit (not shown) which is a PN junction diode made of polysilicon or the like
  • a current detection unit (not shown) which simulates the operation of a transistor unit provided in the active unit 160. May be good.
  • the semiconductor device 100 of this example includes an edge termination structure portion 90 between the active portion 160 and the end side 162 in a top view.
  • the edge termination structure 90 of this example is arranged between the outer peripheral gate wiring 130 and the end edge 162.
  • the edge termination structure 90 relaxes the electric field concentration on the upper surface side of the semiconductor substrate 10.
  • the edge termination structure 90 may include at least one of a guard ring, a field plate and a resurf provided in an annular shape surrounding the active portion 160.
  • FIG. 10 is an enlarged view of the region C in FIG.
  • the region C is a region including the transistor portion 70, the diode portion 80, and the active side gate wiring 131.
  • the semiconductor device 100 of this example includes a gate trench portion 40, a dummy trench portion 30, a well region 11, an emitter region 12, a base region 14, and a contact region 15 provided inside the upper surface side of the semiconductor substrate 10.
  • the gate trench portion 40 and the dummy trench portion 30 are examples of trench portions, respectively.
  • the semiconductor device 100 of this example includes an emitter electrode 52 and an active side gate wiring 131 provided above the upper surface of the semiconductor substrate 10.
  • the emitter electrode 52 and the active side gate wiring 131 are provided separately from each other.
  • An interlayer insulating film is provided between the emitter electrode 52 and the active side gate wiring 131 and the upper surface of the semiconductor substrate 10, but this is omitted in FIG.
  • a contact hole 54 is provided so as to penetrate the interlayer insulating film.
  • each contact hole 54 is hatched with diagonal lines.
  • the emitter electrode 52 is provided above the gate trench portion 40, the dummy trench portion 30, the well region 11, the emitter region 12, the base region 14, and the contact region 15.
  • the emitter electrode 52 passes through the contact hole 54 and comes into contact with the emitter region 12, the contact region 15, and the base region 14 on the upper surface of the semiconductor substrate 10. Further, the emitter electrode 52 is connected to the dummy conductive portion in the dummy trench portion 30 through a contact hole provided in the interlayer insulating film.
  • the emitter electrode 52 may be connected to the dummy conductive portion of the dummy trench portion 30 at the tip of the dummy trench portion 30 in the Y-axis direction.
  • the active side gate wiring 131 is connected to the gate trench portion 40 through a contact hole provided in the interlayer insulating film.
  • the active side gate wiring 131 may be connected to the gate conductive portion of the gate trench portion 40 at the tip portion 41 of the gate trench portion 40 in the Y-axis direction.
  • the active side gate wiring 131 is not connected to the dummy conductive portion in the dummy trench portion 30.
  • the emitter electrode 52 is made of a material containing metal. In FIG. 10, the range in which the emitter electrode 52 is provided is shown. For example, at least a part of the emitter electrode 52 is formed of an aluminum or aluminum-silicon alloy, for example, a metal alloy such as AlSi or AlSiCu.
  • the emitter electrode 52 may have a barrier metal formed of titanium, a titanium compound, or the like in the lower layer of the region formed of aluminum or the like. Further, the contact hole may have a plug formed by embedding tungsten or the like so as to be in contact with the barrier metal and aluminum or the like.
  • the well region 11 is provided so as to overlap the active side gate wiring 131.
  • the well region 11 is extended to a predetermined width so as not to overlap with the active side gate wiring 131.
  • the well region 11 of this example is provided away from the end of the contact hole 54 in the Y-axis direction on the active side gate wiring 131 side.
  • the well region 11 is a second conductive type region having a higher doping concentration than the base region 14.
  • the base region 14 of this example is P-type, and the well region 11 is P + type.
  • Each of the transistor portion 70 and the diode portion 80 has a plurality of trench portions arranged in the arrangement direction.
  • the transistor portion 70 of this example one or more gate trench portions 40 and one or more dummy trench portions 30 are alternately provided along the arrangement direction.
  • the diode portion 80 of this example is provided with a plurality of dummy trench portions 30 along the arrangement direction.
  • the diode portion 80 of this example is not provided with the gate trench portion 40.
  • the gate trench portion 40 of this example connects two straight portions 39 (portions that are linear along the stretching direction) and two straight portions 39 that extend along the stretching direction perpendicular to the arrangement direction. It may have a tip 41.
  • the stretching direction in FIG. 10 is the Y-axis direction.
  • the tip portion 41 is provided in a curved shape in a top view.
  • the dummy trench portion 30 is provided between the straight portions 39 of the gate trench portion 40.
  • One dummy trench portion 30 may be provided between the straight portions 39, and a plurality of dummy trench portions 30 may be provided.
  • the dummy trench portion 30 may have a linear shape extending in the stretching direction, and may have a straight portion 29 and a tip portion 31 as in the gate trench portion 40.
  • the semiconductor device 100 shown in FIG. 10 includes both a linear dummy trench portion 30 having no tip portion 31 and a dummy trench portion 30 having a tip portion 31.
  • the diffusion depth of the well region 11 may be deeper than the depth of the gate trench portion 40 and the dummy trench portion 30.
  • the ends of the gate trench portion 40 and the dummy trench portion 30 in the Y-axis direction are provided in the well region 11 in the top view. That is, at the end of each trench in the Y-axis direction, the bottom of each trench in the depth direction is covered with the well region 11. Thereby, the electric field concentration at the bottom of each trench can be relaxed.
  • a mesa part is provided between each trench part in the arrangement direction.
  • the mesa portion refers to a region sandwiched between trench portions inside the semiconductor substrate 10.
  • the upper end of the mesa portion is the upper surface of the semiconductor substrate 10.
  • the depth position of the lower end of the mesa portion is the same as the depth position of the lower end of the trench portion.
  • the mesa portion of this example is provided on the upper surface of the semiconductor substrate 10 by extending in the stretching direction (Y-axis direction) along the trench.
  • the transistor portion 70 is provided with a mesa portion 60
  • the diode portion 80 is provided with a mesa portion 61.
  • a mesa portion when simply referred to as a mesa portion in the present specification, it refers to each of the mesa portion 60 and the mesa portion 61.
  • a base region 14 is provided in each mesa section. Of the base region 14 exposed on the upper surface of the semiconductor substrate 10 in the mesa portion, the region closest to the active side gate wiring 131 is referred to as the base region 14-e. In FIG. 10, the base region 14-e arranged at one end in the extending direction of each mesa portion is shown, but the base region 14-e is also arranged at the other end of each mesa portion. Has been done.
  • Each mesa portion may be provided with at least one of a first conductive type emitter region 12 and a second conductive type contact region 15 in a region sandwiched between base regions 14-e in a top view.
  • the emitter region 12 of this example is N + type
  • the contact region 15 is P + type.
  • the emitter region 12 and the contact region 15 may be provided between the base region 14 and the upper surface of the semiconductor substrate 10 in the depth direction.
  • the mesa portion 60 of the transistor portion 70 has an emitter region 12 exposed on the upper surface of the semiconductor substrate 10.
  • the emitter region 12 is provided in contact with the gate trench portion 40.
  • the mesa portion 60 in contact with the gate trench portion 40 may be provided with an exposed contact region 15 on the upper surface of the semiconductor substrate 10.
  • Each of the contact region 15 and the emitter region 12 in the mesa portion 60 is provided from one trench portion in the X-axis direction to the other trench portion.
  • the contact region 15 and the emitter region 12 of the mesa portion 60 are alternately arranged along the stretching direction (Y-axis direction) of the trench portion.
  • the contact region 15 and the emitter region 12 of the mesa portion 60 may be provided in a stripe shape along the extending direction (Y-axis direction) of the trench portion.
  • an emitter region 12 is provided in a region in contact with the trench portion, and a contact region 15 is provided in a region sandwiched between the emitter regions 12.
  • the emitter region 12 is not provided in the mesa portion 61 of the diode portion 80.
  • a base region 14 and a contact region 15 may be provided on the upper surface of the mesa portion 61.
  • a contact region 15 may be provided in contact with the respective base regions 14-e in the region sandwiched between the base regions 14-e on the upper surface of the mesa portion 61.
  • a base region 14 may be provided in a region sandwiched between the contact regions 15 on the upper surface of the mesa portion 61.
  • the base region 14 may be arranged over the entire region sandwiched between the contact regions 15.
  • a contact hole 54 is provided above each mesa portion.
  • the contact hole 54 is arranged in a region sandwiched between the base regions 14-e.
  • the contact hole 54 of this example is provided above each region of the contact region 15, the base region 14, and the emitter region 12.
  • the contact hole 54 is not provided in the region corresponding to the base region 14-e and the well region 11.
  • the contact hole 54 may be arranged at the center of the mesa portion 60 in the arrangement direction (X-axis direction).
  • an N + type cathode region 82 is provided in a region adjacent to the lower surface of the semiconductor substrate 10.
  • a P + type collector region 22 may be provided on the lower surface of the semiconductor substrate 10 in a region where the cathode region 82 is not provided.
  • the cathode region 82 and the collector region 22 are provided between the lower surface 23 of the semiconductor substrate 10 and the buffer region 20. In FIG. 10, the boundary between the cathode region 82 and the collector region 22 is shown by a dotted line.
  • the cathode region 82 is arranged away from the well region 11 in the Y-axis direction.
  • the pressure resistance can be improved by securing the distance between the P-shaped region (well region 11) formed to a deep position and having a relatively high doping concentration and the cathode region 82.
  • the end portion of the cathode region 82 of this example in the Y-axis direction is arranged farther from the well region 11 than the end portion of the contact hole 54 in the Y-axis direction.
  • the end of the cathode region 82 in the Y-axis direction may be located between the well region 11 and the contact hole 54.
  • FIG. 11 is a diagram showing an example of a bb cross section in FIG.
  • the bb cross section is an XZ plane passing through the emitter region 12 and the cathode region 82.
  • the semiconductor device 100 of this example has a semiconductor substrate 10, an interlayer insulating film 38, an emitter electrode 52, and a collector electrode 24 in the cross section.
  • the interlayer insulating film 38 is provided on the upper surface of the semiconductor substrate 10.
  • the interlayer insulating film 38 is a film containing at least one layer of an insulating film such as silicate glass to which impurities such as boron and phosphorus are added, a thermal oxide film, and other insulating films.
  • the interlayer insulating film 38 is provided with the contact hole 54 described in FIG.
  • the emitter electrode 52 is provided above the interlayer insulating film 38.
  • the emitter electrode 52 is in contact with the upper surface 21 of the semiconductor substrate 10 through the contact hole 54 of the interlayer insulating film 38.
  • the collector electrode 24 is provided on the lower surface 23 of the semiconductor substrate 10.
  • the emitter electrode 52 and the collector electrode 24 are made of a metal material such as aluminum.
  • the direction (Z-axis direction) connecting the emitter electrode 52 and the collector electrode 24 is referred to as a depth direction.
  • the semiconductor substrate 10 has an N-type or N-type drift region 18.
  • the drift region 18 is provided in each of the transistor portion 70 and the diode portion 80.
  • the mesa portion 60 of the transistor portion 70 is provided with an N + type emitter region 12 and a P-type base region 14 in order from the upper surface 21 side of the semiconductor substrate 10.
  • a drift region 18 is provided below the base region 14.
  • the mesa portion 60 may be provided with an N + type storage region 16.
  • the storage region 16 is arranged between the base region 14 and the drift region 18.
  • the emitter region 12 is exposed on the upper surface 21 of the semiconductor substrate 10 and is provided in contact with the gate trench portion 40.
  • the emitter region 12 may be in contact with the trench portions on both sides of the mesa portion 60.
  • the emitter region 12 has a higher doping concentration than the drift region 18.
  • the base region 14 is provided below the emitter region 12.
  • the base region 14 of this example is provided in contact with the emitter region 12.
  • the base region 14 may be in contact with the trench portions on both sides of the mesa portion 60.
  • the storage area 16 is provided below the base area 14.
  • the accumulation region 16 is an N + type region having a higher doping concentration than the drift region 18.
  • IE effect carrier injection promoting effect
  • the storage region 16 may be provided so as to cover the entire lower surface of the base region 14 in each mesa portion 60.
  • the mesa portion 61 of the diode portion 80 is provided with a P-type base region 14 in contact with the upper surface 21 of the semiconductor substrate 10.
  • a drift region 18 is provided below the base region 14.
  • the accumulation region 16 may be provided below the base region 14.
  • an N + type buffer region 20 may be provided below the drift region 18.
  • the doping concentration in the buffer region 20 is higher than the doping concentration in the drift region 18.
  • the buffer region 20 has a concentration peak 25 having a higher doping concentration than the drift region 18.
  • the doping concentration of the concentration peak 25 refers to the doping concentration at the apex of the concentration peak 25.
  • the average value of the doping concentrations in the region where the doping concentration distribution is substantially flat may be used as the doping concentration in the drift region 18, the average value of the doping concentrations in the region where the doping concentration distribution is substantially flat may be used.
  • the doping concentration of the drift region 18 may be the average value of the doping concentration of the flat portion 150 described in FIG.
  • the buffer region 20 of this example has three or more concentration peaks 25 in the depth direction (Z-axis direction) of the semiconductor substrate 10.
  • the concentration peak 25 of the buffer region 20 may be provided at the same depth position as the concentration peak of hydrogen (proton) or phosphorus, for example.
  • the buffer region 20 may function as a field stop layer that prevents the depletion layer extending from the lower end of the base region 14 from reaching the P + type collector region 22 and the N + type cathode region 82.
  • a P + type collector region 22 is provided below the buffer region 20.
  • the acceptor concentration in the collector region 22 is higher than the acceptor concentration in the base region 14.
  • the collector region 22 may include the same acceptors as the base region 14, or may include different acceptors.
  • the acceptor of the collector region 22 is, for example, boron.
  • an N + type cathode region 82 is provided below the buffer region 20.
  • the donor concentration in the cathode region 82 is higher than the donor concentration in the drift region 18.
  • the donor of the cathode region 82 is, for example, hydrogen or phosphorus.
  • the elements that serve as donors and acceptors in each region are not limited to the above-mentioned examples.
  • the collector region 22 and the cathode region 82 are exposed on the lower surface 23 of the semiconductor substrate 10 and are connected to the collector electrode 24.
  • the collector electrode 24 may come into contact with the entire lower surface 23 of the semiconductor substrate 10.
  • the emitter electrode 52 and the collector electrode 24 are made of a metal material such as aluminum.
  • One or more gate trench portions 40 and one or more dummy trench portions 30 are provided on the upper surface 21 side of the semiconductor substrate 10. Each trench portion penetrates the base region 14 from the upper surface 21 of the semiconductor substrate 10 and reaches the drift region 18. In the region where at least one of the emitter region 12, the contact region 15 and the storage region 16 is provided, each trench portion also penetrates these doping regions and reaches the drift region 18. The penetration of the trench portion through the doping region is not limited to those manufactured in the order of forming the doping region and then forming the trench portion. Those in which a doping region is formed between the trench portions after the trench portion is formed are also included in those in which the trench portion penetrates the doping region.
  • the transistor portion 70 is provided with a gate trench portion 40 and a dummy trench portion 30.
  • the diode portion 80 is provided with a dummy trench portion 30 and is not provided with a gate trench portion 40.
  • the boundary between the diode portion 80 and the transistor portion 70 in the X-axis direction is the boundary between the cathode region 82 and the collector region 22.
  • the gate trench portion 40 has a gate trench, a gate insulating film 42, and a gate conductive portion 44 provided on the upper surface 21 of the semiconductor substrate 10.
  • the gate insulating film 42 is provided so as to cover the inner wall of the gate trench.
  • the gate insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench.
  • the gate conductive portion 44 is provided inside the gate trench and inside the gate insulating film 42. That is, the gate insulating film 42 insulates the gate conductive portion 44 and the semiconductor substrate 10.
  • the gate conductive portion 44 is formed of a conductive material such as polysilicon.
  • the gate conductive portion 44 may be provided longer than the base region 14 in the depth direction.
  • the gate trench portion 40 in the cross section is covered with an interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10.
  • the gate conductive portion 44 is electrically connected to the gate wiring. When a predetermined gate voltage is applied to the gate conductive portion 44, a channel due to an electron inversion layer is formed on the surface layer of the interface of the base region 14 in contact with the gate trench portion 40.
  • the dummy trench portion 30 may have the same structure as the gate trench portion 40 in the cross section.
  • the dummy trench portion 30 has a dummy trench, a dummy insulating film 32, and a dummy conductive portion 34 provided on the upper surface 21 of the semiconductor substrate 10.
  • the dummy conductive portion 34 is electrically connected to the emitter electrode 52.
  • the dummy insulating film 32 is provided so as to cover the inner wall of the dummy trench.
  • the dummy conductive portion 34 is provided inside the dummy trench and inside the dummy insulating film 32.
  • the dummy insulating film 32 insulates the dummy conductive portion 34 and the semiconductor substrate 10.
  • the dummy conductive portion 34 may be formed of the same material as the gate conductive portion 44.
  • the dummy conductive portion 34 is formed of a conductive material such as polysilicon.
  • the dummy conductive portion 34 may have the same length as the gate conductive portion 44 in the depth direction.
  • the gate trench portion 40 and the dummy trench portion 30 of this example are covered with an interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10.
  • the bottom of the dummy trench portion 30 and the gate trench portion 40 may be curved downward (curved in cross section).
  • the semiconductor substrate 10 has a first hydrogen concentration peak 101 and a first donor concentration peak 111 at the depth position Z1, and a second hydrogen concentration at the depth position Z2. It has a peak 102 and a second donor concentration peak 112.
  • the depth position Z1 may be arranged in the storage area 16, may be arranged between the lower end position Zt of the trench portion and the upper end position Zf of the buffer area 20, and may be arranged in the buffer area 20. Good.
  • the depth position Z2 may be arranged in the storage area 16, may be arranged between the lower end position Zt of the trench portion and the upper end position Zf of the buffer area 20, and may be arranged in the buffer area 20. You may.
  • FIG. 12 is a diagram showing other examples of the passing area 106-1 and the passing area 106-2.
  • the passing area 106-1 and the passing area 106-2 of this example do not overlap. That is, the passing area 106-1 and the passing area 106-2 are arranged apart from each other in the depth direction.
  • hydrogen ions are injected into the depth position Z1 of the semiconductor substrate 10 from the upper surface 21 side of the semiconductor substrate 10. Further, hydrogen ions are injected from the lower surface 23 side of the semiconductor substrate 10 into the depth position Z2 on the lower surface 23 side of the depth position Z1.
  • the depth positions Z1 and Z2 of this example are arranged between the lower end position Zt of the trench portion and the upper end position Zf of the buffer region 20.
  • FIG. 13 is a diagram showing an example of the doping concentration distribution on the DD line in FIG. In this example, in addition to the donor concentration distribution due to VOH defects, the doping concentration distribution in each region is shown.
  • the emitter region 12 contains an N-type dopant such as phosphorus.
  • the base region 14 contains a P-type dopant such as boron.
  • the storage region 16 contains an N-type dopant such as phosphorus or hydrogen.
  • the drift region 18 contains hydrogen in at least a part of the region.
  • a first donor concentration peak 111 and a second donor concentration peak 112 are arranged in the drift region 18.
  • the buffer region 20 of this example has a plurality of concentration peaks 25-1, 25-2, 25-3, and 25-4 in the doping concentration distribution. Each concentration peak 25 is formed by injecting hydrogen ions.
  • the collector region 22 contains a P-type dopant such as boron.
  • FIG. 14 is a diagram showing an example of the hydrogen chemical concentration distribution and the donor concentration distribution in the region near the depth position Z1 and the depth position Z2 shown in FIG.
  • hydrogen does not pass through the region between the depth position Z1 and the depth position Z2. Therefore, VOH defects are not formed in the region.
  • VOH defects are formed in the region between the depth position Z1 and the upper surface 21 and the region between the depth position Z2 and the lower surface 23.
  • the intermediate donor concentration Dc in the intermediate donor distribution 113 between the depth position Z1 and the depth position Z2 is the upper surface donor concentration Ds1 in the upper surface donor distribution 114 and the lower surface donor in the lower surface donor distribution 115. It is lower than any of the concentrations Ds2.
  • the intermediate donor concentration Dc may be the same as the bulk donor concentration Db. Both the top surface side donor concentration Ds1 and the bottom surface side donor concentration Ds2 are higher than the bulk donor concentration Db.
  • the upper surface side donor concentration Ds1 and the lower surface side donor concentration Ds2 may be twice or more, three times or more, or five times or more the intermediate donor concentration Dc.
  • the depth position Z1 and the depth position Z2 may be arranged in the same manner as in the examples shown in FIGS. 2 to 8.
  • the depth positions Z1 and Z2 are preferably arranged between the depth positions Zt and Zf.
  • both the first hydrogen concentration peak 101 and the second hydrogen concentration peak 102 may be arranged on the upper surface 21 side of the semiconductor substrate 10.
  • the region of the intermediate donor distribution 113 having a relatively low donor concentration can be arranged on the upper surface 21 side of the semiconductor substrate 10.
  • the electric field may easily concentrate on the upper surface 21 side. Even in such a case, by arranging the intermediate donor distribution 113 on the upper surface 21 side, the electric field concentration on the upper surface 21 side can be relaxed.
  • the distance between the depth positions Z1 and Z2 in the depth direction may be 1/2 or less of the thickness of the semiconductor substrate 10 in the depth direction.
  • the distance may be 1/4 or less of the thickness and may be 1/10 or less.
  • the donor concentration of the semiconductor substrate 10 can be adjusted in a wide range in the depth direction.
  • FIG. 15 is a diagram showing an example of a manufacturing method of the semiconductor device 100 described with reference to FIGS. 1 to 14.
  • the manufacturing method consists of an upper surface injection step of injecting hydrogen ions from the upper surface 21 of the semiconductor substrate 10 to the first depth position and a second depth position different from the first depth position from the lower surface 23 of the semiconductor substrate. It includes a hydrogen injection stage including a bottom surface injection stage for injecting hydrogen ions.
  • the bottom surface injection step is step S1408.
  • the top injection step is one of steps S1412, S1413, S1414, S1415.
  • the first depth position is one of the depth positions Z1 and Z2, and the second depth position is the other of the depth positions Z1 and Z2.
  • the upper surface structure of the semiconductor device 100 is formed in step S1400.
  • the upper surface structure refers to a structure provided on the upper surface 21 side of the semiconductor substrate 10, and includes, for example, a trench portion, an emitter region 12, a base region 14, a storage region 16, an interlayer insulating film 38, an emitter electrode 52, a gate wiring, and the like.
  • step S1402 the lower surface 23 side of the semiconductor substrate 10 is ground to adjust the thickness of the semiconductor substrate 10.
  • step S1412 hydrogen ions may be injected from the upper surface 21 side of the semiconductor substrate 10. However, the injection of hydrogen ions from the upper surface 21 side may be performed at another timing described later.
  • step S1412 hydrogen ions are injected into one of the depth positions Z1 or the depth position Z2.
  • the depth position Z2 may be arranged between the depth position Z1 and the lower surface 23.
  • hydrogen ions are injected from the upper surface 21 to the depth position Z2 in step S1412. Further, in the example of FIGS. 12 to 14, hydrogen ions are injected from the upper surface 21 to the depth position Z1 in the step S1412.
  • step S1404 the P-type dopant is injected into the collector region 22.
  • step S1404 the N-type dopant may also be injected into the cathode region 82.
  • step S1413 hydrogen ions may be injected from the upper surface 21 side of the semiconductor substrate 10. Step S1413 is similar to step S1412. When performing step S1413, step S1412 does not have to be performed.
  • step S1406 the region near the lower surface 23 is irradiated with a laser and laser annealed. As a result, the cathode region 82 and the collector region 22 are formed.
  • step S1412 or step S1413 is performed prior to step S1406, laser annealing in step S1406 can recover the excess defects formed by hydrogen ion implantation.
  • step S1412 or step S1413 when hydrogen ions are injected into the region from the upper surface 21 to the lower surface 23 side, the acceleration energy of the hydrogen ions becomes high, so that excessive defects are likely to be formed. In this case, step S1406 can recover the excess defect in the vicinity of the lower surface 23.
  • step S1414 hydrogen ions may be injected from the upper surface 21 side of the semiconductor substrate 10.
  • Step S1414 is similar to step S1412. When performing step S1413, steps S1412 and S1413 need not be performed.
  • step S1408 hydrogen ions are injected from the lower surface 23 side.
  • step S1408 hydrogen ions are injected from the lower surface 23 to one depth position of the depth position Z1 or the depth position Z2. As described above, the depth position for injecting hydrogen ions from the upper surface 21 side and the depth position for injecting hydrogen ions from the lower surface 23 side are different.
  • step S1408 hydrogen ions are injected from the lower surface 23 to the depth position Z1. Further, in the example of FIGS. 12 to 14, hydrogen ions are injected from the lower surface 23 to the depth position Z2 in the step S1408.
  • step S1415 hydrogen ions may be injected from the upper surface 21 side of the semiconductor substrate 10.
  • Step S1415 is the same as step S1412.
  • step S1412 step S1413 and step S1414 need not be performed.
  • step S1414 or step S1415 after step S1406 it is possible to prevent the vacancy defects formed in step S1414 or step S1415 near the lower surface 23 from being excessively recovered by laser annealing. Therefore, the donor concentration of the semiconductor substrate 10 can be controlled with high accuracy.
  • step S1410 the entire semiconductor substrate 10 may be heat-treated by an annealing furnace. This diffuses hydrogen and promotes the formation of VOH defects.
  • the heat treatment temperature in step S1410 may be 350 ° C. or higher and 380 ° C. or lower.
  • the upper limit of the heat treatment temperature may be 360 ° C. or lower.
  • step S1410 a structure such as a collector electrode 24 is formed. As a result, the semiconductor device 100 can be manufactured.
  • the heat treatment step shown in step S1410 may be performed twice, after injecting hydrogen from one of the upper surface 21 and the lower surface 23 and after injecting hydrogen from the other of the upper surface 21 and the lower surface 23.
  • the step of injecting hydrogen from the upper surface 21 and the step of injecting hydrogen from the lower surface 23 may be performed first with the higher hydrogen acceleration energy.
  • the heat treatment may be performed each time each hydrogen is injected. More specifically, the temperature of the first heat treatment step after performing the hydrogen injection step having the higher acceleration energy is higher than the temperature of the second heat treatment step after performing the hydrogen injection step having the lower acceleration energy. It can be expensive.
  • the temperature of the first heat treatment step may be 360 ° C. or higher and 380 ° C. or lower.
  • the temperature of the second heat treatment step may be less than 360 ° C. Since pore defects are more likely to be formed when the acceleration energy is higher, VOH defects can be efficiently formed by raising the heat treatment temperature in the first heat treatment step.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

上面および下面を有する半導体基板を備え、半導体基板の深さ方向における水素化学濃度分布が、第１の水素濃度ピークと、第１の水素濃度ピークよりも半導体基板の下面側に配置された第２の水素濃度ピークとを有し、第１の水素濃度ピークと第２の水素濃度ピークとの間の中間ドナー濃度が、第１の水素濃度ピークと半導体基板の上面との間の上面側ドナー濃度と、第２の水素濃度ピークと半導体基板の下面との間の下面側ドナー濃度のいずれとも異なる半導体装置を提供する。中間ドナー濃度が、上面側ドナー濃度および下面側ドナー濃度のいずれよりも高くてよい。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体装置および製造方法に関する。
　従来、半導体基板の所定の深さに水素を注入して拡散させることで、注入深さおよび拡散領域に形成された格子欠陥と水素が結合してドナー化し、ドーピング濃度を高くできる技術が知られている（例えば、特許文献１、２参照）。
　特許文献１　特許第５３７４８８３号
　特許文献２　ＷＯ２０１７／４７２８５号
解決しようとする課題
　半導体基板の深さ方向において、広い範囲のドーピング濃度を容易に調整できることが好ましい。
一般的開示
　上記課題を解決するために、本発明の第１の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。半導体基板の深さ方向における水素化学濃度分布が、第１の水素濃度ピークと、第１の水素濃度ピークよりも半導体基板の下面側に配置された第２の水素濃度ピークとを有してよい。第１の水素濃度ピークと第２の水素濃度ピークとの間の中間ドナー濃度が、第１の水素濃度ピークと半導体基板の上面との間の上面側ドナー濃度と、第２の水素濃度ピークと半導体基板の下面との間の下面側ドナー濃度のいずれとも異なってよい。
　中間ドナー濃度が、上面側ドナー濃度および下面側ドナー濃度のいずれよりも高くてよい。
　第１の水素濃度ピークと第２の水素濃度ピークとの間の中間水素濃度が、第１の水素濃度ピークと半導体基板の上面との間の上面側水素濃度と、第２の水素濃度ピークと半導体基板の下面との間の下面側水素濃度のいずれよりも高くてよい。
　中間ドナー濃度が、１×１０１３／ｃｍ３以上、１×１０１５／ｃｍ３以下であってよい。
　中間ドナー濃度は、上面側ドナー濃度および下面側ドナー濃度のそれぞれに対して１．５倍以上であってよい。
　水素化学濃度分布は、第１の水素濃度ピークから上面側に向かって水素濃度が減少する第１の上面側裾を有してよい。水素化学濃度分布は、第１の水素濃度ピークから下面側に向かって、第１の上面側裾よりも緩やかに水素濃度が減少する第１の下面側裾を有してよい。水素化学濃度分布は、第２の水素濃度ピークから下面側に向かって水素濃度が減少する第２の下面側裾を有してよい。水素化学濃度分布は、第２の水素濃度ピークから上面側に向かって、第２の下面側裾よりも緩やかに水素濃度が減少する第２の下面側裾を有してよい。
　第１の水素濃度ピークが第２の水素濃度ピークよりも高くてよい。下面側ドナー濃度が、上面側ドナー濃度よりも高くてよい。
　第２の水素濃度ピークが第１の水素濃度ピークよりも高くてよい。上面側ドナー濃度が、下面側ドナー濃度よりも高くてよい。
　半導体基板は、第１導電型のドリフト領域を有してよい。半導体基板は、半導体基板の上面に設けられたトレンチ部を有してよい。半導体基板は、ドリフト領域と半導体基板の下面との間に設けられ、ドリフト領域よりも高濃度の第１導電型のバッファ領域を有してよい。第１の水素濃度ピークおよび第２の水素濃度ピークは、深さ方向においてトレンチ部の下端とバッファ領域の上端との間に配置されてよい。第１の水素濃度ピークと第２の水素濃度ピークとの間の中間ドナー濃度が、第１の水素濃度ピークと半導体基板の上面との間の上面側ドナー濃度と、第２の水素濃度ピークと半導体基板の下面との間の下面側ドナー濃度のいずれよりも低くてよい。
　第１の水素濃度ピークと第２の水素濃度ピークの両方が、半導体基板の深さ方向における中央と、上面との間に配置されていてよい。
　中間水素濃度は、中間ドナー濃度の１０倍以上であってよい。
　下面側ドナー濃度および上面側ドナー濃度の両方が、半導体基板のバルク・ドナー濃度よりも高濃度であってよい。
　半導体基板の深さ方向におけるドナー濃度分布が、第１の水素濃度ピークと半導体基板の上面との間、および、第２の水素濃度ピークと半導体基板の下面との間の両方において、平坦部分を有してよい。
　半導体基板の深さ方向におけるドナー濃度分布が、第１の水素濃度ピークと第２の水素濃度ピークとの間において、平坦部分を有してよい。
　第１の水素濃度ピークと第２の水素濃度ピークの深さ方向における距離が、半導体基板の深さ方向における厚みの１／２以下であってよい。
　本発明の第２の態様においては、半導体装置の製造方法を提供する。製造方法は、半導体基板の上面および下面の一方の面から、第１の深さ位置に水素イオンを注入し、半導体基板の上面および下面の他方の面から、第１の深さ位置とは異なる第２の深さ位置に水素イオンを注入する水素注入段階を備えてよい。製造方法は、半導体基板を熱処理する熱処理段階を備えてよい。
　第２の深さ位置は、第１の深さ位置と、一方の面との間に配置されていてよい。
　第２の深さ位置は、第１の深さ位置と、他方の面との間に配置されていてよい。半導体基板は、第１導電型のドリフト領域を有してよい。半導体基板は、半導体基板の上面に設けられたトレンチ部を有してよい。半導体基板は、ドリフト領域と半導体基板の下面との間に設けられ、ドリフト領域よりも高濃度の第１導電型のバッファ領域を有してよい。第１の深さ位置および第２の深さ位置は、深さ方向においてトレンチ部の下端とバッファ領域の上端との間に配置されていてよい。
　製造方法は、半導体基板の上面および下面の少なくとも一方をレーザーアニールするレーザーアニール段階を備えてよい。水素注入段階は、レーザーアニール段階の後に行ってよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布を示している。 濃度分布における平坦部分１５０を説明する図である。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。 半導体装置１００の一例を示す上面図である。 図９における領域Ｃの拡大図である。 図１０におけるｂ－ｂ断面の一例を示す図である。 通過領域１０６－１および通過領域１０６－２の他の例を示す図である。 図１２におけるＤ－Ｄ線におけるドーピング濃度分布の一例を示す図である。 図１３に示した深さ位置Ｚ１および深さ位置Ｚ２の近傍の領域における、水素化学濃度分布およびドナー濃度分布の一例を示す図である。 図１から図１４において説明した半導体装置１００の製造方法の一例を示す図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
　本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
　本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
　本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
　本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
　ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
　本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
　本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
　また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
　ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
　ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
　図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。
　半導体基板１０には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子の少なくとも一方が形成されている。図１においては、トランジスタ素子およびダイオード素子の各電極、半導体基板１０の内部に設けられた各領域を省略している。トランジスタ素子およびダイオード素子の構成例は後述する。
　本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。
　半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
　半導体基板１０には、下面２３から深さ位置Ｚ１に水素イオンが注入されている。また、半導体基板１０には、上面２１から深さ位置Ｚ２に水素イオンが注入されている。水素イオンを所定の深さ位置に注入するとは、水素イオンを、当該深さ位置に対応する加速エネルギーで加速させて注入することを指す。水素イオンは、当該深さ位置だけでなく、当該深さ位置の近傍にも分布する。また、注入面から当該深さ位置までの間の通過領域１０６にも分布し得る。
　半導体基板１０の深さ方向における水素化学濃度分布は、深さ位置Ｚ１に第１の水素濃度ピーク１０１を有し、深さ位置Ｚ２に第２の水素濃度ピーク１０２を有する。図１においては、水素濃度ピークを模式的にバツ印で示している。図１においては、上面２１と深さ位置Ｚ２との間に深さ位置Ｚ１が配置されているが、深さ位置Ｚ１は、下面２３と深さ位置Ｚ２との間に配置されていてもよい。
　本明細書では、注入された水素イオンが通過した領域を通過領域と称する場合がある。下面２３と深さ位置Ｚ１との間の通過領域１０６－１、および、上面２１と深さ位置Ｚ２との間の通過領域１０６－２には、水素が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成されている。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への水素イオン注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
　また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。また、半導体基板１０を熱処理することで水素が拡散し、ＶＯＨ欠陥の形成が促進される。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。本例の半導体基板１０には、水素イオンの通過領域１０６に水素ドナーが形成される。水素ドナーのドーピング濃度は、水素の化学濃度よりも低い。水素の化学濃度に対する水素ドナーのドーピング濃度の割合を活性化率とすると、活性化率は０．１％～３０％の値であってよい。本例では、活性化率は１％～５％である。
　半導体基板１０の通過領域１０６に水素ドナーを形成することで、半導体基板１０の通過領域１０６におけるドナー濃度を、バルク・ドナー濃度よりも高くできる。通常は、半導体基板１０に形成すべき素子の特性、特に定格電圧または耐圧に対応させて、所定のバルク・ドナー濃度を有する半導体基板１０を準備しなければならない。これに対して、図１に示した半導体装置１００によれば、水素イオンのドーズ量および注入深さを制御することで、半導体基板１０の所定の領域のドナー濃度を調整できる。このため、素子の特性等に対応していないバルク・ドナー濃度の半導体基板を用いて、半導体装置１００を製造できる。半導体基板１０の製造時におけるバルク・ドナー濃度のバラツキは比較的に大きいが、水素イオンのドーズ量は比較的に高精度に制御できる。このため、水素イオンを注入することで生じる格子欠陥の濃度も高精度に制御でき、通過領域１０６のドナー濃度を高精度に制御できる。
　また、半導体装置１００においては、上面２１および下面２３の両方から水素イオンを注入する。このため、広い範囲の通過領域１０６を容易に形成できる。図１の例においては、通過領域１０６－１および通過領域１０６－２の一部が重なっているので、深さ方向の全体にわたって、通過領域１０６を形成できる。また、上面２１および下面２３の一方から半導体基板１０を貫通するように水素イオンを注入することで、半導体基板の全体に通過領域を形成することも考えられる。これに対して半導体装置１００によれば、上面２１および下面２３の両方から水素イオンを注入するので、水素イオンが半導体基板１０を貫通する場合に比べて、水素イオンの加速エネルギーを小さくできる。このため、ゲート絶縁膜等の素子構造に与えるダメージを小さくできる。
　図２は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布を示している。図２の横軸は、下面２３からの深さ位置を示しており、縦軸は、単位体積当たりの水素化学濃度およびドナー濃度を対数軸で示している。図２におけるドナー濃度は、例えばＣＶ法またはＳＲ法で計測される。図２における水素化学濃度は、例えばＳＩＭＳ法で計測される水素濃度である。図２では、水素化学濃度分布を破線で示し、ドナー濃度分布を実線で示している。図２においては、バルク・ドナー濃度をＤｂとしている。また、半導体基板１０の深さ方向における中央位置をＺｃとする。
　水素化学濃度分布は、第１の水素濃度ピーク１０１と、第２の水素濃度ピーク１０２とを有する。第２の水素濃度ピーク１０２は、第１の水素濃度ピーク１０１よりも半導体基板１０の下面２３側に配置されている。つまり第２の水素濃度ピーク１０２は、第１の水素濃度ピーク１０１と、下面２３との間に配置されている。
　第１の水素濃度ピーク１０１の深さ方向における位置をＺ１、第２の水素濃度ピーク１０２の深さ方向における位置をＺ２とする。濃度ピークの位置とは、濃度が極大値となる位置である。
　水素化学濃度分布は、第１の上面側裾Ｓ１ａ、第１の下面側裾Ｓ１ｂ、第２の上面側裾Ｓ２ａ、および、第２の下面側裾Ｓ２ｂを有する。第１の上面側裾Ｓ１ａは、水素化学濃度分布において、第１の水素濃度ピーク１０１から上面２１側に向かって水素濃度が減少する部分である。第１の下面側裾Ｓ１ｂは、水素化学濃度分布において、第１の水素濃度ピーク１０１から下面２３側に向かって水素濃度が減少する部分である。第２の上面側裾Ｓ２ａは、水素化学濃度分布において、第２の水素濃度ピーク１０２から上面２１側に向かって水素濃度が減少する部分である。第２の下面側裾Ｓ２ｂは、水素化学濃度分布において、第２の水素濃度ピーク１０２から下面２３側に向かって水素濃度が減少する部分である。
　本例の第１の水素濃度ピーク１０１は、下面２３側から注入された水素による濃度ピークである。下面２３側から水素を注入した場合、下面２３と水素の注入位置との間の通過領域にも水素が分布する。このため、第１の下面側裾Ｓ１ｂは、第１の上面側裾Ｓ１ａよりも緩やかに水素濃度が減少する。つまり、第１の下面側裾Ｓ１ｂの傾きは、第１の上面側裾Ｓ１ａの傾きよりも小さい。
　本例の第２の水素濃度ピーク１０２は、上面２１側から注入された水素による濃度ピークである。上面２１側から水素を注入した場合、上面２１と水素の注入位置との間の通過領域にも水素が分布する。このため、第２の上面側裾Ｓ２ａは、第２の下面側裾Ｓ２ｂよりも緩やかに水素濃度が減少する。つまり、第２の上面側裾Ｓ２ａの傾きは、第２の下面側裾Ｓ２ｂの傾きよりも小さい。本明細書における、濃度分布の裾の傾きは、濃度ピークの位置から所定の距離内における裾の傾きを用いてよい。所定の距離は、５μｍであってよく、３μｍであってよく、１μｍであってもよい。所定の距離は、深さ位置Ｚ１と深さ位置Ｚ２との距離の半分であってよく、１／４であってもよい。また、各裾の傾きは、濃度ピークの位置から、濃度値がピーク値の半分となる位置までの裾の傾きであってもよい。
　第１の水素濃度ピーク１０１と、第２の水素濃度ピーク１０２との間の水素濃度分布を、中間水素分布１０３とする。また、中間水素分布１０３の水素化学濃度を、中間水素濃度Ｈｃとする。中間水素濃度Ｈｃは、深さ位置Ｚ１とＺ２との間における水素濃度の最小値を用いてよく、平均値を用いてもよい。また、中間水素濃度Ｈｃは、中間水素分布１０３における平坦部分の平均濃度を用いてもよい。濃度分布における平坦部分とは、濃度が略一定である領域が、深さ方向に所定の長さ連続している部分である。平坦部分の詳細については後述する。
　第１の水素濃度ピーク１０１と、半導体基板１０の上面２１との間の水素濃度分布を、上面側水素分布１０４とする。また、上面側水素分布１０４の水素濃度を、上面側水素濃度Ｈｓ１とする。上面側水素濃度Ｈｓ１は、深さ位置Ｚ１と上面２１との間における水素濃度の最小値を用いてよく、平均値を用いてもよい。上面側水素濃度Ｈｓ１は、上面側水素分布１０４における平坦部分のうち、深さ位置Ｚ１に最も近い平坦部分の平均濃度を用いてもよい。
　第２の水素濃度ピーク１０２と、半導体基板１０の下面２３との間の水素濃度分布を、下面側水素分布１０５とする。また、下面側水素分布１０５の水素濃度を、下面側水素濃度Ｈｓ２とする。下面側水素濃度Ｈｓ２は、深さ位置Ｚ２と下面２３との間における水素濃度の最小値を用いてよく、平均値を用いてもよい。下面側水素濃度Ｈｓ２は、下面側水素分布１０５における平坦部分のうち、深さ位置Ｚ２に最も近い平坦部分の平均濃度を用いてもよい。
　中間水素濃度Ｈｃは、上面側水素濃度Ｈｓ１と、下面側水素濃度Ｈｓ２のいずれとも異なっている。本例においては、深さ位置Ｚ１とＺ２の間の領域には、上面２１側から注入された水素と、下面２３側から注入された水素の両方が存在する。このため、本例の中間水素濃度Ｈｃは、上面側水素濃度Ｈｓ１と、下面側水素濃度Ｈｓ２のいずれよりも高くなっている。中間水素濃度Ｈｃは、上面側水素濃度Ｈｓ１と、下面側水素濃度Ｈｓ２のいずれに対しても、１．５倍以上であってよく、２倍以上であってよく、５倍以上であってもよい。
　ドナー濃度分布は、第１のドナー濃度ピーク１１１と、第２のドナー濃度ピーク１１２とを有する。第２のドナー濃度ピーク１１２は、第１のドナー濃度ピーク１１１よりも半導体基板１０の下面２３側に配置されている。第１のドナー濃度ピーク１１１は、第１の水素濃度ピーク１０１と同一の深さ位置Ｚ１に配置されている。第２のドナー濃度ピーク１１２は、第２の水素濃度ピーク１０２と同一の深さ位置Ｚ２に配置されている。なお、一方のピークの半値幅の範囲に、他方のピークの頂点が含まれている場合も、同一の深さ位置に２つのピークが配置されているとしてよい。
　ドナー濃度分布は、第３の上面側裾Ｓ３ａ、第３の下面側裾Ｓ３ｂ、第４の上面側裾Ｓ４ａ、および、第４の下面側裾Ｓ４ｂを有する。第３の上面側裾Ｓ３ａは、ドナー濃度分布において、第１のドナー濃度ピーク１１１から上面２１側に向かってドナー濃度が減少する部分である。第３の下面側裾Ｓ３ｂは、ドナー濃度分布において、第１のドナー濃度ピーク１１１から下面２３側に向かってドナー濃度が減少する部分である。第４の上面側裾Ｓ４ａは、ドナー濃度分布において、第２のドナー濃度ピーク１１２から上面２１側に向かってドナー濃度が減少する部分である。第４の下面側裾Ｓ４ｂは、ドナー濃度分布において、第２のドナー濃度ピーク１１２から下面２３側に向かってドナー濃度が減少する部分である。
　それぞれのドナー濃度ピークは、対応する水素濃度ピークと類似した形状を有する。本例においては、第３の下面側裾Ｓ３ｂは、第３の上面側裾Ｓ３ａよりも緩やかにドナー濃度が減少する。つまり、第３の下面側裾Ｓ３ｂの傾きは、第３の上面側裾Ｓ３ａの傾きよりも小さい。また、第４の上面側裾Ｓ４ａは、第４の下面側裾Ｓ４ｂよりも緩やかにドナー濃度が減少する。つまり、第４の上面側裾Ｓ４ａの傾きは、第４の下面側裾Ｓ４ｂの傾きよりも小さい。
　第１のドナー濃度ピーク１１１と、第２のドナー濃度ピーク１１２との間のドナー濃度分布を、中間ドナー分布１１３とする。また、中間ドナー分布１１３のドナー濃度を、中間ドナー濃度Ｄｃとする。中間ドナー濃度Ｄｃは、深さ位置Ｚ１とＺ２との間におけるドナー濃度の最小値を用いてよく、平均値を用いてもよい。また、中間ドナー濃度Ｄｃは、中間ドナー分布１１３における平坦部分の平均濃度を用いてもよい。
　第１のドナー濃度ピーク１１１と、半導体基板１０の上面２１との間のドナー濃度分布を、上面側ドナー分布１１４とする。また、上面側ドナー分布１１４のドナー濃度を、上面側ドナー濃度Ｄｓ１とする。上面側ドナー濃度Ｄｓ１は、深さ位置Ｚ１と上面２１との間におけるドナー濃度の最小値を用いてよく、平均値を用いてもよい。上面側ドナー濃度Ｄｓ１は、上面側ドナー分布１１４における平坦部分のうち、深さ位置Ｚ１に最も近い平坦部分の平均濃度を用いてもよい。
　第２のドナー濃度ピーク１１２と、半導体基板１０の下面２３との間のドナー濃度分布を、下面側ドナー分布１１５とする。また、下面側ドナー分布１１５のドナー濃度を、下面側ドナー濃度Ｄｓ２とする。下面側ドナー濃度Ｄｓ２は、深さ位置Ｚ２と下面２３との間におけるドナー濃度の最小値を用いてよく、平均値を用いてもよい。下面側ドナー濃度Ｄｓ２は、下面側ドナー分布１１５における平坦部分のうち、深さ位置Ｚ２に最も近い平坦部分の平均濃度を用いてもよい。
　中間ドナー濃度Ｄｃは、上面側ドナー濃度Ｄｓ１と、下面側ドナー濃度Ｄｓ２のいずれとも異なっている。本例においては、中間ドナー濃度Ｄｃは、上面側ドナー濃度Ｄｓ１と、下面側ドナー濃度Ｄｓ２のいずれよりも高くなっている。中間ドナー濃度Ｄｃは、上面側ドナー濃度Ｄｓ１と、下面側ドナー濃度Ｄｓ２のいずれに対しても、１．５倍以上であってよく、２倍以上であってよく、５倍以上であってもよい。
　本例では、中間ドナー濃度Ｄｃ、上面側ドナー濃度Ｄｓ１、および、下面側ドナー濃度Ｄｓ２のいずれも、バルク・ドナー濃度Ｄｂよりも高い。中間ドナー濃度Ｄｃは、１×１０１３／ｃｍ３以上、１×１０１５／ｃｍ３以下であってよい。中間ドナー濃度Ｄｃは、５×１０１３／ｃｍ３以上であってよく、１×１０１４／ｃｍ３以上であってもよい。中間水素濃度Ｈｃは、中間ドナー濃度Ｄｃの１０倍以上であってよく、５０倍以上であってよく、１００倍以上であってもよい。
　図１に示したように、通過領域１０６－１および通過領域１０６－２が重なるように水素イオンを注入することで、半導体基板１０の深さ方向の全体にわたって、ドナー濃度を調整できる。また、上面２１および下面２３の両方から水素イオンを注入するので、絶縁膜等に与えるダメージを低減できる。また、深さ位置Ｚ１およびＺ２を異ならせるので、水素化学濃度およびドナー濃度のピーク値が大きくなりすぎるのを抑制できる。
　第１の水素濃度ピーク１０１の水素化学濃度Ｈｐ１と、第２の水素濃度ピーク１０２の水素化学濃度Ｈｐ２とは、同一であってよく、異なっていてもよい。第１のドナー濃度ピーク１１１のドナー濃度Ｄｐ１と、第２のドナー濃度ピーク１１２のドナー濃度Ｄｐ２とは、同一であってよく、異なっていてもよい。
　図２の例では、深さ位置Ｚ１は、半導体基板１０の上面２１側に配置されている。また、深さ位置Ｚ２は、半導体基板１０の下面２３側に配置されている。なお上面２１側とは、半導体基板１０の深さ方向における中央Ｚｃと、上面２１との間の領域を指す。下面２３側とは、半導体基板１０の深さ方向における中央Ｚｃと、下面２３との間の領域を指す。また、半導体基板１０の下面２３側の領域の、深さ方向における中央位置をＺｃ２とする。同様に、上面２１側の領域の深さ方向における中央位置をＺｃ１とする。本例の深さ位置Ｚ１は、深さ位置ＺｃとＺｃ１との間に配置されている。また、深さ位置Ｚ２は、深さ位置ＺｃとＺｃ２との間に配置されている。ただし、深さ位置Ｚ１、Ｚ２の配置は図２の例に限定されない。
　図３は、濃度分布における平坦部分１５０を説明する図である。図３においてはドナー濃度における平坦部分１５０を説明するが、水素化学濃度分布における平坦部分も同様の定義を用いてよい。図３においては、第１のドナー濃度ピーク１１１および上面側ドナー分布１１４の一部を拡大している。
　水素イオンが通過した通過領域１０６（図１参照）には、深さ位置Ｚ１およびＺ２の近傍を除き、水素が通過することで生じた空孔（Ｖ、ＶＶ等）が、深さ方向にほぼ一様の濃度で分布すると考えられる。また、半導体基板１０の製造時等に注入される酸素（Ｏ）も、深さ方向に一様に分布すると考えられる。また、通過領域１０６には、各水素濃度ピークの水素が拡散するので十分な量の水素が存在する。このため、空孔、酸素および水素により形成されるＶＯＨ欠陥が、通過領域１０６にほぼ均一に存在する。
　このため、深さ位置Ｚ１およびＺ２の近傍以外の通過領域１０６には、ドナーとして機能するＶＯＨ欠陥がほぼ一様に分布した平坦部分１５０が存在する。平坦部分１５０におけるドナー濃度は、深さ方向においてほぼ一定である。ドナー濃度が深さ方向においてほぼ一定とは、例えば、ドナー濃度の最大値Ｄｍａｘと最小値Ｄｍｉｎとの差分がドナー濃度の最大値Ｄｍａｘの５０％以内である領域が、深さ方向の所定の長さ以上にわたって連続している状態を指してよい。当該差分は、当該領域のドナー濃度の最大値Ｄｍａｘの３０％以下であってよく、１０％以下であってもよい。
　あるいは、深さ方向の所定範囲におけるドナー濃度分布の平均濃度に対して、ドナー濃度分布の値が、当該ドナー濃度分布の平均濃度の±５０％以内にあってよく、±３０％以内にあってよく、±１０％以内にあってよい。深さ方向の所定の長さは、５μｍであってよく、１０μｍであってよく、１５μｍであってもよい。図３の例では、２つの深さ位置ＺｓおよびＺｅで規定される区間が５μｍ以上であり、且つ、当該区間のドナー濃度の最大値Ｄｍａｘと最小値Ｄｍｉｎとの差分がドナー濃度の最大値Ｄｍａｘの５０％以内である場合に、当該区間を平坦部分１５０としている。
　図３においては、上面側ドナー分布１１４の平坦部分１５０を説明した。平坦部分１５０は、下面側ドナー分布１１５に配置されてよく、上面側ドナー分布１１４および下面側ドナー分布１１５の両方に配置されていてもよい。また、中間ドナー分布１１３に平坦部分１５０が配置されていてもよい。
　図４は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、深さ位置Ｚ１が深さ位置Ｚｃ１と上面２１との間に配置され、且つ、深さ位置Ｚ２が深さ位置Ｚｃ２と下面２３との間に配置されている。つまり、第１の水素濃度ピーク１０１および第１のドナー濃度ピーク１１１が深さ位置Ｚｃ１と上面２１との間に配置され、且つ、第２の水素濃度ピーク１０２および第２のドナー濃度ピーク１１２が深さ位置Ｚｃ２と下面２３との間に配置されている。他の構成は、図２に示した例と同一である。
　本例によれば、中間水素分布１０３および中間ドナー分布１１３の領域を広く形成できる。つまり、比較的にドナー濃度の高い領域を、深さ方向に広く形成できる。また、第１のドナー濃度ピーク１１１を、半導体基板１０の上面２１側に形成されるＮ型領域の少なくとも一部として機能させ、且つ、第２のドナー濃度ピーク１１２を、半導体基板１０の下面２３側に形成されるＮ型領域の少なくとも一部として機能させることが容易となる。上面２１側のＮ型領域とは、例えば後述する蓄積領域である。下面２３側のＮ型領域とは、例えば後述するバッファ領域である。これにより、半導体基板１０の深さ方向の全体にわたってバルク・ドナー濃度Ｄｂよりも高濃度のドナーを形成しつつ、不要なドナー濃度ピークが形成されるのを防ぐことができる。
　図５は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、深さ位置Ｚ１および深さ位置Ｚ２が、ともに半導体基板１０の上面２１側に配置されている。他の構成は、図２に示した例と同一である。
　本例によれば、第１のドナー濃度ピーク１１１および第２のドナー濃度ピーク１１２を、半導体基板１０の上面２１側に形成されるＮ型領域の少なくとも一部として機能させることが容易となる。上面２１側のＮ型領域とは、例えば後述する蓄積領域である。
　図６は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、深さ位置Ｚ１および深さ位置Ｚ２が、ともに半導体基板１０の下面２３側に配置されている。他の構成は、図２に示した例と同一である。
　本例によれば、第１のドナー濃度ピーク１１１および第２のドナー濃度ピーク１１２を、半導体基板１０の下面２３側に形成されるＮ型領域の少なくとも一部として機能させることが容易となる。下面２３側のＮ型領域とは、例えば後述するバッファ領域である。
　図７は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、各ピークおよび各分布の濃度が異なる。それぞれのピークの深さ位置は、図２から図６において説明したいずれかの態様と同一である。
　本例の第１の水素濃度ピーク１０１の水素化学濃度Ｈｐ１は、第２の水素濃度ピーク１０２の水素化学濃度Ｈｐ２よりも高い。同様に、第１のドナー濃度ピーク１１１のドナー濃度Ｄｐ１は、第２のドナー濃度ピーク１１２のドナー濃度Ｄｐ２よりも高い。
　本例では、下面２３からの水素イオンのドーズ量が、上面２１からの水素イオンのドーズ量よりも高い。このため、下面側水素分布１０５の水素化学濃度は、上面側水素分布１０４の水素化学濃度よりも高い。例えば、下面側水素分布１０５において、第１の水素濃度ピーク１０１から距離Ｚｘ離れた位置における水素化学濃度は、上面側水素分布１０４において、第２の水素濃度ピーク１０２から当該距離Ｚｘ離れた位置における水素化学濃度よりも高い。距離Ｚｘは、各分布の範囲内における任意の距離である。
　ドナー濃度分布においても、下面側ドナー分布１１５のドナー濃度は、上面側ドナー分布１１４のドナー濃度よりも高い。例えば、下面側ドナー分布１１５において、第１のドナー濃度ピーク１１１から距離Ｚｘ離れた位置におけるドナー濃度は、上面側ドナー分布１１４において、第２のドナー濃度ピーク１１２から当該距離Ｚｘ離れた位置におけるドナー濃度よりも高い。
　図８は、図１のＡ－Ａ線に示した位置における、深さ方向の水素化学濃度分布およびドナー濃度分布の他の例を示している。本例においては、各ピークおよび各分布の濃度が異なる。それぞれのピークの深さ位置は、図２から図６において説明したいずれかの態様と同一である。
　本例の第２の水素濃度ピーク１０２の水素化学濃度Ｈｐ２は、第１の水素濃度ピーク１０１の水素化学濃度Ｈｐ１よりも高い。同様に、第２のドナー濃度ピーク１１２のドナー濃度Ｄｐ２は、第１のドナー濃度ピーク１１１のドナー濃度Ｄｐ１よりも高い。
　本例では、上面２１からの水素イオンのドーズ量が、下面２３からの水素イオンのドーズ量よりも高い。このため、上面側水素分布１０４の水素化学濃度は、下面側水素分布１０５の水素化学濃度よりも高い。例えば、上面側水素分布１０４において、第２の水素濃度ピーク１０２から距離Ｚｘ離れた位置における水素化学濃度は、下面側水素分布１０５において、第１の水素濃度ピーク１０１から当該距離Ｚｘ離れた位置における水素化学濃度よりも高い。
　ドナー濃度分布においても、上面側ドナー分布１１４のドナー濃度は、下面側ドナー分布１１５のドナー濃度よりも高い。例えば、上面側ドナー分布１１４において、第２のドナー濃度ピーク１１２から距離Ｚｘ離れた位置におけるドナー濃度は、下面側ドナー分布１１５において、第１のドナー濃度ピーク１１１から当該距離Ｚｘ離れた位置におけるドナー濃度よりも高い。図２から図８において説明したように、それぞれの水素濃度ピークの位置および濃度を調整することで、半導体基板１０の内部におけるドナー濃度分布を適宜調整できる。
　図９は、半導体装置１００の一例を示す上面図である。図９においては、各部材を半導体基板１０の上面に投影した位置を示している。図９においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
　半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、図１から図８において説明したいずれかの態様の水素化学濃度分布およびドナー濃度分布を有してよい。ただし半導体基板１０は、図１から図８において説明した各濃度ピークとは異なる他の濃度ピークを更に有していてよい。後述するバッファ領域２０のように、水素イオンを注入して半導体基板１０におけるＮ型領域を形成する場合がある。この場合、水素化学濃度分布は、図１から図８において説明した水素濃度ピークの他にも、水素濃度ピークを有し得る。また、後述するエミッタ領域１２のように、リン等の水素以外のＮ型不純物を注入して半導体基板１０におけるＮ型領域を形成する場合がある。この場合、ドナー濃度分布は、図１から図８において説明したドナー濃度ピークの他にも、ドナー濃度ピークを有し得る。
　半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図９においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
　半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図９では省略している。
　活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図９の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
　図９においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図９ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
　ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
　トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
　半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
　ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図９においては、ゲート配線に斜線のハッチングを付している。
　本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
　活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
　活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
　活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
　また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
　本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
　図１０は、図９における領域Ｃの拡大図である。領域Ｃは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
　エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図１０では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図１０においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
　エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
　活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
　エミッタ電極５２は、金属を含む材料で形成される。図１０においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
　ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
　トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
　本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図１０における延伸方向はＹ軸方向である。
　先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
　トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図１０に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
　ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
　配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
　それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図１０においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
　トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
　メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
　他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
　ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
　それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
　ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図１０においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
　カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
　図１１は、図１０におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
　層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図１０において説明したコンタクトホール５４が設けられている。
　エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
　半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
　トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
　エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
　ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
　蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
　ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
　トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピーク２５を有する。濃度ピーク２５のドーピング濃度とは、濃度ピーク２５の頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。ドリフト領域１８のドーピング濃度は、図３において説明した平坦部分１５０のドーピング濃度の平均値であってよい。
　本例のバッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、３つ以上の濃度ピーク２５を有する。バッファ領域２０の濃度ピーク２５は、例えば水素（プロトン）またはリンの濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
　トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
　ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
　半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
　上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
　ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
　ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
　ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
　本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
　図１から図８において説明したように、半導体基板１０は、深さ位置Ｚ１に第１の水素濃度ピーク１０１および第１のドナー濃度ピーク１１１を有し、深さ位置Ｚ２に第２の水素濃度ピーク１０２および第２のドナー濃度ピーク１１２を有する。
　深さ位置Ｚ１は、蓄積領域１６内に配置されてよく、トレンチ部の下端位置Ｚｔとバッファ領域２０の上端位置Ｚｆとの間に配置されていてよく、バッファ領域２０内に配置されていてもよい。深さ位置Ｚ２も同様に、蓄積領域１６内に配置されてよく、トレンチ部の下端位置Ｚｔとバッファ領域２０の上端位置Ｚｆとの間に配置されていてよく、バッファ領域２０内に配置されていてもよい。
　図１２は、通過領域１０６－１および通過領域１０６－２の他の例を示す図である。本例の通過領域１０６－１および通過領域１０６－２は、重なっていない。つまり、通過領域１０６－１および通過領域１０６－２は、深さ方向において離れて配置されている。
　本例においては、半導体基板１０の深さ位置Ｚ１に、半導体基板１０の上面２１側から水素イオンを注入する。また、深さ位置Ｚ１よりも下面２３側の深さ位置Ｚ２に、半導体基板１０の下面２３側から水素イオンを注入する。本例の深さ位置Ｚ１およびＺ２は、トレンチ部の下端位置Ｚｔと、バッファ領域２０の上端位置Ｚｆとの間に配置されている。
　図１３は、図１２におけるＤ－Ｄ線におけるドーピング濃度分布の一例を示す図である。本例では、ＶＯＨ欠陥によるドナー濃度分布に加えて、それぞれの領域におけるドーピング濃度分布を示している。
　半導体基板１０の全体には、リン等のバルク・ドナーが分布している。エミッタ領域１２は、リン等のＮ型ドーパントを含む。ベース領域１４は、ボロン等のＰ型ドーパントを含む。蓄積領域１６は、リンまたは水素等のＮ型ドーパントを含む。
　ドリフト領域１８は、少なくとも一部の領域において水素を含む。ドリフト領域１８には、第１のドナー濃度ピーク１１１および第２のドナー濃度ピーク１１２が配置されている。
　本例のバッファ領域２０は、ドーピング濃度分布において、複数の濃度ピーク２５－１、２５－２、２５－３、２５－４を有する。それぞれの濃度ピーク２５は、水素イオンを注入することで形成されている。コレクタ領域２２は、ボロン等のＰ型ドーパントを含む。
　図１４は、図１３に示した深さ位置Ｚ１および深さ位置Ｚ２の近傍の領域における、水素化学濃度分布およびドナー濃度分布の一例を示す図である。本例においては、深さ位置Ｚ１および深さ位置Ｚ２の間の領域は、水素が通過しない。このため当該領域にはＶＯＨ欠陥が形成されない。一方で、深さ位置Ｚ１と上面２１との間の領域、および、深さ位置Ｚ２と下面２３との間の領域にはＶＯＨ欠陥が形成される。
　本例においては、深さ位置Ｚ１および深さ位置Ｚ２の間の中間ドナー分布１１３における中間ドナー濃度Ｄｃが、上面側ドナー分布１１４における上面側ドナー濃度Ｄｓ１と、下面側ドナー分布１１５における下面側ドナー濃度Ｄｓ２のいずれよりも低い。中間ドナー濃度Ｄｃは、バルク・ドナー濃度Ｄｂと同一であってよい。上面側ドナー濃度Ｄｓ１、および、下面側ドナー濃度Ｄｓ２のいずれも、バルク・ドナー濃度Ｄｂよりも高い。上面側ドナー濃度Ｄｓ１および下面側ドナー濃度Ｄｓ２は、中間ドナー濃度Ｄｃの２倍以上であってよく、３倍以上であってよく、５倍以上であってもよい。
　本例においても、深さ位置Ｚ１および深さ位置Ｚ２は、図２から図８に示した例と同様に配置してよい。ただし、深さ位置Ｚ１およびＺ２は、深さ位置ＺｔおよびＺｆの間に配置されることが好ましい。例えば図５に示したように、第１の水素濃度ピーク１０１と第２の水素濃度ピーク１０２の両方が、半導体基板１０の上面２１側に配置されてよい。これにより、比較的にドナー濃度が低い中間ドナー分布１１３の領域を、半導体基板１０の上面２１側に配置できる。半導体装置１００の構造によっては、上面２１側に電界が集中しやすい場合がある。このような場合であっても、中間ドナー分布１１３を上面２１側に配置することで、上面２１側における電界集中を緩和できる。
　図１から図１４に示した各例において、深さ位置Ｚ１およびＺ２の深さ方向における距離は、半導体基板１０の深さ方向における厚みの１／２以下であってよい。当該距離は、当該厚みの１／４以下であってよく、１／１０以下であってもよい。図１３の例においては、当該距離を小さくすることで、深さ方向における広い範囲で、半導体基板１０のドナー濃度を調整できる。
　図１５は、図１から図１４において説明した半導体装置１００の製造方法の一例を示す図である。製造方法は、半導体基板１０の上面２１から第１の深さ位置に水素イオンを注入する上面注入段階と、半導体基板の下面２３から第１の深さ位置とは異なる第２の深さ位置に水素イオンを注入する下面注入段階とを含む水素注入段階を備える。図１５において下面注入段階は、段階Ｓ１４０８である。図１５において上面注入段階は、段階Ｓ１４１２、Ｓ１４１３、Ｓ１４１４、Ｓ１４１５のいずれかである。第１の深さ位置は、深さ位置Ｚ１およびＺ２の一方であり、第２の深さ位置は、深さ位置Ｚ１およびＺ２の他の一方である。
　本例においては、段階Ｓ１４００において、半導体装置１００の上面構造を形成する。上面構造は、半導体基板１０の上面２１側に設けられる構造を指し、例えばトレンチ部、エミッタ領域１２、ベース領域１４、蓄積領域１６、層間絶縁膜３８、エミッタ電極５２、ゲート配線等を含む。
　次に段階Ｓ１４０２において、半導体基板１０の下面２３側を研削して、半導体基板１０の厚みを調整する。次に、段階Ｓ１４１２において、半導体基板１０の上面２１側から水素イオンを注入してよい。ただし上面２１側からの水素イオンの注入は、後述する他のタイミングで行ってもよい。段階Ｓ１４１２においては、深さ位置Ｚ１または深さ位置Ｚ２の一方の深さ位置に水素イオンを注入する。深さ位置Ｚ２は、深さ位置Ｚ１と、下面２３との間に配置されていてよい。
　図１から図８の例では、段階Ｓ１４１２において、上面２１から深さ位置Ｚ２に水素イオンを注入する。また、図１２から図１４の例では、段階Ｓ１４１２において、上面２１から深さ位置Ｚ１に水素イオンを注入する。
　次に段階Ｓ１４０４で、コレクタ領域２２にＰ型ドーパントを注入する。段階Ｓ１４０４では、カソード領域８２にもＮ型ドーパントを注入してよい。次に、段階Ｓ１４１３で、半導体基板１０の上面２１側から水素イオンを注入してよい。段階Ｓ１４１３は、段階Ｓ１４１２と同様である。段階Ｓ１４１３を行う場合、段階Ｓ１４１２は行わなくてよい。
　次に段階Ｓ１４０６で、下面２３の近傍の領域にレーザーを照射して、レーザーアニールする。これにより、カソード領域８２およびコレクタ領域２２を形成する。段階Ｓ１４０６の前に段階Ｓ１４１２または段階Ｓ１４１３を行う場合、段階Ｓ１４０６のレーザーアニールにより、水素イオン注入により形成された過剰な欠陥を回復し得る。特に、段階Ｓ１４１２または段階Ｓ１４１３において、上面２１から下面２３側の領域に水素イオンを注入する場合、水素イオンの加速エネルギーが高くなるので、過剰な欠陥が形成されやすくなる。この場合、段階Ｓ１４０６により、下面２３近傍における過剰な欠陥を回復できる。
　次に段階Ｓ１４１４において、半導体基板１０の上面２１側から水素イオンを注入してよい。段階Ｓ１４１４は、段階Ｓ１４１２と同様である。段階Ｓ１４１３を行う場合、段階Ｓ１４１２および段階Ｓ１４１３は行わなくてよい。次に段階Ｓ１４０８において、下面２３側から水素イオンを注入する。段階Ｓ１４０８においては、下面２３から深さ位置Ｚ１または深さ位置Ｚ２の一方の深さ位置に水素イオンを注入する。上述したように、上面２１側から水素イオンを注入する深さ位置と、下面２３側から水素イオンを注入する深さ位置とは異なる。
　図１から図８の例では、段階Ｓ１４０８において、下面２３から深さ位置Ｚ１に水素イオンを注入する。また、図１２から図１４の例では、段階Ｓ１４０８において、下面２３から深さ位置Ｚ２に水素イオンを注入する。
　次に段階Ｓ１４１５において、半導体基板１０の上面２１側から水素イオンを注入してよい。段階Ｓ１４１５は、段階Ｓ１４１２と同様である。段階Ｓ１４１５を行う場合、段階Ｓ１４１２、段階Ｓ１４１３および段階Ｓ１４１４は行わなくてよい。段階Ｓ１４０６の後に、段階Ｓ１４１４または段階Ｓ１４１５を行うことで、段階Ｓ１４１４または段階Ｓ１４１５で形成した下面２３近傍の空孔欠陥が、レーザーアニールにより過剰に回復することを抑制できる。このため、半導体基板１０のドナー濃度を精度よく制御できる。
　次に、段階Ｓ１４１０において半導体基板１０を熱処理する。段階Ｓ１４１０においては、アニール炉によって半導体基板１０の全体を熱処理してよい。これにより水素が拡散して、ＶＯＨ欠陥の形成が促進される。段階Ｓ１４１０の熱処理温度は、３５０℃以上、３８０℃以下であってよい。熱処理温度の上限は、３６０℃以下であってもよい。段階Ｓ１４１０の後に、コレクタ電極２４等の構造を形成する。これにより、半導体装置１００を製造できる。
　また段階Ｓ１４１０で示した熱処理段階は、上面２１および下面２３の一方から水素を注入した後と、上面２１および下面２３の他方から水素を注入した後の２回行ってよい。また、上面２１から水素を注入する工程と、下面２３から水素を注入する工程は、水素の加速エネルギーが高い方を先に行ってよい。この場合も、それぞれの水素注入を行う毎に熱処理を行ってよい。より具体的には、加速エネルギーが高い方の水素注入工程を行った後の第１熱処理工程の温度は、加速エネルギーが低い方の水素注入工程を行った後の第２熱処理工程の温度よりも高くてよい。第１熱処理工程の温度は、３６０℃以上、３８０℃以下であってよい。第２熱処理工程の温度は、３６０℃未満であってよい。加速エネルギーが高い方が空孔欠陥が形成されやすいので、第１熱処理工程の熱処理温度を高くすることでＶＯＨ欠陥を効率よく形成できる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・ピーク、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１０１・・・第１の水素濃度ピーク、１０２・・・第２の水素濃度ピーク、１０３・・・中間水素分布、１０４・・・上面側水素分布、１０５・・・下面側水素分布、１０６・・・通過領域、１１１・・・第１のドナー濃度ピーク、１１２・・・第２のドナー濃度ピーク、１１３・・・中間ドナー分布、１１４・・・上面側ドナー分布、１１５・・・下面側ドナー分布、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１５０・・・平坦部分、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド

Claims (19)

  1. 　上面および下面を有する半導体基板を備え、
    　前記半導体基板の深さ方向における水素化学濃度分布が、第１の水素濃度ピークと、前記第１の水素濃度ピークよりも前記半導体基板の前記下面側に配置された第２の水素濃度ピークとを有し、
    　前記第１の水素濃度ピークと前記第２の水素濃度ピークとの間の中間ドナー濃度が、前記第１の水素濃度ピークと前記半導体基板の前記上面との間の上面側ドナー濃度と、前記第２の水素濃度ピークと前記半導体基板の前記下面との間の下面側ドナー濃度のいずれとも異なる
    　半導体装置。
  2. 　前記中間ドナー濃度が、前記上面側ドナー濃度および前記下面側ドナー濃度のいずれよりも高い
    　請求項１に記載の半導体装置。
  3. 　前記第１の水素濃度ピークと前記第２の水素濃度ピークとの間の中間水素濃度が、前記第１の水素濃度ピークと前記半導体基板の前記上面との間の上面側水素濃度と、前記第２の水素濃度ピークと前記半導体基板の前記下面との間の下面側水素濃度のいずれよりも高い
    　請求項２に記載の半導体装置。
  4. 　前記中間ドナー濃度が、１×１０１３／ｃｍ３以上、１×１０１５／ｃｍ３以下である
    　請求項２または３に記載の半導体装置。
  5. 　前記中間ドナー濃度は、前記上面側ドナー濃度および前記下面側ドナー濃度のそれぞれに対して１．５倍以上である
    　請求項２から４のいずれか一項に記載の半導体装置。
  6. 　前記水素化学濃度分布は、
    　前記第１の水素濃度ピークから前記上面側に向かって水素濃度が減少する第１の上面側裾と、
    　前記第１の水素濃度ピークから前記下面側に向かって、前記第１の上面側裾よりも緩やかに水素濃度が減少する第１の下面側裾と、
    　前記第２の水素濃度ピークから前記下面側に向かって水素濃度が減少する第２の下面側裾と、
    　前記第２の水素濃度ピークから前記上面側に向かって、前記第２の下面側裾よりも緩やかに水素濃度が減少する第２の下面側裾と
    　を有する請求項２から５のいずれか一項に記載の半導体装置。
  7. 　前記第１の水素濃度ピークが前記第２の水素濃度ピークよりも高く、
    　前記下面側ドナー濃度が、前記上面側ドナー濃度よりも高い
    　請求項２から６のいずれか一項に記載の半導体装置。
  8. 　前記第２の水素濃度ピークが前記第１の水素濃度ピークよりも高く、
    　前記上面側ドナー濃度が、前記下面側ドナー濃度よりも高い
    　請求項２から６のいずれか一項に記載の半導体装置。
  9. 　前記半導体基板は、
    　第１導電型のドリフト領域と、
    　前記半導体基板の前記上面に設けられたトレンチ部と、
    　前記ドリフト領域と前記半導体基板の前記下面との間に設けられ、前記ドリフト領域よりも高濃度の第１導電型のバッファ領域と
    　を有し、
    　前記第１の水素濃度ピークおよび前記第２の水素濃度ピークは、前記深さ方向において前記トレンチ部の下端と前記バッファ領域の上端との間に配置され、
    　前記第１の水素濃度ピークと前記第２の水素濃度ピークとの間の中間ドナー濃度が、前記第１の水素濃度ピークと前記半導体基板の前記上面との間の上面側ドナー濃度と、前記第２の水素濃度ピークと前記半導体基板の前記下面との間の下面側ドナー濃度のいずれよりも低い
    　請求項１に記載の半導体装置。
  10. 　前記第１の水素濃度ピークと前記第２の水素濃度ピークの両方が、前記半導体基板の前記深さ方向における中央と、前記上面との間に配置されている
    　請求項９に記載の半導体装置。
  11. 　前記中間水素濃度は、前記中間ドナー濃度の１０倍以上である
    　請求項３に記載の半導体装置。
  12. 　前記下面側ドナー濃度および前記上面側ドナー濃度の両方が、前記半導体基板のバルク・ドナー濃度よりも高濃度である
    　請求項１から１１のいずれか一項に記載の半導体装置。
  13. 　前記半導体基板の深さ方向におけるドナー濃度分布が、前記第１の水素濃度ピークと前記半導体基板の前記上面との間、および、前記第２の水素濃度ピークと前記半導体基板の前記下面との間の両方において、平坦部分を有する
    　請求項１から１２のいずれか一項に記載の半導体装置。
  14. 　前記半導体基板の深さ方向におけるドナー濃度分布が、前記第１の水素濃度ピークと前記第２の水素濃度ピークとの間において、平坦部分を有する
    　請求項１から１３のいずれか一項に記載の半導体装置。
  15. 　前記第１の水素濃度ピークと前記第２の水素濃度ピークの前記深さ方向における距離が、前記半導体基板の前記深さ方向における厚みの１／２以下である
    　請求項１から１４のいずれか一項に記載の半導体装置。
  16. 　半導体基板の上面および下面の一方の面から、第１の深さ位置に水素イオンを注入し、
    　前記半導体基板の前記上面および前記下面の他方の面から、前記第１の深さ位置とは異なる第２の深さ位置に水素イオンを注入する水素注入段階と、
    　前記半導体基板を熱処理する熱処理段階と
    　を備える半導体装置の製造方法。
  17. 　前記第２の深さ位置は、前記第１の深さ位置と、前記一方の面との間に配置されている
    　請求項１６に記載の半導体装置の製造方法。
  18. 　前記第２の深さ位置は、前記第１の深さ位置と、前記他方の面との間に配置されており、
    　前記半導体基板は、第１導電型のドリフト領域と、前記半導体基板の前記上面に設けられたトレンチ部と、前記ドリフト領域と前記半導体基板の前記下面との間に設けられ、前記ドリフト領域よりも高濃度の第１導電型のバッファ領域とを有し、
    　前記第１の深さ位置および前記第２の深さ位置は、前記半導体基板の深さ方向において前記トレンチ部の下端と前記バッファ領域の上端との間に配置されている
    　請求項１６に記載の半導体装置の製造方法。
  19. 　前記半導体基板の前記上面および前記下面の少なくとも一方をレーザーアニールするレーザーアニール段階を備え、
    　前記水素注入段階は、前記レーザーアニール段階の後に行う
    　請求項１６から１８のいずれか一項に記載の半導体装置の製造方法。
PCT/JP2020/034016 2019-10-11 2020-09-08 半導体装置および半導体装置の製造方法 Ceased WO2021070539A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE112020001029.5T DE112020001029B4 (de) 2019-10-11 2020-09-08 Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
JP2021550520A JP7222435B2 (ja) 2019-10-11 2020-09-08 半導体装置および半導体装置の製造方法
CN202080026129.3A CN113711364B (zh) 2019-10-11 2020-09-08 半导体装置和半导体装置的制造方法
US17/486,968 US11901419B2 (en) 2019-10-11 2021-09-28 Semiconductor device and manufacturing method of semiconductor device
JP2023015355A JP7476996B2 (ja) 2019-10-11 2023-02-03 半導体装置
US18/437,199 US12302617B2 (en) 2019-10-11 2024-02-08 Semiconductor device and manufacturing method of semiconductor device
JP2024066963A JP7726327B2 (ja) 2019-10-11 2024-04-17 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-187787 2019-10-11
JP2019187787 2019-10-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/486,968 Continuation US11901419B2 (en) 2019-10-11 2021-09-28 Semiconductor device and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
WO2021070539A1 true WO2021070539A1 (ja) 2021-04-15

Family

ID=75437157

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/034016 Ceased WO2021070539A1 (ja) 2019-10-11 2020-09-08 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US11901419B2 (ja)
JP (3) JP7222435B2 (ja)
CN (1) CN113711364B (ja)
DE (1) DE112020001029B4 (ja)
WO (1) WO2021070539A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444157B2 (en) * 2020-03-02 2022-09-13 Mitsubishi Electric Corporation Semiconductor device including first and second buffer layers
JP7466790B1 (ja) * 2023-02-27 2024-04-12 三菱電機株式会社 半導体装置の製造方法
EP4113624B1 (en) * 2021-06-28 2025-05-21 Huawei Technologies Co., Ltd. Semiconductor device and related chip and preparation method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095569B (zh) 2018-03-19 2023-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
DE112020001029B4 (de) * 2019-10-11 2025-06-05 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
JP7400834B2 (ja) * 2019-12-18 2023-12-19 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091853A (ja) * 2006-09-07 2008-04-17 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2008227414A (ja) * 2007-03-15 2008-09-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2013147274A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法
JP2017034273A (ja) * 2011-12-28 2017-02-09 富士電機株式会社 半導体装置の製造方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10349582B4 (de) 2003-10-24 2008-09-25 Infineon Technologies Ag Halbleiterdiode sowie dafür geeignetes Herstellungsverfahren
WO2007055352A1 (ja) 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP2010147239A (ja) 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法
KR101794182B1 (ko) 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP5776485B2 (ja) 2011-10-12 2015-09-09 三菱電機株式会社 半導体装置
CN103946983B (zh) 2011-12-15 2017-05-31 富士电机株式会社 半导体装置和半导体装置的制造方法
EP2806461B1 (en) 2012-01-19 2021-11-24 Fuji Electric Co., Ltd. Semiconductor device and method for producing same
JP6020553B2 (ja) 2012-03-19 2016-11-02 富士電機株式会社 半導体装置の製造方法
JP6015745B2 (ja) * 2012-03-19 2016-10-26 富士電機株式会社 半導体装置の製造方法
KR102023175B1 (ko) 2012-03-30 2019-09-19 후지 덴키 가부시키가이샤 반도체 장치의 제조 방법
CN104620391B (zh) 2012-10-23 2017-09-19 富士电机株式会社 半导体装置及其制造方法
US9263271B2 (en) 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
JP6291981B2 (ja) 2013-04-08 2018-03-14 富士電機株式会社 半導体装置の製造方法
EP2930741B1 (en) * 2013-06-26 2022-06-01 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
JP2015153784A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
JP2016046480A (ja) 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
DE112015000670T5 (de) 2014-09-17 2016-11-03 Fuji Electric Co., Ltd. Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung
JP6237921B2 (ja) 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
WO2016157935A1 (ja) 2015-04-02 2016-10-06 三菱電機株式会社 電力用半導体装置の製造方法
CN107004723B (zh) 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6272799B2 (ja) 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047276A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US10692974B2 (en) 2015-09-18 2020-06-23 Intel Corporation Deuterium-based passivation of non-planar transistor interfaces
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
WO2017155122A1 (ja) 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
JP6508099B2 (ja) 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
DE102016112139B3 (de) 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
WO2018030444A1 (ja) 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6733739B2 (ja) 2016-10-17 2020-08-05 富士電機株式会社 半導体装置
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
WO2018105299A1 (ja) 2016-12-08 2018-06-14 富士電機株式会社 半導体装置の製造方法
DE102017118975B4 (de) 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
CN111095569B (zh) * 2018-03-19 2023-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
CN111886682B (zh) 2018-10-18 2025-01-17 富士电机株式会社 半导体装置及制造方法
WO2020138218A1 (ja) 2018-12-28 2020-07-02 富士電機株式会社 半導体装置および製造方法
DE112020001029B4 (de) * 2019-10-11 2025-06-05 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091853A (ja) * 2006-09-07 2008-04-17 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2008227414A (ja) * 2007-03-15 2008-09-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2017034273A (ja) * 2011-12-28 2017-02-09 富士電機株式会社 半導体装置の製造方法
WO2013147274A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444157B2 (en) * 2020-03-02 2022-09-13 Mitsubishi Electric Corporation Semiconductor device including first and second buffer layers
EP4113624B1 (en) * 2021-06-28 2025-05-21 Huawei Technologies Co., Ltd. Semiconductor device and related chip and preparation method
JP7466790B1 (ja) * 2023-02-27 2024-04-12 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP7726327B2 (ja) 2025-08-20
JP2024091793A (ja) 2024-07-05
DE112020001029T5 (de) 2021-11-25
DE112020001029B4 (de) 2025-06-05
JP2023041915A (ja) 2023-03-24
JP7222435B2 (ja) 2023-02-15
US20240186383A1 (en) 2024-06-06
US12302617B2 (en) 2025-05-13
US11901419B2 (en) 2024-02-13
JPWO2021070539A1 (ja) 2021-04-15
CN113711364B (zh) 2025-07-15
JP7476996B2 (ja) 2024-05-01
US20220013643A1 (en) 2022-01-13
CN113711364A (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
JP7476996B2 (ja) 半導体装置
JP6989061B2 (ja) 半導体装置および製造方法
CN113454789A (zh) 半导体装置
US12087827B2 (en) Semiconductor device
WO2022196768A1 (ja) 半導体装置
WO2022107727A1 (ja) 半導体装置
WO2022102711A1 (ja) 半導体装置および半導体装置の製造方法
WO2021177422A1 (ja) 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置
WO2021070584A1 (ja) 半導体装置および半導体装置の製造方法
US12294025B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
WO2022014624A1 (ja) 半導体装置
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
JP7683287B2 (ja) 半導体装置および製造方法
US20250072103A1 (en) Semiconductor device
WO2025164685A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20873530

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021550520

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20873530

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 112020001029

Country of ref document: DE

WWG Wipo information: grant in national office

Ref document number: 202080026129.3

Country of ref document: CN