[go: up one dir, main page]

WO2020229090A1 - High-voltage power module family, and method for forming same - Google Patents

High-voltage power module family, and method for forming same Download PDF

Info

Publication number
WO2020229090A1
WO2020229090A1 PCT/EP2020/060849 EP2020060849W WO2020229090A1 WO 2020229090 A1 WO2020229090 A1 WO 2020229090A1 EP 2020060849 W EP2020060849 W EP 2020060849W WO 2020229090 A1 WO2020229090 A1 WO 2020229090A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor track
power
voltage power
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2020/060849
Other languages
German (de)
French (fr)
Inventor
Thomas Suenner
Christian Schiele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of WO2020229090A1 publication Critical patent/WO2020229090A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10W70/481—
    • H10W70/466—
    • H10W90/00—
    • H10W90/811—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H10W72/07636—
    • H10W72/5473—
    • H10W72/60—
    • H10W72/871—
    • H10W90/756—

Definitions

  • the invention relates to a method for forming a high-voltage power module family with at least two variants of high-voltage power modules with different current carrying capacity.
  • the subject matter of the present invention is also a corresponding high-voltage power module family which comprises at least two variants of high-voltage power modules with different current-carrying capacities.
  • the power electronics for hybrid electric vehicles or electric vehicles including the associated high-voltage power modules are increasingly subject to high installation space requirements, consequently the high-voltage power modules and electrical supply lines are designed to be smaller.
  • the current density increases due to increased power requirements.
  • smaller supply lines and higher currents result in higher electrical losses (ohmic as well as frequency-prone). Therefore, space-optimized semiconductor power modules are usually built mechanically in the longitudinal direction, but this means that the electrical properties are highly asymmetrical.
  • packages are usually developed application-specifically. The reason for this is that the requirement profiles differ greatly, and the services to be presented vary in a wide range of services. Depending on the application, packages are therefore industrialized with different connection and connection technology concepts.
  • Embodiments of the present invention provide a method for the formation of a high-voltage power module family with at least two variants of high-voltage power modules with different current carrying capacities with an identical geometric structure and identical external dimensions.
  • the high-voltage power modules are scaled to adapt to a current carrying capacity to be implemented by scaling the chip sizes of the semiconductor components with identical chip technology and identical connection and connection technology, with at least one semiconductor component, at least one collector conductor track and at least one emitter conductor being provided.
  • Positioning means are formed on the at least one emitter conductor track which hold the at least one semiconductor component in its position during a soldering process, the at least one emitter conductor track of the at least two variants of high-voltage power modules is designed in such a way that the geometric size of the positioning means is scaled proportionally to the chip size of the semiconductor components, while the outer contour of the at least one emitter conductor track is identical.
  • the at least one semiconductor component is connected in an electrically conductive manner to the at least one collector conductor track and the at least one emitter conductor track via corresponding soldered connections.
  • a high-voltage power module family which comprises at least two variants of high-voltage power modules with different current carrying capacities with an identical geometric structure and identical external dimensions.
  • the geometric structure of the individual variants of the high-voltage power modules is designed so that the semiconductor components are controlled symmetrically.
  • the performance is scaled by scaling the chip size of the semiconductor components with identical chip technology.
  • the at least one emitter interconnect is designed in such a way that the size of its positioning means is scaled proportionally to the chip size of the semiconductor components, while its outer contour is identical.
  • the position or arrangement of the semiconductor components in the individual variants of the high-voltage power modules remains unchanged. This results in no or only a marginal change in the bond geometry.
  • the assignment of the external control contacts and power contacts remains unchanged. All other components are identical parts across all variants of high-voltage power modules.
  • the corresponding cohesive solder connections of the at least one high-voltage component with the at least one collector conductor track and the at least one emitter conductor track in a common men reflow soldering process can be formed. Since the outer dimensions of the individual versions of the high-voltage power modules are identical, the same reflow soldering oven can be used for all high-voltage power modules.
  • the geometric size of the positioning means can be adapted to the dimensions of a corresponding connection surface of the at least one semiconductor component.
  • the positioning means can preferably be introduced as an embossing into the at least one emitter conductor. This enables a simple and inexpensive implementation of the different emitter conductor tracks with identical outer dimensions.
  • the amount and geometric size of solder pastes, which are printed onto the at least one collector conductor track and the at least one emitter conductor track to form the soldered connections can be adapted to the dimensions of corresponding connection surfaces of the at least one semiconductor component.
  • the shape and geometric size of external power contacts and external control contacts can be made identical for all variants of the high-voltage line modules.
  • the external power contacts and the external control contacts can be arranged in identical positions in all variants of the high-voltage power modules.
  • at least one electrical connection between one of the external control contacts and a corresponding connection of the at least one semiconductor component or between one of the external control contacts and the at least one emitter conductor track or the at least one collector conductor track can be implemented identically in all variants of the high-voltage power modules.
  • the at least one electrical connection is preferably implemented as a bond connection.
  • the shape and size of a sheathing can be made identical for all variants of the high-voltage power modules. This means that the same molding tool can be used for the individual variants of the high-voltage power modules.
  • the at least two variants of high-voltage power modules can each include a first power transistor and a second power transistor, which are arranged in parallel between a first collector conductor track and a first emitter conductor track, each having a first connection surface of the power transistors with the first collector conductor track and in each case a second connection surface of the power transistors is electrically conductively connected to the first emitter conductor track, so that a current flowing between the first collector conductor track and the first emitter conductor track is divided between the two power transistors when the power transistors are each switched on via an applied control voltage.
  • a first external power contact can be contacted directly at a first contact area with the first collector conductor track, wherein a second external power contact can be contacted with the first emitter conductor track via a first connecting element at a second contact area.
  • the second contact area is preferably positioned mechanically asymmetrically between the power transistors connected to the first emitter conductor track in such a way that electrical symmetry results with the same effective control voltages at the two power transistors.
  • the effectively effective inductances and ohmic resistances of the two power transistors arranged in parallel between the first collector conductor track and the first emitter conductor track can be adapted to one another via such a special line routing.
  • a third power transistor and a fourth power transistor can be arranged in parallel between a second collector conductor track and a second emitter conductor track, a first connection surface of the power transistors being electrically conductive with the second collector conductor track and a second connection surface of the power transistors being electrically conductive with the second emitter conductor track ver can be connected so that a current flowing between the second collector conductor track and the second emitter conductor track is divided between the two power transistors when the power transistors are each switched on via an applied control voltage.
  • a third external power contact can be contacted directly at a third contact area with the second collector conductor, and the second emitter conductor can be contacted with the first collector conductor via a second connecting element at a fourth contact area.
  • the fourth contact area can preferably be positioned mechanically and electrically symmetrically between the two power transistors in relation to the distance between the third power transistor and the fourth power transistor connected in parallel. This leads to symmetrical control voltages at the two parallel power transistors and to even switching on and off, so that the energy input over the two parallel power transistors is evenly distributed during normal operation and in the event of a short circuit.
  • the first power transistor and the second power transistor connected in parallel can form a low-side path between the second external power contact and the first external power contact
  • the third power transistor and the fourth power transistor connected in parallel can have a high-side Form path between the third external power contact and the first external power contact.
  • a first freewheeling diode can be arranged in parallel to the first power transistor and to the second power transistor between the first collector conductor track and the first emitter conductor track.
  • a second freewheeling diode can be arranged in parallel with the third power transistor and the fourth power transistor between the second collector conductor track and the second emitter conductor track.
  • the half ladder power module can be used as a B2 bridge, with an AC voltage potential then applied to the first external power contact, a first DC potential applied to the second external power contact, and a second DC potential applied to the third external power contact.
  • the B2 bridges have the same external dimensions regardless of the current carrying capacity.
  • B6 bridges which are built up from three such B2 bridges, also have the same external dimensions and the same external dimensions regardless of the current carrying capacity.
  • the power transistors can, for example, as IGBTs (Insulated Gate Bipolar Transistors), MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors, metal-oxide-semiconductor field-effect transistors), etc. out.
  • Fig. 1 shows a schematic flow diagram of an embodiment of egg nes method according to the invention for forming a high-voltage power module family.
  • Fig. 2 shows a schematic representation of an embodiment of a first variant of a high-voltage power module of a high-voltage power module family according to the invention.
  • FIG. 3 shows a schematic representation of an exemplary embodiment of a second variant of a high-voltage power module of the high-voltage power module family according to the invention.
  • Embodiments of the invention As can be seen from Fig. 1, in the illustrated embodiment of a method 100 according to the invention for forming a high-voltage power module family 1 with at least two variants of high-voltage power modules 1A, 1B with different current carrying capacity with an identical geometric structure and identical external dimensions, a scaling in a step S100 of the high-voltage power modules 1A, 1B for adaptation to a current carrying capacity to be implemented by scaling the chip sizes of the semiconductor components 3A, 3B, 5A, 5B with identical chip technology and identical connection and connection technology.
  • step S110 therefore, at least one semiconductor component 3A, 3B, 5A, 5B, at least one collector conductor track 11LA, 11LB, 11HA, 11HB and at least one emitter conductor track 9LA, 9LB, 9HA, 9HB are provided.
  • Positioning means 9.1LA, 9.1LB, 9.1HA, 9.1HB are formed on the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB, which hold the at least one semiconductor component 3A, 3B, 5A, 5B in its position during a soldering process, with the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB of the at least two variants of high-voltage power modules 1A, 1B is each designed so that the geometric size of the positioning means 9.
  • ILA, 9.1LB, 9.1HA, 9.1HB is proportional to the chip size of the Semiconductor components 3A, 3B, 5A, 5B are scaled, while the outer contour of the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB is identical.
  • the at least one semiconductor component 3A, 3B, 5A, 5B is connected to the at least one collector conductor track 11LA, 11LB, 11HA, 11HB and the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB in an electrically conductive manner via corresponding soldered connections.
  • 5A, 5B formed with the at least one collector conductor track 11LA, 11LB, 11HA, 11HB and the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB in a common reflow soldering process.
  • the two illustrated variants of high-voltage power modules 1A, 1B of the high-voltage power module family 1 have different current carrying capacities with an identical geometric structure and identical external dimensions.
  • the two variants of high-voltage power modules 1A, 1B shown each include a first power transistor 5LAA, 5LBA and a second power transistor 5LAB, 5LBB, which are parallel between a first collector conductor track 11LA, 11LB and a first Emitter conductor tracks 9LA, 9LB are arranged, with a first connection surface of the power transistors 5LAA, 5LBA, 5LAB, 5LBB with the first collector conductor track 11LA, 11LB and a second connection surface of the power transistors 5LAA, 5LBA, 5LAB, 5LBB with the first emitter conductor track 9LB is electrically conductively connected, so that a current flowing between the first collector conductor track 11LA, 11LB and the first emitter conductor track 9LA, 9
  • a first external power contact P is directly connected to a first contact area KB1 with the first collector conductor track 11LA, 11LB.
  • a second external power contact TL is in contact with the first emitter conductor line 9LA, 9LB via a first connecting element 13 at a second contact area KB2.
  • the second contact area KB2 is mechanically asymmetrically positioned between the power transistors 5LAA, 5LAB, 5LBA, 5LBB connected to the first emitter conductor track 9L so that there is electrical symmetry with the same effective control voltages on the two power transistors 5LAA , 5LAB, 5LBA, 5LBB results.
  • a third external power contact TH is contacted directly at a third contact area KB3 with the second collector conductor track 11HA, 11HB, and the second emitter conductor track 9HA, 9HA is contacted via a second connecting element 12 on a fourth contact area KB4 with the first collector conductor track 11LA, 11LB .
  • the fourth contact area KB4 is mechanically and electrically symmetrical between the two power transistors 5HAA, 5HAB, 5HBA, with respect to the distance between the third power transistor 5HAA, 5HBA and the fourth power transistor 5HAB, 5HBB connected in parallel. 5HBB positioned.
  • the two high-voltage power modules 1A, 1B in the illustrated embodiment of the high-voltage power module family 1 are each designed as a B2 bridge. Therefore, an alternating voltage potential is applied to the first external power contact P. A first DC voltage potential is applied to the second external power contact TL, and a second DC voltage potential is applied to the third external power contact TH.
  • the power transistors 5LAA, 5LAB, 5HBA, 5HBB are each designed as IGBT (IGBT: Insulated Gate Bipolar Transistor - bipolar transistors with insulated gate).
  • first power transistor 5LAA, 5LBA and the second power transistor 5LAB, 5LBB connected in parallel each form a low-side path between the second external power contact TL and the first external power contact P.
  • the third power transistor 5HAA, 5HBA and the fourth power transistor 5HAB, 5HBB connected in parallel each form a high-side path between the third external power contact TH and the first external power contact P.
  • a first freewheeling diode 3LA, 3LB is arranged in parallel to the first power transistor 5LAA, 5LBA and to the second power transistor 5LAB, 5LBB between the first collector conductor track 11LA, 11LB and the first emitter conductor track 9LA, 9LB, and a second freewheeling diode 3HA, 3HB is parallel to the third power transistor 5HAA, 5HBA and to the fourth power transistor 5HAB, 5HBB between the second Collector conductor 11HA, 11HB and the second emitter conductor 9HA, 9HB arranged.
  • the two collector conductor tracks 11LA, 11LB, 11HA, 11HB are arranged at a distance from one another in the same plane and are coupled to a cooling device (not shown).
  • the two collector conductor tracks 11LA, 11LB, 11HA, 11HB each act as a heat sink for cooling the high-voltage power module 1A, 1B.
  • the power transistors 5LAA, 5LAB, 5HBA, 5HBB and the freewheeling diodes 3LA, 3LB, 3HA, 3HB are cooled via the respective collector conductor tracks 11LA, 11LB, 11HA, 11HB.
  • the chip size of the semiconductor components 3A, 5A of the first variant of the high-voltage power module 1A shown in FIG. 2 is larger than the chip size of the semiconductor components 3B, 5B of the second shown in FIG. 3 Variant of the high-voltage power module 1B.
  • the illustrated first variant of the high-voltage power module 1A therefore also has a greater current-carrying capacity than the second variant of the high-voltage power module 1B illustrated in FIG. 3.
  • the geometric size of the positioning means 9. ILA, 9.1LB, 9.1HA, 9.1HB is adapted to the dimensions of a corresponding connection surface of the at least one semiconductor component 3A, 3B, 5A, 5B.
  • the positioning means 9. ILA, 9.1HA of the emitter conductor tracks 9LA, 9HA of the first variant of the high-voltage power module 1A shown in FIG. 2 are larger than the positioning means 9.1LB, 9.1HB of the emitter conductor tracks 9LB, 9HB of the second variant shown in FIG. 3 of the high-voltage power module 1B, while the outer dimensions of the emitter conductor tracks 9LA, 9HA of the first variant of the high-voltage power module 1A shown in FIG. 2 are equal to the outer dimensions of the emitter conductor tracks 9LB, 9HB of the second variant of the high-voltage power module 1B shown in FIG. 3.
  • the positioning means 9. ILA, 9.1LB, 9.1HA, 9.1HB are introduced into the emitter conductor tracks 9LA, 9LB, 9HA, 9HB as an embossing.
  • the amount and geometric size of solder are paste , which is printed on the two collector conductor tracks 11LA, 11LB, 11HA, 11HB and the two emitter conductor tracks 9LA, 9LB, 9HA, 9HB, adapted to the dimensions of the corresponding connection surfaces of the semiconductor components 3A, 3B, 5A, 5B. Therefore, in the first variant of the high-voltage power module 1A shown in FIG. 2, a larger amount of solder paste is used and printed on than in the second variant of the high-voltage power module 1
  • the high-voltage power modules 1A, 1B each have further external contacts KH, EH, G1H, G2H,
  • the external contact KL is connected via an electrical connection to the first collector conductor track 11LA, 11LB or the collector connections of the power transistors 5LAA, 5LAB, 5LBA, 5LBB of the low side of the respective high-voltage power module 1A, 1B.
  • the external contact EL is connected to the first emitter conductor track 9LA, 9LB or emitter connections of the power transistors 5LAA, 5LAB, 5LBA, 5LBB of the low side of the respective high-voltage power module 1A, 1B via an electrical connection designed as a bonding wire 15.
  • the external contact G1L is connected to a gate connection of the first power transistor 5LAA, 5LBA of the low side of the respective high-voltage power module 1A, 1B via an electrical connection designed as a bonding wire 15.
  • the external contact G2L is connected to a gate connection of the second power transistor 5LAB, 5LBB of the low side of the respective high-voltage power module 1A, 1B via an electrical connection in the form of a bonding wire 15.
  • the external contact KH is connected via an electrical connection to the second collector conductor track 11HA, 11HB or collector connections of the power transistors 5HAA, 5HAB, 5HBA, 5HBB of the high side of the respective high-voltage power module 1A, 1B.
  • the external contact EH is connected to the second emitter conductor track 9HA, 9HB or emitter connections of the power transistors 5HAA, 5HAB, 5HBA, 5HBB of the high side of the respective high-voltage power module 1A, 1B via an electrical connection designed as a bonding wire 15.
  • the external contact G1H is over an electrical connection designed as a bonding wire 15 is connected to a gate connection of the third power transistor 5HAA, 5HBA of the high side of the respective high-voltage power module 1A, 1B.
  • the external contact G2H is connected to a gate terminal of the fourth power transistor 5HAB, 5HBB of the high side of the respective high-voltage power module 1A, 1B via an electrical connection designed as a bonding wire 15.
  • the second contact area KB2 is related to the distance between the first power transistor 5LAA, 5LBA and the second power transistor 5LAB, 5LBB mechanically shifted in the direction of the second power transistor 5LAB, 5LBB, which is spatially further from second power contact TL is removed than the first power transistor 5LAA, 5LBA.
  • a first control voltage is applied between the external emitter contact EL and the first external gate contact G1L connected to the control connection of the first power transistor 5LAA, 5LBA.
  • a second control voltage is applied between the external emitter contact EL and the second external gate contact G2L connected to the control terminal of the second power transistor 5LAB, 5LBB.
  • the external Emitterkon contact EL is connected to the first emitter conductor 9LA, 9LB at an emitter contact point.
  • the emitter contact with the first Emitterlei terbahn 9LA, 9LB based on the distance between the first power transistor 5LAA, 5LBA and the second power transistor 5LAB, 5LBB mechanically shifted in the direction of the first power transistor 5LAA, 5LBA.
  • the shape and geometrical size of the external power contacts TL, TH, P and the external control contacts KL, EL, G1L, G2L, KH, EH, G1H, G2H are in the illustrated variants of the high-voltage power modules 1A, 1B executed identically.
  • the external power contacts TL, TH, P and the external control contacts KL, EL G1L, G2L, KH, EH, G1H, G2H are arranged in identical positions in the illustrated variants of the high-voltage power modules 1A, 1B. This means that the electrical connections between the external control contacts KL, EL G1L, G2L, KH,
  • EH, G1H, G2H and the corresponding connections semiconductor components 5A, 5B or between the external control contacts KL, KH, EL, EH and the emitter conductor tracks 9LA, 9LB, 9HA, 9HB or the collector conductor tracks 11LA, 11LB, 11HA, 11HB are identical in the illustrated variants of the high-voltage power modules 1A, 1B.
  • the shape and size of a sheathing are identical in all variants of the high-voltage power modules 1A, 1B.

Landscapes

  • Inverter Devices (AREA)

Abstract

Method for forming a high-voltage power module family (1) comprising at least two variants of high-voltage power modules (1A) with different current-carrying capacities while having an identical geometric design and identical external dimensions, and a corresponding high-voltage power module family (1) which comprises at least two variants of high-voltage power modules (1A) with different current-carrying capacities. Scaling of the high-voltage power modules (1A) in order to adapt to a current-carrying capacity that is to be implemented, is achieved by scaling the chip sizes of the semiconductor components (3A, 5A) while using identical chip technology and identical connection and connecting technology, wherein in each case at least one semiconductor component (3A, 5A), at least one collector conductor track (11LA, 11HA) and at least one emitter conductor track (9LA, 9HA) are provided, wherein positioning means (9.1LA, 9.1HA) are formed on the at least one emitter conductor track (9LA, 9HA), which positioning means hold the at least one semiconductor component (3A, 5A) in its position during a soldering process, wherein the at least one emitter conductor track (9LA, 9HA) of the at least two variants of high-voltage power modules (1A) is in each case designed such that the geometric size of the positioning means (9.1LA, 9.1HA) is scaled proportionally in relation to the chip size of the semiconductor components (3A, 5A), while the outer contour of the at least one emitter conductor track (9LA, 9HA) remains identical, and wherein the at least one semiconductor component (3A, 5A) is integrally bonded, electrically conductively, to the at least one collector conductor track (11LA, 11HA) and to the at least one emitter conductor track (9LA, 9HA) via corresponding solder connections.

Description

Beschreibung description

Titel title

HOCHVOLTLEISTUNGSMODULFAMILIE UND VERFAHREN ZU DEREN HIGH VOLTAGE MODULE FAMILY AND PROCEDURES FOR ITS

AUSBILDUNG EDUCATION

Die Erfindung betrifft ein Verfahren zur Ausbildung einer Hochvoltleistungsmodul familie mit mindestens zwei Varianten von Hochvoltleistungsmodulen mit unter schiedlicher Stromtragfähigkeit. Gegenstand der vorliegenden Erfindung ist auch eine korrespondierende Hochvoltleistungsmodulfamilie, welche mindestens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Stromtragfähigkeit umfasst. The invention relates to a method for forming a high-voltage power module family with at least two variants of high-voltage power modules with different current carrying capacity. The subject matter of the present invention is also a corresponding high-voltage power module family which comprises at least two variants of high-voltage power modules with different current-carrying capacities.

Die Leistungselektronik für Hybrid- Elektrofahrzeuge bzw. Elektrofahrzeuge samt zugehöriger Hochvoltleistungsmodule sind zunehmend hohen Bauraumforderun gen unterworfen, folglich werden die Hochvoltleistungsmodule samt elektrischen Zuleitungen kleiner konstruiert. Gleichzeitig steigt die Stromdichte auf Grund ge stiegener Leistungsanforderungen an. Kleinere Zuleitungen und höhere Ströme haben allerdings höhere elektrische Verluste (ohmsch als auch frequenzbehaftet) zur Folge. Daher sind bauraumoptimierte Halbleiterleistungsmodul in der Regel mechanisch in Längsrichtung aufgebaut, dies führt jedoch dazu, dass die elektri schen Eigenschafften stark asymmetrisch sind. Im Bereich der Hochvoltleis tungsmodule werden Packages üblicherweise applikationsspezifisch entwickelt. Grund hierfür ist, dass sich die Anforderungsprofile sehr stark unterscheiden, und die darzustellenden Leistungen in einem weiten Leistungsbereich variieren. Je nach Applikation werden daher Packages mit unterschiedlichen Anschluss- und Verbindungstechnologiekonzepten industrialisiert. The power electronics for hybrid electric vehicles or electric vehicles including the associated high-voltage power modules are increasingly subject to high installation space requirements, consequently the high-voltage power modules and electrical supply lines are designed to be smaller. At the same time, the current density increases due to increased power requirements. However, smaller supply lines and higher currents result in higher electrical losses (ohmic as well as frequency-prone). Therefore, space-optimized semiconductor power modules are usually built mechanically in the longitudinal direction, but this means that the electrical properties are highly asymmetrical. In the area of high-voltage power modules, packages are usually developed application-specifically. The reason for this is that the requirement profiles differ greatly, and the services to be presented vary in a wide range of services. Depending on the application, packages are therefore industrialized with different connection and connection technology concepts.

Offenbarung der Erfindung Das Verfahren zur Ausbildung einer Hochvoltleistungsmodulfamilie mit den Merk malen des unabhängigen Patentanspruchs 1 sowie die korrespondierende Hoch voltleistungsmodulfamilie, welche mindestens zwei Varianten von Hochvoltleis tungsmodulen mit unterschiedlicher Stromtragfähigkeit umfasst, haben jeweils den Vorteil, dass eine Skalierung der Leistungsfähigkeit der einzelnen Varianten von Hochvoltleistungsmodulen innerhalb eines definierten Packages erlaubt wird. Dabei sind alle Schnittstellen nach außen identisch. Das bedeutet, dass externe Leistungskontakte, externe Steuerkontakte, Kühlkonzept sowie erforderlicher Bauraum für die einzelnen Varianten von Hochvoltleistungsmodulen identisch ausgeführt sind. Für den Kunden ergibt sich hierdurch der Vorteil, dass mit ein maligem Applikationsaufwand unterschiedliche Leistungsklassen in einem identi schen Modul-Design abgedeckt werden können. Für den Hersteller ergibt sich der Vorteil geringerer Materialkosten durch Verwendung von Gleichteilen. Vor handene Fertigungskapazitäten können effizienter genutzt werden, da durch die Verwendung von Gleichteilen der Rüstaufwand sinkt. Auch die Linienauslastung steigt, da schwankende Abrufe der unterschiedlichen Varianten sich gegenseitig ausgleichen können. Zudem kann auf Grund der Ähnlichkeit der Varianten inner halb der Familie durch eine Lebensdauererprobung die gesamte Modulfamilie freigegeben werden. Ermöglicht wird dies durch den gleichartigen geometrischen Aufbau und die Verwendung identischer Anschluss- und Verbindungstechnologie und Halbleitertechnologie. Disclosure of the invention The method for forming a high-voltage power module family with the features of independent claim 1 as well as the corresponding high-voltage power module family, which comprises at least two variants of high-voltage power modules with different current-carrying capacities, each have the advantage that a scaling of the performance of the individual variants of high-voltage power modules within a defined Packages is allowed. All external interfaces are identical. This means that external power contacts, external control contacts, cooling concept and the required installation space for the individual variants of high-voltage power modules are identical. For the customer, this has the advantage that, with a single application effort, different performance classes can be covered in an identical module design. For the manufacturer there is the advantage of lower material costs through the use of identical parts. Existing production capacities can be used more efficiently, as the use of identical parts reduces the set-up effort. The line utilization also increases, as fluctuating calls from the different variants can compensate each other. In addition, due to the similarity of the variants within the family, the entire module family can be approved through a service life test. This is made possible by the similar geometrical structure and the use of identical connection and connection technology and semiconductor technology.

Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zur Ausbil dung einer Hochvoltleistungsmodulfamilie mit mindestens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Stromtragfähigkeit bei identi schem geometrischen Aufbau und identischen äußeren Abmessungen zur Verfü gung. Hierbei wird eine Skalierung der Hochvoltleistungsmodule zur Anpassung an eine umzusetzende Stromtragfähigkeit durch eine Skalierung der Chipgrößen der Halbleiterbauteile bei identischer Chiptechnologie und identischer Anschluss- und Verbindungstechnologie vorgenommen, wobei jeweils mindestens ein Halb leiterbauteil, mindestens eine Kollektorleiterbahn und mindestens eine Emitterlei terbahn bereitgestellt werden. An der mindestens einen Emitterleiterbahn sind Positionierungsmittel ausgebildet, welche das mindestens eine Halbleiterbauteil während eines Lötvorgangs in seiner Position halten, wobei die mindestens eine Emitterleiterbahn der mindestens zwei Varianten von Hochvoltleistungsmodulen jeweils so ausgelegt wird, dass die geometrische Größe der Positionierungsmittel proportional zur Chipgröße der Halbleiterbauteile skaliert, während die Außen kontur der mindestens einen Emitterleiterbahn identisch ist. Das mindestens eine Halbleiterbauteil wird über korrespondierende Lötverbindungen stoffschlüssig mit der mindestens einen Kollektorleiterbahn und der mindestens einen Emitterleiter bahn elektrisch leitend verbunden. Embodiments of the present invention provide a method for the formation of a high-voltage power module family with at least two variants of high-voltage power modules with different current carrying capacities with an identical geometric structure and identical external dimensions. Here, the high-voltage power modules are scaled to adapt to a current carrying capacity to be implemented by scaling the chip sizes of the semiconductor components with identical chip technology and identical connection and connection technology, with at least one semiconductor component, at least one collector conductor track and at least one emitter conductor being provided. Positioning means are formed on the at least one emitter conductor track which hold the at least one semiconductor component in its position during a soldering process, the at least one emitter conductor track of the at least two variants of high-voltage power modules is designed in such a way that the geometric size of the positioning means is scaled proportionally to the chip size of the semiconductor components, while the outer contour of the at least one emitter conductor track is identical. The at least one semiconductor component is connected in an electrically conductive manner to the at least one collector conductor track and the at least one emitter conductor track via corresponding soldered connections.

Zudem wird eine Hochvoltleistungsmodulfamilie vorgeschlagen, welche mindes tens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Strom tragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen umfasst. In addition, a high-voltage power module family is proposed which comprises at least two variants of high-voltage power modules with different current carrying capacities with an identical geometric structure and identical external dimensions.

Der geometrische Aufbau der einzelnen Varianten der Hochvoltleistungsmodule sind ist so gestaltet, dass die Halbleiterbauteile symmetrisch angesteuert wer den. Die Skalierung der Performance erfolgt durch Skalierung der Chipgröße der Halbleiterbauteile bei identischer Chip-Technologie. Die mindestens eine Emitter leiterbahn ist hierbei so ausgelegt, dass die Größe ihrer Positionierungsmittel proportional zur Chipgröße der Halbleiterbauteile skaliert, während ihre Außen kontur identisch ist. Die Position bzw. Anordnung der Halbleiterbauteile in den einzelnen Varianten der Hochvoltleistungsmodulen bleibt unverändert. Hierdurch kommt es zu keiner bzw. nur zu einer marginalen Änderung der Bondgeometrie. Die Belegung der externen Steuerkontakte und Leistungskontakte bleibt unver ändert. Alle anderen Komponenten sind über alle Varianten Hochvoltleistungs module hinweg Gleichteile. The geometric structure of the individual variants of the high-voltage power modules is designed so that the semiconductor components are controlled symmetrically. The performance is scaled by scaling the chip size of the semiconductor components with identical chip technology. The at least one emitter interconnect is designed in such a way that the size of its positioning means is scaled proportionally to the chip size of the semiconductor components, while its outer contour is identical. The position or arrangement of the semiconductor components in the individual variants of the high-voltage power modules remains unchanged. This results in no or only a marginal change in the bond geometry. The assignment of the external control contacts and power contacts remains unchanged. All other components are identical parts across all variants of high-voltage power modules.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiter bildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentan spruch 1 angegebenen Verfahrens zur Ausbildung einer Hochvoltleistungsmodul familie und der im unabhängigen Patentanspruch 10 angegebenen korrespondie rende Hochvoltleistungsmodulfamilie möglich. The measures and developments listed in the dependent claims, advantageous improvements of the method specified in the independent patent claim 1 for forming a high-voltage power module family and the corresponding high-voltage power module family specified in the independent claim 10 are possible.

Besonders vorteilhaft ist, dass die korrespondierenden stoffschlüssigen Lötver bindungen des mindestens einen Hochvoltbauteils mit der mindestens einen Kol lektorleiterbahn und der mindestens einen Emitterleiterbahn in einem gemeinsa- men Reflow- Lötprozess ausgebildet werden können. Da die äußeren Abmessun gen der einzelnen Varianten der Hochvoltleistungsmodule identisch sind, kann für alle Hochvoltleistungsmodule der gleiche Reflow- Lötofen verwendet werden. It is particularly advantageous that the corresponding cohesive solder connections of the at least one high-voltage component with the at least one collector conductor track and the at least one emitter conductor track in a common men reflow soldering process can be formed. Since the outer dimensions of the individual versions of the high-voltage power modules are identical, the same reflow soldering oven can be used for all high-voltage power modules.

In vorteilhafter Ausgestaltung des Verfahrens kann die geometrische Größe der Positionierungsmittel an Abmessungen einer korrespondierenden Anschluss oberfläche des mindestens einen Halbleiterbauteils angepasst werden. Die Posi tionierungsmittel können vorzugsweise als Prägung in die mindestens eine Emit terleiterbahn eingebracht werden. Dies ermöglicht eine einfache und kostengüns tige Realisierung der unterschiedlichen Emitterleiterbahnen mit identischen äuße ren Abmessungen. In an advantageous embodiment of the method, the geometric size of the positioning means can be adapted to the dimensions of a corresponding connection surface of the at least one semiconductor component. The positioning means can preferably be introduced as an embossing into the at least one emitter conductor. This enables a simple and inexpensive implementation of the different emitter conductor tracks with identical outer dimensions.

In weiterer vorteilhafter Ausgestaltung des Verfahrens können Menge und geo metrische Größe von Lotpasten, welche zur Ausbildung der Lötverbindungen auf die mindestens eine Kollektorleiterbahn und die mindestens eine Emitterleiter bahn aufgedruckt werden, an Abmessungen von korrespondierenden Anschluss oberflächen des mindestens einen Halbleiterbauteils angepasst werden. In a further advantageous embodiment of the method, the amount and geometric size of solder pastes, which are printed onto the at least one collector conductor track and the at least one emitter conductor track to form the soldered connections, can be adapted to the dimensions of corresponding connection surfaces of the at least one semiconductor component.

In weiterer vorteilhafter Ausgestaltung des Verfahrens können Form und geomet rische Größe von externen Leistungskontakten und externen Steuerkontakten bei allen Varianten der Hochvoltleitungsmodule identisch ausgeführt werden. Zudem können die externen Leistungskontakte und die externen Steuerkontakte bei al len Varianten der Hochvoltleistungsmodule an identischen Positionen angeordnet werden. Des Weiteren kann mindestens eine elektrische Verbindung zwischen einem der externen Steuerkontakte und einem korrespondierenden Anschluss des mindestens einen Halbleiterbauteils oder zwischen einem der externen Steu erkontakte und der mindestens einen Emitterleiterbahn oder der mindestens ei nen Kollektorleiterbahn bei allen Varianten der Hochvoltleistungsmodule iden tisch ausgeführt werden. Die mindestens eine elektrische Verbindung wird vor zugsweise als Bondverbindung ausgeführt. In a further advantageous embodiment of the method, the shape and geometric size of external power contacts and external control contacts can be made identical for all variants of the high-voltage line modules. In addition, the external power contacts and the external control contacts can be arranged in identical positions in all variants of the high-voltage power modules. Furthermore, at least one electrical connection between one of the external control contacts and a corresponding connection of the at least one semiconductor component or between one of the external control contacts and the at least one emitter conductor track or the at least one collector conductor track can be implemented identically in all variants of the high-voltage power modules. The at least one electrical connection is preferably implemented as a bond connection.

In weiterer vorteilhafter Ausgestaltung des Verfahrens können Form und Größe einer Ummoldung bei allen Varianten der Hochvoltleistungsmodule identisch aus geführt werden. Dadurch können für die einzelnen Varianten der Hochvoltleis tungsmodule das identische Moldwerkzeug verwendet werden. In vorteilhafter Ausgestaltung der Hochvoltleistungsmodulfamilie können die min destens zwei Varianten von Hochvoltleistungsmodulen jeweils einen ersten Leis tungstransistor und einen zweiten Leistungstransistor umfassen, welche parallel zwischen einer ersten Kollektorleiterbahn und einer ersten Emitterleiterbahn an geordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstran sistoren mit der ersten Kollektorleiterbahn und jeweils eine zweite Anschluss oberfläche der Leistungstransistoren mit der ersten Emitterleiterbahn elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn fließender Strom auf die beiden Leistungstran sistoren aufteilt, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei kann ein erster externer Leis tungskontakt direkt an einem ersten Kontaktbereich mit der ersten Kollektorleiter bahn kontaktiert werden, wobei ein zweiter externer Leistungskontakt über ein erstes Verbindungselement an einem zweiten Kontaktbereich mit der ersten Emitterleiterbahn kontaktiert werden kann. Vorzugsweise ist der zweite Kontakt bereich mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiter bahn verbundenen Leistungstransistoren so positioniert, dass sich eine elektri sche Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leis tungstransistoren ergibt. Über eine solche spezielle Leitungsführung können die effektiv wirksamen Induktivitäten und ohmschen Widerstände der beiden parallel zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn ange ordneten Leistungstransistoren aneinander angepasst werden. Dies führt zu symmetrischen Steuerspannungen an den beiden parallelen Leistungstransisto ren und zum gleichmäßigen Einschalten bzw. Ausschalten, sodass während des Normalbetriebs und im Kurzschlussfall der Energieeintrag über die beiden paral lelen Leistungstransistoren gleich verteilt wird. Im Normalbetrieb kann so eine ideale Chipfläche für beide Leistungstransistoren bestimmt werden. Im Kurz schlussfall ergibt sich durch die gleiche Aufteilung der Ströme die maximale Aus reizung der thermischen Zerstörgrenze der beiden Leistungstransistoren. Zudem kann durch die elektrische Symmetrie mit gleichen wirksamen Steuerspannun gen an den beiden Leistungstransistoren der Abstand zwischen den beiden pa rallelen Leistungstransistoren erhöht werden, wodurch eine bessere Kühlanbin dung ermöglicht wird. In weiterer vorteilhafter Ausgestaltung der Hochvoltleistungsmodulfamilie können ein dritter Leistungstransistor und ein vierter Leistungstransistor parallel zwischen einer zweiten Kollektorleiterbahn und einer zweiten Emitterleiterbahn angeordnet werden, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren mit der zweiten Kollektorleiterbahn und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren mit der zweiten Emitterleiterbahn elektrisch leitend ver bunden werden kann, so dass sich ein zwischen der zweiten Kollektorleiterbahn und der zweiten Emitterleiterbahn fließender Strom auf die beiden Leistungstran sistoren aufteilt, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei kann ein dritter externer Leis tungskontakt direkt an einem dritten Kontaktbereich mit der zweiten Kollektorlei terbahn kontaktiert werden, und die zweite Emitterleiterbahn kann über ein zwei tes Verbindungselement an einem vierten Kontaktbereich mit der ersten Kol lektorleiterbahn kontaktiert werden. Vorzugsweise kann der vierte Kontaktbereich bezogen auf den Abstand zwischen dem dritten Leistungstransistor und dem pa rallelgeschalteten vierten Leistungstransistor mechanisch und elektrisch symmet risch zwischen den beiden Leistungstransistoren positioniert werden. Dies führt zu symmetrischen Steuerspannungen an den beiden parallelen Leistungstransis toren und zum gleichmäßigen Einschalten bzw. Ausschalten, sodass während des Normalbetriebs und im Kurzschlussfall der Energieeintrag über die beiden parallelen Leistungstransistoren gleich verteilt wird. In a further advantageous embodiment of the method, the shape and size of a sheathing can be made identical for all variants of the high-voltage power modules. This means that the same molding tool can be used for the individual variants of the high-voltage power modules. In an advantageous embodiment of the high-voltage power module family, the at least two variants of high-voltage power modules can each include a first power transistor and a second power transistor, which are arranged in parallel between a first collector conductor track and a first emitter conductor track, each having a first connection surface of the power transistors with the first collector conductor track and in each case a second connection surface of the power transistors is electrically conductively connected to the first emitter conductor track, so that a current flowing between the first collector conductor track and the first emitter conductor track is divided between the two power transistors when the power transistors are each switched on via an applied control voltage. Here, a first external power contact can be contacted directly at a first contact area with the first collector conductor track, wherein a second external power contact can be contacted with the first emitter conductor track via a first connecting element at a second contact area. The second contact area is preferably positioned mechanically asymmetrically between the power transistors connected to the first emitter conductor track in such a way that electrical symmetry results with the same effective control voltages at the two power transistors. The effectively effective inductances and ohmic resistances of the two power transistors arranged in parallel between the first collector conductor track and the first emitter conductor track can be adapted to one another via such a special line routing. This leads to symmetrical control voltages at the two parallel power transistors and to even switching on and off, so that the energy input over the two parallel power transistors is evenly distributed during normal operation and in the event of a short circuit. In this way, an ideal chip area can be determined for both power transistors during normal operation. In the event of a short circuit, the equal distribution of the currents results in the maximum exhaustion of the thermal destruction limit of the two power transistors. In addition, due to the electrical symmetry with the same effective control voltages on the two power transistors, the distance between the two parallel power transistors can be increased, which enables a better cooling connection. In a further advantageous embodiment of the high-voltage power module family, a third power transistor and a fourth power transistor can be arranged in parallel between a second collector conductor track and a second emitter conductor track, a first connection surface of the power transistors being electrically conductive with the second collector conductor track and a second connection surface of the power transistors being electrically conductive with the second emitter conductor track ver can be connected so that a current flowing between the second collector conductor track and the second emitter conductor track is divided between the two power transistors when the power transistors are each switched on via an applied control voltage. A third external power contact can be contacted directly at a third contact area with the second collector conductor, and the second emitter conductor can be contacted with the first collector conductor via a second connecting element at a fourth contact area. The fourth contact area can preferably be positioned mechanically and electrically symmetrically between the two power transistors in relation to the distance between the third power transistor and the fourth power transistor connected in parallel. This leads to symmetrical control voltages at the two parallel power transistors and to even switching on and off, so that the energy input over the two parallel power transistors is evenly distributed during normal operation and in the event of a short circuit.

In weiterer vorteilhafter Ausgestaltung der Hochvoltleistungsmodulfamilie können der erste Leistungstransistor und der parallelgeschaltete zweite Leistungstransis tor einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt und dem ersten externen Leistungskontakt ausbilden, und der dritte Leistungstransis tor und der parallelgeschaltete vierte Leistungstransistor können einen High- Side-Pfad zwischen dem dritten externen Leistungskontakt und dem ersten ex ternen Leistungskontakt ausbilden. Des Weiteren kann eine erste Freilaufdiode parallel zum ersten Leistungstransistor und zum zweiten Leistungstransistor zwi schen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn angeordnet werden. Eine zweite Freilaufdiode kann parallel zum dritten Leistungstransistor und zum vierten Leistungstransistor zwischen der zweiten Kollektorleiterbahn und der zweiten Emitterleiterbahn angeordnet werden. Dadurch kann das Halb- leiterleistungsmodul als B2-Brücke eingesetzt werden, wobei dann am ersten ex ternen Leistungskontakt ein Wechselspannungspotential anliegt, am zweiten ex ternen Leistungskontakt ein erstes Gleichspannungspotential anliegt, und am dritten externen Leistungskontakt ein zweites Gleichspannungspotential anliegt. Hierbei weisen die B2-Brücken unabhängig von der umgesetzten Stromtragfähig keit die gleichen äußeren Abmessungen auf. Auch B6-Brücken, welche aus drei solchen B2-Brücken aufgebaut wird, weisen unabhängig von der umgesetzten Stromtragfähigkeit die gleichen äußeren Abmessungen auf die gleichen äußeren Abmessungen auf. Die Leistungstransistoren können beispielsweise als IGBTs (Insulated Gate Bipolar Transistors), MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor), usw. ausge führt werden. In a further advantageous embodiment of the high-voltage power module family, the first power transistor and the second power transistor connected in parallel can form a low-side path between the second external power contact and the first external power contact, and the third power transistor and the fourth power transistor connected in parallel can have a high-side Form path between the third external power contact and the first external power contact. Furthermore, a first freewheeling diode can be arranged in parallel to the first power transistor and to the second power transistor between the first collector conductor track and the first emitter conductor track. A second freewheeling diode can be arranged in parallel with the third power transistor and the fourth power transistor between the second collector conductor track and the second emitter conductor track. This allows the half ladder power module can be used as a B2 bridge, with an AC voltage potential then applied to the first external power contact, a first DC potential applied to the second external power contact, and a second DC potential applied to the third external power contact. The B2 bridges have the same external dimensions regardless of the current carrying capacity. B6 bridges, which are built up from three such B2 bridges, also have the same external dimensions and the same external dimensions regardless of the current carrying capacity. The power transistors can, for example, as IGBTs (Insulated Gate Bipolar Transistors), MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors, metal-oxide-semiconductor field-effect transistors), etc. out.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und wer den in der nachfolgenden Beschreibung näher erläutert. In der Zeichnung be zeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen. Embodiments of the invention are shown in the drawing and who explained in more detail in the following description. In the drawing, the same reference symbols denote components or elements that perform the same or analogous functions.

Kurze Beschreibung der Zeichnungen Brief description of the drawings

Fig. 1 zeigt ein schematisches Ablaufdiagramm eines Ausführungsbeispiels ei nes erfindungsgemäßen Verfahrens zur Ausbildung einer Hochvoltleistungsmo dulfamilie. Fig. 1 shows a schematic flow diagram of an embodiment of egg nes method according to the invention for forming a high-voltage power module family.

Fig. 2 zeigt eine schematische Darstellung eines Ausführungsbeispiels einer ers ten Variante eines Hochvoltleistungsmoduls einer erfindungsgemäßen Hochvolt leistungsmodulfamilie. Fig. 2 shows a schematic representation of an embodiment of a first variant of a high-voltage power module of a high-voltage power module family according to the invention.

Fig. 3 zeigt eine schematische Darstellung eines Ausführungsbeispiels einer zweiten Variante eines Hochvoltleistungsmoduls der erfindungsgemäßen Hoch voltleistungsmodulfamilie. 3 shows a schematic representation of an exemplary embodiment of a second variant of a high-voltage power module of the high-voltage power module family according to the invention.

Ausführungsformen der Erfindung Wie aus Fig. 1 ersichtlich ist, wird im dargestellten Ausführungsbeispiel eines er findungsgemäßen Verfahrens 100 zur Ausbildung einer Hochvoltleistungsmodul familie 1 mit mindestens zwei Varianten von Hochvoltleistungsmodulen 1A, 1B mit unterschiedlicher Stromtragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen, in einem Schritt S100 eine Skalierung der Hochvoltleistungsmodule 1A, 1B zur Anpassung an eine umzusetzende Stromtragfähigkeit durch eine Skalierung der Chipgrößen der Halbleiterbauteile 3A, 3B, 5A, 5B bei identischer Chiptechnologie und identischer Anschluss- und Verbindungstechnologie vorgenommen. Daher werden im Schritt S110 jeweils mindestens ein Halbleiterbauteil 3A, 3B, 5A, 5B, mindestens eine Kollektorleiter bahn 11LA, 11LB, 11HA, 11HB und mindestens eine Emitterleiterbahn 9LA, 9LB, 9HA, 9HB bereitgestellt. Hierbei sind an der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB Positionierungsmittel 9.1LA, 9.1LB, 9.1HA, 9.1HB ausgebil det, welche das mindestens eine Halbleiterbauteil 3A, 3B, 5A, 5B während eines Lötvorgangs in seiner Position halten, wobei die mindestens eine Emitterleiter bahn 9LA, 9LB, 9HA, 9HB der mindestens zwei Varianten von Hochvoltleistungs modulen 1A, 1B jeweils so ausgelegt wird, dass die geometrische Größe der Po sitionierungsmittel 9. ILA, 9.1LB, 9.1HA, 9.1HB proportional zur Chipgröße der Halbleiterbauteile 3A, 3B, 5A, 5B skaliert, während die Außenkontur der mindes tens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB identisch ist. In einem Schritt S120 wird das mindestens eine Halbleiterbauteil 3A, 3B, 5A, 5B über korrespon dierende Lötverbindungen stoffschlüssig mit der mindestens einen Kollektorleiter bahn 11LA, 11LB, 11HA, 11HB und der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB elektrisch leitend verbunden. Embodiments of the invention As can be seen from Fig. 1, in the illustrated embodiment of a method 100 according to the invention for forming a high-voltage power module family 1 with at least two variants of high-voltage power modules 1A, 1B with different current carrying capacity with an identical geometric structure and identical external dimensions, a scaling in a step S100 of the high-voltage power modules 1A, 1B for adaptation to a current carrying capacity to be implemented by scaling the chip sizes of the semiconductor components 3A, 3B, 5A, 5B with identical chip technology and identical connection and connection technology. In step S110, therefore, at least one semiconductor component 3A, 3B, 5A, 5B, at least one collector conductor track 11LA, 11LB, 11HA, 11HB and at least one emitter conductor track 9LA, 9LB, 9HA, 9HB are provided. Positioning means 9.1LA, 9.1LB, 9.1HA, 9.1HB are formed on the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB, which hold the at least one semiconductor component 3A, 3B, 5A, 5B in its position during a soldering process, with the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB of the at least two variants of high-voltage power modules 1A, 1B is each designed so that the geometric size of the positioning means 9. ILA, 9.1LB, 9.1HA, 9.1HB is proportional to the chip size of the Semiconductor components 3A, 3B, 5A, 5B are scaled, while the outer contour of the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB is identical. In a step S120, the at least one semiconductor component 3A, 3B, 5A, 5B is connected to the at least one collector conductor track 11LA, 11LB, 11HA, 11HB and the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB in an electrically conductive manner via corresponding soldered connections.

Im dargestellten Ausführungsbeispiel werden die korrespondierenden stoff schlüssigen Lötverbindungen des mindestens einen Halbleiterbauteils 3A, 3B,In the illustrated embodiment, the corresponding cohesive soldered connections of the at least one semiconductor component 3A, 3B,

5A, 5B mit der mindestens einen Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB und der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB in einem ge meinsamen Reflow-Lötprozess ausgebildet. 5A, 5B formed with the at least one collector conductor track 11LA, 11LB, 11HA, 11HB and the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB in a common reflow soldering process.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, weisen die beiden dargestellten Vari anten von Hochvoltleistungsmodulen 1A, 1B der Hochvoltleistungsmodulfamilie 1 unterschiedliche Stromtragfähigkeiten bei identischem geometrischen Aufbau und identischen äußeren Abmessungen auf. Wie aus Fig. 2 und 3 weiter ersichtlich ist, umfassen die beiden dargestellten Va rianten von Hochvoltleistungsmodulen 1A, 1B jeweils einen ersten Leistungstran sistor 5LAA, 5LBA und einen zweiten Leistungstransistor 5LAB, 5LBB, welche parallel zwischen einer ersten Kollektorleiterbahn 11LA, 11LB und einer ersten Emitterleiterbahn 9LA, 9LB angeordnet sind, wobei jeweils eine erste Anschluss oberfläche der Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB mit der ersten Kollektorleiterbahn 11LA, 11LB und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB mit der ersten Emitterleiterbahn 9LA, 9LB elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn 11LA, 11LB und der ersten Emitterleiterbahn 9LA, 9LB flie ßender Strom auf die beiden Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB aufteilt, wenn die Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Wie aus Fig. 2 und 3 weiter ersichtlich ist, ist ein erster externer Leistungskontakt P direkt an einem ersten Kontaktbereich KB1 mit der ersten Kollektorleiterbahn 11LA, 11LB kontak tiert. Ein zweiter externer Leistungskontakt TL ist über ein erstes Verbindungsele ment 13 an einem zweiten Kontaktbereich KB2 mit der ersten Emitterleiterbahn 9LA, 9LB kontaktiert. Im dargestellten Ausführungsbeispiel der Hochvoltleis tungsmodulfamilie 1 ist der zweite Kontaktbereich KB2 mechanisch unsymmet risch zwischen den mit der ersten Emitterleiterbahn 9L verbundenen Leistungs transistoren 5LAA, 5LAB, 5LBA, 5LBB so positioniert, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungs transistoren 5LAA, 5LAB, 5LBA, 5LBB ergibt. As can also be seen from FIGS. 2 and 3, the two illustrated variants of high-voltage power modules 1A, 1B of the high-voltage power module family 1 have different current carrying capacities with an identical geometric structure and identical external dimensions. As can also be seen from Fig. 2 and 3, the two variants of high-voltage power modules 1A, 1B shown each include a first power transistor 5LAA, 5LBA and a second power transistor 5LAB, 5LBB, which are parallel between a first collector conductor track 11LA, 11LB and a first Emitter conductor tracks 9LA, 9LB are arranged, with a first connection surface of the power transistors 5LAA, 5LBA, 5LAB, 5LBB with the first collector conductor track 11LA, 11LB and a second connection surface of the power transistors 5LAA, 5LBA, 5LAB, 5LBB with the first emitter conductor track 9LB is electrically conductively connected, so that a current flowing between the first collector conductor track 11LA, 11LB and the first emitter conductor track 9LA, 9LB is divided between the two power transistors 5LAA, 5LBA, 5LAB, 5LBB when the power transistors 5LAA, 5LBA, 5LAB, 5LBB, respectively are switched on via an applied control voltage. As can also be seen from FIGS. 2 and 3, a first external power contact P is directly connected to a first contact area KB1 with the first collector conductor track 11LA, 11LB. A second external power contact TL is in contact with the first emitter conductor line 9LA, 9LB via a first connecting element 13 at a second contact area KB2. In the illustrated embodiment of the high-voltage power module family 1, the second contact area KB2 is mechanically asymmetrically positioned between the power transistors 5LAA, 5LAB, 5LBA, 5LBB connected to the first emitter conductor track 9L so that there is electrical symmetry with the same effective control voltages on the two power transistors 5LAA , 5LAB, 5LBA, 5LBB results.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, sind bei den beiden dargestellten Vari anten von Hochvoltleistungsmodulen 1A, 1B jeweils ein dritter Leistungstransistor 5HAA, 5HBA und ein vierter Leistungstransistor 5HAB, 5HBB parallel zwischen einer zweiten Kollektorleiterbahn 11HA, 11HB und einer zweiten Emitterleiter bahn 9HA, 9HB angeordnet, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB mit der zweiten Kollektorleiter bahn 11HA, 11HB und jeweils eine zweite Anschlussoberfläche der Leistungs transistoren 5HAA, 5HBA, 5HAB, 5HBB mit der zweiten Emitterleiterbahn 9HA, 9HB elektrisch leitend verbunden ist, so dass sich ein zwischen der zweiten Kol- lektorleiterbahn 11HA, 11HB und der zweiten Emitterleiterbahn 9HA, 9HB flie ßender Strom auf die beiden Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB aufteilt, wenn die Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei ist ein dritter ex terner Leistungskontakt TH direkt an einem dritten Kontaktbereich KB3 mit der zweiten Kollektorleiterbahn 11HA, 11HB kontaktiert, und die zweite Emitterleiter bahn 9HA, 9HA ist über ein zweites Verbindungselement 12 an einem vierten Kontaktbereich KB4 mit der ersten Kollektorleiterbahn 11LA, 11LB kontaktiert. Wie aus Fig. 2 und 3 weiter ersichtlich ist, ist der vierte Kontaktbereich KB4 bezo gen auf den Abstand zwischen dem dritten Leistungstransistor 5HAA, 5HBA und dem parallelgeschalteten vierten Leistungstransistor 5HAB, 5HBB mechanisch und elektrisch symmetrisch zwischen den beiden Leistungstransistoren 5HAA, 5HAB, 5HBA, 5HBB positioniert. As can also be seen from Fig. 2 and 3, in the two illustrated variants of high-voltage power modules 1A, 1B each have a third power transistor 5HAA, 5HBA and a fourth power transistor 5HAB, 5HBB in parallel between a second collector conductor track 11HA, 11HB and a second emitter conductor track 9HA, 9HB, each having a first connection surface of the power transistors 5HAA, 5HBA, 5HAB, 5HBB with the second collector conductor track 11HA, 11HB and each a second connection surface of the power transistors 5HAA, 5HBA, 5HAB, 5HBB with the second emitter conductor track 9HA, 9HB electrically is conductively connected, so that between the second col- lector conductor track 11HA, 11HB and the second emitter conductor track 9HA, 9HB divides the current flowing between the two power transistors 5HAA, 5HBA, 5HAB, 5HBB when the power transistors 5HAA, 5HBA, 5HAB, 5HBB are each switched on via an applied control voltage. Here, a third external power contact TH is contacted directly at a third contact area KB3 with the second collector conductor track 11HA, 11HB, and the second emitter conductor track 9HA, 9HA is contacted via a second connecting element 12 on a fourth contact area KB4 with the first collector conductor track 11LA, 11LB . As can also be seen from FIGS. 2 and 3, the fourth contact area KB4 is mechanically and electrically symmetrical between the two power transistors 5HAA, 5HAB, 5HBA, with respect to the distance between the third power transistor 5HAA, 5HBA and the fourth power transistor 5HAB, 5HBB connected in parallel. 5HBB positioned.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, sind die beiden Hochvoltleistungsmo- dule 1A, 1B im dargestellten Ausführungsbeispiel der Hochvoltleistungsmodulfa milie 1 jeweils als B2-Brücke ausgeführt. Daher liegt am ersten externen Leis tungskontakt P jeweils ein Wechselspannungspotential an. Am zweiten externer Leistungskontakt TL liegt jeweils ein erstes Gleichspannungspotential an, und am dritten externen Leistungskontakt TH liegt jeweils ein zweites Gleichspannungs potential an. Die Leistungstransistoren 5LAA, 5LAB, 5HBA, 5HBB sind jeweils als IGBT (IGBT: Insulated Gate Bipolar Transistor - Bipolartransistoren mit isoliertem Gate) ausgeführt. Zudem bilden der erste Leistungstransistor 5LAA, 5LBA und der parallelgeschaltete zweite Leistungstransistor 5LAB, 5LBB jeweils einen Low- Side-Pfad zwischen dem zweiten externen Leistungskontakt TL und dem ersten externen Leistungskontakt P aus. Der dritte Leistungstransistor 5HAA, 5HBA und der parallelgeschaltete vierte Leistungstransistor 5HAB, 5HBB bilden jeweils ei nen High-Side-Pfad zwischen dem dritten externen Leistungskontakt TH und dem ersten externen Leistungskontakt P aus. Des Weiteren ist eine erste Frei laufdiode 3LA, 3LB parallel zum ersten Leistungstransistor 5LAA, 5LBA und zum zweiten Leistungstransistor 5LAB, 5LBB zwischen der ersten Kollektorleiterbahn 11LA, 11LB und der ersten Emitterleiterbahn 9LA, 9LB angeordnet, und eine zweite Freilaufdiode 3HA, 3HB ist parallel zum dritten Leistungstransistor 5HAA, 5HBA und zum vierten Leistungstransistor 5HAB, 5HBB zwischen der zweiten Kollektorleiterbahn 11HA, 11HB und der zweiten Emitterleiterbahn 9HA, 9HB an geordnet. Die beiden Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB sind beab- standet zueinander in der gleichen Ebene angeordnet und mit einer nicht darge stellten Kühlvorrichtung gekoppelt. Daher wirken die beiden Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB jeweils als Wärmesenke zur Entwärmung des Hoch voltleistungsmoduls 1A, 1B. Zudem werden die Leistungstransistoren 5LAA, 5LAB, 5HBA, 5HBB und die Freilaufdioden 3LA, 3LB, 3HA, 3HB über die jewei lige Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB entwärmt. As can also be seen from FIGS. 2 and 3, the two high-voltage power modules 1A, 1B in the illustrated embodiment of the high-voltage power module family 1 are each designed as a B2 bridge. Therefore, an alternating voltage potential is applied to the first external power contact P. A first DC voltage potential is applied to the second external power contact TL, and a second DC voltage potential is applied to the third external power contact TH. The power transistors 5LAA, 5LAB, 5HBA, 5HBB are each designed as IGBT (IGBT: Insulated Gate Bipolar Transistor - bipolar transistors with insulated gate). In addition, the first power transistor 5LAA, 5LBA and the second power transistor 5LAB, 5LBB connected in parallel each form a low-side path between the second external power contact TL and the first external power contact P. The third power transistor 5HAA, 5HBA and the fourth power transistor 5HAB, 5HBB connected in parallel each form a high-side path between the third external power contact TH and the first external power contact P. Furthermore, a first freewheeling diode 3LA, 3LB is arranged in parallel to the first power transistor 5LAA, 5LBA and to the second power transistor 5LAB, 5LBB between the first collector conductor track 11LA, 11LB and the first emitter conductor track 9LA, 9LB, and a second freewheeling diode 3HA, 3HB is parallel to the third power transistor 5HAA, 5HBA and to the fourth power transistor 5HAB, 5HBB between the second Collector conductor 11HA, 11HB and the second emitter conductor 9HA, 9HB arranged. The two collector conductor tracks 11LA, 11LB, 11HA, 11HB are arranged at a distance from one another in the same plane and are coupled to a cooling device (not shown). Therefore, the two collector conductor tracks 11LA, 11LB, 11HA, 11HB each act as a heat sink for cooling the high-voltage power module 1A, 1B. In addition, the power transistors 5LAA, 5LAB, 5HBA, 5HBB and the freewheeling diodes 3LA, 3LB, 3HA, 3HB are cooled via the respective collector conductor tracks 11LA, 11LB, 11HA, 11HB.

Wie durch einen Vergleich der Fig. 2 und Fig. 3 ersichtlich ist, ist die Chipgröße der Halbleiterbauteile 3A, 5A der in Fig. 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A größer als die Chipgröße der Halbleiterbauteile 3B, 5B der in Fig. 3 dargestellten zweiten Variante des Hochvoltleistungsmoduls 1B. Daher weist auch die dargestellte erste Variante des Hochvoltleistungsmoduls 1A eine größere Stromtragfähigkeit als die in Fig. 3 dargestellte zweite Variante des Hochvoltleistungsmoduls 1B auf. As can be seen by comparing FIGS. 2 and 3, the chip size of the semiconductor components 3A, 5A of the first variant of the high-voltage power module 1A shown in FIG. 2 is larger than the chip size of the semiconductor components 3B, 5B of the second shown in FIG. 3 Variant of the high-voltage power module 1B. The illustrated first variant of the high-voltage power module 1A therefore also has a greater current-carrying capacity than the second variant of the high-voltage power module 1B illustrated in FIG. 3.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, ist die geometrische Größe der Positio nierungsmittel 9. ILA, 9.1LB, 9.1HA, 9.1HB an Abmessungen einer korrespondie renden Anschlussoberfläche des mindestens einen Halbleiterbauteils 3A, 3B, 5A, 5B angepasst. Das bedeutet, dass die Positionierungsmittel 9. ILA, 9.1HA der Emitterleiterbahnen 9LA, 9HA der in Fig. 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A größer als die Positionierungsmittel 9.1LB, 9.1HB der Emitterleiterbahnen 9LB, 9HB der in Fig. 3 dargestellten zweiten Variante des Hochvoltleistungsmoduls 1B sind, während die äußeren Abmessungen der Emitterleiterbahnen 9LA, 9HA der in Fig. 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A gleich den äußeren Abmessungen der Emitterleiter bahnen 9LB, 9HB der in Fig. 3 dargestellten zweiten Variante des Hochvoltleis tungsmoduls 1B sind. As can also be seen from FIGS. 2 and 3, the geometric size of the positioning means 9. ILA, 9.1LB, 9.1HA, 9.1HB is adapted to the dimensions of a corresponding connection surface of the at least one semiconductor component 3A, 3B, 5A, 5B. This means that the positioning means 9. ILA, 9.1HA of the emitter conductor tracks 9LA, 9HA of the first variant of the high-voltage power module 1A shown in FIG. 2 are larger than the positioning means 9.1LB, 9.1HB of the emitter conductor tracks 9LB, 9HB of the second variant shown in FIG. 3 of the high-voltage power module 1B, while the outer dimensions of the emitter conductor tracks 9LA, 9HA of the first variant of the high-voltage power module 1A shown in FIG. 2 are equal to the outer dimensions of the emitter conductor tracks 9LB, 9HB of the second variant of the high-voltage power module 1B shown in FIG. 3.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, sind die Positionierungsmittel 9. ILA, 9.1LB, 9.1HA, 9.1HB als Prägung in die Emitterleiterbahnen 9LA, 9LB, 9HA, 9HB eingebracht. Zur Ausbildung der korrespondierenden stoffschlüssigen Lötverbindungen des mindestens einen Halbleiterbauteils 3A, 3B, 5A, 5B mit der mindestens einen Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB und der mindestens einen Emitter leiterbahn 9LA, 9LB, 9HA, 9HB werden Menge und geometrische Größe von Lot paste, welche jeweils auf die beiden Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB und die beiden Emitterleiterbahnen 9LA, 9LB, 9HA, 9HB aufgedruckt wird, an die Abmessungen der korrespondierenden Anschlussoberflächen der Halblei terbauteile 3A, 3B, 5A, 5B angepasst. Daher wird bei der in Fig. 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A eine größere Menge Lotpaste als bei der in Fig. 3 dargestellten zweite Varianten des Hochvoltleistungsmoduls 1B verwendet und aufgedruckt. As can also be seen from FIGS. 2 and 3, the positioning means 9. ILA, 9.1LB, 9.1HA, 9.1HB are introduced into the emitter conductor tracks 9LA, 9LB, 9HA, 9HB as an embossing. To form the corresponding integral soldered connections of the at least one semiconductor component 3A, 3B, 5A, 5B with the at least one collector conductor track 11LA, 11LB, 11HA, 11HB and the at least one emitter conductor track 9LA, 9LB, 9HA, 9HB, the amount and geometric size of solder are paste , which is printed on the two collector conductor tracks 11LA, 11LB, 11HA, 11HB and the two emitter conductor tracks 9LA, 9LB, 9HA, 9HB, adapted to the dimensions of the corresponding connection surfaces of the semiconductor components 3A, 3B, 5A, 5B. Therefore, in the first variant of the high-voltage power module 1A shown in FIG. 2, a larger amount of solder paste is used and printed on than in the second variant of the high-voltage power module 1B shown in FIG. 3.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, weisen die dargestellten Hochvoltleis- tungsmodule 1A, 1B jeweils noch weiter externe Kontakte KH, EH, G1H, G2H,As can also be seen from FIGS. 2 and 3, the high-voltage power modules 1A, 1B each have further external contacts KH, EH, G1H, G2H,

KL, EL, G1L, G2L auf. Hierbei ist der externe Kontakt KL jeweils über eine elekt rische Verbindung mit der ersten Kollektorleiterbahn 11LA, 11LB bzw. den Kol lektoranschlüssen der Leistungstransistoren 5LAA, 5LAB, 5LBA, 5LBB der Low- Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt EL ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit der ersten Emitterleiterbahn 9LA, 9LB bzw. Emitteranschlüssen der Leis tungstransistoren 5LAA, 5LAB, 5LBA, 5LBB der Low-Side des jeweiligen Hoch voltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G1L ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gateanschluss des ersten Leistungstransistors 5LAA, 5LBA der Low-Side des jeweiligen Hochvolt leistungsmoduls 1A, 1B verbunden. Der externe Kontakt G2L ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gateanschluss des zweiten Leistungstransistors 5LAB, 5LBB der Low-Side des jeweiligen Hochvolt leistungsmoduls 1A, 1B verbunden. Analog ist der externe Kontakt KH über eine elektrische Verbindung mit der zweiten Kollektorleiterbahn 11HA, 11HB bzw. Kol lektoranschlüssen der Leistungstransistoren 5HAA, 5HAB, 5HBA, 5HBB der High-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der ex terne Kontakt EH ist über eine als Bonddraht 15 ausgeführte elektrische Verbin dung mit der zweiten Emitterleiterbahn 9HA, 9HB bzw. Emitteranschlüssen der Leistungstransistoren 5HAA, 5HAB, 5HBA, 5HBB der High-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G1H ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gatean schluss des dritten Leistungstransistors 5HAA, 5HBA der High-Side des jeweili gen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G2H ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Ga teanschluss des vierten Leistungstransistors 5HAB, 5HBB der High-Side des je weiligen Hochvoltleistungsmoduls 1A, 1B verbunden. KL, EL, G1L, G2L. The external contact KL is connected via an electrical connection to the first collector conductor track 11LA, 11LB or the collector connections of the power transistors 5LAA, 5LAB, 5LBA, 5LBB of the low side of the respective high-voltage power module 1A, 1B. The external contact EL is connected to the first emitter conductor track 9LA, 9LB or emitter connections of the power transistors 5LAA, 5LAB, 5LBA, 5LBB of the low side of the respective high-voltage power module 1A, 1B via an electrical connection designed as a bonding wire 15. The external contact G1L is connected to a gate connection of the first power transistor 5LAA, 5LBA of the low side of the respective high-voltage power module 1A, 1B via an electrical connection designed as a bonding wire 15. The external contact G2L is connected to a gate connection of the second power transistor 5LAB, 5LBB of the low side of the respective high-voltage power module 1A, 1B via an electrical connection in the form of a bonding wire 15. Similarly, the external contact KH is connected via an electrical connection to the second collector conductor track 11HA, 11HB or collector connections of the power transistors 5HAA, 5HAB, 5HBA, 5HBB of the high side of the respective high-voltage power module 1A, 1B. The external contact EH is connected to the second emitter conductor track 9HA, 9HB or emitter connections of the power transistors 5HAA, 5HAB, 5HBA, 5HBB of the high side of the respective high-voltage power module 1A, 1B via an electrical connection designed as a bonding wire 15. The external contact G1H is over an electrical connection designed as a bonding wire 15 is connected to a gate connection of the third power transistor 5HAA, 5HBA of the high side of the respective high-voltage power module 1A, 1B. The external contact G2H is connected to a gate terminal of the fourth power transistor 5HAB, 5HBB of the high side of the respective high-voltage power module 1A, 1B via an electrical connection designed as a bonding wire 15.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, ist der zweite Kontaktbereich KB2 be zogen auf den Abstand zwischen dem ersten Leistungstransistor 5LAA, 5LBA und dem zweiten Leistungstransistor 5LAB, 5LBB mechanisch in Richtung des zweiten Leistungstransistors 5LAB, 5LBB verschoben, welcher räumlich weiter vom zweiten Leistungskontakt TL entfernt ist als der erste Leistungstransistor 5LAA, 5LBA. Zudem ist eine erste Steuerspannung zwischen dem externen Emitterkontakt EL und dem mit dem Steueranschluss des ersten Leistungstran sistors 5LAA, 5LBA verbundenen ersten externen Gatekontakt G1L angelegt. Eine zweite Steuerspannung ist zwischen dem externen Emitterkontakt EL und dem mit dem Steueranschluss des zweiten Leistungstransistors 5LAB, 5LBB ver bundenen zweiten externen Gatekontakt G2L angelegt. Der externe Emitterkon takt EL ist an einem Emitterkontaktierpunkt mit der ersten Emitterleiterbahn 9LA, 9LB verbunden. Hierbei ist der Emitterkontaktierpunkt mit der ersten Emitterlei terbahn 9LA, 9LB bezogen auf den Abstand zwischen dem ersten Leistungstran sistor 5LAA, 5LBA und dem zweiten Leistungstransistor 5LAB, 5LBB mechanisch in Richtung des ersten Leistungstransistors 5LAA, 5LBA verschoben. As can also be seen from Fig. 2 and 3, the second contact area KB2 is related to the distance between the first power transistor 5LAA, 5LBA and the second power transistor 5LAB, 5LBB mechanically shifted in the direction of the second power transistor 5LAB, 5LBB, which is spatially further from second power contact TL is removed than the first power transistor 5LAA, 5LBA. In addition, a first control voltage is applied between the external emitter contact EL and the first external gate contact G1L connected to the control connection of the first power transistor 5LAA, 5LBA. A second control voltage is applied between the external emitter contact EL and the second external gate contact G2L connected to the control terminal of the second power transistor 5LAB, 5LBB. The external Emitterkon contact EL is connected to the first emitter conductor 9LA, 9LB at an emitter contact point. Here, the emitter contact with the first Emitterlei terbahn 9LA, 9LB based on the distance between the first power transistor 5LAA, 5LBA and the second power transistor 5LAB, 5LBB mechanically shifted in the direction of the first power transistor 5LAA, 5LBA.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, sind Form und geometrische Größe der externen Leistungskontakte TL, TH, P und der externen Steuerkontakte KL, EL G1L, G2L, KH, EH, G1H, G2H bei den dargestellten Varianten der Hochvolt- leistungsmodule 1A, 1B identisch ausgeführt. Zudem sind die externen Leis tungskontakte TL, TH, P und die externen Steuerkontakte KL, EL G1L, G2L, KH, EH, G1H, G2H bei den dargestellten Varianten der Hochvoltleistungsmodule 1A, 1B an identischen Positionen angeordnet. Dadurch sind auch die elektrischen Verbindungen zwischen den externen Steuerkontakten KL, EL G1L, G2L, KH,As can also be seen from FIGS. 2 and 3, the shape and geometrical size of the external power contacts TL, TH, P and the external control contacts KL, EL, G1L, G2L, KH, EH, G1H, G2H are in the illustrated variants of the high-voltage power modules 1A, 1B executed identically. In addition, the external power contacts TL, TH, P and the external control contacts KL, EL G1L, G2L, KH, EH, G1H, G2H are arranged in identical positions in the illustrated variants of the high-voltage power modules 1A, 1B. This means that the electrical connections between the external control contacts KL, EL G1L, G2L, KH,

EH, G1H, G2H und korrespondierenden Anschlüssen Halbleiterbauteile 5A, 5B oder zwischen den externen Steuerkontakten KL, KH, EL, EH und den Emitterlei terbahnen 9LA, 9LB, 9HA, 9HB oder den Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB bei den dargestellten Varianten der Hochvoltleistungsmodule 1A, 1B identisch ausgeführt. EH, G1H, G2H and the corresponding connections semiconductor components 5A, 5B or between the external control contacts KL, KH, EL, EH and the emitter conductor tracks 9LA, 9LB, 9HA, 9HB or the collector conductor tracks 11LA, 11LB, 11HA, 11HB are identical in the illustrated variants of the high-voltage power modules 1A, 1B.

Des Weiteren sind Form und Größe einer nicht dargestellten Ummoldung bei al len Varianten der Hochvoltleistungsmodule 1A, 1B identisch ausgeführt. Furthermore, the shape and size of a sheathing (not shown) are identical in all variants of the high-voltage power modules 1A, 1B.

Claims

Ansprüche Expectations 1. Verfahren (100) zur Ausbildung einer Hochvoltleistungsmodulfamilie (1) mit mindestens zwei Varianten von Hochvoltleistungsmodulen (1A, 1B) mit unterschiedlicher Stromtragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen, wobei eine Skalierung der Hochvoltleistungsmodule (1A, 1B) zur Anpassung an eine umzuset zende Stromtragfähigkeit durch eine Skalierung der Chipgrößen der Halbleiterbauteile (3A, 3B, 5A, 5B) bei identischer Chiptechnologie und identischer Anschluss- und Verbindungstechnologie vorgenommen wird, wobei jeweils mindestens ein Halbleiterbauteil (3A, 3B, 5A, 5B), mindes tens eine Kollektorleiterbahn (11LA, 11LB, 11HA, 11HB) und mindes tens eine Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) bereitgestellt werden, wobei an der mindestens einen Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) Positionierungsmittel (9. ILA, 9.1LB, 9.1HA, 9.1HB) ausgebildet sind, welche das mindestens eine Halbleiterbauteil (3A, 3B, 5A, 5B) während eines Lötvorgangs in seiner Position halten, wobei die mindestens eine Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) der mindestens zwei Varianten von Hochvoltleistungsmodulen (1A, 1B) jeweils so ausgelegt wird, dass die geometrische Größe der Positionierungsmittel (9. ILA, 9.1LB, 9.1HA, 9.1HB) proportional zur Chipgröße der Halbleiterbauteile (3A, 3B, 5A, 5B) skaliert, während die Außenkontur der mindestens einen Emitterlei terbahn (9LA, 9LB, 9HA, 9HB) identisch ist, und wobei das mindestens eine Halbleiterbauteil (3A, 3B, 5A, 5B) über korrespondierende Lötver bindungen stoffschlüssig mit der mindestens einen Kollektorleiterbahn (11LA, 11LB, 11HA, 11HB) und der mindestens einen Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) elektrisch leitend verbunden wird. 1. Method (100) for forming a high-voltage power module family (1) with at least two variants of high-voltage power modules (1A, 1B) with different current carrying capacities with an identical geometric structure and identical external dimensions, with a scaling of the high-voltage power modules (1A, 1B) for adaptation to a The current carrying capacity to be implemented is carried out by scaling the chip sizes of the semiconductor components (3A, 3B, 5A, 5B) with identical chip technology and identical connection and connection technology, with at least one semiconductor component (3A, 3B, 5A, 5B), at least one collector conductor track (11LA, 11LB, 11HA, 11HB) and at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) are provided, with positioning means (9th ILA, 9.1LB, on the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) 9.1HA, 9.1HB) are formed, which the at least one semiconductor component (3A, 3B, 5A, 5B) during a soldering process in its P Maintain position, the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) of the at least two variants of high-voltage power modules (1A, 1B) being designed so that the geometric size of the positioning means (9. ILA, 9.1LB, 9.1HA, 9.1HB) scaled proportionally to the chip size of the semiconductor components (3A, 3B, 5A, 5B), while the outer contour of the at least one Emitterlei terbahn (9LA, 9LB, 9HA, 9HB) is identical, and the at least one semiconductor component (3A, 3B, 5A, 5B) is connected to the at least one collector conductor track (11LA, 11LB, 11HA, 11HB) and the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) in an electrically conductive manner via corresponding solder connections. 2. Verfahren (100) nach Anspruch 1, dadurch gekennzeichnet, dass die korrespondierenden stoffschlüssigen Lötverbindungen des mindestens einen Halbleiterbauteils (3A, 3B, 5A, 5B) mit der mindestens einen Kol lektorleiterbahn (11LA, 11LB, 11HA, 11HB) und der mindestens einen Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) in einem gemeinsamen Reflow- Lötprozess ausgebildet werden. 2. The method (100) according to claim 1, characterized in that the corresponding cohesive soldered connections of the at least one semiconductor component (3A, 3B, 5A, 5B) with the at least one collector conductor (11LA, 11LB, 11HA, 11HB) and the at least one Emitter conductor tracks (9LA, 9LB, 9HA, 9HB) are formed in a common reflow soldering process. 3. Verfahren (100) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die geometrische Größe der Positionierungsmittel (9. ILA, 9.1LB, 9.1HA, 9.1HB) an Abmessungen einer korrespondierenden Anschlussoberflä che des mindestens einen Halbleiterbauteils (3A, 3B, 5A, 5B) angepasst werden. 3. The method (100) according to claim 1 or 2, characterized in that the geometric size of the positioning means (9. ILA, 9.1LB, 9.1HA, 9.1HB) on dimensions of a corresponding connection surface of the at least one semiconductor component (3A, 3B, 5A, 5B). 4. Verfahren (100) nach einem der Ansprüche 1 bis 3, dadurch gekenn zeichnet, dass die Positionierungsmittel (9. ILA, 9.1LB, 9.1HA, 9.1HB) als Prägung in die mindestens eine Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) eingebracht werden. 4. The method (100) according to any one of claims 1 to 3, characterized in that the positioning means (9. ILA, 9.1LB, 9.1HA, 9.1HB) are embossed in the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB ) are introduced. 5. Verfahren (100) nach einem der Ansprüche 1 bis 4, dadurch gekenn zeichnet, dass Menge und geometrische Größe von Lotpaste, welche zur Ausbildung der Lötverbindungen auf die mindestens eine Kollektor leiterbahn (11LA, 11LB, 11HA, 11HB) und die mindestens eine Emitter leiterbahn (9LA, 9LB, 9HA, 9HB) aufged ruckt wird, an Abmessungen von korrespondierenden Anschlussoberflächen des mindestens einen Halbleiterbauteils (3A, 3B, 5A, 5B) angepasst wird. 5. The method (100) according to any one of claims 1 to 4, characterized in that the amount and geometric size of solder paste which is used to form the soldered connections on the at least one collector track (11LA, 11LB, 11HA, 11HB) and the at least one Emitter conductor track (9LA, 9LB, 9HA, 9HB) is pressed, is adapted to dimensions of corresponding connection surfaces of the at least one semiconductor component (3A, 3B, 5A, 5B). 6. Verfahren (100) nach einem der Ansprüche 1 bis 5, dadurch gekenn zeichnet, dass Form und geometrische Größe von externen Leistungs kontakten (TL, TH, P) und externen Steuerkontakten (KL, EL G1L, G2L, KH, EH, G1H, G2H) bei allen Varianten der Hochvoltleistungsmodule (1A, 1B) identisch ausgeführt werden. 6. The method (100) according to any one of claims 1 to 5, characterized in that the shape and geometric size of external power contacts (TL, TH, P) and external control contacts (KL, EL G1L, G2L, KH, EH, G1H , G2H) are identical for all versions of the high-voltage power modules (1A, 1B). 7. Verfahren (100) nach Anspruch 6, dadurch gekennzeichnet, dass die ex ternen Leistungskontakte (TL, TH, P) und die externen Steuerkontakte (KL, EL G1L, G2L, KH, EH, G1H, G2H) bei allen Varianten der Hochvolt leistungsmodule (1A, 1B) an identischen Positionen angeordnet werden. 7. The method (100) according to claim 6, characterized in that the ex ternal power contacts (TL, TH, P) and the external control contacts (KL, EL G1L, G2L, KH, EH, G1H, G2H) in all variants of the high voltage power modules (1A, 1B) are arranged in identical positions. 8. Verfahren (100) nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass mindestens eine elektrische Verbindung zwischen einem der externen Steuerkontakte (KL, EL G1L, G2L, KH, EH, G1H, G2H) und einem kor respondierenden Anschluss des mindestens einen Halbleiterbauteils (5A, 5B) oder zwischen einem der externen Steuerkontakte (KL, EL G1L, G2L, KH, EH, G1H, G2H) und der mindestens einen Emitterleiter bahn (9LA, 9LB, 9HA, 9HB) oder der mindestens einen Kollektorleiter bahn (11LA, 11LB, 11HA, 11HB) bei allen Varianten der Hochvoltleis- tungsmodule (1A, 1B) identisch ausgeführt wird. 8. The method (100) according to claim 6 or 7, characterized in that at least one electrical connection between one of the external Control contacts (KL, EL G1L, G2L, KH, EH, G1H, G2H) and a corresponding connection of the at least one semiconductor component (5A, 5B) or between one of the external control contacts (KL, EL G1L, G2L, KH, EH, G1H , G2H) and the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) or the at least one collector conductor track (11LA, 11LB, 11HA, 11HB) is identical for all variants of the high-voltage power modules (1A, 1B). 9. Verfahren (100) nach einem der Ansprüche 1 bis 8, dadurch gekenn zeichnet, dass Form und Größe einer Ummoldung bei allen Varianten der Hochvoltleistungsmodule (1A, 1B) identisch ausgeführt wird. 9. The method (100) according to any one of claims 1 to 8, characterized in that the shape and size of a molding is carried out identically in all variants of the high-voltage power modules (1A, 1B). 10. Hochvoltleistungsmodulfamilie (1), welche mindestens zwei Varianten von Hochvoltleistungsmodulen (1A, 1B) mit unterschiedlicher Stromtrag fähigkeit bei identischem geometrischen Aufbau und identischen äuße ren Abmessungen umfasst und nach dem Verfahren gemäß Anspruch 1 bis 9 ausgebildet ist. 10. High-voltage power module family (1), which comprises at least two variants of high-voltage power modules (1A, 1B) with different current carrying capacity with an identical geometric structure and identical outer dimensions and is formed according to the method according to claims 1 to 9. 11. Hochvoltleistungsmodulfamilie (1) nach Anspruch 10, dadurch gekenn zeichnet, dass die mindestens zwei Varianten von Hochvoltleistungsmo dulen (1A, 1B) jeweils einen ersten Leistungstransistor (5LAA, 5LBA) und einen zweiten Leistungstransistor (5LAB, 5LBB) umfassen, welche parallel zwischen einer ersten Kollektorleiterbahn (11LA, 11LB) und ei ner ersten Emitterleiterbahn (9LA, 9LB) angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren (5LAA, 5LBA, 5LAB, 5LBB) mit der ersten Kollektorleiterbahn (11LA, 11LB) und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren (5LAA,11. High-voltage power module family (1) according to claim 10, characterized in that the at least two variants of high-voltage power modules (1A, 1B) each comprise a first power transistor (5LAA, 5LBA) and a second power transistor (5LAB, 5LBB), which are parallel between a first collector conductor track (11LA, 11LB) and a first emitter conductor track (9LA, 9LB) are arranged, with a first connection surface of the power transistors (5LAA, 5LBA, 5LAB, 5LBB) with the first collector conductor track (11LA, 11LB) and a second each Connection surface of the power transistors (5LAA, 5LBA, 5LAB, 5LBB) mit der ersten Emitterleiterbahn (9LA, 9LB) elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn (11LA, 11LB) und der ersten Emitterleiterbahn (9LA, 9LB) fließender Strom auf die beiden Leistungstransistoren (5LAA,5LBA, 5LAB, 5LBB) is electrically conductively connected to the first emitter conductor track (9LA, 9LB), so that a current flowing between the first collector conductor track (11LA, 11LB) and the first emitter conductor track (9LA, 9LB) flows to the two power transistors (5LAA , 5LBA, 5LAB, 5LBB) aufteilt, wenn die Leistungstransistoren (5LAA, 5LBA, 5LAB, 5LBB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein erster externer Leistungskontakt (P) direkt an einem ersten Kontaktbereich (KB1) mit der ersten Kollektorleiterbahn (11 LA, 11 LB) kontaktiert ist, wobei ein zweiter externer Leistungskontakt (TL) über ein erstes Verbindungselement (13) an einem zweiten Kon taktbereich (KB2) mit der ersten Emitterleiterbahn (9LA, 9LB) kontaktiert ist. 5LBA, 5LAB, 5LBB) when the power transistors (5LAA, 5LBA, 5LAB, 5LBB) are each switched on via an applied control voltage, with a first external power contact (P) directly on a first contact area (KB1) with the first collector conductor path (11 LA, 11 LB) is contacted, a second external power contact (TL) being contacted via a first connecting element (13) on a second contact area (KB2) with the first emitter conductor track (9LA, 9LB). 12. Hochvoltleistungsmodulfamilie (1) nach Anspruch 11, dadurch gekenn zeichnet, dass ein dritter Leistungstransistor (5HAA, 5HBA) und ein vier ter Leistungstransistor (5HAB, 5HBB) parallel zwischen einer zweiten Kollektorleiterbahn (11HA, 11HB) und einer zweiten Emitterleiterbahn (9HA, 9HB) angeordnet sind, wobei jeweils eine erste Anschlussoberflä che der Leistungstransistoren (5HAA, 5HBA, 5HAB, 5HBB) mit der zwei ten Kollektorleiterbahn (11HA, 11HB) und jeweils eine zweite Anschluss oberfläche der Leistungstransistoren (5HAA, 5HBA, 5HAB, 5HBB) mit der zweiten Emitterleiterbahn (9HA, 9HB) elektrisch leitend verbunden ist, so dass sich ein zwischen der zweiten Kollektorleiterbahn (11HA, 11HB) und der zweiten Emitterleiterbahn (9HA, 9HB) fließender Strom auf die beiden Leistungstransistoren (5HAA, 5HBA, 5HAB, 5HBB) auf teilt, wenn die Leistungstransistoren (5HAA, 5HBA, 5HAB, 5HBB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein dritter externer Leistungskontakt (TH) direkt an einem dritten Kontaktbe reich (KB3) mit der zweiten Kollektorleiterbahn (11HA, 11HB) kontaktiert ist, und wobei die zweite Emitterleiterbahn (9HA, 9HA) über ein zweites Verbindungselement (12) an einem vierten Kontaktbereich (KB4) mit der ersten Kollektorleiterbahn (11LA, 11LB) kontaktiert ist. 12. High-voltage power module family (1) according to claim 11, characterized in that a third power transistor (5HAA, 5HBA) and a fourth power transistor (5HAB, 5HBB) in parallel between a second collector conductor track (11HA, 11HB) and a second emitter conductor track (9HA, 9HB), with a first connection surface of the power transistors (5HAA, 5HBA, 5HAB, 5HBB) with the second collector conductor track (11HA, 11HB) and a second connection surface of the power transistors (5HAA, 5HBA, 5HAB, 5HBB) with the second emitter conductor track (9HA, 9HB) is electrically conductively connected, so that a current flowing between the second collector conductor track (11HA, 11HB) and the second emitter conductor track (9HA, 9HB) is applied to the two power transistors (5HAA, 5HBA, 5HAB, 5HBB) divides when the power transistors (5HAA, 5HBA, 5HAB, 5HBB) are each switched on via an applied control voltage, with a third external power co ntakt (TH) is contacted directly at a third contact area (KB3) with the second collector conductor track (11HA, 11HB), and the second emitter conductor track (9HA, 9HA) via a second connecting element (12) on a fourth contact area (KB4) the first collector conductor track (11LA, 11LB) is contacted. 13. Hochvoltleistungsmodulfamilie (1) nach Anspruch 12, dadurch gekenn zeichnet, dass der erste Leistungstransistor (5LAA, 5LBA) und der paral lelgeschaltete zweite Leistungstransistor (5LAB, 5LBB) einen Low-Side- Pfad zwischen dem zweiten externen Leistungskontakt (TL) und dem ersten externen Leistungskontakt (P) ausbilden, und der dritte Leis tungstransistor (5HAA, 5HBA) und der parallelgeschaltete vierte Leis tungstransistor (5HAB, 5HBB) einen High-Side-Pfad zwischen dem drit ten externen Leistungskontakt (TH) und dem ersten externen Leistungs kontakt (P) ausbilden. 13. high-voltage power module family (1) according to claim 12, characterized in that the first power transistor (5LAA, 5LBA) and the paral lelgeschalten second power transistor (5LAB, 5LBB) a low-side path between the second external power contact (TL) and the Form the first external power contact (P), and the third power transistor (5HAA, 5HBA) and the parallel-connected fourth power transistor (5HAB, 5HBB) form a high-side path between the third external power contact (TH) and the first external power contact (P) train. 14. Hochvoltleistungsmodulfamilie (1) nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass eine erste Freilaufdiode (3LA, 3LB) parallel zum ersten Leistungstransistor (5LAA, 5LBA) und zum zweiten Leistungstran sistor (5LAB, 5LBB) zwischen der ersten Kollektorleiterbahn (11LA, 11LB) und der ersten Emitterleiterbahn (9LA, 9LB) angeordnet ist, und eine zweite Freilaufdiode (3HA, 3HB) parallel zum dritten Leistungstran sistor (5HAA, 5HBA) und zum vierten Leistungstransistor (5HAB, 5HBB) zwischen der zweiten Kollektorleiterbahn (11HA, 11HB) und der zweiten Emitterleiterbahn (9HA, 9HB) angeordnet ist, 14. High-voltage power module family (1) according to claim 12 or 13, characterized in that a first free-wheeling diode (3LA, 3LB) in parallel with the first power transistor (5LAA, 5LBA) and the second power transistor (5LAB, 5LBB) between the first collector conductor path (11LA, 11LB) and the first emitter conductor track (9LA, 9LB) is arranged, and a second free-wheeling diode (3HA, 3HB) parallel to the third power transistor (5HAA, 5HBA) and the fourth power transistor (5HAB, 5HBB) between the second collector conductor track (11HA, 11HB ) and the second emitter conductor (9HA, 9HB) is arranged,
PCT/EP2020/060849 2019-05-10 2020-04-17 High-voltage power module family, and method for forming same Ceased WO2020229090A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019206823.5A DE102019206823A1 (en) 2019-05-10 2019-05-10 Process for the formation of a high-voltage power module family
DE102019206823.5 2019-05-10

Publications (1)

Publication Number Publication Date
WO2020229090A1 true WO2020229090A1 (en) 2020-11-19

Family

ID=70295150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/060849 Ceased WO2020229090A1 (en) 2019-05-10 2020-04-17 High-voltage power module family, and method for forming same

Country Status (2)

Country Link
DE (1) DE102019206823A1 (en)
WO (1) WO2020229090A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19646396A1 (en) * 1996-11-11 1998-05-14 Semikron Elektronik Gmbh Power semiconductor module, especially power converter
JP2001298033A (en) * 2000-04-12 2001-10-26 Hitachi Ltd Semiconductor device
JP2016149516A (en) * 2015-02-05 2016-08-18 株式会社東芝 Semiconductor device
US20190074268A1 (en) * 2015-09-04 2019-03-07 Octavo Systems Llc Improved system using system in package components

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19726534A1 (en) * 1997-06-23 1998-12-24 Asea Brown Boveri Power semiconductor module with closed submodules
US20190103342A1 (en) * 2017-10-04 2019-04-04 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19646396A1 (en) * 1996-11-11 1998-05-14 Semikron Elektronik Gmbh Power semiconductor module, especially power converter
JP2001298033A (en) * 2000-04-12 2001-10-26 Hitachi Ltd Semiconductor device
JP2016149516A (en) * 2015-02-05 2016-08-18 株式会社東芝 Semiconductor device
US20190074268A1 (en) * 2015-09-04 2019-03-07 Octavo Systems Llc Improved system using system in package components

Also Published As

Publication number Publication date
DE102019206823A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
DE102015101086B4 (en) SEMICONDUCTOR POWER MODULE ARRANGEMENT
DE102015224422A1 (en) Electronic circuit unit
WO2000042654A1 (en) Electronic semiconductor module
DE102021203144A1 (en) Power module for an electric drive of an electric vehicle or a hybrid vehicle, inverter with such a power module
DE102020214045A1 (en) Half bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
WO2011113867A1 (en) Circuit unit with a busbar for current and heat transmission and a method for producing said circuit unit
EP3794641A1 (en) Heat extraction assembly for a semiconductor power module
DE102015108909B4 (en) Arrangement of several power semiconductor chips and method for producing the same
DE102016217728A1 (en) Carrier assembly, in particular for power electronics
WO2023186374A1 (en) Power electronics system
EP1683197A2 (en) Power module
WO2020200946A1 (en) Electronic circuit module
DE102019218953A1 (en) Electronic circuit unit
WO2020229090A1 (en) High-voltage power module family, and method for forming same
EP3529832A1 (en) Power module
DE102020208440A1 (en) Method of manufacturing a half-bridge module, half-bridge module and inverter
DE102023111192A1 (en) ARRANGEMENT OF A SEMICONDUCTOR DEVICE WITH COMPRESSABLE ADHESIVE
EP3966860A1 (en) Semiconductor power module
WO2022122256A1 (en) Semiconductor module comprising at least one semiconductor element
DE212022000168U1 (en) Power module
EP4030604A1 (en) Power converter with at least two power semiconductor modules
WO2022023326A1 (en) Power semiconductor module and method for producing a power semiconductor module
DE102021203704A1 (en) Half bridge, power module and inverter for an electric drive of an electric vehicle or a hybrid vehicle
DE102019115498B4 (en) Power electronic submodule with direct and alternating potential connection areas and arrangement herewith
DE102022207542A1 (en) Power semiconductor module

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20720030

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20720030

Country of ref document: EP

Kind code of ref document: A1