WO2020179161A1 - 半導体装置 - Google Patents

Abstract

回路モジュールが搭載される主基板に形成される回路に電力を供給する電源回路を備えた半導体装置をより小型に形成する。モジュール基板（４）とモジュール基板（４）に実装される回路素子（２，３，６，８１,８２）とを備えた回路モジュール（１）と、回路モジュール（１）が実装される主基板（５）とを備えた半導体装置（１０）は、少なくともモジュール基板（４）上に形成される回路に電力を供給する電源回路（９）を備える。電源回路（９）は、予め規定された出力電圧を出力する電圧生成回路（８）と、第１コンデンサ（６）と、第１コンデンサ（６）よりも容量が大きい第２コンデンサ（７）とを備える。モジュール基板（４）に、電圧生成回路（８）と第１コンデンサ（６）とが実装され、主基板（５）に、第２コンデンサ（７）が実装されている。

Description

半導体装置

　本発明は、回路モジュールと、回路モジュールが実装される主基板とを備えた半導体装置に関する。

　例えば複数の素子により構成された回路モジュールなど（システムＬＳＩやマイクロコンピュータを含むシステム回路モジュール）には、複数の電力の供給が必要なものがある。このため、回路モジュールが実装される回路基板（主基板）等には、しばしば主電源から複数種類の電力を生成する補助電源回路が形成される。特開２００９－３８９５０号公報には、そのような補助電源回路としてのマイクロ電源モジュール（１０２）が例示されている。尚、背景技術において括弧内の符号は参照する文献のものである。このマイクロ電源モジュール（１０２）は、スイッチング素子（６，７）を内蔵した電源ＩＣ（１０１）と、第１ノイズ吸収用コンデンサ（４）と、第２ノイズ吸収用コンデンサ（５）とを備えて構成されている。このマイクロ電源モジュール（１０２）では、第１ノイズ吸収用コンデンサ（４）と、電源ＩＣ（１０１）と、第２ノイズ吸収用コンデンサ（５）とは、部品の配置面に沿って並んで配置されている（当該公報の図１等参照）。

特開２００９－３８９５０公報

　このマイクロ電源モジュール（１０２）は、部品の配置面に沿って電源ＩＣ（１０２）とコンデンサ（４，５）とが並んで配置されているため、部品の配置面に沿った面積が大きくなる傾向がある。このため、このマイクロ電源モジュール（１０２）を回路モジュールが実装される回路基板（主基板）等に実装した場合に、当該主基板の面積が大きくなる可能性がある。即ち、主基板及び主基板を備えた半導体装置の小型化の妨げとなり、コストの増加を招く可能性がある。

　上記背景に鑑みて、回路モジュールが搭載される主基板に形成される回路に電力を供給する電源回路を備えた半導体装置をより小型に形成する技術の提供が望まれる。

　上記に鑑みた半導体装置は、１つの態様として、モジュール基板と前記モジュール基板に実装される回路素子とを備えた回路モジュールと、前記回路モジュールが実装される主基板とを備えた半導体装置であって、少なくとも前記モジュール基板上に形成される回路に電力を供給する電源回路を備え、前記電源回路は、予め規定された出力電圧を出力する電圧生成回路と、第１コンデンサと、前記第１コンデンサよりも容量が大きい第２コンデンサとを備え、前記モジュール基板に、前記電圧生成回路と前記第１コンデンサとが実装され、前記主基板に、前記第２コンデンサが実装されている。

　コンデンサは一般的に容量に応じて体格も大きくなるので、第１コンデンサに比べて第２コンデンサの方が体格が大きい。本構成によれば、体格の大きい第２コンデンサがモジュール基板に実装されないので、回路モジュールの大きさを抑制することができる。例えば、主基板に実装される回路モジュールのモジュール基板は、主基板に比べて部品実装の自由度が低くなる傾向がある。しかし、体格の大きい第２コンデンサがモジュール基板に実装されないことで、より効率的な配線が可能となる。このため、回路モジュールを小型化することができ、回路モジュールを備えた半導体装置を小型に形成することができる。尚、第２コンデンサは、回路モジュールが実装される主基板に実装されるので、第２コンデンサと電圧生成回路との配線距離が著しく長くなることも避けることができる。このように、本構成によれば、回路モジュールが搭載される主基板に形成される回路に電力を供給する電源回路を備えた半導体装置をより小型に形成することができる。

　半導体装置のさらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。

半導体装置の模式的分解斜視図 回路モジュールの部品配置図 電源回路の構成の模式的回路ブロック図 半導体装置の一例を示す模式的断面図 電源生成回路と第２コンデンサとの配線経路の一例を模式的に示す図 半導体装置の他の例を示す模式的断面図 半導体装置の比較例を示す模式的断面図

　以下、半導体装置の実施形態を図面に基づいて説明する。図１の模式的分解斜視図に示すように、半導体装置１０は、主基板５と、回路モジュール１とを備えて構成されている。主基板５の第１面（主基板第１面５ａ）には、少なくとも回路モジュール１が実装されている。ここで、回路モジュール１は、システムＬＳＩ（プロセッサ）２と、システムＬＳＩ２と協働するメモリ３と、電源回路９の一部（第１コンデンサ６、電圧生成回路８（電源ＩＣ８１）と、これらがモジュール基板第１面４ａに実装されたモジュール基板４とを備えている。

　本実施形態では、図２の部品配置図に示すように、モジュール基板４には、システムＬＳＩ２としてのＳｏＣ（System on a Chip）と、メモリ３としての２つのＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）と、電源回路９の一部としての電源ＩＣ８１（ＰＩＣ：Power IC）と、同じく電源回路９の一部としての２つのインダクタ８２と、同じく電源回路９の一部としての２つの第１コンデンサ６とが実装されている。後述するように、本実施形態では、電源ＩＣ８１とインダクタ８２により電圧生成回路８が形成される。回路モジュール１のモジュール基板第１面４ａとは反対側のモジュール基板第２面４ｂ（主基板第１面５ａに対向する対向面）には、主基板５に接続される半球状の複数の接続端子Ｔが規則的に配置されている（図４、図６等参照）。つまり、回路モジュール１は、ＢＧＡ（Ball Grid Array）タイプの接続端子Ｔを備えて構成され、主基板第１面５ａに実装される。

　上述したように、ここでは、システムＬＳＩ２としてＳｏＣを例示している。しかし、システムＬＳＩ２は、ＳｉＰ（System in a Package）であってもよい。また、ＳｏＣには、セミカスタムＬＳＩのＡＳＩＣ（Application Specific Integrated Circuit）、汎用ＬＳＩのＡＳＳＰ（Application Specific Standard Processor）等も含む。また、ＡＳＩＣは、ゲートアレイやセルベースＩＣ（スタンダードセル）に限らず、ＦＰＧＡ（Field Programmable Gate Array）、ＰＬＡ（Programmable Logic Array）などのＰＬＤ（Programmable Logic Device）も含む。

　また、ＳＤＲＡＭは、例えば、ＤＤＲ３（Double Data Rate3）ＳＤＲＡＭ、ＤＤＲ４（Double Data Rate4）ＳＤＲＡＭ等であると好適である。ここでは、メモリ３としてＳＤＲＡＭを例示しているが、フラッシュメモリやＳＲＡＭ（Static RAM）等、他の構造のメモリであることを妨げるものではない。

　上述したように、メモリ３は、システムＬＳＩ２と協働する。このため、メモリ３の信号端子（アドレス端子、データ端子、制御端子等）は、モジュール基板４上においてシステムＬＳＩ２とのみ接続されている。また、本実施形態では、メモリ３を駆動するための電力、及びシステムＬＳＩ２においてメモリ３と接続される入出力部（端子の入出力パッドなど）の駆動電力も、モジュール基板４に実装された電圧生成回路８によって生成されている。

　図３は、電圧生成回路８を含む電源回路９の模式的回路ブロック図を示している。電源回路９は、少なくともモジュール基板４上に形成される回路に電力を供給する。尚、電源回路９は、モジュール基板４を含み、主基板５上に形成される回路に電力を供給することができる。ここで、主基板５上に形成される回路とは、回路モジュール１の中に形成される回路、回路モジュール１以外で主基板５上に形成される回路、回路モジュール１を含み主基板５上に形成される回路、を含む。図３に示すように、電源回路９は、電源ＩＣ８１とインダクタ８２とを含む電圧生成回路８と、第１コンデンサ６と、第２コンデンサ７とを備えたスイッチングレギュレータ（スイッチング電源回路）である。ここで「電力」とは、「電圧」及び「電流」を含み、電源回路９（電圧生成回路８）は、予め規定された最大出力電流までの範囲内で、予め規定された一定の出力電圧Ｖｏｕｔを出力する。

　電源ＩＣ８１は、スイッチング素子を内蔵したスイッチング電源回路の一部を形成しており、インダクタ８２と協働して、入力電圧Ｖｃｃから予め規定された出力電圧Ｖｏｕｔを出力する。スイッチング素子は、スイッチング制御回路（不図示）からのスイッチング制御信号に基づいて制御される。スイッチング制御回路は、入力電圧Ｖｃｃと目標出力電圧（理想的な出力電圧Ｖｏｕｔ）とに基づいてスイッチング制御信号のデューティーを設定する。好ましくは、出力電圧Ｖｏｕｔがスイッチング制御回路にフィードバックされ、スイッチング素子は、スイッチング制御回路によってフィードバック制御される。

　第１コンデンサ６は、電源ＩＣ８１のスイッチングによる高周波（例えばスイッチング周波数の高調波成分に相当する周波数）の入力電圧Ｖｃｃの変動を吸収するためのコンデンサ（バイパスコンデンサ）である。例えば、第１コンデンサ６の容量は、０．０１［μＦ］～０．１［μＦ］程度であり、多くの場合セラミックコンデンサが利用される。第２コンデンサ７は、電源ＩＣ８１のスイッチングによる出力電圧Ｖｏｕｔの低周波（例えばスイッチング周波数）のリップル成分を平滑化するためのコンデンサ（平滑コンデンサ）である。第２コンデンサ７の容量は、１０［μＦ］以上であり、第２コンデンサ７は第１コンデンサ６よりも容量の大きいコンデンサである。第２コンデンサ７は、電解コンデンサやセラミックコンデンサなどが利用される。一般的に、コンデンサは同じ物性であれば、容量が大きくなるほど体格が大きくなるので、第２コンデンサ７は第１コンデンサ６よりも大型である。

　本実施形態では、図１及び図２に示すように、モジュール基板４に、電圧生成回路８と第１コンデンサ６とが実装され、図１に示すように、主基板５に、第２コンデンサ７が実装されている。つまり、容量が大きく体格も大きい第２コンデンサ７がモジュール基板４ではなく、主基板５に実装されることで、モジュール基板４が大型化することを抑制し、回路モジュール１が大型化することも抑制される。モジュール基板第１面４ａの電圧生成回路８と第２コンデンサ７とは、モジュール基板４及び主基板５に形成された不図示のスルーホールを介して電気的に接続される。

　より好ましくは、図４の模式的断面図に示すように、モジュール基板４に電圧生成回路８と第１コンデンサ６とが実装された回路モジュール１が、主基板第１面５ａに実装され、主基板第２面５ｂに第２コンデンサ７が実装されるとよい。さらに、図４に示すように、主基板第１面５ａに直交する方向Ｚに見た平面視（Ｚ方向視）で、回路モジュール１と第２コンデンサ７とが重複していると、Ｚ方向視において電源回路９が占める面積（実装面積Ｓ）を抑制することができる。

　図４に示す形態では、さらに、Ｚ方向視で、電圧生成回路８と第２コンデンサ７とが重複している。このため、Ｚ方向視において電源回路９が占める面積（実装面積Ｓ）をさらに抑制することができると共に、主基板５及びモジュール基板４に直交する方向Ｚにおいて、短い距離で電圧生成回路８と第２コンデンサ７とを接続することができる。図４においては、電源ＩＣ８１もＢＧＡタイプであり、モジュール基板第１面４ａに対向する面に複数の半球状の接続端子Ｂを有しており、主基板５及びモジュール基板４に直交する方向Ｚにおいて、電源ＩＣ８１の接続端子Ｂ、回路モジュール１の接続端子Ｔを介して、電圧生成回路８と第２コンデンサ７とが接続される。

　図５は、電圧生成回路８と第２コンデンサ７との配線経路の一例を模式的に示している。電圧生成回路８と第１コンデンサ６とは、例えば、モジュール基板第１面４ａの第１配線パターンＷ４ａにより接続される。モジュール基板第２面４ｂに配置された接続端子Ｔの内で主基板第１面５ａの第２配線パターンＷ５ａに接続される一部の接続端子Ｔと、第１配線パターンＷ４ａとは、モジュール基板第１面４ａとモジュール基板第２面４ｂとを接続する第１ビアホールＶ４により接続される。尚、当該接続端子Ｔは、モジュール基板第２面４ｂの接続端子用パターンＷ４ｂに接続されている。第１配線パターンＷ４ａと接続端子用パターンＷ４ｂとが第１ビアホールＶ４により接続されることによって、当該接続端子Ｔと第１配線パターンＷ４ａとが接続されている。主基板第２面５ｂにおいて第２コンデンサ７が接続される第３配線パターンＷ５ｂと、第２配線パターンＷ５ａとは、主基板第１面５ａと主基板第２面５ｂとを接続する第２ビアホールＶ５により接続されている。

　このように、第２コンデンサ７が主基板５に実装されても、主基板５の基板面に沿った方向に配線が迂回したり、主基板５の内層配線層に配線を設けたりすることなく、主基板５の基板面に直交する方向Ｚに短い距離で配線を設けることができる。即ち、第２コンデンサ７が主基板５に実装されても、主基板５の配線層を増加させることなく、第２コンデンサ７を電圧生成回路８に接続することができる。

　本実施形態では、電源回路９が１種類の電力を生成する形態を例示しているが、電源回路９は複数の電力を生成してもよい。尚、電源回路９が複数の電力を生成する場合に、異なる電力の間で、出力電圧Ｖｏｕｔは同じ電圧であってもよい。電力の供給先の定格電圧が同じであっても、合計の消費電力が多い場合には電源回路９の負荷を考慮して別の電力として供給されることが望ましい場合がある。また、電力の供給先の定格電圧が同じであっても、ある供給先の動作によって生じる電源ノイズが、別の供給先へ影響することを抑制するために、それぞれの供給先が別の電力によって動作する方が好ましい場合もある。

　ところで、図４においては、電源ＩＣ８１が複数の半球状の接続端子Ｂを有したＢＧＡ（Ball Grid Array）タイプである形態を例示した。しかし、電源ＩＣ８１の本体（パッケージ）とモジュール基板第１面４ａとの間に接続端子を有する形態は、ＢＧＡタイプには限らない。例えば、電源ＩＣ８１は、ＩＣ本体の下部（モジュール基板第１面４ａに対向する面）に電源ＩＣ８１の接続端子とモジュール基板４との接続部を有するＱＦＪ（Quad Flat J-Leaded Package）やＳＯＪ（Small Outline J-Leaded Package）でもよい。また、電源ＩＣ８１は、図６に示すように、ＩＣ本体の下部ではなくＩＣ本体の横にＬ字型の接続端子ＬＤを有するＳＯＰ（Small Outline L-Leaded Package）やＱＦＰ（Quad Flat Gull Wing Leaded Package）であってもよい。

　図７は、半導体装置１０の比較例を示す模式的断面図を示している。図１、図４、図６に例示したように、本実施形態の半導体装置１０は、モジュール基板４に、電圧生成回路８と第１コンデンサ６とが実装され、主基板５に、第２コンデンサ７が実装されている。しかし、図７に示す比較例の半導体装置１０では、モジュール基板４に、電源回路９の全てが実装されている。具体的には、比較例の半導体装置１０は、モジュール基板４に、電圧生成回路８と第１コンデンサ６と第２コンデンサ７とが実装されている。このため、Ｚ方向視において電源回路９が占める面積（実装面積Ｓ）が大きくなり、モジュール基板４が大型化して、回路モジュール１が大型化する可能性がある。ＢＧＡタイプの電源ＩＣ８１を備えた回路モジュール１を例示する図４と図７との比較から明らかなように、図４に示す本実施形態の回路モジュール１における電源回路９の実装面積Ｓ（第１実装面積Ｓ１）に比べて、比較例の回路モジュール１における電源回路９の実装面積Ｓ（第２実装面積Ｓ２）は大きい。

　このように、図１、図４、図６等を参照して説明した本実施形態によれば、体格の大きい第２コンデンサ７がモジュール基板４に実装されないので、回路モジュール１の大きさを抑制することができる。そして、回路モジュール１を小型化することができるので、回路モジュール１を備えた半導体装置１０も小型に形成することができる。即ち、本実施形態によれば、回路モジュール１が搭載される主基板５に形成される回路に電力を供給する電源回路９を備えた半導体装置１０をより小型に形成することができる。

〔その他の実施形態〕
　以下、その他の実施形態について説明する。尚、以下に説明する各実施形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施形態の構成と組み合わせて適用することも可能である。

（１）上記においては、回路モジュール１が、モジュール基板４と、電圧生成回路８と、電圧生成回路８により生成された電力が供給されるシステムＬＳＩ２（プロセッサ）とを備え、モジュール基板第１面４ａにシステムＬＳＩ２が実装されているマルチチップモジュール（システムマルチチップモジュール）である形態を例示した。しかし、回路モジュール１は、この形態に限らず、モジュール基板４と電圧生成回路８とを備えたマルチチップモジュール（電源マルチチップモジュール）であってもよい。つまり、電圧生成回路８により生成された電力の供給先が同じモジュール基板４に搭載されていないマルチチップモジュールであってもよい。

　回路モジュール１がこのような電源マルチチップモジュールの場合、電圧生成回路８を複数備え、複数の電力を出力可能であると好適である。主基板５に対して複数の電力を供給する回路が集積された回路モジュール１を構成することができる。尚、上述したように、「電力」とは、「電圧」及び「電流」を含み、電源回路９（電圧生成回路８）は、予め規定された最大出力電流までの範囲内で、予め規定された一定の出力電圧Ｖｏｕｔを出力する。そして、複数の電力は出力電圧Ｖｏｕｔが同じ電力を含んでいてもよい。

　尚、図１、図４、図６等を参照して上述したように、回路モジュール１が、モジュール基板４と、電圧生成回路８と、電圧生成回路８により生成された電力が供給されるシステムＬＳＩ２とを備えたシステムマルチチップモジュールである場合、電源回路９による電力の供給先となる回路（主基板５上に形成される回路）は、回路モジュール１の中に形成される回路に限定されると好適である。つまり、回路モジュール１の中に専用の電源回路９を含めることができる。但し、本実施形態では、電源回路９の中の第２コンデンサ７のみを回路モジュール１から除外している。これにより、回路モジュール１の中に専用の電源回路９の中核となる回路（電圧生成回路８）を含めると共に、回路モジュール１を小型化することができる。

　また、多くの場合、電力を伝送する配線は、基板の内層配線層に設けられるが、回路モジュール１の中に専用の電源回路９を設けることによって、主基板５にそのような内層電力配線を設ける必要がなくなる。従って、主基板５の構造も簡素化することができる。尚、主基板５において第２コンデンサ７を電圧生成回路８に接続する必要があるが、このための配線はスルーホールと第２コンデンサ７の実装ランドとで十分である。従って、主基板５に第２コンデンサ７を実装する場合でも、主基板５には、回路モジュール１に形成された電圧生成回路８の出力電圧Ｖｏｕｔを伝送するための内層電力配線は必要ない。

　但し、当然ながら、回路モジュール１が、モジュール基板４と、電圧生成回路８と、電圧生成回路８により生成された電力が供給されるシステムＬＳＩ２とを備えたシステムマルチチップモジュールである場合において、電源回路９による電力の供給先となる回路（主基板５上に形成される回路）は、回路モジュール１の中に形成される回路に限定されることなく、回路モジュール１を含み、主基板５上に形成される回路であることを妨げるものではない。つまり、電圧生成回路８を備えた回路モジュール１（システムマルチチップモジュール）は、当該回路モジュール１の中に形成される回路と、当該回路モジュール１の中には形成されず、主基板５に形成される回路との双方に電力を供給してもよい。

　一方、回路モジュール１が、モジュール基板４と電圧生成回路８とを備え、電圧生成回路８により生成された電力が供給されるシステムＬＳＩ２を備えていない電源マルチチップモジュールである場合には、電源回路９による電力の供給先となる回路（主基板５上に形成される回路）は、回路モジュール１（電源マルチチップモジュール）以外で主基板５上に形成される回路となる。例えば、主基板５に搭載されるシステム回路（システムマルチチップモジュールや単一のシステムＬＳＩによって構成される）は、製品に応じて変更される場合がある。そして、システム回路は、一般的に複数の電力を必要とするが、その種類や電力ごとの消費電流などの電源仕様はシステム回路ごと異なる。従って、システム回路に応じて適切な電源マルチチップモジュールが主基板５に実装される好適である。電源マルチチップモジュールは、製品に応じて柔軟な電源を提供することができる。

　当然ながら、主基板５には、電圧生成回路８を有さないシステムマルチチップモジュールと、電源マルチチップモジュール（回路モジュール１）とが実装されていてもよい。また、主基板５には、複数の回路モジュール１が実装されていてもよく、例えば、電源マルチチップモジュール（回路モジュール１）が複数、実装されていてもよい。また、主基板５には、電圧生成回路８を備えたシステムマルチチップモジュール（回路モジュール１）と、電源マルチチップモジュール（回路モジュール１）とが実装されていてもよい。

（２）上記においては、図１、図４、図６等に例示したように、主基板第２面５ｂに第２コンデンサ７が実装される形態を例示した。しかし、第２コンデンサ７が主基板第１面５ａに実装されることを妨げるものではない。この場合、Ｚ方向視において回路モジュール１と第２コンデンサ７とは重複しない。しかし、主基板５の実装密度が低く、部品の配置や配線に余裕がある場合には、第２コンデンサ７が主基板第１面５ａに実装されてもよい。この場合、電圧生成回路８と第２コンデンサ７との配線距離は、Ｚ方向視において回路モジュール１と第２コンデンサ７とが重複する形態に比べて長くなる。しかし、第２コンデンサ７が平滑化する電圧の変動は、第１コンデンサ６に比べて低周波数である。従って、配線距離が長くことによる影響は第１コンデンサ６に比べて小さい。

　第２コンデンサ７が主基板第１面５ａに実装される場合、主基板５を含めて考えると、Ｚ方向視において電源回路９が占める面積（実装面積Ｓ）は、図７に例示する比較例と同程度となる。しかし、比較例とは異なり、第２コンデンサ７はモジュール基板４に実装されないので、モジュール基板４が大型化することは抑制される。従って、主基板５の実装密度が低く、部品の配置や配線に余裕がある場合には、第２コンデンサ７が主基板第１面５ａに実装されても半導体装置１０が大型化することは抑制される。

　また、第１コンデンサ６よりも容量が大きい第２コンデンサ７には、しばしば電解コンデンサが用いられる。主基板第１面５ａには、コネクタなど、主基板５を貫通するリードを有するディスクリート部品が実装される場合がある。このような場合、主基板第２面５ｂへの部品の実装は、リフロー法ではなく、フロー法によって行われることが多い。そして、表面実装型の電界コンデンサは、一般的にフロー法による実装ができない。また、表面実装型の電界コンデンサには、容量の大きい製品が提供されていないことも多い。しかし、ディスクリート部品の電解コンデンサを主基板第１面５ａに配置すると主基板第２面５ｂの側でリード端子をフロー法によって実装することができる。上述したような容量の制限を考慮する必要もない。従って、第２コンデンサ７が主基板第１面５ａに実装されることを妨げるものではない。何れにしても、第２コンデンサ７が実装されない回路モジュール１の小型化を促進することができる。

（３）上記においては、電圧生成回路８として、いわゆるチョッパ型のスイッチング電源回路を例示したが、電圧生成回路８はこの形態に限定されるものではない。例えば、トランスを用いた絶縁側の電圧変換回路（ＤＣ－ＤＣコンバータ）を電圧生成回路８としてもよい。

〔実施形態の概要〕
　以下、上記において説明した半導体装置（１０）の概要について簡単に説明する。

　モジュール基板（４）と前記モジュール基板（４）に実装される回路素子（２，３，６，８１）とを備えた回路モジュール（１）と、前記回路モジュール（１）が実装される主基板（５）とを備えた半導体装置（１０）は、１つの態様として、少なくとも前記モジュール基板（４）上に形成される回路に電力を供給する電源回路（９）を備え、前記電源回路（９）は、予め規定された出力電圧（Ｖｏｕｔ）を出力する電圧生成回路（８）と、第１コンデンサ（６）と、前記第１コンデンサ（６）よりも容量が大きい第２コンデンサ（７）とを備え、前記モジュール基板（４）に、前記電圧生成回路（８）と前記第１コンデンサ（６）とが実装され、前記主基板（５）に、前記第２コンデンサ（７）が実装されている。

　コンデンサは一般的に容量に応じて体格も大きくなるので、第１コンデンサ（６）に比べて第２コンデンサ（７）の方が体格が大きい。本構成によれば、体格の大きい第２コンデンサ（７）がモジュール基板（４）に実装されないので、回路モジュール（１）の大きさを抑制することができる。例えば、主基板（５）に実装される回路モジュール（１）のモジュール基板（４）は、主基板（５）に比べて部品実装の自由度が低くなる傾向がある。しかし、体格の大きい第２コンデンサ（７）がモジュール基板（４）に実装されないことで、より効率的な配線が可能となる。このため、回路モジュール（１）を小型化することができ、回路モジュール（１）を備えた半導体装置（１０）を小型に形成することができる。尚、第２コンデンサ（７）は、回路モジュール（１）が実装される主基板（５）に実装されるので、第２コンデンサ（７）と電圧生成回路（８）との配線距離が著しく長くなることも避けることができる。このように、本構成によれば、回路モジュール（１）が搭載される主基板（５）に形成される回路に電力を供給する電源回路（９）を備えた半導体装置（１０）をより小型に形成することができる。

　ここで、前記回路モジュール（１）は、前記主基板（５）の第１面（５ａ）に実装され、前記第２コンデンサ（７）は、前記主基板（５）の前記第１面（５ａ）とは反対側の面である第２面（５ｂ）に実装され、前記主基板（５）の前記第１面（５ａ）に直交する方向（Ｚ）に見た平面視で、前記回路モジュール（１）と前記第２コンデンサ（７）とが重複していると好適である。

　平面視で、回路モジュール１と第２コンデンサ７とが重複していると、半導体装置（１０）において、平面視で電源回路９が占める面積（実装面積（Ｓ））を抑制することができる。従って、半導体装置（１０）を小型に形成することができる。

　前記回路モジュール（１）が、前記主基板（５）の第１面（５ａ）に実装され、前記第２コンデンサ（７）は、前記主基板（５）の前記第１面（５ａ）とは反対側の面である第２面（５ｂ）に実装される場合、前記モジュール基板（４）の一方側の面であるモジュール基板第１面（４ａ）に前記電圧生成回路（８）と、前記第１コンデンサ（６）とが実装され、前記モジュール基板第１面（４ａ）とは反対側の面であるモジュール基板第２面（４ｂ）に複数の接続端子（Ｔ）が配置され、前記平面視で、前記電圧生成回路（８）と前記第２コンデンサ（７）とが重複していると好適である。

　この構成によれば、電圧生成回路（８）と第２コンデンサ（７）とを、主基板（５）の第１面（５ａ）に直交する方向（Ｚ）に沿って短い距離で接続することができる。つまり、電圧生成回路（８）と第２コンデンサ（７）とが異なる基板に実装されても、モジュール基板（４）及び主基板（５）の基板面に沿った方向に配線が迂回して配線距離が長くなることがなく、モジュール基板（４）及び主基板（５）の基板面に直交する方向（Ｚ）に短い距離で配線を設けることができる。

　ここで、前記モジュール基板第１面（４ａ）の第１配線パターン（Ｗ４ａ）により、前記電圧生成回路（８）と前記第１コンデンサ（６）とが接続され、前記モジュール基板第１面（４ａ）と前記モジュール基板第２面（４ｂ）とを接続する第１ビアホール（Ｖ４）により、前記モジュール基板第２面（４ｂ）に配置された前記接続端子（Ｔ）の内で前記主基板（５）の前記第１面（５ａ）の第２配線パターン（Ｗ５ａ）に接続される一部の前記接続端子（Ｔ）と、前記第１配線パターン（Ｗ４ａ）とが接続され、前記主基板（５）の前記第１面（５ａ）と前記第２面（５ｂ）とを接続する第２ビアホール（Ｖ５）により、前記第２面（５ｂ）において前記第２コンデンサ（７）が接続される第３配線パターン（Ｗ５ｂ）と、前記第２配線パターン（Ｗ５ａ）とが接続されていると好適である。

　この構成によれば、第２コンデンサ（７）が主基板（５）に実装されても、主基板（５）の基板面に沿った方向に配線が迂回したり、主基板（５）の内層配線層に配線を設けたりすることなく、主基板（５）の基板面に直交する方向（Ｚ）に短い距離で配線を設けることができる。即ち、第２コンデンサ（７）が主基板（５）に実装されても、主基板（５）の配線層を増加させることなく、第２コンデンサ（７）を電源生成回路（８）に接続することができる。

　ここで、前記回路モジュール（１）は、前記モジュール基板（４）と、前記電圧生成回路（８）により生成された電力が供給されるプロセッサ（２）と、を備えたマルチチップモジュールであると好適である。

　この構成によれば、モジュール基板（４）においてプロセッサ（２）に短い配線距離で電力を供給することができる。また、体格の大きい第２コンデンサ（７）がモジュール基板（４）に実装されないことで、マルチチップモジュールを小型化できると共に、プロセッサ（２）の配線を効率的に行うことができる。

　また、前記モジュール基板（４）の一方側の面であるモジュール基板第１面（４ａ）に前記電圧生成回路（８）と前記第１コンデンサ（６）とが実装され、前記モジュール基板第２面（４ｂ）に複数の接続端子（Ｔ）が配置され、前記回路モジュール（１）が、前記モジュール基板（４）と、前記電圧生成回路（８）により生成された電力が供給されるプロセッサ（２）と、を備えたマルチチップモジュールである場合、前記モジュール基板第１面（４ａ）に、さらに前記プロセッサ（２）が実装されていると好適である。

　この構成によれば、モジュール基板第１面（４ａ）に、プロセッサ（２）と、電圧生成回路（８）と、第１コンデンサ（６）とを備え、モジュール基板（４）においてプロセッサ（２）に電力を供給することができる効率的なマルチチップモジュールを実現することができる。このマルチチップモジュールには、体格の大きい第２コンデンサ（７）が含まれないので、マルチチップモジュールを小型化できると共に、プロセッサ（２）の配線を効率的に行うことができる。

　ここで、前記電圧生成回路（８）は、スイッチング電源回路であり、前記第１コンデンサ（６）は、前記電圧生成回路（８）のバイパスコンデンサであり、前記第２コンデンサ（８）は、前記電圧生成回路（８）の前記出力電圧（Ｖｏｕｔ）を平滑化する平滑コンデンサであると好適である。

　スイッチング電源回路は、例えばリニアレギュレータなどに比べて電圧の変換効率が良く、発熱が小さく、優れた電圧生成回路（８）を構成することができる。一方、電圧の生成には、スイッチング素子のスイッチング動作を伴うため、入力側の電圧（Ｖｃｃ）にはスイッチング周波数の高調波成分のノイズが重畳され易く、出力電圧（Ｖｏｕｔ）にはスイッチング周波数のリップルが生じ易い。このため、スイッチング電源回路には、入力側及び出力側にコンデンサが接続されて、ノイズの除去やリップルの平滑化が行われる。入力側においてスイッチング周波数の高調波成分のノイズを除去するバイパスコンデンサは、出力電圧（Ｖｏｕｔ）を平滑化する平滑コンデンサよりも電圧生成回路（８）の近い位置に配置されることが好ましい。また、平滑コンデンサに比べて高周波数に対応するバイパスコンデンサは、平滑コンデンサよりも容量が小さく、体格も小さい。従って、バイパスコンデンサは電圧生成回路（８）と共にモジュール基板（４）に実装される第１コンデンサ（６）であると好適である。一方、バイパスコンデンサに比べて低周波数に対応する平滑コンデンサはバイパスコンデンサよりも容量が大きく、体格も大きい。従って、平滑コンデンサは、回路モジュール（１）とは別に主基板（５）に実装される第２コンデンサ（７）であると好適である。

１　　　　：回路モジュール
２　　　　：システムＬＳＩ（プロセッサ、モジュール基板に実装される回路素子）
３　　　　：メモリ（モジュール基板に実装される回路素子）
４　　　　：モジュール基板
４ａ　　　：モジュール基板第１面
４ｂ　　　：モジュール基板第２面
５　　　　：主基板
５ａ　　　：主基板第１面（主基板の第１面）
５ｂ　　　：主基板第２面（主基板の第２面）
６　　　　：第１コンデンサ（モジュール基板に実装される回路素子）
７　　　　：第２コンデンサ
８　　　　：電圧生成回路
９　　　　：電源回路
１０　　　：半導体装置
８１　　　：電源ＩＣ（電圧生成回路、モジュール基板に実装される回路素子）
Ｔ　　　　：接続端子
Ｖ４　　　：第１ビアホール
Ｖ５　　　：第２ビアホール
Ｖｏｕｔ　：出力電圧
Ｗ４ａ　　：第１配線パターン
Ｗ５ａ　　：第２配線パターン
Ｗ５ｂ　　：第３配線パターン
Ｚ　　　　：主基板の第１面に直交する方向

Claims (7)

1. 　モジュール基板と前記モジュール基板に実装される回路素子とを備えた回路モジュールと、前記回路モジュールが実装される主基板とを備えた半導体装置であって、
   　少なくとも前記モジュール基板上に形成される回路に電力を供給する電源回路を備え、
   　前記電源回路は、予め規定された出力電圧を出力する電圧生成回路と、第１コンデンサと、前記第１コンデンサよりも容量が大きい第２コンデンサとを備え、
   　前記モジュール基板に、前記電圧生成回路と前記第１コンデンサとが実装され、
   　前記主基板に、前記第２コンデンサが実装されている、半導体装置。
2. 　前記回路モジュールは、前記主基板の第１面に実装され、前記第２コンデンサは、前記主基板の前記第１面とは反対側の面である第２面に実装され、
   　前記主基板の前記第１面に直交する方向に見た平面視で、前記回路モジュールと前記第２コンデンサとが重複している、請求項１に記載の半導体装置。
3. 　前記モジュール基板の一方側の面であるモジュール基板第１面に前記電圧生成回路と、前記第１コンデンサとが実装され、
   　前記モジュール基板第１面とは反対側の面であるモジュール基板第２面に複数の接続端子が配置され、
   　前記平面視で、前記電圧生成回路と前記第２コンデンサとが重複している、請求項２に記載の半導体装置。
4. 　前記モジュール基板第１面の第１配線パターンにより、前記電圧生成回路と前記第１コンデンサとが接続され、
   　前記モジュール基板第１面と前記モジュール基板第２面とを接続する第１ビアホールにより、前記モジュール基板第２面に配置された前記接続端子の内で前記主基板の前記第１面の第２配線パターンに接続される一部の前記接続端子と、前記第１配線パターンとが接続され、
   　前記主基板の前記第１面と前記第２面とを接続する第２ビアホールにより、前記第２面において前記第２コンデンサが接続される第３配線パターンと、前記第２配線パターンとが接続されている、請求項３に記載の半導体装置。
5. 　前記回路モジュールは、前記モジュール基板と、前記電圧生成回路により生成された電力が供給されるプロセッサと、を備えたマルチチップモジュールである、請求項１から４の何れか一項に記載の半導体装置。
6. 　前記モジュール基板の一方側の面であるモジュール基板第１面に前記電圧生成回路と、前記第１コンデンサとが実装され、
   　前記モジュール基板第１面とは反対側の面であるモジュール基板第２面に複数の接続端子が配置され、
   　前記モジュール基板第１面に、さらに前記プロセッサが実装されている、請求項５に記載の半導体装置。
7. 　前記電圧生成回路は、スイッチング電源回路であり、
   　前記第１コンデンサは、前記電圧生成回路のバイパスコンデンサであり、
   　前記第２コンデンサは、前記電圧生成回路の前記出力電圧を平滑化する平滑コンデンサである、請求項１から６の何れか一項に記載の半導体装置。

Images