[go: up one dir, main page]

WO2020049460A1 - Dispositif imageur à grande vitesse d'acquisition et à gamme dynamique étendue - Google Patents

Dispositif imageur à grande vitesse d'acquisition et à gamme dynamique étendue Download PDF

Info

Publication number
WO2020049460A1
WO2020049460A1 PCT/IB2019/057417 IB2019057417W WO2020049460A1 WO 2020049460 A1 WO2020049460 A1 WO 2020049460A1 IB 2019057417 W IB2019057417 W IB 2019057417W WO 2020049460 A1 WO2020049460 A1 WO 2020049460A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
signal
image
saturated
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2019/057417
Other languages
English (en)
Inventor
Fabien CLOP
Stéphane LEMARCHAND
Thomas CARMIGNANI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
First Light Imaging SAS
Original Assignee
First Light Imaging SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by First Light Imaging SAS filed Critical First Light Imaging SAS
Publication of WO2020049460A1 publication Critical patent/WO2020049460A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present invention relates to matrix image sensors in CMOS technology.
  • the invention can be applied to the visible range, as well as to the infrared range SWIR, MWIR, LWIR (Short-, Mid-, Long-Wave Infra Red). It can be used in particular for video surveillance or in the biological field, for example for observing biological markers in real time, and more generally in all fields where a large dynamic range is desirable.
  • a CMOS type image sensor comprises pixels or photosites arranged in a matrix configuration.
  • Each pixel includes a photosensitive area, typically a photodiode, configured to accumulate electrical charges based on the light it receives, and a readout circuit to measure the amount of charges accumulated by the photodiode.
  • the reading circuit includes a transfer transistor for controlling the transfer of the electrical charges accumulated in the photodiode to a reading node.
  • the pixel is thus controlled according to a cycle comprising an initialization phase, an integration phase, and a read phase.
  • the photodiode accumulates electrical charges depending on the light it receives.
  • the reading phase consists in generating a signal corresponding to the amount of electrical charges accumulated by the photodiode during the integration phase.
  • the initialization phase consists in eliminating the electrical charges accumulated by the photodiode during the integration phase.
  • imaging devices have a dynamic range ("dynamic range") much lower than that generally encountered in the real world, as it can be perceived by the human eye.
  • the dynamic range can be defined by the ratio between the maximum light intensity of an image (in the brightest or brightest area of the image), and the minimum intensity of the image (in the area the darkest or the least lit of the image).
  • the dynamic range of an image is generally limited by the circuit for reading the photosensitive area.
  • HDR High Dynamic Range
  • the acquisition time of two images with different exposure times of moving scenes can generate a ghost effect according to which a moving object can appear several times in the composite image, as well as a high latency.
  • the reconstruction of HDR images therefore does not lend itself well to video sequences, and in particular to video sequences having a high frame rate. This technique is therefore mainly used for taking separate images (in cameras).
  • Embodiments relate to a method for controlling an imaging device, comprising the steps of: generating current photos by photosensitive elements of pixel circuits in an imaging device comprising a plurality of pixel circuits, selecting from each pixel a first capacity, during a first integration phase, during the first integration phase, integrate, in each pixel circuit, an electric charge resulting from the photo-current in the first capacity of the pixel circuit, activate a command signal for measuring in each pixel circuit, a first pixel signal, as a function of the electric charge integrated in the first capacitor, during or at the end of the first integration phase, during the first integration phase or a second phase integration, forming a first image from the first measured pixel signals, selecting a second capacitance in each pixel circuit, during the second integration phase, the first and second capacitors corresponding to respective respective gain values, during the second phase d integration, integrate, in each pixel circuit, the electric charge resulting from the photo-current in the second capacity of the pixel circuit, activate the control signal to measure in each pixel circuit a
  • the first and second integration phases have identical durations.
  • the method comprises steps consisting in: successively carrying out the first integration phase by selecting the first capacity, alternating with the second integration phase by selecting the second capacity, to obtain a first flow of firsts images alternately with second images, and form a second stream of composite images by combining each second image of the first stream with a first adjacent previous image in the first stream, to generate a first composite image, and by combining each second image of the first stream with a next adjacent first image in the first stream, to generate a second composite image.
  • the method comprises steps of dividing the second stream into groups of several successive composite images, and of merging the composite images of each group into a single respective image which is supplied at the output of the imaging device.
  • the method comprises, for each pixel circuit, steps consisting in: carrying out several measurements of the pixel signal, during each of the first and second integration phases, and determining the first and second pixel values to from signal slopes defined by the pixel signal measurements during the first and second integration phases, respectively.
  • the method comprises, for each pixel circuit, steps consisting in: performing during each of the first and second integration phases, several pixel signal measurements, by alternately selecting the first capacitance and the second capacitance , determining a first pixel value from a signal slope defined by the pixel signal measurements performed with the first capacitance, the first pixel value being used to form the first image, and determining a second pixel value to from a signal slope defined by the pixel signal measurements made with the second capacitance, the second pixel value being used to form the second image.
  • the signal slope is calculated by eliminating saturated pixel measurements, the slope being used to determine each of the first and second pixel values at the end of the first and second integration phases, respectively.
  • the first gain value is greater than the second gain value
  • the formation of the composite image comprising, for each pixel circuit, steps consisting in: determining whether the first pixel signal corresponds to a saturated value, if the first pixel signal does not correspond to a saturated value, use the first pixel signal, to form a corresponding pixel of the composite image, and if the first pixel signal corresponds to a saturated value, form the corresponding pixel of the composite image using the second pixel signal, or alternatively steps of: comparing the first pixel signal with a first saturated value and with a second saturated value, the second saturated value corresponding to greater saturation than the first saturated value, if the first pixel signal is less saturated than the first saturated value, use the first pixel signal, to form a correct pixel spanning the composite image, if the first pixel signal is more saturated than the second saturated value, use the second pixel signal to form the corresponding pixel of the composite image, if the first pixel signal is more saturated than the first saturated value and less saturated than the second
  • the first gain value is greater than the second gain value
  • the formation of the composite image comprising, for each pixel circuit, steps consisting in: determining a number of saturated pixel measurements obtained for determining the first pixel signal, if the number of saturated pixel measurements is less than a first threshold value, using the first pixel signal, to form a corresponding pixel of the composite image, and if the number of pixel measurements saturated is greater than the first threshold value, forming the corresponding pixel of the composite image using the second pixel signal, or alternatively steps consisting in: comparing the number of saturated pixel measurements with the first threshold value, and a second threshold value, if the number of saturated pixel measurements is less than the first threshold value, use the first pixel signal, to form a corresponding pixel d e the composite image, if the number of saturated pixel measurements is greater than the second threshold value, use the second pixel signal to form the corresponding pixel of the composite image, if the number of saturated pixel measurements is included between the first threshold value and the second
  • the method comprises steps of initialization of each pixel circuit, to remove electrical charges accumulated in the selected capacity, before each of the first and second integration phases, or else only before each first phase d 'integration.
  • Embodiments may also relate to an imaging device comprising: a matrix of pixel circuits arranged in a plurality of lines and in a plurality of columns, each pixel circuit comprising a read circuit controlled by a single signal to trigger the measurement of a pixel signal, as a function of an electric charge integrated into a capacitance of the pixel circuit, and of the control circuits configured to implement the method defined above.
  • each pixel circuit has an architecture of the CTIA or SF type.
  • the second capacitance of each pixel circuit is formed by the combination of two capacitors, or is formed by a capacitor distinct from a capacitor forming the first capacitor.
  • FIG. 1 schematically represents a conventional imaging device
  • FIG. 2 schematically represents a conventional pixel circuit
  • FIG. 3 schematically represents a timing diagram of different signals which may appear in the pixel circuit of FIG. 1,
  • FIG. 4 schematically represents a timing diagram of different signals which may appear in the pixel circuit of FIG. 1, according to a first embodiment
  • FIG. 5 schematically represents a timing diagram of different signals which may appear in the pixel circuit of FIG. 1, according to a second embodiment
  • FIG. 6 schematically represents a pixel circuit, according to one embodiment
  • FIG. 7 schematically represents a timing diagram of different signals which may appear in the pixel circuit of FIG. 6, according to another embodiment
  • FIG. 8 schematically represents another conventional pixel circuit
  • FIG. 9 schematically represents a pixel circuit, according to another embodiment.
  • FIG. 10 schematically represents a circuit for combining pixels, according to one embodiment
  • FIG. 11 schematically represents a circuit for combining pixels, according to another embodiment
  • FIG. 12 illustrates a mode of combining images, according to one embodiment.
  • FIG. 1 represents an imaging device IS incorporating an image sensor.
  • the IS device can be an image sensor, a portable device such as a camera, a camera, a mobile phone, or any other device having an image capture function.
  • the IS device includes conventionally a PXA matrix of PX pixel circuits.
  • the PXA matrix includes PX pixel circuits arranged in a plurality of rows and a plurality of columns.
  • the IS device also includes RDRV, RDEC, CDRV, CDEC, TAC control circuits, configured to provide different control signals to the PX pixel circuits according to different phases to be chained to capture images.
  • the PXA matrix provides pixel signals to an AMP, ADC, IPRC processing circuit configured to provide IMG images from the pixel signals.
  • the pixel lines are selectively activated by an RDRV line control circuit in response to an RDEC line address decoder.
  • the pixel columns are also activated by a column control circuit controlled by a CDEC column decoder.
  • the RDRV and CDRV circuits provide the appropriate voltages to drive the PX pixel circuits.
  • the IS device also includes a TAC control circuit which controls the RDEC and CDEC address decoders and the RDRV, CDRV control circuits to select the appropriate line and column of pixels at all times for pixel reading.
  • the pixel signals read are amplified by the AMP amplifier, and digitized by the ADC analog / digital converter.
  • the digitized pixel signals are processed by an IPRC image processor which provides an IMG image from the digitized pixel signals.
  • the IPRC image processor may include memories for processing and storing the received image signals.
  • FIG. 2 represents a conventional PX pixel circuit with architecture of the CTIA (Charge Trans Impedance Amplifier) type, for example described in the patent application US 2016/0014366.
  • the pixel circuit PX comprises a photosensitive element EP such as a photodiode, an amplifier A1 whose gain depends on the value of a capacitor connected in parallel between an input and the output of the amplifier A1.
  • a direct input of the amplifier A1 is connected to ground, and an inverting input of the amplifier is connected to a direct terminal of the photodiode EP and to a respective terminal of integration capacitors C1, C2.
  • the output of the amplifier A1 is connected to the other terminal of the capacitor C1, and connected to the other terminal of the capacitor C2 by means of conduction terminals of a transistor TL mounted as a switch and controlled by a signal TL activation of a low gain mode.
  • the inverting input and the output of amplifier A1 are connected at the conduction terminals of an initialization transistor TR mounted as a switch and controlled by an initialization signal RST.
  • the output of amplifier A1 supplies a pixel measurement signal VX to a sample-and-hold circuit SHC controlled by a control signal SH.
  • the measurement signal is stored in a buffer memory BF awaiting a reading of the pixel controlled by a read signal RD.
  • the transistor TL when the transistor TL is open, only the capacitor C1 is connected in parallel with the amplifier A1.
  • the PX pixel circuit is therefore in high gain mode (low capacity).
  • the transistor TL When the transistor TL is closed, the capacitors C1, C2 are connected in parallel with the amplifier A 1.
  • the pixel circuit PX is then in low gain mode (higher capacity).
  • FIG. 3 represents timing diagrams of the signals RST, LG, VX and SH, illustrating a conventional mode of operation of the pixel circuit PX (described in patent application US 2016/0014366).
  • the pixel circuit PX is initialized by a pulse of the signal RST and a pulse of the signal LG which make the transistors TR and TL conducting. The electric charges accumulated by the transistors C1, C2 are therefore removed.
  • the output signal VX of amplifier A1 is at a maximum voltage.
  • the initialization signal RST drops to 0, the transistor TL is blocked (signal LG at 0), the signal VX begins to decrease as the photodiode EP accumulates electrical charges.
  • the decrease slope of the signal VX depends on the illumination of the photodiode EP and on the gain of the amplifier A1, which depends on the capacitance C1 (between times t1 and t2) placed in parallel with the amplifier A1.
  • a read pulse is sent to the read transistor TX to read the signal strength VX.
  • the pixel circuit PX is again initialized by a pulse of the signal RST and a pulse of the signal LG, to start a new phase of integration at the instant t3.
  • the illumination of the photodiode EP is more intense, and the signal VX reaches a saturation threshold value VT.
  • a circuit (not shown) detects the saturation ZS of the circuit, and triggers a reading of the signal VX using a pulse of the signal SH, then triggers the low gain mode at time t6 by turning the transistor TL on (LG signal at 1).
  • the integration phase therefore continues for the VX signal by a rising edge, then a decrease with a lower slope.
  • a new pulse of the measurement control signal SH is sent to the read transistor TX to read the intensity of the signal VX.
  • the circuit is again initialized using a pulse of the signal RST, the signal LG remaining at 1.
  • the pixel circuit PX is controlled according to FIG. 3, so as to carry out one or two readings at each integration phase, depending on whether saturation (two readings) is detected or not (only one reading).
  • saturation two readings
  • the saturation and gain threshold values related to the values of the capacitances C1 and C2 are analog values which necessarily vary from one pixel to another because they depend on the physical characteristics of the pixel circuits. This results in an imprecision in the value of each pixel finally determined from the measurements.
  • FIG. 4 represents timing diagrams of the signals RST, LG, SH, RD and VX, illustrating a control mode of the pixel circuit PX, according to an embodiment.
  • the pixel circuit PX is initialized using the signal RST and the signal LG making the transistors TR and TL conducting.
  • Moment t11 marks the start of an EXH integration phase.
  • the EXH integration phase which ends at an instant t13 makes it possible to acquire the pixel signals of a high gain image (i).
  • the signal LG is then at 0 to select the high gain mode.
  • an RDL reading phase of the imaging device IS takes place to constitute a previous image (i - 1) with low gain.
  • a pulse of the RD signal makes it possible to obtain a measurement of the pixel signal collected during the previous integration phase.
  • a pulse SH for controlling the sampler circuit SHC blocker collects a PH measurement of the VX signal.
  • the measurement PH of the charges accumulated in the capacitor C1 is transferred to the buffer memory BF at the output of the sample-and-hold circuit SHC.
  • the circuit PX is again initialized by a pulse of the signal RST applied to the transistor TR and a pulse of the signal LG applied to the transistor TL.
  • a new EXL integration phase starts to acquire a next image (i + 1) with low gain.
  • the signal LG remains active to select the low gain mode.
  • an RDH reading phase takes place to constitute the image (i) resulting from the EXH integration phase.
  • a pulse of the RD signal commands the reading of the buffer memory BF to collect the measurement PH of the pixel signal obtained during the integration phase EXH.
  • a measurement phase SB of the pixel circuit PX takes place, between the instants T15 and T16, during which a pulse of the signal SH commands the circuit SHC to collect a measurement PL of the signal VX.
  • the measurement phase SB the measurement PL of the charges accumulated in the capacitors C1, C2 is transferred to the buffer memory BF.
  • a new RS initialization phase takes place, during which the signal RST is at 1 and the signal LG remains at 1.
  • the instant T17 marks the start of a new integration phase EXH for acquire a next image (i + 2) with high gain.
  • EXH integration phase which ends at time t19, an RDL reading phase of the pixels of the low gain image (i + 1) takes place, generated during the EXL integration phase.
  • the measurement phase SB of the pixel circuit PX with high gain takes place between the instants t18 and t19, to collect a new measurement PH of the signal VX.
  • control mode illustrated in FIG. 4 makes it possible to constitute alternately, a high gain image and a low gain image. It should be noted that these two types of image can be obtained without varying the duration of the EXH-EXL integration phases. Two successive images, respectively at high and at low gain can then be merged to generate a composite image with high dynamic range, for example by replacing the saturated pixels of the image with high gain by the corresponding pixels of the image with low gain . High and low gain images can thus be provided alternately in a first image stream. After the merge operation, composite images are provided in a second image stream.
  • the bit rate of the second image stream can be equal to half the bit rate of the first image stream, or can be equal to this one, if each high or low gain image is used to generate two composite images, merging it a first time with the previous image, and a second time with the next image in the first stream.
  • the previously described operating mode is therefore particularly favorable for the production of high bit rate video images, for example 600 frames per second, or at a higher bit rate.
  • FIG. 5 represents timing diagrams of the signals RST, LG, SH, RD and VX, illustrating a control mode of the pixel circuit PX, according to another embodiment.
  • an initialization phase RS initializes the pixel circuit PX by applying a pulse of the signal RST and a pulse of the signal LG to make the transistors TR and TL pass.
  • the instant T21 marks the start of an EXH1 integration phase to acquire the pixels of a high gain image (i).
  • EXH1 which ends at an instant t25
  • the signal LG is at 0 to select the high gain mode.
  • an RDH1 reading phase takes place to constitute the image (i).
  • a pulse of the signal SH controlling the sample-and-hold circuit SHC makes it possible to carry out a first measurement of the signal VX at the output of the pixel circuit PX, between times t22 and t23. This pulse is followed by a pulse of the signal RD to collect the measurement of the pixel signal which has just been stored in the buffer memory BF.
  • a pulse of the signal RST and a pulse of the signal LG are applied respectively to the transistors TR and TL of the pixel circuit PX to initialize the pixel circuit PX, and to start a new phase of integration EXL1.
  • the integration phase EXL1 takes place between times t26 and t27 to generate a next image (i + 1) with low gain.
  • the signal LG is active to select the low gain mode.
  • a new RDL1 reading phase takes place for the same image (i + 1).
  • Several pulses of the measurement signal SH for controlling the sample-and-hold circuit SHC, each followed by pulses of the signal RD, are emitted, to collect several measurement points PL1, PL2, PLn-1, PLn of the signal VX.
  • n of points measured during each integration phase EXH1, EXL1 can vary from 2 to, for example 60 in the case where the imaging device can provide 600 images per second. If you want to produce images at a rate of 24 images per second, n can be set to 25.
  • the measurement points PH1 -PHn, PL1 -PLn can be used to constitute n images for each integration phase EXH1, EXL1, each image i being formed of all the pixels PHi or PU read for all the pixel PX circuits.
  • the n images i obtained are more and more clear since they are obtained for increasingly long integration times.
  • the n images i can then be merged to constitute a high gain image.
  • the measurement points PH1 -PHn, PL1 -PLn are used to determine the slope of the signal VX during each integration phase EXH1, EXL1.
  • a slope can be determined from several points by applying for example the method of least squares or the method of Fowler. This method is detailed in the document SPIE vol. 1541, Infrared Sensors, Detectors, Electronics and Signal Processing (1991), p. 127-133. Each of the slopes thus determined makes it possible to deduce a corresponding pixel value from the image to be generated, at the end of the integration phase EXH1, EXL1.
  • the control mode illustrated in FIG. 5 makes it possible to constitute a high gain image (during the EXH1 / RDH1 phases) and a low gain image (during the EXL1 / RDL1 phases). These two images can then be merged to obtain a wide dynamic range image.
  • the frame rate of the high and low gain image stream and of the composite image stream may remain unchanged after such a merger, in particular merging each image in the high and low gain image stream, with the previous image, to generate a first composite image, and with the following image to generate a second composite image.
  • the slope of the points PH1 -PHn and / or of the points PL1 -PLn can be calculated only from the unsaturated points, by eliminating the saturated points.
  • FIG. 6 represents a pixel circuit PX1, according to another embodiment.
  • the pixel circuit PX1 differs from the circuit PX in that it comprises an additional transistor TH whose conduction terminals are connected in series with the capacitor C1, the transistor TH being controlled by a signal HG.
  • the signal HG is for example at 1 so that the transistor TH is conducting, while the transistor TL is kept non-passing (signal LG at 0).
  • the signals LG and HG are respectively at 1 and 0.
  • the pixel circuit PX1 can be used with the control mode of FIG. 5. In this case, only one initialization phase RS can be carried out, for two consecutive integration phases EXH1, EXL1. Thus, in the example of FIG. 5, the initialization of the pixel circuit PX1 between the instants t25 and t26 can be deleted (or else between the instants t20 and t21 and t27 and t28). This arrangement makes it possible to reduce the reading noise.
  • a lower gain mode can be selected by simultaneously activating the TL and TH transistors. It is then necessary to initialize the pixel circuit PX1 between each integration phase.
  • FIG. 7 represents timing diagrams of the signals RST, LG, HG and VX, illustrating a control mode of the pixel circuit PX1, according to another embodiment.
  • This control mode differs from that of FIG. 5 in that during each integration phase, the high and low gain modes are selected alternately, several times, to acquire one or more measurement points of the VX signal following each mode selection.
  • an initialization phase RS initializes the pixel circuit PX1 by applying a pulse of the signal RST to make the transistor TR on, and pulses of the signals LG and HG to make the transistors TL and TH on.
  • Moment T31 marks the start of a phase EXP integration to acquire the pixels of a high gain image (i) and the pixels of a low gain image (i + 1).
  • the signals LG, HG are alternately at 0 and at 1, to alternately select the low and high gain modes.
  • a reading phase RL takes place to acquire one or more measurement points of the signal VX, corresponding to the voltage across the capacitor C2.
  • a RH reading phase takes place to acquire one or more measurement points of the signal VX, corresponding to the voltage across the capacitor C1.
  • the signals SH and RD are activated successively as shown in FIG. 5.
  • the low gain mode is selected, and the measurement points PL1, PL2 are read.
  • the high gain mode is selected, and the measurement points PH1, PH2 are read.
  • the low gain mode is selected, and the measurement points PL3, PL4 are read.
  • the high gain mode is selected, and the measurement points PH3, PH4 are read.
  • the low gain mode is selected, and the measurement points PL5, PL6 are read.
  • the low gain mode is selected, and the measurement points PLn-1, PLn are read.
  • the high gain mode is selected, and the measurement points PHn-1, PHn are read.
  • the pixel circuit PX1 is initialized between times t39 and t40, by pulses of the signals RST, LG and HG, applied respectively to the transistors TR and TL and TH of the pixel circuit PX1, to start a new integration phase and generate the following two images.
  • the measurement points PL1 -PLn are used either to generate n images, or to determine the slope of the signal VX, during the integration phase EXP in the low gain mode.
  • the measurement points PH1 -PHn are used either to generate n images, or to determine the slope of the signal VX during the integration phase EXP in the high gain mode.
  • the slopes thus determined of the signal VX are then used to determine the value of a pixel of the image (i) with low gain, and the value of this pixel in the image (i + 1) with high gain.
  • the control mode illustrated in FIG. 7 makes it possible to constitute a high gain image and a low gain image (during the same integration phase EXP which can extend over a double duration of the integration phases EXL1, EXH1 in Figure 5).
  • the two images (i) and (i + 1) can then be merged to obtain a composite image with a wide dynamic range.
  • the command mode of FIG. 7 makes it possible to reduce or eliminate the ghost effect which can appear when the observed scene includes a moving object, which appears in the form of a single blurred object in the images obtained.
  • bit rate of the images can remain unchanged after such a fusion, by merging each image, a first time with the previous image, and a second time with the following image, to form two composite images.
  • FIG. 8 represents a pixel circuit PX2 with architecture of type S F (Source follower).
  • the pixel circuit PX2 comprises a photosensitive element EP1 such as a photodiode, and transistors TG, T1, TL1, TR1 and TS, for example of the N-channel MOS type.
  • the photosensitive element EP1 comprises a first terminal connected to the ground and a second terminal connected to an electrical charge storage area RN via the transfer transistor TG.
  • the storage area RN comprises a capacitor C3 connected between a conduction terminal of the transistor TG and the ground, and a capacitor C4 connected on one side to the ground and on the other to a conduction terminal of the transistor TL1 for selecting mode, the other conduction terminal of transistor TL1 being connected to the storage area RN.
  • the transistors TG and TL1 are controlled respectively by signals VG and LG.
  • the storage area RN is connected to the gate of the transistor T1 and is connected to a supply voltage source VS via the conduction terminals of the transistor TR1 controlled by the initialization signal RST.
  • the transistor T1 is connected between the supply voltage source VS and the read transistor TS.
  • the transistor TS is controlled by a signal SH to supply a measurement signal VX representative of the quantity of electrical charges accumulated by the photosensitive element EP1 and transferred to the storage area RN.
  • the transistor T1 supplies the signal VX
  • the transistor TS supplies the voltage VX at the output of the pixel circuit PX2 when the latter is selected for reading by the signal SH.
  • the transistor TR1 is controlled by the RST signal to initialize the RN storage area.
  • the PX2 pixel circuit can be used in the same way as the PX circuit in the control modes of Figures 4 and 5.
  • FIG. 9 represents a pixel circuit PX3, according to another embodiment.
  • the pixel circuit PX3 differs from the pixel circuit PX2 in that it includes an additional transistor TH1 controlled by the signal HG, and interposed between the storage area RN and the capacitor C3.
  • the pixel circuit PX3 can be used in the same way as the circuit PX1 in the control modes of FIGS. 4, 5 and 7. In the control mode of FIG. 5, the pixel circuit PX3 can be initialized only every two integration phases.
  • FIG. 10 shows a digital pixel processing circuit PCC for generating a PXC pixel of a composite image formed by the fusion of a high gain image and a low gain image.
  • the PCC circuit receives the value of a PXH pixel from the high gain image and the value of a corresponding PXL pixel from the low gain image, the PXH and PXL pixel values having been previously scanned and corrected.
  • the corrections applied to the PXL and PXH pixel values are intended to remove an initial offset and to standardize the gains of the pixel circuits of the image sensor in the high and low gain modes.
  • the initial offsets in the high and low gain modes can be determined by averaging while the image sensor is placed in the dark (in the absence of illumination).
  • the corrections to be applied individually to each pixel circuit can be determined from pixel measurements obtained by placing the image sensor in the presence of an image of uniform color.
  • the circuit PCC comprises a comparator CP for comparing the value of the pixel PXH with a threshold value TD.
  • the comparator CP controls a switch S1 comprising an input receiving the value of the pixel PXH.
  • the PCC circuit also includes an amplifier G of gain G receiving the value of the pixel PXL.
  • the output of the AM amplifier is connected to another input of switch S1.
  • the switch S1 supplies either the value of the pixel PXH, or a corrected value of the pixel PXL at the output of the amplifier AM.
  • the threshold value TD is fixed so as to correspond to a saturation value of the pixel PXH. If the value of the pixel PXH obtained with a high gain is greater than the threshold value TD, and therefore considered to be unsaturated (from the curve of the signal VX in the examples of FIGS. 4, 5, 7), the pixel PXH is transmitted at the output of the PCC circuit. Otherwise, the value of the pixel PXL obtained with a low gain is multiplied by the gain value G, to obtain a corrected value PXG, this value being transmitted at the output of the PCC circuit.
  • the PXC output value of the PCC circuit is obtained as follows:
  • the slope of the signal VX is negative between the start and the end of each of the integration phases EXH, EXL, EXH1, EXL1, EXP.
  • this slope of the VX signal can be positive. In the latter case, it goes without saying that the comparisons of the PXH signal with the threshold are reversed in formulas (1) and (2).
  • the value of the gain G is chosen so as to obtain a substantially linear response curve of the pixel circuit as a function of the light intensity applied or collected by the photosensitive element EP, EP1 of the pixel circuit.
  • the value of each pixel PXH of the high gain image is compared with two threshold values THL and THH, with THH ⁇ THL (in the case of a negative VX signal slope) and the following formulas are applied:
  • the interval between THH and THL can be divided into several segments, by example of the same width, the values of the coefficients a and b varying from one segment to another.
  • the coefficients (a, b) can be respectively equal to (0.75, 0.25) for the first segment starting from THH, (0.5 , 0.5) for the middle segment, and (0.25, 0.75) for the third segment on the THL threshold side.
  • FIG. 11 represents a PCC pixel processing circuit for generating a pixel of a composite image formed by the fusion of a high gain image and a low gain image, in the case where several measurement points are used to form the high gain image and the low gain image.
  • the circuit PCC1 differs from the circuit PCC in that the comparator CP compares to a threshold value TD1, not the value of the pixel with high gain PXH, but a value such as the number of PNS points measured unsaturated.
  • the threshold value TD1 can be set to a value such as 7 or 8, or to a lower value such as 4 or 5, depending on whether the least squares method or the Fowler method is used to determine the slope of each pixel signal VX.
  • FIG. 12 illustrates a mode of fusion of the images generated by the imaging device IS.
  • the imaging device IS successively constructs, from the pixel signals supplied by the pixel circuits PX, PX1, PX2, PX3, images with high gain IMH and images with low gain IML.
  • the imaging device provides a stream of high IMH gain images alternated with low IML gain images.
  • the images of each pair of successive images (IMH, IML) or (IML, IMH) are combined for example using the PCC circuit to obtain a composite image IM1, IM2 ... IM10.
  • IMH, IML image is combined with the previous image and the following image, to form two composite images IMi, IMi + 1, a flow of composite images is obtained having the same image rate as the flow of high and low gain images IMH, IML.
  • the device IS is configured to merge together several of the successive composite images IM1 -IM10.
  • the device IS provides an IMH, IML image or an IM1-IM10 composite image at the image rate of 600 images per second, and generates an IM image from each successive group distinct from 10 composite images.
  • IM images can be generated with an image rate of 60 images per second.
  • the present invention is capable of various variant embodiments and various applications.
  • the invention is not limited to the pixel circuits described, but can be implemented with other pixel circuits, provided that these pixel circuits are configured to operate with different gains which can be selected. .
  • the invention limited to pixel circuits that can apply two different gains.
  • the gain values used for the high and low gain modes can be adjusted for example as a function of an average illumination value of the observed scene.
  • provision may be made to generate three or more images at different gains and to combine these images to form each composite image.
  • the respective durations of the integration phases are also not necessarily identical, and can be adjusted relative to each other, for example for the same overall integration time, to obtain better image quality, especially depending on the lighting of the scene.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

L'invention concerne un procédé de commande d'un dispositif imageur, comprenant des étapes consistant à: générer des photo-courants par des éléments photosensibles de circuits de pixel dans un dispositif imageur, dans chaque circuit de pixel, sélectionner une première capacité durant une première phase d'intégration (EXH), intégrer une charge électrique résultant du photo-courant dans la première capacité, mesurer un premier signal de pixel (PH) à la fin de la première phase d'intégration, former une première image à partir des premiers signaux de pixel mesurés, dans chaque circuit de pixel, sélectionner une seconde capacité durant une seconde phase d'intégration (EXL), intégrer la charge électrique résultant du photo-courant dans la seconde capacité, mesurer un second signal de pixel (PL) à la fin de la seconde phase d'intégration, former une seconde image à partir des seconds signaux de pixel mesurés, et former une image composite en combinant la première image avec la seconde image.

Description

DISPOSITIF IMAGEUR A GRANDE VITESSE D'ACQUISITION ET A GAMME
DYNAMIQUE ETENDUE
La présente invention concerne les capteurs d’image matriciels en technologie CMOS. L’invention peut s’appliquer au domaine visible, aussi bien qu’au domaine des infrarouges SWIR, MWIR, LWIR (Short-, Mid-, Long-Wave Infra Red). Elle peut être utilisée notamment pour la vidéo-surveillance ou dans le domaine biologique, par exemple pour observer en temps réel des marqueurs biologiques, et plus généralement dans tous les domaines où une grande gamme dynamique est souhaitable.
Généralement, un capteur d’image de type CMOS comprend des pixels ou photosites disposés selon une configuration matricielle. Chaque pixel comprend une zone photosensible, généralement une photodiode, configurée pour accumuler des charges électriques en fonction de la lumière qu’elle reçoit, et un circuit de lecture pour mesurer la quantité de charges accumulées par la photodiode. Le circuit de lecture comprend un transistor de transfert permettant de commander le transfert des charges électriques accumulées dans la photodiode vers un nœud de lecture. Le pixel est ainsi commandé selon un cycle comprenant une phase d’initialisation, une phase d’intégration, et une phase de lecture. Durant la phase d’intégration, la photodiode accumule des charges électriques en fonction de la lumière qu’elle reçoit. La phase de lecture consiste à générer un signal correspondant à la quantité de charges électriques accumulées par la photodiode durant la phase d’intégration. La phase d’initialisation consiste à éliminer les charges électriques accumulées par la photodiode durant la phase d’intégration.
Généralement, les dispositifs imageurs (appareils photos, caméras) présentent une gamme dynamique ("dynamic range") bien inférieure à celle rencontrée généralement dans le monde réel, tel qu’il peut être perçu par l’œil humain. La gamme dynamique peut être définie par le rapport entre l’intensité lumineuse maximum d’une image (dans la zone la plus claire ou la plus éclairée de l’image), et l’intensité minimum de l’image (dans à la zone la plus sombre ou la moins éclairée de l’image). La dynamique d’une image est généralement limitée par le circuit de lecture de la zone photosensible.
Pour étendre la gamme dynamique des images obtenues, il a été proposé un mode à gamme dynamique étendue HDR ("High Dynamic Range") consistant à réaliser plusieurs prises d’image successives, avec des temps d’exposition ou d’intégration différents. Une première image obtenue à partir d’un long temps d’intégration permet d’acquérir des détails relatifs à des zones sombres d’une scène, et une seconde image obtenue à partir d’un temps d’intégration plus court permet d’acquérir des détails relatifs à des zones claires de la scène. Ces deux images sont ensuite combinées en une image composite contenant des détails à la fois des zones claires et des zones sombres.
Le temps d’acquisition de deux images ayant des temps d’exposition différents de scènes en mouvement peut engendrer un effet fantôme selon lequel un objet en mouvement peut apparaître plusieurs fois dans l’image composite, ainsi qu’une latence importante. La reconstitution d’images HDR se prête donc mal aux séquences vidéo, et en particulier aux séquences vidéo ayant une cadence élevée. Cette technique est donc principalement utilisée pour la prise d’images distinctes (dans les appareils photo).
D’autres procédés visant à étendre la gamme dynamique des images mettent en œuvre plusieurs voies analogiques ayant des gains d’amplification différents. Cependant, cette amplification est réalisée après un premier étage d’acquisition respectif de chaque pixel. Il en résulte que le bruit généré par le premier étage est également amplifié. Les images obtenues à l’aide du plus fort gain d’amplification peuvent donc présenter un bruit plus important.
Il est donc souhaitable de pouvoir générer des images à grande vitesse d’acquisition, à gamme dynamique étendue, sans amplification du bruit, et sans flou additionnel ou effet fantôme résultant de l’extension de la gamme dynamique.
Des modes de réalisation concernent un procédé de commande d’un dispositif imageur, comprenant des étapes consistant à : générer des photo courants par des éléments photosensibles de circuits de pixel dans un dispositif imageur comportant une pluralité de circuits de pixel, sélectionner dans chaque circuit de pixel une première capacité, durant une première phase d’intégration, pendant la première phase d’intégration, intégrer, dans chaque circuit de pixel, une charge électrique résultant du photo-courant dans la première capacité du circuit de pixel, activer un signal commande pour mesurer dans chaque circuit de pixel, un premier signal de pixel, en fonction de la charge électrique intégrée dans la première capacité, pendant ou à la fin de la première phase d’intégration, pendant la première phase d’intégration ou une seconde phase d’intégration, former une première image à partir des premiers signaux de pixel mesurés, sélectionner dans chaque circuit de pixel une seconde capacité, durant la seconde phase d’intégration, les première et seconde capacités correspondant à des valeurs de gain respectives distinctes, pendant la seconde phase d’intégration, intégrer, dans chaque circuit de pixel, la charge électrique résultant du photo-courant dans la seconde capacité du circuit de pixel, activer le signal de commande pour mesurer dans chaque circuit de pixel un second signal de pixel en fonction de la charge électrique intégrée dans la seconde capacité, pendant ou à la fin de la seconde phase d’intégration, pendant la seconde phase d’intégration ou une phase d’intégration suivante, former une seconde image à partir des seconds signaux de pixel mesurés, et former une image composite en combinant la première image avec la seconde image.
Selon un mode de réalisation, la première et la seconde phase d’intégration présentent des durées identiques.
Selon un mode de réalisation, le procédé comprend des étapes consistant à : réaliser successivement la première phase d’intégration en sélectionnant la première capacité, en alternance avec la seconde phase d’intégration en sélectionnant la seconde capacité, pour obtenir un premier flux de premières images en alternance avec des secondes images, et former un second flux d’images composites en combinant chaque seconde image du premier flux avec une première image précédente adjacente dans le premier flux, pour générer une première image composite, et en combinant chaque seconde image du premier flux avec une première image suivante adjacente dans le premier flux, pour générer une seconde images composite.
Selon un mode de réalisation, le procédé comprend des étapes de division du second flux en groupes de plusieurs images composites successives, et de fusion des images composites de chaque groupe en une seule image respective qui est fournie en sortie du dispositif imageur.
Selon un mode de réalisation, le procédé comprend, pour chaque circuit de pixel, des étapes consistant à : réaliser plusieurs mesures du signal de pixel, durant chacune des première et seconde phases d’intégration, et déterminer les première et seconde valeurs de pixel à partir de pentes de signal définies par les mesures de signal de pixel durant respectivement les première et seconde phases d’intégration. Selon un mode de réalisation, le procédé comprend, pour chaque circuit de pixel, des étapes consistant à : réaliser durant chacune des première et seconde phases d’intégration, plusieurs mesures de signal de pixel, en sélectionnant alternativement la première capacité et la seconde capacité, déterminer une première valeur de pixel à partir d’une pente de signal définie par les mesures de signal de pixel réalisées avec la première capacité, la première valeur de pixel étant utilisée pour former la première image, et déterminer une seconde valeur de pixel à partir d’une pente de signal définie par les mesures de signal de pixel réalisées avec la seconde capacité, la seconde valeur de pixel étant utilisée pour former la seconde image.
Selon un mode de réalisation, la pente de signal est calculée en éliminant des mesures de pixel saturées, la pente étant utilisée pour déterminée chacune des première et seconde valeurs de pixel à la fin des première et secondes phases d’intégration, respectivement.
Selon un mode de réalisation, la première valeur de gain est supérieure à la seconde valeur de gain, la formation de l’image composite comprenant, pour chaque circuit de pixel, des étapes consistant à : déterminer si le premier signal de pixel correspond à une valeur saturée, si le premier signal de pixel ne correspond pas à une valeur saturée, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, et si le premier signal de pixel correspond à une valeur saturée, former le pixel correspondant de l’image composite en utilisant le second signal de pixel, ou bien des étapes consistant à : comparer le premier signal de pixel à une première valeur saturée et à une seconde valeur saturée, la seconde valeur saturée correspondant à une plus grande saturation que la première valeur saturée, si le premier signal de pixel est moins saturé que la première valeur saturée, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, si le premier signal de pixel est plus saturé que la seconde valeur saturée, utiliser le second signal de pixel pour former le pixel correspondant de l’image composite, si le premier signal de pixel est plus saturé que la première valeur saturée et moins saturé que la seconde valeur saturée, former le pixel correspondant de l’image composite par l’une des méthodes suivantes : en utilisant le premier signal de pixel si pour une image précédente le premier signal de pixel a été utilisé, et le second signal de pixel si pour l’image précédente le second signal de pixel a été utilisé, en utilisant une moyenne du premier signal de pixel et du second signal de pixel. Selon un mode de réalisation, la première valeur de gain est supérieure à la seconde valeur de gain, la formation de l’image composite comprenant, pour chaque circuit de pixel, des étapes consistant à : déterminer un nombre de mesures de pixel saturées obtenues pour déterminer le premier signal de pixel, si le nombre de mesures de pixel saturées est inférieur à une première valeur de seuil, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, et si le nombre de mesures de pixel saturées est supérieur à la première valeur de seuil, former le pixel correspondant de l’image composite en utilisant le second signal de pixel, ou bien des étapes consistant à : comparer le nombre de mesures de pixel saturées à la première valeur de seuil, et une seconde valeur de seuil, si le nombre de mesures de pixel saturées est inférieur à la première valeur de seuil, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, si le nombre de mesures de pixel saturées est supérieur à la seconde valeur de seuil, utiliser le second signal de pixel pour former le pixel correspondant de l’image composite, si le nombre de mesures de pixel saturées est compris entre la première valeur de seuil et la seconde valeur de seuil, former le pixel correspondant de l’image composite par l’une des méthodes suivantes : en utilisant le premier signal de pixel si pour une image précédente le premier signal de pixel a été utilisé, et le second signal de pixel si pour l’image précédente le second signal de pixel a été utilisé, en utilisant une moyenne du premier signal de pixel et du second signal de pixel.
Selon un mode de réalisation, le procédé comprend des étapes d’initialisation de chaque circuit de pixel, pour évacuer des charges électriques accumulées dans la capacité sélectionnée, avant chacune des première et seconde phases d’intégration, ou bien seulement avant chaque première phase d’intégration.
Des modes de réalisation peuvent également concerner un dispositif imageur comprenant : une matrice de circuits de pixels disposés en une pluralité de lignes et en une pluralité de colonnes, chaque circuit de pixel comportant un circuit de lecture commandé par un unique signal pour déclencher la mesure d’un signal de pixel, en fonction d’une charge électrique intégrée dans une capacité du circuit de pixel, et des circuits de contrôle configurés pour mettre en œuvre le procédé défini précédemment.
Selon un mode de réalisation, chaque circuit de pixel présente une architecture de type CTIA ou SF. Selon un mode de réalisation, la seconde capacité de chaque circuit de pixel est formée par la combinaison de deux condensateurs, ou est formée par un condensateur distinct d’un condensateur formant la première capacité.
Des exemples de réalisation de l’invention seront décrits dans ce qui suit, à titre non limitatif en relation avec les figures jointes parmi lesquelles :
La figure 1 représente schématiquement un dispositif imageur classique,
La figure 2 représente schématiquement un circuit de pixel classique,
La figure 3 représente schématiquement un chronogramme de différents signaux pouvant apparaître dans le circuit de pixel de la figure 1 ,
La figure 4 représente schématiquement un chronogramme de différents signaux pouvant apparaître dans le circuit de pixel de la figure 1 , selon un premier mode de réalisation,
La figure 5 représente schématiquement un chronogramme de différents signaux pouvant apparaître dans le circuit de pixel de la figure 1 , selon un second mode de réalisation,
La figure 6 représente schématiquement un circuit de pixel, selon un mode de réalisation,
La figure 7 représente schématiquement un chronogramme de différents signaux pouvant apparaître dans le circuit de pixel de la figure 6, selon un autre mode de réalisation,
La figure 8 représente schématiquement un autre circuit de pixel classique,
La figure 9 représente schématiquement un circuit de pixel, selon un autre mode de réalisation,
La figure 10 représente schématiquement un circuit de combinaison de pixels, selon un mode de réalisation,
La figure 1 1 représente schématiquement un circuit de combinaison de pixels, selon un autre mode de réalisation,
La figure 12 illustre un mode de combinaison d’images, selon un mode de réalisation.
La figure 1 représente un dispositif imageur IS intégrant un capteur d’image. Le dispositif IS peut être un capteur d’image, un dispositif portable tel qu’un appareil photo, une caméra, un téléphone mobile, ou tout autre dispositif présentant une fonction de capture d’image. Le dispositif IS comprend classiquement une matrice PXA de circuits de pixels PX. La matrice PXA comprend des circuits de pixel PX disposés en une pluralité de lignes et en une pluralité de colonnes. Le dispositif IS comprend également des circuits de contrôle RDRV, RDEC, CDRV, CDEC, TAC, configurés pour fournir différents signaux de commande aux circuits de pixel PX en fonction de différentes phases à enchaîner pour capturer des images. La matrice PXA fournit des signaux de pixel à un circuit de traitement AMP, ADC, IPRC configuré pour fournir des images IMG à partir des signaux de pixel.
Les lignes de pixels sont activées sélectivement par un circuit de pilotage de ligne RDRV en réponse à un décodeur d’adresse de ligne RDEC. Les colonnes de pixels sont également activées par un circuit de pilotage de colonne commandé par un décodeur de colonne CDEC. Les circuits RDRV et CDRV fournissent les tensions appropriées pour commander les circuits de pixel PX. Le dispositif IS comprend également un circuit de contrôle TAC qui commande les décodeurs d’adresse RDEC et CDEC et les circuits de pilotage RDRV, CDRV pour sélectionner à chaque instant la ligne et la colonne de pixels appropriée en vue d’une lecture de pixel. Les signaux de pixel lus sont amplifiés par l’amplificateur AMP, et numérisés par le convertisseur analogique/numérique ADC. Les signaux de pixels numérisés sont traités par un processeur d’image IPRC qui fournit une image IMG à partir des signaux de pixels numérisés. Le processeur d’image IPRC peut comprendre des mémoires pour traiter et stocker les signaux d’image reçus.
La figure 2 représente un circuit de pixel PX classique à architecture de type CTIA (Charge Trans Impédance Amplifier), par exemple décrit dans la demande de brevet US 2016/0014366. Le circuit de pixel PX comprend un élément photosensible EP tel qu’une photodiode, un amplificateur A1 dont le gain dépend de la valeur d’un condensateur monté en parallèle entre une entrée et la sortie de l’amplificateur A1. Dans l’exemple de la figure 2, une entrée directe de l’amplificateur A1 est reliée la masse, et une entrée inverseuse de l’amplificateur est connectée à une borne directe de la photodiode EP et à une borne respective de condensateurs d’intégration C1 , C2. La sortie de l’amplificateur A1 est connectée à l’autre borne du condensateur C1 , et reliée à l’autre borne du condensateur C2 par l’intermédiaire de bornes de conduction d’un transistor TL monté en interrupteur et commandé par un signal TL d’activation d’un mode à faible gain. L’entrée inverseuse et la sortie de l’amplificateur A1 sont connectées aux bornes de conduction d’un transistor d’initialisation TR monté en interrupteur et commandé par un signal d’initialisation RST. La sortie de l’amplificateur A1 fournit un signal de mesure de pixel VX à un circuit échantillonneur-bloqueur SHC commandé par un signal de commande SH. Le signal de mesure est stocké dans une mémoire tampon BF en attente d’une lecture du pixel commandée par un signal de lecture RD.
Ainsi, lorsque le transistor TL est ouvert, seul le condensateur C1 se trouve connecté en parallèle de l’amplificateur A1. Le circuit de pixel PX se trouve donc en mode à fort gain (faible capacité). Lorsque le transistor TL est fermé, les condensateurs C1 , C2 sont connectés en parallèle de l’amplificateur A 1. Le circuit de pixel PX se trouve alors en mode à faible gain (capacité plus élevée).
La figure 3 représente des chronogrammes des signaux RST, LG, VX et SH, illustrant un mode de fonctionnement classique du circuit de pixel PX (décrit la demande de brevet US 2016/0014366). Entre des instants tO et t1 , le circuit de pixel PX est initialisé par une impulsion du signal RST et une impulsion du signal LG qui rendent les transistors TR et TL passants. Les charges électriques accumulées par les transistors C1 , C2 sont donc évacuées. Le signal VX de sortie de l’amplificateur A1 se trouve à une tension maximum. A l’instant t1 , lorsque le signal d’initialisation RST tombe à 0, le transistor TL est bloqué (signal LG à 0), le signal VX commence à diminuer au fur et à mesure que la photodiode EP accumule des charges électriques. La pente de diminution du signal VX dépend de l’éclairement de la photodiode EP et du gain de l’amplificateur A1 , lequel dépend de la capacité C1 (entre les instants t1 et t2) mise en parallèle de l’amplificateur A1. Juste avant la fin d’une phase d’intégration à l’instant t2, une impulsion de lecture est envoyée au transistor de lecture TX pour lire l’intensité du signal VX.
Entre les instants t2 et t3, le circuit de pixel PX est à nouveau initialisé par une impulsion du signal RST et une impulsion du signal LG, pour démarrer une nouvelle phase d’intégration à l’instant t3. Durant cette phase d’intégration, l’éclairement de la photodiode EP est plus intense, et le signal VX atteint une valeur de seuil de saturation VT. Un circuit (non représenté) détecte la saturation ZS du circuit, et déclenche une lecture du signal VX à l’aide d’une impulsion du signal SH, puis déclenche le mode à faible gain à l’instant t6 en rendant le transistor TL passant (signal LG à 1 ). La phase d’intégration se poursuit donc pour le signal VX par un front montant, puis une décroissance avec une pente plus faible. Juste avant la fin de la phase d’intégration à l’instant t7, une nouvelle impulsion du signal de commande de mesure SH est envoyée au transistor de lecture TX pour lire l’intensité du signal VX. Entre les instants t7 et t8, le signal le circuit est à nouveau initialisé à l’aide d’une impulsion du signal RST, le signal LG restant à 1.
Il en résulte que le circuit de pixel PX est commandé d’après la figure 3, de manière à procéder à une ou deux lectures à chaque phase d’intégration, selon qu’une saturation (deux lectures) est détectée ou non (une seule lecture). Pour exploiter le basculement du mode à fort gain vers le mode à faible gain, et déterminer l’intensité lumineuse reçue par la photodiode EP durant la phase d’intégration, il est nécessaire de mémoriser toutes les mesures effectuées durant la phase d’intégration, ainsi que le fait que le pixel a été obtenu en mode à faible gain. En outre, la détermination de l’intensité lumineuse reçue par la photodiode EP durant la phase d’intégration s’avère complexe. En outre, les valeurs de seuil de saturation et de gain lié aux valeurs des capacités C1 et C2 sont des valeurs analogiques qui varient nécessairement d’un pixel à l’autre car elles dépendent des caractéristiques physiques des circuits de pixel. Il en résulte une imprécision dans la valeur de chaque pixel finalement déterminée à partir des mesures.
La figure 4 représente des chronogrammes des signaux RST, LG, SH, RD et VX, illustrant un mode de commande du circuit de pixel PX, selon un mode de réalisation. Entre des instants t10 et t11 (phase d’initialisation RS), le circuit de pixel PX est initialisé à l’aide du signal RST et du signal LG rendant les transistors TR et TL passants. L’instant t11 marque le début d’une phase d’intégration EXH. La phase d’intégration EXH qui se termine à un instant t13 permet d’acquérir les signaux de pixels d’une image (i) à fort gain. Entre les instants t1 1 et t13, le signal LG est alors à 0 pour sélectionner le mode à fort gain.
Pendant la phase d’intégration EXH, se déroule une phase de lecture RDL du dispositif imageur IS pour constituer une image précédente (i - 1 ) à faible gain. Durant la phase de lecture RDL, une impulsion du signal RD permet d’obtenir une mesure du signal de pixel recueillie lors de la phase d’intégration précédente. Durant une phase de mesure SB du circuit de pixel PX, entre les instants t12 et t13, une impulsion SH de commande du circuit échantillonneur bloqueur SHC permet de recueillir une mesure PH du signal VX. Pendant la phase de mesure SB, la mesure PH des charges accumulées dans le condensateur C1 est transférée vers la mémoire tampon BF en sortie du circuit échantillonneur-bloqueur SHC.
Entre les instants t13 et t14, le circuit PX est à nouveau initialisé par une impulsion du signal RST appliquée au transistor TR et une impulsion du signal LG appliquée au transistor TL. A l’instant t14, une nouvelle phase d’intégration EXL démarre pour acquérir une image suivante (i+1 ) à faible gain. Ainsi, durant la phase d’intégration EXL, entre les instants t14 et t15, le signal LG reste actif pour sélectionner le mode à faible gain. Pendant la phase d’intégration EXL, se déroule une phase de lecture RDH pour constituer l’image (i) issue de la phase d’intégration EXH. Pendant la phase de lecture RDH, une impulsion du signal RD commande la lecture de la mémoire tampon BF pour recueillir la mesure PH du signal de pixel obtenu lors de la phase d’intégration EXH. Juste avant la fin de la phase d’intégration EXL, se déroule une phase de mesure SB du circuit de pixel PX, entre les instants T15 et T16, durant laquelle une impulsion du signal SH commande le circuit SHC pour recueillir une mesure PL du signal VX. Pendant la phase de mesure SB, la mesure PL des charges accumulées dans les condensateurs C1 , C2 est transférée dans la mémoire tampon BF.
Entre les instants T16 et T17, se déroule une nouvelle phase d’initialisation RS, durant laquelle le signal RST est à 1 et le signal LG reste à 1. L’instant T17 marque le début d’une nouvelle phase d’intégration EXH pour acquérir une image suivante (i+2) à fort gain. Pendant cette phase d’intégration EXH qui se termine à l’instant t19, se déroule une phase de lecture RDL des pixels de l’image (i+1 ) à faible gain, générée durant la phase d’intégration EXL. La phase de mesure SB du circuit de pixel PX à fort gain se déroule entre les instants t18 et t19, pour recueillir une nouvelle mesure PH du signal VX.
Ainsi, le mode de commande illustré par la figure 4 permet de constituer alternativement, une image à fort gain et une image à faible gain. Il convient de noter que ces deux types d’images peuvent être obtenus sans faire varier la durée des phases d’intégration EXH-EXL. Deux images successives, respectivement à fort et à faible gain peuvent être ensuite fusionnées pour générer une image composite à grande gamme dynamique, par exemple en remplaçant les pixels saturés de l’image à fort gain par les pixels correspondants de l’image à faible gain. Des images à fort et à faible gain peuvent ainsi être fournies en alternance dans un premier flux d’images. Après l’opération de fusion, des images composites sont fournies dans un second flux d’images. Le débit du second flux d’images peut être égal à la moitié du débit du premier flux d’images, ou peut être égal à celui-ci, si chaque image à fort ou à faible gain est utilisée pour générer deux images composites, en la fusionnant une première fois avec l’image précédente, et une seconde fois avec l’image suivante dans le premier flux. Le mode de fonctionnement précédemment décrit est donc particulièrement favorable à la production d’images vidéo à grand débit, par exemple 600 images par seconde, ou à un débit plus élevé.
La figure 5 représente des chronogrammes des signaux RST, LG, SH, RD et VX, illustrant un mode de commande du circuit de pixel PX, selon un autre mode de réalisation. Entre des instants t20 et t21 , une phase d’initialisation RS initialise le circuit de pixel PX en appliquant une impulsion du signal RST et une impulsion du signal LG pour rendre les transistors TR et TL passants. L’instant T21 marque le début d’une phase d’intégration EXH1 pour acquérir les pixels d’une image (i) à fort gain. Durant la phase d’intégration EXH1 qui se termine à un instant t25, le signal LG est à 0 pour sélectionner le mode à fort gain. Pendant la phase d’intégration EXH1 , se déroule une phase de lecture RDH1 pour constituer l’image (i). Une impulsion du signal SH commandant le circuit échantillonneur-bloqueur SHC permet d’effectuer une première mesure du signal VX en sortie du circuit de pixel PX, entre les instants t22 et t23. Cette impulsion est suivie d’une impulsion du signal RD pour recueillir la mesure du signal de pixel qui vient d’être stockée dans la mémoire tampon BF.
Ces opérations de lecture sont répétées pendant la phase d’intégration EXH1 , pour lire l’amplitude de plusieurs points de mesure PH1 , PH2, PHn-1 , PHn du signal VX, entre les instants t21 et t25, le dernier point de mesure PHn étant mesuré à l’instant t24, juste avant la fin de la phase d’intégration EXH1 , la mesure du point PHn pouvant être lue (RD) lors de la phase d’initialisation RS ou d’intégration suivante EXL1. Ces opérations de lecture de plusieurs points de mesure du signal VX sont effectuées pour tous les pixels PX du dispositif imageur IS. Ainsi, les phases d’intégration EXH1 et de lecture RDH1 pour constituer une même image (i) sont sensiblement simultanées.
Entre les instants t25 et t26, une impulsion du signal RST et une impulsion du signal LG sont appliquées respectivement aux transistors TR et TL du circuit de pixel PX pour initialiser le circuit de pixel PX, et démarrer une nouvelle phase d’intégration EXL1. La phase d’intégration EXL1 se déroule entre les instants t26 et t27 pour générer une image suivante (i+1 ) à faible gain. Ainsi, durant la phase d’intégration EXL1 , le signal LG est actif pour sélectionner le mode à faible gain. En parallèle, se déroule une nouvelle phase de lecture RDL1 pour la même image (i+1 ). Plusieurs impulsions du signal de mesure SH pour commander le circuit échantillonneur-bloqueur SHC, suivies chacune d’impulsions du signal RD, sont émises, pour recueillir plusieurs points de mesure PL1 , PL2, PLn-1 , PLn du signal VX.
Le nombre n de points mesurés durant chaque phase d’intégration EXH1 , EXL1 peut varier de 2 à par exemple 60 dans le cas où le dispositif imageur peut fournir 600 images par seconde. Si l’on souhaite produire des images avec un débit de 24 images par seconde, n peut être fixé à 25.
Selon un mode de réalisation, les points de mesure PH1 -PHn, PL1 -PLn peuvent être exploités pour constituer n images pour chaque phase d’intégration EXH1 , EXL1 , chaque image i étant formée de tous les pixels PHi ou PU lus pour tous les circuits de pixel PX. Ainsi les n images i obtenues sont de plus en plus claires étant donné qu’elles sont obtenues pour des temps d’intégration de plus en plus longs. Les n images i peuvent ensuite être fusionnées pour constituer une image à fort gain.
Selon un mode de réalisation, les points de mesure PH1 -PHn, PL1 -PLn sont exploités pour déterminer la pente du signal VX durant chaque phase d’intégration EXH1 , EXL1. Une pente peut être déterminée à partir de plusieurs points en appliquant par exemple la méthode des moindres carrés ou la méthode de Fowler. Cette méthode est détaillée dans le document SPIE vol. 1541 , Infrared Sensors, Detectors, Electronics and Signal Processing (1991 ), p. 127- 133. Chacune des pentes ainsi déterminées permet de déduire une valeur de pixel correspondante de l’image à générer, à la fin de la phase d’intégration EXH1 , EXL1.
Ainsi, le mode de commande illustré par la figure 5 permet de constituer une image à fort gain (durant les phases EXH1/RDH1 ) et une image à faible gain (durant les phases EXL1/RDL1 ). Ces deux images peuvent ensuite être fusionnées pour obtenir une image à gamme dynamique étendue. Comme précédemment, le débit d’image du flux d’images à fort et à faible gain et du flux d’images composites peut demeurer inchangé après une telle fusion, en fusionnant chaque image dans le flux d’images à fort et à faible gain, avec l’image précédente, pour générer une première image composite, et avec l’image suivante pour générer une seconde image composite.
En cas de saturation du signal de pixel PX, la pente des points PH1 -PHn et/ou des points PL1 -PLn peut être calculée seulement à partir des points non saturés, en éliminant les points saturés.
La figure 6 représente un circuit de pixel PX1 , selon un autre mode de réalisation. Le circuit de pixel PX1 diffère du circuit PX en ce qu’il comprend un transistor supplémentaire TH dont les bornes de conduction sont connectées en série avec le condensateur C1 , le transistor TH étant commandé par un signal HG. Dans le mode à fort gain, le signal HG est par exemple à 1 pour que le transistor TH soit passant, tandis que le transistor TL est maintenu non passant (signal LG à 0). Dans le mode à faible gain, les signaux LG et HG sont respectivement à 1 et 0. Ainsi, il est possible de basculer entre les modes à fort et à faible gain, tout en conservant la charge accumulée dans les condensateurs C1 , C2.
Le circuit de pixel PX1 peut être utilisé avec le mode de commande de la figure 5. Dans ce cas, une seule phase d’initialisation RS peut être effectuée, pour deux phases d’intégration consécutives EXH1 , EXL1. Ainsi, dans l’exemple de la figure 5, l’initialisation du circuit de pixel PX1 entre les instants t25 et t26 peut être supprimée (ou bien entre les instants t20 et t21 et t27 et t28). Cette disposition permet de réduire le bruit de lecture.
Bien entendu, un mode à plus faible gain peut être sélectionné en activant simultanément les transistors TL et TH. Il est alors nécessaire d’initialiser le circuit de pixel PX1 entre chaque phase d’intégration.
La figure 7 représente des chronogrammes des signaux RST, LG, HG et VX, illustrant un mode de commande du circuit de pixel PX1 , selon un autre mode de réalisation. Ce mode de commande diffère de celui de la figure 5 en ce que durant chaque phase d’intégration, les modes à fort et faible gain sont sélectionnés alternativement, plusieurs fois, pour acquérir un ou plusieurs points de mesure du signal VX à la suite de chaque sélection de mode.
Entre des instants t30 et t31 , une phase d’initialisation RS initialise le circuit de pixel PX1 en appliquant une impulsion du signal RST pour rendre le transistor TR passant, et des impulsions des signaux LG et HG pour rendre les transistors TL et TH passants. L’instant T31 marque le début d’une phase d’intégration EXP pour acquérir les pixels d’une image (i) à fort gain et les pixels d’une image (i+1 ) à faible gain. Durant la phase d’intégration EXP qui se termine à un instant t39, les signaux LG, HG sont alternativement à 0 et à 1 , pour sélectionner alternativement les modes à faible et à fort gain. Lorsque le mode à faible gain est sélectionné, se déroule une phase de lecture RL pour acquérir un ou plusieurs points de mesure du signal VX, correspondant à la tension aux bornes du condensateur C2. De même, lorsque le mode à fort gain est sélectionné, se déroule une phase de lecture RH pour acquérir un ou plusieurs points de mesure du signal VX, correspondant à la tension aux bornes du condensateur C1. A chaque point de mesure, les signaux SH et RD sont activés successivement comme montré sur la figure 5.
Ainsi, dans l’exemple de la figure 7, entre les instants t31 et t32, le mode à faible gain est sélectionné, et les points de mesure PL1 , PL2 sont lus. Entre les instants t32 et t33, le mode à fort gain est sélectionné, et les points de mesure PH1 , PH2 sont lus. Entre les instants t33 et t34, le mode à faible gain est sélectionné, et les points de mesure PL3, PL4 sont lus. Entre les instants t34 et t35, le mode à fort gain est sélectionné, et les points de mesure PH3, PH4 sont lus. Entre les instants t35 et t36, le mode à faible gain est sélectionné, et les points de mesure PL5, PL6 sont lus. Entre les instants t37 et t38, le mode à faible gain est sélectionné, et les points de mesure PLn-1 , PLn sont lus. Entre les instants t38 et t39, le mode à fort gain est sélectionné, et les points de mesure PHn-1 , PHn sont lus.
A l’issue de la phase d’intégration EXP, le circuit de pixel PX1 est initialisé entre les instants t39 et t40, par des impulsions des signaux RST, LG et HG, appliquées respectivement aux transistors TR et TL et TH du circuit de pixel PX1 , pour démarrer une nouvelle phase d’intégration et générer deux images suivantes. Comme précédemment décrit en référence à la figure 5, les points de mesure PL1 -PLn sont exploités soit pour générer n images, soit pour déterminer la pente du signal VX, pendant la phase d’intégration EXP dans le mode à faible gain. De même, les points de mesure PH1 -PHn sont exploités soit pour générer n images, soit pour déterminer la pente du signal VX pendant la phase d’intégration EXP dans le mode à fort gain. Les pentes ainsi déterminées du signal VX sont ensuite utilisées pour déterminer la valeur d’un pixel de l’image (i) à faible gain, et la valeur de ce pixel dans l’image (i+1 ) à fort gain. Ainsi, le mode de commande illustré par la figure 7 permet de constituer une image à fort gain et une image à faible gain (durant une même phase d’intégration EXP qui peut s’étendre sur une durée double des phases d’intégration EXL1 , EXH1 de la figure 5). Les deux images (i) et (i+1 ) peuvent ensuite être fusionnées pour obtenir une image composite à gamme dynamique étendue. Le mode de commande de la figure 7 permet de réduire ou d’éliminer l’effet fantôme qui peut apparaître lorsque la scène observée comporte un objet en mouvement, lequel apparaît sous la forme d’un seul objet flou dans les images obtenues.
Comme précédemment, le débit des images peut demeurer inchangé après une telle fusion, en fusionnant chaque image, une première fois avec l’image précédente, et une seconde fois avec l’image suivante, pour former deux images composites.
La figure 8 représente un circuit de pixel PX2 à architecture de type S F (Source Follower). Le circuit de pixel PX2 comprend un élément photosensible EP1 tel qu’une photodiode, et des transistors TG, T1 , TL1 , TR1 et TS, par exemple de type MOS à canal N. L’élément photosensible EP1 comprend une première borne connectée à la masse et une seconde borne reliée à une zone de stockage de charges électrique RN par l’intermédiaire du transistor de transfert TG. La zone de stockage RN comprend un condensateur C3 connecté entre une borne de conduction du transistor TG et la masse, et un condensateur C4 connecté d’un côté à la masse et de l’autre à une borne de conduction du transistor TL1 de sélection de mode, l’autre borne de conduction du transistor TL1 étant connectée à la zone de stockage RN. Les transistors TG et TL1 sont commandés respectivement par des signaux VG et LG. La zone de stockage RN est connectée à la grille du transistor T1 et est reliée à une source de tension d’alimentation VS par l’intermédiaire des bornes de conduction du transistor TR1 commandé par le signal d’initialisation RST.
Le transistor T1 est connecté entre la source de tension d’alimentation VS et le transistor de lecture TS. Le transistor TS est commandé par un signal SH pour fournir un signal de mesure VX représentatif de la quantité de charges électriques accumulées par l’élément photosensible EP1 et transférées à la zone de stockage RN. Ainsi, le transistor T1 fournit le signal VX, et le transistor TS fournit la tension VX en sortie du circuit de pixel PX2 lorsque ce dernier est sélectionné en lecture par le signal SH. Le transistor TR1 est commandé par le signal RST pour initialiser la zone de stockage RN. Lorsque le signal LG met le transistor TL1 dans un état non passant, un mode à fort gain est sélectionné, seul le condensateur C3 pouvant accumuler des charges électriques. Inversement, lorsque le signal LG met le transistor TL1 dans un état passant, un mode à faible gain est sélectionné, les condensateurs C3 et C4 pouvant accumuler des charges électriques.
Le circuit de pixel PX2 peut être utilisé de la même manière que le circuit PX dans les modes de commande des figures 4 et 5.
La figure 9 représente un circuit de pixel PX3, selon un autre mode de réalisation. Le circuit de pixel PX3 diffère du circuit de pixel PX2 en ce qu’il comprend un transistor supplémentaire TH1 commandé par le signal HG, et interposé entre la zone de stockage RN et le condensateur C3. Le circuit de pixel PX3 peut être utilisé de la même manière que le circuit PX1 dans les modes de commande des figures 4, 5 et 7. Dans le mode de commande de la figure 5, le circuit de pixel PX3 peut être initialisé seulement toutes les deux phases d’intégration.
La figure 10 représente un circuit de traitement numérique de pixel PCC pour générer un pixel PXC d’une image composite formée de la fusion d’une image à fort gain et d’une image à faible gain. Le circuit PCC reçoit la valeur d’un pixel PXH de l’image à fort gain et la valeur d’un pixel PXL correspondant de l’image à faible gain, les valeurs de pixels PXH et PXL ayant été préalablement numérisées et corrigées. Les corrections appliquées aux valeurs des pixels PXL et PXH visent à supprimer un décalage initial et à uniformiser les gains des circuits de pixel du capteur d’image dans les modes à fort et à faible gain. Les décalages initiaux dans les modes à fort et faible gains peuvent être déterminés par un calcul de moyenne pendant que le capteur d’image est placé dans le noir (en l’absence d’éclairement). Les corrections à appliquer individuellement à chaque circuit de pixel peuvent être déterminées à partir de mesures de pixels obtenues en plaçant le capteur d’image en présence d’une image de couleur uniforme.
Le circuit PCC comprend un comparateur CP pour comparer la valeur du pixel PXH à une valeur de seuil TD. Le comparateur CP commande un commutateur S1 comportant une entrée recevant la valeur du pixel PXH. Le circuit PCC comprend également un amplificateur AM de gain G recevant la valeur du pixel PXL. La sortie de l’amplificateur AM est connectée à une autre entrée du commutateur S1 . Ainsi, le commutateur S1 fournit soit la valeur du pixel PXH, soit une valeur corrigée du pixel PXL en sortie de l’amplificateur AM.
La valeur de seuil TD est fixée de manière à correspondre à une valeur de saturation du pixel PXH. Si la valeur du pixel PXH obtenu avec un fort gain est supérieure à la valeur de seuil TD, et donc considérée comme non saturée (d’après la courbe du signal VX dans les exemples des figures 4, 5, 7), le pixel PXH est transmis en sortie du circuit PCC. Dans le cas contraire, la valeur du pixel PXL obtenu avec un faible gain est multipliée par la valeur de gain G, pour obtenir une valeur corrigée PXG, cette valeur étant transmise en sortie du circuit PCC. Ainsi, la valeur de sortie PXC du circuit PCC est obtenue de la manière suivante :
Si PXH > TD, PXC = PXH (1 )
Si PXH < TD, PXC = PXG = G x PXL (2)
Il est à noter qu’avec les circuits de pixels précédemment décrits, la pente du signal VX est négative entre le début et la fin de chacune des phases d’intégration EXH, EXL, EXH1 , EXL1 , EXP. Avec d’autres circuits de pixels, cette pente du signal VX peut être au contraire positive. Dans ce dernier cas, il va de soit que les comparaisons du signal PXH avec le seuil sont inversées dans les formules (1 ) et (2).
La valeur du gain G est choisie de manière à obtenir une courbe de réponse sensiblement linéaire du circuit de pixel en fonction de l’intensité lumineuse appliquée ou recueillie par l’élément photosensible EP, EP1 du circuit de pixel.
Selon un mode de réalisation introduisant une hystérésis, la valeur de chaque pixel PXH de l’image à fort gain est comparée à deux valeurs de seuil THL et THH, avec THH < THL (dans le cas d’une pente du signal VX négative) et les formules suivantes sont appliquées :
Si PXH < THH, PXC = PXG (3) Si PXH > THL, PXC = PXH (4) Si THH < PXH < THL, PXC = S1 (i-1 , PXH, PXG) (5) avec S1 (i-1 , PXH, PXG) est l’état de l’interrupteur S1 déterminé pour le pixel PXC dans l’image composite précédente (i-1 ).
Selon un mode de réalisation introduisant un moyennage simple, les formules suivantes sont appliquées :
Si PXH < THH, PXC = PXG (6) Si PXH > THL, PXC = PXH (7)
Si THH < PXH < THL, PXC = (PXH+PXG)/2 (8)
Selon un mode de réalisation introduisant un moyennage pondéré, les formules suivantes sont appliquées :
Si PXH < THH, PXC = PXG (9)
Si PXH > THL, PXC = PXH (10)
Si THH < PXH < THL, PXC = (a x PXH + b x PXG) (1 1 ) où a et b sont des coefficients tels que a+b = 1. L’intervalle entre THH et THL peut être découpé en plusieurs segments, par exemple de même largeur, les valeurs des coefficients a et b variant d’un segment à l’autre. Ainsi, par exemple si l’on considère trois segments de largeur (THL-THH)/3, les coefficients (a, b), peuvent être respectivement égaux à (0.75, 0.25) pour le premier segment à partir de THH, (0.5, 0.5) pour le segment du milieu, et (0.25, 0.75) pour le troisième segment du côté du seuil THL.
La figure 1 1 représente un circuit de traitement de pixel PCC pour générer un pixel d’une image composite formée de la fusion d’une image à fort gain et d’une image à faible gain, dans le cas où plusieurs points de mesure sont utilisés pour former l’image à fort gain et l’image à faible gain. Le circuit PCC1 diffère du circuit PCC en ce que comparateur CP compare à une valeur de seuil TD1 , non pas la valeur du pixel à fort gain PXH, mais une valeur telle que le nombre de points PNS non saturés mesurés. La valeur de seuil TD1 peut être fixée à une valeur telle que 7 ou 8, ou à une valeur inférieure telle que 4 ou 5, selon que la méthode des moindres carrés ou la méthode de Fowler est utilisée pour déterminer la pente de chaque signal pixel VX.
D’autres modes de réalisation peuvent être obtenus en transposant les modes de réalisation représentés par les formules (3) à (12), au cas où les comparaisons sont effectuées, non pas avec la valeur de pixel PXH, mais au nombre PNS de points non saturés mesurés, qui est alors comparé à deux valeurs de seuil distinctes.
La figure 12 illustre un mode de fusion des images générées par le dispositif imageur IS. Le dispositif imageur IS construit successivement, à partir des signaux de pixel fournis par les circuits de pixel PX, PX1 , PX2, PX3, des images à fort gain IMH et des images à faible gain IML. En mode caméra, le dispositif imageur fournit un flux d’images à fort gain IMH alternées avec des images à faible gain IML. Selon un mode de réalisation, les images de chaque paire d’images successives (IMH, IML) ou (IML, IMH) sont combinées par exemple à l’aide du circuit PCC pour obtenir une image composite IM1 , IM2 ... IM10. Lorsque chaque image IMH, IML est combinée avec l’image précédente et l’image suivante, pour former deux images composites IMi, IMi+1 , on obtient un flux d’images composites ayant le même débit d’image que le flux d’images à fort et à faible gain IMH, IML.
Selon un mode de réalisation, le dispositif IS est configuré pour fusionner ensemble plusieurs des images composites IM1 -IM10 successives. Selon un exemple, le dispositif IS fournit une image IMH, IML ou une image composite IM1 -IM10 au débit d’image de 600 images par seconde, et génère une image IM à partir de chaque groupe successif distinct de 10 images composites. Ainsi, les images IM peuvent être générées avec un débit d’image de 60 images par seconde.
Il apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de diverses variantes de réalisation et diverses applications. En particulier, l’invention n’est pas limitée aux circuits de pixels décrits, mais peut être mise en œuvre avec d’autres circuits de pixels, dès lors que ces circuits de pixel sont configurés pour fonctionner avec des gains différents qui peuvent être sélectionnés.
L’invention n’est pas non plus limitée à des circuits de pixel pouvant appliquer deux gains différents. Ainsi, les valeurs des gains utilisées pour les modes à fort et à faible gain peuvent être ajustées par exemple en fonction d’une valeur d’éclairement moyen de la scène observée. Par ailleurs, il peut être prévu de générer trois ou davantage d’images à des gains différents et de combiner ces images pour former chaque image composite.
Les durées respectives des phases d’intégration ne sont pas non plus nécessairement identiques, et peuvent être ajustées l’une par rapport à l’autre, par exemple pour un même temps global d’intégration, pour obtenir une meilleure qualité d’image, notamment en fonction de l’éclairement de la scène.

Claims

Revendications
1 . Procédé de commande d’un dispositif imageur, comprenant des étapes consistant à :
générer des photo-courants par des éléments photosensibles (EP) de circuits de pixel dans un dispositif imageur (IS) comportant une pluralité de circuits de pixel (PX, PX1 , PX2, PX3),
sélectionner dans chaque circuit de pixel une première capacité (C1 , C3), durant une première phase d’intégration (EXH, EXH1 , EXP),
pendant la première phase d’intégration, intégrer, dans chaque circuit de pixel, une charge électrique résultant du photo-courant dans la première capacité du circuit de pixel,
activer un signal commande (SH) pour mesurer dans chaque circuit de pixel, un premier signal de pixel (PH), en fonction de la charge électrique intégrée dans la première capacité, pendant ou à la fin de la première phase d’intégration,
pendant la première phase d’intégration ou une seconde phase d'intégration, former une première image (IMH) à partir des premiers signaux de pixel mesurés, sélectionner dans chaque circuit de pixel une seconde capacité (C1 +C2, C2, C3+C4, C4) , durant la seconde phase d’intégration (EXL, EXL1 , EXP), les première et seconde capacités correspondant à des valeurs de gain respectives distinctes, pendant la seconde phase d’intégration, intégrer, dans chaque circuit de pixel, la charge électrique résultant du photo-courant dans la seconde capacité du circuit de pixel,
activer le signal de commande (SH) pour mesurer dans chaque circuit de pixel un second signal de pixel (PL), en fonction de la charge électrique intégrée dans la seconde capacité, pendant ou à la fin de la seconde phase d’intégration, pendant la seconde phase d’intégration, ou une phase d’intégration suivante, former une seconde image (IML) à partir des seconds signaux de pixel mesurés, et former une image composite (IM1 -IM10) en combinant la première image avec la seconde image.
2. Procédé selon la revendication 1 , dans lequel la première et la seconde phase d’intégration présentent des durées identiques.
3. Procédé selon la revendication 1 ou 2, comprenant des étapes consistant à :
réaliser successivement la première phase d’intégration (EXH, EXH1 , EXP) en sélectionnant la première capacité, en alternance avec la seconde phase d’intégration (EXL, EXL1 , EXP) en sélectionnant la seconde capacité, pour obtenir un premier flux de premières images (IMH) en alternance avec des secondes images (IML), et
former un second flux d’images composites (IM1 -IM10) en combinant chaque seconde image du premier flux avec une première image précédente adjacente dans le premier flux, pour générer une première image composite, et en combinant chaque seconde image du premier flux avec une première image suivante adjacente dans le premier flux, pour générer une seconde images composite.
4. Procédé selon la revendication 3, comprenant des étapes de division du second flux en groupes de plusieurs images composites successives (IM1 -IM10), et de fusion des images composites de chaque groupe en une seule image (IMG) respective qui est fournie en sortie du dispositif imageur (IS).
5. Procédé selon l'une des revendications 1 à 4, comprenant, pour chaque circuit de pixel (PX, PX1 -PX3), des étapes consistant à :
réaliser plusieurs mesures du signal de pixel (PH1 -PHn, PL1 -PLn), durant chacune des première et seconde phases d’intégration (EXH1 , EXL1 ), et
déterminer les première et seconde valeurs de pixel (PXH, PXL) à partir de pentes de signal définies par les mesures de signal de pixel durant respectivement les première et seconde phases d’intégration.
6. Procédé selon l'une des revendications 1 à 4, comprenant, pour chaque circuit de pixel (PX1 , PX3), des étapes consistant à : réaliser durant chacune des première et seconde phases d’intégration (EXP), plusieurs mesures de signal de pixel (PH1 -PHn, PL1 -PLn), en sélectionnant alternativement la première capacité (C1 , C3) et la seconde capacité (C2, C4), déterminer une première valeur de pixel (PXH) à partir d’une pente de signal définie par les mesures de signal de pixel (PH1 -PHn) réalisées avec la première capacité, la première valeur de pixel étant utilisée pour former la première image (IMH), et
déterminer une seconde valeur de pixel (PXL) à partir d’une pente de signal définie par les mesures de signal de pixel (PL1 -PLn) réalisées avec la seconde capacité, la seconde valeur de pixel étant utilisée pour former la seconde image (IML).
7. Procédé selon l'une des revendications 5 et 6, dans lequel la pente de signal (VX) est calculée en éliminant des mesures de pixel saturées, la pente étant utilisée pour déterminer chacune des première et seconde valeurs de pixel (PXL, PXH) à la fin des première et secondes phases d’intégration, respectivement.
8. Procédé selon l'une des revendications 1 à 7, dans lequel la première valeur de gain est supérieure à la seconde valeur de gain, la formation de l’image composite (IM1 -IM10) comprenant, pour chaque circuit de pixel (PX, PX1 -PX3), des étapes consistant à :
déterminer si le premier signal de pixel (PH, PXH) correspond à une valeur saturée,
si le premier signal de pixel ne correspond pas à une valeur saturée, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, et si le premier signal de pixel correspond à une valeur saturée, former le pixel correspondant de l’image composite en utilisant le second signal de pixel (PL, PXL), ou bien des étapes consistant à :
comparer le premier signal de pixel (PH, PXH) à une première valeur saturée et à une seconde valeur saturée, la seconde valeur saturée correspondant à une plus grande saturation que la première valeur saturée,
si le premier signal de pixel est moins saturé que la première valeur saturée, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite,
si le premier signal de pixel est plus saturé que la seconde valeur saturée, utiliser le second signal de pixel (PL, PXL) pour former le pixel correspondant de l’image composite,
si le premier signal de pixel est plus saturé que la première valeur saturée et moins saturé que la seconde valeur saturée, former le pixel correspondant de l’image composite par l’une des méthodes suivantes :
en utilisant le premier signal de pixel si pour une image précédente le premier signal de pixel a été utilisé, et le second signal de pixel si pour l’image précédente le second signal de pixel a été utilisé,
en utilisant une moyenne du premier signal de pixel et du second signal de pixel.
9. Procédé selon l'une des revendications 5 à 7, dans lequel la première valeur de gain est supérieure à la seconde valeur de gain, la formation de l’image composite (IM1 -IM10) comprenant, pour chaque circuit de pixel (PX, PX1 -PX3), des étapes consistant à :
déterminer un nombre de mesures de pixel saturées obtenues pour déterminer le premier signal de pixel (PH, PXH),
si le nombre de mesures de pixel saturées est inférieur à une première valeur de seuil, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite, et
si le nombre de mesures de pixel saturées est supérieur à la première valeur de seuil, former le pixel correspondant de l’image composite en utilisant le second signal de pixel (PL, PXL),
ou bien des étapes consistant à :
comparer le nombre de mesures de pixel saturées à la première valeur de seuil, et une seconde valeur de seuil,
si le nombre de mesures de pixel saturées est inférieur à la première valeur de seuil, utiliser le premier signal de pixel, pour former un pixel correspondant de l’image composite,
si le nombre de mesures de pixel saturées est supérieur à la seconde valeur de seuil, utiliser le second signal de pixel (PL, PXL) pour former le pixel
correspondant de l’image composite,
si le nombre de mesures de pixel saturées est compris entre la première valeur de seuil et la seconde valeur de seuil, former le pixel correspondant de l’image composite par l’une des méthodes suivantes :
en utilisant le premier signal de pixel si pour une image précédente le premier signal de pixel a été utilisé, et le second signal de pixel si pour l’image précédente le second signal de pixel a été utilisé,
en utilisant une moyenne du premier signal de pixel et du second signal de pixel.
10. Procédé selon l'une des revendications 1 à 9, comprenant des étapes d’initialisation de chaque circuit de pixel (PX, PX1 -PX3), pour évacuer des charges électriques accumulées dans la capacité sélectionnée, avant chacune des première et seconde phases d’intégration, ou bien seulement avant chaque première phase d’intégration.
1 1 . Dispositif imageur comprenant :
une matrice (PXA) de circuits de pixels (PX, PX1 , PX2, PX3) disposés en une pluralité de lignes et en une pluralité de colonnes, chaque circuit de pixel comportant un circuit de lecture (SHC, TS) commandé par un unique signal (SH) pour déclencher la mesure d’un signal de pixel (PH, PL), en fonction d’une charge électrique intégrée dans une capacité du circuit de pixel, et
des circuits de contrôle configurés pour mettre en œuvre le procédé selon l’une des revendications 1 à 10.
12. Dispositif selon la revendication 1 1 , dans lequel chaque circuit de pixel (PX, PX1 , PX2, PX3) présente une architecture de type CTIA ou SF.
13. Dispositif selon la revendication 1 1 ou 12, dans lequel la seconde capacité (C1 +C2, C2, C3+C4, C4) de chaque circuit de pixel (PX, PX1 , PX2, PX3) est formée par la combinaison de deux condensateurs (C1 +C2, C3+C4), ou est formée par un condensateur (C2, C4) distinct d’un condensateur (C1 , C3) formant la première capacité.
PCT/IB2019/057417 2018-09-03 2019-09-03 Dispositif imageur à grande vitesse d'acquisition et à gamme dynamique étendue Ceased WO2020049460A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR1857903 2018-09-03
FR1857903A FR3085571B1 (fr) 2018-09-03 2018-09-03 Dispositif imageur a grande vitesse d'acquisition et a gamme dynamique etendue

Publications (1)

Publication Number Publication Date
WO2020049460A1 true WO2020049460A1 (fr) 2020-03-12

Family

ID=65685471

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/057417 Ceased WO2020049460A1 (fr) 2018-09-03 2019-09-03 Dispositif imageur à grande vitesse d'acquisition et à gamme dynamique étendue

Country Status (2)

Country Link
FR (1) FR3085571B1 (fr)
WO (1) WO2020049460A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116170655A (zh) * 2022-12-12 2023-05-26 北京空间机电研究所 一种新型复杂背景条件下的空天动目标智能感知系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169753A1 (en) * 2003-02-17 2004-09-02 Gulbransen David J. Multi-mode high capacity dual integration direct injection detector input circuit
US20160014366A1 (en) 2014-07-08 2016-01-14 Raytheon Company Extended dynamic range charge transimpedance amplifier input cell for light sensor
US20180220090A1 (en) * 2017-01-31 2018-08-02 Stmicroelectronics (Crolles 2) Sas Low-noise high dynamic range image sensor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1791345B1 (fr) * 2005-11-24 2012-01-11 Stmicroelectronics Sa Pixel de capteur d'image à plusieurs sorties

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169753A1 (en) * 2003-02-17 2004-09-02 Gulbransen David J. Multi-mode high capacity dual integration direct injection detector input circuit
US20160014366A1 (en) 2014-07-08 2016-01-14 Raytheon Company Extended dynamic range charge transimpedance amplifier input cell for light sensor
US20180220090A1 (en) * 2017-01-31 2018-08-02 Stmicroelectronics (Crolles 2) Sas Low-noise high dynamic range image sensor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Infrared Sensors, Detectors, Electronics and Signal Processing", vol. 1541, 1991, SPIE, pages: 127 - 133

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116170655A (zh) * 2022-12-12 2023-05-26 北京空间机电研究所 一种新型复杂背景条件下的空天动目标智能感知系统

Also Published As

Publication number Publication date
FR3085571B1 (fr) 2021-06-25
FR3085571A1 (fr) 2020-03-06

Similar Documents

Publication Publication Date Title
US8866961B2 (en) Image pickup apparatus
US6133862A (en) Method and apparatus to reduce row reset noise in photodiode
JP4862473B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5223953B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
WO2016072289A1 (fr) Élément de capture d&#39;image, procédé de pilotage, et appareil électronique
EP1265291A1 (fr) Capteur d&#39;image CMOS et procédé permettant d&#39;opérer un capteur d&#39;image CMOS avec une dynamique accrue
JP2003198948A (ja) 固体撮像装置および固体撮像装置の駆動方法
EP3122035B1 (fr) Capteur d&#39;image a pixels actifs avec fonctionnement en mode d&#39;obturateur global, soustraction du bruit de reinitialisation et lecture non destructive
FR3094598A1 (fr) Pixel et son procédé de commande
FR3027479A1 (fr) Pixel de capteur d&#39;image ayant de multiples gains de noeud de detection
FR3010602A1 (fr) Dispositif et procede d&#39;acquisition compressive d&#39;images
EP3319311B1 (fr) Capteur d&#39;images synchrone à codage temporel
JP6460669B2 (ja) 撮像装置
FR2996957A1 (fr) Procede de lecture d&#39;un pixel
EP3487167A1 (fr) Capteur d&#39;images à grande gamme dynamique
WO2020049460A1 (fr) Dispositif imageur à grande vitesse d&#39;acquisition et à gamme dynamique étendue
EP1796373A1 (fr) Pocédé d&#39;obtention d&#39;une image à l&#39;aide d&#39;un capteur d&#39;images à gamme dynamique etendue
FR3017019A1 (fr)
JP2004356866A (ja) 撮像装置
EP0749234B1 (fr) Capteur d&#39;image à semi-conducteur à transformation intégrée d&#39;histogramme de pixels
EP3005684A1 (fr) Capteur cmos à photosites standard
JP2006217421A (ja) 固体撮像装置
EP2486724B1 (fr) Procédé pour la réduction du bruit dans le signal d&#39;image d&#39;un dispositif photosensible
JP4375339B2 (ja) 固体撮像装置および固体撮像装置の駆動方法
FR3106713A1 (fr) Procede de reduction du bruit dans des capteurs d’image

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19763111

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19763111

Country of ref document: EP

Kind code of ref document: A1