[go: up one dir, main page]

WO2019239937A1 - コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法 - Google Patents

コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法 Download PDF

Info

Publication number
WO2019239937A1
WO2019239937A1 PCT/JP2019/021936 JP2019021936W WO2019239937A1 WO 2019239937 A1 WO2019239937 A1 WO 2019239937A1 JP 2019021936 W JP2019021936 W JP 2019021936W WO 2019239937 A1 WO2019239937 A1 WO 2019239937A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
sealing layer
solid electrolytic
electrolytic capacitor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/021936
Other languages
English (en)
French (fr)
Inventor
剛史 古川
美里 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020525452A priority Critical patent/JP7151764B2/ja
Priority to CN201980038369.2A priority patent/CN112243529B/zh
Publication of WO2019239937A1 publication Critical patent/WO2019239937A1/ja
Priority to US17/108,015 priority patent/US11469053B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H01G9/10—Sealing, e.g. of lead-in wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26—Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/28—Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices with other electric components not covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/106—Fixing the capacitor in a housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers

Definitions

  • the present invention relates to a capacitor array, a composite electronic component, a method for manufacturing a capacitor array, and a method for manufacturing a composite electronic component.
  • a solid electrolytic capacitor includes an anode plate made of a valve metal such as aluminum, a porous layer provided on a main surface of the anode plate, a dielectric layer provided on a surface of the porous layer, and the dielectric And a cathode layer including a solid electrolyte layer provided on the surface of the layer.
  • Patent Document 1 discloses a solid electrolytic capacitor including a capacitor element having one anode part and one cathode part, and a substrate on which the capacitor element is mounted.
  • an anode pattern connected to the anode part and a cathode pattern connected to the cathode part are formed on the capacitor element mounting surface of the substrate, and the capacitor of the substrate
  • a plurality of pairs of anode terminals and cathode terminals are formed on the back surface opposite to the element mounting surface.
  • Each anode terminal is connected to the anode portion of the capacitor element via a conduction path formed on the substrate and an anode pattern formed on the capacitor element mounting surface.
  • each cathode terminal is connected to the cathode portion of the capacitor element through a conduction path formed on the substrate and a cathode pattern formed on the capacitor element mounting surface.
  • the solid electrolytic capacitor described in Patent Document 1 is mounted on the mounting substrate from the back surface side, and a predetermined voltage is applied to a plurality of pairs of anode terminals and cathode terminals formed on the back surface, so that a multi-terminal pair solid state It can function as an electrolytic capacitor. That is, the solid electrolytic capacitor described in Patent Document 1 is a multi-terminal pair solid electrolytic capacitor to which a two-terminal type capacitor element is applied.
  • the capacitor array of the present invention includes an anode plate made of a valve metal, a porous layer provided on at least one main surface of the anode plate, a dielectric layer provided on the surface of the porous layer, and A plurality of solid electrolytic capacitor elements each provided with a cathode layer including a solid electrolyte layer provided on the surface of the dielectric layer, each having a first main surface and a second main surface facing each other in the thickness direction; Each of the plurality of solid electrolytic capacitor elements is disposed on the first sealing layer, and each of the plurality of solid electrolytic capacitor elements is disposed on the first sealing layer.
  • the second sealing layer is disposed so as to cover the plurality of solid electrolytic capacitor elements on the first sealing layer from the second main surface side.
  • the composite electronic component of the present invention is provided on the outside of the capacitor array of the present invention and the first sealing layer or the second sealing layer of the capacitor array, and includes the anode plate and the cathode layer of the capacitor array.
  • An external electrode connected to each of the electronic components and an electronic component connected to the external electrode are provided.
  • an anode plate made of a valve metal, a porous layer provided on at least one main surface of the anode plate, and a surface of the porous layer are provided.
  • a solid electrolytic capacitor comprising a provided dielectric layer and a cathode layer including a solid electrolyte layer provided on a surface of the dielectric layer, and having a first main surface and a second main surface facing each other in a thickness direction
  • an anode plate made of a valve metal, a porous layer provided on at least one main surface of the anode plate, and a surface of the porous layer are provided.
  • a step of preparing the solid electrolytic capacitor element, a step of providing a plurality of element accommodating spaces on the sheet-shaped first sealing layer, and the first main surface side of the solid electrolytic capacitor element is the first sealing layer.
  • the method of manufacturing a composite electronic component of the present invention includes a step of producing a capacitor array by the method of manufacturing a capacitor array of the present invention, and the outer side of the first sealing layer or the second sealing layer of the capacitor array. Forming an external electrode connected to each of the anode plate and the cathode layer of the capacitor array, and mounting an electronic component connected to the external electrode.
  • FIG. 1 is a cross-sectional view schematically showing an example of a capacitor array according to the first embodiment of the present invention.
  • FIG. 2A is a perspective view schematically showing an example of a process for preparing a chemical conversion foil
  • FIG. 2B is a cross-sectional view thereof.
  • FIG. 3A is a perspective view schematically showing an example of a process for forming an insulating layer
  • FIG. 3B is a cross-sectional view thereof.
  • FIG. 4 is a perspective view schematically showing an example of a process for forming a through hole.
  • FIG. 5A is a perspective view schematically showing an example of a process for forming a solid electrolyte layer
  • FIG. 5B is a cross-sectional view thereof.
  • FIG. 6A is a perspective view schematically showing an example of a process of forming a carbon layer
  • FIG. 6B is a cross-sectional view thereof.
  • FIG. 7A is a perspective view schematically showing an example of a step of forming a copper layer
  • FIG. 7B is a cross-sectional view thereof.
  • FIG. 8A is a perspective view schematically showing an example of a step of arranging the first sealing layer
  • FIG. 8B is a cross-sectional view thereof.
  • FIG. 9A is a perspective view schematically showing an example of a step of cutting the solid electrolytic capacitor sheet
  • FIG. 9B is a cross-sectional view thereof.
  • FIG. 10 is a perspective view schematically showing an example of a process of arranging a capacitor element of a type different from the solid electrolytic capacitor element.
  • FIG. 11A is a perspective view schematically showing an example of a step of arranging the second sealing layer, and FIG. 11B is a cross-sectional view thereof.
  • FIG. 12A is a perspective view schematically showing an example of a process of dividing into a plurality of capacitor arrays, and FIG. 12B is a cross-sectional view thereof.
  • FIG. 13 is a perspective view schematically showing an example of a process for forming an anode external electrode.
  • FIG. 14 is a perspective view schematically showing an example of a process for forming a cathode external electrode.
  • FIG. 15 is a perspective view schematically showing another example of the step of forming the cathode external electrode.
  • FIG. 16 is a transparent view of FIG. 14 for explaining the function of the through hole.
  • FIG. 17 is a transparent view of FIG. 15 for explaining the function of the through hole.
  • FIG. 18 is a cross-sectional view schematically showing an example of a capacitor array according to the second embodiment of the present invention.
  • FIG. 19 is a perspective view schematically showing an example of a process of forming a through hole in the chemical conversion foil.
  • FIG. 20 is a perspective view schematically showing an example of a step of cutting a part of the chemical conversion foil.
  • FIG. 21 is a perspective view schematically showing an example of a process for forming an insulating layer.
  • FIG. 16 is a transparent view of FIG. 14 for explaining the function of the through hole.
  • FIG. 17 is a transparent view of FIG. 15 for explaining the function of the through hole.
  • FIG. 18 is a cross-sectional
  • FIG. 22 is a perspective view schematically showing an example of a process for forming a solid electrolyte layer.
  • FIG. 23 is a perspective view schematically showing an example of a process of forming a carbon layer.
  • FIG. 24 is a perspective view schematically showing an example of a step of forming a copper layer.
  • FIG. 25A is a perspective view schematically showing an example of a process of dividing into a plurality of solid electrolytic capacitor elements, and FIG. 25B is a cross-sectional view thereof.
  • FIG. 26A is a perspective view schematically showing an example of a process of providing an element housing space on the first sealing layer, and FIG. 26B is a cross-sectional view thereof.
  • FIG. 27A is a perspective view schematically showing an example of a process of disposing a solid electrolytic capacitor element in the element housing space
  • FIG. 27B is a cross-sectional view thereof
  • FIG. 28A is a perspective view schematically showing an example of a step of arranging the second sealing layer
  • FIG. 28B is a cross-sectional view thereof
  • FIG. 29A is a perspective view schematically showing an example of a process of dividing into a plurality of capacitor arrays
  • FIG. 29B is a cross-sectional view thereof.
  • FIG. 30 is a perspective view schematically showing an example of a process for forming an anode external electrode and a cathode external electrode.
  • FIG. 31 is a circuit diagram schematically showing an example of a method of using the capacitor array of the present invention.
  • the capacitor array and the composite electronic component of the present invention will be described.
  • the present invention is not limited to the following configurations, and can be applied with appropriate modifications without departing from the scope of the present invention.
  • the present invention also includes a combination of two or more desirable configurations of the present invention described below.
  • the capacitor array of the present invention includes a plurality of solid electrolytic capacitor elements, a sheet-like first sealing layer, and a sheet-like second sealing layer.
  • the plurality of solid electrolytic capacitor elements include an anode plate made of a valve metal, a porous layer provided on at least one main surface of the anode plate, a dielectric layer provided on the surface of the porous layer, And a cathode layer including a solid electrolyte layer provided on the surface of the dielectric layer, each having a first main surface and a second main surface facing each other in the thickness direction.
  • each of the plurality of solid electrolytic capacitor elements is disposed on the first sealing layer on the first main surface side, and the second sealing layer includes the plurality of solid electrolytic capacitor elements on the first sealing layer. It arrange
  • capacitor array of the present invention is simply referred to as “capacitor array of the present invention”.
  • the second sealing layer enters between the anode plates of the solid electrolytic capacitor elements adjacent on the first sealing layer toward the first sealing layer side, Furthermore, it penetrates into a part of the first sealing layer. In the above configuration, since the adhesion between the first sealing layer and the second sealing layer is improved, the reliability of the capacitor array is improved.
  • the first sealing layer and the second sealing layer are layers including a sealing resin such as an epoxy resin or a phenol resin. It is necessary to control the Tg and the elastic modulus of the sealing layer so that no stress is applied to the element portion when the capacitor array is formed or a thermal stress is applied by these sealing layers. Specifically, it is preferable that the inorganic filler such as alumina or silica is highly filled.
  • FIG. 1 is a cross-sectional view schematically showing an example of a capacitor array according to the first embodiment of the present invention.
  • a capacitor array 1 shown in FIG. 1 includes a plurality of solid electrolytic capacitor elements 10A, 10B, and 10C, a sheet-like first sealing layer 11, and a sheet-like second sealing layer 12.
  • the solid electrolytic capacitor element 10 ⁇ / b> A has a first main surface S ⁇ b> 1 and a second main surface S ⁇ b> 2 facing in the thickness direction (vertical direction in FIG. 1), and the first main surface S ⁇ b> 1 side is disposed on the first sealing layer 11. ing.
  • the second sealing layer 12 is disposed so as to cover the plurality of solid electrolytic capacitor elements 10A, 10B, and 10C on the first sealing layer 11 from the second main surface S2 side. Therefore, the capacitor array 1 shown in FIG. 1 has a sheet-like shape as a whole.
  • the solid electrolytic capacitor element 10 ⁇ / b> A is provided on the surface of the anode plate 21, the porous layer 22 provided on at least one main surface of the anode plate 21, and the porous layer 22.
  • a dielectric layer 23 and a cathode layer 24 provided on the surface of the dielectric layer 23 are provided.
  • FIG. 1 shows a solid electrolyte layer 24a provided on the surface of the dielectric layer 23, a carbon layer 24b provided on the surface of the solid electrolyte layer 24a, and a copper layer 24c provided on the surface of the carbon layer 24b.
  • a cathode layer 24 containing is shown.
  • the porous layer 22 and the dielectric layer 23 are provided on both main surfaces of the anode plate 21, and the cathode layer 24 is provided only on the second main surface S ⁇ b> 2 side. Only the cathode layer 24 may be provided, or the cathode layer 24 may be provided on both the first main surface S1 side and the second main surface S2 side. Further, the porous layer 22 may be provided on both main surfaces of the anode plate 21 or may be provided on any one of the main surfaces.
  • the configurations of the solid electrolytic capacitor elements 10A, 10B, and 10C may be the same, or some or all of them may be different.
  • the solid electrolytic capacitor elements 10A, 10B, and 10C are originally one solid electrolytic capacitor sheet 100 (see FIGS. 8A and 8B, etc.). preferable.
  • the solid electrolytic capacitor element 10A and the solid electrolytic capacitor element 10B and the solid electrolytic capacitor element 10B and the solid electrolytic capacitor element 10C are divided by a slit-shaped sheet removing unit.
  • the distance from the bottom surface of the second sealing layer 12 to the anode plate 21 of each of the solid electrolytic capacitor elements 10A, 10B, and 10C is preferably constant.
  • the second sealing layer 12 is disposed between the anode plates 21 of the solid electrolytic capacitor elements adjacent on the first sealing layer 11 toward the first sealing layer 11 side. Intrusion and further into part of the first sealing layer 11.
  • an insulating layer 30 for insulating the anode plate 21 and the cathode layer 24 is provided on the surface of the dielectric layer 23 where the cathode layer 24 on the second main surface S2 side is not provided. It is preferable.
  • the insulating layer 30 is provided on the surface of the dielectric layer 23 on the first main surface S1 side, but the insulating layer 30 is not provided on the surface of the dielectric layer 23 on the first main surface S1 side. May be.
  • external electrodes connected to the anode plate 21 and the cathode layer 24 are provided outside the first sealing layer 11 or the second sealing layer 12 as will be described later. It is done.
  • the form in which the anode plate or the cathode layer and the external electrode are connected is not particularly limited, but a through electrode penetrating the first sealing layer or the second sealing layer in the thickness direction is provided, and the anode plate is interposed through the through electrode. Or it is preferable that a cathode layer and an external electrode are connected. By passing through the through electrode, the lead-out distance from the anode plate or the cathode layer to the external electrode can be shortened.
  • the side surfaces of the solid electrolytic capacitor elements 10A and 10C are exposed.
  • they may be covered with the first sealing layer or the second sealing layer, or may be covered with an insulating layer. It may be covered.
  • a stress relaxation layer, a moisture-proof film, or the like may be provided between the solid electrolytic capacitor element and the first sealing layer or the second sealing layer.
  • the second sealing layer is located between the anode plates of all the solid electrolytic capacitor elements adjacent on the first sealing layer toward the first sealing layer side. Further, it is preferable to enter into a part of the first sealing layer, but there may be a portion where the second sealing layer does not enter into a part of the first sealing layer.
  • the distance between the anode plate of the solid electrolytic capacitor element adjacent on the first sealing layer is not particularly limited, 30 [mu] m
  • the number of solid electrolytic capacitor elements arranged on the first sealing layer is not particularly limited as long as it is two or more.
  • the solid electrolytic capacitor element may be arranged linearly on the first sealing layer or may be arranged in a planar shape. Moreover, the solid electrolytic capacitor element may be regularly arranged on the first sealing layer or may be irregularly arranged. The size, shape, etc. of the solid electrolytic capacitor elements may be the same, or some or all of them may be different.
  • the insulating layer is preferably made of a resin.
  • the resin constituting the insulating layer include polyphenylsulfone resin, polyethersulfone resin, cyanate ester resin, fluorine resin (tetrafluoroethylene, tetrafluoroethylene / perfluoroalkyl vinyl ether copolymer, etc.), polyimide resin, Examples thereof include an insulating resin such as a polyamideimide resin, an epoxy resin, and derivatives or precursors thereof.
  • the insulating layer may be made of the same resin as the first sealing layer and the second sealing layer.
  • the insulating layer may be made of a resin-only system. preferable.
  • the first sealing layer and the second sealing layer are preferably made of a resin.
  • resin which comprises a 1st sealing layer and a 2nd sealing layer an epoxy resin, a phenol resin, etc. are mentioned, for example.
  • inorganic fillers such as an alumina and a silica, are contained in the 1st sealing layer and the 2nd sealing layer.
  • the resin constituting the first sealing layer may be the same as or different from the resin constituting the second sealing layer.
  • Each of the first sealing layer and the second sealing layer may be composed of only one layer, or may be composed of two or more layers.
  • the number of layers constituting the first sealing layer may be the same as or different from the number of layers constituting the second sealing layer.
  • a through electrode penetrating each sealing layer existing between the anode plate or the cathode layer and the external electrode in the thickness direction is provided.
  • an internal electrode may be provided between the sealing layers, and the anode plate or the cathode layer and the external electrode may be connected via the through electrode and the internal electrode.
  • the anode plate of the solid electrolytic capacitor element is made of a valve metal that exhibits a so-called valve action.
  • the valve action metal include simple metals such as aluminum, tantalum, niobium, titanium, and zirconium, and alloys containing these metals. Among these, aluminum or an aluminum alloy is preferable.
  • the shape of the anode plate is preferably a flat plate shape, and more preferably a foil shape.
  • the anode plate should just have a porous layer in at least one main surface, and may have a porous layer in both main surfaces.
  • the porous layer is preferably an etching layer formed on the surface of the anode plate.
  • the thickness of the anode plate excluding the porous layer is preferably 5 ⁇ m or more and 100 ⁇ m or less, and the thickness of the single-sided porous layer is preferably 5 ⁇ m or more and 200 ⁇ m or less.
  • the dielectric layer of the solid electrolytic capacitor element is provided on the surface of the porous layer.
  • the dielectric layer provided on the surface of the porous layer reflects the surface state of the porous layer and has a fine uneven surface shape.
  • the dielectric layer is preferably made of an oxide film of the valve action metal.
  • an anodizing treatment also referred to as a chemical conversion treatment
  • an aqueous solution containing ammonium adipate or the like is performed on the surface of the aluminum foil in an aqueous solution containing ammonium adipate or the like to form a dielectric layer made of an oxide film. Can be formed.
  • the cathode layer of the solid electrolytic capacitor element is a layer including a solid electrolyte layer.
  • the solid electrolyte layer is preferably provided on the surface of the dielectric layer, and the conductor layer is preferably provided on the surface of the solid electrolyte layer.
  • the material constituting the solid electrolyte layer examples include conductive polymers such as polypyrroles, polythiophenes, and polyanilines. Among these, polythiophenes are preferable, and poly (3,4-ethylenedioxythiophene) called PEDOT is particularly preferable.
  • the conductive polymer may contain a dopant such as polystyrene sulfonic acid (PSS).
  • PSS polystyrene sulfonic acid
  • the solid electrolyte layer preferably includes an inner layer that fills the pores of the dielectric layer and an outer layer that covers the dielectric layer.
  • the conductor layer includes at least one of a conductive resin layer and a metal layer.
  • the conductor layer is preferably composed of a conductive resin layer as a base and a metal layer thereon. Further, the conductor layer may be only the conductive resin layer or only the metal layer.
  • the conductor layer preferably covers the entire surface of the solid electrolyte layer.
  • the conductive resin layer examples include a conductive adhesive layer including at least one type of conductive filler selected from the group consisting of a silver filler, a copper filler, a nickel filler, and a carbon filler.
  • the metal layer examples include a metal plating film and a metal foil.
  • the metal layer is preferably made of at least one metal selected from the group consisting of nickel, copper, silver, and alloys containing these metals as main components.
  • the “main component” means an element component having the largest element ratio (% by weight).
  • the capacitor array according to the first embodiment of the present invention is preferably manufactured as follows.
  • the method for manufacturing a capacitor array according to the first embodiment of the present invention includes a step of preparing a solid electrolytic capacitor sheet having a first main surface and a second main surface facing in the thickness direction, and a first main of the solid electrolytic capacitor sheet.
  • a plurality of solids disposed on the first sealing layer by cutting the sheet-shaped first sealing layer on the surface side and cutting the solid electrolytic capacitor sheet in the thickness direction from the second main surface side
  • the solid electrolytic capacitor sheet is placed in the second main electrolytic capacitor sheet in a state where the first sealing layer is disposed on the first main surface side of the solid electrolytic capacitor sheet.
  • solid electrolytic capacitor sheets are prepared.
  • FIG. 2A is a perspective view schematically showing an example of a process for preparing a chemical conversion foil
  • FIG. 2B is a cross-sectional view thereof.
  • a conversion foil 20 such as aluminum is prepared as an anode plate 21 in which a porous layer 22 is provided on at least one main surface and a dielectric layer 23 is provided on the surface of the porous layer 22.
  • an aluminum foil is prepared as an anode plate, and a porous layer is formed by etching the surface of the aluminum foil, and then anodized in an aqueous solution containing ammonium adipate and the like.
  • a dielectric layer made of an oxide film may be formed by performing the treatment.
  • FIG. 3A is a perspective view schematically showing an example of a process for forming an insulating layer
  • FIG. 3B is a cross-sectional view thereof.
  • the insulating layer 30 is formed by applying an insulating resin on the dielectric layer 23.
  • the method for applying the insulating resin is not particularly limited, and examples thereof include a dispenser and screen printing.
  • FIG. 3A a region where a total of six solid electrolytic capacitor elements of 3 ⁇ 2 are mounted as one capacitor array unit.
  • FIG. 4 is a perspective view schematically showing an example of a process for forming a through hole.
  • a through hole 31 that penetrates the chemical conversion foil 20 on which the insulating layer 30 is formed in the thickness direction is formed at a predetermined position around the capacitor array unit.
  • a through electrode is formed in the through hole 31.
  • the through electrode is used for connection between the anode plate and the external electrode or for connection between the cathode layer and the external electrode.
  • the through electrode may be used for connection between cathode layers formed so as to sandwich the anode plate.
  • the through electrode may be used for connections other than those described above.
  • the capacitor array of the present invention becomes a composite electronic component by mounting the electronic components.
  • the external electrode of the capacitor array and the electronic component are connected in the thickness direction through the through electrode formed in the through hole 31, or the electronic components other than the capacitor array are in the thickness direction. Connected to.
  • a through hole 32 for arranging a capacitor element of a type different from the solid electrolytic capacitor element may be formed.
  • FIG. 5A is a perspective view schematically showing an example of a process for forming a solid electrolyte layer
  • FIG. 5B is a cross-sectional view thereof.
  • a solid electrolyte layer 24 a is formed on the dielectric layer 23.
  • a treatment liquid containing a monomer such as 3,4-ethylenedioxythiophene a method of forming a polymer film such as poly (3,4-ethylenedioxythiophene) on the surface of the dielectric layer
  • the solid electrolyte layer can be formed by a method of applying a polymer dispersion such as 3,4-ethylenedioxythiophene) on the surface of the dielectric layer and drying it.
  • the solid electrolyte layer is preferably formed by forming an inner layer that fills the pores of the dielectric layer and then forming an outer layer that covers the dielectric layer.
  • FIG. 6A is a perspective view schematically showing an example of a process of forming a carbon layer
  • FIG. 6B is a cross-sectional view thereof.
  • a carbon layer 24b is formed on the solid electrolyte layer 24a.
  • the carbon layer can be formed by applying and drying a conductive adhesive paste containing a carbon filler.
  • FIG. 7A is a perspective view schematically showing an example of a step of forming a copper layer
  • FIG. 7B is a cross-sectional view thereof.
  • a copper layer 24c is formed on the carbon layer 24b.
  • the cathode layer 24 including the solid electrolyte layer 24a, the carbon layer 24b, and the copper layer 24c is formed on the dielectric layer 23.
  • a copper layer may be formed using a conductive adhesive paste containing a copper filler, or a copper layer may be formed by a copper plating process.
  • the anode plate 21, the porous layer 22 provided on at least one main surface of the anode plate 21, the dielectric layer 23 provided on the surface of the porous layer 22, and the surface of the dielectric layer 23 A solid electrolytic capacitor sheet 100 including the provided cathode layer 24 is obtained.
  • the solid electrolytic capacitor sheet 100 has a first main surface S1 and a second main surface S2 that face each other in the thickness direction.
  • a sheet-like first sealing layer is disposed on the first main surface side of the solid electrolytic capacitor sheet.
  • FIG. 8A is a perspective view schematically showing an example of a step of arranging the first sealing layer
  • FIG. 8B is a cross-sectional view thereof.
  • the first sealing layer 11 is disposed on the first main surface S1 side of the solid electrolytic capacitor sheet 100.
  • a sheet made of an insulating resin is bonded to a solid electrolytic capacitor sheet.
  • the first sealing layer 11 may enter part of the through holes 31 and 32.
  • the solid electrolytic capacitor sheet is cut in the thickness direction from the second main surface side to be divided into a plurality of solid electrolytic capacitor elements arranged on the first sealing layer.
  • Examples of the cutting method include laser processing and dicing processing.
  • FIG. 9A is a perspective view schematically showing an example of a step of cutting the solid electrolytic capacitor sheet
  • FIG. 9B is a cross-sectional view thereof.
  • the solid electrolytic capacitor sheet 100 is cut in the thickness direction from the second main surface S2 side.
  • a part of the first sealing layer 11 is also cut.
  • the solid electrolytic capacitor sheet 100 is divided into the solid electrolytic capacitor elements 10A, 10B, 10C, 10D, 10E, and 10F while being disposed on the first sealing layer 11.
  • the adjacent capacitor array units are not divided into solid electrolytic capacitor elements, but in one capacitor array unit, solid electrolytic capacitor elements 10A, 10B, 10C, 10D, It can be considered that it is divided into 10E and 10F.
  • FIG. 10 is a perspective view schematically showing an example of a process of arranging a capacitor element of a type different from the solid electrolytic capacitor element.
  • a capacitor element 110 of a type different from the solid electrolytic capacitor element may be arranged in the space in which the through hole 32 is formed.
  • Examples of the capacitor element different from the solid electrolytic capacitor element include a multilayer ceramic capacitor and a silicon capacitor.
  • a sheet-like 2nd sealing layer is arrange
  • FIG. 11A is a perspective view schematically showing an example of a step of arranging the second sealing layer
  • FIG. 11B is a cross-sectional view thereof.
  • the second sealing layer 12 is disposed so as to cover the plurality of solid electrolytic capacitor elements 10A, 10B, 10C, 10D, 10E, and 10F from the second main surface S2 side.
  • a sheet made of an insulating resin is bonded to the solid electrolytic capacitor element.
  • the second sealing layer 12 enters between the anode plates 21 of the adjacent solid electrolytic capacitor elements on the first sealing layer 11 toward the first main surface S1 side. Part of layer 11 enters.
  • FIG. 12A is a perspective view schematically showing an example of a process of dividing into a plurality of capacitor arrays
  • FIG. 12B is a cross-sectional view thereof.
  • 12A and 12B a capacitor array 1 in which a plurality of solid electrolytic capacitor elements 10A, 10B, 10C, 10D, 10E, and 10F are mounted in one array by cutting each capacitor array unit. Is obtained.
  • the large-sized chemical conversion foil is used to divide the capacitor array into a plurality of capacitor arrays. May be.
  • the second sealing layer In the method for manufacturing a capacitor array according to the first embodiment of the present invention, it is preferable to dispose the second sealing layer after cutting the solid electrolytic capacitor sheet as in the above-described method. However, after a part of the second sealing layer is disposed and the solid electrolytic capacitor sheet is cut together with the second sealing layer, the remaining second sealing layer may be disposed on the second main surface side.
  • a capacitor array in which a cathode layer is provided in a plurality of regions without dividing the anode plate may be manufactured.
  • external electrodes connected to the anode plate and the cathode layer of the capacitor array can be formed outside the first sealing layer or the second sealing layer of the capacitor array.
  • an external electrode having a desired pattern can be formed by performing an etching process after attaching a copper foil.
  • the external electrode connected to the anode plate is also referred to as an anode external electrode
  • the external electrode connected to the cathode layer is also referred to as a cathode external electrode.
  • FIG. 13 is a perspective view schematically showing an example of a process for forming an anode external electrode.
  • anode external electrodes 41 ⁇ / b> A, 41 ⁇ / b> B, 41 ⁇ / b> C, 41 ⁇ / b> D, 41 ⁇ / b> E, and 41 ⁇ / b> F are formed on the anode plates 21 on the outside of the second sealing layer 12.
  • anode external electrode 41B may be formed to connect solid electrolytic capacitor element 10B and capacitor element 110 in parallel.
  • FIG. 14 is a perspective view schematically showing an example of a process for forming a cathode external electrode.
  • cathode external electrodes 42 ⁇ / b> A, 42 ⁇ / b> B, 42 ⁇ / b> C, and 42 ⁇ / b> D are formed outside the second sealing layer 12.
  • the cathode external electrode 42A is connected in common with the cathode layer 24 of the solid electrolytic capacitor elements 10A and 10B
  • the cathode external electrode 42C is connected in common with the cathode layer 24 of the solid electrolytic capacitor elements 10D and 10E.
  • a cathode external electrode may be formed for each cathode layer.
  • FIG. 15 is a perspective view schematically showing another example of the step of forming the cathode external electrode.
  • cathode external electrodes 42 ⁇ / b> A and 42 ⁇ / b> B are formed outside the second sealing layer 12.
  • the cathode external electrode 42A is connected in common with the cathode layer 24 of the solid electrolytic capacitor elements 10A, 10B, 10D and 10E, and the cathode external electrode 42B is connected in common with the cathode layer 24 of the solid electrolytic capacitor elements 10C and 10F. .
  • a through electrode that penetrates the second sealing layer (or the first sealing layer) in the thickness direction is formed, the anode plate and the anode external electrode are connected via the through electrode, and the cathode layer And the cathode external electrode are preferably connected.
  • a method of forming the through electrode is not particularly limited, and examples thereof include a method of performing laser via processing after forming the anode external electrode and the cathode external electrode.
  • the through electrode may be formed before the first sealing layer or the second sealing layer is disposed, or after the first sealing layer or the second sealing layer is disposed, the anode external electrode and the cathode external The through electrode may be formed before the electrode is formed.
  • FIG. 16 is a transparent view of FIG. 14 for explaining the function of the through hole.
  • FIG. 17 is a transparent view of FIG. 15 for explaining the function of the through hole. 16 and 17, the through hole 31X is used for connection between the anode plate and the external electrode, and the through hole 31Y is used for connection between the cathode layer and the external electrode. The through hole 31Z is used for connection other than the capacitor.
  • the anode external electrode and the cathode external electrode may be formed simultaneously or individually.
  • FIG. 18 is a cross-sectional view schematically showing an example of a capacitor array according to the second embodiment of the present invention.
  • the capacitor array 2 shown in FIG. 18 includes a plurality of solid electrolytic capacitor elements 10A and 10B, a sheet-like first sealing layer 11, and a sheet-like second sealing layer 12.
  • the solid electrolytic capacitor element 10 ⁇ / b> A has a first main surface S ⁇ b> 1 and a second main surface S ⁇ b> 2 that face each other in the thickness direction (vertical direction in FIG. 18), and the first main surface S ⁇ b> 1 side is disposed on the first sealing layer 11. ing.
  • the second sealing layer 12 is disposed so as to cover the plurality of solid electrolytic capacitor elements 10A and 10B on the first sealing layer 11 from the second main surface S2 side. Therefore, the capacitor array 2 shown in FIG. 18 has a sheet-like shape as a whole.
  • a plurality of element accommodation spaces 14 are provided on the first sealing layer 11, and the solid electrolytic capacitor elements 10 ⁇ / b> A and 10 ⁇ / b> B are arranged in the element accommodation space 14. Yes.
  • the insulating base material 13 having a plurality of cavities is disposed on the first sealing layer 11 (see FIGS. 26A and 26B).
  • An element housing space 14 is formed by the cavity of the insulating base material 13 and the first sealing layer 11.
  • solid electrolytic capacitor element 10 ⁇ / b> A is provided on anode plate 21, porous layer 22 provided on at least one main surface of anode plate 21, and on the surface of porous layer 22.
  • a dielectric layer 23 and a cathode layer 24 provided on the surface of the dielectric layer 23 are provided.
  • FIG. 18 shows a solid electrolyte layer 24a provided on the surface of the dielectric layer 23, a carbon layer 24b provided on the surface of the solid electrolyte layer 24a, and a copper layer 24c provided on the surface of the carbon layer 24b.
  • a cathode layer 24 containing is shown.
  • the configurations of the solid electrolytic capacitor elements 10A and 10B10C may be the same, or part or all may be different.
  • the distance from the bottom surface of the second sealing layer 12 to the anode plate 21 of each of the solid electrolytic capacitor elements 10A and 10B is preferably constant.
  • an insulating layer 30 for insulating the anode plate 21 and the cathode layer 24 is provided on the surface of the dielectric layer 23 where the cathode layer 24 on the second main surface S2 side is not provided. It is preferable.
  • the insulating layer 30 is provided on the surface of the dielectric layer 23 on the first main surface S1 side, but the insulating layer 30 is not provided on the surface of the dielectric layer 23 on the first main surface S1 side. May be.
  • the insulating base material when the insulating base material having a plurality of cavities is disposed on the first sealing layer, the insulating base material is preferably made of a resin.
  • resin which comprises an insulating base material insulating resins, such as a glass epoxy resin, are mentioned, for example.
  • the method of providing the element accommodating space on the first sealing layer is not particularly limited, and the method of disposing the insulating base material having a cavity on the first sealing layer.
  • a method of forming a depression on the surface of the first sealing layer may be used.
  • the distance between the anode plate of the solid electrolytic capacitor element adjacent on the first sealing layer is not particularly limited, 150 [mu] m
  • the configurations of the solid electrolytic capacitor element, the first sealing layer, the second sealing layer, and the like are as described in the capacitor array according to the first embodiment of the present invention. is there.
  • the capacitor array according to the second embodiment of the present invention is preferably manufactured as follows.
  • the method of manufacturing a capacitor array according to the second embodiment of the present invention includes a step of preparing a plurality of solid electrolytic capacitor elements each having a first main surface and a second main surface facing each other in the thickness direction, and a sheet-shaped first A step of providing a plurality of element accommodating spaces on the sealing layer, and a solid electrolytic capacitor element in the element accommodating space such that the first main surface side of the solid electrolytic capacitor element is disposed on the first sealing layer. And a step of disposing a sheet-like second sealing layer so as to cover the plurality of solid electrolytic capacitor elements on the first sealing layer from the second main surface side.
  • FIG. 19 is a perspective view schematically showing an example of a process of forming a through hole in the chemical conversion foil.
  • the chemical conversion foil 20 is prepared as described in the first embodiment.
  • a through hole 31 that penetrates the chemical conversion foil 20 in the thickness direction is formed at a predetermined position around a region to be a capacitor element.
  • FIG. 20 is a perspective view schematically showing an example of a step of cutting a part of the chemical conversion foil.
  • a part of the chemical conversion foil 20 is cut in the thickness direction. Note that the through-hole 31 may be formed after cutting a part of the chemical conversion foil 20.
  • FIG. 21 is a perspective view schematically showing an example of a process for forming an insulating layer.
  • the insulating layer 30 is formed by applying an insulating resin on the dielectric layer 23. The method of applying the insulating resin is as described in the first embodiment.
  • FIG. 22 is a perspective view schematically showing an example of a process for forming a solid electrolyte layer.
  • a solid electrolyte layer 24 a is formed on the dielectric layer 23.
  • the method for forming the solid electrolyte layer is as described in the first embodiment.
  • FIG. 23 is a perspective view schematically showing an example of a process of forming a carbon layer.
  • a carbon layer 24b is formed on the solid electrolyte layer 24a.
  • the method for forming the carbon layer is as described in the first embodiment.
  • FIG. 24 is a perspective view schematically showing an example of a step of forming a copper layer.
  • a copper layer 24c is formed on the carbon layer 24b.
  • the cathode layer 24 (see FIG. 18) including the solid electrolyte layer 24a, the carbon layer 24b, and the copper layer 24c is formed on the dielectric layer 23.
  • the method for forming the copper layer is as described in the first embodiment.
  • FIG. 25A is a perspective view schematically showing an example of a process of dividing into a plurality of solid electrolytic capacitor elements
  • FIG. 25B is a cross-sectional view thereof.
  • the chemical conversion foil 20 on which the cathode layer 24 is formed is cut in the thickness direction to be divided into a plurality of solid electrolytic capacitor elements 10A, 10B, 10C, and 10D. Examples of the cutting method include laser processing and dicing processing.
  • Solid electrolytic capacitor elements 10A, 10B, 10C and 10D including the provided cathode layer 24 are obtained.
  • the solid electrolytic capacitor element 10A has a first main surface S1 and a second main surface S2 that face each other in the thickness direction. The same applies to the solid electrolytic capacitor elements 10B, 10C, and 10D.
  • FIG. 26A is a perspective view schematically showing an example of a process of providing an element housing space on the first sealing layer
  • FIG. 26B is a cross-sectional view thereof.
  • An insulating substrate 13 having a plurality of cavities is disposed on the first sealing layer 11.
  • An element housing space 14 is formed by the cavity of the insulating base material 13 and the first sealing layer 11.
  • a sheet made of an insulating resin is bonded to a base material made of an insulating resin such as a glass epoxy resin in which a cavity is formed.
  • a region where a total of four solid electrolytic capacitor elements of 2 ⁇ 2 are mounted as one capacitor array unit.
  • the solid electrolytic capacitor elements are respectively disposed in the element accommodating spaces so that the first main surface side of the solid electrolytic capacitor elements is disposed on the first sealing layer.
  • FIG. 27A is a perspective view schematically showing an example of a process of disposing a solid electrolytic capacitor element in the element housing space
  • FIG. 27B is a cross-sectional view thereof.
  • the solid electrolytic capacitor elements 10A, 10B, 10C and 10D are individually arranged in the element accommodating space 14 so that the first main surface S1 side of each solid electrolytic capacitor element is arranged on the first sealing layer 11. There is a gap between each solid electrolytic capacitor element and the insulating base material 13.
  • a sheet-like 2nd sealing layer is arrange
  • FIG. 28A is a perspective view schematically showing an example of a step of arranging the second sealing layer
  • FIG. 28B is a cross-sectional view thereof.
  • the second sealing layer 12 is arranged so as to cover the plurality of solid electrolytic capacitor elements 10A, 10B, 10C, and 10D from the second main surface S2 side.
  • a sheet made of an insulating resin is bonded to the solid electrolytic capacitor element.
  • the second sealing layer 12 enters the element accommodating space 14 toward the first main surface S1 side, and a gap between each solid electrolytic capacitor element and the element accommodating space is filled.
  • FIG. 29A is a perspective view schematically showing an example of a process of dividing into a plurality of capacitor arrays
  • FIG. 29B is a cross-sectional view thereof.
  • the capacitor array 2 in which a plurality of solid electrolytic capacitor elements 10A, 10B, 10C, and 10D are mounted in one array is obtained by cutting each capacitor array unit.
  • a large-sized insulating base material is used to divide the capacitor array into a plurality of capacitor arrays.
  • an insulating base material having a size capable of obtaining one capacitor array is used to divide the capacitor array. The process may not be performed.
  • external electrodes connected to the anode plate and the cathode layer of the capacitor array can be formed outside the first sealing layer or the second sealing layer of the capacitor array.
  • the method for forming the external electrode is as described in the first embodiment.
  • FIG. 30 is a perspective view schematically showing an example of a process for forming an anode external electrode and a cathode external electrode.
  • anode external electrodes 41A, 41B, 41C and 41D are formed on the anode plate 21 outside the second sealing layer 12
  • cathode external electrodes 42A, 42B are formed on the cathode layers 24.
  • 42C and 42D are formed.
  • a cathode external electrode connected in common with the cathode layers of a plurality of solid electrolytic capacitor elements may be formed.
  • a through electrode that penetrates the second sealing layer (or the first sealing layer) in the thickness direction is formed, the anode plate and the anode external electrode are connected via the through electrode, and the cathode layer And the cathode external electrode are preferably connected.
  • the method for forming the through electrode is as described in the first embodiment.
  • the capacitor array of the present invention is not limited to the above-described embodiment, and various applications and modifications can be made within the scope of the present invention with respect to the configuration of the capacitor array, manufacturing conditions, and the like.
  • the function expression method of the capacitor array of the present invention is not particularly limited. It may be in the state of an external electrode that can support surface mounting, or may function as a substrate built-in component, or may receive other electronic components.
  • the capacitor array of the present invention may further include a capacitor element of a type different from the solid electrolytic capacitor element supported by the first sealing layer or the second sealing layer.
  • the capacitor element of a type different from the solid electrolytic capacitor element may be included in the first sealing layer or the second sealing layer, or on the outside of the first sealing layer or the second sealing layer. It may be provided.
  • FIG. 31 is a circuit diagram schematically showing an example of a method of using the capacitor array of the present invention.
  • a capacitor array CA is electrically connected between a voltage regulator VR including a semiconductor active element and a load LD to which a converted DC voltage is supplied, and a chopper type step-down switching regulator is connected together with similarly connected inductors. Can be formed. Moreover, you may use as LC filter which smoothes the output of a voltage regulator. Note that a state in which no inductor exists is a basic circuit, and various elements are connected. In FIG. 31, GND indicates a ground.
  • the composite electronic component of the present invention is provided outside the capacitor array of the present invention and the first sealing layer or the second sealing layer of the capacitor array, and is connected to each of the anode plate and the cathode layer of the capacitor array.
  • the electronic component connected to the external electrode may be a passive element or an active element. Both the passive element and the active element may be connected to the external electrode, or one of the passive element and the active element may be connected to the external electrode. Further, a composite of a passive element and an active element may be connected to the external electrode.
  • Examples of the active element include a memory, a GPU (Graphical Processing Unit), a CPU (Central Processing Unit), an MPU (Micro Processing Unit), and a PMIC (Power Management IC).
  • a GPU Graphics Processing Unit
  • CPU Central Processing Unit
  • MPU Micro Processing Unit
  • PMIC Power Management IC
  • the capacitor array of the present invention has a sheet-like shape as a whole. Therefore, in the composite electronic component of the present invention, the capacitor array can be handled like a mounting substrate, and the electronic component can be mounted on the capacitor array. Furthermore, by making the shape of the electronic components mounted on the capacitor array into a sheet shape, it is possible to connect the capacitor array and the electronic components in the thickness direction via through electrodes that penetrate each electronic component in the thickness direction. is there. As a result, the active element and the passive element can be configured like a batch module.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)

Abstract

本発明のコンデンサアレイは、弁作用金属からなる陽極板と、上記陽極板の少なくとも一方の主面に設けられた多孔質層と、上記多孔質層の表面に設けられた誘電体層と、上記誘電体層の表面に設けられた、固体電解質層を含む陰極層とをそれぞれ備え、厚み方向に相対する第１主面及び第２主面をそれぞれ有する、複数の固体電解コンデンサ素子と、シート状の第１封止層と、シート状の第２封止層とを備え、上記複数の固体電解コンデンサ素子は、それぞれの上記第１主面側が上記第１封止層上に配置されており、上記第２封止層は、上記第１封止層上の上記複数の固体電解コンデンサ素子を上記第２主面側から覆うように配置されている。

Description

コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法
本発明は、コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法に関する。
固体電解コンデンサは、アルミニウム等の弁作用金属からなる陽極板と、該陽極板の主面に設けられた多孔質層と、該多孔質層の表面に設けられた誘電体層と、該誘電体層の表面に設けられた、固体電解質層を含む陰極層とを有する固体電解コンデンサ素子を備えている。
特許文献１には、陽極部と陰極部とをそれぞれ１つずつ有するコンデンサ素子と、上記コンデンサ素子が搭載される基板とを備える固体電解コンデンサが開示されている。特許文献１に記載の固体電解コンデンサにおいては、基板のコンデンサ素子搭載面に、陽極部に接続される陽極パターンと、陰極部に接続される陰極パターンとが形成されており、かつ、基板のコンデンサ素子搭載面とは反対側の裏面に、陽極端子と陰極端子とが複数対形成されている。そして、それぞれの陽極端子は、基板に形成された導通路とコンデンサ素子搭載面に形成された陽極パターンとを介して、コンデンサ素子の陽極部に接続されている。一方、それぞれの陰極端子は、基板に形成された導通路とコンデンサ素子搭載面に形成された陰極パターンとを介して、コンデンサ素子の陰極部に接続されている。
そのため、特許文献１に記載の固体電解コンデンサを裏面側から実装基板に搭載して、裏面に形成された複数対の陽極端子及び陰極端子に所定の電圧を印加することで、多端子対の固体電解コンデンサとして機能させることができる。つまり、特許文献１に記載の固体電解コンデンサは、２端子タイプのコンデンサ素子を適用した多端子対の固体電解コンデンサとなっている。
特開２００７－２６６２４７号公報
特許文献１に記載の固体電解コンデンサでは、陽極が共通し、陰極のみ多端子となっているため、個別の固体電解コンデンサ素子として取り扱うことができない。
一方、複数の固体電解コンデンサ素子を個別に実装する場合、１つの固体電解コンデンサ素子の周囲に一定の実装面積が必要となるため、全体の実装面積が大きくなってしまう。また、複数回の実装が必要であるため、実装コストが高くなるという問題もある。
本発明は上記の問題を解決するためになされたものであり、複数の固体電解コンデンサ素子を１つに集約することができるコンデンサアレイを提供することを目的とする。本発明はまた、上記コンデンサアレイの外部電極上に電子部品が実装された複合電子部品、上記コンデンサアレイの製造方法、及び、上記複合電子部品の製造方法を提供することを目的とする。
本発明のコンデンサアレイは、弁作用金属からなる陽極板と、上記陽極板の少なくとも一方の主面に設けられた多孔質層と、上記多孔質層の表面に設けられた誘電体層と、上記誘電体層の表面に設けられた、固体電解質層を含む陰極層とをそれぞれ備え、厚み方向に相対する第１主面及び第２主面をそれぞれ有する、複数の固体電解コンデンサ素子と、シート状の第１封止層と、シート状の第２封止層とを備え、上記複数の固体電解コンデンサ素子は、それぞれの上記第１主面側が上記第１封止層上に配置されており、上記第２封止層は、上記第１封止層上の上記複数の固体電解コンデンサ素子を上記第２主面側から覆うように配置されている。
本発明の複合電子部品は、本発明のコンデンサアレイと、前記コンデンサアレイの前記第１封止層又は前記第２封止層の外側に設けられ、上記コンデンサアレイの上記陽極板及び上記陰極層のそれぞれと接続された外部電極と、上記外部電極と接続された電子部品とを備える。
本発明のコンデンサアレイの製造方法は、第１の態様において、弁作用金属からなる陽極板と、上記陽極板の少なくとも一方の主面に設けられた多孔質層と、上記多孔質層の表面に設けられた誘電体層と、上記誘電体層の表面に設けられた、固体電解質層を含む陰極層とを備え、厚み方向に相対する第１主面及び第２主面を有する、固体電解コンデンサシートを準備する工程と、上記固体電解コンデンサシートの上記第１主面側に、シート状の第１封止層を配置する工程と、上記固体電解コンデンサシートを上記第２主面側から上記厚み方向に切断することにより、上記第１封止層上に配置された複数の固体電解コンデンサ素子に分割する工程と、上記第１封止層上の上記複数の固体電解コンデンサ素子を上記第２主面側から覆うように、シート状の第２封止層を配置する工程とを備える。
本発明のコンデンサアレイの製造方法は、第２の態様において、弁作用金属からなる陽極板と、上記陽極板の少なくとも一方の主面に設けられた多孔質層と、上記多孔質層の表面に設けられた誘電体層と、上記誘電体層の表面に設けられた、固体電解質層を含む陰極層とをそれぞれ備え、厚み方向に相対する第１主面及び第２主面をそれぞれ有する、複数の固体電解コンデンサ素子を準備する工程と、シート状の第１封止層上に、複数の素子収容空間を設ける工程と、上記固体電解コンデンサ素子の上記第１主面側が上記第１封止層上に配置されるように、上記素子収容空間内に上記固体電解コンデンサ素子をそれぞれ配置する工程と、上記第１封止層上の上記複数の固体電解コンデンサ素子を上記第２主面側から覆うように、シート状の第２封止層を配置する工程とを備える。
本発明の複合電子部品の製造方法は、本発明のコンデンサアレイの製造方法によりコンデンサアレイを作製する工程と、上記コンデンサアレイの上記第１封止層又は上記第２封止層の外側に、上記コンデンサアレイの上記陽極板及び上記陰極層のそれぞれと接続される外部電極を形成する工程と、上記外部電極と接続される電子部品を実装する工程とを備える。
本発明によれば、複数の固体電解コンデンサ素子を１つに集約することができるコンデンサアレイを提供することができる。
図１は、本発明の第１実施形態に係るコンデンサアレイの一例を模式的に示す断面図である。 図２Ａは、化成箔を準備する工程の一例を模式的に示す斜視図であり、図２Ｂは、その断面図である。 図３Ａは、絶縁層を形成する工程の一例を模式的に示す斜視図であり、図３Ｂは、その断面図である。 図４は、貫通孔を形成する工程の一例を模式的に示す斜視図である。 図５Ａは、固体電解質層を形成する工程の一例を模式的に示す斜視図であり、図５Ｂは、その断面図である。 図６Ａは、カーボン層を形成する工程の一例を模式的に示す斜視図であり、図６Ｂは、その断面図である。 図７Ａは、銅層を形成する工程の一例を模式的に示す斜視図であり、図７Ｂは、その断面図である。 図８Ａは、第１封止層を配置する工程の一例を模式的に示す斜視図であり、図８Ｂは、その断面図である。 図９Ａは、固体電解コンデンサシートを切断する工程の一例を模式的に示す斜視図であり、図９Ｂは、その断面図である。 図１０は、固体電解コンデンサ素子とは異なる種類のコンデンサ素子を配置する工程の一例を模式的に示す斜視図である。 図１１Ａは、第２封止層を配置する工程の一例を模式的に示す斜視図であり、図１１Ｂは、その断面図である。 図１２Ａは、複数のコンデンサアレイに分割する工程の一例を模式的に示す斜視図であり、図１２Ｂは、その断面図である。 図１３は、陽極外部電極を形成する工程の一例を模式的に示す斜視図である。 図１４は、陰極外部電極を形成する工程の一例を模式的に示す斜視図である。 図１５は、陰極外部電極を形成する工程の別の一例を模式的に示す斜視図である。 図１６は、貫通孔の機能を説明するための図１４の透過図である。 図１７は、貫通孔の機能を説明するための図１５の透過図である。 図１８は、本発明の第２実施形態に係るコンデンサアレイの一例を模式的に示す断面図である。 図１９は、化成箔に貫通孔を形成する工程の一例を模式的に示す斜視図である。 図２０は、化成箔の一部を切断する工程の一例を模式的に示す斜視図である。 図２１は、絶縁層を形成する工程の一例を模式的に示す斜視図である。 図２２は、固体電解質層を形成する工程の一例を模式的に示す斜視図である。 図２３は、カーボン層を形成する工程の一例を模式的に示す斜視図である。 図２４は、銅層を形成する工程の一例を模式的に示す斜視図である。 図２５Ａは、複数の固体電解コンデンサ素子に分割する工程の一例を模式的に示す斜視図であり、図２５Ｂは、その断面図である。 図２６Ａは、第１封止層上に素子収容空間を設ける工程の一例を模式的に示す斜視図であり、図２６Ｂは、その断面図である。 図２７Ａは、素子収容空間内に固体電解コンデンサ素子を配置する工程の一例を模式的に示す斜視図であり、図２７Ｂは、その断面図である。 図２８Ａは、第２封止層を配置する工程の一例を模式的に示す斜視図であり、図２８Ｂは、その断面図である。 図２９Ａは、複数のコンデンサアレイに分割する工程の一例を模式的に示す斜視図であり、図２９Ｂは、その断面図である。 図３０は、陽極外部電極及び陰極外部電極を形成する工程の一例を模式的に示す斜視図である。 図３１は、本発明のコンデンサアレイの使用方法の一例を模式的に示す回路図である。
以下、本発明のコンデンサアレイ、及び、複合電子部品について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
［コンデンサアレイ］
本発明のコンデンサアレイは、複数の固体電解コンデンサ素子と、シート状の第１封止層と、シート状の第２封止層とを備える。複数の固体電解コンデンサ素子は、弁作用金属からなる陽極板と、上記陽極板の少なくとも一方の主面に設けられた多孔質層と、上記多孔質層の表面に設けられた誘電体層と、上記誘電体層の表面に設けられた、固体電解質層を含む陰極層とをそれぞれ備え、厚み方向に相対する第１主面及び第２主面をそれぞれ有する。本発明のコンデンサアレイにおいて、複数の固体電解コンデンサ素子は、それぞれの第１主面側が第１封止層上に配置されており、第２封止層は、第１封止層上の複数の固体電解コンデンサ素子を第２主面側から覆うように配置されている。
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
以下、各実施形態を特に区別しない場合、単に「本発明のコンデンサアレイ」という。
（第１実施形態）
本発明の第１実施形態に係るコンデンサアレイにおいては、第１封止層側に向かって、第２封止層が、第１封止層上で隣り合う固体電解コンデンサ素子の陽極板の間に入り込み、さらに、第１封止層の一部に入り込んでいる。
上記の構成では、第１封止層と第２封止層との密着性が向上するため、コンデンサアレイの信頼性が向上する。
本発明のコンデンサアレイにおいて、第１封止層及び第２封止層とは、エポキシ樹脂やフェノール樹脂などの封止樹脂を含む層である。これらの封止層によりコンデンサアレイの形成時及び熱ストレス負荷時に素子部へ応力が掛からないように、封止層のＴｇや弾性率をコントロールする必要がある。具体的には、アルミナ、シリカなどの無機フィラーが高充填されたものであることが好ましい。
図１は、本発明の第１実施形態に係るコンデンサアレイの一例を模式的に示す断面図である。
図１に示すコンデンサアレイ１は、複数の固体電解コンデンサ素子１０Ａ、１０Ｂ及び１０Ｃと、シート状の第１封止層１１と、シート状の第２封止層１２とを備えている。固体電解コンデンサ素子１０Ａは、厚み方向（図１では上下方向）に相対する第１主面Ｓ１及び第２主面Ｓ２を有し、第１主面Ｓ１側が第１封止層１１上に配置されている。固体電解コンデンサ素子１０Ｂ及び１０Ｃも同様である。第２封止層１２は、第１封止層１１上の複数の固体電解コンデンサ素子１０Ａ、１０Ｂ及び１０Ｃを第２主面Ｓ２側から覆うように配置されている。したがって、図１に示すコンデンサアレイ１は、全体としてシート状の形状を有している。
図１に示すコンデンサアレイ１において、固体電解コンデンサ素子１０Ａは、陽極板２１と、陽極板２１の少なくとも一方の主面に設けられた多孔質層２２と、多孔質層２２の表面に設けられた誘電体層２３と、誘電体層２３の表面に設けられた陰極層２４とを備えている。図１には、誘電体層２３の表面に設けられた固体電解質層２４ａと、固体電解質層２４ａの表面に設けられたカーボン層２４ｂと、カーボン層２４ｂの表面に設けられた銅層２４ｃとを含む陰極層２４が示されている。図１では、陽極板２１の両方の主面に多孔質層２２及び誘電体層２３が設けられ、第２主面Ｓ２側にのみ陰極層２４が設けられているが、第１主面Ｓ１側にのみ陰極層２４が設けられていてもよいし、第１主面Ｓ１側及び第２主面Ｓ２側の両方に陰極層２４が設けられていてもよい。また、多孔質層２２は、陽極板２１の両方の主面に設けられていてもよいし、いずれか一方の主面に設けられていてもよい。固体電解コンデンサ素子１０Ｂ及び１０Ｃも同様である。固体電解コンデンサ素子１０Ａ、１０Ｂ及び１０Ｃの構成は、それぞれ同じでもよいし、一部又は全部が異なっていてもよい。
固体電解コンデンサ素子１０Ａ、１０Ｂおよび１０Ｃの構成が同じである場合、固体電解コンデンサ素子１０Ａ、１０Ｂ及び１０Ｃは、元々１枚の固体電解コンデンサシート１００（図８Ａ及び図８Ｂ等参照）であることが好ましい。この場合、固体電解コンデンサ素子１０Ａと固体電解コンデンサ素子１０Ｂとの間、及び、固体電解コンデンサ素子１０Ｂと固体電解コンデンサ素子１０Ｃとの間は、スリット状のシート除去部によって分割されている。
図１に示すように、第２封止層１２の底面から各々の固体電解コンデンサ素子１０Ａ、１０Ｂ及び１０Ｃの陽極板２１までの距離は一定であることが好ましい。
図１に示すコンデンサアレイ１においては、第１封止層１１側に向かって、第２封止層１２が、第１封止層１１上で隣り合う固体電解コンデンサ素子の陽極板２１の間に入り込み、さらに、第１封止層１１の一部に入り込んでいる。
図１に示すように、第２主面Ｓ２側の陰極層２４が設けられていない誘電体層２３の表面には、陽極板２１と陰極層２４とを絶縁するための絶縁層３０が設けられていることが好ましい。図１では、第１主面Ｓ１側の誘電体層２３の表面に絶縁層３０が設けられているが、第１主面Ｓ１側の誘電体層２３の表面に絶縁層３０が設けられていなくてもよい。
図１には示されていないが、後述するように、第１封止層１１又は第２封止層１２の外側には、陽極板２１及び陰極層２４のそれぞれと接続された外部電極が設けられる。
陽極板又は陰極層と外部電極とが接続される形態は特に限定されないが、第１封止層又は第２封止層を厚み方向に貫通する貫通電極が設けられ、貫通電極を介して陽極板又は陰極層と外部電極とが接続されることが好ましい。貫通電極を介することにより、陽極板又は陰極層から外部電極までの引き出し距離を短くすることができる。
図１に示すコンデンサアレイ１では、固体電解コンデンサ素子１０Ａ及び１０Ｃの側面が露出しているが、例えば、第１封止層又は第２封止層で覆われていてもよいし、絶縁層で覆われていてもよい。また、固体電解コンデンサ素子と第１封止層又は第２封止層との間に、例えば、応力緩和層、防湿膜等が設けられていてもよい。
本発明の第１実施形態に係るコンデンサアレイにおいては、第１封止層側に向かって、第２封止層が、第１封止層上で隣り合う全ての固体電解コンデンサ素子の陽極板の間に入り込み、さらに、第１封止層の一部に入り込んでいることが好ましいが、第１封止層の一部に第２封止層が入り込んでいない箇所が存在していてもよい。
本発明の第１実施形態に係るコンデンサアレイにおいて、第１封止層上で隣り合う固体電解コンデンサ素子の陽極板の間隔（図１中、Ｄ１０で示す長さ）は特に限定されないが、３０μｍ以上、５００μｍ以下であることが好ましく、５０μｍ以上、１５０μｍ以下であることがより好ましい。
本発明のコンデンサアレイにおいて、第１封止層上に配置される固体電解コンデンサ素子の個数は、２個以上であれば特に限定されない。固体電解コンデンサ素子は、第１封止層上に直線状に配置されていてもよいし、平面状に配置されていてもよい。また、固体電解コンデンサ素子は、第１封止層上に規則的に配置されていてもよいし、不規則に配置されていてもよい。固体電解コンデンサ素子の大きさ、形状などは、同じでもよいし、一部又は全部が異なっていてもよい。
本発明のコンデンサアレイにおいて、絶縁層は樹脂からなることが好ましい。絶縁層を構成する樹脂としては、例えば、ポリフェニルスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂（テトラフルオロエチレン、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体等）、ポリイミド樹脂、ポリアミドイミド樹脂、エポキシ樹脂、及び、それらの誘導体又は前駆体等の絶縁性樹脂が挙げられる。なお、絶縁層は、第１封止層及び第２封止層と同じ樹脂で構成されていてもよい。第１封止層及び第２封止層と異なり、絶縁層に無機フィラーが含まれると固体電解コンデンサ素子の有効部に悪影響を及ぼすおそれがあるため、絶縁層は樹脂単独の系からなることが好ましい。
本発明のコンデンサアレイにおいて、第１封止層及び第２封止層は、樹脂からなることが好ましい。第１封止層及び第２封止層を構成する樹脂としては、例えば、エポキシ樹脂、フェノール樹脂等が挙げられる。第１封止層及び第２封止層には、アルミナ、シリカ等の無機フィラーが含まれていることが好ましい。第１封止層を構成する樹脂は、第２封止層を構成する樹脂と同じでもよいし、異なっていてもよい。
第１封止層及び第２封止層は、それぞれ、１層のみから構成されていてもよいし、２層以上から構成されていてもよい。第１封止層を構成する層の数は、第２封止層を構成する層の数と同じでもよいし、異なっていてもよい。第１封止層又は第２封止層が２層以上から構成される場合、陽極板又は陰極層と外部電極との間に存在する各封止層を厚み方向に貫通する貫通電極が設けられるとともに、各封止層の間に内部電極が設けられ、貫通電極及び内部電極を介して陽極板又は陰極層と外部電極とが接続されてもよい。
本発明のコンデンサアレイにおいて、固体電解コンデンサ素子の陽極板は、いわゆる弁作用を示す弁作用金属からなる。弁作用金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム等の金属単体、又は、これらの金属を含む合金等が挙げられる。これらの中では、アルミニウム又はアルミニウム合金が好ましい。
陽極板の形状は、平板状であることが好ましく、箔状であることがより好ましい。陽極板は、少なくとも一方の主面に多孔質層を有していればよく、両方の主面に多孔質層を有していてもよい。多孔質層は、陽極板の表面に形成されたエッチング層であることが好ましい。
多孔質層を除いた陽極板の厚みは、５μｍ以上、１００μｍ以下であることが好ましく、片面の多孔質層の厚みは、５μｍ以上、２００μｍ以下であることが好ましい。
本発明のコンデンサアレイにおいて、固体電解コンデンサ素子の誘電体層は、多孔質層の表面に設けられている。多孔質層の表面に設けられる誘電体層は、多孔質層の表面状態を反映しており、微細な凹凸状の表面形状を有している。誘電体層は、上記弁作用金属の酸化皮膜からなることが好ましい。例えば、陽極板としてアルミニウム箔が用いられる場合、アジピン酸アンモニウム等を含む水溶液中でアルミニウム箔の表面に対して陽極酸化処理（化成処理ともいう）を行うことにより、酸化皮膜からなる誘電体層を形成することができる。
本発明のコンデンサアレイにおいて、固体電解コンデンサ素子の陰極層は、固体電解質層を含む層である。固体電解質層は誘電体層の表面に設けられており、固体電解質層の表面には、導電体層が設けられていることが好ましい。
固体電解質層を構成する材料としては、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類等の導電性高分子等が挙げられる。これらの中では、ポリチオフェン類が好ましく、ＰＥＤＯＴと呼ばれるポリ（３，４－エチレンジオキシチオフェン）が特に好ましい。また、上記導電性高分子は、ポリスチレンスルホン酸（ＰＳＳ）等のドーパントを含んでいてもよい。なお、固体電解質層は、誘電体層の細孔を充填する内層と、誘電体層を被覆する外層とを含むことが好ましい。
導電体層は、導電性樹脂層及び金属層のうち、少なくとも１層を含む。導電体層は、下地である導電性樹脂層と、その上の金属層からなることが好ましい。また、導電体層は、導電性樹脂層のみでもよく、金属層のみでもよい。導電体層は、固体電解質層の全面を被覆することが好ましい。
導電性樹脂層としては、例えば、銀フィラー、銅フィラー、ニッケルフィラー及びカーボンフィラーからなる群より選択される少なくとも１種の導電性フィラーを含む導電性接着剤層等が挙げられる。
金属層としては、例えば、金属めっき膜、金属箔等が挙げられる。
金属層は、ニッケル、銅、銀及びこれらの金属を主成分とする合金からなる群より選択される少なくとも一種の金属からなることが好ましい。なお、「主成分」とは、元素の存在割合（重量％）が最も大きい元素成分をいう。
本発明の第１実施形態に係るコンデンサアレイは、好ましくは、以下のように製造される。
本発明の第１実施形態に係るコンデンサアレイの製造方法は、厚み方向に相対する第１主面及び第２主面を有する固体電解コンデンサシートを準備する工程と、固体電解コンデンサシートの第１主面側に、シート状の第１封止層を配置する工程と、固体電解コンデンサシートを第２主面側から厚み方向に切断することにより、第１封止層上に配置された複数の固体電解コンデンサ素子に分割する工程と、第１封止層上の複数の固体電解コンデンサ素子を第２主面側から覆うように、シート状の第２封止層を配置する工程とを備える。
複数の固体電解コンデンサ素子を個別に第１封止層上に配置する場合、隣り合う固体電解コンデンサ素子の間にはクリアランスを設ける必要がある。そのため、固体電解コンデンサ素子の個数が多くなるほど、クリアランスが占める割合が大きくなり、一方で、固体電解コンデンサ素子の有効部が占める割合は小さくなる。
これに対し、本発明の第１実施形態に係るコンデンサアレイの製造方法では、固体電解コンデンサシートの第１主面側に第１封止層を配置した状態で、固体電解コンデンサシートを第２主面側から切断して複数の固体電解コンデンサ素子に分割することにより、固体電解コンデンサ素子の有効部が占める割合の大きいコンデンサアレイを製造することができる。
以下、各工程の一例について説明する。
まず、図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａ及び図７Ｂに示すように、固体電解コンデンサシートを準備する。
図２Ａは、化成箔を準備する工程の一例を模式的に示す斜視図であり、図２Ｂは、その断面図である。
少なくとも一方の主面に多孔質層２２が設けられ、多孔質層２２の表面に誘電体層２３が設けられた陽極板２１として、アルミニウム等の化成箔２０を準備する。化成箔２０に代えて、例えば、陽極板としてアルミニウム箔を準備し、アルミニウム箔の表面に対してエッチング処理を行うことにより多孔質層を形成した後、アジピン酸アンモニウム等を含む水溶液中で陽極酸化処理を行うことにより、酸化皮膜からなる誘電体層を形成してもよい。
図３Ａは、絶縁層を形成する工程の一例を模式的に示す斜視図であり、図３Ｂは、その断面図である。
固体電解コンデンサ素子の有効部を区分するため、誘電体層２３上に絶縁性樹脂を塗布することにより、絶縁層３０を形成する。絶縁性樹脂を塗布する方法は特に限定されず、例えば、ディスペンサー、スクリーン印刷等が挙げられる。図３Ａでは、縦３個×横２個の合計６個の固体電解コンデンサ素子が搭載される領域が１つのコンデンサアレイ単位となっている。
図４は、貫通孔を形成する工程の一例を模式的に示す斜視図である。
コンデンサアレイ単位の周囲の所定の位置に、絶縁層３０が形成された化成箔２０を厚み方向に貫通する貫通孔３１を形成する。
後述するように、貫通孔３１内には、貫通電極が形成される。この貫通電極は、陽極板と外部電極との接続、又は、陰極層と外部電極との接続に用いられる。貫通電極は、陽極板を挟むように形成された陰極層同士の接続に用いられてもよい。また、貫通電極は、上記以外の接続に用いられてもよい。［複合電子部品］で説明するように、本発明のコンデンサアレイは、電子部品が実装されることにより複合電子部品となる。複合電子部品においては、貫通孔３１内に形成される貫通電極を介して、コンデンサアレイの外部電極と電子部品とが厚み方向に接続されるか、又は、コンデンサアレイ以外の電子部品同士が厚み方向に接続される。
さらに、図４に示すように、固体電解コンデンサ素子とは異なる種類のコンデンサ素子を配置するための貫通孔３２を形成してもよい。
図５Ａは、固体電解質層を形成する工程の一例を模式的に示す斜視図であり、図５Ｂは、その断面図である。
誘電体層２３上に固体電解質層２４ａを形成する。例えば、３，４－エチレンジオキシチオフェン等のモノマーを含む処理液を用いて、誘電体層の表面にポリ（３，４－エチレンジオキシチオフェン）等の重合膜を形成する方法や、ポリ（３，４－エチレンジオキシチオフェン）等のポリマーの分散液を誘電体層の表面に塗布して乾燥させる方法等により、固体電解質層を形成することができる。なお、誘電体層の細孔を充填する内層を形成した後、誘電体層を被覆する外層を形成することにより、固体電解質層を形成することが好ましい。
図６Ａは、カーボン層を形成する工程の一例を模式的に示す斜視図であり、図６Ｂは、その断面図である。
固体電解質層２４ａ上にカーボン層２４ｂを形成する。例えば、カーボンフィラーを含む導電性接着ペーストを塗布及び乾燥させることにより、カーボン層を形成することができる。
図７Ａは、銅層を形成する工程の一例を模式的に示す斜視図であり、図７Ｂは、その断面図である。
カーボン層２４ｂ上に銅層２４ｃを形成する。その結果、固体電解質層２４ａとカーボン層２４ｂと銅層２４ｃとを含む陰極層２４が誘電体層２３上に形成される。例えば、銅フィラーを含む導電性接着ペーストを用いて銅層を形成してもよいし、銅めっき処理により銅層を形成してもよい。
以上により、陽極板２１と、陽極板２１の少なくとも一方の主面に設けられた多孔質層２２と、多孔質層２２の表面に設けられた誘電体層２３と、誘電体層２３の表面に設けられた陰極層２４とを備える固体電解コンデンサシート１００が得られる。図７Ｂに示すように、固体電解コンデンサシート１００は、厚み方向に相対する第１主面Ｓ１及び第２主面Ｓ２を有している。
次に、図８Ａ及び図８Ｂに示すように、固体電解コンデンサシートの第１主面側に、シート状の第１封止層を配置する。
図８Ａは、第１封止層を配置する工程の一例を模式的に示す斜視図であり、図８Ｂは、その断面図である。
固体電解コンデンサシート１００の第１主面Ｓ１側に、第１封止層１１を配置する。例えば、絶縁性樹脂からなるシートを固体電解コンデンサシートに貼り合わせる。貫通孔３１及び３２の一部には、第１封止層１１が入り込んでもよい。
続いて、図９Ａ及び図９Ｂに示すように、固体電解コンデンサシートを第２主面側から厚み方向に切断することにより、第１封止層上に配置された複数の固体電解コンデンサ素子に分割する。切断方法としては、例えば、レーザー加工、ダイシング加工等が挙げられる。
図９Ａは、固体電解コンデンサシートを切断する工程の一例を模式的に示す斜視図であり、図９Ｂは、その断面図である。
第１主面Ｓ１側の第１封止層１１を支持体として、固体電解コンデンサシート１００を第２主面Ｓ２側から厚み方向に切断する。この際、第１封止層１１の一部も切断される。これにより、固体電解コンデンサシート１００は、第１封止層１１上に配置されたまま、固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ及び１０Ｆに分割される。厳密に言うと、図９Ａに示すように、コンデンサアレイ単位が隣接する部分では固体電解コンデンサ素子に分割されていないが、１つのコンデンサアレイ単位では、固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ及び１０Ｆに分割されていると考えることができる。
図１０は、固体電解コンデンサ素子とは異なる種類のコンデンサ素子を配置する工程の一例を模式的に示す斜視図である。
図１０に示すように、貫通孔３２を形成した空間に、固体電解コンデンサ素子と異なる種類のコンデンサ素子１１０を配置してもよい。固体電解コンデンサ素子とは異なる種類のコンデンサ素子としては、例えば、積層セラミックコンデンサ、シリコンキャパシタ等が挙げられる。
そして、図１１Ａ及び図１１Ｂに示すように、第１封止層上の複数の固体電解コンデンサ素子を第２主面側から覆うように、シート状の第２封止層を配置する。
図１１Ａは、第２封止層を配置する工程の一例を模式的に示す斜視図であり、図１１Ｂは、その断面図である。
複数の固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ及び１０Ｆを第２主面Ｓ２側から覆うように、第２封止層１２を配置する。例えば、絶縁性樹脂からなるシートを固体電解コンデンサ素子に貼り合わせる。この際、第１主面Ｓ１側に向かって、第２封止層１２は、第１封止層１１上で隣り合う固体電解コンデンサ素子の陽極板２１の間に入り込み、さらに、第１封止層１１の一部に入り込む。
図１２Ａは、複数のコンデンサアレイに分割する工程の一例を模式的に示す斜視図であり、図１２Ｂは、その断面図である。
図１２Ａ及び図１２Ｂに示すように、コンデンサアレイ単位ごとに切断することにより、１つのアレイの中に複数の固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ及び１０Ｆが搭載されたコンデンサアレイ１が得られる。
上述の方法では、大判の化成箔を用いて複数のコンデンサアレイに分割しているが、１つ分のコンデンサアレイが得られる大きさの化成箔を用いて、コンデンサアレイに分割する工程を行わなくてもよい。
本発明の第１実施形態に係るコンデンサアレイの製造方法においては、上述の方法のように、固体電解コンデンサシートを切断した後、第２封止層を配置することが好ましい。しかし、第２封止層の一部を配置し、第２封止層とともに固体電解コンデンサシートを切断した後、残りの第２封止層を第２主面側に配置してもよい。
また、本発明の第１実施形態に係るコンデンサアレイを製造する際、陽極板を分割せず、陰極層が複数の領域に設けられたコンデンサアレイを製造してもよい。
以上のようにコンデンサアレイを作製した後、コンデンサアレイの第１封止層又は第２封止層の外側に、コンデンサアレイの陽極板及び陰極層のそれぞれと接続される外部電極を形成することが好ましい。例えば、銅箔を貼り付けた後にエッチング処理を行うことにより、所望のパターンを有する外部電極を形成することができる。以下、陽極板と接続される外部電極を陽極外部電極、陰極層と接続される外部電極を陰極外部電極ともいう。
図１３は、陽極外部電極を形成する工程の一例を模式的に示す斜視図である。
図１３では、第２封止層１２の外側に、各陽極板２１に対して陽極外部電極４１Ａ、４１Ｂ、４１Ｃ、４１Ｄ、４１Ｅ及び４１Ｆが形成されている。図１３に示すように、固体電解コンデンサ素子１０Ｂとコンデンサ素子１１０とを並列で接続するように陽極外部電極４１Ｂが形成されてもよい。
図１４は、陰極外部電極を形成する工程の一例を模式的に示す斜視図である。
図１４では、第２封止層１２の外側に、陰極外部電極４２Ａ、４２Ｂ、４２Ｃ及び４２Ｄが形成されている。陰極外部電極４２Ａは、固体電解コンデンサ素子１０Ａ及び１０Ｂの陰極層２４と共通で接続され、陰極外部電極４２Ｃは、固体電解コンデンサ素子１０Ｄ及び１０Ｅの陰極層２４と共通で接続される。なお、各陰極層に対して陰極外部電極が形成されてもよい。
図１５は、陰極外部電極を形成する工程の別の一例を模式的に示す斜視図である。
図１５では、第２封止層１２の外側に、陰極外部電極４２Ａ及び４２Ｂが形成されている。陰極外部電極４２Ａは、固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｄ及び１０Ｅの陰極層２４と共通で接続され、陰極外部電極４２Ｂは、固体電解コンデンサ素子１０Ｃ及び１０Ｆの陰極層２４と共通で接続される。
図示されていないが、第２封止層（あるいは第１封止層）を厚み方向に貫通する貫通電極を形成し、貫通電極を介して、陽極板と陽極外部電極とを接続し、陰極層と陰極外部電極とを接続することが好ましい。貫通電極を形成する方法は特に限定されないが、例えば、陽極外部電極及び陰極外部電極を形成した後、レーザービア加工を行う方法等が挙げられる。また、第１封止層又は第２封止層を配置する前に貫通電極を形成してもよいし、第１封止層又は第２封止層を配置した後、陽極外部電極及び陰極外部電極を形成する前に貫通電極を形成してもよい。
図１６は、貫通孔の機能を説明するための図１４の透過図である。図１７は、貫通孔の機能を説明するための図１５の透過図である。
図１６及び図１７において、貫通孔３１Ｘは、陽極板と外部電極との接続に用いられ、貫通孔３１Ｙは、陰極層と外部電極との接続に用いられる。また、貫通孔３１Ｚは、コンデンサ以外の接続に用いられる。
なお、陽極外部電極及び陰極外部電極は、同時に形成してもよいし、それぞれ個別に形成してもよい。
（第２実施形態）
本発明の第２実施形態に係るコンデンサアレイにおいては、第１封止層上に、複数の素子収容空間が設けられており、素子収容空間内に固体電解コンデンサ素子がそれぞれ配置されている。
図１８は、本発明の第２実施形態に係るコンデンサアレイの一例を模式的に示す断面図である。
図１８に示すコンデンサアレイ２は、複数の固体電解コンデンサ素子１０Ａ及び１０Ｂと、シート状の第１封止層１１と、シート状の第２封止層１２とを備えている。固体電解コンデンサ素子１０Ａは、厚み方向（図１８では上下方向）に相対する第１主面Ｓ１及び第２主面Ｓ２を有し、第１主面Ｓ１側が第１封止層１１上に配置されている。固体電解コンデンサ素子１０Ｂも同様である。第２封止層１２は、第１封止層１１上の複数の固体電解コンデンサ素子１０Ａ及び１０Ｂを第２主面Ｓ２側から覆うように配置されている。したがって、図１８に示すコンデンサアレイ２は、全体としてシート状の形状を有している。
図１８に示すコンデンサアレイ２においては、第１封止層１１上に、複数の素子収容空間１４が設けられており、素子収容空間１４内に、固体電解コンデンサ素子１０Ａ及び１０Ｂがそれぞれ配置されている。図１８では、複数の空洞を有する絶縁性基材１３が第１封止層１１上に配置されている（図２６Ａ及び図２６Ｂ参照）。絶縁性基材１３の空洞及び第１封止層１１によって、素子収容空間１４が形成されている。
図１８に示すコンデンサアレイ２において、固体電解コンデンサ素子１０Ａは、陽極板２１と、陽極板２１の少なくとも一方の主面に設けられた多孔質層２２と、多孔質層２２の表面に設けられた誘電体層２３と、誘電体層２３の表面に設けられた陰極層２４とを備えている。図１８には、誘電体層２３の表面に設けられた固体電解質層２４ａと、固体電解質層２４ａの表面に設けられたカーボン層２４ｂと、カーボン層２４ｂの表面に設けられた銅層２４ｃとを含む陰極層２４が示されている。固体電解コンデンサ素子１０Ｂも同様である。固体電解コンデンサ素子１０Ａ及び１０Ｂ１０Ｃの構成は、それぞれ同じでもよいし、一部又は全部が異なっていてもよい。
図１８に示すように、第２封止層１２の底面から各々の固体電解コンデンサ素子１０Ａ及び１０Ｂの陽極板２１までの距離は一定であることが好ましい。
図１８に示すように、第２主面Ｓ２側の陰極層２４が設けられていない誘電体層２３の表面には、陽極板２１と陰極層２４とを絶縁するための絶縁層３０が設けられていることが好ましい。図１８では、第１主面Ｓ１側の誘電体層２３の表面に絶縁層３０が設けられているが、第１主面Ｓ１側の誘電体層２３の表面に絶縁層３０が設けられていなくてもよい。
図１８に示すコンデンサアレイ２において、その他の構成は、図１に示すコンデンサアレイ１と同様である。
本発明の第２実施形態に係るコンデンサアレイにおいて、複数の空洞を有する絶縁性基材が第１封止層上に配置される場合、絶縁性基材は、樹脂からなることが好ましい。絶縁性基材を構成する樹脂としては、例えば、ガラスエポキシ樹脂等の絶縁性樹脂が挙げられる。
本発明の第２実施形態に係るコンデンサアレイにおいて、第１封止層上に素子収容空間を設ける方法は特に限定されず、空洞を有する絶縁性基材を第１封止層上に配置する方法の他、例えば、第１封止層の表面に窪みを形成する等の方法でもよい。
本発明の第２実施形態に係るコンデンサアレイにおいて、第１封止層上で隣り合う固体電解コンデンサ素子の陽極板の間隔（図１８中、Ｄ２０で示す長さ）は特に限定されないが、１５０μｍ以上、１，０００μｍ以下であることが好ましく、３００μｍ以上、６００μｍ以下であることがより好ましい。
本発明の第２実施形態に係るコンデンサアレイにおいて、固体電解コンデンサ素子、第１封止層、第２封止層等の構成は、本発明の第１実施形態に係るコンデンサアレイで説明したとおりである。
本発明の第２実施形態に係るコンデンサアレイは、好ましくは、以下のように製造される。
本発明の第２実施形態に係るコンデンサアレイの製造方法は、厚み方向に相対する第１主面及び第２主面をそれぞれ有する複数の固体電解コンデンサ素子を準備する工程と、シート状の第１封止層上に、複数の素子収容空間を設ける工程と、固体電解コンデンサ素子の第１主面側が第１封止層上に配置されるように、素子収容空間内に固体電解コンデンサ素子をそれぞれ配置する工程と、第１封止層上の複数の固体電解コンデンサ素子を第２主面側から覆うように、シート状の第２封止層を配置する工程とを備える。
以下、各工程の一例について説明する。
まず、図１９、図２０、図２１、図２２、図２３、図２４及び図２６に示すように、固体電解コンデンサ素子を準備する。
図１９は、化成箔に貫通孔を形成する工程の一例を模式的に示す斜視図である。
まず、第１実施形態で説明したように、化成箔２０を準備する。その後、第１実施形態と同様、コンデンサ素子となる領域の周囲の所定の位置に、化成箔２０を厚み方向に貫通する貫通孔３１を形成する。
図２０は、化成箔の一部を切断する工程の一例を模式的に示す斜視図である。
陽極板２１（図１８参照）を外部に引き出すために、厚み方向に化成箔２０の一部を切断する。なお、化成箔２０の一部を切断した後、貫通孔３１を形成してもよい。
図２１は、絶縁層を形成する工程の一例を模式的に示す斜視図である。
固体電解コンデンサ素子の有効部を区分するため、誘電体層２３上に絶縁性樹脂を塗布することにより、絶縁層３０を形成する。絶縁性樹脂を塗布する方法は、第１実施形態で説明したとおりである。
図２２は、固体電解質層を形成する工程の一例を模式的に示す斜視図である。
誘電体層２３上に固体電解質層２４ａを形成する。固体電解質層を形成する方法は、第１実施形態で説明したとおりである。
図２３は、カーボン層を形成する工程の一例を模式的に示す斜視図である。
固体電解質層２４ａ上にカーボン層２４ｂを形成する。カーボン層を形成する方法は、第１実施形態で説明したとおりである。
図２４は、銅層を形成する工程の一例を模式的に示す斜視図である。
カーボン層２４ｂ上に銅層２４ｃを形成する。その結果、固体電解質層２４ａとカーボン層２４ｂと銅層２４ｃとを含む陰極層２４（図１８参照）が誘電体層２３上に形成される。銅層を形成する方法は、第１実施形態で説明したとおりである。
図２５Ａは、複数の固体電解コンデンサ素子に分割する工程の一例を模式的に示す斜視図であり、図２５Ｂは、その断面図である。
陰極層２４が形成された化成箔２０を厚み方向に切断することにより、複数の固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｃ及び１０Ｄに分割する。切断方法としては、例えば、レーザー加工、ダイシング加工等が挙げられる。
以上により、陽極板２１と、陽極板２１の少なくとも一方の主面に設けられた多孔質層２２と、多孔質層２２の表面に設けられた誘電体層２３と、誘電体層２３の表面に設けられた陰極層２４とを備える固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｃ及び１０Ｄが得られる。図２５Ｂに示すように、固体電解コンデンサ素子１０Ａは、厚み方向に相対する第１主面Ｓ１及び第２主面Ｓ２を有している。固体電解コンデンサ素子１０Ｂ、１０Ｃ及び１０Ｄも同様である。
次に、図２６Ａ及び図２６Ｂに示すように、シート状の第１封止層上に、複数の素子収容空間を設ける。
図２６Ａは、第１封止層上に素子収容空間を設ける工程の一例を模式的に示す斜視図であり、図２６Ｂは、その断面図である。
複数の空洞を有する絶縁性基材１３を第１封止層１１上に配置する。絶縁性基材１３の空洞及び第１封止層１１によって素子収容空間１４が形成されている。例えば、ガラスエポキシ樹脂等の絶縁性樹脂からなる基材に空洞を形成したものに絶縁性樹脂からなるシートを貼り合わせる。図２６Ａでは、縦２個×横２個の合計４個の固体電解コンデンサ素子が搭載される領域が１つのコンデンサアレイ単位となっている。
続いて、図２７Ａ及び図２７Ｂに示すように、固体電解コンデンサ素子の第１主面側が第１封止層上に配置されるように、素子収容空間内に固体電解コンデンサ素子をそれぞれ配置する。
図２７Ａは、素子収容空間内に固体電解コンデンサ素子を配置する工程の一例を模式的に示す斜視図であり、図２７Ｂは、その断面図である。
各固体電解コンデンサ素子の第１主面Ｓ１側が第１封止層１１上に配置されるように、素子収容空間１４内に固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｃ及び１０Ｄを個別に配置する。各固体電解コンデンサ素子と絶縁性基材１３との間には隙間が生じている。
そして、図２８Ａ及び図２８Ｂに示すように、第１封止層上の複数の固体電解コンデンサ素子を第２主面側から覆うように、シート状の第２封止層を配置する。
図２８Ａは、第２封止層を配置する工程の一例を模式的に示す斜視図であり、図２８Ｂは、その断面図である。
複数の固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｃ及び１０Ｄを第２主面Ｓ２側から覆うように、第２封止層１２を配置する。例えば、絶縁性樹脂からなるシートを固体電解コンデンサ素子に貼り合わせる。この際、第１主面Ｓ１側に向かって、第２封止層１２は、素子収容空間１４に入り込み、各固体電解コンデンサ素子と素子収容空間との間の隙間が埋まる。
図２９Ａは、複数のコンデンサアレイに分割する工程の一例を模式的に示す斜視図であり、図２９Ｂは、その断面図である。
図２９Ａ及び図２９Ｂに示すように、コンデンサアレイ単位ごとに切断することにより、１つのアレイの中に複数の固体電解コンデンサ素子１０Ａ、１０Ｂ、１０Ｃ及び１０Ｄが搭載されたコンデンサアレイ２が得られる。
上述の方法では、大判の絶縁性基材を用いて複数のコンデンサアレイに分割しているが、１つ分のコンデンサアレイが得られる大きさの絶縁性基材を用いて、コンデンサアレイに分割する工程を行わなくてもよい。
以上のようにコンデンサアレイを作製した後、コンデンサアレイの第１封止層又は第２封止層の外側に、コンデンサアレイの陽極板及び陰極層のそれぞれと接続される外部電極を形成することが好ましい。外部電極を形成する方法は、第１実施形態で説明したとおりである。
図３０は、陽極外部電極及び陰極外部電極を形成する工程の一例を模式的に示す斜視図である。
図３０では、第２封止層１２の外側に、各陽極板２１に対して陽極外部電極４１Ａ、４１Ｂ、４１Ｃ及び４１Ｄが形成されており、各陰極層２４に対して陰極外部電極４２Ａ、４２Ｂ、４２Ｃ及び４２Ｄが形成されている。第１実施形態で説明したように、複数の固体電解コンデンサ素子の陰極層と共通で接続される陰極外部電極が形成されてもよい。
図示されていないが、第２封止層（あるいは第１封止層）を厚み方向に貫通する貫通電極を形成し、貫通電極を介して、陽極板と陽極外部電極とを接続し、陰極層と陰極外部電極とを接続することが好ましい。貫通電極を形成する方法は、第１実施形態で説明したとおりである。
（その他の実施形態）
本発明のコンデンサアレイは、上記実施形態に限定されるものではなく、コンデンサアレイの構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。また、本発明のコンデンサアレイの機能発現の方法は特に限定されるものではない。面実装に対応出来る外部電極状態であってもよいし、基板内蔵部品として機能させてもよく、他の電子部品の実装を受ける形でもよい。
例えば、本発明のコンデンサアレイは、第１封止層又は第２封止層で支持された、固体電解コンデンサ素子とは異なる種類のコンデンサ素子をさらに備えていてもよい。その場合、固体電解コンデンサ素子とは異なる種類のコンデンサ素子は、第１封止層又は第２封止層に内包されていてもよいし、第１封止層又は第２封止層の外側に設けられていてもよい。
図３１は、本発明のコンデンサアレイの使用方法の一例を模式的に示す回路図である。
例えば、半導体アクティブ素子を含むボルテージレギュレータＶＲと、変換された直流電圧が供給される負荷ＬＤとの間にコンデンサアレイＣＡを電気的に接続し、同様に接続したインダクタとともにチョッパ型の降圧スイッチングレギュレータを形成することができる。また、ボルテージレギュレータの出力を平滑化するＬＣフィルタとして使用してもよい。なお、インダクタ存在しない状態を基本回路とし、各種素子が接続される。図３１において、ＧＮＤはグランドを示す。
［複合電子部品］
本発明の複合電子部品は、本発明のコンデンサアレイと、上記コンデンサアレイの第１封止層又は第２封止層の外側に設けられ、上記コンデンサアレイの陽極板及び陰極層のそれぞれと接続された外部電極と、上記外部電極と接続された電子部品とを備えている。
本発明の複合電子部品において、外部電極と接続される電子部品としては、受動素子でもよいし、能動素子でもよい。受動素子及び能動素子の両方が外部電極と接続されてもよいし、受動素子及び能動素子のいずれか一方が外部電極と接続されてもよい。また、受動素子及び能動素子の複合体が外部電極と接続されてもよい。
受動素子としては、例えば、インダクタ等が挙げられる。能動素子としては、メモリ、ＧＰＵ（Ｇｒａｐｈｉｃａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＭＰＵ（Ｍｉｃｒｏ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＰＭＩＣ（Ｐｏｗｅｒ　Ｍａｎｅｇｅｍｅｎｔ　ＩＣ）等が挙げられる。
これまで説明してきたように、本発明のコンデンサアレイは、全体としてシート状の形状を有している。したがって、本発明の複合電子部品においては、コンデンサアレイを実装基板のように扱うことができ、コンデンサアレイ上に電子部品を実装することができる。さらに、コンデンサアレイに実装する電子部品の形状をシート状にすることにより、各電子部品を厚み方向に貫通する貫通電極を介して、コンデンサアレイと電子部品とを厚み方向に接続することも可能である。その結果、能動素子及び受動素子を一括のモジュールのように構成することができる。
１，２　コンデンサアレイ
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ　固体電解コンデンサ素子
１１　第１封止層
１２　第２封止層
１３　絶縁性基材
１４　素子収容空間
２０　化成箔
２１　陽極板
２２　多孔質層
２３　誘電体層
２４　陰極層
２４ａ　固体電解質層
２４ｂ　カーボン層
２４ｃ　銅層
３０　絶縁層
３１，３１Ｘ，３１Ｙ，３１Ｚ，３２　貫通孔
４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ，４１Ｆ　陽極外部電極
４２Ａ，４２Ｂ，４２Ｃ，４２Ｄ　陰極外部電極
１００　固体電解コンデンサシート
１１０　固体電解コンデンサ素子とは異なる種類のコンデンサ素子
Ｓ１　第１主面
Ｓ２　第２主面
Ｄ１０，Ｄ２０　陽極板の間隔

Claims (15)

  1. 弁作用金属からなる陽極板と、前記陽極板の少なくとも一方の主面に設けられた多孔質層と、前記多孔質層の表面に設けられた誘電体層と、前記誘電体層の表面に設けられた、固体電解質層を含む陰極層とをそれぞれ備え、厚み方向に相対する第１主面及び第２主面をそれぞれ有する、複数の固体電解コンデンサ素子と、
    シート状の第１封止層と、
    シート状の第２封止層とを備え、
    前記複数の固体電解コンデンサ素子は、それぞれの前記第１主面側が前記第１封止層上に配置されており、
    前記第２封止層は、前記第１封止層上の前記複数の固体電解コンデンサ素子を前記第２主面側から覆うように配置されている、コンデンサアレイ。
  2. 前記第２封止層の底面から各々の前記固体電解コンデンサ素子の前記陽極板までの距離が一定である、請求項１に記載のコンデンサアレイ。
  3. 前記第１封止層側に向かって、前記第２封止層が、前記第１封止層上で隣り合う前記固体電解コンデンサ素子の前記陽極板の間に入り込み、さらに、前記第１封止層の一部に入り込んでいる、請求項１又は２に記載のコンデンサアレイ。
  4. 前記第１封止層上で隣り合う前記固体電解コンデンサ素子の前記陽極板の間隔は、３０μｍ以上、５００μｍ以下である、請求項１～３のいずれか１項に記載のコンデンサアレイ。
  5. 前記第１封止層上に、複数の素子収容空間が設けられており、
    前記素子収容空間内に前記固体電解コンデンサ素子がそれぞれ配置されている、請求項１又は２に記載のコンデンサアレイ。
  6. 前記第１封止層又は前記第２封止層で支持された、前記固体電解コンデンサ素子とは異なる種類のコンデンサ素子をさらに備える、請求項１～５のいずれか１項に記載のコンデンサアレイ。
  7. 請求項１～６のいずれか１項に記載のコンデンサアレイと、
    前記コンデンサアレイの前記第１封止層又は前記第２封止層の外側に設けられ、前記コンデンサアレイの前記陽極板及び前記陰極層のそれぞれと接続された外部電極と、
    前記外部電極と接続された電子部品とを備える、複合電子部品。
  8. 前記電子部品は、受動素子である、請求項７に記載の複合電子部品。
  9. 前記電子部品は、能動素子である、請求項７に記載の複合電子部品。
  10. 弁作用金属からなる陽極板と、前記陽極板の少なくとも一方の主面に設けられた多孔質層と、前記多孔質層の表面に設けられた誘電体層と、前記誘電体層の表面に設けられた、固体電解質層を含む陰極層とを備え、厚み方向に相対する第１主面及び第２主面を有する、固体電解コンデンサシートを準備する工程と、
    前記固体電解コンデンサシートの前記第１主面側に、シート状の第１封止層を配置する工程と、
    前記固体電解コンデンサシートを前記第２主面側から前記厚み方向に切断することにより、前記第１封止層上に配置された複数の固体電解コンデンサ素子に分割する工程と、
    前記第１封止層上の前記複数の固体電解コンデンサ素子を前記第２主面側から覆うように、シート状の第２封止層を配置する工程とを備える、コンデンサアレイの製造方法。
  11. 前記固体電解コンデンサシートを切断した後、前記第２封止層を配置する、請求項１０に記載のコンデンサアレイの製造方法。
  12. 弁作用金属からなる陽極板と、前記陽極板の少なくとも一方の主面に設けられた多孔質層と、前記多孔質層の表面に設けられた誘電体層と、前記誘電体層の表面に設けられた、固体電解質層を含む陰極層とをそれぞれ備え、厚み方向に相対する第１主面及び第２主面をそれぞれ有する、複数の固体電解コンデンサ素子を準備する工程と、
    シート状の第１封止層上に、複数の素子収容空間を設ける工程と、
    前記固体電解コンデンサ素子の前記第１主面側が前記第１封止層上に配置されるように、前記素子収容空間内に前記固体電解コンデンサ素子をそれぞれ配置する工程と、
    前記第１封止層上の前記複数の固体電解コンデンサ素子を前記第２主面側から覆うように、シート状の第２封止層を配置する工程とを備える、コンデンサアレイの製造方法。
  13. 請求項１０～１２のいずれか１項に記載のコンデンサアレイの製造方法によりコンデンサアレイを作製する工程と、
    前記コンデンサアレイの前記第１封止層又は前記第２封止層の外側に、前記コンデンサアレイの前記陽極板及び前記陰極層のそれぞれと接続される外部電極を形成する工程と、
    前記外部電極と接続される電子部品を実装する工程とを備える、複合電子部品の製造方法。
  14. 前記電子部品は、受動素子である、請求項１３に記載の複合電子部品の製造方法。
  15. 前記電子部品は、能動素子である、請求項１３に記載の複合電子部品の製造方法。
PCT/JP2019/021936 2018-06-11 2019-06-03 コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法 Ceased WO2019239937A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020525452A JP7151764B2 (ja) 2018-06-11 2019-06-03 コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法
CN201980038369.2A CN112243529B (zh) 2018-06-11 2019-06-03 电容器阵列、复合电子部件、电容器阵列的制造方法以及复合电子部件的制造方法
US17/108,015 US11469053B2 (en) 2018-06-11 2020-12-01 Capacitor array, composite electronic component, method for manufacturing capacitor array, and method for manufacturing composite electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-111162 2018-06-11
JP2018111162 2018-06-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/108,015 Continuation US11469053B2 (en) 2018-06-11 2020-12-01 Capacitor array, composite electronic component, method for manufacturing capacitor array, and method for manufacturing composite electronic component

Publications (1)

Publication Number Publication Date
WO2019239937A1 true WO2019239937A1 (ja) 2019-12-19

Family

ID=68843340

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/021936 Ceased WO2019239937A1 (ja) 2018-06-11 2019-06-03 コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法

Country Status (4)

Country Link
US (1) US11469053B2 (ja)
JP (1) JP7151764B2 (ja)
CN (1) CN112243529B (ja)
WO (1) WO2019239937A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023032657A1 (ja) * 2021-09-06 2023-03-09 株式会社村田製作所 コンデンサアレイ及びコンデンサアレイ集合体
JPWO2023238681A1 (ja) * 2022-06-06 2023-12-14
WO2023238527A1 (ja) * 2022-06-09 2023-12-14 株式会社村田製作所 コンデンサアレイ
WO2023238528A1 (ja) * 2022-06-09 2023-12-14 株式会社村田製作所 コンデンサアレイ
EP4123673A4 (en) * 2020-05-28 2024-07-03 Murata Manufacturing Co., Ltd. MODULE
WO2025142445A1 (ja) * 2023-12-28 2025-07-03 株式会社村田製作所 固体電解コンデンサの製造方法、および固体電解コンデンサ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021158879A1 (en) * 2020-02-06 2021-08-12 Novelis Inc. Planar high-density aluminum capacitors for stacking and embedding
CN115917685B (zh) * 2021-04-30 2025-04-08 株式会社村田制作所 集成型电容器以及集成型电容器的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107367A1 (ja) * 2002-06-18 2003-12-24 ティーディーケイ株式会社 固体電解コンデンサおよび固体電解コンデンサ内蔵基板ならびにそれらの製造方法
JP2004288793A (ja) * 2003-03-20 2004-10-14 Nec Tokin Corp 直流電源回路内蔵基板およびその製造方法
JP2007266247A (ja) * 2006-03-28 2007-10-11 Tdk Corp 固体電解コンデンサ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7413380A (nl) * 1974-10-11 1976-04-13 Philips Nv Werkwijze voor het vervaardigen van vaste-stof- -condensatoren.
JPH0666235B2 (ja) * 1989-09-02 1994-08-24 いすゞ自動車株式会社 電気二重層コンデンサ
CN1076857C (zh) * 1995-03-03 2001-12-26 罗姆股份有限公司 固体电解电容器及其制造方法
JP3696341B2 (ja) * 1996-08-30 2005-09-14 ローム株式会社 アレイ型固体電解コンデンサの構造及びその製造方法
GB9824442D0 (en) * 1998-11-06 1999-01-06 Avx Ltd Manufacture of solid state capacitors
GB9922091D0 (en) * 1999-09-17 1999-11-17 Avx Ltd Manufacture of solid state capacitors
EP1100295B1 (en) * 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP4408047B2 (ja) * 2003-03-03 2010-02-03 昭和電工株式会社 チップ状固体電解コンデンサ
JP2005158903A (ja) * 2003-11-21 2005-06-16 Nippon Chemicon Corp 固体電解コンデンサ
JP4126021B2 (ja) * 2004-02-05 2008-07-30 ローム株式会社 固体電解コンデンサ
CN1938801B (zh) * 2004-03-30 2012-10-31 罗姆股份有限公司 固体电解电容器
JP2006173441A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
WO2006117787A1 (en) * 2005-05-04 2006-11-09 Cerel (Ceramic Technologies) Ltd. Solid electrolytic capacitor and method for manufacturing the same
US7352563B2 (en) * 2006-03-13 2008-04-01 Avx Corporation Capacitor assembly
US7280343B1 (en) * 2006-10-31 2007-10-09 Avx Corporation Low profile electrolytic capacitor assembly
US7745281B2 (en) 2007-03-07 2010-06-29 Kemet Electronics Corporation Thin solid electrolytic capacitor embeddable in a substrate
JP5007678B2 (ja) 2008-01-31 2012-08-22 日本ケミコン株式会社 固体電解コンデンサ及びその製造方法
JP4962339B2 (ja) 2008-02-07 2012-06-27 富士通株式会社 キャパシタの製造方法
JP5120025B2 (ja) * 2008-03-31 2013-01-16 日本ケミコン株式会社 固体電解コンデンサ及びその製造方法
WO2011132467A1 (ja) * 2010-04-21 2011-10-27 株式会社村田製作所 固体電解コンデンサ及びその製造方法
JP2014203850A (ja) 2013-04-01 2014-10-27 日本ケミコン株式会社 固体電解コンデンサ及びその製造方法
WO2016181865A1 (ja) * 2015-05-12 2016-11-17 株式会社村田製作所 コンデンサおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107367A1 (ja) * 2002-06-18 2003-12-24 ティーディーケイ株式会社 固体電解コンデンサおよび固体電解コンデンサ内蔵基板ならびにそれらの製造方法
JP2004288793A (ja) * 2003-03-20 2004-10-14 Nec Tokin Corp 直流電源回路内蔵基板およびその製造方法
JP2007266247A (ja) * 2006-03-28 2007-10-11 Tdk Corp 固体電解コンデンサ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4123673A4 (en) * 2020-05-28 2024-07-03 Murata Manufacturing Co., Ltd. MODULE
WO2023032657A1 (ja) * 2021-09-06 2023-03-09 株式会社村田製作所 コンデンサアレイ及びコンデンサアレイ集合体
JP7294563B1 (ja) * 2021-09-06 2023-06-20 株式会社村田製作所 コンデンサアレイ及びコンデンサアレイ集合体
JPWO2023238681A1 (ja) * 2022-06-06 2023-12-14
WO2023238681A1 (ja) * 2022-06-06 2023-12-14 株式会社村田製作所 コンデンサアレイ
JP7597277B2 (ja) 2022-06-06 2024-12-10 株式会社村田製作所 コンデンサアレイ
WO2023238527A1 (ja) * 2022-06-09 2023-12-14 株式会社村田製作所 コンデンサアレイ
WO2023238528A1 (ja) * 2022-06-09 2023-12-14 株式会社村田製作所 コンデンサアレイ
JPWO2023238527A1 (ja) * 2022-06-09 2023-12-14
TWI858676B (zh) * 2022-06-09 2024-10-11 日商村田製作所股份有限公司 電容器陣列
WO2025142445A1 (ja) * 2023-12-28 2025-07-03 株式会社村田製作所 固体電解コンデンサの製造方法、および固体電解コンデンサ

Also Published As

Publication number Publication date
CN112243529B (zh) 2022-06-28
CN112243529A (zh) 2021-01-19
US20210082630A1 (en) 2021-03-18
JP7151764B2 (ja) 2022-10-12
JPWO2019239937A1 (ja) 2021-04-22
US11469053B2 (en) 2022-10-11

Similar Documents

Publication Publication Date Title
JP7574840B2 (ja) コンデンサ及び複合電子部品
JP7151764B2 (ja) コンデンサアレイ、複合電子部品、コンデンサアレイの製造方法、及び、複合電子部品の製造方法
TWI829265B (zh) 電容器元件
WO2023054059A1 (ja) コンデンサ素子、モジュール及び半導体複合装置
US20250087427A1 (en) Capacitor array
WO2024070531A1 (ja) コンデンサ素子
CN223785015U (zh) 电容器元件
WO2024257530A1 (ja) コンデンサ素子
CN119563220A (zh) 电容器元件
TWI895940B (zh) 電容器陣列
JP7622919B1 (ja) コンデンサ素子製造用基板及びコンデンサ素子の製造方法
JP7294563B1 (ja) コンデンサアレイ及びコンデンサアレイ集合体
WO2024070529A1 (ja) コンデンサ素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19820117

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020525452

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19820117

Country of ref document: EP

Kind code of ref document: A1