[go: up one dir, main page]

WO2019084732A1 - 时钟同步的方法和装置 - Google Patents

时钟同步的方法和装置 Download PDF

Info

Publication number
WO2019084732A1
WO2019084732A1 PCT/CN2017/108417 CN2017108417W WO2019084732A1 WO 2019084732 A1 WO2019084732 A1 WO 2019084732A1 CN 2017108417 W CN2017108417 W CN 2017108417W WO 2019084732 A1 WO2019084732 A1 WO 2019084732A1
Authority
WO
WIPO (PCT)
Prior art keywords
receiving
timestamp
data block
data
data blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/108417
Other languages
English (en)
French (fr)
Inventor
何向
祁云磊
陈井凤
林涛
宋军民
王心远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to AU2017437863A priority Critical patent/AU2017437863B2/en
Priority to CN202210351019.5A priority patent/CN114944910B/zh
Priority to EP17930848.1A priority patent/EP3694140A4/en
Priority to PCT/CN2017/108417 priority patent/WO2019084732A1/zh
Priority to CN201780094495.0A priority patent/CN111095860B/zh
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CA3081109A priority patent/CA3081109C/en
Priority to BR112020008501-4A priority patent/BR112020008501A2/pt
Publication of WO2019084732A1 publication Critical patent/WO2019084732A1/zh
Priority to US16/860,688 priority patent/US11108485B2/en
Anticipated expiration legal-status Critical
Priority to US17/403,131 priority patent/US11552721B2/en
Priority to US18/146,634 priority patent/US11843452B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0647—Synchronisation among TDM nodes
    • H04J3/065—Synchronisation among TDM nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H04J3/1658—Optical Transport Network [OTN] carrying packets or ATM cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0073—Services, e.g. multimedia, GOS, QOS
    • H04J2203/0082—Interaction of SDH with non-ATM protocols
    • H04J2203/0085—Support of Ethernet

Definitions

  • Flexible Ethernet is an Ethernet developed on the basis of traditional Ethernet. FlexE defines a variable rate interface between a router and an optical transport network (OTN). The main purpose is to simplify the mapping and transmission of the Ethernet interface on the OTN. FlexE is based on rate-binding technology and flexible mapping between Ethernet interfaces and OTNs to achieve greater transmission rates and transmission bandwidths.
  • the receiving device continuously, periodically stamps (ie, performs timestamp sampling) on the data block received by each PHY, and generates multiple receiving timestamps, and the multiple receiving timestamps. Include a timestamp corresponding to a data block (ie, a second data block) for performing timestamp sampling in a plurality of data blocks, for each The timestamp is aligned, that is, waiting for the PHY (ie, the first PHY) of the last one of the plurality of PHYs to receive the overhead block (OH), and receiving the first received after the first PHY receives the overhead block
  • the timestamp of the data block ie, the first timestamp
  • the timestamp of the data block received by the other PHYs in the plurality of PHYs is adjusted, and the first timestamp is regarded as being received by all the PHYs after receiving the overhead block.
  • the receiving device aligns the plurality of receiving timestamps with the first receiving timestamp as a reference, and the receiving device adjusts the plurality of times according to the duration of the receiving period and based on the first receiving timestamp. Receive the value of the timestamp.
  • FIG. 2 is a schematic diagram of a partial architecture of a FlexE suitable for use in the present application
  • a PHY can be defined as providing mechanical, electrical, functional, and specification characteristics for the physical link establishment, maintenance, and teardown required to transmit data.
  • the PHY mentioned herein may include a physical layer working device at both ends of the transmitting and receiving, and an optical fiber between the transmitting and receiving ends, and the physical layer working device may include, for example, a physical layer interface device of Ethernet.
  • FlexE introduces a bundled group, a flexible Ethernet client (FlexE client, hereinafter referred to as "customer"), a time slot configuration table (calendar), and a flexible Ethernet time division multiplexing layer (based on the traditional Ethernet). FlexE shim, hereinafter referred to as the "time division multiplexing layer” and other new concepts.
  • FIG. 2 shows a partial architectural diagram of a FlexE suitable for use in the present application.
  • the above architecture is only an example, and the architecture of the FlexE applicable to the present application is not limited thereto.
  • RS adaptation sublayer
  • FEC forward error correction
  • FIG. 4 shows a schematic diagram of a method of transmitting a message through a dual PHY.
  • PHY A and PHY B are two physical links belonging to a 2 x 100GE FlexE bundle. Based on the FlexE bundle, there are two 100 Gbps customers, namely customer 1 and customer. 2.
  • the method provided in this embodiment passes The number of bits spaced between each data block and the reference data block is recorded, so that the receiving time of the first data block can be calculated according to the correspondence between the bit and time, that is, the receiving time stamp of the first data block is determined.
  • the method provided by the present application can continuously track the position of the timestamp sample points.
  • the method 700 further includes:

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请提供了一种时钟同步的方法，包括：接收装置通过多个物理层模块PHY接收多个数据块，该多个数据块包括多个首位数据块；接收装置对多个数据块进行时间戳采样生成多个接收时间戳；接收装置以第一接收时间戳为基准对齐多个接收时间戳；接收装置根据所述多个数据块生成时钟同步报文；接收装置将第二接收时间戳的值写入该时钟同步报文，其中，第二接收时间戳为基于对齐后的多个接收时间戳确定的第二数据块的接收时间戳，第二数据块为多个数据块中用于进行发送时间戳采样的数据块。本申请提供的时钟同步的方法可以修正同一个FlexE客户的多个数据块之间到达接收装置后出现偏斜。

Description

时钟同步的方法和装置 技术领域
本申请涉及通信领域，尤其涉及一种时钟同步的方法和装置。
背景技术
灵活以太网(flexible ethernet，FlexE)是在传统以太网基础上发展出来的一种以太网。FlexE定义了路由器与光传送网络(optical transport network，OTN)之间的可变速率接口，主要目的在于尽量简化以太网接口在OTN上的映射和传输方式。FlexE基于速率绑定技术以及以太网接口与OTN之间的灵活映射方式，可以实现更大的传输速率和传输带宽。
FlexE中报文在传输过程中被切分成多个数据包并通过不同的物理层模块(PHY)传输，接收装置接收到多个数据包后需要根据开销帧从该多个数据包中恢复以太报文。多个数据块在发送过程中会经历FlexE客户到PHY的映射，由于FlexE存在多个PHY，来自同一个FlexE客户的多个数据块可能映射到任意一个或多个PHY上，并且，由于传输过程中可能存在映射关系的变化，同一个FlexE客户的数据块可能会在不同时刻出现在不同的PHY上，最终导致造成来自同一个FlexE客户的多个数据块之间到达接收装置后出现偏斜(skew)，且偏斜的量无法预估，从而造成接收装置无法准确确定时钟同步报文的接收时间。
发明内容
本申请提供了一种时钟同步的方法和装置，通过对接收到的数据块进行时间戳采样生产多个接收时间戳，并对该多个接收时间戳进行对齐处理，能够修正来自同一个FlexE客户的多个数据块到达接收装置后出现偏斜，从而可以准确确定时钟同步报文的接收时间。
第一方面，提供了一种时钟同步的方法，包括：接收装置通过多个物理层模块PHY接收多个数据块，该多个数据块包括多个首位数据块，首位数据块为PHY中传输的数据块中最先到达接收装置的数据块，多个首位数据块与多个PHY一一对应；接收装置对多个数据块进行时间戳采样生成多个接收时间戳；接收装置以第一接收时间戳为基准对齐多个接收时间戳，该第一接收时间戳为多个接收时间戳中对应第一数据块的接收时间戳，该第一数据块为通过第一PHY传输的数据块，第一PHY为多个首位数据块中最晚到达接收装置的首位数据块对应的PHY；接收装置根据所述多个数据块生成时钟同步报文；接收装置将第二接收时间戳的值写入该时钟同步报文，其中，第二接收时间戳为基于对齐后的多个接收时间戳确定的第二数据块的接收时间戳，第二数据块为多个数据块中用于进行发送时间戳采样的数据块，且第二数据块的发送时间戳为时钟同步报文的发送时间戳。
根据本实施例提供的技术方案，接收装置对每个PHY接收的数据块进行持续地、周期性地打戳(即，进行时间戳采样)，生成多个接收时间戳，该多个接收时间戳中包含多个数据块中用于进行发送时间戳采样的数据块(即，第二数据块)对应的时间戳，对各个 时间戳进行对齐处理，即，等待多个PHY中最后一个接收到开销块(overhead block，OH)的PHY(即，第一PHY)，并以第一PHY接收到开销块之后接收到的第一个数据块的时间戳(即，第一时间戳)为基准，调整该多个PHY中其它PHY接收到的数据块的时间戳，将第一时间戳视为所有的PHY接收到开销块之后接收到的第一个数据块的共同时间戳，从而对齐了多个数据块到达接收装置的时间。该多个数据块包括时钟同步报文对应的数据块，当时钟同步报文恢复后，即可确定第二数据块对应的接收时间戳，该时间戳修正了来自同一个FlexE客户的多个数据块到达接收装置后出现偏斜。
可选地，所述接收装置以第一接收时间戳为基准对齐多个接收时间戳，包括：接收装置以接收周期的时长为单位并且以所述第一接收时间戳为基准调整所述多个接收时间戳的值。
可选地，接收周期的时长等于接收装置接收X位数据所需的时长，X为接收装置的数据总线位宽的值或接收装置的串行并行转换端口的数据缓冲位宽的值中较小的值。
位宽越小，接收周期越短，接收时间戳的采样频率越高，同时调整多个时间戳的时间粒度越细，有利于提高最终确定的时钟同步报文的接收时间戳的精度。
可选地，所述接收装置根据所述多个数据块生成时钟同步报文之前，所述方法还包括：接收装置删除第一PHY对应的接收时间戳之外的接收时间戳。
进行对齐处理之后的各个PHY的接收时间戳均相同，因此，可以仅保留一个PHY的接收时间戳，减小存储空间的占用。
可选地，第二数据块为时钟同步报文的帧分隔符起始(start of frame delimiter，SFD)对应的数据块。
SFD是时钟同步报文中最先被发出以及最先被接收的字段，传统以太网即是以SFD为参考点进行时间戳采样，因此，将接收周期内的接收到的第一个比特作为时间戳采样点可以提高FlexE时钟同步方法的兼容性。
可选地，时钟同步报文承载于FlexE的客户净荷中。
本实施例提供的方法通过FlexE的客户净荷接收时钟同步报文，与传统以太网的接收时钟同步报文的方法相同，从而可以提高FlexE时钟同步方法的兼容性。此外，在FlexE至FlexE直连的场景中，直接将发送时间戳传递到下游，相比于现有技术的通过开销帧发送时间戳的方法，本实施例无需在发送装置中将发送时间戳从客户净荷中提取出来放入开销帧，也无需在接收装置中将发送时间戳从开销帧中提取出来放入客户净荷，减少了逻辑复杂度。
第二方面，提供了一种时钟同步的装置，该装置可以实现上述第一方面所涉及的方法中接收装置所执行的功能，所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个上述功能相应的单元或模块。
在一种可能的设计中，该装置的结构中包括处理器和通信接口，该处理器被配置为支持该装置执行上述第一方面所涉及的方法中相应的功能。该通信接口用于支持该装置内部的通信以及该装置与其它装置之间的通信。该装置还可以包括存储器，该存储器用于与处理器耦合，其保存该装置必要的程序指令和数据。
第三方面，提供了一种计算机可读存储介质，该计算机可读存储介质中存储了计算机程序代码，该计算机程序代码被处理单元或处理器执行时，使得接收装置执行第一方面所 述的方法。
第四方面，提供了一种芯片，其中存储有指令，当其在接收装置上运行时，使得该芯片执行上述第一方面的方法。
第五方面，提供了一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码被接收装置的通信单元或通信接口、以及处理单元或处理器运行时，使得发送装置执行上述第一方面的方法。
附图说明
图1是FlexE的通用架构的示意图；
图2是一种适用于本申请的FlexE的部分架构的示意图；
图3是一种以太报文的数据包格式的示意图；
图4是一种通过双PHY传输报文的方法的示意图；
图5是一种双客户的数据包映射在双PHY上的结果的示意图；
图6是一种多个PHY之间的偏斜关系的示意图；
图7是本申请提供的一种时钟同步的方法的示意图；
图8是本申请提供的一种对齐接收时间戳的方法的示意图；
图9是本申请提供的一种可能的接收装置的示意图；
图10是本申请提供的另一种可能的接收装置的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。
在传统的以太网中，业务流从交换网板出来后，一般会依次经过流量管理(traffic management，TM)模块、网络处理单元(network process unit，NPUs)、媒体接入控制(medium access control，MAC)层模块、物理层模块(以下，简称为“PHY”)等模块或器件的处理。
TM模块根据网络的可用带宽以及业务流的优先级，对业务流进行服务质量(quality of service，QoS)处理。例如，如果网络的可用带宽不足以传输所有的业务流，TM模块可以传输高优先级的业务流，对低优先级的业务流进行丢包处理。
NP是进行以太网业务处理的芯片，用于执行以太网帧的处理。以太网帧的处理包括以太网帧的解析以及路由查找。
MAC层模块主要负责连接并控制物理层的物理介质，以太网中的业务报文可以在这一层进行物理层信息的封装和解封装。
PHY可以定义为：为传输数据所需要的物理链路建立、维持、拆除而提供具有机械的、电子的、功能的和规范的特性。本文中提到的PHY可以包括收发两端的物理层工作器件，以及位于收发两端之间的光纤，物理层工作器件例如可以包括以太网的物理层接口设备等。
参见图1，FlexE在传统以太网的基础上，引入了捆绑组，灵活以太网客户(FlexE client，下文简称为“客户”)，时隙配置表(calendar)，灵活以太网时分复用层(FlexE shim，下文简称为“时分复用层”)等新概念。
捆绑组：捆绑组可以由多个PHY组成，例如，可以由1～256个支持100吉比特以太网(gigabit ethernet，GE)速率的PHY组成。
客户：客户可以认为是基于一个物理地址的以太网流。通过同一捆绑组发送的客户需要共用同一时钟，且这些客户需要按照分配的时隙速率进行适配，每个客户的带宽开销可以通过插入/删除空闲块(idle)进行适配。
时隙(slot)：一个PHY的带宽资源通常会被划分成多个时隙(例如20个时隙)，实际使用时，会先将业务数据封装至时隙，然后将时隙应映射至捆绑组中的PHY，时隙与PHY之间的映射关系记录在FlexE的时隙配置表中，FlexE一般支持2套时隙配置表，其中一套时隙配置表为当前正在使用的时隙配置表，另一套时隙配置表可以作为备用，且两套时隙配置表之间可以相互切换。具体的切换时机可以由上下游相互协商，并同步切换，这样一来，当某个客户的业务配置变化时，其他客户的业务不会受到影响。
时分复用层：时分复用层的主要作用是根据相同的时钟对业务数据进行切片，并将切片后的业务数据封装至预先划分的时隙中，然后根据预先配置的时隙配置表(具体可以由用户配置)，将划分好的各时隙映射至捆绑组中的PHY上进行传输，其中每个时隙映射于捆绑组中的一个PHY。
FlexE作为一种基于时分复用(time division multiplexing，TDM)的技术，将所有的以太报文打碎成为64B/66B(“B”是“比特”的简称)大小的数据块，并将这些数据块基于时隙映射到多个不同的PHY上，以100GE的PHY为例，每条100GE的PHY对应着20个64B/66B码块，每个码块对应5吉比特每秒(gigabit per second，Gbps)的净荷速率。在这种新型网络架构下，数据块抵达接收装置的时间顺序会发生变化，而应用传统以太网的时钟同步技术的前提是数据块到达接收装置的时间顺序不变，因此，将传统以太网的时钟同步技术应用在FlexE中面临巨大的困难，本文后续会具体分析这种困难。
为了便于理解本申请的技术方案，下面将对本申请所涉及的一些技术特征进行解释说明。
图2示出了适用于本申请的一种FlexE的部分架构示意图。
如图2所示，FlexE的部分架构包括MAC子层、时分复用层和物理层，其中，MAC子层属于数据链路层的一个子层，上接逻辑链路控制子层。物理层又可分为物理编码子层(physical coding sublayer，PCS)、物理介质接入(physical medium attachment，PMA)子层和物理介质关联(physical medium dependent，PMD)子层。MAC子层与时分复用层之间以及时分复用层与物理层之间分别通过介质无关接口(medium independent interface，MII)连接，物理层下接传输介质，物理层与传输介质之间通过介质相关接口(medium dependent interface，MDI)连接。上述各个层和接口的功能均由相应的芯片或模块实现，例如，PCS、PMA子层和PMD子层对应的功能可以分别由不同的PHY实现。
由于经过同一个MAC模块的数据的MAC地址相同，因此，MAC模块即FlexE客户。在发送信号的过程中，PCS用于对数据进行编码、扰码(scrambled)、插入开销头(overhead，OH)以及插入对齐标签(alignment marker，AM)等操作；在接收信号的过程中，PCS则会进行上述步骤的逆处理过程。发送和接收信号可以由PCS的不同功能模块实现。
PMA子层的主要功能是链路监测、载波监测、编译码、发送时钟合成以及接收时钟恢复。PMD子层的主要功能是数据流的加扰/解扰、编译码以及对接收信号进行直流恢复 和自适应均衡。
应理解，上述架构仅是举例说明，适用于本申请的FlexE的架构不限于此，例如，在MAC子层和时分复用层之间还可以存在一个适配子层(reconciliation sublayer，RS)，用于提供MII与MAC子层之间的信号映射机制；PCS与PMA子层之间还可以存在一个前向纠错(forward error correction，FEC)子层，用于增强发送的数据的可靠性。
图3示出了以太报文的结构以及帧分隔符起始(start of frame delimiter，SFD)在以太报文中的位置。一个以太报文包括7个八位字节(octet)的前导码(preamble)、1个八位字节的SFD以及长度可变的帧。SFD和前导码通常位于一个66B大小的数据块中。以太报文的发送顺序为图3所示的从左到右的顺序，即，先发送前导码，再发送SFD，最后发送帧，由于实际发送过程中先发送最低有效位(least significant bit，LSB)，再发送最高有效位(most significant bit，MSB)，因此，实际发送过程中SFD是整个以太报文最先发出去的部分。
在传统以太网的时钟同步过程中，发送装置将SFD对应的数据块跨过PMA子层到达MDI的时刻作为时钟同步报文的发送时间戳，由于传统以太网是单PHY传输，并且传统以太网没有图2所示的时分复用层，因此，数据块抵达接收装置的时间顺序不会发生变化，发送装置的MDI可以识别时钟同步报文对应数据块并在该数据块上打时间戳。接收装置可以根据识别时钟同步报文的SFD对应的数据块并且记录时钟同步报文的SFD。
如图1所示，FlexE采用多PHY传输数据，并且，FlexE通过图2所示的时分复用层将数据块映射至不同的PHY上，从而打乱了数据块的先后顺序，如果按照传统以太网的时钟同步方法，发送装置和接收装置的时间戳采样模块将无法确定时钟同步报文的SFD，从而导致无法进行时钟同步。
下面将详细描述传统以太网的时钟同步技术应用在FlexE中所面临的困难。
图4示出了一种通过双PHY传输报文的方法的示意图。如图4所示，PHY A和PHY B是两条物理链路，属于一个2×100GE的FlexE捆绑组，在该FlexE捆绑组的基础上，存在两个100Gbps的客户，分别为客户1和客户2。
每个PHY的带宽可以对应20个时隙，该FlexE捆绑组一共对应40个时隙，分别编号为0至39，两个客户的时隙映射方式如图4所示，客户1占用时隙0～9以及时隙20～29，客户2占用时隙10～19以及时隙30～39。客户1发送的以太报文包括PTP报文，客户2发送的以太报文包括数据包1，且数据包1为非PTP报文，客户1和客户2的报文发送顺序为图4所示的从左到右，且时隙分配顺序为按照时隙编号从小到达的顺序依次分配。
经过时隙分配后，PTP报文和数据包1在两个PHY中的位置如图5所示，PTP报文的第一个数据块占用时隙9，由图3可知，该数据块为对应PTP报文的SFD的数据块。数据包1的SFD对应的数据块占用时隙10，由此可见，PHY A上会连续出现两个SFD对应的数据块，对于发送装置来说，由于时间戳采样模块无法识别哪个数据块是PTP报文的SFD对应的数据块，也就无法打时间戳。退一步讲，即使发送装置识别出PTP报文的SFD对应的数据块并打上了时间戳，由于PTP报文的数据块是乱序到达接收装置的，接收装置也会由于无法确定PTP报文的SFD对应的数据块导致无法打时间戳。
图4和图5仅是一个简单的示例，实际应用中客户和PHY的数量更多，会出现更加复杂的场景，使得识别PTP报文的SFD对应的数据块更加困难。
除了上述困难之外，由于FlexE的时分复用层在对客户进行速率适配时会进行空闲块的插入或删除，之后还需要进行码块到时隙、时隙到物理通道的映射，这个过程会改变PTP报文在数据流中的相对位置，并且无法通过逻辑预测PTP报文的位置，也就是说PTP报文在传输过程中是不透明的，这是传统以太网的时钟同步技术应用在FlexE中所面临的另一大困难。
一种解决上述问题的方法是发送装置通过带外信息指示多个数据块中对应SFD的数据块，从而可以在SFD到达MDI时进行发送时间戳的采集，接收装置通过对接收到的数据块进行时间戳采样以获取对应SFD的数据块的接收时间戳。在该方法中，由于多个PHY之间存在偏斜，因此，该方法所提供的确定接收时间戳的方法存在一定的误差。
图6示出了一种多个PHY之间可能存在的偏斜的示意图。
在FlexE的TDM机制中，多个客户会映射到多个PHY上，这种映射关系是随机的，也就是说，任意一个客户生成的数据块可能会出现在任意一个或多个PHY上。在多PHY传输的场景中，虽然两个PHY之间的偏斜关系可能是固定的(仅考虑纯物理链路时延)，但是由于一个客户的数据块可能会在不同时刻出现在不同的PHY上，所以对于两个客户来说，它们的数据块可能会在不同的时刻存在不同的偏斜。
如图6所示，原本应该最晚到达接收装置的数据块，在映射改变之后(after FlexE calendar switch)，移到了最早到达接收装置的PHY上，从而改变了不同客户的数据块的偏斜。图6所示的情况仅是一个简单的例子，实际出现的偏斜情况多种多样，一个客户的数据块分布在多个PHY上也是常见的现象。
对于接收装置来说，若接收到的属于同一个报文或同一组报文(例如，同步(sync)报文和跟随(follow_up)报文)的多个数据块之间出现上述偏斜现象，则会造成接收时间戳出现较大误差，甚至无法恢复报文，原因是发送装置和接收装置在物理通道不变的前提下才可以通过报文通信。
下面，将详细描述本申请提供的解决上述问题的方案。
图7示出了本申请提供的一种时钟同步的方法。该方法700包括：
S701，接收装置通过多个PHY接收多个数据块，该多个数据块包括多个首位数据块，首位数据块为PHY中传输的数据块中最先到达接收装置的数据块，多个首位数据块与多个PHY一一对应。
S702，接收装置对该多个数据块进行时间戳采样生成多个接收时间戳。
S703，接收装置以第一接收时间戳为基准对齐多个接收时间戳，第一接收时间戳为该多个接收时间戳中对应第一数据块的接收时间戳，第一数据块为通过第一PHY传输的数据块，第一PHY为多个首位数据块中最晚到达接收装置的首位数据块对应的PHY。
S704，接收装置根据所述多个数据块生成时钟同步报文。
S705，接收装置将第二接收时间戳的值写入时钟同步报文，其中，第二接收时间戳为基于对齐后的多个接收时间戳确定的第二数据块的接收时间戳，第二数据块为多个数据块中用于进行发送时间戳采样的数据块，且第二数据块的发送时间戳为时钟同步报文的发送时间戳。
由于接收装置不能识别多个数据块中哪个数据块是第二数据块，因此，接收装置需要对每次接收的数据都进行时间戳采集，即，生成多个接收时间戳，该多个接收时间戳作为 带外信息存在，直到接收装置识别出第二数据块才可以删除，需要说明的是，经过对齐之后的各个PHY的时间戳均相同，可以仅保留一个PHY的时间戳，也可以保留各个PHY的时间戳。
S703中，多个PHY中最后一个接收到开销块的PHY例如是PHY A，第一数据块例如是PHY A接收到开销块之后接收到的第一个数据块(第一数据块也可以是该开销块，本申请对第一数据块的具体位置不做限定)，接收装置对第一数据块进行时间戳采样得到第一接收时间戳，第一接收时间戳的采样点例如可以是第一数据块的首个比特。
由于接收装置每一个接收周期接收的数据可能包括多个数据块，也就是说多个数据块共享一个接收时间戳，被记录接收时刻的数据块称为参考数据块，本实施例提供的方法通过记录各个数据块与参考数据块之间间隔的比特位的数量，从而可以根据比特位与时间的对应关系计算出第一数据块的接收时刻，也就是确定了第一数据块的接收时间戳。此外，即使参考数据块中的时间戳采样点被删除了，本申请提供的方法也可以持续追踪时间戳采样点的位置。
例如，接收装置在一个接收周期接收了8个数据块，并在接收第1个数据块的时刻进行时间戳采样，其中，每个数据块所包含的比特位的数量是66。当时钟同步报文恢复后，接收装置确定该8个数据块中第3个数据块为SFD对应的数据块，第3个数据块与第1个数据块间隔的比特位数量是132，假设接收装置每接收一个比特位所需的时间为t，则第3个数据块的接收时刻比第1个数据块的接收时刻晚了132t，从而可以计算出第一数据块的接收时刻。
需要说明的是，第一数据块与第二数据块可能相同，也可能相异，相应地，当第一数据块与第二数据块相同时，第一接收时间戳与第二接收时间戳相同，当第一数据块与第二数据块相异时，第一接收时间戳与第二时间戳也相异。
接收装置在对齐多个接收时间戳之前，首先将每个PHY所包括的多个通道(lane)对齐，对齐多个通道的方法可参考现有技术的方法，为了简洁，在此不再赘述。
S704中，接收装置可以根据开销复帧对将时钟同步报文恢复出来，具体的方法可参考现有技术中的报文恢复方法，为了简洁，在此不再赘述。
当时钟同步报文恢复后，接收装置即可根据报文中的预设信息确定第二数据块，并将第二数据块对应的接收时间戳作为时钟同步报文的接收时间戳写入时钟同步报文。由于S703已经对包括第二接收时间戳在内的多个接收时间戳进行了对齐处理，因此，该第二接收时间戳为消除了偏斜的接收时间戳，从而解决了现有技术中由于偏斜导致接收时间戳出现较大误差，甚至无法恢复报文的问题。
需要说明的是，在S705中，对第二时间戳进行补偿除了考虑S703中对齐多个PHY的接收时间戳产生的时延外还需要考虑包括其它的时延，例如，当第二数据块不是接收装置进行时间戳采样的数据块时，接收装置还要根据上述方法计算出第二数据块相对于时间戳采样数据块的延迟，并对第二时间戳进行补偿。
可选地，所述接收装置以第一接收时间戳为基准对齐多个接收时间戳，包括：
S706，接收装置以接收周期的时长为单位并且以所述第一接收时间戳为基准调整所述多个接收时间戳的值。
接收装置在对齐多个接收时间戳的过程中可以以接收周期的时长为单位调整多个接 收时间戳，如图8所示，PHY C是四个PHY中最晚接收到开销帧的PHY，PHY A、PHY B和PHY D相对于PHY C的延迟分别为D1、D2和D4，D0为各个PHY的一个缓冲延迟(buffer delay)，该缓冲延迟用于补偿D1、D2或D4以使D1、D2或D4加上该缓冲延迟的总时长等于接收周期的整数倍，例如，接收周期的时长为T，D1等于3.5T，D2等于4.6T，D4等于4.7T，则PHY A的D0值为0.5T，PHY B的D0值为0.4T，PHY C的D0值为T，PHY D的D0值为0.3T，从而对齐了多个PHY的接收时间戳。
作为一个可选的示例，第二接收时间戳是PHY C的时间戳，则T也属于对齐第二时间戳产生的时延。
应理解，上述方法仅是举例说明，接收装置还可以以其它时长为单位对齐多个PHY的时间戳，例如，接收装置还可以以接收1个比特所需的时长为单位对齐多个PHY的时间戳。
可选地，接收周期的时长等于接收装置接收X位数据所需的时长，X为接收装置的数据总线位宽的值或接收装置的串行并行转换端口的数据缓冲位宽的值中较小的值。
位宽越小，接收周期越短，接收时间戳的采样频率越高，同时调整多个时间戳的时间粒度越细，有利于提高最终确定的时钟同步报文的接收时间戳的精度。
可选地，所述接收装置根据所述多个数据块生成时钟同步报文之前，方法700还包括：
S707，接收装置删除第一PHY对应的接收时间戳之外的接收时间戳。
进行对齐处理之后的各个PHY的接收时间戳均相同，因此，可以仅保留一个PHY的接收时间戳，减小存储空间的占用。
可选地，第二数据块为时钟同步报文的SFD对应的数据块。
SFD是时钟同步报文中最先被发出以及最先被接收的字段，传统以太网即是以SFD为参考点进行时间戳采样，因此，将接收周期内的接收到的第一个比特作为时间戳采样点可以提高FlexE时钟同步方法的兼容性。
可选地，时钟同步报文承载于FlexE的客户净荷中。
本实施例提供的方法通过FlexE的客户净荷接收时钟同步报文，与传统以太网的接收时钟同步报文的方法相同，从而可以提高FlexE时钟同步方法的兼容性。此外，在FlexE至FlexE直连的场景中，直接将发送时间戳传递到下游，相比于现有技术的通过开销帧发送时间戳的方法，本实施例无需在发送装置中将发送时间戳从客户净荷中提取出来放入开销帧，也无需在接收装置中将发送时间戳从开销帧中提取出来放入客户净荷，减少了逻辑复杂度。
上文详细介绍了本申请提供的发送和接收时钟同步报文的方法的示例。可以理解的是，发送装置和接收装置为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请可以根据上述方法示例对发送装置和接收装置进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元 中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
在采用集成的单元的情况下，图9示出了上述实施例中所涉及的接收装置的一种可能的结构示意图。接收装置900包括：处理单元902和通信单元903。处理单元902用于对接收装置900的动作进行控制管理，例如，处理单元902用于支持接收装置900执行S703和/或用于本文所描述的技术的其它过程。通信单元903用于支持接收装置900与发送装置的通信以及接收装置900内部各个模块或单元的通信。接收装置900还可以包括存储单元901，用于存储接收装置900的程序代码和数据。
处理单元902控制通信单元903执行：通过多个PHY接收多个数据块，所述多个数据块包括多个首位数据块，所述首位数据块为所述PHY中传输的数据块中最先到达所述接收装置的数据块，所述多个首位数据块与所述多个PHY一一对应。
处理单元902执行：对所述通信单元接收到的所述多个数据块进行时间戳采样生成多个接收时间戳；以第一接收时间戳为基准对齐所述多个接收时间戳，所述第一接收时间戳为所述多个接收时间戳中对应第一数据块的接收时间戳，所述第一数据块为通过第一PHY传输的数据块，所述第一PHY为所述多个首位数据块中最晚到达所述接收装置的首位数据块对应的PHY；根据所述多个数据块生成时钟同步报文；将第二接收时间戳的值写入所述时钟同步报文，其中，所述第二接收时间戳为基于对齐后的所述多个接收时间戳确定的第二数据块的接收时间戳，所述第二数据块为所述多个数据块中用于进行发送时间戳采样的数据块，且所述第二数据块的发送时间戳为所述时钟同步报文的发送时间戳。
处理单元902可以是处理器或控制器，例如可以是中央处理器(central processing unit，CPU)，通用处理器，数字信号处理器(digital signal processor，DSP)，专用集成电路(application-specific integrated circuit，ASIC)，现场可编程门阵列(field programmable gate array，FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。所述处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。通信单元903可以是通信接口等。存储单元901可以是存储器。
当处理单元902为处理器，通信单元903为收发器，存储单元901为存储器时，本申请所涉及的接收装置可以为图10所示的NPU1000。
参阅图10所示，该NPU1000包括：处理器1002、通信接口1003、存储器1001。其中，通信接口1003、处理器1002以及存储器1001可以通过内部连接通路相互通信，传递控制和/或数据信号。
本领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不加赘述。
本申请提供的接收装置900或NPU1000，对每个PHY接收的数据块进行持续地、周期性地打戳(即，进行时间戳采样)，生成多个接收时间戳，该多个接收时间戳中包含多个数据块中用于进行发送时间戳采样的数据块(即，第二数据块)对应的时间戳，对各个时间戳进行对齐处理，即，等待多个PHY中最后一个接收到开销块的PHY(即，第一PHY)，并以第一PHY接收到开销块之后接收到的第一个数据块的时间戳(即，第一时间戳)为 基准，调整该多个PHY中其它PHY接收到的数据块的时间戳，将第一时间戳视为所有的PHY接收到开销块之后接收到的第一个数据块的共同时间戳，从而对齐了多个数据块到达接收装置的时间。该多个数据块包括时钟同步报文对应的数据块，当时钟同步报文恢复后，即可确定第二数据块对应的接收时间戳，该时间戳修正了来自同一个FlexE客户的多个数据块到达接收装置后出现偏斜。
装置和方法实施例中的发送装置或接收装置完全对应，由相应的模块执行相应的步骤，例如发送模块或发射器执行方法实施例中发送的步骤，接收模块或接收器执行方法实施例中接收的步骤，除发送接收外的其它步骤可以由处理模块或处理器执行。具体模块的功能可以参考相应的方法实施例，不再详述。
在本申请各个实施例中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请的实施过程构成任何限定。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
结合本申请公开内容所描述的方法或者算法的步骤可以硬件的方式来实现，也可以是由处理器执行软件指令的方式来实现。软件指令可以由相应的软件模块组成，软件模块可以被存放于随机存取存储器(random access memory，RAM)、闪存、只读存储器(read only memory，ROM)、可擦除可编程只读存储器(erasable programmable ROM，EPROM)、电可擦可编程只读存储器(electrically EPROM，EEPROM)、寄存器、硬盘、移动硬盘、只读光盘(CD-ROM)或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。另外，该ASIC可以位于终端设备中。当然，处理器和存储介质也可以作为分立组件存在于接收装置中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者通过所述计算机可读存储介质进行传输。所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，数字通用光盘(digital versatile disc，DVD)、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。
以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均 应包括在本申请的保护范围之内。

Claims (12)

  1. 一种时钟同步的方法，其特征在于，包括：
    接收装置通过多个物理层模块PHY接收多个数据块，所述多个数据块包括多个首位数据块，所述首位数据块为所述PHY中传输的数据块中最先到达所述接收装置的数据块，所述多个首位数据块与所述多个PHY一一对应；
    所述接收装置对所述多个数据块进行时间戳采样生成多个接收时间戳；
    所述接收装置以第一接收时间戳为基准对齐所述多个接收时间戳，所述第一接收时间戳为所述多个接收时间戳中对应第一数据块的接收时间戳，所述第一数据块为通过第一PHY传输的数据块，所述第一PHY为所述多个首位数据块中最晚到达所述接收装置的首位数据块对应的PHY；
    所述接收装置根据所述多个数据块生成时钟同步报文；
    所述接收装置将第二接收时间戳的值写入所述时钟同步报文，其中，所述第二接收时间戳为基于对齐后的所述多个接收时间戳确定的第二数据块的接收时间戳，所述第二数据块为所述多个数据块中用于进行发送时间戳采样的数据块，且所述第二数据块的发送时间戳为所述时钟同步报文的发送时间戳。
  2. 根据权利要求1所述的方法，其特征在于，所述接收装置以第一接收时间戳为基准对齐所述多个接收时间戳，包括：
    所述接收装置以接收周期的时长为单位并且以所述第一接收时间戳为基准调整所述多个接收时间戳的值，所述接收周期为对所述多个数据块进行时间戳采样的周期。
  3. 根据权利要求2所述的方法，其特征在于，所述接收周期的时长等于所述接收装置接收X位数据所需的时长，所述X为所述接收装置的数据总线位宽的值或所述接收装置的串行并行转换端口的数据缓冲位宽的值中较小的值。
  4. 根据权利要求1至3中任一项所述的方法，其特征在于，所述接收装置根据所述多个数据块生成所述时钟同步报文之前，所述方法还包括：
    所述接收装置删除所述第一PHY对应的接收时间戳之外的接收时间戳。
  5. 根据权利要求1至4中任一项所述的方法，其特征在于，所述第二数据块为所述时钟同步报文的帧分隔符起始SFD对应的数据块。
  6. 根据权利要求1至5中任一项所述的方法，其特征在于，所述时钟同步报文承载于灵活以太网FlexE的客户净荷中。
  7. 一种时钟同步的装置，其特征在于，包括处理单元和通信单元，
    所述通信单元用于：通过多个物理层模块PHY接收多个数据块，所述多个数据块包括多个首位数据块，所述首位数据块为所述PHY中传输的数据块中最先到达所述接收装置的数据块，所述多个首位数据块与所述多个PHY一一对应；
    所述处理单元用于：对所述通信单元接收到的所述多个数据块进行时间戳采样生成多个接收时间戳；以第一接收时间戳为基准对齐所述多个接收时间戳，所述第一接收时间戳为所述多个接收时间戳中对应第一数据块的接收时间戳，所述第一数据块为通过第一PHY传输的数据块，所述第一PHY为所述多个首位数据块中最晚到达所述接收装置的首位数 据块对应的PHY；根据所述多个数据块生成时钟同步报文；将第二接收时间戳的值写入所述时钟同步报文，其中，所述第二接收时间戳为基于对齐后的所述多个接收时间戳确定的第二数据块的接收时间戳，所述第二数据块为所述多个数据块中用于进行发送时间戳采样的数据块，且所述第二数据块的发送时间戳为所述时钟同步报文的发送时间戳。
  8. 根据权利要求7所述的装置，其特征在于，所述处理单元具体用于：以接收周期的时长为单位并且以所述第一接收时间戳为基准调整所述多个接收时间戳的值，所述接收周期为对所述多个数据块进行时间戳采样的周期。
  9. 根据权利要求8所述的装置，其特征在于，所述接收周期的时长等于所述接收装置接收X位数据所需的时长，所述X为所述接收装置的数据总线位宽的值或所述接收装置的串行并行转换端口的数据缓冲位宽的值中较小的值。
  10. 根据权利要求7至9中任一项所述的装置，其特征在于，所述处理单元还用：
    所述接收装置删除所述第一PHY对应的接收时间戳之外的接收时间戳。
  11. 根据权利要求7至10中任一项所述的装置，其特征在于，所述第二数据块为所述时钟同步报文的帧分隔符起始SFD对应的数据块。
  12. 根据权利要求7至11中任一项所述的装置，其特征在于，所述时钟同步报文承载于灵活以太网FlexE的客户净荷中。
PCT/CN2017/108417 2017-10-30 2017-10-30 时钟同步的方法和装置 Ceased WO2019084732A1 (zh)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CA3081109A CA3081109C (en) 2017-10-30 2017-10-30 Clock synchronization method and apparatus
CN202210351019.5A CN114944910B (zh) 2017-10-30 2017-10-30 时钟同步的方法和装置
EP17930848.1A EP3694140A4 (en) 2017-10-30 2017-10-30 METHOD AND DEVICE FOR CLOCK SYNCHRONIZATION
PCT/CN2017/108417 WO2019084732A1 (zh) 2017-10-30 2017-10-30 时钟同步的方法和装置
CN201780094495.0A CN111095860B (zh) 2017-10-30 2017-10-30 时钟同步的方法和装置
AU2017437863A AU2017437863B2 (en) 2017-10-30 2017-10-30 Clock synchronization method and apparatus
BR112020008501-4A BR112020008501A2 (pt) 2017-10-30 2017-10-30 método e aparelho de sincronização de relógio
US16/860,688 US11108485B2 (en) 2017-10-30 2020-04-28 Clock synchronization method and apparatus
US17/403,131 US11552721B2 (en) 2017-10-30 2021-08-16 Clock synchronization method and apparatus
US18/146,634 US11843452B2 (en) 2017-10-30 2022-12-27 Clock synchronization method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/108417 WO2019084732A1 (zh) 2017-10-30 2017-10-30 时钟同步的方法和装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/860,688 Continuation US11108485B2 (en) 2017-10-30 2020-04-28 Clock synchronization method and apparatus

Publications (1)

Publication Number Publication Date
WO2019084732A1 true WO2019084732A1 (zh) 2019-05-09

Family

ID=66333434

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/108417 Ceased WO2019084732A1 (zh) 2017-10-30 2017-10-30 时钟同步的方法和装置

Country Status (7)

Country Link
US (3) US11108485B2 (zh)
EP (1) EP3694140A4 (zh)
CN (2) CN114944910B (zh)
AU (1) AU2017437863B2 (zh)
BR (1) BR112020008501A2 (zh)
CA (1) CA3081109C (zh)
WO (1) WO2019084732A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112910588A (zh) * 2019-11-19 2021-06-04 深圳市中兴微电子技术有限公司 以太网时间同步方法及装置
US20220247505A1 (en) * 2019-12-23 2022-08-04 Zte Corporation Method and apparatus for configuring synchronisation information, network device, and storage medium
CN115834921A (zh) * 2022-11-17 2023-03-21 北京奇艺世纪科技有限公司 视频处理方法、装置、服务器、存储介质及程序产品
EP4135225A4 (en) * 2020-04-08 2023-10-11 ZTE Corporation METHOD AND APPARATUS FOR TRANSMITTING SERVICE FLOWS AND DEVICE AND STORAGE MEDIUM

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3081109C (en) 2017-10-30 2024-05-21 Huawei Technologies Co., Ltd. Clock synchronization method and apparatus
US11153191B2 (en) * 2018-01-19 2021-10-19 Intel Corporation Technologies for timestamping with error correction
US11265096B2 (en) 2019-05-13 2022-03-01 Intel Corporation High accuracy time stamping for multi-lane ports
CN112929119B (zh) * 2021-02-04 2021-10-01 烽火通信科技股份有限公司 分布式系统链路切换方法、装置、设备及存储介质
CN115277870B (zh) * 2021-04-14 2023-11-28 施耐德电气（中国）有限公司 通信数据处理装置和数据通信装置及对应方法、通信系统
CN113143290B (zh) * 2021-04-30 2024-01-19 西安臻泰智能科技有限公司 一种脑电装置的数据同步方法及脑电装置
US20250166668A1 (en) * 2023-11-22 2025-05-22 Shanghai Tosun Technology Ltd. Time synchronization method of video information and bus packet formation and electronic device
US12520001B2 (en) 2023-11-22 2026-01-06 Shanghai Tosun Technology Ltd. Time synchronization system of video information and bus packet formation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771528A (zh) * 2008-12-31 2010-07-07 华为技术有限公司 实现时钟同步的方法、装置和系统
EP3113502A1 (en) * 2015-06-30 2017-01-04 Ciena Corporation Flexible ethernet systems and methods for switching, oam, multi-service, chip-to-chip interface, time transfer, and encryption
CN106411454A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 用于数据传输的方法、发送机和接收机
CN106612203A (zh) * 2015-10-27 2017-05-03 中兴通讯股份有限公司 一种处理灵活以太网客户端数据流的方法及装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040005686A1 (en) * 2002-03-07 2004-01-08 Pharmacia Corporation Crystalline structure of human MAPKAP kinase-2
US20100034191A1 (en) * 2006-10-12 2010-02-11 Koninklijke Philips Electronics N. V. Method and system for time synchronization in a sensor network
CN101729180A (zh) * 2008-10-21 2010-06-09 华为技术有限公司 精准时钟同步方法及系统、精准时钟频率/时间同步装置
US8351437B2 (en) * 2009-11-12 2013-01-08 Sony Mobile Communications Ab Stereo bit clock tuning
US20230040424A1 (en) * 2009-12-22 2023-02-09 View, Inc. Localization of components in a component community
JP5560706B2 (ja) * 2009-12-28 2014-07-30 富士通株式会社 ノード装置
US8571068B2 (en) * 2010-01-05 2013-10-29 Futurewei Technologies, Inc. Network timing distribution and synchronization using virtual network delays
US8873588B2 (en) * 2011-05-11 2014-10-28 Vitesse Semiconductor Corporation Network distributed packet-based synchronization
WO2012106940A1 (zh) * 2011-07-28 2012-08-16 华为技术有限公司 一种以太网设备处理方法和装置
US9288777B2 (en) * 2012-05-11 2016-03-15 Apple Inc. Methods and apparatus for synchronizing clock signals in a wireless system
US9396146B1 (en) * 2012-06-18 2016-07-19 Marvell International Ltd. Timing-budget-based quality-of-service control for a system-on-chip
EP2864866A2 (en) * 2012-06-22 2015-04-29 Universität des Saarlandes Method and system for displaying pixels on display devices
US8873589B2 (en) * 2012-09-04 2014-10-28 Khalifa University Of Science, Technology And Research Methods and devices for clock synchronization
US9407733B1 (en) * 2012-11-09 2016-08-02 Marvell Israel (M.I.S.L) Ltd. Time correction using extension fields
US9167058B2 (en) 2013-03-18 2015-10-20 Xilinx, Inc. Timestamp correction in a multi-lane communication link with skew
CN104113517A (zh) * 2013-04-22 2014-10-22 华为技术有限公司 时间戳生成方法、装置及系统
CN104426631B (zh) 2013-09-06 2018-03-06 华为技术有限公司 对数据进行处理的方法及装置
US9693325B1 (en) * 2014-10-21 2017-06-27 The United States Of America, As Represented By The Secretary Of The Navy Method and apparatus for hybrid time synchronization based on broadcast sequencing for wireless ad hoc networks
US10637604B2 (en) * 2014-10-24 2020-04-28 Ciena Corporation Flexible ethernet and multi link gearbox mapping procedure to optical transport network
US10084559B1 (en) * 2015-03-06 2018-09-25 Marvell International Ltd. System and method for maintaining a time of day in a port of a PHY module
US10097480B2 (en) * 2015-09-29 2018-10-09 Ciena Corporation Time transfer systems and methods over flexible ethernet
US10193688B2 (en) * 2015-12-11 2019-01-29 Ciena Corporation Flexible Ethernet encryption systems and methods
US11277217B2 (en) * 2015-06-30 2022-03-15 Ciena Corporation Flexible Ethernet switching systems and methods
US9838290B2 (en) * 2015-06-30 2017-12-05 Ciena Corporation Flexible ethernet operations, administration, and maintenance systems and methods
US9800361B2 (en) * 2015-06-30 2017-10-24 Ciena Corporation Flexible ethernet switching systems and methods
US10218823B2 (en) * 2015-06-30 2019-02-26 Ciena Corporation Flexible ethernet client multi-service and timing transparency systems and methods
US10135760B2 (en) * 2015-06-30 2018-11-20 Ciena Corporation Flexible Ethernet chip-to-chip inteface systems and methods
CN106788855B (zh) * 2015-11-23 2018-12-07 华为技术有限公司 一种灵活以太网业务的光传送网承载方法及装置
US10567352B2 (en) * 2015-12-11 2020-02-18 Ciena Corporation Flexible ethernet encryption systems and methods
US9825696B2 (en) * 2016-01-13 2017-11-21 Ciena Corporation Ethernet link state signaling for packet flows mapped into optical transport network with generic framing procedure
US10341020B2 (en) * 2016-03-17 2019-07-02 Avago Technologies International Sales Pte. Limited Flexible ethernet logical lane aggregation
US10084592B2 (en) * 2016-05-06 2018-09-25 Futurewei Technologies, Inc. Skew calculation in channel-bonded passive optical networks (PONs)
US10284414B2 (en) * 2016-06-10 2019-05-07 Khalifa University of Scence, Technology and Research Systems and methods for estimating skew
JP2018046373A (ja) * 2016-09-13 2018-03-22 富士通株式会社 伝送装置及び伝送方法
CN106488550B (zh) * 2016-12-20 2019-11-12 华为技术有限公司 确定终端与基站时钟时间偏差的方法与装置
US10097339B1 (en) * 2016-12-22 2018-10-09 Amazon Technologies, Inc. Time synchronization using timestamp exchanges
CN106850465B (zh) * 2016-12-27 2019-10-25 深圳市海思半导体有限公司 一种Flex E数据交换方法及交换设备
US10104148B2 (en) * 2017-01-03 2018-10-16 Globalfoundries Inc. Nanosecond accuracy under precision time protocol for ethernet by using high accuracy timestamp assist device
US10627782B2 (en) * 2017-01-06 2020-04-21 The Trustees Of Princeton University Global time server for high accuracy musical tempo and event synchronization
US10623123B2 (en) * 2017-02-06 2020-04-14 Valens Semiconductor Ltd. Virtual HDBaseT link
US11284229B2 (en) * 2017-02-17 2022-03-22 Nippon Telegraph And Telephone Corporation Sensing system and time stamp correction method
US10887078B2 (en) * 2017-07-11 2021-01-05 Wind River Systems, Inc. Device, system, and method for determining a forwarding delay through a networking device
CA3081109C (en) * 2017-10-30 2024-05-21 Huawei Technologies Co., Ltd. Clock synchronization method and apparatus
US11018789B2 (en) * 2018-07-16 2021-05-25 Khalifa University of Science and Technology End-to-end transparent clocks and methods of estimating skew in end-to-end transparent clocks
US11646886B2 (en) * 2019-06-28 2023-05-09 Intel Corporation Data offload and time synchronization for ubiquitous visual computing witness
US11544029B2 (en) * 2020-02-21 2023-01-03 Userful Corporation System and method for synchronized streaming of a video-wall

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771528A (zh) * 2008-12-31 2010-07-07 华为技术有限公司 实现时钟同步的方法、装置和系统
EP3113502A1 (en) * 2015-06-30 2017-01-04 Ciena Corporation Flexible ethernet systems and methods for switching, oam, multi-service, chip-to-chip interface, time transfer, and encryption
CN106411454A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 用于数据传输的方法、发送机和接收机
CN106612203A (zh) * 2015-10-27 2017-05-03 中兴通讯股份有限公司 一种处理灵活以太网客户端数据流的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3694140A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112910588A (zh) * 2019-11-19 2021-06-04 深圳市中兴微电子技术有限公司 以太网时间同步方法及装置
US20220247505A1 (en) * 2019-12-23 2022-08-04 Zte Corporation Method and apparatus for configuring synchronisation information, network device, and storage medium
US12184406B2 (en) * 2019-12-23 2024-12-31 Zte Corporation Method and apparatus for configuring synchronisation information, network device, and storage medium
EP4135225A4 (en) * 2020-04-08 2023-10-11 ZTE Corporation METHOD AND APPARATUS FOR TRANSMITTING SERVICE FLOWS AND DEVICE AND STORAGE MEDIUM
US12224943B2 (en) 2020-04-08 2025-02-11 Zte Corporation Service flow transmission method and apparatus, device, and storage medium
CN115834921A (zh) * 2022-11-17 2023-03-21 北京奇艺世纪科技有限公司 视频处理方法、装置、服务器、存储介质及程序产品

Also Published As

Publication number Publication date
US20230138058A1 (en) 2023-05-04
AU2017437863A1 (en) 2020-05-21
EP3694140A4 (en) 2020-10-28
CN111095860A (zh) 2020-05-01
US20210376943A1 (en) 2021-12-02
US11843452B2 (en) 2023-12-12
CA3081109A1 (en) 2019-05-09
CA3081109C (en) 2024-05-21
BR112020008501A2 (pt) 2020-10-20
EP3694140A1 (en) 2020-08-12
CN114944910B (zh) 2025-02-28
CN114944910A (zh) 2022-08-26
US20200259578A1 (en) 2020-08-13
US11108485B2 (en) 2021-08-31
CN111095860B (zh) 2022-04-12
AU2017437863B2 (en) 2023-04-06
US11552721B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
US11824636B2 (en) Method and apparatus for sending and receiving clock synchronization packet
US11843452B2 (en) Clock synchronization method and apparatus
CN113508543B (zh) 用于将恒定比特率客户端信号适配到电信信号的路径层中的方法
CN108347317B (zh) 一种业务的传输方法、网络设备及网络系统
CN101569147B (zh) 多组件兼容数据体系结构
US20190280797A1 (en) Flexible ethernet group establishment method and device
US12143204B2 (en) CPRI data block transmission method and apparatus
WO2022042743A1 (zh) 数据传输方法和装置、电子设备、计算机可读介质
US6731654B1 (en) Communication system overhead channel
WO2020038424A1 (zh) 数据包的传输方法、装置、存储介质及电子装置
WO2019100982A1 (zh) 数据传输方法和设备
CN201039198Y (zh) 以太网方式无源光网络的网络定时分配系统
WO2020108392A1 (zh) 一种业务比特流处理方法及装置
CN114430304A (zh) 高速以太网纳秒级精度1588一步法时间戳的实现方法
CN120710896A (zh) 网络测量方法及相关设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17930848

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 3081109

Country of ref document: CA

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017930848

Country of ref document: EP

Effective date: 20200508

ENP Entry into the national phase

Ref document number: 2017437863

Country of ref document: AU

Date of ref document: 20171030

Kind code of ref document: A

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112020008501

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 112020008501

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20200429