WO2019049360A1

WO2019049360A1 - 表示装置及び表示装置基板

Info

Publication number: WO2019049360A1
Application number: PCT/JP2017/032653
Authority: WO
Inventors: 中村　司; 希大中; 福吉　健蔵
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2017-09-11
Filing date: 2017-09-11
Publication date: 2019-03-14
Anticipated expiration: 2020-03-11
Also published as: JPWO2019049360A1; JP6451897B1

Abstract

本発明の表示装置は、対向基板（１００）と、アレイ基板（２００）とから構成され、対向基板は、透明基板（４０）と、透明基板の観察面（Ｓ）上に形成された第１黒色層及び第１導電層からなる第２配線（２）と、第２配線を覆う第１絶縁層（Ｉ）と、第２黒色層及び第２導電層で構成され、第２配線と直交し、第１絶縁層上に形成された第１配線（１）とを具備し、アレイ基板は、基板（４５）と、基板の第２面（Ｎ）上に形成された第３導電層で構成された第３配線（８３）及び第４配線（８４）と、第２基板の第２面上に形成された第４導電層で構成され、第３配線及び第４配線に直交して形成された第５配線と、酸化物半導体で構成されるチャネル層を有する第１薄膜トランジスタ及び第２薄膜トランジスタと、表示機能層として機能する垂直型発光ダイオード（ＣＨＩＰ）とを具備し、第１乃至４導電層は、銅層あるいは銅合金層が第１導電性金属酸化物層と第２導電性金属酸化物層とによって挟持された構成を有する。

Description

表示装置及び表示装置基板

　本発明は、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）を含む発光層を備えた表示装置に関し、特に、タッチセンシング機能を具備する表示装置と、その表示装置に用いられる表示装置基板に関する。

　近年、液晶表示装置、或いは、発光素子がマトリクス状に配列されている表示装置の解像度が向上し、薄型化が進んでいる。また、５インチや８インチといった画面サイズを有しかつ高画質が実現可能な表示装置を備えたモバイル機器、例えば、スマートフォン、タブレットが市販されている。

　このような表示装置として、有機エレクトロルミネセンス表示装置（以下、有機ＥＬ）が知られているが、有機ＥＬ層の発光効率が低いこと、また、発光が経時的に変化すること、寿命が短いこと等の問題がある。最近では、モバイル機器の薄型化に貢献する表示装置として、無機材料で構成されるＬＥＤを用いた表示装置（ＬＥＤマトリクス表示装置）が期待されている。

　ＬＥＤマトリクス表示装置として、例えば、赤色発光ＬＥＤチップ、緑色発光ＬＥＤチップ、及び青色発光ＬＥＤチップが小さな発光ユニットに載置され、複数の発光ユニットがアレイ基板上にマトリクス状に配列されているＬＥＤマトリクス表示装置の開発も進んでいる。
　あるいは、ＬＥＤチップとしてカッティングされた赤色発光ＬＥＤチップ、緑色発光ＬＥＤチップ、及び青色発光ＬＥＤチップの各々を、静電転写、磁気を利用した転写、マウンタを利用した転写、伸縮可能なフィルムを利用した拡張転写、レーザーアブレーション技術、さらにはフリップチップなどの方法を用いて基板に実装することにより、ＬＥＤマトリクス表示装置を製造する技術も知られている。
　有機エレクトロルミネセンス表示装置やＬＥＤマトリクス表示装置の場合、画素（発光素子）の各々に、色調整用のカラーフィルタあるいは量子ドットなど波長変換素子を積層してもよい。ＬＥＤとして、高い発光効率を有する青色発光ダイオードが知られており、青色ＬＥＤチップ上に、波長変換素子として緑色蛍光体及び赤色蛍光体が配置された白色ＬＥＤが用いられることもある。

　特許文献１には、段落［００２６］及び請求項１に記載されているようにボトムゲート型多結晶シリコンＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を備えた基板上に、発光体と、前記発光体の出射光を波長変換する蛍光体とを備えた自発光型表示装置が開示されている。同段落に記載されているＴＦＴは、半導体層上にエッチングストッパ層を備えている。

　特許文献１に開示された自発光型表示装置には、図１に示されるように第２パッシベーション膜９上にはガラス基板、あるいは、タッチセンシング機能を備えたタッチパネルは具備されていない。また、銅あるいは銅合金が上部導電性金属酸化物層と下部導電性金属酸化物層とによって挟持された構成を有する配線を用いてタッチパネルを構成する技術は開示されていない。さらに、銅あるいは銅合金が上部導電性金属酸化物層と下部導電性金属酸化物層とによって挟持された構成を有する配線を用いて、酸化物半導体で構成されたチャネル層を備える薄膜トランジスタの特性を改善する技術も開示されていない。

　特許文献２及び特許文献３には、微細なピッチでＬＥＤマトリクス表示装置を形成する技術が開示されている。特許文献２には、静電転写ヘッドアセンブリを使用して、ＬＥＤチップを基板に転写する技術が開示されている。特許文献２及び特許文献３の各々に、薄膜トランジスタ（ＴＦＴ）バックプレーンに、ＬＥＤチップを転写及び接合する技術が開示されている。

　特許文献４には、有機発光ダイオードと、容量性タッチセンサ電極と、タッチセンサ信号を搬送するコントロール線との間に、薄膜化カプセル化層を具備するタッチ感知ディスプレイが開示されている。特許文献４に記載の請求項２には、ブラックマトリクスで覆われた導電性グリッドが開示されている。コントロール線は、特許文献４に記載の請求項９に示されるように共通基板上に形成される。特許文献４において、タッチセンサ信号を搬送するコントロール線は、図１０、図３９、段落［００３１］及び［００３２］に示されるように、ピクセルアレイが形成された基板上に設けられている。特許文献４の段落［００６４］から［００６６］に記載されるように、線６４０には、ディスプレイコントロール信号が搬送され、センサドライブ信号も搬送される。ピクセル（画素）駆動を行うため、時分割マルチプレクスが提案されている。時分割マルチプレクスの詳細は、特許文献４に開示されていないが、時分割駆動技術だけでなく、線６４０がディスプレイコントロール及びセンサドライブの両方の役割を兼用する配線構造は複雑であり、また、その配線構造を用いる制御は複雑である。容量性タッチセンサキャパシタンス動作中に、ピクセル駆動に対する干渉を防ぐ必要性が、特許文献４の段落［００６６］に記載されている。

　なお、線６４０は、上記コントロール線と推定されるが、特許文献４には明記されていない。また、特許文献４における請求項９に記載の「共通基板」は、「共通基板」と特定することが明細書内に明確に記載されていない。また、特許文献４に記載の段落［００３６］には、タッチセンサ線が、銅や金といった金属から形成されることが記載されている。しかしながら、銅、銀、金といった銅族元素は、ガラス基板やプラスチックフィルムに対して実用的な密着性を有しておらず、特許文献４には、銅、銀、金といった金属の基板に対する密着性を改善するような実用的技術が提案されていない。

　特許文献５には、銅層あるいは銅合金層が導電性金属酸化物によって挟持された構成を有する黒色配線が開示されている。特許文献５に記載の請求項９、請求項１０には、酸化物半導体で構成されたチャネル層を具備するアクティブ素子を備える表示装置にて、黒色配線を用いたタッチセンシングが開示されている。

　しかしながら、特許文献５には、銅層あるいは銅合金層が導電性金属酸化物によって挟持された構成を有する配線を用いて、垂直型発光ダイオード素子（表示機能層）を駆動する技術は開示されていない。垂直型発光ダイオード素子と配線との電気的コンタクトを改善する技術も開示なく、酸化物半導体をチャネル層とし、銅配線を用いたときの薄膜トタンジスタ（アクティブ素子）の特性改善に係る技術も開示されていない。

　酸化物半導体で構成されたチャネル層を備える薄膜トランジスタは、ポリシリコン半導体と比較して、リーク電流が２桁ほど小さく、省電力のデバイスとして注目されている。高い電圧にも耐えることから、パワー半導体素子としても注目されている。

　また、ポリシリコン半導体を用いた回路形成においても、酸化物半導体を用いた回路形成においても、上記のようなデバイスを電気的に接続される導電配線として、アルミニウム配線から銅配線に切り替えることが試みられている。アルミニウムは２．７μΩｃｍ、銅は１．７μΩｃｍの電気抵抗率（比抵抗）を持ち、より良好な導電性をもつ銅配線が志向されている。しかしながら、ポリシリコン半導体をチャネル層とする薄膜トランジスタは、そのチャネル層を結晶化させるため、高温でのレーザーアニールが必要であり、この高温処理のときにポリシリコン半導体へ銅の拡散を防ぎにくいという基本的な問題がある。

　酸化物半導体でチャネル層を形成する技術においては、その半導体特性を改善する目的で、例えば、キャリア濃度、エネルギーギャップ、移動度、あるいは水素濃度などの特性が異なる酸化物半導体膜を積層して、薄膜トランジスタの特性や信頼性を向上させる手段が知られている。しかしながら、チャネル層として用いられる酸化物半導体の膜厚は、およそ３ｎｍから８０ｎｍの薄い膜厚の範囲にあるので、成膜時の膜厚調整や酸化物半導体の特性の調整が難しいといった問題がある。また、異なる特性を有する酸化物半導体成膜の後工程においてはアニール（熱処理）が行われるが、このアニールに起因して、積層された酸化物半導体膜が相互に影響し、目的とした半導体特性が得られにくいという問題がある。

　特許文献６においては、第１導電層と第２導電層の各々と、酸化物半導体層と接する領域を有する薄膜トランジスタ構成が、例えば、図１に開示されている。しかしながら、特許文献６の段落［００１１］、［００２４］、［００２５］に記載されているように、ソース電極またはドレイン電極の側面を酸化することにより、Ｓ値やオンオフ比、信頼性などにおいて優れた特性を得ている。特許文献６は、ソース電極及びドレイン電極の構成として、銅層あるいは銅合金層が導電性金属酸化物層で挟持された構成を有する配線を具体的に示していない。特許文献６の段落［００７１］には、２層以上の積層構造を有する導電層の構成要素として、チタン膜などの金属層が示されている。

　また、段落［００５８］には、酸化物半導体層の熱処理の温度として、４００℃以上７００℃以下の範囲が開示されている。特許文献６には、銅層あるいは銅合金層が示されていないが、後述するように、４００℃以上の熱処理温度では、チタン層（膜）と銅層あるいは銅合金層とが相互に拡散し、配線抵抗を悪化させる懸念がある。特許文献６には、薄膜トランジスタに用いる配線や、銅層あるいは銅合金層が導電性金属酸化物層で挟持された構成を有する配線でタッチセンシング配線を形成することを開示していない。特許文献６は、ＬＥＤなど発光ダイオード素子の駆動に必要な酸化物半導体層（チャネル層）のキャリア濃度を開示していない。

　特許文献７には、ＬＥＤペレット（ＬＥＤチップ）の転写技術の一手法が示されている。特許文献８には、アクティブマトリクスＬＥＤディスプレイなど光学システムを、コンタクト印刷により組み立てる技術が開示されている。しかし、特許文献７及び特許文献８のいずれにも、銅層あるいは銅合金層を配線として用いたタッチセンシング技術、及び銅層あるいは銅合金層を配線として用いた薄膜トランジスタ技術は開示されていない。

特開２０１３－３７１３８号公報特表２０１６－５２２５８５号公報特表２０１７－５００７５７号公報特許第５８６４７４１号公報特許第６０７０８９６号公報特許第６００７２６７号公報特開２００２－６２８２５号公報特許第５７００７５０号公報

　上記したように、アルミニウムと比較して、高純度の銅は１．７μΩｃｍの電気抵抗率を有しており、アルミニウム合金配線に代わる導電配線として銅配線は期待されている。しかしながら、銅配線は、銅が拡散しやすく信頼性低下をもたらすこと、および、銅の表面は不動態化せずに、銅酸化物が経時的に形成され、銅酸化物の量が増加するといった欠点を有する。銅の表面に形成される銅酸化物の膜厚が増加すると、表面抵抗が高くなり、銅配線を基板等に電気的に実装する工程で問題が生じる。銅配線における銅酸化物の形成は、銅配線の表面抵抗が増加するだけでなく、コンタクト抵抗のバラツキに起因して薄膜トランジスタの閾値電圧（Ｖｔｈ）が変動（バラツキ）するため好ましくない。電極等に対する銅配線や銅合金配線の電気的な実装では、配線表面の銅酸化物を除去するためにキレート洗浄のような前処理を必要としていた。

　電子デバイスでは、銅の特性に起因する基本的な課題である銅の拡散を抑制する目的のため、銅がチタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の高融点金属で挟持された３層構成、あるいは、これらの材料で形成された多層構成を用いることが多い。しかしながら、これら高融点金属は、銅と一括して（１液のエッチャントを用いて１回で）パターニング（パターン形成）することが困難である。銅をパターン形成する際に用いられるエッチング液とは異なるエッチング液でＴｉやＭｏ等のパターニングを行うこと、あるいは、ドライエッチングによりパターニングを行うことが多い。例えば、液晶表示装置では、酸化シリコン等の絶縁層上に、チタン／銅の２層構成を有する配線を形成することがある。

　さらに、回路を形成する工程や、表示装置を構成する薄膜トランジスタのマトリクスを形成する工程では、回路素子や薄膜トランジスタの接続点（パッド等）と、接続点の上部に位置する配線との間で、コンタクトーホール（スルーホール）を介して、電気的なコンタクトを取る必要がある。このとき、上記した高融点金属の表面あるいは銅の表面に銅酸化物層が形成されているため、高いコンタクト抵抗が生じることが多い。換言すれば、従来の銅配線では、電気的実装に必要なオーミックコンタクトを得ることが難しい。加えて、空気に露出された銅薄膜は、熱処理において異常成長し、薄膜の表面において疎化が生じやすくなり、電気抵抗率を悪化させやすい。

　加えて、ＩＧＺＯと呼称される酸化インジウムと酸化ガリウムと酸化亜鉛とを含む複合酸化物で形成されたチャネル層（酸化物半導体層）においては、結晶化による信頼性を確保するため、４００℃から７００℃の温度範囲で熱処理を行うことが多い。液晶表示装置等の製造工程では、この熱処理を行うときに、チタン及び銅の相互拡散が発生し、銅配線の導電率が大幅に悪化することが多い。具体的に、１．７μΩｃｍから２．５μΩｃｍの範囲内にある銅配線の初期の電気抵抗率は、４００℃から７００℃の温度範囲で熱処理の後に、３．５μΩｃｍから６μΩｃｍを超え悪化する。熱処理を行わない場合では、ＩＧＺＯで形成されたチャネル層において経時変化による閾値電圧（Ｖｔｈ）の変動があり、実用的でない。経時変化による閾値電圧（Ｖｔｈ）の変動に関し、酸化物半導体層における酸素欠陥等の不純物準位の変化は、酸化物半導体層に吸蔵されている水素の影響と考えられている。チタンやチタン窒化物は、水素を吸蔵しやすく、金属電極や金属配線に含まれる水素によるトランジスタ特性変化も予想される。さらに、ソース電極やゲート電極がチタンや銅で形成される場合、チャネル層と接触するチタン等の金属が、チャネル層（酸化物半導体層）を形成する酸化物半導体を還元し、トランジスタ特性を低下させることがあった。ＩＧＺＯ等で形成されたチャネル層を備える薄膜トランジスタの製造工程では、銅配線の導電率を悪化させない低温プロセスが要求されている。

　また、酸化インジウムや酸化アンチモンは、スパッタリング等の真空成膜において、酸素欠損を生じることがあり、十分な半導体特性を得にくい。さらに、酸化インジウムや酸化アンチモンを含む酸化物半導体で形成されたチャネル層は、ウエットエッチング等の製造プロセスを用いてソース電極等を形成する工程において、エッチングダメージを受けやすい。ＩＧＺＯと呼称される酸化インジウムと酸化ガリウムと酸化亜鉛とを含む酸化物半導体も、同様、ウエットエッチングに用いられるエッチャントに十分な耐性がない。エッチングダメージを避けるため、ＩＧＺＯの酸化物半導体層の上にエッチングストッパ層を形成することが多い。ウエットエッチングに用いるエッチャントの影響を受けにくい酸化物半導体が要求されている。

　本発明は、上記の課題に鑑みてなされたものであって、銅配線を用いた場合であっても良好な信頼性が得られ、低消費電力で長寿命の発光素子を備え、かつ、タッチセンシング機能を備えた表示装置及び表示装置基板を提供する。

　本発明の第１態様に係る表示装置は、第１面を有する第１基板と、前記第１面に対向する第２面を有する第２基板と、前記第２基板の前記第２面上に設けられ、前記第１基板と対向する表示機能層と、複数の画素を備える有効表示領域と、前記有効表示領域を囲う額縁部と、前記表示機能層を制御する制御部と、を具備し、前記第１基板は、第１黒色層及び第１導電層で構成され、前記第１面上に形成された第１配線と、前記有効表示領域において前記第１配線を覆う第１絶縁層と、第２黒色層及び第２導電層で構成され、前記第１配線と直交し、前記第１絶縁層上に形成された第２配線と、を具備し、平面視において、複数の前記第１配線と複数の前記第２配線とによって複数の前記画素が区画されており、前記第２基板は、第３導電層で構成され、前記第２面上に形成された第３配線と、第３導電層で構成され、前記第３配線と平行であり、前記第２面上に形成された第４配線と、第４導電層で構成され、前記第３配線及び前記第４配線に直交し、前記第２面上に形成された第５配線と、前記第２面上の複数の前記画素の各々に設けられ、前記表示機能層として機能する垂直型発光ダイオードと、を具備し、前記第２面上の複数の前記画素の各々は、前記第３配線と前記第５配線とに電気的に連携される第１薄膜トランジスタと、前記第１薄膜トランジスタ及び前記第４配線と電気的に連携され、かつ、前記第１薄膜トランジスタからの信号を受けて前記垂直型発光ダイオードを駆動する第２薄膜トランジスタとを具備し、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタの各々は、酸化物半導体で構成されるチャネル層を備え、前記第１導電層、前記第２導電層、前記第３導電層、及び前記第４導電層は、銅層あるいは銅合金層が第１導電性金属酸化物層と第２導電性金属酸化物層とによって挟持された構成を有し、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタは、少なくとも、前記チャネル層上に、ソース電極とドレイン電極とが積層された構成を有し、前記ソース電極は、前記第３配線から延出する延出線で構成され、前記第３配線の前記延出線の前記第２導電性金属酸化物層は、前記チャネル層の端部と重畳し、前記ドレイン電極は、前記第４配線から延出する延出線で構成され、前記第４配線の前記延出線の前記第２導電性金属酸化物層は、前記チャネル層の端部と重畳し、前記制御部は、複数の前記第１配線と複数の前記第２配線との間の静電容量の変化を検知してタッチセンシングを行う。

　本発明の第１態様に係る表示装置においては、前記垂直型発光ダイオードは、上部電極、ｎ型半導体層、発光層、Ｐ型半導体層、及び下部電極がこの順で積層された構成を有する発光ダイオードであり、前記上部電極の表層は、少なくとも導電性金属酸化物で構成されており、かつ、前記表層が、導電性金属酸化物で構成された導電層と電気的に接続されてもよい。

　本発明の第１態様に係る表示装置においては、前記垂直型発光ダイオードは、上部電極、ｎ型半導体層、発光層、Ｐ型半導体層、及び下部電極がこの順で積層された構成を有する発光ダイオードであり、前記上部電極の表層は、少なくとも導電性金属酸化物で構成されており、前記表層は、銅層あるいは銅合金層が導電性金属酸化物層によって挟持された構成を有する第６配線と電気的に接続されてもよい。

　本発明の第１態様に係る表示装置においては、平面視において、前記第６配線は、前記第１配線又は前記第２配線と重畳してもよい。

　本発明の第１態様に係る表示装置においては、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタの各々の前記チャネル層は、前記酸化物半導体中に酸化セリウムを含み、前記酸化物半導体において、酸素をカウントしない元素の合計を１００ａｔ％とすると、前記酸化セリウムの量は、０．２ａｔ％以上１０ａｔ％以下の範囲内にあってもよい。

　本発明の第１態様に係る表示装置においては、前記酸化物半導体は、酸化インジウムと、酸化アンチモンと、前記酸化インジウム及び前記酸化アンチモンの各々の量より少ない量を有する酸化セリウムとを含む複合酸化物であり、前記酸化物半導体において、酸素をカウントしない元素の合計を１００ａｔ％とすると、インジウム及びアンチモンの各々の量は４０ａｔ％以上であってもよい。

　本発明の第１態様に係る表示装置においては、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタの各々は、前記チャネル層上にゲート絶縁膜を積層するトップゲート構造の薄膜トランジスタであり、前記ゲート絶縁膜は少なくとも酸化セリウムを含んでもよい。

　本発明の第１態様に係る表示装置においては、前記第１導電層、前記第２導電層、前記第３導電層、及び前記第４導電層は、銅合金層が第１導電性金属酸化物層と第２導電性金属酸化物層とによって挟持された構成を有し、前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素を含み、前記銅合金層の比抵抗は、１．９μΩｃｍから６μΩｃｍの範囲内にあってもよい。

　本発明の第１態様に係る表示装置においては、前記第１配線は、第１導電層が第１上部黒色層及び第１下部黒色層で挟持された構成を有してもよく、前記第２配線は、第２導電層が第２上部黒色層及び第２下部黒色層で挟持された構成を有してもよい。

　本発明の第１態様に係る表示装置においては、前記第２配線及び前記第５配線は、第１方向に延在し、前記第１配線、前記第３配線、及び前記第４配線は、前記第１方向に直交する第２方向に延在してもよい。

　本発明の第１態様に係る表示装置においては、前記第１配線及び前記第５配線は、第１方向に延在し、前記第２配線、前記第３配線、及び前記第４配線は、前記第１方向に直交する第２方向に延在してもよい。

　本発明の第２態様に係る表示装置基板は、上述した第１態様に係る表示装置に用いる表示装置基板であって、第１面と、第１黒色層及び第１導電層で構成され、前記第１面上に形成された第１配線と、前記第１配線を覆う第１絶縁層と、第２黒色層及び第２導電層で構成され、前記第１配線と直交し、前記第１絶縁層上に形成された第２配線と、平面視において、複数の前記第１配線と複数の前記第２配線とによって区画された複数の画素とを具備し、前記第１導電層及び前記第２導電層は、銅層あるいは銅合金層が第１導電性金属酸化物層と第２導電性金属酸化物層とによって挟持された構成を有する。

　本発明の第２態様に係る表示装置基板においては、前記第１配線は、第１導電層が第１上部黒色層及び第１下部黒色層で挟持された構成を有し、前記第２配線は、第２導電層が第２上部黒色層及び第２下部黒色層で挟持された構成を有してもよい。

　上述した本発明の態様によれば、高い導電率を有する導電配線を用い、低温プロセスで形成することが可能であり、特性が安定した薄膜トランジスタを具備するとともに高性能のタッチセンシング機能と低消費電力の表示装置を提供できる。

本発明の第１実施形態に係る表示装置を構成する制御部（映像信号制御部、システム制御部、及びタッチセンシング制御部）及び表示部を示すブロック図である。本発明の第１実施形態に係る表示装置を部分的に示す図であって、図３に示すＡ－Ａ’線に沿い、かつ、第２配線に沿う断面図である。本発明の第１実施形態に係る表示装置が備える対向基板を示す図であって、観察者側から表示装置を見た平面図である。本発明の第１実施形態に係る対向基板に設けられた第２タッチセンシング配線を構成する第２配線（第２導電層）のパターンを示す平面図である。本発明の第１実施形態に係る対向基板に設けられた第１タッチセンシング配線を構成する第１配線（第１導電層）のパターンを示す平面図である。本発明の第１実施形態に係る対向基板に設けられた第１タッチセンシング配線、絶縁層、及び第２タッチセンシング配線を示す図であって、図２における符号Ｗ１で示された部分を示す拡大断面図である。本発明の第１実施形態に係る表示装置が備えるアレイ基板を部分的に示す拡大図であって、第２薄膜トランジスタを部分的に示す断面図である。本発明の第１実施形態に係る表示装置に搭載される発光素子（ＬＥＤ）を示す断面図であって、図７の符号Ｄの領域を部分的に示す拡大図である。図８に示す発光素子の近傍に位置する構造を示す部分拡大図であって、透明導電膜と上部電極との接続状態を示す図である。本発明の第１実施形態に係る表示装置を示す拡大断面図であって、図７に示す薄膜トランジスタのチャネル層上に積層されたソース電極とドレイン電極の積層構造を説明する図である。薄膜トランジスタ（スイッチング素子及び駆動素子）を用いた、ＬＥＤ発光素子を駆動する代表的な回路図である。本発明の第１実施形態に係る表示装置を構成する反射電極（画素電極）を部分的に示す図であって、図８における符号Ｗ２で示された部分を示す拡大断面図である。本発明の第１実施形態に係る表示装置を構成するゲート電極を部分的に示す拡大図である。本発明の第２実施形態に係る表示装置を部分的に示す断面図である。本発明の第３実施形態に係る表示装置を部分的に示す断面図である。本発明の第３実施形態に係る表示装置を構成する第２タッチセンシング配線を示す図であって、図１５における符号Ｗ３で示された部分を示す拡大断面図である。本発明の第４実施形態に係る表示装置を部分的に示す断面図である。本発明の実施形態に係る表示装置の変形例を部分的に示す断面図である。

　以下、図面を参照しながら本発明の実施形態について説明する。
　以下の説明において、同一又は実質的に同一の機能及び構成要素には、同一の符号を付し、その説明を省略又は簡略化し、或いは、必要な場合のみ説明を行う。各図においては、各構成要素を図面上で認識し得る程度の大きさとするため、各構成要素の寸法及び比率を実際のものとは適宜に異ならせてある。また、必要に応じて、図示が難しい要素、例えば、半導体のチャネル層を形成する複数層の構成、また、導電層を形成する複数層の構成等の図示や一部の図示が省略されている。

　以下に述べる各実施形態においては、特徴的な部分について説明し、例えば、通常の表示装置に用いられている構成要素と本実施形態に係る表示装置との差異がない部分については説明を省略する。
　以下の記載において、タッチセンシングに関わる配線、電極、及び信号を、単に、タッチ駆動配線、タッチ検出配線、タッチ配線、タッチ電極、及びタッチ信号と称することがある。また、第１タッチセンシング配線及び第２タッチセンシング配線を単にタッチセンシング配線と称することがある。タッチセンシング駆動を行うためにタッチセンシング配線に印加される電圧をタッチ駆動電圧と呼ぶ。
　第１黒色層及び第２黒色層を単に黒色層と称することがあり、また、第１導電層及び第２導電層を単に導電層と称することがある。
　表示機能層として発光素子（ＬＥＤ）を駆動するために上部電極（以下、ｎ側電極とも呼称することがある）と下部電極（以下、画素電極、反射電極、あるいはｐ側電極と称することがある）との間に印加される電圧を画素駆動電圧と称する。発光層の駆動を単に画素駆動と言うことがある。

　第１基板や第２基板、第１配線、第２配線、第３配線等、あるいは、第１導電性金属酸化物層及び第２導電性金属酸化物層等に用いられる「第１」や「第２」等の序数詞は、構成要素の混同を避けるために付しており、数量を限定しない。第１配線、第２配線、第３配線は、以下の記載で、単に配線と呼称することがある。また、第１導電性金属酸化物層及び第２導電性金属酸化物層は、以下の説明において、単に導電性金属酸化物層と略称することがある。

（第１実施形態）
（表示装置ＤＳＰ１の機能構成）
　以下、本発明の第１実施形態に係る表示装置ＤＳＰ１を、図１から図１３を参照しながら説明する。

　図１は、本発明の第１実施形態に係る表示装置ＤＳＰ１を構成する制御部及び表示部を示すブロック図である。図１に示すように、本実施形態に係る表示装置ＤＳＰ１は、表示部１１０と、表示部１１０及びタッチセンシング機能を制御するための制御部１２０とを備えている。

　制御部１２０は、公知の構成を有し、映像信号制御部１２１（第一制御部）と、タッチセンシング制御部１２２（第二制御部）と、システム制御部１２３（第三制御部）とを備えている。

　映像信号制御部１２１は、表示部１１０における画像表示を制御する。具体的に、映像信号制御部１２１は、アレイ基板２００に設けられた上部電極と下部電極との間に供給される電圧（画素駆動電圧）を制御することで、上部電極及び下部電極によって挟持された発光層９２の発光（画素駆動）を制御する。このような画素駆動は、アレイ基板２００上にアレイ状に設けられた複数の発光層９２の各々において行われ、表示部１１０に画像が表示される。

　タッチセンシング制御部１２２は、例えば、第２配線２にタッチセンシング駆動電圧を印加し、後述する第１配線１と第２配線２との間に生じる静電容量の変化を検出し、タッチセンシングを行う。

　システム制御部１２３は、映像信号制御部１２１及びタッチセンシング制御部１２２を制御し、画素駆動と、タッチ駆動による静電容量の変化の検出とを交互に行う。即ち、システム制御部１２３は、時分割駆動により、表示部１１０における画像表示（画素駆動）と、タッチセンシング駆動とを行うことが可能である。システム制御部１２３は、画素駆動及びタッチセンシング駆動の周波数を互いに異ならせて上述の駆動を行う機能を有してもよいし、画素駆動及びタッチセンシング駆動の駆動電圧を互いに異ならせて上述の駆動を行う機能を有してもよい。このような機能を有するシステム制御部１２３においては、例えば、表示装置ＤＳＰ１が拾ってしまう外部環境からのノイズの周波数を検知し、ノイズ周波数とは異なるタッチセンシング駆動周波数を選択する。これによって、ノイズの影響を軽減することができる。また、このようなシステム制御部１２３においては、指やペン等のポインタの走査速度に合わせたタッチセンシング駆動周波数を選定することもできる。

　上記の制御部１２０を備えた表示装置ＤＳＰ１は、タッチセンシング機能と画像表示機能とを兼ね備えたタッチセンシング機能一体型の表示装置である。表示装置ＤＳＰ１は、絶縁層を介して配置された２つの配線グループ、即ち、タッチセンシング配線である複数の第１配線１と複数の第２配線２とを用いた静電容量方式のタッチセンシング技術を利用している。例えば、指等のポインタが対向基板（後述）に接触或いは近接した際に、第１配線１と第２配線２との交点に生じる静電容量の変化を検知し、指等のポインタの位置が検知される。あるいは、第１配線１と第２配線２の配線密度を上げること、及び、第１配線１と第２配線２間の距離を小さくすることで指紋の凹凸に係る静電容量変化を検知でき、個人認証が可能となる。本発明の第１実施形態に係る第１配線１と第２配線２には、導電率の高い銅配線を適用するため、タッチセンシング精度を向上できる。

（表示装置ＤＳＰ１の構造）
　図２は、本発明の第１実施形態に係る表示装置ＤＳＰ１を部分的に示す図であって、図３に示すＡ－Ａ’線に沿う断面図である。

　本実施形態に係る表示装置ＤＳＰ１は、後述する実施形態に係る表示装置基板を具備する。また、以下に記載する「平面視」とは、観察者が表示装置ＤＳＰ１の表示面（表示装置基板の平面）を観察する方向（後述する観察方向ＯＢ）から見た平面を意味する。本発明の第１実施形態に係る表示装置の表示部の形状、又は画素を規定する画素開口部の形状、表示装置を構成する画素数は限定されない。

　以下に詳述する第１実施形態では、例えば、第１配線が延在（延線）する方向をＹ方向（第２方向）と規定し、第１配線と直交する第２配線が延在（延線）する方向をＸ方向（第１方向）と規定し、更に、透明基板の厚さ方向をＺ方向と規定し、表示装置を説明する。
　また、観察者Ｐが表示装置ＤＳＰ１を観察する方向、即ち、後述する透明基板４０の観察面Ｓから第１面Ｆに向けた方向を、観察方向ＯＢ（図２に示すＺ方向とは反対方向）と称している。

　なお、以下の実施形態において、上記のように規定されたＸ方向とＹ方向を切り換えて、即ち、Ｘ方向を第２方向と定義しかつＹ方向を第１方向と定義し、表示装置を構成してもよい。また、後述するように、第１配線と第２配線の役割は入れ替えることができる。

　図２に示すように、表示装置ＤＳＰ１は、対向基板１００（第１基板、表示装置基板）と、対向基板１００に向かい合うように貼り合わされたアレイ基板２００（第２基板）とを備える。なお、図２に示す表示装置ＤＳＰ１においては、各種光学機能を有する光学フィルム、対向基板１００を保護するカバーガラス等は、省略されている。

（対向基板１００の構造）
　図２に示すように、対向基板１００は、第１面Ｆと第１面Ｆとは反対側の観察面Ｓとを有する透明基板４０を備える。第１面Ｆは、アレイ基板２００の第２面Ｎに対向する面である。観察面Ｓは、観察者Ｐに対向する面である。

　透明基板４０に用いることの可能な基板は、可視域において透明な基板であればよく、ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック基板等を用いることができる。

　透明基板４０の観察面Ｓの上方には、タッチセンシング配線である複数の第１配線１と、複数の第２配線２とが設けられている。複数の第１配線１と複数の第２配線２との間には、絶縁層Ｉ（第１絶縁層）が設けられており、第１配線１と第２配線２とは、絶縁層Ｉによって互いに電気的に絶縁されている。絶縁層Ｉは、有効表示領域７０において第１配線１を覆っており、絶縁層Ｉ上に第２配線２が形成されている。
　透明基板４０の第１面Ｆには、第１透明樹脂層１０８が形成されている。第１透明樹脂層１０８は、後述する封止層１０９と接続されている。これによって、対向基板１００の第１面Ｆとアレイ基板２００の第２面Ｎとの間に、発光素子（表示機能層）が位置するように対向基板１００とアレイ基板２００とが接合されている。発光素子は、アレイ基板２００の第２面Ｎ上に設けられており、対向基板１００対向している。

　図３は、本発明の第１実施形態に係る表示装置ＤＳＰ１が備える対向基板１００を示す図であって、観察者Ｐから表示装置ＤＳＰ１を見た平面図である。
　図４は、本発明の第１実施形態に係る対向基板１００に設けられた第２タッチセンシング配線を構成する第２配線（第２導電層）のパターンを示す平面図である。
　図５は、本発明の第１実施形態に係る対向基板１００に設けられた第１タッチセンシング配線を構成する第１配線１（第１導電層）のパターンを示す平面図である。

（有効表示領域及び額縁領域）
　図３及び図５に示すように、表示装置ＤＳＰ１は、表示部１１０に形成された有効表示領域７０と、有効表示領域７０を囲う額縁部７２とを備える。有効表示領域７０は、複数の第１配線１と複数の第２配線２で区画される、複数の画素ＰＸがマトリクス状に配列されている表示領域である。額縁部７２は、表示部１１０の外側に位置し、遮光層が形成されている領域である。

（タッチセンシング配線）
　複数の第２配線２は、Ｚ方向において観察面Ｓ上に設けられかつ複数の第１配線１とアレイ基板２００との間に位置し、Ｙ方向に並んでおり、互いに平行にＸ方向に延在している。Ｘ方向における第２配線２の端部には、第２端子ＴＭ２が設けられている。複数の第２配線２は、第２配線パターンを形成している。

　複数の第１配線１は、本実施形態では観察面Ｓの上方に位置している。第１配線１は、センス配線１Ａと、引き出し配線１Ｂとを有している。センス配線１Ａは、Ｘ方向に並んでおり、互いに平行にＹ方向に延在している。センス配線１Ａは、額縁部７２において、引き出し配線１Ｂと接続されている。引き出し配線１Ｂは、平面視において額縁部７２と重なっており、Ｙ方向に並んでおり、互いに平行にＸ方向に延在している。Ｙ方向における引き出し配線１Ｂの端部には、第１端子ＴＭ１が設けられている。複数の第１配線１は、第１配線パターンを形成している。

　複数の第１配線１の各々と、複数の第２配線２の各々は、電気的に独立している。第１配線１と第２配線２は、観察者Ｐから見た平面視において直交している。複数の第１配線１と複数の第２配線２とによって区画されている領域は、画素ＰＸである。複数の画素ＰＸは、表示部１１０においてマトリクス状に配置されている。画素ＰＸにおける開口部の形状は、正方形パターン、長方形パターン、平行四辺形パターン等であってもよい。更に、画素ＰＸにおける開口部の配列が、モアレ対策を施した配列、ジグザク状の配列であってもよい。

　複数の第１端子ＴＭ１及び複数の第２端子ＴＭ２は、タッチセンシング制御部１２２に接続されている。これにより、タッチセンシング制御部１２２は、第１端子ＴＭ１及び第２端子ＴＭ２を通じて、第１配線１と第２配線２と電気的に接続されている。

　例えば、第１配線１をタッチ検出電極として用い、第２配線２をタッチ駆動電極として用いることができる。タッチセンシング制御部１２２は、タッチ信号として、第１配線１と第２配線２との間に生じる静電容量Ｃ１の変化を検出する。

　また、第１配線１の役割と第２配線２の役割とを入れ替えてもよい。具体的に、第１配線１をタッチ駆動電極として用い、第２配線２をタッチ検出電極として用いてもよい。

　なお、第１配線１と第２配線２の全てをタッチセンシングに用いなくてもよい。複数の第１配線１及び複数の第２配線２のうち、タッチセンシングに用いる配線を除き、タッチセンシングに用いない配線を間引いてもよい。即ち、間引き駆動を行ってもよい。

　次に、第１配線１を間引き駆動させる場合について説明する。まず、全ての第１配線１を複数のグループに区分する。グループの数は、全ての第１配線１の数より少ない。一つのグループを構成する配線数が、例えば、６本であるとする。ここで、全ての配線（配線数は６本）のうち、例えば、２本の配線を選択する（全ての配線の本数よりも少ない本数、２本＜６本）。一つのグループにおいては、選択された２本の配線を用いてタッチセンシングが行われ、残りの４本の配線における電位がフローティング電位に設定される。表示装置ＤＳＰ１は、複数のグループを有することから、上記のように配線の機能が定義されているグループ毎にタッチセンシングを行うことができる。同様に、第２配線２においても、間引き駆動を行ってもよい。

　タッチに用いられるポインタが、指である場合とペンである場合とは、接触あるいは近接するポインタの面積や容量が異なる。こうしたポインタの大きさによって、間引く配線の本数を調整できる。ペンや針先など先端が細いポインタでは、配線の間引き本数を減らして高密度のタッチセンシング配線のマトリクスを用いることができる。指紋認証時も高密度のタッチセンシング配線のマトリクスを用いることができる。

　このようにグループ毎にタッチセンシング駆動を行うことで、走査或いは検出に用いられる配線数が減るため、タッチセンシング速度を上げることができる。更に、上記の例では、一つのグループを構成する配線数が６本であったが、例えば、１０本以上の配線数で一つのグループを形成し、一つのグループにおいて選択された２本の配線を用いてタッチセンシングを行ってもよい。即ち、間引かれる配線の数（フローティング電位となる配線の数）を増やし、これによってタッチセンシングに用いられる選択配線の密度（全配線数に対する選択配線の密度）を低下させ、選択配線によって走査或いは検出を行うことで、消費電力の削減やタッチ検出精度の向上に寄与する。逆に、間引かれる配線の数を減らし、タッチセンシングに用いられる選択配線の密度を高くし、選択配線によって走査或いは検出を行うことで、例えば、指紋認証やタッチペンによる入力に活用できる。

　間引かれた配線（タッチセンシングに用いない配線）は、例えば、電気的に浮いた状態、即ち、電位がフローティング状態となる。表示装置ＤＳＰ１の表面（観察者に面する面）と指等のポインタとの近接距離を得るために、第１配線１あるいは第２配線２の電位をフローティング状態にすることもできる。指等のポインタの位置を検出した後、次の検出信号の精度を向上させるため、第１配線１及び第２配線２のいずれか一方を接地させ、リセットしてもよい（電位を０Ｖにする）。また、検出信号の精度を向上させるため、タッチ駆動電圧の位相を交互に反転するような電圧が採用されてもよい。このようなタッチ検出信号の精度を向上させる手段は、ポインタがアクティブポインタ（例えば、ペン形状のポインタから検出の指示信号が発生するポインタ）である場合にも有効である。

　フローティングパターンに関し、第１配線１及び第２配線２の各々について検出電極と駆動電極とを切り替え、間引き駆動を行わずに高精細なタッチセンシングを行ってもよい。

　また、上述した間引き駆動におけるフローティングパターンは、グランド（筐体に接地）と電気的に接続するように切り替えることもできる。タッチセンシングのＳ／Ｎ比を改善させるため、タッチセンシングの信号が検出された際に、ＴＦＴ（薄膜トランジスタ）等アクティブ素子の信号配線を、一時、グランド（筐体等）に接地してもよい。

　また、タッチセンシング制御で検出される静電容量をリセットするために必要な時間が比較的長いタッチ配線、即ち、タッチセンシングにおける時定数（容量と抵抗値の積）が大きいタッチ配線を用いる場合がある。この場合、例えば、タッチ配線の配列において、奇数行の配線と偶数行の配線とを交互にタッチセンシングに利用し、時定数の大きさを調整した駆動を行ってもよい。

　また、複数本数のタッチセンシング配線をグルーピングして駆動や検出を行ってもよい。複数本数のタッチセンシング配線のグルーピングの駆動においては、線順次駆動を採用せず、グループ単位でセルフ検出方式とも称される、一括検出の駆動方法を採用してもよい。また、グループ単位で、並列駆動を行ってもよい。また、寄生容量等のノイズをキャンセルするために、互いに近接又は隣接するタッチ配線の検出信号の差をとる差分検出方式を採用してもよい。額縁部７２に近い領域（表示部１１０の外側の領域、画像表示を行わない領域）に位置するタッチセンシング配線は、表示部１１０の中央に位置するタッチセンシング配線よりも、タッチセンシングの感度が低い傾向がある。このため、タッチセンシング配線の幅や形状を調整して感度差を少なくしてもよい。

　タッチセンシング制御部１２２及び映像信号制御部１２１においては、タッチ駆動と画素駆動とを時分割駆動によって制御することもできる。要求されるタッチ入力の速さに合わせてタッチ駆動の周波数を調整してもよい。タッチ駆動周波数としては、画素駆動周波数より高い周波数を選択することができる。指等のポインタによるタッチタイミングは不定期であり、かつ、短時間であることから、タッチ駆動周波数は高いことが望ましい。

　タッチ駆動と画素駆動の各々の周波数を異ならせる手段はいくつか知られている。例えば、表示画面において、映像を表示する連続した複数の白表示（映像信号の出力のあるとき）の間に黒表示を挿入し、この黒表示の期間にてタッチセンシングを行うことで、映像に関わるノイズの影響を受けないタッチセンシングが可能である。黒表示の期間では、タッチ駆動の周波数を、種々、任意に選択できる。

（タッチセンシング配線の積層構造）
　図６は、本発明の第１実施形態に係る対向基板１００に設けられた第１配線１、絶縁層Ｉ、及び第２配線２を示す図であって、図２における符号Ｗ１で示された部分を示す拡大断面図である。

　複数の第１配線１は、観察方向ＯＢにおいて第１黒色層１６と第１導電層１５とが順に積層された構成を有している。複数の第２配線２は、観察方向ＯＢにおいて第２黒色層２６と第２導電層２５とが順に積層された構成を有している。第２黒色層２６は、第１黒色層１６と同じ構成を有する。第２導電層２５は、第１導電層１５と同じ構成を有する。即ち、第１配線１及び第２配線２は同じ層構造を有する。

　絶縁層Ｉは、観察面Ｓの上方に設けられており、第１配線１と第２配線２との間に配置されている。

　第１配線１及び第２配線２の各々は、黒色層を備えることから、格子状に直交する第１配線１と第２配線２は、ブラックマトリクスとして機能し、表示コントラストを向上させる。

　図６においては、第１配線１及び第２配線２の各々が黒色層と導電層とで構成された２層積層構造を有しているが、本発明は、この構造を限定しない。第１配線１及び第２配線２の各々が２層よりも多い層数を有する積層構造で形成されてもよい。また、２つの黒色層によって導電層が挟持された３層積層構造が採用されてもよい。

　第１導電層１５は、例えば、金属層２０である銅合金層が第１導電性金属酸化物層２１（上部導電性金属酸化物層）及び第２導電性金属酸化物層２２（下部導電性金属酸化物層）によって挟持された３層構造を有することができる。

　断面視において、第１配線１と第２配線２の各々を構成する黒色層及び導電層の線幅を略同じにすることができる。具体的に、公知のフォトリソグラフィの手法を用いて、導電層を形成した後、パターニングされた導電層をマスクとして用いたドライエッチングを行うことで、黒色層と導電層との断面視における線幅が略同じとなるように、タッチセンシング配線を形成することができる。例えば、特開２０１５－００４７１０号公報に記載の技術を適用できる。

（導電性金属酸化物層）
　第１導電層１５及び第２導電層２５の少なくとも一部を構成する金属層２０を、導電性金属酸化物層２１、２２で挟持することができる。換言すれば、第１導電層１５や第２導電層２５の構造として、第１導電性金属酸化物層２１、金属層２０、及び第２導電性金属酸化物層２２で構成された３層構造を採用することができる。第１導電性金属酸化物層２１と金属層２０との界面、又は、第２導電性金属酸化物層２２と金属層２０との界面に、ニッケル、亜鉛、インジウム、チタン、モリブデン、タングステン等、銅と異なる金属やこれら金属の合金層を更に挿入してもよい。

　具体的に、第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２の材料としては、例えば、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化錫、酸化ガリウム、及び酸化ビスマスから構成される群より選択される２種以上の金属酸化物を含む複合酸化物を採用することができる。特に、酸化亜鉛、酸化アンチモン、酸化ガリウムのような酸への溶解性の高い酸化物を、酸化インジウムを基材とする導電性金属酸化物に加えた複合酸化物を採用することができる。これにより、エッチング性の良好な第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２を得ることができる。酸化亜鉛、酸化アンチモン、酸化ガリウムのような酸への溶解性の高い酸化物を加えることで、導電性金属酸化物層のエッチングレートと、銅層や銅合金層とのエッチングレートを合わせることが可能となり、銅層や銅合金層が導電性金属酸化物によって挟持された構成を有する配線のウエットエッチングでの加工性を向上できる。また、これら複合酸化物の組成を調整することで、仕事関数の値を調整することができ、発光層のキャリア放出性を調整することができる。発光層のキャリア放出性の調整のため、酸化タングステンや酸化モリブデンなどを加えた複合酸化物が用いられてもよい。

　第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２に含まれるインジウム（Ｉｎ）の量は、８０ａｔ％より多く含有させる必要がある。

　例えば、導電性金属酸化物層は、酸化インジウム、酸化亜鉛、及び酸化錫を含む複合酸化物で形成され、複合酸化物に含まれるインジウム（Ｉｎ）と亜鉛（Ｚｎ）と錫（Ｓｎ）のＩｎ／（Ｉｎ＋Ｚｎ＋Ｓｎ）で示される原子比を、０．８より大きく、かつ、Ｚｎ／Ｓｎの原子比が１より大きくすることができる。

　インジウム（Ｉｎ）の量は、８０ａｔ％より多いことが好ましい。インジウム（Ｉｎ）の量は、９０ａｔ％より多いことが更に好ましい。インジウム（Ｉｎ）の量が８０ａｔ％より少ない場合、形成される導電性金属酸化物層の比抵抗が大きくなり、好ましくない。亜鉛（Ｚｎ）の量が２０ａｔ％を超えると、導電性金属酸化物（混合酸化物）の耐アルカリ性が低下するので好ましくない。上記の第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２においては、いずれも、混合酸化物中の金属元素でのアトミックパーセント（酸素元素をカウントしない金属元素のみのカウント）である。酸化アンチモンや酸化ビスマスは、金属アンチモンや金属ビスマスが銅との固溶域を形成し難く、積層構造での銅の拡散を抑制するため、上記導電性金属酸化物層に加えることができる。

　第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２が、酸化錫と酸化亜鉛を含む場合、亜鉛（Ｚｎ）の量は、錫（Ｓｎ）の量より多くする必要がある。錫の含有量が亜鉛含有量を超えてくると、後工程でのウエットエッチングで支障が出てくる。換言すれば、銅或いは銅合金である金属層が導電性金属酸化物層よりもエッチングされ易くなり、第１導電性金属酸化物層２１と金属層２０、第２導電性金属酸化物層２２と金属層２０、との幅に差を生じ易くなる。

　第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２が、酸化錫と酸化亜鉛を含む場合、第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２に含まれる錫（Ｓｎ）の量は、０．５ａｔ％以上６ａｔ％以下の範囲内が好ましい。インジウム元素に対する比較で、０．５ａｔ％以上６ａｔ％以下の錫を導電性金属酸化物層に添加することで、上記インジウム、亜鉛、及び錫との３元系混合酸化物膜（導電性の複合酸化物層）の比抵抗を小さくすることができる。上記混合酸化物中には、チタン、ジルコニウム、マグネシウム、アルミニウム、ゲルマニウム、タングステン、モリブデン等の他の元素を少量、添加することもできる。ただし、本実施形態において、混合酸化物の比抵抗は、上記の範囲に限定されない。

（導電層）
　第１導電層１５及び第２導電層２５は、金属層２０等の導電材料で形成できる。金属層２０としては、例えば、銅層や銅合金層、銀層や銀合金層、或いは、アルミニウムを含有するアルミニウム合金層（アルミニウム含有層）、更には、金、チタン、モリブデン、或いはこれらの合金を採用できる。銅層や銅合金層、あるいは銀層や銀合金は、透明樹脂層やガラス基板（透明基板）に対する密着性が低い。このため、銅層や銅合金層、あるいは銀層や銀合金銅層をこのまま表示装置基板に適用した場合、実用的な表示装置基板を実現することは難しい。しかしながら、上述した複合酸化物は、カラーフィルタ（複数色の着色パターン）やブラックマトリクスＢＭ（黒色層）、及びガラス基板（透明基板）等に対する密着性を十分に有しており、かつ、銅層や銅合金層に対する密着性も十分である。このため、複合酸化物を用いて銅合金層或いは銀合金層を表示装置基板に適用した場合、実用的な表示装置基板を実現することが可能となる。導電率と経済的コストの観点から、銅層あるいは銅合金層が好ましい。透明基板４０や透明樹脂層に対する導電層の密着性を得るために、銅に、マグネシウム、カルシウム、チタン、モリブデン、インジウム、錫、亜鉛、ネオジウム、ニッケル、アルミニウム、アンチモン、ビスマスから構成される群より選択される１以上の金属元素が添加された合金を採用することが好ましい。

（銅合金層）
　以下、銅合金層について具体的に説明する。
　金属層２０である銅合金層は、銅に固溶する第１元素と、銅及び第１元素より電気陰性度が小さい第２元素とを含有してもよい。第１元素及び前記第２元素として、銅に添加する場合の比抵抗上昇率が１μΩｃｍ／ａｔ％以下の元素を選択することができる。銅合金層の比抵抗（電気抵抗率）は、１．９μΩｃｍから６μΩｃｍの範囲内にすることができる。なお、本発明の第１実施形態に係る銅と固溶する元素とは、例えば、車載向け含む電子機器の使用範囲である－（マイナス）４０℃から＋（プラス）８０℃の温度領域で、安定して銅との置換型固溶をとる元素であると言い換えることができる。

　上記温度範囲（電子機器の使用範囲）かつ銅合金に添加される元素量の範囲において、銅の結晶構造の中で銅原子の位置に置換できる元素を、「置換型固溶をとる元素」と判断する。また、元素（複数種でもよい）の銅への添加量は、銅合金の電気抵抗率（比抵抗と同義）が６μΩｃｍを超えない範囲であればよい。マトリクス母材を銅とする場合に、銅に対し、広い固溶域を有する金属は、金（Ａｕ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、パラジウム（Ｐｄ）、マンガン（Ｍｎ）が例示できる。アルミニウム（Ａｌ）は広くはないが、銅に対する固溶域を有する。

　銅合金に添加される元素として、銅合金の電気抵抗率への影響の小さい電気抵抗率の小さい添加元素（銅の合金元素）は、パラジウム（Ｐｄ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、金（Ａｕ）、カルシウム（Ｃａ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、銀（Ａｇ）が挙げられる。これら元素は、純銅に対し１ａｔ％添加したときの電気抵抗率の増加が、ほぼ１μΩｃｍ以下となる。カルシウム（Ｃａ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、銀（Ａｇ）の電気抵抗率の増加は、０．４μΩｃｍ／ａｔ％以下であるので、合金元素として好ましい。経済性及び環境負荷を考慮すると、亜鉛及びカルシウムを合金元素として用いることが好ましい。亜鉛及びカルシウムは、各々、５ａｔ％まで、銅への合金元素として添加することができる。

　上記添加量の範囲に基づき、カルシウムの添加量を増やしたり、亜鉛の添加量を減らしたり、亜鉛及びカルシウムの添加量を増減してもよい。銅に対する亜鉛及びカルシウムの添加による効果に関し、各々、０．２ａｔ％以上の添加量において顕著な効果が得られる。

　純粋な銅に対して亜鉛及びカルシウムを合計０．４ａｔ％添加した銅合金の電気抵抗率は、約１．９μΩｃｍとなる。従って、本発明の第１実施形態に係る銅合金層の電気抵抗率の下限は、１．９μΩｃｍとなる。なお、カルシウム（Ｃａ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、銀（Ａｇ）を合金元素として用いた場合において、銅及び合金元素の合計元素数に対し、添加量が５ａｔ％を超えてくると銅合金の電気抵抗率が顕著に増加する。このため、添加量は少なくとも５ａｔ％未満であることが好ましい。

　電気陰性度は、原子（元素）が電子を引き寄せる強さの相対尺度である。この値の小さい元素ほど、陽イオンになりやすい。銅の電気陰性度は、１．９である。酸素の電気陰性度は、３．５である。電気陰性度の小さい元素には、アルカリ土類元素、チタン族元素、クロム族元素等が挙げられる。アルカリ元素の電気陰性度も小さいが、銅の近くにアルカリ元素や水分が存在すると、銅の拡散が増長される。このため、ナトリウムやカリウム等のアルカリ元素は、銅の合金元素としては使えない。

　カルシウムの電気陰性度は、１．０と小さい。カルシウムを銅の合金元素として用いた場合、熱処理時などにおいてカルシウムが銅よりも先に酸化され、酸化カルシウムとなり、銅の拡散を抑えることが可能となる。本発明の第１実施形態に係る導電配線では、導電性金属酸化物層で覆われない銅合金層の露出面や、銅合金層と導電性金属酸化物層との界面に、選択的にカルシウム酸化物を形成させることが可能である。特に、導電性金属酸化物層で覆われない銅合金層の露出面にカルシウム酸化物を形成することが、銅の拡散の抑制、及び信頼性の向上に寄与する。本発明の第１実施形態に係る導電配線や銅合金層の導電率は、熱処理等アニーリングによって向上する。上述した電気陰性度は、ポーリングの電気陰性度の値で示した。本発明の第１実施形態に係る導電配線においては、導電配線の熱処理工程等によって、第２元素は、銅及び第１元素よりも先に酸化されて酸化物を形成することが好ましい。また、銅や銅合金に対する水素・酸素の混入を防ぐことが好ましい。

　なお、本発明の第１実施形態において、「第１元素」は、銅より電気陰性度が小さくてもよい。「第２元素」は、銅に固溶域を持っていてもよい。銅よりも電気陰性度が小さく、かつ、銅に固溶域を持っているという２つの性質を持つ２種以上の元素を用いる場合、２種以上の元素のうち電気陰性度の小さい元素を「第２元素」とする。例えば、第１元素は亜鉛であり、第２元素はカルシウムである。

　具体的に、金属層２０である銅合金層の組成に関し、銅、亜鉛、及びカルシウムの合計を１００ａｔ％とすると、銅合金層は、０．２ａｔ％以上５．０ａｔ％以下の範囲内で第１元素を含有し、０．２ａｔ％以上５．０ａｔ％以下の範囲内で第２元素を含有し、残部として銅を含有する。

　本実施形態において、例えば、銅合金層は、カルシウム２ａｔ％、亜鉛０．５ａｔ％、残部が銅と不可避不純物である銅合金を用いる。このような組成条件を有する銅合金層の電気抵抗率は、２．７μΩｃｍを例示できる。

　銅合金層の電気抵抗率は、銅合金層の成膜方法やアニール条件によって、±３０％前後の変化があり得る。例えば、ガラス基板等に銅合金層が直接形成された構成では、成膜時の熱処理で、さらには、成膜後の熱処理で、銅合金層が酸化され（ＣｕＯ、酸化銅を形成する）、抵抗値が悪化することがある。また、銅合金層を構成する合金元素が低い濃度で添加されている銅合金、即ち、希薄合金においては、酸化銅の形成と共に、銅合金のグレインが大きくなり過ぎてしまう。このため、隙間を有する粗大なグレインバウンダリー（結晶粒界）が形成されてしまい、銅合金層の表面が粗くなり、抵抗値を悪化させることがある。

　本発明の第１実施形態においては、金属層２０である銅合金層が第１導電性金属酸化物層２１と第２導電性金属酸化物層２２によって挟持された構成が採用されている。この構成では、熱処理（アニール）により電気抵抗率が改善されることが多い。換言すれば、本発明の第１実施形態において、銅合金層が導電性金属酸化物層で覆われることにより、銅合金層の表面酸化が抑制される。また、銅合金層の表面及び裏面に形成された導電性金属酸化物層による規制（アンカリング）によって、銅合金層のグレインが極端に粗大化することがなく、銅合金層の表面が粗くならない。銅合金層を構成する合金元素が低い濃度（例えば、０．２ａｔ％前後）で添加されている銅合金層であっても、結晶粒（グレイン）が大きくなり難く、グレインバウンダリーによるキャリア散乱（電気抵抗率の悪化）を抑制することができる。第１元素と第２元素とを合せて０．４ａｔ％以上を銅合金に添加することで、緻密な銅合金層を得ることができる。

　電気抵抗率の悪化を抑制する効果に関し、特に、銅に添加される合金元素の比抵抗上昇率が１μΩｃｍ／ａｔ％以下の元素の場合であって、かつ、銅合金層が第１導電性金属酸化物層２１と第２導電性金属酸化物層２２によって挟持された構成の場合に、顕著な効果が得られやすい。

　また、本発明の第１実施形態に係る銅合金層においては、意図的に酸素（Ｏ）を含ませる必要はない。酸素を多く含む銅合金層は、例えば、水やアルカリの存在で、銅合金層にボイドを発生させ、銅合金層の信頼性を低下させる懸念がある。

　そこで、第１導電性金属酸化物層２１と銅合金層（金属層２０）と第２導電性金属酸化物層２２の３層を、例えば、１８０℃以下の基板温度で連続成膜を行う。基板温度は、室温（２５℃）、さらには室温以下の温度に設定してもよい。また、チャネル層のパターンを形成した後における後工程で、例えば、１８０℃から３４０℃の低温アニーリングを施す。この低温アニールは、ソース配線やドレイン電極等の導電配線を形成する工程の前に行ってもよい。低温アニールにより、電気抵抗率を含む電気特性を改善することが可能である。

　銅合金層に用いる銅合金としては、上述した材料を用いることができる。第１実施形態における銅合金では、亜鉛の含有量を０．５ａｔ％とし、カルシウムの含有量を２．０ａｔ％とし、残部を銅及び不可避不純物とした。銅合金の膜厚は、規定されない。第１実施形態では、銅合金層の膜厚を２８０ｎｍとした。銅合金層の電気抵抗率は、後述するアニール（熱処理）後に２．７μΩｃｍであった。

　また、本実施形態において、第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２で挟持される銅合金層は、約１．９μΩｃｍから６μΩｃｍ範囲内の極めて小さな電気抵抗率に抑えることができる。

　銅や銀が導電性金属酸化物層で挟持された３層の積層構造において、例えば、銅や銀に添加されたカルシウム或いはマグネシウムは熱処理時に選択的に酸化され、導電性金属酸化物と金属層との界面、あるいは銅合金の露出面（導電性金属酸化物に覆われていない導電配線の断面部など）に析出し易い。あるいは、酸化により銅合金や銀合金の表面や断面に酸化カルシウムが析出し易い。こうした選択的な酸化や析出は、銅や銀のマイグレーションを抑制し、結果として、上記３層積層構造の信頼性を向上できる。金属元素を金属層２０に添加する量は、４ａｔ％以下であれば、銅合金や銀合金の抵抗値を大きく上げることがないので好ましい。銅合金や銀合金の成膜方法としては、例えば、スパッタリング等の真空成膜法を用いることができる。

　金属層２０として、銅合金薄膜、銀合金薄膜、或いはアルミニウム合金の薄膜を採用する場合、膜厚を１００ｎｍ以上或いは１５０ｎｍ以上とすると、可視光をほとんど透過しなくなる。したがって、本実施形態に係る金属層２０は、例えば、１００ｎｍ～５００ｎｍの膜厚を有していれば、十分な遮光性を得ることができる。金属層２０の膜厚は、５００ｎｍを超えてもよい。なお、後述するように、上記導電層の材料は、後述するアレイ基板に設けられる配線や電極にも適用することができる。また、本実施形態においては、アクティブ素子と電気的に連携する配線の構造として、例えば、ゲート電極やゲート配線の構造として、導電性金属酸化物層によって金属層が挟持された積層構造を採用することができる。

　金属層２０が、銅層や銅合金層、あるいは銀層や銀合金である場合、上述した導電性金属酸化物層は、酸化インジウム、酸化亜鉛、酸化ケイ素、酸化マグネシウム、酸化アンチモン、酸化ガリウム、酸化ビスマス、酸化チタン、酸化タングステン、酸化モリブデン、及び酸化錫から選択される２種以上の金属酸化物を含む複合酸化物であることが望ましい。

　銅や銅合金あるいは銀や銀合金は導電率が高く、配線材料として好ましい。しかしながら、銅合金の表面には、導電性を有しない銅酸化物が経時的に形成され、電気的なコンタクトが困難となることがある。銀や銀合金は、硫化物や酸化物を形成し易い。その一方、酸化インジウム、酸化亜鉛、酸化アンチモン、酸化ケイ素、酸化錫等の複合酸化物層で銅合金層や銀合金層を覆うことで、安定したオーミックコンタクトを実現することができ、このような複合酸化物層を用いる場合では後述する第３実施形態での、トランスファ等の電気的実装を容易に行うことができる。本発明の第１実施形態に係る導電層は、実装に不可欠なオーミックコンタクトが容易に得られるため、コンタクトホールを利用した多層配線に適用することができる。導電性金属酸化物層の膜厚は、例えば、１０ｎｍから１００ｎｍの範囲から選択できる。銅合金層の膜厚は、例えば、１００ｎｍから５００ｎｍの範囲から選択できる。これら導電性金属酸化物層や銅合金層の成膜は、スパッタリング等の真空成膜が好ましい。電気的実装のため、端子部の銅合金層の部分には、メッキを施してもよい。

　本発明の第１実施形態に適用可能な第１導電性金属酸化物層２１、金属層２０、及び第２導電性金属酸化物層２２で構成される層構造としては、以下のような変形例が挙げられる。例えば、中心基材として酸化インジウムを含有するＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）やＩＺＴＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｔｉｎ　Ｏｘｉｄｅ）において酸素が不足した状態で、例えば、銀合金や銅合金層など金属層の上に導電性金属酸化物層が成膜された積層層構造、或いは、酸化モリブデン、酸化タングステン、酸化チタン、酸化ニッケルと酸化銅の混合酸化物等を、銀合金や銅合金など金属層の上に成膜した積層構造が挙げられる。導電性金属酸化物層で金属層を挟持する３層構造は、スパッタ装置等の真空成膜装置で、連続成膜できるというメリットがある。

　例えば、銀合金層と導電性金属酸化物層とを一括エッチングする観点から、銀合金を挟持する導電性金属酸化物層には、酸化亜鉛や酸化ガリウムを含む複合酸化物を用いることができる。このような銀合金層と導電性金属酸化物層との積層構造は、周知のフォトリソグラフィの手法にて、１液のエッチャントにて１回のエッチングでパターン形成できる。例えば、後述する発光素子（ＬＥＤ）の光反射性の反射電極（画素電極）として、酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物を導電性金属酸化物層として適用できる。酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物は仕事関数が高い。発光素子の陽極として、酸化インジウムと酸化ガリウムと酸化アンチモンの複合酸化物と銀合金層との積層構造は、導電性及び信頼性の求められる配線に好適である。

　上記の銀ないし銀合金と導電性金属酸化物に係る構造は、銀ないし銀合金を銅ないし銅合金に置き換えた構造に適用できる。例えば、後述する反射電極８９としては、高い光反射率を有する銀合金、さらには、導電性金属酸化物で挟持された銀合金の構成に適用できる。詳細については、図１２を参照して説明する。

　第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２は、銅や銀に対するバリア性を持つ。導電性金属酸化物によって銅配線や銀配線が挟持された構成においては、銅や銀のマイグレーション等によるアクティブ素子の劣化を抑制することができ、アクティブ素子向けの高導電性の配線として好ましい。

（黒色層）
　第１黒色層１６及び第２黒色層２６は、表示装置ＤＳＰ１のブラックマトリクスとして機能する。黒色層は、例えば、黒色の色材を分散させた着色樹脂で構成されている。銅の酸化物や銅合金の酸化物は、十分な黒色や低い反射率を得にくい。例えば、黒色層を金属酸化物で形成する場合、おおよそ１０％から３０％の可視域の光反射率であり、かつ、可視域においてフラットな反射率を得にくく着色して見える。本実施形態に係る黒色層とガラス等の基板や、透明樹脂層との間の界面における可視光の反射率は略３％以下に抑えられ、高い視認性が得られる。前記透明樹脂は、表示装置への保護ガラス貼り付けのための接着層を含む。

　黒色の色材としては、カーボン、カーボンナノチューブ、カーボンナノホーン、カーボンナノブラシ、或いは、複数の有機顔料の混合物が適用可能である。例えば、黒色の色材全体の量に対して５１質量％以上の割合で、即ち、主な色材としてカーボンを用いる。反射色を調整するため、青もしくは赤等の有機顔料を黒色の色材に添加して用いることができる。例えば、出発材料である感光性黒色塗布液に含まれるカーボンの濃度を調整する（カーボン濃度を下げる）ことにより、フォトリソグラフィ工程での黒色層の再現性を向上させることができる。

（アレイ基板２００の構造）
　次に、図７～図１３を参照し、表示装置ＤＳＰ１を構成するアレイ基板２００の構造について説明する。
　図７は、本発明の第１実施形態に係る表示装置ＤＳＰ１が備えるアレイ基板２００を部分的に示す拡大図であって、第２薄膜トランジスタを部分的に示す断面図である。
　図８は、本発明の第１実施形態に係る表示装置ＤＳＰ１に搭載される発光素子（ＬＥＤ）を示す断面図であって、図７の符号Ｄの領域を部分的に示す拡大図である。
　図９は、図８に示す発光素子の近傍に位置する構造を示す部分拡大図であって、透明導電膜と上部電極との接続状態を示す図である。
　図１０は、本発明の第１実施形態に係る表示装置ＤＳＰ１を示す拡大断面図であって、図７に示す薄膜トランジスタのチャネル層上に積層されたソース電極とドレイン電極の積層構造を説明する図である。
　図１１は、薄膜トランジスタ（スイッチング素子及び駆動素子）を用いた、ＬＥＤ発光素子を駆動する代表的な回路図である。
　図１２は、本発明の第１実施形態に係る表示装置ＤＳＰ１を構成する下部電極（画素電極）を部分的に示す図であって、図８における符号Ｗ２で示された部分を示す拡大断面図である。
　図１３は、本発明の第１実施形態に係る表示装置ＤＳＰ１を構成するゲート電極（ゲート配線）を部分的に示す拡大図である。

　アレイ基板２００の基板４５としては、透明基板に限定する必要はなく、例えば、アレイ基板２００に適用可能な基板として、ガラス基板、セラミック基板、石英基板、サファイア基板、シリコン、炭化シリコンやシリコンゲルマニウムなどの半導体基板、あるいはプラスチック基板等が挙げられる。透明であってもよいし、不透明な基板、あるいは着色した基板であってもよい。

　アレイ基板２００においては、第４絶縁層１４、第４絶縁層１４上に形成されたアクティブ素子１６８、第４絶縁層１４及びアクティブ素子１６８を覆うように形成された第３絶縁層１３、アクティブ素子１６８のチャネル層５８に対向するように第３絶縁層１３上に形成されたゲート電極５５、第３絶縁層１３及びゲート電極５５を覆うように形成された第２絶縁層１２、及び第２絶縁層１２上に形成された第１平坦化層９６が、基板４５上に、順に積層されている。

　第１平坦化層９６には、アクティブ素子１６８のドレイン電極５６に対応する位置にコンタクトホール９３（図７参照）が形成されている。また、第１平坦化層９６上には、チャネル層５８に対応する位置にバンク９４が形成されている。断面視において互いに隣り合うバンク９４の間の領域には、即ち、平面視においてバンク９４に囲まれた領域には、第１平坦化層９６の上面、コンタクトホール９３の内部、及びドレイン電極５６を覆うように反射電極８９（画素電極）が形成されている。なお、反射電極８９は、バンク９４の上面には形成されていなくてもよい。反射電極８９は、導電性の接合層７７を介して発光素子ＣＨＩＰの下部電極８８と電気的に接続されている。

　コンタクトホール９３の内部を埋めるように、かつ、反射電極８９及び発光素子ＣＨＩＰを覆うように、第２平坦化層９５が形成されている。第２平坦化層９５上には、ＩＴＯと呼称される透明導電膜７６が形成されており、透明導電膜７６には、発光素子ＣＨＩＰを構成する上部電極８７が接続されている。さらに、透明導電膜７６上には第６配線６（第２電源線５２と同義）が形成されており、透明導電膜７６は第６配線６と電気的に接続されている。また、透明導電膜７６の表面には、第６配線６を覆うように図２に示す封止層１０９（接着層）が形成されている。第６配線６は、平面視において、第１配線１又は第２配線２と重畳する。

　バンク９４の材料としては、アクリル樹脂、ポリイミド樹脂、ノボラックフェノール樹脂等の有機樹脂を用いることができる。バンク９４には、更に、酸化シリコン、酸窒化シリコン等の無機材料を積層してもよい。
　第１平坦化層９６及び第２平坦化層９５の材料としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を用いてもよい。低誘電率材料（ｌｏｗ－ｋ材料）を用いることもできる。
　なお、視認性向上のため、第１平坦化層９６、第２平坦化層９５、封止層１０９、あるいは、基板４５のいずれかが、光散乱の機能を有してもよい。あるいは、基板４５の上方に光散乱層を形成してもよい。

　図７～図９に示されるように、発光素子ＣＨＩＰを構成する下部電極８８は、接合層７７を介して反射電極８９と電気的に連携されている。反射電極８９は、発光素子ＣＨＩＰの駆動トランジスタであるアクティブ素子１６８とコンタクトホール９３を介して接続されている。
　上部電極８７の表層（表面の層）は、導電性金属酸化物で形成されている。透明導電膜７６及び第６配線６は、銅あるいは銅合金が導電性金属酸化物で挟持された構造を有する導電層であり、同じレイヤ、同じ工程で形成されている。図７において、第６配線６は、例えば、紙面の前後方向、即ち、Ｙ方向に延在している。第６配線６は、Ｘ方向に延在する第２電源線５２（図１１参照）と連絡している。平面視における第１電源線５１及び第２電源線５２の配置については、図１１を参照して後述する。

　接合層７７は、例えば、１５０℃から３４０℃の温度範囲内で、発光素子ＣＨＩＰの下部電極８８と反射電極８９とを融着させ、電気的な接続ができる導電性材料を適用できる。この導電性材料には、銀やカーボン、グラファイトなどの導電性骨材（ｃｏｎｄｕｃｔｉｖｅ　ｆｉｌｌｅｒ）を熱フロー性樹脂に分散してもよい。あるいは、接合層７７を、Ｉｎ（インジウム）、ＩｎＢｉ合金、ＩｎＳｂ合金、ＩｎＳｎ合金、ＩｎＡｇ合金、ＩｎＧａ合金、ＳｎＢｉ合金、ＳｎＳｂ合金など、あるいはこれら金属の３元系、４元系である低融点金属を用いて形成できる。

　これら低融点金属は、上述した導電性金属酸化物に対する濡れ性が良いため、下部電極８８と反射電極８９とのおおよそのアライメントを行った後、下部電極８８と反射電極８９とを自己整合的に融着させることができる。融着に必要なエネルギーとしては、熱、加圧、電磁波、レーザー光やこれらと超音波の併用など種々のエネルギーが用いられる。なお、垂直型発光ダイオードは、接合不良が生じた場合、リペアを行い易いといった利点がある。同一方向に電極が並ぶ水平型発光ダイオードでは、個々ダイオードの接合検査がやりにくいことと、リペア（不良ダイオードの交換など）時に、電極が短絡しやすい不都合がある。この観点で、垂直型発光ダイオードが好ましく用いられる。接合層７７は、真空成膜等の膜形成の後、周知のフォトリソグラフィの方法や、リフトオフの手段でパターン形成できる。

（発光素子ＣＨＩＰの構造）
　本実施形態において、発光素子ＣＨＩＰは、表示機能層として機能する垂直型発光ダイオードであり、アレイ基板２００の第２面Ｎ上に位置する複数の画素ＰＸの各々に設けられている。

　発光素子ＣＨＩＰは、上部電極８７、ｎ型半導体層９０、発光層９２、ｐ型半導体層９１、及び下部電極８８が、この順で積層された構造を有する。換言すると、発光素子ＣＨＩＰは、下部電極８８上に、ｐ型半導体層９１、発光層９２、ｎ型半導体層９０、及び上部電極８７がこの順で積層された構成を有する。図８に示すように、ＬＥＤ発光に用いられる電極は、異なる面に形成され、互いに対向する面に形成されている。また、互いに平行となるように積層されているｎ型半導体層９０及びｐ型半導体層９１の各々に対向する面の外側に上部電極８７及び下部電極８８が配置されている。このような構造を有する発光素子ＣＨＩＰを本実施形態では、垂直型発光ダイオードと呼称している。断面視において、ＬＥＤ構造が、角錐形状等の異型である場合、本発明の垂直型発光ダイオードに含めない。ＬＥＤ構造において片側の面に電極が並ぶように形成される構造、あるいは、水平方向に電極が並ぶように形成される構造は、水平型発光ダイオードと呼ぶ。

　図９に示すように、発光素子ＣＨＩＰ上において、透明導電膜７６は上部電極８７と重なっており、電気的に接続されている。発光素子ＣＨＩＰの角部７１は、第２平坦化層９５で覆われている。発光素子ＣＨＩＰ上には、第２平坦化層９５と上部電極８７とが重なる重なり部７４が形成されている。上部電極８７の両端に重なり部７４が形成されているので、上部電極８７上において第２平坦化層９５は凹部形状を有している。

　重なり部７４は、角部７１において透明導電膜７６と上部電極８７との間に位置しており、例えば、５°から７０°の角度θで上部電極８７の面に対して傾斜している。このように重なり部７４が傾斜を有することで、透明導電膜７６の断線を防ぐことができる。
　発光素子ＣＨＩＰの上面７８（表層）が、第２平坦化層９５から突出して第２平坦化層９５と重ならない状態となると、即ち、重なり部７４が形成されていない状態では、透明導電膜７６が断線し易くなり、発光素子ＣＨＩＰの点灯不良が生じる懸念がある。
　上記のような凹部形状を有する第２平坦化層９５を形成する方法や、発光素子ＣＨＩＰに重なる重なり部７４を形成する方法としては、周知のフォトリソグラフィが採用される。さらに、周知のフォトリソグラフィの手法に加え、ドライエッチング技術を適用してもよい。

　発光素子ＣＨＩＰの形状は、例えば、平面視、１辺の長さが３μｍから５００μｍの正方形形状が適用できる。ただし、正方形や矩形以外の形状が適用されてもよい。あるいは、１辺の大きさを５００μｍ以上としてもよい。また、平面視、第１配線１と第２配線２で区画される画素ＰＸには、１個、あるは２個以上の発光素子を実装できる。発光素子ＣＨＩＰの実装では、例えば、正方形形状の発光素子ＣＨＩＰの向きを、９０度単位でランダムに回転させて実装することができる。ランダム実装することで、ＬＥＤ結晶成長のわずかなバラツキから生じる画面全体の色ムラ、輝度ムラを軽減できる。

　ＬＥＤ等の発光素子に適用できるｎ型半導体やｐ型半導体としては、周期律表のＩＩ族からＶＩ族の元素の化合物やこれらの窒化物や酸化物が挙げられる。例えば、ＧａＮにＩｎやＩＩ元素又はＩＶ元素をドープした半導体、ＧａＰ、ＧａＩｎＰ、ＡｌＧａＩｎＰなど、さらにはＺｎＯにＩＩＩ族元素をドープした半導体などが挙げられる。例えば、発光効率の高い近紫外域発光のＩｎＧａＮ／ＧａＮのＬＥＤを用いてもよい。バイオテンプレート技術に、さらに中性ビームエッチング技術を併用して、ナノピラー構造を有するＩｎＧａＮ／ＧａＮのＬＥＤを用いてもよい。さらに発光層９２は、単一の化合物半導体で構成されてもよく、単一量子井戸構造あるいは多量子井戸構造を有していてもよい。発光素子ＣＨＩＰは、赤色発光ＬＥＤ、緑色発光ＬＥＤ、青色発光ＬＥＤをマトリクス状に配置することができる。さらに、近赤外発光ＬＥＤを加えてもよい。あるいは単色発光のＬＥＤ発光素子上に、波長変換部材として量子ドット層を積層してもよい。

　下部電極８８の構成材料としては、銀、銀合金、アルミニウム、アルミニウム合金を適用することができる。さらに、下部電極８８の構成として、後述するように、銀あるいは銀合金層が導電性金属酸化物層によって挟持された構成が適用されてもよい。下部電極８８の構成の一部には、Ｔｉ層、Ｃｒ層、Ｐｔ層、ＡｕＧｅ層、Ｐｄ層、Ｎｉ層、ＴｉＷ層、Ｍｏ層などの金属層や、上述した導電性金属酸化物層を含む多層構成を導入してもよい。なお、平面視で下部電極８８の面積割合を減らすことにより、半透過型や透過型の表示装置を実現することができる。

　上部電極８７は、導電性金属酸化物で形成された層を含む構成が好ましい。特に、少なくとも上部電極８７の表層が導電性金属酸化物で形成されていることが好ましい。更に、上部電極８７の表層を構成する導電性金属酸化物が、導電性金属酸化物で構成された導電層と電気的に接続されていることが好ましい。

　導電性金属酸化物としては、例えば、酸化インジウムを基材として、酸化錫、酸化亜鉛、酸化ガリウム、酸化チタン、酸化ジルコニウム、酸化モリブデン、酸化タングステン、酸化マグネシウム、酸化アンチモン、酸化セリウムなど種々の複合酸化物を適用することが可能であり、上部電極８７に必要とされる特性を調整しやすいメリットがある。この特性には、仕事関数の値、光の透過率、屈折率、導電性、エッチング加工性などが含まれる。上部電極の構成の一部には、Ｔｉ層、Ｃｒ層、Ｐｔ層、ＡｕＧｅ層、ＡｕＳｎ層、Ｐｄ層、Ｎｉ層、ＴｉＷ層、Ｍｏ層などの金属層や、上記導電性金属酸化物層を含む多層構成を導入してもよい。なお、上部電極８７の上面７８は、光の出射面となるので、透明な導電性金属酸化物の層の面積比率が大きいことが望ましい。なお、上部電極８７の上面７８（表層）は、発光素子ＣＨＩＰの光の出射面外の領域で、銅層あるいは銅合金層が導電性金属酸化物で挟持された構造を有する第６配線６と電気的に接続されることが好ましい。

　上部電極８７の構成として、例えば、膜厚１０ｎｍの銀合金層が膜厚４０ｎｍの複合酸化物で挟持された透明導電膜を採用することができる。銀合金層の膜厚を、例えば、９ｎｍから１５ｎｍの範囲に設定し、透明導電膜（導電性金属酸化物層）によって銀合金層が挟持された３層積層構造を用いることが好ましい。このような透明導電膜の屈折率は高いことが好ましい。この構成では、高い光の透過率の上部電極８７を実現することができる。上記複合酸化物に、高い屈折率を持つ酸化セリウムを加えることができる。

　銀合金層の膜厚を、例えば、１００ｎｍから２５０ｎｍの範囲内、あるいは、３００ｎｍ以上の厚い膜厚に設定し、導電性金属酸化物層によって銀合金層が挟持された３層積層構造を採用してもよい。この場合、可視光に対して高い反射率を有する反射電極を実現することができる。

　あるいは、上部電極８７を、ＩＴＯ、ＩＺＯ、ＩＴＺＯなどと呼称する透明導電膜を用いて、例えば、１５０ｎｍの膜厚で形成してもよい。なお、本発明において、透明導電膜は、導電性金属酸化物で形成された膜と同義である。例えば、透明導電膜の単層で形成された上部電極８７は、銅層あるいは銅合金層が導電性金属酸化物層によって挟持された３層構成を有する配線（第６配線６）と重なる部分を有し、この配線と導通していることが好ましい。

　本発明の第１実施形態に係る表示装置ＤＳＰ１は、対向基板１００において、銅層や銅合金層などの熱伝導率の高い金属配線を採用している。アレイ基板２００において、薄膜トランジスタと接続される金属配線として、同じく、銅層や銅合金層などの熱伝導率の高い金属配線が採用されている。また、同様に、上記の上部電極８７は、銅あるいは銅合金層が導電性金属酸化物層によって挟持された３層構成を有する配線（第６配線６）と重なる部分を有する。

　上記反射電極についても、熱伝導率の高い銀層や銀合金層を用いる。こうした熱伝導率の高い金属配線や反射電極は、垂直型発光ダイオードから生じる熱を拡散にするのに極めて有効である。さらに、対向基板１００及びアレイ基板２００として、熱伝導率が１Ｗ／（ｍ・Ｋ）以上の熱伝導率の高い基板を適用することで、垂直型発光ダイオードから生じる熱を好適に拡散することができる。熱伝導率が１Ｗ／（ｍ・Ｋ）以上の熱伝導率の高い基板としては、石英基板やサファイア基板が挙げられる。

（アクティブ素子１６８）
　図７及び図１０は、画素電極８９に接続されているアクティブ素子１６８として用いられるトップゲート構造を有する薄膜トランジスタ（ＴＦＴ）の構造の一例を示している。なお、図７においては、対向基板１００と封止層１０９（接着層）を省略している。
　なお、アクティブ素子１６８の構造は、後述する第１薄膜トランジスタ６７及び第２薄膜トランジスタ６８に適用される。

　アクティブ素子１６８は、チャネル層５８と、チャネル層５８上に、ソース電極５４とドレイン電極５６とが積層された構成を有する。具体的に、アクティブ素子１６８は、チャネル層５８の一端（第一端、図７におけるチャネル層５８の左端）に接続されたドレイン電極５６と、チャネル層５８の他端（第二端、図７におけるチャネル層５８の右端）に接続されたソース電極５４と、第３絶縁層１３を介してチャネル層５８に対向配置されたゲート電極５５とを備える。後述するように、チャネル層５８は酸化物半導体で構成され、ゲート絶縁層である第３絶縁層１３と接触している。アクティブ素子１６８は、発光素子ＣＨＩＰを駆動する。

　また、図７や図１０に示されるチャネル層５８の重畳部３１、３２の断面、ソース電極５４、ドレイン電極５６、ゲート電極５５の各々図示されている電極断面にはテーパ面が形成されていないが、断線等を避ける目的でテーパ面（傾斜面）が形成されていることが好ましい。例えば、図９には、透明導電膜７６の断線のリスクを減らす目的で、上部電極８７上に形成される第２平坦化層９５は角度θのテーパを有しており、第２平坦化層９５のテーパ面に沿って透明導電膜７６が形成されている。

　図７は、アクティブ素子１６８を構成するチャネル層５８、ドレイン電極５６、及びソース電極５４が第４絶縁層１４上に形成されている構造を示しているが、本発明はこのような構造を限定しない。第４絶縁層１４を設けずに、基板４５上にアクティブ素子１６８を直接形成してもよい。また、ボトムゲート構造の薄膜トランジスタを適用してもよい。

　図７に示すソース電極５４及びドレイン電極５６は、同一工程において、同時に形成される。また、ソース電極５４及びドレイン電極５６は、同じ構成の導電層を備える。即ち、第１実施形態では、ソース電極５４（第３配線）及びドレイン電極５６（第４配線）の構造として、いずれも銅あるいは銅合金層（第３導電層）を第１導電性金属酸化物層と第２導電性金属酸化物層を挟持する３層構成を採用した。なお、ソース電極５４及びドレイン電極５６の構造として、チタン／アルミニウム合金／チタン、モリブデン／アルミニウム合金／モリブデン等の３層構造を採用することができる。ここで、アルミニウム合金は、アルミニウム－ネオジムが代表的な合金である。

　アクティブ素子１６８の閾値電圧（Ｖｔｈ）の安定化、あるいは安定したノーマリーオフのトランジスタ特性を得るために、バックゲート電極を設けても良い。バックゲート電極は、図７に示すゲート電極５５に対向するようにチャネル層５８の反対側、例えば、第４絶縁層１４と基板４５との界面に、金属膜をパターニングすることで、バックゲート電極を形成することができる。バックゲート電極を金属膜で形成することで、チャネル層５８に向かう外部光の入射を防止し、安定した「正（プラス）」のＶｔｈを得ることができる。なお、バックゲート電極には、通常、負の電圧を印加する。ゲート電極５５とバックゲート電極との間に形成される電界によって、チャネル層５８を電気的に取り囲むことができる。この電界により、アクティブ素子１６８のドレイン電流を大きくすることができ、アクティブ素子１６８のオフ電流であるリーク電流をさらに小さくできる。従って、アクティブ素子１６８に求められるドレイン電流に対して、アクティブ素子１６８の相対的な大きさを小さくでき、半導体回路としての集積度を向上できる。

　ゲート電極５５の下部に位置する第３絶縁層１３は、ゲート電極５５と同じ幅を有する絶縁層であってもよい。この場合、例えば、ゲート電極５５をマスクとして用いたドライエッチングを行い、ゲート電極５５の周囲の第３絶縁層１３を除去する。これによって、ゲート電極５５と同じ幅を有する絶縁層を形成することができる。ゲート電極５５をマスクとして用いて絶縁層をドライエッチングにて加工する技術は、トップゲート構造の薄膜トランジスタにおいて、一般に自己整合と称される。

　酸化物半導体で形成されたチャネル層を備える薄膜トランジスタによるＬＥＤの駆動は、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタによる駆動より好ましい。

　例えば、ＩＧＺＯと称される酸化物半導体は、スパッタリングなどの真空成膜で一括して形成される。酸化物半導体が成膜された後においては、ＴＦＴ等のパターン形成後の熱処理も一括して行われる。このため、チャネル層に関わる電気的特性（例えば、Ｖｔｈ）のばらつきが極めて少ない。ＬＥＤの駆動はその輝度のばらつきを抑えるため、薄膜トランジスタのＶｔｈのばらつきを小さい範囲に抑える必要がある。ただし、上述したように、ＩＧＺＯと称される酸化物半導体は、結晶化による信頼性を確保するため、４００℃から７００℃の温度範囲（高温アニール）で熱処理を行うことが多い。液晶表示装置等の製造工程では、この熱処理のときに、チタン及び銅の相互拡散が発生し、銅配線の導電率が大幅に悪化することが多い。酸化物半導体は、１８０℃～３４０℃の温度範囲での低温アニールも可能な酸化インジウムと酸化アンチモンの２種酸化物を中心とする複合酸化物の酸化物半導体が、より好ましい。

　一方、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタにおいては、薄膜トランジスタの前駆体であるアモルファスシリコンを、トランジスタの個々にレーザーアニールを施すことが必要で、個々のレーザーアニールが薄膜トランジスタのＶｔｈのばらつきを招いてしまうことがある。この観点で、ＬＥＤや有機ＥＬを備えた表示装置に用いられる薄膜トランジスタは、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタであることが好ましい。加えて、レーザーアニールは、そのレーザースポットで部分的に６００℃を上回ることがあり、プラスチックフィルムの基板材料には適用できない問題がある。

　また、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタはリーク電流が極めて少ないために、走査信号や映像信号の入力の後の安定性が高い。ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタは、酸化物半導体のトランジスタと比較して２桁以上リーク電流が大きい。このリーク電流が少ないことは、高精度のタッチセンシングに寄与するため、好ましい。

（チャネル層と電極界面の役割）
　次に、図１０に示す、半導体装置として機能するアクティブ素子１６８を構成するチャネル層５８について説明する。ここで、電極界面とは、ドレイン電極５６（第４配線）又はソース電極５４（第３配線）を構成する第２導電性金属酸化物層２２とチャネル層５８との界面を意味する。電極とは、ソース電極５４とドレイン電極５６のいずれかを意味する。
　換言すれば、ソース電極５４は、第３配線から延出する延出線で構成され、第３配線の延出線の第２導電性金属酸化物層２２は、チャネル層５８の端部（右端）と重畳し、電極界面となる重畳部３１が形成されている。ドレイン電極５６は、第４配線から延出する延出線で構成され、第４配線の延出線の第２導電性金属酸化物層は、チャネル層５８の端部（左端）と重畳し、電極界面となる重畳部３２が形成されている。

　第１実施形態において、チャネル層５８を構成する酸化物半導体は、酸化物半導体中に酸化セリウムを含む。酸化物半導体において、酸素をカウントしない元素の合計を１００ａｔ％とすると（金属元素換算）、０．２ａｔ％以上１０ａｔ％以下のセリウムの量とする。より具体的には、酸化物半導体は、酸化インジウムと、酸化アンチモンと、酸化インジウム及び酸化アンチモンの各々の量より少ない量を有する酸化セリウムとを含む複合酸化物であり、かつ、酸素をカウントしない元素の合計を１００ａｔ％とすると、インジウム及びアンチモンの各々の量は４０ａｔ％以上となる。

　本実施形態では、酸化物半導体において酸素をカウントしない元素の合計を１００ａｔ％とすると、インジウム及びアンチモンの各々の量を４８ａｔ％とし、セリウムの量を４ａｔ％としている。なお、酸化アンチモンや酸化セリウムは、酸化ガリウムや酸化インジウムとは異なり、廉価に入手できるので産業価値が高い。

　酸化物半導体の電気的特性や移動度を調整するために、チャネル層５８の厚み方向に、例えば、酸化インジウム濃度や酸化セリウムの濃度を変えてもよい。あるいは酸化セリウムの濃度が異なる複数層を用いてチャネル層５８を形成してもよい。あるいは、ソース電極等のウエットエッチング加工性を拡げるため、チャネル層５８の表面層における組成を酸化セリウムリッチとすることで、チャネル層５８の耐酸性を高めることができる。チャネル層５８上にエッチングストッパ層を積層してもよいが、酸化セリウムを含む複合酸化物薄膜は、１８０℃以上のアニーリングで耐酸性の高い膜となるため、エッチングストッパ層の積極的な挿入は不必要であり、エッチングストッパ層形成工程を省くことができる。この耐酸性は、複合酸化物膜中の酸化セリウムの濃度を上げることでも得られる。

　なお、このアニーリング温度は、１８０℃から３４０℃の範囲でよく、２００℃より高い温度のほうがより好ましい。ソース電極等のパターン形成前に、例えば、２２０℃前後のプレアニールを実施することで、酸化物半導体層（複合酸化物膜）のエッチャントへの耐性を向上できる。このプレアニールは、ソース電極形成のための導電層の成膜前に実施してもよい。

　図１０に示すアクティブ素子１６８は、２５０℃、１時間の熱処理（アニーリング）で、酸化物半導体であるチャネル層の安定化と、第１導電性金属酸化物層２１と銅合金層と第２導電性金属酸化物層２２との３層構成を有する導電配線（第３配線、第４配線含む）の低抵抗化を行っている。アクティブ素子１６８は、２５℃など室温で成膜し、例えば、チャネル層としてのパターン形成後に上記の２５０℃のアニールを行うことができる。

　なお、図１０に示すコンタクトホール９３では、反射電極８９が、上層として第２導電性金属酸化物層２２を備えるドレイン電極５６（第４配線）と接触している。反射電極８９は、銀合金が導電性金属酸化物層で挟持された３層構成を有し、反射電極８９の導電性金属酸化物層と、ドレイン電極５６の第２導電性金属酸化物層とは、それぞれ導電性金属酸化物であり、オーミックコンタクトが可能である。

　仮に、図１０に示す構成において、コンタクトホール９３内で下部電極８８と接触する面が、酸化された銅表面であったり、或いは、アルミニウムであったりする場合では、オーミックコンタクトが難しい。アルミニウムは、ＩＴＯなど導電性金属酸化物と物理的な密着性も不十分である。本発明の第１実施形態に係る表示装置ＤＳＰ１で採用されている新規な構成は、このようにオーミックコンタクトが可能な配線構造を提供することができる。

　図１０に示すアクティブ素子１６８の構成においては、チャネル層５８とソース電極５４とが接触する界面である重畳部３１、及び、チャネル層５８とドレイン電極５６とが接触する界面である重畳部３２が形成されている。チャネル層５８と第２導電性金属酸化物層２２との界面でのコンタクト抵抗は小さく、オーミックコンタクトが得られる。第２導電性金属酸化物層２２の導電率が高いため、実質的に高移動度の導電性金属酸化物がチャネル層５８上に形成されていることになる。この結果、トランジスタ特性を向上させることができる。図１０では、第２導電性金属酸化物層２２が、チャネル層５８の高移動度の半導体層の役割を果たす。

（酸化物半導体）
　酸化物半導体は、主材として酸化インジウム及び酸化アンチモンを含有する複合酸化物である。酸化インジウム及び酸化アンチモンのみの組成で酸化物半導体が形成されてもよいが、このような組成を有する酸化物半導体では酸素欠損が生じやすい。酸化物半導体の酸素欠損を減らすため、酸化状態の安定剤として、さらに、酸化ジルコニウム、酸化ハフニウム、酸化スカンジウム、酸化イットリウム、酸化ランタン、酸化セリウム、酸化ネオジム、酸化サマリウム、酸化ガリウム、酸化チタン、酸化マグネシウムを酸化物半導体に添加することが好ましい。後述する理由により、特に、酸化セリウムが好ましい。

　本発明の第１実施形態に係る酸化物半導体の一例として、酸化安定化剤として酸化セリウムを用いる場合について説明する。
　本発明の第１実施形態に係る酸化物半導体は、主材として酸化インジウムと酸化アンチモンとを含有し、酸化安定剤として酸化セリウムを含有する。酸化物半導体において酸素をカウントしない元素の合計を１００ａｔ％とすると、例えば、インジウム及びアンチモンの各々の含有量は４５ａｔ％以上４９．９ａｔ％以下の範囲内にあり、セリウムの含有量は１０ａｔ％以下０．２ａｔ％以上の範囲内にある。上述したように、セリウムの含有量を０．２ａｔ％以上とすることでチャネル層の耐酸性を向上でき、エッチングストッパ層を省くことが可能となる。

　本発明の第１実施形態において、「主材」とは、酸化インジウム及び酸化アンチモンを意味し、酸化物半導体において酸素をカウントしない元素の合計を１００ａｔ％とすると、インジウム及びアンチモンの含有量が各々４０ａｔ％以上である複合酸化物を意味する。

　その一方、例えば、酸化安定剤としてセリウムを用いる場合、セリウムの含有量が０．２ａｔ％未満では、酸化物半導体の酸素欠損を十分に補うことができない。また、その含有量が１０ａｔ％を超えると、出発材料である複合酸化物ターゲットの導電性が低くなり、ＤＣ（直流）スパッタリングによる成膜が難しくなる。

　本発明の第１実施形態に係る酸化物半導体は、上述した銅合金層の電気抵抗率を改善する、１８０℃から３４０℃の低温アニーリングで結晶化させることができる。換言すれば、本発明の第１実施形態では、結晶化温度の低い複合酸化物を提供することができる。酸化物半導体の結晶化の有無を確認するには、低温アニーリングを行った後、ＴＥＭ等の観察方法により少なくとも３ｎｍより大きい結晶粒を観察できればよい。ただし、薄膜トランジスタに用いるチャネル層の厚みは、３ｎｍから８０ｎｍと極めて薄い範囲から選択されるので、明確な結晶化を確認し難い。酸化インジウムと酸化アンチモンを主材とする本発明の第１実施形態に係る酸化物半導体において、上記低温アニーリング後に明確な結晶化を確認できない場合も、低温アニーリングにより実用的かつ半導体特性が安定した薄膜トランジスタを提供することができる。図１０に示すチャネル長Ｌに相当するチャネル層の表面には、エッチングストッパ層を形成してもよい。低温アニーリングは、大気、あるいは酸素を含む雰囲気下で実施することができる。

　一般に、ＩＧＺＯと呼称される、酸化インジウム、酸化ガリウム、酸化亜鉛での酸化物半導体はその結晶化のため、４００℃から７００℃の高温アニーリングが必要である。

　しかし、３５０℃を超えるアニーリングは、銅の拡散を増長し、場合により酸化物半導体の特性を劣化する可能性がある。銅配線がＭｏ／Ｃｕ、Ｔｉ／Ｃｕである従来構成では、４００℃を超える熱処理では銅とチタン等との相互拡散が生じ、銅配線の電気抵抗率を悪化させることがある。

　酸化インジウムの融点は、１９１０℃とされ、酸化ガリウムの融点は１７４０℃とされ、酸化亜鉛の融点は１９８０℃とされており、いずれの場合も、融点が１７００℃以上の高温域にある。このため、複合酸化物の結晶化温度も高いと推定される。このような高融点の酸化物と比較し、酸化アンチモンの融点は、６５６℃とされる。無機酸化物の結晶化温度は、経験的にその酸化物の融点の１／２あるいは２／３とされている。しかし、酸化錫を１０Ｗｔ％程度含むＩＴＯ膜（酸化インジウムと酸化錫の複合酸化物による透明導電膜）や酸化インジウム膜の結晶化温度は、２００℃付近にある。従って、融点の低い酸化アンチモンを酸化インジウムと合わせ含む複合酸化物（酸化物半導体）とすることで、その複合酸化物の結晶化温度を下げることができる。なお、上述した酸化物の融点については、岩波理化学辞典第４版（岩波書店）の記載を用いた。

　本発明の第１実施形態に係る酸化物半導体の組成としては、酸化インジウムと酸化アンチモンが約１：１の比率となる組成を適用することができる。酸化インジウムと酸化アンチモンの比率は、２０％の差異があってもよいが、酸化物半導体として１：１の比率に近いことが望ましい。酸化アンチモンは、酸化アンチモンを含有する複合酸化物ターゲットを用いた真空成膜（スパッタリング）で昇華しやすい。このため、出発材料である複合酸化物ターゲットの組成においては、酸化アンチモンリッチとすることで、真空成膜された複合酸化物の膜として、酸化インジウムと酸化アンチモンの比率を１：１に近づけることができる。

　酸化インジウム及び酸化アンチモンのみの組成で酸化物半導体が形成されてもよいが、このような組成を有する酸化物半導体では酸素欠損が生じやすい。酸化物半導体の酸素欠損を減らすため、酸化状態の安定剤として酸化セリウムを添加することが好ましい。本発明の第１実施形態に係る酸化物半導体は、主材として酸化インジウムと酸化アンチモンとを含有し、酸化安定剤として酸化セリウムを含有する。酸化物半導体において酸素をカウントしない元素の合計を１００ａｔ％とすると、インジウム及びアンチモンの各々の含有量は各々４５ａｔ％以上４９．８ａｔ％以下の範囲内にあり、セリウムの含有量は１０ａｔ％以下０．２ａｔ％以上の範囲内にある。セリウムの含有量が０．２ａｔ％未満である場合では、酸素欠損を十分に補うことができない。セリウムの含有量が１０ａｔ％を超える場合では、３４０℃以下のアニール温度で結晶化し難くなる。あるいは、セリウムの含有量が１０ａｔ％を超えた複合酸化物ターゲットの導電性は大きく低下し、直流スパッタリングが難しくなる。

　上記酸化物半導体で構成されるチャネル層の形成に用いられる複合酸化物ターゲットとして、酸化インジウム及び酸化アンチモンとは価数が異なる酸化錫をキャリアドーパントとして更に添加して、導電性の高いスパッタリングターゲットを用いてもよい。

　セリウム（Ｃｅ）に関し、４ｆ１-Ｃｅ（ＩＩＩ）酸化状態と４ｆ０-Ｃｅ（ＩＶ）酸化状態の相互変換が容易である特徴を活かして、酸化セリウム（ＣｅＯ_２）は自動車排ガスの処理用途等の触媒として用いられている。言い換えれば、ＣｅＯ_２はＣｅ^４＋とＣｅ^３＋との酸化還元電位差が小さく、その酸化還元反応が可逆的に起こりやすい。例えば、酸化雰囲気下では酸素を取り込みやすく、還元雰囲気下では酸素を放出しやすい。この相互変換は、模式的に、例えば、

　ＣｅＯ_２　＜＝＞　ＣｅＯ_２－ｘ　＋　“Ｏｘ”

と表現できる。“Ｏｘ”は、酸化力の強いスーパーオキシドと呼称してもよい。
　また、複合酸化物中での挙動として、ＣｅＯ_２は過剰な電子（キャリア）を取り込むことができると想定される。従って、酸化物半導体膜の、酸素欠損にもとづく過剰な電子濃度を抑制しやすい。後述する実施形態では、９×１０^１７ｃｍ^－３以下の電子濃度のｎ型半導体が得られている。なお、酸化物半導体層、あるいは、ゲート絶縁膜中の酸化セリウムはその酸化力を利用するために、ＣｅＯ_２であることが望ましい。

　本発明の第１実施形態に係る酸化物半導体は酸化インジウムと酸化アンチモンと酸化セリウムの複合酸化物である。例えば、このような複合酸化物で構成されたターゲットを用いるスパッタリング真空成膜時に、アルゴンベースガス中に若干量の酸素ガスを導入することで、酸素欠損の少ない酸化物半導体膜を得ることができる。例えば、大気中において１８０℃から３４０℃範囲のアニーリングを行うことで、さらに酸素欠損を減らし、かつ、耐酸性の高い酸化物半導体膜を得ることができる。真空成膜では、基板温度を室温（例えば、２５℃）とし、チャネル層となる酸化物半導体膜のパターンを形成した後、アニールを施すことができる。上記アニールは、ソース電極等の電極のパターンを形成した後に実施してもよく、さらに、ゲート絶縁膜等の絶縁層を積層した後に行ってもよい。

　上記酸化物半導体は、上述したように薄膜トランジスタのチャネル層５８として形成することができる。このチャネル層５８が接触するゲート絶縁膜（第２絶縁層）として機能する絶縁層材料としては、ハフニウムシリケート（ＨｆＳｉＯｘ）、酸化シリコン、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ガリウム、酸化亜鉛、酸化ハフニウム、酸化セリウム、酸化ランタン、酸化サマリウム、あるいはこれら材料を混合して得られた絶縁層等を採用できる。

　酸化セリウムは、誘電率が高く、かつ、セリウムと酸素原子の結びつきが強固である。このため、ゲート絶縁層として、酸化セリウムを含む複合酸化物を採用することは好ましい。複合酸化物を構成する酸化物の１つとして酸化セリウムを採用した場合にも、非晶質状態であっても高い誘電率を保持し易い。酸化セリウムは、酸化力を備えている。酸化セリウムは、酸素の貯蔵と放出を行うことが可能である。このため、酸化物半導体（チャネル層）と酸化セリウム（ゲート絶縁膜）とが接触する構造を採用することで、酸化セリウムから酸化物半導体へ酸素を供給し、酸化物半導体の酸素欠損を避けることができ、安定した酸化物半導体（チャネル層）を実現することができる。ＳｉＮ等の窒化物をゲート絶縁層に用いる構成では、上記のような作用が発現しにくい。また、ゲート絶縁層（第２絶縁層）の材料は、セリウムシリケート（ＣｅＳｉＯｘ）に代表されるランタノイド金属シリケートを含んでもよい。あるいは、ランタンセリウム複合酸化物、ランタンセリウムシリケート、さらにはセリウム酸化窒化物、セリウム酸化物を含んでもよい。

　ゲート絶縁層の構造として、単層膜、混合膜、或いは多層膜が採用されてもよい。混合膜や多層膜を採用する場合、上述した絶縁層材料から選択された材料によって混合膜や多層膜を形成することができる。例えば、チャネル層上に接触する形で酸化セリウムの単層膜を１ｎｍから３ｎｍで配設し、さらに上記の混合膜や多層膜を積層してもよい。また、セリウムあるいは酸化セリウムの濃度勾配を有する酸化セリウム混合膜が採用されてもよい。

　ゲート絶縁層の膜厚は、例えば、２ｎｍ以上３００ｎｍ以下の範囲内から選択可能な膜厚である。酸化物半導体でチャネル層を形成する場合、酸素が多く含まれる状態（成膜雰囲気）で、チャネル層５８と接触するゲート絶縁膜の界面を形成することができ、酸化物半導体層（チャネル層５８）の酸素欠損を減らすことができる。

　発光ダイオード素子や有機ＥＬ素子の駆動は、一方向の電流駆動が一般的である。この場合、電流ストレス耐性や正バイアスのストレス耐性が要求される。酸化セリウムを少なくとも含むゲート絶縁膜はストレス耐性高く、発光ダイオード素子や有機ＥＬ素子の駆動を担う薄膜トランジスタに好適である。

　アクティブ素子１６８を覆う絶縁層（第３絶縁層１３）の上面を平坦化する効果を得るため、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、ポリイミド樹脂等を一部の絶縁層として用いてもよい。低誘電率材料（ｌｏｗ－ｋ材料）を用いることもできる。

（薄膜トランジスタを用いた回路の形成）
　上述した導電性金属酸化物層あるいは酸化物半導体の膜を、所望パターンを有するようにパターニングすることで、抵抗素子を形成することができる。また、例えば、アレイ基板２００上に半導体装置（薄膜トランジスタ）を形成する場合（例えば、後述する第２実施形態の場合等）、チャネル層としてポリシリコン半導体を用いる複数の薄膜トランジスタ（アクティブ素子）をマトリクス状に形成した後、絶縁層に形成されたスルーホールを介して、チャネル層として酸化物半導体を用いた薄膜トランジスタ（アクティブ素子）のマトリクスを積層することができる。

　抵抗素子やｎ型薄膜トランジスタを用いた周知の技術で、インバータ回路やＳＲＡＭを構成することができる。同様に、ＲＯＭ回路、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ、シフトレジスタ等の論理回路を構成することができる。酸化物半導体は、漏れ電流が極めて少ないため、低消費電力の回路を形成することができる。酸化物半導体は、電気的な耐圧が高いため、パワー半導体として用いることができる。また、シリコン半導体にはないメモリー性（電圧保持性）を有するため、良好なメモリー素子を提供することができる。あるいは、異なる基板に、ポリシリコン半導体をチャネル層とするアクティブ素子のマトリクスを１層目に形成し、チャネル層として酸化物半導体を用いたアクティブ素子のマトリクスを２層目に形成する積層構造を採用することにより、上記メモリー素子や論理回路を形成することもできる。異なる基板に形成した回路と、本発明の第１実施形態に係る半導体装置を貼り合わせる、あるいはこれらの基板を複数層、重ねてもよい。

　本発明の第１実施形態に係る表示装置には、タッチセンシング機能を持たせることができる。あるいは、液晶層や有機エレクトロルミネセンス発光層を駆動する薄膜トランジスタを具備するアレイ基板２００と対向する、対向基板１００（表示装置基板）にタッチセンシング機能を持たせることができる。換言すれば、対向基板１００をタッチパネルとして用い、更に、上述した抵抗素子やｎ型薄膜トランジスタを用いてタッチセンシングを制御するタッチセンシング制御回路を対向基板１００に形成してもよい。

　本発明の第１実施形態に係る、表示装置の構造及び導電層は、発光ダイオード（ＬＥＤ：　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）表示装置のほか、例えば、液晶（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、有機ＥＬ（ＯＬＥＤ：　Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）にも用いることができる。

　上述した導電層は、電気抵抗率の低い配線を提供し、薄膜トランジスタと電気的に連携することで、電気信号のなまりが少なく、低消費電力の回路を形成することができる。電気信号のなまりとは、入力される信号の波形の崩れや遅延を意味する。

　上述した導電層は、有機ＥＬ層や液晶層を駆動する薄膜トランジスタとして形成する場合、導電性金属酸化物層の表面が露出するコンタクトホール内において、画素電極（あるいは駆動電極）のＩＴＯとほぼ完全なオーミックコンタクトをとることができる。このオーミックコンタクトは、半導体特性の向上及び消費電力の低減に寄与する。一般的な薄膜トランジスタにおいては、モリブデンやチタンといった高融点金属層と画素電極のＩＴＯとが接触する構成が採用されることが多い。これら高融点金属は、表面に金属酸化物を形成するため、電気的なコンタクトでは難点を有する。なお、ＩＴＯは、アルミニウムとはオーミックコンタクトがとれず、アルミニウムとＩＴＯとの密着性も不十分である。

　また、導電配線の構成として、従来技術であるＣｕ／Ｔｉの２層積層構造、あるいはＴｉ／Ｃｕ／Ｔｉの３層積層構造を採用する場合、Ｔｉ層に含まれやすい水素が酸化物半導体に悪影響を与えやすい。具体的には、Ｔｉ層から放出される水素が薄膜トランジスタのチャネル長に変化を与え、トランジスタ特性を変化させることがある。本発明の第１実施形態に係る導電配線は、Ｔｉ層を用いずに、銅合金層が導電性金属酸化物層によって挟持された構成を有するため、水素に起因する悪影響は極めて少ない。

　さらに、ＴｉやＭｏが表層に位置する金属配線は、その表面に酸化チタンや酸化モリブデンが形成されやすい。コンタクトホール内における電気的接合においてショットキーバリアを形成した場合に、薄膜トランジスタの閾値電圧（Ｖｔｈ）に悪影響を与えることがある。

　これに対し、本実施形態に係る導電層で構成された配線（第１配線から第６配線を含む）によれば、このような悪影響が生じることがない。

　本実施形態では薄膜トランジスタのチャネル層に、酸化インジウム、酸化アンチモン、及び酸化セリウムを含む酸化物半導体を用いている。当該酸化物半導体において酸素をカウントしない元素の合計を１００ａｔ％とすると、インジウム及びアンチモンの含有量は、それぞれ４８ａｔ％とし、セリウムの含有量は４ａｔ％とした。酸化物半導体で形成されるチャネル層５８の材料は、単結晶、多結晶、微結晶、微結晶とアモルファスとの混合体のいずれでもよい。酸化物半導体の膜厚としては、２ｎｍ～５０ｎｍの範囲内の膜厚を適用することができる。酸化物半導体層あるいはチャネル層は、その厚み方向に移動度や電子濃度を調整してもよい。半導体層あるいはチャネル層は、異なる酸化物半導体が積層された積層構造であってもよい。ソース電極とドレイン電極の最小の間隔によって決定されるトランジスタのチャネル長は、１０ｎｍ以上１０μｍ以下、例えば、２０ｎｍから０．５μｍとすることができる。

　なお、上記酸化物半導体にさらにＳｎを添加してもよい。酸化錫（ＳｎＯ_２）の添加は、キャリアドーパントの役割を果たす。

　更に、２種類の薄膜トランジスタを、それぞれ上層、下層のレイヤとして積層された構造が採用されてもよい。この場合、下層に位置する薄膜トランジスタとして、ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタを用いる。上層に位置する薄膜トランジスタとして、酸化物半導体で形成されたチャネル層を備える薄膜トランジスタを用いる。このような２種類の薄膜トランジスタが積層された平面視の構造は、マトリクス状に薄膜トランジスタが配置される。この構造においては、ポリシリコン半導体によって高い移動度が得られ、酸化物半導体によって低リーク電流を実現できる。即ち、ポリシリコン半導体のメリットと酸化物半導体のメリットの両方を共に活かすことができる。

　酸化物半導体もしくはポリシリコン半導体を、例えば、ｐ／ｎ接合をもつ相補型のトランジスタの構成に用いることができ、あるいは、ｎ型接合のみを有する単チャネル型トランジスタの構成にて用いることができる。酸化物半導体の積層構造として、例えば、ｎ型酸化物半導体と、このｎ型の酸化物半導体と電気的特性が異なるｎ型酸化物半導体とが積層された積層構造が採用されてもよい。積層されるｎ型酸化物半導体は、複数層で構成されてもよい。積層されるｎ型酸化物半導体においては、下地のｎ型半導体のバンドギャップを、上層に位置するｎ型半導体のバンドギャップとは異ならせることができる。

　チャネル層の上面が、例えば、異なる酸化物半導体で覆われた構成を採用してもよい。あるいは、例えば、結晶性のｎ型酸化物半導体上に、微結晶の（非晶質に近い）酸化物半導体が積層された積層構造を採用してもよい。ここで、微結晶とは、例えば、スパッタリング装置にて成膜された非晶質の酸化物半導体を、１８０℃以上４５０℃以下の範囲で熱処理した微結晶状の酸化物半導体膜を言う。あるいは、成膜時の基板温度を２００℃前後に設定した状態で成膜された微結晶状の酸化物半導体膜を言う。微結晶状の酸化物半導体膜は、ＴＥＭなどの観察方法により、少なくとも１ｎｍから３ｎｍ前後、或いは、３ｎｍより大きい結晶粒を観察することができる酸化物半導体膜である。

　例えば、酸化インジウム、酸化アンチモン、及び酸化セリウムを含む３元系金属酸化物に酸化錫を加えて得られたターゲットを用いてスパッタリング成膜を行う。これにより、キャリア濃度が向上した酸化物半導体（複合酸化物）を成膜することができる。

　ただし、キャリア濃度が高くなりすぎると、例えば、キャリア濃度が１×１０^１８ｃｍ^－３を超える場合、複合酸化物で形成されたチャネル層を有するトランジスタの閾値電圧（Ｖｔｈ）がマイナスとなり易い（ノーマリーオンとなり易い）。このため、キャリア濃度が９×１０^１７ｃｍ^－３未満となるよう酸化錫添加量を調整することが望ましい。また、酸化錫添加量に限らず、酸化物の添加量を調整することで、酸化物半導体のキャリア濃度を調整することもできる。
　しかし、表示機能層がＬＥＤや有機ＥＬのような発光ダイオードの場合、キャリア濃度が１×１０^１２ｃｍ^－３未満となると、画素である発光ダイオードの発光に十分な電流供給ができなくなる恐れがある。チャネル層としての酸化物半導体のキャリア濃度は、１×１０^１２ｃｍ^－３以上であることが望ましい。また、キャリア濃度やキャリア移動度については、上記複合酸化物の成膜条件（導入ガスに用いられる酸素ガス、基板温度、成膜レート等）、成膜後のアニール条件、及び複合酸化物の組成等を調整することで、所望のキャリア濃度やキャリア移動度を得ることができる。例えば、酸化インジウムの組成比を高くすることは、キャリア移動度を向上し易い。例えば、１８０℃から３４０℃の温度条件、あるいは３４０℃を超える条件で熱処理を行うアニーリング工程によって、上記複合酸化物の結晶化を進め、複合酸化物のキャリア移動度を向上させることができる。

（３層構造を有する反射電極８９）
　図１２に示すように、第１平坦化層９６上に形成される反射電極８９（画素電極）は、銀あるいは銀合金層９９が導電性金属酸化物層９７、９８で挟持された３層構造を有する。導電性金属酸化物層９７、９８の材料としては、上述した導電性金属酸化物層２１、２２を構成する導電性金属酸化物を用いることができる。この構成により、銀のマイグレーションを抑制することが可能となる。
　銀合金層を光反射性の画素電極に適用する場合、銀合金層の膜厚は、例えば、１００ｎｍから５００ｎｍの範囲から選択できる。必要に応じて、膜厚は５００ｎｍより厚く形成してもよい。

（３層構造を有するゲート電極５５）
　図１３に示す構造において、ゲート電極５５（第５配線）を構成する金属層２０（第４導電層）は、銅層或いは銅合金層、または、銀或いは銀合金で形成されている。ゲート電極５５においては、金属層２０は、導電性金属酸化物層９７、９８で挟持されている。導電性金属酸化物層９７、９８の材料としては、上述した導電性金属酸化物層２１、２２を構成する導電性金属酸化物を用いることができる。

　ゲート電極５５の端部に露出する金属層２０の表面を、インジウムを含む複合酸化物で覆うこともできる。あるいは、窒化珪素や窒化モリブデン等の窒化物や酸窒化物でゲート電極５５の端部（断面）を含むようゲート電極５５の全体を覆ってもよい。あるいは、上述したゲート絶縁層と同じ組成を有する絶縁膜を５０ｎｍより厚い膜厚で積層してもよい。

　ゲート電極５５の形成方法として、ゲート電極５５の形成に先立って、アクティブ素子１６８のチャネル層５８の直上に位置する第３絶縁層１３のみにドライエッチング等を施し、第３絶縁層１３の厚さを薄くすることもできる。

　第３絶縁層１３と接触するゲート電極５５の界面に、電気的性質の異なる酸化物半導体を更に挿入してもよい。あるいは、第３絶縁層１３を酸化セリウムや酸化ガリウムを含む絶縁性の金属酸化物層で形成してもよい。

　ゲート電極５５の構成の一部に銅合金を採用する場合、銅に対し０．１ａｔ％以上４ａｔ％以下の範囲内の金属元素或いは半金属元素を添加することができる。このように元素を銅に添加することによって、銅のマイグレーションを抑制することができるという効果が得られる。特に、銅層の結晶（グレイン）内で銅原子の一部と置換することによって銅の格子位置に配置できる元素と、銅層の結晶粒界に析出して銅のグレイン近傍の銅原子の動きを抑制する元素とを共に銅に添加することが好ましい。或いは、銅原子の動きを抑制するためには銅原子より重い（原子量の大きな）元素を銅に添加することが好ましい。加えて、銅に対し０．１ａｔ％から４ａｔ％の範囲内の添加量で、銅の導電率が低下しにくい添加元素を選択することが好ましい。更に、スパッタリング等の真空成膜を考慮すると、スパッタリング等の成膜レートが銅に近い元素が好ましい。上述したように元素を銅に添加する技術は、仮に、銅を銀やアルミニウムに置き換えた場合にも適用することができる。換言すれば、銅合金に代えて、銀合金を用いてもよい。図２及び図７に示す反射電極８９には、可視光の反射率に優れる銀合金を適用できる。銀合金は、合金元素としてカルシウムを加えてもよい。銀合金が導電性金属酸化物によって挟持された構成が採用されてもよい。

（回路構成）
　画素ＰＸは、図３に示すように第１配線１と第２配線２とで区画されており、有効表示領域７０において複数の画素ＰＸはマトリクス状に配置されている。
　図１１においては、複数の画素ＰＸが模式的に示されており、各画素ＰＸは、映像の信号線である第３配線３（８３）と、走査線である第５配線５（８５）とで区画されている。第１配線１と第３配線３は平行にＹ方向に延在している。第２配線２と第５配線５は平行にＸ方向に延在している。平面視、第１配線１は第３配線３に平行であり、第２配線２は第５配線５と重畳している。第２薄膜トランジスタ６８は、ソース電極５４を介して第１電源線５１と接続されている。第１電源線５１は、発光素子８６に電力を供給する給電線である。第２電源線５２は、透明導電膜７６及び第６配線６を介して、発光素子８６を構成する上部電極８７と接続されている。第２電源線５２は、定電位に維持されており、例えば、グランド（筐体等）に接地してもよい。

　図１１に示すように、第３配線３（８３）と第５配線５（８５）とで区画される画素ＰＸ内には、第１薄膜トランジスタ６７、第２薄膜トランジスタ６８、発光素子８６（発光素子ＣＨＩＰに対応）、容量素子７９などが配置されている。
　第１薄膜トランジスタ６７は、第３配線３（８３）と第５配線５（８５）とに電気的に連携されている。
　第２薄膜トランジスタ６８は、第１薄膜トランジスタ６７及び第４配線４（８４、第１電源線５１）と電気的に連携され、かつ、第１薄膜トランジスタ６７からの信号を受けて垂直型発光ダイオードである発光素子８６を駆動する。

　図１１は、第４配線４（８４、第１電源線５１）を含めて、アレイ基板２００の第２面Ｎ上に配設される主な電気的要素を示す。マトリクス状に配列された複数の画素ＰＸは、有効表示領域７０を形成している。図１１に示されている薄膜トランジスタ６７、６８以外に、さらに容量のリセット処理を行う薄膜トランジスタなどをスイッチング素子として、リセット信号線などをアレイ基板２００の第２面Ｎ上に形成することができる。発光素子８６は、上述した垂直型発光ダイオードである。

　第５配線５（８５、走査線）はシフトレジスタを含む走査駆動回路８２（映像信号制御部１２１）に接続され、第３配線３（８３、信号線）はシフトレジスタ、ビデオライン、アナログスイッチを含む映像信号回路８１（映像信号制御部１２１）に接続されている。即ち、映像信号回路８１及び走査駆動回路８２は、表示機能層である発光素子８６を制御する制御部として機能する。

　本実施形態では、第４配線４（８４、第１電源線５１）及び第３配線３（８３、信号線）は、Ｙ方向（第２方向）に延在しており、上述した第１配線１と平行である。また、第５配線５（８５、走査線）は、Ｘ方向（第１方向）に延在しており、上述した第２配線２と平行である。
　なお、本発明は、上述した第１配線１、第２配線２、第３配線３、第４配線４、及び第５配線５の位置関係を限定しない。
　例えば、第４配線４及び第３配線３は、第２配線２と平行であってもよいし、この場合、第５配線５は、第１配線１と平行となる。

　複数の画素ＰＸの各々においては、第５配線５（８５）からのゲート信号及び第３配線３（８３）からの映像信号を受けて第１薄膜トランジスタ６７がオンとなると、画素駆動の第２薄膜トランジスタ６８のゲート電極５５にオンの信号が入力される。第２薄膜トランジスタ６８のチャネル層５８を介して第４配線４（８４、第１電源線５１）から発光素子８６に電流が供給され、その電流量に応じて画素ＰＸ（発光素子８６）が発光する。

　なお、スイッチングトランジスタである第１薄膜トランジスタ６７からの信号（ドレイン電極からの出力）は、図示していないコンタクトホール及び第４導電層で形成されるゲート電極５５に出力される。駆動トランジスタである第２薄膜トランジスタ６８はゲート電極５５からの信号を受け、第１電源線５１から発光素子８６に電源供給し、その電流量に応じて発光素子８６が発光する。

（発光素子ＣＨＩＰの変形例）
　上記実施形態では、発光素子ＣＨＩＰとして赤色発光ＬＥＤ、緑色発光ＬＥＤ、青色発光ＬＥＤをマトリクス状に複数配置する構造を説明した。本発明は、上述した第１実施形態の構造に限定されない。例えば、後述する変形例を採用することもできる。

（第１変形例）
　発光素子ＣＨＩＰとして青色発光ダイオードあるいは青紫色発光ダイオードをアレイ基板２００（基板４５）に配設する。青色発光ダイオードあるいは青紫色発光ダイオードを配設した後、緑色画素に緑色蛍光体を積層し、赤色発光の画素に赤色蛍光体を積層する。これにより、アレイ基板２００に無機ＬＥＤを簡便に形成することができる。このような蛍光体を用いる場合、青紫色発光ダイオードから生じる光による励起によって、緑色蛍光体及び赤色蛍光体の各々から緑色発光及び赤色発光を得ることができる。

（第２変形例）
　発光素子ＣＨＩＰとして紫外発光ダイオードをアレイ基板２００（基板４５）に配設してもよい。さらに、青色画素に青色蛍光体を積層し、緑色画素に緑色蛍光体を積層し、赤色画素に赤色蛍光体を積層する。このような蛍光体を用いる場合、例えば、印刷法等の簡便な手法で、緑色画素、赤色画素、あるいは青色画素を形成することができる。これらの画素は、各々の色の発光効率や色バランスの観点から、画素の大きさあるいは、一画素に配置する発光素子ＣＨＩＰの個数や面積を調整することは望ましい。

　一般にＬＥＤ素子は、サイファイア基板等を用いた製造工程において、サファイア基板面内のバラツキから発光素子の発光ピーク波長が均一とならないことがある。また、製造ロットによっても発光ピーク波長の不均一さや、結晶軸の微妙なズレ等の発光の不均一さを生じることがある。結晶軸や結晶成長のバラツキは、発光素子の発光層から出射される光の偏りとなり、表示装置として視野角特性の偏りとなることがある。こうしたバラツキを均一化するために、一画素に同色の発光素子を複数個、配設することも可能である。

　なお、発光素子ＣＨＩＰがマトリクス状に配設したアレイ基板２００の検査においては、近紫外発光ＬＥＤ、紫色発光ＬＥＤ、あるいは青色発光ＬＥＤを光源として用い、この光源からの発光をアレイ基板２００に照射し、ＬＥＤ（発光素子ＣＨＩＰ）の励起発光を利用することができる。必要に応じ、この光源に予め、ラムダコンバーターを組み込み、発光素子ＣＨＩＰとして赤色発光ＬＥＤ、緑色発光ＬＥＤ、及び青色発光ＬＥＤの各々からの励起発光を観察、不良チップの検査に利用してもよい。励起発光を利用する検査で、発光素子ＣＨＩＰの発光不良、欠けなどの外観チェックなどを行うことができる。

（第２実施形態）
　以下、図面を参照しながら本発明の第２実施形態について説明する。
　第２実施形態においては、第１実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
　図１４は、本発明の第２実施形態に係る表示装置ＤＳＰ２を部分的に示す断面図である。

　表示装置ＤＳＰ２を構成する対向基板３００は、第１面Ｆと第１面Ｆとは反対側の観察面Ｓとを有する透明基板４２を備える。観察面Ｓには、複数の第１配線１が設けられている。第１面Ｆには、複数の第２配線２が設けられている。即ち、第２配線２は、第１配線１とアレイ基板２００との間に位置している。複数の第２配線２及び第１面Ｆは、第２透明樹脂層１０５（第１絶縁層）で覆われている。図１４に示す構造では、第１透明樹脂層１０８と第２透明樹脂層１０５とが貼り合わされている。

　タッチセンシング駆動においては、第１配線１と第２配線２とが直交する交点における静電容量Ｃ２の変化を検知する。複数の第１配線１及び複数の第２配線２の各々は電気的に独立している。第１配線１と第２配線２は、平面視、直交している。例えば、第１配線１をタッチ検出電極として用い、第２配線２をタッチ駆動電極として用いることができる。タッチセンシング制御部１２２は、タッチ信号として、第１配線１と第２配線２との間に生じる静電容量Ｃ２の変化を検出する。

　第１配線１及び第２配線２の各々の構造としては、第１実施形態で説明した図６に示す断面構造と同じ構造を採用することができる。第１配線１は、第１黒色層１６と第１導電層１５とが順に積層された構成を有している。第１導電層１５の構造としては、例えば、金属層２０である銅合金層或いは銀合金層が第１導電性金属酸化物層２１及び第２導電性金属酸化物層２２で挟持された３層構造を採用することができる。格子状に直交する第１配線１と第２配線２は、表示コントラストを向上させるブラックマトリクスの役割も兼用する。

　第２実施形態において、アクティブ素子１６８は、第１実施形態と同じトップゲート構造を有している。第２実施形態のチャネル層も、第１実施形態と同じく、酸化物半導体で形成されている。更に、トランジスタの電子移動度の観点から、ポリシリコン半導体で形成されたチャネル層を備えるアクティブマトリクスで構成される第１レイヤと、酸化物半導体で形成されたチャネル層を備えるアクティブマトリクスで構成される第２レイヤとが積層された構造を採用することが好ましい。

　このように第１レイヤと第２レイヤとが積層された構造では、例えば、ポリシリコン半導体で形成されたチャネル層を備えるアクティブ素子（第１レイヤ）は発光素子ＣＨＩＰにキャリア（電子あるいはホール）を注入するための駆動素子に用いられる。また、酸化物半導体で形成されたチャネル層を備えるアクティブ素子（第２レイヤ）は、ポリシリコン半導体で形成されたチャネル層を備えるアクティブ素子を選択するスイッチング素子として用いられる。この駆動素子に電気的に連携される発光素子ＣＨＩＰを発光させるための第１電源線５１には、導電性金属酸化物層で挟持された銅合金層あるいは銀合金層を用いることができる。このような構造は、例えば、図１３に示す配線構造が用いられる。電源線等のアクティブ素子に連携される配線に、導電率の良好な銅合金や銀合金を適用することが好ましい。

　第２実施形態においては、銅合金である金属層２０をゲート電極５５に用いている。図１３に示すように、ゲート電極５５を構成する金属層２０は、第１導電性金属酸化物層９７と第２導電性金属酸化物層９８とで挟持されている。第３絶縁層１３であるゲート絶縁層に用いる材料は、第１実施形態と同様である。
　第２実施形態においても、上述した第１実施形態と同じ効果が得られる。

（第３実施形態）
　以下、図面を参照しながら本発明の第３実施形態について説明する。
　第３実施形態においては、第１実施形態及び第２実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
　図１５は、本発明の第３実施形態に係る表示装置ＤＳＰ３を部分的に示す断面図である。以下に詳述する第３実施形態では、例えば、第１配線が延在（延線）する方向をＸ方向（第１方向）と規定し、第１配線と直交する第２配線が延在（延線）する方向をＹ方向（第２方向）と規定し、更に、透明基板の厚さ方向をＺ方向と規定し、表示装置を説明する。

　表示装置ＤＳＰ３を構成する対向基板５００は、第１面Ｆと第１面Ｆとは反対側の観察面Ｓとを有する透明基板４４を備える。観察面Ｓには、タッチセンシング配線は設けられていない。第１面Ｆには、観察方向ＯＢ（図６参照、Ｚ方向とは反対方向）において、順に、複数の第１配線１と、複数の第２配線２とが形成されている。即ち、第２配線２は、第１配線１とアレイ基板６００との間に位置している。複数の第２配線２及び第１面Ｆは、第２透明樹脂層１０５で覆われている。

　複数の第１配線１と複数の第２配線２との間には、絶縁層Ｉが設けられており、第１配線１と第２配線２とは、絶縁層Ｉによって互いに電気的に絶縁されている。図１５に示す構造では、第１透明樹脂層１０８と第２透明樹脂層１０５とが貼り合わされている。

　図１６は、本発明の第３実施形態に係る表示装置ＤＳＰ３を構成する第２配線２を示す図であって、図１５における符号Ｗ３で示された部分を示す拡大断面図である。

　図１６に示すように、第２配線２は、観察方向ＯＢにおいて第２黒色層７３と第２導電層７５とが順に積層された構成を有している。第２黒色層７３は、第１実施形態の第２黒色層２６と同じ構成を有する。第２導電層７５は、第１実施形態の第２導電層２５と同じ構成を有する。

　タッチセンシング駆動においては、第１配線１と第２配線２とが直交する交点における静電容量Ｃ３の変化を検知する。複数の第１配線１及び複数の第２配線２の各々は電気的に独立している。第１配線１と第２配線２は、平面視、直交している。例えば、第１配線１をタッチ検出電極として用い、第２配線２をタッチ駆動電極として用いることができる。タッチセンシング制御部１２２は、タッチ信号として、第１配線１と第２配線２との間に生じる静電容量Ｃ３の変化を検出する。

　第３実施形態のアクティブ素子１６８は、第１実施形態及び第２実施形態と同様に、酸化物半導体で構成されたチャネル層を具備し、アクティブ素子１６８のゲート絶縁層は酸化セリウムを含む複合酸化物で形成されている。
　第３実施形態においても、上述した第１実施形態と同じ効果が得られる。

（第４実施形態）
　以下、図面を参照しながら本発明の第４実施形態について説明する。
　第４実施形態においては、第１実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。
　図１７は、本発明の第４実施形態に係る表示装置ＤＳＰ４を部分的に示す断面図である。

　図１７に示すように、透明基板４０の第１面Ｆ上には、カラーフィルタＣＦが設けられている。カラーフィルタＣＦを構成する赤着色層Ｒ、緑着色層Ｇ、及び青着色層Ｂは、発光素子ＣＨＩＰに対向している。このため、複数の画素ＰＸの各々は、カラーフィルタを備えている。赤着色層Ｒと緑着色層Ｇとの境界部、緑着色層Ｇと青着色層Ｂとの境界部、青着色層Ｂと赤着色層Ｒとの境界部は、平面視において、第１配線１及び第２配線２と重なっている。第１配線１及び第２配線２を構成する第１黒色層１６及び第２黒色層２６は、ブラックマトリクスとして機能するため、上記境界部はブラックマトリクスと重なっている。このため、観察者Ｐから見て、赤着色層Ｒ、緑着色層Ｇ、及び青着色層Ｂの混色の発生が防止されている。

　第１透明樹脂層１０８は、カラーフィルタＣＦを覆うように配置されている。第１透明樹脂層１０８を介して、対向基板７００とアレイ基板２００とは貼り合わされている。

　なお、発光素子ＣＨＩＰとして、白色ＬＥＤ（例えば、青色発光ＬＥＤに緑色や赤色蛍光体を積層した発光素子）や紫外発光ＬＥＤを用いる場合、赤着色層Ｒ、緑着色層Ｇ、及び青着色層Ｂを、波長変換のための蛍光体の分散体層や量子ドットの分散体層に置き換えることができる。第４実施形態によれば、発光層９２の発光に伴って、フルカラー表示を実現することができる。
　第４実施形態においても、上述した第１実施形態と同じ効果が得られる。

（黒色層の変形例）
　上述した第１実施形態及び第４実施形態では、図６に示す例では、第１配線１が第１黒色層１６と第１導電層１５とが順に積層された構成を有しており、第２配線２が第２黒色層２６と第２導電層２５とが順に積層された構成を有している。つまり、第１配線１の配線構造において、観察者Ｐに近い位置に第１黒色層１６が配置されていた。同様に、第２配線２の配線構造において、観察者Ｐに近い位置に第２黒色層２６が配置されていた。本発明は、このような実施形態の構造に限定されない。

　図１８は、本発明の実施形態に係る表示装置の変形例を部分的に示す断面図である。図１８に示すように、第１配線１においては、第１黒色層１６が配置される第１導電層１５の面とは反対側の面に、下部黒色層２３が設けられている。換言すると、第１配線１は、第１黒色層１６である第１上部黒色層（上部黒色層）と第１下部黒色層２３（下部黒色層）とによって第１導電層１５が挟持された構造を有する。第１下部黒色層２３は、第２導電性金属酸化物層２２の下部に接触している。
　同様に、第２配線２においては、第２黒色層２６が配置される第２導電層２５の面とは反対側の面に、第２下部黒色層２７が設けられている。換言すると、第２配線２は、第２黒色層２６である第２上部黒色層（上部黒色層）と第２下部黒色層２７（下部黒色層）とによって第２導電層２５が挟持された構造を有する。第２下部黒色層２７は、第２導電性金属酸化物層２２の下部に接触している。

　発光素子（垂直型発光ダイオード素子やＬＥＤと同義）からの発光は、観察者Ｐに向けて方向に出射されるばかりでなく、第１配線１や第２配線２の銅層あるいは銅合金層で反射されることがある。こうした反射光が他の色の発光素子に入射すると、他の発光表示の発光を誘発し、画像にクロストークが生じ、色再現性やコントラストが低下することがある。こうした観点で、第２導電性金属酸化物層２２の下部に接触する下部黒色層を形成することにより、第１導電層１５及び第２導電層２５への光入射を防止することができ、クロストークの発生を防止することができる。
　なお、このような上部黒色層及び下部黒色層を備える構造は、第２実施形態及び第３実施形態にも適用可能である。

　上述の実施形態に係る表示装置は、種々の応用が可能である。上述の実施形態に係る表示装置が適用可能な電子機器としては、携帯電話、携帯型ゲーム機器、携帯情報端末、パーソナルコンピュータ、電子書籍、ビデオカメラ、デジタルスチルカメラ、ヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤ等）、複写機、ファクシミリ、プリンター、プリンター複合機、自動販売機、現金自動預け入れ払い機（ＡＴＭ）、個人認証機器、光通信機器等が挙げられる。上記の各実施形態は、自由に組み合わせて用いることができる。

　本発明の好ましい実施形態を説明し、上記で説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって制限されている。

１　第１配線
１Ａ　センス配線
１Ｂ　引き出し配線
２　第２配線
３、８３　第３配線
４　第４配線
５、８５　第５配線
６　第６配線
１２　第２絶縁層
１３　第３絶縁層
１４　第４絶縁層
１５　第１導電層
１６　第１黒色層
２０　金属層
２１、９７　第１導電性金属酸化物層
２２、９８　第２導電性金属酸化物層
２３　第１下部黒色層（下部黒色層）
２５、７５　第２導電層
２６、７３　第２黒色層
２７　第２下部黒色層（下部黒色層）
３１、３２　重畳部
４０、４２、４４　透明基板
４５　基板
５１　第１電源線
５２　第２電源線
５４　ソース電極
５５　ゲート電極
５６　ドレイン電極
５８　チャネル層
６７　第１薄膜トランジスタ（薄膜トランジスタ）
６８　第２薄膜トランジスタ（薄膜トランジスタ）
７０　有効表示領域
７１　角部
７２　額縁部
７４　重なり部
７６　透明導電膜
７７　接合層
７８　上面
７９　容量素子
８１　映像信号回路（映像信号制御部）
８２　走査駆動回路（映像信号制御部）
８６、ＣＨＩＰ、ＬＥＤ、　発光素子
８７　上部電極
８８　下部電極
８９　反射電極（画素電極）
９０　ｎ型半導体層
９１　ｐ型半導体層
９２　発光層
９３　コンタクトホール
９４　バンク
９５　第２平坦化層
９６　第１平坦化層
９９　銀合金層
１００、３００、５００、７００　対向基板
１０５　第２透明樹脂層
１０８　第１透明樹脂層
１０９　封止層
１１０　表示部
１２０　制御部
１２１　映像信号制御部
１２２　タッチセンシング制御部
１２３　システム制御部
１６８　アクティブ素子（薄膜トランジスタ）
２００、６００　アレイ基板
Ｂ　青着色層
ＢＭ　ブラックマトリクス
Ｃ１、Ｃ２、Ｃ３　静電容量
ＣＦ　カラーフィルタ
ＤＳＰ１、ＤＳＰ２、ＤＳＰ３、ＤＳＰ４　表示装置
Ｆ　第１面
Ｇ　緑着色層
Ｉ　絶縁層
Ｌ　チャネル長
Ｎ　第２面
Ｐ　観察者
ＰＸ　画素
Ｒ　赤着色層
Ｓ　観察面
ＴＭ１　第１端子
ＴＭ２　第２端子
ＴＦＴ　薄膜トランジスタ

Claims

　表示装置であって、
　第１面を有する第１基板と、
　前記第１面に対向する第２面を有する第２基板と、
　前記第２基板の前記第２面上に設けられ、前記第１基板と対向する表示機能層と、
　複数の画素を備える有効表示領域と、
　前記有効表示領域を囲う額縁部と、
　前記表示機能層を制御する制御部と、
　を具備し、
　前記第１基板は、
　第１黒色層及び第１導電層で構成され、前記第１面上に形成された第１配線と、
　前記有効表示領域において前記第１配線を覆う第１絶縁層と、
　第２黒色層及び第２導電層で構成され、前記第１配線と直交し、前記第１絶縁層上に形成された第２配線と、を具備し、
　平面視において、複数の前記第１配線と複数の前記第２配線とによって複数の前記画素が区画されており、
　前記第２基板は、
　第３導電層で構成され、前記第２面上に形成された第３配線と、
　第３導電層で構成され、前記第３配線と平行であり、前記第２面上に形成された第４配線と、
　第４導電層で構成され、前記第３配線及び前記第４配線に直交し、前記第２面上に形成された第５配線と、
　前記第２面上の複数の前記画素の各々に設けられ、前記表示機能層として機能する垂直型発光ダイオードと、を具備し、
　前記第２面上の複数の前記画素の各々は、
　前記第３配線と前記第５配線とに電気的に連携される第１薄膜トランジスタと、
　前記第１薄膜トランジスタ及び前記第４配線と電気的に連携され、かつ、前記第１薄膜トランジスタからの信号を受けて前記垂直型発光ダイオードを駆動する第２薄膜トランジスタとを具備し、
　前記第１薄膜トランジスタ及び前記第２薄膜トランジスタの各々は、酸化物半導体で構成されるチャネル層を備え、
　前記第１導電層、前記第２導電層、前記第３導電層、及び前記第４導電層は、銅層あるいは銅合金層が第１導電性金属酸化物層と第２導電性金属酸化物層とによって挟持された構成を有し、
　前記第１薄膜トランジスタ及び前記第２薄膜トランジスタは、少なくとも、前記チャネル層上に、ソース電極とドレイン電極とが積層された構成を有し、
　前記ソース電極は、前記第３配線から延出する延出線で構成され、前記第３配線の前記延出線の前記第２導電性金属酸化物層は、前記チャネル層の端部と重畳し、
　前記ドレイン電極は、前記第４配線から延出する延出線で構成され、前記第４配線の前記延出線の前記第２導電性金属酸化物層は、前記チャネル層の端部と重畳し、
　前記制御部は、複数の前記第１配線と複数の前記第２配線との間の静電容量の変化を検知してタッチセンシングを行う表示装置。
　前記垂直型発光ダイオードは、上部電極、ｎ型半導体層、発光層、Ｐ型半導体層、及び下部電極がこの順で積層された構成を有する発光ダイオードであり、
　前記上部電極の表層は、少なくとも導電性金属酸化物で構成されており、かつ、前記表層が、導電性金属酸化物で構成された導電層と電気的に接続されている、
　請求項１に記載の表示装置。
　前記垂直型発光ダイオードは、上部電極、ｎ型半導体層、発光層、Ｐ型半導体層、及び下部電極がこの順で積層された構成を有する発光ダイオードであり、
　前記上部電極の表層は、少なくとも導電性金属酸化物で構成されており、
　前記表層は、銅層あるいは銅合金層が導電性金属酸化物層によって挟持された構成を有する第６配線と電気的に接続されている、
　請求項１に記載の表示装置。
　平面視において、前記第６配線は、前記第１配線又は前記第２配線と重畳する、
　請求項３に記載の表示装置。
　前記第１薄膜トランジスタ及び前記第２薄膜トランジスタの各々の前記チャネル層は、前記酸化物半導体中に酸化セリウムを含み、
　前記酸化物半導体において、酸素をカウントしない元素の合計を１００ａｔ％とすると、
　前記酸化セリウムの量は、０．２ａｔ％以上１０ａｔ％以下の範囲内にある、
　請求項１に記載の表示装置。
　前記酸化物半導体は、酸化インジウムと、酸化アンチモンと、前記酸化インジウム及び前記酸化アンチモンの各々の量より少ない量を有する酸化セリウムとを含む複合酸化物であり、
　前記酸化物半導体において、酸素をカウントしない元素の合計を１００ａｔ％とすると、インジウム及びアンチモンの各々の量は４０ａｔ％以上である、
　請求項１に記載の表示装置。
　前記第１薄膜トランジスタ及び前記第２薄膜トランジスタの各々は、前記チャネル層上にゲート絶縁膜を積層するトップゲート構造の薄膜トランジスタであり、前記ゲート絶縁膜は少なくとも酸化セリウムを含む、
　請求項１、請求項５、請求項６のいずれか一項に記載の表示装置。
　前記第１導電層、前記第２導電層、前記第３導電層、及び前記第４導電層は、銅合金層が第１導電性金属酸化物層と第２導電性金属酸化物層とによって挟持された構成を有し、
　前記銅合金層は、銅に固溶する第１元素と、銅及び前記第１元素より電気陰性度が小さい第２元素を含み、
　前記銅合金層の比抵抗は、１．９μΩｃｍから６μΩｃｍの範囲内にある、
　請求項１に記載の表示装置。
　前記第１配線は、第１導電層が第１上部黒色層及び第１下部黒色層で挟持された構成を有し、
　前記第２配線は、第２導電層が第２上部黒色層及び第２下部黒色層で挟持された構成を有する、
　請求項１に記載の表示装置。
　前記第２配線及び前記第５配線は、第１方向に延在し、
　前記第１配線、前記第３配線、及び前記第４配線は、前記第１方向に直交する第２方向に延在する、
　請求項１に記載の表示装置。
　前記第１配線及び前記第５配線は、第１方向に延在し、
　前記第２配線、前記第３配線、及び前記第４配線は、前記第１方向に直交する第２方向に延在する、
　請求項１に記載の表示装置。
　請求項１に記載の表示装置に用いる表示装置基板であって、
　第１面と、
　第１黒色層及び第１導電層で構成され、前記第１面上に形成された第１配線と、
　前記第１配線を覆う第１絶縁層と、
　第２黒色層及び第２導電層で構成され、前記第１配線と直交し、前記第１絶縁層上に形成された第２配線と、
　平面視において、複数の前記第１配線と複数の前記第２配線とによって区画された複数の画素とを具備し、
　前記第１導電層及び前記第２導電層は、銅層あるいは銅合金層が第１導電性金属酸化物層と第２導電性金属酸化物層とによって挟持された構成を有する表示装置基板。
　前記第１配線は、第１導電層が第１上部黒色層及び第１下部黒色層で挟持された構成を有し、
　前記第２配線は、第２導電層が第２上部黒色層及び第２下部黒色層で挟持された構成を有する、
　請求項１２に記載の表示装置基板。