[go: up one dir, main page]

WO2018105558A1 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
WO2018105558A1
WO2018105558A1 PCT/JP2017/043487 JP2017043487W WO2018105558A1 WO 2018105558 A1 WO2018105558 A1 WO 2018105558A1 JP 2017043487 W JP2017043487 W JP 2017043487W WO 2018105558 A1 WO2018105558 A1 WO 2018105558A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
photoelectric conversion
solid
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/043487
Other languages
English (en)
French (fr)
Inventor
山本　和人
陽 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2018554990A priority Critical patent/JP7110987B2/ja
Priority to EP17877628.2A priority patent/EP3550606B1/en
Priority to CN201780070909.6A priority patent/CN109983580A/zh
Priority to KR1020197016187A priority patent/KR102489325B1/ko
Publication of WO2018105558A1 publication Critical patent/WO2018105558A1/ja
Priority to US16/432,504 priority patent/US10910425B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/08—Mirrors
    • G02B5/10—Mirrors with curved faces
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Definitions

  • the present invention relates to a solid-state imaging device.
  • the solid-state imaging device is a device in which CMOS or CCD type photoelectric conversion elements that generate charges by absorbing light in a semiconductor layer are two-dimensionally arranged, and the generated charges are transferred to the outside as electrical signals.
  • CMOS or CCD type photoelectric conversion elements that generate charges by absorbing light in a semiconductor layer are two-dimensionally arranged, and the generated charges are transferred to the outside as electrical signals.
  • Such a solid-state imaging device is widely used for television cameras, digital still cameras, and the like.
  • the photoelectric conversion element on the solid-state imaging element is formed of a silicon photodiode having a pn junction. When light is applied to a pn junction to which a reverse voltage is applied, electrons generated in the depletion layer drift in the depletion layer and reach the n-type region.
  • imaging data can be obtained by reading out electrons accumulated in the n-type region of the photodiode of each pixel as signal charges.
  • Patent Document 1 is a back-illuminated solid-state imaging in which a metal reflection surface is formed on the back surface of a photoelectric conversion element in order to reuse light in a long wavelength region that has been transmitted through the photoelectric conversion element. It is an element.
  • Patent Document 2 has a structure in which red light that has passed through the semiconductor substrate can be efficiently re-incident on the photoelectric conversion element by forming a concave reflecting mirror on the back surface of the semiconductor substrate.
  • Patent Document 1 since the formed metal reflecting mirror is a flat surface, the angle of light reflected by the metal reflecting mirror cannot be controlled, and there is a problem that light cannot be efficiently incident on the photoelectric conversion element. Further, in Patent Document 2, since functional elements need to be formed on both front and back surfaces of a substrate, when forming a back surface element after forming a front surface element or when packaging after forming an element on both surfaces, There is a problem that it becomes difficult to handle the substrate, for example, it becomes impossible to place the substrate directly on the substrate.
  • the present invention is proposed in order to solve the above problems, and can efficiently reflect red light transmitted through the photoelectric conversion element toward the photoelectric conversion element, and has excellent red light sensitivity. And it aims at providing the solid-state image sensor which the board
  • a plurality of photoelectric conversion elements are two-dimensionally arranged in a semiconductor layer, and the semiconductor layer side is disposed on the surface side opposite to the light incident side of the semiconductor layer.
  • a support substrate having an interlayer insulating layer and a plurality of light reflecting structures formed on a surface is provided, and the light reflecting structure covers a light transmitting layer and a surface of the light transmitting layer opposite to the semiconductor layer.
  • the light reflection structure is formed at a position facing each of the photoelectric conversion elements, and the reflection metal has a surface on the photoelectric conversion element side that is concave on the photoelectric conversion element side. It is a curved surface, and the gist is that the interlayer insulating layer is located between the adjacent light reflecting structures.
  • red light that has not been absorbed by the photoelectric conversion element and has passed through the semiconductor layer out of light incident on the photoelectric conversion element is provided on the back side of the photoelectric conversion element. It is reflected by the reflecting structure and re-enters the photoelectric conversion element efficiently. Therefore, according to one embodiment of the present invention, red light sensitivity is excellent. Further, since the semiconductor layer is supported by the support substrate and the light reflecting structure is located between the semiconductor layer and the support substrate, it is not necessary to form a functional element for reflecting incident light on the back surface of the support substrate. Therefore, the substrate can be directly placed on the stage during the manufacturing process, and the substrate handling at the time of element formation becomes easy.
  • the solid-state imaging device of the present embodiment includes a semiconductor layer 20 in which a plurality of photoelectric conversion elements 21 are arranged in a two-dimensional manner, and the light incident side of the semiconductor layer 20 (upward in FIG. 1). In addition, the color filter 24 and the micro lens 25 are formed in this order. Within the semiconductor layer 20, the plurality of photoelectric conversion elements 21 are separated in pixel units by an element separation wall 26.
  • the support substrate 10 is provided on the back surface side (the surface side opposite to the light incident side) of the semiconductor layer 20, and the semiconductor layer 20 is supported by the support substrate 10.
  • An interlayer insulating layer 22 and a plurality of light reflecting structures 14 are formed on the surface (surface on the semiconductor layer 20 side) side of the support substrate 10.
  • a planarizing layer 13 is formed on the surface of the support substrate 10, and a film-like reflective metal 12 is formed so as to cover the surface of the planarizing layer 13.
  • a light transmission layer 11 and an interlayer insulating layer 22 are provided on the reflective metal 12.
  • the reflective metal 12 does not have to be in the form of a film, and it is sufficient that the surface facing the photoelectric conversion element 21 has a concave curved shape on the photoelectric conversion element 21 side.
  • the light transmission layer 11 is provided at a position vertically opposite to each photoelectric conversion element 21, that is, on the back side of each photoelectric conversion element 21.
  • the light transmission layer 11 has a flat surface on the semiconductor layer 20 side, and a surface on the support substrate 10 side formed in a hemispherical shape that protrudes toward the support substrate 10 side.
  • a portion of the reflective metal 12 that faces the convex hemispherical surface of the light transmitting layer 11 has a hemispherical shape along the hemispherical surface (spherical surface) of the light transmitting layer 11.
  • the hemispherical reflective metal 12 and the light transmission layer 11 constitute a hemispherical light reflecting structure 14.
  • the light reflecting structure 14 is arranged with the spherical surface in the hemispherical shape facing the back surface side (support substrate 10 side) and the plane facing the semiconductor layer 20 side (that is, the light incident side).
  • the shape of the reflective metal 12 facing the convex hemispherical surface of the light transmission layer 11 may be concave to the photoelectric conversion element 21, that is, a curved surface convex to the support substrate 10 side. It is not limited, You may be comprised from some oval shapes etc.
  • the interlayer insulating layer 22 is disposed on the back side of each element isolation wall 26, that is, between the adjacent light reflecting structures 14, and wirings 23 are disposed in the interlayer insulating layer 22.
  • red light that is transmitted through the semiconductor layer 20 without being absorbed by the photoelectric conversion device 21 among light incident on the photoelectric conversion device 21 is provided on the back side of the photoelectric conversion device 21.
  • the light is reflected by the light reflecting structure 14 toward the photoelectric conversion element 21.
  • the solid-state imaging device of the present embodiment has excellent red light sensitivity.
  • the light reflecting structure 14 has a concave curved surface on the photoelectric conversion element 21 side such as a hemispherical shape, the light reflected by the spherical surface (the hemispherical reflecting metal 12) of the light reflecting structure 14 is incident on the light. The light is efficiently reflected toward the photoelectric conversion element 21 of the pixel. Therefore, color mixing due to incidence on the photoelectric conversion element 21 of an adjacent pixel hardly occurs.
  • a solid-state imaging device of the present embodiment since the light reflecting structure 14 is located between the semiconductor layer 20 and the support substrate 10, a functional element that particularly reflects incident light is formed on the back surface of the support substrate 10. There is no need. For this reason, it is possible to place the support substrate 10 directly on the stage during the manufacturing process, and it is easy to handle the support substrate 10 when forming the solid-state imaging device.
  • Such a solid-state image sensor of this embodiment is a back-illuminated solid-state image sensor, and can be used as a solid-state image sensor such as a CMOS image sensor or a CCD image sensor.
  • the photoelectric conversion element 21 is formed inside the semiconductor substrate 30 by a known method.
  • the semiconductor substrate 30 is a p-type or n-type silicon substrate for forming the semiconductor layer 20 by thinly processing a semiconductor portion after being bonded to the support substrate 10 in a later step.
  • the upper side in FIG. 2 is the back side of the photoelectric conversion element 21.
  • the photoelectric conversion element 21 As the photoelectric conversion element 21, a photogate or a photodiode is used. However, it is desirable to use a buried photodiode because of a high charge transfer rate.
  • the photoelectric conversion element 21 is formed, and at the same time, an element necessary for driving the solid-state imaging element is formed in the pixel. For example, in the case of a CCD image sensor, a vertical transfer CCD is formed together with the photoelectric conversion element 21.
  • elements such as a floating diffusion layer amplifier and a charge transfer transistor are formed together with the photoelectric conversion element 21.
  • a wiring 23 for transferring a signal charge or a signal voltage or driving a transistor is formed. Further, depending on the structure of the solid-state imaging device, a plurality of wirings 23 are required, and therefore an interlayer insulating layer 22 is formed between the wirings 23 (see FIG. 3).
  • the interlayer insulating layer 22 As the material of the interlayer insulating layer 22, a transparent low dielectric constant material such as undoped silicon oxide is used.
  • the interlayer insulating layer 22 is formed by a method such as atmospheric pressure CVD (Chemical Vapor Deposition) or PE-CVD (Plasma Enhanced CVD), but the present embodiment is not limited thereto.
  • the patterned photoresist 15 includes a hemispherical pattern 15 a located on the photoelectric conversion element 21 and a rectangular pattern 15 b located on the wiring 23.
  • the rectangular pattern 15b is formed in a cross-beam shape so as to surround the two-dimensionally arranged hemispherical pattern 15a.
  • the heights of the hemispherical pattern 15a and the rectangular pattern 15b are not the same, and the height is set according to the structure of the light reflecting structure 14 to be formed.
  • the film thickness of the interlayer insulating layer 22 is H and the width of the photoelectric conversion element 21 is W, for example, when it is desired to form a hemispherical shape having the same diameter as the width W of the photoelectric conversion element 21 as the light reflecting structure 14, It is necessary to set the height ratio between 15a and the rectangular pattern 15b to (W / 2): H.
  • W / 2 In order to transfer the shape of the hemispherical pattern 15a to the interlayer insulating layer 22 in the subsequent dry etching process, W / 2 needs to be H or less.
  • the light reflecting structure 14 is preferably a hemispherical shape that collects the reflected incident light at the center of the pixel.
  • the reflected light is not necessarily collected at the center of the pixel.
  • the material of the photoresist 15 is applied to the surface of the interlayer insulating layer 22, and patterning is performed so that the photoresist 15 remains in a cylindrical shape for each pixel.
  • a thermal reflow process is performed on the patterned photoresist to process the photoresist 15 into a hemispherical shape, thereby forming a hemispherical pattern 15a.
  • a photoresist is applied again to form a rectangular pattern 15b surrounding the hemispherical pattern 15a, whereby the pattern of the photoresist 15 shown in FIG. 4 can be formed.
  • the pattern of the photoresist 15 can be formed by a single patterning, but the method of the present embodiment is not limited thereto.
  • the shape of the hemispherical pattern 15a is transferred to the interlayer insulating layer 22 as shown in FIG. Is formed.
  • the rectangular pattern 15b serves as a mask during dry etching, the interlayer insulating layer 22 located below the rectangular pattern 15b and the wiring 23 therein are protected without being etched even after the dry etching process.
  • the reflective metal 12 is formed on the surface of the light transmission layer 11 and the surface of the interlayer insulating layer 22 remaining without being dry etched.
  • the reflective metal 12 a metal thin film made of a material having a high reflectance such as a metal material or an alloy using the metal material is used.
  • the metal material include aluminum, silver, chromium, tantalum, tungsten, and titanium.
  • the material of the reflective metal 12 is exposed to a high temperature in a subsequent manufacturing process, it is desirable that the material is not melted by a heat treatment of at least 500 ° C. to 600 ° C.
  • means such as vapor deposition and sputtering are used.
  • a planarization layer 13 is formed on the reflective metal 12 to planarize the surface irregularities generated by processing the interlayer insulating layer 22 and the light reflection structure 14.
  • the material of the planarizing layer 13 does not need to be transparent, but a material such as silicon nitride or undoped silicon oxide that is resistant to a high temperature environment used in a semiconductor process is preferable. If the unevenness due to the formation of the planarizing layer 13 is insufficiently planarized, the substrate surface may be further planarized by a polishing means such as CMP (Chemical Mechanical Polishing).
  • CMP Chemical Mechanical Polishing
  • the semiconductor substrate 30 and the support substrate 10 are bonded using the side on which the light reflecting structure 14 is formed as a bonding surface.
  • a quartz substrate or a p-type or n-type silicon substrate is used as a material of the support substrate 10.
  • the semiconductor substrate 30 and the support substrate 10 are bonded together so that they are firmly bonded. It is possible to make it.
  • the method for bonding the semiconductor substrate 30 and the support substrate 10 is not limited to the above method.
  • the semiconductor substrate 30 is processed to form the semiconductor layer 20.
  • the semiconductor layer 20 can be formed on the support substrate 10 by reducing the thickness of the semiconductor substrate 30 as shown in FIG. 10.
  • FIG. 10 is a diagram in which the light incident side is arranged on the upper side.
  • the substrate is physically thinned using a grinder, and then a polishing process is performed by a method such as CMP to smooth the surface.
  • the semiconductor layer 30 can be formed by thinning the semiconductor substrate 30 to a target film thickness by chemically etching the substrate by wet etching or dry etching.
  • the form of the present invention is not limited to these.
  • the depletion layer for accumulating electrons is located below the photoelectric conversion element 21 shown in FIG. 10 (the back side), when the film thickness of the semiconductor layer 20 is increased, electrons are located above the photoelectric conversion element 21. The distance to reach the depletion layer will be longer. In that case, before electrons reach the depletion layer of the generated pixel, they may disappear due to recombination or flow into adjacent pixels, which may cause a decrease in efficiency or color mixing.
  • light in the short wavelength region (wavelength of 360 nm or more and 450 nm or less) is mainly photoelectrically converted at the upper portion (light incident side portion) of the photoelectric conversion element 21. The photoelectric conversion efficiency of light will fall.
  • the conversion efficiency of the short wavelength light is increased by reducing the film thickness of the semiconductor layer 20, but the long wavelength light is not sufficiently photoelectrically converted inside the photoelectric conversion element 21, and below the photoelectric conversion element 21. Go through.
  • the thickness of the semiconductor layer 20 is 2 ⁇ m or more in the structure of the present embodiment.
  • the film thickness of the semiconductor layer 20 is preferably 2 ⁇ m or more and 3 ⁇ m or less.
  • an element isolation wall 26 is formed between the photoelectric conversion elements 21.
  • the element separation wall 26 is not necessarily required for element driving, but incident light to the photoelectric conversion element 21 is incident on an adjacent pixel or electrons generated in the photoelectric conversion element 21 flow into the adjacent pixel. There is an effect of suppressing the color mixture that occurs.
  • polycrystalline silicon or silicon oxide as the material of the element isolation wall 26, it is possible to suppress the inflow of both incident light and generated electrons to adjacent pixels.
  • the element isolation wall 26 is formed by forming a high aspect ratio groove in the semiconductor layer 20 using a DTI (Deep Trench Isolation) technique and embedding the material of the element isolation wall 26 in the groove.
  • the inactivation process is performed by forming a high concentration p + layer on the surface of the semiconductor layer 20.
  • the color filter 24 is formed on the semiconductor layer 20.
  • the color filter 24 may be formed after an organic film having planarity is formed on the semiconductor layer 20 and the surface is smoothed before the color filter 24 is formed.
  • the color filter 24 can form a pattern by photolithography using a photosensitive resin in which a pigment is dispersed. Further, a non-photosensitive resin in which a pigment is dispersed is applied on the semiconductor layer 20 or a planarizing film formed thereon, and a photoresist is applied on the non-photosensitive resin, and photolithography is performed.
  • the pattern processing of the color filter 24 can also be performed by performing dry etching after forming the pattern by the above.
  • the color arrangement of the color filter 24 may be a three-color Bayer Array of red (R), green (G), and blue (B), other arrangements using RGB, and other colors other than RGB.
  • a color filter arrangement in which filters (for example, white, cyan, yellow, magenta, etc.) are arranged may be used, but the present embodiment is not limited to these.
  • the microlens 25 is formed on the color filter 24, so that the solid-state imaging device of the present embodiment shown in FIG. 1 is obtained.
  • a microlens 25 can be formed by applying a photosensitive resin on the color filter 24 and forming a lens-to-lens gap of each pixel by photolithography, followed by heat flow to form a lens shape.
  • a resin is applied on the color filter 24, a photosensitive resin is applied thereon, and formed into a lens shape by photolithography and heat flow. Then, dry etching is performed using the lens-shaped photosensitive resin film as a sacrificial film.
  • the microlens 25 can also be formed by a method in which the resin formed on the color filter 24 is processed into a lens shape.
  • a pattern of the photoresist 15 was formed on the interlayer insulating layer 22.
  • a photosensitive resist was applied by a spin coater, and exposure and development were performed to form a cylindrical pattern.
  • the semiconductor substrate 30 was heated with a hot plate at 230 ° C., and the patterned photosensitive resist was thermally reflowed to form a hemispherical pattern 15a.
  • a photosensitive resist was applied again by a spin coater, and exposure and development were performed to form a rectangular pattern 15b surrounding the hemispherical pattern 15a in a cross-beam shape, and a pattern of the photoresist 15 was formed.
  • the width of the photoelectric conversion element 21 and the film thickness of the interlayer insulating layer 22 are both 3 ⁇ m, and the dry etching selectivity between the photoresist 15 and the interlayer insulating layer 22 is approximately 1: 1. Since dry etching conditions were applied, the film thickness at the time of applying the photosensitive resist was adjusted so that the film thickness of the hemispherical pattern 15a after pattern completion was 1.5 ⁇ m and the film thickness of the rectangular pattern 15b was 3 ⁇ m.
  • the semiconductor substrate 30 was dry-etched using a mixed gas of methane (CF 4 ) and oxygen (O 2 ) to process the interlayer insulating layer 22, thereby forming the light transmission layer 11.
  • the hemispherical patterned photoresist 15 is etched during the dry etching process and disappears in the middle of the process.
  • the light transmission layer 11 is processed into a hemispherical shape. I was able to.
  • the pattern of the rectangular photoresist 15 on the interlayer insulating layer 22 in the portion where the wiring 23 is formed is also etched during the dry etching process and disappears in the middle of the process, but when the light transmission layer 11 is formed. In this case, the etching is completed, and the underlying interlayer insulating layer 22 and the wiring 23 are protected without being etched. Thereafter, an aluminum thin film was formed by sputtering on the surface of the light transmission layer 11 and the interlayer insulating layer 22 remaining without being dry etched, thereby forming the reflective metal 12. Thereafter, an undoped silicon oxide film was formed by atmospheric pressure CVD, and after the film formation, the surface was polished by CMP to smooth the surface, thereby forming the planarization layer 13. Through the above steps, the light reflecting structure 14 was formed on the semiconductor substrate 30.
  • Formation of the semiconductor layer 20 on the support substrate 10 The surface of the silicon substrate to be the support substrate 10 was subjected to ozone treatment to activate the surface, and was attached to the surface of the semiconductor substrate 30 on which the planarization layer 13 was formed. After bonding the support substrate 10 and the semiconductor substrate 30, the semiconductor substrate 30 was shaved using a grinder, the surface of the semiconductor thin film was polished by CMP, and the surface was smoothed. Thereafter, wet etching treatment was performed using a mixed solution of potassium hydroxide and tetramethylammonium hydroxide (TMAH), and the semiconductor layer 30 was thinned to form the semiconductor layer 20. After forming the solid-state imaging device, the cross section of the solid-state imaging device was observed with a scanning electron microscope S4800 manufactured by Hitachi High-Technologies Corporation. As a result, the film thickness of the semiconductor layer 20 was 2.5 ⁇ m.
  • TMAH tetramethylammonium hydroxide
  • Inactivation treatment was performed by doping the surface of the semiconductor layer 20 with a p + layer having a maximum carrier concentration of 1e 19 / cm 3 . After the surface inactivation treatment, a groove having a width of 200 nm and a depth of 2 ⁇ m is formed at the boundary of each pixel in the semiconductor layer 20 by dry etching, and undoped silicon oxide is embedded in the groove by atmospheric pressure CVD. Further, by polishing the surface of the semiconductor thin film by CMP and smoothing the surface, the element isolation wall 26 was formed in the semiconductor layer 20.
  • the color filter 24 was formed on the semiconductor layer 20 by using three types of photosensitive resins containing green, blue, and red pigments, respectively, so as to form a Bayer array.
  • the photosensitive resin containing the pigment was applied by spin coating, and then exposed and developed to form a pattern for each color.
  • a non-photosensitive resin was applied on the color filter 24 and baked to form a planarization film.
  • a positive photosensitive resin is applied onto the planarizing film by a spin coating method, and after photolithography is performed to form a gap between the lenses of each pixel, the photosensitive resin is reflowed by heat treatment.
  • a lens shape was formed, and a microlens 25 was formed.
  • the lens shape of the microlens 25 is designed so as to be condensed near the center of the photoelectric conversion element 21 when light in the visible light region is incident.
  • post-processing such as formation of a protective film, dicing of the support substrate, and wiring bonding was performed to complete the solid-state imaging device.
  • the behavior of light incident on the solid-state imaging device manufactured according to the structure of this embodiment will be described with reference to FIG.
  • the light incident perpendicularly toward the solid-state image sensor is refracted in the microlens 25 and collected toward the center of the photoelectric conversion element 21.
  • Light having a short wavelength is photoelectrically converted on the surface or inside of the photoelectric conversion element 21 to form electron-hole pairs, but most of the red light passes through the semiconductor layer 20 without being photoelectrically converted, and the light reflecting structure 14 Reflected by the reflective metal 12.
  • the quantum efficiency of the solid-state image sensor prepared according to the example was measured.
  • the quantum efficiency QE of the solid-state imaging device can be expressed by the following equation, where Np is the number of incident photons per unit time and Ne is the number of signal electrons generated at that pixel.
  • QE Ne / Np
  • the sensor output DN Digit Number
  • the number of signal electrons Ne was calculated using the following equation.
  • Ne DN x C
  • C represents a conversion coefficient (Electron Number / Digit Number).
  • the number of incident photons Np per unit time is determined by first irradiating a commercially available photodiode with known spectral sensitivity with incident light and measuring the photocurrent at each wavelength. After obtaining W (W / cm 2 ), it was calculated using the following equation.
  • Np W ⁇ s ⁇ ⁇ ⁇ t / (h ⁇ c)
  • ⁇ is the wavelength of the incident light (m)
  • t is the irradiation time of the incident light (sec)
  • h is Planck's constant (6.6 ⁇ 10 - 34 J ⁇ sec)
  • c indicate the speed of light in vacuum (3.0 ⁇ 10 10 m / sec).
  • the quantum efficiency of the solid-state imaging device prepared in this example was measured by the above method, the quantum efficiency with respect to incident light in the red region (600 to 650 nm) was 61.9%.
  • a solid-state imaging device having the same structure as that of the present embodiment is created except that the light reflection structure 14 is not provided below the semiconductor layer 20, and the measurement conditions are the same as those of the solid-state imaging device of this embodiment.
  • the quantum efficiency with respect to incident light in the red region (600 to 650 nm) was 50.9%, and the sensitivity was lower than that of the example.
  • the solid-state imaging device having the structure of this example has good sensitivity to red light.
  • the scope of the present invention is not limited to the illustrated and described exemplary embodiments, but also includes all embodiments that provide equivalent effects to those intended by the present invention. Further, the scope of the invention is not limited to the combinations of features of the invention defined by the claims, but can be defined by any desired combination of specific features among all the disclosed features.
  • the entire contents of Japanese Patent Application No. 2016-235840 (filed on Dec. 5, 2016), from which this application claims priority, form part of this disclosure by reference.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

光電変換素子を透過した赤色光を効率よく光電変換素子に向けて反射することができて優れた赤色光感度を有し、かつ、素子形成時の基板ハンドリングが容易である固体撮像素子を提供する。固体撮像素子は、半導体層（２０）内に複数の光電変換素子２１が二次元状に配列されて構成されている。そして、半導体層（２０）は、表面に層間絶縁層（２２）と複数の光反射構造（１４）とが形成された支持基板（１０）上に形成されている。光反射構造（１４）は、光透過層（１１）と該光透過層（１１）の表面を覆う曲面形状からなる反射金属（１２）とを有し、かつ、各光電変換素子（２１）の裏面側にそれぞれ配置されている。層間絶縁層（２２）は、隣り合う光反射構造（１４）の間に位置している。

Description

固体撮像素子
　本発明は固体撮像素子に関する。
　固体撮像素子は、半導体層に光を吸収して電荷を発生するＣＭＯＳタイプ又はＣＣＤタイプの光電変換素子を二次元的に配列し、発生した電荷を外部へ電気信号として転送するものである。このような固体撮像素子は、テレビカメラ、デジタルスチルカメラなどに広く用いられている。
　固体撮像素子上の光電変換素子は、ｐｎ接合によるシリコンフォトダイオードで形成されることが一般的である。逆方向電圧を加えたｐｎ接合に光が照射されると、空乏層内で発生した電子は、空乏層中でドリフトし、ｎ型領域に達する。固体撮像素子では、各画素のフォトダイオードのｎ型領域で蓄積された電子を信号電荷として読み出すことで、撮像データを得ることができる。
　光電変換素子に入射した光の強度は、光子が半導体中で吸収され電子－正孔対を生成するため、内部に進むに従い急激に減衰していく。吸収の割合は光吸収係数に依存し、長波長の光ほど同じ距離を浸透した時の吸収の割合が少ない。そのため、波長が長い赤色光が半導体内で吸収されず、赤色光感度が低下する問題があった。
　特許文献１に開示されている従来技術は、光電変換素子を透過した長波長領域の光を再利用するために、光電変換素子の裏面に金属反射面が形成されている裏面照射型の固体撮像素子である。
　また、特許文献２に開示されている従来技術は、半導体基板の裏面に凹面反射鏡を形成することで、半導体基板を通過した赤色光を効率よく光電変換素子に再入射できる構造である。
特開２０１０－１７７７０５号公報 特開２０１１－１１９４８４号公報
　しかしながら、特許文献１では、形成された金属反射鏡が平面であるため、金属反射鏡で反射する光の角度を制御できず、効率よく光を光電変換素子に再入射できないという問題があった。また、特許文献２では、基板の表裏両面に機能性素子を形成する必要があるため、表面素子形成後に裏面素子を形成する際、又は両面への素子形成後にパッケージングを行う際に、ステージ上に基板を直接置くことが不可能になる等、基板ハンドリングが困難になるという問題があった。
　本発明は、上記問題を解決するために提案されるものであり、光電変換素子を透過した赤色光を効率よく光電変換素子に向けて反射することができて優れた赤色光感度を有し、かつ、素子形成時の基板ハンドリングが容易である固体撮像素子を提供することを目的とする。
　本発明の一態様に係る固体撮像素子は、半導体層内に複数の光電変換素子が二次元状に配列され、前記半導体層の光入射側とは反対側の面側に、前記半導体層側の面に対し層間絶縁層と複数の光反射構造とが形成された支持基板が設けられ、前記光反射構造は、光透過層と、該光透過層の前記半導体層とは反対側の表面を覆う反射金属とを有し、かつ、前記光反射構造は、前記各光電変換素子とそれぞれ対向する位置に形成され、前記反射金属は、前記光電変換素子側の面が前記光電変換素子側に凹の曲面形状となっており、前記層間絶縁層は、隣り合う前記光反射構造の間に位置していることを要旨とする。
　本発明の一態様である固体撮像素子では、光電変換素子に入射した光のうち、光電変換素子で吸収されきれず半導体層を通過した赤色光が、光電変換素子の裏面側に設けられた光反射構造によって反射され、光電変換素子に効率的に再入射する。このため、本発明の一態様によれば、赤色光感度が優れている。
　また、半導体層が支持基板に支持され、光反射構造は半導体層と支持基板の間に位置することから、支持基板の裏面に入射光を反射するための機能性素子を形成する必要がない。そのため、製造工程中にステージ上に基板を直接置くことが可能であり、素子形成時の基板ハンドリングが容易となる。
本発明の一実施形態に係る固体撮像素子の概略構造を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的平面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の製造工程を説明する模式的断面図である。 本発明の一実施形態に係る固体撮像素子の効果を説明する模式的断面図である。
　本発明の一実施形態について、図面を参照しながら説明する。
　ここで、図面は模式的なものであり、厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる。また、以下に示す実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造等が下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
　＜構成＞
　本実施形態の固体撮像素子は、図１に示すように、複数の光電変換素子２１が二次元状に配列された半導体層２０を備え、半導体層２０の光入射側（図１においては上方）に、カラーフィルタ２４及びマイクロレンズ２５がこの順に形成されている。半導体層２０内において、複数の光電変換素子２１は、素子分離壁２６で画素単位に分離されている。
　また、本実施形態の固体撮像素子は、半導体層２０の裏面側（光入射側とは反対の面側）に支持基板１０が設けられ、半導体層２０は支持基板１０に支持されている。その支持基板１０の表面（半導体層２０側の面）側に、層間絶縁層２２と複数の光反射構造１４とが形成されている。
　具体的には、支持基板１０の表面上に平坦化層１３が形成され、その平坦化層１３の表面を覆うように膜状の反射金属１２が形成されている。その反射金属１２の上に、光透過層１１と、層間絶縁層２２とが設けられている。反射金属１２は、膜状である必要はなく、光電変換素子２１側を向く面が、光電変換素子２１側に凹の曲面形状となっていれば良い。
　光透過層１１は、各光電変換素子２１それぞれと上下に対向する位置、つまり各光電変換素子２１の裏面側に設けられている。光透過層１１は、半導体層２０側の面が平面になっていると共に、支持基板１０側の面が、支持基板１０側に凸の半球形状に形成されている。
　本実施形態では、反射金属１２のうち、光透過層１１における凸の半球形状の面と対向する部分は、光透過層１１の半球形状の表面(球面)に沿った半球形状となっている。そして、この半球形状の反射金属１２と光透過層１１とによって、半球状の光反射構造１４が構成される。これにより、光反射構造１４は、半球形状における球面を裏面側（支持基板１０側）に向け、平面を半導体層２０側（すなわち光入射側）に向けて配置されている。
　光透過層１１における凸の半球形状の面と対向する反射金属１２の形状は、光電変換素子２１に凹、すなわち支持基板１０側に凸の曲面形状となっていれば良く、球の一部に限定されず、楕円形状等の一部などから構成されていても良い。
　層間絶縁層２２は、各素子分離壁２６の裏面側、すなわち隣り合う光反射構造１４の間に配置され、その層間絶縁層２２内に対し配線２３が配置されている。
　＜作用その他＞
　本実施形態の固体撮像素子は、光電変換素子２１に入射した光のうち光電変換素子２１で吸収されずに透過し半導体層２０を通過した赤色光が、光電変換素子２１の裏面側に設けられた光反射構造１４で反射して光電変換素子２１に向かう。この結果、半導体層２０を通過した赤色光が、光電変換素子２１に効率よく再入射されるため、本実施形態の固体撮像素子は、優れた赤色光感度を有している。
　また、光反射構造１４は、半球形状などの光電変換素子２１側に凹の曲面形状を有するため、光反射構造１４の球面（半球形状の反射金属１２）で反射した光は、その光が入射した画素の光電変換素子２１に向かって効率よく反射される。そのため、隣接する画素の光電変換素子２１に入射することによる混色が生じにくい。
　さらに、本実施形態の固体撮像素子は、光反射構造１４が半導体層２０と支持基板１０の間に位置することから、支持基板１０の裏面には特に入射光を反射する機能性素子を形成する必要がない。このため、製造工程中に、ステージ上へ支持基板１０を直接置くことが可能であり、固体撮像素子の形成時における支持基板１０のハンドリングが容易である。
　このような本実施形態の固体撮像素子は、裏面照射型固体撮像素子であり、ＣＭＯＳイメージセンサ、ＣＣＤイメージセンサなどの固体撮像素子として利用可能である。
　＜製造方法＞
　次に、図１に示した本実施形態の固体撮像素子の製造方法について、図２～図１２を参照して説明する。ただし、本発明はこれらに限定されるものではない。
　まず、図２に示すように、半導体基板３０の内部に対して、公知の方法によって光電変換素子２１を形成する。半導体基板３０は、後の工程で支持基板１０と貼り合わせた後に、半導体部分を薄く加工することで半導体層２０にするためのｐ型又はｎ型のシリコン基板である。なお、図２における上側が光電変換素子２１の裏面側となる。
　光電変換素子２１として、フォトゲート又はフォトダイオードなどが用いられるが、電荷転送率の高さから埋め込み型のフォトダイオードを用いることが望ましい。また、図示しないが、光電変換素子２１を形成すると同時に固体撮像素子の駆動に必要な素子を画素内に形成する。例えばＣＣＤイメージセンサの場合は、垂直転送ＣＣＤを光電変換素子２１と共に形成する。一方、ＣＭＯＳイメージセンサの場合は、浮遊拡散層アンプ、電荷転送用トランジスタ等の素子を光電変換素子２１と共に形成する。
　光電変換素子２１及びその他の素子を形成した後、信号電荷や信号電圧を転送するための、又はトランジスタを駆動するための配線２３を形成する。また、固体撮像素子の構造によっては複数の配線２３が必要になるため、各配線２３間に層間絶縁層２２を形成する（図３を参照）。
　層間絶縁層２２の材料には、非ドープ型酸化シリコン等の透明性を有する低誘電率材料を用いる。また、層間絶縁層２２の形成は、常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥ－ＣＶＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　－　ＣＶＤ）等の方法によるが、本実施形態はそれらに限るものではない。
　配線２３の材料には、金属材料又はそれを用いた合金等を用いることができる。金属材料としては、アルミニウム、銅、クロム等が例示できる。そして、使用する材料に適した製造プロセスを用いて、配線２３による配線パターンを形成することで、半導体基板３０の上に、図３に示すような層間絶縁層２２並びに配線２３を形成することができる。
　次に、層間絶縁層２２内に光反射構造１４を形成するため、フォトレジスト１５を塗布し、図４及び図５に示すようなパターニングを行う。パターニング後のフォトレジスト１５は、光電変換素子２１上に位置する半球形状パターン１５ａ、及び、配線２３上に位置する矩形状パターン１５ｂよりなる。矩形状パターン１５ｂは、図５の平面図に示すように、二次元状に配列された半球形状パターン１５ａを囲うように井桁形状に形成する。
　図４に示すように、半球形状パターン１５ａと矩形状パターン１５ｂの高さは同一ではなく、高さは、形成したい光反射構造１４の構造に従って設定する。層間絶縁層２２の膜厚をＨ、光電変換素子２１の幅をＷとすると、例えば、光反射構造１４として光電変換素子２１の幅Ｗと同じ直径の半球形状を形成したい場合は、半球形状パターン１５ａと矩形状パターン１５ｂの高さ比を、（Ｗ／２）：Ｈに設定する必要がある。
　また、後のドライエッチング工程で半球形状パターン１５ａの形状を層間絶縁層２２に転写させるためには、Ｗ／２はＨ以下である必要がある。
　光反射構造１４は、反射した入射光を画素の中心部に集光させる半球形状であることが望ましいが、赤色光の感度を改善するには、必ずしも反射光は画素の中心部に集光する必要はなく、光電変換素子２１に再入射されればよい。よって、本発明においては、半球形状パターン１５ａの形状を、真球の一部を構成する曲面形状となるように厳密に設計する必要はない。
　フォトレジスト１５のパターンを形成するためには、まずフォトレジスト１５の材料を層間絶縁層２２の表面に塗布し、画素毎に円柱形状にフォトレジスト１５が残るようパターニングする。次に、パターニングしたフォトレジストに対して熱リフロー処理を行うことで、フォトレジスト１５を半球形状に加工し、半球形状パターン１５ａを形成する。その後、再びフォトレジストを塗布し、半球形状パターン１５ａを囲う矩形状パターン１５ｂを形成することで、図４に示すフォトレジスト１５のパターンが形成できる。
　また、ナノインプリントリソグラフィー又は網点マスクを用いることで、一回のパターニングでフォトレジスト１５のパターンを形成することも可能であるが、本実施形態の方法は、それらに限定されるものではない。
　次に、フォトレジスト１５をドライエッチング用マスクとしてドライエッチング処理を行うことで、図６に示すように、半球形状パターン１５ａの形状は層間絶縁層２２に転写されて、半球状の光透過層１１が形成される。また、矩形状パターン１５ｂはドライエッチング時にマスクとなるため、ドライエッチング処理後も、矩形状パターン１５ｂの下方に位置する層間絶縁層２２、及び、その内部の配線２３はエッチングされずに保護される。
　次に、図７に示すように、光透過層１１の表面と、ドライエッチングされずに残った層間絶縁層２２の表面とに反射金属１２を形成する。反射金属１２には、金属材料又は金属材料を用いた合金等、高い反射率を有する材料からなる金属薄膜を用いる。金属材料としては、アルミニウム、銀、クロム、タンタル、タングステン、チタンが例示できる。また、反射金属１２の材料は、後の製造工程で高温に曝されるため、少なくとも５００℃以上６００℃以下の熱処理によって溶融しない材料であることが望ましい。反射金属１２の成膜には蒸着、スパッタ等の手段を用いる。
　次に、図８に示すように、反射金属１２上に平坦化層１３を成膜することで、層間絶縁層２２や光反射構造１４の加工で生じた表面の凹凸を平坦化する。平坦化層１３の材料は透明性を有する必要はないが、半導体プロセスで用いる高温環境に対して耐性がある窒化シリコン又は非ドープ型酸化シリコン等の材料が好ましい。
　平坦化層１３の成膜による凹凸の平坦化が不十分な場合は、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）等の研磨手段により、基板表面をより平坦化してもよい。以上の工程により、半導体基板３０上に光反射構造１４を形成することができる。
　次に、図９に示すように、光反射構造１４を形成した側を接合面として、半導体基板３０と支持基板１０を接合する。支持基板１０の材料としては、石英基板又はｐ型又はｎ型のシリコン基板を用いる。半導体基板３０の光反射構造１４を形成した面又は支持基板１０の表面を、プラズマ処理又はオゾン処理で表面活性化した後、半導体基板３０と支持基板１０を貼り合わせることで、両者を強固に接着させることが可能である。しかしながら、半導体基板３０と支持基板１０を貼り合わせる方法は、上記方法に限定されるものではない。
　次に、半導体基板３０と支持基板１０の接合後、半導体基板３０を加工し、半導体層２０を形成する。半導体基板３０と支持基板１０と貼り合わせを行った後、半導体基板３０を薄膜化することで、図１０に示すように、支持基板１０上に半導体層２０を形成することができる。図１０は、光入射側を上側に配置した図である。
　半導体基板３０を薄膜化させるためには、まずグラインダを用いて物理的に基板を薄くした上で、ＣＭＰ等の方法により研磨処理を行い、表面を平滑化する。その後、ウェットエッチング又はドライエッチングにより化学的に基板をエッチングすることで、狙いの膜厚まで半導体基板３０を薄膜化して半導体層２０を形成することができる。ただし、本発明の形態は、これらに限定されるものではない。
　電子を蓄積する空乏層は、図１０に示す光電変換素子２１の下部（裏面側部分）に位置するため、半導体層２０の膜厚が厚くなった場合は、光電変換素子２１の上方で電子が空乏層に辿り着くまでの距離が長くなってしまう。その場合は、電子が発生画素の空乏層に辿り着く前に再結合により消滅又は隣接画素に流れ込むことで、効率低下や混色を引き起こす原因となりうる。特に短波長領域の光（波長３６０ｎｍ以上４５０ｎｍ以下）は主に光電変換素子２１の上部（光入射側部分）で光電変換されるため、半導体層２０が３μｍよりも厚みを持つ場合は、短波長光の光電変換効率が低下してしまう。
　一方、半導体層２０の膜厚を薄くすることで、短波長光の変換効率は上昇するが、長波長光は光電変換素子２１の内部で十分に光電変換されずに、光電変換素子２１の下方に抜けていく。しかしながら、それらの光は、本実施形態の固体撮像素子に備わる光反射構造１４で反射されて光電変換素子２１に再入射するため、本実施形態の構造においては半導体層２０の厚みが２μｍ以上あれば、全可視光領域の光を効率よく光電変換させることが可能である。このため、半導体層２０の膜厚は２μｍ以上３μｍ以下とすることが好ましい。
　次に、図１１に示すように、光電変換素子２１の間に素子分離壁２６を形成する。素子分離壁２６は、素子駆動上は必ずしも必要なものではないが、光電変換素子２１への入射光の隣接画素への入射、又は、光電変換素子２１で発生した電子が隣接画素へ流入して生じる混色を抑制する効果がある。素子分離壁２６の材料として多結晶シリコン又は酸化シリコンを用いることで、入射光と発生電子の両方の隣接画素へ流入を抑制することが可能である。素子分離壁２６の形成は、ＤＴＩ（Ｄｅｅｐ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）技術を用いて半導体層２０内に高アスペクト比の溝を形成し、この溝に素子分離壁２６の材料を埋め込むことで実施する。
　また、薄膜化後の半導体層２０の表面には多数の欠陥準位が存在し、そのまま撮像素子を形成した場合には、欠陥準位により発生電子がトラップされる、又は、暗時ノイズが増大するなど、著しく素子の性能が低下する。そのため、半導体層２０の表面を不活性化処理する必要がある。不活性化処理は、半導体層２０の表面に高濃度のｐ＋層を形成することで実施する。
　次に、図１２に示すように、半導体層２０の上にカラーフィルタ２４を形成する。図示していないが、カラーフィルタ２４の形成前に、半導体層２０上に平坦化性を有する有機膜を成膜し、表面を平滑化してからカラーフィルタ２４を形成しても良い。カラーフィルタ２４は、顔料を分散させた感光性を有する樹脂を用いて、フォトリソグラフィによりパターン形成を行うことができる。
　また、半導体層２０の上、又は、その上に形成した平坦化膜上に、顔料を分散させた非感光性樹脂を塗布し、さらにこの非感光性樹脂上にフォトレジストを塗布し、フォトリソグラフィによりパターン形成した上でドライエッチングを行うことで、カラーフィルタ２４のパターン加工を行うことも可能である。
　カラーフィルタ２４のカラー配列は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の三色のベイヤー配列（Ｂａｙｅｒ　Ａｒｒａｙ）でもよいし、ＲＧＢによる他の配列でもよいし、その他ＲＧＢ以外の色（例えばホワイト、シアン、イエロー、マゼンタ等）のフィルタを配列したカラーフィルタ配列でも良いが、本実施形態はそれらに限定されるものではない。
　カラーフィルタ２４の形成後、カラーフィルタ２４の上にマイクロレンズ２５を形成することで、図１に示す本実施形態の固体撮像素子となる。カラーフィルタ２４の上に感光性樹脂を塗布し、フォトリソグラフィにより各画素のレンズ間ギャップを形成した後に、熱フローさせることでレンズ形状に形成して、マイクロレンズ２５とすることができる。
　又は、カラーフィルタ２４の上に樹脂を塗布し、その上に感光性樹脂を塗布して、フォトリソグラフィ、熱フローによりレンズ形状に形成した後に、レンズ形状の感光性樹脂膜を犠牲膜としてドライエッチングを行い、カラーフィルタ２４の上に形成した樹脂をレンズ形状に加工する方法によっても、マイクロレンズ２５を形成することができる。
　以下、本発明の実施例を示すが、本発明はこれに限定されるものではない。
（支持基板１０上への光電変換素子２１の形成）
　ＣＭＯＳ製造プロセスにより、半導体基板３０の中に光電変換素子２１となる埋め込み型フォトダイオードを形成した。また、ＣＭＯＳイメージセンサを駆動するための機能性素子である、浮遊拡散層アンプ、電荷転送用トランジスタ選択用トランジスタ、リセットトランジスタ、及びソースフォロワアンプを、光電変換素子２１と同時に画素内に形成した。
　光電変換素子２１及びその他の素子を形成した後に、配線２３を形成した。また、各配線２３間に層間絶縁層２２を形成した。層間絶縁層２２は、非ドープ型酸化シリコンを常圧ＣＶＤで成膜することにより形成した。また、配線２３は、アルミニウム薄膜をスパッタで成膜した後に、フォトリソグラフィにより配線パターン加工を行うことにより形成した。
（光反射構造１４の形成）
　次に、光反射構造１４を形成するため、層間絶縁層２２上にフォトレジスト１５のパターンを形成した。最初に感光性レジストをスピンコータで塗布し、露光、現像を行うことで、円柱形状のパターンを形成した。半導体基板３０を２３０℃のホットプレートで加熱し、パターニングした感光性レジストを熱リフローさせることで、半球形状パターン１５ａを形成した。その後、再び感光性レジストをスピンコータで塗布し、露光、現像を行って、半球形状パターン１５ａを井桁形状に囲う矩形状パターン１５ｂを形成して、フォトレジスト１５のパターンを形成した。
　本実施例においては、光電変換素子２１の幅、層間絶縁層２２の膜厚が共に３μｍであり、かつ、フォトレジスト１５と層間絶縁層２２のドライエッチング選択比がほぼ１：１となるようなドライエッチング条件を適用したため、パターン完成後の半球形状パターン１５ａの膜厚が１．５μｍ、矩形状パターン１５ｂの膜厚が３μｍとなるように感光性レジスト塗布時の膜厚を調整した。
　次に、半導体基板３０に対して、メタン（ＣＦ４）と酸素（Ｏ２）の混合ガスを用いてドライエッチング処理を行って層間絶縁層２２を加工し、光透過層１１を形成した。半球形状にパターニングされたフォトレジスト１５はドライエッチング処理中にエッチングされてプロセス途中で消失するが、その半球形状が下地の層間絶縁層２２に転写されたため、光透過層１１を半球形状に加工することができた。また、配線２３が形成された部分の層間絶縁層２２上にある矩形状のフォトレジスト１５のパターンもドライエッチング処理中にエッチングされてプロセス途中で消失するが、光透過層１１が形成された時点でエッチングを終了するため、その下の層間絶縁層２２及び配線２３はエッチングされず保護される。
　その後、光透過層１１、及びドライエッチングされずに残った層間絶縁層２２の表面に、スパッタリングによりアルミニウム薄膜を成膜することで、反射金属１２を形成した。その後、常圧ＣＶＤによって非ドープ型酸化シリコンを成膜し、成膜後に表面をＣＭＰによって研磨して表面を平滑化させることで、平坦化層１３を形成した。以上の工程により、半導体基板３０上に光反射構造１４を形成した。
（支持基板１０上への半導体層２０の形成）
　支持基板１０となるシリコン基板の表面にオゾン処理を施して表面を活性化させ、半導体基板３０の平坦化層１３を形成した側の面に貼り付けた。支持基板１０と半導体基板３０を貼り合わせた後に、グラインダを用いて半導体基板３０を削り、ＣＭＰによって半導体薄膜表面を研磨し、表面を平滑化した。
　その後、水酸化カリウムと水酸化テトラメチルアンモニウム（ＴＭＡＨ）の混合溶液を用いてウェットエッチング処理をして、半導体基板３０を薄膜化することで半導体層２０を形成した。固体撮像素子を形成した後、株式会社日立ハイテクノロジーズ製の走査電子顕微鏡Ｓ４８００により固体撮像素子の断面を観察したところ、半導体層２０の膜厚は２．５μｍであった。
（固体撮像素子の製造）
　半導体層２０の表面に最大キャリア濃度１ｅ１９／ｃｍ３のｐ＋層をドーピングすることで、不活性化処理を行った。表面の不活性化処理の後に、ドライエッチングにより半導体層２０内の各画素の境界部分に幅２００ｎｍ、深さ２μｍの溝を形成し、この溝内に常圧ＣＶＤによって非ドープ型酸化シリコンを埋め込み、さらにＣＭＰによって半導体薄膜表面を研磨し表面を平滑化することで、半導体層２０内に素子分離壁２６を形成した。
　次に、半導体層２０上に、それぞれ緑色、青色、赤色の顔料を含有する３種類の感光性樹脂を用いて、ベイヤー配列となるようにカラーフィルタ２４を形成した。顔料を含有する感光性樹脂はスピンコート法で塗布した後、露光、現像することで色毎にパターンを形成した。
　カラーフィルタ２４を形成した後に、カラーフィルタ２４上に非感光性樹脂を塗布し、ベークを行うことで平坦化膜を形成した。次に、平坦化膜上にポジ型の感光性樹脂をスピンコート法で塗布し、フォトリソグラフィを行って各画素のレンズ間ギャップを形成した後に熱処理をすることで、感光性樹脂がリフローしてレンズ形状になり、マイクロレンズ２５が形成された。また、可視光領域の光を入射した時に光電変換素子２１の中心付近に集光するように、マイクロレンズ２５のレンズ形状を設計した。
　マイクロレンズ２５を形成した後に、保護膜の成膜、支持基板のダイシング、配線ボンディング等の後処理を行うことで、固体撮像素子が完成した。
　本実施例の構造に従って製造した固体撮像素子に入射した光の挙動について、図１３を用いて説明する。固体撮像素子に向かって垂直に入射した光はマイクロレンズ２５内で屈折し、光電変換素子２１の中心に向かって集光する。波長が短い光は光電変換素子２１の表面又は内部において光電変換し、電子－正孔対を形成するが、大半の赤色光は光電変換せずに半導体層２０を通過し、光反射構造１４中の反射金属１２にて反射する。
　また、マイクロレンズ２５の頂点から垂直に入射した光だけでなく、光電変換素子２１に集光後、光反射構造１４に斜めに入射した光も、光透過層１１及びそれを覆う反射金属１２が半球形状で形成されているため、光電変換素子２１の中心に向かって効率よく反射して再入射する。
　本実施例による固体撮像素子の感度向上効果を検証するため、実施例に従って作成した固体撮像素子の量子効率を測定した。固体撮像素子の量子効率ＱＥは、単位時間当たりの一画素への入射光子数をＮｐ、その画素で発生する信号電子数をＮｅとした場合、下記の式で表すことができる。
　　ＱＥ　＝　Ｎｅ　／　Ｎｐ　
　信号電子数Ｎｅを求めるため、固体撮像素子を専用の駆動回路基板に接続し、波長可変光源からの入射光を照射することで、波長毎にセンサー出力ＤＮ（Digit　Nｕｍｂｅｒ）を測定した後、以下の式を用いて信号電子数Ｎｅを計算した。
　　Ｎｅ　＝　ＤＮ　×　Ｃ 
　ここで、上記式においてＣは変換係数（Ｅｌｅｃｔｒｏｎ Nｕｍｂｅｒ　／　Digit　Nｕｍｂｅｒ）を示している。
　一方、単位時間当たりの一画素への入射光子数Ｎｐは、まず分光感度が既知である市販のフォトダイオードに入射光を照射して、各波長における光電流を測定することで、波長毎の光量Ｗ（Ｗ／ｃｍ２）を求めた後、以下の式を用いて算出した。
　　Ｎｐ ＝　Ｗ× ｓ　×　λ ×　ｔ　／（ｈ　×　ｃ）
　上記式においてｓは固体撮像素子の一画素の面積（ｃｍ２）、λは入射光の波長（ｍ）、ｔは入射光の照射時間（ｓｅｃ）、ｈはプランク定数（６．６×１０－３４Ｊ・ｓｅｃ）、ｃは真空中の光速（３．０×１０１０ ｍ／ｓｅｃ）を示している。
　上記方法により、本実施例で作成した固体撮像素子の量子効率を測定したところ、赤色領域（６００～６５０ｎｍ）の入射光に対する量子効率は６１．９％であった。
　比較のため、半導体層２０の下部に光反射構造１４を有さない点を除けば、本実施例と同じ構造である固体撮像素子を作成し、本実施例の固体撮像素子と同じ測定条件で量子効率を測定したところ、赤色領域（６００～６５０ｎｍ）の入射光に対する量子効率は５０．９％であり、実施例と比べ感度が低下していた。
　感度低下は、比較のために作成した固体撮像素子は半導体層２０の下部に光反射構造１４を有していないため、半導体層２０で光電変換されなかった赤色光が配線層を通って、支持基板側１０に抜けてしまうことで生じたものと思われる。
　以上の検証により、本実施例の構造の固体撮像素子は赤色光に対する感度が良好であることが示された。
　本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
　また、本願が優先権を主張する、日本国特許出願２０１６－２３５８４０号（２０１６年１２月５日出願）の全内容は、参照により本開示の一部をなす。
１０　　　　支持基板
１１　　　　光透過層
１２　　　　反射金属
１３　　　　平坦化層
１４　　　　光反射構造
１５　　　　フォトレジスト
１５ａ　　　半球形状パターン
１５ｂ　　　矩形状パターン
２０　　　　半導体層
２１　　　　光電変換素子
２２　　　　層間絶縁層
２３　　　　配線
２４　　　　カラーフィルタ
２５　　　　マイクロレンズ
２６　　　　素子分離壁
３０　　　　半導体基板

Claims (3)

  1. 　半導体層内に複数の光電変換素子が二次元状に配列され、
    　前記半導体層の光入射側とは反対側の面側に、前記半導体層側の面に対し層間絶縁層と複数の光反射構造とが形成された支持基板が設けられ、
    　前記光反射構造は、光透過層と、該光透過層の前記半導体層とは反対側の表面を覆う反射金属とを有し、かつ、前記光反射構造は、前記各光電変換素子とそれぞれ対向する位置に形成され、
    　前記反射金属は、前記光電変換素子側の面が前記光電変換素子側に凹の曲面形状となっており、
    　前記層間絶縁層は、隣り合う前記光反射構造の間に位置していることを特徴とする固体撮像素子。
  2. 　前記光反射構造は、前記半導体層側に平面を有するように配置された半球形状であることを特徴とする請求項１に記載の固体撮像素子。
  3. 　前記支持基板の材質は石英又はシリコンであることを特徴とする請求項１又は請求項２に記載の固体撮像素子。
PCT/JP2017/043487 2016-12-05 2017-12-04 固体撮像素子 Ceased WO2018105558A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018554990A JP7110987B2 (ja) 2016-12-05 2017-12-04 固体撮像素子
EP17877628.2A EP3550606B1 (en) 2016-12-05 2017-12-04 Solid-state imaging element
CN201780070909.6A CN109983580A (zh) 2016-12-05 2017-12-04 固体拍摄元件
KR1020197016187A KR102489325B1 (ko) 2016-12-05 2017-12-04 고체 촬상 소자
US16/432,504 US10910425B2 (en) 2016-12-05 2019-06-05 Solid-state image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016235840 2016-12-05
JP2016-235840 2016-12-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/432,504 Continuation US10910425B2 (en) 2016-12-05 2019-06-05 Solid-state image sensor

Publications (1)

Publication Number Publication Date
WO2018105558A1 true WO2018105558A1 (ja) 2018-06-14

Family

ID=62491902

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/043487 Ceased WO2018105558A1 (ja) 2016-12-05 2017-12-04 固体撮像素子

Country Status (7)

Country Link
US (1) US10910425B2 (ja)
EP (1) EP3550606B1 (ja)
JP (1) JP7110987B2 (ja)
KR (1) KR102489325B1 (ja)
CN (1) CN109983580A (ja)
TW (1) TWI744438B (ja)
WO (1) WO2018105558A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224088A (zh) * 2020-02-06 2021-08-06 爱思开海力士有限公司 图像传感器
JPWO2021176839A1 (ja) * 2020-03-06 2021-09-10

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714520B1 (en) * 2017-08-04 2020-07-14 Facebook Technologies, Llc Manufacturing an on-chip microlens array
KR102343456B1 (ko) * 2018-11-23 2021-12-27 선전 구딕스 테크놀로지 컴퍼니, 리미티드 이미지 센서 및 이의 제조방법
KR102749135B1 (ko) * 2019-03-06 2025-01-03 삼성전자주식회사 이미지 센서 및 이미징 장치
KR20210023459A (ko) * 2019-08-23 2021-03-04 에스케이하이닉스 주식회사 이미지 센싱 장치
CN112002717B (zh) * 2020-07-31 2023-10-27 奥比中光科技集团股份有限公司 一种图像传感器像素阵列结构及制作方法
CN114093900A (zh) * 2020-08-25 2022-02-25 凸版印刷株式会社 固体摄像元件及固体摄像元件制造方法
KR102868877B1 (ko) 2020-12-14 2025-10-10 삼성전자주식회사 이미지 센서

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081201A (ja) * 2007-09-25 2009-04-16 Fujifilm Corp 裏面照射型撮像装置の製造方法
JP2010177705A (ja) 2010-04-16 2010-08-12 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2011054963A (ja) * 2009-08-31 2011-03-17 Internatl Business Mach Corp <Ibm> イメージ・センサ及びその製造方法
JP2011091128A (ja) * 2009-10-21 2011-05-06 Canon Inc 固体撮像素子
JP2011119484A (ja) 2009-12-03 2011-06-16 Sharp Corp 固体撮像素子および電子情報機器
JP2014203961A (ja) * 2013-04-04 2014-10-27 ソニー株式会社 固体撮像装置およびその製造方法、ならびに電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252103A (ja) * 1996-03-15 1997-09-22 Sony Corp 受光素子
JP2012119377A (ja) * 2010-11-29 2012-06-21 Toshiba Corp 固体撮像装置
JP2013040797A (ja) * 2011-08-11 2013-02-28 Olympus Corp 蛍光センサ
JP6080494B2 (ja) * 2012-10-26 2017-02-15 キヤノン株式会社 固体撮像装置および撮像システム
US9048126B2 (en) * 2013-03-12 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for measuring the full well capacity of CMOS image sensors
CN204946902U (zh) * 2015-08-19 2016-01-06 启芯瑞华科技（武汉）有限公司 互补金属氧化物半导体图像传感器
JP6904730B2 (ja) * 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置
JP2017175102A (ja) * 2016-03-16 2017-09-28 ソニー株式会社 光電変換素子及びその製造方法並びに撮像装置
KR102762966B1 (ko) * 2016-08-30 2025-02-05 삼성전자주식회사 이미지 센서 및 그 구동 방법
KR102444733B1 (ko) * 2016-10-27 2022-09-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 전자기기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081201A (ja) * 2007-09-25 2009-04-16 Fujifilm Corp 裏面照射型撮像装置の製造方法
JP2011054963A (ja) * 2009-08-31 2011-03-17 Internatl Business Mach Corp <Ibm> イメージ・センサ及びその製造方法
JP2011091128A (ja) * 2009-10-21 2011-05-06 Canon Inc 固体撮像素子
JP2011119484A (ja) 2009-12-03 2011-06-16 Sharp Corp 固体撮像素子および電子情報機器
JP2010177705A (ja) 2010-04-16 2010-08-12 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2014203961A (ja) * 2013-04-04 2014-10-27 ソニー株式会社 固体撮像装置およびその製造方法、ならびに電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3550606A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224088A (zh) * 2020-02-06 2021-08-06 爱思开海力士有限公司 图像传感器
JPWO2021176839A1 (ja) * 2020-03-06 2021-09-10

Also Published As

Publication number Publication date
CN109983580A (zh) 2019-07-05
US20190312075A1 (en) 2019-10-10
EP3550606A1 (en) 2019-10-09
TWI744438B (zh) 2021-11-01
JP7110987B2 (ja) 2022-08-02
KR20190089904A (ko) 2019-07-31
KR102489325B1 (ko) 2023-01-18
JPWO2018105558A1 (ja) 2019-10-24
US10910425B2 (en) 2021-02-02
TW201828462A (zh) 2018-08-01
EP3550606B1 (en) 2022-08-03
EP3550606A4 (en) 2019-11-13

Similar Documents

Publication Publication Date Title
KR102489325B1 (ko) 고체 촬상 소자
TWI805980B (zh) 改良影像感測器串擾之方法及結構
US20240274632A1 (en) Cmos image sensor structure
JP4826111B2 (ja) 固体撮像素子および固体撮像素子の製造方法および画像撮影装置
US7982177B2 (en) Frontside illuminated image sensor comprising a complex-shaped reflector
JP6060851B2 (ja) 固体撮像装置の製造方法
TWI525804B (zh) 影像感測器裝置及其製造方法
US10157944B2 (en) CMOS image sensor structure
US20070045685A1 (en) Method and apparatus providing integrated color pixel with buried sub-wavelength gratings in solid state imagers
JP5287923B2 (ja) 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置
US7358110B2 (en) Image sensor having inner lens
CN110098211A (zh) 一种图像传感器及其制作方法
WO2021070615A1 (ja) 固体撮像装置および固体撮像装置の製造方法
JP2010062417A (ja) 固体撮像装置およびその製造方法
JP6921486B2 (ja) 固体撮像素子
JP6720503B2 (ja) 固体撮像素子およびその製造方法
JP5282797B2 (ja) 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置
US7618834B2 (en) Method of manufacturing image sensor
US9721983B2 (en) Semiconductor device and manufacturing method thereof
KR20110031582A (ko) 이미지 센서 및 그 제조방법
KR20210053264A (ko) 이미지 센서 디바이스용 차광층
KR20110079332A (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17877628

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018554990

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197016187

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017877628

Country of ref document: EP