[go: up one dir, main page]

WO2018088265A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2018088265A1
WO2018088265A1 PCT/JP2017/039170 JP2017039170W WO2018088265A1 WO 2018088265 A1 WO2018088265 A1 WO 2018088265A1 JP 2017039170 W JP2017039170 W JP 2017039170W WO 2018088265 A1 WO2018088265 A1 WO 2018088265A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
capacitor
insulating film
film
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/039170
Other languages
English (en)
French (fr)
Inventor
林　泰伸
宣博 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018550149A priority Critical patent/JP6819894B2/ja
Priority to CN201780059789.XA priority patent/CN109791840B/zh
Publication of WO2018088265A1 publication Critical patent/WO2018088265A1/ja
Priority to US16/296,583 priority patent/US10847317B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to an electronic component.
  • a conventional capacitor component is described in Japanese Patent Laid-Open No. 5-47586 (Patent Document 1).
  • the conventional capacitor component includes an insulating layer and two electrode terminals provided thereon, and is mounted on a circuit board using solder.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide an electronic component with less occurrence of cracks.
  • An electronic component includes a substrate having a first main surface and a second main surface, an element provided on the first main surface of the substrate, and a first contact electrically connected to the element.
  • FIG. 1 is a diagram illustrating a first embodiment of a capacitor 100.
  • FIG. 1 is a diagram illustrating a first embodiment of a capacitor 100.
  • FIG. FIG. 3 is a diagram showing a state in which a capacitor 100 is mounted on a circuit board 200.
  • 6 is a schematic diagram illustrating an example of a method for manufacturing the capacitor 100.
  • FIG. 6 is a schematic diagram illustrating an example of a method for manufacturing the capacitor 100.
  • FIG. 6 is a schematic diagram illustrating an example of a method for manufacturing the capacitor 100.
  • FIG. 6 is a schematic diagram illustrating an example of a method for manufacturing the capacitor 100.
  • FIG. 6 is a schematic diagram illustrating an example of a method for manufacturing the capacitor 100.
  • FIG. 6 is a schematic diagram illustrating an example of a method for manufacturing the capacitor 100.
  • FIG. 6 is a schematic diagram illustrating an example of a method for manufacturing the capacitor 100.
  • FIG. 6 is a schematic diagram illustrating an example of a method for manufacturing the capacitor 100.
  • FIG. 6 is a schematic diagram illustrating an example of a method for manufacturing the capacitor 100.
  • FIG. FIG. 3 is a diagram illustrating a second embodiment of a capacitor 100.
  • FIG. 3 is a diagram illustrating a second embodiment of a capacitor 100.
  • FIG. 6 is a diagram illustrating a third embodiment of a capacitor 100.
  • FIG. 6 is a diagram illustrating a third embodiment of a capacitor 100.
  • FIG. 1 is a plan view schematically showing the structure of the capacitor 100 according to the first embodiment of the present invention.
  • FIG. 2 is a view showing a cross section taken along the line AA ′ of FIG. 1 and 2, the configuration necessary for explaining at least a part of the characteristics of the structure of the capacitor 100 is extracted and described, but the capacitor 100 is prevented from having a configuration (not shown). It is not a thing.
  • the capacitor 100 (an example of an electronic component) includes a substrate 10, an insulating film 12, a lower electrode 20, a dielectric film 30, and an upper electrode 40.
  • the lower electrode 20, the dielectric film 30, and the upper electrode 40 constitute a capacitive element (an example of an element).
  • the capacitor 100 is electrically connected to the via electrode 42 (which is an example of a contact electrode) electrically connected to the lower electrode 20, the terminal electrode 70 electrically connected to the via electrode 42, and the upper electrode 40. Terminal electrode 60 and protective film 80 connected to each other.
  • the upper electrode 40 constituting the capacitive element can also be an example of a contact electrode.
  • the element of the present invention is not limited to a capacitor, and may be a resistor, a coil, or a diode.
  • the substrate 10 is a surface (an example of a first main surface) that is a surface on which the lower electrode 20 is provided, and a back surface (an example of a second main surface) opposite to the surface of the substrate 10. ).
  • the substrate 10 is rectangular in a plan view of the surface of the substrate 10 (that is, a plan view when the substrate 10 is viewed in the direction from the lower electrode 20 toward the substrate 10 (FIG. 1). Has a shape.
  • the substrate 10 is a semiconductor substrate such as silicon.
  • the long side length of the substrate 10 is, for example, 200 ⁇ m or more and 600 ⁇ m or less, and the short side length is 100 ⁇ m or more and 300 ⁇ m or less.
  • the insulating film 12 is formed of, for example, silicon oxide.
  • the insulating film 12 is formed of a material that is in close contact with the substrate 10 formed under the insulating film 12 and the lower electrode 20 formed over the insulating film 12.
  • the insulating film 12 may be a film composed of a plurality of layers formed from different materials.
  • the insulating film 12 only needs to be able to electrically insulate the substrate 10 and the lower electrode 20 and has a film thickness of, for example, about 0.5 ⁇ m to 3 ⁇ m.
  • the substrate 10 may be formed of an insulating material such as alumina. In this case, the insulating film 12 may not be formed on the substrate 10.
  • the lower electrode 20 is formed in a region inside the periphery of the substrate 10 in a plan view in the upper layer of the substrate 10.
  • the shape of the lower electrode 20 in plan view will be described later.
  • the film thickness of the lower electrode 20 may be 0.3 ⁇ m or more and 10 ⁇ m or less, and may be 0.5 ⁇ m or more and 5 ⁇ m or less.
  • the series resistance can be lowered because the lower electrode 20 has a relatively thick film thickness.
  • the lower electrode 20 is a metal made of, for example, copper, silver, gold, aluminum, nickel, chromium, titanium, or a conductor containing these metals. Further, the lower electrode 20 may be formed to have a plurality of layers formed of different materials.
  • the dielectric film 30 is formed so as to cover the surface of the lower electrode 20. Specifically, the dielectric film 30 is formed so as to cover the upper surface (that is, the surface facing the upper electrode 40) and the end surface of the lower electrode 20, and at the position where the via electrode 42 is formed, the lower electrode 20 is formed. Has an exposed opening.
  • the dielectric film 30 is formed of a dielectric or insulating material such as silicon oxide, silicon nitride, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, or other oxides or nitrides.
  • the dielectric film 30 may be a multilayer film made of different dielectric materials.
  • the film thickness of the dielectric film 30 is, for example, not less than 0.02 ⁇ m and not more than 2 ⁇ m.
  • the upper electrode 40 is located inside the lower electrode 20 on the dielectric film 30 in plan view. That is, the upper electrode 40 is positioned on the dielectric film 30 so that all of the upper electrode 40 overlaps at least a part of the lower electrode 20 in a plan view of the surface of the substrate 10.
  • the shape of the lower electrode 20 in plan view will be described later.
  • the film thickness of the upper electrode 40 may be, for example, 0.3 ⁇ m or more and 10 ⁇ m or less, or 0.5 ⁇ m or more and 5 ⁇ m or less. Thus, the series resistance can be lowered by the upper electrode 40 having a relatively thick film thickness.
  • the via electrode 42 is an electrode that is electrically connected to the lower electrode 20.
  • the via electrode 42 is located in a region other than a partial region where the upper electrode 40 is formed on the upper surface of the lower electrode 20 in plan view.
  • the via electrode 42 is formed so as to fill the opening formed in the dielectric film 30. That is, the via electrode 42 is formed in contact with the lower electrode 20 inside the opening.
  • the via electrode 42 may be formed from the inside of the opening to the dielectric film 30 around the opening.
  • the upper electrode 40 and the via electrode 42 are formed of the same material.
  • the upper electrode 40 and the via electrode 42 are, for example, a metal made of copper, silver, gold, aluminum, nickel, chromium, titanium, or a conductor containing these metals.
  • the insulating film 50 is formed so as to cover the upper electrode 40 and the via electrode 42. Further, the insulating film 50 has an opening through which the upper electrode 40 and the via electrode 42 are exposed at the positions where the terminal electrodes 60 and 70 are formed.
  • the insulating film 50 is formed so as to cover the dielectric film 30 and the insulating film 12 in a region outside the lower electrode 20 in a plan view, and is formed in a region inside the periphery of the substrate 10.
  • the insulating film 50 is formed of an insulating material such as polyimide resin or silicon oxide, for example.
  • the film thickness of the insulating film 50 is, for example, 1 ⁇ m or more and 20 ⁇ m or less.
  • the terminal electrode 60 is a terminal that is formed on the upper electrode 40 and the insulating film 50 and electrically connects the upper electrode 40 and the outside.
  • the terminal electrode 60 is formed so as to be directly connected to the upper electrode 40, but another conductive film may be formed between the terminal electrode 60 and the upper electrode.
  • the protective film 80 is provided so as to cover a part of the insulating film 50 in a plan view.
  • the insulating film 50 is provided with openings 52 and 54 (an example of the first opening and the second opening) having a rectangular shape
  • the protective film 80 includes the insulating film 50. It is provided so as to cover the region between the opening 52 and the opening 54. That is, the protective film 80 is provided around the opening 52 so as to cover at least a region in the vicinity of the side facing the opening 54 among the four sides constituting the opening 52. Similarly, the protective film 80 is provided around the opening 54 so as to cover at least a region in the vicinity of the side facing the opening 52 among the four sides constituting the opening 54.
  • the protective film 80 is formed to protrude in the thickness direction from the insulating film 50 in the AA ′ cross section in FIG.
  • the terminal electrode 60 is formed from the upper electrode 40 to the protective film 80, and the terminal electrode 70 is formed from the via electrode 42 to the protective film 80.
  • the protective film 80 is formed so that the cross section thereof becomes an arc shape in at least a part of the region where the terminal electrodes 60 and 70 are formed.
  • the protective film 80 has a facing surface that faces the surface in contact with the insulating film 50, and one end portions of the terminal electrodes 60 and 70 are formed over a position including the facing surface.
  • the facing surface is, for example, a surface in which the protective film 80 is substantially parallel to the surface in contact with the insulating film 50.
  • the cross section of the protective film 80 is not limited to an arc shape, but may be a rectangular shape or a triangular shape.
  • the protective film 80 is formed of a resin material such as polyimide, benzocyclobutene, polybenzoxazole, or an organic passivation material. Further, the protective film 80 is formed thicker than the insulating film 50. The thickness of the protective film 80 is, for example, 20 ⁇ m or more.
  • the protective film 80 is formed of a material having a lower elastic modulus or Young's modulus than the insulating film 50. The elastic modulus is, for example, less than 10 gigapascal.
  • FIG. 3 shows a cross section taken along the line AA ′ of FIG. 1 in a state where the capacitor 100 of the present embodiment is mounted on the circuit board 200.
  • the capacitor 100 is mounted on the circuit board 200 with solders 240 and 250.
  • the terminal electrodes 60 and 70 are joined to the wirings 220 and 240 of the circuit board 200 by solders 240 and 250, respectively, whereby the capacitor 100 is mounted on the circuit board 200.
  • the capacitor 100 since the capacitor 100 has the protective film 80, the stress applied to the capacitor 100 in the thickness direction can be dispersed. Thereby, the stress added to a capacitive element or the board
  • the capacitor 100 since the capacitor 100 has the protective film 80, the surface areas of the terminal electrodes 60 and 70 can be increased. Thereby, the adhesion strength of the capacitor 100 to the circuit board 200 can be increased.
  • the fixing strength in the case where the protective film 80 was not formed was 0.8 Newton, whereas the fixing strength in the present embodiment was 1.0 Newton.
  • the fixing strength is a stress applied to the capacitor 100 or the circuit board 200 when the capacitor 100 is mounted on the circuit board 200 and a board bending test is performed and the capacitor 100 fails.
  • the capacitor 100 since the capacitor 100 has the protective film 80, unevenness (steps) is formed in the terminal electrodes 60 and 70. As a result, the solder can remain on the portions of the terminal electrodes 60 and 70 other than the portion formed on the protective film 80. As a result, the mounting inclination of the capacitor 100 with respect to the circuit board 200 can be reduced when the capacitor 100 is mounted.
  • the mounting inclination in the case of not forming the protective film 80 was about 13 degrees, whereas the mounting inclination in the present embodiment was about 3 degrees.
  • FIGS. 4A to 4G are schematic views showing an example of a method for manufacturing the capacitor 100 according to the present embodiment.
  • a method for manufacturing the capacitor 100 will be described with reference to FIGS. 4A to 4G. 4A to 4G, one capacitor 100 is described.
  • a plurality of capacitors 100 can be formed on the same substrate 10 at the same time.
  • a substrate 10 is prepared, and an insulating film 12 is formed on the substrate 10.
  • the substrate 10 is a silicon substrate
  • the insulating film 12 is a silicon oxide film obtained by oxidizing the surface of the silicon substrate.
  • the thickness of the substrate 10 is, for example, 100 ⁇ m or more and 300 ⁇ m or less.
  • the capacitor 100 can be kept in a shape that is easy to handle during mounting while maintaining the mechanical strength of the substrate 10.
  • the substrate 10 may be another semiconductor substrate such as gallium arsenide, or an insulating substrate such as glass or alumina.
  • the film thickness of the insulating film 12 is about 0.1 ⁇ m or more and 3 ⁇ m or less, for example.
  • the insulating film 12 only needs to have a thickness that can maintain insulation between the substrate 10 and the lower electrode 20.
  • the insulating film 12 may be formed of an insulating material such as silicon nitride or aluminum oxide.
  • a metal film made of a metal material constituting the lower electrode 20 is formed on the insulating film 12, the metal film is patterned with a photoresist, and the metal is used with the photoresist as a mask.
  • the lower electrode 20 is formed by etching the film.
  • the metal material include copper, silver, gold, and aluminum.
  • the film thickness of the lower electrode 20 is, for example, not less than 0.5 ⁇ m and not more than 10 ⁇ m, and may be not less than 2 ⁇ m and not more than 6 ⁇ m.
  • the resistance value of the lower electrode 20 can be set to a value that does not affect the high frequency characteristics of the capacitor 100, and is generated by the lower electrode 20.
  • the stress to be applied can be suppressed to such an extent that the capacitor 100 is not distorted.
  • a dielectric film 30 is formed.
  • a dielectric material for forming the dielectric film 30 is deposited on the upper surface and end surfaces of the lower electrode 20 and the insulating film 12.
  • the dielectric material is, for example, a silicon nitride film, and the film thickness is, for example, not less than 0.1 ⁇ m and not more than 1.5 ⁇ m.
  • a part of the dielectric material is removed so that a part of the upper surface of the lower electrode 20 is exposed, an opening 32 is formed, and the dielectric film 30 is formed.
  • the dielectric film 30 may be formed of a dielectric material made of other oxides or nitrides such as silicon oxide, silicon nitride, aluminum oxide, hafnium oxide, tantalum oxide, and zirconium oxide.
  • the dielectric film 30 may be a multilayer film made of different dielectric materials.
  • the upper electrode 40 and the via electrode 42 are formed.
  • a metal material for forming the upper electrode 40 and the via electrode 42 is deposited in the dielectric film 30, the insulating film 12, and the opening 32 (see FIG. 4C) of the dielectric film 30.
  • the thicknesses of the upper electrode 40 and the via electrode 42 are, for example, 0.5 ⁇ m or more and 10 ⁇ m or less, and may be 2 ⁇ m or more and 6 ⁇ m or less.
  • the series resistance can be lowered by the upper electrode 40 having a relatively thick film thickness.
  • a metal material is copper, silver, gold
  • the deposited metal material is etched to form the upper electrode 40 in a partial region of the lower electrode 20 and to form the via electrode 42 in the opening 32 of the dielectric film 30. To do.
  • the lower electrode 20 is formed thicker than the upper electrode 40. Thereby, even if the upper electrode 40 is formed inside the lower electrode 20 in plan view, the equivalent series resistance can be kept low.
  • an insulating film 50 is formed.
  • an insulating material for forming the insulating film 50 is deposited on the upper electrode 40, the via electrode 42, the dielectric film 30, and the insulating film 12.
  • the insulating film 50 is formed of an insulating material such as polyimide resin or silicon oxide.
  • the film thickness of the insulating film 50 is, for example, 1 ⁇ m or more and 20 ⁇ m or less.
  • the high-viscosity material is not necessarily used as the material for forming the insulating film 50, the thickness of the insulating film 50 can be controlled relatively easily. As a result, the dispersion
  • the insulating material is etched to form openings 52 and 54 so that a part of the upper electrode 40 and a part of the via electrode 42 are exposed, respectively.
  • the insulating film 50 is formed so as to cover the side wall portion (side surface) of the lower electrode 20.
  • a protective film 80 is formed.
  • a resin material polyimide, benzocyclobutene, polybenzoxazole, organic passivation material, or the like
  • the protective film 80 is formed by curing and curing the resin material.
  • terminal electrodes 60 and 70 are formed.
  • a metal material is deposited on the upper electrode 40, the via electrode 42, the insulating film 50, and the protective film 80 to form a seed layer.
  • the seed layer is, for example, a stack of copper and titanium.
  • a resist is applied on the seed layer, and the resist is patterned so that the seed layer is exposed in a region where the terminal electrodes 60 and 70 are to be formed.
  • a metal material is deposited by electrolytic plating on the exposed portion of the seed layer.
  • 4 ⁇ m of copper, 4 ⁇ m of nickel, and 0.2 ⁇ m of gold are deposited as metal materials.
  • the resist is removed and the seed layer is etched to form terminal electrodes 60 and 70.
  • the capacitor 100 according to this embodiment can be obtained through the above steps.
  • FIG. 5 is a plan view schematically showing the structure of the capacitor 100 according to the second embodiment of the present invention.
  • FIG. 6 is a diagram showing a cross section along AA ′ of FIG. 5.
  • the configuration necessary for explaining at least part of the characteristics of the structure of the capacitor 100 is extracted and described, but the capacitor 100 is prevented from having a configuration (not shown). It is not a thing.
  • descriptions of matters common to the first embodiment are omitted, and only different points will be described. In particular, the same operation effect by the same configuration will not be sequentially described for each embodiment.
  • the protective film 80 is provided so as to cover the insulating film 50 around the three sides of the openings 52 and 54 in a plan view.
  • the openings 52 and 54 have a rectangular shape having four sides
  • the protective film 80 has two sides adjacent to the sides of the openings 52 and 54 that face the openings 54 or 52, respectively.
  • the insulating film 50 is provided around the side.
  • the stress applied to the capacitor 100 can be further dispersed.
  • the area joined by the solders 240 and 250 is further increased, the fixing strength can be further improved.
  • the fixing strength in the first embodiment was 1.0 Newton, whereas the fixing strength in the present embodiment was 1.5 Newton.
  • FIG. 7 is a plan view schematically showing the structure of the capacitor 100 according to the second embodiment of the present invention.
  • FIG. 8 is a diagram showing a cross section along AA ′ of FIG. 5. 7 and 8, the configuration necessary for explaining at least a part of the characteristics of the structure of the capacitor 100 is extracted and described, but the capacitor 100 is prevented from having a configuration (not shown). It is not a thing.
  • the terminal electrodes 60 and 70 have a two-layer structure. Specifically, the terminal electrode 60 is formed from the upper electrode 40 to a part of the insulating film 50 and from the first layer 60-1 to the protective film 80. And a second layer 60-2. Similarly, the terminal electrode 70 includes a first layer 70-1 formed from the via electrode 42 to a part of the insulating film 50, and a second layer formed from the first layer 70-1 to the protective film 80. Layer 70-2.
  • the protective film 80 is formed on the insulating film 50 and the first layers 60-1 and 70-1 after the first layers 60-1 and 70-1 are formed.
  • the capacitor 100 includes a substrate 10 having a front surface and a back surface, an element provided on the surface of the substrate 10, and an upper electrode 40 and / or a via electrode 42 electrically connected to the element. And an insulating film 50 provided with openings 52 and / or 54 at positions overlapping the upper electrode 40 and / or the via electrode 42 in a plan view of the surface of the substrate 10, and at least a part around the openings 52 and / or 54
  • the protective film 80 provided so as to cover the insulating film 50 and the terminal electrodes 60 and / or 70 provided from the upper electrode 40 and / or the via electrode 42 to the protective film 80 are provided.
  • the openings 52 and / or 54 have a rectangular shape including four sides in plan view, and the protective film 80 is insulated around three sides of the four sides of the openings 52 and / or 54. It may be provided so as to cover the film 50.
  • the regions where irregularities (steps) are formed in the terminal electrodes 60 and 70 are further increased, so that the stress applied to the capacitor 100 can be further dispersed.
  • the fixing strength can be further improved.
  • each embodiment described above is for facilitating understanding of the present invention, and is not intended to limit the present invention.
  • the present invention can be changed / improved without departing from the spirit thereof, and the present invention includes equivalents thereof.
  • those obtained by appropriately modifying the design of each embodiment by those skilled in the art are also included in the scope of the present invention as long as they include the features of the present invention.
  • each element included in each embodiment and its arrangement, material, condition, shape, size, and the like are not limited to those illustrated, and can be changed as appropriate.
  • Each embodiment is an exemplification, and it is needless to say that a partial replacement or combination of configurations shown in different embodiments is possible, and these are also included in the scope of the present invention as long as they include the features of the present invention. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

第１主面及び第２主面を有する基板と、基板の第１主面上に設けられた素子と、素子に電気的に接続された第１コンタクト電極と、第１主面の平面視において第１コンタクト電極と重なる位置に第１開口が設けられた絶縁膜と、第１開口の周囲の少なくとも一部を含む領域において、絶縁膜を覆うように設けられた保護膜と、第１コンタクト電極から保護膜に亘って設けられた第１外部電極とを備えた電子部品。

Description

電子部品
　本発明は、電子部品に関する。
　従来のコンデンサ部品として、特開平５－４７５８６号公報（特許文献１）に記載されたものがある。上記従来のコンデンサ部品は、絶縁層とその上に設けられた２つの電極端子とを備え、はんだを用いて回路ボードに実装される。
特開平５－４７５８６号公報
　上記従来のコンデンサ部品では、例えば、基板曲げ評価等によって応力が加わると、絶縁層や電極端子にクラックが生じるという問題が生じていた。
　本発明はこのような事情に鑑みてなされたものであり、クラックの発生が少ない電子部品を提供することを目的とする。
　本発明の一側面に係る電子部品は、第１主面及び第２主面を有する基板と、基板の第１主面上に設けられた素子と、素子に電気的に接続された第１コンタクト電極と、第１主面の平面視において第１コンタクト電極と重なる位置に第１開口が設けられた絶縁膜と、第１開口の周囲の少なくとも一部を含む領域において、絶縁膜を覆うように設けられた保護膜と、第１コンタクト電極から保護膜に亘って設けられた第１外部電極とを備える。
　本発明によれば、クラックの発生が少ない電子部品を提供することが可能となる。
キャパシタ１００の第１実施形態を示す図である。 キャパシタ１００の第１実施形態を示す図である。 キャパシタ１００を回路基板２００に実装した状態を示す図である。 キャパシタ１００の製造方法の一例を示す模式図である。 キャパシタ１００の製造方法の一例を示す模式図である。 キャパシタ１００の製造方法の一例を示す模式図である。 キャパシタ１００の製造方法の一例を示す模式図である。 キャパシタ１００の製造方法の一例を示す模式図である。 キャパシタ１００の製造方法の一例を示す模式図である。 キャパシタ１００の製造方法の一例を示す模式図である。 キャパシタ１００の第２実施形態を示す図である。 キャパシタ１００の第２実施形態を示す図である。 キャパシタ１００の第３実施形態を示す図である。 キャパシタ１００の第３実施形態を示す図である。
　図１は、本発明の第１実施形態に係るキャパシタ１００の構造を概略的に示す平面図である。また、図２は、図１のＡＡ´断面を示す図である。なお、図１及び図２においては、キャパシタ１００の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ１００が不図示の構成を備えることを妨げるものではない。
　キャパシタ１００（電子部品の一例である。）は、基板１０と、絶縁膜１２と、下部電極２０と、誘電膜３０と、上部電極４０とを備えて構成される。本実施形態において、下部電極２０、誘電膜３０及び上部電極４０が、容量素子（素子の一例である。）を構成する。また、キャパシタ１００は、下部電極２０に電気的に接続されたビア電極４２（コンタクト電極の一例である。）と、ビア電極４２に電気的に接続された端子電極７０と、上部電極４０に電気的に接続された端子電極６０と、保護膜８０とを備える。なお、本実施形態において、容量素子を構成する上部電極４０も、コンタクト電極の一例となり得る。なお、本発明の素子はキャパシタに限らず、抵抗、コイルまたはダイオードであってもよい。
　基板１０は、下部電極２０が設けられた側の面である表面（第１主面の一例である。）と、基板１０における当該表面と反対側の裏面（第２主面の一例である。）とを有する。基板１０は、基板１０の表面の平面視（すなわち、下部電極２０から基板１０に向かう方向に基板１０を見た平面視（図１）。以下、単に「平面視」ともいう。）において、矩形形状を有する。基板１０は、例えばシリコンなどの半導体基板である。基板１０の長辺の長さは、例えば、２００μｍ以上６００μｍ以下、短辺の長さは１００μｍ以上３００μｍ以下である。
　絶縁膜１２は、例えば酸化シリコンなどにより形成される。また、絶縁膜１２は、絶縁膜１２の下に形成される基板１０及び絶縁膜１２の上に形成される下部電極２０と密着する材料により形成される。絶縁膜１２は、異なる材料から形成された複数の層からなる膜であってもよい。絶縁膜１２は、基板１０と下部電極２０を電気的に絶縁できればよく、その膜厚は、例えば、０．５μｍ以上３μｍ以下程度である。また、基板１０は、例えばアルミナなどの絶縁材料により形成されてもよい。この場合、絶縁膜１２は、基板１０上に形成されなくともよい。
　下部電極２０は、基板１０の上層において、平面視で基板１０の周縁の内側の領域に形成される。下部電極２０の平面視における形状については後述する。下部電極２０の膜厚は、下部電極２０の膜厚は、０．３μｍ以上１０μｍ以下でよく、また、０．５μｍ以上５μｍ以下であってもよい。このように、下部電極２０が比較的厚い膜厚を有することにより、直列抵抗を下げることができる。
　下部電極２０は、例えば、銅、銀、金、アルミニウム、ニッケル、クロム、チタン等からなる金属又はこれらの金属を含む導電体である。また、下部電極２０は、異なる材料から形成された複数の層を有するように形成されてもよい。
　誘電膜３０は、下部電極２０の表面を覆うように形成される。具体的には、誘電膜３０は、下部電極２０の上面（すなわち、上部電極４０と対向する面）及び端面を覆うように形成されるとともに、ビア電極４２が形成される位置において、下部電極２０が露出した開口を有する。誘電膜３０は、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム等の酸化物、窒化物などの誘電性ないし絶縁性を有する材料により形成される。また、誘電膜３０は、異なる誘電体材料からなる複数層の膜であってもよい。誘電膜３０の膜厚は、例えば、０．０２μｍ以上２μｍ以下である。
　上部電極４０は、誘電膜３０上において、平面視で下部電極２０の内側に位置する。すなわち、上部電極４０は、基板１０の表面の平面視において、その全てが下部電極２０の少なくとも一部と重なるように、誘電膜３０上に位置する。下部電極２０の平面視における形状については後述する。上部電極４０の膜厚は、例えば、０．３μｍ以上１０μｍ以下でよく、０．５μｍ以上５μｍ以下であってもよい。このように、上部電極４０が比較的厚い膜厚を有することにより、直列抵抗を下げることができる。
　ビア電極４２は、下部電極２０に対して電気的に接続された電極である。ビア電極４２は、平面視において、下部電極２０の上面における、上部電極４０が形成される一部の領域以外の領域に位置する。また、ビア電極４２は、誘電膜３０に形成された開口を充填するように形成される。すなわち、ビア電極４２は、当該開口の内部において、下部電極２０と接触するように形成される。また、ビア電極４２は、当該開口の内部から当該開口の周囲における誘電膜３０上に亘って形成されてもよい。
　本実施形態において、上部電極４０及びビア電極４２は、同一の材料で形成される。上部電極４０及びビア電極４２は、例えば、銅、銀、金、アルミニウム、ニッケル、クロム、チタン等からなる金属又はこれらの金属を含む導電体である。
　絶縁膜５０は、上部電極４０及びビア電極４２を覆うように形成される。また、絶縁膜５０は、端子電極６０及び７０が形成される位置において、それぞれ、上部電極４０及びビア電極４２が露出した開口を有する。また、絶縁膜５０は、平面視において、下部電極２０の外側の領域において、誘電膜３０及び絶縁膜１２を覆うように形成され、かつ、基板１０の周縁の内側の領域に形成されている。絶縁膜５０は、例えば、ポリイミド樹脂や酸化シリコンなどの絶縁材料により形成される。また、絶縁膜５０の膜厚は、例えば、１μｍ以上２０μｍ以下である。
　端子電極６０は、上部電極４０及び絶縁膜５０上に形成され、上部電極４０と外部とを電気的に接続する端子である。本実施形態において、端子電極６０は、上部電極４０と直接接続されるように形成されているが、端子電極６０と上部電極との間に、他の導電膜が形成されてもよい。
　端子電極７０は、絶縁膜５０及びビア電極４２上に形成され、下部電極２０と外部とを電気的に接続する端子である。端子電極６０及び端子電極７０は、下部電極２０及び上部電極４０の材料よりも、例えば、はんだぬれ性が良い等、はんだ接合に適した材料であってよく、例えば、銅、ニッケル、銀等からなる金属である。これにより抵抗を下げることが可能となる。また、端子電極７０は、その表面にさらに、金、パラジウム、スズ、はんだなどの金属膜を有してもよい。端子電極６０及び端子電極７０は、その表面が防錆処理されていてもよい。また、端子電極６０及び端子電極７０の膜厚は、例えば、１μｍ以上１０μｍ以下である。
　保護膜８０は、平面視において、絶縁膜５０の一部を覆うように設けられる。本実施形態において、絶縁膜５０には、矩形形状を有する開口５２及び５４（第１開口、第２開口の一例である。）が設けられており、保護膜８０は、絶縁膜５０のうち、開口５２と開口５４との間の領域を覆うように設けられる。すなわち、保護膜８０は、開口５２の周囲において、開口５２を構成する４辺のうち、少なくとも、開口５４と対向する辺の近傍の領域を覆うように設けられている。同様に、保護膜８０は、開口５４の周囲において、開口５４を構成する４辺のうち、少なくとも、開口５２と対向する辺の近傍の領域を覆うように設けられている。
　保護膜８０は、図１におけるＡＡ´断面において、絶縁膜５０から厚さ方向に突出して形成される。そして、端子電極６０は、上部電極４０から保護膜８０に亘って形成されており、また、端子電極７０は、ビア電極４２から保護膜８０に亘って形成されている。また、保護膜８０は、端子電極６０及び７０が形成される領域の少なくとも一部において、その断面が円弧状となるように形成される。また、保護膜８０は絶縁膜５０と接する面に対向する対向面を有しており、端子電極６０および７０の一方側端部は対向面を含む位置にわたって形成されていることが好ましい。当該対向面は、例えば、保護膜８０は絶縁膜５０と接する面と略平行な面である。これにより、例えば端子電極６０及び７０が、上部電極４０及びビア電極４２との接点を中心に回転するような応力が発生した場合、端子電極６０および７０の一方側端部が回転しようとする応力が保護膜８０によって吸収されるため、対応力性を高くすることができる。なお、保護膜８０の断面は円弧状に限らず矩形状や三角形状であってもよい。
　保護膜８０は、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、有機パッシベーション材料等の樹脂材料により形成される。また、保護膜８０は、絶縁膜５０よりも厚さが厚く形成される。保護膜８０の厚さは、例えば、２０μｍ以上である。また、保護膜８０は、絶縁膜５０よりも弾性率ないしヤング率が低い材料により形成される。弾性率は、例えば、１０ギガパスカル未満である。
　図３は、本実施形態のキャパシタ１００を、回路基板２００に実装した状態における、図１のＡＡ´断面を示す。図３において、キャパシタ１００は、はんだ２４０及び２５０によって、回路基板２００に実装されている。具体的には、端子電極６０及び７０が、それぞれ、回路基板２００の配線２２０及び２４０に、はんだ２４０及び２５０によって接合され、これにより、キャパシタ１００が回路基板２００に実装される。
　本実施形態では、キャパシタ１００が保護膜８０を有するので、キャパシタ１００に厚さ方向に加わる応力を分散させることができる。これにより、容量素子や基板１０に加わる応力を低減させることができる。また、保護膜８０が十分な厚さを有するので、仮にキャパシタ１００に比較的大きな応力が加わったとしても、キャパシタ１００に発生するクラックを保護膜８０に止め、容量素子や基板１０に到達することを抑制することができる。
　また、本実施形態では、キャパシタ１００が保護膜８０を有するので、端子電極６０及び７０の表面積を大きくすることができる。これにより、キャパシタ１００の回路基板２００に対する固着強度を上げることができる。なお、保護膜８０を形成しない場合における固着強度が０．８ニュートンであったのに対して、本実施形態における固着強度は１．０ニュートンであった。当該固着強度は、キャパシタ１００を回路基板２００に実装して基板曲げ試験を行い、キャパシタ１００が故障したときにキャパシタ１００ないし回路基板２００に加わっていた応力である。
　また、本実施形態では、キャパシタ１００が保護膜８０を有するので、端子電極６０及び７０に凹凸（段差）が形成される。これにより、端子電極６０及び７０のうち、保護膜８０上に形成された部分以外の部分において、はんだ留まることができる。ひいては、キャパシタ１００の実装時に、回路基板２００に対するキャパシタ１００の実装傾きを低減させることができる。なお、保護膜８０を形成しない場合における実装傾きが約１３度であったのに対して、本実施形態における実装傾きは約３度であった。
　図４Ａ～Ｇは、本実施形態に係るキャパシタ１００の製造方法の一例を示す模式図である。以下、図４Ａ～Ｇを用いて、キャパシタ１００の製造方法について説明する。なお、図４Ａ～Ｇでは、１つのキャパシタ１００について説明するが、同一の基板１０に複数のキャパシタ１００を同時に形成することができる。
　図４Ａに示すように、まず、基板１０を用意し、基板１０上に絶縁膜１２を形成する。例えば、基板１０はシリコン基板であり、絶縁膜１２はシリコン基板の表面を酸化した酸化シリコン膜である。基板１０の厚さは、例えば、１００μｍ以上３００μｍ以下である。基板１０の厚さを１００μｍ以上３００μｍ以下とすると、基板１０の機械的強度を保ちつつ、キャパシタ１００を実装時にハンドリングし易い形状に保つことができる。なお、基板１０は、ガリウムヒ素等の他の半導体基板や、ガラスやアルミナ等の絶縁性基板であってもよい。また、絶縁膜１２の膜厚は、例えば、０．１μｍ以上３μｍ以下程度である。もっとも、絶縁膜１２は、基板１０と下部電極２０との間の絶縁が保てる厚さであればよい。絶縁膜１２は、窒化シリコン、酸化アルミニウム等の絶縁材料により形成されてもよい。
　次に、図４Ｂに示すように、絶縁膜１２上に、下部電極２０を構成する金属材料からなる金属膜を形成し、当該金属膜をフォトレジストでパターニングし、当該フォトレジストをマスクとして当該金属膜をエッチングすることにより、下部電極２０を形成する。金属材料は、例えば、銅、銀、金、アルミニウム等である。また、下部電極２０の膜厚は、例えば、０．５μｍ以上１０μｍ以下であり、また、２μｍ以上６μｍ以下であってもよい。下部電極２０の膜厚を０．５μｍ以上１０μｍ以下とすると、下部電極２０の抵抗値を、キャパシタ１００の高周波特性に影響を与えない程度の値にすることができ、また、下部電極２０により発生する応力をキャパシタ１００が歪まない程度に抑えることができる。
　次に、図４Ｃに示すように、誘電膜３０を形成する。まず、誘電膜３０を形成する誘電体材料を、下部電極２０の上面及び端面、並びに、絶縁膜１２上に堆積させる。誘電体材料は、例えば、シリコン窒化膜で、その膜厚は、例えば、０．１μｍ以上１．５μｍ以下である。そして、パターニングされたフォトレジストをマスクとして、下部電極２０の上面の一部が露出するように、誘電体材料の一部を除去して、開口３２を形成し、誘電膜３０を形成する。誘電膜３０は、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム等の他の酸化物や窒化物からなる誘電体材料により形成されてもよい。また、誘電膜３０は、異なる誘電体材料からなる複数層の膜であってもよい。
　次に、図４Ｄに示すように、上部電極４０及びビア電極４２を形成する。まず、上部電極４０及びビア電極４２を形成する金属材料を、誘電膜３０、絶縁膜１２、及び、誘電膜３０の開口３２（図４Ｃ参照）内に堆積させる。上部電極４０及びビア電極４２の厚さは、例えば、０．５μｍ以上１０μｍ以下であり、また、２μｍ以上６μｍ以下であってもよい。このように、上部電極４０が比較的厚い膜厚を有することにより、直列抵抗を下げることができる。また、金属材料は、例えば、銅、銀、金、アルミニウム等である。そして、パターニングされたフォトレジストをマスクとして、堆積された金属材料をエッチングして、下部電極２０の一部の領域に上部電極４０を形成するとともに、誘電膜３０の開口３２にビア電極４２を形成する。
　なお、本実施形態において、下部電極２０は、上部電極４０よりも、膜厚が厚く形成される。これにより、平面視において上部電極４０が下部電極２０よりも内側に形成されたとしても、等価直列抵抗を低く抑えることができる。
　次に、図４Ｅに示すように、絶縁膜５０を形成する。まず、絶縁膜５０を形成する絶縁材料を、上部電極４０、ビア電極４２、誘電膜３０、及び絶縁膜１２上に堆積させる。絶縁膜５０は、ポリイミド樹脂や酸化シリコンなどの絶縁材料により形成される。絶縁膜５０の膜厚は、例えば、１μｍ以上２０μｍ以下である。これにより、絶縁膜５０を挟んで下部電極２０と端子電極６０との間に形成される容量を、誘電膜３０を挟んで下部電極２０と上部電極４０との間に形成される容量よりも大きくすることができる。また、絶縁膜５０を形成する材料として、高粘度の材料を必ずしも用いる必要がないため、絶縁膜５０の厚さを比較的容易に制御することができる。ひいては、キャパシタ１００の容量のばらつきを低減させることができる。
　そして、パターニングされたフォトレジストをマスクとして、当該絶縁材料をエッチングして、それぞれ、上部電極４０の一部及びビア電極４２の一部が露出するように、開口５２及び５４を形成する。なお、本実施形態において、絶縁膜５０は、下部電極２０の側壁部分（側面）を覆うように形成される。これにより、仮に誘電膜３０が下部電極２０の側壁部分に十分に形成されなかったとしても、下部電極２０が露出することを防ぐことができる。ひいては、キャパシタ１００の実装時に、下部電極２０の側壁部分においてはんだと下部電極２０が短絡することを防ぐことができる。
　次に、図４Ｆに示すように、保護膜８０を形成する。まず、保護膜８０を形成する樹脂材料（ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、有機パッシベーション材料等）を、絶縁膜５０、上部電極４０及びビア電極４２上に塗布し、平面視において所定のパターンとなるように露光及び現像する。そして、当該樹脂材料をキュアして硬化させることにより、保護膜８０を形成する。
　次に、図４Ｇに示すように、端子電極６０及び７０を形成する。まず、金属材料を、上部電極４０、ビア電極４２、絶縁膜５０及び保護膜８０上に堆積させて、シード層を形成する。シード層は、例えば、銅とチタンの積層である。そして、シード層上にレジストを塗布し、端子電極６０及び７０を形成する領域においてシード層が露出するようにレジストをパターニングする。そして、シード層を電極として、シード層のうち露出した部分に、電解めっきにより金属材料を堆積させる。本実施形態では、金属材料として、銅が４μｍ、ニッケルが４μｍ、金が０．２μｍ堆積される。そして、レジストを除去するとともに、シード層をエッチングして、端子電極６０及び７０が形成される。以上の工程により、本実施形態に係るキャパシタ１００を得ることができる。
　図５は、本発明の第２実施形態に係るキャパシタ１００の構造を概略的に示す平面図である。また、図６は、図５のＡＡ´断面を示す図である。なお、図５及び図６においては、キャパシタ１００の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ１００が不図示の構成を備えることを妨げるものではない。また、第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
　本実施形態におけるキャパシタ１００は、平面視において、保護膜８０が、開口５２及び５４のうちの３辺の周囲において、絶縁膜５０を覆うように設けられている。すなわち、開口５２及び５４は４辺を有する矩形形状を有しており、保護膜８０は、開口５２及び５４の周囲のうち、それぞれ、開口５４又は５２と対向する辺及び当該辺に隣接する２辺の周囲において、絶縁膜５０を覆うように設けられている。
　本実施形態では、端子電極６０及び７０において凹凸（段差）が形成される領域がさらに増えるため、キャパシタ１００に加わる応力をさらに分散させることができる。また、はんだ２４０及び２５０により接合される面積がさらに増えるため、固着強度をさらに向上させることができる。なお、第１実施形態における固着強度が１．０ニュートンであったのに対して、本実施形態における固着強度は１．５ニュートンであった。
　図７は、本発明の第２実施形態に係るキャパシタ１００の構造を概略的に示す平面図である。また、図８は、図５のＡＡ´断面を示す図である。なお、図７及び図８においては、キャパシタ１００の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ１００が不図示の構成を備えることを妨げるものではない。
　本実施形態におけるキャパシタ１００は、端子電極６０及び７０が２層構造を有する。具体的には、端子電極６０は、上部電極４０から絶縁膜５０の一部に亘って形成された第１層６０－１と、第１層６０－１から保護膜８０に亘って形成された第２層６０－２とを有する。同様に、端子電極７０は、ビア電極４２から絶縁膜５０の一部に亘って形成された第１層７０－１と、第１層７０－１から保護膜８０に亘って形成された第２層７０－２とを有する。なお、保護膜８０は、第１層６０－１及び７０－１が形成された後に、絶縁膜５０及び第１層６０－１及び７０－１上に形成される。
　以上、本発明の例示的な実施形態について説明した。
　本発明の一実施形態に係るキャパシタ１００は、表面及び裏面を有する基板１０と、基板１０の表面上に設けられた素子と、素子に電気的に接続された上部電極４０及び／又はビア電極４２と、基板１０の表面の平面視において上部電極４０及び／又はビア電極４２と重なる位置に開口５２及び／又は５４が設けられた絶縁膜５０と、開口５２及び／又は５４の周囲の少なくとも一部を含む領域において、絶縁膜５０を覆うように設けられた保護膜８０と、上部電極４０及び／又はビア電極４２から保護膜８０に亘って設けられた端子電極６０及び／又は７０とを備える。
　これにより、キャパシタ１００に厚さ方向に加わる応力を、保護膜８０において分散させることができるので、容量素子や基板１０に加わる応力を低減させることができる。また、保護膜８０が十分な厚さを有するので、仮にキャパシタ１００に比較的大きな応力が加わったとしても、キャパシタ１００に発生するクラックを保護膜８０に止め、容量素子や基板１０に到達することを抑制することができる。また、キャパシタ１００が保護膜８０を有するので、端子電極６０及び７０の表面積を大きくすることができる。これにより、キャパシタ１００の回路基板２００に対する固着強度を上げることができる。さらに、キャパシタ１００が保護膜８０を有するので、端子電極６０及び７０に凹凸（段差）が形成される。これにより、端子電極６０及び７０のうち、保護膜８０上に形成された部分以外の部分において、はんだ留まることができる。ひいては、キャパシタ１００の実装時に、回路基板２００に対するキャパシタ１００の実装傾きを低減させることができる。
　また、開口５２及び／又は５４は、平面視において、４辺を含む矩形形状を有しており、保護膜８０は、開口５２及び／又は５４の４辺のうちの３辺の周囲において、絶縁膜５０を覆うように設けられてもよい。これにより、端子電極６０及び７０において凹凸（段差）が形成される領域がさらに増えるため、キャパシタ１００に加わる応力をさらに分散させることができる。また、はんだ２４０及び２５０により接合される面積がさらに増えるため、固着強度をさらに向上させることができる。
　なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
１０…基板、１２…絶縁膜、２０…下部電極、３０…誘電膜、４０…上部電極、４２…ビア電極、５０…絶縁膜、５２…開口、５４…開口、６０…端子電極、７０…端子電極、８０…保護膜、１００…キャパシタ、２００…回路基板

Claims (4)

  1. 　第１主面及び第２主面を有する基板と、
    　前記基板の前記第１主面上に設けられた素子と、
    　前記素子に電気的に接続された第１コンタクト電極と、
    　前記第１主面の平面視において前記第１コンタクト電極と重なる位置に第１開口が設けられた絶縁膜と、
    　前記第１開口の周囲の少なくとも一部を含む領域において、前記絶縁膜を覆うように設けられた保護膜と、
    　前記第１コンタクト電極から前記保護膜に亘って設けられた第１外部電極と
    を備えた電子部品。
  2. 　前記第１開口は、前記第１主面の平面視において、４辺を含む矩形形状を有しており、
    　前記保護膜は、前記第１開口の前記４辺のうちの３辺の周囲において、絶縁膜を覆うように設けられている、請求項１に記載の電子部品。
  3. 　前記素子に電気的に接続された第２コンタクト電極をさらに備え、
    　前記絶縁膜において、前記第２コンタクト電極と重なる位置に第２開口が設けられており、
    　前記保護膜は、前記第１開口と前記第２開口との間の領域から、前記第１開口の周囲の少なくとも一部を含む領域及び第２開口の周囲の少なくとも一部を含む領域に亘って、前記絶縁膜を覆うように設けられており、
    　前記電子部品は、前記第２コンタクト電極から前記保護膜に亘って設けられた第２外部電極をさらに備えた、請求項１に記載の電子部品。
  4. 　前記保護膜は、前記絶縁膜と接触する接触面と、前記接触面に対向する対向面とを有し、
    前記第１外部電極は、前記第１コンタクト電極から前記対向面に亘って設けられる、請求項１に記載の電子部品。
PCT/JP2017/039170 2016-11-08 2017-10-30 電子部品 Ceased WO2018088265A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018550149A JP6819894B2 (ja) 2016-11-08 2017-10-30 電子部品
CN201780059789.XA CN109791840B (zh) 2016-11-08 2017-10-30 电子部件
US16/296,583 US10847317B2 (en) 2016-11-08 2019-03-08 Electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016218406 2016-11-08
JP2016-218406 2016-11-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/296,583 Continuation US10847317B2 (en) 2016-11-08 2019-03-08 Electronic component

Publications (1)

Publication Number Publication Date
WO2018088265A1 true WO2018088265A1 (ja) 2018-05-17

Family

ID=62109546

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/039170 Ceased WO2018088265A1 (ja) 2016-11-08 2017-10-30 電子部品

Country Status (4)

Country Link
US (1) US10847317B2 (ja)
JP (1) JP6819894B2 (ja)
CN (1) CN109791840B (ja)
WO (1) WO2018088265A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220336345A1 (en) * 2020-01-20 2022-10-20 Murata Manufacturing Co., Ltd. Semiconductor device and module

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7688961B2 (ja) * 2019-12-27 2025-06-05 太陽誘電株式会社 電子部品及び電子部品の製造方法
WO2022004014A1 (ja) * 2020-06-29 2022-01-06 Tdk株式会社 薄膜キャパシタ及びこれを備える電子回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338401A (ja) * 2002-05-21 2003-11-28 Tateyama Kagaku Kogyo Kk 厚膜型チップ抵抗器及びその製造方法
JP2015195337A (ja) * 2014-03-28 2015-11-05 ローム株式会社 ディスクリートキャパシタおよびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166947A (en) * 1979-06-14 1980-12-26 Hitachi Ltd Thin film capacitor integrated circuit
JPH0547586A (ja) * 1991-08-16 1993-02-26 Toshiba Corp コンデンサ部品
JP3076507B2 (ja) * 1995-06-13 2000-08-14 松下電子工業株式会社 半導体装置、半導体集積回路装置及びその製造方法
TW459323B (en) * 1996-12-04 2001-10-11 Seiko Epson Corp Manufacturing method for semiconductor device
JP2005217443A (ja) * 1996-12-04 2005-08-11 Seiko Epson Corp 半導体装置及びその製造方法
JP3418090B2 (ja) 1997-06-02 2003-06-16 太陽誘電株式会社 チップ部品の製造方法
TW557569B (en) * 2000-01-24 2003-10-11 Sony Corp Semiconductor device and manufacturing method thereof
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP2005116756A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置及びその製造方法
JP2006310744A (ja) * 2005-03-28 2006-11-09 Fujitsu Ltd 薄膜キャパシタ及び半導体装置
KR100989086B1 (ko) * 2005-11-29 2010-10-25 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치와 그 제조 방법
JP5625405B2 (ja) 2010-03-12 2014-11-19 Tdk株式会社 表面実装型電子部品
JP5503034B2 (ja) 2013-01-23 2014-05-28 太陽社電気株式会社 チップ抵抗器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338401A (ja) * 2002-05-21 2003-11-28 Tateyama Kagaku Kogyo Kk 厚膜型チップ抵抗器及びその製造方法
JP2015195337A (ja) * 2014-03-28 2015-11-05 ローム株式会社 ディスクリートキャパシタおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220336345A1 (en) * 2020-01-20 2022-10-20 Murata Manufacturing Co., Ltd. Semiconductor device and module

Also Published As

Publication number Publication date
JP6819894B2 (ja) 2021-01-27
JPWO2018088265A1 (ja) 2019-07-18
US20190206627A1 (en) 2019-07-04
CN109791840B (zh) 2021-12-10
CN109791840A (zh) 2019-05-21
US10847317B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
CN115769324B (zh) 薄膜电容器及具备其的电子电路基板
US12288646B2 (en) Capacitor with connection conductor contacting a surface of a substrate
JP6372640B2 (ja) キャパシタ
JP4572759B2 (ja) 半導体装置及び電子機器
JP2020115587A (ja) キャパシタ
JP7178187B2 (ja) トレンチキャパシタ
CN110959188B (zh) 电容器
CN110914973A (zh) 电容器
JP6788847B2 (ja) キャパシタ
JP6819894B2 (ja) 電子部品
JP6731777B2 (ja) チップコンデンサ
TWI659515B (zh) 封裝結構及其製造方法
US10278290B2 (en) Electronic component embedded substrate
JP7647880B2 (ja) 半導体装置
JP4574383B2 (ja) 薄膜コンデンサおよび配線基板
JP2018133363A (ja) 電子部品内蔵基板及び基板実装構造体
CN102169860A (zh) 具有被动组件结构的半导体结构及其制造方法
US12431290B2 (en) Semiconductor device and module
US20240063252A1 (en) Semiconductor device and module
WO2024252871A1 (ja) 半導体装置
JP2018019070A (ja) 電子部品内蔵基板
JP2017195320A (ja) チップコンデンサ
CN110767626A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17869892

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018550149

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17869892

Country of ref document: EP

Kind code of ref document: A1