[go: up one dir, main page]

WO2017104341A1 - 半導体基板、並びにエピタキシャルウエハ及びその製造方法 - Google Patents

半導体基板、並びにエピタキシャルウエハ及びその製造方法 Download PDF

Info

Publication number
WO2017104341A1
WO2017104341A1 PCT/JP2016/083986 JP2016083986W WO2017104341A1 WO 2017104341 A1 WO2017104341 A1 WO 2017104341A1 JP 2016083986 W JP2016083986 W JP 2016083986W WO 2017104341 A1 WO2017104341 A1 WO 2017104341A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
angle
less
single crystal
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/083986
Other languages
English (en)
French (fr)
Inventor
後藤　健
熊谷　義直
尚 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Tokyo University of Agriculture and Technology NUC
Original Assignee
Tamura Corp
Tokyo University of Agriculture and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Tokyo University of Agriculture and Technology NUC filed Critical Tamura Corp
Priority to CN201680073555.6A priority Critical patent/CN108368641B/zh
Priority to US16/061,486 priority patent/US10985016B2/en
Priority to EP16875325.9A priority patent/EP3396030B1/en
Publication of WO2017104341A1 publication Critical patent/WO2017104341A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Definitions

  • the present invention relates to a semiconductor substrate, an epitaxial wafer, and a manufacturing method thereof.
  • a ⁇ -Ga 2 O 3 single crystal film is grown at a high growth rate by the MBE method by setting the plane orientation of the main surface of the ⁇ -Ga 2 O 3 substrate to a predetermined plane orientation. Can be made.
  • One of the objects of the present invention is to provide a semiconductor substrate made of ⁇ -Ga 2 O 3 based single crystal, which can grow an epitaxial layer made of ⁇ -Ga 2 O 3 based single crystal at a high growth rate by HVPE method,
  • An object of the present invention is to provide an epitaxial wafer having the semiconductor substrate and an epitaxial layer, and a method for manufacturing the epitaxial wafer.
  • Another object of the present invention it is possible to grow the epitaxial layer made of good ⁇ -Ga 2 O 3 system single crystal surface morphology by the HVPE method, a semiconductor consisting of ⁇ -Ga 2 O 3 single crystal
  • An object is to provide a substrate, an epitaxial wafer having the semiconductor substrate and an epitaxial layer, and a method of manufacturing the epitaxial wafer.
  • the following [1] to [7] semiconductor substrate, [8] epitaxial wafer, or [9] to [16] epitaxial wafer manufacturing method are provided. To do.
  • a semiconductor substrate used as a base substrate for epitaxial crystal growth by the HVPE method which is made of a ⁇ -Ga 2 O 3 single crystal and is parallel to the [100] axis of the ⁇ -Ga 2 O 3 single crystal
  • a semiconductor substrate with a major surface as the main surface
  • the angle ⁇ formed by the main surface and the (001) plane of the ⁇ -Ga 2 O 3 single crystal, with the rotation direction of the right-hand screw going in the a-axis direction being a positive angle, is 30 ° or more and 90 °
  • the semiconductor substrate according to the above [1] which is not more than ° or not less than -150 ° and not more than -90 °.
  • An average dislocation density of the semiconductor substrate is 1 ⁇ 10 4 / cm 2 or less, and the angle ⁇ is 54.3 ° or more and 65.7 ° or less, or ⁇ 125.7 ° or more and ⁇ 114.3 °.
  • the semiconductor substrate has an average dislocation density of 1 ⁇ 10 3 / cm 2 or less, and the angle ⁇ is 41.6 ° or more and 78.4 ° or less, or ⁇ 138.4 ° or more and ⁇ 101.6 °.
  • the semiconductor substrate according to [2] which is as follows.
  • the angle ⁇ formed by the main surface and the (001) plane of the ⁇ -Ga 2 O 3 single crystal is ⁇ 0.33 °, where the rotation direction of the right screw proceeding in the a-axis direction is a positive angle.
  • the semiconductor substrate according to [1] which is 0.33 ° or less, greater than 45 ° and 90 ° or less, or less than ⁇ 45 ° and ⁇ 90 ° or more.
  • the angle ⁇ formed by the main surface and the (001) plane of the ⁇ -Ga 2 O 3 single crystal, where the rotation direction of the right-hand screw going in the a-axis direction is a positive angle is ⁇ 30 ° or more
  • [9] consists ⁇ -Ga 2 O 3 single crystal, [100] in the ⁇ -Ga 2 O 3 single crystal on a semiconductor substrate having a principal plane parallel to the axis, ⁇ -Ga 2 O 3 system
  • a method for manufacturing an epitaxial wafer comprising a step of epitaxially growing an epitaxial layer made of a single crystal by an HVPE method.
  • An angle ⁇ formed by the main surface and the (001) plane of the ⁇ -Ga 2 O 3 single crystal, with the rotation direction of the right screw proceeding in the a-axis direction being a positive angle, is 30 ° or more and 90
  • the average dislocation density of the semiconductor substrate is 1 ⁇ 10 4 / cm 2 or less, and the angle ⁇ is 54.3 ° or more and 65.7 ° or less, or ⁇ 125.7 ° or more and ⁇ 114.3 °.
  • the average dislocation density of the semiconductor substrate is 1 ⁇ 10 3 / cm 2 or less, and the angle ⁇ is 41.6 ° or more and 78.4 ° or less, or ⁇ 138.4 ° or more and ⁇ 101.6 °.
  • the angle ⁇ formed by the main surface and the (001) plane of the ⁇ -Ga 2 O 3 single crystal is ⁇ 0.33 °, where the rotation direction of the right screw proceeding in the a-axis direction is a positive angle.
  • the direction of rotation of the right screw advances the a-axis direction is a positive angle, and the main surface, ⁇ -Ga 2 O 3 system angle ⁇ between the single crystal of (001) plane, -30 ° or more
  • a semiconductor substrate made of a ⁇ -Ga 2 O 3 single crystal capable of growing an epitaxial layer made of a ⁇ -Ga 2 O 3 single crystal at a high growth rate by the HVPE method, and the semiconductor substrate
  • An epitaxial wafer having an epitaxial layer and a method for manufacturing the epitaxial wafer can be provided.
  • a semiconductor substrate made of a ⁇ -Ga 2 O 3 single crystal capable of growing an epitaxial layer made of a ⁇ -Ga 2 O 3 single crystal having a good surface morphology by the HVPE method,
  • An epitaxial wafer having the semiconductor substrate and an epitaxial layer, and a method for manufacturing the epitaxial wafer can be provided.
  • FIG. 1 is a vertical sectional view of an epitaxial wafer according to the first embodiment.
  • FIG. 2 is a vertical sectional view of the vapor phase growth apparatus according to the embodiment.
  • FIG. 3A is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 3B is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 3C is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 3D is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 4A is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 4B is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 4C is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 4D is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 5A is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 5B is an observation image of the surface of the epitaxial layer by an optical microscope.
  • FIG. 5C is an observation image of the surface of the epitaxial layer by an optical microscope.
  • 6A is an observation image of the surface of the epitaxial layer by an optical microscope
  • FIG. 6B is a schematic diagram of a vertical cross section of the epitaxial layer taken along the cutting line AA in FIG. 6A.
  • FIG. 7A is a bright-field image of a scanning transmission electron microscope (STEM) on the upper surface of the epitaxial wafer.
  • FIG. 7B is a bright field image of a scanning transmission electron microscope of a vertical cross section of an epitaxial wafer.
  • FIG. 8A is a conceptual diagram showing a relationship between an angle ⁇ formed by a dislocation line and a principal surface and a dislocation interval D 2 appearing on the principal surface.
  • FIG. 8B is a conceptual diagram showing the relationship between the angle ⁇ formed between the dislocation line and the principal surface and the dislocation interval D 2 appearing on the principal surface.
  • FIG. 9 is a graph plotting data representing the relationship between the angle ⁇ and the calculated value of the length L of the V-shaped groove.
  • FIG. 10A is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the positive direction (the direction of rotation of the right-hand screw proceeding in the a-axis direction of the semiconductor substrate).
  • FIG. 10B is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the positive direction.
  • FIG. 10C is a schematic diagram illustrating a change in the shape of the V-shaped groove when the angle ⁇ is increased in the positive direction.
  • FIG. 10D is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the positive direction.
  • FIG. 10A is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the positive direction (the direction of rotation of the right-hand screw proceeding in the a-axis direction of the semiconductor substrate).
  • FIG. 10B is a schematic diagram showing a change in the shape of the V-shaped groove when the angle
  • FIG. 10E is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the positive direction.
  • FIG. 10F is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the positive direction.
  • FIG. 11A is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the negative direction (the rotation direction of the left-hand screw that advances in the a-axis direction of the semiconductor substrate).
  • FIG. 11B is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the negative direction.
  • FIG. 11C is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the negative direction.
  • FIG. 11D is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the negative direction.
  • FIG. 11E is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the negative direction.
  • FIG. 11F is a schematic diagram showing a change in the shape of the V-shaped groove when the angle ⁇ is increased in the negative direction.
  • FIG. 12A is an image observed by an optical microscope of the surface before CMP of the epitaxial layer on the semiconductor substrate having an angle ⁇ of 0.06 °.
  • FIG. 12B is an image observed by an optical microscope of the surface after the CMP of the epitaxial layer on the semiconductor substrate having an angle ⁇ of 0.06 °.
  • FIG. 12A is an image observed by an optical microscope of the surface before CMP of the epitaxial layer on the semiconductor substrate having an angle ⁇ of 0.06 °.
  • FIG. 12B is an image observed by an optical microscope of the surface after the CMP of the epi
  • FIG. 13A is a graph plotting data representing the relationship between the offset angle in the [100] axis direction from the (001) plane shown in Table 3 and the growth rate of the ⁇ -Ga 2 O 3 layer.
  • FIG. 13B is a graph plotting data representing the relationship between the offset angle in the [010] axis direction from the (001) plane shown in Table 3 and the growth rate of the ⁇ -Ga 2 O 3 layer.
  • FIG. 14A is a graph plotting data representing the relationship between the angle ⁇ shown in Table 4 and the growth rate of the epitaxial layer.
  • FIG. 14B is a graph in which the range of 0 ° ⁇ ⁇ ⁇ 5.5 ° of FIG. 14A is enlarged.
  • FIG. 15 is a vertical sectional view of a lateral transistor according to the second embodiment.
  • FIG. 1 is a vertical sectional view of an epitaxial wafer 10 according to the first embodiment.
  • the epitaxial wafer 10 includes a semiconductor substrate 11 and an epitaxial layer 13 formed on the main surface 12 of the semiconductor substrate 11 by epitaxial crystal growth by the HVPE (Halide Vapor Phase Epitaxy) method.
  • HVPE Hydrode Vapor Phase Epitaxy
  • the semiconductor substrate 11 is a substrate made of a ⁇ -Ga 2 O 3 based single crystal.
  • the ⁇ -Ga 2 O 3 single crystal is a crystal whose base crystal is a ⁇ -Ga 2 O 3 single crystal or a ⁇ -Ga 2 O 3 single crystal to which an element such as Al or In is added.
  • the composition of ⁇ -Ga 2 O 3 single crystal doped with Al and In is ⁇ - (Ga x Al y In (1-xy) ) 2 O 3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1). 0 ⁇ x + y ⁇ 1).
  • the semiconductor substrate 11 may include a conductive impurity such as Sn.
  • the semiconductor substrate 11 is, for example, slicing the FZ (Floating Zone) method and EFG (Edge Defined Film Fed Growth) method Ga 2 O 3 system single crystal bulk crystal grown by the melt growth method such as, polishing the surface Is formed.
  • the main surface 12 of the semiconductor substrate 11 is a surface parallel to the [100] axis of the ⁇ -Ga 2 O 3 single crystal constituting the semiconductor substrate 11. This is because when the plane orientation of the main surface of the ⁇ -Ga 2 O 3 single crystal substrate is parallel to the [100] axis, the main surface and the (100) plane of the ⁇ -Ga 2 O 3 single crystal
  • the angle formed is set based on the discovery of the present inventors that the rate of epitaxial growth of the ⁇ -Ga 2 O 3 single crystal layer by the HVPE method and the surface morphology of the ⁇ -Ga 2 O 3 single crystal layer can be controlled. It is a thing.
  • an angle formed by the main surface 12 and the (001) plane of the ⁇ -Ga 2 O 3 single crystal constituting the semiconductor substrate 11 (hereinafter referred to as an angle)
  • the growth rate of the epitaxial layer 13 by the HVPE method is increased by setting the rotation direction of the right-hand screw proceeding in the a-axis direction of the semiconductor substrate 11 as a positive angle to -30 ° or more and 30 ° or less. Can do. Furthermore, the growth rate of the epitaxial layer 13 by the HVPE method can be further increased by setting the angle ⁇ to 0.3 ° to 15 ° or ⁇ 15 ° to ⁇ 0.3 °.
  • this angle ⁇ is formed by the HVPE method by setting the rotation direction of the right screw that advances in the a-axis direction of the semiconductor substrate 11 as a positive angle to 30 ° or more and 90 ° or less or ⁇ 150 ° or more and ⁇ 90 ° or less.
  • the surface morphology of the epitaxial layer 13 to be formed can be improved.
  • the surface morphology of the epitaxial layer 13 can be made better.
  • the angle ⁇ is 54.3 ° or more and 65.7 ° or less, or ⁇ 125.7 ° or more and ⁇ 114.3 ° or less.
  • the angle ⁇ is 41.6 ° or more and 78.4 ° or less, or ⁇ 138.4 ° or more and ⁇ 101.6 ° or less.
  • the ⁇ -Ga 2 O 3 single crystal is rotated in the negative direction with the plane coincident when the (001) plane is rotated in the positive direction with the [100] axis as the rotation axis because of its symmetry.
  • the faces that coincide are equivalent. That is, the surface orientation of the main surface 12 is equivalent regardless of whether the angle ⁇ is positive or negative.
  • Epitaxial layer 13 similarly to the semiconductor substrate 11, made of ⁇ -Ga 2 O 3 system single crystal. Further, the epitaxial layer 13 may contain a conductivity type impurity such as Si.
  • FIG. 2 is a vertical sectional view of the vapor phase growth apparatus 2 according to the embodiment.
  • the vapor phase growth apparatus 2 is a vapor phase growth apparatus for the HVPE method, and includes a first gas introduction port 21, a second gas introduction port 22, a third gas introduction port 23, and an exhaust port 24. 20 and a first heating unit 26 and a second heating unit 27 that are installed around the reaction chamber 20 and heat a predetermined region in the reaction chamber 20.
  • the HVPE method has a higher film formation rate than the PLD method or the like.
  • the uniformity of the in-plane distribution of film thickness is high, and a large-diameter film can be grown. For this reason, it is suitable for mass production of crystals.
  • the reaction chamber 20 is provided with a reaction vessel 25 containing Ga raw material, a raw material reaction region R1 in which a gallium raw material gas is generated, and a crystal growth region in which the semiconductor substrate 11 is disposed and the epitaxial layer 13 is grown. R2 is included.
  • the reaction chamber 20 is made of, for example, quartz glass.
  • reaction vessel 25 is, for example, quartz glass, and the Ga raw material accommodated in the reaction vessel 25 is metallic gallium.
  • the first heating unit 26 and the second heating unit 27 can heat the raw material reaction region R1 and the crystal growth region R2 of the reaction chamber 20, respectively.
  • the first heating unit 26 and the second heating unit 27 are, for example, resistance heating type or radiation heating type heating devices.
  • the first gas introduction port 21 uses a Cl-containing gas, which is Cl 2 gas or HCl gas, as a raw material reaction region of the reaction chamber 20 using a carrier gas (N 2 gas, Ar gas, or He gas) that is an inert gas. This is a port for introduction into R1.
  • a Cl-containing gas which is Cl 2 gas or HCl gas
  • a carrier gas N 2 gas, Ar gas, or He gas
  • the second gas introduction port 22 is an oxygen-containing gas such as O 2 gas or H 2 O gas, which is an oxygen source gas, and a chloride gas (for example, four gases) for adding a dopant such as Si to the epitaxial layer 13.
  • This is a port for introducing a carrier gas (N 2 gas, Ar gas, or He gas) that is an inert gas into the crystal growth region R2 of the reaction chamber 20.
  • the third gas introduction port 23 is a port for introducing a carrier gas (N 2 gas, Ar gas, or He gas), which is an inert gas, into the crystal growth region R 2 of the reaction chamber 20.
  • a carrier gas N 2 gas, Ar gas, or He gas
  • the raw material reaction region R1 of the reaction chamber 20 is heated using the first heating means 26, and the atmospheric temperature of the raw material reaction region R1 is maintained at a predetermined temperature.
  • a Cl-containing gas is introduced from the first gas introduction port 21 using a carrier gas, and the metal gallium and the Cl-containing gas in the reaction vessel 25 are reacted in the raw material reaction region R1 at the above atmospheric temperature. Generates gallium chloride gas.
  • the atmospheric temperature in the raw material reaction region R1 is such that the partial pressure of the GaCl gas is the highest among the gallium chloride-based gases generated by the reaction between the metal gallium in the reaction vessel 25 and the Cl-containing gas. Temperature is preferred.
  • the gallium chloride-based gas includes GaCl gas, GaCl 2 gas, GaCl 3 gas, (GaCl 3 ) 2 gas, and the like.
  • GaCl gas is a gas that can keep the growth driving force of the Ga 2 O 3 crystal up to the highest temperature among the gases contained in the gallium chloride-based gas. In order to obtain high-purity and high-quality Ga 2 O 3 crystals, growth at a high growth temperature is effective. Therefore, a gallium chloride-based gas with a high partial pressure of GaCl gas having a high growth driving force is generated at high temperatures. Is preferred for the growth of the epitaxial layer 13.
  • Cl 2 gas not containing hydrogen is used as the Cl-containing gas. It is preferable to use it.
  • the metal gallium in the reaction vessel 25 is maintained in a state where the atmosphere temperature of the raw material reaction region R1 is maintained at 300 ° C. or higher by the first heating means 26. It is preferable to react a Cl-containing gas.
  • the partial pressure ratio of GaCl gas is overwhelmingly high (the equilibrium partial pressure of GaCl gas is 4 orders of magnitude larger than GaCl 2 gas and 8 orders of magnitude larger than GaCl 3 gas). gas other than GaCl gas does not substantially contribute to the growth of the Ga 2 O 3 crystal.
  • the metal in the reaction vessel 25 is maintained in a state where the atmosphere temperature of the raw material reaction region R1 is kept at 1000 ° C. or lower. It is preferable to react gallium with a Cl-containing gas.
  • the gallium chloride gas generated in the raw material reaction region R1 and the oxygen-containing gas introduced from the second gas introduction port 22 are mixed, and the semiconductor substrate 11 is mixed with the mixed gas.
  • the epitaxial layer 13 is epitaxially grown on the semiconductor substrate 11 by exposure.
  • the pressure in the crystal growth region R2 in the furnace containing the reaction chamber 20 is maintained at, for example, 1 atm.
  • a source gas of the additive element for example, a chloride-based gas such as silicon tetrachloride (SiCl 4 )
  • SiCl 4 silicon tetrachloride
  • O 2 gas not containing hydrogen is used as the oxygen-containing gas. It is preferable to use it.
  • the ratio of the O 2 gas supply partial pressure to the GaCl gas supply partial pressure in the crystal growth region R2 is 0.
  • the epitaxial layer 13 is preferably grown in a state of 5 or more.
  • the growth temperature is preferably set to 900 ° C. or higher.
  • the epitaxial layer 13 contains, for example, 5 ⁇ 10 16 (atoms / cm 3 ) or less of Cl. This is because the epitaxial layer 13 is formed by the HVPE method using a Cl-containing gas. Normally, when a Ga 2 O 3 single crystal film is formed by a method other than the HVPE method, since a Cl-containing gas is not used, Cl is not contained in the Ga 2 O 3 single crystal film. ⁇ 10 16 (atoms / cm 3 ) or more of Cl is not contained.
  • FIGS. 4A to 4D, and FIGS. 5A to 5C are observation images of the surface of the epitaxial layer 13 by an optical microscope. In the upper left of each figure, the value of the angle ⁇ of the semiconductor substrate 11 that is the base of each epitaxial layer 13 is shown.
  • the epitaxial layer 13 shown in FIGS. 3A to 3D, FIGS. 4A to 4D, and FIGS. 5A to 5C is a layer made of ⁇ -Ga 2 O 3 single crystal grown on the semiconductor substrate 11 made of ⁇ -Ga 2 O 3 single crystal. It is.
  • FIG. 6A is an observation image of the surface of the epitaxial layer 13 by an optical microscope
  • FIG. 6B is a schematic diagram of a vertical cross section of the epitaxial layer 13 taken along the cutting line AA in FIG. 6A. is there.
  • “L” and “T” in FIG. 6B represent the length of the V-shaped groove and the thickness of the epitaxial layer 13 (depth of the V-shaped groove), respectively.
  • the angle ⁇ of the semiconductor substrate 11 shown in FIG. 6A is approximately + 0.75 °.
  • the V-shaped groove is formed by dislocation of the semiconductor substrate 11 propagating to the epitaxial layer 13.
  • the inventors of the present application have found that the dislocation line 15 of the dislocation of the semiconductor substrate 11 that is the starting point of the generation of the V-shaped groove in the epitaxial layer 13 is the rotation direction of the left-handed screw that advances in the a-axis direction of the semiconductor substrate 11 (FIG. 6B). It has been found that the [010] axis is rotated approximately 60 ° in the counterclockwise direction in FIG.
  • FIGS. 7A and 7B are bright-field images of a scanning transmission electron microscope (STEM) of the upper surface and vertical section of the epitaxial wafer 10, respectively.
  • the angle ⁇ of the semiconductor substrate 11 shown in FIGS. 7A and 7B is about ⁇ 0.8 °. In these images, dislocation lines 15 in the semiconductor substrate 11 can be confirmed.
  • the angle formed between the straight line 14 at the bottom of the V-shaped groove and the main surface 12 of the semiconductor substrate 11 is equal to the angle ⁇ .
  • the angle ⁇ in the epitaxial wafer 10 shown in FIG. 7A is as small as ⁇ 0.8 °, and the straight line 14 at the bottom of the V-groove seems to coincide with the main surface 12 in the STEM image of FIG. Looks like.
  • the side surface of the V-shaped groove is substantially perpendicular to the main surface 12, but may be inclined in a very thin region near the main surface 12.
  • the semiconductor substrate 11 and the epitaxial layer 13 shown in FIG. 7A are thinly processed for STEM observation, and FIG. 7A shows the side surface of the inclined V-shaped groove near the main surface 12.
  • the dislocation line 15 of the semiconductor substrate 11 becomes parallel to the main surface 12 and no dislocation appears on the main surface 12. For this reason, dislocation propagation from the semiconductor substrate 11 to the epitaxial layer 13 hardly occurs. Even when the angle ⁇ is ⁇ 120 °, the dislocation line 15 is parallel to the main surface 12, so the length L of the V-shaped groove is almost zero.
  • the distance between dislocations increases as it approaches parallel.
  • 8A and 8B are conceptual diagrams showing the relationship between the angle ⁇ formed by the dislocation line 15 and the main surface 12 and the dislocation interval D 2 appearing on the main surface 12.
  • this conceptual diagram it is assumed that the dislocation lines 15 are arranged at regular intervals.
  • the average dislocation density of the semiconductor substrate 11 is 1 ⁇ 10 4 / cm 2
  • the average value of the distance D 1 between the dislocation lines 15 is 100 ⁇ m.
  • spacing D 2 of dislocations appearing on the main surface 12 is larger than 1000 .mu.m. That is, the average number of dislocations appearing on the main surface 12 is less than 1 / mm 2 .
  • Table 1 shows the relationship between the average dislocation density of the semiconductor substrate 11 and the angle ⁇ when the average number of dislocations appearing on the main surface 12 is less than 1 / mm 2 .
  • ⁇ 0 ° when the angle ⁇ is approximately 60 ° or ⁇ 120 °, according to Table 1, when the average dislocation density of the semiconductor substrate 11 is 1 ⁇ 10 5 / cm 2 or less, the angle ⁇ the 58.2 ° or 61.8 ° or less, or by setting -121.8 ° or -118.2 ° or less, and one / mm less than 2 average number of dislocation that appears on the main surface 12 be able to.
  • the angle ⁇ is 54.3 ° or more and 65.7 ° or less, or ⁇ 125.7 ° or more and ⁇ 114.3 ° or less.
  • the average number of dislocations appearing on the main surface 12 can be less than 1 / mm 2 .
  • the angle ⁇ is 41.6 ° or more and 78.4 ° or less, or ⁇ 138.4 ° or more and ⁇ 101.6 ° or less. by setting, it is possible to single / mm less than 2 average number of dislocation that appears on the main surface 12.
  • the average dislocation density of the semiconductor substrate 11 is 1 ⁇ 10 2 / cm 2 or less
  • the average number of dislocations appearing on the principal surface 12 is set to 1 by setting the angle ⁇ to other than ⁇ 30 ° and 150 °. Pieces / mm 2 .
  • the straight line 14 at the bottom of the V-shaped groove is parallel to the [010] axis of the ⁇ -Ga 2 O 3 single crystal constituting the semiconductor substrate 11. Since the cross section of FIG. 6B is parallel to the b-axis of the ⁇ -Ga 2 O 3 single crystal constituting the semiconductor substrate 11, the (001) plane of the semiconductor substrate 11 that appears in this cross-section is the [010] axis. Match. Therefore, the angle ⁇ formed between the main surface 12 of the semiconductor substrate 11 and the [010] axis is the angle formed between the main surface 12 and the (001) surface (as shown in FIG. 6B). The angle between the bottom straight line 14 and the main surface 12). For this reason, in calculation, the length L of the V-shaped groove becomes shorter as the angle ⁇ approaches 90 °.
  • FIG. 9 is a graph plotting data representing the relationship between the angle ⁇ and the length L of the V-shaped groove with the rotation direction of the right-hand screw proceeding in the a-axis direction of the semiconductor substrate 11 being positive.
  • the length L of the V-shaped groove sharply decreases as ⁇ is away from 0 °, and the curvature becomes almost 0 around 30 °, so that the length L of the V-shaped groove is reduced.
  • the decrease will be moderate. Therefore, in order to reduce the length L of the V-shaped groove, the angle ⁇ is preferably 30 ° or more and 90 ° or less, and equivalently ⁇ 150 ° or more and ⁇ 90 ° or less.
  • Table 2 shows the relationship between the angle ⁇ with the rotation direction of the right-hand screw proceeding in the a-axis direction of the semiconductor substrate 11 being positive, and the measured value and the calculated value of the length L of the V-shaped groove.
  • the value when the angle ⁇ is 60 ° is almost 0, as described above, that the dislocation line 15 is the main surface. This is because the dislocation does not propagate to the epitaxial layer 13 because the dislocation does not appear on the main surface 12 in parallel with the dislocation 12.
  • the calculated value is based on the calculation on the assumption that the dislocation is propagated to the epitaxial layer 13 and therefore does not become zero.
  • the measured value of the V-shaped groove length L when the angle ⁇ is 45 ° and 75 ° is smaller than the calculated value and is almost zero. This is because the length L of the V-shaped groove is equal to the epitaxial layer.
  • the thickness is smaller than 13
  • the growth crystal is buried in the V-shaped groove in the growth process, the groove becomes shallow, and the length L becomes too short to be measured by an optical microscope.
  • the length L is about 0.5 ⁇ m or less, it becomes difficult to distinguish with an optical microscope. Even when the angle ⁇ is ⁇ 135 ° and ⁇ 105 °, the length L of the V-shaped groove is so short that it cannot be measured with an optical microscope, and the actual measurement value is almost zero.
  • the measured value of the length L of the V-shaped groove when the angle ⁇ is 90 ° is almost 0, which is because the [010] axis of the semiconductor substrate 11 is perpendicular to the main surface 12. Therefore, the straight line 14 at the bottom of the V-shaped groove is considered to be perpendicular to the main surface 12. Further, even when the angle ⁇ is ⁇ 90 °, the [010] axis of the semiconductor substrate 11 is perpendicular to the main surface 12, and thus the measured value of the length L of the V-shaped groove is almost zero.
  • the length L of the V-shaped groove can be shortened so as to be difficult to observe with an optical microscope.
  • 10A to 10F are schematic diagrams showing changes in the shape of the V-shaped groove when the angle ⁇ is increased in the positive direction (the direction of rotation of the right-hand screw that advances in the a-axis direction of the semiconductor substrate 11).
  • FIGS. 11A to 11F are schematic diagrams showing changes in the shape of the V-shaped groove when the angle ⁇ is increased in the negative direction (the direction of rotation of the left-hand screw that advances in the a-axis direction of the semiconductor substrate 11).
  • FIGS. 10A and 11A show a state in which the V-shaped groove is shallow and the lowermost part is separated from the main surface 12 of the semiconductor substrate 11.
  • the states are shown in FIGS. 10A and 11A. It corresponds to the state shown in.
  • the V-shaped groove can be removed by subjecting the surface of the epitaxial layer 13 to a polishing treatment such as CMP (Chemical Mechanical Polishing).
  • CMP Chemical Mechanical Polishing
  • the straight line 14 at the bottom of the V-shaped groove is parallel to the main surface 12, so that the length L of the V-shaped groove is very large (theoretically infinite).
  • the V-shaped groove in this case also becomes shallow because the growth crystal is embedded in the growth process of the epitaxial layer 13.
  • the growth crystal is buried in the V-shaped groove in the growth process, and the groove becomes shallow. That is, when the angle ⁇ is greater than 45 ° and 90 ° or less, and when the angle ⁇ is smaller than ⁇ 45 ° and greater than or equal to ⁇ 90 °, the V-shaped groove becomes shallow. For this reason, the V-shaped groove shown in FIGS. 10D, 10F, and 11D is shallow with the growth crystal buried therein, and the lowermost part is separated from the main surface 12 of the semiconductor substrate 11.
  • the epitaxial layer 13 The V-shaped groove can be removed by polishing the surface.
  • FIG. 12A and 12B are images observed by an optical microscope of the surface of the epitaxial layer 13 on the semiconductor substrate 11 having an angle ⁇ of 0.06 °.
  • FIG. 12A is an image before CMP
  • FIG. 12B is an image after CMP. is there. 12A and 12B show that the V-shaped groove has been removed with a part of the epitaxial layer 13 left.
  • Table 3 shows the offset angles of the main surface of the ⁇ -Ga 2 O 3 substrate from the (001) plane in the [100] axis direction and the [010] axis direction, and the ⁇ -Ga 2 O 3 substrate by the HVPE method. The relationship with the growth rate of the above ⁇ -Ga 2 O 3 layer is shown.
  • Table 3 shows, for example, on a ⁇ -Ga 2 O 3 substrate whose principal surface is a plane inclined by ⁇ 0.04 ° in the [100] axis direction and 0.78 ° in the [010] axis direction from the (001) plane. It shows that the growth rate of the ⁇ -Ga 2 O 3 layer is 6.0 .mu.m / h.
  • FIG. 13A is a graph plotting data representing the relationship between the offset angle in the [100] axis direction from the (001) plane shown in Table 3 and the growth rate of the ⁇ -Ga 2 O 3 layer.
  • FIG. 8B is a graph plotting data representing the relationship between the offset angle in the [010] axis direction from the (001) plane shown in Table 3 and the growth rate of the ⁇ -Ga 2 O 3 layer.
  • the growth rate is the lowest when the offset angle is around 0 °.
  • the growth rate increases as you move away from °.
  • Table 4 below shows the angle ⁇ of the semiconductor substrate 11 made of ⁇ -Ga 2 O 3 single crystal, that is, the offset angle in the [010] axis direction from the (001) plane, and the ⁇ -Ga 2 O 3 single crystal. The relationship with the growth rate of the epitaxial layer 13 is shown.
  • FIG. 14A is a graph plotting data representing the relationship between the angle ⁇ shown in Table 4 and the growth rate of the epitaxial layer 13.
  • FIG. 14B is a graph in which the range of 0 ° ⁇ ⁇ ⁇ 5.5 ° of FIG. 14A is enlarged.
  • the growth rate of the epitaxial layer 13 is relatively high (2.5 ⁇ m / h or more) when the angle ⁇ is 0 ° or more and 30 ° or less, and the angle ⁇ is 0.3 °. It is particularly high when the angle is 15 ° or less (4.0 ⁇ m / h or more). Further, from the symmetry of the ⁇ -Ga 2 O 3 single crystal constituting the semiconductor substrate 11, the relationship between the absolute value of ⁇ and the growth rate of the epitaxial layer 13 when the angle ⁇ is negative is that the angle ⁇ is positive. The relationship between ⁇ at a certain time and the growth rate of the epitaxial layer 13 is the same. Therefore, the growth rate of the epitaxial layer 13 is relatively high when the angle ⁇ is ⁇ 30 ° to 30 °, and the angle ⁇ is 0.3 ° to 15 ° or ⁇ 15 ° to ⁇ 0.3 °. It is particularly expensive when
  • the second embodiment is a form of a semiconductor element including the epitaxial wafer 10 according to the first embodiment.
  • a lateral transistor having a MESFET (Metal Semiconductor Field Effect Transistor) structure will be described.
  • FIG. 15 is a vertical sectional view of a lateral transistor 40 according to the second embodiment.
  • the lateral transistor 40 includes an epitaxial layer 13 formed on the semiconductor substrate 11, a gate electrode 41 on the epitaxial layer 13, a source electrode 42, and a drain electrode 43.
  • the gate electrode 41 is disposed between the source electrode 42 and the drain electrode 43.
  • the source electrode 42 and the drain electrode 43 are in contact with the upper surface of the epitaxial layer 13 (the surface opposite to the surface in contact with the semiconductor substrate 11) to form an ohmic junction. Further, the gate electrode 41 contacts the upper surface of the epitaxial layer 13 to form a Schottky junction, and a depletion layer is formed under the gate electrode 41 in the epitaxial layer 13. Depending on the thickness of the depletion region, the lateral transistor 40 functions as a normally-off transistor or a normally-on transistor.
  • the semiconductor substrate 11 is made of a Ga 2 O 3 based crystal containing a p-type dopant such as Mg, Be, Zn, or Fe, and has a high electric resistance.
  • the epitaxial layer 13 includes an n-type dopant such as Si or Sn.
  • concentration of the n-type dopant in the vicinity of the contact portion with the source electrode 42 and the drain electrode 43 is higher than the concentration of the n-type dopant in other portions.
  • the thickness of the epitaxial layer 13 is, for example, 0.1 to 1 ⁇ m.
  • the gate electrode 41, the source electrode 42, and the drain electrode 43 are, for example, metals such as Au, Al, Ti, Sn, Ge, In, Ni, Co, Pt, W, Mo, Cr, Cu, and Pb, and these metals. It consists of an alloy containing two or more of these, a conductive compound such as ITO, or a conductive polymer.
  • a conductive compound such as ITO, or a conductive polymer.
  • a polythiophene derivative PEDOT: poly (3,4) -ethylenedioxythiophene
  • PPS polystyrene sulfonic acid
  • the gate electrode 41 may have a two-layer structure made of two different metals, for example, Al / Ti, Au / Ni, Au / Co.
  • the drain voltage can be controlled by changing the thickness of the depletion layer under the gate electrode 41 in the epitaxial layer 13 by controlling the bias voltage applied to the gate electrode 41.
  • the above-described lateral transistor 40 is an example of a semiconductor element including the epitaxial wafer 10 according to the first embodiment, and in addition, various semiconductor elements can be manufactured using the epitaxial wafer 10.
  • a MISFET Metal Insulator Semiconductor Field Effect Transistor
  • HEMT High Electron Mobility Transistor
  • Etc. can be manufactured.
  • the type and concentration of the dopant contained in the semiconductor substrate 11 and the epitaxial layer 13 are appropriately set.
  • a region where no V-shaped groove exists in the epitaxial layer 13 and a crystal layer formed on the region are used. That is, as the surface morphology of the epitaxial layer 13 is improved, the number of semiconductor elements obtained from one wafer increases.
  • the growth rate of the epitaxial layer 13 by the HVPE method is further increased by setting the angle ⁇ of the semiconductor substrate 11 to 0 ° to 30 °, more preferably 0.3 ° to 15 °. can do.
  • the epitaxial layer 13 can be formed efficiently.
  • diffusion of impurities from the semiconductor substrate 11 can be suppressed and the quality can be improved.
  • the angle ⁇ of the semiconductor substrate 11 is set to 30 ° or more and 90 ° or less.
  • the surface morphology of the epitaxial layer 13 formed by the HVPE method can be improved.
  • the area which can be used for formation of the semiconductor element of the epitaxial layer 13 increases, and the manufacturing yield of a semiconductor element can be improved.
  • An epitaxial layer composed of a ⁇ -Ga 2 O 3 single crystal can be grown at a high growth rate by the HVPE method, or an epitaxial layer composed of a ⁇ -Ga 2 O 3 single crystal having a good surface morphology is grown.
  • a semiconductor substrate made of a ⁇ -Ga 2 O 3 single crystal, an epitaxial wafer having the semiconductor substrate and an epitaxial layer, and a method for manufacturing the epitaxial wafer are provided.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ＨＶＰＥ法によりβ－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層を高い成長レートで成長させることができる、又は表面モフォロジーの良好なβ－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層を成長させることができる、β－Ｇａ2Ｏ3系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供する。 【解決手段】一実施の形態として、ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる半導体基板であって、β－Ｇａ2Ｏ3系単結晶からなり、β－Ｇａ2Ｏ3系単結晶の［１００］軸に平行な面を主面１２とする、半導体基板１１を提供する。

Description

半導体基板、並びにエピタキシャルウエハ及びその製造方法
　本発明は、半導体基板、並びにエピタキシャルウエハ及びその製造方法に関する。
　従来、β－Ｇａ2Ｏ3系基板上に、ＭＢＥ（Molecular Beam Epitaxy）法によるエピタキシャル結晶成長によりβ－Ｇａ2Ｏ3単結晶膜を形成する技術が知られている（例えば、特許文献１参照）。
　特許文献１によれば、β－Ｇａ2Ｏ3系基板の主面の面方位を所定の面方位とすることにより、ＭＢＥ法により、β－Ｇａ2Ｏ3単結晶膜を高い成長レートで成長させることができる。
国際公開第２０１３／０３５４６４号
　本発明の目的の１つは、ＨＶＰＥ法によりβ－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層を高い成長レートで成長させることができる、β－Ｇａ2Ｏ3系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することにある。
　また、本発明の他の目的は、ＨＶＰＥ法により表面モフォロジーの良好なβ－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層を成長させることができる、β－Ｇａ2Ｏ3系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することにある。
　本発明の一態様は、上記目的を達成するために、下記［１］～［７］の半導体基板、［８］のエピタキシャルウエハ、又は［９］～［１６］のエピタキシャルウエハの製造方法を提供する。
［１］ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる半導体基板であって、β－Ｇａ2Ｏ3系単結晶からなり、β－Ｇａ2Ｏ3系単結晶の［１００］軸に平行な面を主面とする、半導体基板。
［２］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが、３０°以上９０°以下又は－１５０°以上－９０°以下である、前記［１］に記載の半導体基板。
［３］前記半導体基板の平均転位密度が１×１０4／ｃｍ2以下であり、前記角度θが、５４．３°以上６５．７°以下、又は－１２５．７°以上－１１４．３°以下である、前記［２］に記載の半導体基板。
［４］前記半導体基板の平均転位密度が１×１０3／ｃｍ2以下であり、前記角度θが、４１．６°以上７８．４°以下、又は－１３８．４°以上－１０１．６°以下である、前記［２］に記載の半導体基板。
［５］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが－０．３３°以上０．３３°以下、４５°より大きく９０°以下、又は－４５°より小さく－９０°以上である、前記［１］に記載の半導体基板。
［６］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが、－３０°以上３０°以下である、前記［１］に記載の半導体基板。
［７］前記角度θが、０．３°以上１５°以下又は－１５°以上－０．３°以下である、前記［６］に記載の半導体基板。
［８］前記［１］～［７］のいずれか１項に記載の前記半導体基板と、前記半導体基板の前記主面上にＨＶＰＥ法によるエピタキシャル結晶成長により形成された、β－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層と、を有するエピタキシャルウエハ。
［９］β－Ｇａ2Ｏ3系単結晶からなり、β－Ｇａ2Ｏ3系単結晶の［１００］軸に平行な面を主面とする半導体基板上に、β－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層をＨＶＰＥ法によりエピタキシャル成長させる工程を含む、エピタキシャルウエハの製造方法。
［１０］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが、３０°以上９０°以下又は－１５０°以上－９０°以下である、前記［９］に記載のエピタキシャルウエハの製造方法。
［１１］前記半導体基板の平均転位密度が１×１０4／ｃｍ2以下であり、前記角度θが、５４．３°以上６５．７°以下、又は－１２５．７°以上－１１４．３°以下である、前記［１０］に記載のエピタキシャルウエハの製造方法。
［１２］前記半導体基板の平均転位密度が１×１０3／ｃｍ2以下であり、前記角度θが、４１．６°以上７８．４°以下、又は－１３８．４°以上－１０１．６°以下である、前記［１０］に記載のエピタキシャルウエハの製造方法。
［１３］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが－０．３３°以上０．３３°以下、４５°より大きく９０°以下、又は－４５°より小さく－９０°以上である、前記［９］に記載のエピタキシャルウエハの製造方法。
［１４］前記エピタキシャル層の成長レートが２．５μｍ／ｈ以上である、前記［９］に記載のエピタキシャルウエハの製造方法。
［１５］ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが、－３０°以上３０°以下である、前記［７］に記載のエピタキシャルウエハの製造方法。
［１６］前記角度θが、０．３°以上１５°以下又は－１５°以上－０．３°以下である、前記［８］に記載のエピタキシャルウエハの製造方法。
　本発明によれば、ＨＶＰＥ法によりβ－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層を高い成長レートで成長させることができる、β－Ｇａ2Ｏ3系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することができる。
　また、本発明によれば、ＨＶＰＥ法により表面モフォロジーの良好なβ－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層を成長させることができる、β－Ｇａ2Ｏ3系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供することができる。
図１は、第１の実施の形態に係るエピタキシャルウエハの垂直断面図である。 図２は、実施の形態に係る気相成長装置の垂直断面図である。 図３Ａは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図３Ｂは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図３Ｃは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図３Ｄは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図４Ａは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図４Ｂは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図４Ｃは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図４Ｄは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図５Ａは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図５Ｂは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図５Ｃは、光学顕微鏡によるエピタキシャル層の表面の観察画像である。 図６（ａ）は、光学顕微鏡によるエピタキシャル層の表面の観察画像であり、図６（ｂ）は、図６（ａ）の切断線Ａ－Ａにおけるエピタキシャル層の垂直断面の模式図である。 図７Ａは、エピタキシャルウエハの上面の走査透過電子顕微鏡（ＳＴＥＭ）の明視野像である。 図７Ｂは、エピタキシャルウエハの垂直断面の走査透過電子顕微鏡の明視野像である。 図８Ａは、転位線と主面のなす角度φと主面に現れる転位の間隔Ｄ2との関係を示す概念図である。 図８Ｂは、転位線と主面のなす角度φと主面に現れる転位の間隔Ｄ2との関係を示す概念図である。 図９は、角度θとＶ字溝の長さＬの計算値との関係を表すデータをプロットしたグラフである。 図１０Ａは、角度θを正の方向（半導体基板のａ軸方向へ進む右ねじの回転方向）へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１０Ｂは、角度θを正の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１０Ｃは、角度θを正の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１０Ｄは、角度θを正の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１０Ｅは、角度θを正の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１０Ｆは、角度θを正の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１１Ａは、角度θを負の方向（半導体基板のａ軸方向へ進む左ねじの回転方向）へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１１Ｂは、角度θを負の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１１Ｃは、角度θを負の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１１Ｄは、角度θを負の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１１Ｅは、角度θを負の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１１Ｆは、角度θを負の方向へ増加させたときのＶ字溝の形状の変化を示す模式図である。 図１２Ａは、角度θが０．０６°である半導体基板上のエピタキシャル層のＣＭＰ前の表面の光学顕微鏡による観察画像である。 図１２Ｂは、角度θが０．０６°である半導体基板上のエピタキシャル層のＣＭＰ後の表面の光学顕微鏡による観察画像である。 図１３Ａは、表３に示される（００１）面からの［１００］軸方向へのオフセット角度と、β－Ｇａ2Ｏ3層の成長レートとの関係を表すデータをプロットしたグラフである。 図１３Ｂは、表３に示される（００１）面からの［０１０］軸方向へのオフセット角度と、β－Ｇａ2Ｏ3層の成長レートとの関係を表すデータをプロットしたグラフである。 図１４Ａは、表４に示される角度θとエピタキシャル層の成長レートとの関係を表すデータをプロットしたグラフである。 図１４Ｂは、図１４Ａの０°≦θ≦５．５°の範囲を拡大したグラフである。 図１５は、第２の実施の形態に係る横型トランジスタの垂直断面図である。
〔第１の実施の形態〕
（結晶積層構造体の構成）
　図１は、第１の実施の形態に係るエピタキシャルウエハ１０の垂直断面図である。エピタキシャルウエハ１０は、半導体基板１１と、半導体基板１１の主面１２上にＨＶＰＥ（Halide Vapor Phase Epitaxy）法によるエピタキシャル結晶成長により形成されたエピタキシャル層１３を有する。
　半導体基板１１は、β－Ｇａ2Ｏ3系単結晶からなる基板である。ここで、β－Ｇａ2Ｏ3系単結晶とは、β－Ｇａ2Ｏ3単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたβ－Ｇａ2Ｏ3単結晶を母結晶とする結晶をいう。例えば、Ａｌ及びＩｎが添加されたβ－Ｇａ2Ｏ3単結晶の組成は、β－（ＧａxＡｌyＩｎ(1-x-y)）2Ｏ3（０＜ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）で表される。Ａｌを添加した場合にはβ－Ｇａ2Ｏ3単結晶のバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。また、半導体基板１１は、Ｓｎ等の導電型不純物を含んでもよい。
　β－Ｇａ2Ｏ3系結晶は単斜晶系に属するβ－ガリア構造を有し、不純物を含まないβ－Ｇａ2Ｏ3結晶の典型的な格子定数はａ0＝１２．２３Å、ｂ0＝３．０４Å、ｃ0＝５．８０Å、α＝γ＝９０°、β＝１０３．８°である。
　半導体基板１１は、例えば、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ2Ｏ3系単結晶のバルク結晶をスライスし、表面を研磨することにより形成される。
　半導体基板１１の主面１２は、半導体基板１１を構成するβ－Ｇａ2Ｏ3系単結晶の［１００］軸に平行な面である。これは、β－Ｇａ2Ｏ3系単結晶基板の主面の面方位が［１００］軸に平行であるときに、主面とβ－Ｇａ2Ｏ3系単結晶の（１００）面とのなす角度により、β－Ｇａ2Ｏ3系単結晶層のＨＶＰＥ法によるエピタキシャル成長のレートやβ－Ｇａ2Ｏ3系単結晶層の表面モフォロジーを制御できるという本発明者らの発見に基づいて設定されたものである。
　この主面１２が［１００］軸に平行な半導体基板１１において、主面１２と、半導体基板１１を構成するβ－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度（以下、角度θと呼ぶ）を半導体基板１１のａ軸方向へ進む右ねじの回転方向を正の角度として、－３０°以上３０°以下とすることにより、ＨＶＰＥ法によるエピタキシャル層１３の成長レートを高くすることができる。さらに、角度θを０．３°以上１５°以下又は－１５°以上－０．３°以下とすることにより、ＨＶＰＥ法によるエピタキシャル層１３の成長レートをより高くすることができる。
　また、この角度θを半導体基板１１のａ軸方向へ進む右ねじの回転方向を正の角度として、３０°以上９０°以下又は－１５０°以上－９０°以下とすることにより、ＨＶＰＥ法により形成されるエピタキシャル層１３の表面モフォロジーを良好にすることができる。
　さらに、角度θを６０°又は－１２０°に近い値に設定することにより、エピタキシャル層１３の表面モフォロジーをより良好にすることができる。例えば、半導体基板１１の平均転位密度が１×１０4／ｃｍ2以下であるときは、角度θを５４．３°以上６５．７°以下、又は－１２５．７°以上－１１４．３°以下に設定する。また、半導体基板１１の平均転位密度が１×１０3／ｃｍ2以下であるときは、角度θを４１．６°以上７８．４°以下、又は－１３８．４°以上－１０１．６°以下に設定する。
　なお、β－Ｇａ2Ｏ3系単結晶は、その対称性から、［１００］軸を回転軸として（００１）面を正の方向に回転させたときに一致する面と負の方向に回転させたときに一致する面は等価になる。すなわち、上記の角度θが正負どちらであっても、主面１２の面方位は等価である。
　エピタキシャル層１３は、半導体基板１１と同様に、β－Ｇａ2Ｏ3系単結晶からなる。また、エピタキシャル層１３は、Ｓｉ等の導電型不純物を含んでもよい。
（気相成長装置の構造）
　以下に、本実施の形態に係るエピタキシャル層１３の成長に用いる気相成長装置の構造の一例について説明する。
　図２は、実施の形態に係る気相成長装置２の垂直断面図である。気相成長装置２は、ＨＶＰＥ法用の気相成長装置であり、第１のガス導入ポート２１、第２のガス導入ポート２２、第３のガス導入ポート２３、及び排気ポート２４を有する反応チャンバー２０と、反応チャンバー２０の周囲に設置され、反応チャンバー２０内の所定の領域を加熱する第１の加熱手段２６及び第２の加熱手段２７を有する。
　ＨＶＰＥ法は、ＰＬＤ法等と比較して、成膜レートが高い。また、膜厚の面内分布の均一性が高く、大口径の膜を成長させることができる。このため、結晶の大量生産に適している。
　反応チャンバー２０は、Ｇａ原料が収容された反応容器２５が配置され、ガリウムの原料ガスが生成される原料反応領域Ｒ１と、半導体基板１１が配置され、エピタキシャル層１３の成長が行われる結晶成長領域Ｒ２を有する。反応チャンバー２０は、例えば、石英ガラスからなる。
　ここで、反応容器２５は、例えば、石英ガラスであり、反応容器２５に収容されるＧａ原料は金属ガリウムである。
　第１の加熱手段２６と第２の加熱手段２７は、反応チャンバー２０の原料反応領域Ｒ１と結晶成長領域Ｒ２をそれぞれ加熱することができる。第１の加熱手段２６及び第２の加熱手段２７は、例えば、抵抗加熱式や輻射加熱式の加熱装置である。
　第１のガス導入ポート２１は、Ｃｌ2ガス又はＨＣｌガスであるＣｌ含有ガスを、不活性ガスであるキャリアガス（Ｎ2ガス、Ａｒガス又はＨｅガス）を用いて反応チャンバー２０の原料反応領域Ｒ１内に導入するためのポートである。
　第２のガス導入ポート２２は、酸素の原料ガスであるＯ2ガスやＨ2Ｏガス等の酸素含有ガス及びエピタキシャル層１３にＳｉ等のドーパントを添加するための塩化物系ガス（例えば、四塩化ケイ素等）を、不活性ガスであるキャリアガス（Ｎ2ガス、Ａｒガス又はＨｅガス）を用いて反応チャンバー２０の結晶成長領域Ｒ２へ導入するためのポートである。
　第３のガス導入ポート２３は、不活性ガスであるキャリアガス（Ｎ2ガス、Ａｒガス又はＨｅガス）を反応チャンバー２０の結晶成長領域Ｒ２へ導入するためのポートである。
（エピタキシャル層の成長）
　以下に、本実施の形態に係るエピタキシャル層１３の成長工程の一例について説明する。
　まず、第１の加熱手段２６を用いて反応チャンバー２０の原料反応領域Ｒ１を加熱し、原料反応領域Ｒ１の雰囲気温度を所定の温度に保つ。
　次に、第１のガス導入ポート２１からＣｌ含有ガスを、キャリアガスを用いて導入し、原料反応領域Ｒ１において、上記の雰囲気温度下で反応容器２５内の金属ガリウムとＣｌ含有ガスを反応させ、塩化ガリウム系ガスを生成する。
　このとき、上記の原料反応領域Ｒ１内の雰囲気温度は、反応容器２５内の金属ガリウムとＣｌ含有ガスの反応により生成される塩化ガリウム系ガスのうち、ＧａＣｌガスの分圧が最も高くなるような温度であることが好ましい。ここで、塩化ガリウム系ガスには、ＧａＣｌガス、ＧａＣｌ2ガス、ＧａＣｌ3ガス、（ＧａＣｌ3）2ガス等が含まれる。
　ＧａＣｌガスは、塩化ガリウム系ガスに含まれるガスのうち、Ｇａ2Ｏ3結晶の成長駆動力を最も高い温度まで保つことのできるガスである。高純度、高品質のＧａ2Ｏ3結晶を得るためには、高い成長温度での成長が有効であるため、高温において成長駆動力の高いＧａＣｌガスの分圧が高い塩化ガリウム系ガスを生成することが、エピタキシャル層１３の成長のために好ましい。
　なお、エピタキシャル層１３を成長させる際の雰囲気に水素が含まれていると、エピタキシャル層１３の表面の平坦性及び結晶成長駆動力が低下するため、水素を含まないＣｌ2ガスをＣｌ含有ガスとして用いることが好ましい。
　また、塩化ガリウム系ガスのうちのＧａＣｌガスの分圧比を高くするため、第１の加熱手段２６により原料反応領域Ｒ１の雰囲気温度を３００℃以上に保持した状態で反応容器２５内の金属ガリウムとＣｌ含有ガスを反応させることが好ましい。
　また、例えば、８５０℃以上の雰囲気温度下では、ＧａＣｌガスの分圧比が圧倒的に高くなる（ＧａＣｌガスの平衡分圧がＧａＣｌ2ガスより４桁大きく、ＧａＣｌ3ガスより８桁大きい）ため、ＧａＣｌガス以外のガスはＧａ2Ｏ3結晶の成長にほとんど寄与しない。
　なお、第１の加熱手段２６の寿命や、石英ガラス等からなる反応チャンバー２０の耐熱性を考慮して、原料反応領域Ｒ１の雰囲気温度を１０００℃以下に保持した状態で反応容器２５内の金属ガリウムとＣｌ含有ガスを反応させることが好ましい。
　次に、結晶成長領域Ｒ２において、原料反応領域Ｒ１で生成された塩化ガリウム系ガスと、第２のガス導入ポート２２から導入された酸素含有ガスとを混合させ、その混合ガスに半導体基板１１を曝し、半導体基板１１上にエピタキシャル層１３をエピタキシャル成長させる。このとき、反応チャンバー２０を収容する炉内の結晶成長領域Ｒ２における圧力を、例えば、１ａｔｍに保つ。
　ここで、Ｓｉ、Ａｌ等の添加元素を含むエピタキシャル層１３を形成する場合には、ガス導入ポート２２より、添加元素の原料ガス（例えば、四塩化ケイ素（ＳｉＣｌ4）等の塩化物系ガス）も塩化ガリウム系ガス及び酸素含有ガスに併せて結晶成長領域Ｒ２に導入する。
　なお、エピタキシャル層１３を成長させる際の雰囲気に水素が含まれていると、エピタキシャル層１３の表面の平坦性及び結晶成長駆動力が低下するため、酸素含有ガスとして水素を含まないＯ2ガスを用いることが好ましい。
　また、ＧａＣｌガスの平衡分圧の上昇を抑え、エピタキシャル層１３を効率的に成長させるためには、結晶成長領域Ｒ２におけるＯ2ガスの供給分圧のＧａＣｌガスの供給分圧に対する比が０．５以上である状態でエピタキシャル層１３を成長させることが好ましい。
　また、高品質のエピタキシャル層１３を成長させるために、成長温度を９００℃以上にすることが好ましい。
　なお、エピタキシャル層１３は、例えば、５×１０16（ａｔｏｍｓ／ｃｍ3）以下のＣｌを含む。これは、エピタキシャル層１３がＣｌ含有ガスを用いるＨＶＰＥ法により形成されることに起因する。通常、ＨＶＰＥ法以外の方法によりＧａ2Ｏ3単結晶膜を形成する場合には、Ｃｌ含有ガスを用いないため、Ｇａ2Ｏ3単結晶膜中にＣｌが含まれることはなく、少なくとも、１×１０16（ａｔｏｍｓ／ｃｍ3）以上のＣｌが含まれることはない。
（エピタキシャル層の表面モフォロジーの評価）
　以下に、主面１２と半導体基板１１を構成するβ－Ｇａ2Ｏ3単結晶の（００１）面とのなす角度θと、エピタキシャル層１３の表面モフォロジーとの関係の評価結果を示す。
　図３Ａ～３Ｄ、図４Ａ～４Ｄ、図５Ａ～５Ｃは、光学顕微鏡によるエピタキシャル層１３の表面の観察画像である。各図の左上には、各々のエピタキシャル層１３の下地である半導体基板１１の角度θの値が示されている。
　図３Ａ～３Ｄ、図４Ａ～４Ｄ、図５Ａ～５Ｃに示されるエピタキシャル層１３は、β－Ｇａ2Ｏ3単結晶からなる半導体基板１１上に成長したβ－Ｇａ2Ｏ3単結晶からなる層である。
　図３Ａ～３Ｄ、図４Ａ～４Ｄ、図５Ａ～５Ｃは、角度θが０°から９０°に近づくほど、エピタキシャル層１３の表面に現れるＶ字状の溝の長さが短くなり、表面モフォロジーが良好になることを示している。
　ここで、エピタキシャル層１３の表面モフォロジーを劣化させるＶ字状の溝について、図６（ａ）、（ｂ）を用いて説明する。
　図６（ａ）は、光学顕微鏡によるエピタキシャル層１３の表面の観察画像であり、図６（ｂ）は、図６（ａ）の切断線Ａ－Ａにおけるエピタキシャル層１３の垂直断面の模式図である。図６（ｂ）中の「Ｌ」、「Ｔ」は、それぞれＶ字溝の長さ、エピタキシャル層１３の厚さ（Ｖ字溝の深さ）を表す。なお、図６（ａ）に示される半導体基板１１の角度θはおよそ＋０．７５°である。
　Ｖ字溝は半導体基板１１の転位がエピタキシャル層１３に伝播することにより形成されるものと考えられる。本願発明者らは、エピタキシャル層１３のＶ字溝の発生の起点となる半導体基板１１の転位の転位線１５が、半導体基板１１のａ軸方向へ進む左ねじの回転方向（図６（ｂ）における反時計回り方向）へ［０１０］軸をおよそ６０°回転させた位置に生じることを見出した。
　図７Ａ、７Ｂは、それぞれエピタキシャルウエハ１０の上面及び垂直断面の走査透過電子顕微鏡（ＳＴＥＭ）の明視野像である。図７Ａ、７Ｂに示される半導体基板１１の角度θはおよそ－０．８°である。これらの画像において、半導体基板１１中の転位線１５を確認することができる。
　なお、後述するように、Ｖ字溝の底の直線１４と半導体基板１１の主面１２とのなす角度は角度θに等しい。図７Ａに示されるエピタキシャルウエハ１０における角度θは－０．８°と小さく、拡大倍率の大きい図７ＢのＳＴＥＭ像においては、Ｖ字溝の底の直線１４は主面１２に一致しているように見える。また、Ｖ字溝の側面は、図６（ｂ）に示されるように、主面１２に対してほぼ垂直であるが、主面１２の近傍のごく薄い領域においては傾斜することがある。図７Ａに示される半導体基板１１及びエピタキシャル層１３は、ＳＴＥＭ観察のために薄く加工されており、図７Ａには、主面１２の近傍の傾斜したＶ字溝の側面が示されている。
　角度θを６０°に設定することにより、半導体基板１１の転位線１５が主面１２と平行になり、主面１２に転位が現れない。このため、半導体基板１１からエピタキシャル層１３への転位の伝播がほとんど生じない。また、角度θが－１２０°のときにも、転位線１５が主面１２と平行になるため、Ｖ字溝の長さＬがほぼ０になる。
　また、転位線１５が主面１２と完全に平行でなくても、平行に近づくほど、主面１２に表れる転位（主面１２と転位線１５の交点に表れる）の間隔が大きくなる。
　図８Ａ、８Ｂは、転位線１５と主面１２のなす角度φと主面１２に現れる転位の間隔Ｄ2との関係を示す概念図である。この概念図においては、転位線１５が一定の間隔で並んでいるものとする。
　転位線１５の間隔をＤ1とすれば、主面１２に現れる転位の間隔Ｄ2は、Ｄ1／ｓｉｎφと等しい。このため、間隔Ｄ1が一定であるとして角度φを変化させると、φ＝９０°のとき（角度θがおよそ１５０°又は－３０°のとき）転位線１５が主面１２に対して垂直になり、間隔Ｄ2は間隔Ｄ1と等しくなるために最も小さくなる。そして、角度φが０°（角度θがおよそ６０°又は－１２０°）に近づくほど、転位線１５が主面１２に対して平行に近づき、間隔Ｄ2が増加する。
　例えば、半導体基板１１の平均転位密度が１×１０4／ｃｍ2であるとすると、転位線１５の間隔Ｄ1の平均値は１００μｍとなる。この場合、φの絶対値がおよそ５．７°よりも小さければ、主面１２に現れる転位の間隔Ｄ2が１０００μｍよりも大きくなる。すなわち、主面１２に現れる転位の平均個数が１個／ｍｍ2未満になる。
　以下の表１に、主面１２に現れる転位の平均個数が１個／ｍｍ2未満となるときの、半導体基板１１の平均転位密度と角度φとの関係を示す。
Figure JPOXMLDOC01-appb-T000001
　角度θがおよそおよそ６０°又は－１２０°のときにφ＝０°となるため、表１によれば、半導体基板１１の平均転位密度が１×１０5／ｃｍ2以下であるときは、角度θを５８．２°以上６１．８°以下、又は－１２１．８°以上－１１８．２°以下に設定することにより、主面１２に現れる転位の平均個数を１個／ｍｍ2未満とすることができる。
　また、半導体基板１１の平均転位密度が１×１０4／ｃｍ2以下であるときは、角度θを５４．３°以上６５．７°以下、又は－１２５．７°以上－１１４．３°以下に設定することにより、主面１２に現れる転位の平均個数を１個／ｍｍ2未満とすることができる。
　また、半導体基板１１の平均転位密度が１×１０3／ｃｍ2以下であるときは、角度θを４１．６°以上７８．４°以下、又は－１３８．４°以上－１０１．６°以下に設定することにより、主面１２に現れる転位の平均個数を１個／ｍｍ2未満とすることができる。
　また、半導体基板１１の平均転位密度が１×１０2／ｃｍ2以下であるときは、角度θを－３０°、１５０°以外に設定することにより、主面１２に現れる転位の平均個数を１個／ｍｍ2未満とすることができる。
　また、Ｖ字溝の底の直線１４は、半導体基板１１を構成するβ－Ｇａ2Ｏ3単結晶の［０１０］軸に平行である。図６（ｂ）の断面は半導体基板１１を構成するβ－Ｇａ2Ｏ3系単結晶のｂ軸に平行であるため、この断面に現れる半導体基板１１の（００１）面は［０１０］軸に一致する。このため、半導体基板１１の主面１２と［０１０］軸とのなす角度θは、図６（ｂ）に示されるように、主面１２と（００１）面とのなす角（Ｖ字溝の底の直線１４と主面１２のなす角）に等しい。このため、計算上、角度θが９０°に近づくほど、Ｖ字溝の長さＬが短くなる。
　図９は、半導体基板１１のａ軸方向へ進む右ねじの回転方向を正とする角度θとＶ字溝の長さＬの関係を表すデータをプロットしたグラフである。図９の縦軸のＶ字溝の長さＬは、エピタキシャル層１３の厚さＴを１０μｍとしたときの、Ｌ＝Ｔ／ｔａｎθの式により算出した計算値である。
　図９に示される曲線によれば、θが０°から離れるに従ってＶ字溝の長さＬが急激に低下し、３０°のあたりで曲率がほぼ０となって、Ｖ字溝の長さＬの減少が緩やかになる。このため、Ｖ字溝の長さＬを小さくするためには、角度θが、３０°以上９０°以下、及びこれに等価な－１５０°以上－９０°以下であることが好ましい。
　次の表２に、半導体基板１１のａ軸方向へ進む右ねじの回転方向を正とする角度θと、Ｖ字溝の長さＬの実測値及び計算値との関係を示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示されているＶ字溝の長さＬの実測値のうち、角度θが６０°のときの値がほぼ０になっているのは、上述のように、転位線１５が主面１２と平行になり、主面１２に転位が現れないため、転位がエピタキシャル層１３まで伝播しないためである。計算値は、転位がエピタキシャル層１３まで伝播していると仮定した上での計算によるものであるため、０にはならない。
　また、角度θが４５°、７５°のときのＶ字溝の長さＬの実測値が計算値よりも小さくほぼ０になっているが、これは、Ｖ字溝の長さＬがエピタキシャル層１３の厚さＴよりも小さくなる場合には、成長過程においてＶ字溝に成長結晶が埋め込まれて溝が浅くなり、長さＬが光学顕微鏡で計測できないほど短くなるためである。長さＬがおよそ０．５μｍ以下になると、光学顕微鏡での判別が困難になる。また、角度θが－１３５°、－１０５°のときにも、Ｖ字溝の長さＬが光学顕微鏡で計測できないほど短く、実測値がほぼ０になる。
　また、角度θが９０°のときのＶ字溝の長さＬの実測値もほぼ０になっているが、これは、半導体基板１１の［０１０］軸が主面１２に対して垂直になるために、Ｖ字溝の底の直線１４が主面１２に対して垂直になるためと考えられる。また、角度θが－９０°のときにも、半導体基板１１の［０１０］軸が主面１２に対して垂直になるため、Ｖ字溝の長さＬの実測値がほぼ０になる。
　このように、角度θは４５°以上９０°以下又は－１３５°以上－９０°以下に設定することにより、Ｖ字溝の長さＬを光学顕微鏡で観測困難なほど短くすることができる。
　また、表２によれば、角度θが小さい（θ＝０．０６、０．３３）ときに、Ｖ字溝の長さＬの実測値が計算値よりも小さくなっているが、これは、エピタキシャル層１３の成長過程においてＶ字溝に成長結晶が埋め込まれて浅くなっているためである。
　θ＝０．０６、０．３３のときのＶ字溝の深さ（エピタキシャル層１３の表面からＶ字溝の最下部までの長さ）をＬの実測値から計算により求めた値は、それぞれ０．５２μｍ、２．０１μｍであり、表２に示されるエピタキシャル層１３の厚さよりも小さい。このことは、θ＝０．０６、０．３３のときにＶ字溝が結晶成長過程において埋め込まれていることを示している。
　図１０Ａ～１０Ｆは、角度θを正の方向（半導体基板１１のａ軸方向へ進む右ねじの回転方向）へ増加させたときのＶ字溝の形状の変化を示す模式図である。
　図１１Ａ～１１Ｆは、角度θを負の方向（半導体基板１１のａ軸方向へ進む左ねじの回転方向）へ増加させたときのＶ字溝の形状の変化を示す模式図である。
　図１０Ａ及び図１１Ａは、Ｖ字溝が浅く、その最下部が半導体基板１１の主面１２から離れている状態を表している。上述のように、角度θが０°より大きく、０．３３°以下である場合、及び角度θが０°より小さく、－０．３３°以上である場合の状態は、この図１０Ａ及び図１１Ａに示される状態に該当する。このため、エピタキシャル層１３の表面にＣＭＰ（Chemical Mechanical Polishing）等の研磨処理を施すことにより、Ｖ字溝を除去することができる。一方、Ｖ字溝の最下部が半導体基板１１の主面１２に達している場合には、エピタキシャル層１３の一部を残してＶ字溝を除去することはできない。
　なお、θ＝０°のときには、Ｖ字溝の底の直線１４が主面１２と平行になるため、Ｖ字溝の長さＬが非常に大きく（理論上は無限大）になる。この場合のＶ字溝も、エピタキシャル層１３の成長過程において成長結晶が埋め込まれて、浅くなる。
　また、上述のように、Ｖ字溝の長さＬがエピタキシャル層１３の厚さＴよりも小さくなる場合には、成長過程においてＶ字溝に成長結晶が埋め込まれて溝が浅くなる。すなわち、角度θが４５°より大きく、９０°以下である場合、及び角度θが－４５°より小さく、－９０°以上である場合には、Ｖ字溝が浅くなる。このため、図１０Ｄ、１０Ｆ及び図１１Ｄに示されるＶ字溝は、成長結晶が埋め込まれて浅くなり、その最下部が半導体基板１１の主面１２から離れている。
　したがって、角度θが－０．３３°以上０．３３°以下である場合、４５°より大きく９０°以下である場合、又は－４５°より小さく－９０°以上である場合には、エピタキシャル層１３の表面に研磨処理を施すことにより、Ｖ字溝を除去することができる。
　図１２Ａ、１２Ｂは、角度θが０．０６°である半導体基板１１上のエピタキシャル層１３の表面の光学顕微鏡による観察画像であり、図１２ＡがＣＭＰ前の画像、図１２ＢがＣＭＰ後の画像である。図１２Ａ、１２Ｂは、エピタキシャル層１３の一部を残した状態でＶ字溝が除去されたことを示している。
　なお、半導体基板１１とエピタキシャル層１３が、それぞれβ－Ｇａ2Ｏ3単結晶以外のβ－Ｇａ2Ｏ3系単結晶からなる場合であっても、同様の評価結果が得られる。
（エピタキシャル層の成長レートの評価）
　次の表３に、β－Ｇａ2Ｏ3基板の主面の（００１）面からの［１００］軸方向及び［０１０］軸方向へのオフセット角度と、ＨＶＰＥ法によるβ－Ｇａ2Ｏ3基板上のβ－Ｇａ2Ｏ3層の成長レートとの関係を示す。
Figure JPOXMLDOC01-appb-T000003
　表３は、例えば、（００１）面から［１００］軸方向に－０．０４°、［０１０］軸方向に０．７８°傾いた面を主面とするβ－Ｇａ2Ｏ3基板上のβ－Ｇａ2Ｏ3層の成長レートが６．０μｍ／ｈであることを示している。
　図１３Ａは、表３に示される（００１）面からの［１００］軸方向へのオフセット角度と、β－Ｇａ2Ｏ3層の成長レートとの関係を表すデータをプロットしたグラフである。図８Ｂは、表３に示される（００１）面からの［０１０］軸方向へのオフセット角度と、β－Ｇａ2Ｏ3層の成長レートとの関係を表すデータをプロットしたグラフである。
　図１３Ａに示されるように、（００１）面からの［１００］軸方向へのオフセット角度と成長レートとの関係には規則性がなく、成長レートの［１００］軸方向へのオフセット角度への明確な依存性は確認されなかった。
　一方、図１３Ｂに示されるように、（００１）面からの［０１０］軸方向へのオフセット角度と成長レートとの関係においては、オフセット角度が０°付近のときに成長レートが最も低く、０°から離れるに従って成長レートが増加する。
　次の表４に、β－Ｇａ2Ｏ3単結晶からなる半導体基板１１の角度θ、すなわち（００１）面からの［０１０］軸方向へのオフセット角度と、β－Ｇａ2Ｏ3単結晶からなるエピタキシャル層１３の成長レートとの関係を示す。
Figure JPOXMLDOC01-appb-T000004
　図１４Ａは、表４に示される角度θとエピタキシャル層１３の成長レートとの関係を表すデータをプロットしたグラフである。図１４Ｂは、図１４Ａの０°≦θ≦５．５°の範囲を拡大したグラフである。
　図１４Ａ、１４Ｂに示されるように、エピタキシャル層１３の成長レートは、角度θが０°以上３０°以下であるときに比較的高く（２．５μｍ／ｈ以上）、角度θが０．３°以上１５°以下であるときに特に高い（４．０μｍ／ｈ以上）。また、半導体基板１１を構成するβ－Ｇａ2Ｏ3系単結晶の対称性から、角度θが負であるときのθの絶対値とエピタキシャル層１３の成長レートの関係は、角度θが正であるときのθとエピタキシャル層１３の成長レートの関係と同じである。このため、角度θが－３０°以上３０°以下であるときにエピタキシャル層１３の成長レートが比較的高く、角度θが０．３°以上１５°以下又は－１５°以上－０．３°以下であるときに特に高いといえる。
　なお、半導体基板１１とエピタキシャル層１３が、それぞれβ－Ｇａ2Ｏ3単結晶以外のβ－Ｇａ2Ｏ3系単結晶からなる場合であっても、同様の角度θとエピタキシャル層１３の成長レートとの関係を示す評価結果が得られる。
〔第２の実施の形態〕
　第２の実施の形態は、第１の実施の形態に係るエピタキシャルウエハ１０を含む半導体素子についての形態である。この半導体素子の一例として、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）構造を有する横型トランジスタについて説明する。
（半導体素子の構造）
　図１５は、第２の実施の形態に係る横型トランジスタ４０の垂直断面図である。横型トランジスタ４０は、半導体基板１１上に形成されたエピタキシャル層１３と、エピタキシャル層１３上のゲート電極４１、ソース電極４２、及びドレイン電極４３を含む。ゲート電極４１は、ソース電極４２とドレイン電極４３との間に配置される。
　ソース電極４２及びドレイン電極４３は、エピタキシャル層１３の上面（半導体基板１１に接している面の反対側の面）に接触してオーミック接合を形成する。また、ゲート電極４１はエピタキシャル層１３の上面に接触してショットキー接合を形成し、エピタキシャル層１３中のゲート電極４１下に空乏層が形成される。この空乏領域の厚さにより、横型トランジスタ４０は、ノーマリーオフ型のトランジスタ又はノーマリーオン型のトランジスタとして機能する。
　半導体基板１１は、Ｍｇ、Ｂｅ、Ｚｎ、Ｆｅ等のｐ型ドーパントを含むＧａ2Ｏ3系結晶からなり、高い電気抵抗を有する。
　エピタキシャル層１３は、Ｓｉ、Ｓｎ等のｎ型ドーパントを含む。ソース電極４２及びドレイン電極４３との接触部付近におけるｎ型ドーパントの濃度は、他の部分におけるｎ型ドーパントの濃度よりも高い。エピタキシャル層１３の厚さは、例えば、０．１～１μｍである。
　ゲート電極４１、ソース電極４２、及びドレイン電極４３は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、ＩＴＯ等の導電性化合物、又は導電性ポリマーからなる。導電性ポリマーとしては、ポリチオフェン誘導体（ＰＥＤＯＴ：ポリ(3,4)-エチレンジオキシチオフェン）にポリスチレンスルホン酸（PSS）をドーピングしたものや、ポリピロール誘導体にＴＣＮＡをドーピングしたもの等が用いられる。また、ゲート電極４１は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
　横型トランジスタ４０においては、ゲート電極４１に印加するバイアス電圧を制御することにより、エピタキシャル層１３内のゲート電極４１下の空乏層の厚さを変化させ、ドレイン電流を制御することができる。
　上記の横型トランジスタ４０は、第１の実施の形態に係るエピタキシャルウエハ１０を含む半導体素子の一例であり、その他にも、エピタキシャルウエハ１０を用いて様々な半導体素子を製造することができる。
　例えば、エピタキシャル層１３をチャネル層として用いるＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）、半導体基板１１とエピタキシャル層１３にオーミック電極とショットキー電極がそれぞれ接続されるショットキーダイオード等を製造することができる。製造する半導体素子の種類によって、半導体基板１１とエピタキシャル層１３に含まれるドーパントの種類や濃度を適宜設定する。
　横型トランジスタ４０を含む半導体素子の製造には、エピタキシャル層１３のＶ字状の溝が存在しない領域、及びその領域上に形成された結晶層が用いられる。すなわち、エピタキシャル層１３の表面モフォロジーが優れているほど、１枚のウエハから得られる半導体素子の数が増える。
（実施の形態の効果）
　上記実施の形態によれば、半導体基板１１の角度θを０°以上３０°以下、より好ましくは０．３°以上１５°以下とすることにより、ＨＶＰＥ法によるエピタキシャル層１３の成長レートをより高くすることができる。これにより、効率よくエピタキシャル層１３を形成することができる。また、エピタキシャル層１３を高い成長レートで成長させることにより、半導体基板１１からの不純物の拡散を抑制し、品質を高めることができる。
　また、半導体基板１１の角度θを３０°以上９０°以下とすることにより、ＨＶＰＥ法により形成されるエピタキシャル層１３の表面モフォロジーを良好にすることができる。これにより、エピタキシャル層１３の半導体素子の形成に用いることのできる面積が増え、半導体素子の製造歩留まりを向上させることができる。
　以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
　また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　ＨＶＰＥ法によりβ－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層を高い成長レートで成長させることができる、又は表面モフォロジーの良好なβ－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層を成長させることができる、β－Ｇａ2Ｏ3系単結晶からなる半導体基板、その半導体基板とエピタキシャル層を有するエピタキシャルウエハ、及びそのエピタキシャルウエハの製造方法を提供する。
１０…エピタキシャルウエハ、　１１…半導体基板、１２…主面、　１３…エピタキシャル層

Claims (16)

  1. 　ＨＶＰＥ法によるエピタキシャル結晶成長用の下地基板として用いられる半導体基板であって、
    　β－Ｇａ2Ｏ3系単結晶からなり、β－Ｇａ2Ｏ3系単結晶の［１００］軸に平行な面を主面とする、
    　半導体基板。
  2. 　ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが、３０°以上９０°以下又は－１５０°以上－９０°以下である、
    　請求項１に記載の半導体基板。
  3. 　前記半導体基板の平均転位密度が１×１０4／ｃｍ2以下であり、
    　前記角度θが、５４．３°以上６５．７°以下、又は－１２５．７°以上－１１４．３°以下である、
    　請求項２に記載の半導体基板。
  4. 　前記半導体基板の平均転位密度が１×１０3／ｃｍ2以下であり、
    　前記角度θが、４１．６°以上７８．４°以下、又は－１３８．４°以上－１０１．６°以下である、
    　請求項２に記載の半導体基板。
  5. 　ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが－０．３３°以上０．３３°以下、４５°より大きく９０°以下、又は－４５°より小さく－９０°以上である、
    　請求項１に記載の半導体基板。
  6. 　ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが、－３０°以上３０°以下である、
    　請求項１に記載の半導体基板。
  7. 　前記角度θが、０．３°以上１５°以下又は－１５°以上－０．３°以下である、
    　請求項６に記載の半導体基板。
  8. 　請求項１～７のいずれか１項に記載の前記半導体基板と、
    　前記半導体基板の前記主面上にＨＶＰＥ法によるエピタキシャル結晶成長により形成された、β－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層と、
    　を有するエピタキシャルウエハ。
  9. 　β－Ｇａ2Ｏ3系単結晶からなり、β－Ｇａ2Ｏ3系単結晶の［１００］軸に平行な面を主面とする半導体基板上に、β－Ｇａ2Ｏ3系単結晶からなるエピタキシャル層をＨＶＰＥ法によりエピタキシャル成長させる工程を含む、
    　エピタキシャルウエハの製造方法。
  10. 　ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが、３０°以上９０°以下又は－１５０°以上－９０°以下である、
    　請求項９に記載のエピタキシャルウエハの製造方法。
  11. 　前記半導体基板の平均転位密度が１×１０4／ｃｍ2以下であり、
    　前記角度θが、５４．３°以上６５．７°以下、又は－１２５．７°以上－１１４．３°以下である、
    　請求項１０に記載のエピタキシャルウエハの製造方法。
  12. 　前記半導体基板の平均転位密度が１×１０3／ｃｍ2以下であり、
    　前記角度θが、４１．６°以上７８．４°以下、又は－１３８．４°以上－１０１．６°以下である、
    　請求項１０に記載のエピタキシャルウエハの製造方法。
  13. 　ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが－０．３３°以上０．３３°以下、４５°より大きく９０°以下、又は－４５°より小さく－９０°以上である、
    　請求項９に記載のエピタキシャルウエハの製造方法。
  14. 　前記エピタキシャル層の成長レートが２．５μｍ／ｈ以上である、
    　請求項９に記載のエピタキシャルウエハの製造方法。
  15. 　ａ軸方向へ進む右ねじの回転方向を正の角度とする、前記主面と、β－Ｇａ2Ｏ3系単結晶の（００１）面とのなす角度θが、－３０°以上３０°以下である、
    　請求項１４に記載のエピタキシャルウエハの製造方法。
  16. 　前記角度θが、０．３°以上１５°以下又は－１５°以上－０．３°以下である、
    　請求項１５に記載のエピタキシャルウエハの製造方法。
PCT/JP2016/083986 2015-12-16 2016-11-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法 Ceased WO2017104341A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680073555.6A CN108368641B (zh) 2015-12-16 2016-11-16 半导体基板、以及外延晶片及其制造方法
US16/061,486 US10985016B2 (en) 2015-12-16 2016-11-16 Semiconductor substrate, and epitaxial wafer and method for producing same
EP16875325.9A EP3396030B1 (en) 2015-12-16 2016-11-16 Semiconductor substrate, and epitaxial wafer and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015245570A JP6744523B2 (ja) 2015-12-16 2015-12-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法
JP2015-245570 2015-12-16

Publications (1)

Publication Number Publication Date
WO2017104341A1 true WO2017104341A1 (ja) 2017-06-22

Family

ID=59056523

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/083986 Ceased WO2017104341A1 (ja) 2015-12-16 2016-11-16 半導体基板、並びにエピタキシャルウエハ及びその製造方法

Country Status (6)

Country Link
US (1) US10985016B2 (ja)
EP (1) EP3396030B1 (ja)
JP (1) JP6744523B2 (ja)
CN (1) CN108368641B (ja)
TW (1) TWI625767B (ja)
WO (1) WO2017104341A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202074A1 (ja) * 2021-03-24 2022-09-29 Tdk株式会社 酸化ガリウム基板の分割方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987257B (zh) * 2018-07-12 2021-03-30 南京南大光电工程研究院有限公司 利用卤化物气相外延法在Si衬底上生长Ga2O3薄膜的方法
CN110836330B (zh) * 2018-08-15 2022-05-27 北京北方华创微电子装备有限公司 含氯化合物的输送方法及装置
JP7540187B2 (ja) * 2020-04-07 2024-08-27 トヨタ自動車株式会社 酸化ガリウム半導体の製造方法
JP7083139B1 (ja) 2021-08-06 2022-06-10 株式会社タムラ製作所 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法
US20240352619A1 (en) * 2021-09-03 2024-10-24 Mitsubishi Electric Corporation Crystal lamination structure, semiconductor device, and method of manufacturing crystal lamination structure
JP7380948B2 (ja) 2021-11-01 2023-11-15 三菱瓦斯化学株式会社 β－Ｇａ２Ｏ３／β－Ｇａ２Ｏ３積層体の製造方法
KR102546042B1 (ko) 2021-12-22 2023-06-22 주식회사루미지엔테크 HVPE법에 따른 Ga2O3 결정막 증착방법, 증착장치 및 이를 사용한 Ga2O3 결정막 증착 기판
TW202449238A (zh) 2023-04-25 2024-12-16 日商三菱瓦斯化學股份有限公司 β-Ga2O3/β-Ga2O3疊層體之製造方法及利用該製造方法得到的疊層體
WO2025062944A1 (ja) * 2023-09-22 2025-03-27 国立大学法人東海国立大学機構 β型酸化ガリウム膜の製造方法及びβ型酸化ガリウム膜付き基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035464A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 結晶積層構造体及びその製造方法
JP2015091740A (ja) * 2013-09-30 2015-05-14 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
JP2015214448A (ja) * 2014-05-09 2015-12-03 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630986B2 (ja) * 2003-02-24 2011-02-09 学校法人早稲田大学 β−Ｇａ２Ｏ３系単結晶成長方法
JP4462289B2 (ja) * 2007-05-18 2010-05-12 ソニー株式会社 半導体層の成長方法および半導体発光素子の製造方法
JP5543672B2 (ja) * 2011-09-08 2014-07-09 株式会社タムラ製作所 結晶積層構造体
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP2013251439A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
JP6013383B2 (ja) 2014-02-28 2016-10-25 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035464A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 結晶積層構造体及びその製造方法
JP2015091740A (ja) * 2013-09-30 2015-05-14 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
JP2015214448A (ja) * 2014-05-09 2015-12-03 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3396030A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202074A1 (ja) * 2021-03-24 2022-09-29 Tdk株式会社 酸化ガリウム基板の分割方法
JP2022148550A (ja) * 2021-03-24 2022-10-06 Tdk株式会社 酸化ガリウム基板の分割方法
JP7661080B2 (ja) 2021-03-24 2025-04-14 Tdk株式会社 酸化ガリウム基板の分割方法

Also Published As

Publication number Publication date
TWI625767B (zh) 2018-06-01
US20200243332A1 (en) 2020-07-30
JP6744523B2 (ja) 2020-08-19
US10985016B2 (en) 2021-04-20
EP3396030A1 (en) 2018-10-31
TW201730931A (zh) 2017-09-01
CN108368641A (zh) 2018-08-03
EP3396030B1 (en) 2025-06-11
JP2017109902A (ja) 2017-06-22
CN108368641B (zh) 2021-04-27
EP3396030A4 (en) 2019-07-24

Similar Documents

Publication Publication Date Title
JP6744523B2 (ja) 半導体基板、並びにエピタキシャルウエハ及びその製造方法
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
JP5018423B2 (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
CN107534062B (zh) 高耐压肖特基势垒二极管
CN103781947A (zh) 外延生长用基板和晶体层叠结构体
JP6253150B2 (ja) エピタキシャルウエハ及びその製造方法
CN102162134A (zh) 碳化硅衬底的制造方法
JP2020073425A (ja) 結晶積層構造体、及びそれを製造する方法
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP5641029B2 (ja) Ｉｉｉ族窒化物系電子デバイス
CN107241917A (zh) Sic单晶、sic晶片、sic基板，和sic器件
Oshima et al. Rapid homoepitaxial growth of (011) β-Ga2O3 by HCl-based halide vapor phase epitaxy

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16875325

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016875325

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2016875325

Country of ref document: EP