[go: up one dir, main page]

WO2017169147A1 - 不揮発性メモリ素子および不揮発性メモリ素子の製造方法 - Google Patents

不揮発性メモリ素子および不揮発性メモリ素子の製造方法 Download PDF

Info

Publication number
WO2017169147A1
WO2017169147A1 PCT/JP2017/004495 JP2017004495W WO2017169147A1 WO 2017169147 A1 WO2017169147 A1 WO 2017169147A1 JP 2017004495 W JP2017004495 W JP 2017004495W WO 2017169147 A1 WO2017169147 A1 WO 2017169147A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
magnetic
electrode
memory element
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/004495
Other languages
English (en)
French (fr)
Inventor
幸一 瀬島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201780017315.9A priority Critical patent/CN108780780B/zh
Priority to US16/087,177 priority patent/US10923531B2/en
Priority to DE112017001644.4T priority patent/DE112017001644T5/de
Publication of WO2017169147A1 publication Critical patent/WO2017169147A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/40—Devices controlled by magnetic fields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Definitions

  • the present disclosure relates to a nonvolatile memory element that stores information by changing an electric resistance value depending on a magnetization reversal state and a manufacturing method thereof.
  • DRAM Dynamic Random Access Memory
  • RAM Random Access Memory
  • MRAM Magneticoresistive ⁇ Random ⁇ Access Memory
  • a writing method of the MRAM there are a method of reversing magnetization by a current magnetic field, and a method of causing magnetization reversal by injecting spin-polarized electrons directly into the storage layer.
  • a spin-injection magnetization reversal writing method that can reduce the write current as the size of the element becomes smaller is attracting attention.
  • the nonvolatile memory element of the spin injection magnetization reversal writing method has a structure (MTJ (Magnetic Tunnel Junction) structure) in which an insulator film is sandwiched between two magnetic layers.
  • MTJ Magnetic Tunnel Junction
  • a technique for patterning a magnetic layer without causing damage, short-circuiting, or current leakage is required.
  • the etching of the magnetic layer (second magnetic material layer) on the insulating film (tunnel insulating film) is stopped halfway, and the etched portion of the remaining second magnetic material layer is oxidized.
  • a nonvolatile memory element includes a first electrode and a second electrode that are arranged to face each other, and a first magnetic layer and a second magnetic body that are provided between the first electrode and the second electrode.
  • a method for manufacturing a nonvolatile memory element includes the following steps (A) to (E). (A) forming a first electrode and a second electrode, respectively (B) forming a magnetic oxide film between the first electrode and the second electrode (C) forming a first magnetic film on the magnetic oxide film Forming a body layer (D) forming a second magnetic layer between the first electrode and the second electrode (E) insulating between the first magnetic layer and the second magnetic layer Forming a body layer
  • the magnetic oxide film is formed, and then the first magnetic layer is formed on the magnetic oxide film.
  • the magnetic oxide film is formed, and then the first magnetic layer is formed on the magnetic oxide film.
  • the first magnetic layer is formed on the magnetic oxide film previously formed. It is possible to suppress occurrence of short circuit and variation in element area, improve reliability, and stabilize characteristics. Note that the effects described here are not necessarily limited, and may be any effects described in the present disclosure.
  • FIG. 3 is a schematic cross-sectional view illustrating a configuration of a nonvolatile memory element according to a first embodiment of the present disclosure.
  • FIG. FIG. 2 is a perspective view illustrating an example of a shape of the nonvolatile memory element illustrated in FIG. 1.
  • FIG. 10 is a perspective view illustrating another example of the shape of the nonvolatile memory element illustrated in FIG. 1. It is a cross-sectional schematic diagram showing the structure of the non-volatile memory using the non-volatile memory element shown in FIG.
  • FIG. 4 is an equivalent circuit diagram of the nonvolatile memory shown in FIG. 3.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a manufacturing process for the nonvolatile memory element illustrated in FIG. 1.
  • FIG. 5A It is a cross-sectional schematic diagram following FIG. 5A. It is a cross-sectional schematic diagram following FIG. 5B. It is a cross-sectional schematic diagram following FIG. 5C. It is a cross-sectional schematic diagram following FIG. 6A. It is a cross-sectional schematic diagram following FIG. 6B. It is a cross-sectional schematic diagram following FIG. 6C. It is a cross-sectional schematic diagram following FIG. 7A. It is a cross-sectional schematic diagram following FIG. 7B.
  • FIG. 6 is a cross-sectional schematic diagram illustrating a configuration of a nonvolatile memory element according to a second embodiment of the present disclosure.
  • FIG. 6 is a cross-sectional schematic diagram illustrating a configuration of a nonvolatile memory element according to a second embodiment of the present disclosure.
  • FIG. 9 is a schematic cross-sectional view illustrating an example of a manufacturing process for the nonvolatile memory element illustrated in FIG. 8. It is a cross-sectional schematic diagram following FIG. 9A. It is a cross-sectional schematic diagram following FIG. 9B. It is a cross-sectional schematic diagram following FIG. 9C. It is a cross-sectional schematic diagram following FIG. 9D. It is a cross-sectional schematic diagram following FIG. 10A. It is a cross-sectional schematic diagram following FIG. 10B. It is a cross-sectional schematic diagram following FIG. 10C. It is a cross-sectional schematic diagram following FIG. 10D. It is a cross-sectional schematic diagram following FIG. 11A. It is a cross-sectional schematic diagram following FIG. 11B.
  • FIG. 1 schematically illustrates a cross-sectional configuration of the nonvolatile memory element 10 according to the first embodiment of the present disclosure.
  • the nonvolatile memory element 10 includes an insulator layer (tunnel barrier layer 13) and two magnetic layers (magnetization fixed) between a lower electrode 11 (first electrode) and an upper electrode 17 (second electrode) arranged to face each other. It has a so-called MTJ structure sandwiched between the layer 12 and the magnetization free layer 14).
  • 2A and 2B are perspective views of the nonvolatile memory element 10.
  • the nonvolatile memory element 10 includes a magnetization fixed layer 12 (second magnetic layer), a tunnel barrier layer 13 and a magnetization free layer 14 (first magnetic layer) stacked in this order.
  • a cap layer 16 is provided between the upper electrode 17.
  • the magnetization free layer 14 is formed by reducing a part of the magnetic oxide film 15 provided on the tunnel barrier layer 13, and the magnetization free layer This magnetic oxide film 15 remains around 14.
  • the lower electrode 11 is made of, for example, copper (Cu), aluminum (Al), gold (Au), platinum (Pt), titanium (Ti), molybdenum (Mo), tantalum (Ta), tungsten (W), TiN, TiW , WN, silicide, etc.
  • the lower electrode 11 is made of, for example, ruthenium (Ru), magnesium (Mg), calcium (Ca), vanadium (V), niobium (Nb), manganese (Mn), iron (Fe), cobalt (Co), nickel (Ni), a base layer composed of at least one of chromium (Cr) and Ti or an oxide containing these elements, and a laminated structure such as a Cu layer, an Au layer, and a Pt layer formed thereon. You may have.
  • the film thickness in the Y-axis direction (hereinafter simply referred to as the thickness) of the underlayer is preferably 3 nm or more and 30 nm or less, for example, because if the film is too thick, the smoothness is lowered and the film does not function if it is too thin.
  • the lower electrode 11 can also be comprised from the laminated structure with single layer, such as Ta, Cu, Ti.
  • the lower electrode 11 can be formed by, for example, a PVD method exemplified by a sputtering method.
  • the magnetization fixed layer 12 has a certain magnetization direction and serves as a reference for recording information (magnetization direction) of the magnetization free layer 14. Since the magnetization fixed layer 12 is a reference of information, the direction of magnetization should not be changed by writing or reading, but it is not necessarily fixed in a specific direction, and at least the magnetization fixed layer 12 is more magnetized than the magnetization free layer 14. If it is difficult to move.
  • the material constituting the magnetization fixed layer 12 include ferromagnetic materials such as nickel (Ni), Fe, and Co and alloys thereof (for example, Co—Fe, Co—Fe—Ni, Fe—Pt, Ni—Fe, etc.). Is mentioned.
  • alloys for example, Ta, boron (B), strontium (Sr), Pt, silicon (Si), carbon (C), nitrogen (N), etc.
  • alloys for example, Ta, boron (B), strontium (Sr), Pt, silicon (Si), carbon (C), nitrogen (N), etc.
  • alloys for example, , Co—Fe—B, etc.
  • oxides containing one or more of Co, Fe, Ni eg, ferrite: Fe—MnO, etc.
  • a group of intermetallic compounds called half-metallic ferromagnetic materials (Heusler alloys) : NiMnSb, Co 2 MnGe, Co 2 MnSi, Co 2 CrAl, etc.) and oxides (for example, (La, Sr) MnO 3 , CrO 2 , Fe 3 O 4 etc.).
  • gadolinium (Gd) may be added to these alloys.
  • the crystallinity of the magnetization fixed layer 12 is essentially arbitrary, and may be polycrystalline, single crystal, or amorphous.
  • the magnetization pinned layer 12 may have, for example, a laminated ferri structure (a laminated structure having antiferromagnetic coupling, which is also called synthetic antiferromagnetic coupling (SAF)), and a magnetostatic coupling structure. It is good also as a structure to have. Further, an antiferromagnetic material layer may be disposed adjacent to the magnetization fixed layer 12. By disposing the antiferromagnetic material layer adjacent to the magnetization fixed layer 12, a strong unidirectional magnetic anisotropy can be obtained by the exchange interaction acting between these two layers.
  • SAF synthetic antiferromagnetic coupling
  • the laminated ferri structure has, for example, a magnetic layer / Ru layer / magnetic layer structure (specifically, for example, a three-layer structure of CoFe / Ru / CoFe, a three-layer structure of CoFeB / Ru / CoFeB). And a structure in which the interlayer exchange coupling between the two magnetic layers becomes antiferromagnetic or ferromagnetic depending on the thickness of the ruthenium layer (for example, S. S. Parkin et. Al, Physical Review Letters, 7 May, pp pp 2304-2307 (1990)).
  • a magnetic layer / Ru layer / magnetic layer structure specifically, for example, a three-layer structure of CoFe / Ru / CoFe, a three-layer structure of CoFeB / Ru / CoFeB.
  • a structure in which the interlayer exchange coupling between the two magnetic layers becomes antiferromagnetic or ferromagnetic depending on the thickness of the ruthenium layer for example, S.
  • a structure in which antiferromagnetic coupling is obtained by the leakage magnetic field from the end face of the magnetic layer in the two magnetic layers is called a magnetostatic coupling structure.
  • the material constituting the antiferromagnetic material layer include iron-manganese alloys, nickel-manganese alloys, platinum-manganese alloys, iridium-manganese alloys, rhodium-manganese alloys, cobalt oxides, and nickel oxides.
  • An underlayer made of Ta, Cr, Ru, Ti or the like may be formed between the lower electrode 11 and the antiferromagnetic material layer in order to improve the crystallinity of the antiferromagnetic material layer.
  • the magnetization fixed layer 12 may contain various magnetic semiconductors, and may be soft magnetic (soft film) or hard magnetic (hard film).
  • the tunnel barrier layer 13 magnetically separates the magnetization free layer 14 and the magnetization fixed layer 12 and allows a tunnel current to flow.
  • Examples of the material constituting the tunnel barrier layer 13 include aluminum oxide (AlO x ), aluminum nitride (AlN), magnesium oxide (MgO), magnesium nitride, silicon oxide (SiO x ), and silicon nitride. Insulating materials such as (SiN x ), TiO 2 , Cr 2 O 3 , Ge, NiO, CdO x , HfO 2 , Ta 2 O 5 , BN and ZnS can be mentioned.
  • the tunnel barrier layer 13 has a thickness of 0.5 nm to 2 nm, for example.
  • the tunnel barrier layer 13 can be obtained, for example, by oxidizing or nitriding a metal film formed by a sputtering method. Specifically, when aluminum oxide (AlO x ) or magnesium oxide (MgO) is used as an insulating material constituting the tunnel insulating film, for example, Al or Mg formed by a sputtering method is used in the atmosphere.
  • AlO x aluminum oxide
  • MgO magnesium oxide
  • a method of oxidizing, a method of plasma oxidizing Al or Mg formed by a sputtering method, a method of oxidizing Al or Mg formed by a sputtering method with ICP plasma, an Al or Mg formed by a sputtering method as oxygen A method of natural oxidation in the method, a method of oxidizing Al or Mg formed by a sputtering method with oxygen radicals, a method of irradiating ultraviolet light when Al or Mg formed by a sputtering method is naturally oxidized in oxygen, method for forming a film of Al and Mg in the reactive sputtering method, better to formation of the AlO X and MgO by a sputtering method It can be exemplified.
  • PVD method physical vapor deposition method
  • a sputtering method an ion beam deposition method, a vacuum evaporation method, or a chemical vapor deposition method represented by an ALD (Atomic Layer Deposition) method.
  • ALD Atomic Layer Deposition
  • the magnetization free layer 14 changes the magnetization direction corresponding to the voltage applied between the lower electrode 11 and the upper electrode 17, and the nonvolatile memory element 10 records information according to the magnetization direction. Is done.
  • a ferromagnetic material such as Ni, Fe, Co and alloys thereof (for example, Co—Fe, Co—Fe—Ni, Fe—Pt, Ni-Fe etc.).
  • alloys for example, Co—Fe—B in which these alloys are mixed with nonmagnetic elements (for example, Ta, B, Sr, Pt, Si, C, N, etc.), Co, Fe, Ni Oxides containing one or more of these (for example, ferrite: Fe—MnO), a group of intermetallic compounds called half-metallic ferromagnetic materials (Heusler alloys: NiMnSb, Co 2 MnGe, Co 2 MnSi, Co 2 CrAl, etc.) ) And oxides (for example, (La, Sr) MnO 3 , CrO 2 , Fe 3 O 4, etc.).
  • Gd may be added to these alloys.
  • the magnetization free layer 14 may have a single layer structure or a stacked structure in which a plurality of different ferromagnetic layers are stacked. Alternatively, a laminated structure in which a ferromagnetic layer and a nonmagnetic layer are laminated may be used.
  • the crystallinity of the magnetization free layer 14 is essentially arbitrary, and may be polycrystalline, single crystal, or amorphous.
  • the magnetization free layer 14 is formed by reducing a part of the magnetic oxide film 15. Specifically, as will be described in detail later, after a magnetic oxide film 15 is formed on the tunnel barrier layer 13, an insulating film 18 is formed on the magnetic oxide film 15 as a mask. A window portion 18A (see FIG. 5C) is formed in the insulating film 18, and the magnetic free layer 14 is formed by reducing the magnetic oxide film 15 in the window portion 18A. As shown in FIGS. 2A and 2B, the magnetization free layer 14 has a cylindrical shape having a diameter smaller than that of the magnetization fixed layer 12 and the tunnel barrier layer 13 and is surrounded by the magnetic oxide film 15. The planar shape of the magnetization free layer 14 in the XZ plane is substantially a perfect circle. The side surface of the magnetization free layer 14 forms, for example, a surface perpendicular to the in-plane (XZ plane) direction of the lower electrode 11 together with the cap layer 16 described later.
  • the magnetic oxide film 15 is made of an oxide containing an element constituting the magnetization free layer 14. Specifically, for example, when the magnetization free layer 14 is made of a Co—Fe—B alloy, the magnetic oxide film 15 is made of Co—Fe—BOx.
  • the magnetic oxide film 15 is formed, for example, by oxidizing a magnetic substance.
  • the magnetic material constituting the magnetic oxide film 15 is rendered non-magnetic by being oxidized, and the conductivity is lost. In the present embodiment, it is formed as a previous layer when the magnetization free layer 14 (functional layer) is formed.
  • the cap layer 16 is for preventing mutual diffusion of atoms constituting the magnetization free layer 14 and atoms constituting the upper electrode 17, reducing contact resistance, and preventing the magnetization free layer 14 from being oxidized.
  • the cap layer 16 is for electrically connecting the magnetization free layer 14 and the upper electrode 17. Examples of the material constituting the cap layer 16 include TiN, Ta, Ru, Pt, and MgO.
  • the cap layer 16 is formed as a single layer structure or a laminated structure (for example, Ru film / Ta film) of these materials.
  • the upper electrode 17 has a single layer structure such as Cu, Al, Au, Pt, Ti, Mo, Ta, W, TiN, TiW, WN, silicide, and the like.
  • the upper electrode 17 may have a laminated structure such as a base layer made of, for example, Cr or Ti and a Cu layer, an Au layer, a Pt layer, or the like formed thereon.
  • it can also comprise from a single layer, such as Ta, or a laminated structure with Cu, Ti, etc.
  • the upper electrode 17 can be formed by, for example, a PVD method exemplified by a sputtering method.
  • the insulating film 18 functions as a mask for the magnetic oxide film 15 when the magnetization free layer 14 is formed.
  • the material constituting the insulating film 18 include SiO x and SiN x . 2A, for example, the non-volatile memory element 10 is formed in a columnar shape having a side surface where the lower electrode 11, the magnetization fixed layer 12, the tunnel barrier layer 13, the magnetic oxide film 15 and the insulating film 18 are continuous. Has been.
  • the inside of a cylinder constituted by the lower electrode 11, the magnetization fixed layer 12, the tunnel barrier layer 13, the magnetic oxide film 15 and the insulating film 18, specifically, the magnetic oxide film 15 and the insulating film on the tunnel barrier layer 13 18 is formed with a cylinder having a planar shape having a smaller diameter and a substantially perfect circle, which is constituted by the magnetization free layer 14 and the cap layer 16.
  • the cylinder constituted by the lower electrode 11, the magnetization fixed layer 12, the tunnel barrier layer 13, the magnetic oxide film 15 and the insulating film 18 may be, for example, an elliptic cylinder or a truncated cone.
  • the lower electrode 11, the magnetization fixed layer 12, and the tunnel barrier layer 13 may be formed in a plate shape (for example, a rectangular shape) as shown in FIG. 2B.
  • other layers are provided between the magnetization free layer 14 and the cap layer 16 and between the cap layer 16 and the upper electrode 17. It may be.
  • an insulator layer such as MgO may be provided between the magnetization free layer 14 and the cap layer 16.
  • FIG. 3 schematically shows a cross-sectional configuration of the nonvolatile memory 1 including the nonvolatile memory element 10 of the present embodiment.
  • FIG. 4 is an equivalent circuit diagram of the nonvolatile memory 1.
  • the non-volatile memory 1 includes a plurality of non-volatile memory elements 10 and two types of address lines intersecting each other, for example, a word line and a bit line, between the word line and the bit line near the intersection.
  • Each of the nonvolatile memory elements 10 is arranged.
  • the nonvolatile memory 1 is a selection for selecting each nonvolatile memory element 10 in a region separated by an element isolation region 24 provided on a semiconductor substrate 21 such as Si.
  • Transistor 20 is provided.
  • the selection transistor 20 includes a pair of a source region 21A and a drain region 21B formed with a gap in the semiconductor substrate 21, and a gate electrode 23 provided on the semiconductor substrate 21 via a gate insulating film 22.
  • the gate electrode 23 also serves as, for example, an address wiring (for example, a word line) extending in the Z-axis direction.
  • the drain region 21 ⁇ / b> B is connected to, for example, a wiring 27 provided on the insulating layer 25 through a contact 26 that penetrates the insulating layer 25 on the semiconductor substrate 21.
  • the nonvolatile memory element 10 is disposed between the gate electrode 23 serving as a word line and the other address wiring (for example, bit line) extending in the X-axis direction, for example.
  • the nonvolatile memory element 10 is disposed on an insulating layer 25 covering the gate electrode 23 and an insulating layer 28 provided on a wiring 27 provided on the insulating layer 25.
  • the upper electrode 17 also serves as a bit line, and the nonvolatile memory element 10 is disposed near the intersection where the upper electrode 17 and the gate electrode 23 intersect.
  • the gate electrode 23 and the nonvolatile memory element 10 (specifically, the lower electrode 11) are electrically connected through the contact 29 and the source region 21A.
  • a current in the Y-axis direction flows in the nonvolatile memory element 10 through two types of wirings, that is, the gate electrode 23 and the upper electrode 17, and a voltage is applied between the lower electrode 11 and the upper electrode 17.
  • the non-volatile memory 1 is a non-volatile memory whose operation principle is, for example, a tunnel magnetoresistance (TMR) effect. For example, writing and reading are performed as follows.
  • the nonvolatile memory element 10 constituting the nonvolatile memory 1 has a state in which the magnetization arrangements of the two magnetic layers (magnetization fixed layer 12 and magnetization free layer 14) constituting the MTJ structure are parallel or antiparallel, respectively. Or “0”.
  • the magnetization of the magnetization free layer 14 is reversed by a synthetic magnetic field generated by currents flowing through the bit line and the word line.
  • the magnetizations of the magnetization fixed layer 12 and the magnetization free layer 14 can be controlled to be parallel or anti-parallel to each other, and information can be rewritten and erased. .
  • the voltage drop generated by the current flowing through the nonvolatile memory element 10 is measured with the selection transistor turned on. From the magnitude, the magnetization arrangement of the magnetization fixed layer 12 and the magnetization free layer 14 is determined to be parallel (for example, “1”) or antiparallel (for example, “0”).
  • the structure shown in FIG. 3 represents a configuration example for explaining the nonvolatile memory 1.
  • the upper electrode 17 is formed for each nonvolatile memory element 10 to form a bit line. May be provided separately.
  • the nonvolatile memory element 10 of the present embodiment can be manufactured as follows, for example.
  • a magnetic material for example, a CoFeB and a tunnel barrier layer 13, for example, an MgO crystal film, for example, by sputtering, in this order, on the lower electrode 11 as the magnetization fixed layer 12.
  • a CoFeBOx film is formed as the magnetic oxide film 15 on the tunnel barrier layer 13.
  • an insulating film 18 made of, for example, SiN is formed on the magnetic oxide film 15 as a mask.
  • a window 18A corresponding to the element size (for example, a circle having a diameter of about 60 nm) of the nonvolatile memory element 10 and penetrating the insulating film 18 is formed by, for example, photolithography. Form.
  • the region of the magnetic oxide film 15 in the window 18A is reduced by, for example, a hydrogen plasma method.
  • the magnetization free layer 14 (CoFeB layer) is formed in the magnetic oxide film 15.
  • a damascene method is used to form a TiN film, for example, in the window 18A and on the insulating film 18 as shown in FIG. 6B, and then, for example, a CMP method is used as shown in FIG. 6C.
  • the TiN film is planarized and the TiN film on the insulating film 18 is removed.
  • the cap layer 16 having side surfaces perpendicular to the XY plane direction of the lower electrode 11 is formed together with the magnetization free layer 14.
  • a separation groove 11A penetrating to the lower electrode 11 is formed between adjacent elements by photolithography.
  • FIG. 7B after the SiN film is formed in the separation groove 11A and on the cap layer 16 as the insulating layer 30 so as to fill the separation groove 11A, for example, heat treatment at 350 ° C. or more, for example. Add Thereby, CoFeB constituting the magnetization free layer 14 is recrystallized and magnetized.
  • the cap layer 16 is exposed by planarizing the surface by, for example, CMP.
  • the upper electrode 17 for example, a Cu film is formed on the cap layer 16, the insulating film 18, and the insulating layer 30. Thereby, the nonvolatile memory element 10 of the present embodiment is completed.
  • the magnetization fixed layer 12, the tunnel barrier layer 13, and the magnetic oxide film 15 are formed in this order on the lower electrode 11, and then the magnetic oxide film By reducing 15, the magnetization free layer 14 was formed.
  • the MTJ structure is formed without using etching, it is possible to suppress occurrence of a short circuit between the magnetization fixed layer 12 and the magnetization free layer 14 and variations in element area. Therefore, it is possible to improve the reliability and stabilize the characteristics.
  • the MTJ structure can be formed without using etching, damage to the magnetization free layer 14 and the tunnel barrier layer 13 can be prevented. Therefore, the characteristics of the nonvolatile memory element 10 can be improved, and long-term reliability can be improved.
  • the planar shape can be easily formed into a substantially perfect circle.
  • the side surfaces of the magnetization free layer and the cap layer are tapered (for example, the sectional taper angle is about 30 °).
  • the side surfaces of the magnetization free layer 14 (and the cap layer 16) can be formed perpendicular to the semiconductor substrate 21. This makes it possible to further reduce variations in element diameter (element area).
  • FIG. 8 schematically illustrates a cross-sectional configuration of the nonvolatile memory element 40 according to the second embodiment of the present disclosure.
  • the nonvolatile memory element 40 of the present embodiment includes a lower electrode 11 (first electrode), a magnetization free layer 14 (first magnetic layer), a tunnel barrier layer 13 (insulator layer), and a magnetization fixed layer 12 (second layer).
  • the magnetic layer), the cap layer 16 and the upper electrode 17 (second electrode) are stacked in this order, which is different from the first embodiment.
  • a magnetic oxide film 15 remains around the magnetization free layer 14 formed between the lower electrode 11 and the tunnel barrier layer 13 as in the nonvolatile memory element 10 in the first embodiment.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
  • the nonvolatile memory element 40 of the present embodiment can be manufactured as follows, for example.
  • a CoFeBOx film is formed as the magnetic oxide film 15 on the lower electrode 11.
  • a mask 41 made of, for example, SiN is formed on the magnetic oxide film 15.
  • a window portion 41A that corresponds to the element size of the nonvolatile memory element 40 (for example, a circle having a diameter of about 60 nm) and penetrates the mask 41 is formed by, for example, photolithography. To do.
  • the region of the magnetic oxide film 15 in the window 41A is reduced by, for example, a hydrogen plasma method.
  • the magnetization free layer 14 (CoFeB layer) is formed in the magnetic oxide film 15.
  • FIG. 10A after removing the mask 41, as shown in FIG. 10B, as the tunnel barrier layer 13 on the magnetization free layer 14 and the magnetic oxide film 15, for example, an MgO crystal film
  • the magnetization fixed layer 12 for example, CoFeB, which is a magnetic material, is formed in this order by sputtering, for example.
  • FIG. 10C after forming an insulating film 18 made of, for example, SiN on the magnetization fixed layer 12, as shown in FIG. 10D, at a position facing the magnetization free layer 14, A window portion 18A penetrating the insulating film 18 is formed.
  • a TiN film is formed in the window 18A and on the insulating film 18 as shown in FIG. 11A.
  • the TiN film is planarized by CMP and the TiN film on the insulating film 18 is removed, and then, as shown in FIG. 11B, for example, the lower electrode 11 is placed between adjacent elements by photolithography.
  • a separation groove 11 ⁇ / b> A penetrating up to is formed.
  • the SiN film is formed in the separation groove 11A and the cap layer 16 as the insulating layer 30 so as to fill the separation groove 11A, for example, heat treatment at 350 ° C. or higher, for example. Is added to recrystallize the CoFeB constituting the magnetization free layer 14 and magnetize it.
  • the surface of the cap layer 16 is exposed by planarizing the surface by, for example, a CMP method, and finally, Cu is deposited on the cap layer 16, the insulating film 18, and the insulating layer 30 as the upper electrode 17. Thereby, the nonvolatile memory element 40 of the present embodiment is completed.
  • the nonvolatile memory element 40 of the present embodiment after forming the magnetic oxide film 15 on the lower electrode 11 and reducing the magnetic oxide film 15 to form the magnetization free layer, The tunnel barrier layer 13, the magnetization fixed layer 12, the cap layer 16, and the upper electrode 17 (second electrode) were sequentially formed.
  • the magnetization fixed layer 12, the magnetization free layer 14, and the like can be obtained without regard to the stacking order of the layers constituting the nonvolatile memory element 40.
  • the occurrence of a short circuit between them and the variation of the element area can be suppressed, and the reliability can be improved and the characteristics can be stabilized.
  • this technique can also take the following structures.
  • Memory element (7) The non-volatile memory element according to any one of (1) to (6), wherein a planar shape of the first magnetic layer is a substantially circular shape.
  • the first magnetic layer is a magnetization free layer whose magnetization direction changes corresponding to a voltage applied between the first electrode and the second electrode,
  • the second magnetic layer, the insulator layer, and the magnetic oxide film are formed in this order on the first electrode, and after forming a mask on the magnetic oxide film, a window portion that penetrates the mask
  • the magnetic oxide film is formed on the first electrode, a mask is formed on the magnetic oxide film, a window portion penetrating the mask is formed, and the magnetic oxide film in the window portion is hydrogenated.
  • the insulating layer and the second magnetic layer are formed in this order on the magnetic oxide film and the first magnetic layer after forming the first magnetic layer, according to (13), A method for manufacturing a nonvolatile memory element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本開示の一実施形態の不揮発性メモリ素子は、対向配置された第１電極および第２電極と、第１電極と第２電極との間に設けられた第１磁性体層および第２磁性体層と、第１磁性体層と第２磁性体層との間に設けられた絶縁体層と、第１磁性体層の周囲に設けられた磁性体酸化膜とを備える。

Description

不揮発性メモリ素子および不揮発性メモリ素子の製造方法
　本開示は、磁化反転状態に依存して電気抵抗値が変化することで情報を記憶する不揮発性メモリ素子およびその製造方法に関する。
　コンピュータ等の情報機器では、ＲＡＭ（Random Access Memory）として、動作が高速且つ高密度なＤＲＡＭ（Dynamic Random Access Memory）が広く用いられている。しかしながら、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない非揮発性メモリが望まれている。不揮発性メモリの候補としては、磁性体の磁化で情報を記憶するＭＲＡＭ（Magnetoresistive Random Access Memory）の開発が進められている。
　ＭＲＡＭの書き込み方法としては、電流磁場によって磁化を反転させる方法や、スピン分極した電子を直接記憶層に注入して磁化反転を起こさせる方法がある。特に、素子のサイズが小さくなるのに伴い書き込み電流を小さくすることが可能なスピン注入磁化反転書き込み方式が注目されている。
　ところで、スピン注入磁化反転書き込み方式の不揮発性メモリ素子は、絶縁体膜を２層の磁性体層が挟んだ構造（ＭＴＪ（Magnetic Tunnel Junction）構造）を有する。ＭＴＪ構造を有する不揮発性メモリ素子の実用化のためには、ダメージや短絡および電流リークの発生なしに、磁性体層をパターニングする技術が必要とされている。例えば、特許文献１では、絶縁体膜（トンネル絶縁膜）上の磁性体層（第２磁性材料層）のエッチングを途中で止め、残った第２磁性材料層の被エッチング部を酸化し、次いで、還元することでダメージを生じさせることなく、ＭＴＪ構造を形成する方法が開示されている。
特開２０１１－５４８７３号公報
　しかしながら、実際にエッチングの深さを制御することは難しく、さらなる信頼性の向上および特性の安定化が求められている。
　信頼性を向上させると共に、特性を安定化させることが可能な不揮発性メモリ素子および不揮発性メモリ素子の製造方法を提供することが望ましい。
　本開示の一実施形態の不揮発性メモリ素子は、対向配置された第１電極および第２電極と、第１電極と第２電極との間に設けられた第１磁性体層および第２磁性体層と、第１磁性体層と第２磁性体層との間に設けられた絶縁体層と、第１磁性体層の周囲に設けられた磁性体酸化膜とを備えたものである。
　本開示の一実施形態の不揮発性メモリ素子の製造方法は、以下の（Ａ）～（Ｅ）の工程を含むものである。
（Ａ）第１電極および第２電極をそれぞれ形成すること
（Ｂ）第１電極と第２電極との間に、磁性体酸化膜を形成すること
（Ｃ）磁性体酸化膜に、第１磁性体層を形成すること
（Ｄ）第１電極と第２電極との間に、第２磁性体層を形成すること
（Ｅ）第１磁性体層と第２磁性体層との間に、絶縁体層を形成すること
　本開示の一実施形態の不揮発性メモリ素子および一実施形態の不揮発性メモリ素子の製造方法では、磁性体酸化膜を形成したのち、この磁性体酸化膜に第１磁性体層を形成することにより、第２磁性体層と第１磁性体層との間の短絡の発生を防ぐと共に、素子面積のばらつきを抑えることが可能となる。
　　本開示の一実施形態の不揮発性メモリ素子および一実施形態の不揮発性メモリ素子の製造方法によれば、先に成膜した磁性体酸化膜に第１磁性体層を形成するようにしたので、短絡や素子面積のばらつきの発生を抑え、信頼性を向上させると共に、特性を安定化させることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本開示の第１の実施の形態に係る不揮発性メモリ素子の構成を表す断面模式図である。 図１に示した不揮発性メモリ素子の形状の一例を表す斜視図である。 図１に示した不揮発性メモリ素子の形状の他の例を表す斜視図である。 図１に示した不揮発性メモリ素子を用いた不揮発性メモリの構成を表す断面模式図である。 図３に示した不揮発性メモリの等価回路図である。 図１に示した不揮発性メモリ素子の製造工程の一例を表す断面模式図である。 図５Ａに続く断面模式図である。 図５Ｂに続く断面模式図である。 図５Ｃに続く断面模式図である。 図６Ａに続く断面模式図である。 図６Ｂに続く断面模式図である。 図６Ｃに続く断面模式図である。 図７Ａに続く断面模式図である。 図７Ｂに続く断面模式図である。 本開示の第２の実施の形態に係る不揮発性メモリ素子の構成を表す断面模式図である。 図８に示した不揮発性メモリ素子の製造工程の一例を表す断面模式図である。 図９Ａに続く断面模式図である。 図９Ｂに続く断面模式図である。 図９Ｃに続く断面模式図である。 図９Ｄに続く断面模式図である。 図１０Ａに続く断面模式図である。 図１０Ｂに続く断面模式図である。 図１０Ｃに続く断面模式図である。 図１０Ｄに続く断面模式図である。 図１１Ａに続く断面模式図である。 図１１Ｂに続く断面模式図である。
　以下、本開示の実施の形態について、以下の順に図面を参照しつつ説明する。
　１．第１の実施の形態（磁化固定層、トンネルバリア層および磁化自由層がこの順に積層された例）
　　１－１．不揮発性メモリ素子の構成
　　１－２．不揮発性メモリの全体構成
　　１－３．不揮発性メモリ素子の製造方法
　　１－４．作用・効果
　２．第２の実施の形態（磁化自由層、トンネルバリア層および磁化固定層がこの順に積層された例）
　　２－１．不揮発性メモリ素子の構成
　　２－２．不揮発性メモリ素子の製造方法
＜１．第１の実施の形態＞
（１－１．不揮発性メモリ素子の構成）
　図１は、本開示の第１の実施の形態に係る不揮発性メモリ素子１０の断面構成を模式的に表したものである。不揮発性メモリ素子１０は、対向配置された下部電極１１（第１電極）および上部電極１７（第２電極）の間に、絶縁体層（トンネルバリア層１３）を２つの磁性体層（磁化固定層１２および磁化自由層１４）が挟んだ、いわゆるＭＴＪ構造を有するものである。図２Ａおよび図２Ｂは、不揮発性メモリ素子１０を斜視したものである。不揮発性メモリ素子１０は、磁化固定層１２（第２磁性体層）、トンネルバリア層１３および磁化自由層１４（第１磁性体層）がこの順に積層されたものであり、磁化自由層１４と上部電極１７との間には、キャップ層１６が設けられている。本実施の形態の不揮発性メモリ素子１０では、磁化自由層１４は、トンネルバリア層１３上に設けられた磁性体酸化膜１５の一部を還元することによって形成されたものであり、磁化自由層１４の周囲には、この磁性体酸化膜１５が残存している。
　下部電極１１は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、ＴｉＮ、ＴｉＷ、ＷＮ、シリサイド等の単層構造からなる。あるいは、下部電極１１は、例えば、ルテニウム（Ｒｕ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ），バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）およびＴｉのうちの少なくとも１種またはこれら元素を含む酸化物から構成される下地層と、その上に形成されたＣｕ層、Ａｕ層、Ｐｔ層等の積層構造を有していてもよい。下地層のＹ軸方向の膜厚（以下、単に厚みという）は、厚すぎると平滑性が低下し、薄すぎると機能しないため、例えば３ｎｍ以上３０ｎｍ以下であることが好ましい。また、下部電極１１は、Ｔａ等の単層あるいはＣｕ、Ｔｉ等との積層構造から構成することもできる。下部電極１１は、例えば、スパッタリング法に例示されるＰＶＤ法にて形成することができる。
　磁化固定層１２は、一定の磁化方向を有するものであり、磁化自由層１４の記録情報（磁化方向）の基準となるものである。磁化固定層１２は、情報の基準であるため、書き込みや読み出しによって磁化の方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はなく、少なくとも、磁化自由層１４よりも磁化が動きにくければよい。磁化固定層１２を構成する材料としては、例えば、ニッケル（Ｎｉ）、Ｆｅ、Ｃｏといった強磁性材料およびその合金（例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｎｉ、Ｆｅ－Ｐｔ、Ｎｉ－Ｆｅ等）が挙げられる。この他、これらの合金に非磁性元素（例えば、Ｔａ、ホウ素（Ｂ）、ストロンチウム（Ｓｒ）、Ｐｔ、シリコン（Ｓｉ）、炭素（Ｃ）、窒素（Ｎ）等）が混合された合金（例えば、Ｃｏ－Ｆｅ－Ｂ等）、Ｃｏ、Ｆｅ、Ｎｉの内の１種類以上を含む酸化物（例えば、フェライト：Ｆｅ－ＭｎＯ等）、ハーフメタリック強磁性材料と呼ばれる一群の金属間化合物（ホイスラー合金：ＮｉＭｎＳｂ、Ｃｏ2ＭｎＧｅ、Ｃｏ2ＭｎＳｉ、Ｃｏ2ＣｒＡｌ等）、酸化物（例えば、（Ｌａ，Ｓｒ）ＭｎＯ3、ＣｒＯ2、Ｆｅ3Ｏ4等）が挙げられる。あるいは、これらの合金にガドリニウム（Ｇｄ）が添加されていてもよい。
　磁化固定層１２の結晶性は、本質的に任意であり、多結晶であってもよいし、単結晶であってもよいし、非晶質であってもよい。
　磁化固定層１２は、例えば、積層フェリ構造（反強磁性的結合を有する積層構造であり、合成反強磁性結合（ＳＡＦ：Synthetic Antiferromagnet）とも呼ばれる）を有する構成としてもよく、静磁結合構造を有する構成としてもよい。また、磁化固定層１２に隣接して反強磁性体層を配置してもよい。磁化固定層１２に隣接して反強磁性体層を配置することで、これらの２層の間に働く交換相互作用によって強い一方向の磁気的異方性を得ることができる。積層フェリ構造は、例えば、磁性体層／Ｒｕ層／磁性体層の３層構造（具体的には、例えば、ＣｏＦｅ／Ｒｕ／ＣｏＦｅの３層構造、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢの３層構造）を有し、ルテニウム層の厚さによって、２つの磁性体層の層間交換結合が、反強磁性的あるいは強磁性的になる構造を指す（例えば、 S. S. Parkin et. al, Physical Review Letters, 7 May, pp 2304-2307 (1990)参照）。また、２つの磁性体層において、磁性体層の端面からの漏洩磁界によって反強磁性的結合が得られる構造を、静磁結合構造と呼ぶ。反強磁性体層を構成する材料として、鉄－マンガン合金、ニッケル－マンガン合金、白金－マンガン合金、イリジウム－マンガン合金、ロジウム－マンガン合金、コバルト酸化物、ニッケル酸化物を挙げることができる。下部電極１１と反強磁性体層との間には、反強磁性体層の結晶性向上のために、Ｔａ、Ｃｒ、Ｒｕ、Ｔｉ等から成る下地層を形成してもよい。更に、磁化固定層１２は、各種磁性半導体を含んでいてもよく、軟磁性（ソフト膜）であっても硬磁性（ハード膜）であってもよい。
　トンネルバリア層１３は、磁化自由層１４と磁化固定層１２とを磁気的に分離すると共に、トンネル電流を流すためのものである。トンネルバリア層１３を構成する材料としては、例えば、アルミニウム酸化物（ＡｌＯX）、アルミニウム窒化物（ＡｌＮ）、マグネシウム酸化物（ＭｇＯ）、マグネシウム窒化物、シリコン酸化物（ＳｉＯx）、シリコン窒化物（ＳｉＮx）、ＴｉＯ2、Ｃｒ2Ｏ3、Ｇｅ、ＮｉＯ、ＣｄＯX、ＨｆＯ2、Ｔａ2Ｏ5、ＢＮおよびＺｎＳ等の絶縁材料が挙げられる。トンネルバリア層１３は、例えば０．５ｎｍ～２ｎｍの厚みを有する。
　トンネルバリア層１３は、例えば、スパッタリング法にて形成された金属膜を酸化あるいは窒化することにより得ることができる。具体的には、トンネル絶縁膜を構成する絶縁材料としてアルミニウム酸化物（ＡｌＯX）、マグネシウム酸化物（ＭｇＯ）を用いる場合には、例えば、スパッタリング法にて形成されたＡｌやＭｇを大気中で酸化する方法、スパッタリング法にて形成されたＡｌやＭｇをプラズマ酸化する方法、スパッタリング法にて形成されたＡｌやＭｇをＩＣＰプラズマで酸化する方法、スパッタリング法にて形成されたＡｌやＭｇを酸素中で自然酸化する方法、スパッタリング法にて形成されたＡｌやＭｇを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたＡｌやＭｇを酸素中で自然酸化させるときに紫外線を照射する方法、ＡｌやＭｇを反応性スパッタリング法にて成膜する方法、ＡｌＯXやＭｇＯをスパッタリング法にて成膜する方法を例示することができる。これらの層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法（ＰＶＤ法）、ＡＬＤ（Atomic Layer Deposition）法に代表される化学的気相成長法（ＣＶＤ法）にて形成することができる。
　磁化自由層１４は、下部電極１１と上部電極１７との間に印加される電圧に対応して磁化の向きが変化するものであり、不揮発性メモリ素子１０は、この磁化の向きによって情報が記録される。磁化自由層１４を構成する材料としては、磁化固定層１２と同様に、例えば、Ｎｉ、Ｆｅ、Ｃｏといった強磁性材料およびその合金（例えば、Ｃｏ－Ｆｅ、Ｃｏ－Ｆｅ－Ｎｉ、Ｆｅ－Ｐｔ、Ｎｉ－Ｆｅ等）が挙げられる。この他、これらの合金に非磁性元素（例えば、Ｔａ、Ｂ、Ｓｒ、Ｐｔ、Ｓｉ、Ｃ、Ｎ等）が混合された合金（例えば、Ｃｏ－Ｆｅ－Ｂ等）、Ｃｏ、Ｆｅ、Ｎｉの内の１種類以上を含む酸化物（例えば、フェライト：Ｆｅ－ＭｎＯ等）、ハーフメタリック強磁性材料と呼ばれる一群の金属間化合物（ホイスラー合金：ＮｉＭｎＳｂ、Ｃｏ2ＭｎＧｅ、Ｃｏ2ＭｎＳｉ、Ｃｏ2ＣｒＡｌ等）、酸化物（例えば、（Ｌａ，Ｓｒ）ＭｎＯ3、ＣｒＯ2、Ｆｅ3Ｏ4等）が挙げられる。あるいは、これらの合金にＧｄが添加されていてもよい。磁化自由層１４は、単層構造であってもよいし、複数の異なる強磁性体層が積層された積層構造であってよい。また、強磁性体層と非磁性体層とが積層された積層構造であってもよい。
　磁化自由層１４の結晶性は、本質的に任意であり、多結晶であってもよいし、単結晶であってもよいし、非晶質であってもよい。
　磁化自由層１４は、上記のように、磁性体酸化膜１５の一部を還元することによって形成されたものである。具体的には、詳細は後述するが、トンネルバリア層１３上に磁性体酸化膜１５を成膜したのち、マスクとして、磁性体酸化膜１５上に絶縁膜１８を形成する。この絶縁膜１８に窓部１８Ａ（図５Ｃ参照）を形成し、この窓部１８Ａ内の磁性体酸化膜１５を還元することによって磁化自由層１４が形成される。磁化自由層１４は、図２Ａおよび図２Ｂに示したように、磁化固定層１２やトンネルバリア層１３よりも径の小さな、円柱形状を有し、磁性体酸化膜１５によって囲まれている。磁化自由層１４のＸＺ平面における平面形状は、略真円状になっている。磁化自由層１４の側面は、後述するキャップ層１６と共に、例えば、下部電極１１の面内（ＸＺ平面）方向に対して垂直な面を形成している。
　磁性体酸化膜１５は、上記磁化自由層１４を構成する元素を含む酸化物によって構成されたものであ。具体的には、例えば、磁化自由層１４がＣｏ－Ｆｅ－Ｂの合金によって構成されている場合には、磁性体酸化膜１５は、Ｃｏ－Ｆｅ－ＢＯｘによって構成されている。磁性体酸化膜１５は、例えば、磁性体を酸化することによって形成される。磁性体酸化膜１５を構成する磁性体は、酸化されることによって非磁性化されており、また、導電性も失われている。本実施の形態では、磁化自由層１４（機能層）を形成する際の前段階の層として形成されたものである。
　キャップ層１６は、磁化自由層１４を構成する原子および上部電極１７を構成する原子の相互拡散を防止すると共に、接触抵抗を低減し、磁化自由層１４の酸化を防止するためのものである。また、キャップ層１６は、磁化自由層１４と上部電極１７とを電気的に接続するためのものである。キャップ層１６を構成する材料としては、例えば、ＴｉＮ、Ｔａ、Ｒｕ、Ｐｔ、ＭｇＯが挙げられる。キャップ層１６は、これら材料の単層構造あるいは積層構造（例えば、Ｒｕ膜／Ｔａ膜）として形成されている。
　上部電極１７は、例えば、Ｃｕ、Ａｌ、Ａｕ、Ｐｔ、Ｔｉ、Ｍｏ、Ｔａ、Ｗ、ＴｉＮ、ＴｉＷ、ＷＮ、シリサイド等の単層構造からなる。あるいは、上部電極１７は、例えば、ＣｒやＴｉ等からなる下地層と、その上に形成されたＣｕ層、Ａｕ層、Ｐｔ層等の積層構造を有していてもよい。また、Ｔａ等の単層あるいはＣｕ、Ｔｉ等との積層構造から構成することもできる。上部電極１７は、下部電極１１と同様に、例えば、スパッタリング法に例示されるＰＶＤ法にて形成することができる。
　絶縁膜１８は、上記のように、磁化自由層１４を形成する際の磁性体酸化膜１５のマスクとして機能するものである。絶縁膜１８を構成する材料としては、例えば、ＳｉＯx、ＳｉＮx等が挙げられる。不揮発性メモリ素子１０は、図２Ａに示したように、例えば、下部電極１１、磁化固定層１２、トンネルバリア層１３、磁性体酸化膜１５および絶縁膜１８が連続する側面を有する円柱状に形成されている。下部電極１１、磁化固定層１２、トンネルバリア層１３、磁性体酸化膜１５および絶縁膜１８によって構成される円柱の内部、具体的には、トンネルバリア層１３上の磁性体酸化膜１５および絶縁膜１８の内部には、磁化自由層１４およびキャップ層１６によって構成され、より径が小さく略真円な平面形状を有する円柱が形成されている。
　なお、下部電極１１、磁化固定層１２、トンネルバリア層１３、磁性体酸化膜１５および絶縁膜１８によって構成される円柱は、例えば楕円柱状、円錐台状であってもよい。また、不揮発性メモリ素子１０は、図２Ｂに示したように、下部電極１１、磁化固定層１２およびトンネルバリア層１３が板状（例えば、矩形状）に形成されていてもよい。更に、本実施の形態の不揮発性メモリ素子１０は、例えば、磁化自由層１４とキャップ層１６との間、およびキャップ層１６と上部電極１７との間には、図示しない他の層が設けられていてもよい。例えば、磁化自由層１４とキャップ層１６との間には、例えばＭｇＯ等の絶縁体層を設けるようにしてもよい。
（１－２．不揮発性メモリの全体構成）
　図３は、本実施の形態の不揮発性メモリ素子１０を備えた不揮発性メモリ１の断面構成を模式的に表したものである。図４は、不揮発性メモリ１の等価回路図である。不揮発性メモリ１は、複数の不揮発性メモリ素子１０と、互いに交差する２種類のアドレス用の配線、例えばワード線およびビット線とを備え、その交点付近の、ワード線とビット線との間に不揮発性メモリ素子１０がそれぞれ配置された構成を有する。不揮発性メモリ１は、例えば、図３に示したように、例えばＳｉ等の半導体基板２１に設けられた素子分離領域２４によって分離された領域に、各不揮発性メモリ素子１０を選択するための選択用のトランジスタ２０が設けられている。
　選択用のトランジスタ２０は、半導体基板２１に間隙をあけて形成された一対のソース領域２１Ａおよびドレイン領域２１Ｂと、半導体基板２１上に、ゲート絶縁膜２２を介して設けられたゲート電極２３によって構成されている。ゲート電極２３は、例えば、Ｚ軸方向に延伸するアドレス用の配線（例えば、ワード線）を兼ねている。ドレイン領域２１Ｂは、半導体基板２１上の絶縁層２５を貫通するコンタクト２６を介して、例えば絶縁層２５上に設けられた配線２７に接続されている。
　不揮発性メモリ素子１０は、上記のように、ワード線となるゲート電極２３と、例えば、Ｘ軸方向に延伸する他方のアドレス用の配線（例えば、ビット線）との間に配置されている。具体的には、不揮発性メモリ素子１０は、ゲート電極２３を覆う絶縁層２５および絶縁層２５上に設けられた配線２７の上に設けられた絶縁層２８上に配置されている。本実施の形態では、上部電極１７がビット線を兼ねており、不揮発性メモリ素子１０は、上部電極１７と、ゲート電極２３とが交差する交点付近に配置されている。ゲート電極２３と不揮発性メモリ素子１０（具体的には、下部電極１１）とは、コンタクト２９およびソース領域２１Ａを介して電気的に接続されている。これにより、２種類の配線、即ち、ゲート電極２３および上部電極１７を通じて不揮発性メモリ素子１０にＹ軸方向の電流が流れて下部電極１１と上部電極１７との間に電圧を印加される。
　不揮発性メモリ１は、例えば、トンネル磁気抵抗（Tunnel Magneto Resistance；ＴＭＲ）効果を動作原理とする不揮発性メモリであり、例えば、以下のようにして書き込みおよび読み出しが行われる。不揮発性メモリ１を構成する不揮発性メモリ素子１０は、ＭＴＪ構造を構成する２つの磁性体層（磁化固定層１２および磁化自由層１４）の磁化配列が平行または反平行な状態を、それぞれ「１」または「０」とする。
　まず、書き込み時には、ビット線およびワード線に流れる電流が作る合成磁場によって、磁化自由層１４の磁化を反転させる。このとき、ワード線の電流の向きを変えることで、磁化固定層１２および磁化自由層１４の磁化を互いに平行または反平行に制御することができ、これによって、情報の書き換えおよび消去が可能となる。
　読み出し時には、ＴＭＲ効果を利用する。即ち、選択用のトランジスタをオンにして不揮発性メモリ素子１０を流れる電流によって発生した電圧降下を測定する。その大きさから磁化固定層１２および磁化自由層１４の磁化配列が平行（例えば、「１」）または反平行（例えば、「０」）を判定する。
　なお、図３に示した構造は、不揮発性メモリ１を説明するための一構成例を表したものであり、例えば、上部電極１７を不揮発性メモリ素子１０ごとに形成し、ビット線となる配線を別途設けるようにしてもよい。
（１－３．不揮発性メモリ素子の製造方法）
　本実施の形態の不揮発性メモリ素子１０は、例えば、以下のようにして製造することができる。
　まず、図５Ａに示したように、下部電極１１上に、磁化固定層１２として、磁性体である、例えば、ＣｏＦｅＢおよびトンネルバリア層１３として、例えば、ＭｇＯ結晶膜を、例えば、スパッタによりこの順に形成する。続いて、トンネルバリア層１３上に、磁性体酸化膜１５として、例えば、ＣｏＦｅＢＯｘ膜を成膜する。
　次に、図５Ｂに示したように、磁性体酸化膜１５上に、マスクとして、例えば、ＳｉＮからなる絶縁膜１８を成膜する。続いて、図５Ｃに示したように、例えば、フォトリソグラフィー法により、不揮発性メモリ素子１０の素子サイズ（例えば、直径６０ｎｍ程度の円形）に対応すると共に、絶縁膜１８を貫通する窓部１８Ａを形成する。
　次に、図６Ａに示したように、窓部１８Ａ内の磁性体酸化膜１５の領域を、例えば水素プラズマ法によって還元する。これにより、磁性体酸化膜１５に、磁化自由層１４（ＣｏＦｅＢ層）が形成される。続いて、例えば、ダマシン法を用いて、図６Ｂに示したように、窓部１８Ａ内および絶縁膜１８上に、例えばＴｉＮ膜を形成したのち、図６Ｃに示したように、例えば、ＣＭＰ法にてＴｉＮ膜を平坦化して、絶縁膜１８上のＴｉＮ膜を除去する。これにより、磁化自由層１４と共に、例えば、下部電極１１のＸＹ平面方向に対して垂直な側面を有するキャップ層１６が形成される。
　次に、図７Ａに示したように、例えば、フォトリソグラフィー法により隣り合う素子間に下部電極１１まで貫通する分離溝１１Ａを形成する。続いて、図７Ｂに示したように、分離溝１１Ａを埋め込むように、絶縁層３０として、例えば、ＳｉＮを分離溝１１Ａ内およびキャップ層１６上に成膜したのち、例えば、３５０℃以上の熱処理を加える。これにより、磁化自由層１４を構成するＣｏＦｅＢが再結晶化して磁性化する。次に、例えば、ＣＭＰ法にて表面を平坦化してキャップ層１６を露出させる。最後に、図７Ｃに示したように、上部電極１７として、例えば、Ｃｕ膜をキャップ層１６、絶縁膜１８および絶縁層３０上に成膜する。これにより、本実施の形態の不揮発性メモリ素子１０が完成する。
（１－４．作用・効果）
　絶縁体膜を２つの磁性体層が挟んだ構造（ＭＴＪ構造）を有するＭＴＪ素子を不揮発性メモリとして実用化するためには、ダメージや短絡および電流リークの発生なしにＭＴＪ構造を形成する技術が必要とされている。ＭＴＪ構造を形成する方法としては、例えば、トンネル絶縁膜の一部を残した状態で磁性体層を酸化させて導電性を劣化させる方法がある。しかしながら、この方法では、トンネル絶縁膜の側壁にエッチング加工物が再付着して、短絡や電流リークが生じる虞がある。この問題を解決する方法として、前述したように、トンネル絶縁膜上の磁性体層のエッチングを途中で止め、残った磁性体層の被エッチング部を酸化し、次いで、還元することでダメージを生じさせることなく、ＭＴＪ構造を形成する方法が開発されている。
　しかしながら、エッチングを用いたＭＴＪ構造のパターニングでは、エッチングの深さを制御することが難しく、エッチング過多によってトンネル絶縁膜の磁性体層が完全にエッチングされてしまい、先の方法と同様に、トンネル絶縁膜の側壁にエッチング加工物が再付着して、２つの磁性体間の短絡や電流リークが生じる虞がある。また、エッチング不足によって、素子径にばらつきが生じる虞がある。このように、一般的なＭＴＪ素子の製造方法では、信頼性を十分に確保することは難しく、また、特性を安定化することも困難であった。
　これに対して、本実施の形態の不揮発性メモリ素子１０では、下部電極１１上に、磁化固定層１２、トンネルバリア層１３および磁性体酸化膜１５をこの順に形成したのち、この磁性体酸化膜１５を還元することによって、磁化自由層１４を形成するようにした。このように、エッチングを用いることなくＭＴＪ構造を形成するようにしたので、磁化固定層１２と磁化自由層１４との間の短絡や、素子面積のばらつきの発生を抑えることができる。よって、信頼性を向上させることが可能となると共に、特性を安定化させることも可能となる。
　また、エッチングを用いずにＭＴＪ構造を形成することができるため、磁化自由層１４やトンネルバリア層１３へのダメージを防ぐことができる。よって、不揮発性メモリ素子１０の特性を向上させることが可能となると共に、長期信頼性を向上させることが可能となる。
　更に、本実施の形態の不揮発性メモリ素子１０では、その平面形状を容易に略真円状に形成することができる。また、一般的な不揮発性メモリ素子では、磁化自由層やキャップ層の側面はテーパ状（例えば、断面テーパ角が３０°程度）となっているが、本実施の形態の不揮発性メモリ素子１０では、磁化自由層１４（およびキャップ層１６）の側面を、半導体基板２１に対して垂直に形成することができる。これにより、素子径（素子面積）のばらつきをより低減することが可能となる。
＜２．第２の実施の形態＞
（２－１．不揮発性メモリ素子の構成）
　図８は、本開示の第２の実施の形態に係る不揮発性メモリ素子４０の断面構成を模式的に表したものである。本実施の形態の不揮発性メモリ素子４０は、下部電極１１（第１電極）、磁化自由層１４（第１磁性体層）、トンネルバリア層１３（絶縁体層）、磁化固定層１２（第２磁性体層）、キャップ層１６および上部電極１７（第２電極）をこの順に積層されている点が、上記第１の実施の形態とは異なる。下部電極１１とトンネルバリア層１３との間に形成された磁化自由層１４の周囲には、上記第１の実施の形態における不揮発性メモリ素子１０と同様に、磁性体酸化膜１５が残存している。なお、上記第１実施の形態と同一の構成要素については同一符号を付してその説明は省略する。
　（２－２．不揮発性メモリ素子の製造方法）
　本実施の形態の不揮発性メモリ素子４０は、例えば、以下のようにして製造することができる。
　まず、図９Ａに示したように、下部電極１１上に、磁性体酸化膜１５として、例えば、ＣｏＦｅＢＯｘ膜を成膜する。続いて、図９Ｂに示したように、磁性体酸化膜１５上に、例えば、ＳｉＮからなるマスク４１を成膜する。次に、図９Ｃに示したように、例えば、フォトリソグラフィー法により、不揮発性メモリ素子４０の素子サイズ（例えば、直径６０ｎｍ程度の円形）に対応すると共に、マスク４１を貫通する窓部４１Ａを形成する。
　続いて、図９Ｄに示したように、窓部４１Ａ内の磁性体酸化膜１５の領域を、例えば水素プラズマ法によって還元する。これにより、磁性体酸化膜１５に、磁化自由層１４（ＣｏＦｅＢ層）が形成される。次に、図１０Ａに示したように、マスク４１を除去したのち、図１０Ｂに示したように、磁化自由層１４および磁性体酸化膜１５上に、トンネルバリア層１３として、例えば、ＭｇＯ結晶膜および磁化固定層１２として、磁性体である、例えば、ＣｏＦｅＢを、例えば、スパッタによりこの順に形成する。
　続いて、図１０Ｃに示したように、磁化固定層１２上に、例えば、ＳｉＮからなる絶縁膜１８を成膜したのち、図１０Ｄに示したように、磁化自由層１４と対向する位置に、絶縁膜１８を貫通する窓部１８Ａを形成する。次に、例えば、ダマシン法を用いて、図１１Ａに示したように、窓部１８Ａ内および絶縁膜１８上に、例えばＴｉＮ膜を成膜する。続いて、例えば、ＣＭＰ法にてＴｉＮ膜を平坦化して、絶縁膜１８上のＴｉＮ膜を除去したのち、図１１Ｂに示したように、例えば、フォトリソグラフィー法により隣り合う素子間に下部電極１１まで貫通する分離溝１１Ａを形成する。
　続いて、図１１Ｃに示したように、分離溝１１Ａを埋め込むように、絶縁層３０として、例えば、ＳｉＮを分離溝１１Ａ内およびキャップ層１６上に成膜したのち、例えば、３５０℃以上の熱処理を加えて磁化自由層１４を構成するＣｏＦｅＢを再結晶化して磁性化させる。次に、例えば、ＣＭＰ法にて表面を平坦化してキャップ層１６を露出させたのち、最後に、上部電極１７として、Ｃｕをキャップ層１６、絶縁膜１８および絶縁層３０上に成膜する。これにより、本実施の形態の不揮発性メモリ素子４０が完成する。
　以上のように、本実施の形態の不揮発性メモリ素子４０では、下部電極１１上に磁性体酸化膜１５を形成し、この磁性体酸化膜１５を還元することによって磁化自由層を形成したのち、トンネルバリア層１３、磁化固定層１２、キャップ層１６および上部電極１７（第２電極）を順次形成するようにした。このように、磁性体酸化膜１５を還元して磁化自由層１４を形成することにより、不揮発性メモリ素子４０を構成する各層の積層順を問うことなく、磁化固定層１２と磁化自由層１４との間の短絡や、素子面積のばらつきの発生を抑えることができ、信頼性を向上させると共に、特性を安定化させることが可能となる。
　以上、第１の実施の形態および第２の実施の形態を挙げて本開示を説明したが、本開示は、上記実施の形態に限定されるものではなく、種々変形することが可能である。
　なお、本技術は以下のような構成も取ることができる。
（１）
　対向配置された第１電極および第２電極と、
　前記第１電極と前記第２電極との間に設けられた第１磁性体層および第２磁性体層と、
　前記第１磁性体層と前記第２磁性体層との間に設けられた絶縁体層と、
　前記第１磁性体層の周囲に設けられた磁性体酸化膜と
　を備えた不揮発性メモリ素子。
（２）
　前記第１磁性体層の側面は、前記第１電極または前記第２電極の面内方向に対して垂直である、前記（１）に記載の不揮発性メモリ素子。
（３）
　前記第１磁性体層は、複数の層からなる、前記（１）または（２）に記載の不揮発性メモリ素子。
（４）
　前記磁性体酸化膜は、前記第１磁性体層を構成する元素を含む酸化物によって形成されている、前記（１）乃至（３）のうちのいずれかに記載の不揮発性メモリ素子。
（５）
　前記第１磁性体層は、コバルト（Ｃｏ），鉄（Ｆｅ）およびホウ素（Ｂ）から構成されている、前記（１）乃至（４）のうちのいずれかに記載の不揮発性メモリ素子。
（６）
　前記磁性体酸化膜は、コバルト（Ｃｏ），鉄（Ｆｅ），ホウ素（Ｂ）および酸素（Ｏ）から構成されている、前記（１）乃至（５）のうちのいずれかに記載の不揮発性メモリ素子。
（７）
　前記第１磁性体層の平面形状は、略真円形状である、前記（１）乃至（６）のうちのいずれかに記載の不揮発性メモリ素子。
（８）
　前記第１磁性体層は、前記第１電極と前記第２電極との間に印加される電圧に対応して磁化の向きが変化する磁化自由層であり、
　前記第２磁性体層は、磁化の向きが一定な磁化固定層である、前記（１）乃至（７）のうちのいずれかに記載の不揮発性メモリ素子。
（９）
　前記磁化自由層と、前記第１電極または前記第２電極との間にキャップ層を有し、
　前記キャップ層の側面は、前記磁化自由層の側面と共に、前記第１電極または前記第２電極の面内方向に対して垂直である、前記（８）に記載の不揮発性メモリ素子。
（１０）
　第１電極および第２電極をそれぞれ形成することと、
　前記第１電極と前記第２電極との間に、磁性体酸化膜を形成することと、
　前記磁性体酸化膜に、第１磁性体層を形成することと、
　前記第１電極と前記第２電極との間に、第２磁性体層を形成することと、
　前記第１磁性体層と前記第２磁性体層との間に、絶縁体層を形成することと
　を含む不揮発性メモリ素子の製造方法。
（１１）
　前記磁性体酸化膜の一部を還元したのち、加熱処理することによって前記第１磁性体層を形成する、前記（１０）に記載の不揮発性メモリ素子の製造方法。
（１２）
　前記第１電極上に、前記第２磁性体層、前記絶縁体層および前記磁性体酸化膜をこの順に形成し、前記磁性体酸化膜上にマスクを形成したのち、前記マスクを貫通する窓部を形成し、前記窓部内の前記磁性体酸化膜を水素プラズマ法によって還元して前記第１磁性体層を形成する、前記（１０）または（１１）に記載の不揮発性メモリ素子の製造方法。
（１３）
　前記第１電極上に前記磁性体酸化膜を形成し、前記磁性体酸化膜上にマスクを形成したのち、前記マスクを貫通する窓部を形成し、前記窓部内の前記磁性体酸化膜を水素プラズマ法によって還元して前記第１磁性体層を形成する、前記（１０）または（１１）に記載の不揮発性メモリ素子の製造方法。
（１４）
　前記第１磁性体層を形成したのち、前記磁性体酸化膜および前記第１磁性体層上に、前記絶縁体層および前記第２磁性体層をこの順に形成する、前記（１３）に記載の不揮発性メモリ素子の製造方法。
（１５）
　前記窓部にダマシン法を用いて導電材料を埋め込む、前記（１２）乃至（１４）のうちのいずれかに記載の不揮発性メモリ素子の製造方法。
　本出願は、日本国特許庁において２０１６年３月３１日に出願された日本特許出願番号２０１６－０７１１６９号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (15)

  1. 　対向配置された第１電極および第２電極と、
    　前記第１電極と前記第２電極との間に設けられた第１磁性体層および第２磁性体層と、
    　前記第１磁性体層と前記第２磁性体層との間に設けられた絶縁体層と、
    　前記第１磁性体層の周囲に設けられた磁性体酸化膜と
    　を備えた不揮発性メモリ素子。
  2. 　前記第１磁性体層の側面は、前記第１電極または前記第２電極の面内方向に対して垂直である、請求項１に記載の不揮発性メモリ素子。
  3. 　前記第１磁性体層は、複数の層からなる、請求項１に記載の不揮発性メモリ素子。
  4. 　前記磁性体酸化膜は、前記第１磁性体層を構成する元素を含む酸化物によって形成されている、請求項１に記載の不揮発性メモリ素子。
  5. 　前記第１磁性体層は、コバルト（Ｃｏ），鉄（Ｆｅ）およびホウ素（Ｂ）から構成されている、請求項１に記載の不揮発性メモリ素子。
  6. 　前記磁性体酸化膜は、コバルト（Ｃｏ），鉄（Ｆｅ），ホウ素（Ｂ）および酸素（Ｏ）から構成されている、請求項１に記載の不揮発性メモリ素子。
  7. 　前記第１磁性体層の平面形状は、略真円形状である、請求項１に記載の不揮発性メモリ素子。
  8. 　前記第１磁性体層は、前記第１電極と前記第２電極との間に印加される電圧に対応して磁化の向きが変化する磁化自由層であり、
    　前記第２磁性体層は、磁化の向きが一定な磁化固定層である、請求項１に記載の不揮発性メモリ素子。
  9. 　前記磁化自由層と、前記第１電極または前記第２電極との間にキャップ層を有し、
    　前記キャップ層の側面は、前記磁化自由層の側面と共に、前記第１電極または前記第２電極の面内方向に対して垂直である、請求項８に記載の不揮発性メモリ素子。
  10. 　第１電極および第２電極をそれぞれ形成することと、
    　前記第１電極と前記第２電極との間に、磁性体酸化膜を形成することと、
    　前記磁性体酸化膜に、第１磁性体層を形成することと、
    　前記第１電極と前記第２電極との間に、第２磁性体層を形成することと、
    　前記第１磁性体層と前記第２磁性体層との間に、絶縁体層を形成することと
    　を含む不揮発性メモリ素子の製造方法。
  11. 　前記磁性体酸化膜の一部を還元したのち、加熱処理することによって前記第１磁性体層を形成する、請求項１０に記載の不揮発性メモリ素子の製造方法。
  12. 　前記第１電極上に、前記第２磁性体層、前記絶縁体層および前記磁性体酸化膜をこの順に形成し、前記磁性体酸化膜上にマスクを形成したのち、前記マスクを貫通する窓部を形成し、前記窓部内の前記磁性体酸化膜を水素プラズマ法によって還元して前記第１磁性体層を形成する、請求項１０に記載の不揮発性メモリ素子の製造方法。
  13. 　前記第１電極上に前記磁性体酸化膜を形成し、前記磁性体酸化膜上にマスクを形成したのち、前記マスクを貫通する窓部を形成し、前記窓部内の前記磁性体酸化膜を水素プラズマ法によって還元して前記第１磁性体層を形成する、請求項１０に記載の不揮発性メモリ素子の製造方法。
  14. 　前記第１磁性体層を形成したのち、前記磁性体酸化膜および前記第１磁性体層上に、前記絶縁体層および前記第２磁性体層をこの順に形成する、請求項１３に記載の不揮発性メモリ素子の製造方法。
  15. 　前記窓部にダマシン法を用いて導電材料を埋め込む、請求項１２に記載の不揮発性メモリ素子の製造方法。
PCT/JP2017/004495 2016-03-31 2017-02-08 不揮発性メモリ素子および不揮発性メモリ素子の製造方法 Ceased WO2017169147A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780017315.9A CN108780780B (zh) 2016-03-31 2017-02-08 非易失性存储器装置和制造非易失性存储器装置的方法
US16/087,177 US10923531B2 (en) 2016-03-31 2017-02-08 Nonvolatile memory device having an oxidized magnetic material film around a magnetic material layer and method of manufacturing the same
DE112017001644.4T DE112017001644T5 (de) 2016-03-31 2017-02-08 Nichtflüchtige speichervorrichtung und verfahren zur herstellung der nichtflüchtigen speichervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016071169A JP2017183602A (ja) 2016-03-31 2016-03-31 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
JP2016-071169 2016-03-31

Publications (1)

Publication Number Publication Date
WO2017169147A1 true WO2017169147A1 (ja) 2017-10-05

Family

ID=59962826

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/004495 Ceased WO2017169147A1 (ja) 2016-03-31 2017-02-08 不揮発性メモリ素子および不揮発性メモリ素子の製造方法

Country Status (5)

Country Link
US (1) US10923531B2 (ja)
JP (1) JP2017183602A (ja)
CN (1) CN108780780B (ja)
DE (1) DE112017001644T5 (ja)
WO (1) WO2017169147A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020095753A1 (ja) * 2018-11-06 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗素子
JPWO2019244662A1 (ja) * 2018-06-19 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
CN110335874B (zh) * 2019-06-28 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示基板、其制备方法及其显示装置
JP2021044359A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置
US11495737B2 (en) 2020-06-29 2022-11-08 United Microelectronics Corp. Magnetic tunnel junction (MTJ) device
CN116106801B (zh) * 2023-04-14 2023-06-20 珠海多创科技有限公司 磁阻传感器、磁传感装置及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181971A (ja) * 2007-01-23 2008-08-07 Renesas Technology Corp 不揮発性記憶装置、磁気抵抗素子および磁気抵抗素子の製造方法
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
US20150069550A1 (en) * 2013-09-10 2015-03-12 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725690B1 (ko) * 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JP2005268480A (ja) * 2004-03-18 2005-09-29 Toshiba Corp 半導体記憶装置
JP2007287795A (ja) * 2006-04-13 2007-11-01 Renesas Technology Corp 不揮発性半導体記憶装置
JP2013093349A (ja) * 2011-10-24 2013-05-16 Toshiba Corp 磁気記憶素子
JP2013247198A (ja) * 2012-05-24 2013-12-09 Toshiba Corp 磁気抵抗素子及びその製造方法
JP6425120B2 (ja) 2014-09-30 2018-11-21 株式会社リコー 画像形成装置
US10354708B2 (en) * 2015-03-05 2019-07-16 Sony Corporation Storage device, manufacturing method therefor, and storage apparatus
US9735347B2 (en) * 2015-09-02 2017-08-15 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same
KR102451098B1 (ko) * 2015-09-23 2022-10-05 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181971A (ja) * 2007-01-23 2008-08-07 Renesas Technology Corp 不揮発性記憶装置、磁気抵抗素子および磁気抵抗素子の製造方法
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
US20150069550A1 (en) * 2013-09-10 2015-03-12 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019244662A1 (ja) * 2018-06-19 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法
JP7239578B2 (ja) 2018-06-19 2023-03-14 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法
WO2020095753A1 (ja) * 2018-11-06 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗素子
JPWO2020095753A1 (ja) * 2018-11-06 2021-10-14 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗素子

Also Published As

Publication number Publication date
CN108780780A (zh) 2018-11-09
CN108780780B (zh) 2023-05-30
US10923531B2 (en) 2021-02-16
JP2017183602A (ja) 2017-10-05
DE112017001644T5 (de) 2018-12-13
US20190067367A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
US10734054B2 (en) Magnetic structure based on synthetic antiferromagnetic free layer and derivative SOT-MRAM
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
JP5040105B2 (ja) 記憶素子、メモリ
JP5085703B2 (ja) 磁気記録素子および不揮発性記憶装置
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP5433284B2 (ja) Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
US7612969B2 (en) Magnetic memory device and method of fabricating the same
JP4952725B2 (ja) 不揮発性磁気メモリ装置
KR102306333B1 (ko) 불휘발성 메모리 셀, 메모리 셀 유닛 및 정보 기입 방법 및, 전자 기기
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
CN1941175B (zh) 存储元件和存储器
KR20140037284A (ko) 전류-유도 스핀-모멘텀 전달에 기초한 고속 저전력 자기 장치
JP2009094104A (ja) 磁気抵抗素子
KR20080084590A (ko) 기억 소자 및 메모리
JP5504704B2 (ja) 記憶素子及びメモリ
JP2004119511A (ja) 磁気記憶装置およびその製造方法
JP2019057598A (ja) 磁気メモリ
JP4277870B2 (ja) 記憶素子及びメモリ
JP2007048790A (ja) 記憶素子及びメモリ
JP2008066606A (ja) スピンメモリ及びスピンｆｅｔ
JP2007305882A (ja) 記憶素子及びメモリ
JP2006295001A (ja) 記憶素子及びメモリ
JP5327293B2 (ja) 不揮発性磁気メモリ装置
JP5058236B2 (ja) スピンメモリ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17773695

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17773695

Country of ref document: EP

Kind code of ref document: A1