[go: up one dir, main page]

WO2017085788A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2017085788A1
WO2017085788A1 PCT/JP2015/082254 JP2015082254W WO2017085788A1 WO 2017085788 A1 WO2017085788 A1 WO 2017085788A1 JP 2015082254 W JP2015082254 W JP 2015082254W WO 2017085788 A1 WO2017085788 A1 WO 2017085788A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
semiconductor layer
insulating film
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/082254
Other languages
English (en)
French (fr)
Inventor
舛岡　富士雄
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Priority to JP2016572338A priority Critical patent/JP6267369B2/ja
Priority to PCT/JP2015/082254 priority patent/WO2017085788A1/ja
Publication of WO2017085788A1 publication Critical patent/WO2017085788A1/ja
Priority to US15/858,176 priority patent/US10396197B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/026—Manufacture or treatment of FETs having insulated gates [IGFET] having laterally-coplanar source and drain regions, a gate at the sides of the bulk channel, and both horizontal and vertical current flow
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • SGT Surrounding Gate Transistor
  • a source, a gate, and a drain are arranged in a vertical direction with respect to a substrate, and the gate surrounds a columnar semiconductor layer (for example, Patent Document 1, Patent Document 2, Patent Document 3).
  • Patent Document 5 An SGT having a structure in which a transistor is formed by a work function difference between a metal and a semiconductor has been proposed (for example, Patent Document 5).
  • Patent Document 5 a structure of a single SGT is shown.
  • Patent Document 6 An SGT having a structure in which a transistor is formed by a work function difference between a metal and a semiconductor has been proposed (for example, Patent Document 6).
  • Patent Document 6 a fin-shaped semiconductor layer formed on a substrate, a first insulating film formed around the fin-shaped semiconductor layer, and a first formed around the first insulating film. And a columnar semiconductor layer formed on the fin-like semiconductor layer, wherein the upper portion of the fin-like semiconductor layer and the first metal film are connected to each other. It is shown. In this configuration, a structure for connecting the upper part of the fin-like semiconductor layer and the first metal surrounding the fin-like semiconductor layer via the first insulating film is necessary.
  • JP-A-2-71556 Japanese Patent Laid-Open No. 2-188966 Japanese Patent Laid-Open No. 3-145761 JP 2015-188115 A Japanese Patent Laid-Open No. 2015-19103 JP2015-57852A
  • an object of the present invention is to provide a method for manufacturing a semiconductor device in which a columnar semiconductor layer is formed after forming a gate, or a semiconductor device capable of high-speed operation.
  • a semiconductor device of the present invention includes a planar semiconductor layer formed on a substrate, a columnar semiconductor layer formed on the planar semiconductor layer, a gate insulating film surrounding the columnar semiconductor layer, and the gate insulating film.
  • a first metal surrounding the gate, and the first metal is in contact with an upper portion of the planar semiconductor layer, the gate being formed at a position above the first metal and surrounding the gate insulating film;
  • the first metal has a first work function, and has a first work function difference between the first metal and the lower part of the columnar semiconductor layer.
  • the second metal has a first work function, and has a first work function difference between the second metal and the upper part of the columnar semiconductor layer.
  • the first work function is between 4.0 eV and 4.2 eV.
  • the first work function is between 5.0 eV and 5.2 eV.
  • the semiconductor device has an element isolation insulating film surrounding the planar semiconductor layer, and the first metal extends on the element isolation insulating film.
  • a diffusion layer is provided on the planar semiconductor layer.
  • a diffusion layer is provided on the columnar semiconductor layer.
  • a first metal is formed on a planar semiconductor layer formed on the substrate, a first insulating film is formed on the first metal, and a gate made of a metal is formed on the first insulating film.
  • the third insulating film, the second metal, the second insulating film, the gate material made of the metal, the first insulating film, and the first metal for forming a columnar semiconductor layer on the first metal. 1 is formed, a gate insulating film is formed on a side surface of the first hole, and a semiconductor layer is epitaxially grown from the planar semiconductor layer in the first hole to form a columnar semiconductor layer.
  • the present invention it is possible to provide a method for manufacturing a semiconductor device in which a columnar semiconductor layer is formed after forming a gate, or a semiconductor device capable of high-speed operation.
  • the genus is in contact with the upper surface of the planar semiconductor layer, and the upper surface of the planar semiconductor layer in contact with the first metal is caused by a work function difference between the metal of the first metal layer and the semiconductor. Since the region functions as an n-type semiconductor layer or a region functions as a p-type semiconductor layer, the first metal can be electrically connected to a lower portion of the columnar semiconductor layer. Further, since only the gate insulating film is separated between the first metal and the lower portion of the columnar semiconductor layer, the resistance between the first metal and the lower portion of the columnar semiconductor layer can be reduced. That is, the parasitic resistance can be reduced.
  • the first metal extends on the element isolation insulating film, the first metal is a metal, so the resistance between the lower part of the columnar semiconductor layer and the contact connected to the first metal is reduced. can do.
  • a first metal is formed on a planar semiconductor layer formed on the substrate, a first insulating film is formed on the first metal, and a gate made of a metal is formed on the first insulating film.
  • the third insulating film, the second metal, the second insulating film, the gate material made of the metal, the first insulating film, and the first metal for forming a columnar semiconductor layer on the first metal.
  • a gate insulating film is formed on a side surface of the first hole, and a semiconductor layer is epitaxially grown from the planar semiconductor layer in the first hole to form a columnar semiconductor layer.
  • the columnar semiconductor layer can be formed after the gate is formed.
  • the first metal, the gate material made of the metal, and the second metal are the planar semiconductor layer, the first insulating film, the second insulating film, and the third insulating film.
  • the metal contamination on the columnar semiconductor layer can be reduced.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG. (A) is a top view of the manufacturing method of the semiconductor device concerning the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG.
  • FIG. 2A is a plan view of a semiconductor device according to the present invention.
  • FIG. 4B is a sectional view taken along the line X-X ′ in FIG.
  • the semiconductor layer of this embodiment is preferably a silicon layer.
  • the semiconductor layer may be a group IV semiconductor such as SiGe, Ge, or C.
  • the semiconductor layer may be a group III and group IV compound semiconductor.
  • the surrounding first metal 104 and the first metal 104 are in contact with the upper portion of the planar semiconductor layer 103, and are formed at a position above the first metal 104 and the gate 107 surrounding the gate insulating film 113.
  • the gate 107 is electrically insulated from the first metal 104, and has a second metal 109 formed at a position above the gate 107 and surrounding the gate insulating film 113.
  • the second metal 109 is electrically insulated from the gate 107, and the upper portion of the second metal 109 is the upper portion of the columnar semiconductor layer 114. And characterized in that the gas-connected.
  • the upper part of the second metal 109 is connected to the upper part of the columnar semiconductor layer 114 through the metal 117.
  • a diffusion layer may be provided on the planar semiconductor layer. Further, a diffusion layer may be provided on the columnar semiconductor layer.
  • the gate insulating film 113 preferably includes at least one of an oxide film, a nitride film, an oxynitride film, and a high dielectric film, or at least one of an oxide film, a nitride film, an oxynitride film, and a high dielectric film.
  • the gate 107 is preferably made of metal.
  • the metal of the gate 107 preferably has a work function that functions as a transistor.
  • the first metal 104 preferably has a first work function, and preferably has a first work function difference between the first metal 104 and the lower part of the columnar semiconductor layer 114.
  • the second metal 109 preferably has a first work function, and preferably has a first work function difference between the second metal 109 and the top of the columnar semiconductor layer 114.
  • the first work function is preferably between 4.0 eV and 4.2 eV.
  • the semiconductor is silicon
  • the region surrounded by the first metal 104 and the second gold layer 109 functions as n-type silicon because it is in the vicinity of the work function of n-type silicon of 4.05 eV.
  • a compound of tantalum and titanium (TaTi) or tantalum nitride (TaN) is preferable.
  • the first work function is preferably between 5.0 eV and 5.2 eV.
  • the region surrounded by the first metal 104 and the second gold layer 109 functions as p-type silicon because it is in the vicinity of the work function of 5.15 eV of p-type silicon.
  • ruthenium (Ru) or titanium nitride (TiN) is preferable.
  • the upper surface of the planar semiconductor layer 103 in contact with the first metal 104 functions as a region functioning as an n-type semiconductor layer or a p-type semiconductor layer depending on a work function difference between the metal of the first metal layer 104 and the semiconductor. Therefore, the first metal 104 can be electrically connected to the lower portion of the columnar semiconductor layer 114. Further, since the gate insulating film 113 is only separated between the first metal 104 and the lower part of the columnar semiconductor layer 114, the resistance between the first metal 104 and the lower part of the columnar semiconductor layer 114 is reduced. be able to. That is, the parasitic resistance can be reduced.
  • the semiconductor device includes an element isolation insulating film 102 surrounding the planar semiconductor layer 103, and the first metal 104 extends on the element isolation insulating film 102. Since the first metal 104 is a metal, the resistance between the lower portion of the columnar semiconductor layer 114 and the contact connected to the first metal 104 can be reduced. The first metal 104 itself can also be used as the lower wiring.
  • a first metal 104 is deposited on a planar semiconductor layer 103 formed on a substrate 101.
  • An element isolation insulating film 102 is formed around the planar semiconductor layer 103.
  • a diffusion layer may be formed on the planar semiconductor layer.
  • a resist 105 is formed on the first metal 104.
  • the first metal 104 is etched.
  • the resist 105 is removed.
  • a first insulating film 106 is formed on the first metal 104.
  • a gate material 107 made of a metal is formed on the first insulating film 106, a second insulating film 108 is formed on the gate material 107, and a second material is formed on the second insulating film 108.
  • the metal 109 is formed, and the third insulating film 110 is formed over the second metal 109.
  • a resist 111 for forming the first hole is formed.
  • a columnar semiconductor layer is formed on the third insulating film 110, the second metal 109, the second insulating film 108, the gate material 107 made of metal, the first insulating film 106, and the first metal 104.
  • a first hole 112 is formed for forming the.
  • the resist 111 is removed.
  • a gate insulating film 113 is deposited.
  • the gate insulating film 113 is etched to form the gate insulating film 113 on the side surface of the first hole 112.
  • the first metal 104, the gate material 107 made of the metal, and the second metal 109 are formed of the planar semiconductor layer 103, the first insulating film 106, the second insulating film 108, and the second metal film 109. 3 is covered with the insulating film 110 and the gate insulating film 113, metal contamination of the columnar semiconductor layer can be reduced.
  • a columnar semiconductor layer 114 is formed by epitaxially growing a semiconductor layer from the planar semiconductor layer 103 in the first hole 112.
  • the columnar semiconductor layer can be formed after the gate is formed.
  • a diffusion layer may be formed on the columnar semiconductor layer.
  • a resist 115 for forming a gate wiring is formed.
  • the third insulating film 110, the second metal 109, the second insulating film 108, and the gate material 107 are etched to form the gate 107.
  • the gate 107 includes a gate electrode around the columnar semiconductor layer 114 and a gate wiring connected to the gate electrode.
  • the resist 115 is removed.
  • an interlayer insulating film 116 is formed.
  • the upper part of the columnar semiconductor layer 114, the third insulating film 110, the upper part of the interlayer insulating film 116, and the upper part of the gate insulating film 113 are removed.
  • a metal 117 is formed.
  • a resist 118 for processing the metal 117 is formed.
  • the metal 117 and the second metal 109 are etched.
  • the resist 118 is removed. Thereafter, a contact process may be performed and a metal wiring process may be performed.
  • the method for manufacturing the semiconductor device according to the embodiment of the present invention has been described above.
  • a semiconductor device in which p-type (including p + -type) and n-type (including n + -type) are opposite in conductivity type is naturally included in the technical scope of the present invention. It is.

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ゲートを形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、高速動作を可能とする半導体装置を提供することを目的とする。　基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り巻く第１の金属と、前記第１の金属は前記平面状半導体層上部に接するのであって、前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、前記ゲートは前記第１の金属と電気的に絶縁するのであって、前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、前記第２の金属は前記ゲートと電気的に絶縁するのであって、前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することを特徴とすることにより上記課題を解決する。

Description

半導体装置及び半導体装置の製造方法
　本発明は半導体装置及び半導体装置の製造方法に関する。
　半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。
柱状半導体層形成後に、ゲート電極を形成することが提案されている。（例えば、特許文献４）。しかしながら、柱状半導体層が細くなったとき、柱状半導体層を立てることができるか不明である。
また、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つＳＧＴが提案されている（例えば特許文献５）。特許文献５においては単体のＳＧＴの構造が示されている。
また、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つＳＧＴが提案されている（例えば特許文献６）。特許文献６においては、基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記第１の絶縁膜の周囲に形成された第１の金属膜と、前記フィン状半導体層上に形成された柱状半導体層と、を有し、前記フィン状半導体層上部と前記第１の金属膜とが接続されることを特徴とする半導体装置が示されている。本構成において、フィン状半導体層上部とフィン状半導体層を第１の絶縁膜を介して取り巻く第１の金属とを接続する構造が必要である。
特開平２－７１５５６号公報 特開平２－１８８９６６号公報 特開平３－１４５７６１号公報 特開２０１５－１８８１１５号公報 特開２０１５－１９１０３号公報 特開２０１５－５７８５２号公報
　そこで、本発明は、ゲートを形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、高速動作を可能とする半導体装置を提供することを目的とする。
　本発明の半導体装置は、基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り巻く第１の金属と、前記第１の金属は前記平面状半導体層上部に接するのであって、前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、前記ゲートは前記第１の金属と電気的に絶縁するのであって、前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、前記第２の金属は前記ゲートと電気的に絶縁するのであって、前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することを特徴とする。
　また、前記第１の金属は第１の仕事関数を有し、前記第１の金属と前記柱状半導体層下部との間で第１の仕事関数差を有することを特徴とする。
　また、前記第２の金属は第１の仕事関数を有し、前記第２の金属と前記柱状半導体層上部との間で第１の仕事関数差を有することを特徴とする。
　また、前記第１の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする。
　また、前記第１の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする。
　また、前記平面状半導体層を取り巻く素子分離絶縁膜を有し、前記第１の金属は前記素子分離絶縁膜上に延在することを特徴とする。
　また、前記平面状半導体層上部に拡散層を有することを特徴とする。
　また、前記柱状半導体層上部に拡散層を有することを特徴とする。
　また、基板上に形成された平面状半導体層上に第１の金属を形成し、前記第１の金属上に第１の絶縁膜を形成し、前記第１の絶縁膜上に金属からなるゲート材を形成し、前記ゲート材上に第２の絶縁膜を形成し、前記第２の絶縁膜上に第２の金属を形成し、前記第２の金属上に第３の絶縁膜を形成し、前記第３の絶縁膜と前記第２の金属と前記第２の絶縁膜と前記金属からなるゲート材と前記第１の絶縁膜と前記第１の金属に柱状半導体層を形成するための第１の孔を形成し、前記第１の孔の側面にゲート絶縁膜を形成し、前記第１の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより柱状半導体層を形成することを特徴とする。
　本発明によれば、ゲートを形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、高速動作を可能とする半導体装置を提供することを目的とすることができる。
　基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り巻く第１の金属と、前記第１の金属は前記平面状半導体層上部に接するのであって、前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、前記ゲートは前記第１の金属と電気的に絶縁するのであって、前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、前記第２の金属は前記ゲートと電気的に絶縁するのであって、前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することにより、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つＳＧＴを形成することができ、前記第１の金属は前記平面状半導体層上面に接触することを特徴とすることにより、第１の金属に接触する部分の平面状半導体層上面は、第１の金属層の金属と半導体との仕事関数差により、ｎ型半導体層として機能する領域もしくはｐ型半導体層として機能する領域となるから、前記第１の金属は前記柱状半導体層の下部と電気的に接続することができる。また、第１の金属と柱状半導体層の下部との間はゲート絶縁膜を隔てたのみであるから、第１の金属と柱状半導体層の下部との間を低抵抗化することができる。すなわち、寄生抵抗を小さくすることができる。
　また、第１の金属は素子分離絶縁膜上に延在することにより、第１の金属は金属であるから、柱状半導体層下部と第１の金属に接続されるコンタクトとの間を低抵抗化することができる。
　また、基板上に形成された平面状半導体層上に第１の金属を形成し、前記第１の金属上に第１の絶縁膜を形成し、前記第１の絶縁膜上に金属からなるゲート材を形成し、前記ゲート材上に第２の絶縁膜を形成し、前記第２の絶縁膜上に第２の金属を形成し、前記第２の金属上に第３の絶縁膜を形成し、前記第３の絶縁膜と前記第２の金属と前記第２の絶縁膜と前記金属からなるゲート材と前記第１の絶縁膜と前記第１の金属に柱状半導体層を形成するための第１の孔を形成し、前記第１の孔の側面にゲート絶縁膜を形成し、前記第１の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより柱状半導体層を形成することを特徴とすることにより、ゲートを形成後、柱状半導体層を形成することができる。
　また、柱状半導体層をエピタキシャル成長させる前に、第１の金属と金属からなるゲート材と第２の金属は、平面状半導体層と第１の絶縁膜と第２の絶縁膜と第３の絶縁膜とゲート絶縁膜により覆われているため、柱状半導体層に対する金属汚染を低減することができる。
（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の平面図である。（Ｂ）は（Ａ）のＸ－Ｘ’面での断面図である。
　以下、本発明の実施形態に係る半導体装置を、図２１を参照しながら説明する。本実施例の半導体層は、シリコン層であることが好ましい。また、半導体層は、ＳｉＧｅ、Ｇｅ、ＣといったＩＶ族の半導体としてもよい。また、半導体層はＩＩＩ族とＩＶ族の化合物半導体としてもよい。
　基板１０１上に形成された平面状半導体層１０３と、前記平面状半導体層１０３上に形成された柱状半導体層１１４と、前記柱状半導体層１１４を取り囲むゲート絶縁膜１１３と、前記ゲート絶縁膜１１３を取り巻く第１の金属１０４と、前記第１の金属１０４は前記平面状半導体層１０３上部に接するのであって、前記第１の金属１０４より上の位置に形成され前記ゲート絶縁膜１１３を取り巻くゲート１０７と、前記ゲート１０７は前記第１の金属１０４と電気的に絶縁するのであって、前記ゲート１０７より上の位置に形成され前記ゲート絶縁膜１１３を取り巻く第２の金属１０９と、を有し、前記第２の金属１０９は前記ゲート１０７と電気的に絶縁するのであって、前記第２の金属１０９の上部は前記柱状半導体層１１４上部と電気的に接続することを特徴とする。ここでは、前記第２の金属１０９の上部は金属１１７を介して柱状半導体層１１４上部と接続している。前記平面状半導体層上部に拡散層を有していてもよい。また、前記柱状半導体層上部に拡散層を有していてもよい。
　ゲート絶縁膜１１３は酸化膜、窒化膜、酸窒化膜、高誘電体膜のどれか、もしくは酸化膜、窒化膜、酸窒化膜、高誘電体膜のどれか一つを少なくとも含むことが好ましい。また、ゲート１０７は金属からなることが好ましい。ゲート１０７の金属は、トランジスタとして機能する仕事関数を有することが好ましい。
　また、前記第１の金属１０４は第１の仕事関数を有し、前記第１の金属１０４と前記柱状半導体層１１４下部との間で第１の仕事関数差を有することが好ましい。
　また、前記第２の金属１０９は第１の仕事関数を有し、前記第２の金属１０９と前記柱状半導体層１１４上部との間で第１の仕事関数差を有することが好ましい。
　また、前記第１の仕事関数は、４．０ｅＶから４．２ｅＶの間であることが好ましい。このとき、例えば半導体がシリコンであるとき、ｎ型シリコンの仕事関数４．０５ｅＶの近傍であるため、第１の金属１０４と第２の金増１０９に囲まれた領域はｎ型シリコンとして機能する。例えば、タンタルとチタンの化合物（ＴａＴｉ）や窒化タンタル（ＴａＮ）が好ましい。
　また、前記第１の仕事関数は、５．０ｅＶから５．２ｅＶの間であることが好ましい。このとき、例えば半導体がシリコンであるとき、ｐ型シリコンの仕事関数５．１５ｅＶの近傍であるため、第１の金属１０４と第２の金増１０９に囲まれた領域はｐ型シリコンとして機能する。例えば、ルテニウム（Ｒｕ）や窒化チタン（ＴｉＮ）が好ましい。
　第１の金属１０４に接触する部分の平面状半導体層１０３上面は、第１の金属層１０４の金属と半導体との仕事関数差により、ｎ型半導体層として機能する領域もしくはｐ型半導体層として機能する領域となるから、前記第１の金属１０４は前記柱状半導体層１１４の下部と電気的に接続することができる。また、第１の金属１０４と柱状半導体層１１４の下部との間はゲート絶縁膜１１３を隔てたのみであるから、第１の金属１０４と柱状半導体層１１４の下部との間を低抵抗化することができる。すなわち、寄生抵抗を小さくすることができる。
　また、前記平面状半導体層１０３を取り巻く素子分離絶縁膜１０２を有し、前記第１の金属１０４は前記素子分離絶縁膜１０２上に延在することを特徴とする。第１の金属１０４は金属であるから、柱状半導体層１１４下部と第１の金属１０４に接続されるコンタクトとの間を低抵抗化することができる。また、第１の金属１０４自身を下部配線として用いることもできる。
　以下、本発明の実施形態に係る半導体装置の製造方法を、図１～図２１を参照しながら説明する。
　図１に示すように、基板１０１上に形成された平面状半導体層１０３上に第１の金属１０４を堆積する。平面状半導体層１０３の周囲に素子分離絶縁膜１０２が形成されている。平面状半導体層上部に拡散層を形成しておいてもよい。
　図２に示すように、第１の金属１０４上に、レジスト１０５を形成する。
　図３に示すように、第１の金属１０４をエッチングする。
　図４に示すように、レジスト１０５を除去する。
　図５に示すように、第１の金属１０４上に第１の絶縁膜１０６を形成する。
　図６に示すように、第１の絶縁膜１０６上に金属からなるゲート材１０７を形成し、ゲート材１０７上に第２の絶縁膜１０８を形成し、第２の絶縁膜１０８上に第２の金属１０９を形成し、第２の金属１０９上に第３の絶縁膜１１０を形成する。
　図７に示すように、第１の孔を形成するためのレジスト１１１を形成する。
　図８に示すように、第３の絶縁膜１１０と第２の金属１０９と第２の絶縁膜１０８と金属からなるゲート材１０７と第１の絶縁膜１０６と第１の金属１０４に柱状半導体層を形成するための第１の孔１１２を形成する。
　図９に示すように、レジスト１１１を除去する。
　図１０に示すように、ゲート絶縁膜１１３を堆積する。
　図１１に示すように、ゲート絶縁膜１１３をエッチングし、第１の孔１１２の側面にゲート絶縁膜１１３を形成する。柱状半導体層をエピタキシャル成長させる前に、第１の金属１０４と金属からなるゲート材１０７と第２の金属１０９は、平面状半導体層１０３と第１の絶縁膜１０６と第２の絶縁膜１０８と第３の絶縁膜１１０とゲート絶縁膜１１３により覆われているため、柱状半導体層に対する金属汚染を低減することができる。
　図１２に示すように、第１の孔１１２に平面状半導体層１０３から半導体層をエピタキシャル成長させることにより柱状半導体層１１４を形成する。以上により、ゲートを形成後、柱状半導体層を形成することができる。この後、柱状半導体層上部に拡散層を形成してもよい。
　図１３に示すように、ゲート配線を形成するためのレジスト１１５を形成する。
　図１４に示すように、第３の絶縁膜１１０、第２の金属１０９、第２の絶縁膜１０８、ゲート材１０７をエッチングし、ゲート１０７を形成する。ゲート１０７は柱状半導体層１１４の周辺のゲート電極とゲート電極に接続するゲート配線からなる。
　図１５に示すように、レジスト１１５を除去する。
　図１６に示すように、層間絶縁膜１１６を形成する。
　図１７に示すように、柱状半導体層１１４上部と第３の絶縁膜１１０と層間絶縁膜１１６上部とゲート絶縁膜１１３上部を除去する。
　図１８に示すように、金属１１７を形成する。
　図１９に示すように、金属１１７を加工するためのレジスト１１８を形成する。
　図２０に示すように、金属１１７と第２の金属１０９をエッチングする。
　図２１に示すように、レジスト１１８を除去する。この後、コンタクト工程を行い、金属配線工程を行ってもよい。以上により、本発明の実施形態に係る半導体装置の製造方法が示された。
　なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
　例えば、上記実施例において、ｐ型（ｐ+型を含む。）とｎ型（ｎ+型を含む。）とをそれぞれ反対の導電型とした半導体装置も当然に本発明の技術的範囲に含まれる。
１０１．基板
１０２．素子分離絶縁膜
１０３．平面状半導体層
１０４．第１の金属
１０５．レジスト
１０６．第１の絶縁膜
１０７．ゲート、ゲート材
１０８．第２の絶縁膜
１０９．第２の金属
１１０．第３の絶縁膜
１１１．レジスト
１１２．第１の孔
１１３．ゲート絶縁膜
１１４．柱状半導体層
１１５．レジスト
１１６．層間絶縁膜
１１７．金属
１１８．レジスト

Claims (9)

  1. 基板上に形成された平面状半導体層と、
    前記平面状半導体層上に形成された柱状半導体層と、
    前記柱状半導体層を取り囲むゲート絶縁膜と、
    前記ゲート絶縁膜を取り巻く第１の金属と、
    前記第１の金属は前記平面状半導体層上部に接するのであって、
    前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、
    前記ゲートは前記第１の金属と電気的に絶縁するのであって、
    前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、
    前記第２の金属は前記ゲートと電気的に絶縁するのであって、
    前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することを特徴とする半導体装置。
  2. 前記第１の金属は第１の仕事関数を有し、前記第１の金属と前記柱状半導体層下部との間で第１の仕事関数差を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の金属は第１の仕事関数を有し、前記第２の金属と前記柱状半導体層上部との間で第１の仕事関数差を有することを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする請求項２、３に記載の半導体装置。
  5. 前記第１の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする請求項２、３に記載の半導体装置。
  6. 前記平面状半導体層を取り巻く素子分離絶縁膜を有し、
    前記第１の金属は前記素子分離絶縁膜上に延在することを特徴とする請求項１に記載の半導体装置。
  7. 前記平面状半導体層上部に拡散層を有することを特徴とする請求項１に記載の半導体装置。
  8. 前記柱状半導体層上部に拡散層を有することを特徴とする請求項１に記載の半導体装置。
  9. 基板上に形成された平面状半導体層上に第１の金属を形成し、
    前記第１の金属上に第１の絶縁膜を形成し、
    前記第１の絶縁膜上に金属からなるゲート材を形成し、
    前記ゲート材上に第２の絶縁膜を形成し、
    前記第２の絶縁膜上に第２の金属を形成し、
    前記第２の金属上に第３の絶縁膜を形成し、
    前記第３の絶縁膜と前記第２の金属と前記第２の絶縁膜と前記金属からなるゲート材と前記第１の絶縁膜と前記第１の金属に柱状半導体層を形成するための第１の孔を形成し、
    前記第１の孔の側面にゲート絶縁膜を形成し、
    前記第１の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより柱状半導体層を形成することを特徴とする半導体装置の製造方法。
PCT/JP2015/082254 2015-11-17 2015-11-17 半導体装置及び半導体装置の製造方法 Ceased WO2017085788A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016572338A JP6267369B2 (ja) 2015-11-17 2015-11-17 半導体装置及び半導体装置の製造方法
PCT/JP2015/082254 WO2017085788A1 (ja) 2015-11-17 2015-11-17 半導体装置及び半導体装置の製造方法
US15/858,176 US10396197B2 (en) 2015-11-17 2017-12-29 Semiconductor device and method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/082254 WO2017085788A1 (ja) 2015-11-17 2015-11-17 半導体装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/858,176 Continuation US10396197B2 (en) 2015-11-17 2017-12-29 Semiconductor device and method for producing semiconductor device

Publications (1)

Publication Number Publication Date
WO2017085788A1 true WO2017085788A1 (ja) 2017-05-26

Family

ID=58718535

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/082254 Ceased WO2017085788A1 (ja) 2015-11-17 2015-11-17 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10396197B2 (ja)
JP (1) JP6267369B2 (ja)
WO (1) WO2017085788A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622453B2 (en) 2017-04-24 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical MOS transistor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251825A1 (en) * 2007-04-10 2008-10-16 Kyungpook National University Industry-Academic Cooperation Foundation Pillar-type field effect transistor having low leakage current
JP2009182318A (ja) * 2008-01-29 2009-08-13 Unisantis Electronics Japan Ltd 半導体装置およびその製造方法
WO2013175557A1 (ja) * 2012-05-21 2013-11-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2014115305A1 (ja) * 2013-01-25 2014-07-31 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US20140209998A1 (en) * 2013-01-25 2014-07-31 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US20150236086A1 (en) * 2014-02-19 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-level work function

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP3057661B2 (ja) 1988-09-06 2000-07-04 株式会社東芝 半導体装置
JP2950558B2 (ja) 1989-11-01 1999-09-20 株式会社東芝 半導体装置
KR100406578B1 (ko) * 2001-12-29 2003-11-20 동부전자 주식회사 반도체 소자의 제조방법
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP6014726B2 (ja) 2008-02-15 2016-10-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置及びその製造方法
JP5031809B2 (ja) * 2009-11-13 2012-09-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP2013021274A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体装置
JP5670606B1 (ja) * 2013-11-22 2015-02-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP5954597B2 (ja) 2014-09-22 2016-07-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5833214B2 (ja) 2014-11-19 2015-12-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9997463B2 (en) * 2015-07-01 2018-06-12 Stmicroelectronics, Inc. Modular interconnects for gate-all-around transistors
JP6339230B2 (ja) * 2015-10-09 2018-06-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
WO2017064793A1 (ja) * 2015-10-15 2017-04-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251825A1 (en) * 2007-04-10 2008-10-16 Kyungpook National University Industry-Academic Cooperation Foundation Pillar-type field effect transistor having low leakage current
JP2009182318A (ja) * 2008-01-29 2009-08-13 Unisantis Electronics Japan Ltd 半導体装置およびその製造方法
WO2013175557A1 (ja) * 2012-05-21 2013-11-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2014115305A1 (ja) * 2013-01-25 2014-07-31 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US20140209998A1 (en) * 2013-01-25 2014-07-31 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US20150236086A1 (en) * 2014-02-19 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-level work function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622453B2 (en) 2017-04-24 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical MOS transistor

Also Published As

Publication number Publication date
US20180122940A1 (en) 2018-05-03
JPWO2017085788A1 (ja) 2017-11-16
US10396197B2 (en) 2019-08-27
JP6267369B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
JP5752810B2 (ja) 半導体装置
JP5670605B2 (ja) 半導体装置
JP6200103B2 (ja) 半導体装置
WO2015193940A1 (ja) 半導体装置の製造方法、及び、半導体装置
JP6267369B2 (ja) 半導体装置及び半導体装置の製造方法
JP6114434B2 (ja) 半導体装置
JP5954597B2 (ja) 半導体装置
JP5676807B1 (ja) 半導体装置
JP5833214B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5926423B2 (ja) 半導体装置
JP6527839B2 (ja) 半導体装置
JP6527835B2 (ja) 半導体装置
JP6527831B2 (ja) 半導体装置
JP5897676B2 (ja) 半導体装置
JP5917672B2 (ja) 半導体装置
JP6250210B2 (ja) 半導体装置
JP6129387B2 (ja) 半導体装置
JP6317507B2 (ja) 半導体装置
JP5911948B2 (ja) 半導体装置
JP5980288B2 (ja) 半導体装置
JP6082489B2 (ja) 半導体装置
JP6294511B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016572338

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15908728

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15908728

Country of ref document: EP

Kind code of ref document: A1