[go: up one dir, main page]

WO2016072398A1 - ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法 - Google Patents

ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2016072398A1
WO2016072398A1 PCT/JP2015/080954 JP2015080954W WO2016072398A1 WO 2016072398 A1 WO2016072398 A1 WO 2016072398A1 JP 2015080954 W JP2015080954 W JP 2015080954W WO 2016072398 A1 WO2016072398 A1 WO 2016072398A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
oxygen concentration
substrate
oxygen
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/080954
Other languages
English (en)
French (fr)
Inventor
鳥海　明
忠賢 李
知紀 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2016557764A priority Critical patent/JP6316981B2/ja
Priority to US15/523,603 priority patent/US10109710B2/en
Priority to CN201580059170.XA priority patent/CN107112238B/zh
Priority to KR1020177011179A priority patent/KR101911764B1/ko
Publication of WO2016072398A1 publication Critical patent/WO2016072398A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H10D64/01356—
    • H10P95/90—
    • H10P95/94—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and relates to a semiconductor device having a germanium layer as a channel region and a manufacturing method thereof.
  • Germanium (Ge) is a semiconductor having superior electronic properties compared to silicon (Si).
  • MOSFETs Metal / Oxide / Semiconductor / Field / Effect / Transistors
  • Patent Document 1 describes that a germanium layer is heat-treated in a reducing gas or inert gas atmosphere.
  • the on-current can be increased by improving the channel mobility.
  • the off-current can be suppressed by suppressing the junction current in the source region and the drain region.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device capable of increasing the ratio of on-current to off-current and a method for manufacturing the same.
  • the present invention includes a channel region having a first conductivity type formed in a germanium layer, and a source region and a drain region having a second conductivity type formed in the germanium layer and different from the first conductivity type. And the oxygen concentration in the channel region is lower than the oxygen concentration at the junction interface between at least one of the source region and the drain region and the region having the first conductivity type surrounding the at least one region.
  • This is a semiconductor device.
  • the oxygen concentration in the channel region may be 1 ⁇ 10 16 cm ⁇ 3 or less, and the oxygen concentration in the bonding interface may be higher than 1 ⁇ 10 16 cm ⁇ 3 .
  • the oxygen concentration in the channel region may be 5 ⁇ 10 15 cm ⁇ 3 or less.
  • the first conductivity type may be a p-type
  • the second conductivity type may be an n-type
  • the present invention provides a step of forming a channel region having a first conductivity type formed in a germanium layer, and forming a source region and a drain region having a second conductivity type different from the first conductivity type in the germanium layer. And the oxygen concentration in the channel region is lower than the oxygen concentration at the junction interface between at least one of the source region and the drain region and the region having the first conductivity type surrounding the at least one region. And a step of setting an oxygen concentration.
  • a method for manufacturing a semiconductor device comprising:
  • the step of setting the oxygen concentration is performed in a reducing atmosphere in a state in which a region to be the channel region in the germanium layer is exposed and a surface of the germanium layer on the region to be the bonding interface is not exposed. It can be set as the structure including the process of heat-processing the said germanium layer.
  • the heat treatment step may be a step of heat treating a germanium layer having an oxygen concentration of 1 ⁇ 10 16 cm ⁇ 3 or more in the channel region and the bonding interface.
  • a step of introducing oxygen into the region to be the channel region and the region to be the bonding interface may be included.
  • the step of setting the oxygen concentration may include a step of selectively introducing oxygen into a region serving as the bonding interface with respect to a region serving as the channel region.
  • the step of setting the oxygen concentration is performed so that the oxygen concentration in the channel region is 1 ⁇ 10 16 cm ⁇ 3 or less and the oxygen concentration at the bonding interface is higher than 1 ⁇ 10 16 cm ⁇ 3. It can be set as the process which is a process of setting oxygen concentration.
  • a semiconductor device capable of increasing the ratio of on-current to off-current can be provided.
  • FIG. 1A to FIG. 1D are cross-sectional views showing a method for manufacturing a MOS structure used in the experiment.
  • the substrate A and B illustrates the electron mobility mu eff with respect to the surface electron density N S.
  • FIGS. 3 (a) and 3 (b) are diagrams showing a source current I S and the drain current I D with respect to the gate voltage V G of the n-FET in each substrate A and B.
  • FIG. 4 is a diagram showing the oxygen concentration with respect to the depth in the substrate B.
  • 5 (a) and 5 (b) is a diagram showing a mobility mu eff the substrate B for the surface density N S of samples hydrogen annealing.
  • FIG. 6 (a) and 6 (b) is a diagram showing a drain current I D of the substrate B with respect to the gate voltage V G of samples hydrogen annealing.
  • Figure 7 is a diagram showing the electron mobility mu eff with respect to the surface electron density N S samples oxygen ions were implanted into the substrate A.
  • FIG. 8 is a diagram showing the oxygen concentration with respect to the depth from the surface of a sample obtained by implanting oxygen ions into the substrate A.
  • FIG. FIG. 9A to FIG. 9D are cross-sectional views illustrating a method for manufacturing a sample for evaluating the junction current.
  • FIG. 10 is a diagram showing the oxygen concentration with respect to the depth from the surface of the sample in which oxygen ions are implanted into the substrate A and the sample in which oxygen ions are not implanted.
  • FIG. 11A is a diagram showing the junction current with respect to the junction voltage of the FET using the substrate A
  • FIG. 11B is a diagram showing the reverse current.
  • FIG. 12 is a diagram showing an off-leak current with respect to the heat treatment temperature of the FET using the substrate A.
  • FIG. 13 is a diagram showing the temperature dependence of the junction current of the FET in which oxygen ions are implanted using the substrate A.
  • FIG. 14 is a cross-sectional view of the semiconductor device according to the first embodiment.
  • FIG. 15D are cross-sectional views illustrating a method for manufacturing an FET according to the second embodiment.
  • FIG. 16A to FIG. 16C are cross-sectional views illustrating the method for manufacturing the FET according to the third embodiment.
  • FIG. 17A to FIG. 17C are cross-sectional views illustrating a method for manufacturing an FET according to the fourth embodiment.
  • FIG. 18 is a cross-sectional view of the manufactured FET according to Example 5.
  • Figure 19 is a diagram showing a source current I S and the drain current I D with respect to the gate voltage V G of Example 5.
  • Figure 20 is a diagram showing the electron mobility mu eff with respect to the surface electron density N S Example 5.
  • FIG. 1A to FIG. 1D are cross-sectional views showing a method for manufacturing a MOS structure used in the experiment.
  • a single crystal germanium substrate 10 having a (111) plane as a main surface is prepared. If the germanium substrate 10 is p-type, the acceptor concentration N A is 2 ⁇ 10 16 cm -3. If the germanium substrate 10 is n-type, the donor concentration N D is 1 ⁇ 10 16 cm -3.
  • a germanium oxide film 12 is formed on the germanium substrate 10.
  • the germanium oxide film 12 is formed by heat-treating the germanium substrate 10 in an oxygen gas atmosphere.
  • the formation conditions of the germanium oxide film 12 are an oxygen pressure of 70 atm and a substrate temperature of 500 ° C.
  • the film thickness of the germanium oxide film 12 is about 5 nm to 6 nm.
  • a metal film is formed as a gate electrode 14 on the surface of the germanium oxide film 12.
  • the gate electrode 14 is a gold (Au) film.
  • the split CV method is a method in which the number of carriers is derived from the integration of CV measurement, and the mobility is obtained from the number of carriers and IV measurement.
  • the source region 16 and the drain region 18 are formed in the germanium substrate 10.
  • the source region 16 and the drain region 18 are formed using an ion implantation method.
  • the germanium substrate 10 is p-type, and the source region 16 and the drain region 18 are n-type.
  • the germanium substrate 10 is n-type, and the source region 16 and the drain region 18 are p-type.
  • heat treatment is performed on the germanium substrate 10 in a nitrogen gas atmosphere as activation annealing.
  • the source region 16 and the drain region 18 and the region surrounding the source region 16 and the drain region 18 have different conductivity types, and a pn junction is formed.
  • phosphorus (P) is ion-implanted to form the source region 16 and the drain region 18.
  • the implantation conditions are an implantation energy of 50 keV and an implantation dose of 1 ⁇ 10 15 cm ⁇ 2 .
  • boron (B) is ion-implanted to form the source region 16 and the drain region 18.
  • the implantation conditions are an implantation energy of 20 keV and an implantation dose of 1 ⁇ 10 15 cm ⁇ 2 .
  • a germanium oxide film 12 is formed as a gate insulating film on the germanium substrate 10 as in FIG.
  • a gate electrode 14 is formed on the germanium oxide film 12.
  • the gate electrode 14 is an aluminum (Al) film.
  • An insulating film 24 is formed on the germanium substrate 10.
  • the insulating film 24 is an yttrium oxide film and a silicon oxide film from the germanium substrate 10 side. Openings are formed in the insulating film 24 on the source region 16 and the drain region 18.
  • a source electrode 26 and a drain electrode 28 are formed so as to be in contact with the source region 16 and the drain region 18 through the openings, respectively.
  • the source electrode 26 and the drain electrode 28 are aluminum films.
  • the substrate A and B illustrates the electron mobility mu eff with respect to the surface electron density N S.
  • the electron mobility mu eff of the substrate A is N S becomes maximum around 0.2 ⁇ 10 12 cm -2, which is about 1700 cm 2 / Vs.
  • Electron mobility mu eff of the substrate B is N S becomes maximum around 1 ⁇ 10 12 cm -2, which is about 300 cm 2 / Vs.
  • Mobility mu eff of the substrate A is higher than the substrate B on all N S. Thus, the reason why the mobility is different between the substrates A and B is unknown.
  • FIGS. 3 (a) and 3 (b) are diagrams showing a source current I S and the drain current I D with respect to the gate voltage V G of the n-FET in each substrate A and B.
  • the gate length L and the gate width W in the n-FET manufactured using the substrate A are 400 ⁇ m and 90 ⁇ m, respectively, and the gate length L and the gate width W in the n-FET manufactured using the substrate B are 100 ⁇ m and 120 ⁇ m, respectively.
  • the size of the source region 16 and the drain region 18 is 130 ⁇ 100 ⁇ m 2 .
  • the active annealing was performed under conditions of a temperature of 500 ° C. and a time of 10 minutes.
  • the pinch-off voltage for both substrates A and B is about ⁇ 1V.
  • Gate voltage V G is the source current I S and the drain current I D of the positive region corresponds to the on-current.
  • Gate voltage V G is the source current I S and the drain current I D in the following areas -1V corresponds to the off-state current. FETs with higher on-current and smaller off-current have better performance.
  • the substrate A has a larger on-current than the substrate B. This is because the mobility of the substrate A is higher than that of the substrate B as shown in FIG.
  • the substrate B has a smaller off-current than the substrate A. This is presumably because the substrate B has a smaller leakage current at the pn junction than the substrate A.
  • the substrate A is preferable for the on-current, and the substrate B is preferable for the off-current. If an off current of about the same level as that of the substrate B can be realized with an on current of the same level as that of the substrate A, the FET characteristics can be improved.
  • FIG. 4 is a diagram showing the oxygen concentration with respect to the depth in the substrate B.
  • heat treatment was performed in an atmosphere of atmospheric hydrogen gas (100%) with the surface of the substrate B exposed before FIG. 1B.
  • the heat treatment temperatures are 700 ° C. and 850 ° C., and the heat treatment time is 15 minutes.
  • the black squares indicate the SIMS analysis results after the hydrogen treatment of the substrate B, the black triangles after the 700 ° C. hydrogen heat treatment, and the black circles after the 850 ° C. hydrogen treatment.
  • the detection limit for oxygen is about 1 ⁇ 10 15 cm ⁇ 3 .
  • the oxygen concentration becomes very large in a region where the depth is shallower than about 0.3 to 0.4 ⁇ m. This is because oxygen adsorbed on the surface of the germanium substrate is observed.
  • the depth from the surface is at least 5 ⁇ m, and the oxygen concentration is 1 ⁇ 10 16 cm ⁇ 3 or more.
  • the oxygen concentration of the substrate A was below the detection limit.
  • the substrate B has a higher oxygen concentration than the substrate A. From this, it was estimated that there is some relationship between the low mobility and low junction leakage current in the substrate B and the oxygen concentration in the germanium substrate 10.
  • the oxygen concentration in the substrate B decreases to 1 ⁇ 10 16 cm ⁇ 3 or less.
  • the oxygen concentration is about 5 ⁇ 10 15 cm ⁇ 3 or less, and when the depth is 1 ⁇ m or less, the oxygen concentration is about 3 to 4 ⁇ 10 15 cm ⁇ 3 .
  • the oxygen concentration further decreases.
  • the depth is 4 ⁇ m or less, and the oxygen concentration is about 5 ⁇ 10 15 cm ⁇ 3 or less.
  • the depth is 1.5 ⁇ m or less and the oxygen concentration is about 2 ⁇ 10 15 cm ⁇ 3 .
  • a heat-treated temperature was changed, a hydrogen-treated sample was prepared, and the mobility was measured.
  • the sample manufacturing process is shown in FIGS. 1A to 1C, and a heat treatment for 15 minutes is performed in a hydrogen atmosphere before FIG. 1B.
  • FIG. 5 (a) and 5 (b) is a diagram showing a mobility mu eff the substrate B for the surface density N S of samples hydrogen annealing.
  • Substrate B in FIG. 5 (a) is a p-type
  • the surface density N S is the surface electron density
  • mobility mu eff is the electron mobility.
  • Substrate B shown in FIG. 5 (b) is n-type
  • the surface density N S is the surface hole density
  • mobility mu eff is a Hall mobility.
  • the hydrogen heat treatment temperatures are 650 ° C. (white squares), 700 ° C. (white triangles) and 850 ° C. (white circles), and the heat treatment time is 15 minutes.
  • the reference sample (black circle) is not heat-treated, the film thickness of the germanium oxide film is 15 nm, and the film formation temperature of the germanium oxide film is higher than that of the other samples.
  • the maximum electron mobility ⁇ eff is about 300 cm 2 / Vs.
  • the maximum mobility ⁇ eff is improved to about 600 cm 2 / Vs.
  • the maximum mobility ⁇ eff is further improved to about 800 cm 2 / Vs.
  • the maximum mobility ⁇ eff is about 1200 cm 2 / Vs, which is almost the same as that of the substrate A.
  • the maximum hole mobility ⁇ eff for each sample is 500 to 700 cm 2 / Vs. As the heat treatment temperature increases, the maximum hole mobility increases. Improvement of hole mobility by hydrogen heat treatment is not as remarkable as electron mobility.
  • the heat treatment temperature was changed, and a hydrogen heat treated FET sample was produced.
  • the sample manufacturing process is shown in FIGS. 1A to 1D, and a heat treatment for 15 minutes is performed in a hydrogen atmosphere before FIG. 1B.
  • the gate length L and gate width W of the fabricated FET are 200 ⁇ m and 90 ⁇ m, respectively.
  • the size of the source region 16 and the drain region 18 is 130 ⁇ 100 ⁇ m 2 .
  • FIG. 6A shows an n-FET
  • FIG. 6B shows a p-FET.
  • the drain voltage V D is 0.5V.
  • the on-current I D when V G is around 2 V
  • the off-current I D when V G is near ⁇ 1V
  • the FET characteristics similar to those of the substrate A in FIG. As shown in FIG. 6B, in the p-FET, there is almost no change in FET characteristics due to hydrogen heat treatment.
  • the on-state current and the off-state current are increased by the hydrogen heat treatment. This is probably because the hydrogen heat treatment improved the mobility and increased the junction leakage current.
  • the effect of hydrogen heat treatment is larger for n-FETs than for p-FETs.
  • the heat treatment temperature is preferably 750 ° C. or higher, more preferably 800 ° C. or higher, and further preferably 850 ° C. or higher. Since the melting point of germanium is about 938 ° C., the heat treatment temperature is preferably 925 ° C. or less, more preferably 900 ° C. or less.
  • FIG. 4 is compared with FIG. 6 (a) and FIG. 6 (b), when the temperature of the hydrogen heat treatment increases and the oxygen concentration in the substrate B decreases, the on-current and off-current increase.
  • the temperature of the hydrogen heat treatment is 850 ° C.
  • the on-current and the off-current are approximately the same as those of the substrate A shown in FIG.
  • the on-current increases because the mobility is improved, and the off-current increases because the junction leakage current increases.
  • the reason why the oxygen concentration decreases when the heat treatment temperature of the hydrogen heat treatment is increased is not clear, but for example, oxygen in the germanium substrate 10 may be removed by the reducing gas.
  • oxygen ions are ion-implanted into the germanium substrate 10 of the substrate A and heat-treated.
  • a sample in which the heat treatment atmosphere was a nitrogen gas atmosphere and a sample in which a hydrogen gas atmosphere was used were prepared. Manufacturing steps other than ion implantation and heat treatment are the same as those in FIGS. 1A to 1C.
  • oxygen ions were implanted into the germanium substrate 10 under conditions of an implantation energy of 100 keV and an implantation dose of 1 ⁇ 10 13 cm ⁇ 2 . Thereafter, in order to recover the damage caused by the ion implantation, heat treatment was performed at 750 ° C.
  • FIG.1 (b) and FIG.1 (c) was performed.
  • Figure 7 is a diagram showing the electron mobility mu eff with respect to the surface electron density N S samples oxygen ions were implanted into the substrate A.
  • the reference sample is not ion-implanted with oxygen and is not heat-treated.
  • the reference sample has a maximum mobility of about 1200 cm 2 / Vs.
  • the maximum mobility is about 500 cm 2 / Vs.
  • the maximum mobility is about 800 cm 2 / Vs in the sample subjected to the heat treatment in the hydrogen gas atmosphere after the oxygen ion implantation.
  • mobility is lowered when oxygen ions are implanted. After the oxygen ion implantation, the mobility is not improved much by nitrogen heat treatment, but the mobility is improved by performing the hydrogen heat treatment.
  • FIG. 8 is a diagram showing the oxygen concentration with respect to the depth from the surface of a sample obtained by implanting oxygen ions into the substrate A.
  • FIG. A solid line, a broken line, and a dotted line show the SIMS analysis result of the reference sample before the hydrogen heat treatment, the SIMS analysis result of the sample after the hydrogen heat treatment at 700 ° C., and the calculation result of the ion-implanted oxygen ions, respectively.
  • the depth is shallower than 150 nm, oxygen adsorbed on the surface of the germanium substrate is observed. Further, since the measurement speed is different, the detection limit and the behavior in a shallow region are different from those in FIG.
  • the oxygen concentration of the substrate A before implanting oxygen ions is about 8 ⁇ 10 15 cm ⁇ 3 , which is the detection limit.
  • oxygen ions are implanted into the germanium substrate 10 so that the oxygen concentration becomes a peak of 5 ⁇ 10 17 cm ⁇ 3 at a depth of about 150 nm.
  • the oxygen concentration is 3 ⁇ 10 16 cm ⁇ 3 at maximum.
  • the oxygen concentration is the detection limit.
  • FIG. 8 it can be seen that the oxygen concentration in the germanium substrate 10 is reduced by subjecting the germanium substrate 10 implanted with oxygen to a hydrogen heat treatment.
  • the mobility is higher in the hydrogen heat treatment than in the nitrogen heat treatment. From this, it is considered that the oxygen in the substrate 10 is removed by the hydrogen heat treatment, and the mobility is improved.
  • the oxygen in the substrate B is removed and the oxygen concentration is reduced.
  • the mobility of the substrate B becomes approximately the same as the mobility of the substrate A as shown in FIG.
  • the on-current and off-current of the substrate B are approximately the same as those of the substrate A. From this, it is considered that the mobility and the junction leakage current are different between the substrates A and B because the oxygen concentration in the substrate is related.
  • FIG. 9A to FIG. 9C are cross-sectional views illustrating a method for manufacturing a sample for evaluating the junction current.
  • oxygen ions are implanted into a p-type single crystal germanium substrate 10 having a (111) plane as a main surface to form an oxygen ion implanted region 20.
  • the oxygen ion implantation conditions are an implantation energy of 100 keV and an implantation dose of 1 ⁇ 10 13 cm ⁇ 3 .
  • a silicon oxide film is formed as a cap and heat treatment is performed at 750 ° C. in a nitrogen gas atmosphere. Thereby, the oxygen ion implantation region 20 having a depth of about 300 nm is formed.
  • an n-type region 22 is formed in the oxygen ion implanted region 20.
  • the n-type region 22 is formed by ion implantation of phosphorus ions.
  • the implantation conditions are an implantation energy of 30 keV and an implantation dose of 1 ⁇ 10 13 cm ⁇ 2 or 1 ⁇ 10 14 cm ⁇ 2 .
  • heat treatment is performed at 600 ° C. for 30 seconds in a nitrogen gas atmosphere as activation annealing. Thereby, the n-type region 22 having a depth of about 50 nm is formed.
  • the size of the n-type region 22 is 80 ⁇ 80 ⁇ m 2 .
  • an insulating film 24 is formed on the oxygen ion implantation region 20 in the germanium substrate 10.
  • the insulating film 24 is an yttrium oxide film and a silicon oxide film from the substrate 10 side.
  • An opening is formed in the insulating film 24 on the n-type region 22.
  • a source electrode 26 and a drain electrode 28 are formed in contact with the n-type region 22 through the opening.
  • the source electrode 26 and the drain electrode 28 are aluminum films.
  • FIG. 9D is a cross-sectional view of a sample for evaluating the FET characteristics.
  • the oxygen ion implantation region 20 is formed in the germanium substrate 10 as in FIG. 9A.
  • An n-type region 22 shown in FIG. 9C is formed as the source region 16 and the drain region 18.
  • Other configurations are the same as those in FIG.
  • FIG. 10 is a diagram showing the oxygen concentration with respect to the depth from the surface of the sample in which oxygen ions are implanted into the substrate A and the sample in which oxygen ions are not implanted.
  • the oxygen concentration of the sample into which oxygen is not implanted is about the measurement limit (1 ⁇ 10 15 cm ⁇ 3 ).
  • the oxygen concentration is about 5 ⁇ 10 17 cm ⁇ 3 at a depth of about 250 nm.
  • FIG. 11A is a diagram showing the junction current with respect to the junction voltage of the FET using the substrate A
  • FIG. 11B is a diagram showing the reverse current. It is a measurement result of the junction current of a sample in which oxygen is not ion-implanted (a sample having a dose of 0) and samples having an oxygen dose of 1 ⁇ 10 13 cm ⁇ 2 and 1 ⁇ 10 14 cm ⁇ 2 .
  • the sample in which oxygen is injected has a junction current in the reverse direction that is about two orders of magnitude smaller than the sample in which oxygen is not injected.
  • the sample in which oxygen is injected has a higher breakdown voltage V BV in the reverse direction than the sample in which oxygen is not injected.
  • FIG. 12 is a diagram showing an off-leakage current with respect to the heat treatment temperature of the FET using the substrate A.
  • the heat treatment temperature is a heat treatment temperature for activation annealing after phosphorus implantation in FIG.
  • the off-leakage current is a drain current having a gate voltage of ⁇ 1 V in the FET sample. As shown in FIG. 12, the sample in which oxygen is injected has an off-leakage current in the reverse direction that is about two orders of magnitude smaller than the sample in which oxygen is not injected.
  • the sample into which oxygen is ion-implanted has a junction current two orders of magnitude smaller, a breakdown voltage is higher, and an off-leakage current is two orders of magnitude smaller than a sample into which oxygen is not implanted.
  • FIG. 13 is a diagram showing the temperature dependence of the junction current of the FET in which oxygen ions are implanted using the substrate A.
  • the measured sample is a sample having an oxygen dose of 1 ⁇ 10 15 cm ⁇ 2 .
  • the activation annealing is performed at 600 ° C. for 30 seconds.
  • the junction current was measured at temperatures of 300K, 250K, 200K and 150K.
  • the reverse junction current decreases to such an extent that the digit changes as the temperature decreases. This indicates that the reverse junction current is not due to a simple tunnel current.
  • FIG. 14 is a cross-sectional view of the semiconductor device according to the first embodiment.
  • a source region 36 and a drain region 38 are formed in the germanium layer 30.
  • a gate insulating film 32 is formed on the germanium layer 30 between the source region 36 and the drain region 38.
  • a gate electrode 34 is formed on the gate insulating film 32.
  • An insulating film 40 is formed on the germanium layer 30 other than the gate electrode 34. Openings are formed in the insulating film 40 on the source region 36 and the drain region 38.
  • a source electrode 42 and a drain electrode 44 are formed so as to be in contact with the source region 36 and the drain region 38 through the openings, respectively.
  • the channel region 50, the source region 36, and the drain region 38 in the germanium layer 30 under the gate electrode 34 and the gate insulating film 32 have opposite conductivity types.
  • Source region 36 and drain region 38 and germanium layer 30 form a pn junction.
  • a low oxygen concentration region 48 having a low oxygen concentration is formed in the channel region.
  • a high oxygen concentration region 46 having an oxygen concentration higher than that of the low oxygen concentration region 48 is formed at the pn junction interface 52.
  • the germanium layer 30 may be a single crystal germanium substrate or a single crystal or polycrystalline germanium film formed on a substrate (for example, a silicon substrate).
  • the germanium layer 30 is, for example, n-type or p-type germanium. Further, the germanium layer 30 may contain silicon to such an extent that the effect of the above experiment can be obtained.
  • the composition ratio of silicon may be about 10% or less of the whole.
  • the main surface of the germanium layer 30 may be any surface, for example, a (100) surface, a (111) surface, or a (110) surface.
  • the (100) plane, (111) plane, and (110) plane include crystal planes equivalent to these. Further, the main surface may be off about several degrees from these surfaces. That is, the normal direction of the main surface may be inclined within a range of several degrees or less, preferably 1 degree or less from the ⁇ 111> direction and the ⁇ 110> direction.
  • the gate insulating film 32 a germanium oxide film, a high dielectric constant insulating film, or a stacked film of a germanium oxide film and a high dielectric constant insulating film can be used.
  • the high dielectric constant insulating film a rare earth metal oxide film such as hafnium oxide, zirconium oxide or yttrium oxide can be used.
  • the film thickness of the gate insulating film 32 is preferably 2 nm or less, more preferably 1.5 nm or less, and further preferably 1.0 nm or less.
  • a conductive layer such as a metal or a semiconductor can be used.
  • the germanium oxide film may include a substance having a lower oxygen potential than germanium oxide, such as yttrium oxide or scandium oxide.
  • the substance having an oxygen potential lower than that of germanium oxide may be germanium nitride or aluminum oxide.
  • the germanium oxide film may include an alkaline earth element, a rare earth element, and at least one oxide of aluminum.
  • the gate insulating film 32 can be thinned.
  • EOT Equivalent oxide thickness: Equivalent1Oxide Thickness
  • the germanium layer 30 is p-type, and the source region 36 and the drain region 38 are n-type.
  • the germanium layer 30 is n-type, and the source region 36 and the drain region 38 are p-type.
  • the performance can be improved by using the germanium layer 30 having the (111) plane as a main surface.
  • the performance can be improved by using the germanium layer 30 having the (100) plane or the (110) plane as a main surface.
  • the insulating film 40 is a film that protects the surface of the germanium layer 30.
  • a film including a silicon oxide film or a silicon nitride film can be used.
  • the source electrode 42 and the drain electrode 44 are electrodes in ohmic contact with the source region 36 and the drain region 38, respectively.
  • a metal film such as aluminum is used.
  • the channel region 50 having the first conductivity type is formed in the germanium layer 30.
  • a source region 36 and a drain region 38 having a second conductivity type (a conductivity type different from the first conductivity type) are formed in the germanium layer 30.
  • the oxygen concentration in the channel region 50 is lower than the oxygen concentration at the junction interface 52 between the source region 36 and the drain region 38 and the germanium layer 30 that is a region surrounding the source region 36 and the drain region 38. Since the oxygen concentration in the channel region 50 is low, the mobility of the channel region 50 can be improved. Thereby, the on-current can be increased. Since the oxygen concentration at the junction interface 52 is high, junction leakage current can be suppressed. As a result, the on-current can be reduced. Therefore, the ratio of the on current to the off current can be increased. Thus, FET characteristics can be improved.
  • the high oxygen concentration region 46 only needs to include the junction interface 52, and may include the entire source region 36 and drain region 38. Further, the oxygen concentration in the channel region only needs to be lower than the oxygen concentration in at least one junction interface between the source region 36 and the drain region 38.
  • the oxygen concentration in the channel region 50 is preferably 1 ⁇ 10 16 cm ⁇ 3 or less, more preferably 5 ⁇ 10 15 cm ⁇ 3 or less, and 3 ⁇ 10 15 cm. -3 or less is more preferable.
  • the oxygen concentration at the bonding interface 52 is preferably higher than 1 ⁇ 10 16 cm ⁇ 3, more preferably 2 ⁇ 10 16 cm ⁇ 3 or higher, and 5 ⁇ 10 16 cm ⁇ 3 or higher. Even more preferred.
  • the first conductivity type is p-type and the second conductivity type is n-type.
  • FIG. 15A to FIG. 15D are cross-sectional views illustrating a method for manufacturing an FET according to the second embodiment.
  • a germanium layer 30 is prepared.
  • the germanium layer 30 has an oxygen concentration of 1 ⁇ 10 16 cm ⁇ 3 or less like the substrate A, for example.
  • oxygen is introduced near the surface of the germanium layer 30 to form a high oxygen concentration region 46.
  • the high oxygen concentration region 46 is formed by ion implantation of oxygen ions, for example.
  • a cap 54 having an opening 56 is formed on the germanium layer 30.
  • the cap 54 is, for example, a silicon oxide film.
  • Heat treatment is performed in a reducing gas atmosphere with the surface of the germanium layer 30 exposed through the opening 56. Thereby, oxygen in the high oxygen concentration region 46 under the opening 56 is removed, and a low oxygen concentration region 48 is formed. The oxygen in the high oxygen concentration region 46 covered with the cap 54 is not removed.
  • the reducing gas only needs to contain a gas such as hydrogen gas.
  • a gas containing 100% hydrogen gas or a mixed gas of hydrogen gas and inert gas can be used.
  • the inert gas is, for example, a gas that does not oxidize, and is a rare gas or a nitrogen gas.
  • the reducing gas may not contain hydrogen gas.
  • the gas may be any gas that hardly contains oxygen and hardly reacts with the germanium layer 30 by the heat treatment and that removes oxygen in the germanium layer 30 by the heat treatment.
  • nitrogen gas containing almost no oxygen may be used.
  • the gas to be heat-treated contains almost no oxygen.
  • the heat treatment temperature is preferably 700 ° C. or higher, and more preferably 800 ° C. or higher.
  • the heat treatment temperature is preferably 1 minute or more, more preferably 5 minutes or more, and further preferably 15 minutes or more.
  • a source region 36 and a drain region 38 are formed in the high oxygen concentration region 46.
  • the gate insulating film 32 and the gate electrode 34 are formed so that the channel region 50 (see FIG. 14) is included in the low oxygen concentration region 48.
  • An insulating film 40 is formed on the high oxygen concentration region 46 in the germanium layer 30.
  • a source electrode 42 and a drain electrode 44 are formed so as to be in contact with the source region 36 and the drain region 38 through the opening of the insulating film 40, respectively. As a result, the same FET as in the first embodiment is formed.
  • Example 2 as shown in FIGS. 15B and 15C, the oxygen concentration in the region that becomes the channel region 50 becomes lower than the oxygen concentration in the region that becomes the bonding interface 52 (see FIG. 14). Set the oxygen concentration. Thereby, the FET characteristics can be improved as in the first embodiment.
  • the region that becomes the channel region 50 in the germanium layer 30 is exposed and the surface of the germanium layer 30 on the region that becomes the bonding interface 52 (see FIG. 14) is not exposed.
  • the germanium layer 30 is heat-treated in a neutral atmosphere. Thereby, the low oxygen concentration region 48 can be easily formed.
  • oxygen may be introduced into the region to be the channel region 50 and the region to be the bonding interface 52 before the heat treatment step.
  • the high oxygen concentration region 46 can be easily formed.
  • FIG. 16A to FIG. 16C are cross-sectional views illustrating the method for manufacturing the FET according to the third embodiment.
  • a germanium layer 30 is prepared.
  • the germanium layer 30 has an oxygen concentration higher than 1 ⁇ 10 16 cm ⁇ 3 , for example, like the substrate B.
  • oxygen in a region that becomes the channel region 50 is removed, and a low oxygen concentration region 48 is formed.
  • FIG. 16C thereafter, the same process as in FIG. 15D of Example 2 is performed. Other steps are the same as those in the second embodiment, and a description thereof will be omitted.
  • Example 3 by using the germanium layer 30 having a high oxygen concentration like the substrate B, the step of introducing oxygen can be omitted.
  • FIG. 17A to FIG. 17C are cross-sectional views illustrating a method for manufacturing an FET according to the fourth embodiment.
  • a germanium layer 30 is prepared.
  • the germanium layer 30 has an oxygen concentration of 1 ⁇ 10 16 cm ⁇ 3 or less like the substrate A, for example.
  • oxygen is not introduced into the region that becomes the channel region 50, but oxygen is introduced into the region that becomes the bonding interface 52.
  • FIG. 17C thereafter, the same process as in FIG. 15D of Example 2 is performed. Other steps are the same as those in the first embodiment, and the description is omitted.
  • Example 4 oxygen is selectively introduced into the region that becomes the junction interface 52 with respect to the region that becomes the channel region 50. Thereby, the heat processing in reducing gas atmosphere like FIG.15 (c) of Example 1 is omissible.
  • Example 5 is an example in which an n-FET was fabricated using the method shown in FIGS. 15A to 15D of Example 2.
  • FIG. FIG. 18 is a cross-sectional view of the manufactured FET according to Example 5.
  • a p-type substrate A having (100) as the main surface and an acceptor concentration of 2 ⁇ 10 16 cm ⁇ 3 was used as the germanium layer 30 .
  • the oxygen ion implantation conditions are an implantation energy of 100 keV and a dose of 1 ⁇ 10 13 cm ⁇ 2 .
  • a cap for heat treatment in a hydrogen gas atmosphere is a silicon oxide film.
  • the hydrogen heat treatment conditions are heat treatment at a heat treatment temperature of 750 ° C. and a heat treatment time of 15 minutes.
  • the ion implantation conditions for forming the source region 36 and the drain region 38 are that the ions are phosphorus, the implantation energy is 50 keV, and the dose is 1 ⁇ 10 15 cm ⁇ 2 .
  • the conditions for the activation annealing are a nitrogen gas atmosphere, a heat treatment temperature of 600 ° C., and a heat treatment time of 30 seconds.
  • the gate insulating film 32 As the gate insulating film 32, a germanium oxide film having an EOT of 4 nm was used. An aluminum film was used as the gate electrode 34, the source electrode 42, and the drain electrode 44. As the insulating film 40, an yttrium oxide film 40a and a silicon oxide film 40b were used.
  • the prototype FET has a gate length L of 200 ⁇ m and a gate width W of 90 ⁇ m.
  • Figure 19 is a diagram showing a source current I S and the drain current I D with respect to the gate voltage V G of Example 5. As shown in FIG. 19, when the drain-source voltage V DS is 0.5 V and 1 V at room temperature, the ratio of the on-current I ON to the off-current I OFF is about 10 5 .
  • the subthreshold coefficient SS is 74 mV / dec.
  • Figure 20 is a diagram showing the electron mobility mu eff with respect to the surface electron density N S Example 5.
  • the comparative example was produced by the same method as in Example 5 except that no heat treatment was performed in a hydrogen gas atmosphere.
  • a line Si indicates a general mobility in the silicon MOSFET.
  • the comparative example has lower mobility than SiMOSFET.
  • Example 5 compared with a Si MOSFET, N S is up to 1 ⁇ 10 12 cm -2, a high mobility.
  • the maximum mobility is 1412 cm 2 / Vs.
  • the germanium MOSFETs reported so far the on-off ratio is 10 5 , the subthreshold coefficient is 74 mV / dec, and the electron mobility is 1412 cm 2 / Vs, which are the highest values.
  • the MOSFET has been described as an example, but a semiconductor device other than the MOSFET may be used.
  • the channel region 50 is included in the low oxygen concentration region 48 and almost all of the pn junction interface 52 is included in the high oxygen concentration region 46 . Some of them are not included in the low oxygen concentration region 48, and some of the pn junction interface 52 may not be included in the high oxygen concentration region 46.
  • a part of the channel region 50 on the pn junction interface 52 side may be included in the high oxygen concentration region 46.
  • a part of the pn junction interface 52 on the channel region 50 side may be included in the low oxygen concentration region 48.
  • a region contributing to an increase in on-current is preferably included in the low oxygen concentration region 48.
  • a region contributing to suppression of off-current in the pn junction interface 52 is preferably included in the high oxygen concentration region 46.
  • the structure of the FET may be another structure.
  • an LDD (Lightly Doped Drain) structure or a Fin-FET structure may be used.
  • a GOI (Germanium On Insulator) structure may be used.
  • Example 3 When the FET is produced, it is difficult to detect the oxygen concentration in the channel region near the surface of the germanium substrate, but the depth under the gate insulating film 32 is considered to be almost the same as the oxygen concentration of about 1 ⁇ m. Further, as shown in FIG. 4, in the germanium layer under the gate insulating film 32, the oxygen concentration at 1 ⁇ m from the surface is lower than the oxygen concentration at 5 ⁇ m from the surface and lower than 1 ⁇ 10 16 cm ⁇ 3 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Abstract

ゲルマニウム層３０内に形成された第１導電型を有するチャネル領域５０と、前記ゲルマニウム層内に形成され、前記第１導電型と異なる第２導電型を有するソース領域３６およびドレイン領域３８と、を具備し、前記チャネル領域における酸素濃度は、前記ソース領域および前記ドレイン領域の少なくとも一方の領域と前記少なくとも一方の領域を囲む前記第１導電型を有する領域との接合界面５２における酸素濃度より低い半導体装置。　

Description

ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
　本発明は、半導体装置およびその製造方法に関し、ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法に関する。
　ゲルマニウム（Ｇｅ）は、シリコン（Ｓｉ）に比べ優れた電子物性を有する半導体である。例えば、ゲルマニウム層をチャネル領域とするＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開発されている。特許文献１には、還元性ガスまたは不活性ガス雰囲気においてゲルマニウム層を熱処理することが記載されている。
国際公開第２０１４／０５０１８７号
　ＭＯＳＦＥＴにおいては、例えばチャネルの移動度を向上させることによりオン電流を大きくすることができる。また、例えばソース領域およびドレイン領域における接合電流を抑制することによりオフ電流を抑制することができる。しかしながら、オン電流を大きくし、かつオフ電流を小さくすることは難しい。このため、オフ電流に対するオン電流の比（いわゆるオンオフ比）を大きくすることは難しい。
　本発明は、上記課題に鑑みなされたものであり、オフ電流に対するオン電流の比を大きくすることが可能な半導体装置およびその製造方法を提供することを目的とする。
　本発明は、ゲルマニウム層内に形成された第１導電型を有するチャネル領域と、前記ゲルマニウム層内に形成され、前記第１導電型と異なる第２導電型を有するソース領域およびドレイン領域と、を具備し、前記チャネル領域における酸素濃度は、前記ソース領域およびドレイン領域の少なくとも一方の領域と前記少なくとも一方の領域を囲む前記第１導電型を有する領域との接合界面における酸素濃度より低いことを特徴とする半導体装置である。
　上記構成において、前記チャネル領域における酸素濃度は１×１０１６ｃｍ－３以下であり、前記接合界面における酸素濃度は１×１０１６ｃｍ－３より高い構成とすることができる。
　上記構成において、前記チャネル領域における酸素濃度は５×１０１５ｃｍ－３以下である構成とすることができる。
　上記構成において、前記第１導電型はｐ型であり、前記第２導電型はｎ型である構成とすることができる。
　本発明は、ゲルマニウム層内に形成された第１導電型を有するチャネル領域を形成する工程と、前記ゲルマニウム層内に前記第１導電型と異なる第２導電型を有するソース領域およびドレイン領域を形成する工程と、前記チャネル領域における酸素濃度が前記ソース領域およびドレイン領域の少なくとも一方の領域と前記少なくとも一方の領域を囲む前記第１導電型を有する領域との接合界面における酸素濃度より低くなるように酸素濃度を設定する工程と、を含むことを特徴とする半導体装置の製造方法である。
　上記構成において、前記酸素濃度を設定する工程は、前記ゲルマニウム層内の前記チャネル領域となる領域が露出し、前記接合界面となる領域上の前記ゲルマニウム層の表面が露出しない状態で還元性雰囲気において前記ゲルマニウム層を熱処理する工程を含む構成とすることができる。
　上記構成において、前記熱処理する工程は、前記チャネル領域および前記接合界面の酸素濃度が１×１０１６ｃｍ－３以上のゲルマニウム層を熱処理する工程である構成とすることができる。
　上記構成において、前記熱処理する工程の前に、前記チャネル領域となる領域および前記接合界面となる領域に酸素を導入する工程を含む構成とすることができる。
　上記構成において、前記酸素濃度を設定する工程は、前記チャネル領域となる領域に対し前記接合界面となる領域に選択的に酸素を導入する工程を含む構成とすることができる。
　上記構成において、前記酸素濃度を設定する工程は、前記チャネル領域における酸素濃度が１×１０１６ｃｍ－３以下となり、前記接合界面における酸素濃度が１×１０１６ｃｍ－３より高くなるように前記酸素濃度を設定する工程である構成とすることができる。
　本発明によれば、オフ電流に対するオン電流の比を大きくすることが可能な半導体装置を提供することができる。
図１（ａ）から図１（ｄ）は、実験に用いたＭＯＳ構造の作製方法を示す断面図である。 図２は、基板ＡおよびＢについて、面電子密度ＮＳに対する電子移動度μｅｆｆを示す図である。 図３（ａ）および図３（ｂ）は、それぞれ基板ＡおよびＢにおけるｎ－ＦＥＴのゲート電圧ＶＧに対するソース電流ＩＳおよびドレイン電流ＩＤを示す図である。 図４は、基板Ｂにおける深さに対する酸素濃度を示す図である。 図５（ａ）および図５（ｂ）は、基板Ｂを水素熱処理したサンプルの面密度ＮＳに対する移動度μｅｆｆを示す図である。 図６（ａ）および図６（ｂ）は、基板Ｂを水素熱処理したサンプルのゲート電圧ＶＧに対するドレイン電流ＩＤを示す図である。 図７は、基板Ａに酸素イオンをイオン注入したサンプルの面電子密度ＮＳに対する電子移動度μｅｆｆを示す図である。 図８は、基板Ａに酸素イオンをイオン注入したサンプルの表面からの深さに対する酸素濃度を示す図である。 図９（ａ）から図９（ｄ）は、接合電流を評価するサンプルの作製方法を示す断面図である。 図１０は、基板Ａに酸素イオン注入したサンプルおよび酸素イオン注入しないサンプルの表面からの深さに対する酸素濃度を示す図である。 図１１（ａ）は、基板Ａを用いたＦＥＴの接合電圧に対する接合電流を示す図であり、図１１（ｂ）は、逆方向電流を示す図である。 図１２は、基板Ａを用いたＦＥＴの熱処理温度に対するオフリーク電流を示す図である。 図１３は、基板Ａを用い酸素イオン注入したＦＥＴの接合電流の温度依存性を示す図である。 図１４は、実施例１に係る半導体装置の断面図である。 図１５（ａ）から図１５（ｄ）は、実施例２に係るＦＥＴの製造方法を示す断面図である。 図１６（ａ）から図１６（ｃ）は、実施例３に係るＦＥＴの製造方法を示す断面図である。 図１７（ａ）から図１７（ｃ）は、実施例４に係るＦＥＴの製造方法を示す断面図である。 図１８は、作製した実施例５に係るＦＥＴの断面図である。 図１９は、実施例５のゲート電圧ＶＧに対するソース電流ＩＳおよびドレイン電流ＩＤを示す図である。 図２０は、実施例５の面電子密度ＮＳに対する電子移動度μｅｆｆを示す図である。
　以下に、発明者らが本発明に至った実験について説明する。
　単結晶ゲルマニウム基板として、成長方法の異なる基板Ａおよび基板Ｂを用いＭＯＳ構造を作製した。図１（ａ）から図１（ｄ）は、実験に用いたＭＯＳ構造の作製方法を示す断面図である。図１（ａ）に示すように、（１１１）面を主面とする単結晶ゲルマニウム基板１０を準備する。ゲルマニウム基板１０がｐ型の場合、アクセプタ濃度ＮＡは２×１０１６ｃｍ－３である。ゲルマニウム基板１０がｎ型の場合、ドナー濃度ＮＤは１×１０１６ｃｍ－３である。
　図１（ｂ）に示すように、ゲルマニウム基板１０上に酸化ゲルマニウム膜１２を形成する。酸化ゲルマニウム膜１２の形成は、ゲルマニウム基板１０を酸素ガス雰囲気中で熱処理することにより行なう。酸化ゲルマニウム膜１２の形成条件は、酸素圧力が７０気圧、基板温度が５００℃である。酸化ゲルマニウム膜１２の膜厚は５ｎｍから６ｎｍ程度である。図１（ｃ）に示すように、酸化ゲルマニウム膜１２の表面にゲート電極１４として金属膜を形成する。ゲート電極１４は、金（Ａｕ）膜である。これにより、移動度を測定するサンプルが完成する。
　作製したサンプルについて、スプリットＣＶ法を用い、室温におけるキャリア数と移動度μｅｆｆを求めた。スプリットＣＶ法は、ＣＶ測定の積分からキャリア数を導出し、キャリア数とＩ－Ｖ測定から移動度を求める方法である。キャリア数から面キャリア密度ＮＳを求めた。
　ＦＥＴを作製する場合には、図１（ｄ）に示すように、ゲルマニウム基板１０内にソース領域１６およびドレイン領域１８を形成する。ソース領域１６およびドレイン領域１８は、イオン注入法を用い形成する。ｎ－ＦＥＴにおいては、ゲルマニウム基板１０はｐ型であり、ソース領域１６およびドレイン領域１８はｎ型である。ｐ－ＦＥＴにおいては、ゲルマニウム基板１０はｎ型であり、ソース領域１６およびドレイン領域１８はｐ型である。その後、活性化アニールとして、ゲルマニウム基板１０を窒素ガス雰囲気において熱処理を行なう。ソース領域１６およびドレイン領域１８とソース領域１６およびドレイン領域１８を囲む領域とは異なる導電型なり、ｐｎ接合が形成される。
　ｎ－ＦＥＴにおいては、ソース領域１６およびドレイン領域１８を形成するため燐（Ｐ）をイオン注入する。注入条件は、注入エネルギーが５０ｋｅＶであり、注入ドーズ量が１×１０１５ｃｍ－２である。ｐ－ＦＥＴにおいては、ソース領域１６およびドレイン領域１８を形成するため、ホウ素（Ｂ）をイオン注入する。注入条件は、注入エネルギーが２０ｋｅＶであり、注入ドーズ量が１×１０１５ｃｍ－２である。
　ゲルマニウム基板１０上に、図１（ｂ）と同様に、酸化ゲルマニウム膜１２をゲート絶縁膜として形成する。酸化ゲルマニウム膜１２上に、ゲート電極１４を形成する。ゲート電極１４は、アルミニウム（Ａｌ）膜である。ゲルマニウム基板１０上に絶縁膜２４を形成する。絶縁膜２４はゲルマニウム基板１０側から酸化イットリウム膜および酸化シリコン膜である。ソース領域１６およびドレイン領域１８上の絶縁膜２４に開口を形成する。開口を介しソース領域１６およびドレイン領域１８に接触するようにそれぞれソース電極２６およびドレイン電極２８を形成する。ソース電極２６およびドレイン電極２８は、アルミニウム膜である。
　作製したＦＥＴサンプルについて、室温におけるゲート電圧ＶＧに対するソース電流ＩＳおよびドレイン電流ＩＤを測定した。
　図２は、基板ＡおよびＢについて、面電子密度ＮＳに対する電子移動度μｅｆｆを示す図である。図２に示すように、基板Ａの電子移動度μｅｆｆはＮＳが０．２×１０１２ｃｍ－２付近で最大となり、約１７００ｃｍ２／Ｖｓである。基板Ｂの電子移動度μｅｆｆはＮＳが１×１０１２ｃｍ－２付近で最大となり、約３００ｃｍ２／Ｖｓである。基板Ａの移動度μｅｆｆは全てのＮＳで基板Ｂより高い。このように、基板ＡとＢとで移動度が異なる理由は不明である。
　図３（ａ）および図３（ｂ）は、それぞれ基板ＡおよびＢにおけるｎ－ＦＥＴのゲート電圧ＶＧに対するソース電流ＩＳおよびドレイン電流ＩＤを示す図である。基板Ａを用い作製したｎ－ＦＥＴにおけるゲート長Ｌおよびゲート幅Ｗはそれぞれ４００μｍおよび９０μｍであり、基板Ｂを用い作製したｎ－ＦＥＴにおけるゲート長Ｌおよびゲート幅Ｗはそれぞれ１００μｍおよび１２０μｍである。ソース領域１６およびドレイン領域１８の大きさは、１３０×１００μｍ２である。活性アニールは温度が５００℃および時間が１０分の条件で行なった。
　図３（ａ）および図３（ｂ）に示すように、基板ＡおよびＢともピンチオフ電圧は約－１Ｖである。ゲート電圧ＶＧが正の領域のソース電流ＩＳおよびドレイン電流ＩＤがオン電流に相当する。ゲート電圧ＶＧが－１Ｖ以下の領域のソース電流ＩＳおよびドレイン電流ＩＤがオフ電流に相当する。オン電流が大きく、オフ電流が小さいＦＥＴほど性能がよい。
　基板Ａは基板Ｂに対し、オン電流が大きい。これは、図２に示したように、基板Ａが基板Ｂに比べ移動度が高いためである。一方、基板Ｂは基板Ａに対し、オフ電流が小さい。これは、基板Ｂが基板Ａに比べｐｎ接合におけるリーク電流が小さいためと考えられる。オン電流は基板Ａが好ましく、オフ電流は基板Ｂが好ましい。基板Ａと同程度のオン電流で、基板Ｂ程度のオフ電流が実現できれば、ＦＥＴ特性は向上する。発明者らは、基板ＡとＢとでオン電流およびオフ電流が異なる原因を調査した。
　基板ＡおよびＢについて、ＳＩＭＳ（Secondary Ion Mass Spectrometry）分析を行なった。図４は、基板Ｂにおける深さに対する酸素濃度を示す図である。図１（ａ）の後、図１（ｂ）の前に基板Ｂの表面が露出した状態で、大気圧水素ガス（１００％）雰囲気において、熱処理を行なった。熱処理温度は、７００℃および８５０℃であり、熱処理時間は１５分である。図４において、黒四角は基板Ｂを水素熱処理する前、黒三角は７００℃の水素熱処理後、黒丸は８５０℃の水素熱処理後のＳＩＭＳ分析結果を示す。酸素の検出限界は約１×１０１５ｃｍ－３である。酸素濃度は、深さが０．３から０．４μｍ程度より浅い領域で非常に大きくなる。これは、ゲルマニウム基板の表面に吸着された酸素が観測されているためである。
　図４に示すように、水素熱処理前の基板Ｂにおいては、表面からの深さが少なくとも５μｍまで、酸素濃度は１×１０１６ｃｍ－３以上である。一方、基板Ａの酸素濃度は検出限界以下であった。このように、基板Ｂは基板Ａより酸素濃度が高い。このことから、基板Ｂにおいて移動度が低くかつ接合リーク電流が低いこととゲルマニウム基板１０内の酸素濃度とは何らかの関係があると推定した。
　基板Ｂを７００℃で水素熱処理すると、基板Ｂ内の酸素濃度が１×１０１６ｃｍ－３以下に減少する。深さが１．５μｍ以下では、酸素濃度は約５×１０１５ｃｍ－３以下であり、深さが１μｍ以下では、酸素濃度は約３～４×１０１５ｃｍ－３である。基板Ｂを８５０℃で熱処理すると、酸素濃度はさらに減少する。深さが４μｍ以下で、酸素濃度は約５×１０１５ｃｍ－３以下である。深さが１．５μｍ以下で酸素濃度は約２×１０１５ｃｍ－３である。このように、水素熱処理の温度を高くすると基板１０内の酸素濃度が減少する。
　基板Ｂについて、熱処理温度を変え、水素熱処理したサンプルを作製し移動度を測定した。サンプルの作製工程は、図１（ａ）から図１（ｃ）であり、図１（ｂ）の前に水素雰囲気で１５分の熱処理を行なっている。
　図５（ａ）および図５（ｂ）は、基板Ｂを水素熱処理したサンプルの面密度ＮＳに対する移動度μｅｆｆを示す図である。図５（ａ）の基板Ｂはｐ型であり、面密度ＮＳは面電子密度であり、移動度μｅｆｆは電子移動度である。図５（ｂ）の基板Ｂはｎ型であり、面密度ＮＳは面ホール密度であり、移動度μｅｆｆはホール移動度である。水素熱処理温度は６５０℃（白四角）、７００℃（白三角）および８５０℃（白丸）、熱処理時間は１５分である。基準サンプル（黒丸）は、熱処理を行なっておらず、酸化ゲルマニウム膜の膜厚が１５ｎｍであり、他のサンプルより酸化ゲルマニウム膜の成膜温度を高くしている。
　図５（ａ）に示すように、基準サンプルでは、最大の電子移動度μｅｆｆが約３００ｃｍ２／Ｖｓ程度である。熱処理温度を６５０℃とすると、最大の移動度μｅｆｆが約６００ｃｍ２／Ｖｓと向上する。熱処理温度を７００℃とすると、最大の移動度μｅｆｆが約８００ｃｍ２／Ｖｓとさらに向上する。熱処理温度を８５０℃とすると、最大の移動度μｅｆｆは約１２００ｃｍ２／Ｖｓと基板Ａとほぼ同程度となる。
　図５（ｂ）に示すように、各サンプルとも最大のホール移動度μｅｆｆは、５００から７００ｃｍ２／Ｖｓである。熱処理温度が高くなると最大のホール移動度が高くなる。水素熱処理によるホール移動度の改善は電子移動度ほど顕著ではない。
　基板Ｂについて、熱処理温度を変え、水素熱処理したＦＥＴサンプルを作製した。サンプルの作製工程は、図１（ａ）から図１（ｄ）であり、図１（ｂ）の前に水素雰囲気で１５分の熱処理を行なっている。作製したＦＥＴのゲート長Ｌおよびゲート幅Ｗはそれぞれ２００μｍおよび９０μｍである。ソース領域１６およびドレイン領域１８の大きさは、１３０×１００μｍ２である。
　図６（ａ）および図６（ｂ）は、基板Ｂを水素熱処理したサンプルのゲート電圧ＶＧに対するドレイン電流ＩＤを示す図である。図６（ａ）はｎ－ＦＥＴ、図６（ｂ）はｐ－ＦＥＴである。ドレイン電圧ＶＤは０．５Ｖである。図６（ａ）に示すように、ｎ－ＦＥＴでは、基準サンプルに比べ水素熱処理を行なうとオン電流（ＶＧが２Ｖ付近のＩＤ）が大きくなる。しかし、オフ電流（ＶＧが－１Ｖ付近のＩＤ）も大きくなる。このように、水素熱処理を行なうことにより、図３（ｂ）の基板Ａと同様のＦＥＴ特性となる。図６（ｂ）に示すように、ｐ－ＦＥＴにおいては、水素熱処理によるＦＥＴ特性の変化はほとんどない。
　このように、水素熱処理により、オン電流およびオフ電流が大きくなる。これは、水素熱処理によって、移動度が向上し、かつ接合リーク電流が増加したためと考えられる。水素熱処理の影響は、ｐ－ＦＥＴよりｎ－ＦＥＴが大きい。
　図４と図５（ａ）および図５（ｂ）とを比較すると、水素熱処理の温度が高くなると基板Ｂ中の酸素濃度が減少し、電子移動度およびホール移動度が向上する。水素熱処理の温度が８５０℃では、基板Ｂ中の酸素濃度は２×１０１５ｃｍ－３程度となり、電子移動度は図２に示した基板Ａと同程度となる。このように、ゲルマニウム基板１０内の酸素濃度と移動度とに相関があることがわかる。特に、酸素濃度と電子移動度とには相関がある。移動度を向上させるためには、熱処理温度は７５０℃以上が好ましく、８００℃以上がより好ましく、８５０℃以上がさらに好ましい。ゲルマニウムの融点が約９３８℃であることから、熱処理温度は９２５度以下が好ましく、９００℃以下がより好ましい。
　図４と図６（ａ）および図６（ｂ）とを比較すると、水素熱処理の温度が高くなり基板Ｂ中の酸素濃度が減少すると、オン電流およびオフ電流が大きくなる。水素熱処理の温度が８５０℃では、オン電流およびオフ電流は、図３（ａ）に示した基板Ａと同程度となる。オン電流が大きくなるのは移動度が向上したためであり、オフ電流が大きくなるのは接合リーク電流が大きくなるためである。このように、ゲルマニウム基板１０内の酸素濃度とオン電流およびオフ電流とに相関があることがわかる。特に、酸素濃度とｎ－ＦＥＴの特性には相関がある。
　基板Ｂにおいて、水素熱処理の熱処理温度を高くすると酸素濃度が低くなる理由は明らかではないが、例えばゲルマニウム基板１０内の酸素が還元性ガスにより除去されることが考えられる。
　水素熱処理により、ゲルマニウム基板内の酸素濃度が減少することを確認するため、基板Ａのゲルマニウム基板１０に酸素イオンをイオン注入し、熱処理した。熱処理雰囲気を窒素ガス雰囲気としたサンプルと水素ガス雰囲気としたサンプルを作製した。イオン注入および熱処理以外の作製工程は、図１（ａ）から図１（ｃ）と同じである。図１（ａ）の状態で、ゲルマニウム基板１０に注入エネルギーが１００ｋｅＶ、注入ドーズ量が１×１０１３ｃｍ－２の条件で酸素イオンを注入した。その後、イオン注入によるダメージを回復させるため、酸化シリコン膜をキャップに、窒素雰囲気で７５０℃の熱処理を行なった。その後、キャップを除去し、ゲルマニウム基板１０の表面を露出した状態で、窒素ガス雰囲気または水素ガス雰囲気で熱処理した。熱処理における熱処理温度は７００℃、熱処理時間は１５分である。その後、図１（ｂ）および図１（ｃ）の工程を行なった。
　図７は、基板Ａに酸素イオンをイオン注入したサンプルの面電子密度ＮＳに対する電子移動度μｅｆｆを示す図である。基準サンプルは、酸素をイオン注入しておらず、熱処理を行なっていない。図７に示すように、基準サンプルでは、最大の移動度が約１２００ｃｍ２／Ｖｓ程度である。酸素イオン注入後、窒素ガス雰囲気において熱処理を行なったサンプルでは、最大の移動度は約５００ｃｍ２／Ｖｓ程度である。これに対し、酸素イオン注入後、水素ガス雰囲気において熱処理を行なったサンプルでは、最大の移動度は約８００ｃｍ２／Ｖｓ程度である。このように、酸素イオンを注入すると移動度が低下する。酸素イオン注入後、窒素熱処理しても移動度はあまり改善しないが、水素熱処理することにより、移動度が向上する。
　水素熱処理の温度が７００℃のサンプルをＳＩＭＳ分析した。図８は、基板Ａに酸素イオンをイオン注入したサンプルの表面からの深さに対する酸素濃度を示す図である。実線、破線および点線は、それぞれ水素熱処理する前の基準サンプルのＳＩＭＳ分析結果、７００℃の水素熱処理後のサンプルのＳＩＭＳ分析結果、およびイオン注入した酸素イオンの計算結果を示す。深さが１５０ｎｍより浅い領域では、ゲルマニウム基板の表面に吸着された酸素が観測されている。また、測定速度が異なるため図４とは検出限界および深さが浅い領域での振舞いが異なる。
　図８に示すように、基準サンプルにおいて、酸素イオンを注入する前の基板Ａの酸素濃度は、検出限界の８×１０１５ｃｍ－３程度である。点線の計算結果のように、深さが約１５０ｎｍにおいて酸素濃度が５×１０１７ｃｍ－３のピークとなるように、酸素イオンをゲルマニウム基板１０にイオン注入している。
　７００℃の水素熱処理により、深さが１５０ｎｍから６００ｎｍでは、酸素濃度は最大で３×１０１６ｃｍ－３である。深さが６００ｎｍ以上では、酸素濃度は検出限界である。図８のように、酸素を注入したゲルマニウム基板１０を水素熱処理することにより、ゲルマニウム基板１０内の酸素濃度が減少することがわかる。図７のように、窒素熱処理より水素熱処理において移動度が高くなる。このことから、水素熱処理により、基板１０内の酸素が除去され、移動度が向上していると考えられる。
　図４から図８の実験結果から、基板Ｂを還元性ガス雰囲気中、７００℃程度以上において熱処理すると、基板Ｂ中の酸素が除去され、酸素濃度が減少する。基板Ｂ内の酸素濃度が減少することにより、図５（ａ）のように基板Ｂの移動度が基板Ａの移動度と同程度となる。図６（ａ）のように、基板Ｂのオン電流およびオフ電流が基板Ａと同程度となる。このことから、基板ＡとＢとで、移動度および接合リーク電流が異なるのは、基板中の酸素濃度が関連していると考えられる。
　ゲルマニウム基板中の酸素濃度と接合リーク電流との関係を調べるため、酸素イオンを注入した基板Ａにｐｎ接合を形成し、接合電流およびＦＥＴ特性を評価した。
　図９（ａ）から図９（ｃ）は、接合電流を評価するサンプルの作製方法を示す断面図である。図９（ａ）に示すように、（１１１）面を主面とするｐ型単結晶ゲルマニウム基板１０に酸素イオンを注入し、酸素イオン注入領域２０を形成する。酸素イオン注入条件は、注入エネルギーが１００ｋｅＶ、注入ドーズ量が１×１０１３ｃｍ－３である。酸素イオン注入後、ダメージ回復のため、酸化シリコン膜をキャップとして形成し、窒素ガス雰囲気において７５０℃の熱処理を行なう。これにより、深さが約３００ｎｍの酸素イオン注入領域２０が形成される。
　図９（ｂ）に示すように、酸素イオン注入領域２０内にｎ型領域２２を形成する。ｎ型領域２２は、燐イオンのイオン注入により形成する。注入条件は、注入エネルギーが３０ｋｅＶ、注入ドーズ量が１×１０１３ｃｍ－２または１×１０１４ｃｍ－２ある。イオン注入後、活性化アニールとして、窒素ガス雰囲気において６００℃３０秒の熱処理を行なう。これにより、深さが約５０ｎｍのｎ型領域２２が形成される。ｎ型領域２２の大きさは８０×８０μｍ２である。
　図９（ｃ）に示すように、ゲルマニウム基板１０内の酸素イオン注入領域２０上に絶縁膜２４を形成する。絶縁膜２４は、基板１０側から酸化イットリウム膜および酸化シリコン膜である。ｎ型領域２２上の絶縁膜２４に開口を形成する。開口を介し、ｎ型領域２２に接触するソース電極２６およびドレイン電極２８を形成する。ソース電極２６およびドレイン電極２８は、アルミニウム膜である。
　図９（ｄ）は、ＦＥＴ特性を評価するサンプルの断面図である。図９（ｄ）に示すように、ゲルマニウム基板１０に図９（ａ）と同様に酸素イオン注入領域２０が形成されている。ソース領域１６およびドレイン領域１８として図９（ｃ）のｎ型領域２２が形成されている。その他の構成は、図１（ｄ）と同じであり説明を省略する。
　基板Ａにドーズ量が１×１０１３ｃｍ－３の酸素をイオン注入したサンプルと酸素を注入してないサンプルとをＳＩＭＳ分析した。図１０は、基板Ａに酸素イオン注入したサンプルおよび酸素イオン注入しないサンプルの表面からの深さに対する酸素濃度を示す図である。図１０に示すように、酸素を注入していないサンプルの酸素濃度は測定限界（１×１０１５ｃｍ－３）程度である。酸素を注入したサンプルでは、深さが約２５０ｎｍにおいて酸素濃度は約５×１０１７ｃｍ－３程度である。
　図１１（ａ）は、基板Ａを用いたＦＥＴの接合電圧に対する接合電流を示す図であり、図１１（ｂ）は、逆方向電流を示す図である。酸素をイオン注入していないサンプル（ドーズ量０のサンプル）、酸素ドーズ量が１×１０１３ｃｍ－２および１×１０１４ｃｍ－２のサンプルの接合電流の測定結果である。図１１（ａ）に示すように、酸素を注入していないサンプルに対し、酸素を注入したサンプルは逆方向の接合電流が約２桁小さい。図１１（ｂ）に示すように、酸素を注入していないサンプルに対し、酸素を注入したサンプルは逆方向のブレークダウン電圧ＶＢＶが大きい。
　図１２は、基板Ａを用いたＦＥＴの熱処理温度に対するオフリーク電流を示す図である。熱処理温度は、図９（ｂ）における燐注入後の活性化アニールのための熱処理温度である。オフリーク電流は、ＦＥＴサンプルにおけるゲート電圧が－１Ｖのドレイン電流である。図１２に示すように、酸素を注入していないサンプルに対し、酸素を注入したサンプルは逆方向のオフリーク電流が約２桁小さい。
　このように、酸素をイオン注入したサンプルは、酸素をイオン注入していないサンプルに比べ、接合電流が２桁小さく、ブレークダウン電圧が高い、また、オフリーク電流が２桁小さい。
　図１３は、基板Ａを用い酸素イオン注入したＦＥＴの接合電流の温度依存性を示す図である。測定したサンプルは、酸素ドーズ量が１×１０１５ｃｍ－２のサンプルである。活性化アニールは６００℃３０秒である。測定する温度を３００Ｋ、２５０Ｋ、２００Ｋおよび１５０Ｋとし接合電流を測定した。図１３に示すように、逆方向の接合電流は温度が低くなると桁が変わる程度に減少する。これは、逆方向の接合電流が単純なトンネル電流起因ではないことを示している。
　半導体中に欠陥が導入されると、欠陥を介したトンネル電流が生じ、逆方向の接合リーク電流が大きくなると考えられる。しかしながら、図１１（ａ）および図１１（ｂ）のように、ゲルマニウム基板１０内の酸素に関連した欠陥が増えると、このようなリーク電流は小さくなることがわかった。これにより、逆方向ブレークダウン電圧が高くなる。また、オフ電流が小さくなる。この理由は明確ではない。図１３のように、逆方向の接合電流はトンネル電流ではなく、活性化エネルギーを有するものであることがわかる。
　以上の実験結果に基づき、オン電流が大きく、かつオフ電流が小さい実施例について以下に説明する。
　図１４は、実施例１に係る半導体装置の断面図である。図１４に示すように、ゲルマニウム層３０内にソース領域３６およびドレイン領域３８が形成されている。ソース領域３６とドレイン領域３８との間のゲルマニウム層３０上にゲート絶縁膜３２が形成されている。ゲート絶縁膜３２上にゲート電極３４が形成されている。ゲート電極３４以外のゲルマニウム層３０上に絶縁膜４０が形成されている。ソース領域３６およびドレイン領域３８上の絶縁膜４０には開口が形成されている。開口を介しソース領域３６およびドレイン領域３８に接触するようにそれぞれソース電極４２およびドレイン電極４４が形成されている。
　ゲート電極３４およびゲート絶縁膜３２下のゲルマニウム層３０内のチャネル領域５０とソース領域３６およびドレイン領域３８とは反対の導電型である。ソース領域３６およびドレイン領域３８と、ゲルマニウム層３０とは、ｐｎ接合を形成する。チャネル領域には酸素濃度の低い低酸素濃度領域４８が形成されている。ｐｎ接合界面５２には酸素濃度が低酸素濃度領域４８の酸素濃度より高い高酸素濃度領域４６が形成されている。
　ゲルマニウム層３０は、単結晶ゲルマニウム基板でもよいし、基板（例えばシリコン基板）上に形成された単結晶または多結晶ゲルマニウム膜でもよい。また、ゲルマニウム層３０は、例えばｎ型またはｐ型ゲルマニウムである。さらに、ゲルマニウム層３０には、上記実験の効果が得られる程度にシリコンが含まれていてもよい。シリコンの組成比は、全体の１０％程度以下であればよい。ゲルマニウム層３０の主面は、いずれの面でもよく、例えば（１００）面、（１１１）面または（１１０）面とすることができる。なお、（１００）面、（１１１）面および（１１０）面は、これらに等価な結晶面も含まれる。また、主面は、これらの面から数度程度オフしていてもよい。すなわち、主面の法線方向は＜１１１＞方向および＜１１０＞方向から数度以下、好ましくは１度以下の範囲で傾いていてもよい。
　ゲート絶縁膜３２として、酸化ゲルマニウム膜、高誘電率絶縁膜、または酸化ゲルマニウム膜と高誘電率絶縁膜との積層膜を用いることができる。高誘電率絶縁膜としては、酸化ハフニウム、酸化ジルコニウムまたは酸化イットリウム等の希土類金属酸化膜を用いることができる。ゲート絶縁膜３２の膜厚は、２ｎｍ以下が好ましく、１．５ｎｍ以下がより好ましく、１．０ｎｍ以下がさらに好ましい。ゲート電極３４としては、金属または半導体等の導電層を用いることができる。また、酸化ゲルマニウム膜は、酸化イットリウムまたは酸化スカンジウム等の酸化ゲルマニウムより酸素ポテンシャルの低い物質を含んでもよい。酸化ゲルマニウムより酸素ポテンシャルの低い物質としては、窒化ゲルマニウムまたは酸化アルミニウムでもよい。さらに、酸化ゲルマニウム膜は、アルカリ土類元素、希土類元素およびアルミニウムの少なくとも１つの酸化物と、を含んでもよい。これらにより、ゲルマニウム層３０とゲート絶縁膜３２との界面を良好にすることができる。また、ゲート絶縁膜３２を薄膜化できる。例えば、ＥＯＴ（等価酸化膜厚：Equivalent Oxide Thickness）を１ｎｍ以下とすることができる。
　ｎ－ＦＥＴにおいては、ゲルマニウム層３０はｐ型であり、ソース領域３６およびドレイン領域３８はｎ型である。ｐ－ＦＥＴにおいては、ゲルマニウム層３０はｎ型であり、ソース領域３６およびドレイン領域３８はｐ型である。ｎ－ＦＥＴにおいては、（１１１）面を主面とするゲルマニウム層３０を用いることにより性能を向上させることができる。ｐ－ＦＥＴにおいては、（１００）面または（１１０）面を主面とするゲルマニウム層３０を用いることにより性能を向上できる。
　絶縁膜４０はゲルマニウム層３０表面を保護する膜である。絶縁膜４０としては、例えば酸化シリコン膜または窒化シリコン膜を含む膜を用いることができる。ソース電極４２およびドレイン電極４４は、それぞれソース領域３６およびドレイン領域３８とオーミック接触する電極である。ソース電極４２およびドレイン電極４４としては、例えばアルミニウム等の金属膜を用いる。
　実施例１によれば、ゲルマニウム層３０内に第１導電型を有するチャネル領域５０が形成されている。ゲルマニウム層３０内に第２導電型（第１導電型と異なる導電型）を有するソース領域３６およびドレイン領域３８が形成されている。チャネル領域５０における酸素濃度は、ソース領域３６およびドレイン領域３８と、ソース領域３６およびドレイン領域３８を囲む領域であるゲルマニウム層３０と、の接合界面５２における酸素濃度より低い。チャネル領域５０の酸素濃度が低いため、チャネル領域５０の移動度を向上できる。これにより、オン電流を大きくできる。接合界面５２の酸素濃度が高いため、接合リーク電流を抑制できる。これによりオン電流を小さくできる。よって、オフ電流に対するオン電流の比を大きくできる。このようにＦＥＴ特性を向上させることができる。
　高酸素濃度領域４６は、接合界面５２を含んでいればよく、ソース領域３６およびドレイン領域３８の全体を含んでいてもよい。また、チャネル領域の酸素濃度は、ソース領域３６およびドレイン領域３８の少なくとも一方の接合界面の酸素濃度より低ければよい。
　図４のように、オン電流を大きくするためには、チャネル領域５０における酸素濃度は１×１０１６ｃｍ－３以下が好ましく、５×１０１５ｃｍ－３以下がより好ましく、３×１０１５ｃｍ－３以下が一層好ましい。
　オフ電流を小さくするためには、接合界面５２における酸素濃度は１×１０１６ｃｍ－３より高いことが好ましく、２×１０１６ｃｍ－３以上がより好ましく、５×１０１６ｃｍ－３以上が一層好ましい。
　図６（ａ）および図６（ｂ）のように、ＦＥＴ特性を向上させるためには、第１導電型はｐ型であり、第２導電型はｎ型であることが好ましい。
　図１５（ａ）から図１５（ｄ）は、実施例２に係るＦＥＴの製造方法を示す断面図である。図１５（ａ）に示すように、ゲルマニウム層３０を準備する。ゲルマニウム層３０は、例えば基板Ａのように、酸素濃度が１×１０１６ｃｍ－３以下である。図１５（ｂ）に示すように、ゲルマニウム層３０の表面近傍に酸素を導入し、高酸素濃度領域４６を形成する。高酸素濃度領域４６は、例えば酸素イオンをイオン注入して形成する。
　図１５（ｃ）に示すように、ゲルマニウム層３０上に開口５６を有するキャップ５４を形成する。キャップ５４は例えば酸化シリコン膜である。開口５６を介しゲルマニウム層３０の表面が露出した状態で、還元性ガス雰囲気において、熱処理する。これにより、開口５６下の高酸素濃度領域４６内の酸素が除去され低酸素濃度領域４８が形成される。キャップ５４により覆われた高酸素濃度領域４６の酸素は除去されない。
　還元性ガスには、水素ガス等のガスが含まれていればよい。還元性ガスとして、例えば、水素ガスが１００％のガス、または水素ガスと不活性ガスとの混合ガスを用いることができる。不活性ガスは、例えば酸化性のないガスであり、希ガスまたは窒素ガスである。還元性ガスは、水素ガスを含まなくてもよい。例えば、酸素をほとんど含まないガスであり、かつ熱処理によってゲルマニウム層３０とほとんど反応しないガスであって、熱処理によってゲルマニウム層３０内の酸素を除去するガスであればよい。例えば酸素をほとんど含まない窒素ガスでもよい。このように、熱処理するガスには酸素はほとんど含まれないことが好ましい。熱処理温度は、図４および図６（ａ）のように、７００℃以上が好ましく、８００℃以上がより好ましい。熱処理温度は、１分以上が好ましく、５分以上がより好ましく、１５分以上がさらに好ましい。
　図１５（ｄ）に示すように、高酸素濃度領域４６内にソース領域３６およびドレイン領域３８を形成する。低酸素濃度領域４８にチャネル領域５０（図１４参照）が含まれるように、ゲート絶縁膜３２およびゲート電極３４を形成する。ゲルマニウム層３０内の高酸素濃度領域４６上に絶縁膜４０を形成する。絶縁膜４０の開口を介しソース領域３６およびドレイン領域３８に接触するようにそれぞれソース電極４２およびドレイン電極４４を形成する。これにより、実施例１と同様のＦＥＴが形成される。
　実施例２によれば、図１５（ｂ）および図１５（ｃ）のように、チャネル領域５０となる領域における酸素濃度が接合界面５２（図１４参照）となる領域における酸素濃度より低くなるように酸素濃度を設定する。これにより、実施例１のように、ＦＥＴ特性を向上できる。
　また、図１５（ｃ）のように、ゲルマニウム層３０内のチャネル領域５０となる領域が露出し、接合界面５２（図１４参照）となる領域上のゲルマニウム層３０の表面が露出しない状態で還元性雰囲気においてゲルマニウム層３０を熱処理する。これにより、低酸素濃度領域４８を簡単に形成できる。
　図１５（ｂ）のように、熱処理する工程の前に、チャネル領域５０となる領域および接合界面５２となる領域に酸素を導入してもよい。これにより、高酸素濃度領域４６を簡単に形成できる。
　図１６（ａ）から図１６（ｃ）は、実施例３に係るＦＥＴの製造方法を示す断面図である。図１６（ａ）に示すように、ゲルマニウム層３０を準備する。ゲルマニウム層３０は、例えば基板Ｂのように、酸素濃度が１×１０１６ｃｍ－３より大きい。図１６（ｂ）に示すように、実施例２の図１５（ｃ）と同様に、チャネル領域５０となる領域の酸素を除去し、低酸素濃度領域４８を形成する。図１６（ｃ）に示すように、その後、実施例２の図１５（ｄ）と同様の工程を行なう。その他の工程は、実施例２と同じであり説明を省略する。
　実施例３のように、基板Ｂのように酸素濃度の高いゲルマニウム層３０を用いることにより、酸素を導入する工程を省略できる。
　図１７（ａ）から図１７（ｃ）は、実施例４に係るＦＥＴの製造方法を示す断面図である。図１７（ａ）に示すように、ゲルマニウム層３０を準備する。ゲルマニウム層３０は、例えば基板Ａのように、酸素濃度が１×１０１６ｃｍ－３以下である。図１７（ｂ）に示すように、チャネル領域５０となる領域には酸素を導入せず、接合界面５２となる領域に酸素を導入する。図１７（ｃ）に示すように、その後、実施例２の図１５（ｄ）と同様の工程を行なう。その他の工程は実施例１と同じであり説明を省略する。
　実施例４によれば、チャネル領域５０となる領域に対し接合界面５２となる領域に選択的に酸素を導入する。これにより、実施例１の図１５（ｃ）のような還元性ガス雰囲気での熱処理を省略できる。
　実施例５は、実施例２の図１５（ａ）から図１５（ｄ）に示す方法を用いｎ－ＦＥＴ作製した例である。図１８は、作製した実施例５に係るＦＥＴの断面図である。ゲルマニウム層３０としては、（１００）を主面としアクセプタ濃度が２×１０１６ｃｍ－３のｐ型の基板Ａを用いた。酸素イオンの注入条件は注入エネルギーが１００ｋｅＶ、ドーズ量が１×１０１３ｃｍ－２である。水素ガス雰囲気における熱処理のキャップは酸化シリコン膜である。水素熱処理条件は、熱処理温度が７５０℃、熱処理時間が１５分の熱処理である。ソース領域３６およびドレイン領域３８を形成するイオン注入条件は、イオンが燐、注入エネルギーが５０ｋｅＶ、ドーズ量が１×１０１５ｃｍ－２である。活性化アニールの条件は、窒素ガス雰囲気、熱処理温度が６００℃、熱処理時間が３０秒である。
　ゲート絶縁膜３２としては、ＥＯＴが４ｎｍの酸化ゲルマニウム膜を用いた。ゲート電極３４、ソース電極４２およびドレイン電極４４としてはアルミニウム膜を用いた。絶縁膜４０としては、酸化イットリウム膜４０ａおよび酸化シリコン膜４０ｂを用いた。試作したＦＥＴのゲート長Ｌは２００μｍ、ゲート幅Ｗは９０μｍである。
　図１９は、実施例５のゲート電圧ＶＧに対するソース電流ＩＳおよびドレイン電流ＩＤを示す図である。図１９に示すように、室温において、ドレイン－ソース電圧ＶＤＳが０．５Ｖおよび１Ｖのとき、オフ電流ＩＯＦＦに対するオン電流ＩＯＮの比は約１０５である。サブスレッシュホルド係数ＳＳは７４ｍＶ／ｄｅｃである。
　図２０は、実施例５の面電子密度ＮＳに対する電子移動度μｅｆｆを示す図である。比較例は、水素ガス雰囲気における熱処理を行なっていない以外実施例５と同じ方法で作製した。線Ｓｉは、シリコンＭＯＳＦＥＴにおける一般的な移動度を示す。図２０に示すように、比較例は、ＳｉＭＯＳＦＥＴより移動度が低い。実施例５は、ＳｉＭＯＳＦＥＴに比べ、ＮＳが１×１０１２ｃｍ－２まで、移動度が高い。最大の移動度は、１４１２ｃｍ２／Ｖｓである。これまで報告されているゲルマニウムＭＯＳＦＥＴの中で、オンオフ比が１０５、サブスレッシュホルド係数が７４ｍＶ／ｄｅｃ、電子移動度が１４１２ｃｍ２／Ｖｓは、最も高い値である。
　実施例１から５においては、ＭＯＳＦＥＴを例に説明したが、ＭＯＳＦＥＴ以外の半導体装置でもよい。
　実施例１から５においては、チャネル領域５０のほとんど全てが低酸素濃度領域４８に含まれ、ｐｎ接合界面５２のほとんど全てが高酸素濃度領域４６に含まれる例を説明したが、チャネル領域５０の一部は低酸素濃度領域４８に含まれず、ｐｎ接合界面５２の一部は高酸素濃度領域４６に含まれなくてもよい。例えば、チャネル領域５０のｐｎ接合界面５２側の一部は高酸素濃度領域４６に含まれていてもよい。ｐｎ接合界面５２のチャネル領域５０側の一部は低酸素濃度領域４８に含まれていてもよい。チャネル領域５０のうちオン電流の増加に寄与する領域は低酸素濃度領域４８に含まれることが好ましい。ｐｎ接合界面５２のうちオフ電流の抑制に寄与する領域は高酸素濃度領域４６に含まれることが好ましい。
　ＦＥＴの構造として、ゲルマニウム層３０にソース領域３６およびドレイン領域３８を形成した単純な構造を例に説明したが、ＦＥＴの構造は他の構造でもよい。例えば、ＬＤＤ（Lightly Doped Drain）構造、またはＦｉｎ－ＦＥＴ構造でもよい。また、ＧＯＩ（Germanium On Insulator）構造でもよい。
　実施例３の製造方法ＦＥＴを製造した場合、ゲルマニウム基板の表面近くのチャネル領域における酸素濃度の検出は難しいが、ゲート絶縁膜３２下における深さが１μｍ程度の酸素濃度とほぼ同じと考えられる。また、図４のように、ゲート絶縁膜３２下のゲルマニウム層において表面から１μｍにおける酸素濃度が表面から５μｍにおける酸素濃度より低く、かつ１×１０１６ｃｍ－３より低くなる。
　以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
　　１０　　　　ゲルマニウム基板
　　１２　　　　酸化ゲルマニウム膜
　　１４　　　　ゲート電極
　　１６　　　　ソース領域
　　１８　　　　ドレイン領域
　　２０　　　　酸素イオン注入領域
　　２４　　　　絶縁膜
　　２６　　　　ソース電極
　　２８　　　　ドレイン電極
　　３０　　　　ゲルマニウム層
　　３２　　　　ゲート絶縁膜
　　３４　　　　ゲート電極
　　３６　　　　ソース領域
　　３８　　　　ドレイン領域
　　４０　　　　絶縁膜
　　４２　　　　ソース電極
　　４４　　　　ドレイン電極
　　４６　　　　高酸素濃度領域
　　４８　　　　低酸素濃度領域
　　５０　　　　チャネル領域
　　５２　　　　接合界面
　　５４　　　　キャップ
　　５６　　　　開口

Claims (10)

  1. 　ゲルマニウム層内に形成された第１導電型を有するチャネル領域と、
    　前記ゲルマニウム層内に形成され、前記第１導電型と異なる第２導電型を有するソース領域およびドレイン領域と、
    を具備し、
    　前記チャネル領域における酸素濃度は、前記ソース領域およびドレイン領域の少なくとも一方の領域と前記少なくとも一方の領域を囲む前記第１導電型を有する領域との接合界面における酸素濃度より低いことを特徴とする半導体装置。
  2. 　前記チャネル領域における酸素濃度は１×１０１６ｃｍ－３以下であり、前記接合界面における酸素濃度は１×１０１６ｃｍ－３より高いことを特徴とする請求項１記載の半導体装置。
  3. 　前記チャネル領域における酸素濃度は５×１０１５ｃｍ－３以下であることを特徴とする請求項２記載の半導体装置。
  4. 　前記第１導電型はｐ型であり、前記第２導電型はｎ型であることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
  5. 　ゲルマニウム層内に形成された第１導電型を有するチャネル領域を形成する工程と、
    　前記ゲルマニウム層内に前記第１導電型と異なる第２導電型を有するソース領域およびドレイン領域を形成する工程と、
    　前記チャネル領域における酸素濃度が前記ソース領域およびドレイン領域の少なくとも一方の領域と前記少なくとも一方の領域を囲む前記第１導電型を有する領域との接合界面における酸素濃度より低くなるように酸素濃度を設定する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 　前記酸素濃度を設定する工程は、
    　前記ゲルマニウム層内の前記チャネル領域となる領域が露出し、前記接合界面となる領域上の前記ゲルマニウム層の表面が露出しない状態で還元性雰囲気において前記ゲルマニウム層を熱処理する工程を含むことを特徴とする請求項５記載の半導体装置の製造方法。
  7. 　前記熱処理する工程は、前記チャネル領域および前記接合界面の酸素濃度が１×１０１６ｃｍ－３以上のゲルマニウム層を熱処理する工程であることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 　前記熱処理する工程の前に、前記チャネル領域となる領域および前記接合界面となる領域に酸素を導入する工程を含むことを特徴とする請求項６または７記載の半導体装置の製造方法。
  9. 　前記酸素濃度を設定する工程は、
    　前記チャネル領域となる領域に対し前記接合界面となる領域に選択的に酸素を導入する工程を含むことを特徴とする請求項５記載の半導体装置の製造方法。
  10. 　前記酸素濃度を設定する工程は、
    　前記チャネル領域における酸素濃度が１×１０１６ｃｍ－３以下となり、前記接合界面における酸素濃度が１×１０１６ｃｍ－３より高くなるように前記酸素濃度を設定する工程であることを特徴とする請求項５から９のいずれか一項記載の半導体装置の製造方法。
PCT/JP2015/080954 2014-11-05 2015-11-02 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法 Ceased WO2016072398A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016557764A JP6316981B2 (ja) 2014-11-05 2015-11-02 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
US15/523,603 US10109710B2 (en) 2014-11-05 2015-11-02 Semiconductor device having germanium layer as channel region and method for manufacturing the same
CN201580059170.XA CN107112238B (zh) 2014-11-05 2015-11-02 具有作为沟道区域的锗层的半导体器件及其制造方法
KR1020177011179A KR101911764B1 (ko) 2014-11-05 2015-11-02 게르마늄층을 채널 영역으로 하는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014225622 2014-11-05
JP2014-225622 2014-11-05

Publications (1)

Publication Number Publication Date
WO2016072398A1 true WO2016072398A1 (ja) 2016-05-12

Family

ID=55909123

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/080954 Ceased WO2016072398A1 (ja) 2014-11-05 2015-11-02 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US10109710B2 (ja)
JP (1) JP6316981B2 (ja)
KR (1) KR101911764B1 (ja)
CN (1) CN107112238B (ja)
TW (1) TWI650820B (ja)
WO (1) WO2016072398A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310993A (zh) * 2018-03-21 2019-10-08 三星电子株式会社 半导体装置及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693367A (en) * 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
JPH0342872A (ja) * 1989-07-10 1991-02-25 Seiko Instr Inc 半導体装置の製造方法
JPH09306904A (ja) * 1996-05-20 1997-11-28 Mitsubishi Electric Corp 半導体装置
JP2003017579A (ja) * 2000-12-05 2003-01-17 Seiko Instruments Inc 半導体装置とその製造方法
JP2007251163A (ja) * 2006-03-15 2007-09-27 Internatl Business Mach Corp <Ibm> 改善されたｓｏｉ基板およびｓｏｉデバイス、ならびにそれらの形成方法
JP2010103296A (ja) * 2008-10-23 2010-05-06 Hiroshima Univ 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
JP5581464B2 (ja) * 2012-08-24 2014-08-27 独立行政法人科学技術振興機構 ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法
WO2015064338A1 (ja) * 2013-10-31 2015-05-07 独立行政法人科学技術振興機構 ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885618A (en) 1986-03-24 1989-12-05 General Motors Corporation Insulated gate FET having a buried insulating barrier
JP2564275B2 (ja) * 1986-05-09 1996-12-18 株式会社日立製作所 状態適応型内燃機関制御システム
JP2735407B2 (ja) 1990-08-30 1998-04-02 株式会社東芝 半導体装置およびその製造方法
US5463237A (en) 1993-11-04 1995-10-31 Victor Company Of Japan, Ltd. MOSFET device having depletion layer
US6596593B2 (en) 2000-12-05 2003-07-22 Seiko Instruments Inc. Method of manufacturing semiconductor device employing oxygen implantation
US7704896B2 (en) 2005-01-21 2010-04-27 Asm International, N.V. Atomic layer deposition of thin films on germanium
SG173283A1 (en) * 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
JPWO2014050187A1 (ja) 2012-09-28 2016-08-22 国立研究開発法人科学技術振興機構 ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693367A (en) * 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
JPH0342872A (ja) * 1989-07-10 1991-02-25 Seiko Instr Inc 半導体装置の製造方法
JPH09306904A (ja) * 1996-05-20 1997-11-28 Mitsubishi Electric Corp 半導体装置
JP2003017579A (ja) * 2000-12-05 2003-01-17 Seiko Instruments Inc 半導体装置とその製造方法
JP2007251163A (ja) * 2006-03-15 2007-09-27 Internatl Business Mach Corp <Ibm> 改善されたｓｏｉ基板およびｓｏｉデバイス、ならびにそれらの形成方法
JP2010103296A (ja) * 2008-10-23 2010-05-06 Hiroshima Univ 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
JP5581464B2 (ja) * 2012-08-24 2014-08-27 独立行政法人科学技術振興機構 ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法
WO2015064338A1 (ja) * 2013-10-31 2015-05-07 独立行政法人科学技術振興機構 ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310993A (zh) * 2018-03-21 2019-10-08 三星电子株式会社 半导体装置及其形成方法
CN110310993B (zh) * 2018-03-21 2023-09-26 三星电子株式会社 半导体装置及其形成方法
US11862476B2 (en) 2018-03-21 2024-01-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device including an active region with variable atomic concentration of oxide semiconductor material

Also Published As

Publication number Publication date
JP6316981B2 (ja) 2018-04-25
KR20170065581A (ko) 2017-06-13
CN107112238B (zh) 2020-10-02
JPWO2016072398A1 (ja) 2017-08-03
CN107112238A (zh) 2017-08-29
TW201630076A (zh) 2016-08-16
US20170317170A1 (en) 2017-11-02
KR101911764B1 (ko) 2018-10-26
US10109710B2 (en) 2018-10-23
TWI650820B (zh) 2019-02-11

Similar Documents

Publication Publication Date Title
US6689671B1 (en) Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate
Kuzum et al. Ge (100) and (111) N-and P-FETs with high mobility and low-$ T $ mobility characterization
US9508606B2 (en) Tunneling field effect transistor device and related manufacturing method
JP2008508717A (ja) 相補型金属−酸化膜−半導体電界効果トランジスタ構造
JP2005516389A (ja) 歪み半導体基板を用いてショットキまたはショットキのような接触を形成するソースおよび／またはドレインを有する電界効果トランジスタ
Liu et al. High-mobility GeSn n-channel MOSFETs by low-temperature chemical vapor deposition and microwave annealing
US8586440B2 (en) Methods for fabricating integrated circuits using non-oxidizing resist removal
Sung et al. High-performance uniaxial tensile strained n-channel JL SOI FETs and triangular JL bulk FinFETs for nanoscaled applications
US6391728B1 (en) Method of forming a highly localized halo profile to prevent punch-through
US7534674B2 (en) Method of making a semiconductor device with a stressor
US6451676B2 (en) Method for setting the threshold voltage of a MOS transistor
CN104064467B (zh) 鳍式场效应晶体管的形成方法
JP6316981B2 (ja) ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
KR19990006812A (ko) Mis 트랜지스터의 제조방법
KR101792066B1 (ko) 게르마늄층을 열처리하는 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법
JPH08330590A (ja) 絶縁ゲート電界効果トランジスタ構造およびその製造方法
CN111403339B (zh) 半导体结构及其形成方法
US5923949A (en) Semiconductor device having fluorine bearing sidewall spacers and method of manufacture thereof
JP2718757B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
US20250351467A1 (en) Semiconductor device and method of forming the same
US20020177264A1 (en) Reducing threshold voltage roll-up/roll-off effect for MOSFETS
CN108695144B (zh) 一种半导体器件的制造方法
Eng et al. An investigation of the effects of Si thickness-induced variation of the electrical characteristics in FDSOI with block oxide
JPH11204783A (ja) 半導体装置およびその製造方法
Ngai et al. Simple FinFET gate doping technique for dipole-engineered Vt tuning and CET scaling

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15857589

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016557764

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20177011179

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15523603

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15857589

Country of ref document: EP

Kind code of ref document: A1