[go: up one dir, main page]

WO2015139362A1 - 一种测试电路及显示面板 - Google Patents

一种测试电路及显示面板 Download PDF

Info

Publication number
WO2015139362A1
WO2015139362A1 PCT/CN2014/077629 CN2014077629W WO2015139362A1 WO 2015139362 A1 WO2015139362 A1 WO 2015139362A1 CN 2014077629 W CN2014077629 W CN 2014077629W WO 2015139362 A1 WO2015139362 A1 WO 2015139362A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
line
display panel
signal line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/077629
Other languages
English (en)
French (fr)
Inventor
杜鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US14/379,803 priority Critical patent/US20160240120A1/en
Publication of WO2015139362A1 publication Critical patent/WO2015139362A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a test circuit and a display panel. Background technique
  • TFT-LCD Thin Film Transistor-Liquid Crystal Display
  • a signal line such as a scan line/data line
  • laser cutting is required after the test is completed.
  • a TFT switching transistor is generally used as a switch to connect a test line and a signal line inside the display panel.
  • a high voltage is applied to the gate of the TFT switching transistor, and the switching transistor TFT is turned on.
  • Test signal and signal line inside the display panel After the test is completed, add a low voltage to the Gate end of the switching transistor TFT, turn off the test signal, and disconnect the test line from the signal line inside the display panel.
  • the display panel can be normal. The driver works.
  • the technical problem to be solved by the embodiments of the present invention is to provide a test circuit and a display panel that occupy a small space, which is advantageous for the design of a narrow bezel display panel.
  • the first technical solution used in the present invention is: a test circuit for use in a display panel, wherein the test circuit includes a first terminal of a test line, a second terminal of a test line, a test signal line, a voltage signal line, a switching transistor, and a first electrostatic discharge protection circuit; wherein
  • the first terminal of the test circuit is configured to output a display panel test signal, and the second terminal of the test circuit is configured to output a voltage signal for turning on or off the switching transistor;
  • the test signal line is configured to transmit the display panel test signal, one end is connected to the first terminal of the test line, and the other end is connected to the switch transistor and the common electrode respectively;
  • the voltage signal line is configured to transmit the voltage signal, one end is connected to the second terminal of the test line, and the other end is connected to the switching transistor;
  • the switching transistor is connected to a signal line of the display panel, and is configured to receive a voltage signal outputted by the second terminal of the test line through the voltage signal line, and open according to the received voltage signal to make a pass
  • the test signal received by the test signal line is electrically connected to the signal line of the display panel, or is turned off to disconnect the test signal from the signal line of the display panel;
  • the first electrostatic discharge protection circuit is respectively connected to the test signal line and the signal line of the display panel.
  • the voltage signal output by the second terminal of the test line includes a high voltage signal and a low voltage signal.
  • the switching transistor when the voltage signal received by the switching transistor is a high voltage signal, the switching transistor obtains a voltage greater than a first preset value and turns on, so that the measurement from the test signal line is transmitted.
  • the test signal is electrically connected to the signal line of the display panel; when the voltage signal received by the switching transistor is a low voltage signal, the switching transistor obtains a voltage less than a second preset value and turns off, so that the test signal is Disconnected from the signal line of the display panel.
  • the signal line of the display panel is a data line or a scan line.
  • the first electrostatic discharge protection circuit includes a first transistor and a second transistor.
  • the gate and the drain of the first transistor are connected to the test signal line, and the source is connected to the signal line of the display panel.
  • the second transistor gate and the drain are both connected to the signal line of the display panel, and the source is connected to the test signal line; the first transistor and the second transistor form a connected loop.
  • the first electrostatic discharge protection circuit further includes a first diode and a second diode; wherein a positive pole of the first diode is connected to the test signal line, and a negative pole is opposite to the display panel a signal line is connected; a positive pole of the second diode is connected to a signal line of the display panel, and a cathode of the second diode is connected to the test signal line; the first diode and the first diode The second diode forms a connected loop.
  • the test circuit further includes a second electrostatic discharge protection circuit, the second electrostatic discharge protection circuit is disposed on the test signal line, one end of which is connected to the common electrode, the other end is connected to the switch transistor, and the test The first terminal of the line is connected.
  • the second electrostatic discharge protection circuit includes a third transistor and a fourth transistor; wherein a gate and a drain of the third transistor are connected to the test signal line, and a source connection of the third transistor a fourth transistor gate and a drain, a source of the fourth transistor is further connected to the common electrode; and the third transistor and the fourth transistor form a connected loop.
  • the second technical solution used in the present invention is: a test circuit for use in a display panel, wherein the test circuit includes a first terminal of the test line and a test line Two terminals, a test signal line, a voltage signal line, a switching transistor, and a driving chip processing unit; wherein
  • the first terminal of the test circuit is configured to output a display panel test signal, and the second terminal of the test circuit is configured to output a voltage signal for turning on or off the switching transistor;
  • the test signal line is configured to transmit the display panel test signal, one end is connected to the first terminal of the test line, and the other end is connected to the switch transistor and the driving chip processing unit respectively;
  • the voltage signal line is configured to transmit the voltage signal, one end is connected to the second terminal of the test line, and the other end is connected to the switching transistor;
  • the switching transistor is connected to a signal line of the display panel, and is configured to receive a voltage signal outputted by the second terminal of the test line through the voltage signal line, and open according to the received voltage signal to make a pass
  • the test signal received by the test signal line is electrically connected to the signal line of the display panel, or is turned off to disconnect the test signal from the signal line of the display panel;
  • the driver chip processing unit includes at least one driver chip for outputting a correlation signal required by the display panel.
  • the test signal line is also connected to the array trace between the driving chips.
  • the voltage signal output by the second terminal of the test line includes a high voltage signal and a low voltage signal.
  • the switching transistor when the voltage signal received by the switching transistor is a high voltage signal, the switching transistor obtains a voltage greater than a first preset value and turns on, so that a test signal transmitted from the test signal line and the display The signal line of the panel is turned on; when the voltage signal received by the switching transistor When the signal is a low voltage, the switching transistor obtains a voltage lower than the second preset value and turns off, so that the test signal is disconnected from the signal line of the display panel.
  • the signal line of the display panel is a data line or a scan line.
  • a third technical solution to which the present invention is applied is: a display panel, wherein the display panel includes a test circuit;
  • the test circuit includes a first terminal of the test line, a second terminal of the test line, a test signal line, a voltage signal line, a switching transistor, and a first electrostatic discharge protection circuit;
  • the first terminal of the test circuit is configured to output a display panel test signal, and the second terminal of the test circuit is configured to output a voltage signal for turning on or off the switching transistor;
  • the test signal line is configured to transmit the display panel test signal, one end is connected to the first terminal of the test line, and the other end is connected to the switch transistor and the common electrode respectively;
  • the voltage signal line is configured to transmit the voltage signal, one end is connected to the second terminal of the test line, and the other end is connected to the switching transistor;
  • the switching transistor is connected to a signal line of the display panel, and is configured to receive a voltage signal outputted by the second terminal of the test line through the voltage signal line, and open according to the received voltage signal to make a pass
  • the test signal received by the test signal line is electrically connected to the signal line of the display panel, or is turned off to disconnect the test signal from the signal line of the display panel;
  • the first electrostatic discharge protection circuit is respectively connected to the test signal line and the signal line of the display panel.
  • the voltage signal output by the second terminal of the test line includes a high voltage signal and a low voltage signal.
  • the switching transistor when the voltage signal received by the switching transistor is a high voltage signal, the switching transistor obtains a voltage greater than a first preset value and turns on, so that the measurement from the test signal line is transmitted.
  • the test signal is electrically connected to the signal line of the display panel; when the voltage signal received by the switching transistor is a low voltage signal, the switching transistor obtains a voltage less than a second preset value and turns off, so that the test signal is Disconnected from the signal line of the display panel.
  • the signal line of the display panel is a data line or a scan line.
  • the first electrostatic discharge protection circuit includes a first transistor and a second transistor.
  • the gate and the drain of the first transistor are connected to the test signal line, and the source is connected to the signal line of the display panel.
  • the second transistor gate and the drain are both connected to the signal line of the display panel, and the source is connected to the test signal line; the first transistor and the second transistor form a connected loop.
  • the first electrostatic discharge protection circuit further includes a first diode and a second diode; wherein a positive pole of the first diode is connected to the test signal line, and a negative pole is opposite to the display panel a signal line is connected; a positive pole of the second diode is connected to a signal line of the display panel, and a cathode of the second diode is connected to the test signal line; the first diode and the first diode The second diode forms a connected loop.
  • the test circuit further includes a second electrostatic discharge protection circuit, the second electrostatic discharge protection circuit is disposed on the test signal line, one end of which is connected to the common electrode, the other end is connected to the switch transistor, and the test The first terminal of the line is connected
  • test signal line is multiplexed with the discharge trace of the ESD protection circuit, the test signal can be transmitted during the test, and the static electricity generated by the signal line (data line/scan line) in the display panel is released in time after the test is completed. It is not necessary to design the ESD protection circuit separately, which effectively reduces the size of the outer trace of the display panel, which is beneficial to the design of the narrow bezel display panel;
  • test signal line is multiplexed with the peripheral trace of the driver chip processing unit, it can be effective.
  • the size of the peripheral trace of the display panel is reduced, and the array traces between the plurality of driver chips in the driver chip processing unit can be connected to turn on the signals output by the driver chips (especially some important signals, such as high voltage). Signal, low voltage signal, output control signal, etc.), thereby increasing the width of the array traces between the drive chips, reducing the impedance of these signal traces, avoiding the display quality degradation of the display panel due to the large impedance Various color difference problems.
  • FIG. 1 is a schematic structural view of a peripheral area design of a display panel in the prior art
  • FIG. 2 is a schematic structural view of a peripheral area design of a display panel provided by the present invention.
  • FIG. 3 is a schematic diagram of connection of a test circuit according to a first embodiment of the present invention.
  • FIG. 4 is a schematic diagram showing the physical connection of an electrostatic discharge protection circuit composed of two switching transistors in a test circuit according to a first embodiment of the present invention
  • FIG. 5 is a schematic diagram showing the physical connection of an electrostatic discharge protection circuit composed of two diodes in a test circuit according to a first embodiment of the present invention
  • FIG. 6 is a schematic diagram showing the connection of a test circuit according to a second embodiment of the present invention.
  • the inventors have found that in the prior art design of the peripheral area of the display panel, the display panel is often used as a dummy pixel (Dummy pixel) and a common electrode (Array) from the inside to the outside.
  • COM dummy pixel
  • Array common electrode
  • the inventor proposed a new design of the peripheral area of the display panel, merging the test line and the ESD protection circuit line, so that the occupied space is less, and the design of the display panel for the narrow bezel is very advantageous, see FIG. 2 , reducing the width occupied by A h in Figure 1.
  • test circuit In order to realize the design of the peripheral area of the aforementioned new display panel, the test circuit and the electrostatic discharge are guaranteed.
  • the circuit of the protection circuit is merged to make less space, and the inventors have proposed a test circuit and a display panel.
  • FIG. 3 it is a connection diagram of a test circuit provided by the first embodiment of the present invention.
  • the test circuit in the embodiment of the present invention is used in a display panel, including a test line first terminal 11, a test line second terminal 12, a test signal line 13, a voltage signal line 14, a switching transistor 15, and a first electrostatic discharge protection circuit. 16; Among them,
  • the test circuit first terminal 11 is for outputting a display panel test signal
  • the test line second terminal 12 is for outputting a voltage signal for turning on or off the switching transistor 15;
  • the test signal line 13 is used for transmitting the display panel test signal, one end is connected to the first terminal 11 of the test line, and the other end is connected to the switching transistor 15 and the common electrode 19 respectively;
  • the voltage signal line 14 is used for transmitting a voltage signal, one end is connected to the second terminal 12 of the test line, and the other end is connected to the switching transistor 15;
  • the switching transistor 15 is connected to the signal line 18 of the display panel for receiving the voltage signal outputted by the second terminal 12 of the test line through the voltage signal line 14, and is turned on according to the received voltage signal to enable the test to be received through the test signal line 13.
  • the signal is electrically connected to the signal line 18 of the display panel, or is turned off to disconnect the test signal from the signal line 18 of the display panel;
  • the first electrostatic discharge protection circuit 16 is connected to the test signal line 13 and the signal line 18 of the display panel, respectively.
  • the voltage signal outputted by the second terminal 12 of the test line includes a high voltage signal and a low voltage signal
  • the signal line 18 of the display panel is a data line or a gate line.
  • the gate of the switching transistor 15 is connected to the voltage signal line 14.
  • the switching transistor 15 obtains a value greater than the first preset value.
  • the voltage is turned on, so that the test signal transmitted from the test signal line 13 is turned on with the signal line 18 of the display panel (as indicated by an arrow in FIG. 3); when the voltage signal received by the switching transistor 15 is a low voltage signal, the switch The transistor 15 obtains a voltage less than the second predetermined value and turns off, disconnecting the test signal from the signal line 18 of the display panel.
  • the first preset value is a positive voltage value
  • the second preset value is a negative voltage value.
  • test circuit further includes a second electrostatic discharge protection circuit 17 disposed on the test signal line 13, one end of which is connected to the common electrode 19, and the other end of which is connected to the switching transistor 15 and the test line.
  • the terminals 11 are connected.
  • the second electrostatic discharge protection circuit 17 is used for electrostatic discharge protection on the signal line 18 of the display panel after the test is completed, and is also used for electrostatic discharge protection on the voltage signal line 14.
  • the first electrostatic discharge protection circuit 16 and the second electrostatic discharge protection circuit 17 are both loop circuits in which two transistors or two diodes are in communication.
  • the first electrostatic discharge protection circuit 16 is taken as an example, and includes a first transistor 161 and a second transistor 162, wherein the gate and the drain of the upper first transistor 161 are connected to the test signal line 13 and the source.
  • the poles are connected to the signal line 18, the lower second transistor 162 has a gate and a drain connected to the signal line 18, and the source is connected to the test signal line 13.
  • the first and second transistors in the first electrostatic discharge protection circuit 16 only have a drain voltage higher than the source voltage, and because the gate and the drain are connected, the gate voltage is also higher than the source voltage.
  • the first electrostatic discharge protection circuit 16 is taken as an example, and includes a first diode 163 and a second diode 164.
  • the anode of the first diode 163 is connected to the test signal line 13, and the negative electrode is connected.
  • the signal line 18 of the display panel is connected; the anode of the second diode 164 is connected to the signal line 18 of the display panel, and the cathode of the second diode 164 is connected to the test signal line 13, which is in the first electrostatic discharge protection circuit 16.
  • the resistance of the first diode 163 and the second diode 164 is sufficiently large that it will not Panel testing and normal work have any impact.
  • two transistors are also used in the second electrostatic discharge protection circuit 17, please refer to FIG. 4, taking the two transistors on the left second electrostatic discharge protection circuit 17 in FIG. 4 as an example, including the third transistor 171.
  • a fourth transistor 172 wherein the gate and the drain of the third transistor 171 are connected to the test signal line 13, the source of the third transistor 171 is connected to the gate and the drain of the fourth transistor 172, and the source of the fourth transistor 172 A common electrode 19 is also connected.
  • the two transistors in the second electrostatic discharge protection circuit 17 can also be replaced by a diode (as shown in FIG. 5), which is the same as the principle that two diodes in the first electrostatic discharge protection circuit 16 replace the two transistors. No longer here - repeat.
  • the working principle of the test circuit of the first embodiment of the present invention is described.
  • the voltage signal S2 is a high voltage signal of 30 volts
  • the Gate terminal of the switching transistor 15 is turned on by a voltage of 30 volts to control the test signal.
  • S1 is turned on to the signal line 18 of the display panel (as indicated by the solid arrow in Fig. 4) for the usual test.
  • the first electrostatic discharge protection circuit 16 will receive the static electricity discharged from the signal line 18, and when the static electricity is a positive charge, since the gate and the drain of the second transistor 162 are both connected to the signal line 18, the source The pole is connected to the test signal line 13, so that the positively charged static electricity will turn on the second transistor 162, and the first transistor 161 is in the off state, and the static electricity is discharged to the test signal line 13 via the second transistor 162 (see FIG. 4).
  • a display panel comprising the test circuit in the first embodiment of the present invention, the test circuit and the structure of the test circuit in the first embodiment of the present invention
  • the connection relationship is the same, please refer to FIG. 3 to FIG. 5 , and details are not described herein again.
  • the test signal since the test signal line is multiplexed with the discharge trace of the ESD protection circuit, the test signal can be transmitted during the test, and the signal line (data line/scan line) in the display panel is displayed after the test is completed.
  • the generated static electricity is released in time, and it is not necessary to separately design the ESD protection circuit, which effectively reduces the size of the outer trace of the display panel, and is beneficial to the design of the narrow bezel display panel.
  • the inventors have also found that in another display panel design in the prior art, the common electrode traces of the display panel Source side (source side) and the source opposite side (ie, the gate side, the gate side) are parallel to the test line.
  • the routing method also occupies a certain space, which is not conducive to the design of the narrow bezel display panel.
  • FIG. 6 is a schematic diagram showing the connection of a test circuit according to a second embodiment of the present invention.
  • the test circuit in the embodiment of the present invention is used in a display panel, including a test line first terminal 11, a test line second terminal 12, a test signal line 13, a voltage signal line 14, a switching transistor 15, and a driving core.
  • Slice processing unit 20 wherein
  • the test circuit first terminal 11 is for outputting a display panel test signal
  • the test line second terminal 12 is for outputting a voltage signal for turning on or off the switching transistor 15;
  • the test signal line 13 is used for transmitting the display panel test signal, one end is connected to the first terminal 11 of the test line, and the other end is connected to the switching transistor 15 and the driving chip processing unit 20 respectively;
  • the voltage signal line 14 is used for transmitting a voltage signal, one end is connected to the second terminal 12 of the test line, and the other end is connected to the switching transistor 15;
  • the switching transistor 15 is connected to the signal line 18 of the display panel for receiving the voltage signal outputted by the second terminal 12 of the test line through the voltage signal line 14, and is turned on according to the received voltage signal to be received through the test signal line 13.
  • the test signal is turned on or off with the signal line 18 of the display panel to disconnect the test signal from the signal line 18 of the display panel;
  • the driving chip processing unit 20 includes at least one driving chip for outputting a related signal required by the display panel, and the signal includes a high voltage signal, a low voltage signal, an output control signal, and the like provided by the driving chip.
  • the driving chip processing unit 20 includes a plurality of driving chips, and each of the driving chips is connected by a wire on Array (WOA) line 21, the test signal line 13 also goes to an array between each driving chip.
  • the lines 21 are connected to turn on the signals output by the driving chips, thereby increasing the width of the array traces 21 between the driving chips, reducing the impedance of the signal traces, and avoiding the display quality of the display panel due to the large impedance. Decline and various chromatic aberration problems.
  • the voltage signal outputted by the second terminal 12 of the test line includes a high voltage signal and a low voltage signal
  • the signal line 18 of the display panel is a data line or a gate line.
  • the gate of the switching transistor 15 is connected to the voltage signal line 14.
  • the switching transistor 15 obtains a value greater than the first preset value.
  • the voltage is turned on, so that the test signal transmitted from the test signal line 13 is turned on with the signal line 18 of the display panel; when the voltage signal received by the switch transistor 15 is a low voltage signal, the switching transistor 15 obtains less than the second preset value.
  • the voltage is turned off, causing the test signal to be disconnected from the signal line 18 of the display panel.
  • the first preset value is a positive voltage value
  • the second preset value is a negative voltage value.
  • the working principle of the test circuit in the second embodiment of the present invention is: During the test, since the display panel has not been bonded (Bonding), there is no voltage driving the driving chip in the driving chip processing unit 20, The switching transistor 15 is turned on, and the control test signal and the signal line 18 of the display panel are turned on (as indicated by an arrow a in FIG. 6), the display panel is illuminated and detected; after the test is completed, the display panel is subjected to a bonding process. At this time, the switching transistor 15 is turned off, and the control test signal and the signal line 18 of the display panel are turned off.
  • the test signal line 13 serves as a common electrode trace outside the driving chip processing unit 20, so that the driving chip in the driving chip processing unit 20 can provide a related signal to the display panel (as indicated by an arrow b in FIG. 6), when driving the chip processing unit When a plurality of driving chips are connected in 20, the test signal line 13 serves not only as a common electrode trace outside the driving chip processing unit 20, but also as an array trace 21 between the driving chips (see the arrow c in FIG. 6). Show), increase the trace width between each driver chip.
  • test circuit in the second embodiment of the present invention there is also proposed a display panel comprising the test circuit in the second embodiment of the present invention, the test circuit and the structure of the test circuit in the second embodiment of the present invention
  • the connection relationship is the same, please refer to Figure 6, and will not be repeated here.
  • the size of the peripheral trace of the display panel can be effectively reduced due to the multiplexing of the test line and the peripheral processing of the driving chip processing unit, and at the same time, the driving chip processing unit can be combined with the driving chip processing unit.
  • the array traces are connected to turn on the signals output by the driver chips (especially some important signals, such as high voltage signals, low voltage signals, output control signals, etc.), thereby increasing the array traces between the driver chips.
  • the width reduces the impedance of these signal traces, avoiding the display quality degradation of the display panel due to large impedance and various chromatic aberration problems.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种测试电路及显示面板，该电路包括测试线路第一端子、测试线路第二端子、测试信号线、电压信号线、开关晶体管以及第一静电放电保护电路；第一、第二端子分别输出测试信号和电压信号；测试信号线传输测试信号，一端与第一端子相连，另一端分别与开关晶体管和公共电极相连；电压信号线传输电压信号，两端分别与第二端子和开关晶体管相连；开关晶体管与信号线相连，根据接收的电压信号打开或关闭以使测试信号与信号线导通或断开；第一静电放电保护电路分别与测试信号线和信号线相连。提供一种占用空间小的测试电路及显示面板，有利于窄边框显示面板的设计。

Description

一种测试电路及显示面板
本申请要求于 2014 年 3 月 19 日提交中国专利局、 申请号为 201410104128. 2 , 发明名称为 "一种测试电路及显示面板" 的中国专利申请 的优先权， 上述专利的全部内容通过引用结合在本申请中。
技术领域
本发明涉及显示技术领域， 尤其涉及一种测试电路及显示面板。 背景技术
TFT-LCD ( Thin Film Transistor-Liquid Crystal Display, 薄膜场效应晶体 管液晶显示器）面板传统的测试线路是和显示面板里面的信号线（如扫描线 /数据线） 直接连接， 完成测试后需要进行激光切割制程， 切断它们的连接， 显示面板才能正常点亮， 传统的测试方法使得厂家生产成本较高。 为了降低生产成本，现有技术中通常使用 TFT开关晶体管作为开关，连 接测试线路和显示面板内部的信号线， 测试时在 TFT 开关晶体管的栅极 ( Gate )端加高电压， 开关晶体管 TFT导通测试信号和显示面板内部的信号 线， 待测试完毕后， 在开关晶体管 TFT的 Gate端加低电压， 关闭测试信号， 断开测试线路与显示面板内部的信号线之间的连接，显示面板可以正常的驱 动工作。
通过 TFT开关晶体管控制测试信号的导通和关闭 ,虽然可以省去激光切 割的制程， 达到节省成本的目的， 并且测试线路远离切割线和磨边区， 能够 提高制程的良率， 但是测试线路往往位于显示面板的外围区域， 待测试完成 之后， 留在显示面板外围区域的测试线路会占用一部分空间。 因此对窄边框 的显示面板釆用上述设计是非常不利的。 发明内容
本发明实施例所要解决的技术问题在于，提供一种占用空间小的测试电 路及显示面板， 有利于窄边框显示面板的设计。
为了解决上述技术问题， 本发明釆用的第一种技术方案为： 一种测试电 路， 用于显示面板中， 其中， 测试电路包括测试线路第一端子、 测试线路第 二端子、测试信号线、 电压信号线、开关晶体管以及第一静电放电保护电路； 其中，
所述测试线路第一端子， 用于输出显示面板测试信号， 所述测试线路第 二端子用于输出用于打开或关闭所述开关晶体管的电压信号；
所述测试信号线， 用于传输所述显示面板测试信号， 一端与所述测试线 路第一端子相连， 另一端分别与所述开关晶体管和公共电极相连；
所述电压信号线， 用于传输所述电压信号， 一端与所述测试线路第二端 子相连， 另一端与所述开关晶体管相连；
所述开关晶体管， 与所述显示面板的信号线相连， 用于通过所述电压信 号线接收所述测试线路第二端子输出的电压信号， 并根据所述接收到的电压 信号打开以使通过所述测试信号线接收的测试信号与所述显示面板的信号 线导通， 或者关闭以使所述测试信号与所述显示面板的信号线断开；
所述第一静电放电保护电路，分别连接在所述测试信号线和所述显示面 板的信号线上。
其中， 所述测试线路第二端子输出的电压信号包括高电压信号和低电压 信号。
其中， 当所述开关晶体管接收到的电压信号为高电压信号时， 所述开关 晶体管获得大于第一预设值的电压而打开，使从所述测试信号线传输来的测 试信号与所述显示面板的信号线导通； 当所述开关晶体管接收到的电压信号 为低电压信号时， 所述开关晶体管获得小于第二预设值的电压并关闭， 使所 述测试信号与所述显示面板的信号线断开。
其中， 所述显示面板的信号线为数据线或扫描线。
其中，所述第一静电放电保护电路包括第一晶体管和第二晶体管；其中， 所述第一晶体管的栅极和漏极均连接所述测试信号线， 源极连接所述显示面 板的信号线； 所述第二晶体管栅极和漏极均连接所述显示面板的信号线， 源 极连接所述测试信号线； 所述第一晶体管和所述第二晶体管形成一个连通的 回路。
其中， 所述第一静电放电保护电路还包括第一二极管和第二二极管； 其 中， 所述第一二极管的正极与所述测试信号线相连， 负极与所述显示面板的 信号线相连； 所述第二二极管的正极与所述显示面板的信号线相连， 所述第 二二极管的负极与所述测试信号线相连； 所述第一二极管和所述第二二极管 形成一个连通的回路。
其中， 所述测试电路还包括第二静电放电保护电路， 所述第二静电放电 保护电路设置在所述测试信号线上， 其一端与公共电极相连， 另一端与所述 开关晶体管以及所述测试线路第一端子相连。
其中，所述第二静电放电保护电路包括第三晶体管和第四晶体管；其中， 所述第三晶体管的栅极和漏极均连接所述测试信号线， 所述第三晶体管的源 极连接所述第四晶体管栅极和漏极， 第四晶体管的源极还连接所述公共电 极； 所述第三晶体管和所述第四晶体管形成一个连通的回路。
为了解决上述技术问题， 本发明釆用的第二种技术方案为： 一种测试电 路， 用于显示面板中， 其中， 测试电路包括测试线路第一端子、 测试线路第 二端子、 测试信号线、 电压信号线、 开关晶体管以及驱动芯片处理单元； 其 中，
所述测试线路第一端子， 用于输出显示面板测试信号， 所述测试线路第 二端子用于输出用于打开或关闭所述开关晶体管的电压信号；
所述测试信号线， 用于传输所述显示面板测试信号， 一端与所述测试线 路第一端子相连， 另一端分别与所述开关晶体管和所述驱动芯片处理单元相 连；
所述电压信号线， 用于传输所述电压信号， 一端与所述测试线路第二端 子相连， 另一端与所述开关晶体管相连；
所述开关晶体管， 与所述显示面板的信号线相连， 用于通过所述电压信 号线接收所述测试线路第二端子输出的电压信号， 并根据所述接收到的电压 信号打开以使通过所述测试信号线接收的测试信号与所述显示面板的信号 线导通， 或者关闭以使所述测试信号与所述显示面板的信号线断开；
所述驱动芯片处理单元， 包括至少一个驱动芯片， 用于输出所述显示面 板所需的相关信号。
其中， 当所述驱动芯片处理单元包括多个驱动芯片， 且每一驱动芯片之 间通过阵列走线相连时， 所述测试信号线还与所述每一驱动芯片之间的阵列 走线相连。
其中， 所述测试线路第二端子输出的电压信号包括高电压信号和低电压 信号。
其中， 当所述开关晶体管接收到的电压信号为高电压信号时， 所述开关 晶体管获得大于第一预设值的电压而打开，使从所述测试信号线传输来的测 试信号与所述显示面板的信号线导通； 当所述开关晶体管接收到的电压信号 为低电压信号时， 所述开关晶体管获得小于第二预设值的电压并关闭， 使所 述测试信号与所述显示面板的信号线断开。
其中， 所述显示面板的信号线为数据线或扫描线。
为了解决上述技术问题， 本发明釆用的第三种技术方案为： 一种显示面 板， 其中， 显示面板包括测试电路；
所述测试线路包括测试线路第一端子、测试线路第二端子、测试信号线、 电压信号线、 开关晶体管以及第一静电放电保护电路； 其中，
所述测试线路第一端子， 用于输出显示面板测试信号， 所述测试线路第 二端子用于输出用于打开或关闭所述开关晶体管的电压信号；
所述测试信号线， 用于传输所述显示面板测试信号， 一端与所述测试线 路第一端子相连， 另一端分别与所述开关晶体管和公共电极相连；
所述电压信号线， 用于传输所述电压信号， 一端与所述测试线路第二端 子相连， 另一端与所述开关晶体管相连；
所述开关晶体管， 与所述显示面板的信号线相连， 用于通过所述电压信 号线接收所述测试线路第二端子输出的电压信号， 并根据所述接收到的电压 信号打开以使通过所述测试信号线接收的测试信号与所述显示面板的信号 线导通， 或者关闭以使所述测试信号与所述显示面板的信号线断开；
所述第一静电放电保护电路，分别连接在所述测试信号线和所述显示面 板的信号线上。
其中， 所述测试线路第二端子输出的电压信号包括高电压信号和低电压 信号。
其中， 当所述开关晶体管接收到的电压信号为高电压信号时， 所述开关 晶体管获得大于第一预设值的电压而打开，使从所述测试信号线传输来的测 试信号与所述显示面板的信号线导通； 当所述开关晶体管接收到的电压信号 为低电压信号时， 所述开关晶体管获得小于第二预设值的电压并关闭， 使所 述测试信号与所述显示面板的信号线断开。
其中， 所述显示面板的信号线为数据线或扫描线。
其中，所述第一静电放电保护电路包括第一晶体管和第二晶体管；其中， 所述第一晶体管的栅极和漏极均连接所述测试信号线， 源极连接所述显示面 板的信号线； 所述第二晶体管栅极和漏极均连接所述显示面板的信号线， 源 极连接所述测试信号线； 所述第一晶体管和所述第二晶体管形成一个连通的 回路。
其中， 所述第一静电放电保护电路还包括第一二极管和第二二极管； 其 中， 所述第一二极管的正极与所述测试信号线相连， 负极与所述显示面板的 信号线相连； 所述第二二极管的正极与所述显示面板的信号线相连， 所述第 二二极管的负极与所述测试信号线相连； 所述第一二极管和所述第二二极管 形成一个连通的回路。
其中， 所述测试电路还包括第二静电放电保护电路， 所述第二静电放电 保护电路设置在所述测试信号线上， 其一端与公共电极相连， 另一端与所述 开关晶体管以及所述测试线路第一端子相连
本发明所提供的测试电路及显示面板， 具有如下有益效果：
1、 由于测试信号线与静电放电保护电路的放电走线复用， 在测试时可 以传输测试信号， 测试完毕后又将显示面板中的信号线（数据线 /扫描线）产 生的静电及时释放， 不必单独设计 ESD 防护线路， 有效的缩小了显示面板 的外围走线的尺寸， 有利于窄边框显示面板的设计；
2、 由于测试信号线与驱动芯片处理单元的外围走线复用， 可以有效的 缩小了显示面板的外围走线的尺寸， 同时也可与驱动芯片处理单元中多个驱 动芯片之间的阵列走线相连， 导通这些驱动芯片输出的信号（特别是一些重 要信号， 如高电压信号、 低电压信号、 输出控制信号等）， 从而增加了各驱 动芯片之间阵列走线的宽度， 降低了这些信号走线的阻抗， 避免由于阻抗较 大带来显示面板的显示品质下降以及出现各种色差问题。
附图说明
图 1为现有技术中显示面板外围区域设计的结构示意图；
图 2为本发明提供的显示面板外围区域设计的结构示意图；
图 3为本发明第一实施例提供的测试电路的连接示意图；
图 4为本发明第一实施例提供的测试电路中由两个开关晶体管构成静电 放电保护电路的物理连接示意图；
图 5为本发明第一实施例提供的测试电路中由两个二极管构成静电放电 保护电路的物理连接示意图；
图 6本发明第二实施例提供的测试电路的连接示意图。
具体实施方式
下面参考附图对本发明的优选实施例进行描述。
请参照图 1所示， 如前所述， 发明人发现在现有技术中显示面板外围区 域的设计里， 显示面板从内到外往往釆用依次是假像素（ Dummy pixel )、 公 共电极（Array COM )、 静电放电保护线路 ( ESD circuit )和测试线路 ( Test circuit ),这种走线方式占有一定的空间，特别不利于窄边框显示面板的设计。
因此， 发明人提出了一种新的显示面板外围区域的设计， 将测试线路和 静电放电保护电路线路合并， 使得占用的空间更少， 对窄边框设显示面板的 设计非常有利， 请参见图 2, 减少了图 1中 A h占用的宽度。
为了实现前述新的显示面板外围区域的设计，将测试线路和静电放电保 护电路线路合并， 使得占用的空间更少， 发明人提出了一种测试电路及显示 面板。
结合参见图 3至图 6, 为本发明测试电路的实施例。
如图 3所示， 为本发明第一实施例提供的测试电路的连接示意图。 本发 明实施例中的测试电路， 用于显示面板中， 包括测试线路第一端子 11、 测试 线路第二端子 12、 测试信号线 13、 电压信号线 14、 开关晶体管 15以及第一 静电放电保护电路 16; 其中，
测试线路第一端子 11 用于输出显示面板测试信号， 测试线路第二端子 12用于输出用于打开或关闭开关晶体管 15的电压信号；
测试信号线 13用于传输显示面板测试信号， 一端与测试线路第一端子 11相连， 另一端分别与开关晶体管 15和公共电极 19相连；
电压信号线 14用于传输电压信号， 一端与测试线路第二端子 12相连， 另一端与开关晶体管 15相连；
开关晶体管 15 , 与显示面板的信号线 18相连， 用于通过电压信号线 14 接收测试线路第二端子 12输出的电压信号， 并根据接收到的电压信号打开 以使通过测试信号线 13接收的测试信号与显示面板的信号线 18导通，或者 关闭以使测试信号与显示面板的信号线 18断开；
第一静电放电保护电路 16分别连接在测试信号线 13和显示面板的信号 线 18上。
测试线路第二端子 12输出的电压信号包括高电压信号和低电压信号， 显示面板的信号线 18为数据线（Data Line )或扫描线（ Gate Line )。
具体的，开关晶体管 15的栅极与电压信号线 14相连， 当开关晶体管 15 接收到的电压信号为高电压信号时， 开关晶体管 15获得大于第一预设值的 电压而打开， 使从测试信号线 13传输来的测试信号与显示面板的信号线 18 导通（如图 3中箭头所示）； 当开关晶体管 15接收到的电压信号为低电压信 号时， 开关晶体管 15获得小于第二预设值的电压并关闭， 使测试信号与显 示面板的信号线 18断开。 其中， 第一预设值为正电压值， 第二预设值为负 电压值。
更进一步的，测试电路还包括第二静电放电保护电路 17 ,第二静电放电 保护电路 17设置在测试信号线 13上， 其一端与公共电极 19相连， 另一端 与开关晶体管 15以及测试线路第一端子 11相连， 该第二静电放电保护电路 17除了用于在测试完毕后， 显示面板的信号线 18上的静电放电防护， 还用 于电压信号线 14上的静电放电防护。
第一静电放电保护电路 16以及第二静电放电保护电路 17均为由两个晶 体管或两个二极管形成连通的环形回路。 请结合图 4, 以第一静电放电保护 电路 16为例， 其包括第一晶体管 161和第二晶体管 162, 其中， 上方的第一 晶体管 161的栅极、 漏极均连接测试信号线 13 , 源极连接信号线 18, 下方 的第二晶体管 162栅极和漏极连接信号线 18, 源极连接测试信号线 13。 在 这种连接方式下， 第一静电放电保护电路 16 中的第一、 第二晶体管只要漏 极电压高于源极电压， 因为栅极和漏极相连， 栅极电压也高于源极电压， 就 能够导通， 反之则会关闭， 这种特性就和二极管相同， 所以可釆用二极管来 代替。 请结合图 5 , 以第一静电放电保护电路 16为例， 包括第一二极管 163 和第二二极管 164; 其中， 第一二极管 163的正极与测试信号线 13相连， 负 极与显示面板的信号线 18相连； 第二二极管 164的正极与显示面板的信号 线 18相连， 第二二极管 164的负极与测试信号线 13相连， 该第一静电放电 保护电路 16中的第一二极管 163和第二二极管 164的电阻足够大， 不会对 面板的测试和正常工作产生任何影响。
同样的，在第二静电放电保护电路 17中也釆用两个晶体管，请结合图 4, 以图 4中左侧第二静电放电保护电路 17上的两个晶体管为例， 包括第三晶 体管 171和第四晶体管 172; 其中， 第三晶体管 171的栅极和漏极均连接测 试信号线 13 ,第三晶体管 171的源极连接第四晶体管 172栅极和漏极，第四 晶体管 172 的源极还连接公共电极 19。 同样的， 在第二静电放电保护电路 17中的两个晶体管也可以用二极管来代替（如图 5所示）， 与第一静电放电 保护电路 16中两个二极管替代两个晶体管的原理相同，在此不再——赘述。
结合图 4和图 5 ,对本发明第一实施例的测试电路的工作原理进行说明： 当电压信号 S2为 30v的高电压信号时， 开关晶体管 15的 Gate端获得 30v的电压而打开， 控制测试信号 S1导通到显示面板的信号线 18上 （如图 4中实心箭头所示）， 以进行通常的测试。
在测试完毕后， 从测试线路第二端子 12输出 -6v的低电压信号， 开关晶 体管 15的 Gate端获得 -6v的电压而关闭， 控制测试信号 S1关闭。 此时， 第 一静电放电保护电路 16将接收到从信号线 18上释放的静电， 当该静电为正 电荷时， 由于第二晶体管 162的栅极和漏极均连接在信号线 18上， 源极连 接在测试信号线 13上， 因此正电荷的静电将使第二晶体管 162导通， 而第 一晶体管 161则处于截止状态，静电经由第二晶体管 162释放到测试信号线 13上（如图 4中箭头 1所示， 1代表正电荷）； 当该静电为负电荷时， 由于 第一晶体管 161的栅极和漏极均连接在测试信号线 13上， 源极连接在信号 线 18上， 因此负电荷的静电将使第一晶体管 161导通， 而第二晶体管 162 则处于截止状态，静电经由第一晶体管 161释放到测试信号线 13上（如图 4 中箭头 0所示， 0代表负电荷）。 由此也可看出， 测试信号线 13在本实施例 中被复用为静电放电保护电路的放电线路， 既起到传输测试信号的作用， 也 起到静电放电防护的作用。 静电继续经由第二静电放电保护电路 17到达公 共电极 19, 同理， 第二静电放电保护电路 17上的两个晶体管实现与第一静 电放电保护电路 16中两个晶体管 161、 162相同的功能。
同样的， 当用二极管代替开关晶体管时， 由于电路中的二极管的电阻足 够大， 不会对面板的测试和正常工作产生任何影响， 所以可以起到相同的静 电放电防护作用， 其中， 图 5中的 0和 1与图 4中的 0和 1所对应表述的意 思相同。
相应于本发明第一实施例中的测试电路， 还提出了一种显示面板， 包括 本发明第一实施例中的测试电路，该测试电路与本发明第一实施例中的测试 电路的结构和连接关系相同， 请参照图 3至图 5 , 在此不再一一赘述。 通过上述实施例的说明可知， 由于测试信号线与静电放电保护电路的放 电走线复用， 在测试时可以传输测试信号， 测试完毕后又将显示面板中的信 号线 (数据线 /扫描线）产生的静电及时释放， 不必单独设计 ESD防护线路， 有效的缩小了显示面板的外围走线的尺寸， 有利于窄边框显示面板的设计。 发明人还发现在现有技术中另一种显示面板设计里， 显示面板 Source 侧 （源极侧）和 Source对侧 （即 gate侧， 栅极侧） 的公共电极走线和测试 线路平行，这种走线方式也占有一定的空间，不利于窄边框显示面板的设计。
因此， 发明人又提出了一种新的走线方式， 将测试线路和公共电极走线 合并在一起， 使得占用的空间更少， 对窄边框设显示面板的计非常有利。 相 应于新的走线方式， 提出了一种测试电路及显示面板。 如图 6所示， 为本发明第二实施例提供的测试电路的连接示意图。 本发 明实施例中测试电路， 用于显示面板中， 包括测试线路第一端子 11、 测试线 路第二端子 12、 测试信号线 13、 电压信号线 14、 开关晶体管 15以及驱动芯 片处理单元 20; 其中，
测试线路第一端子 11 用于输出显示面板测试信号， 测试线路第二端子 12用于输出用于打开或关闭开关晶体管 15的电压信号；
测试信号线 13用于传输显示面板测试信号， 一端与测试线路第一端子 11相连， 另一端分别与开关晶体管 15和驱动芯片处理单元 20相连；
电压信号线 14用于传输电压信号， 一端与测试线路第二端子 12相连， 另一端与开关晶体管 15相连；
开关晶体管 15 , 与显示面板的信号线 18相连， 用于通过电压信号线 14 接收测试线路第二端子 12输出的电压信号， 并根据接收到的电压信号打开， 以使通过测试信号线 13接收的测试信号与显示面板的信号线 18导通，或者 关闭， 以使测试信号与显示面板的信号线 18断开；
驱动芯片处理单元 20 , 包括至少一个驱动芯片，用于输出显示面板所需 的相关信号， 该信号包括驱动芯片提供的高电压信号、 低电压信号、 输出控 制信号等。
当驱动芯片处理单元 20 包括多个驱动芯片， 且每一驱动芯片之间通过 阵列走线（ WOA, Wire on Array )线路 21相连时， 测试信号线 13还与每一 驱动芯片之间的阵列走线 21相连， 可以导通这些驱动芯片输出的信号， 从 而增加了各驱动芯片之间阵列走线 21的宽度， 降低了这些信号走线的阻抗， 避免由于阻抗较大带来显示面板的显示品质下降以及出现各种色差问题。
测试线路第二端子 12输出的电压信号包括高电压信号和低电压信号， 显示面板的信号线 18为数据线（Data Line )或扫描线（ Gate Line )。
具体的，开关晶体管 15的栅极与电压信号线 14相连， 当开关晶体管 15 接收到的电压信号为高电压信号时， 开关晶体管 15获得大于第一预设值的 电压而打开， 使从测试信号线 13传输来的测试信号与显示面板的信号线 18 导通； 当开关晶体管 15接收到的电压信号为低电压信号时， 开关晶体管 15 获得小于第二预设值的电压并关闭， 使测试信号与显示面板的信号线 18断 开。 其中， 第一预设值为正电压值， 第二预设值为负电压值。
本发明第二实施例中的测试电路的工作原理为： 在测试时， 因为此时显 示面板还没有进行接合垫（Bonding ), 所以不会有电压驱动在驱动芯片处理 单元 20中的驱动芯片， 开关晶体管 15打开， 控制测试信号和显示面板的信 号线 18导通（如图 6中箭头 a所示）， 点亮该显示面板并检测； 待测试完毕 后， 显示面板进行接合垫（Bonding )制程， 此时， 开关晶体管 15关闭， 控 制测试信号和显示面板的信号线 18关闭。 测试信号线 13作为驱动芯片处理 单元 20外的公共电极走线，使得驱动芯片处理单元 20中驱动芯片能为显示 面板提供相关信号（如图 6中箭头 b所示）， 当在驱动芯片处理单元 20中有 多个驱动芯片相连时， 测试信号线 13不仅作为驱动芯片处理单元 20外的公 共电极走线， 还可复用为各驱动芯片之间的阵列走线 21 (如图 6 中箭头 c 所示）， 增加各驱动芯片之间的走线宽度。 相应于本发明第二实施例中的测试电路， 也提出了一种显示面板， 包括 本发明第二实施例中的测试电路，该测试电路与本发明第二实施例中的测试 电路的结构和连接关系相同， 请参照图 6, 在此不再——赘述。
通过上述实施例的说明可知， 由于测试线与驱动芯片处理单元的外围走 线复用， 可以有效的缩小了显示面板的外围走线的尺寸， 同时也可与驱动芯 片处理单元中多个驱动芯片之间的阵列走线相连，导通这些驱动芯片输出的 信号（特别是一些重要信号，如高电压信号、低电压信号、输出控制信号等）, 从而增加了各驱动芯片之间阵列走线的宽度， 降低了这些信号走线的阻抗， 避免由于阻抗较大带来显示面板的显示品质下降以及出现各种色差问题。 本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步 骤是可以通过程序来指令相关的硬件来完成， 所述的程序可以存储于一计算 机可读取存储介质中， 所述的存储介质， 如 ROM/RAM、 磁盘、 光盘等。
以上所揭露的仅为本发明较佳实施例而已， 当然不能以此来限定本发明 之权利范围， 因此依本发明权利要求所作的等同变化， 仍属本发明所涵盖的 范围。

Claims

权 利 要 求
1、 一种测试电路， 用于显示面板中， 其中， 所述测试电路包括测试线 路第一端子、 测试线路第二端子、 测试信号线、 电压信号线、 开关晶体管以 及第一静电放电保护电路； 其中，
所述测试线路第一端子， 用于输出显示面板测试信号， 所述测试线路第 二端子用于输出用于打开或关闭所述开关晶体管的电压信号；
所述测试信号线， 用于传输所述显示面板测试信号， 一端与所述测试线 路第一端子相连， 另一端与所述开关晶体管和公共电极相连；
所述电压信号线， 用于传输所述电压信号， 一端与所述测试线路第二端 子相连， 另一端与所述开关晶体管相连；
所述开关晶体管， 与所述显示面板的信号线相连， 用于通过所述电压信 号线接收所述测试线路第二端子输出的电压信号， 并根据所述接收到的电压 信号打开以使通过所述测试信号线接收的测试信号与所述显示面板的信号 线导通， 或者关闭以使所述测试信号与所述显示面板的信号线断开；
所述第一静电放电保护电路，分别连接在所述测试信号线和所述显示面 板的信号线上。
2、 如权利要求 1 所述的测试电路， 其中， 所述测试线路第二端子输出 的电压信号包括高电压信号和低电压信号。
3、 如权利要求 2所述的测试电路， 其中， 当所述开关晶体管接收到的 电压信号为高电压信号时， 所述开关晶体管获得大于第一预设值的电压而打 开， 使从所述测试信号线传输来的测试信号与所述显示面板的信号线导通； 当所述开关晶体管接收到的电压信号为低电压信号时， 所述开关晶体管获得 小于第二预设值的电压并关闭，使所述测试信号与所述显示面板的信号线断 开。
4、 如权利要求 1 所述的测试电路， 其中， 所述显示面板的信号线为数 据线或扫描线。
5、 如权利要求 1 所述的测试电路， 其中， 所述第一静电放电保护电路 包括第一晶体管和第二晶体管； 其中， 所述第一晶体管的栅极和漏极均连接 所述测试信号线， 源极连接所述显示面板的信号线； 所述第二晶体管栅极和 漏极均连接所述显示面板的信号线， 源极连接所述测试信号线； 所述第一晶 体管和所述第二晶体管形成一个连通的回路。
6、 如权利要求 1 所述的测试电路， 其中， 所述第一静电放电保护电路 还包括第一二极管和第二二极管； 其中， 所述第一二极管的正极与所述测试 信号线相连， 负极与所述显示面板的信号线相连； 所述第二二极管的正极与 所述显示面板的信号线相连， 所述第二二极管的负极与所述测试信号线相 连； 所述第一二极管和所述第二二极管形成一个连通的回路。
7、 如权利要求 1 所述的测试电路， 其中， 所述测试电路还包括第二静 电放电保护电路， 所述第二静电放电保护电路设置在所述测试信号线上， 其 一端与公共电极相连， 另一端与所述开关晶体管以及所述测试线路第一端子 相连。
8、 如权利要求 7所述的测试电路， 其中， 所述第二静电放电保护电路 包括第三晶体管和第四晶体管； 其中， 所述第三晶体管的栅极和漏极均连接 所述测试信号线， 所述第三晶体管的源极连接所述第四晶体管栅极和漏极， 第四晶体管的源极还连接所述公共电极； 所述第三晶体管和所述第四晶体管 形成一个连通的回路。
9、 一种测试电路， 用于显示面板中， 其中， 所述测试电路包括测试线 路第一端子、 测试线路第二端子、 测试信号线、 电压信号线、 开关晶体管以 及驱动芯片处理单元； 其中，
所述测试线路第一端子， 用于输出显示面板测试信号， 所述测试线路第 二端子用于输出用于打开或关闭所述开关晶体管的电压信号；
所述测试信号线， 用于传输所述显示面板测试信号， 一端与所述测试线 路第一端子相连， 另一端分别与所述开关晶体管和所述驱动芯片处理单元相 连；
所述电压信号线， 用于传输所述电压信号， 一端与所述测试线路第二端 子相连， 另一端与所述开关晶体管相连；
所述开关晶体管， 与所述显示面板的信号线相连， 用于通过所述电压信 号线接收所述测试线路第二端子输出的电压信号， 并根据所述接收到的电压 信号打开以使通过所述测试信号线接收的测试信号与所述显示面板的信号 线导通， 或者关闭以使所述测试信号与所述显示面板的信号线断开；
所述驱动芯片处理单元， 包括至少一个驱动芯片， 用于输出所述显示面 板所需的相关信号。
10、 如权利要求 9所述的测试电路， 其中， 当所述驱动芯片处理单元包 括多个驱动芯片， 且每一驱动芯片之间通过阵列走线相连时， 所述测试信号 线还与所述每一驱动芯片之间的阵列走线相连。
11、 如权利要求 9所述的测试电路， 其中， 所述测试线路第二端子输出 的电压信号包括高电压信号和低电压信号。
12、 如权利要求 11 所述的测试电路， 其中， 当所述开关晶体管接收到 的电压信号为高电压信号时， 所述开关晶体管获得大于第一预设值的电压而 打开， 使从所述测试信号线传输来的测试信号与所述显示面板的信号线导 通； 当所述开关晶体管接收到的电压信号为低电压信号时， 所述开关晶体管 获得小于第二预设值的电压并关闭，使所述测试信号与所述显示面板的信号 线断开。
13、 如权利要求 9所述的测试电路， 其中， 所述显示面板的信号线为数 据线或扫描线。
14、 一种显示面板， 其中， 包括测试电路； 所述测试电路包括测试线路 第一端子、 测试线路第二端子、 测试信号线、 电压信号线、 开关晶体管以及 第一静电放电保护电路； 其中，
所述测试线路第一端子， 用于输出显示面板测试信号， 所述测试线路第 二端子用于输出用于打开或关闭所述开关晶体管的电压信号；
所述测试信号线， 用于传输所述显示面板测试信号， 一端与所述测试线 路第一端子相连， 另一端与所述开关晶体管和公共电极相连；
所述电压信号线， 用于传输所述电压信号， 一端与所述测试线路第二端 子相连， 另一端与所述开关晶体管相连；
所述开关晶体管， 与所述显示面板的信号线相连， 用于通过所述电压信 号线接收所述测试线路第二端子输出的电压信号， 并根据所述接收到的电压 信号打开以使通过所述测试信号线接收的测试信号与所述显示面板的信号 线导通， 或者关闭以使所述测试信号与所述显示面板的信号线断开；
所述第一静电放电保护电路，分别连接在所述测试信号线和所述显示面 板的信号线上。
15、 如权利要求 14所述的显示面板， 其中， 所述测试线路第二端子输 出的电压信号包括高电压信号和低电压信号。
16、 如权利要求 15所述的显示面板， 其中， 当所述开关晶体管接收到 的电压信号为高电压信号时， 所述开关晶体管获得大于第一预设值的电压而 打开， 使从所述测试信号线传输来的测试信号与所述显示面板的信号线导 通； 当所述开关晶体管接收到的电压信号为低电压信号时， 所述开关晶体管 获得小于第二预设值的电压并关闭，使所述测试信号与所述显示面板的信号 线断开。
17、 如权利要求 14所述的显示面板， 其中， 所述显示面板的信号线为 数据线或扫描线。
18、 如权利要求 14所述的显示面板， 其中， 所述第一静电放电保护电 路包括第一晶体管和第二晶体管； 其中， 所述第一晶体管的栅极和漏极均连 接所述测试信号线， 源极连接所述显示面板的信号线； 所述第二晶体管栅极 和漏极均连接所述显示面板的信号线， 源极连接所述测试信号线； 所述第一 晶体管和所述第二晶体管形成一个连通的回路。
19、 如权利要求 14所述的显示面板， 其中， 所述第一静电放电保护电 路还包括第一二极管和第二二极管； 其中， 所述第一二极管的正极与所述测 试信号线相连， 负极与所述显示面板的信号线相连； 所述第二二极管的正极 与所述显示面板的信号线相连， 所述第二二极管的负极与所述测试信号线相 连； 所述第一二极管和所述第二二极管形成一个连通的回路。
20、 如权利要求 14所述的显示面板， 其中， 所述测试电路还包括第二 静电放电保护电路， 所述第二静电放电保护电路设置在所述测试信号线上， 其一端与公共电极相连， 另一端与所述开关晶体管以及所述测试线路第一端 子相连。
PCT/CN2014/077629 2014-03-19 2014-05-16 一种测试电路及显示面板 Ceased WO2015139362A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/379,803 US20160240120A1 (en) 2014-03-19 2014-05-16 Test Circuit and Display Panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410104128.2 2014-03-19
CN201410104128.2A CN103871341A (zh) 2014-03-19 2014-03-19 一种测试电路及显示面板

Publications (1)

Publication Number Publication Date
WO2015139362A1 true WO2015139362A1 (zh) 2015-09-24

Family

ID=50909827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/077629 Ceased WO2015139362A1 (zh) 2014-03-19 2014-05-16 一种测试电路及显示面板

Country Status (3)

Country Link
US (1) US20160240120A1 (zh)
CN (1) CN103871341A (zh)
WO (1) WO2015139362A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111489672A (zh) * 2020-06-15 2020-08-04 业成科技（成都）有限公司 显示面板、电子设备和显示面板的控制方法
CN113834992A (zh) * 2021-09-24 2021-12-24 昆山龙腾光电股份有限公司 测试电路和显示面板

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112426B (zh) * 2014-06-30 2016-08-24 上海天马有机发光显示技术有限公司 一种oled像素驱动电路、静电释放保护电路及检测方法
CN105185332B (zh) * 2015-09-08 2018-01-09 深圳市华星光电技术有限公司 液晶显示面板及其驱动电路、制造方法
TWI587258B (zh) * 2016-06-27 2017-06-11 友達光電股份有限公司 具有檢測電路的面板結構及面板檢測電路
CN105976785B (zh) * 2016-07-21 2018-12-28 武汉华星光电技术有限公司 Goa电路及液晶显示面板
CN106098007B (zh) * 2016-08-16 2019-03-01 武汉华星光电技术有限公司 液晶面板及其控制方法
CN106842749B (zh) * 2017-03-29 2019-11-15 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN107577071B (zh) * 2017-09-20 2020-06-05 京东方科技集团股份有限公司 一种显示面板和液晶显示设备
CN107993579B (zh) * 2017-11-29 2019-11-12 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN108492758B (zh) * 2018-04-09 2021-03-26 京东方科技集团股份有限公司 一种测试控制电路及控制方法、显示基板、显示装置
CN109285510B (zh) * 2018-09-11 2021-04-02 重庆惠科金渝光电科技有限公司 一种显示器、显示装置和接地电阻调节方法
CN114333681B (zh) * 2018-09-27 2023-08-18 武汉天马微电子有限公司 一种显示面板及显示装置
CN111243500B (zh) * 2018-11-29 2022-02-11 上海和辉光电股份有限公司 显示面板
JP2020109449A (ja) * 2019-01-07 2020-07-16 三菱電機株式会社 液晶表示パネルおよび液晶表示装置
TWI709800B (zh) 2019-09-25 2020-11-11 友達光電股份有限公司 顯示面板
CN113396451A (zh) * 2019-11-29 2021-09-14 京东方科技集团股份有限公司 阵列基板、显示面板及其驱动方法
CN111221193A (zh) * 2020-01-21 2020-06-02 信利（惠州）智能显示有限公司 阵列基板及其制造方法以及显示面板
US12289965B2 (en) 2020-03-31 2025-04-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and test method thereof
CN113675183B (zh) * 2020-05-15 2024-01-30 敦泰电子股份有限公司 显示驱动电路的系统级静电放电保护电路与方法
CN113437128B (zh) * 2021-06-29 2024-05-24 京东方科技集团股份有限公司 显示面板窄边框的测试方法与显示面板
CN113570989B (zh) * 2021-07-30 2024-04-05 友达光电（昆山）有限公司 测试电路及显示面板
CN113643636B (zh) * 2021-10-14 2022-01-07 惠科股份有限公司 显示面板的测试电路和显示装置
CN114241960A (zh) * 2021-12-02 2022-03-25 北京奕斯伟计算技术有限公司 静电环电路、测试电路、阵列基板、显示面板及显示装置
CN114296263B (zh) * 2022-01-25 2023-08-25 昆山龙腾光电股份有限公司 点灯测试线路、显示面板以及显示装置
KR20240150628A (ko) * 2023-04-06 2024-10-16 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064984A (zh) * 2006-04-29 2007-10-31 中华映管股份有限公司 静电放电防护结构
US20070268420A1 (en) * 2006-05-17 2007-11-22 Wintek Corporation Electrostatic discharge (ESD) protection circuit integrated with cell test function
CN102244381A (zh) * 2011-07-05 2011-11-16 友达光电股份有限公司 静电放电保护电路
CN202736443U (zh) * 2012-05-30 2013-02-13 北京京东方光电科技有限公司 一种显示器、阵列基板及阵列基板的测试电路
CN103199513A (zh) * 2013-02-22 2013-07-10 合肥京东方光电科技有限公司 静电保护电路、显示装置和静电保护方法
CN103345914A (zh) * 2013-07-19 2013-10-09 深圳市华星光电技术有限公司 一种用于显示面板的检测电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081687A (en) * 1990-11-30 1992-01-14 Photon Dynamics, Inc. Method and apparatus for testing LCD panel array prior to shorting bar removal
TW516307B (en) * 2000-03-17 2003-01-01 Benq Corp Display device with self-test circuit
TW550528B (en) * 2002-03-29 2003-09-01 Chi Mei Optoelectronics Corp Display device
JP5140999B2 (ja) * 2006-11-22 2013-02-13 カシオ計算機株式会社 液晶表示装置
JP5211962B2 (ja) * 2008-09-12 2013-06-12 セイコーエプソン株式会社 表示装置
CN101359024B (zh) * 2008-09-23 2012-05-30 友达光电（苏州）有限公司 电子装置显示面板的测试电路和显示面板
CN101488313B (zh) * 2009-02-03 2010-08-25 友达光电股份有限公司 具测试结构的平面显示器
CN102789076B (zh) * 2012-08-01 2016-02-03 深圳市华星光电技术有限公司 一种检测线路及液晶显示面板的制作方法
JP6296277B2 (ja) * 2013-10-01 2018-03-20 株式会社Ｊｏｌｅｄ 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
CN103544912B (zh) * 2013-10-25 2016-02-03 深圳市华星光电技术有限公司 面板检测装置及显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064984A (zh) * 2006-04-29 2007-10-31 中华映管股份有限公司 静电放电防护结构
US20070268420A1 (en) * 2006-05-17 2007-11-22 Wintek Corporation Electrostatic discharge (ESD) protection circuit integrated with cell test function
CN102244381A (zh) * 2011-07-05 2011-11-16 友达光电股份有限公司 静电放电保护电路
CN202736443U (zh) * 2012-05-30 2013-02-13 北京京东方光电科技有限公司 一种显示器、阵列基板及阵列基板的测试电路
CN103199513A (zh) * 2013-02-22 2013-07-10 合肥京东方光电科技有限公司 静电保护电路、显示装置和静电保护方法
CN103345914A (zh) * 2013-07-19 2013-10-09 深圳市华星光电技术有限公司 一种用于显示面板的检测电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111489672A (zh) * 2020-06-15 2020-08-04 业成科技（成都）有限公司 显示面板、电子设备和显示面板的控制方法
CN111489672B (zh) * 2020-06-15 2023-08-15 业成科技（成都）有限公司 显示面板、电子设备和显示面板的控制方法
CN113834992A (zh) * 2021-09-24 2021-12-24 昆山龙腾光电股份有限公司 测试电路和显示面板

Also Published As

Publication number Publication date
US20160240120A1 (en) 2016-08-18
CN103871341A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
WO2015139362A1 (zh) 一种测试电路及显示面板
JP4823312B2 (ja) アクティブマトリクス基板およびそれを備えた表示装置
CN1340918B (zh) 一种电路的驱动方法
US9721491B2 (en) Display and method of transmitting signals therein
KR100910562B1 (ko) 표시 장치의 구동 장치
US9886879B2 (en) Liquid crystal display and method for testing liquid crystal display
US9318047B2 (en) Organic light emitting display unit structure and organic light emitting display unit circuit
US20180336809A1 (en) Display panel
US10699643B2 (en) Pixel driving compensation circuit, driving compensation method therefor and display device
CN104699313B (zh) 一种触控面板及显示装置
KR102315421B1 (ko) 디멀티플렉서 및 이를 포함한 표시장치
US9588387B2 (en) Fast testing switch device and the corresponding TFT-LCD array substrate
CN102957140B (zh) 静电放电保护电路及其显示装置
US20150077681A1 (en) Liquid crystal display panel
CN103345898B (zh) 显示装置
US20180047364A1 (en) Circuit for powering off a liquid crystal panel, peripheral drive device and liquid crystal panel
US10782814B2 (en) Touch display panel
US9905144B2 (en) Liquid crystal display and test circuit thereof
US11081074B2 (en) Driving circuit and display driving device
US20130076706A1 (en) Display device, method of driving the same, and electronic unit
JP2006215562A (ja) 液晶表示装置の駆動装置及びこれを備えた液晶表示装置
CN101097673A (zh) 具有单面板功能测试的静电放电防护整合电路
US7940238B2 (en) Liquid crystal display
WO2015003363A1 (zh) 一种液晶面板的数据驱动电路、液晶面板和液晶显示装置
CN103093719B (zh) 一种驱动电路及驱动方法和显示面板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14379803

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14886069

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14886069

Country of ref document: EP

Kind code of ref document: A1