[go: up one dir, main page]

WO2015166900A1 - 固体撮像装置および撮像装置 - Google Patents

固体撮像装置および撮像装置 Download PDF

Info

Publication number
WO2015166900A1
WO2015166900A1 PCT/JP2015/062663 JP2015062663W WO2015166900A1 WO 2015166900 A1 WO2015166900 A1 WO 2015166900A1 JP 2015062663 W JP2015062663 W JP 2015062663W WO 2015166900 A1 WO2015166900 A1 WO 2015166900A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
imaging device
solid
state imaging
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/062663
Other languages
English (en)
French (fr)
Inventor
亨 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of WO2015166900A1 publication Critical patent/WO2015166900A1/ja
Priority to US15/333,700 priority Critical patent/US9906746B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/681—Motion detection
    • H04N23/6811—Motion detection based on the image signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Definitions

  • the present invention relates to a solid-state imaging device and an imaging device.
  • Priority is claimed on Japanese Patent Application No. 2014-095478, filed May 2, 2014, the content of which is incorporated herein by reference.
  • imaging devices such as video cameras and electronic still cameras have been widely and widely used.
  • solid-state imaging devices of CCD (Charge Coupled Device) type and amplification-type solid-state imaging devices are used.
  • CCD Charge Coupled Device
  • the amplification type solid-state imaging device the signal charge generated and accumulated by the photoelectric conversion unit to which light is incident is led to the amplification unit, and the pixels that output the signal amplified by this amplification unit as a pixel signal are formed in a two-dimensional matrix. Multiple are arranged.
  • the amplification type solid-state imaging device includes, for example, a solid-state imaging device using a junction type field effect transistor in an amplification unit, and a CMOS type using a complementary metal oxide semiconductor (CMOS) transistor in an amplification unit.
  • CMOS complementary metal oxide semiconductor
  • solid-state imaging devices hereinafter also referred to as “solid-state imaging devices" and the like.
  • a method is employed in which the signal charges generated and accumulated in the photoelectric conversion units in each pixel arranged in a two-dimensional matrix are amplified and sequentially read out row by row. Therefore, when the number of pixels included in the solid-state imaging device increases, the number of transistors (selection units) connected to one vertical signal line increases. As a result, in the solid-state imaging device, it takes a long time for the pixel signals read out from the respective pixels to reach the column circuits provided for the respective columns of the pixels, and power consumption also increases. I will. That is, when the number of pixels included in the solid-state imaging device increases, it takes much time to read out pixel signals from the pixels to the column circuits, and the power consumption of the solid-state imaging device also increases.
  • the chip area is increased according to the increase in the number of pixels included in the solid-state imaging device, not only the yield at the time of manufacturing the solid-state imaging device deteriorates but also the capacitance (wiring capacitance) of the vertical signal line itself growing.
  • the increase in the capacity of the vertical signal line affects the direction in which the readout time of the pixel signal becomes longer.
  • the power consumption of the solid-state imaging device also increases.
  • a transistor (amplifying unit) connected to one vertical signal line by dividing pixels provided in a solid-state imaging device into a plurality of groups A method of reducing the number of) is disclosed.
  • the conventional vertical signal line is divided into two by dividing the pixels provided in the solid-state imaging device into two groups.
  • a column circuit corresponding to each of the divided vertical signal lines is provided. That is, in the technology disclosed in Patent Document 1, the set of column circuits corresponding to each column of the pixels provided in the solid-state imaging device is provided for the number of groups into which the pixels in the pixel unit are divided.
  • the number of transistors (amplifying units) connected to the respective vertical signal lines is reduced to 1/2, that is, pixel signals from respective pixels to column circuits
  • the load on the vertical signal line when reading out is reduced to shorten the readout time of the pixel signal.
  • the speed of reading out pixel signals from each pixel is increased by reading out pixel signals from two groups in parallel.
  • the number of groups which can substantially divide the pixels in the pixel portion by the technique disclosed in Patent Document 1 is up to two groups. This is because, in the conventional solid-state imaging device, the column circuits provided corresponding to the respective columns of the pixels are arranged around the pixel section. If the pixels in the pixel unit are divided into four groups by applying the technique disclosed in Patent Document 1, an area for arranging a set of column circuits corresponding to the pixels grouped in the central portion of the pixel unit. Needs to be secured in the solid-state imaging device.
  • each pixel is output according to incident light based on pixel signals read out from pixels in a plurality of rows of optical black (OB) regions that are always blocked.
  • OB optical black
  • the optical black (OB) region is provided in the central portion of the pixel portion in the technique disclosed in Patent Document 1, it is not possible to read out the pixel signal corresponding to the light incident on the region, and it is normal. It will not be possible to obtain an image of good image quality corrected for the black level.
  • the present invention has been made based on the recognition of the above problems, and speeding up and reading out of pixel signals by reducing the load on each vertical signal line and reduction in power consumption, and high speed by parallel output of pixel signals It is an object of the present invention to provide a solid-state image pickup device capable of realizing an image processing system and an image pickup apparatus equipped with the solid-state image pickup device.
  • a pixel unit in which a plurality of pixels arranged in a two-dimensional matrix are divided into a plurality of groups grouped in a plurality of predetermined rows.
  • a pixel load current source corresponding to a vertical signal line to which a plurality of pixels arranged in the same column in the group are connected, and the pixel output to the corresponding vertical signal line
  • a column circuit for performing predetermined processing on the pixel signal for each column of the pixels belonging to the group, and the pixel signal processed by each column circuit is used as an image signal for each row of the pixels.
  • a second substrate having a plurality of signal processing circuits for outputting signals corresponding to each of the groups, wherein the first substrate and the second substrate are stacked, and each in each of the groups And the vertical signal line of the Each of the pixel load current source and the column circuit corresponding to the vertical signal line in the signal processing circuit corresponding to the group corresponds to the pixel load current source and the column circuit corresponding to the vertical signal line.
  • the second substrate further includes the signal processing circuit according to an operation at the time of outputting the image signal from the solid-state imaging device.
  • the power supply control part which controls the power supply of the component in the inside may be provided.
  • the signal processing circuit further corresponds to each of the column circuits, and the corresponding column circuits are connected.
  • the vertical signal line may include a correction pixel for outputting a correction pixel signal for correcting the corresponding column circuit.
  • the power control unit drives the pixels in each of the groups simultaneously to correspond to the respective groups.
  • the image signal corresponding to the pixel signal output from the driven pixel is output in parallel from the signal processing circuit from the solid-state imaging device, power of all components in the signal processing circuit is used.
  • the solid state imaging is performed on the image signal corresponding to the pixel signal output from the driven pixel from the signal processing circuit corresponding to the driven pixel by sequentially driving each of the pixels.
  • the components in the signal processing circuit that operates to output the image signal are turned on, and before the image signal does not operate.
  • the power components in the signal processing circuit may be the OFF state.
  • the solid-state imaging device in the solid-state imaging device according to the third or fourth aspect, is provided in each of the signal processing circuits before outputting the image signal from the solid-state imaging device.
  • Each of the column circuits may be corrected using the correction pixel signal output from the corresponding correction pixel.
  • the power supply control unit includes the output unit provided in each of the signal processing circuits.
  • the power ON and OFF states of the components in the processing circuit may be controlled.
  • the imaging device has a pixel unit in which a plurality of pixels arranged in a two-dimensional matrix are divided into a plurality of groups formed in a plurality of predetermined rows. And a pixel load current source corresponding to a vertical signal line to which a plurality of pixels arranged in the same column in the group are connected, and the pixel output to the corresponding vertical signal line A column circuit for performing predetermined processing on pixel signals is provided for each column of the pixels belonging to the group, and pixel signals processed by the respective column circuits are used as image signals for each row of the pixels.
  • a second substrate having a plurality of signal processing circuits to output corresponding to each of the groups, wherein the first substrate and the second substrate are stacked, and the respective substrates in each of the groups are provided.
  • the vertical signal line and the glue The pixel load current source corresponding to the vertical signal line and the column circuit respectively corresponding to the vertical signal line correspond to the pixel load current source corresponding to the vertical signal line and the substrate of the column circuit
  • a solid-state imaging device electrically connected via an inter-connecting portion
  • the imaging device further includes a mechanical shutter that controls the amount of light incident on the solid-state imaging device, and the pixels in each of the groups When simultaneously driving the image signal corresponding to the pixel signal outputted from the driven pixel in parallel from the signal processing circuit corresponding to each group, the solid-state imaging device
  • the mechanical shutter may block light incident on the solid-state imaging device.
  • a solid-state imaging device and an imaging device equipped with the solid-state imaging device can be provided.
  • FIG. 1 is a block diagram showing a schematic configuration of an imaging device according to an embodiment of the present invention.
  • FIG. 1 is an outline view showing a schematic configuration of a solid-state imaging device mounted on an imaging device of the present embodiment.
  • FIG. 1 is an outline view showing a schematic configuration of a solid-state imaging device mounted on an imaging device of the present embodiment.
  • FIG. 1 is a block diagram showing a schematic configuration of a solid-state imaging device according to a first embodiment of the present invention. It is the circuit diagram which showed schematic structure of the unit pixel in the pixel array part of the solid-state imaging device of the 1st embodiment. It is the figure which showed the reading method of the pixel signal in the solid-state imaging device of the 1st embodiment.
  • FIG. 14 is a circuit diagram showing a schematic configuration of correction pixels in a signal processing circuit unit of a solid-state imaging device according to a third embodiment. It is the block diagram which showed schematic structure of the 2nd board
  • FIG. 1 is a block diagram showing a schematic configuration of an imaging apparatus (for example, a digital single-lens camera system) according to the present embodiment.
  • the imaging device 8 shown in FIG. 1 includes a lens unit 2, a solid-state imaging device 1, an image signal processing device 3, a recording device 4, a camera control device 5, a display device 6, and a mechanical shutter 7.
  • the lens control unit 5 controls the driving of the zoom, the focus, the diaphragm, and the like by the camera control device 5, and forms an object image on the solid-state imaging device 1.
  • the mechanical shutter 7 is a curtain that opens and closes mechanically to control (adjust) the amount of subject light incident on the solid-state imaging device 1.
  • the mechanical shutter 7 operates, for example, when photographing the still image in the imaging device 8, the time when the subject light is incident on the solid-state imaging device 1, that is, the exposure time is adjusted.
  • the mechanical shutter 7 operates, for example, when capturing a moving image in the imaging device 8, the amount of incidence of subject light on the solid-state imaging device 1 is adjusted.
  • the solid-state imaging device 1 is a CMOS type solid-state imaging device that is driven and controlled by the camera control device 5 and exposes subject light incident into the solid-state imaging device 1 via the lens unit 2 to convert it into an image signal.
  • the detailed description of the solid-state imaging device 1 will be described later.
  • the image signal processing device 3 subjects the image signal output from the solid-state imaging device 1 to processing such as signal amplification, conversion to image data, various corrections, and compression of image data.
  • the image signal processing device 3 uses a memory (not shown) as a temporary storage unit of image data in each process.
  • the recording device 4 is a removable recording medium such as a semiconductor memory, and records or reads image data.
  • the display device 6 is a display device such as liquid crystal that displays an image based on the image data formed on the solid-state imaging device 1 and processed by the image signal processing device 3 or the image data read from the recording device 4. .
  • the camera control device 5 is a control device that controls the entire imaging device 8.
  • FIG. 2A and FIG. 2B are outline views showing a schematic configuration of the solid-state imaging device 1 mounted on the imaging device 8 of the present embodiment.
  • the solid-state imaging device 1 includes a first substrate 10, a second substrate 20, and an inter-substrate connection unit 30.
  • FIG. 2A shows a side view of the solid-state imaging device 1
  • FIG. 2B shows a plan view of each of the substrates constituting the solid-state imaging device 1.
  • FIG. 2A In the solid-state imaging device 1, as shown in FIG. 2A, two substrates (chips) of a first substrate 10 and a second substrate 20 are stacked, and the first substrate 10 and the second substrate 20 are It is the structure joined (connected) by the board
  • FIG. 2A In the solid-state imaging device 1, as shown in FIG. 2A, two substrates (chips) of a first substrate 10 and a second substrate 20 are stacked, and the first substrate 10 and the second substrate 20 are It is the structure joined (connected) by the board
  • a pixel array unit 11 in which a plurality of pixels (hereinafter referred to as “unit pixels”) outputting pixel signals according to incident subject light (visible light) are arranged in a two-dimensional matrix on the first substrate 10 Is formed.
  • the first substrate 10 is provided with a vertical readout circuit that reads pixel signals for each column from each unit pixel formed in the pixel array unit 11 and outputs the pixel signal to the second substrate 20.
  • the second substrate 20 is provided with a plurality of column circuits for processing pixel signals output from respective unit pixels formed in the pixel array portion 11 of the first substrate 10 for each column of unit pixels,
  • a signal processing circuit unit 21 is formed which externally outputs the pixel signal processed by the column circuit as an image signal for each row of unit pixels.
  • the inter-substrate connection portion 30 is a connection portion for electrically connecting the components in the first substrate 10 and the components in the second substrate 20.
  • the components disposed on the joined first substrate 10 and second substrate 20 transmit and receive respective electric signals via the corresponding inter-substrate connection portions 30.
  • the first substrate 10 is a back-side illumination (BSI) silicon substrate in which subject light (visible light) is incident on the unit pixel formed in the pixel array unit 11 from the opposite side of the wiring layer.
  • the first substrate 10 includes the pixel array unit 11 and the vertical readout circuit 12 as shown in (b-1) of FIG. 2B.
  • the pixel array unit 11 is a pixel unit in which a plurality of unit pixels are arranged in a two-dimensional matrix.
  • Each unit pixel in the pixel array unit 11 generates a signal charge according to incident light (visible light) and generates a photoelectric conversion unit, and amplifies the signal charge accumulated by the photoelectric conversion unit to generate a pixel signal.
  • an amplification unit that outputs the Each unit pixel is provided with a pixel signal according to the subject light amplified by the amplification unit in the signal processing circuit unit 21 of the second substrate 20 according to the control signal input from the vertical readout circuit 12 To the column circuit to be output via the inter-substrate connection unit 30. A detailed description of this unit pixel will be described later.
  • the vertical readout circuit 12 drives each unit pixel in the pixel array unit 11, and pixel signals corresponding to subject light generated and accumulated in each unit pixel are stored in the signal processing circuit unit 21 of the second substrate 20. Read out (output) the corresponding column circuit provided in.
  • the vertical readout circuit 12 outputs a control signal for driving a unit pixel for each row of unit pixels arranged in the pixel array unit 11.
  • the second substrate 20 includes a signal processing circuit unit 21 as shown in (b-2) of FIG. 2B.
  • the signal processing circuit unit 21 corresponds to each column of unit pixels arranged in the pixel array unit 11 and is predetermined for each pixel signal sequentially input from the corresponding unit pixels.
  • a plurality of column circuits are provided which output processed pixel signals after processing.
  • the signal processing circuit unit 21 has a row of unit pixels disposed in the pixel array unit 11, which is an image signal processed by a column circuit corresponding to each of the unit pixels of each column disposed in the pixel array unit 11.
  • a horizontal readout circuit is provided which sequentially reads out each time and outputs it to the outside.
  • each unit pixel disposed in the pixel array unit 11 is divided into a plurality of regions (groups) in a form in which a plurality of rows are combined. For this reason, in the solid-state imaging device 1, vertical signal lines for outputting pixel signals from each unit pixel to the corresponding column circuit provided in the signal processing circuit unit 21 are divided into a plurality. For this reason, in the solid-state imaging device 1, the vertical readout circuit 12 can simultaneously output pixel signals to the corresponding column circuits in the unit pixels belonging to each group. That is, the vertical readout circuit 12 simultaneously drives unit pixels in a plurality of groups, as well as control signals for sequentially driving the respective unit pixels row by row and outputting pixel signals sequentially from each group.
  • the signal processing circuit unit 21 is configured to correspond to each group of unit pixels. More specifically, a signal processing circuit (hereinafter referred to as “group signal processing circuit”) in which a plurality of column circuits corresponding to each column of unit pixels and one horizontal readout circuit are combined is referred to as “group signal processing circuit”. There are only a few. Further, in the solid-state imaging device 1, the inter-substrate connection unit 30 for transmitting the pixel signal output from each unit pixel to the corresponding group signal processing circuit is disposed for each of the divided vertical signal lines.
  • FIGS. 2A and 2B show a configuration in which each unit pixel arranged in the pixel array unit 11 is divided into four groups, that is, the vertical signal line in the pixel array unit 11 is divided into four. .
  • (b-2) of FIG. 2B four group signal processing circuits 221 corresponding to each group of unit pixels arranged in the pixel array unit 11 in the signal processing circuit unit 21.
  • the case where the signal processing circuit 224 is provided is shown.
  • FIG. 2A a substrate for connecting to a column circuit provided in each of the corresponding group signal processing circuit 221 to group signal processing circuit 224 for each group of unit pixels obtained by dividing the vertical signal line.
  • the inter-substrate connection portion 30 is disposed, that is, the inter-substrate connection portion 30 is disposed for each of the divided vertical signal lines.
  • the inter-substrate connection portion 30 for example, a micro bump manufactured by a vapor deposition method or a plating method, for example, a structure connected by a silicon through electrode (TSV: Through-Silicon-Via) or a metal wiring layer is used.
  • TSV silicon through electrode
  • a metal wiring layer for example, a metal wiring layer.
  • inter-substrate connection of a plurality of structures according to positions where components in the first substrate 10 and components in the second substrate 20 are connected that is, positions where the inter-substrate connection portion 30 is formed.
  • the unit 30 may be used.
  • the components in the pixel array unit 11 formed on the first substrate 10 and the components in the signal processing circuit unit 21 formed on the second substrate 20 are electrically
  • a micro through hole is used as the inter-substrate connection portion 30 to be connected in a random manner
  • a silicon through electrode is used as the inter-substrate connection portion 30 to electrically connect the components other than the pixel array portion 11 It is also possible to use a configuration.
  • each unit pixel arranged in the pixel array unit 11 is divided into a plurality of groups, and the vertical signal line in the pixel array unit 11 is divided into a plurality.
  • the length of each vertical signal line can be shortened, and the number of unit pixels connected to each vertical signal line can be reduced.
  • the load of each vertical signal line can be reduced.
  • the respective unit pixels correspond. It is possible to realize speeding-up and low power consumption of readout of pixel signals to column circuits.
  • the first substrate 10 in which the pixel array unit 11 is formed and the second substrate 20 in which the signal processing circuit unit 21 is formed are stacked.
  • the vertical signal lines can be divided into a suitable number without restriction on the number of divisions of the vertical signal lines as in the configuration for reducing the load of the vertical signal lines in the device.
  • the load on each vertical signal line is reduced without increasing the chip area, and speeding up and low power consumption of readout of pixel signals from each unit pixel to the corresponding column circuit Can be realized.
  • the vertical readout circuit 12 simultaneously outputs control signals for reading out pixel signals from the respective unit pixels and outputting the pixel signals to the corresponding column circuits to each of the unit pixels belonging to different groups, that is, The unit pixels of different rows arranged in the pixel array unit 11 simultaneously output pixel signals to the corresponding column circuits.
  • the solid-state imaging device 1 by reducing the load on each vertical signal line, the speed and power consumption of reading pixel signals from each unit pixel to the corresponding column circuit can be reduced. It is possible to achieve both the speeding up of the solid-state imaging device 1 by outputting in parallel the image signals processed by the column circuit.
  • FIG. 3 is a block diagram showing a schematic configuration of the solid-state imaging device 1 according to the first embodiment.
  • the solid-state imaging device 1 of the first embodiment shown in FIG. 3 includes a first substrate 10 provided with a pixel array unit 11, a vertical readout circuit 12, and a pixel control unit 13, a signal processing circuit unit 21, and readout. And a second substrate 20 provided with the circuit control unit 23.
  • unit pixels 110 are arranged in a two-dimensional matrix of 16 rows and 4 columns, and the arranged unit pixels 110 are divided into four groups. Then, the pixel array unit 11 divides each of the vertical signal lines corresponding to the arranged unit pixels 110 for each column into four. More specifically, the pixel array unit 11 divides all the arranged unit pixels 110 into a first group to a fourth group every 4 rows and 4 columns, and corresponds to the unit pixels 110 in the same column. The vertical signal line is divided into four.
  • the signal processing circuit unit 21 includes four group signal processing circuits 221 to group signal processing circuits 224 corresponding to the first to fourth groups of the unit pixels 110 divided by the pixel array unit 11. Is equipped.
  • Each of the group signal processing circuit 221 to the group signal processing circuit 224 includes pixel load current sources and column circuits whose number corresponds to the number of columns of the unit pixels 110 arranged in the pixel array unit 11, and the respective column circuits. And a horizontal readout circuit and an output unit. That is, each of the group signal processing circuit 221 to the group signal processing circuit 224 includes four pixel load current sources and four pixel load current sources corresponding to the respective columns of the unit pixels 110 arranged in four columns in the pixel array unit 11. It comprises a column circuit and one horizontal readout circuit and an output.
  • the group signal processing circuit 221 corresponding to the first group in the pixel array unit 11 includes four pixel load current sources (pixels) respectively corresponding to the four columns of unit pixels 110 belonging to the first group.
  • a load current source 2411 to a pixel load current source 2414), four column circuits (column circuits 2511 to 2514), a horizontal readout circuit 261, and an output unit 271 are provided.
  • the group signal processing circuit 222 corresponding to the second group in the pixel array unit 11 includes four pixel load current sources (pixel load current sources 2421 respectively corresponding to the four columns of unit pixels 110 belonging to the second group.
  • the pixel load current source 2424 four column circuits (column circuits 2521 to 2524), a horizontal readout circuit 262, and an output section 272 are provided.
  • the group signal processing circuit 223 corresponding to the third group in the pixel array unit 11 includes four pixel load current sources (pixel load current sources 2431 respectively corresponding to the four columns of unit pixels 110 belonging to the third group.
  • the pixel load current source 2434 four column circuits (column circuits 2531 to 2534), a horizontal readout circuit 263, and an output unit 273 are provided.
  • the group signal processing circuit 224 corresponding to the fourth group in the pixel array unit 11 includes four pixel load current sources (pixel load current sources 2441 respectively corresponding to the four columns of unit pixels 110 belonging to the fourth group).
  • the pixel load current source 2444), four column circuits (column circuit 2541 to column circuit 2544), a horizontal readout circuit 264, and an output unit 274 are provided.
  • group signal processing circuit 22 when the group signal processing circuit 221, the group signal processing circuit 222, the group signal processing circuit 223, and the group signal processing circuit 224 are not distinguished from each other, “group signal processing circuit 22 "
  • pixel load current source 241 When the pixel load current source 2411 to the pixel load current source 2414 in the group signal processing circuit 221 are not distinguished from one another, they are referred to as “pixel load current source 241”.
  • pixel load current source 242 When the pixel load current source 2421 to the pixel load current source 2424 in the group signal processing circuit 222 are not distinguished from one another, they are referred to as “pixel load current source 242”.
  • pixel load current source 2431 to the pixel load current source 2434 in the group signal processing circuit 223 are not distinguished, they are referred to as “pixel load current source 243”.
  • pixel load current source 244 when the pixel load current source 2441 to the pixel load current source 2444 in the group signal processing circuit 224 are not distinguished from one another, they are referred to as “pixel load current source 244”.
  • pixel load current source 2431 to the pixel load current source 2434 and the pixel load current source 2441 to the pixel load current source 2444 in the group signal processing circuit 224 are not distinguished from each other, they are referred to as “pixel load current source 24”.
  • column circuits 2511 to 2514 in the group signal processing circuit 221 are not distinguished from one another, they are referred to as “column circuits 251”. Further, when the column circuits 2521 to 2524 in the group signal processing circuit 222 are not distinguished from one another, they are referred to as “column circuits 252”. Further, when the column circuits 2531 to 2534 in the group signal processing circuit 223 are not distinguished from one another, they are referred to as “column circuit 253”. Further, when the column circuits 2541 to 2544 in the group signal processing circuit 224 are not distinguished from one another, they are referred to as “column circuits 254”.
  • column circuits 2541 to 2544 in the group signal processing circuit 224 are not distinguished from one another, they are referred to as "column circuits 25".
  • the horizontal readout circuit 264 in the signal processing circuit 224 is not distinguished, it is referred to as “horizontal readout circuit 26”.
  • an output unit 271 in the group signal processing circuit 221, an output unit 272 in the group signal processing circuit 222, an output unit 273 in the group signal processing circuit 223, and an output unit 274 in the group signal processing circuit 224 When it does not distinguish, it calls it "the output part 27.”
  • Each unit pixel 110 in the pixel array unit 11 outputs a pixel signal corresponding to the incident subject light to the corresponding vertical signal line in accordance with the control signal input from the vertical readout circuit 12.
  • Each of the vertical signal lines corresponding to the same row of unit pixels 110 in each group is supplied with the pixel load current in the corresponding group signal processing circuit 22 via the corresponding inter-substrate connection unit 30. Connected to the source and column circuit.
  • the vertical signal line to which the four unit pixels 110 in the first column of the first group are connected is connected to the pixel load current corresponding to the group signal processing circuit 221 via the inter-substrate connection portion 311.
  • Source 2411 and column circuit 2511 are connected.
  • the vertical signal lines connected to the four unit pixels 110 in the second to fourth columns of the first group are group signals via the inter-substrate connection portion 312 to the inter-substrate connection portion 314, respectively.
  • the processing circuit 221 is connected to corresponding pixel load current sources 2412 to 2414 and column circuits 2512 to 2514.
  • the vertical signal lines connected to the four unit pixels 110 in the first to fourth columns of the second group are group signals via the inter-substrate connection portion 321 to the inter-substrate connection portion 324, respectively.
  • the processing circuit 222 is connected to the corresponding pixel load current source 2421 to pixel load current source 2424 and to the column circuit 2521 to column circuit 2524.
  • the vertical signal lines connected to the four unit pixels 110 in the first to fourth columns of the third group are group signals via the inter-substrate connection portion 331 to the inter-substrate connection portion 334, respectively.
  • the processing circuit 223 is connected to the corresponding pixel load current source 2431 to the pixel load current source 2434 and the column circuit 2531 to the column circuit 2534.
  • the vertical signal lines connected to the four unit pixels 110 in the first to fourth columns of the fourth group are group signals via the inter-substrate connection parts 341 to the inter-substrate connection parts 344, respectively.
  • the processing circuit 224 is connected to the corresponding pixel load current source 2441 to the pixel load current source 2444 and the column circuit 2541 to the column circuit 2544.
  • the pixel load current sources 24 in each of the group signal processing circuits 22 are current sources, one of which is connected to the ground of the group signal processing circuit 22 and the other of which is connected to the corresponding vertical signal line.
  • the pixel load current source 24 operates as a load of the transistor of the amplification unit provided in the unit pixel 110 connected to the corresponding vertical signal line.
  • the column circuits 25 in each of the group signal processing circuits 22 receive respective pixel signals sequentially input from the unit pixels 110 connected to the corresponding vertical signal line under the control of the readout circuit control unit 23. Is a processing circuit that performs predetermined processing. Each of the column circuits outputs an output signal after processing the input pixel signal to the corresponding output unit 27 according to the control from the horizontal readout circuit 26 in the group signal processing circuit 22. Do.
  • the column circuit 25 may be, for example, a CDS (Correlated Double Sampling) circuit that performs noise suppression on a pixel signal, an amplification circuit that amplifies a pixel signal, or a pixel signal (analog signal).
  • An analog-to-digital converter or the like which analog-digital converts and outputs a digital signal according to the size of the pixel signal can be considered.
  • FIG. 3 shows the case where each column circuit 25 provided in the solid-state imaging device 1 of the first embodiment is an analog-to-digital converter (ADC).
  • ADC analog-to-digital converter
  • the analog-to-digital converter may have, for example, a function of performing CDS processing.
  • the horizontal readout circuit 26 in each of the group signal processing circuits 22 sequentially reads out the processed output signals output from the corresponding column circuit 25 and causes the output unit 27 to sequentially output the processed output signals.
  • the output unit 27 in each of the group signal processing circuits 22 outputs the processed output signal sequentially input from the corresponding column circuit 25 by the horizontal readout circuit 26 to the outside of the solid-state imaging device 1 as an image signal.
  • the readout circuit control unit 23 controls the pixel control unit 13 provided on the first substrate 10 and the signal processing circuit unit 21 according to the operation mode when the solid-state imaging device 1 reads out the pixel signal and outputs it as an image signal.
  • the column circuit 25 and the horizontal readout circuit 26 provided in each of the group signal processing circuits 22 are controlled. A detailed description of an operation mode in which the solid-state imaging device 1 outputs an image signal will be described later.
  • the unit pixels 110 in the unit 11 are driven to control the method of reading out pixel signals.
  • the vertical readout circuit 12 drives each unit pixel 110 in the pixel array unit 11 under the control of the pixel control unit 13 and outputs the pixel signal of each unit pixel 110 to the corresponding vertical signal line.
  • the vertical readout circuit 12 can drive not only the unit pixels 110 provided in the pixel array unit 11 sequentially but also simultaneously drive the unit pixels 110 in a plurality of groups.
  • each unit pixel 110 disposed in the pixel array unit 11 is divided into four groups (first group to fourth group). That is, by dividing the vertical signal line in the pixel array unit 11 into four, the length of each vertical signal line is shortened, and the number of unit pixels 110 connected to each vertical signal line is set. It is 1/4. That is, in the solid-state imaging device 1 according to the first embodiment, the load of each divided vertical signal line is reduced to 1/4 of the load of one column of vertical signal lines in the conventional solid-state imaging device. .
  • the transistors of the amplification unit provided in the unit pixel 110 are It is possible to realize speeding-up and low power consumption of reading of pixel signals from each unit pixel 110 to the corresponding column circuit 25 without increasing the size.
  • the group signal processing circuit 22 that is, the pixel load current source 24, the column circuit 25, for each vertical signal line divided in the pixel array unit 11.
  • a horizontal readout circuit 26 and an output unit 27 are provided.
  • the unit pixels 110 belonging to each group simultaneously output pixel signals to the corresponding group signal processing circuit 221 to group signal processing circuit 224.
  • An image signal can be output simultaneously from each of the group signal processing circuit 221 to the group signal processing circuit 224. That is, in the solid-state imaging device 1 of the first embodiment, image signals for four lines can be simultaneously output to the outside. As a result, in the solid-state imaging device 1 according to the first embodiment, the speeding up of the output of the image signal can be realized.
  • speeding up and reduction in power consumption of pixel signals from the unit pixel 110 to the column circuit 25 can be achieved by reducing the load on each vertical signal line. And the speeding-up of the solid-state imaging device 1 by outputting the image signals processed by the respective column circuits 25 in parallel can be compatible.
  • FIG. 4 is a circuit diagram showing a schematic configuration of a unit pixel 110 in the pixel array unit 11 of the solid-state imaging device 1 according to the first embodiment.
  • One unit pixel 110 is shown in FIG.
  • a unit pixel 110 includes a photoelectric conversion unit PD, a transfer transistor M1, a charge storage unit FD, a pixel reset transistor M2, an amplification transistor M3, and a selection transistor M4.
  • the unit pixel 110 converts the incident subject light (visible light) into a pixel signal and outputs the pixel signal to the vertical signal line 40.
  • the photoelectric conversion unit PD photoelectrically converts incident object light to generate a signal charge, and accumulates the generated signal charge as a photoelectric conversion signal.
  • the transfer transistor M1 transfers the photoelectric conversion signal accumulated in the photoelectric conversion unit PD to the gate terminal of the amplification transistor M3 in accordance with the control signal ⁇ TX input from the vertical readout circuit 12.
  • the photoelectric conversion signal stored in the photoelectric conversion unit PD and transferred by the transfer transistor M1 is stored in the charge storage unit FD.
  • the charge storage portion FD is a capacitance attached to a node connected to the gate terminal of the amplification transistor M3, and is indicated by a symbol of a capacitor in the schematic configuration of the unit pixel 110 shown in FIG.
  • the amplification transistor M3 outputs a signal voltage corresponding to the photoelectric conversion signal transferred to the gate terminal by the transfer transistor M1, that is, the photoelectric conversion signal stored in the charge storage portion FD. At this time, the amplification transistor M3 outputs the photoelectric charge accumulated in the charge accumulation portion FD in accordance with the current value of the pixel load current source 24 connected to the corresponding vertical signal line 40 via the corresponding inter-substrate connection portion 30. A signal voltage obtained by amplifying the converted signal is output.
  • the selection transistor M4 outputs the signal voltage output from the amplification transistor M3 to the vertical signal line 40 as a pixel signal in accordance with the control signal ⁇ SEL input from the vertical readout circuit 12. Thereby, the pixel signal corresponding to the photoelectric conversion signal generated and accumulated by the photoelectric conversion unit PD is read out to the vertical signal line 40.
  • the pixel reset transistor M2 resets the photoelectric conversion signal in the unit pixel 110 to the power supply voltage VDD in accordance with the control signal ⁇ RST input from the vertical readout circuit 12.
  • a pixel signal corresponding to a photoelectric conversion signal obtained by photoelectrically converting object light incident on the photoelectric conversion unit PD in the unit pixel 110 is transmitted to the corresponding column circuit 25 via the corresponding inter-substrate connection unit 30. It is input.
  • the operation of the unit pixel 110 shown in FIG. 4 is the same as the operation of a unit pixel arranged in a general solid-state imaging device. Therefore, the detailed description of the operation of the unit pixel 110 will be omitted.
  • FIG. 5A shows regions of first to fourth groups obtained by dividing all unit pixels 110 arranged in the pixel array unit 11 provided in the solid-state imaging device 1 into four groups.
  • 5B and 5C schematically show the transition of the row of unit pixels 110 outputting pixel signals in each operation mode of the solid-state imaging device 1, that is, the row transition of the pixel array unit 11 outputting as an image signal. It shows.
  • the horizontal axis represents the time for the solid-state imaging device 1 to output an image signal according to the pixel signal output from each unit pixel 110, and the vertical axis represents the solid-state imaging device 1 for the pixel signal.
  • a row of unit pixels 110 for outputting a corresponding image signal is shown.
  • regions of all unit pixels 110 arranged in the pixel array unit 11 are divided into four groups of first to fourth groups.
  • the vertical readout circuit 12 can not only drive the unit pixels 110 provided in the pixel array unit 11 sequentially but also drive the unit pixels 110 in a plurality of groups simultaneously.
  • an operation mode hereinafter referred to as "parallel operation mode" in which unit pixels 110 in a plurality of groups are simultaneously driven to output image signals corresponding to pixel signals of a plurality of rows in parallel.
  • FIG. 5B schematically shows transition of a row of unit pixels 110 in the parallel operation mode
  • FIG. 5C schematically shows transition of a row of unit pixels 110 in the sequential operation mode.
  • the camera control apparatus 5 with which the imaging device 8 was equipped performs switching of two operation modes, ie, the setting of a parallel operation mode or a sequential operation mode, for example. Then, in the imaging device 8, the operation mode of the solid-state imaging device 1 in which the image signal processing device 3 that processes the image signal output from the solid-state imaging device 1 is set (switched) by the camera control device 5 Perform processing according to
  • the readout circuit control unit 23 outputs, to the pixel control unit 13, a control signal indicating that the image signal is output in the parallel operation mode. Thereby, the pixel control unit 13 instructs the vertical readout circuit 12 to simultaneously drive the unit pixels 110 belonging to the four groups and sequentially read out the pixel signals. In response to this instruction, the vertical readout circuit 12 drives the unit pixels 110 of the first row belonging to each of the first to fourth groups, and the respective pixel signals are transmitted to the first to fourth groups. Are output to the group signal processing circuit 22 corresponding to each.
  • the readout circuit control unit 23 performs processing (here, analog-to-digital conversion processing) on pixel signals output from the unit pixels 110 belonging to the corresponding group to the respective column circuits 25 in the group signal processing circuit 22. Run it.
  • the readout circuit control unit 23 causes the horizontal readout circuit 26 in the group signal processing circuit 22 to sequentially output the processed output signals output from the corresponding column circuits 25 to the output unit 27.
  • the image signal corresponding to the pixel signal output from the unit pixel 110 of the first row belonging to each of the first to fourth groups is output in parallel by the output unit 27 in the group signal processing circuit 22. That is, image signals for four lines are simultaneously output to the outside.
  • the vertical readout circuit 12 drives the unit pixels 110 of the next row belonging to each of the first group to the fourth group, and the respective pixel signals are set to each of the first group to the fourth group. It is output to the corresponding group signal processing circuit 22. Then, the readout circuit control unit 23 executes processing by each column circuit 25 in the group signal processing circuit 22 and sequentially outputs the output signal after processing by the horizontal readout circuit 26 to the output unit 27.
  • the vertical readout circuit 12 sequentially drives the unit pixels 110 belonging to each of the first to fourth groups row by row to correspond to each of the first to fourth groups.
  • the group signal processing circuit 22 sequentially outputs the respective pixel signals.
  • the read out circuit control unit 23 sequentially performs the processing by each column circuit 25 in the group signal processing circuit 22 and the output to the output unit 27 of the processed output signal.
  • the simultaneous output from the output unit 27 in the group signal processing circuit 22 of the image signal corresponding to the pixel signal output from the unit pixel 110 in the last row belonging to each of the first to fourth groups is When finished, the solid-state imaging device 1 completes the output of the image signal in the parallel operation mode.
  • image signals corresponding to pixel signals output by unit pixels 110 belonging to each of the first to fourth groups are output in parallel. .
  • the output of the image signal from the solid-state imaging device 1 can be speeded up.
  • the readout circuit control unit 23 outputs, to the pixel control unit 13, a control signal indicating that the image signal is to be output sequentially in the operation mode.
  • the pixel control unit 13 instructs the vertical readout circuit 12 to sequentially drive the unit pixels 110 belonging to the four groups, and to sequentially read out the pixel signals.
  • the vertical readout circuit 12 drives the unit pixels 110 in the first row belonging to the first group, and causes each of the pixel signals to be output to the group signal processing circuit 221 corresponding to the first group. .
  • the readout circuit control unit 23 processes the pixel signals output from the unit pixels 110 belonging to the first group corresponding to the respective column circuits 251 in the group signal processing circuit 221 (here, analog-to-digital conversion). Process) is executed. Further, the read out circuit control unit 23 causes the horizontal read out circuit 261 in the group signal processing circuit 221 to sequentially output the processed output signals output from the corresponding column circuits 251 to the output unit 271.
  • an image signal corresponding to the pixel signal output from the unit pixels 110 in the first row belonging to the first group is output from the output unit 271 in the group signal processing circuit 221 to the outside.
  • the vertical readout circuit 12 drives the unit pixels 110 in the next row belonging to the first group, and outputs the respective pixel signals to the group signal processing circuit 221 corresponding to the first group.
  • the readout circuit control unit 23 executes processing by each column circuit 251 in the group signal processing circuit 221 and sequentially outputs the output signal after processing by the horizontal readout circuit 261 to the output unit 271.
  • an image signal corresponding to the pixel signal output from the unit pixel 110 in the next row belonging to the first group is output from the output unit 271 in the group signal processing circuit 221.
  • the vertical readout circuit 12 sequentially drives the unit pixels 110 belonging to the first group row by row, and sequentially outputs the respective pixel signals to the group signal processing circuit 221 corresponding to the first group.
  • the read out circuit control unit 23 sequentially performs the processing by each column circuit 251 in the group signal processing circuit 221 and the output to the output unit 271 of the processed output signal.
  • the vertical readout circuit 12 subsequently drives the unit pixels 110 of the first row belonging to the second group,
  • the signal is output to the group signal processing circuit 222 corresponding to the second group.
  • the readout circuit control unit 23 causes each column circuit 252 in the group signal processing circuit 222 to execute processing on the pixel signal output from the unit pixel 110 belonging to the corresponding second group, and the group signal
  • the horizontal readout circuits 262 in the processing circuit 222 sequentially output the processed output signals output from the corresponding column circuits 252 to the output unit 272.
  • the image signal corresponding to the pixel signal output from the unit pixel 110 of the first row belonging to the second group is a group following the pixel signal output from the unit pixel 110 of the last row of the first group.
  • the signal is output from the output unit 272 in the signal processing circuit 222 to the outside.
  • the vertical readout circuit 12 sequentially drives the unit pixels 110 belonging to the third group, and further, unit pixels 110 belonging to the third group. Subsequently, the unit pixels 110 belonging to the fourth group are sequentially driven to sequentially output the respective pixel signals to the corresponding group signal processing circuit 22. Further, the readout circuit control unit 23 executes processing by each column circuit 25 in the group signal processing circuit 22 corresponding to the unit pixel 110 driven by the vertical readout circuit 12, and an output signal after processing by the horizontal readout circuit 26. The sequential output to the output unit 27 is performed.
  • the output from the output unit 272 in the group signal processing circuit 222 of the image signal according to the pixel signal output from the unit pixel 110 in the last row belonging to the second group it belongs to the third group.
  • the image signal corresponding to the pixel signal output from the unit pixel 110 in the first row is sequentially output from the output unit 273 in the group signal processing circuit 223.
  • the first belonging to the fourth group The image signal corresponding to the pixel signal output from the unit pixel 110 in the second row is sequentially output from the output unit 274 in the group signal processing circuit 224.
  • the solid-state imaging device 1 When the output from the output unit 274 in the group signal processing circuit 224 of the image signal according to the pixel signal output from the unit pixel 110 in the last row belonging to the fourth group is completed, the solid-state imaging device 1 The output of the image signal in the sequential operation mode is completed.
  • the image signal corresponding to the pixel signal output from the unit pixel 110 belonging to each of the first to fourth groups is The signal is sequentially output from the group signal processing circuit 221 to the group signal processing circuit 224 corresponding to the pixel 110.
  • the sequential operation mode as in the conventional solid-state imaging device, it is possible to sequentially output the image signals according to the pixel signals output by all the unit pixels 110 arranged in the pixel array unit 11.
  • each unit pixel 110 disposed in the pixel array unit 11 is divided into four groups, and the vertical signal lines are divided into four, so that the lengths of the respective vertical signal lines And the number of unit pixels 110 connected to each vertical signal line is 1/4.
  • the load on each of the divided vertical signal lines is reduced to 1 ⁇ 4 of the load on one column of vertical signal lines in the conventional solid-state imaging device, and the image signal is output. Power consumption can be reduced compared to conventional solid-state imaging devices.
  • the current values of the conventional solid-state imaging device and the pixel load current source are made equal, the readout from the pixel to the column circuit can be further speeded up.
  • a plurality of groups in which a plurality of pixels (unit pixels 110) arranged in a two-dimensional matrix form are grouped in a predetermined plurality of rows.
  • the first substrate (first substrate 10) having the pixel portion (pixel array portion 11) divided into four groups) and the same row in each of the first to fourth groups
  • the pixel load current source (pixel load current source 24) corresponding to the vertical signal line (vertical signal line 40) to which the plurality of arranged unit pixels 110 are connected, and the output from the unit pixel 110 to the corresponding vertical signal line 40
  • a column circuit for performing predetermined processing on the divided pixel signals for each column of unit pixels 110 belonging to each of the first to fourth groups, and the respective columns Pixel signal processed by the circuit 25
  • a second substrate (a plurality of signal processing circuits (group signal processing circuits 22) for outputting each of the unit pixels 110 as an image signal corresponding to each of the first to fourth groups)
  • the first substrate 10 and the second substrate 20 are
  • each of the pixel load current source 24 and the column circuit 25 corresponding to each vertical signal line 40 A solid-state imaging device (solid-state imaging device 1) electrically connected via the respective inter-substrate connection portions (inter-substrate connection portions 30) corresponding to the lines 40 is configured.
  • a plurality of groups in which a plurality of unit pixels 110 arranged in a two-dimensional matrix are grouped in a predetermined plurality of rows. And the plurality of unit pixels 110 arranged in the same column in each of the first to fourth groups are connected to each other.
  • a second substrate 20 having a plurality of paths 22 corresponding to each of the first group to the fourth group, and the first substrate 10 and the second substrate 20 are stacked, Each vertical signal line 40 in each group of the group to fourth group and each vertical signal line 40 in the group signal processing circuit 22 corresponding to each group of the first group to fourth group
  • the mechanical shutter for controlling the amount of light incident on the solid-state imaging device 1 is further provided, and each group of the first group to the fourth group
  • the pixel signals output from the unit pixels 110 driven here are driven in parallel from the group signal processing circuits 22 corresponding to the respective groups of the first to fourth groups by simultaneously driving the unit pixels 110 in the
  • the mechanical shutter 7 constitutes an imaging device 8 that blocks light incident on the solid-state imaging device 1.
  • the first substrate 10 in which the pixel array unit 11 is formed and the second substrate 20 in which the signal processing circuit unit 21 is formed are the same. Make a stacked configuration.
  • each unit pixel 110 disposed in the pixel array unit 11 can be divided into a plurality of groups without being limited in number.
  • the vertical signal line to which the unit pixels 110 in the same column are connected in the pixel array unit 11 is divided into the number of groups into which the unit pixels 110 are divided. it can.
  • the length of each vertical signal line can be shortened, and the number of unit pixels 110 connected to each vertical signal line can be reduced.
  • the load of each divided vertical signal line can be reduced compared to the load of one vertical signal line in the conventional solid-state imaging device.
  • the current value of the pixel load current source 24 corresponding to each unit pixel 110 is not increased, and the amplification transistor M3 provided in the unit pixel 110 is It is possible to realize speeding-up and low power consumption of reading of pixel signals from each unit pixel 110 to the corresponding column circuit 25 without increasing the size.
  • the number of unit pixels 110 connected to each vertical signal line be equal. . That is, when dividing each unit pixel 110 arranged in the pixel array unit 11 into a plurality of groups in the solid-state imaging device 1 of the first embodiment, the number of unit pixels 110 belonging to each group is equal. Is desirable.
  • the unit pixels 110 are divided into four groups, and the length of each vertical signal line in the pixel array unit 11 is made 1/4. In addition, the number of unit pixels 110 connected to each vertical signal line is reduced to 1/4, and the load on each vertical signal line is reduced to 1/4.
  • the group signal processing circuit 22 corresponding to each group is provided in the second substrate 20. Then, in the solid-state imaging device 1 of the first embodiment, in the parallel operation mode, by simultaneously outputting pixel signals from the unit pixels 110 belonging to each group to the corresponding group signal processing circuit 22, Image signals for four lines are output from the signal processing circuit 22 simultaneously. As a result, in the solid-state imaging device 1 according to the first embodiment, the speeding up of the output of the image signal can be realized. At this time, in the solid-state imaging device 1 according to the first embodiment, since the load on each vertical signal line is reduced in each group, low power consumption can be realized when outputting an image signal. Can.
  • the solid-state imaging device 1 of the first embodiment in the sequential operation mode, by sequentially outputting pixel signals to the corresponding group signal processing circuit 22 from the unit pixels 110 belonging to each group, Image signals are sequentially output from the signal processing circuits 22 to the outside.
  • the solid-state imaging device 1 according to the first embodiment it is possible to realize low power consumption at the time of outputting an image signal by the effect of reducing the load of each vertical signal line in each group. it can.
  • the solid-state imaging device 1 by reducing the load of each vertical signal line, it is possible to achieve both high speed and low power consumption.
  • solid-state imaging device 100 The configuration of the solid-state imaging device 100 according to the second embodiment includes the same configuration as that of the solid-state imaging device 1 according to the first embodiment shown in FIG.
  • the same components as the solid-state imaging device 1 of the first embodiment are the same as the solid-state imaging device 1 It demonstrates using the code
  • FIG. 6 is a block diagram showing a schematic configuration of a solid-state imaging device 100 according to the second embodiment.
  • two substrates (chips) of a first substrate 10 and a second substrate 20 are stacked, The first substrate 10 and the second substrate 20 are bonded (connected) at the inter-substrate connecting portion 30.
  • the solid-state imaging device 100 according to the second embodiment shown in FIG. 6 includes the first substrate 10 including the pixel array unit 11, the vertical readout circuit 12, and the pixel control unit 13, the signal processing circuit unit 21, and the readout. And a second substrate 20 provided with a circuit control unit 23 and a power supply control unit 28.
  • the solid-state imaging device 100 according to the second embodiment has a configuration in which a power control unit 28 is added to the configuration of the solid-state imaging device 1 according to the first embodiment shown in FIG.
  • functions corresponding to the power control unit 28 are added to the corresponding components in the solid-state imaging device 100 according to the second embodiment.
  • these components are the same as the respective components in the solid-state imaging device 1 according to the first embodiment, except for the functions added to correspond to the power control unit 28. That is, the operation of these components is the same as the operation of the corresponding components in the solid-state imaging device 1 of the first embodiment except for the operation according to the added function. Therefore, in the following description, in order to facilitate the description, the component to which the function corresponding to the power supply control unit 28 is added also uses the same reference numeral as the solid-state imaging device 1, and the operation according to the added function I will explain only about.
  • the readout circuit control unit 23 controls the pixel control unit 13 provided on the first substrate 10 and the signal processing circuit unit 21 according to the operation mode when the solid-state imaging device 100 reads out the pixel signal and outputs it as an image signal.
  • the column circuit 25 and the horizontal readout circuit 26 provided in each of the group signal processing circuits 22 are controlled. Further, the read out circuit control unit 23 controls the power supply control unit 28 in accordance with the operation mode of the solid-state imaging device 100.
  • the power supply control unit 28 operates in the signal processing circuit unit 21 according to the control from the readout circuit control unit 23, that is, according to the operation mode when the solid-state imaging device 100 reads out the pixel signal and outputs it as an image signal.
  • the power supplies of the components of the respective group signal processing circuits 22 are controlled. That is, the power of the component in the group signal processing circuit 22 which operates when the solid-state imaging device 100 outputs the current image signal is turned on, and the power of the component in the group signal processing circuit 22 which does not operate is selected. Turn off.
  • the control of power ON or OFF in the power controller 28 is performed, for example, by controlling the supply of current to each component.
  • the power supply control unit 28 includes the pixel load current source 24 provided in the group signal processing circuit 22 that operates when the solid-state imaging device 100 outputs the current image signal, the column circuit 25, and the horizontal readout circuit. 26 and the pixel load current source 24 provided in the group signal processing circuit 22 that supplies current to the output unit 27 and does not operate with the current image signal output, the column circuit 25, the horizontal readout circuit 26, and the output unit 27 Stop the supply of current.
  • the group signal processing circuit 22 that outputs an image signal operates.
  • a detailed description of the control of the power supply in each operation mode that is, the control of the power ON or OFF will be described later.
  • each unit pixel 110 disposed in the pixel array unit 11 is not divided into the first as in the solid-state imaging device 1 according to the first embodiment.
  • the length of each vertical signal line is shortened and the number of unit pixels 110 connected to each vertical signal line is reduced to 1 ⁇ 4.
  • unit pixel 110 to column circuit 25 by reducing the load of each vertical signal line It is possible to achieve both the speeding-up of readout of pixel signals and the reduction of power consumption and the speeding-up of the solid-state imaging device 100 by outputting the image signals processed by the respective column circuits 25 in parallel.
  • the solid-state imaging device 100 includes the power control unit 28. Then, the power control unit 28 controls the power of the components included in each of the group signal processing circuits 22 according to the operation mode in which the solid-state imaging device 100 reads the pixel signal and outputs it as an image signal. As a result, the current consumption by the components in the group signal processing circuit 22 that does not operate at the current output of the image signal is reduced, and the power consumption of the solid-state imaging device 100 can be further reduced.
  • FIGS. 7A to 7C are diagrams showing a method of reading pixel signals in the solid-state imaging device 100 according to the second embodiment.
  • FIG. 7A shows areas of first to fourth groups obtained by dividing all unit pixels 110 arranged in the pixel array unit 11 provided in the solid-state imaging device 100 into four groups.
  • the region of all unit pixels 110 arranged in the pixel array unit 11 is a first group
  • the fourth group is divided into four groups.
  • the image signal can be output in two operation modes of the parallel operation mode and the sequential operation mode.
  • the power control unit 28 controls the power of the group signal processing circuit 22 in accordance with the operation mode.
  • FIG. 7B schematically shows the transition of the rows of unit pixels 110 in the parallel operation mode
  • FIG. 7C schematically shows the transition of the rows of unit pixels 110 in the sequential operation mode.
  • the horizontal axis indicates the time for the solid-state imaging device 100 to output an image signal according to the pixel signal output by each unit pixel 110
  • the vertical axis indicates the solid-state imaging device 100 for the pixel signal
  • a row of unit pixels 110 for outputting a corresponding image signal is shown.
  • the readout circuit control unit 23 outputs a control signal indicating that an image signal is output in the parallel operation mode to the pixel control unit 13 and the power control unit 28.
  • the power control unit 28 turns on the power of the components in all of the group signal processing circuits 22.
  • the pixel control unit 13 instructs the vertical readout circuit 12 to simultaneously drive the unit pixels 110 belonging to the four groups to sequentially read out the pixel signals.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 of the first row belonging to each of the first group to the fourth group, and the respective pixel signals are first group to fourth group. It is sequentially output to the group signal processing circuit 22 corresponding to each of the groups.
  • the readout circuit control unit 23 processes the pixel signals sequentially output from the unit pixels 110 belonging to the corresponding group to the column circuits 25 in the group signal processing circuit 22 (here, analog-to-digital conversion processing). To execute sequentially.
  • the readout circuit control unit 23 causes the horizontal readout circuit 26 in the group signal processing circuit 22 to sequentially output the processed output signals sequentially output from the corresponding column circuits 25 to the output unit 27.
  • the output unit 27 in the group signal processing circuit 22 parallels the image signals corresponding to the pixel signals sequentially output from the unit pixels 110 of the first row belonging to each of the first to fourth groups. That is, four lines of image signals are simultaneously and sequentially output to the outside.
  • the power control unit 28 turns on the power of the components in all the group signal processing circuits 22. Therefore, the operation in the parallel operation mode in the solid-state imaging device 100 is the same as the operation in the parallel operation mode in the solid-state imaging device 1 according to the first embodiment. Therefore, the detailed description of the operation of the parallel operation mode in the solid-state imaging device 100 is omitted.
  • the readout circuit control unit 23 outputs a control signal indicating that the image signal is output in the operation mode in sequence to the pixel control unit 13 and the power control unit 28.
  • the pixel control unit 13 instructs the vertical readout circuit 12 to sequentially drive the unit pixels 110 belonging to the four groups, and to sequentially read out the pixel signals.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 of the first row belonging to the first group, and sequentially arranges respective pixel signals to the group signal processing circuit 221 corresponding to the first group. Make it output.
  • the readout circuit control unit 23 processes the pixel signals sequentially output from the unit pixels 110 belonging to the corresponding first group to the respective column circuits 251 in the group signal processing circuit 221 (here, analog digital The conversion process is sequentially executed.
  • the readout circuit control unit 23 causes the horizontal readout circuit 261 in the group signal processing circuit 221 to sequentially output the processed output signals sequentially output from the corresponding column circuits 251 to the output unit 271.
  • the power supply control unit 28 generates the component (pixel load current in the group signal processing circuit 221).
  • the power supply of the source 241, the column circuit 251, the horizontal readout circuit 261, and the output unit 271 is turned on.
  • the power control unit 28 includes components in the group signal processing circuit 222 to the group signal processing circuit 224 (pixel load current source 242 to pixel load current source 244, column circuit 252 to column circuit 254, horizontal readout circuit 262 Power supply of the horizontal readout circuit 264 and the output unit 272 to the output unit 274 is turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixels 110 in the first row belonging to the first group is sequentially output from the output unit 271 in the group signal processing circuit 221 to the outside.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 in the first row belonging to the second group.
  • the pixel signals are sequentially output to the group signal processing circuit 222 corresponding to the second group.
  • the readout circuit control unit 23 also causes each column circuit 252 in the group signal processing circuit 222 to sequentially execute processing on pixel signals sequentially output from the unit pixels 110 belonging to the corresponding second group,
  • the horizontal readout circuit 262 in the signal processing circuit 222 sequentially outputs the processed output signals sequentially output from the corresponding column circuits 252 to the output unit 272.
  • the power control unit 28 turns on the power of the components (the pixel load current source 242, the column circuit 252, the horizontal readout circuit 262, and the output unit 272) in the group signal processing circuit 222.
  • the power supply control unit 28 includes the group signal processing circuit 221 and the components in the group signal processing circuit 223 to the group signal processing circuit 224 (pixel load current source 241 and pixel load current source 243 to pixel load current source Turn off the power supply of the column circuit 251 and the column circuit 253 to the column circuit 254, the horizontal readout circuit 261 and the horizontal readout circuit 263 to the horizontal readout circuit 264, and the output unit 271 and the output unit 273 Do.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixels 110 of the first row belonging to the second group follows the pixel signal output by the unit pixels 110 of the last row of the first group.
  • the output unit 272 in the group signal processing circuit 222 sequentially outputs the signal to the outside.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 in the first row belonging to the third group.
  • the pixel signals are sequentially output to the group signal processing circuit 223 corresponding to the third group.
  • the readout circuit control unit 23 causes each column circuit 253 in the group signal processing circuit 223 to sequentially execute processing on pixel signals sequentially output from the unit pixels 110 belonging to the corresponding third group.
  • the horizontal readout circuit 263 in the signal processing circuit 223 sequentially outputs the processed output signals sequentially output from the corresponding column circuits 253 to the output unit 273.
  • the power control unit 28 turns on the power of the components (the pixel load current source 243, the column circuit 253, the horizontal readout circuit 263, and the output unit 273) in the group signal processing circuit 223.
  • the power control unit 28 includes the group signal processing circuit 221 to the group signal processing circuit 222 and the components in the group signal processing circuit 224 (pixel load current source 241 to pixel load current source 242 and pixel load current source Turn OFF the power supply of the column circuits 251 to 252 and the column circuits 254, the horizontal readout circuit 261 to the horizontal readout circuit 262 and the horizontal readout circuit 264, and the output units 271 to 272 and the output unit 274).
  • the image signal corresponding to the pixel signal sequentially output from the unit pixels 110 in the first row belonging to the third group follows the pixel signal output from the unit pixels 110 in the last row of the second group.
  • the output unit 273 in the group signal processing circuit 223 sequentially outputs the signal to the outside.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 in the first row belonging to the fourth group.
  • the pixel signals are sequentially output to the group signal processing circuit 224 corresponding to the fourth group.
  • the readout circuit control unit 23 causes each column circuit 254 in the group signal processing circuit 224 to sequentially execute processing on pixel signals sequentially output from the unit pixels 110 belonging to the corresponding fourth group,
  • the horizontal readout circuit 264 in the signal processing circuit 224 sequentially outputs the processed output signals sequentially output from the corresponding column circuits 254 to the output unit 274.
  • the power supply control unit 28 turns on the power of the components (the pixel load current source 244, the column circuit 254, the horizontal readout circuit 264, and the output unit 274) in the group signal processing circuit 224.
  • the power supply control unit 28 includes components in the group signal processing circuit 221 to the group signal processing circuit 223 (pixel load current source 241 to pixel load current source 243, column circuit 251 to column circuit 253, horizontal readout circuit 261 Power supply of the horizontal readout circuit 263 and the output units 271 to 273 is turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixel 110 of the first row belonging to the fourth group follows the pixel signal output by the unit pixel 110 of the last row of the third group.
  • the output unit 274 in the group signal processing circuit 224 sequentially outputs the signal to the outside.
  • the solid-state imaging device 100 When the output from the output unit 274 in the group signal processing circuit 224 of the image signal according to the pixel signal output from the unit pixel 110 in the last row belonging to the fourth group is completed, the solid-state imaging device 100 The output of the image signal in the sequential operation mode is completed.
  • the image signal corresponding to the pixel signal output from the unit pixel 110 belonging to each of the first to fourth groups is The signal is sequentially output from the group signal processing circuit 221 to the group signal processing circuit 224 corresponding to the pixel 110.
  • the image signal output by the sequential operation mode in the solid-state imaging device 100 is the same as the image signal output by the sequential operation mode in the solid-state imaging device 1 of the first embodiment.
  • the power control unit 28 turns on only the power of the components in the group signal processing circuit 22 that operates when outputting an image signal, and does not operate in the group signal processing circuit 22 that does not operate. The power of the components of is turned off.
  • the power consumption can be further reduced by turning off the power of the components in the group signal processing circuit 22 which does not operate.
  • the second substrate 20 further corresponds to the operation in the group signal processing circuit 22 according to the operation at the time of outputting an image signal from the solid-state imaging device (solid-state imaging device 100).
  • a solid-state imaging device (solid-state imaging device 100) including a power control unit (power control unit 28) that controls the power of the components is configured.
  • the power supply control unit 28 simultaneously drives the unit pixels 110 in each of the first group to the fourth group to generate the first to fourth groups.
  • an image signal corresponding to the pixel signal output from the unit pixel 110 driven here is output from the solid-state imaging device 100 in parallel from the group signal processing circuit 22 corresponding to each group of the group, The power of all the components in the signal processing circuit 22 is turned ON, and each of the unit pixels 110 is sequentially driven, and the group signal processing circuit 22 corresponding to the unit pixel 110 driven here is driven here.
  • an image signal corresponding to a pixel signal output from unit pixel 110 is sequentially output from solid-state imaging device 100, operation is performed to output the current image signal.
  • the solid-state imaging device 100 turns on the power of the component in the group signal processing circuit 22 and turns off the power of the component in the group signal processing circuit 22 which does not operate to output the current image signal.
  • the power control unit 28 includes components in the group signal processing circuit 22 including the output unit (output unit 27) provided in each of the group signal processing circuits 22.
  • the solid-state imaging device 100 configured to control the ON state and the OFF state of the power supply of
  • the first substrate 10 in which the pixel array unit 11 is formed and the second substrate 20 in which the signal processing circuit unit 21 is formed are the same. Make a stacked configuration.
  • the number of unit pixels 110 arranged in the pixel array unit 11 is limited, as in the solid-state imaging device 1 of the first embodiment.
  • the vertical signal lines to which the unit pixels 110 in the same column are connected in the pixel array unit 11 can be divided into the number of groups into which the unit pixels 110 are divided.
  • the group signal processing circuit 22 corresponding to each group is provided in the second substrate 20. Then, in the solid-state imaging device 100 according to the second embodiment, in the sequential operation mode, only the power supplies of the components in the group signal processing circuit 22 that operate when outputting the image signal are turned on, and the group does not operate. The power of the components in the signal processing circuit 22 is turned off. Thereby, in the solid-state imaging device 100 according to the second embodiment, the effect of reducing the power consumption when outputting the image signal by reducing the load of each vertical signal line in each group in the sequential operation mode In addition to the above, it is possible to obtain an effect of reducing power consumption when outputting an image signal by controlling the power supply of the group signal processing circuit 22.
  • the operation in the parallel operation mode is the same as the operation in the parallel operation mode in the solid-state imaging device 1 according to the first embodiment. Similar to the solid-state imaging device 1, it is possible to obtain an effect of reducing power consumption when outputting an image signal by reducing the load of each vertical signal line in each group.
  • the power control unit 28 controls the power of the column circuit 25 and the horizontal readout circuit 26 in each of the group signal processing circuits 22.
  • the configuration to control is shown. However, the control of the power supply between the column circuit 25 and the horizontal readout circuit 26 may be performed by the readout circuit control unit 23. Further, instead of the power supply control unit 28, the read out circuit control unit 23 may be configured to control the power supply of all the components in each of the group signal processing circuits 22.
  • solid-state imaging device 200 The configuration of the solid-state imaging device 200 according to the third embodiment includes the same configuration as that of the solid-state imaging device 1 according to the first embodiment shown in FIG.
  • the same components as the solid-state imaging device 1 of the first embodiment are the same as the solid-state imaging device 1 It demonstrates using the code
  • FIG. 8 is a block diagram showing a schematic configuration of a solid-state imaging device 200 according to the third embodiment.
  • the solid-state imaging device 200 of the third embodiment two substrates (chips) of the first substrate 10 and the second substrate 20 are stacked, The first substrate 10 and the second substrate 20 are bonded (connected) at the inter-substrate connecting portion 30.
  • the solid-state imaging device 200 of the third embodiment shown in FIG. 8 includes a first substrate 10 provided with a pixel array unit 11, a vertical readout circuit 12, and a pixel control unit 13, a signal processing circuit unit 21, and readout. And a second substrate 20 provided with the circuit control unit 23.
  • the solid-state imaging device 200 includes the group signal processing circuits 22 in the signal processing circuit unit 21 provided in the solid-state imaging device 1 according to the first embodiment shown in FIG.
  • the configuration is such that a correction pixel (hereinafter referred to as “correction pixel”) corresponding to the column circuit 25 is added.
  • each of the group signal processing circuits 22 includes the respective group signal processing circuits 22 in the signal processing circuit unit 21 provided in the solid-state imaging device 1 according to the first embodiment except that the correction pixels are added. Is the same as That is, the operation of each group signal processing circuit 22 is the same as the operation of the group signal processing circuit 22 of the solid-state imaging device 1 of the first embodiment except that the operation corresponding to the added correction pixel is performed. It is. Therefore, in the following description, the group signal processing circuit 22 to which the correction pixels are added also corresponds to the added correction pixels using the same reference numerals as the solid-state imaging device 1 to facilitate the description. Only the operation will be described.
  • the readout circuit control unit 23 has a function of driving the correction pixels.
  • the readout circuit control unit 23 is the same as the readout circuit control unit 23 in the solid-state imaging device 1 according to the first embodiment except for the function of driving the correction pixels. Therefore, in the following description, in order to facilitate the description, the readout circuit control unit 23 to which the function of driving the correction pixel is added also uses the same reference numeral as the solid-state imaging device 1 and corresponds to the added function. Only the operation of the
  • the signal processing circuit unit 21 includes four groups corresponding to the first to fourth groups of unit pixels 110 divided by the pixel array unit 11.
  • Signal processing circuit 221 to group signal processing circuit 224 includes a number of correction pixels, a pixel load current source, and a column circuit according to the number of columns of the unit pixels 110 arranged in the pixel array unit 11.
  • a horizontal readout circuit and an output unit common to the respective column circuits. That is, each of the group signal processing circuit 221 to the group signal processing circuit 224 includes four correction pixels corresponding to the respective columns of the unit pixels 110 arranged in four columns in the pixel array unit 11, and a pixel load current.
  • a source and column circuit and one horizontal readout circuit and an output are provided.
  • the group signal processing circuit 221 corresponding to the first group in the pixel array unit 11 includes four correction pixels (for correction) respectively corresponding to the four columns of unit pixels 110 belonging to the first group.
  • the pixel 2911 to the correction pixel 2914), four pixel load current sources 241, four column circuits 251, a horizontal readout circuit 261, and an output unit 271 are provided.
  • the group signal processing circuit 222 corresponding to the second group in the pixel array unit 11 includes four correction pixels (correction pixels 2921 to correction) respectively corresponding to the four columns of unit pixels 110 belonging to the second group.
  • Pixel 2924 includes four correction pixels (correction pixels 2921 to correction) respectively corresponding to the four columns of unit pixels 110 belonging to the second group.
  • the group signal processing circuit 223 corresponding to the third group in the pixel array unit 11 includes four correction pixels (correction pixels 2931 to correction corresponding to the four columns of unit pixels 110 belonging to the third group).
  • Pixel 2934 includes four pixel load current sources 243, four column circuits 253, a horizontal readout circuit 263, and an output unit 273.
  • the group signal processing circuit 224 corresponding to the fourth group in the pixel array unit 11 includes four correction pixels (correction pixels 2941 to correction corresponding to the four columns of unit pixels 110 belonging to the fourth group).
  • Pixel 2944 four pixel load current sources 244, four column circuits 254, a horizontal readout circuit 264, and an output section 274.
  • correction pixels 2911 to 2914 in the group signal processing circuit 221 are not distinguished from each other, they are referred to as “correction pixels 291”.
  • correction pixels 2921 to 2924 in the group signal processing circuit 222 are not distinguished from one another, they are referred to as “correction pixels 292”.
  • correction pixels 2931 to the correction pixels 2934 in the group signal processing circuit 223 are not distinguished from one another, they are referred to as “correction pixels 293”.
  • correction pixels 2941 to 2944 in the group signal processing circuit 224 are not distinguished from one another, they are referred to as “correction pixels 294”.
  • correction pixels 2911 to 2914 in the group signal processing circuit 221 correction pixels 2921 to correction pixels 2924 in the group signal processing circuit 222, and correction pixels 2931 in the group signal processing circuit 223.
  • correction pixels 2934 and the correction pixels 2941 to 2944 in the group signal processing circuit 224 are not distinguished from one another, they are referred to as “correction pixels 29”.
  • the correction pixels 29 in each of the group signal processing circuits 22 correct the column circuits 25 included in each of the group signal processing circuits 22 in accordance with the control signal input from the readout circuit control unit 23. It is a pixel having a configuration similar to that of the unit pixel 110, which outputs a correction pixel signal. However, while the unit pixel 110 outputs a pixel signal corresponding to the subject light, the correction pixel 29 corresponds to the vertical signal line corresponding to the correction pixel signal corresponding to the voltage value of the predetermined reference voltage. Output to As a result, correction pixel signals corresponding to predetermined voltage values are input to the corresponding column circuits 25.
  • the pixel load current source 24 in each of the group signal processing circuits 22 also operates as a load of a transistor of an amplification unit provided in the correction pixel 29 connected to the corresponding vertical signal line.
  • the detailed description of the correction pixel 29 will be described later.
  • the readout circuit control unit 23 controls the pixel control unit 13 provided on the first substrate 10 and the signal processing circuit unit 21 according to the operation mode when the solid-state imaging device 200 reads out the pixel signal and outputs it as an image signal.
  • the column circuit 25 and the horizontal readout circuit 26 provided in each of the group signal processing circuits 22 are controlled.
  • the readout circuit control unit 23 drives the correction pixels 29 in each of the group signal processing circuits 22 in the same manner as the vertical readout circuit 12 and corresponds to the correction pixel signals output from the respective correction pixels 29. It makes the column circuit 25 read out (output).
  • the readout circuit control unit 23 can also output a control signal for driving the correction pixels 29 to each of the group signal processing circuits 22, but can also output them simultaneously to all the correction pixels 29. .
  • the readout circuit control unit 23 drives the correction pixels 29 in each of the group signal processing circuits 22 before the solid-state imaging device 200 outputs an image signal corresponding to the pixel signal in each operation mode.
  • the column circuit 25 in the group signal processing circuit 22 processes the correction pixel signal. Then, the read out circuit control unit 23 corrects the respective column circuits 25 so that the respective output signals after processing the correction pixel signals become the same.
  • the output signal of each column circuit 25 is read, and based on the output signal read from all the column circuits 25, each column circuit 25 is identical.
  • a correction value for correcting to output an output signal of The readout circuit control unit 23 outputs an image signal corresponding to the pixel signal according to each operation mode, that is, causes each column circuit 25 to process the pixel signal output from the unit pixel 110.
  • the respective column circuits 25 are controlled in accordance with the calculated correction value. Thereby, the solid-state imaging device 200 can output an image signal in which the reference level of the pixel signal output from each unit pixel 110 is corrected.
  • the signal processing circuit for each group is output before the image signal corresponding to the pixel signal output by the unit pixel 110 is output in each operation mode. 22 correct the level of the output signal output from the column circuit 25.
  • the vertical signal line to which the unit pixels 110 in the same column are connected in the pixel array unit 11 is divided into groups into which the unit pixels 110 are divided. It is possible to reduce the level difference of the output signals output from the column circuit 25 in the group signal processing circuit 22 corresponding to each group. As a result, in each of the areas (groups) obtained by dividing the unit pixel 110 in the image (still image or moving image) generated by the imaging device 8 equipped with the solid-state imaging device 200 of the third embodiment Level difference) can be suppressed.
  • the correction pixel 29 has a voltage value of a predetermined reference voltage instead of a pixel signal corresponding to a photoelectric conversion signal obtained by photoelectric conversion of subject light incident on the photoelectric conversion unit PD in the unit pixel 110 shown in FIG. It outputs a correction pixel signal according to that. Therefore, the correction pixel 29 includes the same configuration as that of the unit pixel 110. Therefore, in the following description, components similar to the unit pixel 110 in the respective components of the correction pixel 29 will be described using the same reference numerals as the unit pixel 110.
  • FIG. 9 is a circuit diagram showing a schematic configuration of the correction pixel 29 in the signal processing circuit unit 21 of the solid-state imaging device 200 of the third embodiment.
  • One correction pixel 29 is shown in FIG.
  • the correction pixel 29 includes a transfer transistor M1, a charge storage unit FD, a pixel reset transistor M2, an amplification transistor M3, and a selection transistor M4.
  • the transfer transistor M1 transfers the voltage value of the reference voltage Vtest to the gate terminal of the amplification transistor M3 in accordance with the control signal ⁇ TX input from the read out circuit control unit 23.
  • the voltage value of the reference voltage Vtest transferred by the transfer transistor M1 is stored in the charge storage unit FD.
  • the charge storage portion FD is a capacitance associated with a node connected to the gate terminal of the amplification transistor M3, and is indicated by a symbol of a capacitor in the schematic configuration of the correction pixel 29 shown in FIG.
  • the amplification transistor M3 outputs a signal voltage according to the voltage value of the reference voltage Vtest transferred to the gate terminal by the transfer transistor M1, that is, the voltage value of the reference voltage Vtest stored in the charge storage portion FD. At this time, the amplification transistor M3 amplifies the voltage value of the reference voltage Vtest stored in the charge storage portion FD in accordance with the current value of the pixel load current source 24 connected to the corresponding vertical signal line 40. Output.
  • the selection transistor M4 outputs the signal voltage output from the amplification transistor M3 to the vertical signal line 40 as a correction pixel signal in accordance with the control signal ⁇ SEL input from the readout circuit control unit 23. Thereby, the correction pixel signal corresponding to the voltage value of the reference voltage Vtest is read out to the vertical signal line 40 in a state corresponding to the pixel signal output from the unit pixel 110.
  • the pixel reset transistor M2 resets the voltage value of the reference voltage Vtest in the correction pixel 29 to the power supply voltage VDD according to the control signal ⁇ RST input from the read out circuit control unit 23.
  • the correction pixel signal according to the voltage value of the reference voltage Vtest in the correction pixel 29 is input to the corresponding column circuit 25.
  • the operation of the correction pixel 29 shown in FIG. 9 is the same as the operation of the unit pixel 110. Therefore, detailed description of the operation of the correction pixel 29 is omitted.
  • the group signal processing circuits 22 further correspond to the respective column circuits 25 and correspond to the vertical signal lines 40 to which the corresponding column circuits 25 are connected.
  • a solid-state imaging device (solid-state imaging device 200) including a correction pixel (correction pixel 29) for outputting a correction pixel signal for correcting the column circuit 25 is configured.
  • each of the column circuits 25 provided in each of the group signal processing circuits 22 is used as a corresponding correction pixel 29.
  • a solid-state imaging device 200 is configured to perform correction using the correction pixel signal output by
  • the first substrate 10 in which the pixel array unit 11 is formed and the second substrate 20 in which the signal processing circuit unit 21 is formed are the same. Make a stacked configuration.
  • the number of unit pixels 110 arranged in the pixel array unit 11 is limited, as in the solid-state imaging device 1 of the first embodiment.
  • the vertical signal lines to which the unit pixels 110 in the same column are connected in the pixel array unit 11 can be divided into the number of groups into which the unit pixels 110 are divided.
  • the group signal processing circuit 22 corresponding to each group is provided in the second substrate 20.
  • the correction pixel 29 is provided in each of the group signal processing circuits 22.
  • the output signal from each column circuit 25 is read a plurality of times according to the correction pixel signal output from the correction pixel 29 provided in each group signal processing circuit 22, and based on each output signal It is desirable to calculate the correction value.
  • the influence of the random variation of the correction pixel signal output from the correction pixel 29 can be reduced.
  • the accuracy of correction can be improved, such as suppressing the influence of noise on the output signal output from the same column circuit 25.
  • the solid-state imaging device 200 according to the third embodiment as well as the solid-state imaging device 1 according to the first embodiment, speeding up and power consumption reduction can be achieved by reducing the load on each vertical signal line. And both. Further, in the solid-state imaging device 200 of the third embodiment, the level difference (step) between the column circuits 25 in the group signal processing circuit 22 corresponding to each of the divided vertical signal lines is suppressed to reduce the third difference.
  • the imaging device 8 equipped with the solid-state imaging device 200 of the embodiment can generate a good image.
  • the configuration in which one correction pixel 29 is provided for each column circuit 25 in each of the group signal processing circuits 22 has been described.
  • the number of correction pixels 29 corresponding to each column circuit 25 is not limited to the configuration shown in FIG. 8, that is, one.
  • a plurality of correction pixels 29 can be provided to one column circuit 25.
  • the readout circuit control unit 23 can perform the correction of the respective column circuits 25 based on the respective correction pixel signals output by the corresponding plurality of correction pixels 29, and The influence of fixed variations can be reduced.
  • the accuracy of correction can be improved, such as suppressing the influence of noise in the output signal output from the column circuit 25 in accordance with each correction pixel signal used for calculation of the correction value.
  • the number of rows of unit pixels 110 arranged in the group to which the column circuit 25 corresponds corresponds to the group signal processing circuit.
  • the maximum number of correction pixels 29 provided in the group 22 is considered to be the maximum number of correction pixels in the group signal processing circuit 22, such as every plural rows of unit pixels 110 arranged in the group. It can be determined within the range where 29 can be arranged.
  • the correction of the column circuit 25 by the readout circuit control unit 23 is performed each time the solid-state imaging device 200 outputs an image signal according to the pixel signal in each operation mode, that is, the solid-state imaging device 200 outputs each frame. It can be done every time before outputting an image signal. However, for example, by providing a storage unit for holding the correction value in the read out circuit control unit 23, the column circuit 25 can be corrected at a predetermined timing. For example, when the imaging device 8 equipped with the solid-state imaging device 200 of the third embodiment starts up, when the operation mode of the solid-state imaging device 200 is changed, or at a predetermined periodic timing, etc. The correction value held in the read out circuit control unit 23 may be updated.
  • the photoelectric conversion unit PD is deleted from the component of the unit pixel 110, and instead, the voltage value of the reference voltage Vtest determined in advance is transferred to the amplification transistor M3 by the transfer transistor M1.
  • the structure similar to the unit pixel 110 which transfers to a gate terminal was demonstrated.
  • the configuration of the correction pixel 29 is not limited to the configuration shown in FIG.
  • the correction pixel 29 can also have the same configuration as that of the unit pixel 110, that is, a configuration including the photoelectric conversion unit PD.
  • the pixel where the correction pixel signal output from the correction pixel 29 is output by the unit pixel 110 of the plurality of optical black (OB) regions always shielded. Like signals, it can be used to correct for black level variations on pixel signals. This is because the correction pixels 29 are formed in the second substrate 20, so it is easy to shield the correction pixels 29 from light.
  • the area of the unit pixel 110 in the pixel array unit 11 is divided into groups, that is, the center of the pixel array unit 11. Even if it is a partial region, the same configuration as the configuration in which the optical black (OB) region is provided can be used.
  • the correction pixel 29 is considered to be superior to the configuration shown in FIG. . Even with this configuration, the correction pixel signal output from the correction pixel 29 can be processed in the same manner as the pixel signal output from the unit pixel 110 in the optical black (OB) area.
  • OB optical black
  • the respective group signal processing circuits 22 are separately provided.
  • solid-state imaging device 300 The configuration of the solid-state imaging device 300 according to the fourth embodiment includes the same configuration as that of the solid-state imaging device 100 according to the second embodiment shown in FIG.
  • the same components as the solid-state imaging device 100 of the second embodiment are the same as the solid-state imaging device 100. It demonstrates using the code
  • FIG. 10 is a block diagram showing a schematic configuration of the second substrate 20 of the solid-state imaging device 300 according to the fourth embodiment.
  • the solid-state imaging device 300 of the fourth embodiment two substrates (chips) of the first substrate 10 and the second substrate 20 are stacked, The first substrate 10 and the second substrate 20 are bonded (connected) at the inter-substrate connecting portion 30.
  • the configuration of the first substrate 10 in the solid-state imaging device 300 according to the fourth embodiment is the same as the solid-state imaging device 1 according to the first embodiment, the solid-state imaging device 100 according to the second embodiment, and the third embodiment.
  • the configuration is the same as that of the first substrate 10 of the solid-state imaging device 200 according to the embodiment. Therefore, FIG. 10 shows only the configuration of the second substrate 20 of the solid-state imaging device 300 of the fourth embodiment.
  • the second substrate 20 of the solid-state imaging device 300 according to the fourth embodiment shown in FIG. 10 includes a signal processing circuit unit 21, a readout circuit control unit 23, and a power control unit 28.
  • the second substrate 20 of the solid-state imaging device 300 according to the fourth embodiment has the group signal processing provided in the signal processing circuit unit 21 in the configuration of the solid-state imaging device 100 according to the second embodiment shown in FIG.
  • the circuit 22 is configured to share the horizontal readout circuit 26. More specifically, each of the group signal processing circuit 221 and the group signal processing circuit 222 share the horizontal readout circuit, and each of the group signal processing circuit 223 and the group signal processing circuit 224 is horizontal.
  • the read circuit is shared.
  • the horizontal readout circuit shared by each of the group signal processing circuit 221 and the group signal processing circuit 222 is referred to as “horizontal readout circuit 2612”, and the group signal processing circuit 222 and the group signal processing are performed.
  • the horizontal readout circuit shared by each of the circuits 223 is referred to as “horizontal readout circuit 2634”.
  • each of the group signal processing circuits 22 is the same as the group signal processing circuit 22 provided in the solid-state imaging device 100 of the second embodiment except that the horizontal readout circuit 26 is shared, that is, the group signal processing The operation of each of the circuits 22 is similar. Therefore, in the following description, in order to facilitate the description, the description of the same components as the group signal processing circuit 22 provided in the solid-state imaging device 100 according to the second embodiment will be omitted.
  • the power supply control unit 28 operates in the signal processing circuit unit 21 according to the control from the readout circuit control unit 23, that is, according to the operation mode when the solid-state imaging device 300 reads out the pixel signal and outputs it as an image signal.
  • the power supply of each group signal processing circuit 22 is controlled.
  • the power supply control unit 28 includes the pixel load current source 24, the column circuit 25, and the output unit 27 included in the group signal processing circuit 22 that operates when the solid-state imaging device 300 outputs the current image signal. Only the power supply of the horizontal readout circuit 26 shared by the respective group signal processing circuits 22 is controlled to the ON state.
  • the horizontal readout circuit 26 shared by each of the group signal processing circuits 22 sequentially reads out the processed output signal output from the corresponding column circuit 25 and causes the corresponding output unit 27 to sequentially output it.
  • the output unit 27 in each of the group signal processing circuits 22 outputs the processed output signal sequentially input from the corresponding column circuit 25 by the corresponding horizontal readout circuit 26 to the outside of the solid-state imaging device 300 as an image signal. Do.
  • the solid-state imaging device 1 of the first embodiment, the solid-state imaging device 100 of the second embodiment, and the solid state of the third embodiment A solid-state imaging device by speeding up and reducing the power consumption of reading pixel signals from the unit pixels 110 to the column circuits 25 and outputting image signals processed by the respective column circuits 25 in parallel, as in the imaging device 200 It is compatible with 300 speeding up.
  • the horizontal readout circuit 26 is shared by the respective group signal processing circuits 22. Therefore, the solid-state imaging device 1 of the first embodiment, the second The circuit scale can be smaller than that of the solid-state imaging device 100 of the embodiment and the solid-state imaging device 200 of the third embodiment.
  • 11A to 11C are diagrams showing a method of reading pixel signals in the solid-state imaging device 300 according to the fourth embodiment.
  • the regions of all the unit pixels 110 arranged in the pixel array unit 11 are divided into first to fourth groups. It is divided into four groups. Therefore, even in the solid-state imaging device 300 of the fourth embodiment, the solid-state imaging device 1 of the first embodiment, the solid-state imaging device 100 of the second embodiment, and the solid-state imaging device 200 of the third embodiment Similarly, the image signal can be output in two operation modes of the parallel operation mode and the sequential operation mode.
  • FIG. 11B schematically shows the transition of the row of unit pixels 110 in the parallel operation mode
  • FIG. 11C schematically shows the transition of the row of unit pixels 110 in the sequential operation mode.
  • the power control unit 28 controls the power of the group signal processing circuit 22 according to the operation mode.
  • the horizontal axis represents the time for the solid-state imaging device 300 to output an image signal corresponding to the pixel signal output by each unit pixel 110
  • the vertical axis represents the solid-state imaging device 300 for the pixel signal.
  • a row of unit pixels 110 for outputting a corresponding image signal is shown.
  • the power control unit 28 turns on the power of the components in all of the group signal processing circuits 22. Then, in the operation in the parallel operation mode in the solid-state imaging device 300, one horizontal readout circuit 26 shared by the two group signal processing circuits 22 is output from the column circuit 25 in the shared group signal processing circuit 22. At the same time, the output signals after the processing are read out sequentially and output to the corresponding output unit 27 sequentially.
  • the operation of the parallel operation mode in the solid-state imaging device 300 is the solid-state imaging device 1 of the first embodiment, the solid-state imaging device 100 of the second embodiment, and the solid state of the third embodiment. The operation is similar to that of the parallel operation mode in the imaging device 200. Therefore, detailed description of the operation of the parallel operation mode in the solid-state imaging device 300 will be omitted.
  • the group control signal operates when the power control unit 28 outputs the current image signal.
  • the power supply of only the processing circuit 22 is controlled to the ON state.
  • the power supply control unit 28 controls the pixel load current included in the group signal processing circuit 221. Only the power sources of the source 241, the column circuit 251, and the output unit 271, and the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 are controlled to be in the ON state. Further, during a period in which the solid-state imaging device 300 outputs the image signal of the second group, as illustrated in FIG.
  • the power supply control unit 28 includes the pixel load current source 242 provided in the group signal processing circuit 222; Only the power supplies of the circuit 252 and the output unit 272 and the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 are controlled to be in the ON state. Further, during a period in which the solid-state imaging device 300 outputs the image signal of the third group, as illustrated in FIG. 11B, the power supply control unit 28 includes the pixel load current source 243 provided in the group signal processing circuit 223; Only the power supplies of the circuit 253 and the output unit 273 and the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 are controlled to be in the ON state.
  • the power supply control unit 28 includes the pixel load current source 244 provided in the group signal processing circuit 224; Only the power supplies of the circuit 254 and the output unit 274, and the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 are controlled to the ON state.
  • the readout circuit control unit 23 sequentially outputs a control signal indicating that the image signal is output in the operation mode. Output to 28 and.
  • the pixel control unit 13 instructs the vertical readout circuit 12 to sequentially drive the unit pixels 110 belonging to the four groups, and to sequentially read out the pixel signals.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 of the first row belonging to the first group, and sequentially arranges respective pixel signals to the group signal processing circuit 221 corresponding to the first group. Make it output.
  • the readout circuit control unit 23 processes the pixel signals sequentially output from the unit pixels 110 belonging to the corresponding first group to the respective column circuits 251 in the group signal processing circuit 221 (here, analog digital The conversion process is sequentially executed.
  • the readout circuit control unit 23 sequentially loads the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 from the corresponding column circuits 251 in the group signal processing circuit 221. The output signal after the processing is output to the output unit 271 sequentially.
  • the power supply control unit 28 operates when outputting the image signal of the first group in accordance with the control signal representing the output of the image signal in the sequential operation mode input from the reading circuit control unit 23.
  • the power of the component is turned on, and the power of the component that operates when outputting the image signals of the second to fourth groups is turned off.
  • the power supply control unit 28 includes the pixel load current source 241, the column circuit 251, the output unit 271, the group signal processing circuit 221, and the group signal processing circuit 222 provided in the group signal processing circuit 221.
  • the power control unit 28 turns off the power of the pixel load current source 242 provided in the group signal processing circuit 222, the column circuit 252, and the output unit 272.
  • the power supply control unit 28 includes the pixel load current source 243 provided in the group signal processing circuit 223, the column circuit 253, and the output unit 273, and the pixel load current source 244 provided in the group signal processing circuit 224, the column circuit.
  • the power supplies of the output section 274 and the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 are turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixels 110 in the first row belonging to the first group is sequentially output from the output unit 271 in the group signal processing circuit 221 to the outside.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 in the first row belonging to the second group.
  • the pixel signals are sequentially output to the group signal processing circuit 222 corresponding to the second group.
  • the readout circuit control unit 23 causes each column circuit 252 in the group signal processing circuit 222 to sequentially execute processing on pixel signals sequentially output from the unit pixels 110 belonging to the corresponding second group. In addition, the readout circuit control unit 23 sequentially loads the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 from the corresponding column circuits 252 in the group signal processing circuit 222. The output signal after the processing is output to the output unit 272 sequentially.
  • the power control unit 28 turns on the power of the component that operates when outputting the image signal of the second group, and the image signal of the second group and the third to fourth groups. Turn off the power of the component that operates when outputting. More specifically, the power supply control unit 28 includes the pixel load current source 242, the column circuit 252, and the output unit 272 provided in the group signal processing circuit 222, the group signal processing circuit 221, and the group signal processing circuit 222. And turns on only the power supply with the horizontal readout circuit 2612 shared by the Further, the power supply control unit 28 turns off the power supply of the pixel load current source 241, the column circuit 251, and the output unit 271 included in the group signal processing circuit 221.
  • the power supply control unit 28 includes the pixel load current source 243 provided in the group signal processing circuit 223, the column circuit 253, and the output unit 273, and the pixel load current source 244 provided in the group signal processing circuit 224, the column circuit.
  • the power supplies of the output section 274 and the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 are turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixels 110 of the first row belonging to the second group follows the pixel signal output by the unit pixels 110 of the last row of the first group.
  • the output unit 272 in the group signal processing circuit 222 sequentially outputs the signal to the outside.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 in the first row belonging to the third group.
  • the pixel signals are sequentially output to the group signal processing circuit 223 corresponding to the third group.
  • the read out circuit control unit 23 causes the respective column circuits 253 in the group signal processing circuit 223 to sequentially execute processing on pixel signals sequentially output from the unit pixels 110 belonging to the corresponding third group.
  • the readout circuit control unit 23 sequentially loads the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 from the corresponding column circuits 253 in the group signal processing circuit 223.
  • the output unit 273 sequentially outputs the output signals after the output processing.
  • the power control unit 28 turns on the power of the component that operates when outputting the image signal of the third group, and the image signals of the first to second groups and the fourth group Turn off the power of the component that operates when outputting.
  • the power supply control unit 28 includes the pixel load current source 243 provided in the group signal processing circuit 223, the column circuit 253, the output unit 273, the group signal processing circuit 223, and the group signal processing circuit 224. And turns on only the power supply with the horizontal readout circuit 2634 shared by the Further, the power supply control unit 28 turns off the power supply of the pixel load current source 244, the column circuit 254, and the output unit 274 provided in the group signal processing circuit 224.
  • the power supply control unit 28 includes the pixel load current source 241 provided in the group signal processing circuit 221, the column circuit 251, and the output unit 271, and the pixel load current source 242 provided in the group signal processing circuit 222, the column circuit. 252 and the output unit 272, and the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 are turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixels 110 in the first row belonging to the third group follows the pixel signal output from the unit pixels 110 in the last row of the second group.
  • the output unit 273 in the group signal processing circuit 223 sequentially outputs the signal to the outside.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 in the first row belonging to the fourth group.
  • the pixel signals are sequentially output to the group signal processing circuit 224 corresponding to the fourth group.
  • the readout circuit control unit 23 causes each column circuit 254 in the group signal processing circuit 224 to sequentially execute processing on pixel signals sequentially output from the unit pixels 110 belonging to the corresponding fourth group. In addition, the readout circuit control unit 23 sequentially loads the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 from the corresponding column circuits 254 in the group signal processing circuit 224. The output signal after the processing is output to the output unit 274 sequentially.
  • the power control unit 28 turns on the power of the component that operates when outputting the image signal of the fourth group, and operates when outputting the image signal of the first to third groups. Turn off the power of the component to be More specifically, the power supply control unit 28 includes the pixel load current source 244 provided in the group signal processing circuit 224, the column circuit 254, and the output unit 274, the group signal processing circuit 223, and the group signal processing circuit 224. And turns on only the power supply with the horizontal readout circuit 2634 shared by the Further, the power supply control unit 28 turns off the power supply of the pixel load current source 243, the column circuit 253, and the output unit 273 included in the group signal processing circuit 223.
  • the power supply control unit 28 includes the pixel load current source 241 provided in the group signal processing circuit 221, the column circuit 251, and the output unit 271, and the pixel load current source 242 provided in the group signal processing circuit 222, the column circuit. 252 and the output unit 272, and the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 are turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixel 110 of the first row belonging to the fourth group follows the pixel signal output by the unit pixel 110 of the last row of the third group.
  • the output unit 274 in the group signal processing circuit 224 sequentially outputs the signal to the outside.
  • the solid-state imaging device 300 The output of the image signal in the sequential operation mode is completed.
  • an image signal corresponding to the pixel signal output from the unit pixel 110 belonging to each of the first to fourth groups are sequentially output from each of the group signal processing circuit 221 to the group signal processing circuit 224 corresponding to each unit pixel 110.
  • the image signals output in the sequential operation mode in the solid-state imaging device 300 are the solid-state imaging device 1 of the first embodiment, the solid-state imaging device 100 of the second embodiment, and the solid-state imaging device of the third embodiment. It is similar to the image signal output by the sequential operation mode in 200.
  • the solid-state imaging device 300 as in the solid-state imaging device 100 of the second embodiment, only the power supply of the component in the group signal processing circuit 22 that operates when the power control unit 28 outputs an image signal. Is turned on, and the power supplies of the components in the group signal processing circuit 22 which does not operate are turned off.
  • the horizontal readout circuit 26 is shared by the two group signal processing circuits 22. Therefore, in the solid-state imaging device 300, similarly to the solid-state imaging device 100 of the second embodiment, the power consumption is reduced by turning off the power of the components in the group signal processing circuit 22 which is not operating.
  • the reduction effect of the circuit scale can be obtained by sharing the horizontal readout circuit 26 by the two group signal processing circuits 22.
  • the first substrate 10 in which the pixel array unit 11 is formed and the second substrate 20 in which the signal processing circuit unit 21 is formed are the same. Make a stacked configuration.
  • the unit pixels 110 arranged in the pixel array unit 11 are divided into a plurality of groups without being limited in number, and the unit pixels 110 in the same column are connected in the pixel array unit 11
  • the vertical signal lines can be divided into the number of groups.
  • the solid-state imaging device 300 of the fourth embodiment the solid-state imaging device 1 of the first embodiment, the solid-state imaging device 100 of the second embodiment, and the solid-state imaging device 200 of the third embodiment.
  • the speed and power consumption of reading pixel signals from each unit pixel 110 to the corresponding column circuit 25 and the reduction of the load on the respective vertical signal lines in each group are reduced. It is possible to obtain the effect of reducing power consumption when outputting.
  • the group signal processing circuit 22 corresponding to each group is provided in the second substrate 20.
  • the horizontal readout circuit 26 is shared by a plurality of group signal processing circuits 22.
  • the sequential operation mode only the power supplies of the components in the group signal processing circuit 22 that operate when outputting the image signal are turned on, and the group does not operate. The power of the components in the signal processing circuit 22 is turned off.
  • the operation in the parallel operation mode is the same as the solid-state imaging device 1 of the first embodiment, the solid-state imaging device 100 of the second embodiment, and the third embodiment. Similar to the operation in the parallel operation mode in the solid-state imaging device 200 of the embodiment, it is possible to obtain the effect of reducing the power consumption when outputting the image signal by reducing the load of each vertical signal line in each group. Can.
  • the solid-state imaging device 1 of the first embodiment, the solid-state imaging device 100 of the second embodiment, and the solid-state imaging device of the third embodiment Similar to 200, it is possible to achieve both high speed and low power consumption by reducing the load on each vertical signal line.
  • the solid-state imaging device 1 of the first embodiment, the solid-state imaging device 100 of the second embodiment, and the solid-state imaging device 200 of the third embodiment Also, the circuit scale can be reduced.
  • the power control unit 28 controls the column circuit 25 in each of the group signal processing circuits 22 and a plurality of group signal processing circuits.
  • a configuration for controlling the power supply with the horizontal readout circuit 26 shared by 22 is shown.
  • the control of the power supply between the column circuit 25 and the horizontal readout circuit 26 may be performed by the readout circuit control unit 23.
  • the read out circuit control unit 23 may be configured to control the power supply of all the components in each of the group signal processing circuits 22.
  • the solid-state imaging device 1 according to the first embodiment, the solid-state imaging device 100 according to the second embodiment, the solid-state imaging device 200 according to the third embodiment, and the solid-state imaging device 300 according to the fourth embodiment The configuration has been described in which the image signal corresponding to the pixel signal output from the corresponding unit pixel 110 is output from the output unit 27 included in the group signal processing circuit 22 of FIG. That is, the solid-state imaging device 1 of the first embodiment, the solid-state imaging device 100 of the second embodiment, the solid-state imaging device 200 of the third embodiment, and the solid-state imaging device 300 according to the fourth embodiment are divided. The structure which outputs an image signal from the output terminal corresponding to each of these groups was demonstrated. However, as can be seen from FIGS.
  • the plurality of output units 27 do not output image signals to the outside in parallel (simultaneously). That is, the output unit 27 that outputs the image signal in the sequential operation mode is any one output unit 27. For this reason, it is possible to use the same output unit 27 as the output unit 27 that outputs the image signal in the sequential operation mode, that is, to share the output unit 27.
  • the solid-state imaging device according to the fifth embodiment is mounted on an imaging device 8 instead of the solid-state imaging device 1 provided in the imaging device 8 of the present embodiment shown in FIG.
  • the solid-state imaging device according to the fifth embodiment is referred to as “solid-state imaging device 400”.
  • the configuration of the solid-state imaging device 400 according to the fifth embodiment includes the same configuration as that of the solid-state imaging device 300 according to the fourth embodiment shown in FIG.
  • the same components as the solid-state imaging device 300 of the fourth embodiment are the same as the solid-state imaging device 300. It demonstrates using the code
  • FIG. 12 is a block diagram showing a schematic configuration of the second substrate 20 of the solid-state imaging device 400 according to the fifth embodiment.
  • the solid-state imaging device 400 of the fifth embodiment two substrates (chips) of the first substrate 10 and the second substrate 20 are stacked, The first substrate 10 and the second substrate 20 are bonded (connected) at the inter-substrate connecting portion 30.
  • the configuration of the first substrate 10 in the solid-state imaging device 400 of the fifth embodiment is the same as the configuration of the first substrate 10 of the solid-state imaging device of the first to fourth embodiments. Therefore, FIG. 12 shows only the configuration of the second substrate 20 of the solid-state imaging device 400 of the fifth embodiment.
  • the second substrate 20 of the solid-state imaging device 400 according to the fifth embodiment shown in FIG. 12 includes a signal processing circuit unit 21, a read out circuit control unit 23, and a power control unit 28.
  • the second substrate 20 of the solid-state imaging device 400 of the fifth embodiment is the same as the solid-state imaging device 300 of the fourth embodiment, the group signal processing circuit 22 provided in the signal processing circuit unit 21 is used. , And the horizontal readout circuit 26 are shared.
  • the second substrate 20 of the solid-state imaging device 400 according to the fifth embodiment includes the multiplexer 220 shared by all the group signal processing circuits 22 provided in the signal processing circuit unit 21.
  • each of the group signal processing circuits 22 is the same as the group signal processing circuit 22 provided in the solid-state imaging device 300 of the fourth embodiment except that the multiplexer 220 is shared, that is, the group signal processing circuit 22.
  • the operation of each is the same. Therefore, in the following description, in order to facilitate the description, the description of the same components as the group signal processing circuit 22 provided in the solid-state imaging device 300 of the fourth embodiment will be omitted.
  • the power control unit 28 reads the pixel signal according to the control from the reading circuit control unit 23, that is, the solid-state imaging device 400 reads the pixel signal.
  • the power supply of each of the group signal processing circuits 22 in the signal processing circuit unit 21 is controlled according to the operation mode at the time of outputting as an image signal.
  • the power control unit 28 controls the selection of the image signal by the multiplexer 220 according to the operation mode when the solid-state imaging device 400 reads the pixel signal and outputs it as an image signal, and is specified by the readout circuit control unit 23 An image signal is output from the output unit 27 in the group signal processing circuit 22.
  • the multiplexer 220 shared by the respective group signal processing circuits 22 outputs the processed output signal output from the corresponding column circuit 25 under the control of the power supply control unit 28. Switch.
  • the output unit 27 in each of the group signal processing circuits 22 outputs the processed output signal sequentially input from the column circuit 25 via the multiplexer 220 to the outside of the solid-state imaging device 400 as an image signal.
  • the image signal is output from the output unit 27 in the group signal processing circuit 22 specified by the reading circuit control unit 23.
  • speeding up and reduction of consumption of pixel signals from the unit pixel 110 to the column circuit 25 It is possible to achieve both powering and speeding up of the solid-state imaging device 400 by outputting in parallel the image signals processed by the respective column circuits 25.
  • 13A to 13C are diagrams showing a method of reading pixel signals in the solid-state imaging device 400 according to the fifth embodiment.
  • the regions of all unit pixels 110 arranged in the pixel array unit 11 are divided into first to fourth groups. It is divided into four groups. Therefore, in the solid-state imaging device 400 according to the fifth embodiment, as in the solid-state imaging devices according to the first to fourth embodiments, the image signal is output in two operation modes: parallel operation mode and sequential operation mode. can do.
  • FIG. 13B schematically shows the transition of the rows of unit pixels 110 in the parallel operation mode
  • FIG. 13C schematically shows the transition of the rows of unit pixels 110 in the sequential operation mode.
  • the power control unit 28 controls the power of the group signal processing circuit 22 according to the operation mode, as in the solid-state imaging device 300 according to the fourth embodiment.
  • the horizontal axis represents the time for the solid-state imaging device 400 to output an image signal corresponding to the pixel signal output by each unit pixel 110
  • the vertical axis represents the solid-state imaging device 400 for the pixel signal.
  • a row of unit pixels 110 for outputting a corresponding image signal is shown.
  • the power control unit 28 turns on the power of the components in all of the group signal processing circuits 22. Therefore, even in the operation in the parallel operation mode in the solid-state imaging device 400, one horizontal readout circuit 26 shared by the two group signal processing circuits 22 is connected from the column circuit 25 in the shared group signal processing circuit 22.
  • image signals for four lines are simultaneously output to the outside by sequentially reading out the output signals after the processing to be output and sequentially outputting them to the corresponding output unit 27. can do. Therefore, detailed description of the operation of the parallel operation mode in the solid-state imaging device 300 will be omitted.
  • the group control signal operates when the power control unit 28 outputs the current image signal.
  • the power supply of only the processing circuit 22 is controlled to the ON state.
  • the power supply control unit 28 causes the multiplexer 220 to switch the output destination of the processed output signal output from each column circuit 25 to the output unit 271 according to the control from the read out circuit control unit 23. Control.
  • the image signal output by each column circuit 25 in the group signal processing circuit 221 is output from the output unit 271.
  • the connection between the column circuit 25 in the group signal processing circuit 221 in the multiplexer 220 and the output unit 271 is controlled.
  • the multiplexer 220 outputs the image signal output from each column circuit 25 in the group signal processing circuit 222 from the output unit 271.
  • the connection between the column circuit 25 in the group signal processing circuit 222 and the output unit 271 is controlled.
  • the multiplexer 220 outputs the image signal output from each column circuit 25 in the group signal processing circuit 223 from the output unit 271.
  • the connection between the column circuit 25 in the group signal processing circuit 223 and the output unit 271 is controlled.
  • the multiplexer 220 outputs the image signal output from each column circuit 25 in the group signal processing circuit 224 from the output unit 271.
  • the connection between the column circuit 25 in the group signal processing circuit 224 and the output unit 271 is controlled.
  • the readout circuit control unit 23 sequentially outputs a control signal indicating that the image signal is output in the operation mode. Output to 28 and.
  • the pixel control unit 13 instructs the vertical readout circuit 12 to sequentially drive the unit pixels 110 belonging to the four groups, and to sequentially read out the pixel signals.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 of the first row belonging to the first group, and sequentially arranges respective pixel signals to the group signal processing circuit 221 corresponding to the first group. Make it output.
  • the readout circuit control unit 23 processes the pixel signals sequentially output from the unit pixels 110 belonging to the corresponding first group to the respective column circuits 251 in the group signal processing circuit 221 (here, analog digital The conversion process is sequentially executed.
  • the readout circuit control unit 23 sequentially loads the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 from the corresponding column circuits 251 in the group signal processing circuit 221.
  • the output signal after the processing is output to the multiplexer 220 sequentially.
  • the power supply control unit 28 controls the multiplexer 220 to connect the output signal line of the corresponding column circuit 251 in the group signal processing circuit 221 and the input signal line of the output unit 271.
  • the power supply control unit 28 operates when outputting the image signal of the first group in accordance with the control signal representing the output of the image signal in the sequential operation mode input from the readout circuit control unit 23.
  • the power supply of the element is turned on, and the power supply of the component operating when outputting the image signals of the second to fourth groups is turned off.
  • the power supply control unit 28 includes the pixel load current source 241, the column circuit 251, the output unit 271, the group signal processing circuit 221, and the group signal processing circuit 222 provided in the group signal processing circuit 221. And turns on only the power supply with the horizontal readout circuit 2612 shared by the Further, the power control unit 28 turns off the power of the pixel load current source 242 provided in the group signal processing circuit 222, the column circuit 252, and the output unit 272.
  • the power supply control unit 28 includes the pixel load current source 243 provided in the group signal processing circuit 223, the column circuit 253, and the output unit 273, and the pixel load current source 244 provided in the group signal processing circuit 224, the column circuit.
  • the power supplies of the output section 274 and the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 are turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixels 110 in the first row belonging to the first group is externally output from the output unit 271 in the group signal processing circuit 221 via the multiplexer 220. It is output sequentially.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 in the first row belonging to the second group.
  • the pixel signals are sequentially output to the group signal processing circuit 222 corresponding to the second group.
  • the readout circuit control unit 23 causes each column circuit 252 in the group signal processing circuit 222 to sequentially execute processing on pixel signals sequentially output from the unit pixels 110 belonging to the corresponding second group. In addition, the readout circuit control unit 23 sequentially loads the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 from the corresponding column circuits 252 in the group signal processing circuit 222. The output signal after the processing is output to the multiplexer 220 sequentially. Further, the power supply control unit 28 controls the multiplexer 220 so as to connect the output signal line of the corresponding column circuit 252 in the group signal processing circuit 222 and the input signal line of the output unit 271.
  • the power control unit 28 turns on the power of the component that operates when outputting the image signal of the second group, and the image signals of the second group and the third to fourth groups are output. Turn off the power of the component that operates when outputting. More specifically, the power supply control unit 28 is shared by the pixel load current source 242 and the column circuit 252 included in the group signal processing circuit 222, the group signal processing circuit 221, and the group signal processing circuit 222. Only the power supplies of the horizontal readout circuit 2612 and the output unit 271 included in the group signal processing circuit 221 are turned on. Further, the power control unit 28 turns off the power of the pixel load current source 241 and the column circuit 251 provided in the group signal processing circuit 221 and the output unit 272 provided in the group signal processing circuit 222.
  • the power supply control unit 28 includes the pixel load current source 243 provided in the group signal processing circuit 223, the column circuit 253, and the output unit 273, and the pixel load current source 244 provided in the group signal processing circuit 224, the column circuit.
  • the power supplies of the output section 274 and the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 are turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixels 110 of the first row belonging to the second group follows the pixel signal output by the unit pixels 110 of the last row of the first group.
  • the output unit 271 in the group signal processing circuit 221 sequentially outputs the signal to the outside through the multiplexer 220.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 in the first row belonging to the third group.
  • the pixel signals are sequentially output to the group signal processing circuit 223 corresponding to the third group.
  • the read out circuit control unit 23 causes the respective column circuits 253 in the group signal processing circuit 223 to sequentially execute processing on pixel signals sequentially output from the unit pixels 110 belonging to the corresponding third group.
  • the readout circuit control unit 23 sequentially loads the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 from the corresponding column circuits 253 in the group signal processing circuit 223.
  • the output signal after the processing is output to the multiplexer 220 sequentially.
  • the power supply control unit 28 controls the multiplexer 220 so as to connect the output signal line of the corresponding column circuit 253 in the group signal processing circuit 223 and the input signal line of the output unit 271.
  • the power control unit 28 turns on the power of the component that operates when outputting the image signal of the third group, and the image signals of the first group to the second group and the fourth group are output. Turn off the power of the component that operates when outputting. More specifically, the power control unit 28 is shared by the pixel load current source 243 and the column circuit 253 included in the group signal processing circuit 223, the group signal processing circuit 223, and the group signal processing circuit 224. Only the power supplies of the horizontal readout circuit 2634 and the output unit 271 included in the group signal processing circuit 221 are turned on.
  • the power supply control unit 28 turns off the power of the pixel load current source 244 provided in the group signal processing circuit 224, the column circuit 254, and the output unit 274, and the output unit 273 provided in the group signal processing circuit 223. Put in a state. Further, the power supply control unit 28 includes the pixel load current source 241 and the column circuit 251 provided in the group signal processing circuit 221, and the pixel load current source 242 provided in the group signal processing circuit 222, the column circuit 252, and an output unit. The power supply of the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 is turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixels 110 in the first row belonging to the third group follows the pixel signal output from the unit pixels 110 in the last row of the second group.
  • the output unit 271 in the group signal processing circuit 221 sequentially outputs the signal to the outside through the multiplexer 220.
  • the vertical readout circuit 12 sequentially drives from the unit pixels 110 in the first row belonging to the fourth group.
  • the pixel signals are sequentially output to the group signal processing circuit 224 corresponding to the fourth group.
  • the readout circuit control unit 23 causes each column circuit 254 in the group signal processing circuit 224 to sequentially execute processing on pixel signals sequentially output from the unit pixels 110 belonging to the corresponding fourth group. In addition, the readout circuit control unit 23 sequentially loads the horizontal readout circuit 2634 shared by the group signal processing circuit 223 and the group signal processing circuit 224 from the corresponding column circuits 254 in the group signal processing circuit 224. The output signal after the processing is output to the multiplexer 220 sequentially. Further, the power control unit 28 controls the multiplexer 220 to connect the output signal line of the corresponding column circuit 254 in the group signal processing circuit 224 and the input signal line of the output unit 271.
  • the power control unit 28 turns on the power of the component that operates when outputting the image signal of the fourth group, and operates when outputting the image signal of the first to third groups. Turn off the power of the component. More specifically, the power supply control unit 28 is shared by the pixel load current source 244 and the column circuit 254 provided in the group signal processing circuit 224, the group signal processing circuit 223, and the group signal processing circuit 224. Only the power supplies of the horizontal readout circuit 2634 and the output unit 271 included in the group signal processing circuit 221 are turned on. Further, the power control unit 28 turns off the power of the pixel load current source 243 provided in the group signal processing circuit 223, the column circuit 253, the output unit 273, and the output unit 274 provided in the group signal processing circuit 224.
  • the power supply control unit 28 includes the pixel load current source 241 and the column circuit 251 provided in the group signal processing circuit 221, and the pixel load current source 242 provided in the group signal processing circuit 222, the column circuit 252, and an output unit.
  • the power supply of the horizontal readout circuit 2612 shared by the group signal processing circuit 221 and the group signal processing circuit 222 is turned off.
  • the image signal corresponding to the pixel signal sequentially output from the unit pixel 110 of the first row belonging to the fourth group follows the pixel signal output by the unit pixel 110 of the last row of the third group.
  • the output unit 271 in the group signal processing circuit 221 sequentially outputs the signal to the outside through the multiplexer 220.
  • an image signal corresponding to the pixel signal output from the unit pixel 110 belonging to each of the first to fourth groups are sequentially output from one output unit 27 (here, the output unit 271 in the group signal processing circuit 221).
  • the image signals output in the sequential operation mode in the solid-state imaging device 400 are the same as the image signals output in the sequential operation mode in the solid-state imaging devices according to the first to fourth embodiments.
  • all image signals are output from one output terminal, that is, one output terminal, so that the output is sequentially performed in the operation mode It is possible to facilitate processing when generating an image (still image or moving image) based on the input image signal.
  • the first substrate 10 in which the pixel array unit 11 is formed and the second substrate 20 in which the signal processing circuit unit 21 is formed are the same. Make a stacked configuration.
  • the number of each unit pixel 110 disposed in the pixel array unit 11 is The vertical signal lines to which unit pixels 110 in the same column are connected in the pixel array unit 11 can be divided into the number of groups without being limited to a plurality of groups.
  • the group signal processing circuit 22 corresponding to each group is provided in the second substrate 20.
  • the multiplexer 220 can switch the output unit 27 that outputs an image signal.
  • the operation in the parallel operation mode is the same as the operation in the parallel operation mode in the solid-state imaging devices according to the first to fourth embodiments. It is possible to obtain an effect of reducing power consumption when outputting an image signal by reducing the load of each vertical signal line.
  • the solid-state imaging device 400 according to the fifth embodiment as in the solid-state imaging devices according to the first to fourth embodiments, speeding up and consumption reduction can be achieved by reducing the load on each vertical signal line. It can be compatible with power conversion. Further, in the solid-state imaging device 400 according to the fifth embodiment, the subsequent processing on the image signal output in the operation mode can be made easier than in the solid-state imaging devices according to the first to fourth embodiments.
  • the power control unit 28 performs control to switch the output unit 27 of the output destination of the image signal output via the multiplexer 220.
  • the read circuit control unit 23 may control the switching of the output unit 27 by the multiplexer 220.
  • a solid-state imaging device includes: a first substrate on which a pixel array unit is formed; and a second substrate on which a signal processing circuit unit is formed. Make a stacked configuration. Then, each unit pixel disposed in the pixel array portion of the first substrate is divided into a plurality of groups (in the embodiment, four groups), and a signal processing circuit corresponding to each group is provided on the second substrate. (In the embodiment, a group signal processing circuit) is arranged.
  • each unit pixel arranged in the pixel array unit can be divided into a plurality of groups without being limited in number, and in the pixel array unit
  • the vertical signal line to which unit pixels in the same column are connected can be divided into the number of groups into which the unit pixels are divided.
  • the length of each vertical signal line can be shortened and the number of unit pixels connected to each vertical signal line can be reduced.
  • the load of each divided vertical signal line can be reduced compared to the load of one vertical signal line in a conventional solid-state imaging device.
  • the size of the amplification transistor provided in the unit pixel is increased without increasing the current value of the pixel load current source corresponding to each unit pixel. Accordingly, it is possible to realize speeding-up and low power consumption of reading of pixel signals from each unit pixel to the column circuit in the corresponding signal processing circuit (in the embodiment, the group signal processing circuit).
  • the pixel signals are simultaneously read out from the unit pixels belonging to each of the plurality of divided groups, so that the same number of rows as the number of groups into which the unit pixels are divided
  • four lines of image signals are simultaneously output.
  • the unit pixels correspond to the respective unit pixels arranged in the pixel array unit.
  • Image signals are sequentially output.
  • the load on the respective vertical signal lines is reduced, the speed and power consumption of the readout of the pixel signal are reduced, and the parallel output of the pixel signal is performed. It is possible to realize speeding up.
  • the solid-state imaging device only the power of the components in the signal processing circuit (in the embodiment, the group signal processing circuit) operating when outputting the image signal is turned on. Power supplies of the components in the signal processing circuit that does not operate (in the embodiment, the signal processing circuit for group) are turned off.
  • the solid-state imaging device in addition to the effect of reducing the power consumption when outputting the image signal by reducing the load of each vertical signal line in each group, It is possible to obtain an effect of reducing power consumption when outputting an image signal by turning off the power of the component in the signal processing circuit (in the embodiment, the signal processing circuit for group in the embodiment) which does not operate.
  • a column circuit is provided in a signal processing circuit (in the embodiment, a group signal processing circuit) corresponding to each group disposed on the second substrate. And a correction pixel signal for correcting the whereby, in the solid-state imaging device according to the embodiment of the present invention, the level difference between the output signals output from the respective column circuits is reduced, and the unit pixels arranged in the pixel array portion are divided into a plurality. Step differences (level differences) between the groups can be suppressed.
  • the same column circuit is obtained by reading the output signal from each column circuit according to the correction pixel signal output from the correction pixel a plurality of times, or by providing a plurality of correction pixels corresponding to one column circuit.
  • the accuracy of the correction can be improved, for example, by suppressing the influence of noise on the output signal output by
  • the signal processing circuit (group signal processing circuit in the embodiment) corresponding to each group disposed on the second substrate Share.
  • the circuit scale of the solid-state imaging device of the form for implementing this invention can be reduced.
  • the solid-state imaging device further includes a multiplexer that selects an output unit that outputs an output signal output from the column circuit as an image signal.
  • a multiplexer that selects an output unit that outputs an output signal output from the column circuit as an image signal.
  • the specific configuration of the circuit configuration in the present invention is not limited to the mode for carrying out the present invention, and various changes can be made without departing from the scope of the present invention. For example, even when the components or the circuit configuration of the solid-state imaging device or the unit pixel are changed, the same effect can be obtained by applying the concept of the present invention.
  • the arrangement of unit pixels in the row direction and column direction, and the number of groups are not limited to the mode for carrying out the present invention, and the row direction in which unit pixels are arranged without departing from the scope of the present invention.
  • the number in the column direction and the number of groups separating the unit pixels can be changed.
  • the unit pixels 110 arranged in the pixel array unit 11 are divided into four groups, that is, divided into first to fourth groups.
  • the number of groups may be two or three, or five or more.
  • two substrates may be connected by the connecting portion, or three or more substrates may be connected by the connecting portion.
  • the present invention can be widely applied to solid-state imaging devices and imaging devices, speeding up and reading power consumption of pixel signals by reducing loads on respective vertical signal lines, and speeding up by parallel output of pixel signals To achieve.
  • Imaging device 1, 100, 200 ... solid-state imaging device (solid-state imaging device) 2 ... Lens unit section (imaging device) 3 ⁇ ⁇ ⁇ Image signal processing device (imaging device) 4 ⁇ ⁇ ⁇ Recording device (imaging device) 5: Camera control device (imaging device) 6 ⁇ ⁇ ⁇ Display device (imaging device) 7 ⁇ ⁇ ⁇ Mechanical shutter (mechanical shutter, imaging device) 8: Imaging device (imaging device) 10: First substrate (first substrate, solid-state imaging device) 11: Pixel array unit (pixel unit, first substrate, solid-state imaging device) 110: Unit pixel (pixel, pixel portion, first substrate, solid-state imaging device) 12 ⁇ ⁇ ⁇ Vertical readout circuit (first substrate, solid-state imaging device) 13: Pixel control unit (first substrate, solid-state imaging device) 20: Second substrate (second substrate, solid-state imaging device) 21: Signal processing circuit unit (second substrate, solid-state imaging device) 22, 221, 222, 223, 224 ...
  • signal processing circuit for group (signal processing circuit, second substrate, solid-state imaging device) 24 24 21 24 21 24 12 24 21 24 24 24 24 22 24 22 24 22 24 22 24 23 24 23 24 23 24 24 24 21 24 22 44 2 44 ...
  • pixel load current source pixel Load current source, signal processing circuit, second board, solid-state imaging device
  • correction pixels for correction Pixel, signal processing circuit, second substrate, solid-state imaging device 23: Readout circuit control unit (second substrate, solid-state imaging device) 28: Power supply control unit (power supply control unit, second substrate, solid-state imaging device) 220: Multiplexer (second substrate, solid-state imaging device) 30, 311, 312, 313, 314, 321, 322, 323, 324, 331, 332, 333, 334, 341, 342, 343, 344 ... inter-substrate connection (inter-substrate connection) PD: Photoelectric conversion unit (pixel) M1: Transfer transistor (pixel) FD ⁇ Charge storage unit (pixel) M2: Pixel reset transistor (pixel) M3: Amplifying transistor (pixel) M4: Select transistor (pixel)

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　固体撮像装置は、２次元の行列状に配置された複数の画素が予め定めた複数行毎に組となった複数のグループに分けられている画素部を有する第１の基板と、グループ内で同じ列に配置された複数の画素が接続される垂直信号線に対応する画素負荷電流源と、対応する垂直信号線に出力された画素信号に対して予め定めた処理を行う列回路とをグループに属する画素の列毎に具備し、それぞれの列回路が処理した画像信号を画素の行毎に出力する信号処理回路を、グループのそれぞれに対応して複数有する第２の基板とを備え、第１の基板と第２の基板とが積層され、垂直信号線に対応するそれぞれの基板間接続部を介して電気的に接続される。

Description

固体撮像装置および撮像装置
　本発明は、固体撮像装置および撮像装置に関する。
　本願は、２０１４年５月２日に、日本に出願された特願２０１４－０９５４７８号に基づき優先権を主張し、その内容をここに援用する。
　近年、ビデオカメラや電子スチルカメラなどの撮像装置が広く一般に普及している。これらの撮像装置には、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ：電荷結合素子）型の固体撮像装置や、増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、光が入射する光電変換部が生成、蓄積した信号電荷を増幅部に導き、この増幅部が増幅した信号を画素信号として出力する画素が、２次元の行列状に複数配置されている。
　増幅型の固体撮像装置には、例えば、増幅部に接合型電界効果トランジスタを用いた固体撮像装置や、増幅部にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）トランジスタを用いたＣＭＯＳ型固体撮像装置（以下、「固体撮像装置」ともいう）などがある。
　また、近年では、固体撮像装置の高画素化、高画質化に伴って、固体撮像装置に備える画素数が多くなっている。これに伴って、固体撮像装置に備えたそれぞれの画素からの画素信号の読み出しの高速化が要求されている。
　従来の一般的な固体撮像装置では、２次元の行列状に配列されたそれぞれの画素内の光電変換部が生成、蓄積した信号電荷を増幅し、行毎に順次読み出す方式を採用している。このため、固体撮像装置に備える画素数が多くなると、１つの垂直信号線に接続されるトランジスタ（選択部）の数が増加することになる。このことにより、固体撮像装置では、それぞれの画素から行毎に読み出された画素信号が、画素の列毎に設けられた列回路に到達するまでの時間が長くなり、消費電力も増大してしまう。つまり、固体撮像装置に備える画素数が多くなると、画素から列回路までの画素信号の読み出しに多くの時間を要し、固体撮像装置の消費電力も増大してしまう。
　また、固体撮像装置に備える画素数の増加に応じてチップ面積を大きくしてしまうと、固体撮像装置を製造する際の歩留まりが悪くなるばかりではなく、垂直信号線自体の容量（配線容量）も大きくなる。この垂直信号線の容量の増大は、画素信号の読み出し時間がさらに長くなる方向に影響してしまう。また、固体撮像装置の消費電力も増大してしまう。
　画素の大きさ（サイズ）を小さくして固体撮像装置の多画素化に対応することが考えられる。この場合には、それぞれの画素に対応する画素負荷電流源の電流値を増やすことによって、多くの画素からの画素信号の読み出しを高速化することができる。
　ところが、それぞれの画素に対応する画素負荷電流源の電流値を増やす場合には、増幅部のトランジスタのサイズを大きくしないと、画素信号を垂直信号線に読み出す際の特性を確保することができない。しかしながら、小さいサイズの画素では、増幅部のトランジスタを大きくすると、画素内に形成する光電変換部であるフォトダイオードに必要な大きさを確保することができなくなってしまい、ダイナミックレンジやリニアリティが十分に取れなくなってしまう。このようなことから、固体撮像装置の多画素化に対応するための画素の微細化と、それぞれの画素からの画素信号の読み出しの高速化との両立は、非常に難しい。
　このような問題を解決するための技術として、例えば、特許文献１のように、固体撮像装置に備えた画素を複数のグループに分けることによって、１つの垂直信号線に接続されるトランジスタ（増幅部）の数を減らす方法が開示されている。特許文献１で開示された技術では、固体撮像装置に備えた画素を２つのグループに分けることによって、従来の１つの垂直信号線を２つに分割している。そして、分割した垂直信号線のそれぞれに対応する列回路を設けている。つまり、特許文献１で開示された技術では、固体撮像装置に備えた画素のそれぞれの列に対応した列回路の組を、画素部内の画素を分割したグループ数分だけ設けている。
　このような構成によって、特許文献１で開示された技術では、それぞれの垂直信号線に接続されるトランジスタ（増幅部）の数を１／２に減らし、すなわち、それぞれの画素から列回路に画素信号を読み出す際の垂直信号線の負荷を軽減して、画素信号の読み出し時間を短縮している。また、特許文献１で開示された技術では、２つのグループからの画素信号の読み出しを並列に行うことによって、それぞれの画素からの画素信号の読み出しの高速化を図っている。
日本国特開２０１３－２４３７８１号公報
　しかしながら、固体撮像装置に備えるそれぞれの回路の配置を考慮した場合、特許文献１に開示された技術によって実質的に画素部内の画素を分けることができるグループの数は、２グループまでである。これは、従来の固体撮像装置では、画素のそれぞれの列に対応して設けられる列回路は、画素部の周辺に配置される構成であることに起因する。仮に、特許文献１に開示された技術を適用して画素部内の画素を４つのグループに分けると、画素部の中央部分にグループ化された画素に対応する列回路の組を配置するための領域を固体撮像装置内に確保することが必要になる。このとき、画素部の中央部分に列回路の組を配置するための領域を確保してしまうと、つまり、画素部の中央部分に画素以外の領域を設けてしまうと、この領域に画素を配置することができなくなり、画像が分断されてしまうことになるため、列回路の組を画素部の中央部分に配置することはできない。従って、画素部の中央部分にグループ化された画素に対応する列回路の組も画素部の周辺に配置することになり、垂直信号線を分割したことによる負荷を軽減する効果を十分に得ることはできない。このことから、従来の固体撮像装置では、垂直信号線も、実質的に２つまでしか分割することができない。
　また、固体撮像装置を搭載した撮像装置における撮影では、常に遮光された複数行のオプティカルブラック（ＯＢ）領域の画素から読み出した画素信号に基づいて、入射した光に応じてそれぞれの画素から出力される画素信号に対する黒レベルの変動を補正するための画像処理が必要であることも、特許文献１に開示された技術において実質的に画素部内の画素を２グループまでにしか分けることができない要因となる。これは、オプティカルブラック（ＯＢ）領域は、画素が常に遮光されているため、固体撮像装置に２次元の行列状に配列された画素部の端以外には配置することができないからである。仮に、特許文献１に開示された技術において、画素部の中央部分にオプティカルブラック（ＯＢ）領域を設けてしまうと、その領域に入射した光に応じた画素信号を読み出すことができなくなり、正常に黒レベルを補正した良好な画質の画像を得ることができなくなってしまう。
　このため、特許文献１に開示された技術では、それぞれの画素から列回路に画素信号を読み出す際の垂直信号線の負荷の軽減と、それぞれの画素からの画素信号の読み出しの高速化とには、限界がある。つまり、固体撮像装置に備える画素数がさらに多くなると、上述した問題と同じ問題が再び起こってしまう。
　本発明は、上記の課題認識に基づいてなされたものであり、それぞれの垂直信号線の負荷を軽減することによる画素信号の読み出しの高速化および低消費電力化と、画素信号の並列出力による高速化とを実現することができる固体撮像装置、およびこの固体撮像装置を搭載した撮像装置を提供することを目的としている。
　本発明の第１様態によれば、固体撮像装置は、２次元の行列状に配置された複数の画素が、予め定めた複数行毎に組となった複数のグループに分けられている画素部を有する第１の基板と、前記グループ内で同じ列に配置された複数の前記画素が接続される垂直信号線に対応する画素負荷電流源と、対応する該垂直信号線に前記画素から出力された画素信号に対して予め定めた処理を行う列回路とを、該グループに属する前記画素の列毎に具備し、それぞれの前記列回路が処理した画素信号を、画像信号として前記画素の行毎に出力する信号処理回路を、前記グループのそれぞれに対応して複数有する第２の基板と、を備え、前記第１の基板と前記第２の基板とが積層され、それぞれの前記グループ内のそれぞれの前記垂直信号線と、該グループに対応する前記信号処理回路内で該垂直信号線に対応する前記画素負荷電流源および前記列回路とのそれぞれが、該垂直信号線に対応する前記画素負荷電流源および前記列回路のそれぞれの基板間接続部を介して電気的に接続される。
　本発明の第２態様によれば、第１態様の固体撮像装置において、前記第２の基板は、さらに、当該固体撮像装置から前記画像信号を出力する際の動作に応じて、前記信号処理回路内の構成要素の電源を制御する電源制御部、を備えてもよい。
　本発明の第３態様によれば、第１態様または第２態様の固体撮像装置において、前記信号処理回路は、さらに、それぞれの前記列回路に対応し、該対応する前記列回路が接続された前記垂直信号線に、該対応する前記列回路を補正するための補正用画素信号を出力する補正用画素、を備えてもよい。
　本発明の第４態様によれば、第２態様または第３態様の固体撮像装置において、前記電源制御部は、それぞれの前記グループ内の前記画素を同時に駆動して、それぞれの前記グループに対応する前記信号処理回路から並列に、該駆動した前記画素から出力された前記画素信号に応じた前記画像信号を当該固体撮像装置から出力する際に、前記信号処理回路内の全ての構成要素の電源をＯＮ状態にし、前記画素のそれぞれを順次駆動して、該駆動した前記画素に対応する前記信号処理回路から、該駆動した前記画素から出力された前記画素信号に応じた前記画像信号を当該固体撮像装置から順次出力する際に、該画像信号の出力のために動作する前記信号処理回路内の構成要素の電源をＯＮ状態にし、該画像信号の出力のために動作しない前記信号処理回路内の構成要素の電源をＯＦＦ状態にしてもよい。
　本発明の第５態様によれば、第３態様または第４態様の固体撮像装置において、固体撮像装置は、当該固体撮像装置から前記画像信号を出力する前に、それぞれの前記信号処理回路に備えた前記列回路のそれぞれを、対応する前記補正用画素が出力した前記補正用画素信号を用いて補正してもよい。
　本発明の第６態様によれば、第２態様から第５態様のいずれか１つの固体撮像装置において、前記電源制御部は、それぞれの前記信号処理回路に備えた出力部を含めて、前記信号処理回路内の構成要素の電源のＯＮ状態とＯＦＦ状態とを制御してもよい。
　本発明の第７態様によれば、撮像装置は、２次元の行列状に配置された複数の画素が、予め定めた複数行毎に組となった複数のグループに分けられている画素部を有する第１の基板と、前記グループ内で同じ列に配置された複数の前記画素が接続される垂直信号線に対応する画素負荷電流源と、対応する該垂直信号線に前記画素から出力された画素信号に対して予め定めた処理を行う列回路とを、該グループに属する前記画素の列毎に具備し、それぞれの前記列回路が処理した画素信号を、画像信号として前記画素の行毎に出力する信号処理回路を、前記グループのそれぞれに対応して複数有する第２の基板と、を備え、前記第１の基板と前記第２の基板とが積層され、それぞれの前記グループ内のそれぞれの前記垂直信号線と、該グループに対応する前記信号処理回路内で該垂直信号線に対応する前記画素負荷電流源および前記列回路とのそれぞれが、該垂直信号線に対応する前記画素負荷電流源および前記列回路のそれぞれの基板間接続部を介して電気的に接続される固体撮像装置、を備える。
　本発明の第８態様によれば、第７態様の撮像装置において、撮像装置は、前記固体撮像装置に入射する光の量を制御するメカニカルシャッタ、をさらに備え、それぞれの前記グループ内の前記画素を同時に駆動して、それぞれの前記グループに対応する前記信号処理回路から並列に、該駆動した前記画素から出力された前記画素信号に応じた前記画像信号を前記固体撮像装置から出力させる際に、前記メカニカルシャッタによって、該固体撮像装置に入射する光を遮光してもよい。
　本発明の各態様によれば、それぞれの垂直信号線の負荷を軽減することによる画素信号の読み出しの高速化および低消費電力化と、画素信号の並列出力による高速化とを実現することができる固体撮像装置、およびこの固体撮像装置を搭載した撮像装置を提供することができるという効果が得られる。
本発明の実施形態による撮像装置の概略構成を示したブロック図である。 本実施形態の撮像装置に搭載した固体撮像装置の概略の構成を示した概観図である。 本実施形態の撮像装置に搭載した固体撮像装置の概略の構成を示した概観図である。 本発明の第１の実施形態による固体撮像装置の概略構成を示したブロック図である。 本第１の実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。 本第１の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本第１の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本第１の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本発明の第２の実施形態による固体撮像装置の概略構成を示したブロック図である。 本第２の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本第２の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本第２の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本発明の第３の実施形態による固体撮像装置の概略構成を示したブロック図である。 本第３の実施形態の固体撮像装置の信号処理回路部内の補正用画素の概略構成を示した回路図である。 本発明の第４の実施形態による固体撮像装置の第２の基板の概略構成を示したブロック図である。 本第４の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本第４の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本第４の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本発明の第５の実施形態による固体撮像装置の第２の基板の概略構成を示したブロック図である。 本第５の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本第５の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。 本第５の実施形態の固体撮像装置における画素信号の読み出し方法を示した図である。
　以下、本発明の実施形態について、図面を参照して説明する。図１は、本実施形態による撮像装置（例えば、デジタル一眼カメラシステム）の概略構成を示したブロック図である。図１に示した撮像装置８は、レンズユニット部２、固体撮像装置１、画像信号処理装置３、記録装置４、カメラ制御装置５、表示装置６、メカニカルシャッタ７を備える。
　レンズユニット部２は、カメラ制御装置５によってズーム、フォーカス、絞りなどが駆動制御され、被写体像を固体撮像装置１に結像させる。
　メカニカルシャッタ７は、固体撮像装置１に入射する被写体光の量を制御（調節）するために機械的に開閉する幕である。メカニカルシャッタ７が動作することによって、例えば、撮像装置８において静止画像を撮影する際に、被写体光が固体撮像装置１に入射する時間、すなわち、露光時間を調節する。また、メカニカルシャッタ７が動作することによって、例えば、撮像装置８において動画像を撮影する際に、被写体光が固体撮像装置１に入射する量を調節する。
　固体撮像装置１は、カメラ制御装置５によって駆動・制御され、レンズユニット部２を介して固体撮像装置１内に入射した被写体光を露光して画像信号に変換するＣＭＯＳ型固体撮像装置である。なお、この固体撮像装置１に関する詳細な説明は、後述する。
　画像信号処理装置３は、固体撮像装置１から出力された画像信号に対して、信号の増幅、画像データへの変換および各種の補正、画像データの圧縮などの処理を行う。画像信号処理装置３は、各処理における画像データの一時記憶手段として図示しないメモリを利用する。
　記録装置４は、半導体メモリなどの着脱可能な記録媒体であり、画像データの記録または読み出しを行う。
　表示装置６は、固体撮像装置１に結像され、画像信号処理装置３によって処理された画像データ、または記録装置４から読み出された画像データに基づく画像を表示する液晶などの表示装置である。
　カメラ制御装置５は、撮像装置８の全体の制御を行う制御装置である。
　次に、本実施形態の撮像装置８に搭載した固体撮像装置１について説明する。図２Ａおよび図２Ｂは、本実施形態の撮像装置８に搭載した固体撮像装置１の概略の構成を示した概観図である。固体撮像装置１は、第１の基板１０と、第２の基板２０と、基板間接続部３０と、を備える。図２Ａには、固体撮像装置１の側面図を示し、図２Ｂには、固体撮像装置１を構成するそれぞれの基板の平面図を示している。
　固体撮像装置１は、図２Ａに示したように、第１の基板１０と第２の基板２０との２つの基板（チップ）が積層され、第１の基板１０と第２の基板２０とが基板間接続部３０で接合（接続）された構成である。
　第１の基板１０には、入射した被写体光（可視光）に応じた画素信号を出力する画素（以下、「単位画素」という）が、２次元の行列状に複数配置された画素アレイ部１１が形成されている。また、第１の基板１０には、画素アレイ部１１内に形成されたそれぞれの単位画素から、列毎に画素信号を読み出して第２の基板２０に出力させる垂直読み出し回路を備えている。
　第２の基板２０には、第１の基板１０の画素アレイ部１１内に形成されたそれぞれの単位画素が出力した画素信号を単位画素の列毎に処理する複数の列回路を備え、それぞれの列回路が処理した画素信号を画像信号として単位画素の行毎に外部に出力する信号処理回路部２１が形成されている。
　基板間接続部３０は、第１の基板１０内の構成要素と第２の基板２０内の構成要素とを電気的に接続するための接続部である。接合された第１の基板１０および第２の基板２０に配置された構成要素同士は、対応するそれぞれの基板間接続部３０を介して、それぞれの電気信号の送受信を行う。
　第１の基板１０は、画素アレイ部１１内に形成された単位画素に、配線層の反対側から被写体光（可視光）が入射される裏面照射（ＢａｃｋＳｉｄｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ：ＢＳＩ）型のシリコン基板である。第１の基板１０は、図２Ｂの（ｂ－１）に示したように、画素アレイ部１１と垂直読み出し回路１２とを備えている。
　画素アレイ部１１は、上述したように、複数の単位画素が２次元の行列状に配置されている画素部である。画素アレイ部１１内のそれぞれの単位画素は、入射した被写体光（可視光）に応じた信号電荷を生成、蓄積する光電変換部と、この光電変換部が蓄積した信号電荷を増幅して画素信号として出力する増幅部を備えている。それぞれの単位画素は、垂直読み出し回路１２から入力された制御信号に応じて、増幅部が増幅した被写体光に応じた画素信号を、第２の基板２０の信号処理回路部２１内に備えた対応する列回路に、基板間接続部３０を介して出力する。なお、この単位画素に関する詳細な説明は、後述する。
　垂直読み出し回路１２は、画素アレイ部１１内のそれぞれの単位画素を駆動し、それぞれの単位画素が生成、蓄積した被写体光に応じた画素信号を、第２の基板２０の信号処理回路部２１内に備えた対応する列回路に読み出させる（出力させる）。垂直読み出し回路１２は、単位画素を駆動するための制御信号を、画素アレイ部１１に配置された単位画素の行毎に出力する。
　第２の基板２０は、図２Ｂの（ｂ－２）に示したように、信号処理回路部２１を備えている。信号処理回路部２１は、上述したように、画素アレイ部１１内に配置された単位画素のそれぞれの列に対応し、対応する単位画素から順次入力されたそれぞれの画素信号に対して予め定めた処理を施した処理後の画素信号を出力する列回路を複数備えている。また、信号処理回路部２１は、画素アレイ部１１内に配置された各列の単位画素のそれぞれに対応する列回路が処理した画像信号を、画素アレイ部１１内に配置された単位画素の行毎に順次読み出して外部に出力する水平読み出し回路を備えている。
　固体撮像装置１では、画素アレイ部１１内に配置されたそれぞれの単位画素が、複数行分で組となった形式で、複数の領域（グループ）に分けられている。このため、固体撮像装置１では、それぞれの単位画素から信号処理回路部２１内に備えた対応する列回路に画素信号を出力するための垂直信号線が複数に分割されている。このため、固体撮像装置１では、垂直読み出し回路１２が、それぞれのグループに属する単位画素が同時に、対応する列回路に画素信号を出力させることができる。すなわち、垂直読み出し回路１２は、それぞれの単位画素を行毎に順次駆動してそれぞれのグループから順次画素信号を出力させるための制御信号のみではなく、複数のグループ内の単位画素を同時に駆動して、それぞれのグループから同時に画素信号を出力させるための制御信号を出力することができる。このため、固体撮像装置１では、信号処理回路部２１が、単位画素のそれぞれのグループに対応する構成になっている。より具体的には、単位画素のそれぞれの列に対応する複数の列回路と１つの水平読み出し回路とが組になった信号処理回路（以下、「グループ用信号処理回路」という）を、グループの数だけ備えている。そして、固体撮像装置１では、分割した垂直信号線毎に、それぞれの単位画素が出力する画素信号を対応するグループ用信号処理回路に伝送するための基板間接続部３０が配置されている。
　図２Ａおよび図２Ｂには、画素アレイ部１１内に配置されたそれぞれの単位画素を４つのグループに分け、すなわち、画素アレイ部１１内の垂直信号線を４つに分割した構成を示している。そして、図２Ｂの（ｂ－２）には、信号処理回路部２１内に、画素アレイ部１１内に配置された単位画素のグループのそれぞれに対応した４つのグループ用信号処理回路２２１～グループ用信号処理回路２２４を備えている場合を示している。また、図２Ａには、垂直信号線を分割した単位画素のそれぞれのグループ毎に、対応するグループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれに備えた列回路と接続するための基板間接続部３０が配置されている、つまり、分割されたそれぞれの垂直信号線毎に基板間接続部３０が配置されている場合を示している。
　なお、基板間接続部３０としては、例えば、蒸着法、めっき法で作製されるマイクロバンプ、例えば、シリコン貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ－Ｖｉａ）、または金属配線層によって接続する構造などが用いられる。ただし、固体撮像装置１では、画素アレイ部１１の領域内に基板間接続部３０が配置されることを考慮すると、マイクロバンプが用いられることが望ましい。このとき、第１の基板１０と第２の基板２０との間に存在する空間には、接着剤などの絶縁部材を充填させてもよい。
　なお、第１の基板１０内の構成要素と第２の基板２０内の構成要素とが接続される位置、すなわち、基板間接続部３０が形成される位置に応じた複数の構造の基板間接続部３０を用いてもよい。例えば、図２Ａに示した構成では、第１の基板１０に形成された画素アレイ部１１内の構成要素と、第２の基板２０に形成された信号処理回路部２１内の構成要素とを電気的に接続する基板間接続部３０としてマイクロバンプを用い、画素アレイ部１１以外の構成要素と信号処理回路部２１以外の構成要素とを電気的に接続する基板間接続部３０としてシリコン貫通電極を用いる構成にすることもできる。
　このような構成によって、固体撮像装置１では、画素アレイ部１１内に配置されたそれぞれの単位画素を複数のグループに分け、画素アレイ部１１内の垂直信号線を複数に分割する。これにより、固体撮像装置１では、それぞれの垂直信号線の長さを短くし、かつ、それぞれの垂直信号線に接続される単位画素の数を少なくすることができる。これにより、固体撮像装置１では、それぞれの垂直信号線の負荷を軽減することができる。このことにより、固体撮像装置１では、それぞれの単位画素に対応する画素負荷電流源の電流値を増やすことなく、また、増幅部のトランジスタのサイズを大きくすることなく、それぞれの単位画素から対応する列回路への画素信号の読み出しの高速化および低消費電力化を実現することができる。
　しかも、固体撮像装置１では、画素アレイ部１１が形成された第１の基板１０と信号処理回路部２１が形成された第２の基板２０とが積層される構成であるため、従来の固体撮像装置において垂直信号線の負荷を軽減する構成のように、垂直信号線を分割する数に制約が生じることなく、好適な数に垂直信号線を分割することができる。これにより、固体撮像装置１では、チップ面積を大きくすることなく、それぞれの垂直信号線の負荷を軽減し、それぞれの単位画素から対応する列回路への画素信号の読み出しの高速化および低消費電力化を実現することができる。
　そして、固体撮像装置１では、それぞれのグループに属する単位画素から同時に、対応する信号処理回路部２１（グループ用信号処理回路２２１～グループ用信号処理回路２２４のいずれか）に画素信号を出力することによって、グループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれから同時に、画像信号を出力することができる。より具体的には、垂直読み出し回路１２は、それぞれの単位画素から画素信号を読み出して対応する列回路に出力させるための制御信号を、異なるグループに属する単位画素のそれぞれに同時に出力する、つまり、画素アレイ部１１に配置された異なる行の単位画素から同時に、対応する列回路に画素信号を出力させる。そして、グループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれから、対応するグループの単位画素から入力されたそれぞれの画素信号を処理した画像信号を、同時に外部に出力する。これにより、図２Ａおよび図２Ｂに示した固体撮像装置１の構成では、４行分の画像信号を同時に外部に出力することができる。このことにより、固体撮像装置１では、画像信号の出力の高速化を実現することができる。
　このように、固体撮像装置１では、それぞれの垂直信号線の負荷を軽減することによって、それぞれの単位画素から対応する列回路への画素信号の読み出しの高速化および低消費電力化と、それぞれの列回路が処理した画像信号を並列に出力することによる固体撮像装置１の高速化とを両立することができる。
＜第１の実施形態＞
　次に、本実施形態の撮像装置８に搭載した固体撮像装置１のより詳細な構成の一例について説明する。図３は、本第１の実施形態による固体撮像装置１の概略構成を示したブロック図である。図３に示した本第１の実施形態の固体撮像装置１は、画素アレイ部１１、垂直読み出し回路１２、および画素制御部１３を備えた第１の基板１０と、信号処理回路部２１および読み出し回路制御部２３を備えた第２の基板２０と、を備える。
　画素アレイ部１１は、１６行４列の２次元の行列状に単位画素１１０が配置され、配置されたそれぞれの単位画素１１０を４つのグループに分けている。そして、画素アレイ部１１は、配置された１列毎の単位画素１１０に対応する垂直信号線のそれぞれを４つに分割している。より具体的には、画素アレイ部１１は、配置された全ての単位画素１１０を、４行４列毎に第１のグループ～第４のグループに分け、同じ１列の単位画素１１０に対応する垂直信号線を４つに分割している。
　また、信号処理回路部２１は、画素アレイ部１１で分けられた単位画素１１０の第１のグループ～第４のグループのそれぞれに対応する４つのグループ用信号処理回路２２１～グループ用信号処理回路２２４を備えている。グループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれは、画素アレイ部１１内に配置された単位画素１１０の列数に応じた数の画素負荷電流源および列回路と、それぞれの列回路に共通した水平読み出し回路および出力部とを備えている。すなわち、グループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれは、画素アレイ部１１内に４列に配置された単位画素１１０のそれぞれの列に対応する４つの画素負荷電流源および４つの列回路と、１つの水平読み出し回路および出力部とを備えている。
　より具体的には、画素アレイ部１１における第１のグループに対応するグループ用信号処理回路２２１は、第１のグループに属する４列の単位画素１１０にそれぞれ対応する４つの画素負荷電流源（画素負荷電流源２４１１～画素負荷電流源２４１４）と、４つの列回路（列回路２５１１～列回路２５１４）と、水平読み出し回路２６１と、出力部２７１とを備えている。また、画素アレイ部１１における第２のグループに対応するグループ用信号処理回路２２２は、第２のグループに属する４列の単位画素１１０にそれぞれ対応する４つの画素負荷電流源（画素負荷電流源２４２１～画素負荷電流源２４２４）と、４つの列回路（列回路２５２１～列回路２５２４）と、水平読み出し回路２６２と、出力部２７２とを備えている。また、画素アレイ部１１における第３のグループに対応するグループ用信号処理回路２２３は、第３のグループに属する４列の単位画素１１０にそれぞれ対応する４つの画素負荷電流源（画素負荷電流源２４３１～画素負荷電流源２４３４）と、４つの列回路（列回路２５３１～列回路２５３４）と、水平読み出し回路２６３と、出力部２７３とを備えている。また、画素アレイ部１１における第４のグループに対応するグループ用信号処理回路２２４は、第４のグループに属する４列の単位画素１１０にそれぞれ対応する４つの画素負荷電流源（画素負荷電流源２４４１～画素負荷電流源２４４４）と、４つの列回路（列回路２５４１～列回路２５４４）と、水平読み出し回路２６４と、出力部２７４とを備えている。
　なお、以下の説明においては、グループ用信号処理回路２２１、グループ用信号処理回路２２２、グループ用信号処理回路２２３、およびグループ用信号処理回路２２４を区別しない場合には、「グループ用信号処理回路２２」という。また、グループ用信号処理回路２２１内の画素負荷電流源２４１１～画素負荷電流源２４１４を区別しない場合には、「画素負荷電流源２４１」という。また、グループ用信号処理回路２２２内の画素負荷電流源２４２１～画素負荷電流源２４２４を区別しない場合には、「画素負荷電流源２４２」という。また、グループ用信号処理回路２２３内の画素負荷電流源２４３１～画素負荷電流源２４３４を区別しない場合には、「画素負荷電流源２４３」という。また、グループ用信号処理回路２２４内の画素負荷電流源２４４１～画素負荷電流源２４４４を区別しない場合には、「画素負荷電流源２４４」という。また、グループ用信号処理回路２２１内の画素負荷電流源２４１１～画素負荷電流源２４１４、グループ用信号処理回路２２２内の画素負荷電流源２４２１～画素負荷電流源２４２４、グループ用信号処理回路２２３内の画素負荷電流源２４３１～画素負荷電流源２４３４、およびグループ用信号処理回路２２４内の画素負荷電流源２４４１～画素負荷電流源２４４４を区別しない場合には、「画素負荷電流源２４」という。
　また、以下の説明においては、グループ用信号処理回路２２１内の列回路２５１１～列回路２５１４を区別しない場合には、「列回路２５１」という。また、グループ用信号処理回路２２２内の列回路２５２１～列回路２５２４を区別しない場合には、「列回路２５２」という。また、グループ用信号処理回路２２３内の列回路２５３１～列回路２５３４を区別しない場合には、「列回路２５３」という。また、グループ用信号処理回路２２４内の列回路２５４１～列回路２５４４を区別しない場合には、「列回路２５４」という。また、グループ用信号処理回路２２１内の列回路２５１１～列回路２５１４、グループ用信号処理回路２２２内の列回路２５２１～列回路２５２４、グループ用信号処理回路２２３内の列回路２５３１～列回路２５３４、およびグループ用信号処理回路２２４内の列回路２５４１～列回路２５４４を区別しない場合には、「列回路２５」という。
　また、以下の説明においては、グループ用信号処理回路２２１内の水平読み出し回路２６１、グループ用信号処理回路２２２内の水平読み出し回路２６２、グループ用信号処理回路２２３内の水平読み出し回路２６３、およびグループ用信号処理回路２２４内の水平読み出し回路２６４を区別しない場合には、「水平読み出し回路２６」という。また、グループ用信号処理回路２２１内の出力部２７１、グループ用信号処理回路２２２内の出力部２７２、グループ用信号処理回路２２３内の出力部２７３、およびグループ用信号処理回路２２４内の出力部２７４を区別しない場合には、「出力部２７」という。
　画素アレイ部１１内のそれぞれの単位画素１１０は、垂直読み出し回路１２から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、対応する垂直信号線に出力する。それぞれのグループ内で同じ１列の単位画素１１０に対応する垂直信号線のそれぞれは、対応するそれぞれの基板間接続部３０を介して、対応するそれぞれのグループ用信号処理回路２２内の画素負荷電流源および列回路に接続されている。
　より具体的には、第１のグループの１列目の４つの単位画素１１０が接続された垂直信号線は、基板間接続部３１１を介して、グループ用信号処理回路２２１で対応する画素負荷電流源２４１１および列回路２５１１に接続されている。同様に、第１のグループの２～４列目の４つの単位画素１１０が接続されたそれぞれの垂直信号線は、基板間接続部３１２～基板間接続部３１４のそれぞれを介して、グループ用信号処理回路２２１で対応する画素負荷電流源２４１２～画素負荷電流源２４１４、および列回路２５１２～列回路２５１４に接続されている。
　同様に、第２のグループの１～４列目の４つの単位画素１１０が接続されたそれぞれの垂直信号線は、基板間接続部３２１～基板間接続部３２４のそれぞれを介して、グループ用信号処理回路２２２で対応する画素負荷電流源２４２１～画素負荷電流源２４２４、および列回路２５２１～列回路２５２４に接続されている。同様に、第３のグループの１～４列目の４つの単位画素１１０が接続されたそれぞれの垂直信号線は、基板間接続部３３１～基板間接続部３３４のそれぞれを介して、グループ用信号処理回路２２３で対応する画素負荷電流源２４３１～画素負荷電流源２４３４、および列回路２５３１～列回路２５３４に接続されている。同様に、第４のグループの１～４列目の４つの単位画素１１０が接続されたそれぞれの垂直信号線は、基板間接続部３４１～基板間接続部３４４のそれぞれを介して、グループ用信号処理回路２２４で対応する画素負荷電流源２４４１～画素負荷電流源２４４４、および列回路２５４１～列回路２５４４に接続されている。
　それぞれのグループ用信号処理回路２２内の画素負荷電流源２４は、一方がグループ用信号処理回路２２のグラウンドに接続され、もう一方が対応する垂直信号線に接続された電流源である。画素負荷電流源２４は、対応する垂直信号線に接続された単位画素１１０内に備える増幅部のトランジスタの負荷として動作する。
　それぞれのグループ用信号処理回路２２内の列回路２５は、読み出し回路制御部２３からの制御に応じて、対応する垂直信号線に接続された単位画素１１０から順次入力されたそれぞれの画素信号に対して予め定めた処理を行う処理回路である。列回路のそれぞれは、グループ用信号処理回路２２内の水平読み出し回路２６からの制御に応じて、入力された画素信号に対して処理を行った後の出力信号を、対応する出力部２７に出力する。
　なお、列回路２５としては、例えば、画素信号に対してノイズ抑圧などを行うＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ：相関二重サンプリング）回路や、画素信号の増幅を行う増幅回路や、画素信号（アナログ信号）をアナログデジタル変換して画素信号の大きさに応じたデジタル信号を出力するアナログデジタル変換回路などが考えられる。図３には、本第１の実施形態の固体撮像装置１に備えたそれぞれの列回路２５が、アナログデジタル変換回路（ＡＤＣ）である場合を示している。なお、アナログデジタル変換回路には、例えば、ＣＤＳ処理を行う機能を備えていてもよい。
　それぞれのグループ用信号処理回路２２内の水平読み出し回路２６は、対応する列回路２５から出力される処理後の出力信号を順次読み出し、出力部２７に順次出力させる。
　それぞれのグループ用信号処理回路２２内の出力部２７は、水平読み出し回路２６によって対応する列回路２５から順次入力された処理後の出力信号を、画像信号として固体撮像装置１の外部に出力する。
　読み出し回路制御部２３は、固体撮像装置１が画素信号を読み出して画像信号として出力する際の動作モードに応じて、第１の基板１０に備えた画素制御部１３、および信号処理回路部２１内のそれぞれのグループ用信号処理回路２２に備えた列回路２５と水平読み出し回路２６とを制御する。なお、固体撮像装置１が画像信号を出力する動作モードに関する詳細な説明は、後述する。
　画素制御部１３は、読み出し回路制御部２３からの制御に応じて、すなわち、固体撮像装置１が画素信号を読み出して画像信号として出力する際の動作モードに応じて、垂直読み出し回路１２が画素アレイ部１１内のそれぞれの単位画素１１０を駆動して画素信号を読み出す方法を制御する。
　垂直読み出し回路１２は、画素制御部１３からの制御に応じて、画素アレイ部１１内のそれぞれの単位画素１１０を駆動し、各単位画素１１０の画素信号を対応する垂直信号線に出力させる。なお、上述したように、垂直読み出し回路１２は、画素アレイ部１１に備えたそれぞれの単位画素１１０を順次駆動するのみではなく、複数のグループ内の単位画素１１０を同時に駆動することができる。
　このような構成によって、本第１の実施形態の固体撮像装置１では、画素アレイ部１１内に配置されたそれぞれの単位画素１１０を４つのグループ（第１のグループ～第４のグループ）に分ける、つまり、画素アレイ部１１内の垂直信号線を４つに分割することによって、それぞれの垂直信号線の長さを短くし、かつ、それぞれの垂直信号線に接続される単位画素１１０の数を１／４にしている。すなわち、本第１の実施形態の固体撮像装置１では、分割されたそれぞれの垂直信号線の負荷を、従来の固体撮像装置における１列の垂直信号線の負荷の１／４に軽減している。これにより、本第１の実施形態の固体撮像装置１では、それぞれの単位画素１１０に対応する画素負荷電流源２４の電流値を増やすことなく、また、単位画素１１０内に備える増幅部のトランジスタのサイズを大きくすることなく、それぞれの単位画素１１０から対応する列回路２５への画素信号の読み出しの高速化および低消費電力化を実現することができる。
　また、本第１の実施形態による固体撮像装置１では、画素アレイ部１１において分割されたそれぞれの垂直信号線毎に、グループ用信号処理回路２２、つまり、画素負荷電流源２４、列回路２５、水平読み出し回路２６、および出力部２７を備える。これにより、本第１の実施形態の固体撮像装置１では、それぞれのグループに属する単位画素１１０から同時に、対応するグループ用信号処理回路２２１～グループ用信号処理回路２２４に画素信号を出力することによって、グループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれから同時に、画像信号を出力することができる。つまり、本第１の実施形態の固体撮像装置１では、４行分の画像信号を同時に外部に出力することができる。このことにより、本第１の実施形態による固体撮像装置１では、画像信号の出力の高速化を実現することができる。
　このように、本第１の実施形態の固体撮像装置１では、それぞれの垂直信号線の負荷を軽減することによる単位画素１１０から列回路２５への画素信号の読み出しの高速化および低消費電力化と、それぞれの列回路２５が処理した画像信号を並列に出力することによる固体撮像装置１の高速化とを両立することができる。
　次に、本第１の実施形態の固体撮像装置１内の画素アレイ部１１に備えた単位画素１１０について説明する。図４は、本第１の実施形態の固体撮像装置１の画素アレイ部１１内の単位画素１１０の概略構成を示した回路図である。図４には、１つの単位画素１１０を示している。
　図４において、単位画素１１０は、光電変換部ＰＤと、転送トランジスタＭ１と、電荷蓄積部ＦＤと、画素リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、を備える。単位画素１１０は、入射した被写体光（可視光）を画素信号に変換して、垂直信号線４０に出力する。
　光電変換部ＰＤは、入射した被写体光を光電変換して信号電荷を発生させ、発生した信号電荷を光電変換信号として蓄積する。
　転送トランジスタＭ１は、垂直読み出し回路１２から入力された制御信号φＴＸに応じて、光電変換部ＰＤに蓄積された光電変換信号を、増幅トランジスタＭ３のゲート端子に転送する。これにより、光電変換部ＰＤに蓄積され、転送トランジスタＭ１によって転送された光電変換信号が、電荷蓄積部ＦＤに蓄積される。
　電荷蓄積部ＦＤは、増幅トランジスタＭ３のゲート端子に接続されたノードに付随する容量であり、図４に示した単位画素１１０の概略構成においては、キャパシタの記号で示している。
　増幅トランジスタＭ３は、転送トランジスタＭ１によってゲート端子に転送された光電変換信号、すなわち、電荷蓄積部ＦＤに蓄積された光電変換信号に応じた信号電圧を出力する。このとき、増幅トランジスタＭ３は、対応する垂直信号線４０に、対応する基板間接続部３０を介して接続された画素負荷電流源２４の電流値に応じて、電荷蓄積部ＦＤに蓄積された光電変換信号を増幅した信号電圧を出力する。
　選択トランジスタＭ４は、垂直読み出し回路１２から入力された制御信号φＳＥＬに応じて、増幅トランジスタＭ３から出力された信号電圧を、画素信号として垂直信号線４０に出力する。これにより、光電変換部ＰＤが発生して蓄積した光電変換信号に応じた画素信号が、垂直信号線４０に読み出される。
　画素リセットトランジスタＭ２は、垂直読み出し回路１２から入力された制御信号φＲＳＴに応じて、単位画素１１０内の光電変換信号を、電源電圧ＶＤＤにリセットする。
　このような構成によって単位画素１１０内の光電変換部ＰＤが入射した被写体光を光電変換した光電変換信号に応じた画素信号が、対応する基板間接続部３０を介して、対応する列回路２５に入力される。
　なお、図４に示した単位画素１１０の動作は、一般的な固体撮像装置に配置される単位画素の動作と同様である。従って、単位画素１１０の動作に関する詳細な説明は省略する。
　次に、本第１の実施形態の固体撮像装置１が画素信号を読み出して画像信号として出力する動作モードについて説明する。図５Ａ～図５Ｃは、本第１の実施形態の固体撮像装置１における画素信号の読み出し方法を示した図である。図５Ａには、固体撮像装置１に備えた画素アレイ部１１内に配置された全ての単位画素１１０を４つのグループに分けた、第１のグループ～第４のグループの領域を示している。また、図５Ｂおよび図５Ｃには、固体撮像装置１のそれぞれの動作モードにおいて画素信号を出力する単位画素１１０の行、すなわち、画像信号として出力する画素アレイ部１１の行の遷移を模式的に示している。なお、図５Ｂおよび図５Ｃにおいて、横軸は固体撮像装置１がそれぞれの単位画素１１０が出力した画素信号に応じた画像信号を出力する時間を示し、縦軸は固体撮像装置１が画素信号に応じた画像信号を出力する単位画素１１０の行を示している。
　図５Ａに示したように、固体撮像装置１では、画素アレイ部１１内に配置された全ての単位画素１１０の領域を、第１のグループ～第４のグループの４つのグループに分けている。そして、固体撮像装置１では、垂直読み出し回路１２が、画素アレイ部１１に備えたそれぞれの単位画素１１０を順次駆動するのみではなく、複数のグループ内の単位画素１１０を同時に駆動することができる。このため、固体撮像装置１では、複数のグループ内の単位画素１１０を同時に駆動して複数の行の画素信号に応じた画像信号を並列に出力する動作モード（以下、「並列動作モード」という）と、画素アレイ部１１に備えたそれぞれの単位画素１１０を順次駆動してそれぞれの行の画素信号に応じた画像信号を順次出力する動作モード（以下、「順次動作モード」という）との２つの動作モードで、画像信号を出力することができる。図５Ｂには、並列動作モードにおける単位画素１１０の行の遷移を模式的に示し、図５Ｃには、順次動作モードにおける単位画素１１０の行の遷移を模式的に示している。
　なお、２つの動作モードの切り替え、つまり、並列動作モードまたは順次動作モードの設定は、例えば、撮像装置８に備えたカメラ制御装置５が行う。そして、撮像装置８では、固体撮像装置１から出力された画像信号に対して処理を行う画像信号処理装置３が、カメラ制御装置５によって設定された（切り替えられた）固体撮像装置１の動作モードに応じた処理を行う。
　まず、図５Ｂに示した並列動作モードにおける画素信号の読み出し方法について説明する。読み出し回路制御部２３は、並列動作モードで画像信号を出力することを表す制御信号を画素制御部１３に出力する。これにより、画素制御部１３は、垂直読み出し回路１２に、４つのグループに属する単位画素１１０を同時に駆動して、画素信号を順次読み出すことを指示する。この指示に応じて垂直読み出し回路１２は、第１のグループ～第４のグループのそれぞれに属する最初の行の単位画素１１０を駆動し、それぞれの画素信号を、第１のグループ～第４のグループのそれぞれに対応するグループ用信号処理回路２２に出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２内のそれぞれの列回路２５に、対応するグループに属する単位画素１１０から出力された画素信号に対する処理（ここでは、アナログデジタル変換処理）を実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２内の水平読み出し回路２６に、対応するそれぞれの列回路２５から出力された処理後の出力信号を順次、出力部２７に出力させる。
　これにより、第１のグループ～第４のグループのそれぞれに属する最初の行の単位画素１１０が出力した画素信号に応じた画像信号が、グループ用信号処理回路２２内の出力部２７が並列に、すなわち、４行分の画像信号が同時に外部に出力される。
　その後、垂直読み出し回路１２は、第１のグループ～第４のグループのそれぞれに属する次の行の単位画素１１０を駆動し、それぞれの画素信号を、第１のグループ～第４のグループのそれぞれに対応するグループ用信号処理回路２２に出力させる。そして、読み出し回路制御部２３は、グループ用信号処理回路２２内のそれぞれの列回路２５による処理の実行、水平読み出し回路２６による処理後の出力信号の出力部２７への順次出力を行わせる。
　これにより、第１のグループ～第４のグループのそれぞれに属する次の行の単位画素１１０が出力した画素信号に応じた４行分の画像信号が同時に、グループ用信号処理回路２２内の出力部２７から出力される。
　以降、同様に、垂直読み出し回路１２は、第１のグループ～第４のグループのそれぞれに属する単位画素１１０を行毎に順次駆動して、第１のグループ～第４のグループのそれぞれに対応するグループ用信号処理回路２２にそれぞれの画素信号を順次出力させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２内のそれぞれの列回路２５による処理と、処理後の出力信号の出力部２７への出力とを順次行わせる。
　そして、第１のグループ～第４のグループのそれぞれに属する最後の行の単位画素１１０が出力した画素信号に応じた画像信号の、グループ用信号処理回路２２内の出力部２７からの同時出力が終了すると、固体撮像装置１は、並列動作モードによる画像信号の出力を完了する。
　このように、並列動作モードでは、図５Ｂに示したように、第１のグループ～第４のグループのそれぞれのグループに属する単位画素１１０が出力した画素信号に応じた画像信号を並列に出力する。これにより、並列動作モードでは、固体撮像装置１からの画像信号の出力を高速化することができる。
　なお、並列動作モードでは、分割した垂直信号線のそれぞれの領域、つまり、第１のグループ～第４のグループのそれぞれに属する単位画素１１０が出力した画素信号に応じた画像信号を並列に出力する。このため、並列動作モードは、固体撮像装置１の露光が終了した後に入射する被写体光を、撮像装置８に備えたメカニカルシャッタ７によって遮光する場合や、全ての単位画素１１０内の光電変換部ＰＤが出力する光電変換信号を転送トランジスタＭ１によって同時に転送する、いわゆる、グローバルシャッタ方式を採用した場合において設定されることが望ましい。
　続いて、図５Ｃに示した順次動作モードにおける画素信号の読み出し方法について説明する。読み出し回路制御部２３は、順次動作モードで画像信号を出力することを表す制御信号を画素制御部１３に出力する。これにより、画素制御部１３は、垂直読み出し回路１２に、４つのグループに属する単位画素１１０を順次駆動して、画素信号を順次読み出すことを指示する。この指示に応じて垂直読み出し回路１２は、第１のグループに属する最初の行の単位画素１１０を駆動し、それぞれの画素信号を、第１のグループに対応するグループ用信号処理回路２２１に出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２１内のそれぞれの列回路２５１に、対応する第１のグループに属する単位画素１１０から出力された画素信号に対する処理（ここでは、アナログデジタル変換処理）を実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２１内の水平読み出し回路２６１に、対応するそれぞれの列回路２５１から出力された処理後の出力信号を順次、出力部２７１に出力させる。
　これにより、第１のグループに属する最初の行の単位画素１１０が出力した画素信号に応じた画像信号が、グループ用信号処理回路２２１内の出力部２７１から外部に出力される。
　その後、垂直読み出し回路１２は、第１のグループに属する次の行の単位画素１１０を駆動し、それぞれの画素信号を、第１のグループに対応するグループ用信号処理回路２２１に出力させる。そして、読み出し回路制御部２３は、グループ用信号処理回路２２１内のそれぞれの列回路２５１による処理の実行、水平読み出し回路２６１による処理後の出力信号の出力部２７１への順次出力を行わせる。
　これにより、第１のグループに属する次の行の単位画素１１０が出力した画素信号に応じた画像信号が、グループ用信号処理回路２２１内の出力部２７１から出力される。
　以降、同様に、垂直読み出し回路１２は、第１のグループに属する単位画素１１０を行毎に順次駆動して、第１のグループに対応するグループ用信号処理回路２２１にそれぞれの画素信号を順次出力させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２１内のそれぞれの列回路２５１による処理と、処理後の出力信号の出力部２７１への出力とを順次行わせる。
　その後、垂直読み出し回路１２は、第１のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第２のグループに属する最初の行の単位画素１１０を駆動し、それぞれの画素信号を、第２のグループに対応するグループ用信号処理回路２２２に出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２２内のそれぞれの列回路２５２に、対応する第２のグループに属する単位画素１１０から出力された画素信号に対する処理を実行させ、グループ用信号処理回路２２２内の水平読み出し回路２６２に、対応するそれぞれの列回路２５２から出力された処理後の出力信号を順次、出力部２７２に出力させる。
　これにより、第２のグループに属する最初の行の単位画素１１０が出力した画素信号に応じた画像信号が、第１のグループの最後の行の単位画素１１０が出力した画素信号に続いて、グループ用信号処理回路２２２内の出力部２７２から外部に出力される。
　以降、同様に、垂直読み出し回路１２は、第２のグループに属する単位画素１１０の駆動に引き続き、第３のグループに属する単位画素１１０を順次駆動し、さらに、第３のグループに属する単位画素１１０の駆動に引き続き、第４のグループに属する単位画素１１０を順次駆動して、それぞれの画素信号を、対応するグループ用信号処理回路２２に順次出力させる。また、読み出し回路制御部２３は、垂直読み出し回路１２が駆動する単位画素１１０に対応するグループ用信号処理回路２２内のそれぞれの列回路２５による処理の実行、水平読み出し回路２６による処理後の出力信号の出力部２７への順次出力を行わせる。
　これにより、第２のグループに属する最後の行の単位画素１１０が出力した画素信号に応じた画像信号のグループ用信号処理回路２２２内の出力部２７２からの出力に引き続き、第３のグループに属する最初の行の単位画素１１０が出力した画素信号に応じた画像信号から、グループ用信号処理回路２２３内の出力部２７３から順次出力される。さらに、第３のグループに属する最後の行の単位画素１１０が出力した画素信号に応じた画像信号のグループ用信号処理回路２２３内の出力部２７３からの出力に引き続き、第４のグループに属する最初の行の単位画素１１０が出力した画素信号に応じた画像信号から、グループ用信号処理回路２２４内の出力部２７４から順次出力される。
　そして、第４のグループに属する最後の行の単位画素１１０が出力した画素信号に応じた画像信号のグループ用信号処理回路２２４内の出力部２７４からの出力が終了すると、固体撮像装置１は、順次動作モードによる画像信号の出力を完了する。
　このように、順次動作モードでは、図５Ｃに示したように、第１のグループ～第４のグループのそれぞれのグループに属する単位画素１１０が出力した画素信号に応じた画像信号を、それぞれの単位画素１１０に対応するグループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれから順次出力する。これにより、順次動作モードでは、従来の固体撮像装置と同様に、画素アレイ部１１に配置された全ての単位画素１１０が出力した画素信号に応じた画像信号を順次出力することができる。このとき、固体撮像装置１では、画素アレイ部１１内に配置されたそれぞれの単位画素１１０を４つのグループに分けて垂直信号線を４つに分割することによって、それぞれの垂直信号線の長さを短くし、かつ、それぞれの垂直信号線に接続される単位画素１１０の数を１／４にしている。このため、固体撮像装置１では、分割されたそれぞれの垂直信号線の負荷が、従来の固体撮像装置における１列の垂直信号線の負荷の１／４に軽減され、画像信号を出力する際の消費電力を、従来の固体撮像装置よりも低減することができる。または、従来の固体撮像装置と画素負荷電流源の電流値を同等とした場合、画素から列回路までの読み出しをより高速化することができる。
　また、順次動作モードでは、分割した垂直信号線のそれぞれの領域、つまり、第１のグループ～第４のグループをまたいで、それぞれのグループに属する単位画素１１０が出力した画素信号に応じた画像信号を順次出力する、いわゆる、ローリングシャッタ方式での画像信号の読み出しとなるため、被写体の歪が行方向に対して均一になる。このため、本第１の実施形態の固体撮像装置１を搭載した撮像装置８では、順次動作モードで出力された画像信号に基づいて動画像を生成する際に、それぞれのグループ（領域）間での被写体歪の段差の発生を抑えることができる。
　本第１の実施形態によれば、２次元の行列状に配置された複数の画素（単位画素１１０）が、予め定めた複数行毎に組となった複数のグループ（第１のグループ～第４のグループ）に分けられている画素部（画素アレイ部１１）を有する第１の基板（第１の基板１０）と、第１のグループ～第４のグループのそれぞれのグループ内で同じ列に配置された複数の単位画素１１０が接続される垂直信号線（垂直信号線４０）に対応する画素負荷電流源（画素負荷電流源２４）と、対応する垂直信号線４０に単位画素１１０から出力された画素信号に対して予め定めた処理を行う列回路（列回路２５）とを、第１のグループ～第４のグループのそれぞれのグループに属する単位画素１１０の列毎に具備し、それぞれの列回路２５が処理した画素信号を、画像信号として単位画素１１０の行毎に出力する信号処理回路（グループ用信号処理回路２２）を、第１のグループ～第４のグループのそれぞれに対応して複数有する第２の基板（第２の基板２０）と、を備え、第１の基板１０と第２の基板２０とが積層され、第１のグループ～第４のグループのそれぞれのグループ内のそれぞれの垂直信号線４０と、第１のグループ～第４のグループのそれぞれのグループに対応するグループ用信号処理回路２２内でそれぞれの垂直信号線４０に対応する画素負荷電流源２４および列回路２５とのそれぞれが、それぞれの垂直信号線４０に対応するそれぞれの基板間接続部（基板間接続部３０）を介して電気的に接続される固体撮像装置（固体撮像装置１）が構成される。
　また、本第１の実施形態によれば、２次元の行列状に配置された複数の単位画素１１０が、予め定めた複数行毎に組となった複数のグループ（第１のグループ～第４のグループ）に分けられている画素アレイ部１１を有する第１の基板１０と、第１のグループ～第４のグループのそれぞれのグループ内で同じ列に配置された複数の単位画素１１０が接続される垂直信号線４０に対応する画素負荷電流源２４と、対応する垂直信号線４０に単位画素１１０から出力された画素信号に対して予め定めた処理を行う列回路２５とを、第１のグループ～第４のグループのそれぞれのグループに属する単位画素１１０の列毎に具備し、それぞれの列回路２５が処理した画素信号を、画像信号として単位画素１１０の行毎に出力するグループ用信号処理回路２２を、第１のグループ～第４のグループのそれぞれに対応して複数有する第２の基板２０と、を備え、第１の基板１０と第２の基板２０とが積層され、第１のグループ～第４のグループのそれぞれのグループ内のそれぞれの垂直信号線４０と、第１のグループ～第４のグループのそれぞれのグループに対応するグループ用信号処理回路２２内でそれぞれの垂直信号線４０に対応する画素負荷電流源２４および列回路２５とのそれぞれが、それぞれの垂直信号線４０に対応するそれぞれの基板間接続部３０を介して電気的に接続される固体撮像装置１を備える撮像装置（撮像装置８）が構成される。
　また、本第１の実施形態によれば、固体撮像装置１に入射する光の量を制御するメカニカルシャッタ（メカニカルシャッタ７）、をさらに備え、第１のグループ～第４のグループのそれぞれのグループ内の単位画素１１０を同時に駆動して、第１のグループ～第４のグループのそれぞれのグループに対応するグループ用信号処理回路２２から並列に、ここで駆動した単位画素１１０から出力された画素信号に応じた画像信号をこの固体撮像装置１から出力させる際に、メカニカルシャッタ７によって、この固体撮像装置１に入射する光を遮光する撮像装置８が構成される。
　上記に述べたように、本第１の実施形態の固体撮像装置１では、画素アレイ部１１が形成された第１の基板１０と信号処理回路部２１が形成された第２の基板２０とが積層された構成にする。これにより、本第１の実施形態の固体撮像装置１では、画素アレイ部１１内に配置されたそれぞれの単位画素１１０を、数が制限されることなく、複数のグループに分けることができる。そして、本第１の実施形態の固体撮像装置１では、画素アレイ部１１内で同じ列の単位画素１１０が接続される垂直信号線を、単位画素１１０を分けたグループの数に分割することができる。これにより、本第１の実施形態の固体撮像装置１では、それぞれの垂直信号線の長さを短くし、かつ、それぞれの垂直信号線に接続される単位画素１１０の数を少なくすることができ、分割されたそれぞれの垂直信号線の負荷を、従来の固体撮像装置における１列の垂直信号線の負荷よりも軽減することができる。このことにより、本第１の実施形態の固体撮像装置１では、それぞれの単位画素１１０に対応する画素負荷電流源２４の電流値を増やすことなく、また、単位画素１１０内に備える増幅トランジスタＭ３のサイズを大きくすることなく、それぞれの単位画素１１０から対応する列回路２５への画素信号の読み出しの高速化および低消費電力化を実現することができる。
　なお、本第１の実施形態の固体撮像装置１において画素アレイ部１１の垂直信号線を分割する際には、それぞれの垂直信号線に接続される単位画素１１０の数が均等であることが望ましい。つまり、本第１の実施形態の固体撮像装置１において画素アレイ部１１内に配置されたそれぞれの単位画素１１０を複数のグループに分ける際には、それぞれのグループに属する単位画素１１０の数が均等であることが望ましい。図２Ａ～図５Ｃに示した本第１の実施形態の固体撮像装置１では、単位画素１１０を４つのグループに分け、画素アレイ部１１内のそれぞれの垂直信号線の長さを１／４にして、かつ、それぞれの垂直信号線に接続される単位画素１１０の数を１／４にし、それぞれの垂直信号線の負荷を１／４に軽減した構成を示している。
　また、本第１の実施形態の固体撮像装置１では、それぞれのグループに対応するグループ用信号処理回路２２を、第２の基板２０内に備える。そして、本第１の実施形態の固体撮像装置１では、並列動作モードにおいて、それぞれのグループに属する単位画素１１０から同時に、対応するグループ用信号処理回路２２に画素信号を出力することによって、グループ用信号処理回路２２のそれぞれから同時に、４行分の画像信号を外部に出力する。このことにより、本第１の実施形態による固体撮像装置１では、画像信号の出力の高速化を実現することができる。このとき、本第１の実施形態の固体撮像装置１では、それぞれのグループにおいて、それぞれの垂直信号線の負荷を軽減しているため、画像信号を出力する際の低消費電力化を実現することができる。また、本第１の実施形態の固体撮像装置１では、順次動作モードにおいて、それぞれのグループに属する単位画素１１０から順次、対応するグループ用信号処理回路２２に画素信号を出力することによって、グループ用信号処理回路２２のそれぞれから順次、画像信号を外部に出力する。このことにより、本第１の実施形態による固体撮像装置１では、それぞれのグループにおけるそれぞれの垂直信号線の負荷を軽減した効果によって、画像信号を出力する際の低消費電力化を実現することができる。
　このように、本第１の実施形態の固体撮像装置１では、それぞれの垂直信号線の負荷を軽減することによって、高速化と低消費電力化とを両立することができる。
＜第２の実施形態＞
　次に、本実施形態の撮像装置８に搭載した固体撮像装置の別の構成の一例について説明する。本第２の実施形態による固体撮像装置は、図１に示した本実施形態の撮像装置８に備えた固体撮像装置１に代わって、撮像装置８に搭載される。以下の説明においては、本第２の実施形態による固体撮像装置を、「固体撮像装置１００」という。なお、本第２の実施形態による固体撮像装置１００の構成は、図３に示した第１の実施形態の固体撮像装置１と同様の構成を含んでいる。従って、以下の説明においては、本第２の実施形態による固体撮像装置１００のそれぞれの構成要素において、第１の実施形態の固体撮像装置１と同様の構成要素には、固体撮像装置１と同一の符号を用いて説明し、それぞれの構成要素に関する詳細な説明は省略する。
　図６は、本第２の実施形態による固体撮像装置１００の概略構成を示したブロック図である。本第２の実施形態の固体撮像装置１００も、第１の実施形態の固体撮像装置１と同様に、第１の基板１０と第２の基板２０との２つの基板（チップ）が積層され、第１の基板１０と第２の基板２０とが基板間接続部３０で接合（接続）された構成である。図６に示した本第２の実施形態の固体撮像装置１００は、画素アレイ部１１、垂直読み出し回路１２、および画素制御部１３を備えた第１の基板１０と、信号処理回路部２１、読み出し回路制御部２３、および電源制御部２８を備えた第２の基板２０と、を備える。
　本第２の実施形態の固体撮像装置１００は、図３に示した第１の実施形態の固体撮像装置１の構成に、電源制御部２８が追加された構成である。この電源制御部２８の追加に伴って、本第２の実施形態の固体撮像装置１００内の対応する構成要素のそれぞれには、電源制御部２８に応じた機能が追加されている。ただし、これらの構成要素は、電源制御部２８に対応して追加された機能以外は、第１の実施形態の固体撮像装置１内のそれぞれの構成要素と同様である。つまり、これらの構成要素の動作は、追加された機能に応じた動作以外は、第１の実施形態の固体撮像装置１内の対応する構成要素の動作と同様である。従って、以下の説明においては、説明を容易にするため、電源制御部２８に応じた機能が追加された構成要素も、固体撮像装置１と同一の符号を用い、追加された機能に応じた動作に関してのみ説明を行う。
　読み出し回路制御部２３は、固体撮像装置１００が画素信号を読み出して画像信号として出力する際の動作モードに応じて、第１の基板１０に備えた画素制御部１３、および信号処理回路部２１内のそれぞれのグループ用信号処理回路２２に備えた列回路２５と水平読み出し回路２６とを制御する。また、読み出し回路制御部２３は、固体撮像装置１００の動作モードに応じて、電源制御部２８を制御する。
　電源制御部２８は、読み出し回路制御部２３からの制御に応じて、すなわち、固体撮像装置１００が画素信号を読み出して画像信号として出力する際の動作モードに応じて、信号処理回路部２１内のそれぞれのグループ用信号処理回路２２の構成要素の電源を制御する。つまり、固体撮像装置１００が現在の画像信号を出力するときに動作するグループ用信号処理回路２２内の構成要素の電源をＯＮ状態にし、動作しないグループ用信号処理回路２２内の構成要素の電源をＯＦＦ状態にする。
　電源制御部２８における電源のＯＮまたはＯＦＦの制御は、例えば、それぞれの構成要素への電流の供給を制御することによって行う。より具体的には、電源制御部２８は、固体撮像装置１００が現在の画像信号を出力するときに動作するグループ用信号処理回路２２に備えた画素負荷電流源２４、列回路２５、水平読み出し回路２６、および出力部２７に電流を供給し、現在の画像信号の出力では動作しないグループ用信号処理回路２２に備えた画素負荷電流源２４、列回路２５、水平読み出し回路２６、および出力部２７への電流の供給を停止する。これにより、画像信号を出力するグループ用信号処理回路２２のみが動作することになる。なお、それぞれの動作モードにおける電源の制御、つまり、電源のＯＮまたはＯＦＦの制御に関する詳細な説明は、後述する。
　このような構成によって、本第２の実施形態の固体撮像装置１００でも、第１の実施形態の固体撮像装置１と同様に、画素アレイ部１１内に配置されたそれぞれの単位画素１１０を第１のグループ～第４のグループの４つのグループに分けて、それぞれの垂直信号線の長さを短くし、かつ、それぞれの垂直信号線に接続される単位画素１１０の数を１／４にする。これにより、本第２の実施形態の固体撮像装置１００でも、第１の実施形態の固体撮像装置１と同様に、それぞれの垂直信号線の負荷を軽減することによる単位画素１１０から列回路２５への画素信号の読み出しの高速化および低消費電力化と、それぞれの列回路２５が処理した画像信号を並列に出力することによる固体撮像装置１００の高速化とを両立することができる。
　また、本第２の実施形態による固体撮像装置１００では、電源制御部２８を備える。そして、電源制御部２８が、固体撮像装置１００が画素信号を読み出して画像信号として出力する動作モードに応じて、それぞれのグループ用信号処理回路２２に備えた構成要素の電源を制御する。これにより、現在の画像信号の出力において動作しないグループ用信号処理回路２２内の構成要素による消費電流が削減され、固体撮像装置１００のさらなる低消費電力化を実現することができる。
　次に、本第２の実施形態の固体撮像装置１００が画素信号を読み出して画像信号として出力する動作モードについて説明する。図７Ａ～図７Ｃは、本第２の実施形態の固体撮像装置１００における画素信号の読み出し方法を示した図である。
　図７Ａには、固体撮像装置１００に備えた画素アレイ部１１内に配置された全ての単位画素１１０を４つのグループに分けた、第１のグループ～第４のグループの領域を示している。図７Ａに示したように、固体撮像装置１００でも、第１の実施形態の固体撮像装置１と同様に、画素アレイ部１１内に配置された全ての単位画素１１０の領域を、第１のグループ～第４のグループの４つのグループに分けている。このため、固体撮像装置１００でも、第１の実施形態の固体撮像装置１と同様に、並列動作モードと順次動作モードとの２つの動作モードで、画像信号を出力することができる。
　また、上述したように、固体撮像装置１００では、電源制御部２８が、動作モードに応じて、グループ用信号処理回路２２の電源を制御する。図７Ｂには、並列動作モードにおける単位画素１１０の行の遷移を模式的に示し、図７Ｃには、順次動作モードにおける単位画素１１０の行の遷移を模式的に示している。なお、図７Ｂおよび図７Ｃにおいて、横軸は固体撮像装置１００がそれぞれの単位画素１１０が出力した画素信号に応じた画像信号を出力する時間を示し、縦軸は固体撮像装置１００が画素信号に応じた画像信号を出力する単位画素１１０の行を示している。
　まず、図７Ｂに示した並列動作モードにおける画素信号の読み出し方法について説明する。読み出し回路制御部２３は、並列動作モードで画像信号を出力することを表す制御信号を、画素制御部１３と電源制御部２８とに出力する。これにより、電源制御部２８は、全てのグループ用信号処理回路２２内の構成要素の電源をＯＮ状態にする。また、画素制御部１３は、垂直読み出し回路１２に、４つのグループに属する単位画素１１０を同時に駆動して、画素信号を順次読み出すことを指示する。この指示に応じて垂直読み出し回路１２は、第１のグループ～第４のグループのそれぞれに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第１のグループ～第４のグループのそれぞれに対応するグループ用信号処理回路２２に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２内のそれぞれの列回路２５に、対応するグループに属する単位画素１１０から順次出力された画素信号に対する処理（ここでは、アナログデジタル変換処理）を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２内の水平読み出し回路２６に、対応するそれぞれの列回路２５から順次出力された処理後の出力信号を順次、出力部２７に出力させる。
　これにより、第１のグループ～第４のグループのそれぞれに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、グループ用信号処理回路２２内の出力部２７が並列に、すなわち、４行分の画像信号が同時に外部に順次出力される。
　なお、上述したように、固体撮像装置１００における並列動作モードでは、電源制御部２８が、全てのグループ用信号処理回路２２内の構成要素の電源をＯＮ状態にしている。従って、固体撮像装置１００における並列動作モードの動作は、第１の実施形態の固体撮像装置１における並列動作モードの動作と同様である。従って、固体撮像装置１００における並列動作モードの動作に関する詳細な説明は省略する。
　続いて、図７Ｃに示した順次動作モードにおける画素信号の読み出し方法について説明する。読み出し回路制御部２３は、順次動作モードで画像信号を出力することを表す制御信号を、画素制御部１３と電源制御部２８とに出力する。これにより、画素制御部１３は、垂直読み出し回路１２に、４つのグループに属する単位画素１１０を順次駆動して、画素信号を順次読み出すことを指示する。この指示に応じて垂直読み出し回路１２は、第１のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第１のグループに対応するグループ用信号処理回路２２１に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２１内のそれぞれの列回路２５１に、対応する第１のグループに属する単位画素１１０から順次出力された画素信号に対する処理（ここでは、アナログデジタル変換処理）を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２１内の水平読み出し回路２６１に、対応するそれぞれの列回路２５１から順次出力された処理後の出力信号を順次、出力部２７１に出力させる。
　このとき、電源制御部２８は、読み出し回路制御部２３から入力された順次動作モードで画像信号を出力することを表す制御信号に応じて、グループ用信号処理回路２２１内の構成要素（画素負荷電流源２４１、列回路２５１、水平読み出し回路２６１、および出力部２７１）の電源をＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２２～グループ用信号処理回路２２４内の構成要素（画素負荷電流源２４２～画素負荷電流源２４４、列回路２５２～列回路２５４、水平読み出し回路２６２～水平読み出し回路２６４、および出力部２７２～出力部２７４）の電源をＯＦＦ状態にする。これにより、第１のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、グループ用信号処理回路２２１内の出力部２７１から外部に順次出力される。
　その後、垂直読み出し回路１２は、第１のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第２のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第２のグループに対応するグループ用信号処理回路２２２に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２２内のそれぞれの列回路２５２に、対応する第２のグループに属する単位画素１１０から順次出力された画素信号に対する処理を順次実行させ、グループ用信号処理回路２２２内の水平読み出し回路２６２に、対応するそれぞれの列回路２５２から順次出力された処理後の出力信号を順次、出力部２７２に出力させる。
　このとき、電源制御部２８は、グループ用信号処理回路２２２内の構成要素（画素負荷電流源２４２、列回路２５２、水平読み出し回路２６２、および出力部２７２）の電源をＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２１、およびグループ用信号処理回路２２３～グループ用信号処理回路２２４内の構成要素（画素負荷電流源２４１および画素負荷電流源２４３～画素負荷電流源２４４と、列回路２５１および列回路２５３～列回路２５４と、水平読み出し回路２６１および水平読み出し回路２６３～水平読み出し回路２６４と、出力部２７１および出力部２７３～出力部２７４）の電源をＯＦＦ状態にする。これにより、第２のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、第１のグループの最後の行の単位画素１１０が出力した画素信号に続いて、グループ用信号処理回路２２２内の出力部２７２から外部に順次出力される。
　その後、垂直読み出し回路１２は、第２のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第３のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第３のグループに対応するグループ用信号処理回路２２３に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２３内のそれぞれの列回路２５３に、対応する第３のグループに属する単位画素１１０から順次出力された画素信号に対する処理を順次実行させ、グループ用信号処理回路２２３内の水平読み出し回路２６３に、対応するそれぞれの列回路２５３から順次出力された処理後の出力信号を順次、出力部２７３に出力させる。
　このとき、電源制御部２８は、グループ用信号処理回路２２３内の構成要素（画素負荷電流源２４３、列回路２５３、水平読み出し回路２６３、および出力部２７３）の電源をＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２１～グループ用信号処理回路２２２、およびグループ用信号処理回路２２４内の構成要素（画素負荷電流源２４１～画素負荷電流源２４２および画素負荷電流源２４４と、列回路２５１～列回路２５２および列回路２５４と、水平読み出し回路２６１～水平読み出し回路２６２および水平読み出し回路２６４と、出力部２７１～出力部２７２および出力部２７４）の電源をＯＦＦ状態にする。これにより、第３のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、第２のグループの最後の行の単位画素１１０が出力した画素信号に続いて、グループ用信号処理回路２２３内の出力部２７３から外部に順次出力される。
　その後、垂直読み出し回路１２は、第３のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第４のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第４のグループに対応するグループ用信号処理回路２２４に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２４内のそれぞれの列回路２５４に、対応する第４のグループに属する単位画素１１０から順次出力された画素信号に対する処理を順次実行させ、グループ用信号処理回路２２４内の水平読み出し回路２６４に、対応するそれぞれの列回路２５４から順次出力された処理後の出力信号を順次、出力部２７４に出力させる。
　このとき、電源制御部２８は、グループ用信号処理回路２２４内の構成要素（画素負荷電流源２４４、列回路２５４、水平読み出し回路２６４、および出力部２７４）の電源をＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２１～グループ用信号処理回路２２３内の構成要素（画素負荷電流源２４１～画素負荷電流源２４３、列回路２５１～列回路２５３、水平読み出し回路２６１～水平読み出し回路２６３、および出力部２７１～出力部２７３）の電源をＯＦＦ状態にする。これにより、第４のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、第３のグループの最後の行の単位画素１１０が出力した画素信号に続いて、グループ用信号処理回路２２４内の出力部２７４から外部に順次出力される。
　そして、第４のグループに属する最後の行の単位画素１１０が出力した画素信号に応じた画像信号のグループ用信号処理回路２２４内の出力部２７４からの出力が終了すると、固体撮像装置１００は、順次動作モードによる画像信号の出力を完了する。
　このように、順次動作モードでは、図７Ｃに示したように、第１のグループ～第４のグループのそれぞれのグループに属する単位画素１１０が出力した画素信号に応じた画像信号を、それぞれの単位画素１１０に対応するグループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれから順次出力する。この固体撮像装置１００における順次動作モードによって出力される画像信号は、第１の実施形態の固体撮像装置１における順次動作モードによって出力される画像信号と同様である。ただし、固体撮像装置１００では、電源制御部２８が、画像信号を出力するときに動作するグループ用信号処理回路２２内の構成要素の電源のみをＯＮ状態にし、動作しないグループ用信号処理回路２２内の構成要素の電源をＯＦＦ状態にしている。このため、固体撮像装置１００における順次動作モードでは、それぞれの垂直信号線の負荷を軽減したことによる、第１の実施形態の固体撮像装置１における順次動作モードと同様の消費電力の削減効果に加えて、動作しないグループ用信号処理回路２２内の構成要素の電源をＯＦＦ状態にしたことによるさらなる消費電力の削減効果を得ることができる。
　本第２の実施形態によれば、第２の基板２０は、さらに、この固体撮像装置（固体撮像装置１００）から画像信号を出力する際の動作に応じて、グループ用信号処理回路２２内の構成要素の電源を制御する電源制御部（電源制御部２８）を備える固体撮像装置（固体撮像装置１００）が構成される。
　また、本第２の実施形態によれば、電源制御部２８は、第１のグループ～第４のグループのそれぞれのグループ内の単位画素１１０を同時に駆動して、第１のグループ～第４のグループのそれぞれのグループに対応するグループ用信号処理回路２２から並列に、ここで駆動した単位画素１１０から出力された画素信号に応じた画像信号をこの固体撮像装置１００から出力する際に、グループ用信号処理回路２２内の全ての構成要素の電源をＯＮ状態にし、単位画素１１０のそれぞれを順次駆動して、ここで駆動した単位画素１１０に対応するグループ用信号処理回路２２から、ここで駆動した単位画素１１０から出力された画素信号に応じた画像信号をこの固体撮像装置１００から順次出力する際に、現在の画像信号の出力のために動作するグループ用信号処理回路２２内の構成要素の電源をＯＮ状態にし、現在の画像信号の出力のために動作しないグループ用信号処理回路２２内の構成要素の電源をＯＦＦ状態にする固体撮像装置１００が構成される。
　また、本第２の実施形態によれば、電源制御部２８は、それぞれのグループ用信号処理回路２２に備えた出力部（出力部２７）を含めて、グループ用信号処理回路２２内の構成要素の電源のＯＮ状態とＯＦＦ状態とを制御する固体撮像装置１００が構成される。
　上記に述べたように、本第２の実施形態の固体撮像装置１００でも、画素アレイ部１１が形成された第１の基板１０と信号処理回路部２１が形成された第２の基板２０とが積層された構成にする。これにより、本第２の実施形態の固体撮像装置１００でも、第１の実施形態の固体撮像装置１と同様に、画素アレイ部１１内に配置されたそれぞれの単位画素１１０を、数が制限されることなく複数のグループに分けることができ、画素アレイ部１１内で同じ列の単位画素１１０が接続される垂直信号線を、単位画素１１０を分けたグループの数に分割することができる。これにより、本第２の実施形態の固体撮像装置１００でも、第１の実施形態の固体撮像装置１と同様に、それぞれの単位画素１１０から対応する列回路２５への画素信号の読み出しの高速化および低消費電力化を実現することができる。
　また、本第２の実施形態の固体撮像装置１００でも、それぞれのグループに対応するグループ用信号処理回路２２を、第２の基板２０内に備える。そして、本第２の実施形態の固体撮像装置１００では、順次動作モードにおいて、画像信号を出力するときに動作するグループ用信号処理回路２２内の構成要素の電源のみをＯＮ状態にし、動作しないグループ用信号処理回路２２内の構成要素の電源をＯＦＦ状態にする。これにより、本第２の実施形態の固体撮像装置１００では、順次動作モードにおいて、それぞれのグループにおけるそれぞれの垂直信号線の負荷を軽減したことによる画像信号を出力する際の低消費電力化の効果に加えて、グループ用信号処理回路２２の電源の制御による画像信号を出力する際の低消費電力化の効果を得ることができる。なお、本第２の実施形態の固体撮像装置１００でも、並列動作モードにおける動作は、第１の実施形態の固体撮像装置１における並列動作モードの動作と同様であるため、第１の実施形態の固体撮像装置１と同様に、それぞれのグループにおけるそれぞれの垂直信号線の負荷を軽減したことによる画像信号を出力する際の低消費電力化の効果を得ることができる。
　このように、本第２の実施形態の固体撮像装置１００でも、第１の実施形態の固体撮像装置１と同様に、それぞれの垂直信号線の負荷を軽減することによる高速化と低消費電力化とを両立することができる。
　なお、図６に示した本第２の実施形態による固体撮像装置１００の構成では、電源制御部２８が、それぞれのグループ用信号処理回路２２内の列回路２５と水平読み出し回路２６との電源を制御する構成を示した。しかし、列回路２５と水平読み出し回路２６との電源の制御を、読み出し回路制御部２３が行う構成にすることもできる。また、電源制御部２８の代わりに、読み出し回路制御部２３が、それぞれのグループ用信号処理回路２２内の全ての構成要素の電源を制御する構成であってもよい。
＜第３の実施形態＞
　次に、本実施形態の撮像装置８に搭載した固体撮像装置のさらに別の構成の一例について説明する。本第３の実施形態による固体撮像装置は、図１に示した本実施形態の撮像装置８に備えた固体撮像装置１に代わって、撮像装置８に搭載される。以下の説明においては、本第３の実施形態による固体撮像装置を、「固体撮像装置２００」という。なお、本第３の実施形態による固体撮像装置２００の構成は、図３に示した第１の実施形態の固体撮像装置１と同様の構成を含んでいる。従って、以下の説明においては、本第３の実施形態による固体撮像装置２００のそれぞれの構成要素において、第１の実施形態の固体撮像装置１と同様の構成要素には、固体撮像装置１と同一の符号を用いて説明し、それぞれの構成要素に関する詳細な説明は省略する。
　図８は、本第３の実施形態による固体撮像装置２００の概略構成を示したブロック図である。本第３の実施形態の固体撮像装置２００も、第１の実施形態の固体撮像装置１と同様に、第１の基板１０と第２の基板２０との２つの基板（チップ）が積層され、第１の基板１０と第２の基板２０とが基板間接続部３０で接合（接続）された構成である。図８に示した本第３の実施形態の固体撮像装置２００は、画素アレイ部１１、垂直読み出し回路１２、および画素制御部１３を備えた第１の基板１０と、信号処理回路部２１および読み出し回路制御部２３を備えた第２の基板２０と、を備える。
　本第３の実施形態の固体撮像装置２００は、図３に示した第１の実施形態の固体撮像装置１に備えた信号処理回路部２１内のそれぞれのグループ用信号処理回路２２に、それぞれの列回路２５に対応した補正用の画素（以下「補正用画素」という）が追加された構成である。ただし、それぞれのグループ用信号処理回路２２は、補正用画素が追加された以外は、第１の実施形態の固体撮像装置１に備えた信号処理回路部２１内のそれぞれのグループ用信号処理回路２２と同様である。つまり、それぞれのグループ用信号処理回路２２の動作は、追加された補正用画素に対応する動作をする以外は、第１の実施形態の固体撮像装置１のグループ用信号処理回路２２の動作と同様である。従って、以下の説明においては、説明を容易にするため、補正用画素が追加されたグループ用信号処理回路２２も、固体撮像装置１と同一の符号を用い、追加された補正用画素に対応する動作に関してのみ説明を行う。
　また、読み出し回路制御部２３には、補正用画素を駆動する機能が追加されている。ただし、読み出し回路制御部２３は、補正用画素を駆動する機能以外は、第１の実施形態の固体撮像装置１内の読み出し回路制御部２３と同様である。従って、以下の説明においては、説明を容易にするため、補正用画素を駆動する機能が追加された読み出し回路制御部２３も、固体撮像装置１と同一の符号を用い、追加された機能に応じた動作に関してのみ説明を行う。
　信号処理回路部２１は、第１の実施形態の固体撮像装置１と同様に、画素アレイ部１１で分けられた単位画素１１０の第１のグループ～第４のグループのそれぞれに対応する４つのグループ用信号処理回路２２１～グループ用信号処理回路２２４を備えている。グループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれは、画素アレイ部１１内に配置された単位画素１１０の列数に応じた数の補正用画素、画素負荷電流源、および列回路と、それぞれの列回路に共通した水平読み出し回路および出力部とを備えている。すなわち、グループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれは、画素アレイ部１１内に４列に配置された単位画素１１０のそれぞれの列に対応する４つの補正用画素、画素負荷電流源、および列回路と、１つの水平読み出し回路および出力部とを備えている。
　より具体的には、画素アレイ部１１における第１のグループに対応するグループ用信号処理回路２２１は、第１のグループに属する４列の単位画素１１０にそれぞれ対応する４つの補正用画素（補正用画素２９１１～補正用画素２９１４）と、４つの画素負荷電流源２４１と、４つの列回路２５１と、水平読み出し回路２６１と、出力部２７１とを備えている。また、画素アレイ部１１における第２のグループに対応するグループ用信号処理回路２２２は、第２のグループに属する４列の単位画素１１０にそれぞれ対応する４つの補正用画素（補正用画素２９２１～補正用画素２９２４）と、４つの画素負荷電流源２４２と、４つの列回路２５２と、水平読み出し回路２６２と、出力部２７２とを備えている。また、画素アレイ部１１における第３のグループに対応するグループ用信号処理回路２２３は、第３のグループに属する４列の単位画素１１０にそれぞれ対応する４つの補正用画素（補正用画素２９３１～補正用画素２９３４）と、４つの画素負荷電流源２４３と、４つの列回路２５３と、水平読み出し回路２６３と、出力部２７３とを備えている。また、画素アレイ部１１における第４のグループに対応するグループ用信号処理回路２２４は、第４のグループに属する４列の単位画素１１０にそれぞれ対応する４つの補正用画素（補正用画素２９４１～補正用画素２９４４）と、４つの画素負荷電流源２４４と、４つの列回路２５４と、水平読み出し回路２６４と、出力部２７４とを備えている。
　なお、以下の説明においては、グループ用信号処理回路２２１内の補正用画素２９１１～補正用画素２９１４を区別しない場合には、「補正用画素２９１」という。また、グループ用信号処理回路２２２内の補正用画素２９２１～補正用画素２９２４を区別しない場合には、「補正用画素２９２」という。また、グループ用信号処理回路２２３内の補正用画素２９３１～補正用画素２９３４を区別しない場合には、「補正用画素２９３」という。また、グループ用信号処理回路２２４内の補正用画素２９４１～補正用画素２９４４を区別しない場合には、「補正用画素２９４」という。また、グループ用信号処理回路２２１内の補正用画素２９１１～補正用画素２９１４、グループ用信号処理回路２２２内の補正用画素２９２１～補正用画素２９２４、グループ用信号処理回路２２３内の補正用画素２９３１～補正用画素２９３４、およびグループ用信号処理回路２２４内の補正用画素２９４１～補正用画素２９４４を区別しない場合には、「補正用画素２９」という。
　それぞれのグループ用信号処理回路２２内の補正用画素２９は、読み出し回路制御部２３から入力された制御信号に応じて、それぞれのグループ用信号処理回路２２に備えた列回路２５を補正するための補正用画素信号を出力する、単位画素１１０と同様の構成の画素である。ただし、単位画素１１０が、被写体光に応じた画素信号を出力するのに対して、補正用画素２９は、予め定めた基準電圧の電圧値に応じた補正用画素信号を、対応する垂直信号線に出力する。これにより、予め定めた電圧値に応じた補正用画素信号が、対応するそれぞれの列回路２５に入力される。このとき、それぞれのグループ用信号処理回路２２内の画素負荷電流源２４は、対応する垂直信号線に接続された補正用画素２９内に備える増幅部のトランジスタの負荷としても動作する。なお、この補正用画素２９に関する詳細な説明は、後述する。
　読み出し回路制御部２３は、固体撮像装置２００が画素信号を読み出して画像信号として出力する際の動作モードに応じて、第１の基板１０に備えた画素制御部１３、および信号処理回路部２１内のそれぞれのグループ用信号処理回路２２に備えた列回路２５と水平読み出し回路２６とを制御する。また、読み出し回路制御部２３は、それぞれのグループ用信号処理回路２２内の補正用画素２９を、垂直読み出し回路１２と同様に駆動し、それぞれの補正用画素２９が出力する補正用画素信号を対応する列回路２５に読み出させる（出力させる）。なお、読み出し回路制御部２３は、補正用画素２９を駆動するための制御信号を、グループ用信号処理回路２２毎に出力することもできるが、全ての補正用画素２９に同時に出力することもできる。
　読み出し回路制御部２３は、固体撮像装置２００が、それぞれの動作モードによって画素信号に応じた画像信号を出力する前に、それぞれのグループ用信号処理回路２２内の補正用画素２９を駆動して、グループ用信号処理回路２２内の列回路２５に、補正用画素信号に対して処理を行わる。そして、読み出し回路制御部２３は、補正用画素信号に対して処理を行った後のそれぞれの出力信号が同一になるように、それぞれの列回路２５を補正する。
　読み出し回路制御部２３による列回路２５の補正では、例えば、最初に、それぞれの列回路２５の出力信号を読み出し、全ての列回路２５から読み出した出力信号に基づいて、それぞれの列回路２５が同一の出力信号を出力するように補正するための補正値を算出する。そして、読み出し回路制御部２３は、それぞれの動作モードによって画素信号に応じた画像信号を出力する際に、すなわち、単位画素１１０が出力した画素信号に対する処理をそれぞれの列回路２５に行わせる際に、それぞれの列回路２５を、算出した補正値に応じて制御する。これにより、固体撮像装置２００は、それぞれの単位画素１１０が出力する画素信号の基準のレベルが補正された画像信号を出力することができる。
　このような構成によって、本第３の実施形態の固体撮像装置２００では、それぞれの動作モードによって単位画素１１０が出力した画素信号に応じた画像信号を出力する前に、それぞれのグループ用信号処理回路２２内の列回路２５が出力する出力信号のレベルを補正する。これにより、本第３の実施形態の固体撮像装置２００では、画素アレイ部１１内で同じ列の単位画素１１０が接続される垂直信号線を、単位画素１１０を分けたグループ毎に分割した場合でも、それぞれのグループに対応するグループ用信号処理回路２２内の列回路２５が出力する出力信号のレベル差を少なくすることができる。このことにより、本第３の実施形態の固体撮像装置２００を搭載した撮像装置８が生成する画像（静止画像や動画像）における単位画素１１０を分けたそれぞれの領域（グループ）間での段差（レベル差）を抑えることができる。
　次に、本第３の実施形態の固体撮像装置２００内のそれぞれのグループ用信号処理回路２２に備えた補正用画素２９について説明する。補正用画素２９は、図４に示した単位画素１１０内の光電変換部ＰＤが入射した被写体光を光電変換した光電変換信号に応じた画素信号の代わりに、予め定めた基準電圧の電圧値に応じた補正用画素信号を出力する。このため、補正用画素２９は、単位画素１１０と同様の構成を含んでいる。従って、以下の説明においては、補正用画素２９のそれぞれの構成要素において、単位画素１１０と同様の構成要素には、単位画素１１０と同一の符号を用いて説明する。
　図９は、本第３の実施形態の固体撮像装置２００の信号処理回路部２１内の補正用画素２９の概略構成を示した回路図である。図９には、１つの補正用画素２９を示している。
　図９において、補正用画素２９は、転送トランジスタＭ１と、電荷蓄積部ＦＤと、画素リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、を備える。補正用画素２９は、単位画素１１０に備えた光電変換部ＰＤが削除され、予め定めた基準電圧Ｖｔｅｓｔの電圧値を、光電変換部ＰＤが入射した被写体光（可視光）を光電変換した信号電荷の電圧値として動作する。そして、補正用画素２９は、基準電圧Ｖｔｅｓｔの電圧値を補正用画素信号に変換して、垂直信号線４０に出力する。
　転送トランジスタＭ１は、読み出し回路制御部２３から入力された制御信号φＴＸに応じて、基準電圧Ｖｔｅｓｔの電圧値を、増幅トランジスタＭ３のゲート端子に転送する。これにより、転送トランジスタＭ１によって転送された基準電圧Ｖｔｅｓｔの電圧値が、電荷蓄積部ＦＤに蓄積される。
　電荷蓄積部ＦＤは、増幅トランジスタＭ３のゲート端子に接続されたノードに付随する容量であり、図９に示した補正用画素２９の概略構成においては、キャパシタの記号で示している。
　増幅トランジスタＭ３は、転送トランジスタＭ１によってゲート端子に転送された基準電圧Ｖｔｅｓｔの電圧値、すなわち、電荷蓄積部ＦＤに蓄積された基準電圧Ｖｔｅｓｔの電圧値に応じた信号電圧を出力する。このとき、増幅トランジスタＭ３は、対応する垂直信号線４０に接続された画素負荷電流源２４の電流値に応じて、電荷蓄積部ＦＤに蓄積された基準電圧Ｖｔｅｓｔの電圧値を増幅した信号電圧を出力する。
　選択トランジスタＭ４は、読み出し回路制御部２３から入力された制御信号φＳＥＬに応じて、増幅トランジスタＭ３から出力された信号電圧を、補正用画素信号として垂直信号線４０に出力する。これにより、基準電圧Ｖｔｅｓｔの電圧値に応じた補正用画素信号が、単位画素１１０が出力する画素信号に対応する状態で、垂直信号線４０に読み出される。
　画素リセットトランジスタＭ２は、読み出し回路制御部２３から入力された制御信号φＲＳＴに応じて、補正用画素２９内の基準電圧Ｖｔｅｓｔの電圧値を、電源電圧ＶＤＤにリセットする。
　このような構成によって補正用画素２９内の基準電圧Ｖｔｅｓｔの電圧値に応じた補正用画素信号が、対応する列回路２５に入力される。
　なお、図９に示した補正用画素２９の動作は、単位画素１１０の動作と同様である。従って、補正用画素２９の動作に関する詳細な説明は省略する。
　本第３の実施形態によれば、グループ用信号処理回路２２は、さらに、それぞれの列回路２５に対応し、ここで対応する列回路２５が接続された垂直信号線４０に、ここで対応する列回路２５を補正するための補正用画素信号を出力する補正用画素（補正用画素２９）を備える固体撮像装置（固体撮像装置２００）が構成される。
　また、本第３の実施形態によれば、この固体撮像装置２００から画像信号を出力する前に、それぞれのグループ用信号処理回路２２に備えた列回路２５のそれぞれを、対応する補正用画素２９が出力した補正用画素信号を用いて補正する固体撮像装置２００が構成される。
　上記に述べたように、本第３の実施形態の固体撮像装置２００でも、画素アレイ部１１が形成された第１の基板１０と信号処理回路部２１が形成された第２の基板２０とが積層された構成にする。これにより、本第３の実施形態の固体撮像装置２００でも、第１の実施形態の固体撮像装置１と同様に、画素アレイ部１１内に配置されたそれぞれの単位画素１１０を、数が制限されることなく複数のグループに分けることができ、画素アレイ部１１内で同じ列の単位画素１１０が接続される垂直信号線を、単位画素１１０を分けたグループの数に分割することができる。これにより、本第３の実施形態の固体撮像装置２００でも、第１の実施形態の固体撮像装置１と同様に、それぞれの単位画素１１０から対応する列回路２５への画素信号の読み出しの高速化および低消費電力化と、それぞれのグループにおけるそれぞれの垂直信号線の負荷を軽減したことによる画像信号を出力する際の低消費電力化の効果を得ることができる。
　また、本第３の実施形態の固体撮像装置２００でも、それぞれのグループに対応するグループ用信号処理回路２２を、第２の基板２０内に備える。そして、本第３の実施形態の固体撮像装置２００では、それぞれのグループ用信号処理回路２２内に、補正用画素２９を備える。これにより、本第３の実施形態の固体撮像装置２００では、それぞれのグループ用信号処理回路２２内の列回路２５が出力する出力信号のレベル差を少なくし、単位画素１１０をグループに分けて出力する画像信号におけるそれぞれのグループ間での段差（レベル差）を抑えることができる。なお、それぞれのグループ用信号処理回路２２内に備えた補正用画素２９が出力する補正用画素信号に応じたそれぞれの列回路２５からの出力信号の読み出しを複数回行い、それぞれの出力信号に基づいて補正値を算出することが望ましい。これにより、補正用画素２９が出力する補正用画素信号のランダム的なばらつきの影響を少なくすることができる。これにより、例えば、同じ列回路２５が出力する出力信号に対するノイズの影響を抑えるなど、補正の精度を向上することができる。
　このように、本第３の実施形態の固体撮像装置２００でも、第１の実施形態の固体撮像装置１と同様に、それぞれの垂直信号線の負荷を軽減することによる高速化と低消費電力化とを両立することができる。また、本第３の実施形態の固体撮像装置２００では、分割したそれぞれの垂直信号線に対応するグループ用信号処理回路２２内の列回路２５間のレベル差（段差）を抑え、本第３の実施形態の固体撮像装置２００を搭載した撮像装置８が、良好な画像を生成することができる。
　なお、図８に示した本第３の実施形態の固体撮像装置２００では、それぞれのグループ用信号処理回路２２内の列回路２５毎に、１つの補正用画素２９を備える構成について説明した。しかし、それぞれの列回路２５に対応する補正用画素２９の数は、図８に示した構成、すなわち、１つに限定されるものではない。例えば、１つの列回路２５に対して、複数の補正用画素２９を備える構成にすることもできる。この場合、読み出し回路制御部２３は、それぞれの列回路２５の補正を、対応する複数の補正用画素２９が出力するそれぞれの補正用画素信号に基づいて行うことができ、補正用画素２９自体の固定的なばらつきの影響を少なくすることができる。これにより、例えば、補正値の算出に用いるそれぞれの補正用画素信号に応じて列回路２５が出力する出力信号におけるノイズの影響を抑えるなど、補正の精度を向上することができる。なお、１つの列回路２５に対して、複数の補正用画素２９を備える場合、この列回路２５が対応するグループ内に配置された単位画素１１０の行数分の数が、グループ用信号処理回路２２内に備える補正用画素２９の最大の数となることが考えられるが、その数は、グループ内に配置された単位画素１１０の複数行毎など、グループ用信号処理回路２２内に補正用画素２９を配置することができる範囲内で決定することができる。
　なお、読み出し回路制御部２３による列回路２５の補正は、固体撮像装置２００が、それぞれの動作モードによって画素信号に応じた画像信号を出力する毎に、すなわち、固体撮像装置２００がそれぞれのフレームの画像信号を出力する前に毎回行うことができる。しかし、例えば、読み出し回路制御部２３内に、補正値を保持しておく記憶部を備えることによって、予め定めたタイミングのときに、列回路２５の補正を行う構成にすることもできる。例えば、本第３の実施形態の固体撮像装置２００を搭載した撮像装置８が起動したとき、固体撮像装置２００の動作モードが変更されたとき、または予め定めた定期的なタイミングのときなどに、読み出し回路制御部２３に保持している補正値を更新する構成にすることもできる。
　また、図９に示した補正用画素２９の構成では、単位画素１１０の構成要素から光電変換部ＰＤが削除され、代わりに予め定めた基準電圧Ｖｔｅｓｔの電圧値を転送トランジスタＭ１によって増幅トランジスタＭ３のゲート端子に転送する、単位画素１１０と類似した構成について説明した。しかし、補正用画素２９の構成は、図９に示した構成に限定されるものではない。例えば、補正用画素２９も、単位画素１１０と同じ構成、すなわち、光電変換部ＰＤを備えた構成にすることもできる。これにより、本第３の実施形態の固体撮像装置２００において、補正用画素２９が出力する補正用画素信号を、常に遮光された複数行のオプティカルブラック（ＯＢ）領域の単位画素１１０が出力する画素信号と同様に、画素信号に対する黒レベルの変動を補正するために用いることが可能となる。これは、補正用画素２９は、第２の基板２０内に形成されるため、補正用画素２９を遮光することが容易であるからである。このような構成にすることによって、本第３の実施形態の固体撮像装置２００では、画素アレイ部１１内の単位画素１１０の領域を分けたそれぞれのグループ毎に、すなわち、画素アレイ部１１の中央部分の領域であっても、オプティカルブラック（ＯＢ）領域を設けた構成と同様の構成にすることができる。ただし、半導体デバイスの製造方法（製造プロセス）では、光電変換部ＰＤを形成するためにより多くの工程を要するため、補正用画素２９は、図９に示した構成の方が優位であると考えられる。この構成であっても、補正用画素２９が出力する補正用画素信号を、オプティカルブラック（ＯＢ）領域の単位画素１１０が出力する画素信号と同様に処理することができる。
　なお、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００では、それぞれのグループ用信号処理回路２２が別々にそれぞれの構成要素を備える構成について説明した。しかし、それぞれのグループ用信号処理回路２２の一部の構成要素を共通にした構成にすることもできる。
＜第４の実施形態＞
　次に、本実施形態の撮像装置８に搭載した固体撮像装置のさらに別の構成の一例について説明する。本第４の実施形態による固体撮像装置は、図１に示した本実施形態の撮像装置８に備えた固体撮像装置１に代わって、撮像装置８に搭載される。以下の説明においては、本第４の実施形態による固体撮像装置を、「固体撮像装置３００」という。なお、本第４の実施形態による固体撮像装置３００の構成は、図６に示した第２の実施形態の固体撮像装置１００と同様の構成を含んでいる。従って、以下の説明においては、本第４の実施形態による固体撮像装置３００のそれぞれの構成要素において、第２の実施形態の固体撮像装置１００と同様の構成要素には、固体撮像装置１００と同一の符号を用いて説明し、それぞれの構成要素に関する詳細な説明は省略する。
　図１０は、本第４の実施形態による固体撮像装置３００の第２の基板２０の概略構成を示したブロック図である。本第４の実施形態の固体撮像装置３００も、第１の実施形態の固体撮像装置１と同様に、第１の基板１０と第２の基板２０との２つの基板（チップ）が積層され、第１の基板１０と第２の基板２０とが基板間接続部３０で接合（接続）された構成である。なお、本第４の実施形態の固体撮像装置３００における第１の基板１０の構成は、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００の第１の基板１０の構成と同様である。従って、図１０には、本第４の実施形態の固体撮像装置３００の第２の基板２０の構成のみを示している。
　図１０に示した本第４の実施形態の固体撮像装置３００の第２の基板２０は、信号処理回路部２１、読み出し回路制御部２３、および電源制御部２８を備えている。本第４の実施形態の固体撮像装置３００の第２の基板２０は、図６に示した第２の実施形態の固体撮像装置１００の構成において、信号処理回路部２１に備えたグループ用信号処理回路２２が、水平読み出し回路２６を共有する構成である。より具体的には、グループ用信号処理回路２２１とグループ用信号処理回路２２２とのそれぞれが、水平読み出し回路を共有し、グループ用信号処理回路２２３とグループ用信号処理回路２２４とのそれぞれが、水平読み出し回路を共有する構成である。
　以下の説明においては、グループ用信号処理回路２２１とグループ用信号処理回路２２２とのそれぞれが共有する水平読み出し回路を、「水平読み出し回路２６１２」といい、グループ用信号処理回路２２２とグループ用信号処理回路２２３とのそれぞれが共有する水平読み出し回路を、「水平読み出し回路２６３４」という。
　なお、グループ用信号処理回路２２のそれぞれは、水平読み出し回路２６を共有する以外は、第２の実施形態の固体撮像装置１００に備えたグループ用信号処理回路２２と同様、すなわち、グループ用信号処理回路２２のそれぞれの動作は、同様である。従って、以下の説明においては、説明を容易にするため、第２の実施形態の固体撮像装置１００に備えたグループ用信号処理回路２２と同様の構成要素に関する説明は省略する。なお、グループ用信号処理回路２２１とグループ用信号処理回路２２２とのそれぞれが共有する水平読み出し回路２６１２と、グループ用信号処理回路２２２とグループ用信号処理回路２２３とのそれぞれが共有する水平読み出し回路２６３４とを区別しない場合には、「水平読み出し回路２６」という。
　電源制御部２８は、読み出し回路制御部２３からの制御に応じて、すなわち、固体撮像装置３００が画素信号を読み出して画像信号として出力する際の動作モードに応じて、信号処理回路部２１内のそれぞれのグループ用信号処理回路２２の電源を制御する。このとき、電源制御部２８は、固体撮像装置３００が現在の画像信号を出力するときに動作するグループ用信号処理回路２２に備えた画素負荷電流源２４、列回路２５、および出力部２７と、それぞれのグループ用信号処理回路２２で共有される水平読み出し回路２６との電源のみをＯＮの状態に制御する。
　それぞれのグループ用信号処理回路２２で共有される水平読み出し回路２６は、対応する列回路２５から出力される処理後の出力信号を順次読み出し、対応する出力部２７に順次出力させる。
　それぞれのグループ用信号処理回路２２内の出力部２７は、対応する水平読み出し回路２６によって対応する列回路２５から順次入力された処理後の出力信号を、画像信号として固体撮像装置３００の外部に出力する。
　このような構成によって、本第４の実施形態の固体撮像装置３００では、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００と同様に、単位画素１１０から列回路２５への画素信号の読み出しの高速化および低消費電力化と、それぞれの列回路２５が処理した画像信号を並列に出力することによる固体撮像装置３００の高速化とを両立することができる。また、本第４の実施形態の固体撮像装置３００では、それぞれのグループ用信号処理回路２２で水平読み出し回路２６を共有した構成であるため、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００よりも回路規模を小さくすることができる。
　次に、本第４の実施形態の固体撮像装置３００が画素信号を読み出して画像信号として出力する動作モードについて説明する。図１１Ａ～図１１Ｃは、本第４の実施形態の固体撮像装置３００における画素信号の読み出し方法を示した図である。
　本第４の実施形態の固体撮像装置３００においても、図１１Ａに示したように、画素アレイ部１１内に配置された全ての単位画素１１０の領域を、第１のグループ～第４のグループの４つのグループに分けている。従って、本第４の実施形態の固体撮像装置３００でも、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００と同様に、並列動作モードと順次動作モードとの２つの動作モードで、画像信号を出力することができる。
　図１１Ｂには、並列動作モードにおける単位画素１１０の行の遷移を模式的に示し、図１１Ｃには、順次動作モードにおける単位画素１１０の行の遷移を模式的に示している。そして、固体撮像装置３００でも、第２の実施形態の固体撮像装置１００と同様に、電源制御部２８が、動作モードに応じて、グループ用信号処理回路２２の電源を制御する。なお、図１１Ｂおよび図１１Ｃにおいて、横軸は固体撮像装置３００がそれぞれの単位画素１１０が出力した画素信号に応じた画像信号を出力する時間を示し、縦軸は固体撮像装置３００が画素信号に応じた画像信号を出力する単位画素１１０の行を示している。
　なお、図１１Ｂに示した並列動作モードにおける画素信号の読み出し方法では、電源制御部２８は、全てのグループ用信号処理回路２２内の構成要素の電源をＯＮ状態にする。そして、固体撮像装置３００における並列動作モードの動作では、２つのグループ用信号処理回路２２で共有された１つの水平読み出し回路２６が、共有されたグループ用信号処理回路２２内の列回路２５から出力される処理後の出力信号を同時に順次読み出し、対応する出力部２７に順次出力させる。この動作の違い以外は、固体撮像装置３００における並列動作モードの動作は、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００における並列動作モードの動作と同様である。従って、固体撮像装置３００における並列動作モードの動作に関する詳細な説明は省略する。
　続いて、図１１Ｃに示した順次動作モードにおける画素信号の読み出し方法について説明する。固体撮像装置３００の順次動作モードにおける画素信号の読み出し方法では、第２の実施形態の固体撮像装置１００と同様に、電源制御部２８が、現在の画像信号を出力するときに動作するグループ用信号処理回路２２のみの電源をＯＮの状態に制御する。
　より具体的には、固体撮像装置３００が第１のグループの画像信号を出力する期間では、図１１Ｂに示したように、電源制御部２８は、グループ用信号処理回路２２１に備えた画素負荷電流源２４１、列回路２５１、および出力部２７１と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２との電源のみをＯＮの状態に制御する。また、固体撮像装置３００が第２のグループの画像信号を出力する期間では、図１１Ｂに示したように、電源制御部２８は、グループ用信号処理回路２２２に備えた画素負荷電流源２４２、列回路２５２、および出力部２７２と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２との電源のみをＯＮの状態に制御する。また、固体撮像装置３００が第３のグループの画像信号を出力する期間では、図１１Ｂに示したように、電源制御部２８は、グループ用信号処理回路２２３に備えた画素負荷電流源２４３、列回路２５３、および出力部２７３と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４との電源のみをＯＮの状態に制御する。また、固体撮像装置３００が第４のグループの画像信号を出力する期間では、図１１Ｂに示したように、電源制御部２８は、グループ用信号処理回路２２４に備えた画素負荷電流源２４４、列回路２５４、および出力部２７４と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４との電源のみをＯＮの状態に制御する。
　固体撮像装置３００が、順次動作モードでの画像信号の読み出しを開始すると、読み出し回路制御部２３は、順次動作モードで画像信号を出力することを表す制御信号を、画素制御部１３と電源制御部２８とに出力する。これにより、画素制御部１３は、垂直読み出し回路１２に、４つのグループに属する単位画素１１０を順次駆動して、画素信号を順次読み出すことを指示する。この指示に応じて垂直読み出し回路１２は、第１のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第１のグループに対応するグループ用信号処理回路２２１に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２１内のそれぞれの列回路２５１に、対応する第１のグループに属する単位画素１１０から順次出力された画素信号に対する処理（ここでは、アナログデジタル変換処理）を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２に、グループ用信号処理回路２２１内の対応するそれぞれの列回路２５１から順次出力された処理後の出力信号を順次、出力部２７１に出力させる。
　このとき、電源制御部２８は、読み出し回路制御部２３から入力された順次動作モードで画像信号を出力することを表す制御信号に応じて、第１のグループの画像信号を出力するときに動作する構成要素の電源をＯＮ状態にし、第２のグループ～第４のグループの画像信号を出力するときに動作する構成要素の電源をＯＦＦ状態にする。より具体的には、電源制御部２８は、グループ用信号処理回路２２１に備えた画素負荷電流源２４１、列回路２５１、および出力部２７１と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２との電源のみをＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２２に備えた画素負荷電流源２４２、列回路２５２、および出力部２７２の電源をＯＦＦ状態にする。また、電源制御部２８は、グループ用信号処理回路２２３に備えた画素負荷電流源２４３、列回路２５３、および出力部２７３と、グループ用信号処理回路２２４に備えた画素負荷電流源２４４、列回路２５４、および出力部２７４と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４との電源をＯＦＦ状態にする。
　これにより、第１のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、グループ用信号処理回路２２１内の出力部２７１から外部に順次出力される。
　その後、垂直読み出し回路１２は、第１のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第２のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第２のグループに対応するグループ用信号処理回路２２２に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２２内のそれぞれの列回路２５２に、対応する第２のグループに属する単位画素１１０から順次出力された画素信号に対する処理を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２に、グループ用信号処理回路２２２内の対応するそれぞれの列回路２５２から順次出力された処理後の出力信号を順次、出力部２７２に出力させる。
　このとき、電源制御部２８は、第２のグループの画像信号を出力するときに動作する構成要素の電源をＯＮ状態にし、第２のグループ、および第３のグループ～第４のグループの画像信号を出力するときに動作する構成要素の電源をＯＦＦ状態にする。より具体的には、電源制御部２８は、グループ用信号処理回路２２２に備えた画素負荷電流源２４２、列回路２５２、および出力部２７２と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２との電源のみをＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２１に備えた画素負荷電流源２４１、列回路２５１、および出力部２７１の電源をＯＦＦ状態にする。また、電源制御部２８は、グループ用信号処理回路２２３に備えた画素負荷電流源２４３、列回路２５３、および出力部２７３と、グループ用信号処理回路２２４に備えた画素負荷電流源２４４、列回路２５４、および出力部２７４と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４との電源をＯＦＦ状態にする。
　これにより、第２のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、第１のグループの最後の行の単位画素１１０が出力した画素信号に続いて、グループ用信号処理回路２２２内の出力部２７２から外部に順次出力される。
　その後、垂直読み出し回路１２は、第２のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第３のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第３のグループに対応するグループ用信号処理回路２２３に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２３内のそれぞれの列回路２５３に、対応する第３のグループに属する単位画素１１０から順次出力された画素信号に対する処理を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４に、グループ用信号処理回路２２３内の対応するそれぞれの列回路２５３から順次出力された処理後の出力信号を順次、出力部２７３に出力させる。
　このとき、電源制御部２８は、第３のグループの画像信号を出力するときに動作する構成要素の電源をＯＮ状態にし、第１のグループ～第２のグループ、および第４のグループの画像信号を出力するときに動作する構成要素の電源をＯＦＦ状態にする。より具体的には、電源制御部２８は、グループ用信号処理回路２２３に備えた画素負荷電流源２４３、列回路２５３、および出力部２７３と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４との電源のみをＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２４に備えた画素負荷電流源２４４、列回路２５４、および出力部２７４の電源をＯＦＦ状態にする。また、電源制御部２８は、グループ用信号処理回路２２１に備えた画素負荷電流源２４１、列回路２５１、および出力部２７１と、グループ用信号処理回路２２２に備えた画素負荷電流源２４２、列回路２５２、および出力部２７２と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２との電源をＯＦＦ状態にする。
　これにより、第３のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、第２のグループの最後の行の単位画素１１０が出力した画素信号に続いて、グループ用信号処理回路２２３内の出力部２７３から外部に順次出力される。
　その後、垂直読み出し回路１２は、第３のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第４のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第４のグループに対応するグループ用信号処理回路２２４に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２４内のそれぞれの列回路２５４に、対応する第４のグループに属する単位画素１１０から順次出力された画素信号に対する処理を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４に、グループ用信号処理回路２２４内の対応するそれぞれの列回路２５４から順次出力された処理後の出力信号を順次、出力部２７４に出力させる。
　このとき、電源制御部２８は、第４のグループの画像信号を出力するときに動作する構成要素の電源をＯＮ状態にし、第１のグループ～第３のグループの画像信号を出力するときに動作する構成要素の電源をＯＦＦ状態にする。より具体的には、電源制御部２８は、グループ用信号処理回路２２４に備えた画素負荷電流源２４４、列回路２５４、および出力部２７４と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４との電源のみをＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２３に備えた画素負荷電流源２４３、列回路２５３、および出力部２７３の電源をＯＦＦ状態にする。また、電源制御部２８は、グループ用信号処理回路２２１に備えた画素負荷電流源２４１、列回路２５１、および出力部２７１と、グループ用信号処理回路２２２に備えた画素負荷電流源２４２、列回路２５２、および出力部２７２と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２との電源をＯＦＦ状態にする。
　これにより、第４のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、第３のグループの最後の行の単位画素１１０が出力した画素信号に続いて、グループ用信号処理回路２２４内の出力部２７４から外部に順次出力される。
　そして、第４のグループに属する最後の行の単位画素１１０が出力した画素信号に応じた画像信号のグループ用信号処理回路２２４内の出力部２７４からの出力が終了すると、固体撮像装置３００は、順次動作モードによる画像信号の出力を完了する。
　このように、固体撮像装置３００における順次動作モードでは、図１１Ｃに示したように、第１のグループ～第４のグループのそれぞれのグループに属する単位画素１１０が出力した画素信号に応じた画像信号を、それぞれの単位画素１１０に対応するグループ用信号処理回路２２１～グループ用信号処理回路２２４のそれぞれから順次出力する。この固体撮像装置３００における順次動作モードによって出力される画像信号は、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００における順次動作モードによって出力される画像信号と同様である。そして、固体撮像装置３００では、第２の実施形態の固体撮像装置１００と同様に、電源制御部２８が、画像信号を出力するときに動作するグループ用信号処理回路２２内の構成要素の電源のみをＯＮ状態にし、動作しないグループ用信号処理回路２２内の構成要素の電源をＯＦＦ状態にしている。ただし、固体撮像装置３００では、水平読み出し回路２６が、２つのグループ用信号処理回路２２で共有されている。このため、固体撮像装置３００では、第２の実施形態の固体撮像装置１００と同様に、動作しないグループ用信号処理回路２２内の構成要素の電源をＯＦＦ状態にしたことによる消費電力の削減効果に加えて、水平読み出し回路２６を２つのグループ用信号処理回路２２で共有したことによる回路規模の削減効果を得ることができる。
　上記に述べたように、本第４の実施形態の固体撮像装置３００でも、画素アレイ部１１が形成された第１の基板１０と信号処理回路部２１が形成された第２の基板２０とが積層された構成にする。これにより、本第４の実施形態の固体撮像装置３００でも、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００と同様に、画素アレイ部１１内に配置されたそれぞれの単位画素１１０を、数が制限されることなく複数のグループに分けて、画素アレイ部１１内で同じ列の単位画素１１０が接続される垂直信号線をグループの数に分割することができる。これにより、本第４の実施形態の固体撮像装置３００でも、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００と同様に、それぞれの単位画素１１０から対応する列回路２５への画素信号の読み出しの高速化および低消費電力化と、それぞれのグループにおけるそれぞれの垂直信号線の負荷を軽減したことによる画像信号を出力する際の低消費電力化の効果を得ることができる。
　また、本第４の実施形態の固体撮像装置３００でも、それぞれのグループに対応するグループ用信号処理回路２２を、第２の基板２０内に備える。そして、本第４の実施形態の固体撮像装置３００では、水平読み出し回路２６を複数のグループ用信号処理回路２２で共有している。また、本第４の実施形態の固体撮像装置３００では、順次動作モードにおいて、画像信号を出力するときに動作するグループ用信号処理回路２２内の構成要素の電源のみをＯＮ状態にし、動作しないグループ用信号処理回路２２内の構成要素の電源をＯＦＦ状態にする。これにより、本第４の実施形態の固体撮像装置３００でも、順次動作モードにおいて、第２の実施形態の固体撮像装置１００と同様の、画像信号を出力する際の低消費電力化の効果に加えて、複数のグループ用信号処理回路２２で水平読み出し回路２６を共有したことによる回路規模の削減の効果を得ることができる。なお、本第４の実施形態の固体撮像装置３００でも、並列動作モードにおける動作は、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００における並列動作モードの動作と同様であるため、それぞれのグループにおけるそれぞれの垂直信号線の負荷を軽減したことによる画像信号を出力する際の低消費電力化の効果を得ることができる。
　このように、本第４の実施形態の固体撮像装置３００でも、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００と同様に、それぞれの垂直信号線の負荷を軽減することによる高速化と低消費電力化とを両立することができる。また、本第４の実施形態の固体撮像装置３００では、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、および本第３の実施形態の固体撮像装置２００よりも、回路規模を削減することができる。
　なお、図１０に示した本第４の実施形態による固体撮像装置３００の構成でも、電源制御部２８が、それぞれのグループ用信号処理回路２２内の列回路２５と、複数のグループ用信号処理回路２２で共有する水平読み出し回路２６との電源を制御する構成を示した。しかし、列回路２５と水平読み出し回路２６との電源の制御を、読み出し回路制御部２３が行う構成にすることもできる。また、電源制御部２８の代わりに、読み出し回路制御部２３が、それぞれのグループ用信号処理回路２２内の全ての構成要素の電源を制御する構成であってもよい。
　なお、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、第３の実施形態の固体撮像装置２００、および本第４の実施形態による固体撮像装置３００では、それぞれのグループ用信号処理回路２２に備えた出力部２７から、対応する単位画素１１０から出力された画素信号に応じた画像信号を出力する構成について説明した。つまり、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置１００、第３の実施形態の固体撮像装置２００、および本第４の実施形態による固体撮像装置３００では、分けたグループのそれぞれに対応する出力端子から、画像信号を出力する構成について説明した。しかし、図５Ｃ、図７Ｃ、および図１１Ｃを見てわかるように、順次動作モードにおいては、複数の出力部２７が並列（同時）に画像信号を外部に出力することはない。つまり、順次動作モードにおいて画像信号を出力する出力部２７は、いずれか１つの出力部２７である。このため、順次動作モードにおいて画像信号を出力する出力部２７を同じ出力部２７にする、つまり、出力部２７を共通にした構成にすることもできる。
＜第５の実施形態＞
　次に、本実施形態の撮像装置８に搭載した固体撮像装置のさらに別の構成の一例について説明する。本第５の実施形態による固体撮像装置は、図１に示した本実施形態の撮像装置８に備えた固体撮像装置１に代わって、撮像装置８に搭載される。以下の説明においては、本第５の実施形態による固体撮像装置を、「固体撮像装置４００」という。なお、本第５の実施形態による固体撮像装置４００の構成は、図１０に示した第４の実施形態の固体撮像装置３００と同様の構成を含んでいる。従って、以下の説明においては、本第５の実施形態による固体撮像装置４００のそれぞれの構成要素において、第４の実施形態の固体撮像装置３００と同様の構成要素には、固体撮像装置３００と同一の符号を用いて説明し、それぞれの構成要素に関する詳細な説明は省略する。
　図１２は、本第５の実施形態による固体撮像装置４００の第２の基板２０の概略構成を示したブロック図である。本第５の実施形態の固体撮像装置４００も、第１の実施形態の固体撮像装置１と同様に、第１の基板１０と第２の基板２０との２つの基板（チップ）が積層され、第１の基板１０と第２の基板２０とが基板間接続部３０で接合（接続）された構成である。なお、本第５の実施形態の固体撮像装置４００における第１の基板１０の構成は、第１～第４の実施形態の固体撮像装置の第１の基板１０の構成と同様である。従って、図１２には、本第５の実施形態の固体撮像装置４００の第２の基板２０の構成のみを示している。
　図１２に示した本第５の実施形態の固体撮像装置４００の第２の基板２０は、信号処理回路部２１、読み出し回路制御部２３、および電源制御部２８を備えている。また、本第５の実施形態の固体撮像装置４００の第２の基板２０は、第４の実施形態の固体撮像装置３００と同様に、信号処理回路部２１に備えたグループ用信号処理回路２２が、水平読み出し回路２６を共有する構成である。さらに、本第５の実施形態の固体撮像装置４００の第２の基板２０は、信号処理回路部２１に備えた全てのグループ用信号処理回路２２が共有するマルチプレクサ２２０を備えている。
　なお、グループ用信号処理回路２２のそれぞれは、マルチプレクサ２２０を共有する以外は、第４の実施形態の固体撮像装置３００に備えたグループ用信号処理回路２２と同様、すなわち、グループ用信号処理回路２２のそれぞれの動作は、同様である。従って、以下の説明においては、説明を容易にするため、第４の実施形態の固体撮像装置３００に備えたグループ用信号処理回路２２と同様の構成要素に関する説明は省略する。
　電源制御部２８は、第４の実施形態の固体撮像装置３００に備えた電源制御部２８と同様に、読み出し回路制御部２３からの制御に応じて、すなわち、固体撮像装置４００が画素信号を読み出して画像信号として出力する際の動作モードに応じて、信号処理回路部２１内のそれぞれのグループ用信号処理回路２２の電源を制御する。また、電源制御部２８は、固体撮像装置４００が画素信号を読み出して画像信号として出力する際の動作モードに応じて、マルチプレクサ２２０による画像信号の選択を制御し、読み出し回路制御部２３から指定されたグループ用信号処理回路２２内の出力部２７から、画像信号を出力させる。
　それぞれのグループ用信号処理回路２２で共有されるマルチプレクサ２２０は、電源制御部２８からの制御に応じて、対応するそれぞれの列回路２５から出力された処理後の出力信号の出力先の出力部２７を切り替える。
　それぞれのグループ用信号処理回路２２内の出力部２７は、マルチプレクサ２２０を介して列回路２５から順次入力された処理後の出力信号を、画像信号として固体撮像装置４００の外部に出力する。
　このような構成によって、本第５の実施形態の固体撮像装置４００では、読み出し回路制御部２３から指定されたグループ用信号処理回路２２内の出力部２７から、画像信号を出力させる。なお、本第５の実施形態の固体撮像装置４００でも、第１～第４の実施形態の固体撮像装置と同様に、単位画素１１０から列回路２５への画素信号の読み出しの高速化および低消費電力化と、それぞれの列回路２５が処理した画像信号を並列に出力することによる固体撮像装置４００の高速化とを両立することができる。
　次に、本第５の実施形態の固体撮像装置４００が画素信号を読み出して画像信号として出力する動作モードについて説明する。図１３Ａ～図１３Ｃは、本第５の実施形態の固体撮像装置４００における画素信号の読み出し方法を示した図である。
　本第５の実施形態の固体撮像装置４００においても、図１３Ａに示したように、画素アレイ部１１内に配置された全ての単位画素１１０の領域を、第１のグループ～第４のグループの４つのグループに分けている。従って、本第５の実施形態の固体撮像装置４００でも、第１～第４の実施形態の固体撮像装置と同様に、並列動作モードと順次動作モードとの２つの動作モードで、画像信号を出力することができる。
　図１３Ｂには、並列動作モードにおける単位画素１１０の行の遷移を模式的に示し、図１３Ｃには、順次動作モードにおける単位画素１１０の行の遷移を模式的に示している。そして、固体撮像装置４００でも、第４の実施形態の固体撮像装置３００と同様に、電源制御部２８が、動作モードに応じて、グループ用信号処理回路２２の電源を制御する。なお、図１３Ｂおよび図１３Ｃにおいて、横軸は固体撮像装置４００がそれぞれの単位画素１１０が出力した画素信号に応じた画像信号を出力する時間を示し、縦軸は固体撮像装置４００が画素信号に応じた画像信号を出力する単位画素１１０の行を示している。
　なお、図１３Ｂに示した並列動作モードにおける画素信号の読み出し方法では、電源制御部２８は、全てのグループ用信号処理回路２２内の構成要素の電源をＯＮ状態にする。このため、固体撮像装置４００における並列動作モードの動作でも、２つのグループ用信号処理回路２２で共有された１つの水平読み出し回路２６が、共有されたグループ用信号処理回路２２内の列回路２５から出力される処理後の出力信号を同時に順次読み出して対応する出力部２７に順次出力させることによって、第４の実施形態の固体撮像装置３００と同様に、４行分の画像信号を同時に外部に出力することができる。従って、固体撮像装置３００における並列動作モードの動作に関する詳細な説明は省略する。
　続いて、図１３Ｃに示した順次動作モードにおける画素信号の読み出し方法について説明する。なお、図１３Ｃに示した順次動作モードでは、全ての画像信号を、出力部２７１から出力する場合の一例について説明する。固体撮像装置４００の順次動作モードにおける画素信号の読み出し方法では、第４の実施形態の固体撮像装置３００と同様に、電源制御部２８が、現在の画像信号を出力するときに動作するグループ用信号処理回路２２のみの電源をＯＮの状態に制御する。また、電源制御部２８は、読み出し回路制御部２３からの制御に応じて、マルチプレクサ２２０が、それぞれの列回路２５から出力された処理後の出力信号の出力先を、出力部２７１に切り替えるように制御する。
　より具体的には、固体撮像装置４００が第１のグループの画像信号を出力する期間では、グループ用信号処理回路２２１内のそれぞれの列回路２５が出力した画像信号を出力部２７１から出力するようにマルチプレクサ２２０におけるグループ用信号処理回路２２１内の列回路２５と出力部２７１との接続を制御する。また、固体撮像装置４００が第２のグループの画像信号を出力する期間では、グループ用信号処理回路２２２内のそれぞれの列回路２５が出力した画像信号を出力部２７１から出力するようにマルチプレクサ２２０におけるグループ用信号処理回路２２２内の列回路２５と出力部２７１との接続を制御する。また、固体撮像装置４００が第３のグループの画像信号を出力する期間では、グループ用信号処理回路２２３内のそれぞれの列回路２５が出力した画像信号を出力部２７１から出力するようにマルチプレクサ２２０におけるグループ用信号処理回路２２３内の列回路２５と出力部２７１との接続を制御する。また、固体撮像装置４００が第４のグループの画像信号を出力する期間では、グループ用信号処理回路２２４内のそれぞれの列回路２５が出力した画像信号を出力部２７１から出力するようにマルチプレクサ２２０におけるグループ用信号処理回路２２４内の列回路２５と出力部２７１との接続を制御する。
　固体撮像装置４００が、順次動作モードでの画像信号の読み出しを開始すると、読み出し回路制御部２３は、順次動作モードで画像信号を出力することを表す制御信号を、画素制御部１３と電源制御部２８とに出力する。これにより、画素制御部１３は、垂直読み出し回路１２に、４つのグループに属する単位画素１１０を順次駆動して、画素信号を順次読み出すことを指示する。この指示に応じて垂直読み出し回路１２は、第１のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第１のグループに対応するグループ用信号処理回路２２１に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２１内のそれぞれの列回路２５１に、対応する第１のグループに属する単位画素１１０から順次出力された画素信号に対する処理（ここでは、アナログデジタル変換処理）を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２に、グループ用信号処理回路２２１内の対応するそれぞれの列回路２５１から順次出力された処理後の出力信号を順次、マルチプレクサ２２０に出力させる。また、電源制御部２８は、グループ用信号処理回路２２１内の対応するそれぞれの列回路２５１の出力信号線と、出力部２７１の入力信号線とを接続するように、マルチプレクサ２２０を制御する。
　そして、電源制御部２８は、読み出し回路制御部２３から入力された順次動作モードで画像信号を出力することを表す制御信号に応じて、第１のグループの画像信号を出力するときに動作する構成要素の電源をＯＮ状態にし、第２のグループ～第４のグループの画像信号を出力するときに動作する構成要素の電源をＯＦＦ状態にする。より具体的には、電源制御部２８は、グループ用信号処理回路２２１に備えた画素負荷電流源２４１、列回路２５１、および出力部２７１と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２との電源のみをＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２２に備えた画素負荷電流源２４２、列回路２５２、および出力部２７２の電源をＯＦＦ状態にする。また、電源制御部２８は、グループ用信号処理回路２２３に備えた画素負荷電流源２４３、列回路２５３、および出力部２７３と、グループ用信号処理回路２２４に備えた画素負荷電流源２４４、列回路２５４、および出力部２７４と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４との電源をＯＦＦ状態にする。
　これにより、第１のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、マルチプレクサ２２０を介して、グループ用信号処理回路２２１内の出力部２７１から外部に順次出力される。
　その後、垂直読み出し回路１２は、第１のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第２のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第２のグループに対応するグループ用信号処理回路２２２に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２２内のそれぞれの列回路２５２に、対応する第２のグループに属する単位画素１１０から順次出力された画素信号に対する処理を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２に、グループ用信号処理回路２２２内の対応するそれぞれの列回路２５２から順次出力された処理後の出力信号を順次、マルチプレクサ２２０に出力させる。また、電源制御部２８は、グループ用信号処理回路２２２内の対応するそれぞれの列回路２５２の出力信号線と、出力部２７１の入力信号線とを接続するように、マルチプレクサ２２０を制御する。
　そして、電源制御部２８は、第２のグループの画像信号を出力するときに動作する構成要素の電源をＯＮ状態にし、第２のグループ、および第３のグループ～第４のグループの画像信号を出力するときに動作する構成要素の電源をＯＦＦ状態にする。より具体的には、電源制御部２８は、グループ用信号処理回路２２２に備えた画素負荷電流源２４２および列回路２５２と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２と、グループ用信号処理回路２２１に備えた出力部２７１との電源のみをＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２１に備えた画素負荷電流源２４１および列回路２５１と、グループ用信号処理回路２２２に備えた出力部２７２との電源をＯＦＦ状態にする。また、電源制御部２８は、グループ用信号処理回路２２３に備えた画素負荷電流源２４３、列回路２５３、および出力部２７３と、グループ用信号処理回路２２４に備えた画素負荷電流源２４４、列回路２５４、および出力部２７４と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４との電源をＯＦＦ状態にする。
　これにより、第２のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、第１のグループの最後の行の単位画素１１０が出力した画素信号に続いて、マルチプレクサ２２０を介して、グループ用信号処理回路２２１内の出力部２７１から外部に順次出力される。
　その後、垂直読み出し回路１２は、第２のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第３のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第３のグループに対応するグループ用信号処理回路２２３に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２３内のそれぞれの列回路２５３に、対応する第３のグループに属する単位画素１１０から順次出力された画素信号に対する処理を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４に、グループ用信号処理回路２２３内の対応するそれぞれの列回路２５３から順次出力された処理後の出力信号を順次、マルチプレクサ２２０に出力させる。また、電源制御部２８は、グループ用信号処理回路２２３内の対応するそれぞれの列回路２５３の出力信号線と、出力部２７１の入力信号線とを接続するように、マルチプレクサ２２０を制御する。
　そして、電源制御部２８は、第３のグループの画像信号を出力するときに動作する構成要素の電源をＯＮ状態にし、第１のグループ～第２のグループ、および第４のグループの画像信号を出力するときに動作する構成要素の電源をＯＦＦ状態にする。より具体的には、電源制御部２８は、グループ用信号処理回路２２３に備えた画素負荷電流源２４３および列回路２５３と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４と、グループ用信号処理回路２２１に備えた出力部２７１との電源のみをＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２４に備えた画素負荷電流源２４４、列回路２５４、および出力部２７４と、グループ用信号処理回路２２３に備えた出力部２７３との電源をＯＦＦ状態にする。また、電源制御部２８は、グループ用信号処理回路２２１に備えた画素負荷電流源２４１および列回路２５１と、グループ用信号処理回路２２２に備えた画素負荷電流源２４２、列回路２５２、および出力部２７２と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２との電源をＯＦＦ状態にする。
　これにより、第３のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、第２のグループの最後の行の単位画素１１０が出力した画素信号に続いて、マルチプレクサ２２０を介して、グループ用信号処理回路２２１内の出力部２７１から外部に順次出力される。
　その後、垂直読み出し回路１２は、第３のグループに属する最後の行の単位画素１１０の駆動が終了した後、引き続き、第４のグループに属する最初の行の単位画素１１０から順次駆動し、それぞれの画素信号を、第４のグループに対応するグループ用信号処理回路２２４に順次出力させる。
　また、読み出し回路制御部２３は、グループ用信号処理回路２２４内のそれぞれの列回路２５４に、対応する第４のグループに属する単位画素１１０から順次出力された画素信号に対する処理を順次実行させる。また、読み出し回路制御部２３は、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４に、グループ用信号処理回路２２４内の対応するそれぞれの列回路２５４から順次出力された処理後の出力信号を順次、マルチプレクサ２２０に出力させる。また、電源制御部２８は、グループ用信号処理回路２２４内の対応するそれぞれの列回路２５４の出力信号線と、出力部２７１の入力信号線とを接続するように、マルチプレクサ２２０を制御する。
　そして、電源制御部２８は、第４のグループの画像信号を出力するときに動作する構成要素の電源をＯＮ状態にし、第１のグループ～第３のグループの画像信号を出力するときに動作する構成要素の電源をＯＦＦ状態にする。より具体的には、電源制御部２８は、グループ用信号処理回路２２４に備えた画素負荷電流源２４４および列回路２５４と、グループ用信号処理回路２２３とグループ用信号処理回路２２４とで共有される水平読み出し回路２６３４と、グループ用信号処理回路２２１に備えた出力部２７１との電源のみをＯＮ状態にする。また、電源制御部２８は、グループ用信号処理回路２２３に備えた画素負荷電流源２４３、列回路２５３、および出力部２７３と、グループ用信号処理回路２２４に備えた出力部２７４との電源をＯＦＦ状態にする。また、電源制御部２８は、グループ用信号処理回路２２１に備えた画素負荷電流源２４１および列回路２５１と、グループ用信号処理回路２２２に備えた画素負荷電流源２４２、列回路２５２、および出力部２７２と、グループ用信号処理回路２２１とグループ用信号処理回路２２２とで共有される水平読み出し回路２６１２との電源をＯＦＦ状態にする。
　これにより、第４のグループに属する最初の行の単位画素１１０から順次出力された画素信号に応じた画像信号が、第３のグループの最後の行の単位画素１１０が出力した画素信号に続いて、マルチプレクサ２２０を介して、グループ用信号処理回路２２１内の出力部２７１から外部に順次出力される。
　そして、第４のグループに属する最後の行の単位画素１１０が出力した画素信号に応じた画像信号のグループ用信号処理回路２２１内の出力部２７１からの出力が終了すると、固体撮像装置４００は、順次動作モードによる画像信号の出力を完了する。
　このように、固体撮像装置４００における順次動作モードでは、図１３Ｃに示したように、第１のグループ～第４のグループのそれぞれのグループに属する単位画素１１０が出力した画素信号に応じた画像信号を、１つの出力部２７（ここでは、グループ用信号処理回路２２１内の出力部２７１）から順次出力する。この固体撮像装置４００における順次動作モードによって出力される画像信号は、第１～第４の実施形態の固体撮像装置における順次動作モードによって出力される画像信号と同様である。これにより、本第５の実施形態の固体撮像装置４００を搭載した撮像装置８では、１つの出力端子、すなわち、１系統の出力端子から全ての画像信号が出力されるため、順次動作モードで出力された画像信号に基づいて画像（静止画像や動画像）を生成する際の処理を容易にすることができる。
　なお、図１３Ｃに示した順次動作モードでは、全ての画像信号を、出力部２７１から出力する場合の一例について説明したが、他の出力部２７から画像信号を出力させることや、複数の出力部２７から画像信号を出力させることもできる。この場合であっても、上述した動作と同様に考えることができるため、詳細な説明は省略する。
　上記に述べたように、本第５の実施形態の固体撮像装置４００でも、画素アレイ部１１が形成された第１の基板１０と信号処理回路部２１が形成された第２の基板２０とが積層された構成にする。これにより、本第５の実施形態の固体撮像装置４００でも、第１～第４の実施形態の固体撮像装置と同様に、画素アレイ部１１内に配置されたそれぞれの単位画素１１０を、数が制限されることなく複数のグループに分けて、画素アレイ部１１内で同じ列の単位画素１１０が接続される垂直信号線をグループの数に分割することができる。これにより、本第５の実施形態の固体撮像装置４００でも、第１～第４の実施形態の固体撮像装置と同様に、それぞれの単位画素１１０から対応する列回路２５への画素信号の読み出しの高速化および低消費電力化と、それぞれのグループにおけるそれぞれの垂直信号線の負荷を軽減したことによる画像信号を出力する際の低消費電力化の効果を得ることができる。
　また、本第５の実施形態の固体撮像装置４００でも、それぞれのグループに対応するグループ用信号処理回路２２を、第２の基板２０内に備える。そして、本第５の実施形態の固体撮像装置４００では、マルチプレクサ２２０によって、画像信号を出力する出力部２７を切り替えることができる。これにより、本第５の実施形態の固体撮像装置４００でも、順次動作モードにおいて、第４の実施形態の固体撮像装置３００と同様の、画像信号を出力する際の低消費電力化の効果に加えて、マルチプレクサ２２０で画像信号を出力する出力部２７を切り替えることによって以降の処理を容易にすることができるという効果を得ることができる。なお、本第５の実施形態の固体撮像装置４００でも、並列動作モードにおける動作は、第１～第４の実施形態の固体撮像装置における並列動作モードの動作と同様であるため、それぞれのグループにおけるそれぞれの垂直信号線の負荷を軽減したことによる画像信号を出力する際の低消費電力化の効果を得ることができる。
　このように、本第５の実施形態の固体撮像装置４００でも、第１～第４の実施形態の固体撮像装置と同様に、それぞれの垂直信号線の負荷を軽減することによる高速化と低消費電力化とを両立することができる。また、本第５の実施形態の固体撮像装置４００では、順次動作モードで出力した画像信号に対する以降の処理を、第１～第４の実施形態の固体撮像装置よりも容易にすることができる。
　なお、図１２に示した本第５の実施形態による固体撮像装置４００の構成では、電源制御部２８が、マルチプレクサ２２０を介して出力する画像信号の出力先の出力部２７を切り替える制御を行う構成を示した。しかし、マルチプレクサ２２０による出力部２７の切り替えの制御を、読み出し回路制御部２３が行う構成にすることもできる。
　上記に述べたように、本発明を実施するための形態によれば、固体撮像装置を、画素アレイ部が形成された第１の基板と信号処理回路部が形成された第２の基板とが積層された構成にする。そして、第１の基板の画素アレイ部内に配置されたそれぞれの単位画素を、複数のグループ（実施形態においては、４つのグループ）に分け、第２の基板にそれぞれのグループに対応する信号処理回路（実施形態においては、グループ用信号処理回路）を配置する。これにより、本発明を実施するための形態の固体撮像装置では、画素アレイ部内に配置されたそれぞれの単位画素を、数が制限されることなく複数のグループに分けることができ、画素アレイ部内で同じ列の単位画素が接続される垂直信号線を、単位画素を分けたグループの数に分割することができる。このことにより、本発明を実施するための形態の固体撮像装置では、それぞれの垂直信号線の長さを短くし、かつ、それぞれの垂直信号線に接続される単位画素の数を少なくすることができ、分割されたそれぞれの垂直信号線の負荷を、従来の固体撮像装置における１列の垂直信号線の負荷よりも軽減することができる。これにより、本発明を実施するための形態の固体撮像装置では、それぞれの単位画素に対応する画素負荷電流源の電流値を増やすことなく、また、単位画素内に備える増幅トランジスタのサイズを大きくすることなく、それぞれの単位画素から対応する信号処理回路（実施形態においては、グループ用信号処理回路）内の列回路への画素信号の読み出しの高速化および低消費電力化を実現することができる。
　また、本発明を実施するための形態の固体撮像装置では、複数に分けたそれぞれのグループに属する単位画素から同時に画素信号を読み出すことによって、単位画素を分けたグループの数と同じ行数分（実施形態においては、４行分）の画像信号を同時に出力する。これにより、本発明を実施するための形態の固体撮像装置では、それぞれのグループ内でそれぞれの垂直信号線の負荷を軽減していることによる低消費電力化と、複数行分の画像信号を同時に出力することによる高速化を実現することができる。また、本発明を実施するための形態の固体撮像装置では、複数に分けたそれぞれのグループに属する単位画素から順次画素信号を読み出すことによって、画素アレイ部に配置されたそれぞれの単位画素に対応する画像信号を順次出力する。これにより、本発明を実施するための形態の固体撮像装置では、それぞれのグループ内でそれぞれの垂直信号線の負荷を軽減していることによる低消費電力化を実現することができる。このように、本発明を実施するための形態の固体撮像装置では、それぞれの垂直信号線の負荷を軽減することによる画素信号の読み出しの高速化および低消費電力化と、画素信号の並列出力による高速化とを実現することができる。
　また、本発明を実施するための形態の固体撮像装置では、画像信号を出力するときに動作する信号処理回路（実施形態においては、グループ用信号処理回路）内の構成要素の電源のみをＯＮ状態にし、動作しない信号処理回路（実施形態においては、グループ用信号処理回路）内の構成要素の電源をＯＦＦ状態にする。これにより、本発明を実施するための形態の固体撮像装置では、それぞれのグループにおけるそれぞれの垂直信号線の負荷を軽減したことによる画像信号を出力する際の低消費電力化の効果に加えて、動作しない信号処理回路（実施形態においては、グループ用信号処理回路）内の構成要素の電源をＯＦＦしたことによる画像信号を出力する際の低消費電力化の効果を得ることができる。
　また、本発明を実施するための形態の固体撮像装置では、第２の基板に配置されたそれぞれのグループに対応する信号処理回路（実施形態においては、グループ用信号処理回路）内に、列回路を補正するための補正用画素信号を備える。これにより、本発明を実施するための形態の固体撮像装置では、それぞれの列回路が出力する出力信号のレベル差を少なくし、画素アレイ部内に配置された単位画素を複数に分けたことによるそれぞれのグループ間での段差（レベル差）を抑えることができる。そして、補正用画素が出力する補正用画素信号に応じたそれぞれの列回路からの出力信号の読み出しを複数回行う、または１つの列回路に対応する補正用画素を複数備えることによって、同じ列回路が出力する出力信号におけるノイズの影響を抑えるなど、補正の精度を向上することができる。
　また、本発明を実施するための形態の固体撮像装置では、第２の基板に配置されたそれぞれのグループに対応する信号処理回路（実施形態においては、グループ用信号処理回路）で、構成要素を共有する。これにより、本発明を実施するための形態の固体撮像装置の回路規模を削減することができる。
　また、本発明を実施するための形態の固体撮像装置では、列回路が出力する出力信号を画像信号として出力する出力部を選択するマルチプレクサを備える。これにより、本発明を実施するための形態の固体撮像装置では、画像信号を出力する出力端子を１系統にすることができ、本発明を実施するための形態の固体撮像装置を搭載した撮像装置における画像信号に基づいた画像（静止画像や動画像）の生成処理を容易にすることができる。
　なお、本発明における回路構成の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、固体撮像装置または単位画素の構成要素や回路構成が変更された場合でも、本発明の考え方を適用することによって、同様の効果を得ることができる。
　また、単位画素の行方向および列方向の配置、グループの数は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において単位画素を配置する行方向および列方向の数、単位画素を分けるグループの数を変更することができる。例えば、実施形態においては、画素アレイ部１１内に配置されたそれぞれの単位画素１１０をグループに分ける数が４つである、すなわち、第１のグループ～第４のグループに分けた場合について説明したが、グループの数を２つや３つにしてもよいし、５つ以上にしてもよい。
　以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
　また、本発明の実施形態に係る固体撮像装置は、２枚の基板が接続部により接続されていてもよいし、３枚以上の基板が接続部で接続されていてもよい。
　本発明は、固体撮像装置および撮像装置に広く適用でき、それぞれの垂直信号線の負荷を軽減することによる画素信号の読み出しの高速化および低消費電力化と、画素信号の並列出力による高速化とを実現する。
　１，１００，２００・・・固体撮像装置（固体撮像装置）
　２・・・レンズユニット部（撮像装置）
　３・・・画像信号処理装置（撮像装置）
　４・・・記録装置（撮像装置）
　５・・・カメラ制御装置（撮像装置）
　６・・・表示装置（撮像装置）
　７・・・メカニカルシャッタ（メカニカルシャッタ，撮像装置）
　８・・・撮像装置（撮像装置）
　１０・・・第１の基板（第１の基板，固体撮像装置）
　１１・・・画素アレイ部（画素部，第１の基板，固体撮像装置）
　１１０・・・単位画素（画素，画素部，第１の基板，固体撮像装置）
　１２・・・垂直読み出し回路（第１の基板，固体撮像装置）
　１３・・・画素制御部（第１の基板，固体撮像装置）
　２０・・・第２の基板（第２の基板，固体撮像装置）
　２１・・・信号処理回路部（第２の基板，固体撮像装置）
　２２，２２１，２２２，２２３，２２４・・・グループ用信号処理回路（信号処理回路，第２の基板，固体撮像装置）
　２４，２４１，２４１１，２４１２，２４１３，２４１４，２４２，２４２１，２４２２，２４２３，２４２４，２４３，２４３１，２４３２，２４３３，２４３４，２４４，２４４１，２４４２，２４４３，２４４４・・・画素負荷電流源（画素負荷電流源，信号処理回路，第２の基板，固体撮像装置）
　２５，２５１，２５１１，２５１２，２５１３，２５１４，２５２，２５２１，２５２２，２５２３，２５２４，２５３，２５３１，２５３２，２５３３，２５３４，２５４，２５４１，２５４２，２５４３，２５４４・・・列回路（列回路，信号処理回路，第２の基板，固体撮像装置）
　２６，２６１，２６２，２６１２，２６３，２６４，２６３４・・・水平読み出し回路（信号処理回路，第２の基板，固体撮像装置）
　２７，２７１，２７２，２７３，２７４・・・出力部（出力部，信号処理回路，第２の基板，固体撮像装置）
　２９，２９１，２９１１，２９１２，２９１３，２９１４，２９２，２９２１，２９２２，２９２３，２９２４，２９３，２９３１，２９３２，２９３３，２９３４，２９４，２９４１，２９４２，２９４３，２９４４・・・補正用画素（補正用画素，信号処理回路，第２の基板，固体撮像装置）
　２３・・・読み出し回路制御部（第２の基板，固体撮像装置）
　２８・・・電源制御部（電源制御部，第２の基板，固体撮像装置）
　２２０・・・マルチプレクサ（第２の基板，固体撮像装置）
　３０，３１１，３１２，３１３，３１４，３２１，３２２，３２３，３２４，３３１，３３２，３３３，３３４，３４１，３４２，３４３，３４４・・・基板間接続部（基板間接続部）
　ＰＤ・・・光電変換部（画素）
　Ｍ１・・・転送トランジスタ（画素）
　ＦＤ・・・電荷蓄積部（画素）
　Ｍ２・・・画素リセットトランジスタ（画素）
　Ｍ３・・・増幅トランジスタ（画素）
　Ｍ４・・・選択トランジスタ（画素）

Claims (8)

  1. 　２次元の行列状に配置された複数の画素が、予め定めた複数行毎に組となった複数のグループに分けられている画素部を有する第１の基板と、
    　前記グループ内で同じ列に配置された複数の前記画素が接続される垂直信号線に対応する画素負荷電流源と、対応する該垂直信号線に前記画素から出力された画素信号に対して予め定めた処理を行う列回路とを、該グループに属する前記画素の列毎に具備し、それぞれの前記列回路が処理した画素信号を、画像信号として前記画素の行毎に出力する信号処理回路を、前記グループのそれぞれに対応して複数有する第２の基板と、
    　を備え、
    　前記第１の基板と前記第２の基板とが積層され、
    　それぞれの前記グループ内のそれぞれの前記垂直信号線と、該グループに対応する前記信号処理回路内で該垂直信号線に対応する前記画素負荷電流源および前記列回路とのそれぞれが、該垂直信号線に対応する前記画素負荷電流源および前記列回路のそれぞれの基板間接続部を介して電気的に接続される、
    　固体撮像装置。
  2. 　前記第２の基板は、さらに、
    　当該固体撮像装置から前記画像信号を出力する際の動作に応じて、前記信号処理回路内の構成要素の電源を制御する電源制御部、
    　を備える、請求項１に記載の固体撮像装置。
  3. 　前記信号処理回路は、さらに、
    　それぞれの前記列回路に対応し、該対応する前記列回路が接続された前記垂直信号線に、該対応する前記列回路を補正するための補正用画素信号を出力する補正用画素、
    　を備える、請求項１または請求項２に記載の固体撮像装置。
  4. 　前記電源制御部は、
    　それぞれの前記グループ内の前記画素を同時に駆動して、それぞれの前記グループに対応する前記信号処理回路から並列に、該駆動した前記画素から出力された前記画素信号に応じた前記画像信号を当該固体撮像装置から出力する際に、前記信号処理回路内の全ての構成要素の電源をＯＮ状態にし、
    　前記画素のそれぞれを順次駆動して、該駆動した前記画素に対応する前記信号処理回路から、該駆動した前記画素から出力された前記画素信号に応じた前記画像信号を当該固体撮像装置から順次出力する際に、該画像信号の出力のために動作する前記信号処理回路内の構成要素の電源をＯＮ状態にし、該画像信号の出力のために動作しない前記信号処理回路内の構成要素の電源をＯＦＦ状態にする、
    　請求項２、または請求項２を引用する請求項３に記載の固体撮像装置。
  5. 　当該固体撮像装置から前記画像信号を出力する前に、それぞれの前記信号処理回路に備えた前記列回路のそれぞれを、対応する前記補正用画素が出力した前記補正用画素信号を用いて補正する、
    　請求項３、または請求項３を引用する請求項４に記載の固体撮像装置。
  6. 　前記電源制御部は、
    　それぞれの前記信号処理回路に備えた出力部を含めて、前記信号処理回路内の構成要素の電源のＯＮ状態とＯＦＦ状態とを制御する、
    　請求項２、または請求項２を引用する請求項３から請求項５のいずれか１の項に記載の固体撮像装置。
  7. 　２次元の行列状に配置された複数の画素が、予め定めた複数行毎に組となった複数のグループに分けられている画素部を有する第１の基板と、
    　前記グループ内で同じ列に配置された複数の前記画素が接続される垂直信号線に対応する画素負荷電流源と、対応する該垂直信号線に前記画素から出力された画素信号に対して予め定めた処理を行う列回路とを、該グループに属する前記画素の列毎に具備し、それぞれの前記列回路が処理した画素信号を、画像信号として前記画素の行毎に出力する信号処理回路を、前記グループのそれぞれに対応して複数有する第２の基板と、
    　を備え、
    　前記第１の基板と前記第２の基板とが積層され、
    　それぞれの前記グループ内のそれぞれの前記垂直信号線と、該グループに対応する前記信号処理回路内で該垂直信号線に対応する前記画素負荷電流源および前記列回路とのそれぞれが、該垂直信号線に対応する前記画素負荷電流源および前記列回路のそれぞれの基板間接続部を介して電気的に接続される固体撮像装置、
    　を備える、撮像装置。
  8. 　前記固体撮像装置に入射する光の量を制御するメカニカルシャッタ、
    　をさらに備え、
    　それぞれの前記グループ内の前記画素を同時に駆動して、それぞれの前記グループに対応する前記信号処理回路から並列に、該駆動した前記画素から出力された前記画素信号に応じた前記画像信号を前記固体撮像装置から出力させる際に、前記メカニカルシャッタによって、該固体撮像装置に入射する光を遮光する、
    　請求項７に記載の撮像装置。
PCT/JP2015/062663 2014-05-02 2015-04-27 固体撮像装置および撮像装置 Ceased WO2015166900A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/333,700 US9906746B2 (en) 2014-05-02 2016-10-25 Solid-state image pickup device and image pickup apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-095478 2014-05-02
JP2014095478A JP6457738B2 (ja) 2014-05-02 2014-05-02 固体撮像装置および撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/333,700 Continuation US9906746B2 (en) 2014-05-02 2016-10-25 Solid-state image pickup device and image pickup apparatus

Publications (1)

Publication Number Publication Date
WO2015166900A1 true WO2015166900A1 (ja) 2015-11-05

Family

ID=54358627

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/062663 Ceased WO2015166900A1 (ja) 2014-05-02 2015-04-27 固体撮像装置および撮像装置

Country Status (3)

Country Link
US (1) US9906746B2 (ja)
JP (1) JP6457738B2 (ja)
WO (1) WO2015166900A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10880509B2 (en) 2016-12-22 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state imaging element, electronic device, and method for correcting uneven luminance

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10097780B2 (en) * 2014-06-05 2018-10-09 Invisage Technologies, Inc. Sensors and systems for the capture of scenes and events in space and time
JP6758326B2 (ja) * 2016-01-25 2020-09-23 オリンパス株式会社 画像処理装置、画像処理方法およびプログラム
JP6910814B2 (ja) * 2017-02-22 2021-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2018174488A (ja) * 2017-03-31 2018-11-08 Hoya株式会社 内視鏡
JP7098346B2 (ja) * 2018-02-13 2022-07-11 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像システム
JP7490928B2 (ja) * 2019-03-29 2024-05-28 株式会社ニコン 撮像素子、および撮像装置
JP7286432B2 (ja) * 2019-06-24 2023-06-05 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
CO2020006220A1 (es) 2020-05-21 2020-11-30 Bialtec Sas Formulaciones de aditivos funcionales y su proceso de encapsulación
JP2022144242A (ja) * 2021-03-18 2022-10-03 キヤノン株式会社 光電変換装置、光電変換システムおよび移動体
JP7661298B2 (ja) * 2022-12-20 2025-04-14 キヤノン株式会社 撮像装置、撮像装置の制御方法およびプログラム
WO2024214526A1 (ja) * 2023-04-12 2024-10-17 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP2011135194A (ja) * 2009-12-22 2011-07-07 Canon Inc 撮像装置、その補正制御方法、及び補正制御プログラム、並びに記録媒体
JP2012257095A (ja) * 2011-06-09 2012-12-27 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
WO2013041924A1 (en) * 2011-09-21 2013-03-28 Aptina Imaging Corporation Stacked-chip imaging systems
JP2013168623A (ja) * 2012-01-17 2013-08-29 Olympus Corp 固体撮像装置、撮像装置および固体撮像装置の製造方法
WO2014007004A1 (ja) * 2012-07-06 2014-01-09 ソニー株式会社 固体撮像装置及び固体撮像装置の駆動方法、並びに、電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208501B (zh) 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置
JP5965674B2 (ja) * 2012-03-05 2016-08-10 オリンパス株式会社 固体撮像装置および撮像装置
JP2013243781A (ja) 2013-08-27 2013-12-05 Sony Corp 撮像素子およびその制御方法並びにカメラ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP2011135194A (ja) * 2009-12-22 2011-07-07 Canon Inc 撮像装置、その補正制御方法、及び補正制御プログラム、並びに記録媒体
JP2012257095A (ja) * 2011-06-09 2012-12-27 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
WO2013041924A1 (en) * 2011-09-21 2013-03-28 Aptina Imaging Corporation Stacked-chip imaging systems
JP2013168623A (ja) * 2012-01-17 2013-08-29 Olympus Corp 固体撮像装置、撮像装置および固体撮像装置の製造方法
WO2014007004A1 (ja) * 2012-07-06 2014-01-09 ソニー株式会社 固体撮像装置及び固体撮像装置の駆動方法、並びに、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10880509B2 (en) 2016-12-22 2020-12-29 Sony Semiconductor Solutions Corporation Solid-state imaging element, electronic device, and method for correcting uneven luminance
US11394913B2 (en) 2016-12-22 2022-07-19 Sony Semiconductor Solutions Corporation Solid-state imaging element, electronic device, and method for controlling correction of luminance in the solid-state imaging element

Also Published As

Publication number Publication date
JP6457738B2 (ja) 2019-01-23
US9906746B2 (en) 2018-02-27
JP2015213257A (ja) 2015-11-26
US20170041565A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
JP6457738B2 (ja) 固体撮像装置および撮像装置
US9338381B2 (en) Solid-state image-pickup device, image-pickup device, and signal reading method
US9142689B2 (en) Solid-state imaging apparatus and imaging apparatus
JP5881324B2 (ja) 固体撮像装置、固体撮像装置の制御方法、および撮像装置
WO2017013806A1 (ja) 固体撮像装置
WO2017009944A1 (ja) 固体撮像装置
WO2013015854A1 (en) Method and apparatus for array camera pixel readout
US10425605B2 (en) Image sensor and image capturing apparatus
JP2016171455A (ja) 固体撮像装置
JPWO2013183291A1 (ja) 撮像素子および撮像装置
JP6413401B2 (ja) 固体撮像素子
WO2015072575A1 (ja) 固体撮像素子および撮像装置
US20170332027A1 (en) Image capturing apparatus and control method of the same
WO2018012068A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2020202409A1 (ja) 撮像素子および撮像装置
WO2023027143A1 (ja) 撮像素子および撮像装置
JP6083977B2 (ja) 固体撮像装置および撮像装置
JP2013017124A (ja) 固体撮像装置、撮像装置、および信号読み出し方法
JP2018038073A (ja) 撮像素子および撮像装置
JP2009225301A (ja) 光電変換装置の駆動方法
JP2014016382A (ja) 固体撮像装置、電子機器、および画素読み出し方法
JP6375613B2 (ja) 固体撮像素子及び撮像装置
JP7272423B2 (ja) 撮像素子および撮像装置
JP6217338B2 (ja) 固体撮像素子及び撮像装置
JP6053321B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15785678

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15785678

Country of ref document: EP

Kind code of ref document: A1