[go: up one dir, main page]

WO2015163288A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2015163288A1
WO2015163288A1 PCT/JP2015/061998 JP2015061998W WO2015163288A1 WO 2015163288 A1 WO2015163288 A1 WO 2015163288A1 JP 2015061998 W JP2015061998 W JP 2015061998W WO 2015163288 A1 WO2015163288 A1 WO 2015163288A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
tft
semiconductor layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/061998
Other languages
English (en)
French (fr)
Inventor
一秀 冨安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of WO2015163288A1 publication Critical patent/WO2015163288A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T7/00—Details of radiation-measuring instruments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors

Definitions

  • the present invention relates to a photodetection device having a photodiode and a thin film transistor.
  • the light detection device is further widely used as a radiation detection device (for example, an X-ray imaging display device) by further including a wavelength conversion layer (for example, a scintillator) that converts radiation into light.
  • a radiation detection device for example, an X-ray imaging display device
  • a wavelength conversion layer for example, a scintillator
  • Patent Document 1 discloses a photosensor including a photodiode and a TFT.
  • Patent Document 2 discloses a photoelectric conversion device including a MIS type sensor that functions as a photoelectric conversion element and a TFT.
  • the photodiode is provided inside the opening of the insulating layer formed on the drain electrode of the TFT, and the area of the photodiode is the drain. It is smaller than the area of the electrode. Therefore, since the area of the photodiode is limited, the aperture ratio of the photosensor disclosed in Patent Document 1 can be limited. In addition, since a high accuracy is required in the process of manufacturing the photodiode inside the opening, the manufacturing yield can be reduced.
  • a photoelectric conversion element is provided so as to overlap with a TFT through an insulating layer. Therefore, since the area of the photoelectric conversion element is not limited like the area of the photodiode of Patent Document 1, the aperture ratio of the photoelectric conversion device of FIG. 1 of Patent Document 2 is not limited. However, according to the study of the present inventor, the manufacturing yield of the photoelectric conversion device of FIG. Details will be described later.
  • the present invention has been made to solve the above problems, and it is an object of the present invention to suppress the aperture ratio of a photodetection device having a photodiode and a TFT from being limited and to improve the manufacturing yield.
  • An optical detection device includes a substrate, a TFT having a semiconductor layer, a source electrode, a drain electrode, and a gate electrode supported by the substrate, at least one insulating layer covering the TFT, and the at least A semiconductor multilayer structure and a photodiode having an upper electrode disposed on one insulating layer, the at least one insulating layer has an opening reaching the drain electrode, and the semiconductor multilayer structure includes: Directly in contact with the drain electrode in the opening, electrically connected to the drain electrode, and when viewed from the normal direction of the substrate, the opening is inside the semiconductor multilayer structure, and the semiconductor multilayer structure Does not overlap the semiconductor layer.
  • the at least one insulating layer includes silicon dioxide.
  • the TFT further includes an insulating protective layer in contact with the channel region of the semiconductor layer between the semiconductor layer and the source electrode and the drain electrode.
  • the semiconductor layer includes an oxide semiconductor.
  • the oxide semiconductor includes an In—Ga—Zn—O-based semiconductor.
  • the In—Ga—Zn—O-based semiconductor includes a crystalline portion.
  • the embodiment of the present invention it is possible to suppress the aperture ratio of the photodetector having the photodiode and the TFT from being limited, and to improve the manufacturing yield.
  • FIG. (A) is typical sectional drawing of the photodetector 100 by embodiment of this invention
  • (b) is a typical top view of the photodetector 100.
  • FIG. (A)-(e) is typical sectional drawing for demonstrating an example of the manufacturing method of the photodetector 100 by embodiment of this invention, respectively.
  • (A)-(c) is typical sectional drawing for demonstrating an example of the manufacturing method of the photodetector 100 by embodiment of this invention, respectively.
  • (A) is the SEM photograph which observed the surface of the semiconductor lamination structure 82 of the photodetector 200 of a comparative example with the scanning electron microscope (SEM),
  • (b) is the semiconductor lamination
  • 3 is a SEM photograph of a cross section of structure 82.
  • FIG. 1 of Patent Document 2 discloses a photoelectric conversion device including a TFT, an interlayer insulating layer provided on the TFT, and a photoelectric conversion element that overlaps the TFT through the interlayer insulating layer. The present inventor has found that the manufacturing yield of the photoelectric conversion device of FIG.
  • One of the causes of a decrease in manufacturing yield is that film floating and / or film peeling occurs in the semiconductor layer of the photoelectric conversion element in contact with the interlayer insulating layer in the process of forming the semiconductor layer of the photoelectric conversion element.
  • Film floating and / or film peeling tended to occur particularly frequently in the semiconductor layer in contact with the interlayer insulating layer containing silicon nitride (SiN x ).
  • an interlayer insulating layer containing silicon nitride contains a large amount of hydrogen, which can cause film floating or peeling of a semiconductor layer in contact with the interlayer insulating layer.
  • One of the causes for the decrease in the manufacturing yield of the photoelectric conversion device in FIG. 1 of Patent Document 2 is that the semiconductor layer (active layer) of the TFT overlaps with the semiconductor layer of the photoelectric conversion element via the interlayer insulating layer.
  • the potential of the back channel region of the semiconductor layer of the TFT can be affected by the potential of the semiconductor layer of the photoelectric conversion element.
  • Variations in the potential of the TFT semiconductor layer cause variations in TFT characteristics, which may reduce the manufacturing yield of the photoelectric conversion device of FIG.
  • the photodetection device according to the embodiment is, for example, a flat panel type, and is, for example, a photosensor, an image sensor, or a radiation detection device (X-ray imaging display device).
  • X-ray imaging display device X-ray imaging display device
  • the present invention is not limited to the embodiments exemplified below.
  • components having substantially the same function are denoted by common reference numerals, and description thereof may be omitted.
  • FIG. 1 shows a schematic cross-sectional view and a plan view of a photodetection device 100 according to an embodiment of the present invention.
  • FIG. 1A is a schematic cross-sectional view of the light detection device 100
  • FIG. 1B is a schematic plan view of the light detection device 100.
  • the light detection device 100 includes a substrate 10, a TFT 20 supported on the substrate 10, an insulating layer 32 covering the TFT 20, and a photodiode 40 disposed on the insulating layer 32.
  • the TFT 20 includes a semiconductor layer 24, a gate electrode 22, a source electrode 26, and a drain electrode 28 supported by the substrate 10, and the photodiode 40 includes a semiconductor stacked structure 42 and an upper electrode 44.
  • the TFT 20 of the light detection device 100 is a bottom gate type TFT.
  • the insulating layer 32 has an opening 32 c that reaches the drain electrode 28.
  • the semiconductor stacked structure 42 is in direct contact with the drain electrode 28 in the opening 32 c and is electrically connected to the drain electrode 28.
  • FIG. 1B is a plan view of the photodetecting device 100 as seen from the normal direction of the substrate 10.
  • the opening 32 c is inside the semiconductor multilayer structure 42 when viewed from the normal direction of the substrate 10.
  • the opening 32c is defined by, for example, a portion of the opening of the insulating layer 32 where the insulating layer 32 and the drain electrode 28 are in contact with each other.
  • the semiconductor stacked structure 42 does not overlap the semiconductor layer 24 when viewed from the normal direction of the substrate 10.
  • the semiconductor laminated structure 42 since the opening 32c is inside the semiconductor laminated structure 42, that is, the semiconductor laminated structure 42 is outside the opening 32c, the semiconductor laminated structure 42 has a larger area than the opening 32c.
  • the aperture ratio of the light detection device 100 is not limited by the opening 32c.
  • the drain electrode 28 and the semiconductor multilayer structure 42 are in direct contact with each other and are electrically connected to each other, so that another conductive layer (for example, an electrode) is provided between the drain electrode 28 and the semiconductor multilayer structure 42. There is no need to increase the manufacturing process. Further, it is not necessary to form the semiconductor laminated structure 42 inside the opening 32c. In the photodetecting device 100, a decrease in manufacturing yield can be suppressed.
  • the semiconductor stacked structure 42 does not overlap the semiconductor layer 24, fluctuations in the potential of the back channel region of the semiconductor layer 24 can be suppressed. In the photodetection device 100, variation in characteristics of the TFT 20 is reduced, so that the manufacturing yield can be improved.
  • At least the semiconductor stacked structure 42 preferably does not overlap with the channel region of the semiconductor layer 24 when viewed from the normal direction of the substrate 10.
  • the semiconductor stacked structure 42 preferably does not overlap with the entire semiconductor layer 24 when viewed from the normal direction of the substrate 10.
  • the insulating layer 32 contains silicon dioxide (SiO 2 ).
  • the insulating layer 32 is preferably formed of, for example, silicon dioxide, silicon oxynitride (SiO x N y , x> y), or silicon nitride oxide (SiN x O y , x> y).
  • the insulating layer 32 is more preferably formed only from silicon dioxide.
  • the semiconductor multilayer structure 42 is provided inside the drain electrode 28 when viewed from the normal direction of the substrate 10.
  • the photodetection device according to the embodiment of the present invention is not limited to this.
  • the photodiode region of the drain electrode 28 when viewed from the normal direction of the substrate 10, the photodiode region of the drain electrode 28 (the region of the drain electrode 28 positioned below the semiconductor multilayer structure 42) may be inside the semiconductor multilayer structure 42. .
  • the TFT 20 further includes a gate insulating film 23 between the gate electrode 22 and the semiconductor layer 24.
  • the photodiode 40 further includes a bias electrode 48 on the upper electrode 44.
  • the photodetector 100 further includes a passivation film 62 and a planarization film 64 on the insulating layer 32 and the photodiode 40.
  • the photodetection device 100 includes, for example, TFTs 20 and photodiodes 40 arranged in a matrix, and each photodiode 40 is connected to one TFT 20.
  • Each of the plurality of pixels included in the light detection device 100 includes a photodiode 40.
  • the photodiode 40 converts light applied to the semiconductor multilayer structure 42 into electric charges (electrons or holes). When a voltage is applied between the bias electrode 48 and the drain electrode 28 so that the semiconductor multilayer structure 42 is in a reverse bias state, the light irradiated to the semiconductor multilayer structure 42 is excited in the depletion layer. Converted to electric charge.
  • the charge generated by the photodiode 40 is taken out through the source electrode 26 when the TFT 20 connected to the photodiode 40 is turned on by a signal supplied to the gate electrode 22.
  • the light detection device 100 converts the amount of light irradiated to the semiconductor multilayer structure 42 into a current amount and outputs it as an electrical signal or an image.
  • the photodetection device 100 may further include a wavelength conversion layer (not shown) that converts radiation (for example, X-rays) into light above the photodiode 40.
  • the wavelength conversion layer includes, for example, a scintillator (for example, including CsI).
  • the photodetection device further having the wavelength conversion layer can function as a radiation detection device (for example, an X-ray imaging display device).
  • the semiconductor stacked structure 42 includes an n-type semiconductor layer 42n, a p-type semiconductor layer 42p, and an i-type semiconductor layer 42i provided therebetween. Structure.
  • the semiconductor stacked structure 42 is not limited to the illustrated structure.
  • the semiconductor stacked structure 42 may be a structure in which a p-type semiconductor layer 42p, an i-type semiconductor layer 42i, and an n-type semiconductor layer 42n are stacked in this order from the substrate 10 side.
  • the photodiode 40 of the photodetecting device according to the embodiment of the present invention is not limited to the PIN type, but may be a PN type.
  • each photodiode 40 is connected to one TFT 20, but the photodetection device according to the embodiment of the present invention is not limited to this.
  • Each of the photodiodes 40 of the photodetector according to the embodiment of the present invention may be connected to a plurality of TFTs.
  • the photodetector 100 according to the embodiment of the present invention may further include an amplifier circuit (for example, a source follower circuit (drain grounded circuit)).
  • An imaging device having three TFTs for each pixel is disclosed in, for example, Japanese Patent Application Laid-Open No. 2006-165530.
  • the photodetector 100 according to the embodiment of the present invention may further include a storage capacitor (CS) (not shown).
  • CS storage capacitor
  • Each of the photodiodes 40 of the photodetector according to the embodiment of the present invention may be connected to, for example, one TFT and one storage capacitor.
  • An electro-optical device having one TFT, one photodiode, and one storage capacitor for each pixel is disclosed in, for example, Japanese Patent Laid-Open No. 2009-238813 (Japanese Patent No. 5191259).
  • FIGS. 3 (a) to 3 (c) are cross-sectional views schematically showing the manufacturing process of the photodetection device 100.
  • FIG. 2 (a) to 2 (e) and FIGS. 3 (a) to 3 (c) are cross-sectional views schematically showing the manufacturing process of the photodetection device 100.
  • FIG. 2 (a) to 2 (e) and FIGS. 3 (a) to 3 (c) are cross-sectional views schematically showing the manufacturing process of the photodetection device 100.
  • the gate electrode 22 is formed on the substrate 10.
  • the substrate 10 is, for example, a glass substrate or a silicon substrate.
  • the substrate 10 may be formed from a heat-resistant plastic or resin.
  • the substrate 10 may be formed using, for example, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), acrylic resin, or polyimide.
  • the gate electrode 22 is made of, for example, a metal such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu).
  • the gate electrode 22 may be an alloy containing the above metal.
  • the gate electrode 22 may include the metal nitride described above.
  • the gate electrode 22 may be a single layer or may have a structure in which a plurality of films are stacked.
  • the thickness of the gate electrode 22 is, for example, 50 nm to 300 nm.
  • the gate electrode 22 has, for example, a laminated structure of aluminum (Al) and titanium (Ti), and the thickness of the gate electrode 22 is, for example, 300 nm.
  • the conductive film is processed into a predetermined shape (pattern) using a resist mask by a photolithography process.
  • the gate electrode 22 is formed.
  • dry etching or wet etching can be used.
  • dry etching which is anisotropic etching, is suitable for processing the line width uniformly in an etching region having a large area.
  • a gate insulating film 23 is formed on the gate electrode 22.
  • the gate insulating film 23 is made of, for example, silicon dioxide (SiO 2 ), silicon nitride (SiN x ), silicon oxynitride (SiO x N y , x> y), or silicon nitride oxide (SiN x O y , x> y). )including.
  • the gate insulating film 23 may be a single layer or a stacked structure of a plurality of films.
  • the lower layer of the gate insulating film 23 (the layer on the substrate 10 side) is made of silicon nitride ( SiN x ) or silicon nitride oxide (SiN x O y , x> y) or the like
  • the upper layer of the gate insulating film 23 (layer on the semiconductor layer 24 side) is silicon dioxide (SiO 2 ) or silicon oxynitride
  • SiO x N y , x> y silicon dioxide
  • a dense insulating film can be deposited at a relatively low temperature by mixing a rare gas (for example, argon) with a reaction gas used for forming the gate insulating film 23.
  • a dense insulating film can have an effect of reducing gate leakage current.
  • a silicon nitride (SiN x ) film having a thickness of 100 nm to 400 nm is formed as a lower layer, and a silicon dioxide (SiO 2 ) film having a thickness of 50 nm to 100 nm is formed thereon as an upper layer.
  • a gate insulating film 23 having a stacked structure is formed.
  • SiH 4 or NH 3 is used as a reaction gas.
  • a semiconductor layer 24 is formed on the gate insulating film 23.
  • the semiconductor layer 24 includes, for example, an oxide semiconductor.
  • the oxide semiconductor for example, an In—Ga—Zn—O-based semiconductor containing indium, gallium, zinc, and oxygen as main components (hereinafter abbreviated as “In—Ga—Zn—O-based semiconductor”). Is included.
  • the semiconductor layer 24 may include, for example, InGaO 3 (ZnO) 5 .
  • a TFT having an In—Ga—Zn—O-based semiconductor layer has high mobility (more than 20 times that of an amorphous silicon (a-Si) TFT) and low leakage current (less than 100 times that of an a-Si TFT). Since it has, it is used suitably as a drive TFT and a pixel TFT. Since a TFT having an In—Ga—Zn—O-based semiconductor layer has high mobility, downsizing of the TFT can be realized. If a TFT having an In—Ga—Zn—O-based semiconductor layer is used, for example, the power consumption of the photodetector can be significantly reduced and / or the resolution of the photodetector can be improved.
  • the In—Ga—Zn—O based semiconductor may be amorphous (amorphous) or may contain a crystalline part.
  • a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • Such a crystal structure of an In—Ga—Zn—O-based semiconductor is disclosed in, for example, Japanese Patent Laid-Open No. 2012-134475. For reference, the entire disclosure of Japanese Patent Application Laid-Open No. 2012-134475 is incorporated herein by reference.
  • the semiconductor layer 24 may include another oxide semiconductor instead of the In—Ga—Zn—O-based semiconductor.
  • Zn—O based semiconductor ZnO
  • In—Zn—O based semiconductor IZO (registered trademark)
  • Zn—Ti—O based semiconductor ZTO
  • Cd—Ge—O based semiconductor Cd—Pb—O based
  • CdO cadmium oxide
  • Mg—Zn—O based semiconductors In—Sn—Zn—O based semiconductors (eg, In 2 O 3 —SnO 2 —ZnO), In—Ga—Sn—O based semiconductors, etc. You may go out.
  • the Zn—O based semiconductor includes, for example, a semiconductor in which no impurity element is added to ZnO, or a semiconductor in which an impurity is added to ZnO.
  • the Zn—O-based semiconductor includes, for example, a semiconductor to which one or a plurality of impurity elements are added among a group 1 element, a group 13 element, a group 14 element, a group 15 element, a group 17 element, and the like.
  • the Zn—O based semiconductor includes, for example, magnesium zinc oxide (Mg x Zn 1-x O) or cadmium zinc oxide (Cd x Zn 1-x O).
  • the Zn—O-based semiconductor may be amorphous (amorphous), polycrystalline, or a microcrystalline state in which an amorphous state and a polycrystalline state are mixed.
  • the semiconductor layer 24 may include another semiconductor instead of the oxide semiconductor.
  • amorphous silicon, polycrystalline silicon, low-temperature polysilicon, or the like may be included.
  • the thickness of the semiconductor layer 24 is, for example, 30 nm to 100 nm.
  • the semiconductor layer 24 is formed by processing into a predetermined shape (pattern) by a photolithography process including etching using a resist mask.
  • the source electrode 26 and the drain electrode 28 are formed.
  • the source electrode 26 and the drain electrode 28 are typically formed from the same film, but are not limited thereto, and may be formed from different films.
  • Each of the source electrode 26 and the drain electrode 28 includes, for example, a metal or an inorganic conductive material (for example, an oxide or a nitride).
  • the metal includes, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), or copper (Cu).
  • Each of the source electrode 26 and the drain electrode 28 may be an alloy containing the above metal.
  • the source electrode 26 and the drain electrode 28 may each include the above-described metal nitride.
  • the inorganic conductive material examples include indium tin oxide (ITO), indium zinc oxide (IZO (registered trademark)), indium tin oxide containing silicon oxide (ITSO), indium oxide (In 2 O 3 ), and tin oxide. (SnO 2 ), zinc oxide (ZnO), or titanium nitride (TiN) is included.
  • the source electrode 26 and the drain electrode 28 may each be formed from a compound of the above-described inorganic conductive material.
  • Each of the inorganic conductive materials forming the source electrode 26 and the drain electrode 28 may have visible light transmittance.
  • Each of the source electrode 26 and the drain electrode 28 may be a single layer or may have a stacked structure of a plurality of films. The thicknesses of the source electrode 26 and the drain electrode 28 are, for example, 200 nm to 700 nm, respectively.
  • the source electrode 26 and the drain electrode 28 each have, for example, a laminated structure of Ti and Al (Ti / Al / Ti).
  • the source electrode 26 and the drain electrode 28 are each formed in a predetermined manner by a photolithography process using etching (dry etching or wet etching) after sequentially depositing Ti and Al, for example, using a sputtering apparatus. It is formed by processing into a shape (pattern).
  • an insulating layer 32 is formed on the TFT 20, and an opening 32c reaching the drain electrode 28 is formed.
  • the insulating layer 32 includes, for example, silicon dioxide (SiO 2 ), silicon oxynitride (SiO x N y , x> y), or silicon nitride oxide (SiN x O y , x> y).
  • the insulating layer 32 may be a single layer or may have a structure in which a plurality of films are stacked.
  • the insulating layer 32 is made of, for example, silicon dioxide.
  • the thickness of the insulating layer 32 is, for example, 200 nm to 500 nm.
  • the insulating layer 32 is formed, for example, by forming silicon dioxide on the entire surface of the substrate 10 and then heating (for example, 350 ° C.) the entire surface of the substrate 10.
  • the opening 32c is formed by, for example, a photolithography process including etching using a resist mask performed after the insulating layer 32 is formed.
  • the semiconductor stacked structure 42 is, for example, a structure in which an n-type semiconductor layer 42n, a p-type semiconductor layer 42p, and an i-type semiconductor layer 42i provided therebetween are stacked.
  • the n-type semiconductor layer 42n is formed from a semiconductor (n-type semiconductor) in which electrons having negative charges are carriers, and the n-type semiconductor layer 42n has a high concentration of n-type carriers (electrons) in the semiconductor stacked structure 42. Including a region (n + region).
  • the n-type semiconductor layer 42n is formed of, for example, amorphous silicon (a-Si).
  • the thickness of the n-type semiconductor layer 42n is, for example, 20 nm to 100 nm.
  • the i-type semiconductor layer 42i is formed of a semiconductor layer having lower conductivity than the n-type semiconductor layer 42n and the p-type semiconductor layer 42p, and is formed of, for example, an intrinsic semiconductor.
  • the i-type semiconductor layer 42i is formed of amorphous silicon, for example.
  • the i-type semiconductor layer 42i has a thickness of 1 ⁇ m to 1.5 ⁇ m, for example.
  • the photodiode 40 having a large i-type semiconductor layer 42i can have a high photoelectric conversion efficiency because the depletion layer has a large thickness.
  • the p-type semiconductor layer 42p is formed by forming an acceptor (for example, the i-type semiconductor layer 42i from Si in an end region (for example, an upper layer portion) of the i-type semiconductor layer 42i by, for example, an ion shower doping method or an ion implantation method. In this case, it may be formed by injecting B).
  • an acceptor for example, the i-type semiconductor layer 42i from Si in an end region (for example, an upper layer portion) of the i-type semiconductor layer 42i by, for example, an ion shower doping method or an ion implantation method. In this case, it may be formed by injecting B).
  • the upper electrode 44 is made of, for example, a transparent conductive material (for example, indium zinc oxide (IZO (registered trademark)) or indium tin oxide (ITO)).
  • IZO indium zinc oxide
  • ITO indium tin oxide
  • the materials for forming each of the n-type semiconductor layer 42n, the i-type semiconductor layer 42i, and the p-type semiconductor layer 42p are formed in this order on the entire surface of the substrate 10 using the CVD method.
  • Indium zinc oxide is deposited in a region including a region where the semiconductor multilayer structure 42 is formed by a sputtering method.
  • the semiconductor multilayer structure 42 and the upper electrode 44 are formed by processing into a predetermined shape (pattern) by a photolithography process.
  • the drain electrode 28 and the semiconductor multilayer structure 42 are in direct contact and are electrically connected to each other in the opening 32c.
  • a passivation film 62 is formed.
  • the passivation film 62 covers, for example, the entire surface of the TFT 20, the entire side surface of the photodiode 40, and a part (end portion) of the upper surface.
  • the passivation film 62 includes, for example, silicon nitride, silicon dioxide, silicon nitride oxide, or silicon oxynitride.
  • the passivation film 62 may be a single layer or may have a structure in which a plurality of films are stacked.
  • the passivation film 62 may have, for example, a stacked structure (SiN x / SiO 2 ) of silicon nitride and silicon dioxide.
  • the passivation film 62 is formed on the upper surface of the photodiode 40 by a photolithography process after an insulating material is formed so as to cover the entire surface of the TFT 20 and the side surfaces and the upper surface of the photodiode 40 by, for example, the CVD method. Formed by removing a portion.
  • a planarizing film 64 and a bias electrode 48 are formed.
  • the planarization film 64 is formed on the passivation film 62.
  • the planarization film 64 is made of, for example, an inorganic insulating material (for example, silicon dioxide, silicon nitride, silicon oxynitride, silicon nitride oxide) or an organic insulating material.
  • the planarization film 64 may be formed from a photosensitive resin.
  • the planarization film 64 is formed by, for example, forming a film by a CVD method and then processing it into a predetermined shape (pattern) by a photolithography process. When a photosensitive resin is used as a material for forming the planarizing film 64, patterning can be performed without using a photoresist.
  • the bias electrode 48 is formed on the upper electrode 44.
  • the bias electrode 48 is made of, for example, Mo, Ti, Al, or the like.
  • the light detection device 100 is manufactured through the above steps.
  • FIG. 4 is a schematic cross-sectional view of the light detection device 110.
  • the photodetection device 110 further includes an insulating protective layer 25 in contact with the channel region 24 c of the semiconductor layer 24 between the semiconductor layer 24 and the source electrode 26 and the drain electrode 28. Different from the device 100.
  • the light detection device 110 may be the same as the light detection device 100 except that the light detection device 110 further includes an insulating protective layer 25.
  • the TFT 20 of the light detection device 100 may be called a channel etching type, and the TFT 20 of the light detection device 110 may be called an etching stop type.
  • a source electrode and a drain electrode of the TFT are formed by etching a conductive film formed on the semiconductor layer.
  • the surface portion of the semiconductor layer is also etched in this etching process. Since the etching stop type TFT has an insulating film on the channel region of the semiconductor layer, this insulating film functions as an etch stop in the etching process for forming the source electrode and the drain electrode.
  • the insulating protective layer 25 of the photodetector 110 can function as an etch stop for the semiconductor layer 24 when the source electrode 26 and the drain electrode 28 are formed. Since the photodetector 110 includes the insulating protective layer 25, damage to the semiconductor layer 24 in the process of forming the source electrode 26 and the drain electrode 28 is reduced. In the photodetection device 110, variation in characteristics of the TFT 20 is reduced, so that an excellent manufacturing yield can be realized.
  • the insulating protective layer 25 is made of, for example, silicon dioxide (SiO 2 ), silicon nitride (SiN x ), silicon oxynitride (SiO x N y , x> y), or silicon nitride oxide (SiN x O y , x> y). )including.
  • the insulating protective layer 25 may be a single layer or a laminated structure of a plurality of films.
  • the thickness of the insulating protective layer 25 is, for example, 50 nm to 200 nm.
  • the semiconductor laminated structure 42 has a larger area than the opening 32c.
  • the aperture ratio of the light detection device 110 is not limited by the opening 32c.
  • the drain electrode 28 and the semiconductor multilayer structure 42 are in direct contact with each other and are electrically connected to each other. Therefore, another conductive layer (for example, an electrode) is provided between the drain electrode 28 and the semiconductor multilayer structure 42. There is no need to increase the manufacturing process. Further, it is not necessary to form the semiconductor laminated structure 42 inside the opening 32c. In the photodetecting device 110, a decrease in manufacturing yield can be suppressed.
  • the semiconductor stacked structure 42 does not overlap the semiconductor layer 24, fluctuations in the potential of the back channel region of the semiconductor layer 24 can be suppressed.
  • variation in characteristics of the TFT 20 is reduced, so that the manufacturing yield can be improved.
  • the manufacturing method of the photodetecting device 110 may be the same as the manufacturing method of the photodetecting device 100 except for the manufacturing process of the insulating protective layer 25.
  • FIG. 5 is a schematic cross-sectional view of the light detection device 120.
  • the light detection device 120 is different from the light detection device 100 in that the TFT 20t is a top gate type TFT.
  • the light detection device 120 may be the same as the light detection device 100 except that the TFT 20t is a top gate type.
  • the TFT 20t has a semiconductor layer 24, a gate electrode 22, a source electrode 26, and a drain electrode 28 supported by the substrate 10.
  • the TFT 20 t further includes a gate insulating film 23 between the source electrode 26 and the drain electrode 28 and the gate electrode 22.
  • the insulating layer 32 and the gate insulating film 23 have an opening 32 c that reaches the drain electrode 28.
  • the semiconductor laminated structure 42 has a larger area than the opening 32c.
  • the aperture ratio of the light detection device 120 is not limited by the opening 32c.
  • the drain electrode 28 and the semiconductor multilayer structure 42 are in direct contact with each other and are electrically connected to each other, so that another conductive layer (for example, an electrode) is provided between the drain electrode 28 and the semiconductor multilayer structure 42. There is no need to increase the manufacturing process. Further, it is not necessary to form the semiconductor laminated structure 42 inside the opening 32c. In the light detection device 120, a decrease in manufacturing yield can be suppressed.
  • the semiconductor stacked structure 42 does not overlap the semiconductor layer 24, fluctuations in the potential of the back channel region of the semiconductor layer 24 can be suppressed.
  • variation in characteristics of the TFT 20t is reduced, so that the manufacturing yield can be improved.
  • the manufacturing method of the photodetecting device 120 may be the same as the manufacturing method of the photodetecting device 100 except for the manufacturing process of the TFT 20t.
  • the light detection device 120 is, for example, a channel etching type. However, the photodetection device according to the embodiment of the present invention is not limited to this.
  • the photodetector 120 may further include an insulating protective layer (not shown) that is in contact with the channel region 24c of the semiconductor layer 24 between the semiconductor layer 24 and the source electrode 26 and the drain electrode 28 (etching stop type). May be).
  • the insulating protective layer may be the same as the insulating protective layer 25 included in the photodetector 110, for example.
  • the insulating protective layer can reduce damage to the semiconductor layer 24 in the process of forming the source electrode 26 and the drain electrode 28. In the photodetector having the insulating protective layer, variation in characteristics of the TFT is reduced, so that an excellent manufacturing yield can be realized.
  • FIG. 6 is a schematic cross-sectional view of the light detection device 200.
  • components having substantially the same functions as the components of the above-described light detection apparatus 100 are denoted by common reference numerals, and description thereof is omitted.
  • the light detection device 200 of the comparative example is different from the light detection device 100 in that the semiconductor stacked structure 82 of the photodiode 80 overlaps the semiconductor layer 24 of the TFT 20 via the insulating layer 32.
  • the insulating layer 32 of the photodetector 200 is made of silicon nitride (SiN x ).
  • the semiconductor stacked structure 82 is, for example, a structure in which an n-type semiconductor layer 82n, a p-type semiconductor layer 82p, and an i-type semiconductor layer 82i provided therebetween are stacked.
  • FIG. 7A shows an SEM image obtained by observing the surface of the semiconductor multilayer structure 82 of the photodetector 200 with the SEM
  • FIG. 7B shows an SEM image of a cross section of the semiconductor multilayer structure 82 of the photodetector 200.
  • the semiconductor laminated structure 82 overlaps with the TFT 20 via the insulating layer 32, it can be suppressed that the aperture ratio of the light detection device 200 of the comparative example is limited.
  • the semiconductor laminated structure 82 in contact with the insulating layer 32 formed of silicon nitride film floating and / or film peeling occurred as shown in FIGS. 7 (a) and 7 (b).
  • the semiconductor laminated structure 82 overlaps with the TFT 20 via the insulating layer 32, the potential of the back channel region of the semiconductor layer 24 of the TFT 20 varies, and the characteristics of the TFT 20 vary.
  • the photodetection device according to the embodiment of the present invention can realize an excellent manufacturing yield.
  • the light detection apparatus is used as an apparatus (sensor device) for detecting various light and / or radiation such as a flat panel X-ray detection apparatus and an image sensor.
  • the light detection device is not limited to the medical field, and can be used for non-destructive inspection such as baggage inspection in an airport, for example.

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

　本発明は、フォトダイオードとＴＦＴとを有する光検出装置の開口率が制限されることを抑制し、かつ、製造歩留まりを向上させることを目的とする。　光検出装置（１００）は、基板（１０）と、基板に支持された、半導体層（２４）、ソース電極（２６）、ドレイン電極（２８）およびゲート電極（２２）を有するＴＦＴ（２０）と、ＴＦＴを覆う絶縁層（３２）と、絶縁層上に配置された、半導体積層構造（４２）および上部電極（４４）を有するフォトダイオード（４０）とを有し、絶縁層は、ドレイン電極に至る開口部（３２ｃ）を有し、半導体積層構造は、開口部内でドレイン電極と直接接触し、ドレイン電極に電気的に接続され、基板の法線方向から見たとき、開口部は半導体積層構造の内側にあり、半導体積層構造は半導体層と重ならない。

Description

光検出装置
　本発明は、フォトダイオードおよび薄膜トランジスタを有する光検出装置に関する。
　光を電荷に変換する（光電変換素子として機能する）フォトダイオードと、スイッチング素子として機能する薄膜トランジスタ（ＴＦＴ）とがマトリクス状に配置された、フラットパネル型の光検出装置は、イメージセンサーやフォトセンサーとして広く用いられている。光検出装置は、放射線を光に変換する波長変換層（例えばシンチレーター）をさらに有することで、放射線検出装置（例えばＸ線撮像表示装置）としても広く用いられている。
　特許文献１は、フォトダイオードとＴＦＴとを備えたフォトセンサーを開示している。特許文献２は、光電変換素子として機能するＭＩＳ型センサーとＴＦＴとを備えた光電変換装置を開示している。
特開２００８－２８３１１３号公報 特開２００３－１５８２５３号公報
　特許文献１の図１および図２または図７および図８のフォトセンサーにおいて、フォトダイオードは、ＴＦＴのドレイン電極上に形成された絶縁層の開口部の内側に設けられ、フォトダイオードの面積はドレイン電極の面積よりも小さい。従って、フォトダイオードの面積が制限されるので、特許文献１のフォトセンサーの開口率は制限され得る。また、フォトダイオードを開口部の内側に作製する工程において高い精度が要求されるので、製造歩留まりが低下し得る。
　特許文献２の図１の光電変換装置においては、光電変換素子が、絶縁層を介してＴＦＴに重なって設けられている。従って、光電変換素子の面積は、特許文献１のフォトダイオードの面積のように制限されないので、特許文献２の図１の光電変換装置の開口率は制限されない。しかしながら、本発明者の検討によると、特許文献２の図１の光電変換装置は、製造歩留りが低下することがあった。詳細は後述する。
　本発明は、上記の問題を解決するためになされたものであり、フォトダイオードとＴＦＴとを有する光検出装置の開口率が制限されることを抑制し、かつ、製造歩留まりを向上させることを目的とする。
　本発明の実施形態による光検出装置は、基板と、前記基板に支持された、半導体層、ソース電極、ドレイン電極およびゲート電極を有するＴＦＴと、前記ＴＦＴを覆う少なくとも１つの絶縁層と、前記少なくとも１つの絶縁層上に配置された、半導体積層構造および上部電極を有するフォトダイオードとを有し、前記少なくとも１つの絶縁層は、前記ドレイン電極に至る開口部を有し、前記半導体積層構造は、前記開口部内で前記ドレイン電極と直接接触し、前記ドレイン電極に電気的に接続され、前記基板の法線方向から見たとき、前記開口部は前記半導体積層構造の内側にあり、前記半導体積層構造は前記半導体層と重ならない。
　ある実施形態において、前記少なくとも１つの絶縁層は、二酸化珪素を含む。
 ある実施形態において、前記ＴＦＴは、前記半導体層と前記ソース電極および前記ドレイン電極との間に、前記半導体層のチャネル領域と接する絶縁保護層をさらに有する。
　ある実施形態において、前記半導体層は、酸化物半導体を含む。
　ある実施形態において、前記酸化物半導体は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む。
　ある実施形態において、前記Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、結晶質部分を含む。
　本発明の実施形態によると、フォトダイオードとＴＦＴとを有する光検出装置の開口率が制限されることが抑制され、かつ、製造歩留まりが向上する。
（ａ）は、本発明の実施形態による光検出装置１００の模式的な断面図であり、（ｂ）は光検出装置１００の模式的な平面図である。 （ａ）～（ｅ）は、それぞれ、本発明の実施形態による光検出装置１００の製造方法の一例を説明するための模式的な断面図である。 （ａ）～（ｃ）は、それぞれ、本発明の実施形態による光検出装置１００の製造方法の一例を説明するための模式的な断面図である。 本発明の他の実施形態による光検出装置１１０の模式的な断面図である。 本発明のさらに他の実施形態による光検出装置１２０の模式的な断面図である。 比較例の光検出装置２００の模式的な断面図である。 （ａ）は、比較例の光検出装置２００の半導体積層構造８２の表面を走査型電子顕微鏡（ＳＥＭ）で観察したＳＥＭ写真であり、（ｂ）は、比較例の光検出装置２００の半導体積層構造８２の断面のＳＥＭ写真である。
　まず、本発明者が見出した、特許文献２の図１の光電変換装置において、製造歩留りが低下する原因を説明する。
　特許文献２の図１は、ＴＦＴと、ＴＦＴ上に設けられた層間絶縁層と、層間絶縁層を介してＴＦＴに重なる光電変換素子とを有する光電変換装置を開示している。本発明者は、特許文献２の図１の光電変換装置の製造歩留りが低下することがあることを見出した。
　製造歩留りが低下する原因の１つは、光電変換素子の半導体層が形成される工程において、層間絶縁層に接する光電変換素子の半導体層に膜浮きおよび／または膜剥がれが発生することであることが分かった。膜浮きおよび／または膜剥がれは、窒化珪素（ＳｉＮx）を含む層間絶縁層と接する半導体層において、特に多く発生する傾向があった。一般に、窒化珪素を含む層間絶縁層には、水素が多く含まれ、水素が層間絶縁層と接する半導体層の膜浮きまたは膜剥がれの原因になり得る。
　特許文献２の図１の光電変換装置の製造歩留りが低下する他の原因の１つは、ＴＦＴの半導体層（活性層）が、層間絶縁層を介して光電変換素子の半導体層と重なって配置されることにより、ＴＦＴの半導体層のバックチャネル領域の電位が、光電変換素子の半導体層の電位の影響を受けて、変動し得ることであることが分かった。ＴＦＴの半導体層の電位が変動することにより、ＴＦＴの特性にばらつきが生じるので、特許文献２の図１の光電変換装置の製造歩留りが低下する場合があった。
　なお、これらの説明は、本発明者の考察であり、本発明を限定するものではない。
　以下で、図面を参照して、本発明の実施形態による光検出装置を説明する。実施形態による光検出装置は、例えば、フラットパネル型であり、例えば、フォトセンサー、イメージセンサー、または放射線検出装置（Ｘ線撮像表示装置）である。ただし、本発明は以下で例示する実施形態に限られない。なお、以下の図面において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、その説明を省略することがある。
　図１に、本発明の実施形態による光検出装置１００の模式的な断面図および平面図を示す。図１（ａ）は、光検出装置１００の模式的な断面図であり、図１（ｂ）は、光検出装置１００の模式的な平面図である。
　図１（ａ）に示すように、光検出装置１００は、基板１０と、基板１０に支持されたＴＦＴ２０と、ＴＦＴ２０を覆う絶縁層３２と、絶縁層３２上に配置されたフォトダイオード４０とを有する。ＴＦＴ２０は、基板１０に支持された、半導体層２４と、ゲート電極２２と、ソース電極２６と、ドレイン電極２８とを有し、フォトダイオード４０は、半導体積層構造４２と上部電極４４とを有する。光検出装置１００のＴＦＴ２０は、ボトムゲート型のＴＦＴである。絶縁層３２は、ドレイン電極２８に至る開口部３２ｃを有する。半導体積層構造４２は、開口部３２ｃ内でドレイン電極２８と直接接触し、ドレイン電極２８に電気的に接続される。図１（ｂ）は、基板１０の法線方向から見た、光検出装置１００の平面図である。図１（ｂ）に示すように、開口部３２ｃは、基板１０の法線方向から見たとき、半導体積層構造４２の内側にある。開口部３２ｃは、例えば、絶縁層３２の開口部のうち、絶縁層３２とドレイン電極２８とが接する箇所によって画定される。図１（ｂ）に示すように、半導体積層構造４２は、基板１０の法線方向から見たとき、半導体層２４と重ならない。
　光検出装置１００において、開口部３２ｃが半導体積層構造４２の内側にあるので、すなわち、半導体積層構造４２が開口部３２ｃの外側にあるので、半導体積層構造４２は開口部３２ｃより大きい面積を有する。光検出装置１００の開口率は、開口部３２ｃによって制限されない。
　光検出装置１００において、ドレイン電極２８および半導体積層構造４２は、互いに直接接触して電気的に接続しているので、ドレイン電極２８と半導体積層構造４２との間に他の導電層（たとえば電極）を設ける必要がなく、製造工程を増やす必要がない。さらに、半導体積層構造４２を開口部３２ｃの内側に形成する必要がない。光検出装置１００は、製造歩留りの低下が抑制され得る。
　光検出装置１００において、半導体積層構造４２が半導体層２４と重ならないので、半導体層２４のバックチャネル領域の電位の変動が抑制され得る。光検出装置１００は、ＴＦＴ２０の特性のばらつきが低減されるので、製造歩留りが向上し得る。少なくとも、半導体積層構造４２は、基板１０の法線方向から見たとき、半導体層２４のチャネル領域と重ならないことが好ましい。半導体積層構造４２は、基板１０の法線方向から見たとき、半導体層２４の全部と重ならないことが好ましい。
　光検出装置１００の製造歩留りをさらに向上させるためには、絶縁層３２が二酸化珪素（ＳｉＯ2）を含むことが好ましい。絶縁層３２は、例えば、二酸化珪素、酸化窒化珪素（ＳｉＯxＮy、ｘ＞ｙ）、または、窒化酸化珪素（ＳｉＮxＯy、ｘ＞ｙ）から形成されることが好ましい。絶縁層３２は、二酸化珪素のみから形成されることがより好ましい。絶縁層３２が二酸化珪素を含むことにより、半導体積層構造４２を形成する工程における膜浮きおよび／または膜剥がれの発生が抑制され、光検出装置１００の製造歩留りが向上し得る。
　図１（ｂ）に示すように、基板１０の法線方向から見たとき、半導体積層構造４２は、ドレイン電極２８の内側に設けられている。ただし、本発明の実施形態による光検出装置はこれに限られない。例えば、基板１０の法線方向から見たとき、ドレイン電極２８のフォトダイオード領域（ドレイン電極２８のうち半導体積層構造４２の下に位置する領域）が、半導体積層構造４２の内側にあってもよい。
　ＴＦＴ２０は、ゲート電極２２と半導体層２４との間にゲート絶縁膜２３をさらに有する。フォトダイオード４０は、例えば、上部電極４４上にバイアス電極４８をさらに有する。光検出装置１００は、例えば、絶縁層３２およびフォトダイオード４０の上に、パッシベーション膜６２および平坦化膜６４をさらに有する。
　光検出装置１００は、例えば、マトリクス状に配置されたＴＦＴ２０およびフォトダイオード４０を有し、それぞれのフォトダイオード４０は１つのＴＦＴ２０と接続されている。光検出装置１００が有する複数の画素のそれぞれは、フォトダイオード４０を含む。フォトダイオード４０は、半導体積層構造４２に照射された光を電荷（電子または正孔）に変換する。バイアス電極４８とドレイン電極２８との間に、半導体積層構造４２が逆バイアス状態となるように電圧を印加しておくと、半導体積層構造４２に照射された光は、空乏層内で励起された電荷に変換される。フォトダイオード４０によって生成された電荷は、フォトダイオード４０に接続されたＴＦＴ２０がゲート電極２２に供給される信号によりオン状態とされることで、ソース電極２６を介して外部に取り出される。このようにして、光検出装置１００は、半導体積層構造４２に照射された光の照射量を電流量に変換し、電気信号または画像として出力する。
　光検出装置１００は、フォトダイオード４０の上方に、放射線（例えばＸ線）を光に変換する波長変換層（不図示）をさらに有してもよい。波長変換層は、例えばシンチレータ（例えばＣｓＩを含む）を含む。波長変換層をさらに有する光検出装置は、放射線検出装置（例えばＸ線撮像表示装置）として機能することができる。
　フォトダイオード４０が例えばＰＩＮ型のフォトダイオードである場合、半導体積層構造４２は、ｎ型半導体層４２ｎと、ｐ型半導体層４２ｐと、これらの間に設けられたｉ型半導体層４２ｉとが積層された構造である。ただし、半導体積層構造４２は、図示された構造に限られない。半導体積層構造４２は、ｐ型半導体層４２ｐ、ｉ型半導体層４２ｉおよびｎ型半導体層４２ｎが基板１０側からこの順に積層された構造であってもよい。また、本発明の実施形態による光検出装置のフォトダイオード４０は、ＰＩＮ型に限られず、ＰＮ型でもよい。
　光検出装置１００において、それぞれのフォトダイオード４０は１つのＴＦＴ２０と接続されているが、本発明の実施形態による光検出装置はこれに限られない。本発明の実施形態による光検出装置のフォトダイオード４０のそれぞれは、複数のＴＦＴと接続されていてもよい。本発明の実施形態による光検出装置１００は、増幅回路（例えばソースフォロワ回路（ドレイン接地回路））をさらに有してもよい。画素ごとに３つのＴＦＴを有する撮像装置は、例えば、特開２００６－１６５５３０号公報に開示されている。
　本発明の実施形態による光検出装置１００は、蓄積容量（ＣＳ）（不図示）をさらに有していてもよい。本発明の実施形態による光検出装置のフォトダイオード４０のそれぞれは、例えば、１つのＴＦＴおよび１つの蓄積容量と接続されていてもよい。画素ごとに、ＴＦＴとフォトダイオードと蓄積容量とを１つずつ有する電気光学装置は、例えば、特開２００９－２３８８１３号公報（特許第５１９１２５９号公報）に開示されている。
　次に、図２および図３を参照して、光検出装置１００の製造方法を説明する。図２（ａ）～図２（ｅ）および図３（ａ）～図３（ｃ）は、光検出装置１００の製造工程を模式的に示す断面図である。
　まず、図２（ａ）に示すように、基板１０上にゲート電極２２を形成する。
　基板１０は、例えば、ガラス基板またはシリコン基板である。基板１０は、耐熱性を有するプラスチックまたは樹脂から形成されていてもよい。基板１０は、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル樹脂、またはポリイミドを用いて形成されていてもよい。
　ゲート電極２２は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属から形成される。ゲート電極２２は、上記の金属を含む合金であってもよい。ゲート電極２２は、上記の金属の窒化物を含んでもよい。ゲート電極２２は、単層であってもよいし、複数の膜を積層した構造を有していてもよい。ゲート電極２２の厚さは、例えば、５０ｎｍ～３００ｎｍである。
　ここでは、ゲート電極２２は、例えば、アルミニウム（Ａｌ）およびチタン（Ｔｉ）の積層構造であり、ゲート電極２２の厚さは、例えば３００ｎｍである。ここでは、例えば、アルミニウム（Ａｌ）およびチタン（Ｔｉ）の積層構造を有する導電膜をスパッタリング法で形成した後、フォトリソグラフィプロセスによって、レジストマスクを用いて導電膜を所定の形状（パターン）に加工することにより、ゲート電極２２を形成する。
　フォトリソグラフィプロセスにおいては、ドライエッチングまたはウェットエッチングを用いることができる。基板１０の面積が大きい場合は、ドライエッチングが好適に用いられ得る。異方性エッチングであるドライエッチングは、大きい面積のエッチング領域において、線幅を均一に処理することに適している。
　次に、図２（ｂ）に示すように、ゲート電極２２上にゲート絶縁膜２３を形成する。
　ゲート絶縁膜２３は、例えば、二酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮx）、酸化窒化珪素（ＳｉＯxＮy、ｘ＞ｙ）、または、窒化酸化珪素（ＳｉＮxＯy、ｘ＞ｙ）を含む。ゲート絶縁膜２３は、単層であってもよいし、複数の膜の積層構造であってもよい。例えば、ゲート絶縁膜２３が２層の積層構造を有する場合には、基板１０からの不純物等の拡散を防止するために、ゲート絶縁膜２３の下層（基板１０側の層）は、窒化珪素（ＳｉＮx）または窒化酸化珪素（ＳｉＮxＯy、ｘ＞ｙ）等を用いて形成され、ゲート絶縁膜２３の上層（半導体層２４側の層）は、二酸化珪素（ＳｉＯ2）または酸化窒化珪素（ＳｉＯxＮy、ｘ＞ｙ）を用いて形成されることが好ましい。ゲート絶縁膜２３の形成に用いる反応ガスに、希ガス（例えばアルゴン）を混合することによって、比較的低い温度で、緻密な絶縁膜を堆積することができる。緻密な絶縁膜は、ゲートリーク電流を低減させる効果を有し得る。
　ここでは、例えば、下層として厚さ１００ｎｍ～４００ｎｍの窒化珪素（ＳｉＮx）膜を成膜し、その上に上層として厚さ５０ｎｍ～１００ｎｍの二酸化珪素（ＳｉＯ2）膜を成膜することにより、積層構造を有するゲート絶縁膜２３を形成する。ゲート絶縁膜２３の下層として窒化珪素膜を形成する際には、例えばＳｉＨ4またはＮＨ3を反応ガスとして用いる。
　次に、図２（ｃ）に示すように、ゲート絶縁膜２３上に半導体層２４を形成する。
　半導体層２４は、例えば酸化物半導体を含む。酸化物半導体には、例えば、インジウム、ガリウム、亜鉛、および酸素を主成分とするＩｎ－Ｇａ－Ｚｎ－Ｏ系の半導体（以下、「Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体」と略する。）が含まれる。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、ＧａおよびＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。半導体層２４は、例えば、ＩｎＧａＯ3（ＺｎＯ）5を含んでもよい。
　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（アモルファスシリコン（ａ－Ｓｉ）ＴＦＴに比べ２０倍超）および低いリーク電流（ａ－ＳｉＴＦＴに比べ１００分の１未満）を有しているので、駆動ＴＦＴおよび画素ＴＦＴとして好適に用いられる。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度を有するので、ＴＦＴの小型化を実現し得る。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴを用いれば、例えば、光検出装置の消費電力を大幅に削減することおよび／または光検出装置の解像度を向上させることが可能になる。
　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、アモルファス（非晶質）でもよいし、結晶質部分を含んでもよい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体が好ましい。このようなＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体の結晶構造は、例えば、特開２０１２－１３４４７５号公報に開示されている。参考のために、特開２０１２－１３４４７５号公報の開示内容の全てを本明細書に援用する。
　半導体層２４は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばＺｎ－Ｏ系半導体（ＺｎＯ）、Ｉｎ－Ｚｎ－Ｏ系半導体（ＩＺＯ（登録商標））、Ｚｎ－Ｔｉ－Ｏ系半導体（ＺＴＯ）、Ｃｄ－Ｇｅ－Ｏ系半導体、Ｃｄ－Ｐｂ－Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ－Ｚｎ－Ｏ系半導体、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系半導体（例えばＩｎ2Ｏ3－ＳｎＯ2－ＺｎＯ）、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体などを含んでいてもよい。
　Ｚｎ－Ｏ系半導体は、例えば、ＺｎＯに不純物元素が何も添加されていないもの、または、ＺｎＯに不純物が添加された半導体を含む。Ｚｎ－Ｏ系半導体は、例えば、１族元素、１３族元素、１４族元素、１５族元素または１７族元素等のうち一種、または複数種の不純物元素が添加された半導体を含む。Ｚｎ－Ｏ系半導体は、例えば、酸化マグネシウム亜鉛（ＭｇxＺｎ1-xＯ）または酸化カドミウム亜鉛（ＣｄxＺｎ1-xＯ）を含む。Ｚｎ－Ｏ系半導体は、アモルファス（非晶質）でもよいし、多結晶でもよいし、非晶質状態および多結晶状態が混在する微結晶状態のものでもよい。
　半導体層２４は、酸化物半導体の代わりに、他の半導体を含んでいてもよい。例えばアモルファスシリコン、多結晶シリコン、低温ポリシリコンなどを含んでいてもよい。
　半導体層２４の厚さは、例えば、３０ｎｍ～１００ｎｍである。ここでは、例えば、半導体をスパッタリング法により成膜した後、レジストマスクを用いたエッチングを含むフォトリソグラフィプロセスによって所定の形状（パターン）に加工することにより、半導体層２４を形成する。
　次に、図２（ｄ）に示すように、ソース電極２６およびドレイン電極２８を形成する。
　ソース電極２６およびドレイン電極２８は、典型的には同じ膜から形成されるが、これに限られず、異なる膜から形成されてもよい。ソース電極２６およびドレイン電極２８は、それぞれ、例えば、金属または無機導電材料（例えば酸化物または窒化物）を含む。金属は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、または銅（Ｃｕ）を含む。ソース電極２６およびドレイン電極２８は、それぞれ、上記の金属を含む合金であってもよい。ソース電極２６およびドレイン電極２８は、それぞれ、上記の金属の窒化物を含んでもよい。無機導電材料は、例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ（登録商標））、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ2Ｏ3）、酸化錫（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）、または窒化チタン（ＴｉＮ）を含む。ソース電極２６およびドレイン電極２８は、それぞれ、上記の無機導電材料の化合物から形成されてもよい。ソース電極２６およびドレイン電極２８を形成する無機導電材料は、それぞれ、可視光透過性を有してもよい。ソース電極２６およびドレイン電極２８は、それぞれ、単層であってもよいし、複数の膜の積層構造を有していてもよい。ソース電極２６およびドレイン電極２８の厚さは、それぞれ、例えば、２００ｎｍ～７００ｎｍである。
　ここでは、ソース電極２６およびドレイン電極２８は、それぞれ、例えば、ＴｉおよびＡｌの積層構造（Ｔｉ／Ａｌ／Ｔｉ）を有する。ここでは、ソース電極２６およびドレイン電極２８は、それぞれ、例えば、スパッタ装置を用いて、ＴｉおよびＡｌを順に成膜した後、エッチング（ドライエッチングまたはウェットエッチング）を用いたフォトリソグラフィプロセスによって、所定の形状（パターン）に加工することによって形成される。
　次に、図２（ｅ）に示すように、ＴＦＴ２０上に絶縁層３２を形成するとともに、ドレイン電極２８に至る開口部３２ｃを形成する。
　絶縁層３２は、例えば、二酸化珪素（ＳｉＯ2）、酸化窒化珪素（ＳｉＯxＮy、ｘ＞ｙ）、または、窒化酸化珪素（ＳｉＮxＯy、ｘ＞ｙ）を含む。絶縁層３２は、単層であってもよいし、複数の膜が積層された構造を有していてもよい。絶縁層３２は、例えば、二酸化珪素から形成される。絶縁層３２の厚さは、例えば２００ｎｍ～５００ｎｍである。ここでは、絶縁層３２は、例えば、基板１０の全面に二酸化珪素を成膜した後、基板１０の全面を加熱（例えば３５０℃）することによって、形成される。開口部３２ｃは、例えば、絶縁層３２が形成された後に行われる、レジストマスクを用いたエッチングを含むフォトリソグラフィプロセスによって形成される。
　次に、図３（ａ）に示すように、半導体積層構造４２および上部電極４４を形成する。半導体積層構造４２は、例えば、ｎ型半導体層４２ｎと、ｐ型半導体層４２ｐと、これらの間に設けられたｉ型半導体層４２ｉとが積層された構造である。
　ｎ型半導体層４２ｎは、負の電荷を持つ電子がキャリアである半導体（ｎ型半導体）から形成され、ｎ型半導体層４２ｎは、半導体積層構造４２内でｎ型キャリア（電子）の濃度が大きい領域（ｎ+領域）を含む。ｎ型半導体層４２ｎは、例えばアモルファスシリコン（ａ－Ｓｉ）により形成される。ｎ型半導体層４２ｎの厚さは、例えば２０ｎｍ～１００ｎｍである。
　ｐ型半導体層４２ｐは、正の電荷を持つ正孔がキャリアである半導体（ｐ型半導体）から形成され、ｐ型半導体層４２ｐは、半導体積層構造４２内でｐ型キャリア（正孔）の濃度が大きい領域（ｐ+領域）を含む。ｐ型半導体層４２ｐは、例えばアモルファスシリコンにより形成される。ｐ型半導体層４２ｐの厚さは、例えば２０ｎｍ～１００ｎｍである。
　ｉ型半導体層４２ｉは、ｎ型半導体層４２ｎおよびｐ型半導体層４２ｐよりも導電性の低い半導体層から形成され、例えば真性半導体から形成される。ｉ型半導体層４２ｉは、例えばアモルファスシリコンにより形成される。ｉ型半導体層４２ｉの厚さは、例えば１μｍ～１．５μｍである。ｉ型半導体層４２ｉの厚さが大きいフォトダイオード４０は、空乏層の厚さが大きいので、高い光電変換効率を有し得る。
　また、ｐ型半導体層４２ｐは、例えば、イオンシャワードーピング方法またはイオン注入方法により、ｉ型半導体層４２ｉの端の領域（例えば上層部）にアクセプタ（例えば、ｉ型半導体層４２ｉがＳｉから形成される場合にはＢ）が注入されることにより、形成されてもよい。
　上部電極４４は、例えば、透明導電材料（例えば、インジウム亜鉛酸化物（ＩＺＯ（登録商標））またはインジウム錫酸化物（ＩＴＯ））で形成される。
　ここでは、例えば、ｎ型半導体層４２ｎ、ｉ型半導体層４２ｉ、および、ｐ型半導体層４２ｐのそれぞれを形成する材料を、この順でＣＶＤ法を用いて基板１０の全面に成膜した後、インジウム亜鉛酸化物を、スパッタリング法によって半導体積層構造４２が形成される領域を含む領域に成膜する。その後、フォトリソグラフィプロセスによって所定の形状（パターン）に加工することにより、半導体積層構造４２および上部電極４４を形成する。
　この工程によって、開口部３２ｃ内で、ドレイン電極２８および半導体積層構造４２（例えばｎ型半導体層４２ｎ）が直接接触し、互いに電気的に接続される。
　次に、図３（ｂ）に示すように、パッシベーション膜６２を形成する。
　パッシベーション膜６２は、例えば、ＴＦＴ２０の全面と、フォトダイオード４０の側面の全部および上面の一部（端部）とを覆う。パッシベーション膜６２は、例えば、窒化珪素、二酸化珪素、窒化酸化珪素、または酸化窒化珪素を含む。パッシベーション膜６２は、単層であってもよいし、複数の膜が積層された構造を有していてもよい。パッシベーション膜６２は、例えば、窒化珪素および二酸化珪素の積層構造（ＳｉＮx／ＳｉＯ2）であってもよい。ここでは、パッシベーション膜６２は、例えば、ＣＶＤ法によって、ＴＦＴ２０の全面と、フォトダイオード４０の側面および上面を覆うように絶縁性材料を成膜した後、フォトリソグラフィプロセスによって、フォトダイオード４０の上面の一部を除去することによって、形成される。
　次に、図３（ｃ）に示すように、平坦化膜６４およびバイアス電極４８を形成する。
　平坦化膜６４は、パッシベーション膜６２上に形成される。平坦化膜６４は、例えば、無機絶縁材料（例えば二酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素）または有機絶縁材料から形成される。平坦化膜６４は、感光性樹脂から形成されてもよい。平坦化膜６４は、例えば、ＣＶＤ法によって成膜した後、フォトリソグラフィプロセスによって所定の形状（パターン）に加工することによって、形成される。平坦化膜６４を形成する材料として、感光性樹脂を用いると、フォトレジストを用いることなく、パターニングすることができる。
　バイアス電極４８は、上部電極４４上に形成される。バイアス電極４８は、例えば、Ｍｏ、ＴｉまたはＡｌ等から形成される。
　以上の工程により、光検出装置１００が製造される。
　次に、図４を参照して、本発明の実施形態による他の光検出装置１１０を説明する。図４は、光検出装置１１０の模式的な断面図である。
　図４に示すように、光検出装置１１０は、半導体層２４とソース電極２６およびドレイン電極２８との間に、半導体層２４のチャネル領域２４ｃと接する絶縁保護層２５をさらに有する点において、光検出装置１００と異なる。光検出装置１１０は、絶縁保護層２５をさらに有する点を除いて、光検出装置１００と同じであってよい。
　光検出装置１００のＴＦＴ２０をチャネルエッチング型、光検出装置１１０のＴＦＴ２０をエッチングストップ型ということがある。ＴＦＴのソース電極およびドレイン電極は、半導体層上に形成された導電膜をエッチングすることによって形成される。チャネルエッチング型のＴＦＴにおいては、このエッチング工程において半導体層の表面部分もエッチングされる。エッチングストップ型のＴＦＴは、半導体層のチャネル領域上に絶縁膜を有するので、この絶縁膜がソース電極およびドレイン電極を形成するエッチング工程においてエッチストップとして機能する。
　光検出装置１１０の絶縁保護層２５は、ソース電極２６およびドレイン電極２８を形成する際に、半導体層２４に対するエッチストップとして機能し得る。光検出装置１１０は、絶縁保護層２５を有することにより、ソース電極２６およびドレイン電極２８を形成する工程において、半導体層２４が受けるダメージが軽減される。光検出装置１１０は、ＴＦＴ２０の特性のばらつきが低減されるので、優れた製造歩留りを実現し得る。絶縁保護層２５は、例えば、二酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮx）、酸化窒化珪素（ＳｉＯxＮy、ｘ＞ｙ）、または、窒化酸化珪素（ＳｉＮxＯy、ｘ＞ｙ）を含む。絶縁保護層２５は、単層であってもよいし、複数の膜の積層構造であってもよい。絶縁保護層２５の厚さは、例えば、５０ｎｍ～２００ｎｍである。
　光検出装置１１０において、開口部３２ｃが半導体積層構造４２の内側にあるので、すなわち、半導体積層構造４２が開口部３２ｃの外側にあるので、半導体積層構造４２は開口部３２ｃより大きい面積を有する。光検出装置１１０の開口率は、開口部３２ｃによって制限されない。光検出装置１１０において、ドレイン電極２８および半導体積層構造４２は、互いに直接接触して電気的に接続しているので、ドレイン電極２８と半導体積層構造４２との間に他の導電層（たとえば電極）を設ける必要がなく、製造工程を増やす必要がない。さらに、半導体積層構造４２を開口部３２ｃの内側に形成する必要がない。光検出装置１１０は、製造歩留りの低下が抑制され得る。光検出装置１１０において、半導体積層構造４２が半導体層２４と重ならないので、半導体層２４のバックチャネル領域の電位の変動が抑制され得る。光検出装置１１０は、ＴＦＴ２０の特性のばらつきが低減されるので、製造歩留りが向上し得る。
　光検出装置１１０の製造方法は、絶縁保護層２５の製造工程を除いて、光検出装置１００の製造方法と同じであってよい。
　次に、図５を参照して、本発明の実施形態によるさらに他の光検出装置１２０を説明する。図５は、光検出装置１２０の模式的な断面図である。
　図５に示すように、光検出装置１２０は、ＴＦＴ２０ｔがトップゲート型のＴＦＴである点において、光検出装置１００と異なる。光検出装置１２０は、ＴＦＴ２０ｔがトップゲート型である点を除いて、光検出装置１００と同じであってよい。
　ＴＦＴ２０ｔは、基板１０に支持された、半導体層２４と、ゲート電極２２と、ソース電極２６と、ドレイン電極２８とを有する。ＴＦＴ２０ｔは、ソース電極２６およびドレイン電極２８とゲート電極２２との間にゲート絶縁膜２３をさらに有する。絶縁層３２およびゲート絶縁膜２３は、ドレイン電極２８に至る開口部３２ｃを有する。
　光検出装置１２０において、開口部３２ｃが半導体積層構造４２の内側にあるので、すなわち、半導体積層構造４２が開口部３２ｃの外側にあるので、半導体積層構造４２は開口部３２ｃより大きい面積を有する。光検出装置１２０の開口率は、開口部３２ｃによって制限されない。光検出装置１２０において、ドレイン電極２８および半導体積層構造４２は、互いに直接接触して電気的に接続しているので、ドレイン電極２８と半導体積層構造４２との間に他の導電層（たとえば電極）を設ける必要がなく、製造工程を増やす必要がない。さらに、半導体積層構造４２を開口部３２ｃの内側に形成する必要がない。光検出装置１２０は、製造歩留りの低下が抑制され得る。光検出装置１２０において、半導体積層構造４２が半導体層２４と重ならないので、半導体層２４のバックチャネル領域の電位の変動が抑制され得る。光検出装置１２０は、ＴＦＴ２０ｔの特性のばらつきが低減されるので、製造歩留りが向上し得る。
　光検出装置１２０の製造方法は、ＴＦＴ２０ｔの製造工程を除いて、光検出装置１００の製造方法と同じであってよい。
　光検出装置１２０は、例えば、チャネルエッチング型である。ただし、本発明の実施形態による光検出装置は、これに限られない。光検出装置１２０は、半導体層２４とソース電極２６およびドレイン電極２８との間に、半導体層２４のチャネル領域２４ｃと接する絶縁保護層（不図示）をさらに有してもよい（エッチングストップ型であってもよい）。絶縁保護層は、例えば、光検出装置１１０が有する絶縁保護層２５と同じであってよい。絶縁保護層は、ソース電極２６およびドレイン電極２８を形成する工程において、半導体層２４が受けるダメージを軽減し得る。絶縁保護層を有する光検出装置は、ＴＦＴの特性のばらつきが低減されるので、優れた製造歩留りを実現し得る。
　次に、図６を参照して、比較例の光検出装置２００を説明する。図６は、光検出装置２００の模式的な断面図である。以下の説明において、上述した光検出装置１００の構成要素と実質的に同じ機能を有する構成要素は共通の参照符号で示し、その説明を省略する。
　比較例の光検出装置２００は、図６に示すように、フォトダイオード８０の半導体積層構造８２が、絶縁層３２を介して、ＴＦＴ２０の半導体層２４と重なる点において、光検出装置１００と異なる。加えて、光検出装置２００の絶縁層３２は、窒化珪素（ＳｉＮx）から形成されている。半導体積層構造８２は、例えば、ｎ型半導体層８２ｎと、ｐ型半導体層８２ｐと、これらの間に設けられたｉ型半導体層８２ｉとが積層された構造である。
　図７（ａ）に、光検出装置２００の半導体積層構造８２の表面をＳＥＭで観察したＳＥＭ像を示し、図７（ｂ）に、光検出装置２００の半導体積層構造８２の断面のＳＥＭ像を示す。半導体積層構造８２が絶縁層３２を介してＴＦＴ２０と重なるので、比較例の光検出装置２００の開口率が制限されることは抑制され得る。しかしながら、窒化珪素から形成される絶縁層３２と接する半導体積層構造８２において、図７（ａ）および図７（ｂ）に示すように、膜浮きおよび／または膜剥がれが生じた。また、半導体積層構造８２が絶縁層３２を介してＴＦＴ２０と重なることにより、ＴＦＴ２０の半導体層２４のバックチャネル領域の電位に変動が生じ、ＴＦＴ２０の特性にばらつきが生じた。
　これに対して、本発明の実施形態による光検出装置においては、これらの問題の発生が抑制される。半導体積層構造４２が半導体層２４と重ならないので、半導体層２４のバックチャネル領域の電位の変動が抑制され、ＴＦＴ２０の特性のばらつきが低減される。さらに、絶縁層３２が二酸化珪素を含むことにより、絶縁層３２に含まれる水素の量が低減されるので、半導体積層構造４２の膜浮きおよび／または膜剥がれの発生が抑制される。従って、本発明の実施形態による光検出装置は、優れた製造歩留りを実現し得る。
　本発明の実施形態による光検出装置は、例えば、フラットパネル型のＸ線検出装置やイメージセンサー等、種々の光および／または放射線を検出する装置（センサーデバイス）として用いられる。本発明の実施形態による光検出装置は、医療分野に限られず、例えば、空港等における手荷物検査等の非破壊検査にも用いられ得る。
　１００、１１０、１２０、２００　光検出装置
　１０　基板
　２０、２０ｔ　ＴＦＴ
　２２　ゲート電極
　２３　ゲート絶縁膜
　２４　半導体層
　２５　絶縁保護層
　２６　ソース電極
　２８　ドレイン電極
　３２　絶縁層
　３２ｃ　開口部
　４０、８０　フォトダイオード
　４２、８２　半導体積層構造
　４４　上部電極
　４８　バイアス電極
　６２　パッシベーション膜
　６４　平坦化膜

Claims (6)

  1. 　基板と、
    　前記基板に支持された、半導体層、ソース電極、ドレイン電極およびゲート電極を有するＴＦＴと、
    　前記ＴＦＴを覆う少なくとも１つの絶縁層と、
    　前記少なくとも１つの絶縁層上に配置された、半導体積層構造および上部電極を有するフォトダイオードと
    を有し、
    　前記少なくとも１つの絶縁層は、前記ドレイン電極に至る開口部を有し、前記半導体積層構造は、前記開口部内で前記ドレイン電極と直接接触し、前記ドレイン電極に電気的に接続され、前記基板の法線方向から見たとき、前記開口部は前記半導体積層構造の内側にあり、前記半導体積層構造は前記半導体層と重ならない、光検出装置。
  2. 　前記少なくとも１つの絶縁層は、二酸化珪素を含む、請求項１に記載の光検出装置。
  3. 　前記ＴＦＴは、前記半導体層と前記ソース電極および前記ドレイン電極との間に、前記半導体層のチャネル領域と接する絶縁保護層をさらに有する、請求項１または２に記載の光検出装置。
  4. 　前記半導体層は、酸化物半導体を含む、請求項１から３のいずれかに記載の光検出装置。
  5. 　前記酸化物半導体は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体を含む、請求項４に記載の光検出装置。
  6. 　前記Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の半導体は、結晶質部分を含む、請求項５に記載の光検出装置。
PCT/JP2015/061998 2014-04-21 2015-04-20 光検出装置 Ceased WO2015163288A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014087350 2014-04-21
JP2014-087350 2014-04-21

Publications (1)

Publication Number Publication Date
WO2015163288A1 true WO2015163288A1 (ja) 2015-10-29

Family

ID=54332454

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/061998 Ceased WO2015163288A1 (ja) 2014-04-21 2015-04-20 光検出装置

Country Status (1)

Country Link
WO (1) WO2015163288A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039474A (zh) * 2015-12-18 2017-08-11 精工爱普生株式会社 光电转换元件及其制造方法以及光电转换装置
WO2018025819A1 (ja) * 2016-08-03 2018-02-08 シャープ株式会社 撮像パネル及びその製造方法
EP3627554A4 (en) * 2017-05-19 2021-06-09 BOE Technology Group Co., Ltd. Array substrate and manufacturing method therefor, flat panel detector, and imaging device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450465A (en) * 1987-08-20 1989-02-27 Canon Kk Semiconductor device
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450465A (en) * 1987-08-20 1989-02-27 Canon Kk Semiconductor device
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039474A (zh) * 2015-12-18 2017-08-11 精工爱普生株式会社 光电转换元件及其制造方法以及光电转换装置
WO2018025819A1 (ja) * 2016-08-03 2018-02-08 シャープ株式会社 撮像パネル及びその製造方法
EP3627554A4 (en) * 2017-05-19 2021-06-09 BOE Technology Group Co., Ltd. Array substrate and manufacturing method therefor, flat panel detector, and imaging device

Similar Documents

Publication Publication Date Title
US9985061B2 (en) Light detection device with integrated photodiode and thin film transistor
TWI536548B (zh) 半導體裝置
US10141357B2 (en) Photosensor substrate
US20160013243A1 (en) Photosensor arrays for detection of radiation and process for the preparation thereof
WO2016195000A1 (ja) フォトセンサ基板
US10353082B2 (en) Imaging panel and X-ray imaging device
CN106449861B (zh) 光传感器元件和光电转换装置
WO2016002562A1 (ja) 撮像パネル及びｘ線撮像装置
CN107636840B (zh) 有源矩阵基板
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
US10431610B2 (en) X-ray detecting panel and manufacturing method thereof
US9780140B2 (en) X-ray image sensor substrate
WO2016002612A1 (ja) 撮像パネル及び当該撮像パネルを備えるｘ線撮像システム
TW201610459A (zh) 攝像面板、攝像面板之製造方法、及ｘ射線攝像裝置
JP6448784B2 (ja) アクティブマトリクス基板
WO2016111192A1 (ja) 撮像パネル及びｘ線撮像装置
WO2016002627A1 (ja) 撮像パネル、及びそれを備えたｘ線撮像装置
US10879304B2 (en) Active matrix substrate, x-ray imaging panel including same and producing method thereof
WO2015163288A1 (ja) 光検出装置
US10861898B2 (en) Imaging device and X-ray imaging device
CN110783353A (zh) 摄像面板
WO2016021472A1 (ja) 撮像パネルの製造方法、撮像パネル、及びｘ線撮像装置
US20180097027A1 (en) Imaging panel and x-ray imaging device including same
US20220342092A1 (en) X-ray imaging panel and method for fabricating the same
US11251221B2 (en) Imaging panel and method for manufacturing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15782961

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15782961

Country of ref document: EP

Kind code of ref document: A1