WO2015159751A1 - 半導体装置 - Google Patents

Abstract

　３レベルインバータに適用する中間アーム用の半導体装置内の配線のインダクタンスを低減する。　第１のスイッチング素子（１４）及び第１のダイオード（１５）が互いに逆並列に接続されて実装された第１の回路板（１２ａ）と、第２のスイッチング素子（１６）及び第２のダイオード（１７）が互いに逆並列に接続されて実装された第２の回路板（１２ｂ）と、第１の回路板（１２ａ）及び第２の回路板（１２ｂ）に対向配置されたプリント基板（１８）と、第１のスイッチング素子（１４）、第２のスイッチング素子（１６）、第１のダイオード（１５）、第２のダイオード（１７）、第１の回路板（１２ａ）または第２の回路板（１２ｂ）と、プリント基板（１８）の金属層との間を電気的に接続する導電ポスト（１９，２０）とを備え、第１のスイッチング素子（１４）と第２のスイッチング素子（１６）とが互いに逆向きに直列に接続されて双方向スイッチを構成する。

Description

半導体装置

　本発明は半導体装置に関し、特にパワー半導体チップを搭載した半導体装置に関する。

　太陽光発電用パワーコンディショナーや電気自動車用モータ制御装置等においては、高効率で低ノイズ性の電力変換装置が開発されている。電力変換装置は、インバータ装置によって構成され、そのインバータ装置は、半導体チップを搭載した半導体装置を組み合わせて構成される。

　半導体装置に搭載される半導体チップとしては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、還流ダイオード（ＦＷＤ：Free Wheeling Diode）が使用されている。

　図１１は従来の半導体装置の構成例を示す断面図である。
　図示の半導体装置１００は、２つの半導体チップ１０１，１０２を搭載したタイプの構成例を示している。この半導体装置１００は、絶縁基板１０３を備えている。絶縁基板１０３は、セラミックス板１０３ａと、このセラミックス板１０３ａのおもて面（図の上面）に貼り合わせた回路板１０３ｂと、セラミックス板１０３ａの裏面（図の下面）に貼り合わせた金属板１０３ｃとを有している。

　回路板１０３ｂ上には、半導体チップ１０１，１０２がそれぞれはんだ１０４によって接合され、また、回路板１０３ｂ上には、複数の外部端子１０５がそれぞれはんだ１０４によって接合されている。

　また、その金属板１０３ｃの裏面には、放熱用のベース板１０７がはんだ１０８によって接合されている。
　半導体チップ１０１と半導体チップ１０２との間、および半導体チップ１０２と回路板１０３ｂとの間は、ボンディングワイヤ１０９によって電気的に接続されている。

　そして、ベース板１０７、絶縁基板１０３および半導体チップ１０１，１０２は、下端を開放した箱状の樹脂ケース１１０内に収容される。そして、この樹脂ケース１１０内に樹脂を注入して硬化させることにより、内部の部材が封止されている。

　インバータ装置は、以上のような半導体装置を複数個組み合わせて構成される。このとき、複数の半導体装置間の接続は、各半導体装置の外部端子を板状のバスバーで行うことが提案されている（例えば、特許文献１参照）。

国際公開第２０１３／１４６２１２号公報

　ところで、従来の半導体装置１００にあっては、細いボンディングワイヤで配線を行うことから、装置内部の配線のインダクタンスを低減させることが難しい。そのため、高速スイッチングに対応させることができないという課題がある。

　また、特許文献１に記載された従来例にあっては、複数の半導体装置間の接続に、板状のバスバーを使用している。これにより、半導体装置間の配線のインダクタンスを低減することができる。しかし、実際の半導体装置のパッケージは、様々な形状要求があるため、バスバーによる配線の引き回しも複雑になる場合が多い。また、一般的に、装置サイズが小型になるほど、バスバーが細くなるため、インダクタンスが増加することが多い。

　本発明はこのような点に鑑みてなされたものであり、装置内部の配線のインダクタンスを低減し、かつ、他の半導体装置との接続においても配線のインダクタンスを低減できる半導体装置を提供することを目的とする。

　本発明では上記の課題を解決するために、半導体装置が提供される。この半導体装置は、第１のスイッチング素子および第２のスイッチング素子と、第１のダイオードおよび第２のダイオードと、第１のスイッチング素子および第１のダイオードが実装された第１の回路板と、第２のスイッチング素子および第２のダイオードが実装された第２の回路板と、第１の回路板および第２の回路板に対向して配置され、金属層を有するプリント基板と、第１のスイッチング素子、第２のスイッチング素子、第１のダイオード、第２のダイオード、第１の回路板または第２の回路板と、プリント基板の金属層との間を電気的に接続する複数の導電ポストとを備えている。第１のスイッチング素子と第１のダイオードとが逆並列に接続され、第２のスイッチング素子と第２のダイオードとが逆並列に接続され、そして、第１のスイッチング素子と第２のスイッチング素子とが、導電ポストと金属層とを経由して互いに逆向きの方向に直列に接続されて、双方向スイッチが構成されている。

　上記構成の半導体装置は、装置内部の配線のインダクタンスを低減でき、また、他の半導体装置と接続する外部配線のインダクタンスを低減できる。
　本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

第１の実施の形態に係る半導体装置を適用した３レベルインバータ装置の基本構成を示す図である。 ３レベルインバータの一構成例を示す回路図である。 第１の実施の形態に係る半導体装置としての半導体装置の中央縦断面図である。 半導体装置の配線パターンの例を示す図である。 半導体装置の外観を示す斜視図である。 第１の実施の形態に係る半導体装置の使用形態を示す図である。 第２の実施の形態に係る半導体装置を適用した３レベルインバータの一構成例を示す回路図である。 図７で示した中間アーム部を構成する半導体装置の配線パターンの例を示す図である。 第３の実施の形態に係る半導体装置を適用した３レベルインバータの一構成例を示す回路図である。 第４の実施の形態に係る半導体装置を適用した３レベルインバータの一構成例を示す回路図である。 従来の半導体装置の構成例を示す断面図である。

　以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、各実施の形態は、可能な範囲で複数の実施の形態を組み合わせて実施することができる。
　＜第１の実施の形態＞
　図１は、第１の実施の形態に係る半導体装置を適用した３レベルインバータ装置の基本構成を示す図、図２は、３レベルインバータの一構成例を示す回路図である。

　第１の実施の形態に係る半導体装置を適用した３レベルインバータ装置は、図１に示すように、直流電源１と、変換部２と、フィルタ部３とを備えている。
　変換部２は、コンデンサＣａと、コンデンサＣｂと、インバータ４と、中間アーム部５を有する。コンデンサＣａは一方の端子が直流電源１の正極端子Ｐに接続され、他方の端子がコンデンサＣｂの端子に接続されている。そして、コンデンサＣｂのもう一方の端子は、直流電源１の負極端子Ｎに接続されている。インバータ４は、コンデンサＣａ，Ｃｂの直列接続回路に並列に接続されている。インバータ４は、トランジスタＱ１，Ｑ２と、ダイオードＤ０１，Ｄ０２を有している。トランジスタＱ１とダイオードＤ０１が逆並列で接続され、インバータ４の上アームを構成している。また、トランジスタＱ２とダイオードＤ０２が逆並列で接続され、インバータ４の下アームを構成している。そして、上アームと下アームが直列に接続されてインバータ４が構成されている。図示の例では、トランジスタＱ１，Ｑ２として、ＮチャネルのＭＯＳＦＥＴが用いられている。中間アーム部５は、コンデンサＣａ，Ｃｂの中間電位点ＭとトランジスタＱ１，Ｑ２の中間接続点Ｕとの間に配置されている。中間アーム部５は、半導体素子による双方向スイッチの構成を有している。

　変換部２に接続されたフィルタ部３は、コイルＬと、コンデンサＣとを有している。コイルＬは、一端がトランジスタＱ１，Ｑ２の中間接続点Ｕに接続され、他端がコンデンサＣの一方の端子に接続されている。

　この３レベルインバータ装置は、インバータ４のトランジスタＱ１，Ｑ２に印加する電圧を、常に、直流電源１の電圧Ｅの半分の電圧にクランプするよう構成されている。これにより、インバータ４の出力波形は、ゼロ点を中心として±Ｅ／２と±Ｅとを組み合わせたＰＷＭ（Pulse Width Modulation）パルスとなる。そのため、３レベルインバータは、一般的な２レベルインバータが出力する波形よりもより正弦波に近い波形を作り出すことができる。そして、出力波形を正弦波化するためのフィルタ部３を小型化することができる。また、トランジスタＱ１，Ｑ２のスイッチ動作時の電圧変動幅が２レベルインバータの半分であるため、トランジスタＱ１，Ｑ２のスイッチング損失やスイッチングノイズを低減することができ、スイッチ動作の効率を上げることができる。

　本発明の半導体装置は、上述の３レベルインバータ装置の中間アーム部５に適用される。第１の実施の形態の中間アーム部５は、図２に示すように、ＩＧＢＴであるトランジスタＱ１１，Ｑ１２と、ダイオードＤ１１，Ｄ１２を備えている。

　トランジスタＱ１１は、エミッタが端子Ｅ１に接続され、コレクタが端子Ｃ１／Ｃ２に接続され、補助エミッタが端子Ｅ１ｓに接続され、ゲートが端子Ｇ１に接続されている。ダイオードＤ１１は、アノードが端子Ｅ１に接続され、カソードが端子Ｃ１／Ｃ２に接続されている。すなわち、トランジスタＱ１１とダイオードＤ１１は逆並列に接続されている。

　トランジスタＱ１２は、エミッタが端子Ｅ２に接続され、コレクタが端子Ｃ１／Ｃ２に接続され、補助エミッタが端子Ｅ２ｓに接続され、ゲートが端子Ｇ２に接続されている。ダイオードＤ１２は、アノードが端子Ｅ２に接続され、カソードが端子Ｃ１／Ｃ２に接続されている。すなわち、トランジスタＱ１２とダイオードＤ１２は逆並列に接続されている。

　端子Ｃ１／Ｃ２は、中間アーム部５の内部で電気的に接続されている。すなわち、トランジスタＱ１１のコレクタと、トランジスタＱ１２のコレクタと、ダイオードＤ１１のカソードと、ダイオードＤ１２のカソードとが、すべて端子Ｃ１／Ｃ２に接続されている。このように、トランジスタＱ１１とトランジスタＱ１２は、互いに逆向きの方向に直列に接続されている。

　この中間アーム部５は、端子Ｅ１がコンデンサＣａ，Ｃｂの共通の接続点である中間電位点Ｍに接続され、端子Ｅ２がトランジスタＱ１，Ｑ２の共通の接続点である中間接続点Ｕに接続されている。なお、端子Ｃ１／Ｃ２は、外部の回路とは接続されていないが、製造時における内部配線、素子特性等のチェックに用いられる。

　トランジスタＱ１１は、端子Ｇ１と端子Ｅ１ｓとの間に所定の電圧を印加することで、オフ（非導通）状態からオン（導通）状態に切り替えることができる。トランジスタＱ１２も、端子Ｇ２と端子Ｅ２ｓとに所定の電圧を印加することでオフ状態からオン状態に切り替えることができる。

　そして、トランジスタＱ１１，Ｑ１２がいずれもオフ状態のときには、端子Ｅ１と端子Ｅ２との間はオフ状態になる。
　また、トランジスタＱ１１がオン状態、トランジスタＱ１２がオフ状態のときには、ダイオードＤ１２とトランジスタＱ１１との直列接続回路がオン状態になる。そのため、中間アーム部５は、端子Ｅ２から端子Ｅ１の方向に電流を流すことができる。

　さらに、トランジスタＱ１１がオフ状態、トランジスタＱ１２がオン状態のときには、ダイオードＤ１１およびトランジスタＱ１２の直列接続回路がオン状態になる。そのため、中間アーム部５は、端子Ｅ１から端子Ｅ２の方向に電流を流すことができる。

　このように、上記の構成により、中間アーム部５は、トランジスタＱ１１，Ｑ１２の一方をオン状態、他方をオフ状態にすることで、双方向に電流を流すことのできる双方向スイッチとしての機能を有している。

　次に、上記の回路構成を有する中間アーム部５を、１つの半導体装置で実現する場合の具体的な構成について図３～図６を用いて説明する。
　図３は、第１の実施の形態に係る半導体装置の中央縦断面図である。図４は、半導体装置の配線パターンの例を示す図である。図４（Ａ）は回路板の配線パターンを示し、図４（Ｂ）はプリント基板の上面側の配線パターンを示し、図４（Ｃ）はプリント基板の下面側の配線パターンを示している。なお、図４（Ｃ）では、理解を容易にするため、裏表反転させた（すなわち上面側から透視した）配線パターンを示している。図５は、半導体装置の外観を示す斜視図である。図６は、第１の実施の形態に係る半導体装置の使用形態を示す図である。

　半導体装置１０は、第１のスイッチング素子１４と、第２のスイッチング素子１６と、第１のダイオード１５と、第２のダイオード１７と、第１の回路板１２ａと、第２の回路板１２ｂと、プリント基板１８と、複数の導電ポスト１９，２０を備えている。半導体装置１０は、さらに、複数の第３の回路板１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ，１２ｉ，１２ｊと、複数の外部端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５を備えている。なお、以下において、上述の第３の回路板のすべてを対象とする場合は、第３の回路板１２ｃ～１２ｊと記載する場合がある。

　図３および図４（Ａ）に示すように、半導体装置１０には水平方向に並んで配置された第１の絶縁基板１１Ａおよび第２の絶縁基板１１Ｂを備えている。第１の絶縁基板１１Ａおよび第２の絶縁基板１１Ｂは、伝熱性の良いアルミナや窒化アルミ、窒化ケイ素等のセラミックス板と、その上面に配置された回路板と、下面に配置された金属板により構成されている。

　そして、第１の絶縁基板１１Ａの上面には、第１の回路板１２ａが配置されており、裏面には同様の厚みを有する金属板１３が配置されている。また、第２の絶縁基板１１Ｂの上面には、第２の回路板１２ｂが配置されており、裏面には同様の厚みを有する金属板１３が配置されている。さらに、第１の絶縁基板１１Ａおよび第２の絶縁基板１１Ｂの上面には、複数の第３の回路板１２ｃ～１２ｊが配置されている。第１の回路板１２ａ、第２の回路板１２ｂおよび第３の回路板１２ｃ～１２ｊは、例えば厚みが０．５ｍｍ以上１．５ｍｍ以下の銅板で構成される。

　第１の回路板１２ａには、第１のスイッチング素子１４および第１のダイオード１５が実装されている。また、第２の回路板１２ｂには、第２のスイッチング素子１６および第２のダイオード１７が実装されている。ここで、第１のスイッチング素子１４および第１のダイオード１５は、図２のトランジスタＱ１１およびダイオードＤ１１にそれぞれ対応する。そして、第２のスイッチング素子１６および第２のダイオード１７は、図２のトランジスタＱ１２およびダイオードＤ１２にそれぞれ対応する。また、第１のスイッチング素子１４、第１のダイオード１５、第２のスイッチング素子１６、第２のダイオード１７は、２枚の絶縁基板に分かれて実装されている。絶縁基板を一体もので形成した場合、熱応力による絶縁基板の変形が大きくなるため、その影響で絶縁基板や樹脂が割れたり、絶縁基板から回路板や樹脂が剥離したりするおそれがあるためである。一方で、本実施の形態においては、絶縁基板を２枚に分けることにより、信頼性を改善することができる。

　第１の回路板１２ａおよび第２の回路板１２ｂの上方には、所定の間隔をおいて、プリント基板１８が第１の回路板１２ａおよび第２の回路板１２ｂと対向して配置されている。このプリント基板１８は、その上面に図４（Ｂ）に示す配線パターンを備えた金属層を有し、下面に図４（Ｃ）に示す配線パターンを備えた金属層を有している。

　プリント基板１８の所定の金属層と、第１の回路板１２ａ、第２の回路板１２ｂもしくは第３の回路板１２ｃ～１２ｊとの間は、円柱状の導電ポスト１９により電気的に接続されている。また、プリント基板１８の所定の金属層と、第１のスイッチング素子１４、第１のダイオード１５、第２のスイッチング素子１６もしくは第２のダイオード１７との間は、円柱状の導電ポスト２０により電気的に接続されている。さらに、第１の回路板１２ａおよび第３の回路板１２ｃ～１２ｊには、外部端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５が電気的かつ機械的に接続されている。上記の部材同士の接続については、はんだや金属焼結材等の導電性の接合材を用いることができる。

　第１の回路板１２ａ、第２の回路板１２ｂ、第１のスイッチング素子１４、第１のダイオード１５、第２のスイッチング素子１６、第２のダイオード１７、導電ポスト１９，２０およびプリント基板１８は、熱硬化性エポキシ樹脂等の樹脂で覆われている。そして、図５に示すような半導体装置１０が形成される。この半導体装置１０は、樹脂４０により略直方体形状を有し、外部端子２１ａ，２２ａ，２３，２４，２５および外部端子２１ｂ，２２ｂ，２３，２４，２５がそれぞれ長手方向中心線を軸にして線対称の位置に配置されている。

　次に、上記で説明した半導体装置１０の電気的な接続関係について、図２も参照しながら説明する。
　第１の絶縁基板１１Ａおよび第２の絶縁基板１１Ｂは、図４（Ａ）に示すように、半導体装置１０の長手方向に並んで配置されている。

　第１の絶縁基板１１Ａの上面には、第１の回路板１２ａと、第３の回路板１２ｃ，１２ｄ，１２ｅ，１２ｆが配置されている。第１の回路板１２ａには、第１のスイッチング素子１４および第１のダイオード１５が搭載されるとともに、２本の外部端子２３が接続されている。第３の回路板１２ｃ，１２ｄ，１２ｅ，１２ｆには、それぞれ外部端子２１ａ，２１ｂ，２２ａ，２２ｂが接続されている。

　第２の絶縁基板１１Ｂの上面には、第２の回路板１２ｂと、第３の回路板１２ｇ，１２ｈ，１２ｉ，１２ｊが配置されている。第２の回路板１２ｂには、第２のスイッチング素子１６および第２のダイオード１７が搭載されている。第３の回路板１２ｇ，１２ｈ，１２ｉ，１２ｊには、外部端子２４，２５がそれぞれ２本ずつ接続されている。

　第１の回路板１２ａおよび第２の回路板１２ｂは、第１の絶縁基板１１Ａおよび第２の絶縁基板１１Ｂが並ぶ方向に延びる中心線４１を軸にして線対称の形状を有している。また、複数の第３の回路板１２ｃ～１２ｊは、中心線４１に対して線対称な位置にそれぞれ並んで配置されている。さらに、スイッチング素子１４、第１のダイオード１５、第２のスイッチング素子１６および第２のダイオード１７は、上記中心線４１上に配置されている。

　ＩＧＢＴである第１のスイッチング素子１４および第２のスイッチング素子１６は、おもて面にエミッタ電極およびゲート電極を備え、裏面にコレクタ電極を備えている。そして、第１のスイッチング素子１４のコレクタ電極は第１の回路板１２ａに電気的かつ機械的に接続され、第２のスイッチング素子１６のコレクタ電極は、第２の回路板１２ｂに電気的かつ機械的に接続されている。

　また、第１のダイオード１５および第２のダイオード１７は、おもて面にアノード電極を備え、裏面にカソード電極を備えている。そして、第１のダイオード１５のカソード電極は第２の回路板１２ｂに電気的かつ機械的に接続されている。

　第１の回路板１２ａ、第２の回路板１２ｂおよび複数の第３の回路板１２ｃ～１２ｊは、導電ポスト１９によってプリント基板１８と接続される複数の接続点１２ｋを有している。

　プリント基板１８の上面側には、図４（Ｂ）に示すように、金属層１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆが配置されている。金属層１８ａ，１８ｂ，１８ｃは主回路用の金属層であり、金属層１８ｄ，１８ｅはゲート回路用の金属層である、金属層１８ｆは端子接続用の金属層である。

　プリント基板１８の下面側には、図４（Ｃ）に示すように、金属層１８ｇ，１８ｈ，１８ｉ，１８ｊ，１８ｋ，１８ｌが配置されている。金属層１８ｇ，１８ｈ，１８ｉは主回路用の金属層であり、金属層１８ｊは端子接続用の金属層であり、金属層１８ｋ，１８ｌは補助エミッタ用の金属層である。それぞれ金属層１８ｇ，１８ｉと電気的に接続されている。

　プリント基板１８には、複数の貫通孔１８ｍが設けられている。複数の貫通孔１８ｍの位置は、複数の接続点１２ｋ、第１のスイッチング素子１４の電極、第１のダイオード１５の電極、第２のスイッチング素子１６の電極および第２のダイオード１７の電極の位置にそれぞれ対応している。また、プリント基板１８には、外部端子２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５が接続される位置に対応して、貫通孔１８ｎが設けられている。

　第１のスイッチング素子１４のコレクタ電極は、第１の回路板１２ａを経由して外部端子２３（端子Ｃ１／Ｃ２）に接続される。第１のスイッチング素子１４のエミッタ電極は、まず、導電ポスト２０を経由してプリント基板１８の金属層１８ａ，１８ｇに接続され、次に、導電ポスト１９および第３の回路板１２ｇ（もしくは第３の回路板１２ｈ）を経由して、外部端子２４（端子Ｅ１）に接続される。第１のスイッチング素子１４のゲート電極は、まず、導電ポスト２０を経由して金属層１８ｄに接続され、次に、導電ポスト１９および第３の回路板１２ｃを経由して、外部端子２１ａ（端子Ｇ１）に接続される。第１のスイッチング素子１４の補助エミッタ電極は、まず、導電ポスト２０を経由して金属層１８ｇに接続され、次に、金属層１８ｋ、導電ポスト１９および第３の回路板１２ｅを経由して、外部端子２２ａ（端子Ｅ１ｓ）に接続される。

　第１のダイオード１５のカソード電極は、第１の回路板１２ａを経由して外部端子２３（端子Ｃ１／Ｃ２）に接続される。第１のダイオード１５のアノード電極は、まず、導電ポスト２０を経由して金属層１８ａ，１８ｇに接続され、次に、導電ポスト１９および第３の回路板１２ｇ（もしくは第３の回路板１２ｈ）を経由して、外部端子２４（端子Ｅ１）に接続される。

　第２のスイッチング素子１６のコレクタ電極は、まず、第２の回路板１２ｂおよび導電ポスト１９を経由して金属層１８ｂ，１８ｈに接続され、次に、導電ポスト１９および第１の回路板１２ａを経由して、外部端子２３（端子Ｃ１／Ｃ２）に接続される。すなわち、金属層１８ｂ，１８ｈは、分離している第１の絶縁基板１１Ａおよび第２の絶縁基板１１Ｂの間にコレクタの電流路を構成するブリッジの役目をしている。第２のスイッチング素子１６のエミッタ電極は、まず、導電ポスト２０を経由して金属層１８ｃ，１８ｉに接続され、次に、導電ポスト１９および第３の回路板１２ｉ（もしくは第３の回路板１２ｊ）を経由して、外部端子２５（端子Ｅ２）に接続される。第２のスイッチング素子１６のゲート電極は、まず、導電ポスト２０を経由して金属層１８ｅに接続され、次に、導電ポスト１９および第３の回路板１２ｄを経由して、外部端子２１ｂ（端子Ｇ２）に接続される。第２のスイッチング素子１６の補助エミッタ電極は、まず、導電ポスト２０を経由して金属層１８ｉに接続され、次に、金属層１８ｌ、導電ポスト１９および第３の回路板１２ｆを経由して、外部端子２２ｂ（端子Ｅ２ｓ）に接続される。

　第２のダイオード１７のカソード電極は、まず、第２の回路板１２ｂおよび導電ポスト１９を経由して金属層１８ｂ，１８ｈに接続され、次に、導電ポスト１９および第１の回路板１２ａを経由して、外部端子２３（端子Ｃ１／Ｃ２）に接続される。第２のダイオード１７のアノード電極は、まず、導電ポスト２０を経由して金属層１８ｃ，１８ｉに接続され、次に、導電ポスト１９および第３の回路板１２ｉ（もしくは第３の回路板１２ｊ）を経由して、外部端子２５（端子Ｅ２）に接続される。

　上記構成の半導体装置１０は、半導体装置内部の配線を、プリント基板１８および導電ポスト１９，２０で構成している。これにより、従来例の半導体装置１００で用いるボンディングワイヤに比べて、電流路が太くて短くなるので、配線のインダクタンスを大幅に低減することができる。このことから、高速スイッチングに対応した半導体装置が実現できる。

　また、半導体装置１０は、中間アーム部５の大電流容量化のために、容易に複数個を並列接続することができる。図６（Ａ）では、２つの半導体装置１０を並置し、バスバー２６，２７，２８により並列に接続して大容量化した中間アーム部５を構成する例を示している。本実施の形態の半導体装置１０では、２本ずつの外部端子２３，２４，２５を、半導体装置１０の短手方向に並べて配置してある。これにより、複数個を並列接続する場合でも、各外部端子２３，２４，２５を直線状に並ばせることができることから、バスバー２６，２７，２８は、直線状の最短の配線にすることができる。このことから、半導体装置内部の配線のインダクタンスに加え、外部の配線のインダクタンスも低減することができ、高速スイッチングに対応した大電流容量の半導体装置が実現できる。

　さらに、図６（Ｂ）では、図２に示すインバータ４と中間アーム部５とを同一のパッケージ形状にして、インバータ４の半導体装置４ａと中間アーム部５の半導体装置１０とを組み合わせた例を示す。ここで、インバータ４の半導体装置４ａは、図の下方から、トランジスタＱ１，Ｑ２のゲートおよび補助ソース端子、正極端子Ｐ、負極端子Ｎ、および、中間接続点Ｕの順に外部端子が配列されているとする。

　インバータ４の半導体装置４ａおよび中間アーム部５の半導体装置１０は、これらの短手方向に並べて配置され、バスバー２９およびラミネートバスバー３０によって接続されている。

　バスバー２９は、半導体装置１０の外部端子２５（端子Ｅ２）と半導体装置４ａの中間接続点Ｕとを最短距離で配線している。ラミネートバスバー３０は、４本の金属導体と絶縁フィルムシートとを積層してなる。ラミネートバスバー３０は、端子Ｃ１／Ｃ２に接続されるバスバー３０ａ、正極端子Ｐに接続されるバスバー３０ｂ、中間電位点Ｍに接続されるバスバー３０ｃおよび負極端子Ｎに接続されるバスバー３０ｄを有している。バスバー３０ａは、半導体装置１０の外部端子２３に接続され、バスバー３０ｂは、半導体装置４ａの正極端子Ｐに接続されている。バスバー３０ｃは、半導体装置１０の外部端子２４に接続され、バスバー３０ｄは、半導体装置４ａの負極端子Ｎに接続されている。

　このように、インバータ４の半導体装置４ａと中間アーム部５の半導体装置１０とは、バスバー２９およびラミネートバスバー３０によって最短距離で配線されている。これにより、装置内部の配線のインダクタンスに加え、外部の配線のインダクタンスも低減される。さらに、多層で構成されたラミネートバスバー３０が適用できるため、外部の配線の相互インダクタンスも低減できる。これにより、高速スイッチングに対応した３レベルインバータ装置を提供することができる。

　なお、第１の実施の形態では、第１のスイッチング素子１４、第１のダイオード１５、第２のスイッチング素子１６および第２のダイオード１７がそれぞれ１つずつ実装されている例を示した。しかし、必要な電流容量の大きさに応じて、第１のスイッチング素子１４、第１のダイオード１５、第２のスイッチング素子１６および第２のダイオード１７を複数個並列に備えていてもよい。

　また、第１のスイッチング素子１４、第１のダイオード１５、第２のスイッチング素子１６および第２のダイオード１７は、シリコン半導体で構成されたものでもよいし、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）またはダイヤモンド等のワイドバンドギャップ半導体で構成されたものでもよい。

　＜第２の実施の形態＞
　図７は、第２の実施の形態に係る半導体装置を適用した３レベルインバータの一構成を示す回路図である。図８は、図７で示した中間アーム部を構成する半導体装置の配線パターンの例を示す図である。図８（Ａ）は回路板の配線パターンを示し、図８（Ｂ）はプリント基板の上面側の配線パターンを示し、図８（Ｃ）はプリント基板の下面側の配線パターンを示している。なお、図８（Ｃ）では、理解を容易にするため、裏表反転させた（すなわち上面側から透視した）配線パターンを示している。

　なお、第２の実施の形態において、第１の実施の形態に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
　第２の実施の形態に係る半導体装置である中間アーム部５ａは、第１の実施の形態に係る中間アーム部５と同じ構成要素を使用しているが、回路構成を変更している。すなわち、第１の実施の形態に係る中間アーム部５は、トランジスタＱ１１，Ｑ１２のコレクタ同士を接続した回路構成にしているのに対し、第２の実施の形態に係る中間アーム部５ａは、トランジスタＱ１１，Ｑ１２のエミッタ同士を接続した回路構成にしている。詳細を以下に述べる。

　トランジスタＱ１１は、エミッタが端子Ｅ１／Ｅ２に接続され、コレクタが端子Ｃ１に接続され、補助エミッタが端子Ｅ１ｓに接続され、ゲートが端子Ｇ１に接続されている。ダイオードＤ１１は、アノードが端子Ｅ１／Ｅ２に接続され、カソードが端子Ｃ１に接続されている。すなわち、トランジスタＱ１１とダイオードＤ１１は逆並列に接続されている。

　トランジスタＱ１２は、エミッタが端子Ｅ１／Ｅ２に接続され、コレクタが端子Ｃ２に接続され、補助エミッタが端子Ｅ２ｓに接続され、ゲートが端子Ｇ２に接続されている。ダイオードＤ１２は、アノードが端子Ｅ１／Ｅ２に接続され、カソードが端子Ｃ２に接続されている。すなわち、トランジスタＱ１２とダイオードＤ１２は逆並列に接続されている。

　端子Ｅ１／Ｅ２は、中間アーム部５ａの内部で電気的に接続されている。すなわち、トランジスタＱ１１のエミッタと、トランジスタＱ１２のエミッタと、ダイオードＤ１１のアノードと、ダイオードＤ１２のアノードとが、すべて端子Ｅ１／Ｅ２に接続されている。このように、トランジスタＱ１１とトランジスタＱ１２は、互いに逆向きの方向に直列に接続されている。

　この中間アーム部５ａは、端子Ｃ１がコンデンサＣａ，Ｃｂの共通の接続点である中間電位点Ｍに接続され、端子Ｃ２がトランジスタＱ１，Ｑ２の共通の接続点である中間接続点Ｕに接続されている。

　上記の構成より、中間アーム部５ａは、第１の実施の形態と同様に、トランジスタＱ１１，Ｑ１２の一方をオン状態、他方をオフ状態にすることで、双方向に電流を流すことのできる双方向スイッチとしての構成を有している。

　この中間アーム部５ａの半導体装置（不図示）では、外部端子２３，２４，２５は、第１の実施の形態とは異なる端子に接続されている。すなわち、外部端子２３は、トランジスタＱ１１，Ｑ１２の共通のエミッタの端子Ｅ１／Ｅ２に接続され、外部端子２４は、トランジスタＱ１１のコレクタの端子Ｃ１に接続され、外部端子２５は、トランジスタＱ１２のコレクタの端子Ｃ２に接続される。

　トランジスタＱ１１に対応する第１のスイッチング素子１４のコレクタ電極は、まず、第１の回路板１２ａおよび導電ポスト１９を経由して金属層１８ｂ，１８ｈに接続され、次に、導電ポスト１９および第３の回路板１２ｉ（もしくは第３の回路板１２ｊ）を経由して、外部端子２４（端子Ｃ１）に接続される。第１のスイッチング素子１４のエミッタ電極は、まず、導電ポスト２０を経由して金属層１８ａ，１８ｇに接続され、次に、導電ポスト１９および第３の回路板１２ｇ（もしくは第３の回路板１２ｈ）を経由して、外部端子２３（端子Ｅ１／Ｅ２）に接続される。第１のスイッチング素子１４のゲート電極は、まず、導電ポスト２０を経由して金属層１８ｄに接続され、次に、導電ポスト１９および第３の回路板１２ｃを経由して、外部端子２１ａ（端子Ｇ１）に接続される。第１のスイッチング素子１４の補助エミッタ電極は、まず、導電ポスト２０を経由して金属層１８ｇに接続され、次に、金属層１８ｇ、金属層１８ｋおよび導電ポスト１９を経由して第３の回路板１２ｅを経由して、外部端子２２ａ（端子Ｅ１ｓ）に接続される。

　ダイオードＤ１１に対応する第１のダイオード１５のカソード電極は、まず、第１の回路板１２ａおよび導電ポスト１９を経由して金属層１８ｂ，１８ｈに接続され、次に、導電ポスト１９および第３の回路板１２ｉ（もしくは第３の回路板１２ｊ）を経由して、外部端子２４（端子Ｃ１）に接続される。第１のダイオード１５のアノード電極は、まず、導電ポスト２０を経由して金属層１８ａ，１８ｇに接続され、次に、導電ポスト１９および第３の回路板１２ｇ（もしくは第３の回路板１２ｈ）を経由して、外部端子２３（端子Ｅ１／Ｅ２）に接続される。

　トランジスタＱ１２に対応する第２のスイッチング素子１６のコレクタ電極は、第２の回路板１２ｂを経由して外部端子２５（端子Ｃ２）に接続される。第２のスイッチング素子１６のエミッタ電極は、まず、導電ポスト２０を経由して金属層１８ｉに接続され、次に、金属層１８ｇ、導電ポスト１９および第３の回路板１２ｇ（もしくは第３の回路板１２ｈ）を経由して、外部端子２３（端子Ｅ１／Ｅ２）に接続される。第２のスイッチング素子１６のゲート電極は、まず、導電ポスト２０を経由して金属層１８ｅに接続され、次に、導電ポスト１９および第３の回路板１２ｄを経由して、外部端子２１ｂ（端子Ｇ２）に接続される。第２のスイッチング素子１６の補助エミッタ電極は、まず、導電ポスト２０を経由して金属層１８ｉに接続され、次に、金属層１８ｌ、導電ポスト１９および第３の回路板１２ｆを経由して、外部端子２２ｂ（端子Ｅ２ｓ）に接続される。

　ダイオードＤ１２に対応する第２のダイオード１７のカソード電極は、第２の回路板１２ｂを経由して外部端子２５（端子Ｃ２）に接続される。第２のダイオード１７のアノード電極は、まず、導電ポスト２０を経由して金属層１８ｉに接続され、次に、金属層１８ｇ、導電ポスト１９および第３の回路板１２ｇ（もしくは第３の回路板１２ｈ）を経由して、外部端子２３（端子Ｅ１／Ｅ２）に接続される。

　上記の構成の半導体装置は、第１の実施の形態と同様、半導体装置内部の配線を、プリント基板１８および導電ポスト１９，２０で構成している。これにより、従来例の半導体装置１００で用いるボンディングワイヤに比べて、電流路が太くて短くなるので、配線インダクタンスを大幅に低減することができる。このことから、高速スイッチングに対応した半導体装置が実現できる。

　＜第３の実施の形態＞
　図９は、第３の実施の形態に係る半導体装置を適用した３レベルインバータの一構成例を示す回路図である。

　第３の実施の形態に係る半導体装置である中間アーム部５ｂは、第１の実施の形態の中間アーム部５のトランジスタをＩＧＢＴからパワーＭＯＳＦＥＴに変更している。すなわち、中間アーム部５ｂは、パワーＭＯＳＦＥＴであるトランジスタＱ２１，Ｑ２２と、ダイオードＤ２１，Ｄ２２を備えている。そこで、以下の説明においては、第１の実施の形態に示した構成要素と同じまたは均等の構成要素については同じ符号を付して、その詳細な説明は省略する。

　トランジスタＱ２１は、ソースが端子Ｓ１に接続され、ドレインが端子Ｄ１／Ｄ２に接続され、補助ソースが端子Ｓ１ｓに接続され、ゲートが端子Ｇ１に接続されている。ダイオードＤ２１は、アノードが端子Ｓ１に接続され、カソードが端子Ｄ１／Ｄ２に接続されている。すなわち、トランジスタＱ２１とダイオードＤ２１は逆並列に接続されている。

　トランジスタＱ２２は、ソースが端子Ｓ２に接続され、ドレインが端子Ｄ１／Ｄ２に接続され、補助ソースが端子Ｓ２ｓに接続され、ゲートが端子Ｇ２に接続されている。ダイオードＤ２２は、アノードが端子Ｓ２に接続され、カソードが端子Ｄ１／Ｄ２に接続されている。すなわち、トランジスタＱ２２とダイオードＤ２２は逆並列に接続されている。

　端子Ｄ１／Ｄ２は、中間アーム部５ｂの内部で電気的に接続されている。すなわち、トランジスタＱ２１のドレインと、トランジスタＱ２２のドレインと、ダイオードＤ２１のカソードと、ダイオードＤ２２のカソードとが、すべて端子Ｄ１／Ｄ２に接続されている。このように、トランジスタＱ２１とトランジスタＱ２２は、互いに逆向きの方向に直列に接続されている。

　この中間アーム部５ｂは、端子Ｓ１がコンデンサＣａ，Ｃｂの共通の接続点である中間電位点Ｍに接続され、端子Ｓ２がトランジスタＱ１，Ｑ２の共通の接続点である中間接続点Ｕに接続されている。

　これにより、中間アーム部５ｂは、トランジスタＱ２１，Ｑ２２の一方をオン状態、他方をオフ状態にすることで、双方向スイッチとして機能する。
　この中間アーム部５ｂは、第１の実施の形態の中間アーム部５と同じ構成を有している。第１の回路板１２ａ、第２の回路板１２ｂおよびプリント基板１８は、第１の実施の形態に示したものと同じものを使用することができる。

　＜第４の実施の形態＞
　図１０は、第４の実施の形態に係る半導体装置を適用した３レベルインバータの一構成例を示す回路図である。

　第４の実施の形態に係る半導体装置である中間アーム部５ｃは、第２の実施の形態の中間アーム部５ａのトランジスタをＩＧＢＴからパワーＭＯＳＦＥＴに変更している。すなわち、中間アーム部５ｃは、パワーＭＯＳＦＥＴであるトランジスタＱ２１，Ｑ２２と、ダイオードＤ２１，Ｄ２２を備えている。そこで、以下の説明においては、第２の実施の形態に示した構成要素と同じまたは均等の構成要素については同じ符号を付して、その詳細な説明は省略する。

　トランジスタＱ２１は、ソースが端子Ｓ１／Ｓ２に接続され、ドレインが端子Ｄ１に接続され、補助ソースが端子Ｓ１ｓに接続され、ゲートが端子Ｇ１に接続されている。ダイオードＤ２１は、アノードが端子Ｓ１／Ｓ２に接続され、カソードが端子Ｄ１に接続されている。すなわち、トランジスタＱ２１とダイオードＤ２１は逆並列に接続されている。

　トランジスタＱ２２は、ソースが端子Ｓ１／Ｓ２に接続され、ドレインが端子Ｄ２に接続され、補助ソースが端子Ｓ２ｓに接続され、ゲートが端子Ｇ２に接続されている。ダイオードＤ２２は、アノードが端子Ｓ１／Ｓ２に接続され、カソードが端子Ｄ２に接続されている。すなわち、トランジスタＱ２２とダイオードＤ２２は逆並列に接続されている。

　端子Ｓ１／Ｓ２は、中間アーム部５ｃの内部で電気的に接続されている。すなわち、トランジスタＱ２１のソースと、トランジスタＱ２２のソースと、ダイオードＤ２１のアノードと、ダイオードＤ２２のアノードとが、すべて端子Ｓ１／Ｓ２に接続されている。このように、トランジスタＱ２１とトランジスタＱ２２は、互いに逆向きの方向に直列に接続されている。

　この中間アーム部５ｃは、端子Ｄ１がコンデンサＣａ，Ｃｂの共通の接続点である中間電位点Ｍに接続され、端子Ｄ２がトランジスタＱ１，Ｑ２の共通の接続点である中間接続点Ｕに接続されている。

　これにより、中間アーム部５ｃは、トランジスタＱ２１，Ｑ２２の一方をオン状態、他方をオフ状態にすることで、双方向スイッチとして機能する。
　この中間アーム部５ｃは、第２の実施の形態の中間アーム部５ａと同じ構成を有している。このため、第１の回路板１２ａおよび第２の回路板１２ｂおよびプリント基板１８は、第１の実施の形態に示したものと同じものを使用することができる。

　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

　１　直流電源
　２　変換部
　３　フィルタ部
　４　インバータ
　５，５ａ，５ｂ，５ｃ　中間アーム部
　４ａ，１０　半導体装置
　１１Ａ　第１の絶縁基板
　１１Ｂ　第２の絶縁基板
　１２ａ　第１の回路板
　１２ｂ　第２の回路板
　１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ，１２ｉ，１２ｊ　第３の回路板
　１２ｋ　接続点
　１３　金属板
　１４　第１のスイッチング素子
　１５　第１のダイオード
　１６　第２のスイッチング素子
　１７　第２のダイオード
　１８　プリント基板
　１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆ，１８ｇ，１８ｈ，１８ｉ，１８ｊ，１８ｋ，１８ｌ　金属層
　１８ｍ，１８ｎ　貫通孔
　１９，２０　導電ポスト
　２１ａ，２１ｂ，２２ａ，２２ｂ，２３，２４，２５　外部端子
　２６，２７，２８，２９　バスバー
　３０　ラミネートバスバー
　３０ａ，３０ｂ，３０ｃ，３０ｄ　バスバー
　４０　樹脂

Claims (12)

1. 　第１のスイッチング素子および第２のスイッチング素子と、
   　第１のダイオードおよび第２のダイオードと、
   　前記第１のスイッチング素子および前記第１のダイオードが実装された第１の回路板と、
   　前記第２のスイッチング素子および前記第２のダイオードが実装された第２の回路板と、
   　前記第１の回路板および前記第２の回路板に対向して配置され、金属層を有するプリント基板と、
   　前記第１のスイッチング素子、前記第２のスイッチング素子、前記第１のダイオード、前記第２のダイオード、前記第１の回路板または前記第２の回路板と、前記プリント基板の前記金属層との間を電気的に接続する複数の導電ポストと、
   　を備え、
   　前記第１のスイッチング素子と前記第１のダイオードとが逆並列に接続され、
   　前記第２のスイッチング素子と前記第２のダイオードとが逆並列に接続され、
   　前記第１のスイッチング素子と前記第２のスイッチング素子とが、前記導電ポストと前記金属層とを経由して互いに逆向きの方向に直列に接続されて、双方向スイッチが構成されている半導体装置。
2. 　複数の外部端子と、
   　前記外部端子のうち１以上の外部端子と、前記導電ポストのうち１以上の導電ポストが接続された複数の第３の回路板と、
   　をさらに備えた請求項１記載の半導体装置。
3. 　前記第１の回路板および前記第２の回路板は、前記第１の回路板および前記第２の回路板が並ぶ方向に延びる中心線を軸にして線対称の形状であり、
   　前記第３の回路板は、前記中心線に対して線対称の位置にそれぞれ並んで配置され、
   　前記第３の回路板には、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第１のダイオードまたは前記第２のダイオードと同電位の前記外部端子が接続されている請求項２記載の半導体装置。
4. 　前記第１のスイッチング素子および前記第２のスイッチング素子がＩＧＢＴである請求項１記載の半導体装置。
5. 　前記第１の回路板に実装された前記ＩＧＢＴのコレクタと、前記第２の回路板に実装された前記ＩＧＢＴのコレクタとの間が電気的に接続されている請求項４記載の半導体装置。
6. 　前記第１の回路板に実装された前記ＩＧＢＴのエミッタと、前記第２の回路板に実装された前記ＩＧＢＴのエミッタとの間が電気的に接続されている請求項４記載の半導体装置。
7. 　前記第１のスイッチング素子および前記第２のスイッチング素子がパワーＭＯＳＦＥＴである請求項１記載の半導体装置。
8. 　前記第１の回路板に実装された前記パワーＭＯＳＦＥＴのドレインと、前記第２の回路板に実装された前記パワーＭＯＳＦＥＴのドレインとの間が電気的に接続されている請求項７記載の半導体装置。
9. 　前記第１の回路板に実装された前記パワーＭＯＳＦＥＴのソースと、前記第２の回路板に実装された前記パワーＭＯＳＦＥＴのソースとの間が電気的に接続されている請求項７記載の半導体装置。
10. 　前記第１の回路板は第１の絶縁基板に備えられ、
    　前記第２の回路板は第２の絶縁基板に備えられている請求項２記載の半導体装置。
11. 　前記第１の絶縁基板は、前記第１の回路板が備えらえた面とは反対側の面に金属板が備えられ、
    　前記第２の絶縁基板は、前記第２の回路板が備えられた面とは反対側の面に金属板が備えられている請求項１０記載の半導体装置。
12. 　前記第１の回路板、前記第２の回路板、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第１のダイオード、前記第２のダイオード、前記導電ポストおよび前記プリント基板は、直方体の形状の樹脂で覆われ、
    　前記外部端子が前記直方体の樹脂から同一方向に突出されていて前記直方体の長手方向に配置されている請求項１０記載の半導体装置。

Images