[go: up one dir, main page]

WO2015152297A1 - 検出素子、ロックイン検出装置、基板、および検出素子の製造方法 - Google Patents

検出素子、ロックイン検出装置、基板、および検出素子の製造方法 Download PDF

Info

Publication number
WO2015152297A1
WO2015152297A1 PCT/JP2015/060264 JP2015060264W WO2015152297A1 WO 2015152297 A1 WO2015152297 A1 WO 2015152297A1 JP 2015060264 W JP2015060264 W JP 2015060264W WO 2015152297 A1 WO2015152297 A1 WO 2015152297A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
photoelectric conversion
detection element
resistance
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/060264
Other languages
English (en)
French (fr)
Inventor
修 猿渡
青木　滋
岡本　和也
菅谷　功
岡田　政志
大木　裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to EP15773067.2A priority Critical patent/EP3128743B1/en
Priority to JP2016511963A priority patent/JP6319426B2/ja
Priority to CN201580018291.XA priority patent/CN106134182B/zh
Publication of WO2015152297A1 publication Critical patent/WO2015152297A1/ja
Priority to US15/270,367 priority patent/US10026768B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/487—Extracting wanted echo signals, e.g. pulse detection
    • G01S7/4876—Extracting wanted echo signals, e.g. pulse detection by removing unwanted signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/4912—Receivers
    • G01S7/4913—Circuits for detection, sampling, integration or read-out
    • G01S7/4914—Circuits for detection, sampling, integration or read-out of detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/493—Extracting wanted echo signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10W90/00—

Definitions

  • the present invention relates to a detection element, a lock-in detection device, a substrate, and a method for manufacturing the detection element.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2010-040594
  • a plurality of photoelectric conversion elements that output electrical signals corresponding to incident light, and each of the plurality of photoelectric conversion elements, or a predetermined number of photoelectric conversion elements among the plurality of photoelectric conversion elements
  • a detection element provided with a plurality of filter circuits provided corresponding to each of a plurality of element groups each including an element, and attenuating a signal having a predetermined frequency from an electrical signal output from the plurality of photoelectric conversion elements Is done.
  • a photoelectric conversion element that outputs an electrical signal corresponding to incident light and a background light component corresponding to background light included in the incident light are reduced from the electrical signal output from the photoelectric conversion element.
  • a detection element that includes a reduction unit that causes the signal to be reduced, and a multiplication unit that multiplies the electrical signal whose background light component has been reduced by the reduction unit and the intensity-modulated reference signal.
  • a detection element includes a second substrate stacked on a first substrate and having a reduction unit that reduces components.
  • a lock-in detection device including the above-described detection element is provided.
  • a plurality of filter circuits for attenuating signals having a predetermined frequency from electrical signals output from the plurality of photoelectric conversion elements are formed corresponding to each of a plurality of element groups each including a predetermined number of photoelectric conversion elements.
  • a second step of manufacturing the detection element is performed by a plurality of photoelectric conversion elements.
  • the first step includes a step of forming a plurality of photoelectric conversion elements on the first substrate, and the second step forms a plurality of filter circuits on the second substrate.
  • a step of forming a photoelectric conversion element that outputs an electric signal corresponding to incident light on the first substrate, and background light included in the incident light from the electric signal output from the photoelectric conversion element
  • a method for manufacturing a detection element which includes a step of forming a reduction portion for reducing a component corresponding to the above in a second substrate, and a step of laminating the first substrate and the second substrate.
  • FIG. 6 is a schematic diagram for explaining the operation of the detection apparatus 100.
  • 1 is a block diagram of a detection device 100.
  • FIG. 3 is a diagram showing a basic configuration of a DC component removal unit 140.
  • FIG. 5 is a graph showing characteristics of a DC component removal unit 140.
  • 4 is a schematic cross-sectional view showing a structure of a direct current component removing unit 140.
  • FIG. 3 is a detailed circuit diagram of a DC component removal unit 140.
  • FIG. 5 is a schematic diagram showing a structure of a resistance via 225.
  • FIG. 5 is a schematic diagram showing a structure of a resistance via 225.
  • FIG. 5 is a schematic diagram showing a structure of a resistance via 225.
  • FIG. 5 is a schematic diagram showing a structure of a resistance via 225.
  • FIG. 5 is a schematic diagram showing a structure of a resistance via 225.
  • FIG. 5 is a schematic diagram showing a structure of a resistance via 225.
  • FIG. 4 is a schematic diagram illustrating a structure of a capacitor element 144.
  • FIG. 3 is a schematic diagram showing a structure of a capacitive via 250.
  • FIG. 2 is a schematic cross-sectional view of a first substrate 210.
  • FIG. 5 is a schematic cross-sectional view of a third substrate 230.
  • FIG. 5 is a diagram illustrating a manufacturing process of a second substrate 220.
  • FIG. 5 is a diagram illustrating a manufacturing process of a second substrate 220.
  • FIG. 5 is a diagram illustrating a manufacturing process of a second substrate 220.
  • FIG. 5 is a diagram illustrating a manufacturing process of a second substrate 220.
  • FIG. 5 is a diagram illustrating a manufacturing process of a second substrate 220.
  • FIG. 5 is a diagram illustrating a manufacturing process of a second substrate 220.
  • FIG. 5 is
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 3 is a plan view illustrating a layout of a light receiving unit 213.
  • FIG. 3 is a circuit diagram of a DC component removal unit 340.
  • FIG. 2 is a schematic cross-sectional view of a first substrate 310.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a diagram showing a manufacturing process of a DC component removing unit 140.
  • FIG. 5 is a circuit diagram of a direct current component removing unit 350.
  • FIG. 14 is a graph illustrating characteristics of a transistor portion 243.
  • FIG. 6 is a diagram illustrating a manufacturing process of a second substrate 240.
  • FIG. 6 is a diagram illustrating a manufacturing process of a second substrate 240.
  • FIG. 6 is a diagram illustrating a manufacturing process of a second substrate 240.
  • FIG. 3 is a schematic cross-sectional view of a second substrate 240.
  • FIG. 5 is a schematic cross-sectional view of a direct current component removing unit 350.
  • FIG. 3 is a circuit diagram of a DC component removing unit 351.
  • FIG. 6 is a timing chart showing the operation of a DC component removal unit 351.
  • 3 is a circuit diagram of a DC component removing unit 352.
  • FIG. 1 is a schematic diagram for explaining the operation of the detection apparatus 100.
  • the detection apparatus 100 receives the reflected light 120 of the detection target 110 illuminated by the modulated illumination light 114 generated by the illumination light source 113 and amplifies it with a lock-in amplifier synchronized with the modulated illumination light 114. Thereby, the reflected light derived from the modulated illumination light 114 generated by the illumination light source 113 is detected, the signal reflecting the phase and amplitude of the reflected light 120 is detected, and the distance information to the detection target 110 is calculated.
  • the illumination light source 113 is, for example, an LED or a laser, and the frequency of the modulated illumination light 114 is, for example, about 10 KHz to 1 MHz.
  • the reflected light 120 may range from stationary light derived from the natural light 112 to light having a frequency of about several KHz. Contains background light. Therefore, in order to improve the detection accuracy of the detection apparatus 100, it is preferable to remove such a background light component from the reflected light 120 of the detection target 110.
  • FIG. 2 is a block diagram of the detection apparatus 100.
  • the detection device 100 includes a photoelectric conversion element 130, a DC component removal unit 140, a multiplier 150, and a low-pass filter 160.
  • the photoelectric conversion element 130 receives the reflected light 120 from the detection object 110 and converts it into an electrical signal corresponding to the light intensity.
  • the direct current component removing unit 140 removes a background light component including a direct current component derived from background light from the electrical signal output from the photoelectric conversion element 130.
  • the multiplier 150 multiplies the reference signal 122 synchronized with the illumination light source 113 by the electrical signal from which the background light component has been removed, and then integrates the signal by the low-pass filter 160, whereby the modulated illumination light 114 is detected.
  • the signal 124 reflecting the phase and amplitude of the reflected light generated by being reflected by is output.
  • the photoelectric conversion element 130 includes a large number of light receiving units as pixels, and the process of converting the reflected light 120 into an electrical signal is executed for each pixel. Therefore, the detection apparatus 100 can be used as an image sensor for obtaining distance information for each pixel, and as a sensor for a monitoring camera, an automatic pilot device, or the like. For this reason, it is preferable that a plurality of the DC component removing unit 140, the multiplier 150, the low-pass filter 160, and the like are provided as a whole for each pixel or for each group including at least a certain number of pixels.
  • FIG. 3 is a diagram illustrating a basic configuration of the DC component removing unit 140 that receives the output of the photoelectric conversion element 130.
  • the DC component removal unit 140 includes a filtering unit 141 and an output unit 143 that are filter circuits.
  • the filtering unit 141 includes a high-pass filter formed by the resistive element 142 and the capacitive element 144. Thereby, the band lower than the cutoff frequency is cut off from the output signal of the photoelectric conversion element 130. As a result, the background light component is attenuated from the output signal of the photoelectric conversion element 130.
  • the output unit includes an operational amplifier 146 in which an output and an inverting input are coupled via a resistance element 148.
  • the non-inverting input of operational amplifier 146 is coupled to a reference voltage. Thereby, the output impedance of the DC component removal unit 140 can be made substantially zero.
  • FIG. 4 is a graph showing the characteristics of the DC component removing unit 140.
  • the cut-off frequency is preferably a frequency at which the background light component can be attenuated from the output signal and a sufficient amount of light can be obtained for detecting distance information or the like, and is preferably 100 Hz or more and 100 MHz or less. Therefore, the resistance value of the resistance element 142 and the capacitance of the capacitance element 144 that form the filtering unit 141 are selected so that a cutoff frequency corresponding to the frequency characteristic of the operational amplifier 146 is obtained.
  • FIG. 5 is a schematic cross-sectional view showing the structure of the DC component removal unit 140 in the detection apparatus 100 formed as an integrated circuit.
  • the DC component removing unit 140 is formed by stacking the first substrate 210, the second substrate, and the third substrate 230.
  • the first substrate 210 includes a substrate 211 and a laminated circuit unit 212.
  • the substrate 211 is formed of a semiconductor substrate such as a silicon single crystal, and includes a light receiving portion 213 and a wiring portion 218 formed by a photolithography technique.
  • the light receiving unit 213 includes, for example, a photodiode formed by injecting a P-type impurity into an N well.
  • the light receiving unit 213 outputs an electrical signal according to the light intensity of incident light that has passed through the substrate 211 and entered from above in the figure.
  • the first substrate 210 forms a back-illuminated light receiving substrate.
  • the laminated circuit part 212 includes a wiring part 218 and a connection part 219 formed by a photolithography technique.
  • the wiring portion 218 is coupled to circuits and elements formed in other regions of the substrate 211 and is also coupled to a voltage source and the like.
  • Connection portion 219 is exposed on the surface of first substrate 210 and is electrically coupled to connection portion 229 of second substrate 220 stacked on first substrate 210.
  • the second substrate 220 includes a substrate 221 and a laminated circuit unit 222 that is a wiring layer.
  • the substrate 221 is formed of a semiconductor substrate such as a silicon single crystal, and includes a conductive via 224, a resistance via 225, and a transistor portion 223 formed by a photolithography technique.
  • the conductive via 224 includes a conductive material having a low electrical resistance such as a metal filled in a through hole formed through the substrate 221 in the thickness direction.
  • a conductive material having a low electrical resistance such as a metal filled in a through hole formed through the substrate 221 in the thickness direction.
  • the conductive via 224 having a resistivity ⁇ of about 1.5 ⁇ 10 ⁇ 8 ( ⁇ ⁇ m) electrically connects the front and back of the substrate 221.
  • the resistance via 225 has a high electrical resistance like polysilicon having a resistivity ⁇ of about 0.1 ( ⁇ ⁇ m) filled in a through hole formed through the substrate 221 in the thickness direction. Have material. Thereby, the resistance via 225 can be used as the resistance elements 142 and 148 between the front and back of the substrate 221.
  • the transistor unit 223 forms, for example, a P-type field effect transistor formed by injecting a P-type impurity into an N-type well.
  • the laminated circuit part 222 of the second substrate 220 includes a wiring part 238 and a connection part 229 formed by a photolithography technique.
  • the wiring part 228 is formed in two layers at intervals in the thickness direction of the multilayer circuit part 222.
  • the connection part 229 is provided through the laminated circuit part 222 and is coupled to the connection part 219 of the first substrate laminated on the upper side of the second substrate 220 in the drawing.
  • the resistance via 225 of the second substrate is electrically coupled to the first substrate 210.
  • the resistance elements 142 and 148 have higher electrical resistance values than the connection portion 229 that is a wiring that receives an electrical signal from the photoelectric conversion element 130. Further, the resistance elements 142 and 148 have a diameter larger than the diameter of the connection portion 229 from the photoelectric conversion element 130.
  • the third substrate 230 includes a substrate 231 and a laminated circuit unit 232.
  • the substrate 231 is formed of a semiconductor substrate such as a silicon single crystal and includes a plurality of transistor portions 233 and the like formed by a photolithography technique.
  • the transistor unit 233 forms, for example, an N-type field effect transistor formed by injecting an N-type impurity into a P-type well.
  • the laminated circuit part 232 includes a wiring part 238 and a connection part 239 formed by a photolithography technique.
  • the wiring portion 238 is coupled to circuits and elements formed in other regions of the substrate 231 and is also coupled to an external reference voltage or the like.
  • Connection portion 239 is exposed on the surface of third substrate 230 and is electrically coupled to conductive via 224, resistance via 225, and the like of second substrate 220.
  • the third substrate 230 is electrically coupled to the first substrate 210 through the second substrate 220 as a substrate.
  • the filtering unit 141 can be formed by combining the capacitive element 144 formed by the wiring unit 228 of the second substrate and the resistance via 225 formed in the second substrate 220.
  • the operational amplifier 146 of the output unit 143 can be formed by combining the transistor unit 223 formed on the second substrate and the transistor unit 233 formed on the third substrate 230.
  • FIG. 6 is a detailed circuit diagram of the DC component removing unit 140.
  • the transistor unit 223 and the resistor element 148 that form the operational amplifier 146 of the output unit 143 are shown.
  • the electrical signal generated by the photoelectric conversion element 130 of the first substrate 210 is transmitted to the output unit 143 through the filtering unit 141 formed by the resistance element 142 and the capacitive element 144 on the second substrate 220.
  • the wiring part 228 occupies many parts. In other words, since there are few other elements in the laminated circuit portion 222, the wiring portion 228 can form the capacitor 144 having a large capacitance using a large area.
  • the filtering unit 141 is formed by combining the capacitive element 144 formed by the wiring unit 228 of the second substrate and the resistance via 225 formed in the second substrate 220.
  • the operational amplifier 146 of the output unit 143 includes a P-type transistor unit 223 formed on the second substrate 220 on the second substrate and an N-type transistor formed on the third substrate 230.
  • the portion 233 can be combined.
  • FIG. 7 is a schematic diagram showing the structure of the resistance via 225 in the second substrate 220.
  • the figure shows the shape of the second substrate 220 in a cross section parallel to the surface direction of the second substrate 220.
  • the resistance via 225 has an annular shape. At the center of the resistance via 225, a post 226 penetrating the resistance via 225 is disposed.
  • the post 226 is formed of the same dielectric material as that of the substrate 221, for example.
  • the effective cross-sectional area of the resistance via 225 formed of polysilicon or the like can be reduced, and the resistance via 225 can be effectively narrowed to further increase the electrical resistance value. Therefore, the setting range of the cut-off frequency of the DC component removal unit 140 can be expanded. Also, from the viewpoint of suppressing parasitic capacitance in the resistive via 225, it is preferable to reduce the diameter of the resistive via 225.
  • FIG. 8 is a schematic diagram showing the structure of the resistance via 225 in the second substrate 220.
  • the figure shows the shape of the second substrate 220 in a cross section parallel to the surface direction of the second substrate 220.
  • the resistance via 225 has a plurality of posts 226 that penetrate the substrate 221.
  • the post 226 is formed of the same dielectric material as that of the substrate 221, for example.
  • the cross-sectional area of the resistance via 225 formed of polysilicon or the like is further reduced and the resistance via 225 via is effectively narrowed, so that the electric resistance value is further increased. Therefore, the setting range of the cutoff frequency in the filtering unit 141 of the direct current component removing unit 140 can be further expanded.
  • FIG. 9 is a schematic diagram showing the structure of the resistance via 225 in the second substrate 220.
  • the figure shows the shape of the second substrate 220 in a cross section parallel to the surface direction of the second substrate 220.
  • the illustrated resistance via 225 is formed of a high resistance material such as polysilicon filled further inside the oxide film 227 formed on the inner surface of the through via formed in the substrate 221. Thereby, the effective cross-sectional area of the resistance via 225 formed of polysilicon or the like is reduced to further increase the electric resistance value, and the setting range of the cutoff frequency in the filtering unit 141 of the DC component removing unit 140 is further expanded. be able to.
  • FIG. 10 is a schematic cross-sectional view showing the structure of the DC component removal unit 140 in the detection apparatus 100 formed as an integrated circuit.
  • the direct current component removing unit 140 shown in the figure has the same structure as the direct current component removing unit 140 shown in FIG. 5 except for the structure of the resistance via 225 described below. Therefore, common elements are denoted by the same reference numerals and redundant description is omitted.
  • the illustrated DC component removal unit 140 has three resistance vias 225 that each penetrate the substrate 221.
  • the three resistance vias are connected in series with each other by a wiring part 228 formed on the lower surface of the multilayer circuit part 222 and a wiring part 238 formed on the multilayer circuit part 232 of the third substrate 230.
  • the length of the resistance via 225 that couples the connection portion 229 of the second substrate 220 and the connection portion 239 of the third substrate 230 is tripled, and the resistance value as the resistance element 142 is also tripled. Therefore, the setting range of the cutoff frequency in the filtering unit 141 of the DC component removing unit 140 can be further expanded.
  • the number of resistive vias 225 to be coupled is not limited to three. Further, a larger number of resistance vias 225 may be combined, or the setting value may be changed finely by changing the thickness of the resistance via 225 to be combined.
  • FIG. 11 is a schematic cross-sectional view showing the structure of the DC component removal unit 140 in the detection device 100 formed as an integrated circuit.
  • the direct current component removing unit 140 shown in the figure has the same structure as the direct current component removing unit 140 shown in FIG. 5 except for the structure of the capacitive element 144 described below. Therefore, common elements are denoted by the same reference numerals and redundant description is omitted.
  • the capacitive element 144 includes a wiring unit 228 extending to the left in the drawing from the connection unit 229 of the second substrate 220, and a pair of wiring units sandwiching the wiring unit 228 in the vertical direction in the drawing. 218, 228.
  • the lower wiring portion 228 in the drawing is formed in the laminated circuit portion 222 of the second substrate 220 in the same manner as the wiring portion 228 in the other DC component removing portion 140.
  • the other wiring portion 218 located on the upper side in the drawing is formed on the lower surface in the drawing of the laminated circuit portion 212 of the first substrate 210.
  • the pair of wiring parts 218 and 228 are coupled to each other by the connection part 229 of the second substrate.
  • the number of wiring portions 218 forming the capacitive element 144 is not limited to the above. In order to avoid interference with other elements, the dimensions of some of the wiring portions 218 and 228 may be different from those of the other wiring portions 218 and 228.
  • FIG. 12 is a schematic cross-sectional view showing the structure of the DC component removal unit 140 in the detection device 100 formed as an integrated circuit.
  • the direct current component removing unit 140 shown in the figure has the same structure as the other direct current component removing unit 140 shown in FIG. Therefore, common elements are denoted by the same reference numerals and redundant description is omitted.
  • the capacitor element 144 is formed by a capacitor via 250.
  • the capacitive via 250 is disposed in a through-hole formed through the substrate 211, and the conductive via 252, the dielectric film 254, and the diffusion layer 256 are formed coaxially around the central axis in the thickness direction of the substrate 211.
  • the conductive via 252 located at the center of the capacitive via 250 is formed of a conductive material having a low electrical resistance, such as a metal, in the same manner as the conductive via 224 in the other DC component removing unit 140.
  • the dielectric film 254 is formed of an oxide film or the like that covers the peripheral surface of the conductive via 224.
  • the diffusion layer 256 is formed so that conduction is obtained by diffusing P-type impurities when an N-type well is formed in the substrate 221.
  • the conductive via 252 of the capacitive via 250 is coupled to the first substrate 210 from the connection unit 229 through the wiring unit 228 formed in the stacked circuit unit 222 of the second substrate 220. Meanwhile, the diffusion layer 256 of the capacitive via 250 is coupled to the connection portion 239 of the third substrate 230. Accordingly, the capacitive via 250 AC-couples the first substrate 210 and the third substrate 230.
  • the capacitive via 250 is provided on the second substrate 220. Therefore, it is possible to set a capacitance that can obtain the determined cutoff frequency for the filtering unit 141 without considering interference with the light receiving unit 213 formed on the first substrate 210.
  • the resistance via and the capacitance via are described as examples.
  • the function of the functional via is not limited to the resistance and the capacitance.
  • the functional via can be formed as a passive element that operates as an inductor, a vibrator, an antenna, a delay line, a resonator, a terminator, or the like.
  • FIG. 13 is a schematic cross-sectional view independently showing the first substrate 210 prepared when the detection apparatus 100 including the DC component removing unit 140 shown in FIG. 5 is manufactured. Elements common to FIG. 5 are given the same reference numerals.
  • the substrate 211 is shown on the lower side in the drawing and the laminated circuit portion 212 is shown on the upper side in the drawing, contrary to the notation of FIG. 5.
  • a light receiving portion 213 is formed on the substrate 211.
  • a wiring portion 218 and a connection portion 219 are formed in the first substrate 210.
  • the first substrate 210 is not initially thinned. Therefore, the substrate 211 is thicker than the first substrate 210 shown in FIG.
  • FIG. 14 is a schematic cross-sectional view independently showing a third substrate 230 prepared when the detection apparatus 100 including the DC component removing unit 140 shown in FIG. 5 is manufactured. Elements common to FIG. 5 are given the same reference numerals.
  • a plurality of transistor portions 233 are formed on the substrate 231.
  • a wiring portion 238 and a connection portion 239 are formed in the laminated circuit portion 232.
  • FIG. 15 is a diagram illustrating a manufacturing process of the second substrate 220 prepared when the detection apparatus 100 including the DC component removing unit 140 illustrated in FIG. 5 is manufactured. Elements common to FIG. 5 are given the same reference numerals.
  • a via hole 251 is formed by etching a substrate 211 formed of silicon single crystal or the like. At this stage, since the substrate 221 has not yet been thinned, the via hole 251 does not penetrate the substrate 221.
  • FIG. 16 is a diagram showing the next manufacturing process of the second substrate 220.
  • the via hole 251 formed in the substrate 221 is filled with a material having high electrical resistance such as polysilicon. Thereby, the resistance via 225 is formed.
  • FIG. 17 is a diagram showing the next manufacturing process of the second substrate 220.
  • a plurality of transistor portions 223 that are P-type field effect transistors are formed by diffusing P-type impurities into the substrate 221 having an N-type well.
  • N-type field effect transistors having different polarities are not formed on the second substrate 220. Thereby, the manufacturing man-hour of the 2nd board
  • FIG. 18 is a diagram showing the next manufacturing process of the second substrate 220.
  • the laminated circuit part 222 is formed on the surface of the substrate 221 by alternately laminating the patterned conductor material and insulating material.
  • the capacitive element 144 is formed in the multilayer circuit unit 222.
  • the conductive via 224 is not formed in the second substrate 220 before being stacked.
  • the conductive via 224 can be formed of copper or the like that easily contaminates the substrate.
  • the capacitor element 144 having a metal-insulator-metal (MIM) structure can be formed. Thereby, the resistance of the capacitive element can be lowered, and the capacitance density of the multilayer circuit unit 222 can be improved.
  • MIM metal-insulator-metal
  • FIG. 19 is a diagram illustrating a manufacturing process of the DC component removing unit 140. Elements common to FIGS. 5, 13, 14 and 18 are given the same reference numerals.
  • the first substrate 210 and the second substrate 220 are stacked and bonded so that the stacked circuit portion 212 of the first substrate 210 and the stacked circuit portion 222 of the second substrate 220 face each other.
  • the connecting portions 219 and 229 are electrically coupled, and the light receiving portion 213 of the first substrate 210 is formed by the resistance element 142 formed by the resistance via 225 and the wiring portion 228 of the second substrate 220. Coupled to capacitive element 144.
  • the substrate 221 of the second substrate 220 is thinned by chemical mechanical polishing. As a result, one end of the resistance via 225 in the second substrate 220 is exposed on the surface of the substrate 211.
  • a via hole penetrating the substrate 221 of the second substrate 220 is formed and then a conductive material is filled to form a conductive via 224 in the second substrate 220.
  • the second substrate 220 is complete with the conductive via 224 and the resistance via 225.
  • the stacked body of the first substrate 210 and the second substrate 220 is stacked on the third substrate 230 and bonded.
  • the conductive via 224 and the resistance via 225 exposed on the surface of the substrate 221 of the second substrate 220 are opposed to the connection portion 239 of the third substrate 230.
  • the third substrate is coupled to the first substrate 210 via the second substrate 220.
  • the laminated body of the first substrate 210 and the second substrate 220 is inverted from the state shown in FIG.
  • the substrate 211 of the first substrate is thinned by chemical mechanical polishing.
  • the light receiving unit 213 approaches the surface of the substrate 211.
  • the first substrate 210 serving as the light receiving substrate is a back-illuminated type in which light enters from the substrate 211 side.
  • the DC component removal unit 140 shown in FIG. 5 is completed.
  • the illustrated light receiving unit 213 corresponds to one pixel, and in the detection apparatus 100, a plurality of illustrated structures are repeatedly formed in a matrix.
  • the conductive via 224 is formed after the second substrate 220 is bonded to the first substrate 210.
  • a material that has high heat resistance and does not easily contaminate the substrate such as tungsten or Sn—Bi-based material, is used as the material of the conductive via 224, the conductive via 224 and the resistance via 225 are first connected before bonding. It is good also as a procedure to form.
  • the first substrate 210, the second substrate 220, and the third substrate 230 may be stacked and bonded by wafer-to-wafer that is diced after the wafers on which a plurality of dies are formed are collectively stacked and bonded.
  • the first substrate 210, the second substrate 220, and the third substrate 230 are stacked and bonded to each other on a plurality of dies on the wafer by using a chip-to-wafer in which separately prepared dies are stacked and bonded individually.
  • the first substrate 210, the second substrate 220, and the third substrate 230 may be joined by chip-to-chip in which a pair of dies are stacked.
  • FIG. 24 is a plan view illustrating a layout related to the light receiving unit 213 of the first substrate 210.
  • the wiring part 218 is coupled in the vicinity of the edge of the light receiving part 213.
  • the wiring part 218, the connection part 219, and the like may be connected at the center in the surface direction of the light receiving part 213.
  • FIG. 25 is a circuit diagram of another DC component removing unit 340.
  • the direct current component removing unit 340 is the same as the direct current component removing unit 140 in terms of the individual structures of the filtering unit 141 and the output unit 143 except for the parts described below. Therefore, common elements are denoted by the same reference numerals, and redundant description is omitted.
  • the DC component removing unit 340 has a different structure from the DC component removing unit 140 in that a single DC component removing unit 340 is coupled to the plurality of photoelectric conversion elements 130 formed on the first substrate 210. Have. Each of the photoelectric conversion elements 130 is coupled to the resistance element 142 and the capacitance element 144 via the switch element 342.
  • the switch elements 342 conduct exclusively with each other, and couple any of the plurality of photoelectric conversion elements 130 to the DC component removal unit 140.
  • a large number of photoelectric conversion elements 130 can be arranged for the DC component removal unit 140, the multiplier 150, and the low-pass filter 160 having a large circuit scale, so that the aperture ratio of the detection apparatus 100 can be improved.
  • FIG. 26 is a schematic cross-sectional view independently showing another first substrate 310 that can form the detection device 100 including the DC component removing unit 140.
  • the first substrate 310 includes a substrate 211 and a laminated circuit unit 212.
  • the substrate 211 has a light receiving portion 213 formed by diffusing impurities.
  • the laminated circuit unit 212 includes a wiring unit 218.
  • the light receiving unit 213 forms a surface irradiation type photoelectric conversion element 130 that receives incident light through the laminated circuit unit 212 between the wiring units 218. Note that the first substrate 310 does not have the connection portion 219 in the illustrated stage.
  • FIG. 27 is a diagram illustrating a manufacturing process of the DC component removing unit 140.
  • the detection apparatus 100 including the DC component removing unit 140 using the first substrate 310 first, the laminated circuit unit 212 side of the first substrate 310, that is, the upper side in the drawing in FIG. 26 and the upper side in FIG.
  • a wafer support 214 is attached to the lower side in the figure.
  • the substrate 211 of the first substrate 310 is chemically mechanically polished to thin the first substrate 310 with the wafer support 214 side fixed. Since the first substrate 310 is supported by the wafer support 214, it can be safely handled even if it is thinned.
  • the second substrate 220 is stacked and bonded to the first substrate 310.
  • the second substrate 220 stacked here has the same structure as that shown in FIG. 18 alone and stacked on the first substrate 210 in the stage shown in FIG.
  • connection portion 219 of the first substrate 310 and the connection portion 229 of the second substrate are stacked so as to face each other.
  • the wiring part 218 of the first substrate 210 is electrically coupled to the resistance via 225 of the second substrate through the connection parts 219 and 229.
  • the wafer support 214 attached to the first substrate 310 is fixed, and the substrate 221 of the second substrate 220 is thinned by chemical mechanical polishing. As a result, one end of the resistance via 225 in the second substrate 220 is exposed on the surface of the substrate 211.
  • a via hole penetrating the substrate 221 of the second substrate 220 is drilled and filled with a conductor material.
  • the conductive via 224 is formed in the second substrate 220.
  • the second substrate 220 is complete with the conductive via 224 and the resistance via 225.
  • the stacked body of the first substrate 310 and the second substrate 220 is stacked on the third substrate 230 and bonded.
  • the third substrate 230 stacked here has the same structure as that shown in FIG. 14 alone and stacked on the second substrate 220 in the stage shown in FIG.
  • the third substrate 230 When the third substrate 230 is laminated, the conductive via 224 and the resistance via 225 exposed on the surface of the substrate 221 of the second substrate 220 are opposed to the connection portion 239 of the third substrate 230. As a result, the third substrate is coupled to the first substrate 310 via the second substrate 220. 33, the stacked body of the first substrate 310 and the second substrate 220 is inverted from the state shown in FIG.
  • the wafer support 214 is peeled from the first substrate 310.
  • the laminated circuit portion 212 of the first substrate 310 is exposed to the outside, and the detection device 100 having the front side light receiving portion 213 is completed.
  • the illustrated light receiving unit 213 corresponds to one pixel, and in the detection apparatus 100, a plurality of illustrated structures are repeatedly formed in a matrix.
  • the lock-in detection device is formed using the functional via
  • a structure using a substrate having a functional via can be used in any stacked semiconductor device.
  • the substrate provided with the functional via may be supplied as an interposer, for example, for the purpose of stacking on another semiconductor device.
  • FIG. 35 is a circuit diagram of another DC component removing unit 350.
  • the direct current component removing unit 350 is formed on the second substrate 240 stacked on the first substrate 210 having the photoelectric conversion element 130.
  • the second substrate 240 has a filtering unit 141 and an output unit 143.
  • the structure of the output unit 143 has the same structure as the output unit 143 of the direct current component removing unit 140 shown in FIG. Therefore, the same reference numerals are assigned to the common elements, and duplicate descriptions are omitted.
  • the filtering unit 141 includes a transistor unit 243 and a capacitor 244.
  • the DC component removing unit 350 has a structure in which the resistance element 142 is replaced with the transistor unit 243 in the DC component removing unit 140 of FIG.
  • FIG. 36 is a graph showing the characteristics of the transistor portion 243 formed by a field effect transistor such as a MOS-FET.
  • the transistor portion 243 when the voltage V gs between the gate and the source is low, the drain current I ds increases depending on the gate source voltage V gs .
  • the drain current I It becomes a saturated region where ds is saturated. In the saturation region, it operates as a constant current element between the source and the drain.
  • a high-pass filter can be formed in cooperation with capacitive element 244 by operating transistor section 243 in the saturation region.
  • the DC component removing unit 350 can form the filtering unit 141 having a low cut-off frequency by using the transistor unit 243 without depending on the element size. As a result, a band lower than the cutoff frequency is cut off from the output signal of the photoelectric conversion element 130 to attenuate the background light component, and the operational amplifier 146 of the output unit 143 is operated in a band having an effective gain. be able to.
  • FIG. 37 is a schematic cross-sectional view showing the manufacturing process of the second substrate 240 prepared when manufacturing the detection apparatus 100 including the direct current component removing unit 350 shown in FIG.
  • a trench 245 that is a recess is formed by etching in a P-type well region 247 in a base substrate 241 formed of a silicon single crystal.
  • the trench 245 has a bottom surface closed in the P-type well region 247 in the thickness direction of the base substrate 241. Therefore, the trench 245 does not penetrate the base substrate 241.
  • FIG. 38 is a diagram showing the next manufacturing process of the second substrate 240.
  • a recess is formed in the P-type well region 247 of the base substrate 241, and a plurality of diffusion layers 246 are formed by diffusing N-type impurities in the recess.
  • the diffusion layer 246 formed on the upper surface of the base substrate 241 in the drawing forms the drain or source of the transistor portion 243 and the like.
  • the diffusion layer formed on the inner surface of the trench 245 forms one end of the capacitor element 144.
  • FIG. 39 is a diagram showing the next manufacturing process of the second substrate 240.
  • a dielectric film 254 such as an oxide film is deposited on the inner surface of the trench 245 of the base substrate 241. Further, with the surface of the diffusion layer 246 covered with the dielectric film 254, the inside of the trench 245 is filled with a conductive via 252 formed of a conductor. Thus, the capacitor element 244 embedded in the base substrate 241 is formed on the second substrate 240.
  • FIG. 40 is a diagram showing the next manufacturing process of the second substrate 240.
  • a conductor layer and an insulator layer are alternately deposited on the upper surface in the drawing of the base substrate 241 on which the capacitor element 244 and the diffusion layer 246 are formed, so that the multilayer circuit portion 242 is formed.
  • the laminated circuit portion 242 also includes a gate electrode 248 that forms the transistor portion 243 together with the pair of diffusion layers 246.
  • the outermost surface of the multilayer circuit unit 242 includes a connection unit 229 that is in charge of electrical connection when bonded to the first substrate 210.
  • the second substrate 240 is formed.
  • FIG. 41 is a schematic cross section of a DC component removing unit 350 formed by using the second substrate 240 and the first substrate 210 shown in FIG.
  • reference numbers used to indicate elements of the layer structure in FIGS. 37 to 40 and reference numbers used to indicate elements in FIG. 35 are shown together.
  • connection portion 229 of the second substrate 220 is connected to one end of the transistor portion 243 and one end of the capacitor 244 through the wiring of the stacked circuit portion 242.
  • the filtering unit 141 is formed on the second substrate 240.
  • the output unit 143 and the like are formed by the wiring and elements in other regions of the multilayer circuit unit 242.
  • the detection apparatus 100 can be formed by stacking two substrates, the first substrate 210 and the second substrate 240.
  • the photoelectric conversion element 130 is exclusively formed on the first substrate 210, a high-density light receiving unit is formed in the detection device 100.
  • the filtering unit 141 is formed using the transistor unit 243 that operates as a resistive element in the saturation region and the capacitor element 244 embedded in the base substrate 241. The utilization efficiency of the substrate 241 is high.
  • the detection apparatus 100 including the direct current component removing unit 140 also includes two substrates, the first substrate 210 on which the photoelectric conversion element 130 is formed and the second substrate 240 that is formed by the trench and on which the capacitor element 244 is formed. Can be formed.
  • FIG. 42 is a circuit diagram of the DC component removing unit 351 having another structure.
  • the direct current component removing unit 351 has the same structure as the direct current component removing unit 350 shown in FIG. Accordingly, common elements are denoted by the same reference numerals, and redundant description is omitted.
  • the direct current component removing unit 351 is different from the direct current component removing unit 140 in that the direct current component removing unit 351 includes a capacitive element 341 and a switch element 344 arranged in the filtering unit 141.
  • the capacitor 341 is connected to the control terminal of the transistor portion 243 that operates as an active resistance element in the saturation region.
  • the switch element 344 connects or disconnects the bias power supply to the capacitor element 341.
  • the switch element 344 When the switch element 344 connects the bias power supply to the capacitor element 341, the capacitor element 341 is charged and generates a voltage to be applied to the control terminal of the transistor portion 243. Even when the switch element 344 cuts off the bias power supply from the capacitor element 341, the capacitor element 341 maintains the voltage applied to the control terminal of the transistor portion 243. Further, since the bias power supply does not charge the capacitive element 341, power consumption in the DC component removing unit 351 is suppressed.
  • FIG. 43 is a timing chart showing the operation of the DC component removing unit 351.
  • the switch element 342 connected to the photoelectric conversion element 130 is opened, and the switch element 344 connected to the transistor unit 243 and the capacitor element 341 is closed.
  • the capacitive element 341 is charged with the power supplied from the bias power source. Accordingly, a potential difference is generated between both ends of the capacitor 341.
  • the switch element 344 is opened. Thereby, the current from the bias power source to the capacitor 244 is cut off, but the potential difference between both ends of the capacitor 341 is maintained. Thus, the voltage generated by the charged capacitor 341 is applied to the control terminal of the transistor portion 243. This state is maintained until the charge amount of the capacitor 341 decreases due to the inevitable leakage current. As described above, the DC component removal unit 351 can maintain the operation of the saturation region of the transistor unit 243 without flowing a bias current.
  • the switch element 343 is closed, and the photoelectric conversion element 130 is connected to the transistor portion 243.
  • a signal filtered by the high-pass filter formed by the transistor portion 243 and the capacitor 244 is output to the output portion 143.
  • transistors that can be repeatedly opened and closed by electrical control can be used as the switch elements 343 and 344 in the DC component removal unit 351, transistors that can be repeatedly opened and closed by electrical control can be used.
  • FIG. 44 is a circuit diagram of the DC component removing unit 352 having another structure.
  • the direct current component removing unit 352 has the same structure as the direct current component removing unit 350 shown in FIG. Therefore, common elements are denoted by the same reference numerals, and redundant description is omitted.
  • the DC component removing unit 352 can change the characteristics of the filtering unit 141 by selecting the switch element 345 to be connected. Thereby, the dispersion
  • a control element such as a transistor can be used in the case where the opening / closing is electrically controlled from the outside. Moreover, when using it for adjustment only once like adjustment of a manufacturing error, you may use a use-up element, such as a fusing fuse.
  • the illustrated filtering unit 141 includes four sets of switch elements 345 and transistor units 243, but the number of transistor units 243 that can be selected is not limited to four.
  • the characteristics of the plurality of transistor portions 243 may be the same as each other or different from each other.
  • the characteristics of the transistor unit 243 may be combined so as to form a standard number sequence defined by JIS JIS Z8601, C5063, and the like. Thereby, the characteristic of the filtering part 141 can be changed in a wide range.
  • a small fixed resistance element may be added to finely adjust the characteristics of the filtering portion 141.
  • the resistance value for determining the cut-off frequency is changed in the filtering unit 141 by changing the transistor unit 243 to be connected.
  • other characteristics such as at least the Gm value and the capacitance value are used.
  • One may be variable.
  • some characteristic values obtained by adding resistance values to these may be adjustable.
  • the photoelectric conversion element 130 and the DC component removal unit 140 are formed on different substrates. Instead, the photoelectric conversion element 130 and the DC component removal unit 140 are formed on the same substrate. You may form in. In this case, as described above, the DC component removal unit 140 is provided for each pixel or for each group including at least a certain number of pixels.
  • the resistance element 142 and the capacitance element 144 of the filtering unit 141 are formed on the same substrate, instead of this, the resistance element 142 and the capacitance element 144 are formed on two different substrates stacked on each other. You may form separately.
  • 100 detection device 110 detection object, 111 natural light source, 112 natural light, 113 illumination light source, 114 modulated illumination light, 120 reflected light, 122 reference signal, 124 signal, 130 photoelectric conversion element, 140, 340, 350, 351, 352 DC component removal unit, 141 filtering unit, 142 resistance element, 143 output unit, 144, 244, 341 capacitance element, 146 operational amplifier, 148 resistance element, 150 multiplier, 160 low pass filter, 210, 310 first substrate, 211, 221, 231 substrate, 212, 222, 232, 242 laminated circuit portion, 213 light receiving portion, 214 wafer support, 218, 228, 238 wiring portion, 219, 229, 239 connection portion, 220, 240 second substrate, 223, 233 243 transistors 224, 252 conduction via, 225 resistance via, 226 post, 227 oxide film, 230 third substrate, 241 base substrate, 245 trench, 246, 256 diffusion layer, 247 P-type well region, 248 gate electrode, 250 capacity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　検出素子であって、入射光に応じた電気信号を出力する複数の光電変換素子と、複数の光電変換素子のそれぞれ、または、複数の光電変換素子のうちの所定の個数の光電変換素子をそれぞれが含む複数の素子群のそれぞれに対応して設けられ、複数の光電変換素子から出力された電気信号から所定の周波数を有する信号を減衰させる複数のフィルタ回路とを備える。上記検出素子において、複数の光電変換素子は第１の基板に設けられており、複数のフィルタ回路は、第１の基板に積層された第２の基板に設けられていてもよい。

Description

検出素子、ロックイン検出装置、基板、および検出素子の製造方法
　本発明は、検出素子、ロックイン検出装置、基板、および検出素子の製造方法に関する。
　フォトダイオードとロックイン増幅器とを組み合わせた固体撮像装置がある（例えば、特許文献１参照）。
　［特許文献１］　特開２０１０－０４０５９４号公報
　画素毎に付加する回路が増加または拡大すると、開口率が低下して撮像装置としての性能が制限される。
　本発明の第１態様においては、入射光に応じた電気信号を出力する複数の光電変換素子と、複数の光電変換素子のそれぞれ、または、複数の光電変換素子のうちの所定の個数の光電変換素子をそれぞれが含む複数の素子群のそれぞれに対応して設けられ、複数の光電変換素子から出力された電気信号から所定の周波数を有する信号を減衰させる複数のフィルタ回路とを備える検出素子が提供される。
　本発明の第２態様においては、入射光に応じた電気信号を出力する光電変換素子と、光電変換素子から出力された電気信号から、入射光に含まれる背景光に対応した背景光成分を低減させる低減部と、低減部で背景光成分が低減された電気信号と強度変調した参照信号とを乗算する乗算部とを備える検出素子が提供される。
　本発明の第３態様においては、入射光に応じた電気信号を出力する光電変換素子を有する第１の基板と、光電変換素子から出力された電気信号から入射光に含まれる背景光に対応した成分を低減する低減部を有し、第１の基板に積層された第２の基板とを備える検出素子が提供される。
　本発明の第４態様においては、上記の検出素子を備えるロックイン検出装置が提供される。
　本発明の第５態様においては、入射光に応じた電気信号を出力する複数の光電変換素子を形成する第１の段階と、複数の光電変換素子のそれぞれ、または、複数の光電変換素子のうちの所定の個数の光電変換素子をそれぞれが含む複数の素子群のそれぞれに対応して、複数の光電変換素子から出力された電気信号から所定の周波数を有する信号を減衰させる複数のフィルタ回路を形成する第２の段階とを含む検出素子の製造方法が提供される。
　本発明の第６態様においては、第１の段階は、複数の光電変換素子を第１の基板に形成する段階を含み、第２の段階は、複数のフィルタ回路を第２の基板に形成する段階を含み、第１の基板と第２の基板とを互いに積層する第３の段階を含む請求項３０に記載の検出素子の製造方法が提供される。
　本発明の第７態様においては、入射光に応じた電気信号を出力する光電変換素子を第１の基板に形成する段階と、光電変換素子から出力された電気信号から入射光に含まれる背景光に対応した成分を低減する低減部を第２の基板に形成する段階と、第１の基板と第２の基板とを互いに積層する段階とを含む検出素子の製造方法が提供される。
　上記発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションもまた発明となり得る。
検出装置１００の動作を説明する模式図である。 検出装置１００のブロック図である。 直流成分除去部１４０の基本構成を示す図である。 直流成分除去部１４０の特性を示すグラフである。 直流成分除去部１４０の構造を示す模式的断面図である。 直流成分除去部１４０の詳細な回路図である。 抵抗ビア２２５の構造を示す模式図である。 抵抗ビア２２５の構造を示す模式図である。 抵抗ビア２２５の構造を示す模式図である。 抵抗ビア２２５の構造を示す模式図である。 容量素子１４４の構造を示す模式図である。 容量ビア２５０の構造を示す模式図である。 第１基板２１０の模式的断面図である。 第３基板２３０の模式的断面図である。 第２基板２２０の製造過程を示す図である。 第２基板２２０の製造過程を示す図である。 第２基板２２０の製造過程を示す図である。 第２基板２２０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 受光部２１３のレイアウトを説明する平面図である。 直流成分除去部３４０の回路図である。 第１基板３１０の模式的断面図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部１４０の製造過程を示す図である。 直流成分除去部３５０の回路図である。 トランジスタ部２４３の特性を示すグラフである。 第２基板２４０の製造過程を示す図である。 第２基板２４０の製造過程を示す図である。 第２基板２４０の製造過程を示す図である。 第２基板２４０の模式的断面図である。 直流成分除去部３５０の模式的断面図である。 直流成分除去部３５１の回路図である。 直流成分除去部３５１の動作を示すタイミングチャートである。 直流成分除去部３５２の回路図である。
　以下、発明の実施の形態を通じて本発明を説明するが、下記の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、検出装置１００の動作を説明する模式図である。検出装置１００は、照明光源１１３が発生する変調照明光１１４により照明された検出対象物１１０の反射光１２０を受光して、変調照明光１１４と同期したロックイン増幅器で増幅する。これにより、照明光源１１３が発生する変調照明光１１４由来の反射光を検出して、反射光１２０の位相および振幅を反映した信号を検出して、検出対象物１１０までの距離情報等を算出する。照明光源１１３は、例えばＬＥＤやレーザであり、変調照明光１１４の周波数は、例えば１０ＫＨｚ～１ＭＨｚ程度である。
　ただし、検出対象物１１０に太陽等の自然光源１１１が発生する自然光１１２が照射されている場合、反射光１２０には、自然光１１２に由来する定常的な光から数ＫＨｚ程度の周波数を有する光まで含む背景光が含まれる。よって、検出装置１００による検出精度を向上させるには、検出対象物１１０の反射光１２０から、このような背景光成分を取り除くことが好ましい。
　図２は、検出装置１００のブロック図である。検出装置１００は、光電変換素子１３０、直流成分除去部１４０、乗算器１５０およびローパスフィルタ１６０を備える。
　光電変換素子１３０は、検出対象物１１０からの反射光１２０を受光して、光強度に対応した電気信号に変換する。直流成分除去部１４０は、光電変換素子１３０が出力する電気信号から、背景光に由来する直流成分を含む背景光成分を除去する。乗算器１５０は、照明光源１１３と同期した参照信号１２２を、背景光成分の除かれた電気信号と乗算した上で、ローパスフィルタ１６０により積分処理することにより、変調照明光１１４が検出対象物１１０により反射されたことで生じた反射光の位相および振幅を反映した信号１２４を出力する。
　更に、光電変換素子１３０は、多数の受光部を画素として含み、反射光１２０を電気信号に変換する処理は、画素毎に実行される。よって、検出装置１００は、画素毎に距離情報が得られるイメージセンサとして、また、監視カメラ、自動操縦装置のセンサ等としても使用できる。このため、直流成分除去部１４０、乗算器１５０およびローパスフィルタ１６０等も、画素毎か、少なくとも一定数の画素を含む群毎に、検出装置１００全体としては複数設けられることが好ましい。
　図３は、光電変換素子１３０の出力を受ける直流成分除去部１４０の基本構成を示す図である。直流成分除去部１４０は、フィルタ回路である濾波部１４１および出力部１４３を備える。
　濾波部１４１は、抵抗素子１４２および容量素子１４４により形成されたハイパスフィルタを含む。これにより、光電変換素子１３０の出力信号から、カットオフ周波数よりも低い帯域を遮断する。これにより、背景光成分は光電変換素子１３０の出力信号から減衰される。
　出力部は、抵抗素子１４８を介して出力と反転入力とを結合された演算増幅器１４６を備える。演算増幅器１４６の非反転入力は基準電圧に結合される。これにより、直流成分除去部１４０の出力インピーダンスを実質的に零にすることができる。
　図４は、直流成分除去部１４０の特性を示すグラフである。直流成分除去部１４０においては、周波数帯域の上限よりも低い帯域の信号が演算増幅器１４６に入力されなければ有意な出力信号が得られない。カットオフ周波数は、背景光成分を出力信号から減衰でき且つ距離情報等の検出に充分な光量を得ることができる周波数が好ましく、１００Ｈｚ以上であり１００ＭＨｚ以下であることが好ましい。よって、濾波部１４１を形成する抵抗素子１４２の抵抗値および容量素子１４４の容量は、演算増幅器１４６の周波数特性に応じたカットオフ周波数が得られる値が選択される。
　ただし、抵抗素子１４２の抵抗値および容量素子１４４の容量が大きくなるにつれて、これらの素子の寸法も大きくなる。このため、光電変換素子１３０の画素毎に直流成分除去部１４０を実装すると、個々の画素寸法が大きくなり、検出装置１００の実効的な開口率が低下してしまう。
　図５は、集積回路として形成された検出装置１００における直流成分除去部１４０の構造を示す模式的断面図である。本実施例では、直流成分除去部１４０は、第１基板２１０、第２基板および第３基板２３０を積層して形成される。
　第１基板２１０は、基板２１１および積層回路部２１２を有する。基板２１１は、シリコン単結晶等の半導体基板により形成され、フォトリソグラフィ技術により形成された受光部２１３および配線部２１８を含む。
　受光部２１３は、例えば、ＮウェルにＰ型不純物を注入して形成されたフォトダイオードを有する。受光部２１３は、図中上方から基板２１１を透過して入射した入射光の光強度に応じて電気信号を出力する。このように、第１基板２１０は、裏面照射型の受光基板を形成する。
　積層回路部２１２は、フォトリソグラフィ技術により形成された配線部２１８および接続部２１９を含む。配線部２１８は、基板２１１の他の領域に形成された回路および素子に結合されると共に、電圧源等にも結合される。接続部２１９は、第１基板２１０の表面に露出して、第１基板２１０に積層された第２基板２２０の接続部２２９に対して電気的に結合される。
　第２基板２２０は、基板２２１および配線層である積層回路部２２２を有する。基板２２１は、シリコン単結晶等の半導体基板により形成され、フォトリソグラフィ技術により形成された導通ビア２２４、抵抗ビア２２５およびトランジスタ部２２３を有する。
　導通ビア２２４は、基板２２１を厚さ方向に貫通して形成された貫通孔内に充填された金属等の電気抵抗が低い導電材料を有する。これにより、例えば、導電材料として銅を用いた場合に、１．５×１０－８（Ω・ｍ）程度の抵抗率ρを有する導通ビア２２４が、基板２２１の表裏を電気的に結合する。
　抵抗ビア２２５は、基板２２１を厚さ方向に貫通して形成された貫通孔内に充填された、０．１（Ω・ｍ）程度の抵抗率ρを有するポリシリコンのように電気抵抗が高い材料を有する。これにより、抵抗ビア２２５は、基板２２１の表裏に間で抵抗素子１４２、１４８として使用できる。トランジスタ部２２３は、例えば、Ｎ型ウェルにＰ型不純物を注入して形成されたＰ型電界効果トランジスタを形成する。
　第２基板２２０の積層回路部２２２は、フォトリソグラフィ技術により形成された配線部２３８および接続部２２９を含む。配線部２２８は、積層回路部２２２の厚さ方向に間隔をおいて２層に形成される。接続部２２９は、積層回路部２２２を貫通して設けられ、第２基板２２０の図中上側に積層された第１基板の接続部２１９に結合される。これにより、第２基板の抵抗ビア２２５が、第１基板２１０に電気的に結合される。抵抗素子１４２、１４８は、光電変換素子１３０から電気信号を受ける配線である接続部２２９よりも高い電気抵抗値を有する。また、抵抗素子１４２，１４８は、光電変換素子１３０から接続部２２９の径よりも大きい径を有する。
　第３基板２３０は、基板２３１および積層回路部２３２を有する。基板２３１は、シリコン単結晶等の半導体基板により形成され、フォトリソグラフィ技術により形成された複数のトランジスタ部２３３等を有する。第３基板２３０において、トランジスタ部２３３は、例えば、Ｐ型ウェルにＮ型不純物を注入して形成されたＮ型電界効果トランジスタを形成する。
　積層回路部２３２は、フォトリソグラフィ技術により形成された配線部２３８および接続部２３９を含む。配線部２３８は、基板２３１の他の領域に形成された回路および素子に結合されると共に、外部の基準電圧等にも結合される。接続部２３９は、第３基板２３０の表面に露出して、第２基板２２０の導通ビア２２４、抵抗ビア２２５等に電気的に結合される。換言すれば、第３基板２３０は、基板としての第２基板２２０を通じて、第１基板２１０に電気的に結合される。
　上記のような直流成分除去部１４０においては、第２基板の配線部２２８により形成された容量素子１４４と、第２基板２２０に形成された抵抗ビア２２５とを組み合わせて、濾波部１４１を形成できる。また、第２基板に形成されたトランジスタ部２２３と、第３基板２３０に形成されたトランジスタ部２３３とを組み合わせて、出力部１４３の演算増幅器１４６を形成できる。
　図６は、直流成分除去部１４０の詳細な回路図である。同図には、濾波部１４１を形成する抵抗素子１４２および容量素子１４４に加えて、出力部１４３の演算増幅器１４６を形成するトランジスタ部２２３および抵抗素子１４８が示される。
　直流成分除去部１４０において、第１基板２１０の光電変換素子１３０が発生した電気信号は、第２基板２２０において抵抗素子１４２および容量素子１４４により形成された濾波部１４１を通じて出力部１４３に伝達される。第２基板２２０の積層回路部２２２においては、配線部２２８が多くの部分を占有する。換言すれば、積層回路部２２２には他の要素が少ないので、配線部２２８は、広い面積を使って容量の大きな容量素子１４４を形成できる。
　上記のような直流成分除去部１４０においては、第２基板の配線部２２８により形成された容量素子１４４と、第２基板２２０に形成された抵抗ビア２２５とを組み合わせて、濾波部１４１が形成される。容量素子１４４および抵抗ビア２２５は、第１基板２１０に配された受光部２１３、および第１基板に形成された回路の存在により制約されることなく形成できるので、演算増幅器１４６の周波数特性に応じて決定されたカットオフ周波数を設定できる。
　また、直流成分除去部１４０において、出力部１４３の演算増幅器１４６は、第２基板に第２基板２２０に形成されたＰ型のトランジスタ部２２３と、第３基板２３０に形成されたＮ型のトランジスタ部２３３とを組み合わせて形成できる。このように、第２基板２２０および第３基板２３０として極性の異なる半導体基板を用いることにより、ひとつの基板にＰ型トランジスタとＮ型トランジスタとを設ける場合に比較して、実装密度を向上することができる。
　図７は、第２基板２２０における抵抗ビア２２５の構造を示す模式図である。同図は、第２基板２２０の面方向と平行な断面における第２基板２２０の形状を示す。
　図示の断面において、抵抗ビア２２５は、環状の形状を有する。抵抗ビア２２５の中央には、抵抗ビア２２５を貫通するポスト２２６が配される。ポスト２２６は、例えば、基板２２１の材料と同じ誘電体材料により形成される。これにより、ポリシリコン等により形成された抵抗ビア２２５の実効的な断面積を減少させ、抵抗ビア２２５ビアを実効的に細くすることにより電気抵抗値を一層高くすることができる。よって、直流成分除去部１４０のカットオフ周波数の設定範囲を拡げることができる。また、抵抗ビア２２５における寄生容量を抑制するという観点からも、抵抗ビア２２５の径を小さくすることが好ましい。
　図８は、第２基板２２０における抵抗ビア２２５の構造を示す模式図である。同図は、第２基板２２０の面方向と平行な断面における第２基板２２０の形状を示す。
　図示の断面において、抵抗ビア２２５は、基板２２１を貫通する複数のポスト２２６を有する。ポスト２２６は、例えば、基板２２１の材料と同じ誘電体材料により形成される。これにより、ポリシリコン等により形成された抵抗ビア２２５の断面積が更に減少されて、抵抗ビア２２５ビアを実効的に細くするので、電気抵抗値が一層高くなる。よって、直流成分除去部１４０の濾波部１４１におけるカットオフ周波数の設定範囲を一層拡げることができる。
　図９は、第２基板２２０における抵抗ビア２２５の構造を示す模式図である。同図は、第２基板２２０の面方向と平行な断面における第２基板２２０の形状を示す。
　図示の抵抗ビア２２５は、基板２２１に形成された貫通ビアの内面に形成された酸化膜２２７の更に内側に充填されたポリシリコン等の高抵抗材料により形成される。これにより、ポリシリコン等により形成された抵抗ビア２２５の実効的な断面積を減少させて電気抵抗値を一層高くし、直流成分除去部１４０の濾波部１４１におけるカットオフ周波数の設定範囲を一層拡げることができる。
　図１０は、集積回路として形成された検出装置１００における直流成分除去部１４０の構造を示す模式的断面図である。同図に示す直流成分除去部１４０は、次に説明する抵抗ビア２２５の構造を除くと、図５に示した直流成分除去部１４０と同じ構造を有する。よって、共通する要素には同じ参照番号を付して重複する説明を省く。
　図示の直流成分除去部１４０は、それぞれが基板２２１を貫通する３本の抵抗ビア２２５を有する。３本の抵抗ビアは、積層回路部２２２の下面に形成された配線部２２８と、第３基板２３０の積層回路部２３２に形成された配線部２３８とによって、互いに直列に接続されている。
　これにより、第２基板２２０の接続部２２９と第３基板２３０の接続部２３９とを結合する抵抗ビア２２５の長さが３倍になり、抵抗素子１４２としての抵抗値も３倍になる。よって、直流成分除去部１４０の濾波部１４１におけるカットオフ周波数の設定範囲を更に拡げることができる。
　なお、結合する抵抗ビア２２５の本数が３本に限られないことはいうまでもない。更に多くの抵抗ビア２２５を結合してもよいし、結合する抵抗ビア２２５の太さを変化させて設定値を細かく変更できるようにしてもよい。
　図１１は、集積回路として形成された検出装置１００における直流成分除去部１４０の構造を示す模式的断面図である。同図に示す直流成分除去部１４０は、次に説明する容量素子１４４の構造を除くと、図５に示した直流成分除去部１４０と同じ構造を有する。よって、共通する要素には同じ参照番号を付して重複する説明を省く。
　図示の直流成分除去部１４０において、容量素子１４４は、第２基板２２０の接続部２２９から図中左方に延在する配線部２２８と、当該配線部２２８を図中上下に挟む一対の配線部２１８、２２８とにより形成される。一対の配線部２１８、２２８のうち、図中下側の配線部２２８は、他の直流成分除去部１４０における配線部２２８と同様に、第２基板２２０の積層回路部２２２に形成される。
　図中上側に位置する他方の配線部２１８は、第１基板２１０の積層回路部２１２の図中下面に形成される。これら一対の配線部２１８、２２８は、第２基板の接続部２２９により相互に結合される。このような構造により、容量素子１４４の容量を増加させることができ、直流成分除去部１４０の濾波部１４１におけるカットオフ周波数の設定範囲を更に拡げることができる。
　なお、容量素子１４４を形成する配線部２１８の本数が上記に限られないことはいうまでもない。また、他の素子との干渉を避ける目的で、一部の配線部２１８、２２８の寸法を、他の配線部２１８、２２８と異ならせてもよい。
　図１２は、集積回路として形成された検出装置１００における直流成分除去部１４０の構造を示す模式的断面図である。同図に示す直流成分除去部１４０は、次に説明する容量ビア２５０の構造を除くと、図５等に示した他の直流成分除去部１４０と同じ構造を有する。よって、共通する要素には同じ参照番号を付して重複する説明を省く。
　図示の直流成分除去部１４０において、容量素子１４４は、容量ビア２５０により形成される。容量ビア２５０は、基板２１１を貫通して形成された貫通孔内に配置され、基板２１１の厚さ方向の中心軸の回りに同軸状に形成された導通ビア２５２、誘電膜２５４および拡散層２５６を有する。
　容量ビア２５０の中心に位置する導通ビア２５２は、他の直流成分除去部１４０における導通ビア２２４と同様に、金属等の電気抵抗が低い導電材料により形成される。誘電膜２５４は、導通ビア２２４の周面を覆う酸化膜等により形成される。拡散層２５６は、基板２２１にＮ型ウェルが形成されている場合に、Ｐ型の不純物を拡散させて導通が得られるように形成される。
　また、容量ビア２５０の導通ビア２５２は、第２基板２２０の積層回路部２２２に形成された配線部２２８を通じて接続部２２９から第１基板２１０に結合される。一方、容量ビア２５０の拡散層２５６は、第３基板２３０の接続部２３９に結合される。これより、容量ビア２５０は、第１基板２１０および第３基板２３０を交流結合する。
　容量ビア２５０は第２基板２２０に設けられる。よって、第１基板２１０に形成される受光部２１３との干渉を考慮することなく、濾波部１４１に対して決定されたカットオフ周波数を得られる容量を設定できる。
　なお、上記の実施形態では、抵抗ビアおよび容量ビアを例にあげて説明したが、機能ビアの機能は、抵抗および容量に限られない。機能ビアの材料、形状等を選択することにより、例えば、インダクタ、振動子、アンテナ、遅延線、共振器、終端器等として動作する受動素子として機能ビアを形成できる。
　図１３は、図５に示した直流成分除去部１４０を含む検出装置１００を製造する場合に用意する第１基板２１０を単独で示す模式的断面図である。図５と共通の要素には同じ参照番号を付す。なお、図示の第１基板２１０は、図５の表記と逆に、基板２１１が図中下側には、積層回路部２１２が図中上側に示される。
　第１基板２１０においては、基板２１１に受光部２１３が形成されている。また、積層回路部２１２には、配線部２１８と接続部２１９とが形成されている。第１基板２１０は、当初は薄化されていない。よって、図５に示した第１基板２１０と比較すると、基板２１１が厚い。
　図１４は、図５に示した直流成分除去部１４０を含む検出装置１００を製造する場合に用意する第３基板２３０を単独で示す模式的断面図である。図５と共通の要素には同じ参照番号を付す。
　第３基板２３０においては、基板２３１に複数のトランジスタ部２３３が形成されている。また、積層回路部２３２には、配線部２３８と接続部２３９とが形成されている。
　図１５は、図５に示した直流成分除去部１４０を含む検出装置１００を製造する場合に用意する第２基板２２０の製造過程を示す図である。図５と共通の要素には同じ参照番号を付す。
　図示のように、まず、シリコン単結晶等により形成された基板２１１をエッチングしてビアホール２５１を形成する。この段階では、基板２２１はまだ薄化されていないので、ビアホール２５１は、基板２２１を貫通していない。
　図１６は、第２基板２２０の次の製造過程を示す図である。基板２２１に形成されたビアホール２５１に、ポリシリコン等の電気抵抗が高い材料を充填する。これにより、抵抗ビア２２５が形成される。
　図１７は、第２基板２２０の次の製造過程を示す図である。次に、Ｎ型ウェルを有する基板２２１にＰ型不純物を拡散することにより、Ｐ型電界効果トランジスタである複数のトランジスタ部２２３を形成する。なお、本実施例においては、第２基板２２０に、極性が異なるＮ型電界効果トランジスタを形成しない。これにより、第２基板２２０の製造工数を削減できると共に、第２基板２２０の利用効率を向上させることができる。
　図１８は、第２基板２２０の次の製造過程を示す図である。次に、基板２２１の表面に、パターニングした導体材料と絶縁材料とを交互に積層することにより、積層回路部２２２を形成する。これにより、積層回路部２２２には、容量素子１４４が形成される。こうして用意された第２基板２２０を基板として用いることにより、図１３に示した第１基板２１０および図１４に示した第３基板２３０を積層して、直流成分除去部１４０を含む検出装置１００を製造できる。
　なお、本実施例においては、積層する前の第２基板２２０に導通ビア２２４を形成しない。これにより、基板を汚染しやすい銅等により導通ビア２２４を形成できる。また、容量素子１４４を形成する導体材料として金属を用いることにより、ＭＩＭ（ｍｅｔａｌ－ｉｎｓｕｌａｔｏｒ－ｍｅｔａｌ）構造の容量素子１４４を形成できる。これにより、容量素子の抵抗を低くして、積層回路部２２２の容量密度を向上させることができる。
　図１９は、直流成分除去部１４０の製造過程を示す図である。図５、図１３、図１４および図１８と共通の要素には同じ参照番号を付す。
　まず、第１基板２１０の積層回路部２１２と、第２基板２２０の積層回路部２２２とを対向させて、第１基板２１０および第２基板２２０を積層して接合する。これにより、接続部２１９、２２９が電気的に結合されて、第１基板２１０の受光部２１３が、抵抗ビア２２５により形成された抵抗素子１４２と、第２基板２２０の配線部２２８により形成された容量素子１４４とに結合される。
　次に、図２０に示すように、接合された第１基板２１０および第２基板２２０において、第２基板２２０の基板２２１を化学機械研磨により薄化する。これにより、第２基板２２０における抵抗ビア２２５の一端が、基板２１１の表面に露出する。
　次に、図２１に示すように、第２基板２２０の基板２２１を貫通するビアホールを形成した上で導体材料を充填して、第２基板２２０に導通ビア２２４を形成する。こうして、第２基板２２０には、導通ビア２２４および抵抗ビア２２５が完備する。
　次に、図２２に示すように、第１基板２１０および第２基板２２０の積層体を、第３基板２３０に積層して接合する。ここで、第２基板２２０の基板２２１の表面に露出した導通ビア２２４および抵抗ビア２２５を、第３基板２３０の接続部２３９に対向させる。これにより、第３基板は、第２基板２２０を介して第１基板２１０に結合される。なお、図２２においては、第１基板２１０および第２基板２２０の積層体が、図２１に示した状態から反転されている。
　次に、図２３に示すように、第１基板の基板２１１を化学機械研磨により薄化する。これにより、受光部２１３が、基板２１１の表面に接近する。このように、受光基板である第１基板２１０は、基板２１１側から光が入射する裏面照射型となる。こうして、図５に示した直流成分除去部１４０が完成する。なお、図示の受光部２１３は１画素分に相当し、検出装置１００においては、複数の図示の構造がマトリクス状に繰り返し形成される。
　なお、上記の例では、第２基板２２０を第１基板２１０に接合した後に導通ビア２２４を形成した。しかしながら、タングステン、Ｓｎ－Ｂｉ系材料等のように、耐熱性が高く基板を汚染しにくい材料を導通ビア２２４の材料として用いる場合は、導通ビア２２４を、抵抗ビア２２５と共に、接合前に先に形成する手順としてもよい。
　また、第１基板２１０、第２基板２２０および第３基板２３０は、複数のダイが形成されたウエハを一括して積層および接合した後にダイシングするウエハツーウエハで積層および接合しもよい。また、ウエハ上の複数のダイに対して、別途用意したダイを個別に積層して接合するチップツーウエハで、第１基板２１０、第２基板２２０および第３基板２３０を積層および接合してもよい。更に、一対のダイを積層するチップツーチップで第１基板２１０、第２基板２２０および第３基板２３０を接合してもよい。
　図２４は、第１基板２１０の受光部２１３に関するレイアウトを説明する平面図である。図２３までに示した例では、配線部２１８が受光部２１３の縁部近傍に結合されている。しかしながら、図２４に示すように、配線部２１８、接続部２１９等を、受光部２１３の面方向について中央で接続してもよい。これにより、光電変換素子１３０において発生した電荷が等方的にバランスして伝達され、出力される信号強度が安定する。
　図２５は、他の直流成分除去部３４０の回路図である。なお、直流成分除去部３４０は、次に説明する部分を除いて、濾波部１４１および出力部１４３の個々の構造は、直流成分除去部１４０と変わらない。よって、共通の要素には同じ参照番号を付して重複する説明を省く。
　直流成分除去部３４０は、第１基板２１０に形成された複数の光電変換素子１３０に対して、単一の直流成分除去部３４０が結合されている点で、直流成分除去部１４０と異なる構造を有する。光電変換素子１３０の各々は、スイッチ素子３４２を介して、抵抗素子１４２および容量素子１４４に結合される。
　スイッチ素子３４２は、互いに排他的に導通して、複数の光電変換素子１３０のいずれかを直流成分除去部１４０に結合する。これにより、回路規模の大きな直流成分除去部１４０、乗算器１５０およびローパスフィルタ１６０に対して多数の光電変換素子１３０を配置できるので、検出装置１００の開口率を向上させることができる。
　図２６は、直流成分除去部１４０を含む検出装置１００を形成し得る他の第１基板３１０を単独で示す模式的断面図である。第１基板３１０は、基板２１１および積層回路部２１２を有する。
　第１基板３１０において、基板２１１は、不純物を拡散して形成した受光部２１３を有する。また、積層回路部２１２は、配線部２１８を有する。受光部２１３は、配線部２１８の間において、積層回路部２１２を通じて入射光を受光する表面照射型の光電変換素子１３０を形成する。なお、図示の段階において、第１基板３１０は、接続部２１９を有していない。
　図２７は、直流成分除去部１４０の製造過程を示す図である。第１基板３１０を用いて直流成分除去部１４０を含む検出装置１００を製造する場合は、まず、第１基板３１０の積層回路部２１２側、即ち、図２６においては図中上側、図２７においては図中下側に、ウエハサポート２１４を貼り付ける。
　次に、図２８に示すように、ウエハサポート２１４側を固定した状態で第１基板３１０の基板２１１を化学機械研磨して第１基板３１０を薄化する。第１基板３１０は、ウエハサポート２１４により支持されているので、薄化されても安全に取り扱うことができる。
　次に、図２９に示すように、第１基板３１０の基板２１１側からビアホールを穿孔して導電材料を充填し、接続部２１９を形成する。この段階に至って、第１基板３１０は、接続部２１９を完備する。
　次に、図３０に示すように、第１基板３１０に対して第２基板２２０を積層して接合する。ここで積層する第２基板２２０は、図１８に単独で示し、図１９に示した段階において第１基板２１０に積層したものと同じ構造を有する。
　第２基板２２０を第１基板３１０に積層する場合、第１基板３１０の接続部２１９と、第２基板の接続部２２９とが対向する向きに積層する。これにより、第１基板２１０の配線部２１８が、接続部２１９、２２９を通じて、第２基板の抵抗ビア２２５に電気的に結合される。
　次に、図３１に示すように、第１基板３１０に貼り付けたウエハサポート２１４を固定して、第２基板２２０の基板２２１を化学機械研磨により薄化する。これにより、第２基板２２０における抵抗ビア２２５の一端が、基板２１１の表面に露出する。
　次に、図３２に示すように、第２基板２２０の基板２２１を貫通するビアホールを穿孔して導体材料により充填する。これにより、第２基板２２０に導通ビア２２４が形成される。こうして、第２基板２２０には、導通ビア２２４および抵抗ビア２２５が完備する。
　次に、図３３に示すように、第１基板３１０および第２基板２２０の積層体を、第３基板２３０に積層して接合する。ここで積層する第３基板２３０は、図１４に単独で示し、図２２に示した段階において第２基板２２０に積層したものと同じ構造を有する。
　第３基板２３０を積層する場合は、第２基板２２０の基板２２１の表面に露出した導通ビア２２４および抵抗ビア２２５を、第３基板２３０の接続部２３９に対向させる。これにより、第３基板は、第２基板２２０を介して第１基板３１０に結合される。なお、図３３において、第１基板３１０および第２基板２２０の積層体は、図３２に示した状態から反転されている。
　次に、図３４に示すように、第１基板３１０からウエハサポート２１４を剥離する。こうして、第１基板３１０の積層回路部２１２が外部に向かって露出し、表面照射型の受光部２１３を有する検出装置１００が完成する。なお、図示の受光部２１３は１画素分に相当し、検出装置１００においては、複数の図示の構造がマトリクス状に繰り返し形成される。
　上記の実施形態では、機能ビアを用いて、ロックイン検出装置を形成することを例にあげて説明した。しかしながら、機能ビアを有する基板を用いた構造は、あらゆる積層半導体装置において使用できる。また、機能ビアを備えた基板は、他の半導体装置に積層する目的で、例えばインターポーザとして単体で供給してもよい。
　図３５は、他の直流成分除去部３５０の回路図である。直流成分除去部３５０は、光電変換素子１３０を有する第１基板２１０に積層された第２基板２４０に形成される。第２基板２４０には、濾波部１４１および出力部１４３を有する。ここで、出力部１４３の構造は、図３に示した直流成分除去部１４０の出力部１４３と同じ構造を有する。よって、共通の要素に同じ参照番号を付して、重複する説明を省く。
　直流成分除去部３５０において、濾波部１４１は、トランジスタ部２４３および容量素子２４４を有する。換言すれば、直流成分除去部３５０は、図３の直流成分除去部１４０において、抵抗素子１４２をトランジスタ部２４３に置き換えた構造を有する。
　図３６は、ＭＯＳ－ＦＥＴ等の電界効果トランジスタにより形成したトランジスタ部２４３の特性を示すグラフである。トランジスタ部２４３において、ゲートおよびソースの間の電圧Ｖｇｓが低い場合、ドレイン電流Ｉｄｓは、ゲートソース電圧Ｖｇｓに依存して増加する。
　一方、トランジスタ部２４３において、ソースおよびドレインの間の電圧Ｖｄｓが、ゲートおよびソースの間の電圧Ｖｇｓと閾値電圧ＶＴとの差（Ｖｇｓ－ＶＴ）より大きい領域では、ドレイン電流Ｉｄｓが飽和する飽和領域となる。飽和領域においては、ソースおよびドレインの間があたかも定電流素子として動作する。再び図３５を参照すると、直流成分除去部３５０においては、トランジスタ部２４３を飽和領域で動作させることにより、容量素子２４４と協働してハイパスフィルタを形成できる。
　直流成分除去部３５０は、トランジスタ部２４３を用いることにより、素子の寸法に依存することなく、低いカットオフ周波数を有する濾波部１４１を形成できる。これにより、光電変換素子１３０の出力信号から、カットオフ周波数よりも低い帯域を遮断して、背景光成分を減衰すると共に、出力部１４３の演算増幅器１４６を、有効な利得を有する帯域で動作させることができる。
　図３７は、図３５に示した直流成分除去部３５０を含む検出装置１００を製造する場合に用意する第２基板２４０の製造過程を示す模式的断面図である。
　まず、シリコン単結晶により形成された下地基板２４１におけるＰ型ウェル領域２４７に、エッチングにより凹部であるトレンチ２４５を形成する。トレンチ２４５は、下地基板２４１の厚さ方向について、Ｐ型ウェル領域２４７内に閉じた底面を有する。よって、トレンチ２４５は、下地基板２４１を貫通しない。
　図３８は、第２基板２４０の次の製造過程を示す図である。次に、下地基板２４１のＰ型ウェル領域２４７に、凹部を形成し、その凹部内にＮ型不純物を拡散させ複数の拡散層２４６を形成する。ここで、下地基板２４１の図中上側の表面に形成された拡散層２４６は、トランジスタ部２４３等のドレインまたはソースを形成する。また、トレンチ２４５の内面に形成された拡散層は、容量素子１４４の一端を形成する。
　図３９は、第２基板２４０のまた次の製造過程を示す図である。次に、下地基板２４１のトレンチ２４５の内面に、酸化膜等の誘電膜２５４を堆積させる。更に、拡散層２４６の表面が誘電膜２５４により覆われた状態で、トレンチ２４５の内部を、導体により形成された導通ビア２５２で充填する。こうして、第２基板２４０には、下地基板２４１に埋設された容量素子２４４が形成される。
　図４０は、第２基板２４０のまた次の製造過程を示す図である。次に、容量素子２４４および拡散層２４６が形成された下地基板２４１の図中上側の表面に、導体層と絶縁体層とを交互に堆積させて、積層回路部２４２が形成される。積層回路部２４２には、一対の拡散層２４６と共にトランジスタ部２４３を形成するゲート電極２４８も含まれる。また、積層回路部２４２の最表面には、第１基板２１０と接合する場合に電気的接続を担う接続部２２９も含まれる。こうして、第２基板２４０が形成される。
　図４１は、上記の第２基板２４０と、図１３に示した第１基板２１０とを用いて形成された直流成分除去部３５０の模式的断面である。なお、図４１には、図３７から図４０までにおいて層構造の要素を示すために用いた参照番号と、図３５で素子を示すために用いた参照番号とを併せて示す。
　図示のように、第１基板２１０および第２基板２４０が積層された場合、光電変換素子１３０の一端が、配線部２１８および接続部２１９を通じて、第２基板２２０の接続部２２９に接続される。第２基板２４０の接続部２２９は、積層回路部２４２の配線を通じて、トランジスタ部２４３の一端と、容量素子２４４の一端とにそれぞれ接続される。これにより、第２基板２４０には、濾波部１４１が形成される。
　また、第２基板２４０においては、積層回路部２４２の他の領域の配線および素子により、出力部１４３等が形成される。こうして、第１基板２１０および第２基板２４０の２枚の基板を積層して、検出装置１００を形成できる。ここで、第１基板２１０には、専ら光電変換素子１３０が形成されるので、検出装置１００においては、高密度な受光部が形成される。また、第２基板２４０においては、抵抗素子として飽和領域で動作するトランジスタ部２４３と、下地基板２４１に埋設された容量素子２４４とを用いて濾波部１４１が形成されるので、濾波部１４１における下地基板２４１の利用効率が高い。
　なお、トレンチ２４５を用いて形成した容量素子２４４は、図３に示した直流成分除去部１４０を形成する場合にも用いることができる。よって、直流成分除去部１４０を備えた検出装置１００も、光電変換素子１３０を形成された第１基板２１０と、トレンチにより形成され容量素子２４４を形成された第２基板２４０との２枚の基板で形成できる。
　図４２は、他の構造を有する直流成分除去部３５１の回路図である。直流成分除去部３５１は、次に説明する部分を除くと、図３５に示した直流成分除去部３５０と同じ構造を有する。よって、共通の要素には、同じ参照番号を付して重複する説明を省く。
　直流成分除去部３５１は、濾波部１４１に配された容量素子３４１およびスイッチ素子３４４を有する点において、直流成分除去部１４０と異なる。容量素子３４１は、飽和領域で能動抵抗素子として動作するトランジスタ部２４３の制御端子に接続される。スイッチ素子３４４は、容量素子３４１に対して、バイアス電源を接続または遮断する。
　スイッチ素子３４４がバイアス電源を容量素子３４１に接続した場合、容量素子３４１は充電され、トランジスタ部２４３の制御端子に印加する電圧を生じる。スイッチ素子３４４がバイアス電源を容量素子３４１から遮断した場合も、容量素子３４１は、トランジスタ部２４３の制御端子に印加する電圧を維持する。また、バイアス電源は、容量素子３４１を充電しなくなるので、直流成分除去部３５１における消費電力が抑制される。
　図４３は、直流成分除去部３５１の動作を示すタイミングチャートである。直流成分除去部３５１を含む検出装置１００が動作を開始した当初、光電変換素子１３０に接続されたスイッチ素子３４２は開き、トランジスタ部２４３および容量素子３４１に接続されたスイッチ素子３４４が閉じている。これにより、容量素子３４１は、バイアス電源から供給された電力により充電される。よって、容量素子３４１の両端の間には電位差が生じる。
　図示のタイミングＰに、まず、スイッチ素子３４４が開放される。これにより、バイアス電源から容量素子２４４への電流は遮断されるが、容量素子３４１の両端の電位差は維持される。よっで、充電された容量素子３４１により生じた電圧が、トランジスタ部２４３の制御端子に印加される。この状態は、不可避な漏れ電流により容量素子３４１の充電量が低下するまで維持される。このように、直流成分除去部３５１は、トランジスタ部２４３の飽和領域の動作を、バイアス電流を流すことなく維持できる。
　次に、図示のタイミングＱに、スイッチ素子３４３が閉じられ、光電変換素子１３０が、トランジスタ部２４３に接続される。これにより、トランジスタ部２４３および容量素子２４４が形成するハイパスフィルタにより濾波された信号が、出力部１４３に出力される。なお、直流成分除去部３５１におけるスイッチ素子３４３、３４４としては、電気的な制御により繰り返し開閉できるトランジスタ等を用いることができる。
　図４４は、また他の構造を有する直流成分除去部３５２の回路図である。直流成分除去部３５２は、次に説明する部分を除くと、図３５に示した直流成分除去部３５０と同じ構造を有する。よって、共通の要素には同じ参照番号を付して重複する説明を省く。
　直流成分除去部３５２は、複数のスイッチ素子３４５および複数のトランジスタ部２４３を有する。複数のトランジスタ部２４３の各々の一端は、スイッチ素子３４５を介して個別に容量素子１４４に接続される。複数のスイッチ素子３４５は個別に開閉して、閉じた場合に、対応するトランジスタ部２４３を容量素子１４４に接続する。
　よって、直流成分除去部３５２は、接続するスイッチ素子３４５を選択することにより、濾波部１４１の特性を変化させることができる。これにより、製造公差による濾波部１４１特性のばらつきを、スイッチ素子３４５の設定により電気的に調整することができる。また、検出装置１００の用途に応じて、濾波部１４１において濾波すべき帯域を変化させることができる。
　濾波部１４１におけるスイッチ素子３４５としては、開閉を外部から電気的に制御する場合は、トランジスタ等の制御素子を使用できる。また、製造誤差の調整のように１回限りの調整に用いる場合は、溶断フューズ等の使い切り素子を用いてもよい。
　なお、図示の濾波部１４１は、４組のスイッチ素子３４５およびトランジスタ部２４３を備えるが、選択できるトランジスタ部２４３の数が４に限られないことはもちろんである。また、複数のトランジスタ部２４３の特性は、互いに同じであってもよいし、相互に異なっていてもよい。例えば、トランジスタ部２４３の特性が、ＪＩＳのＪＩＳＺ８６０１、Ｃ５０６３等で定められた標準数列をなすように組み合わせてもよい。これにより、濾波部１４１の特性を広い範囲で変化させることができる。更に、トランジスタ部２４３に加えて、小さな固定抵抗素子を加えて、濾波部１４１の特性を微調整してもよい。
　また、図示の例では、接続するトランジスタ部２４３を変更することにより、濾波部１４１においてカットオフ周波数を決定する抵抗値を変化させているが、他の特性、例えば、Ｇｍ値および容量値の少なくとも一方を可変にしてもよい。更に、これらに抵抗値を加えたいくつかの特性値を調整可能にしてもよい。
　更に、上記の例では、基板を貫通する受動素子を形成する場合と、基板を貫通しないで受動素子を形成する場合とをそれぞれ説明した。しかしながら、貫通する受動素子と貫通しない受動素子とを混在させてもよいことはもちろんであり、更に、基板の表面に形成した受動素子が更に混在し得ることはいうまでもない。
　また、上記した例では、光電変換素子１３０と直流成分除去部１４０が互いに異なる基板に形成された例を示したが、これに代えて、光電変換素子１３０および直流成分除去部１４０を同一の基板に形成してもよい。この場合、前記したように、直流成分除去部１４０を、画素毎、もしくは、少なくとも一定数の画素を含む群毎に設ける。
　また、濾波部１４１の抵抗素子１４２および容量素子１４４が互いに同一の基板に形成された例を示したが、これに代えて、抵抗素子１４２および容量素子１４４を互いに積層された異なる二つの基板に個別に形成してもよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００　検出装置、１１０　検出対象物、１１１　自然光源、１１２　自然光、１１３　照明光源、１１４　変調照明光、１２０　反射光、１２２　参照信号、１２４　信号、１３０　光電変換素子、１４０、３４０、３５０、３５１、３５２　直流成分除去部、１４１　濾波部、１４２　抵抗素子、１４３　出力部、１４４、２４４、３４１　容量素子、１４６　演算増幅器、１４８　抵抗素子、１５０　乗算器、１６０　ローパスフィルタ、２１０、３１０　第１基板、２１１、２２１、２３１　基板、２１２、２２２、２３２、２４２　積層回路部、２１３　受光部、２１４　ウエハサポート、２１８、２２８、２３８　配線部、２１９、２２９、２３９　接続部、２２０、２４０　第２基板、２２３、２３３、２４３　トランジスタ部、２２４、２５２　導通ビア、２２５　抵抗ビア、２２６　ポスト、２２７　酸化膜、２３０　第３基板、２４１　下地基板、２４５　トレンチ、２４６、２５６　拡散層、２４７　Ｐ型ウェル領域　、２４８　ゲート電極、２５０　容量ビア、２５４　誘電膜、２５１　ビアホール、３４２、３４３、３４４、３４５　スイッチ素子

Claims (34)

  1. 　入射光に応じた電気信号を出力する複数の光電変換素子と、
    　前記複数の光電変換素子のそれぞれ、または、前記複数の光電変換素子のうちの所定の個数の前記光電変換素子をそれぞれが含む複数の素子群のそれぞれに対応して設けられ、前記複数の光電変換素子から出力された前記電気信号から所定の周波数を有する信号を減衰させる複数のフィルタ回路と、
    を備える検出素子。
  2. 　前記複数の光電変換素子は第１の基板に設けられており、
    　前記複数のフィルタ回路は、前記第１の基板に積層された第２の基板に設けられている請求項１に記載の検出素子。
  3. 　前記フィルタ回路は、前記入射光に含まれる背景光に対応した周波数成分を前記電気信号から減衰させる請求項１または２に記載の検出素子。
  4. 　前記フィルタ回路は抵抗素子を有し、前記抵抗素子は前記第２の基板に形成された凹部または貫通孔内に設けられている請求項２に記載の検出素子。
  5. 　前記第２の基板は、基板と、前記基板上に設けられた配線層とを有し、
    　前記凹部または前記貫通孔は、前記基板に形成されている請求項４に記載の検出素子。
  6. 　前記抵抗素子は、前記光電変換素子から前記電気信号を受ける配線よりも高い電気抵抗値を有する請求項４または５に記載の検出素子。
  7. 　前記抵抗素子は、前記光電変換素子から前記電気信号を受ける配線の径よりも大きい径を有する請求項４から６のいずれか一項に記載の検出素子。
  8. 　前記抵抗素子の少なくとも一部はポリシリコンにより形成される請求項４から７のいずれか一項に記載の検出素子。
  9. 　前記第２の基板は、前記第２の基板を厚さ方向に貫通して電気的な接続を担う導通ビアを有し、前記抵抗素子は、前記導通ビアよりも高い電気抵抗値を有する請求項４から８のいずれか一項に記載の検出素子。
  10. 　前記抵抗素子は、前記第１の基板の面方向について前記光電変換素子の中心に配されている請求項４から９のいずれか一項に記載の検出素子。
  11. 　前記フィルタ回路は容量素子を有し、前記容量素子は前記第２の基板に形成された凹部または貫通孔内に設けられている請求項２および請求項４から１０のいずれか一項に記載の検出素子。
  12. 　前記第２の基板は、前記第２の基板を厚さ方向に貫通して電気的な接続を担う導通ビアを有し、
    　前記容量素子は、前記導通ビアよりも大きな電気容量を有する請求項１１に記載の検出素子。
  13. 　前記容量素子は、前記第２の基板を貫通する中心軸に対して同軸状に形成された一対の電極と、前記一対の電極に挟まれた環状の誘電体とを含み、前記第２の基板の厚さ方向に延在する請求項１１または１２に記載の検出素子。
  14. 　前記容量素子は、前記第１の基板に形成された電極と、前記第２の基板に形成された電極とを含む請求項１１から１３のいずれか一項に記載の検出素子。
  15. 　前記第２の基板は、飽和領域で動作する電界効果トランジスタを含む抵抗回路を有する請求項２および請求項４から１４のいずれか一項に記載の検出素子。
  16. 　前記抵抗回路は、前記光電変換素子が受光していない場合に、前記電界効果トランジスタのドレインおよびソースの間の電流を遮断する制御回路を含む請求項１５に記載の検出素子。
  17. 　前記抵抗回路は、前記電界効果トランジスタの制御端子に印加する制御電圧を保持する容量素子を有する請求項１５または１６に記載の検出素子。
  18. 　前記抵抗回路は、個別に導通する複数の電界効果トランジスタを含む請求項１５から１７のいずれか一項に記載の検出素子。
  19. 　前記抵抗回路において変化する電気的特性は、ｇｍ値、抵抗値、および容量値の少なくともひとつを含む請求項１８に記載の検出素子。
  20. 　前記複数の電界効果トランジスタは、互いに同じ特性を有する請求項１８または１９に記載の検出素子。
  21. 　前記複数の電界効果トランジスタは、互いに異なる特性を有する請求項１９または２０に記載の検出素子。
  22. 　前記フィルタ回路のカットオフ周波数は１００Hz以上であり１００KHｚ以下である請求項１から２１のいずれか一項に記載の検出素子。
  23. 　複数の前記光電変換素子を備え、前記第２の基板は、前記複数の光電変換素子のそれぞれに対応する複数の前記フィルタ回路を有する請求項２および請求項４から２１のいずれか一項に記載の検出素子。
  24. 　前記第２の基板は複数の基板を有し、前記フィルタ回路は抵抗素子および容量素子を有し、前記抵抗素子および前記容量素子は、互いに異なる前記基板にそれぞれ設けられている請求項２に記載の検出素子。
  25. 　入射光に応じた電気信号を出力する光電変換素子と、
    　前記光電変換素子から出力された前記電気信号から、前記入射光に含まれる背景光に対応した背景光成分を低減させる低減部と、
    　前記低減部で前記背景光成分が低減された前記電気信号と強度変調した参照信号とを乗算する乗算部と、
    を備える検出素子。
  26. 　入射光に応じた電気信号を出力する光電変換素子を有する第１の基板と、
    　前記光電変換素子から出力された前記電気信号から前記入射光に含まれる背景光に対応した成分を低減する低減部を有し、前記第１の基板に積層された第２の基板と、
    を備える検出素子。
  27. 　前記低減部はフィルタ回路を有する請求項２６に記載の検出素子。
  28. 　請求項１から請求項２７までのいずれか一項に記載の検出素子を備えるロックイン検出装置。
  29. 　基板と、前記基板に形成された凹部または貫通孔内に配置された容量素子とを有する基板。
  30. 　入射光に応じた電気信号を出力する複数の光電変換素子を形成する第１の段階と、
    　前記複数の光電変換素子のそれぞれ、または、前記複数の光電変換素子のうちの所定の個数の前記光電変換素子をそれぞれが含む複数の素子群のそれぞれに対応して、前記複数の光電変換素子から出力された前記電気信号から所定の周波数を有する信号を減衰させる複数のフィルタ回路を形成する第２の段階と、
    を含む検出素子の製造方法。
  31. 　前記第１の段階は、前記複数の光電変換素子を第１の基板に形成する段階を含み、
    　前記第２の段階は、前記複数のフィルタ回路を第２の基板に形成する段階を含み、
    　前記第１の基板と前記第２の基板とを互いに積層する第３の段階を含む請求項３０に記載の検出素子の製造方法。
  32. 　前記第２の基板に凹部または貫通孔を形成する段階と、
    　前記凹部または前記貫通孔内に前記フィルタ回路の抵抗素子として機能する抵抗ビアを形成する段階と
    を含む請求項３１に記載の検出素子の製造方法。
  33. 　前記第１の基板および前記第２の基板を積層した後に、導通用の導通ビアを前記第２の基板に形成する段階を含む請求項３１または３２に記載の検出素子の製造方法。
  34. 　入射光に応じた電気信号を出力する光電変換素子を第１の基板に形成する段階と、
    　前記光電変換素子から出力された前記電気信号から前記入射光に含まれる背景光に対応した成分を低減する低減部を第２の基板に形成する段階と、
    　前記第１の基板と前記第２の基板とを互いに積層する段階と、
    を含む検出素子の製造方法。
PCT/JP2015/060264 2014-03-31 2015-03-31 検出素子、ロックイン検出装置、基板、および検出素子の製造方法 Ceased WO2015152297A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP15773067.2A EP3128743B1 (en) 2014-03-31 2015-03-31 Detection element, lock-in detection device, substrate, and manufacturing method for detection element
JP2016511963A JP6319426B2 (ja) 2014-03-31 2015-03-31 検出装置、電子機器および製造方法
CN201580018291.XA CN106134182B (zh) 2014-03-31 2015-03-31 检测元件、锁定检测装置、基板及检测元件的制造方法
US15/270,367 US10026768B2 (en) 2014-03-31 2016-09-20 Detector, detector with lock-in amplifier, substrate, and method for manufacturing a detector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014074063 2014-03-31
JP2014-074063 2014-03-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/270,367 Continuation US10026768B2 (en) 2014-03-31 2016-09-20 Detector, detector with lock-in amplifier, substrate, and method for manufacturing a detector

Publications (1)

Publication Number Publication Date
WO2015152297A1 true WO2015152297A1 (ja) 2015-10-08

Family

ID=54240615

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/060264 Ceased WO2015152297A1 (ja) 2014-03-31 2015-03-31 検出素子、ロックイン検出装置、基板、および検出素子の製造方法

Country Status (5)

Country Link
US (1) US10026768B2 (ja)
EP (1) EP3128743B1 (ja)
JP (1) JP6319426B2 (ja)
CN (1) CN106134182B (ja)
WO (1) WO2015152297A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017123282A1 (en) * 2016-01-15 2017-07-20 Raytheon Company Semi-active laser (sal) receivers and methods of use thereof
WO2017168711A1 (ja) * 2016-03-31 2017-10-05 株式会社ニコン 撮像素子、撮像システムおよび撮像方法
WO2017169480A1 (ja) * 2016-03-31 2017-10-05 株式会社ニコン 撮像素子および撮像装置
JP2019120690A (ja) * 2017-12-29 2019-07-22 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ３次元イメージセンサのピクセルアレイ及び３次元イメージセンサの動作方法
JP2019192941A (ja) * 2015-12-28 2019-10-31 株式会社半導体エネルギー研究所 撮像装置
WO2020105634A1 (ja) * 2018-11-19 2020-05-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JPWO2019131001A1 (ja) * 2017-12-28 2021-03-11 コネクテックジャパン株式会社 画像取得装置およびそれを備える表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424282B2 (en) 2019-02-25 2022-08-23 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
US12429565B2 (en) 2021-06-16 2025-09-30 Apple Inc. Single-chip optical transceiver
JP2023016007A (ja) 2021-07-20 2023-02-01 株式会社半導体エネルギー研究所 表示装置および電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241134A (ja) * 1999-02-22 2000-09-08 Fuji Xerox Co Ltd 形状計測装置および形状計測方法
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP2011192853A (ja) * 2010-03-16 2011-09-29 Sintokogio Ltd 半導体装置
JP2012049547A (ja) * 2003-06-17 2012-03-08 Microsoft Corp 三次元及び色彩検出における電荷管理のための方法及び装置
JP2012099580A (ja) * 2010-10-29 2012-05-24 Hamamatsu Photonics Kk フォトダイオードアレイ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US799465A (en) 1904-04-18 1905-09-12 Hermann Hoernes Propelling device for vehicles intended for air, water, and locomotion.
DE10125307A1 (de) * 2000-10-07 2002-08-01 Silicon Vision Ag Optischer Sensor
US7352454B2 (en) 2000-11-09 2008-04-01 Canesta, Inc. Methods and devices for improved charge management for three-dimensional and color sensing
US6515740B2 (en) 2000-11-09 2003-02-04 Canesta, Inc. Methods for CMOS-compatible three-dimensional image sensing using quantum efficiency modulation
US6580496B2 (en) 2000-11-09 2003-06-17 Canesta, Inc. Systems for CMOS-compatible three-dimensional image sensing using quantum efficiency modulation
US7259364B2 (en) * 2001-12-07 2007-08-21 Stmicroelectronics N.V. Method for the production of image sensors
US20050112462A1 (en) 2003-11-21 2005-05-26 Marple Jack W. High discharge capacity lithium battery
US8007940B2 (en) 2001-12-11 2011-08-30 Eveready Battery Company, Inc. High discharge capacity lithium battery
US7193691B2 (en) * 2002-11-19 2007-03-20 Bae Systems Information And Electronic Systems Integration Inc. Active sensor receiver detector array for countermeasuring shoulder-fired missiles
US6882216B2 (en) * 2003-06-24 2005-04-19 Realtek Semiconductor Corp. On-chip high-pass filter with large time constant
US8283071B2 (en) 2003-11-21 2012-10-09 Eveready Battery Company, Inc. High discharge capacity lithium battery
JP5223343B2 (ja) 2008-01-10 2013-06-26 株式会社ニコン 固体撮像素子
JP5283216B2 (ja) 2008-07-31 2013-09-04 国立大学法人静岡大学 高速電荷転送フォトダイオード、ロックインピクセル及び固体撮像装置
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
US8088667B2 (en) * 2008-11-05 2012-01-03 Teledyne Scientific & Imaging, Llc Method of fabricating vertical capacitors in through-substrate vias
JP2014011304A (ja) * 2012-06-29 2014-01-20 Toshiba Corp 固体撮像装置
JP6116344B2 (ja) 2013-05-01 2017-04-19 オリンパス株式会社 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241134A (ja) * 1999-02-22 2000-09-08 Fuji Xerox Co Ltd 形状計測装置および形状計測方法
JP2012049547A (ja) * 2003-06-17 2012-03-08 Microsoft Corp 三次元及び色彩検出における電荷管理のための方法及び装置
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP2011192853A (ja) * 2010-03-16 2011-09-29 Sintokogio Ltd 半導体装置
JP2012099580A (ja) * 2010-10-29 2012-05-24 Hamamatsu Photonics Kk フォトダイオードアレイ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3128743A4 *

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192940A (ja) * 2015-12-28 2019-10-31 株式会社半導体エネルギー研究所 撮像装置
US11942497B2 (en) 2015-12-28 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US11626439B2 (en) 2015-12-28 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US11239273B2 (en) 2015-12-28 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10910427B2 (en) 2015-12-28 2021-02-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP2019192941A (ja) * 2015-12-28 2019-10-31 株式会社半導体エネルギー研究所 撮像装置
US10012533B2 (en) 2016-01-15 2018-07-03 Raytheon Company Semi-active laser (SAL) receivers and methods of use thereof
JP2019504586A (ja) * 2016-01-15 2019-02-14 レイセオン カンパニー セミアクティブレーザー（ｓａｌ）受信器及びその使用方法
WO2017123282A1 (en) * 2016-01-15 2017-07-20 Raytheon Company Semi-active laser (sal) receivers and methods of use thereof
EP3439039A4 (en) * 2016-03-31 2019-09-18 Nikon Corporation IMAGING ELEMENT AND IMAGING DEVICE
US11682690B2 (en) 2016-03-31 2023-06-20 Nikon Corporation Image sensor and image capture device
US10720465B2 (en) 2016-03-31 2020-07-21 Nikon Corporation Image sensor and image capture device
US20200258934A1 (en) 2016-03-31 2020-08-13 Nikon Corporation Image sensor and image capture device
WO2017168711A1 (ja) * 2016-03-31 2017-10-05 株式会社ニコン 撮像素子、撮像システムおよび撮像方法
JP2024038309A (ja) * 2016-03-31 2024-03-19 株式会社ニコン 撮像素子
WO2017169480A1 (ja) * 2016-03-31 2017-10-05 株式会社ニコン 撮像素子および撮像装置
JP2022046686A (ja) * 2016-03-31 2022-03-23 株式会社ニコン 撮像素子および撮像装置
US11177312B2 (en) 2016-03-31 2021-11-16 Nikon Corporation Image sensor and image capture device
JPWO2017169480A1 (ja) * 2016-03-31 2019-01-31 株式会社ニコン 撮像素子および撮像装置
JPWO2019131001A1 (ja) * 2017-12-28 2021-03-11 コネクテックジャパン株式会社 画像取得装置およびそれを備える表示装置
JP7170526B2 (ja) 2017-12-29 2022-11-14 三星電子株式会社 ３次元イメージセンサのピクセルアレイ及び３次元イメージセンサの動作方法
JP2019120690A (ja) * 2017-12-29 2019-07-22 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ３次元イメージセンサのピクセルアレイ及び３次元イメージセンサの動作方法
JPWO2020105634A1 (ja) * 2018-11-19 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
KR20210093859A (ko) * 2018-11-19 2021-07-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
WO2020105634A1 (ja) * 2018-11-19 2020-05-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
TWI835928B (zh) * 2018-11-19 2024-03-21 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
JP7520721B2 (ja) 2018-11-19 2024-07-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
KR102861849B1 (ko) * 2018-11-19 2025-09-22 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
US12490529B2 (en) 2018-11-19 2025-12-02 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus having a storage capacitor with a thin insulating film

Also Published As

Publication number Publication date
EP3128743A4 (en) 2017-12-20
JPWO2015152297A1 (ja) 2017-04-13
CN106134182A (zh) 2016-11-16
EP3128743A1 (en) 2017-02-08
EP3128743B1 (en) 2025-05-21
CN106134182B (zh) 2019-05-17
US10026768B2 (en) 2018-07-17
JP6319426B2 (ja) 2018-05-09
US20170069677A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
JP6319426B2 (ja) 検出装置、電子機器および製造方法
US10714519B2 (en) Solid-state imaging device, method of manufacturing a solid-state imaging device, and electronic apparatus
US9960671B2 (en) Isolator with reduced susceptibility to parasitic coupling
US9209220B2 (en) Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus
JP5729100B2 (ja) 半導体装置の製造方法、半導体装置、電子機器
CN103283024B (zh) 高电荷容量像素架构、辐射图像摄像系统及其方法
JP6639554B2 (ja) 選択基板の両面に部品を有する集積回路、及びその製造方法
US7040173B2 (en) Pressure sensor and method for operating a pressure sensor
CN102403325B (zh) 半导体封装和半导体封装的制造方法以及光学模块
JP2009500821A (ja) 電子素子
US8581356B2 (en) Semiconductor structures for biasing devices
JP4329829B2 (ja) 半導体装置
CN106415788B (zh) 用于联接半导体基板的方法和系统
US20170194418A1 (en) Vertical capacitor contact arrangement and fabrication method
CN104078473A (zh) 固体摄像装置
JP2020145475A (ja) 薄膜型ｌｃ部品およびその実装構造
CN111049489A (zh) 具有叠置单元的半导体结构及制造方法、电子设备
US20200136010A1 (en) Fully-wet via patterning method in piezoelectric sensor
KR20060022670A (ko) 고체촬상장치 및 그의 제조방법
CN105453270B (zh) 芯片驱动性能改善的背光图像传感器芯片
CN100393175C (zh) 半导体装置
US20210233841A1 (en) Semiconductor device
JP5410901B2 (ja) 光検出装置
CN121014286A (zh) 摄像装置
EP3893391A1 (en) Amplifier circuit for a radiation detector

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15773067

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016511963

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015773067

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015773067

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2015773067

Country of ref document: EP