[go: up one dir, main page]

WO2015070591A1 - 阵列结构及其制作方法、阵列基板和显示装置 - Google Patents

阵列结构及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
WO2015070591A1
WO2015070591A1 PCT/CN2014/078940 CN2014078940W WO2015070591A1 WO 2015070591 A1 WO2015070591 A1 WO 2015070591A1 CN 2014078940 W CN2014078940 W CN 2014078940W WO 2015070591 A1 WO2015070591 A1 WO 2015070591A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal access
access terminal
array structure
electrode
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/078940
Other languages
English (en)
French (fr)
Inventor
马俊才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to US14/408,823 priority Critical patent/US20150338710A1/en
Publication of WO2015070591A1 publication Critical patent/WO2015070591A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Definitions

  • Figure 3 is a cross-sectional view of the signal access terminal region of Figure 2 taken along line A-A';

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列结构及其制作方法、阵列基板和显示装置，该阵列结构包括信号接入端子（3，4）和栅绝缘层（1），其中，栅绝缘层（1）具有凹槽（P），信号接入端子（3，4）位于该凹槽（P）内。由于凹槽（P）的位置低于其它结构，用以放置阵列测试或者点屏测试等测试用的信号接入端子（3，4）。通过这种凹槽的设计能够降低信号接入端子与显示区域的高度差，提高显示面板表面的平坦度，进一步提高取向的均匀效果，改善取向过程中由于高度导致的取向差异产生的Mura不良现象，提高产品特性。

Description

阵列结构及其制作方法、 阵列基板和显示装置 技术领域
本发明的实施例涉及一种阵列结构及其制作方法、阵列基板和显示装置。 背景技术
目前， 薄膜晶体管液晶显示器 （ Thin Film Transistor-Liquid Crystal Display, TFT-LCD ) 的生产线主要分为阵列 （Array ) 、 彩色滤光片或彩膜 ( Color Filter, CF ) 、 成盒（Cell ) 、 模组 ( Module )四个工艺流程。 在上 述工艺中， Array段的工序负责在 TFT基板上形成 TFT阵列， 主要负责 TFT 基板上金属层信号线和各个像素电容单元的制成， 最后得到 TFT阵列基板。 CF段的工序主要负责 CF基板上黑矩阵（ Black Matrix, BM )层、红绿蓝（ RGB ) 层（即彩膜层）以及透明导电层等的制成。 Cell段的工序负责将制作好的 TFT 阵列基板和 CF基板利用封框胶贴合在一起， 形成一个完整的、 闭合的显示 面板， 主要包括配向膜的印刷、 配向膜取向的制成、 液晶滴入、 封框胶固化 等步骤。 Module段的工序主要包括将制作好的显示面板贴上偏光片和 PCB 驱动电路后， 与背光源组装， 形成一个最终的显示模组成品。
在 Cell段的工序中， 在将 TFT阵列基板和 CF基板贴合之前， 还需要对 TFT阵列基板进行阵列测试（ Array Test )， 在将 TFT阵列基板和 CF基板贴 合后， 还需要进行点屏测试（Cell Test ) ， 在阵列测试或者是点屏测试过程 中都需要在玻璃基板上设置相应的信号接入端子（Pad )， 包括阵列测试信号 接入端子（AT Pad )和点屏测试信号接入端子（CT Pad ) 。 点屏测试可以在 对盒之后、 切割 （cutting )之前， 还可以在切割之后进行。 由于信号接入端 子的存在， 导致信号接入端子区域和显示区域存在比较明显的高度差， 从而 导致显示面板的表面平坦度很差。在后续进行配向膜的摩擦（即取向的制成） 过程中， 沿着信号接入端子方向存在摩擦强度的差异， 从而影响取向膜的成 膜效果， 产生 Mura不良， 最后得到的液晶屏表面亮度不均匀。 发明内容 在本发明的一个实施例中， 提供一种阵列结构， 其包括信号接入端子和 栅绝缘层， 其中， 所述栅绝缘层具有凹槽， 所述信号接入端子位于所述凹槽 内。
在本发明的另一个实施例中， 提供一种阵列结构的制作方法， 其包括： 在基板上形成栅绝缘层； 以及在信号接入端子对应的位置， 刻蚀掉部分所述 栅绝缘层， 以在所述栅绝缘层上形成凹槽。
在本发明的另一个实施例中， 提供一种阵列基板， 其包括玻璃基板和在 所述玻璃基板上形成的上述阵列结构。
在本发明的另一个实施例中，提供一种显示装置，其包括上述阵列基板。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例， 而非对本发明的限制。
图 1为测试阶段中具有各种测试功能的信号接入端子与显示面板的连接 关系的示意图；
图 2为取向过程中信号接入端子设置位置的示意图；
图 3是图 2中的信号接入端子区域沿 A-A'的剖视图；
图 4是本发明的实施例提供的一种阵列结构的示意图；
图 5为本发明的实施例提供的一种阵列结构的制作方法的步骤流程图； 图 6为本发明的实施例提供的一种阵列基板的示意图。 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图， 对本发明实施例的技术方案进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
图 1为测试阶段中具有各种测试功能的信号接入端子与显示面板的连接 关系的示意图。 在进行阵列测试和点屏测试的过程中， 需要在显示面板的周 边设置相应的信号接入端子， 通过短接端子 （Shorting bar )将信号接入端子 与显示面板中相应的电极线进行连接。 如果以点屏测试为例， 图 1 中的 00 为玻璃基板， 01为点屏测试信号接入端子（CT Pad ) ， 02为短接端子。
上述结构的取向过程中信号接入端子设置位置的示意图如图 2所示， 箭 头的方向即为取向方向。 在显示区域 Y中， 沿着箭头方向， 依次是蓝、 绿、 红三颜色像素。 在面板的周边还存在信号接入端子区域， 图 2中用 X表示。 在图 2中示出两个信号接入端子，即 XI和 X2。信号接入端子区域沿着 A-A， 的剖视图如图 3所示， 其中 00为玻璃基板， 1为栅绝缘层（Gate Insulation Layer, GI ) ， 2为钝化层， 3为栅电极， 4为透明电极层。
需要说明的是， 在图 3所示的结构中， 信号接入端子包括作为电极图案 的第一电极， 本发明以栅电极 3为例作为说明， 和第二电极， 本发明以透明 电极层 4为例作为说明，栅电极 3为由用于形成栅极的金属形成的电极图案。 可以理解，这里所说的栅电极 3与显示区域中薄膜晶体管的栅电极是不同的， 也正因如此， 信号接入端子的结构不限于此。 例如， 信号接入端子也可以包 括由用于形成源 /漏极的金属形成的电极图案和透明电极层 4， 这里可以配合 构图工艺做相应的调整。
为了降低信号接入端子区域和显示区域的高度差， 提高显示面板的平坦 度， 改善 Mura不良， 本发明的实施例提供了一种阵列结构及其制作方法。 此外， 本发明的实施例还提供了釆用上述阵列结构的阵列基板和包括该阵列 基板的显示装置。
实施例一
在本发明的实施例一中， 提供了一种阵列结构。 如图 4所示， 该阵列基 板包括栅电极 3和栅绝缘层 1， 在栅绝缘层 1上形成有凹槽 P， 栅电极 3对 应的位置处的栅绝缘层 1通过构图工艺 （例如， 包括光刻、 蚀刻等）被刻蚀 掉。
在上述阵列结构中， 通过将信号接入端子对应的位置处的栅绝缘层（例 如， 栅电极对应的位置处的栅绝缘层）刻蚀掉， 在栅绝缘层上形成用于放置 信号接入端子的凹槽。 通过上述凹槽的设计， 能够降低信号接入端子与显示 区域之间的高度差， 提高平坦度， 降低由于高度差导致的取向程度的差异， 从而避免由于取向不均匀导致的 Mura不良现象的发生。 本实施例中的凹槽用于放置进行测试操作的信号接入端子， 图 4中用 P 表示该凹槽， 此时信号接入端子已形成。 在对阵列基板或者对盒成功之后的 显示面板进行测试都需要各自的信号接入端子，但是由于其具有一定的厚度， 所以在阵列结构上连接该信号接入端子之后就会造成信号接入端子区域与显 示区域之间存在较为明显的高度差。 在对基板涂胶之后通过取向布进行取向 操作时， 会由于高度差造成取向布在不同区域（信号接入端子区域和显示区 域） 的摩 4察程度存在差异， 导致摩擦效果不够均勾， 进一步导致最后的阵列 基板或显示面板上存在 Mura不良， 影响显示效果。 但是， 在本实施例中， 将测试用的信号接入端子设置于刻蚀后得到的凹槽中， 使得进行测试过程中 的信号接入端子区域与显示区域的高度更加接近， 降低由于接入信号接入端 子产生的高度差， 保证均匀的摩擦效果， 避免产生 Mura不良。
本实施例中的信号接入端子包括阵列测试信号接入端子和 /或点屏测试 信号接入端子。 阵列测试信号接入端子（AT Pad )用于对阵列基板进行测试， 点屏测试信号接入端子（CT Pad )用于对显示面板进行测试， 即在信号接入 端子接通之后， 打开显示面板下方的背光源， 之后通过人眼观察和机器视觉 技术对显示面板上存在的缺陷进行检测。 需要说明的是， 本实施例的图 4中 是以点屏测试信号接入端子为例进行说明的， 除了阵列测试信号接入端子和 点屏测试信号接入端子之外，还可以包括具有其它测试功能的信号接入端子， 设置方式同理可知， 此处不再赘述。
此外， 在本实施例中， 在栅电极 3、 栅绝缘层 1以及凹槽 P上具有钝化 层 2， 并将栅电极 3上方的钝化层 2的一部分刻蚀掉， 钝化层 2被刻蚀的位 置上方具有透明电极层 4。
综上， 在本发明的实施例一提供的阵列结构中， 通过将信号接入端子所 在位置对应的栅绝缘层（例如， 栅电极对应的位置处的栅绝缘层）刻蚀掉， 在栅绝缘层上形成凹槽， 将用于测试的信号接入端子放置在该凹槽中， 能够 降低接入信号接入端子后信号接入端子区域与显示区域的高度差， 保证均匀 的摩擦效果， 避免产生 Mura不良。
实施例二
本发明的实施例二还提供了一种阵列结构的制作方法， 其包括： 通过构 图工艺， 在信号接入端子对应的位置 （例如， 栅电极对应的位置） ， 刻蚀掉 栅绝缘层， 在栅绝缘层上形成凹槽。
在本实施例中， 凹槽用于放置进行测试操作的信号接入端子。
进一步地， 在本实施例中， 信号接入端子为阵列测试信号接入端子和 / 或点屏测试信号接入端子。
进一步地， 在本实施例中， 在玻璃基板上， 在栅电极、 栅绝缘层以及凹 槽上具有钝化层， 并将栅电极上方的钝化层的一部分刻蚀掉。
进一步地， 在本实施例中， 钝化层被刻蚀的位置上方形成透明电极层。 上述阵列结构的制作方法的步骤流程如图 5所示，例如， 包括以下步骤： 步骤 Sl、 在基板（例如， 玻璃基板）上形成栅绝缘层 1;
步骤 S2、 通过构图工艺， 在信号接入端子所在的位置， 将栅绝缘层 1刻 蚀掉；
步骤 S3、 形成第一电极（例如， 信号接入端子区域中的栅电极 3 ) ； 步骤 S4、 形成钝化层， 并将第一电极上方的钝化层的一部分刻蚀掉； 步骤 S5、 在刻蚀掉钝化层的位置上形成第二电极层（例如， 透明电极层 4 ) 。
可以理解， 上述步骤 S3 中的第一电极可以釆用栅极金属制成。 这时为 了节省工艺成本， 例如， 上述阵列结构的制作方法可以包括以下步骤：
步骤 Sl，、 在基板（例如， 玻璃基板）上形成包括显示区域中的栅极和 信号接入端子区域中的栅电极 3的图案；
步骤 S2，、 形成栅绝缘层 1， 并通过构图工艺， 在信号接入端子所在的位 置， 将栅绝缘层 1刻蚀掉；
步骤 S3，、形成钝化层 2，并将栅电极 3上方的钝化层 2的一部分刻蚀掉； 步骤 S4，、 在刻蚀掉钝化层 2的位置上形成透明电极层 4。
需要说明的是， 在进行完步骤 S2，后， 第一电极的图案已暴露出来， 这 样在节约了工艺成本的条件下， 同样能够达到本发明的效果， 既减少信号接 入端子区域与显示区域明显的高度差， 从而緩解取向不良。
本领域技术人员应当理解，上述第一电极还可以釆用源漏金属材料制成， 只需要调整构图工艺即可， 在此不再赘述。
综上， 在本实施例提供的阵列结构的制作方法中， 通过将测试用的信号 接入端子放置在栅绝缘层上形成的凹槽中， 可以有效避免信号接入端子区域 和显示区域之间产生的高度差，保证均匀的摩擦效果，进一步避免产生 Mura 不良。
实施例三
本发明的实施例三还提供了一种阵列基板， 如图 6所示， 在玻璃基板上 形成上述实施例一中的阵列结构。
更进一步的， 本发明的实施例还提供了一种显示装置， 其包括上述阵列 基板。在上述显示装置中，由于将信号接入端子所在位置对应的栅绝缘层（例 如， 栅电极下方的栅绝缘层）刻蚀掉， 在栅绝缘层上形成凹槽， 将用于测试 的信号接入端子放置在该凹槽中， 能够降低接入信号接入端子后信号接入端 子区域与显示区域之间的高度差， 保证均匀的摩擦效果。 通过使用上述显示 装置， 由于在显示面板表面进行均匀取向， 可以避免产生 Mura不良， 保证 显示装置的良好的显示效果。
以上实施例仅用以说明本发明的技术方案， 而非对其限制； 尽管参照前 述实施例对本发明进行了详细的说明， 本领域的普通技术人员应当理解： 其 依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分技术 特征进行等同替换； 而这些修改或者替换， 并不使相应技术方案的本质脱离 本发明各实施例技术方案的精神和范围。
本申请要求于 2013年 11月 15日递交的中国专利申请第 201310577779.9 号的优先权， 在此全文引用上述中国专利申请公开的内容以作为本申请的一 部分。

Claims

权利要求书
I、 一种阵列结构， 包括信号接入端子和栅绝缘层， 其中， 所述栅绝缘层 具有凹槽， 所述信号接入端子位于所述凹槽内。
2、如权利要求 1所述的阵列结构， 其中， 所述信号接入端子包括形成在 所述凹槽内的第一电极。
3、如权利要求 2所述的阵列结构， 其中， 所述信号接入端子包括阵列测 试信号接入端子和 /或点屏测试信号接入端子。
4、 如权利要求 2所述的阵列结构， 其中， 所述第一电极、 所述栅绝缘层 以及所述凹槽上具有钝化层， 所述第一电极上方的所述钝化层的一部分被刻 蚀掉。
5、如权利要求 4所述的阵列结构， 其中， 所述钝化层被刻蚀的位置上方 具第二电极。
6、如权利要求 5所述的阵列结构，其中，所述第一电极由金属材料制成， 所述第二电极由透明电极材料制成。
7、 一种阵列结构的制作方法， 包括：
在基板上形成栅绝缘层； 以及
在信号接入端子对应的位置， 刻蚀掉部分所述栅绝缘层， 以在所述栅绝 缘层上形成凹槽。
8、如权利要求 7所述的阵列结构的制作方法， 其中， 所述凹槽用于放置 进行测试操作的信号接入端子。
9、如权利要求 7或 8所述的阵列结构的制作方法， 其中， 所述信号接入 端子为阵列测试信号接入端子和 /或点屏测试信号接入端子。
10、 如权利要求 7所述的阵列结构的制作方法， 其中所述信号接入端子 包括形成在所述凹槽内的第一电极。
I I、如权利要求 10所述的阵列结构的制作方法，其中，在所述第一电极、 所述栅绝缘层以及所述凹槽上形成钝化层， 所述第一电极上方的所述钝化层 的一部分被刻蚀掉。
12、如权利要求 11所述的阵列结构的制作方法， 其中， 在所述钝化层被 刻蚀的位置上方形成第二电极。
13、 如权利要求 6-10中的任一项所述的阵列结构的制作方法， 其中， 所 述第一电极由金属材料制成； 所述第二电极由透明电极材料制成。
14、 一种阵列基板， 包括基板和在所述基板上形成的阵列结构， 所述阵 列结构为权利要求 1-6中的任一项所述的阵列结构。
15、 一种显示装置， 包括权利要求 14所述的阵列基板。
PCT/CN2014/078940 2013-11-15 2014-05-30 阵列结构及其制作方法、阵列基板和显示装置 Ceased WO2015070591A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/408,823 US20150338710A1 (en) 2013-11-15 2014-05-30 Array structure, method for manufacturing the same and array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310577779.9 2013-11-15
CN201310577779.9A CN103633101B (zh) 2013-11-15 2013-11-15 一种阵列结构及其制作方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
WO2015070591A1 true WO2015070591A1 (zh) 2015-05-21

Family

ID=50213947

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/078940 Ceased WO2015070591A1 (zh) 2013-11-15 2014-05-30 阵列结构及其制作方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US20150338710A1 (zh)
CN (1) CN103633101B (zh)
WO (1) WO2015070591A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633101B (zh) * 2013-11-15 2016-04-13 合肥京东方光电科技有限公司 一种阵列结构及其制作方法、阵列基板和显示装置
CN104503174B (zh) * 2014-12-24 2017-10-10 合肥京东方光电科技有限公司 Goa电路模块及其测试方法、显示面板和显示装置
CN104851404B (zh) * 2015-06-04 2018-09-04 合肥鑫晟光电科技有限公司 阵列基板及其修复方法、测试方法、制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101126876A (zh) * 2006-08-18 2008-02-20 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及其制造方法
CN101713895A (zh) * 2009-11-30 2010-05-26 信利半导体有限公司 液晶显示装置及其制作方法
CN103633101A (zh) * 2013-11-15 2014-03-12 合肥京东方光电科技有限公司 一种阵列结构及其制作方法、阵列基板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US7358104B2 (en) * 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
KR100640208B1 (ko) * 2002-12-28 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시패널의 검사용 범프 구조
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
KR100551046B1 (ko) * 2003-08-28 2006-02-09 삼성에스디아이 주식회사 유기 이엘 소자
KR100742376B1 (ko) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
KR101295192B1 (ko) * 2006-06-29 2013-08-09 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
US20080017859A1 (en) * 2006-07-18 2008-01-24 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
KR20080008704A (ko) * 2006-07-21 2008-01-24 삼성전자주식회사 표시기판, 그 제조방법 및 이를 갖는 표시장치
CN203275842U (zh) * 2013-06-09 2013-11-06 合肥京东方光电科技有限公司 一种阵列基板及显示装置
US9660004B2 (en) * 2014-03-21 2017-05-23 Apple Inc. Flexible displays with strengthened pad area

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101126876A (zh) * 2006-08-18 2008-02-20 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及其制造方法
CN101713895A (zh) * 2009-11-30 2010-05-26 信利半导体有限公司 液晶显示装置及其制作方法
CN103633101A (zh) * 2013-11-15 2014-03-12 合肥京东方光电科技有限公司 一种阵列结构及其制作方法、阵列基板和显示装置

Also Published As

Publication number Publication date
US20150338710A1 (en) 2015-11-26
CN103633101B (zh) 2016-04-13
CN103633101A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN102799033B (zh) 显示面板及其制作方法、显示装置
US9589834B2 (en) Array substrate and manufacturing method thereof, and display device
US20160064413A1 (en) Array substrate, method for manufacturing the same and display device
CN103226272B (zh) 一种阵列基板及其制备方法、显示装置
KR20100005883A (ko) 어레이 기판 및 이를 갖는 액정표시장치
WO2016106842A1 (zh) 薄膜晶体管阵列基板、液晶面板以及液晶显示器
TWI584028B (zh) 液晶顯示面板及薄膜電晶體基板
CN103744222A (zh) 彩色滤光片、制作方法及显示装置
WO2015039389A1 (zh) 阵列基板及其制作方法、显示装置
KR20140025081A (ko) 액정 표시 장치 및 그 제조 방법
WO2014146349A1 (zh) 阵列基板及显示装置
WO2017181469A1 (zh) 在olb区绑定引脚的方法
WO2016065798A1 (zh) 阵列基板及其制造方法、显示装置
WO2016202057A1 (zh) 阵列基板母板及其制作方法
TWI486685B (zh) 液晶顯示面板、薄膜電晶體基板及其製造方法
CN103926761B (zh) 一种用于阵列基板的测试结构及其制造方法
WO2017049865A1 (zh) 阵列基板、显示装置及其制作方法
WO2015070591A1 (zh) 阵列结构及其制作方法、阵列基板和显示装置
CN105093754B (zh) 一种tft-lcd阵列基板及其制作方法、显示装置
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
JP4299025B2 (ja) 液晶表示装置
KR102026928B1 (ko) 액정표시장치의 어레이 테스트 패드 설계 및 제조방법
US7830484B2 (en) TFT array substrate for inspection and method for inspection using the same
WO2015074335A1 (zh) 一种薄膜晶体管阵列基板及修补方法
WO2018232834A1 (zh) 阵列基板修补方法、阵列基板及液晶显示器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14408823

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14862888

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC - FORM 1205N

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC - FORM 1205A (02.12.2016)

122 Ep: pct application non-entry in european phase

Ref document number: 14862888

Country of ref document: EP

Kind code of ref document: A1