[go: up one dir, main page]

WO2014126016A1 - Ｌｅｄ素子及びその製造方法 - Google Patents

Ｌｅｄ素子及びその製造方法 Download PDF

Info

Publication number
WO2014126016A1
WO2014126016A1 PCT/JP2014/052894 JP2014052894W WO2014126016A1 WO 2014126016 A1 WO2014126016 A1 WO 2014126016A1 JP 2014052894 W JP2014052894 W JP 2014052894W WO 2014126016 A1 WO2014126016 A1 WO 2014126016A1
Authority
WO
WIPO (PCT)
Prior art keywords
sapphire substrate
moth
eye surface
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/052894
Other languages
English (en)
French (fr)
Inventor
敦志 鈴木
宏一 難波江
ヨハン エクマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EL Seed Corp
Original Assignee
EL Seed Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EL Seed Corp filed Critical EL Seed Corp
Priority to US14/763,342 priority Critical patent/US20160005923A1/en
Priority to CN201480007665.3A priority patent/CN104969366A/zh
Priority to HK16103129.0A priority patent/HK1215329A1/zh
Priority to JP2015500215A priority patent/JPWO2014126016A1/ja
Publication of WO2014126016A1 publication Critical patent/WO2014126016A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/872—Periodic patterns for optical field-shaping, e.g. photonic bandgap structures

Definitions

  • the present invention relates to an LED element and a manufacturing method thereof.
  • an LED element comprising a diffractive surface in which concave or convex portions are formed at a period, and an Al reflective film that is formed on the back side of the substrate and reflects light diffracted by the diffractive surface and re-enters the diffractive surface.
  • the light transmitted by the diffraction action is re-incident on the diffraction surface, and the light is transmitted again using the diffraction action on the diffraction surface, so that the light can be extracted outside the element in a plurality of modes.
  • the inventors of the present application sought to further improve the light extraction efficiency.
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide an LED element capable of further improving the light extraction efficiency and a method for manufacturing the same.
  • the present invention comprises a sapphire substrate, a semiconductor stacked portion including a light emitting layer formed on the surface of the sapphire substrate, and a reflective portion formed on the semiconductor stacked portion
  • the surface of the sapphire substrate has a vertical moth-eye surface having a plurality of concave portions or convex portions having a period larger than twice the optical wavelength of light emitted from the light emitting layer and smaller than the coherent length
  • the back surface of the sapphire substrate is A transmission moth-eye surface having a concave or convex portion having a period smaller than twice the optical wavelength of light emitted from the light emitting layer is formed, and the vertical moth-eye surface is incident on the vertical moth-eye surface from the semiconductor stacked portion side.
  • the intensity distribution of light emitted by reflection from the verticalized moth-eye surface on the laminated part side is biased in a direction perpendicular to the interface between the semiconductor laminated part and the sapphire substrate, and in an angular range exceeding the critical angle, Compared to the intensity distribution of light incident on the vertical moth-eye surface on the semiconductor laminate side, the intensity distribution of light emitted from the vertical moth-eye surface on the sapphire substrate side is transmitted with respect to the interface.
  • the reflection portion may have a higher reflectance at an angle closer to the perpendicular to the interface.
  • a resist alteration process for increasing the etching selectivity, and a plasma of Ar gas is applied to the sapphire substrate side by applying a bias output higher than the bias output of the resist alteration process to increase the etching selectivity.
  • a mask layer etching step for etching the mask layer using a mask as a mask, and etching Etching the sapphire substrate using the mask layer thus formed as a mask to form the recesses or the protrusions, and forming the semiconductor stack on the etched surface of the sapphire substrate There is provided a method for manufacturing an LED element, which includes a semiconductor forming step and a multilayer film forming step of forming the dielectric multilayer film on the back surface of the sapphire substrate.
  • the sapphire substrate may be etched in the state in which the resist film remains on the mask layer in the substrate etching step.
  • the mask layer includes a SiO 2 layer on the sapphire substrate and a Ni layer on the SiO 2 layer.
  • the SiO 2 layer The sapphire substrate may be etched in a state where the Ni layer and the resist film are laminated.
  • a semiconductor laminate including a sapphire substrate, a light emitting layer formed on the surface of the sapphire substrate, a reflector formed on the back surface of the sapphire substrate, and the semiconductor laminate
  • An electrode formed thereon, and the surface of the sapphire substrate has a plurality of recesses or protrusions having a period greater than twice the optical wavelength of light emitted from the light emitting layer and less than the coherent length
  • the surface of the electrode is a transmission moth-eye surface having recesses or projections having a period smaller than twice the optical wavelength of light emitted from the light-emitting layer
  • the vertical moth-eye surface is the semiconductor stacked portion Reflects and transmits light incident on the vertical moth-eye surface from the side, and enters the vertical moth-eye surface on the semiconductor stacked portion side in an angle range exceeding the critical angle.
  • the intensity distribution of light emitted from the verticalized moth-eye surface on the semiconductor laminated portion side is biased in a direction perpendicular to the interface between the semiconductor laminated portion and the sapphire substrate.
  • the light emitted from the vertical moth-eye surface on the sapphire substrate side by transmission compared to the intensity distribution of light incident on the vertical moth-eye surface on the semiconductor stack side in the angle range exceeding the critical angle The light whose intensity distribution is adjusted to be biased in a direction perpendicular to the interface by reflection and transmission on the verticalized moth-eye surface is configured so that the intensity distribution of There is provided a face-up type LED element that is emitted to the outside of the element in a state where Fresnel reflection is suppressed through the transmissive moth-eye surface.
  • the sapphire substrate includes a sapphire substrate and a semiconductor stacked portion including a light emitting layer formed on the surface of the sapphire substrate, and the surface of the sapphire substrate emits light emitted from the light emitting layer.
  • the vertical moth-eye surface Forming a vertical moth-eye surface having a plurality of concave or convex portions having a period larger than twice the optical wavelength of the optical wavelength and smaller than the coherent length, and the vertical moth-eye surface is incident on the vertical moth-eye surface from the semiconductor stacked portion side Compared with the intensity distribution of light incident on the vertical moth-eye surface on the semiconductor multilayer portion side in an angle range that reflects and transmits light and exceeds the critical angle, the vertical moth eye on the semiconductor multilayer portion side is compared.
  • the intensity distribution of light emitted by reflection from the surface is deviated in a direction perpendicular to the interface between the semiconductor stack and the sapphire substrate, and the angular range exceeds the critical angle.
  • the intensity distribution of light emitted from the vertical moth-eye surface on the sapphire substrate side is transmitted through the interface.
  • the light whose intensity distribution is adjusted so as to be deviated in a direction perpendicular to the interface by reflection and transmission at the vertical moth-eye surface has a Fresnel reflection at the transmission moth-eye surface.
  • an LED element that is emitted to the outside of the element in a suppressed state.
  • the light extraction efficiency can be further improved.
  • FIG. 1 is a schematic cross-sectional view of an LED element showing a first embodiment of the present invention.
  • 2A and 2B are explanatory diagrams showing the diffraction action of light at the interface having different refractive indexes, where FIG. 2A shows a state of reflection at the interface, and FIG. 2B shows a state of transmission through the interface.
  • FIG. 3 shows the incident angle of light incident from the semiconductor layer side to the interface at the interface between the group III nitride semiconductor layer and the sapphire substrate when the period of the recesses or protrusions is 500 nm, and the diffraction action at the interface. It is a graph which shows the relationship of a transmission angle.
  • FIG. 1 is a schematic cross-sectional view of an LED element showing a first embodiment of the present invention.
  • 2A and 2B are explanatory diagrams showing the diffraction action of light at the interface having different refractive indexes, where FIG. 2A shows a state of reflection at the interface, and FIG
  • FIG. 4 shows the incident angle of light incident from the semiconductor layer side to the interface at the interface between the group III nitride semiconductor layer and the sapphire substrate when the period of the recesses or protrusions is 500 nm, and the diffraction action at the interface. It is a graph which shows the relationship of a reflection angle.
  • FIG. 5 is an explanatory view showing the traveling direction of light inside the device.
  • FIG. 6 is a partially enlarged schematic cross-sectional view of the LED element.
  • 7A and 7B show a sapphire substrate, in which FIG. 7A is a schematic perspective view, FIG. 7B is a schematic explanatory view showing an AA section, and FIG. 7C is a schematic enlarged explanatory view.
  • FIG. 7A is a schematic perspective view
  • FIG. 7B is a schematic explanatory view showing an AA section
  • FIG. 7C is a schematic enlarged explanatory view.
  • FIG. 8 is a schematic explanatory diagram of a plasma etching apparatus.
  • FIG. 9 is a flowchart showing a method for etching a sapphire substrate.
  • FIG. 10A shows a process of an etching method for a sapphire substrate and a mask layer, (a) shows a sapphire substrate before processing, (b) shows a state in which a mask layer is formed on sapphire, and (c) shows a mask layer. A state where a resist film is formed is shown, (d) shows a state where a mold is brought into contact with the resist film, and (e) shows a state where a pattern is formed on the resist film.
  • FIG. 10A shows a process of an etching method for a sapphire substrate and a mask layer, (a) shows a sapphire substrate before processing, (b) shows a state in which a mask layer is formed on sapphire, and (c) shows a mask layer. A state where a resist film is formed is shown, (
  • FIG. 10B shows a process of the etching method of the sapphire substrate and the mask layer, (f) shows a state where the remaining film of the resist film is removed, (g) shows a state where the resist film is altered, and (h) shows The mask layer is etched using the resist film as a mask, and (i) shows the sapphire substrate etched using the mask layer as a mask.
  • FIG. 10C shows the process of the etching method of the sapphire substrate and the mask layer, (j) shows a state where the sapphire substrate is further etched using the mask layer as a mask, and (k) shows a state where the remaining mask layer is removed from the sapphire substrate. (L) shows a state in which wet etching is performed on the sapphire substrate.
  • FIG. 11 is a graph showing the reflectivity of the reflecting portion of Example 1.
  • FIG. 12 is a graph showing the reflectance of the reflecting portion of Example 2.
  • FIG. 13 is a schematic cross-sectional view of an LED element showing a second embodiment of the present invention.
  • FIG. 14 is a partially enlarged schematic cross-sectional view of the LED element.
  • FIG. 15 is a graph showing the reflectance of the reflecting portion of Example 3.
  • FIG. 16 is a graph showing the reflectivity of the reflective portion of Example 4.
  • FIG. 1 is a schematic cross-sectional view of an LED element showing a first embodiment of the present invention.
  • the LED element 1 is obtained by forming a semiconductor laminated portion 19 made of a group III nitride semiconductor layer on the surface of a sapphire substrate 2.
  • the LED element 1 is a flip chip type, and light is mainly extracted from the back side of the sapphire substrate 2.
  • the semiconductor stacked unit 19 includes a buffer layer 10, an n-type GaN layer 12, a light emitting layer 14, an electron blocking layer 16, and a p-type GaN layer 18 in this order from the sapphire substrate 2 side.
  • a p-side electrode 27 is formed on the p-type GaN layer 18, and an n-side electrode 28 is formed on the n-type GaN layer 12.
  • the buffer layer 10 is formed on the surface of the sapphire substrate 2 and is made of AlN.
  • the buffer layer 10 is formed by MOCVD (Metal-Organic-Chemical-Vapor-Deposition) method, but a sputtering method can also be used.
  • the n-type GaN layer 12 as the first conductivity type layer is formed on the buffer layer 10 and is made of n-GaN.
  • the light emitting layer 14 is formed on the n-type GaN layer 12, is made of GalnN / GaN, and emits blue light by injection of electrons and holes.
  • blue light refers to light having a peak wavelength of 430 nm or more and 480 nm or less, for example.
  • the peak wavelength of light emission of the light emitting layer 14 is 450 nm.
  • the electron block layer 16 is formed on the light emitting layer 14 and is made of p-AIGaN.
  • the p-type GaN layer 18 as the second conductivity type layer is formed on the electron block layer 16 and is made of p-GaN.
  • the n-type GaN layer 12 to the p-type GaN layer 18 are formed by epitaxial growth of a group III nitride semiconductor, and convex portions 2 c are periodically formed on the surface of the sapphire substrate 2. Planarization is achieved by lateral growth in the initial growth stage.
  • the active layer is formed by recombination of electrons and holes.
  • the layer structure of the semiconductor layer is arbitrary as long as it emits light.
  • the surface of the sapphire substrate 2 forms a vertical moth-eye surface 2a, and the back surface of the sapphire substrate 2 forms a transmission moth-eye surface 2g.
  • a flat portion 2b and a plurality of convex portions 2c periodically formed on the flat portion 2b are formed on the surface of the sapphire substrate 2.
  • the shape of each convex portion 2c may be a truncated cone shape such as a cone or a polygonal pyramid, or a truncated cone shape such as a truncated cone or a truncated polygonal truncated cone.
  • Each convex portion 2 c is designed to diffract light emitted from the light emitting layer 14.
  • the light verticalizing action can be obtained by the convex portions 2c arranged periodically.
  • the light verticalizing action means that the light intensity distribution is reflected and transmitted with respect to the interface between the sapphire substrate 2 and the semiconductor laminated portion 19 rather than before the light is incident on the vertical moth-eye surface. It is biased in the vertical direction.
  • each convex part 2i can be a truncated cone such as a cone or a polygonal pyramid, or a truncated cone such as a truncated cone or a truncated polygonal truncated cone.
  • the period of the convex part 2i of the transmission moth-eye surface is shorter than the period of the convex part 2c of the verticalized moth-eye surface. In the present embodiment, Fresnel reflection at the interface with the outside is suppressed by the convex portions 2i that are periodically arranged.
  • FIG. 2 is an explanatory view showing the diffraction action of light at an interface having different refractive indexes, where (a) shows a state of reflection at the interface and (b) shows a state of transmission through the interface.
  • n1 is the refractive index of the medium on the incident side
  • ⁇ is the wavelength of the incident light
  • m is an integer.
  • n1 is the refractive index of the group III nitride semiconductor. As shown in FIG. 2A, light incident on the interface is reflected at a reflection angle ⁇ ref that satisfies the above equation (1).
  • n2 is the refractive index of the medium on the exit side
  • m ′ is an integer.
  • n2 is the refractive index of sapphire.
  • FIG. 2B light incident on the interface is transmitted at a transmission angle ⁇ out that satisfies the above equation (2).
  • the period of the surface of the sapphire substrate 2 is the optical wavelength inside the element ( ⁇ / n1) and ( ⁇ / n2) must be larger. Therefore, the surface of the sapphire substrate 2 is set to have a period longer than ( ⁇ / n1) or ( ⁇ / n2) so that diffracted light exists.
  • FIG. 3 shows the incident angle of light incident from the semiconductor layer side to the interface at the interface between the group III nitride semiconductor layer and the sapphire substrate when the period of the recesses or protrusions is 500 nm, and the diffraction action at the interface. It is a graph which shows the relationship of a transmission angle.
  • FIG. 4 shows the incident angle of light incident on the interface from the semiconductor layer side and the diffraction at the interface at the interface between the group III nitride semiconductor layer and the sapphire substrate when the period of the recesses or protrusions is 500 nm. It is a graph which shows the relationship of the reflection angle by an effect
  • the critical angle of total reflection exists in the light incident on the verticalized moth-eye surface 2a, like a general flat surface.
  • the critical angle is 45.9 °.
  • the critical angle is 45.9 °
  • the light output exceeding the critical angle is about 70%, and the light output not exceeding the critical angle is about 30%. That is, extracting light in a region exceeding the critical angle greatly contributes to improving the light extraction efficiency of the LED element 1.
  • the angle will change to the side. That is, the intensity distribution of the light transmitted through the vertical moth-eye surface 2a on the sapphire substrate 2 side is emitted compared to the intensity distribution of the light incident on the vertical moth-eye surface 2a on the semiconductor multilayer portion 19 side. It is biased in a direction perpendicular to the interface between the portion 19 and the sapphire substrate 2.
  • the light reflected by the vertical moth-eye surface 2a changes in angle toward the perpendicular to the interface between the sapphire substrate 2 and the group III nitride semiconductor layer. .
  • this area is indicated by hatching.
  • the angle will change. That is, compared with the intensity distribution of light incident on the vertical moth-eye surface 2a on the semiconductor multilayer portion 19 side, the intensity distribution of light emitted from the vertical moth-eye surface 2a on the semiconductor multilayer portion 19 side is reflected by the semiconductor multilayer portion. It is biased in a direction perpendicular to the interface between the portion 19 and the sapphire substrate 2.
  • FIG. 5 is an explanatory view showing the traveling direction of light inside the device.
  • the light incident on the sapphire substrate 2 beyond the critical angle is transmitted and reflected in the vertical moth-eye surface 2 a in a direction closer to the vertical than the incident.
  • the light transmitted through the verticalized moth-eye surface 2a is incident on the transmissive moth-eye surface 2g in a state where the angle is changed toward the vertical direction.
  • the light reflected by the vertical moth-eye surface 2a is reflected by the p-side electrode 27 and the n-side electrode 28 while changing the angle toward the vertical direction, and then enters the vertical moth-eye surface 2a again.
  • the incident angle at this time is closer to the vertical than the previous incident angle.
  • the light incident on the transmission moth-eye surface 2g can be shifted to the vertical direction.
  • FIG. 6 is a partially enlarged schematic cross-sectional view of the LED element.
  • the p-side electrode 27 includes a diffusion electrode 21 formed on the p-type GaN layer 18, a dielectric multilayer film 22 formed in a predetermined region on the diffusion electrode 21, and a dielectric multilayer film. 22 and a metal electrode 23 formed on the substrate 22.
  • the diffusion electrode 21 is formed on the entire surface of the p-type GaN layer 18 and is made of a transparent material such as ITO (Indium Tin Oxide).
  • the dielectric multilayer film 22 is configured by repeating a plurality of pairs of the first material 22a and the second material 22b having different refractive indexes.
  • the first material 22a may be ZrO 2 (refractive index: 2.18)
  • the second material 22b may be SiO 2 (refractive index: 1.46)
  • the number of pairs is five. it can.
  • the metal electrode 23 covers the dielectric multilayer film 22 and is made of a metal material such as Al.
  • the metal electrode 23 is electrically connected to the diffusion electrode 21 through a via hole 22 a formed in the dielectric multilayer film 22.
  • the n-side electrode 28 is formed on the exposed n-type GaN layer 12 by etching the n-type GaN layer 12 from the p-type GaN layer 18.
  • the n-side electrode 28 includes a diffusion electrode 24 formed on the n-type GaN layer 12, a dielectric multilayer film 25 formed in a predetermined region on the diffusion electrode 24, and a metal formed on the dielectric multilayer film 25. Electrode 26.
  • the diffusion electrode 24 is formed on the entire surface of the n-type GaN layer 12 and is made of a transparent material such as ITO (Indium Tin Oxide).
  • the dielectric multilayer film 25 is configured by repeating a plurality of pairs of the first material 25a and the second material 25b having different refractive indexes.
  • the first material 25a may be ZrO 2 (refractive index: 2.18)
  • the second material 25b may be SiO 2 (refractive index: 1.46)
  • the number of pairs is five. it can.
  • the dielectric multilayer film 25 may be formed using a material different from ZrO 2 and SiO 2 , for example, AlN (refractive index: 2.18), Nb 2 O 3 (refractive index: 2.4), Ta 2 O 3 (refractive index: 2.35) or the like may be used.
  • the metal electrode 26 covers the dielectric multilayer film 25 and is made of a metal material such as Al. The metal electrode 26 is electrically connected to the diffusion electrode 24 through a via hole 25 a formed in the dielectric multilayer film 25.
  • the p-side electrode 27 and the n-side electrode 28 form a reflecting portion.
  • the p-side electrode 27 and the n-side electrode 28 each have a higher reflectance as the angle is closer to the vertical.
  • the light reflected by the vertical moth-eye surface 2a of the sapphire substrate 2 and changed in angle toward the perpendicular to the interface is incident. . That is, the intensity distribution of light incident on the reflecting portion is biased toward the vertical as compared with the case where the surface of the sapphire substrate 2 is a flat surface.
  • FIG. 7A and 7B show a sapphire substrate, in which FIG. 7A is a schematic perspective view, FIG. 7B is a schematic explanatory view showing an AA section, and FIG. 7C is a schematic enlarged explanatory view.
  • the verticalized moth-eye surface 2a has an intersection of virtual triangular lattices at a predetermined cycle so that the center of each convex portion 2c is the position of the vertex of an equilateral triangle in plan view. It is formed in alignment with.
  • the period of each convex part 2c is larger than the optical wavelength of the light emitted from the light emitting layer 14, and smaller than the coherent length of the said light.
  • the period here means the distance of the peak position of the height in the adjacent convex part 2c.
  • the optical wavelength means a value obtained by dividing the actual wavelength by the refractive index.
  • the coherent length corresponds to a distance until the periodic oscillations of the waves cancel each other and the coherence disappears due to the difference in the individual wavelengths of the photon group having a predetermined spectral width.
  • the period of each convex part 2c is 1 time or more of the optical wavelength, and the diffractive action gradually works effectively for incident light having an angle greater than or equal to the critical angle, and is 2 of the optical wavelength of the light emitted from the light emitting layer 14. If it is larger than twice, the number of transmission modes and reflection modes is sufficiently increased, which is preferable.
  • the period of each convex part 2c is below half of the coherent length of the light emitted from the light emitting layer 14.
  • the period of each convex part 2c is 460 nm. Since the wavelength of light emitted from the light emitting layer 14 is 450 nm and the refractive index of the group III nitride semiconductor layer is 2.4, the optical wavelength is 187.5 nm. Moreover, since the half width of the light emitted from the light emitting layer 14 is 27 nm, the coherent length of the light is 7837 nm. That is, the period of the verticalized moth-eye surface 2a is greater than twice the optical wavelength of the light emitting layer 14 and less than or equal to half the coherent length.
  • each convex portion 2c of the verticalized moth-eye surface 2a includes a side surface 2d extending upward from the flat portion 2b, and a center side of the convex portion 2c from the upper end of the side surface 2d. And a curved upper surface 2f formed continuously with the curved portion 2e.
  • the curved portion 2e is formed by dropping the corners by wet etching of the convex portion 2c before the curved portion 2e formed with the corners formed by the meeting portions of the side surface 2d and the upper surface 2f. Note that wet etching may be performed until the flat upper surface 2f disappears and the entire upper side of the convex portion 2c becomes the curved portion 2e.
  • each convex part 2c has a base end diameter of 380 nm and a height of 350 nm.
  • the verticalized moth-eye surface 2a of the sapphire substrate 2 is a flat portion 2b in addition to the convex portions 2c, so that the lateral growth of the semiconductor is promoted.
  • the transmission moth-eye surface 2g on the back surface of the sapphire substrate 2 is aligned with the intersections of the virtual triangular lattice at a predetermined cycle so that the center of each convex portion 2i is the position of the apex of the regular triangle in plan view. Formed.
  • the period of each convex part 2i is smaller than the optical wavelength of the light emitted from the light emitting layer. That is, Fresnel reflection is suppressed on the transmission moth-eye surface 2g. In this embodiment, the period of each convex part 2i is 300 nm.
  • the wavelength of light emitted from the light emitting layer 14 is 450 nm, and since the refractive index of sapphire is 1.78, the optical wavelength is 252.8 nm. That is, the period of the transmission moth-eye surface 2g is smaller than twice the optical wavelength of the light emitting layer 14. In addition, if the period of a moth-eye surface is 2 times or less of an optical wavelength, the Fresnel reflection in an interface can be suppressed. As the optical wavelength of the transmission moth-eye surface 2g approaches from 2 times to 1 time, the effect of suppressing Fresnel reflection increases. If the outside of the sapphire substrate 2 is resin or air, if the period of the transmission moth-eye surface 2g is 1.25 times or less of the optical wavelength, the same Fresnel reflection suppressing effect as 1 time or less can be obtained.
  • FIG. 8 is a schematic explanatory diagram of a plasma etching apparatus for processing a sapphire substrate.
  • the plasma etching apparatus 91 is of an inductively coupled type (ICP), a flat substrate holding base 92 that holds the sapphire substrate 2, a container 93 that contains the substrate holding base 92, and a container 93
  • a coil 94 provided via a quartz plate 96 and a power source 95 connected to the substrate holding base 92 are provided.
  • the coil 94 is a solid spiral coil, which supplies high-frequency power from the center of the coil, and the end of the outer periphery of the coil is grounded.
  • the sapphire substrate 2 to be etched is placed on the substrate holder 92 directly or via a transfer tray.
  • the substrate holding base 92 incorporates a cooling mechanism for cooling the sapphire substrate 2, and is controlled by the cooling control unit 97.
  • the container 93 has a supply port and can supply various gases such as O 2 gas and Ar gas.
  • the sapphire substrate 2 is placed on the substrate holder 92, and then the air in the container 93 is discharged to make the pressure reduced. Then, a predetermined processing gas is supplied into the container 93 and the gas pressure in the container 93 is adjusted. Thereafter, high-frequency high-frequency power is supplied to the coil 94 and the substrate holder 92 for a predetermined time to generate a reactive gas plasma 98. The plasma 98 is used to etch the sapphire substrate 2.
  • FIG. 9 is a flowchart showing the etching method.
  • the etching method of this embodiment includes a mask layer forming step S1, a resist film forming step S2, a pattern forming step S3, a residual film removing step S4, a resist alteration step S5, and a mask layer.
  • FIG. 10A shows the process of the etching method of the sapphire substrate and the mask layer, (a) shows the sapphire substrate before processing, (b) shows the state in which the mask layer is formed on the sapphire substrate, and (c) shows the mask. A state where a resist film is formed on the layer is shown, (d) shows a state where a mold is brought into contact with the resist film, and (e) shows a state where a pattern is formed on the resist film.
  • FIG. 10A shows the process of the etching method of the sapphire substrate and the mask layer, (a) shows the sapphire substrate before processing, (b) shows the state in which the mask layer is formed on the sapphire substrate, and (c) shows the mask. A state where a resist film is formed on the layer is shown, (d) shows a state where a mold is brought into contact with the resist film, and (e) shows a state where a pattern is formed on the resist film.
  • FIG. 10B shows a process of the etching method of the sapphire substrate and the mask layer
  • (f) shows a state where the remaining film of the resist film is removed
  • (g) shows a state where the resist film is altered
  • (h) shows The mask layer is etched using the resist film as a mask
  • (i) shows the sapphire substrate etched using the mask layer as a mask.
  • the resist film after the alteration is expressed by painting out in the drawing.
  • FIG. 10C shows the process of the etching method of the sapphire substrate and the mask layer
  • (j) shows a state where the sapphire substrate is further etched using the mask layer as a mask
  • (k) shows a state where the remaining mask layer is removed from the sapphire substrate.
  • (L) shows a state in which wet etching is performed on the sapphire substrate.
  • a sapphire substrate 2 before processing is prepared. Prior to etching, the sapphire substrate 2 is cleaned with a predetermined cleaning solution.
  • the sapphire substrate 2 is a sapphire substrate.
  • a mask layer 30 is formed on the sapphire substrate 2 (mask layer forming step: S1).
  • the mask layer 30 has a SiO 2 layer 31 on the sapphire substrate 2 and a Ni layer 32 on the SiO 2 layer 31.
  • the thickness of each layer 31 and 112 is arbitrary, for example, the SiO 2 layer can be 1 nm to 100 nm and the Ni layer 32 can be 1 nm to 100 nm.
  • the mask layer 30 may be a single layer.
  • the mask layer 30 is formed by a sputtering method, a vacuum evaporation method, a CVD method, or the like.
  • a resist film 40 is formed on the mask layer 30 (resist film forming step: S2).
  • a thermoplastic resin is used as the resist film 40 and is formed to have a uniform thickness by a spin coating method.
  • the resist film 40 is made of, for example, an epoxy resin and has a thickness of, for example, not less than 100 nm and not more than 300 nm. Note that a photo-curable resin can also be used as the resist film 40.
  • the resist film 40 is heated and softened together with the sapphire substrate 2, and the resist film 40 is pressed with a mold 50 as shown in FIG. 10A (d).
  • An uneven structure 51 is formed on the contact surface of the mold 50, and the resist film 40 is deformed along the uneven structure 51.
  • the resist film 40 is cooled and cured together with the sapphire substrate 2 while keeping the pressed state. Then, by separating the mold 50 from the resist film 40, the concavo-convex structure 41 is transferred to the resist film 40 as shown in FIG. 10A (e) (pattern forming step: S3).
  • the period of the concavo-convex structure 41 is 1 ⁇ m or less. In the present embodiment, the period of the concavo-convex structure 41 is 460 nm.
  • the diameter of the convex part 43 of the uneven structure 41 is 100 nm or more and 300 nm or less, for example, 230 nm.
  • the height of the convex part 43 is 100 nm or more and 300 nm or less, for example, 250 nm. In this state, a remaining film 42 is formed in the recess of the resist film 40.
  • the sapphire substrate 2 on which the resist film 40 is formed as described above is attached to the substrate holder 92 of the plasma etching apparatus 1. Then, the remaining film 42 is removed by, for example, plasma ashing to expose the mask layer 30 that is a workpiece as shown in FIG. 10B (f) (residual film removing step: S4).
  • O 2 gas is used as a processing gas for plasma ashing.
  • the convex portion 43 of the resist film 40 is also affected by ashing, and the side surface 44 of the convex portion 43 is not perpendicular to the surface of the mask layer 30 and is inclined by a predetermined angle.
  • the resist film 40 is exposed to plasma under the condition for alteration, thereby altering the resist film 40 and increasing the etching selectivity (resist alteration step: S5).
  • Ar gas is used as a process gas for modifying the resist film 40.
  • the bias output of the power source 95 for inducing plasma to the sapphire substrate 2 side is set to be lower than the etching condition described later.
  • the mask layer 30 as a workpiece is etched using the resist film 40 that has been exposed to plasma under etching conditions and has a high etching selectivity as a mask (mask layer etching step: S6).
  • Ar gas is used as a processing gas for etching the resist film 40.
  • a pattern 33 is formed in the mask layer 30 as shown in FIG.
  • the processing gas, the antenna output, the bias output, and the like can be changed as appropriate for the alteration condition and the etching condition, but it is preferable to change the bias output using the same processing gas as in this embodiment.
  • the condition for alteration when the processing gas is Ar gas, the antenna output of the coil 94 is 350 W, and the bias output of the power supply 95 is 50 W, curing of the resist film 40 was observed.
  • Etching of the mask layer 30 was observed when the etching gas was Ar gas, the antenna output of the coil 94 was 350 W, and the bias output of the power source 95 was 100 W.
  • the resist can be cured even if the antenna output is reduced or the gas flow rate is reduced.
  • the sapphire substrate 2 is etched using the mask layer 30 as a mask (sapphire substrate etching step: S7).
  • etching is performed with the resist film 40 remaining on the mask layer 30.
  • plasma etching is performed using a chlorine-based gas such as BCl 3 gas as a processing gas.
  • a verticalized moth-eye surface 2a is formed on the sapphire substrate 2.
  • the height of the concavo-convex structure of the verticalized moth-eye surface 2a is 350 nm.
  • the height of the concavo-convex structure can be made larger than 350 nm.
  • the etching may be finished with the resist film 40 remaining.
  • side etching is promoted by the SiO 2 layer 31 of the mask layer 30, and the side surface 2d of the convex portion 2c of the verticalized moth-eye surface 2a is inclined. Further, the side etching state can also be controlled by the inclination angle of the side surface 43 of the resist film 40. If the mask layer 30 is a single layer of the Ni layer 32, the side surface 2d of the convex portion 2c can be made substantially perpendicular to the main surface.
  • the mask layer 30 remaining on the sapphire substrate 2 is removed using a predetermined stripping solution (mask layer removing step: S8).
  • the SiO 2 layer 31 is removed by using hydrofluoric acid. Even if the resist film 40 remains on the mask layer 30, it can be removed together with the Ni layer 32 with high-temperature nitric acid. However, if the residual amount of the resist film 40 is large, the resist film 40 is previously obtained by O 2 ashing. Is preferably removed.
  • the corner of the convex portion 2c is removed by wet etching to form a curved portion (curved portion forming step: S9).
  • the etching solution is arbitrary, but for example, a phosphoric acid aqueous solution heated to about 170 ° C., so-called “hot phosphoric acid” can be used.
  • this bending part formation process can be abbreviate
  • the etching selectivity between the mask layer 30 and the resist film 40 can be increased. Thereby, it becomes easy to process the mask layer 30 with a fine and deep shape, and the mask layer 30 with a fine shape can be formed sufficiently thick.
  • the plasma etching apparatus 1 can continuously perform the alteration of the resist film 40 and the etching of the mask layer 30 without significantly increasing the number of steps.
  • the resist film 40 is altered and the mask layer 30 is etched by changing the bias output of the power supply 95, and the selectivity of the resist film 40 can be easily increased.
  • the sapphire substrate 2 is etched using the sufficiently thick mask layer 30 as a mask, it becomes easy to process the sapphire substrate 2 in a fine and deep shape.
  • forming a concavo-convex structure with a period of 1 ⁇ m or less and a depth of 300 nm or more in a sapphire substrate forms a resist film on the substrate on which the mask layer is formed, and etches the mask layer using the resist film.
  • the etching method of this embodiment is suitable for forming a concavo-convex structure having a period of 1 ⁇ m or less and a depth of 500 nm or more.
  • the nanoscale periodic concavo-convex structure is called moth eye, but when sapphire is processed to sapphire, sapphire is a difficult-to-cut material and can only be processed to a depth of about 200 nm. However, a step of about 200 nm may be insufficient as a moth eye. It can be said that the etching method of this embodiment has solved a novel problem in the case of performing moth-eye processing on a sapphire substrate.
  • the mask layer 30 made of SiO 2 / Ni is shown as a workpiece, it is needless to say that the mask layer 30 may be a single Ni layer or another material. In short, the resist may be altered to increase the etching selectivity between the mask layer 30 and the resist film 40.
  • the change of the bias output of the plasma etching apparatus 1 is shown as the condition for alteration and the condition for etching.
  • the condition for alteration may be a condition in which the resist is altered when the resist is exposed to plasma and the etching selectivity is increased.
  • the mask layer 30 includes the Ni layer 32, it is needless to say that the present invention can be applied to etching of other materials.
  • the sapphire substrate etching method of the present embodiment can also be applied to substrates of SiC, Si, GaAs, GaN, InP, ZnO, and the like.
  • a semiconductor laminated portion 19 made of a group III nitride semiconductor is epitaxially grown on the verticalized moth-eye surface 2a of the sapphire substrate 2 manufactured as described above using lateral growth (semiconductor formation step), and the p-side electrode 27 and The n-side electrode 28 is formed (electrode formation process). Thereafter, a convex portion 2i is formed on the back surface of the sapphire substrate 2 in the same process as the vertical moth-eye surface 2a on the front surface, and then divided into a plurality of LED devices 1 by dicing, whereby the LED device 1 is manufactured. .
  • the LED element 1 configured as described above has the verticalized moth-eye surface 2a, light incident at an angle exceeding the total reflection critical angle at the interface between the sapphire substrate 2 and the group III nitride semiconductor layer is input to the interface. On the other hand, it can be set to be vertical. Further, since the transmission moth-eye surface 2g that suppresses Fresnel reflection is provided, light that has been shifted vertically from the interface between the sapphire substrate 2 and the outside of the element can be smoothly taken out to the outside of the element.
  • the distance until the light emitted from the light emitting layer 14 reaches the back surface of the sapphire substrate 2 can be remarkably shortened, and the absorption of light inside the device can be suppressed.
  • the light in the angle region exceeding the critical angle of the interface propagates in the lateral direction, so there was a problem that the light was absorbed inside the device, but the light in the angle region exceeding the critical angle was verticalized Since the moth-eye surface 2a is close to the vertical and the Fresnel reflection on the moth-eye surface 2g of the light that is close to the vertical is suppressed, the light absorbed inside the device can be drastically reduced.
  • the convex part 2c is formed with a short period, the number of the convex parts 2c per unit area increases.
  • the convex portion 2c exceeds twice the coherent length, even if the convex portion 2c has a corner portion as a starting point of dislocation, the dislocation density is small, so that the light emission efficiency is hardly affected.
  • the period of the convex portion 2c becomes smaller than the coherent length, the dislocation density in the buffer layer 10 of the semiconductor stacked portion 19 increases, and the light emission efficiency decreases significantly. This tendency becomes more prominent when the period is 1 ⁇ m or less.
  • the decrease in light emission efficiency occurs regardless of the manufacturing method of the buffer layer 10 and occurs regardless of whether it is formed by the MOCVD method or the sputtering method.
  • the light emitting layer 14 is also a crystal having a relatively low dislocation density, and the light emitting efficiency is not impaired by forming the convex portion 2c on the verticalized moth-eye surface 2a.
  • the inventors of the present application significantly increase the light extraction efficiency of the LED element 1 by using a combination of the dielectric multilayer films 22 and 25 and the metal layers 23 and 26 as the p-side electrode 27 and the n-side electrode 28. I found something to do. That is, when the dielectric multilayer films 22 and 25 and the metal layers 23 and 26 are combined, the reflectivity increases as the angle is more perpendicular to the interface, which is advantageous for light that is closer to the interface. It becomes a reflection condition.
  • FIG. 11 is a graph showing the reflectivity of the reflecting portion of Example 1.
  • the dielectric multilayer film formed on ITO was combined with ZrO 2 and SiO 2 to have a pair number of 5, and an Al layer was formed on the dielectric multilayer film.
  • a reflectance of 98% or more is realized in an angle range where the incident angle is 0 degree to 45 degrees.
  • a reflectance of 90% or more is realized in an angle range where the incident angle is 0 to 75 degrees.
  • the combination of the dielectric multilayer film and the metal layer is an advantageous reflection condition for the light that is perpendicular to the interface.
  • FIG. 12 is a graph showing the reflectance of the reflecting portion of Example 2.
  • Example 2 only an Al layer was formed on ITO. As shown in FIG. 12, the reflectance is almost 84% regardless of the incident angle.
  • the reflective portion may be a single layer of metal such as only an Al layer.
  • FIG. 13 is a schematic cross-sectional view of an LED element showing a second embodiment of the present invention.
  • the LED element 101 has a semiconductor laminated portion 119 made of a group III nitride semiconductor layer formed on the surface of a sapphire substrate 102.
  • This LED element 101 is a face-up type, and light is mainly extracted from the side opposite to the sapphire substrate 102.
  • the semiconductor stacked unit 119 includes a buffer layer 110, an n-type GaN layer 112, a light emitting layer 114, an electron blocking layer 116, and a p-type GaN layer 118 in this order from the sapphire substrate 102 side.
  • a p-side electrode 127 is formed on the p-type GaN layer 118 and an n-side electrode 128 is formed on the n-type GaN layer 112.
  • the buffer layer 110 is formed on the surface of the sapphire substrate 102 and is made of AlN.
  • the n-type GaN layer 112 is formed on the buffer layer 110 and is composed of n-GaN.
  • the light emitting layer 114 is formed on the n-type GaN layer 112 and is made of GalnN / GaN. In this embodiment, the light emission peak wavelength of the light emitting layer 114 is 450 nm.
  • the electron block layer 116 is formed on the light emitting layer 114 and is made of p-AIGaN.
  • the p-type GaN layer 118 is formed on the electron block layer 116 and is made of p-GaN.
  • the n-type GaN layer 112 to the p-type GaN layer 118 are formed by epitaxial growth of a group III nitride semiconductor, and convex portions 102c are periodically formed on the surface of the sapphire substrate 102. Planarization is achieved by lateral growth in the initial growth stage.
  • the active layer is formed by recombination of electrons and holes.
  • the layer structure of the semiconductor layer is arbitrary as long as it emits light.
  • the surface of the sapphire substrate 102 forms a vertical moth-eye surface 102a
  • the p-side electrode 127 forms a transmission moth-eye surface 127g.
  • a flat portion 102b and a plurality of convex portions 102c periodically formed on the flat portion 102b are formed.
  • the shape of each convex portion 102c can be a truncated cone shape such as a cone or a polygonal pyramid, or a truncated cone shape such as a truncated cone or a truncated polygonal truncated cone.
  • Each convex part 102c is designed to diffract the light emitted from the light emitting layer 114.
  • a light verticalizing action can be obtained by each of the convex portions 102c arranged periodically.
  • the p-side electrode 127 has a diffusion electrode 121 formed on the p-type GaN layer 118 and a pad electrode 122 formed on a part of the diffusion electrode 121.
  • the diffusion electrode 121 is formed on the entire surface of the p-type GaN layer 118 and is made of a transparent material such as ITO (Indium Tin Oxide).
  • the pad electrode 122 is made of a metal material such as Al, for example.
  • a flat portion 127h and a plurality of convex portions 127i periodically formed on the flat portion 127h are formed on the surface of the diffusion electrode 121.
  • each convex portion 127i can be a truncated cone such as a cone or a polygonal pyramid, or a truncated cone such as a truncated cone or a truncated polygonal truncated cone.
  • the period of the convex portion 127 i on the transmission moth-eye surface is smaller than twice the optical wavelength of the light emitting layer 114. In the present embodiment, Fresnel reflection at the interface with the outside is suppressed by the convex portions 127i that are periodically arranged.
  • the n-side electrode 128 is formed on the exposed n-type GaN layer 112 by etching the n-type GaN layer 112 from the p-type GaN layer 118.
  • the n-side electrode 128 is formed on the n-type GaN layer 12 and is made of a metal material such as Al.
  • FIG. 14 is a partially enlarged schematic cross-sectional view of the LED element.
  • a dielectric multilayer film 124 is formed on the back side of the sapphire substrate 102.
  • the dielectric multilayer film 124 is covered with an Al layer 126 that is a metal layer.
  • the dielectric multilayer film 124 and the Al layer 126 form a reflecting portion, and light emitted from the light emitting layer 114 and transmitted through the vertical moth-eye surface 102a by the diffraction action is reflected by the reflecting portion. Then, the light transmitted by the diffractive action is re-incident on the diffractive surface 102a, and is transmitted again by using the diffractive action on the diffractive surface 102a, so that the light can be extracted outside the element in a plurality of modes.
  • the LED element 101 configured as described above has the verticalized moth-eye surface 102a, light incident at an angle exceeding the total reflection critical angle at the interface between the sapphire substrate 102 and the group III nitride semiconductor layer is shifted vertically. It can be. Furthermore, since the transmissive moth-eye surface 127g is provided, it is possible to suppress Fresnel reflection of light that is shifted vertically at the interface between the sapphire substrate 102 and the outside of the element. Thereby, the light extraction efficiency can be dramatically improved.
  • the distance until the light emitted from the light emitting layer 114 reaches the surface of the p-side electrode 127 can be remarkably shortened, and the light absorption inside the device can be suppressed.
  • the light in the angle region exceeding the critical angle of the interface propagates in the lateral direction, so there was a problem that the light was absorbed inside the device, but the light in the angle region exceeding the critical angle was verticalized By making the moth-eye surface 102a closer to the vertical, light absorbed inside the element can be drastically reduced.
  • the inventors of the present application have found that the light extraction efficiency of the LED element 101 is remarkably increased by using the combination of the dielectric multilayer film 124 and the metal layer 126 as the reflection part on the back surface of the sapphire substrate 102. . That is, when the dielectric multilayer film 124 and the metal layer 126 are combined, the reflectance becomes higher as the angle is more perpendicular to the interface, which is an advantageous reflection condition for light that is closer to the interface. .
  • FIG. 15 is a graph showing the reflectance of the reflecting portion of Example 3.
  • the dielectric multilayer film formed on the sapphire substrate was made of a combination of ZrO 2 and SiO 2 and the number of pairs was five, and an Al layer was formed on the dielectric multilayer film.
  • a reflectance of 99% or more is realized in an angle range where the incident angle is 0 to 55 degrees.
  • a reflectance of 98% or more is realized in the angle range where the incident angle is 0 degree to 60 degrees.
  • a reflectance of 92% or more is realized in an angle range where the incident angle is 0 degree to 75 degrees.
  • the combination of the dielectric multilayer film and the metal layer is an advantageous reflection condition for the light that is perpendicular to the interface.
  • FIG. 16 is a graph showing the reflectance of the reflecting portion of Example 4.
  • Example 4 only the Al layer was formed on the sapphire substrate. As shown in FIG. 16, the reflectance is almost 88% regardless of the incident angle.
  • the reflective portion may be a single layer of metal such as only an Al layer.
  • the vertical moth-eye surface and the transmission moth-eye surface are configured by the convex portions formed periodically.
  • each moth-eye surface is configured by the concave portions formed periodically.
  • it is also good.
  • it can be formed in alignment with the intersections of the virtual square lattice.
  • the specific structure of the LED element is not limited to that of each of the above embodiments. That is, the LED element includes a sapphire substrate and a semiconductor laminated portion including a light emitting layer formed on the surface of the sapphire substrate, and the surface of the sapphire substrate is more than twice the optical wavelength of light emitted from the light emitting layer.
  • a vertical moth-eye surface having a plurality of recesses or projections with a period larger than the coherent length is formed, and the vertical moth-eye surface reflects and transmits light incident on the vertical moth-eye surface from the semiconductor laminated portion side, and has a critical angle.
  • the intensity distribution of light emitted from the vertical moth-eye surface on the semiconductor multilayer portion side is larger Intensity distribution of light incident on the verticalized moth-eye surface on the semiconductor stack side in an accuracy range exceeding the critical angle, while being biased in a direction perpendicular to the interface between the sapphire substrate and the sapphire substrate
  • the intensity distribution of the light emitted from the vertical moth-eye surface on the sapphire substrate side is configured to be biased in the direction perpendicular to the interface, and has a reflection part that reflects the light transmitted through the vertical moth-eye surface.
  • a transmission moth-eye surface having recesses or projections having a period smaller than twice the optical wavelength of light emitted from the light-emitting layer, and being biased in a direction perpendicular to the interface by reflection and transmission on the verticalization moth-eye surface
  • the light whose intensity distribution has been adjusted may be any light that is emitted to the outside of the device in a state where Fresnel reflection is suppressed on the transmission moth-eye surface.
  • the LED device of the present invention can further improve the light extraction efficiency and is industrially useful.

Landscapes

  • Led Devices (AREA)

Abstract

　さらに光取り出し効率を向上させることのできるＬＥＤ素子及びその製造方法を提供する。　ＬＥＤ素子において、サファイア基板の表面は発光層から発せられる光の光学波長の２倍より大きくコヒーレント長より小さい周期の複数の凹部又は凸部を有する垂直化モスアイ面をなし、垂直化モスアイ面における反射及び透過により、サファイア基板と半導体層の界面に対して垂直な方向に偏るよう強度分布が調整された光は、透過モスアイ面にてフレネル反射が抑制された状態で素子外部へ放出されるようにした。

Description

ＬＥＤ素子及びその製造方法
　本発明は、ＬＥＤ素子及びその製造方法に関する。
　サファイア基板の表面上に形成され発光層を含むIII族窒化物半導体と、サファイア基板の表面側に形成され発光層から発せられる光が入射し当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凹部又は凸部が形成された回折面と、基板の裏面側に形成され回折面にて回折した光を反射して回折面へ再入射させるＡｌ反射膜と、を備えるＬＥＤ素子が知られている（特許文献１参照）。このＬＥＤ素子では、回折作用により透過した光を回折面に再入射させて、回折面にて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
国際公開第２０１１／０２７６７９号1
　本願発明者らは、さらなる光取り出し効率の向上を追及していた。
　本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、さらに光取り出し効率を向上させることのできるＬＥＤ素子及びその製造方法を提供することにある。
　前記目的を達成するため、本発明では、サファイア基板と、前記サファイア基板の表面上に形成された発光層を含む半導体積層部と、前記半導体積層部上に形成された反射部と、を備え、前記サファイア基板の表面は、前記発光層から発せられる光の光学波長の２倍より大きくコヒーレント長より小さい周期の複数の凹部又は凸部を有する垂直化モスアイ面をなし、前記サファイア基板の裏面は、前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面をなし、前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面にてフレネル反射が抑制された状態で素子外部へ放出されるフリップチップ型のＬＥＤ素子が提供される。
　上記フリップチップ型のＬＥＤ素子において、前記反射部は、前記界面に対して垂直に近い角度ほど反射率が高くともよい。
　また、前記目的を達成するため、上記ＬＥＤ素子を製造するにあたり、サファイア基板の表面上にマスク層を形成するマスク層形成工程と、前記マスク層上にレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜に所定のパターンを形成するパターン形成工程と、Ａｒガスのプラズマを所定のバイアス出力を加えて前記サファイア基板側に誘導して、前記Ａｒガスの前記プラズマにより前記レジスト膜を変質させてエッチング選択比を高くするレジスト変質工程と、Ａｒガスのプラズマを前記レジスト変質工程のバイアス出力よりも高いバイアス出力を加えて前記サファイア基板側に誘導して、エッチング選択比が高くなった前記レジスト膜をマスクとして前記マスク層のエッチングを行うマスク層のエッチング工程と、エッチングされた前記マスク層をマスクとして、前記サファイア基板のエッチングを行って前記凹部又は前記凸部を形成する基板のエッチング工程と、エッチングされた前記サファイア基板の表面上に、前記半導体積層部を形成する半導体形成工程と、前記サファイア基板の裏面上に、前記誘電体多層膜を形成する多層膜形成工程と、を含むＬＥＤ素子の製造方法が提供される。
　上記ＬＥＤ素子の製造方法において、前記基板のエッチング工程にて、前記マスク層上に前記レジスト膜が残った状態で、前記サファイア基板のエッチングを行ってもよい。
　上記ＬＥＤ素子の製造方法において、前記マスク層は、前記サファイア基板上のＳｉＯ２層と、前記ＳｉＯ２層上のＮｉ層と、を有し、前記基板のエッチング工程にて、前記ＳｉＯ２層と、前記Ｎｉ層と、前記レジスト膜と、が積層した状態で、前記サファイア基板のエッチングを行ってもよい。
　さらに、前記目的を達成するため、サファイア基板と、前記サファイア基板の表面上に形成された発光層を含む半導体積層部と、前記サファイア基板の裏面上に形成された反射部と、前記半導体積層部上に形成された電極と、を備え、前記サファイア基板の表面は、前記発光層から発せられる光の光学波長の２倍より大きくコヒーレント長より小さい周期の複数の凹部又は凸部を有する垂直化モスアイ面をなし、前記電極の表面は、前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面をなし、前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面を通じてフレネル反射が抑制された状態で素子外部へ放出されるフェイスアップ型のＬＥＤ素子が提供される。
　さらにまた、前記目的を達成するため、サファイア基板と、前記サファイア基板の表面上に形成された発光層を含む半導体積層部と、を備え、前記サファイア基板の表面は、前記発光層から発せられる光の光学波長の２倍より大きくコヒーレント長より小さい周期の複数の凹部又は凸部を有する垂直化モスアイ面をなし、前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、前記垂直化モスアイ面を透過した光を反射する反射部を有し、前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面を有し、前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面にてフレネル反射が抑制された状態で素子外部へ放出されるＬＥＤ素子が提供される。
　本発明のＬＥＤ素子によれば、さらに光取り出し効率を向上させることができる。
図１は、本発明の第１の実施形態を示すＬＥＤ素子の模式断面図である。 図２は、異なる屈折率の界面における光の回折作用を示す説明図であり、（ａ）は界面にて反射する状態を示し、（ｂ）は界面を透過する状態を示す。 図３は、凹部又は凸部の周期を５００ｎｍとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による透過角の関係を示すグラフである。 図４は、凹部又は凸部の周期を５００ｎｍとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による反射角の関係を示すグラフである。 図５は、素子内部における光の進行方向を示す説明図である。 図６は、ＬＥＤ素子の一部拡大模式断面図である。 図７はサファイア基板を示し、（ａ）が模式斜視図、（ｂ）がＡ－Ａ断面を示す模式説明図、（ｃ）が模式拡大説明図である。 図８は、プラズマエッチング装置の概略説明図である。 図９は、サファイア基板のエッチング方法を示すフローチャートである。 図１０Ａはサファイア基板及びマスク層のエッチング方法の過程を示し、（ａ）は加工前のサファイア基板を示し、（ｂ）はサファイア上にマスク層を形成した状態を示し、（ｃ）はマスク層上にレジスト膜を形成した状態を示し、（ｄ）はレジスト膜にモールドを接触させた状態を示し、（ｅ）はレジスト膜にパターンが形成された状態を示す。 図１０Ｂはサファイア基板及びマスク層のエッチング方法の過程を示し、（ｆ）はレジスト膜の残膜を除去した状態を示し、（ｇ）はレジスト膜を変質させた状態を示し、（ｈ）はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、（ｉ）はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。 図１０Ｃはサファイア基板及びマスク層のエッチング方法の過程を示し、（ｊ）はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、（ｋ）はサファイア基板から残ったマスク層を除去した状態を示し、（ｌ）はサファイア基板にウェットエッチングを施した状態を示す。 図１１は、実施例１の反射部の反射率を示すグラフである。 図１２は、実施例２の反射部の反射率を示すグラフである。 図１３は、本発明の第２の実施形態を示すＬＥＤ素子の模式断面図である。 図１４は、ＬＥＤ素子の一部拡大模式断面図である。 図１５は、実施例３の反射部の反射率を示すグラフである。 図１６は、実施例４の反射部の反射率を示すグラフである。
　図１は、本発明の第１の実施形態を示すＬＥＤ素子の模式断面図である。
　図１に示すように、ＬＥＤ素子１は、サファイア基板２の表面上に、III族窒化物半導体層からなる半導体積層部１９が形成されたものである。このＬＥＤ素子１は、フリップチップ型であり、サファイア基板２の裏面側から主として光が取り出される。半導体積層部１９は、バッファ層１０、ｎ型ＧａＮ層１２、発光層１４、電子ブロック層１６、ｐ型ＧａＮ層１８をサファイア基板２側からこの順に有している。ｐ型ＧａＮ層１８上にはｐ側電極２７が形成されるとともに、ｎ型ＧａＮ層１２上にはｎ側電極２８が形成されている。
　図１に示すように、バッファ層１０は、サファイア基板２の表面上に形成され、ＡｌＮで構成されている。本実施形態においては、バッファ層１０は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により形成されるが、スパッタリング法を用いることもできる。第１導電型層としてのｎ型ＧａＮ層１２は、バッファ層１０上に形成され、ｎ－ＧａＮで構成されている。発光層１４は、ｎ型ＧａＮ層１２上に形成され、ＧａｌｎＮ／ＧａＮで構成され、電子及び正孔の注入により青色光を発する。ここで、青色光とは、例えば、ピーク波長が４３０ｎｍ以上４８０ｎｍ以下の光をいうものとする。本実施形態においては、発光層１４の発光のピーク波長は４５０ｎｍである。
　電子ブロック層１６は、発光層１４上に形成され、ｐ―ＡＩＧａＮで構成されている。第２導電型層としてのｐ型ＧａＮ層１８は、電子ブロック層１６上に形成され、ｐ－ＧａＮで構成されている。ｎ型ＧａＮ層１２からｐ型ＧａＮ層１８までは、III族窒化物半導体のエピタキシャル成長により形成され、サファイア基板２の表面には周期的に凸部２ｃが形成されているが、III族窒化物半導体の成長初期に横方向成長による平坦化が図られる。尚、第１導電型層、活性層及び第２導電型層を少なくとも含み、第１導電型層及び第２導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
　サファイア基板２の表面は垂直化モスアイ面２ａをなし、サファイア基板２の裏面は透過モスアイ面２ｇをなす。サファイア基板２の表面は、平坦部２ｂと、平坦部２ｂに周期的に形成された複数の凸部２ｃと、が形成されている。各凸部２ｃの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。各凸部２ｃは、発光層１４から発せられる光を回折するよう設計される。本実施形態においては、周期的に配置される各凸部２ｃにより、光の垂直化作用を得ることができる。ここで、光の垂直化作用とは、光の強度分布が、垂直化モスアイ面へ入射する前よりも、反射及び透過した後の方が、サファイア基板２と半導体積層部１９の界面に対して垂直な方向に偏ることをいう。
　また、サファイア基板２の裏面は、平坦部２ｈと、平坦部２ｈに周期的に形成された複数の凸部２ｉと、が形成されている。各凸部２ｉの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。透過モスアイ面の凸部２ｉの周期は、垂直化モスアイ面の凸部２ｃの周期より短い。本実施形態においては、周期的に配置される各凸部２ｉにより、外部との界面におけるフレネル反射が抑制される。
　図２は、異なる屈折率の界面における光の回折作用を示す説明図であり、（ａ）は界面にて反射する状態を示し、（ｂ）は界面を透過する状態を示す。
　ここで、ブラッグの回折条件から、界面にて光が反射する場合において、入射角θｉｎに対して反射角θｒｅｆが満たすべき条件は、
　ｄ・ｎ１・（ｓｉｎθｉｎ－ｓｉｎθｒｅｆ）＝ｍ・λ・・・（１）
である。ここで、ｎ１は入射側の媒質の屈折率、λは入射する光の波長、ｍは整数である。半導体積層部１９からサファイア基板２へ光が入射する場合、ｎ１はIII族窒化物半導体の屈折率となる。図２（ａ）に示すように、上記（１）式を満たす反射角θｒｅｆで、界面へ入射する光は反射される。
　一方、ブラッグの回折条件から、界面にて光が透過する場合において、入射角θｉｎに対して透過角θｏｕｔが満たすべき条件は、
　ｄ・（ｎ１・ｓｉｎθｉｎ－ｎ２・ｓｉｎθｏｕｔ）＝ｍ’・λ・・・（２）
である。ここで、ｎ２は出射側の媒質の屈折率であり、ｍ’は整数である。例えば半導体積層部１９からサファイア基板２へ光が入射する場合、ｎ２はサファイアの屈折率となる。図２（ｂ）に示すように、上記（２）式を満たす透過角θｏｕｔで、界面へ入射する光は透過される。
　上記（１）式及び（２）式の回折条件を満たす反射角θｒｅｆ及び透過角θｏｕｔが存在するためには、サファイア基板２の表面の周期は、素子内部の光学波長である（λ／ｎ１）や（λ／ｎ２）よりも大きくなければならない。従って、サファイア基板２の表面は、回折光が存在するように周期が（λ／ｎ１）や（λ／ｎ２）よりも大きく設定されている。
　図３は、凹部又は凸部の周期を５００ｎｍとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による透過角の関係を示すグラフである。また、図４は、凹部又は凸部の周期を５００ｎｍとした場合の、III属窒化物半導体層とサファイア基板の界面における、半導体層側から界面へ入射する光の入射角と、界面での回折作用による反射角の関係を示すグラフである。
　垂直化モスアイ面２ａに入射する光には、一般的な平坦面と同様に全反射の臨界角が存在する。ＧａＮ系半導体層とサファイア基板２との界面では、臨界角は４５．９°である。図３に示すように、臨界角を超えた領域では、上記（２）式の回折条件を満たすｍ’＝１，２，３，４での回折モードでの透過が可能である。また、図４に示すように、臨界角を超えた領域では、上記（１）式の回折条件を満たすｍ＝１，２，３，４での回折モードでの反射が可能である。臨界角が４５．９°の場合、臨界角を超える光出力が約７０％、臨界角を超えない光出力が約３０％となる。すなわち、臨界角を超えた領域の光を取り出すことは、ＬＥＤ素子１の光取り出し効率の向上に大きく寄与する。
　ここで、入射角θｉｎよりも透過角θｏｕｔが小さくなる領域では、垂直化モスアイ面２ａを透過する光は、サファイア基板２とIII族窒化物半導体層の界面に対して垂直寄りに角度変化する。図３中、この領域をハッチングで示す。図３に示すように、垂直化モスアイ面２ａを透過する光については、臨界角を超えた領域では、ｍ’＝１，２，３の回折モードの光は全ての角度域で垂直寄りに角度変化する。ｍ’＝４の回折モードの光は一部の角度域で垂直寄りとならないが、回折次数が大きい光の強度は比較的小さいため影響が小さく、この一部の角度域においても実質的に垂直寄りに角度変化することとなる。すなわち、半導体積層部１９側にて垂直化モスアイ面２ａへ入射する光の強度分布と比べて、サファイア基板２側にて垂直化モスアイ面２ａを透過して出射する光の強度分布が、半導体積層部１９とサファイア基板２の界面に対して垂直な方向に偏る。
　また、入射角θｉｎよりも反射角θｒｅｆが小さくなる領域では、垂直化モスアイ面２ａで反射する光は、サファイア基板２とIII族窒化物半導体層の界面に対して垂直寄りに角度変化する。図４中、この領域をハッチングで示す。図４に示すように、垂直化モスアイ面２ａにて反射する光については、臨界角を超えた領域では、ｍ＝１，２，３の回折モードの光は全ての角度域で垂直寄りに角度変化する。ｍ＝４の回折モードの光は一部の角度域で垂直寄りとならないが、回折次数が大きい光の強度は比較的小さいため影響が小さく、この一部の角度域においても実質的に垂直寄りに角度変化することとなる。すなわち、半導体積層部１９側にて垂直化モスアイ面２ａへ入射する光の強度分布と比べて、半導体積層部１９側にて垂直化モスアイ面２ａから反射により出射する光の強度分布が、半導体積層部１９とサファイア基板２の界面に対して垂直な方向に偏る。
　図５は、素子内部における光の進行方向を示す説明図である。
　図５に示すように、発光層１４から発せられた光のうち、サファイア基板２へ臨界角を超えて入射する光は、垂直化モスアイ面２ａで入射時よりも垂直寄りの方向へ透過及び反射する。すなわち、垂直化モスアイ面２ａを透過した光は、垂直寄りへ角度変化した状態で透過モスアイ面２ｇへ入射する。また、垂直化モスアイ面２ａで反射した光は、垂直寄りへ角度変化した状態でｐ側電極２７及びｎ側電極２８で反射された後、垂直化モスアイ面２ａに再度入射する。このときの入射角は、先の入射角よりも垂直寄りとなる。この結果、透過モスアイ面２ｇへ入射する光を垂直寄りとすることができる。
　図６は、ＬＥＤ素子の一部拡大模式断面図である。
　図６に示すように、ｐ側電極２７は、ｐ型ＧａＮ層１８上に形成される拡散電極２１と、拡散電極２１上の所定領域に形成される誘電体多層膜２２と、誘電体多層膜２２上に形成される金属電極２３とを有している。拡散電極２１は、ｐ型ＧａＮ層１８に全面的に形成され、例えばＩＴＯ(Indium Tin Oxide)等の透明材料からなる。また、誘電体多層膜２２は、屈折率の異なる第１材料２２ａと第２材料２２ｂのペアを複数繰り返して構成される。誘電体多層膜２２は、例えば、第１材料２２ａをＺｒＯ２（屈折率：２．１８）、第２材料２２ｂをＳｉＯ２（屈折率：１．４６）とし、ペア数を５とすることができる。尚、ＺｒＯ２とＳｉＯ２と異なる材料を用いて誘電体多層膜２２を構成してもよく、例えば、ＡｌＮ（屈折率：２．１８）、Ｎｂ２Ｏ３（屈折率：２．４）、Ｔａ２Ｏ３（屈折率：２．３５）等を用いてもよい。金属電極２３は、誘電体多層膜２２を被覆し、例えばＡｌ等の金属材料からなる。金属電極２３は、誘電体多層膜２２に形成されたビアホール２２ａを通じて拡散電極２１と電気的に接続されている。
　図６に示すように、ｎ側電極２８は、ｐ型ＧａＮ層１８からｎ型ＧａＮ層１２をエッチングして、露出したｎ型ＧａＮ層１２上に形成される。ｎ側電極２８は、ｎ型ＧａＮ層１２上に形成される拡散電極２４と、拡散電極２４上の所定領域に形成される誘電体多層膜２５と、誘電体多層膜２５上に形成される金属電極２６とを有している。拡散電極２４は、ｎ型ＧａＮ層１２に全面的に形成され、例えばＩＴＯ(Indium Tin Oxide)等の透明材料からなる。また、誘電体多層膜２５は、屈折率の異なる第１材料２５ａと第２材料２５ｂのペアを複数繰り返して構成される。誘電体多層膜２５は、例えば、第１材料２５ａをＺｒＯ２（屈折率：２．１８）、第２材料２５ｂをＳｉＯ２（屈折率：１．４６）とし、ペア数を５とすることができる。尚、ＺｒＯ２とＳｉＯ２と異なる材料を用いて誘電体多層膜２５を構成してもよく、例えば、ＡｌＮ（屈折率：２．１８）、Ｎｂ２Ｏ３（屈折率：２．４）、Ｔａ２Ｏ３（屈折率：２．３５）等を用いてもよい。金属電極２６は、誘電体多層膜２５を被覆し、例えばＡｌ等の金属材料からなる。金属電極２６は、誘電体多層膜２５に形成されたビアホール２５ａを通じて拡散電極２４と電気的に接続されている。
　このＬＥＤ素子１においては、ｐ側電極２７及びｎ側電極２８が反射部をなしている。ｐ側電極２７及びｎ側電極２８は、それぞれ垂直に近い角度ほど反射率が高くなっている。反射部へは、発光層１４から発せられて直接的に入射する光の他、サファイア基板２の垂直化モスアイ面２ａにて反射して、界面に対して垂直寄りに角度変化した光が入射する。すなわち、反射部へ入射する光の強度分布は、サファイア基板２の表面が平坦面だった場合と比較すると、垂直寄りに偏った状態となっている。
　次いで、図７を参照してサファイア基板２について詳述する。図７はサファイア基板を示し、（ａ）が模式斜視図、（ｂ）がＡ－Ａ断面を示す模式説明図、（ｃ）が模式拡大説明図である。
　図７（ａ）に示すように、垂直化モスアイ面２ａは、平面視にて、各凸部２ｃの中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。各凸部２ｃの周期は、発光層１４から発せられる光の光学波長より大きく、当該光のコヒーレント長より小さくなっている。尚、ここでいう周期とは、隣接する凸部２ｃにおける高さのピーク位置の距離をいう。また、光学波長とは、実際の波長を屈折率で除した値を意味する。さらに、コヒーレント長とは、所定のスペクトル幅のフォトン群の個々の波長の違いによって、波の周期的振動が互いに打ち消され、可干渉性が消失するまでの距離に相当する。コヒーレント長ｌｃは、光の波長をλ、当該光の半値幅をΔλとすると、おおよそｌｃ＝（λ２／Δλ）の関係にある。ここで、各凸部２ｃの周期は光学波長の１倍以上で臨界角以上の角度の入射光に対して徐々に回折作用が有効に働き出し、発光層１４から発せられる光の光学波長の２倍より大きいと、透過モード及び反射モードの数が十分に増えるので好ましい。また、各凸部２ｃの周期は、発光層１４から発せられる光のコヒーレント長の半分以下であることが好ましい。
　本実施形態においては、各凸部２ｃの周期は、４６０ｎｍである。発光層１４から発せられる光の波長は４５０ｎｍであり、III族窒化物半導体層の屈折率が２．４であることから、その光学波長は１８７．５ｎｍである。また、発光層１４から発せられる光の半値幅は２７ｎｍであることから、当該光のコヒーレント長は、７８３７ｎｍである。すなわち、垂直化モスアイ面２ａの周期は、発光層１４の光学波長の２倍より大きく、かつ、コヒーレント長の半分以下となっている。
　本実施形態においては、図７（ｃ）に示すように、垂直化モスアイ面２ａの各凸部２ｃは、平坦部２ｂから上方へ伸びる側面２ｄと、側面２ｄの上端から凸部２ｃの中心側へ湾曲して伸びる湾曲部２ｅと、湾曲部２ｅと連続的に形成される平坦な上面２ｆとを有する。後述するように、側面２ｄと上面２ｆの会合部により角が形成された湾曲部２ｅ形成前の凸部２ｃのウエットエッチングにより、角を落とすことで湾曲部２ｅが形成される。尚、平坦な上面２ｆが消失して凸部２ｃの上側全体が湾曲部２ｅとなるまでウェットエッチングを施すようにしても差し支えない。本実施形態においては、具体的に、各凸部２ｃは、基端部の直径が３８０ｎｍであり、高さは３５０ｎｍとなっている。サファイア基板２の垂直化モスアイ面２ａは、各凸部２ｃの他は平坦部２ｂとなっており、半導体の横方向成長が助長されるようになっている。
　また、サファイア基板２の裏面の透過モスアイ面２ｇは、平面視にて、各凸部２ｉの中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。各凸部２ｉの周期は、発光層１４から発せられる光の光学波長より小さくなっている。すなわち、透過モスアイ面２ｇにおいては、フレネル反射が抑制されることとなる。本実施形態においては、各凸部２ｉの周期は、３００ｎｍである。発光層１４から発せられる光の波長は４５０ｎｍであり、サファイアの屈折率が１．７８であることから、その光学波長は２５２．８ｎｍである。すなわち、透過モスアイ面２ｇの周期は、発光層１４の光学波長の２倍より小さくなっている。尚、モスアイ面の周期は、光学波長の２倍以下であれば界面におけるフレネル反射を抑制することができる。透過モスアイ面２ｇの周期が光学波長が２倍から１倍に近づくにつれ、フレネル反射の抑制作用が大きくなる。サファイア基板２の外部が樹脂や空気であれば、透過モスアイ面２ｇの周期が光学波長の１．２５倍以下であれば、１倍以下とほぼ同じフレネル反射の抑制作用を得ることができる。
　ここで、図８から図１０Ｃを参照してＬＥＤ素子１用のサファイア基板２の作製方法について説明する。図８は、サファイア基板を加工するためのプラズマエッチング装置の概略説明図である。
　図８に示すように、プラズマエッチング装置９１は、誘導結合型（ＩＣＰ）であり、サファイア基板２を保持する平板状の基板保持台９２と、基板保持台９２を収容する容器９３と、容器９３の上方に石英板９６を介して設けられたコイル９４と、基板保持台９２に接続された電源９５と、を有している。コイル９４は立体渦巻形のコイルであり、コイル中央から高周波電力を供給し、コイル外周の末端が接地されている。エッチング対象のサファイア基板２は直接或いは搬送用トレーを介して基板保持台９２に載置される。基板保持台９２にはサファイア基板２を冷却するための冷却機構が内蔵されており、冷却制御部９７によって制御される。容器９３は供給ポートを有し、Ｏ２ガス、Ａｒガス等の各種ガスが供給可能となっている。
　このプラズマエッチング装置１でエッチングを行うにあたっては、基板保持台９２にサファイア基板２を載置した後、容器９３内の空気を排出して減圧状態とする。そして、容器９３内に所定の処理ガスを供給し、容器９３内のガス圧力を調整する。その後、コイル９４及び基板保持台９２に高出力の高周波電力を所定時間供給して、反応ガスのプラズマ９８を生成させる。このプラズマ９８によってサファイア基板２のエッチングを行う。
　次いで、図９、図１０Ａ、図１０Ｂ及び図１０Ｃを参照して、プラズマエッチング装置１を用いたエッチング方法について説明する。
　図９は、エッチング方法を示すフローチャートである。図９に示すように、本実施形態のエッチング方法は、マスク層形成工程Ｓ１と、レジスト膜形成工程Ｓ２と、パターン形成工程Ｓ３と、残膜除去工程Ｓ４と、レジスト変質工程Ｓ５と、マスク層のエッチング工程Ｓ６と、サファイア基板のエッチング工程Ｓ７と、マスク層除去工程Ｓ８と、湾曲部形成工程Ｓ９と、を含んでいる。
　図１０Ａはサファイア基板及びマスク層のエッチング方法の過程を示し、（ａ）は加工前のサファイア基板を示し、（ｂ）はサファイア基板上にマスク層を形成した状態を示し、（ｃ）はマスク層上にレジスト膜を形成した状態を示し、（ｄ）はレジスト膜にモールドを接触させた状態を示し、（ｅ）はレジスト膜にパターンが形成された状態を示す。
　図１０Ｂはサファイア基板及びマスク層のエッチング方法の過程を示し、（ｆ）はレジスト膜の残膜を除去した状態を示し、（ｇ）はレジスト膜を変質させた状態を示し、（ｈ）はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、（ｉ）はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。尚、変質後のレジスト膜は、図中、塗りつぶすことで表現している。
　図１０Ｃはサファイア基板及びマスク層のエッチング方法の過程を示し、（ｊ）はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、（ｋ）はサファイア基板から残ったマスク層を除去した状態を示し、（ｌ）はサファイア基板にウェットエッチングを施した状態を示す。
　まず、図１０Ａ（ａ）に示すように、加工前のサファイア基板２を準備する。エッチングに先立って、サファイア基板２を所定の洗浄液で洗浄しておく。本実施形態においては、サファイア基板２はサファイア基板である。
　次いで、図１０Ａ（ｂ）に示すように、サファイア基板２にマスク層３０を形成する（マスク層形成工程：Ｓ１）。本実施形態においては、マスク層３０は、サファイア基板２上のＳｉＯ２層３１と、ＳｉＯ２層３１上のＮｉ層３２と、を有している。各層３１，１１２の厚さは任意であるが、例えばＳｉＯ２層を１ｎｍ以上１００ｎｍ以下、Ｎｉ層３２を１ｎｍ以上１００ｎｍ以下とすることができる。尚、マスク層３０は、単層とすることもできる。マスク層３０は、スパッタリング法、真空蒸着法、ＣＶＤ法等により形成される。
　次に、図１０Ａ（ｃ）に示すように、マスク層３０上にレジスト膜４０を形成する（レジスト膜形成工程：Ｓ２）。本実施形態においては、レジスト膜４０として熱可塑性樹脂が用いられ、スピンコート法により均一な厚さに形成される。レジスト膜４０は、例えばエポキシ系樹脂からなり、厚さが例えば１００ｎｍ以上３００ｎｍ以下である。尚、レジスト膜４０として、光硬化性樹脂を用いることもできる。
　そして、レジスト膜４０をサファイア基板２ごと加熱して軟化させ、図１０Ａ（ｄ）に示すように、モールド５０でレジスト膜４０をプレスする。モールド５０の接触面には凹凸構造５１が形成されており、レジスト膜４０が凹凸構造５１に沿って変形する。
　この後、プレス状態を保ったまま、レジスト膜４０をサファイア基板２ごと冷却して硬化させる。そして、モールド５０をレジスト膜４０から離隔することにより、図１０Ａ（ｅ）に示すように、レジスト膜４０に凹凸構造４１が転写される（パターン形成工程：Ｓ３）。ここで、凹凸構造４１の周期は１μｍ以下となっている。本実施形態においては、凹凸構造４１の周期は４６０ｎｍである。また、本実施形態においては、凹凸構造４１の凸部４３の直径は１００ｎｍ以上３００ｎｍ以下となっており、例えば２３０ｎｍである。また、凸部４３の高さは１００ｎｍ以上３００ｎｍ以下となっており、例えば２５０ｎｍである。この状態で、レジスト膜４０の凹部には残膜４２が形成されている。
　以上のようにレジスト膜４０が形成されたサファイア基板２を、プラズマエッチング装置１の基板保持台９２に取り付ける。そして、例えばプラズマアッシングにより残膜４２を取り除いて、図１０Ｂ（ｆ）に示すように被加工材であるマスク層３０を露出させる（残膜除去工程：Ｓ４）。本実施形態においては、プラズマアッシングの処理ガスとしてＯ２ガスが用いられる。このとき、レジスト膜４０の凸部４３もアッシングの影響を受け、凸部４３の側面４４は、マスク層３０の表面に対して垂直でなく、所定の角度だけ傾斜する。
　そして、図１０Ｂ（ｇ）に示すようにレジスト膜４０を変質用条件にてプラズマに曝して、レジスト膜４０を変質させてエッチング選択比を高くする（レジスト変質工程：Ｓ５）。本実施形態においては、レジスト膜４０の変質用の処理ガスとして、Ａｒガスが用いられる。また、本実施形態においては、変質用条件として、プラズマをサファイア基板２側に誘導するための電源９５のバイアス出力が、後述のエッチング用条件よりも低くなるよう設定される。
　この後、エッチング用条件にてプラズマに曝し、エッチング選択比が高くなったレジスト膜４０をマスクとして被加工材としてのマスク層３０のエッチングを行う（マスク層のエッチング工程：Ｓ６）。本実施形態においては、レジスト膜４０のエッチング用の処理ガスとして、Ａｒガスが用いられる。これにより、図１０Ｂ（ｈ）に示すように、マスク層３０にパターン３３が形成される。
　ここで、変質用条件とエッチング用条件について、処理ガス、アンテナ出力、バイアス出力等を適宜に変更できるが、本実施形態のように同一の処理ガスを用いてバイアス出力を変えることが好ましい。具体的に、変質用条件について、処理ガスをＡｒガスとし、コイル９４のアンテナ出力を３５０Ｗ、電源９５のバイアス出力５０Ｗとすると、レジスト膜４０の硬化が観察された。そして、エッチング用条件について、処理ガスをＡｒガスとし、コイル９４のアンテナ出力を３５０Ｗ、電源９５のバイアス出力を１００Ｗとすると、マスク層３０のエッチングが観察された。尚、エッチング用条件に対してバイアス出力を低くする他、アンテナ出力を低くしたり、ガス流量を少なくしても、レジストの硬化が可能である。
　次に、図１０Ｂ（ｉ）に示すように、マスク層３０をマスクとして、サファイア基板２のエッチングを行う（サファイア基板のエッチング工程：Ｓ７）。本実施形態においては、マスク層３０上にレジスト膜４０が残った状態でエッチングが行われる。また、処理ガスとしてＢＣｌ３ガス等の塩素系ガスを用いたプラズマエッチングが行われる。
　そして、図１０Ｃ（ｊ）に示すように、エッチングが進行していくと、サファイア基板２に垂直化モスアイ面２ａが形成される。本実施形態においては、垂直化モスアイ面２ａの凹凸構造の高さは、３５０ｎｍである。尚、凹凸構造の高さを３５０ｎｍより大きくすることもできる。ここで、凹凸構造の高さが、例えば３００ｎｍのように比較的浅くするのならば、図１０Ｂ（ｉ）に示すように、レジスト膜４０が残留した状態でエッチングを終了しても差し支えない。
　本実施形態においては、マスク層３０のＳｉＯ２層３１により、サイドエッチングが助長されて、垂直化モスアイ面２ａの凸部２ｃの側面２ｄが傾斜している。また、レジスト膜４０の側面４３の傾斜角によっても、サイドエッチングの状態を制御することができる。尚、マスク層３０をＮｉ層３２の単層とすれば、凸部２ｃの側面２ｄを主面に対してほぼ垂直にすることができる。
　この後、図１０Ｂ（ｋ）に示すように、所定の剥離液を用いてサファイア基板２上に残ったマスク層３０を除去する（マスク層除去工程：Ｓ８）。本実施形態においては、高温の硝酸を用いることでＮｉ層３２を除去した後、フッ化水素酸を用いてＳｉＯ２層３１を除去する。尚、レジスト膜４０がマスク層３０上に残留していても、高温の硝酸でＮｉ層３２とともに除去することができるが、レジスト膜４０の残留量が多い場合はＯ２アッシングにより予めレジスト膜４０を除去しておくことが好ましい。
　そして、図１０Ｂ（ｌ）に示すように、ウェットエッチングにより凸部２ｃの角を除去して湾曲部を形成する（湾曲部形成工程：Ｓ９）。ここで、エッチング液は任意であるが、例えば１７０℃程度に加温したリン酸水溶液、いわゆる“熱リン酸”を用いることができる。尚、この湾曲部形成工程は、適宜省略することができる。以上の工程を経て、表面に凹凸構造を有するサファイア基板２が作製される。
　このサファイア基板２のエッチング方法によれば、レジスト膜４０をプラズマに曝して変質させたので、マスク層３０とレジスト膜４０のエッチングの選択比を高くすることができる。これにより、マスク層３０に対して微細で深い形状の加工を施しやすくなり、微細な形状のマスク層３０を十分に厚く形成することができる。
　また、プラズマエッチング装置１により、レジスト膜４０の変質と、マスク層３０のエッチングとを連続的に行うことができ、工数が著しく増大することもない。本実施形態においては、電源９５のバイアス出力を変化させることにより、レジスト膜４０の変質とマスク層３０のエッチングとを行っており、簡単容易にレジスト膜４０の選択比を高くすることができる。
　さらに、十分に厚いマスク層３０をマスクとして、サファイア基板２のエッチングを行うようにしたので、サファイア基板２に対して微細で深い形状の加工を施しやすくなる。特に、サファイア基板において、周期が１μｍ以下で深さが３００ｎｍ以上の凹凸構造を形成することは、マスク層が形成された基板上にレジスト膜を形成し、レジスト膜を利用してマスク層のエッチングを行うエッチング方法では従来は不可能であったが、本実施形態のエッチング方法では可能となる。特に、本実施形態のエッチング方法では、周期が１μｍ以下で深さが５００ｎｍ以上の凹凸構造を形成するのに好適である。
　ナノスケールの周期的な凹凸構造はモスアイと称されるが、このモスアイの加工をサファイアに行う場合、サファイアは難削材であることから、２００ｎｍ程度の深さまでしか加工ができなかった。しかしながら、２００ｎｍ程度の段差では、モスアイとして不十分な場合があった。本実施形態のエッチング方法は、サファイア基板にモスアイ加工を施す場合の新規な課題を解決したものといえる。
　尚、被加工材として、ＳｉＯ２／Ｎｉからなるマスク層３０を示したが、マスク層３０がＮｉの単層であったり他の材料であってもよいことは勿論である。要は、レジストを変質させて、マスク層３０とレジスト膜４０のエッチング選択比を高くすればよいのである。
　また、プラズマエッチング装置１のバイアス出力を変化させて変質用条件とエッチング用条件とするものを示したが、アンテナ出力、ガス流量を変化させる他、例えば処理ガスを変更することで設定してもよい。要は、変質用条件は、レジストがプラズマに曝された際に変質してエッチング選択比が高くなる条件であればよい。
　また、マスク層３０としてＮｉ層３２が含まれるものを示したが、他の材料のエッチングであっても本発明を適用可能なことはいうまでもない。尚、本実施形態のサファイア基板のエッチング方法は、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＺｎＯ等の基板にも適用可能である。
　以上のように作製されたサファイア基板２の垂直化モスアイ面２ａに、横方向成長を利用してIII族窒化物半導体からなる半導体積層部１９をエピタキシャル成長させ（半導体形成工程）、ｐ側電極２７及びｎ側電極２８を形成する（電極形成工程）。この後、サファイア基板２の裏面に、表面の垂直化モスアイ面２ａと同様の工程で凸部２ｉを形成した後、ダイシングにより複数のＬＥＤ素子１に分割することにより、ＬＥＤ素子１が製造される。
　以上のように構成されたＬＥＤ素子１では、垂直化モスアイ面２ａを備えたので、サファイア基板２とIII族窒化物半導体層の界面において、全反射臨界角を超える角度で入射する光を界面に対して垂直寄りとすることができる。さらに、フレネル反射を抑制する透過モスアイ面２ｇを備えたので、サファイア基板２と素子外部との界面において、垂直寄りとされた光をスムースに素子外部へ取り出すことができる。このように、サファイア基板２の表面と裏面はともに凹凸加工されるものの、垂直化機能とフレネル反射抑制機能という異なる機能が付与されており、これらの機能の相乗効果によって光取り出し効率を飛躍的に向上することができる。
　また、発光層１４から発せられた光が、サファイア基板２の裏面に到達するまでの距離を格段に短くすることができ、素子内部における光の吸収を抑制することができる。ＬＥＤ素子においては、界面の臨界角を超える角度領域の光が横方向に伝搬してしまうので素子内部で光が吸収されてしまう問題があったが、臨界角を超える角度領域の光を垂直化モスアイ面２ａで垂直寄りとし、垂直寄りとされた光の透過モスアイ面２ｇにおけるフレネル反射が抑制されることから、素子内部にて吸収される光を飛躍的に減じることができる。
　また、本実施形態のＬＥＤ素子１では、凸部２ｃが短い周期で形成されているので、単位面積あたりの凸部２ｃの数が多くなる。凸部２ｃがコヒーレント長の２倍を超える場合は、この凸部２ｃに転位の起点となる角部が存在したとしても、転位密度が小さいために発光効率には殆ど影響を与えない。しかしながら、凸部２ｃの周期がコヒーレント長より小さくなると、半導体積層部１９のバッファ層１０中の転位密度が大きくなり、発光効率の低下が顕著となる。この傾向は、周期が１μｍ以下となるとさらに顕著になる。尚、発光効率の低下は、バッファ層１０の製法によらず発生し、ＭＯＣＶＤ法で形成されていても、スパッタリング法で形成されていても生じる。本実施形態においては、各凸部２ｃの上側に転位の起点となる角部がないので、バッファ層１０の形成時に当該角部を起点として転位が生じることはない。この結果、発光層１４においても、転位の密度が比較的小さい結晶となっており、垂直化モスアイ面２ａに凸部２ｃが形成されることにより、発光効率が損なわれることはない。
　ここで、本願発明者らは、ｐ側電極２７及びｎ側電極２８として誘電体多層膜２２，２５及び金属層２３，２６の組み合わせを用いることにより、ＬＥＤ素子１の光取り出し効率が顕著に増大することを見いだした。すなわち、誘電体多層膜２２，２５と金属層２３，２６の組み合わせとすると、界面に対して垂直に近い角度ほど反射率が高くなり、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
　図１１は、実施例１の反射部の反射率を示すグラフである。実施例１では、ＩＴＯ上に形成される誘電体多層膜をＺｒＯ２とＳｉＯ２の組み合わせでペア数を５とし、誘電体多層膜に重ねてＡｌ層を形成した。図１１に示すように、入射角が０度から４５度の角度域で、９８％以上の反射率を実現している。また、入射角が０度から７５度の角度域で、９０％以上の反射率を実現している。このように、誘電体多層膜と金属層の組み合わせは、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
　図１２は、実施例２の反射部の反射率を示すグラフである。実施例２では、ＩＴＯ上にＡｌ層のみを形成した。図１２に示すように、入射角によらず、ほぼ８４％の一定の反射率となっている。このように、反射部をＡｌ層のみような金属の単層としてもよい。
　図１３は、本発明の第２の実施形態を示すＬＥＤ素子の模式断面図である。
　図１３に示すように、このＬＥＤ素子１０１は、サファイア基板１０２の表面上に、III族窒化物半導体層からなる半導体積層部１１９が形成されたものである。このＬＥＤ素子１０１は、フェイスアップ型であり、サファイア基板１０２と反対側から主として光が取り出される。半導体積層部１１９は、バッファ層１１０、ｎ型ＧａＮ層１１２、発光層１１４、電子ブロック層１１６、ｐ型ＧａＮ層１１８をサファイア基板１０２側からこの順に有している。ｐ型ＧａＮ層１１８上にはｐ側電極１２７が形成されるとともに、ｎ型ＧａＮ層１１２上にはｎ側電極１２８が形成されている。
　図１３に示すように、バッファ層１１０は、サファイア基板１０２の表面上に形成され、ＡｌＮで構成されている。ｎ型ＧａＮ層１１２はバッファ層１１０上に形成され、ｎ－ＧａＮで構成されている。発光層１１４はｎ型ＧａＮ層１１２上に形成され、ＧａｌｎＮ／ＧａＮで構成されている。本実施形態においては、発光層１１４の発光のピーク波長は４５０ｎｍである。
　電子ブロック層１１６は、発光層１１４上に形成され、ｐ―ＡＩＧａＮで構成されている。ｐ型ＧａＮ層１１８は、電子ブロック層１１６上に形成され、ｐ－ＧａＮで構成されている。ｎ型ＧａＮ層１１２からｐ型ＧａＮ層１１８までは、III族窒化物半導体のエピタキシャル成長により形成され、サファイア基板１０２の表面には周期的に凸部１０２ｃが形成されているが、III族窒化物半導体の成長初期に横方向成長による平坦化が図られる。尚、第１導電型層、活性層及び第２導電型層を少なくとも含み、第１導電型層及び第２導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
　本実施形態においては、サファイア基板１０２の表面は垂直化モスアイ面１０２ａをなし、ｐ側電極１２７は透過モスアイ面１２７ｇをなす。サファイア基板１０２の表面は、平坦部１０２ｂと、平坦部１０２ｂに周期的に形成された複数の凸部１０２ｃと、が形成されている。各凸部１０２ｃの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。各凸部１０２ｃは、発光層１１４から発せられる光を回折するよう設計される。本実施形態においては、周期的に配置される各凸部１０２ｃにより、光の垂直化作用を得ることができる。
　ｐ側電極１２７は、ｐ型ＧａＮ層１１８上に形成される拡散電極１２１と、拡散電極１２１上の一部に形成されるパッド電極１２２と、を有している。拡散電極１２１は、ｐ型ＧａＮ層１１８に全面的に形成され、例えばＩＴＯ(Indium Tin Oxide)等の透明材料からなる。また、パッド電極１２２は、例えばＡｌ等の金属材料からなる。拡散電極１２１の表面は、平坦部１２７ｈと、平坦部１２７ｈに周期的に形成された複数の凸部１２７ｉと、が形成されている。各凸部１２７ｉの形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。透過モスアイ面の凸部１２７ｉの周期は、発光層１１４の光学波長の２倍より小さくなっている。本実施形態においては、周期的に配置される各凸部１２７ｉにより、外部との界面におけるフレネル反射が抑制される。
　ｎ側電極１２８は、ｐ型ＧａＮ層１１８からｎ型ＧａＮ層１１２をエッチングして、露出したｎ型ＧａＮ層１１２上に形成される。ｎ側電極１２８は、ｎ型ＧａＮ層１２上に形成され、例えばＡｌ等の金属材料からなる。
　図１４は、ＬＥＤ素子の一部拡大模式断面図である。
　図１４に示すように、サファイア基板１０２の裏面側には、誘電体多層膜１２４が形成されている。誘電体多層膜１２４は金属層であるＡｌ層１２６により被覆される。この発光素子１０１においては、誘電体多層膜１２４及びＡｌ層１２６が反射部をなしており、発光層１１４から発せられ垂直化モスアイ面１０２ａを回折作用によって透過した光を当該反射部で反射する。そして、回折作用により透過した光を回折面１０２ａに再入射させて、回折面１０２ａにて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
　以上のように構成されたＬＥＤ素子１０１では、垂直化モスアイ面１０２ａを備えたので、サファイア基板１０２とIII族窒化物半導体層の界面において、全反射臨界角を超える角度で入射する光を垂直寄りとすることができる。さらに、透過モスアイ面１２７ｇを備えたので、サファイア基板１０２と素子外部との界面において、垂直寄りとされた光のフレネル反射を抑制することができる。これにより、光取り出し効率を飛躍的に向上することができる。
　また、発光層１１４から発せられた光が、ｐ側電極１２７の表面に到達するまでの距離を格段に短くすることができ、素子内部における光の吸収を抑制することができる。ＬＥＤ素子においては、界面の臨界角を超える角度領域の光が横方向に伝搬してしまうので素子内部で光が吸収されてしまう問題があったが、臨界角を超える角度領域の光を垂直化モスアイ面１０２ａで垂直寄りとすることで、素子内部にて吸収される光を飛躍的に減じることができる。
　ここで、本願発明者らは、サファイア基板１０２の裏面の反射部として誘電体多層膜１２４及び金属層１２６の組み合わせを用いることにより、ＬＥＤ素子１０１の光取り出し効率が顕著に増大することを見いだした。すなわち、誘電体多層膜１２４と金属層１２６の組み合わせとすると、界面に対して垂直に近い角度ほど反射率が高くなり、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
　図１５は、実施例３の反射部の反射率を示すグラフである。実施例３では、サファイア基板上に形成される誘電体多層膜をＺｒＯ２とＳｉＯ２の組み合わせでペア数を５とし、誘電体多層膜に重ねてＡｌ層を形成した。図１５に示すように、入射角が０度から５５度の角度域で、９９％以上の反射率を実現している。また、入射角が０度から６０度の角度域で、９８％以上の反射率を実現している。また、入射角が０度から７５度の角度域で、９２％以上の反射率を実現している。このように、誘電体多層膜と金属層の組み合わせは、界面に対して垂直寄りとなった光に対して有利な反射条件となる。
　図１６は、実施例４の反射部の反射率を示すグラフである。実施例４では、サファイア基板上にＡｌ層のみを形成した。図１６に示すように、入射角によらず、ほぼ８８％の一定の反射率となっている。このように、反射部をＡｌ層のみような金属の単層としてもよい。
　尚、前記各実施形態においては、垂直化モスアイ面及び透過モスアイ面を周期的に形成された凸部で構成するものを示したが、各モスアイ面を周期的に形成された凹部で構成してもよいことは勿論である。また、凸部又は凹部を、三角格子の交点に整列して形成する他、例えば、仮想の正方格子の交点に整列して形成することもできる。
　また、ＬＥＤ素子の具体的構造も前記各実施形態のものに限定されない。すなわち、ＬＥＤ素子は、サファイア基板と、サファイア基板の表面上に形成された発光層を含む半導体積層部と、を備え、サファイア基板の表面が、発光層から発せられる光の光学波長の２倍より大きくコヒーレント長より小さい周期の複数の凹部又は凸部を有する垂直化モスアイ面をなし、垂直化モスアイ面が、半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、半導体積層部側にて垂直化モスアイ面へ入射する光の強度分布と比べて、半導体積層部側にて垂直化モスアイ面から出射する光の強度分布が、半導体積層部とサファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた確度域において、半導体積層部側にて垂直化モスアイ面へ入射する光の強度分布と比べて、サファイア基板側にて垂直化モスアイ面から出射する光の強度分布が、界面に対して垂直な方向に偏るよう構成され、垂直化モスアイ面を透過した光を反射する反射部を有し、発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面を有し、垂直化モスアイ面における反射及び透過により、界面に対して垂直な方向に偏るよう強度分布が調整された光は、透過モスアイ面にてフレネル反射が抑制された状態で素子外部へ放出されるものであればよい。
　本発明のＬＥＤ素子は、さらに光取り出し効率を向上させることができ産業上有用である。
　１  ＬＥＤ素子
　２  サファイア基板
　２ａ  垂直化モスアイ面
　２ｂ  平坦部
　２ｃ  凸部
　２ｄ  側面
　２ｅ  湾曲部
　２ｆ  上面
　２ｇ  透過モスアイ面
　２ｈ  平坦部
　２ｉ  凸部
　１０  バッファ層
　１２  ｎ型ＧａＮ層
　１４  発光層
　１６  電子ブロック層
　１８  ｐ型ＧａＮ層
　１９  半導体積層部
　２１  拡散電極
　２２  誘電体多層膜
　２２ａ 第１材料
　２２ｂ 第２材料
　２２ｃ ビアホール
　２３  金属電極
　２４  拡散電極
　２５  誘電体多層膜
　２５ａ ビアホール
　２６  金属電極
　２７  ｐ側電極
　２８  ｎ側電極
　３０  マスク層
　３１  ＳｉＯ２層
　３２  Ｎｉ層
　４０  レジスト膜
　４１  凹凸構造
　４２  残膜
　４３  凸部
　５０  モールド
　５１  凹凸構造
　９１  プラズマエッチング装置
　９２  基板保持台
　９３  容器
　９４  コイル
　９５  電源
　９６  石英板
　９７  冷却制御部
　９８  プラズマ
　１０１ ＬＥＤ素子
　１０２ サファイア基板
　１０２ａ 垂直化モスアイ面
　１１０ バッファ層
　１１２ ｎ型ＧａＮ層
　１１４ 発光層
　１１６ 電子ブロック層
　１１８ ｐ型ＧａＮ層
　１１９ 半導体積層部
　１２２ パッド電極
　１２４ 誘電体多層膜
　１２４ａ 第１材料
　１２４ｂ 第２材料
　１２６ Ａｌ層
　１２７ ｐ側電極
　１２８ ｎ側電極

Claims (7)

  1. 　サファイア基板と、
    　前記サファイア基板の表面上に形成された発光層を含む半導体積層部と、
    　前記半導体積層部上に形成された反射部と、を備え、
    　前記サファイア基板の表面は、前記発光層から発せられる光の光学波長の２倍より大きくコヒーレント長より小さい周期の複数の凹部又は凸部を有する垂直化モスアイ面をなし、
    　前記サファイア基板の裏面は、前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面をなし、
    　前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、
    　前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面にてフレネル反射が抑制された状態で素子外部へ放出されるフリップチップ型のＬＥＤ素子。
  2. 　前記反射部は、前記界面に対して垂直に近い角度ほど反射率が高い請求項１に記載のフリップチップ型のＬＥＤ素子。
  3. 　請求項２に記載のＬＥＤ素子を製造するにあたり、
    　サファイア基板の表面上にマスク層を形成するマスク層形成工程と、
    　前記マスク層上にレジスト膜を形成するレジスト膜形成工程と、
    　前記レジスト膜に所定のパターンを形成するパターン形成工程と、
    　Ａｒガスのプラズマを所定のバイアス出力を加えて前記サファイア基板側に誘導して、前記Ａｒガスの前記プラズマにより前記レジスト膜を変質させてエッチング選択比を高くするレジスト変質工程と、
    　Ａｒガスのプラズマを前記レジスト変質工程のバイアス出力よりも高いバイアス出力を加えて前記サファイア基板側に誘導して、エッチング選択比が高くなった前記レジスト膜をマスクとして前記マスク層のエッチングを行うマスク層のエッチング工程と、
    　エッチングされた前記マスク層をマスクとして、前記サファイア基板のエッチングを行って前記凹部又は前記凸部を形成する基板のエッチング工程と、
    　エッチングされた前記サファイア基板の表面上に、前記半導体積層部を形成する半導体形成工程と、
    　前記サファイア基板の裏面上に、前記誘電体多層膜を形成する多層膜形成工程と、を含むＬＥＤ素子の製造方法。
  4. 　前記基板のエッチング工程にて、前記マスク層上に前記レジスト膜が残った状態で、前記サファイア基板のエッチングを行う請求項３に記載のＬＥＤ素子の製造方法。
  5. 　前記マスク層は、前記サファイア基板上のＳｉＯ２層と、前記ＳｉＯ２層上のＮｉ層と、を有し、
    　前記基板のエッチング工程にて、前記ＳｉＯ２層と、前記Ｎｉ層と、前記レジスト膜と、が積層した状態で、前記サファイア基板のエッチングを行う請求項４に記載のＬＥＤ素子の製造方法。
  6. 　サファイア基板と、
    　前記サファイア基板の表面上に形成された発光層を含む半導体積層部と、
    　前記サファイア基板の裏面上に形成された反射部と、
    　前記半導体積層部上に形成された電極と、を備え、
    　前記サファイア基板の表面は、前記発光層から発せられる光の光学波長の２倍より大きくコヒーレント長より小さい周期の複数の凹部又は凸部を有する垂直化モスアイ面をなし、
    　前記電極の表面は、前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面をなし、
    　前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、
    　前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面を通じてフレネル反射が抑制された状態で素子外部へ放出されるフェイスアップ型のＬＥＤ素子。
  7. 　サファイア基板と、
    　前記サファイア基板の表面上に形成された発光層を含む半導体積層部と、を備え、
    　前記サファイア基板の表面は、前記発光層から発せられる光の光学波長の２倍より大きくコヒーレント長より小さい周期の複数の凹部又は凸部を有する垂直化モスアイ面をなし、
    　前記垂直化モスアイ面は、前記半導体積層部側から当該垂直化モスアイ面へ入射する光を反射及び透過し、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記半導体積層部側にて当該垂直化モスアイ面から反射により出射する光の強度分布が、前記半導体積層部と前記サファイア基板の界面に対して垂直な方向に偏るとともに、臨界角を超えた角度域において、前記半導体積層部側にて当該垂直化モスアイ面へ入射する光の強度分布と比べて、前記サファイア基板側にて当該垂直化モスアイ面から透過により出射する光の強度分布が、前記界面に対して垂直な方向に偏るよう構成され、
    　前記垂直化モスアイ面を透過した光を反射する反射部を有し、
    　前記発光層から発せられる光の光学波長の２倍より小さい周期の凹部又は凸部を有する透過モスアイ面を有し、
    　前記垂直化モスアイ面における反射及び透過により、前記界面に対して垂直な方向に偏るよう強度分布が調整された光は、前記透過モスアイ面にてフレネル反射が抑制された状態で素子外部へ放出されるＬＥＤ素子。
PCT/JP2014/052894 2013-02-12 2014-02-07 Ｌｅｄ素子及びその製造方法 Ceased WO2014126016A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/763,342 US20160005923A1 (en) 2013-02-12 2014-02-07 Led element and manufacturing method for same
CN201480007665.3A CN104969366A (zh) 2013-02-12 2014-02-07 Led元件及其制造方法
HK16103129.0A HK1215329A1 (zh) 2013-02-12 2014-02-07 Led元件及其制造方法
JP2015500215A JPWO2014126016A1 (ja) 2013-02-12 2014-02-07 Ｌｅｄ素子及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013025014 2013-02-12
JP2013-025014 2013-02-12

Publications (1)

Publication Number Publication Date
WO2014126016A1 true WO2014126016A1 (ja) 2014-08-21

Family

ID=51354019

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/052894 Ceased WO2014126016A1 (ja) 2013-02-12 2014-02-07 Ｌｅｄ素子及びその製造方法

Country Status (6)

Country Link
US (1) US20160005923A1 (ja)
JP (1) JPWO2014126016A1 (ja)
CN (1) CN104969366A (ja)
HK (1) HK1215329A1 (ja)
TW (1) TWI611595B (ja)
WO (1) WO2014126016A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538514A (zh) * 2014-12-31 2015-04-22 杭州士兰微电子股份有限公司 倒装led芯片结构及其制作方法
JP2017533591A (ja) * 2014-10-29 2017-11-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 光電子半導体チップ
JP2019033256A (ja) * 2017-08-04 2019-02-28 住友大阪セメント株式会社 分散液、組成物、封止部材、発光装置、照明器具および表示装置
WO2023190493A1 (ja) * 2022-03-31 2023-10-05 住友大阪セメント株式会社 分散液、組成物、封止部材、発光装置、照明器具、表示装置および分散液の製造方法
JP2023149441A (ja) * 2022-03-31 2023-10-13 住友大阪セメント株式会社 分散液、組成物、封止部材、発光装置、照明器具、表示装置および分散液の製造方法
JP2023149933A (ja) * 2022-03-31 2023-10-16 住友大阪セメント株式会社 分散液、組成物、封止部材、発光装置、照明器具、表示装置および分散液の製造方法
JP2024512727A (ja) * 2021-03-31 2024-03-19 ルミレッズ リミテッド ライアビリティ カンパニー ナノ構造化された光抽出層を有する発光デバイス

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
WO2018160866A1 (en) * 2017-03-02 2018-09-07 3M Innovative Properties Company Dynamic reflected color film with low optical caliper sensitivity
US10304993B1 (en) * 2018-01-05 2019-05-28 Epistar Corporation Light-emitting device and method of manufacturing the same
CN112670403B (zh) * 2019-10-16 2024-04-30 联华电子股份有限公司 半导体结构
CN113054064B (zh) * 2021-03-22 2022-04-22 华南师范大学 高外量子效率的深紫外led及其制备方法
WO2024129716A1 (en) * 2022-12-15 2024-06-20 Lumileds Llc Microleds with nanopatterned surface
WO2025195628A1 (en) * 2024-03-21 2025-09-25 Ams-Osram International Gmbh Optoelectronic semiconductor device and method of manufacturing an optoelectronic semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221698A (ja) * 1999-01-29 2000-08-11 Sony Corp 電子装置の製造方法
WO2006093018A1 (ja) * 2005-03-01 2006-09-08 Meijo University ２光束干渉露光装置、２光束干渉露光方法、半導体発光素子の製造方法、および、半導体発光素子
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
JP2010074090A (ja) * 2008-09-22 2010-04-02 Meijo Univ 発光素子、発光素子用サファイア基板及び発光素子用サファイア基板の製造方法
WO2011027679A1 (ja) * 2009-09-07 2011-03-10 エルシード株式会社 半導体発光素子
JP2011060916A (ja) * 2009-09-08 2011-03-24 Tokyo Electron Ltd 被処理体の処理方法およびコンピュータ読み取り可能な記憶媒体
JP5142236B1 (ja) * 2011-11-15 2013-02-13 エルシード株式会社 エッチング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216753A (ja) * 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP6056150B2 (ja) * 2011-04-08 2017-01-11 日亜化学工業株式会社 半導体発光素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221698A (ja) * 1999-01-29 2000-08-11 Sony Corp 電子装置の製造方法
WO2006093018A1 (ja) * 2005-03-01 2006-09-08 Meijo University ２光束干渉露光装置、２光束干渉露光方法、半導体発光素子の製造方法、および、半導体発光素子
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
JP2010074090A (ja) * 2008-09-22 2010-04-02 Meijo Univ 発光素子、発光素子用サファイア基板及び発光素子用サファイア基板の製造方法
WO2011027679A1 (ja) * 2009-09-07 2011-03-10 エルシード株式会社 半導体発光素子
JP2011060916A (ja) * 2009-09-08 2011-03-24 Tokyo Electron Ltd 被処理体の処理方法およびコンピュータ読み取り可能な記憶媒体
JP5142236B1 (ja) * 2011-11-15 2013-02-13 エルシード株式会社 エッチング方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017533591A (ja) * 2014-10-29 2017-11-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 光電子半導体チップ
US10079329B2 (en) 2014-10-29 2018-09-18 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
DE112015004951B4 (de) * 2014-10-29 2024-10-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN104538514A (zh) * 2014-12-31 2015-04-22 杭州士兰微电子股份有限公司 倒装led芯片结构及其制作方法
JP2019033256A (ja) * 2017-08-04 2019-02-28 住友大阪セメント株式会社 分散液、組成物、封止部材、発光装置、照明器具および表示装置
JP7087796B2 (ja) 2017-08-04 2022-06-21 住友大阪セメント株式会社 分散液、組成物、封止部材、発光装置、照明器具および表示装置
JP2024512727A (ja) * 2021-03-31 2024-03-19 ルミレッズ リミテッド ライアビリティ カンパニー ナノ構造化された光抽出層を有する発光デバイス
JP7593560B2 (ja) 2021-03-31 2024-12-03 ルミレッズ リミテッド ライアビリティ カンパニー ナノ構造化された光抽出層を有する発光デバイス
WO2023190493A1 (ja) * 2022-03-31 2023-10-05 住友大阪セメント株式会社 分散液、組成物、封止部材、発光装置、照明器具、表示装置および分散液の製造方法
JP2023149441A (ja) * 2022-03-31 2023-10-13 住友大阪セメント株式会社 分散液、組成物、封止部材、発光装置、照明器具、表示装置および分散液の製造方法
JP2023149933A (ja) * 2022-03-31 2023-10-16 住友大阪セメント株式会社 分散液、組成物、封止部材、発光装置、照明器具、表示装置および分散液の製造方法

Also Published As

Publication number Publication date
TW201432938A (zh) 2014-08-16
CN104969366A (zh) 2015-10-07
US20160005923A1 (en) 2016-01-07
HK1215329A1 (zh) 2016-08-19
JPWO2014126016A1 (ja) 2017-02-02
TWI611595B (zh) 2018-01-11

Similar Documents

Publication Publication Date Title
WO2014126016A1 (ja) Ｌｅｄ素子及びその製造方法
JP5643920B1 (ja) Ｌｅｄ素子及びその製造方法
JP5142236B1 (ja) エッチング方法
CN102484183B (zh) 半导体发光元件及其制造方法
JP5435523B1 (ja) 半導体発光素子及びその製造方法
US20180097144A1 (en) Method for manufacturing light emitting element and light emitting element
JP2011159650A (ja) 発光素子
JP5866044B1 (ja) 発光素子の製造方法及び発光素子
JP5808725B2 (ja) エッチング方法
JP2016027658A (ja) エッチング方法
WO2015194382A1 (ja) 発光素子の製造方法及び発光素子
HK1196463A (en) Etching method
HK1196463B (en) Etching method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14752000

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015500215

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14763342

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 14752000

Country of ref document: EP

Kind code of ref document: A1