[go: up one dir, main page]

WO2014126084A1 - インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ - Google Patents

インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ Download PDF

Info

Publication number
WO2014126084A1
WO2014126084A1 PCT/JP2014/053145 JP2014053145W WO2014126084A1 WO 2014126084 A1 WO2014126084 A1 WO 2014126084A1 JP 2014053145 W JP2014053145 W JP 2014053145W WO 2014126084 A1 WO2014126084 A1 WO 2014126084A1
Authority
WO
WIPO (PCT)
Prior art keywords
interposer
conductor
conductor pads
multilayer ceramic
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/053145
Other languages
English (en)
French (fr)
Inventor
和也 石川
佐々木　信弘
秀男 石原
勝之助 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to CN201480009317.XA priority Critical patent/CN104995703B/zh
Priority to US14/768,424 priority patent/US9686855B2/en
Publication of WO2014126084A1 publication Critical patent/WO2014126084A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a multilayer ceramic capacitor with an interposer in which an interposer is attached to a multilayer ceramic capacitor, and an interposer for a multilayer ceramic capacitor used when the multilayer ceramic capacitor is mounted on a substrate or the like.
  • FIG. 1 is a top view of a conventional multilayer ceramic capacitor with an interposer
  • FIG. 2 is a partially broken side view of the multilayer ceramic capacitor with an interposer shown in FIG. 1
  • FIG. 3 is a multilayer ceramic with an interposer shown in FIGS. It is a partially broken side view which shows the state which mounted the capacitor
  • the capacitor with an interposer shown in FIGS. 1 and 2 includes a capacitor 100, an interposer 200, and a solder SOL that joins the capacitor 100 (see, for example, Patent Document 1 below). *
  • the capacitor 100 includes a dielectric chip 101 having a substantially rectangular parallelepiped shape in which a plurality of internal electrode layers (not shown) are built in a non-contact manner in the height direction, and a dielectric chip 101.
  • Two external surfaces each having four substantially rectangular side surfaces, which are provided so as to cover opposite end surfaces (length direction end surfaces) and a part of four side surfaces adjacent to the end surfaces.
  • the electrode 102 is provided, one end (for example, odd number from the top) of the plurality of internal electrode layers is connected to one of the two external electrodes 102, and the other part (for example, even number from the top) has two ends
  • the external electrode 102 is connected to the other side. *
  • the interposer 200 includes a substantially rectangular plate-like insulating substrate 201 and one of the two external electrodes 102 on one surface (upper surface) in the thickness direction of the insulating substrate 201.
  • Two substantially rectangular first conductor pads 202 provided so as to face the substantially rectangular side surface, and the two first conductor pads 202 on the other surface (lower surface) in the thickness direction of the insulating substrate 201.
  • Two substantially rectangular second conductor pads 203 provided and two substantially semi-cylindrical connection conductors 204 provided on the respective end surfaces in the length direction of the insulating substrate 201 are provided.
  • One of the two second conductor pads 203 is connected via one of the two connection conductors 204, and the other of the two first conductor pads 202 and the other of the two second conductor pads 203 are two. It has a connection structure via the other connection conductor 204. Since the two connection conductors 204 are substantially semi-cylindrical, a recess 205 extending in the height direction of the interposer 200 exists inside each of the connection conductors 204. *
  • each conductor pad 302 of the substrate 300 has a substantially rectangular outline that is slightly larger than each second conductor pad 203.
  • the capacitor with an interposer shown in FIG. 1 and FIG. 2 has two connection conductors 204 having a substantially semi-cylindrical shape on each end surface in the length direction of the insulating substrate 201 of the interposer 200, and the interposer 200 has a high height inside each connection conductor 204. Since there is a recess 205 extending in the vertical direction, as shown in FIG. 3, when the solder SOL of the cream solder and the capacitor with the interposer is melted during the heat treatment, the molten solder passes through each recess 205 and each external electrode 102 of the capacitor 100. A fillet SOLa is formed so as to wet the end surface and reach from the surface of each conductor pad 302 of the substrate 300 to the end surface of each external electrode 102 of the capacitor 100. *
  • an electrostriction phenomenon is caused in the dielectric chip 101 by applying a voltage to the capacitor 100, particularly by applying an AC voltage (decreasing the length and height of the dielectric chip 101 (see arrows)).
  • the warp accompanying the electrostriction phenomenon and the restoration are generated in the substrate 201 and vibration is generated, and so-called noise may be generated by the vibration.
  • the tensile force based on the fillet SOLa acts on the substrate 300, so that the warpage of the substrate 300 increases. The squeal is likely to occur.
  • An object of the present invention is to provide a multilayer ceramic capacitor with an interposer and an interposer for a multilayer ceramic capacitor, which can suppress noise caused by an electrostriction phenomenon.
  • a multilayer ceramic capacitor with an interposer is a multilayer ceramic capacitor with an interposer in which an interposer is attached to the multilayer ceramic capacitor, and (1) the multilayer ceramic capacitor has a plurality of internal electrode layers.
  • a substantially rectangular parallelepiped dielectric chip built in a non-contact manner, an opposing end face of the dielectric chip, and a part of four side faces adjacent to the end face are provided, and a part of the four side faces is provided.
  • the covering portion includes two external electrodes having four substantially rectangular side surfaces, one end of the plurality of internal electrode layers is connected to one of the two external electrodes, and the other end is the 2 (2) the interposer includes a substantially rectangular insulating substrate and a thickness of the insulating substrate; Two first conductor pads having a substantially rectangular shape provided so as to face one substantially rectangular side surface of each of the two external electrodes on one surface in the direction, and the two other conductors on the other surface in the thickness direction of the insulating substrate.
  • Two second conductor pads provided to face each of the first conductor pads; the insulating substrate on one outer edge of the two first conductor pads and on the inner side of one outer edge of the two second conductor pads
  • One or more conductor vias provided so as to penetrate the thickness direction of the two conductor pads, and the other outer edge of the two first conductor pads and the other outer edge of the two second conductor pads.
  • One or more other conductor vias are provided on the inner side so as to penetrate the insulating substrate in the thickness direction, and one of the two first conductor pads and one of the two second conductor pads are The one or more A structure in which the other side of the two first conductor pads and the other of the two second conductor pads are connected via the one or more other side conductor vias.
  • each of the two external electrodes of the multilayer ceramic capacitor is bonded to the surface of each of the two first conductor pads of the interposer via solder.
  • the one or more conductor vias on one side have inside through holes that open on one surface of the two first conductor pads and one surface of the two second conductor pads;
  • the one or more other conductor vias have inside through holes that open on the other surface of the two first conductor pads and the other surface of the two second conductor pads.
  • the one or more conductors on one side The solder is disposed on one surface side of the two second conductor pads in the through hole of the via and on the other surface side of the two second conductor pads in the through hole of the one or more other conductor vias. There are voids that are not filled. *
  • the interposer of the present invention is a multi-layer ceramic capacitor interposer used when mounting a multi-layer ceramic capacitor on a substrate or the like.
  • the multi-layer ceramic capacitor includes a plurality of internal electrode layers built in a non-contact manner.
  • the substantially rectangular parallelepiped-shaped dielectric chip, the opposing end face of the dielectric chip and a part of the four side faces adjacent to the end face are provided, and four parts covering the part of the four side faces are provided.
  • the interposer includes a substantially rectangular plate-shaped insulating substrate, and one approximately each of the two external electrodes on one surface in the thickness direction of the insulating substrate. Two substantially rectangular first conductor pads provided so as to face the shape side surface, and two first conductor pads provided on the other surface in the thickness direction of the insulating substrate so as to face each of the two first conductor pads.
  • Two conductor pads one outer edge of one of the two first conductor pads and one provided inside the outer edge of one of the two second conductor pads so as to penetrate the insulating substrate in the thickness direction
  • the conductive vias on the one side and the other outer edge of the two first conductor pads and the other outer edge of the two second conductor pads so as to penetrate the insulating substrate in the thickness direction.
  • One or more other conductor vias provided, and one of the two first conductor pads and one of the two second conductor pads are connected via the one or more conductor vias on the one side.
  • the two The other of the first conductor pads and the other of the two second conductor pads are connected via the one or more conductor vias on the other side, and (3) the two second conductor pads of the interposer.
  • One conductor pad is for joining one substantially rectangular side surface of each of the two external electrodes of the multilayer ceramic capacitor via solder.
  • the one or more one-side conductor vias are A through hole opening on one surface of the two first conductor pads and one surface of the two second conductor pads on the inside; and the one or more other conductor vias of the interposer A through hole that opens on the other surface of the two first conductor pads and the other surface of the two second conductor pads is provided inside.
  • FIG. 1 is a top view of a conventional multilayer ceramic capacitor with an interposer.
  • FIG. 2 is a partially broken side view of the multilayer ceramic capacitor with an interposer shown in FIG.
  • FIG. 3 is a partially broken side view showing a state in which the multilayer ceramic capacitor with an interposer shown in FIGS. 1 and 2 is mounted on a substrate.
  • FIG. 4 is a top view of the multilayer ceramic capacitor with an interposer according to the first embodiment of the present invention.
  • FIG. 5 is a longitudinal sectional view of the multilayer ceramic capacitor with an interposer shown in FIG. 6A is a top view of the interposer shown in FIGS. 4 and 5
  • FIG. 6B is a bottom view of the interposer shown in FIGS. 4 and 5.
  • FIG. 6A is a top view of the interposer shown in FIGS. 4 and 5
  • FIG. 7 is a top view showing a state in which the multilayer ceramic capacitor with an interposer shown in FIGS. 4 and 5 is mounted on a substrate.
  • FIG. 8 is a longitudinal sectional view showing a state in which the multilayer ceramic capacitor with an interposer shown in FIGS. 4 and 5 is mounted on a substrate.
  • FIG. 9 is a longitudinal sectional view of a multilayer ceramic capacitor with an interposer according to a second embodiment of the present invention. 10 is a top view of the interposer shown in FIG. 11 is a longitudinal sectional view showing a state in which the multilayer ceramic capacitor with an interposer shown in FIG. 9 is mounted on a substrate.
  • FIG. 12 is a longitudinal sectional view of a multilayer ceramic capacitor with an interposer according to a third embodiment of the present invention.
  • 13A is a top view of the interposer shown in FIG. 12
  • FIG. 13B is a bottom view of the interposer shown in FIG. 14 is a longitudinal sectional view showing a state in which the multilayer ceramic capacitor with an interposer shown in FIG. 12 is mounted on a substrate.
  • FIG. 15 is a longitudinal sectional view of a multilayer ceramic capacitor with an interposer according to a fourth embodiment of the present invention.
  • 16A is a top view of the interposer shown in FIG. 15, and FIG. 16B is a bottom view of the interposer shown in FIG. FIG.
  • the multilayer ceramic capacitor with an interposer is simply referred to as a capacitor with an interposer, and the multilayer ceramic capacitor is simply referred to as a capacitor.
  • 4 and 5 is referred to as length
  • the vertical dimension in FIG. 4 is referred to as width
  • the vertical dimension in FIG. 5 is referred to as height.
  • the capacitor with an interposer shown in FIGS. 4 and 5 includes a capacitor 10, an interposer 20, and a solder SOL that joins both. *
  • the capacitor 10 has a substantially rectangular parallelepiped dielectric chip 11 in which a plurality of (total 20 in FIG. 5) internal electrode layers 11a are built in a non-contact manner in the height direction;
  • the dielectric chip 11 is provided so as to cover the opposing end face (end face in the length direction) and a part of the four side faces adjacent to the end face, and there are four parts (side face parts 12a) covering a part of the four side faces.
  • Two external electrodes 12 having substantially rectangular side surfaces are provided, and a part (odd number from the top) of the plurality of internal electrode layers 11a is connected to one (left side) of the two external electrodes 12 and the other part The (even number from the top) end is connected to the other (right side) of the two external electrodes 12.
  • the total number of internal electrode layers 11 a is 20 for convenience of illustration, but the total number of internal electrode layers 11 a in the actual capacitor 10 is 100 or more.
  • the dielectric chip 11 is a dielectric ceramic such as barium titanate, strontium titanate, calcium titanate, magnesium titanate, calcium zirconate, calcium zirconate titanate, barium zirconate, titanium oxide, preferably ⁇ > 1000 or class 2 (high dielectric constant type) dielectric ceramics, and the layer portions existing between the internal electrode layers 11a have substantially the same thickness.
  • Each internal electrode layer 11a is made of a metal such as nickel, copper, palladium, platinum, silver, gold, or an alloy thereof, and has substantially the same thickness and a top view shape (substantially rectangular shape).
  • Each external electrode 12 has a two-layer structure of a base layer in close contact with the dielectric chip 11 and a surface layer formed on the surface of the base layer, or at least one intermediate layer between the base layer and the surface layer. It has a multi-layer structure, the underlayer is made of metal such as nickel, copper, palladium, platinum, silver, gold, and alloys thereof, and the surface layer is made of metal such as tin, palladium, gold, and zinc, and the intermediate layer Is made of a metal such as platinum, palladium, gold, copper, or nickel.
  • the underlayer is made of metal such as nickel, copper, palladium, platinum, silver, gold, and alloys thereof
  • the surface layer is made of metal such as tin, palladium, gold, and zinc
  • the intermediate layer Is made of a metal such as platinum, palladium, gold, copper, or nickel.
  • the interposer 20 includes a substantially rectangular plate-shaped insulating substrate 21 and one of the two external electrodes 12 on one surface (upper surface) in the thickness direction of the insulating substrate 21.
  • Two substantially rectangular first conductor pads 22 provided so as to face the substantially rectangular side surface, and the two first conductor pads 22 face each other on the other surface (lower surface) in the thickness direction of the insulating substrate 21.
  • Two substantially rectangular second conductor pads 23 provided, insulation on the outer edge of one (left side) of the two first conductor pads 22 and the outer edge of one (left side) of the two second conductor pads 23
  • One via via 24 provided on the substrate 21 so as to penetrate the thickness direction, and the other (right side) outer edge of the two first conductor pads 23 and the other of the two second conductor pads ( On the inner side of the outer edge of the right side
  • One insulating via 24 provided on the insulating substrate so as to penetrate the thickness direction is provided, and one of the two first conductor pads 22 and one of the two second conductor pads 23 are one.
  • a structure in which the other one of the two first conductor pads 22 and the other of the two second conductor pads 23 are connected through one other conductor via 24 is connected through one conductor via 24 on one side.
  • the interposer 20 as a whole has a substantially rectangular plate shape having a reference dimension of length> width> height.
  • the insulating substrate 21 is ceramic such as silicon dioxide, aluminum oxide, silicon nitride, or epoxy resin, phenol resin, polyimide resin, urea resin, melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate resin, silicone It consists of thermosetting plastics such as resins and cyanate resins, or thermosetting plastics containing reinforcing fillers in these.
  • Each first conductor pad 22, each second conductor pad 23, and each conductor via 24 are made of metal such as nickel, copper, palladium, platinum, silver, gold, or an alloy thereof, and each first conductor pad 22 and each second conductor pad 22.
  • the conductor pads 23 have substantially the same thickness. *
  • one substantially rectangular side surface (lower surface) of each of the two external electrodes 12 of the capacitor 10 is disposed on the surface (upper surface) of each of the two first conductor pads 22 of the interposer 20. It is joined via.
  • the surface side (upper surface side) of each first conductor pad 22 in the through hole 24a of each conductor via 24 of the interposer 20 is filled with solder SOL, and the second conductor pad in the through hole 24a of each conductor via 24 is filled.
  • D10 indicates the distance between the end faces of the two external electrodes 12 (corresponding to the length of the capacitor 10, the distance in the direction defining the length L21 of the insulating substrate 21 described later), and W12 is each external electrode 12.
  • H10 indicates the height of the capacitor 10
  • L12a indicates the length of the side surface portion 12a of each external electrode 12.
  • L21 indicates the length of the insulating substrate 21 (corresponding to the length of the interposer 20)
  • W21 indicates the width of the insulating substrate 21 (corresponding to the width of the interposer 20)
  • H20 indicates the interposer 20.
  • L22 indicates the length of each first conductor pad 22 (not including the overhanging portion 22a), W22 indicates the width of each first conductor pad 22, and D22 indicates two first conductor pads 22 , L23 indicates the length of each second conductor pad 23 (not including the overhang portion 23a), W23 indicates the width of each second conductor pad 23, and D23 indicates two second conductor pads 23. The maximum distance between the outer ends of the conductor pads 23 is shown. *
  • the distance D10 between the end faces of the two external electrodes 12 is larger than the width W12 of each external electrode 12, and the width W12 of each external electrode 12 and the height H10 of the capacitor 10 are substantially the same.
  • the length L12a of the side surface portion 12a of each external electrode 12 is in the range of about 1/6 to about 1/3 of the distance D10 between the end faces of the two external electrodes 12.
  • the length L22 of each first conductor pad 22 and the length L23 of each second conductor pad 23 are substantially the same, and the width W22 of each first conductor pad 22 and each second conductor pad. 23 have substantially the same width W23, and the maximum outer end distance D22 of the two first conductor pads 22 and the maximum outer end distance D23 of the two second conductor pads 23 are substantially the same.
  • the curvature radii of the portions 22b are substantially the same, and the contour positions of the first conductor pads 22 and the contour positions of the second conductor pads 23 when the interposer 20 is viewed from above are substantially the same.
  • the maximum outer end distance D22 of the two first conductor pads 22 and the maximum outer end distance D23 of the two second conductor pads 23 are slightly shorter than the length L21 of the insulating substrate 21, and each first conductor pad The width W22 of 22 and the width W23 of each second conductor pad 23 are slightly narrower than the width W21 of the insulating substrate 21.
  • the maximum distance D22 between the two first conductor pads 22 of the interposer 20 is substantially the same as the distance D10 between the end faces of the two external electrodes 12 of the capacitor 10.
  • the length L22 of each first conductor pad 22 and the length L23 of each second conductor pad 23 of the interposer 20 are substantially the same as the length L12a of the side surface portion 12a of each external electrode 12 of the capacitor 10.
  • the width W22 of each first conductor pad 22 and the width W23 of each second conductor pad 23 of the interposer 20 are substantially the same as the width W12 of each external electrode 12 of the capacitor 10.
  • the reference dimension of the distance D10 between the end faces of the two external electrodes 12 of the capacitor 10 is 2.0 mm
  • each external electrode 12 The reference dimension of the width W12 is 1.25 mm
  • the reference dimension of the height H10 of the capacitor 10 is 1.25 mm
  • the reference dimension of the length L12a of the side surface 12a of each external electrode 12 is 0.5 mm.
  • the reference dimension of the length L21 of the insulating substrate 21 of the interposer 20 is 2.2 mm
  • the reference dimension of the width W21 of the insulating substrate 21 is 1.45 mm
  • the reference dimension of the height H20 of the interposer 20 is 0.5 mm.
  • the reference dimension of the length L22 of one conductor pad 22 is 0.5 mm
  • the reference dimension of the width W22 of each first conductor pad 22 is 1.25 mm
  • the reference dimension of the length L23 of each second conductor pad 23 is 0.5 mm
  • the reference dimension of the width W23 of each second conductor pad 23 is 1.25 mm
  • the maximum outside of the two second conductor pads 23 The reference dimension of the end-to-end distance D23 is 2.0 mm.
  • the standard dimension of the thickness of the insulating substrate 21 is 0.3 mm
  • the standard dimension of the thickness of each first conductor pad 22, each second conductor pad 23 and each conductor via 24 is 30 to 70 ⁇ m
  • each through hole 24a is 0.2 to 0.5 mm, preferably 0.25 mm.
  • cream solder is applied to the surface (upper surface) of each first conductor pad 22 of the interposer 20, and one external electrode 12 is applied to the applied cream solder.
  • the cream solder is once melted and cured by heat treatment such as a reflow soldering method, and each external electrode 12 is connected to the interposer 20 via the solder SOL. Bonded to each first conductor pad 22.
  • Each conductor via 24 of the interposer 20 is located inside the outer edge of each first conductor pad 22, and each conductor via 24 has a through hole 24 a inside thereof. At least a part of the surplus portion is taken into the surface side (upper surface side) of the first conductor pad 22 in each through hole 24a, and thus after fabrication, the surface side (upper surface) of each first conductor pad 22 in each through hole 24a.
  • a gap GA that is not filled with solder SOL is formed on the surface side (lower surface side) of the second conductor pad 23 in each through hole 24a.
  • the amount of solder SOL filled in the through-holes 24a of the respective conductor vias 24 after fabrication varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, etc., but is approximately 3 with respect to the total volume of each through-hole 24a. It is within the range of ⁇ 50%. Therefore, the ratio of the gap GA to the total volume of each through hole 24a is approximately in the range of 50 to 97%.
  • each conductor pad 32 of the substrate 30 has a substantially rectangular outline slightly larger than each second conductor pad 23.
  • Each conductor via 24 of the interposer 20 of the capacitor with an interposer is located inside the outer edge of each second conductor pad 23, and the surface side (lower surface) of each second conductor pad 23 in the through hole 24 a of each conductor via 24. Since there is a gap GA that is not filled with solder SOL (see FIG. 5), at the time of mounting, at least part of the surplus of the cream solder is taken into the gap GA of each through hole 24a, As a result, the solder SOL is filled in the gap GA of each through-hole 24a after fabrication.
  • FIG. 8 shows that the solder SOL is filled so as to fill all the gaps GA (see FIG. 5) of each through hole 24a.
  • the filling amount varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, and the like, but falls within a range of approximately 3 to 100% with respect to the total volume of each gap GA. Therefore, in the case of 100%, as shown in FIG. 8, the solder SOL is filled so as to fill all the gaps GA of the respective through holes 24a. In this case, the solder SOL filled in each through hole 24 substantially densely.
  • the fillet SOLa as shown in FIG. 3 is difficult to be formed. 8 and the voltage applied to the capacitor 10, in particular, the application of an alternating voltage, the dielectric chip 11 is subjected to an electrostriction phenomenon (decrease in length and height of the dielectric chip 11 (see the arrow in FIG. 3). 3), it is possible to reduce the warpage by preventing the tensile force based on the fillet SOLa (see the thick arrow in FIG. 3) from acting on the substrate 30 and reducing the warpage. The vibration generated in 30 can be reduced and the squeal associated with the electrostriction phenomenon can be suppressed. *
  • each external electrode 12 of the capacitor 10 is bonded only to each first conductor pad 22 of the interposer 20 via the solder SOL, and each second conductor pad 23 of the interposer 20 is connected to each of the substrates 30 via the solder SOL. Since a structure bonded only to the conductor pad 32 can be realized, an interposer that interposes between the capacitor 10 and the substrate 30 a stress transmitted from the capacitor 10 to the substrate 30 when an electrostrictive phenomenon occurs in the dielectric chip 11. 20, the warpage of the substrate 30 can be more accurately reduced by reducing the warpage more accurately, and the vibration generated in the substrate 30 can be more accurately reduced by the reduction of the warpage, and the squeal associated with the electrostriction phenomenon can be more reliably suppressed. *
  • FIG. 9 is a longitudinal sectional view of a multilayer ceramic capacitor with an interposer according to a second embodiment of the present invention
  • FIG. 10 is a top view of the interposer shown in FIG.
  • FIG. 10 is a longitudinal sectional view showing a state where the multilayer ceramic capacitor with an interposer shown in FIG. 9 is mounted on a substrate. *
  • the multilayer ceramic capacitor with an interposer is simply referred to as a capacitor with an interposer, and the multilayer ceramic capacitor is simply referred to as a capacitor.
  • 9 and 10 is referred to as length
  • the vertical dimension in FIG. 10 is referred to as width
  • the vertical dimension in FIG. 9 is referred to as height.
  • the capacitor with an interposer shown in FIG. 9 includes a capacitor 10, an interposer 20-1, and a solder SOL that joins both.
  • This capacitor with the interposer differs from the capacitor with the interposer shown in FIGS. 4 and 5 (first embodiment) in that the two first conductors of the interposer 20-1 are as shown in FIG.
  • the length L22-1 of each first conductor pad 22-1 is such that the maximum distance D22-1 between the outer ends of the pads 22-1 is slightly shorter than the distance D10 between the end faces of the two external electrodes 12 of the capacitor 10. Is slightly shorter than the length L12a of the side surface 12a of each external electrode 12 of the capacitor 10.
  • the width W22-1 of each first conductor pad 22-1 is the same as the width W22 shown in FIG. *
  • cream solder is applied to the surface (upper surface) of each first conductor pad 22-1 of the interposer 20-1, and one external electrode 12 is applied to the applied cream solder.
  • the cream solder is once melted and cured by a heat treatment such as a reflow soldering method, and each external electrode 12 is connected to the interposer 20 via the solder SOL. -1 to each first conductor pad 22-1.
  • each conductor via 24 of the interposer 20-1 is located inside the outer edge of each first conductor pad 22-1 and each conductor via 24 has a through hole 24a inside thereof. At the time of mounting, at least a part of the surplus of the cream solder is taken into the surface side (upper surface side) of the first conductor pad 22-1 in each through hole 24a, and thereby each first conductor pad in each through hole 24a after production.
  • a gap GA that is slightly filled with solder SOL on the surface side (upper surface side) 22-1 and is not filled with solder SOL is formed on the surface side (lower surface side) of the second conductor pad 23 in each through hole 24a. Is done.
  • the amount of solder SOL filled in the through-holes 24a of the respective conductor vias 24 after fabrication varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, etc., but is approximately 3 with respect to the total volume of each through-hole 24a. It is within the range of ⁇ 50%. Therefore, the ratio of the gap GA to the total volume of each through hole 24a is approximately in the range of 50 to 97%.
  • each conductor pad 32 of the substrate 30 has a substantially rectangular outline slightly larger than the lower surface of each second conductor pad 23.
  • Each conductor via 24 of the interposer 20-1 of the capacitor with the interposer is located inside the outer edge of each second conductor pad 23, and the surface side of each second conductor pad 23 in the through hole 24 a of each conductor via 24. Since there is a gap GA that is not filled with solder SOL (see FIG. 9) on the lower surface side, at least a part of the surplus of the cream solder is taken into the gap GA of each through-hole 24a when mounted. As a result, the solder SOL is filled in the gap GA of each through hole 24a after fabrication.
  • FIG. 11 shows that the solder SOL is filled so as to fill all the gaps GA (see FIG. 9) of each through-hole 24a, but the solder SOL with respect to the gap GA of each conductor via 24 after fabrication is shown.
  • the filling amount varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, and the like, but falls within a range of approximately 3 to 100% with respect to the total volume of each gap GA. Therefore, in the case of 100%, as shown in FIG. 11, the solder SOL is filled so as to fill all the gaps GA of each through hole 24a. In this case, the solder SOL filled in each through hole 24 almost densely.
  • the advantage that the bonding strength of the interposer-attached capacitor to the substrate 30 can be increased. If less than 100%, a space not filled with solder SOL remains in the gap GA of each through hole 24a. Even in this case, each external electrode 12 of the capacitor 10, each conductor pad 32 of the substrate 30, and the like. These electrical connections can be made accurately through the first conductor pads 22-1, the conductor vias 24 and the second conductor pads 23 of the interposer 20-1.
  • FIG. 12 is a longitudinal sectional view of a multilayer ceramic capacitor with an interposer according to a third embodiment of the present invention
  • FIG. 13 (A) is a top view of the interposer shown in FIG.
  • FIG. 13B is a bottom view of the interposer shown in FIG. 12
  • FIG. 14 is a longitudinal sectional view showing a state in which the multilayer ceramic capacitor with an interposer shown in FIG. 12 is mounted on a substrate.
  • the multilayer ceramic capacitor with an interposer is simply referred to as a capacitor with an interposer, and the multilayer ceramic capacitor is simply referred to as a capacitor.
  • 12 and 13 is referred to as a length
  • the vertical dimension in FIG. 13 is referred to as a width
  • the vertical dimension in FIG. 12 is referred to as a height.
  • the capacitor with an interposer shown in FIG. 12 includes a capacitor 10, an interposer 20-2, and solder SOL that joins both.
  • This capacitor with an interposer is different from the configuration of the capacitor with an interposer (first embodiment) shown in FIGS. 4 and 5 as shown in FIG. 13.
  • Two first conductors of an interposer 20-2 The length L22-2 of each first conductor pad 22-2 is set to each external electrode of the capacitor 10 so that the distance D22-2 between the outermost ends of the pads 22-2 is substantially the same as the length L21 of the insulating substrate 21. 12 is slightly longer than the length L12a of the side surface portion 12a.
  • the maximum distance D23-2 between the two second conductor pads 23-2 of the interposer 20-2 is substantially equal to the length L21 of the insulating substrate 21.
  • the length L23-2 of each second conductor pad 23-2 is slightly longer than the length L12a of the side surface portion 12a of each external electrode 12 of the capacitor 10.
  • the width W22-2 of each first conductor pad 22-2 is the same as the width W22 shown in FIG. 6A
  • the width W23-2 of each second conductor pad 23-2 is the same as that shown in FIG. It is the same as the width W23 shown in FIG. *
  • cream solder is applied to the surface (upper surface) of each first conductor pad 22-2 of the interposer 20-2, and one external electrode 12 is applied to the applied cream solder.
  • the cream solder is once melted and cured by heat treatment such as reflow soldering, and each external electrode 12 is connected to the interposer 20 ⁇ via the solder SOL. Bonded to each of the first conductor pads 22-2.
  • each conductor via 24 of the interposer 20-2 is located inside the outer edge of each first conductor pad 22-2, and each conductor via 24 has a through hole 24a inside thereof. At the time of mounting, at least a part of the surplus of the cream solder is taken into the surface side (upper surface side) of the first conductor pad 22-2 in each through hole 24a, and thus each first conductor pad in each through hole 24a after production. Gaps GA in which the surface side (upper surface side) of 22-2 is slightly filled with solder SOL and the surface side (lower surface side) of the second conductor pad 23-2 in each through hole 24a is not filled with solder SOL. Is formed.
  • the amount of solder SOL filled in the through-holes 24a of the respective conductor vias 24 after fabrication varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, etc., but is approximately 3 with respect to the total volume of each through-hole 24a. It is within the range of ⁇ 50%. Therefore, the ratio of the gap GA to the total volume of each through hole 24a is approximately in the range of 50 to 97%.
  • substrate 30 has a substantially rectangular outline slightly larger than the lower surface of each 2nd conductor pad 23-2.
  • Each conductor via 24 of the interposer 20-2 of the capacitor with the interposer is located inside the outer edge of each second conductor pad 23-2, and each second conductor pad 23- in the through hole 24a of each conductor via 24. Since there is a gap GA that is not filled with solder SOL on the front surface side (lower surface side) of 2 (see FIG. 12), at least a part of the surplus of cream solder is mounted in each through-hole 24a at the time of mounting. The gap GA is taken in, and thus, after fabrication, the gap GA of each through hole 24a is filled with solder SOL.
  • FIG. 14 shows that the solder SOL is filled so as to fill all the gaps GA (see FIG. 12) of each through-hole 24a, but the solder SOL with respect to the gap GA of each conductor via 24 after fabrication is shown.
  • the filling amount varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, and the like, but falls within a range of approximately 3 to 100% with respect to the total volume of each gap GA. Therefore, in the case of 100%, as shown in FIG. 14, the solder SOL is filled so as to fill all the gaps GA of each through hole 24a. In this case, the solder SOL filled in each through hole 24 almost densely.
  • FIG. 15 is a longitudinal sectional view of a multilayer ceramic capacitor with an interposer according to a fourth embodiment of the present invention
  • FIG. 16 (A) is a top view of the interposer shown in FIG. 16B is a bottom view of the interposer shown in FIG. 15
  • FIG. 17 is a longitudinal sectional view showing a state in which the multilayer ceramic capacitor with an interposer shown in FIG. 15 is mounted on a substrate.
  • the multilayer ceramic capacitor with an interposer is simply referred to as a capacitor with an interposer, and the multilayer ceramic capacitor is simply referred to as a capacitor.
  • 15 and 16 is referred to as a length
  • the vertical dimension in FIG. 16 is referred to as a width
  • the vertical dimension in FIG. 15 is referred to as a height.
  • the capacitor with an interposer shown in FIG. 15 includes a capacitor 10, an interposer 20-3, and solder SOL that joins both.
  • the difference between this capacitor with an interposer and the capacitor with the interposer (first embodiment) shown in FIGS. 4 and 5 is that, as shown in FIG. 16, each conductor via 24 of the interposer 20-3 is By shifting outward, the substantially semicircular overhanging portion 22a (see FIG. 6A) is excluded from each first conductor pad 22-3, and the substantially semicircular overhanging portion 23a from each second conductor pad 23-3. (See FIG. 6B).
  • the length L22-3 and the width W22-3 of each first conductor pad 22-3 are the same as the length L22 and the width W22 shown in FIG.
  • the maximum outer end distance D22-3 is the same as the maximum outer end distance D22 shown in FIG. 6A, and the length L23-3 and width W23-3 of each second conductor pad 23-3 are shown in FIG. It is the same as the length L23 and the width W23 shown in FIG. 6B, and the maximum outer end distance D23-3 between the two second conductor pads 23-3 is the maximum outer end distance shown in FIG. 6B. Same as D23. *
  • cream solder is applied to the surface (upper surface) of each first conductor pad 22-3 of the interposer 20-3, and 1 of each external electrode 12 is applied to the applied cream solder.
  • the cream solder is once melted and cured by a heat treatment such as a reflow soldering method, and each external electrode 12 is connected to the interposer 20 via the solder SOL. -3 to each first conductor pad 22-3.
  • Each conductor via 24 of the interposer 20-3 is located inside the outer edge of each first conductor pad 22-3, and each conductor via 24 has a through hole 24a on the inside thereof.
  • At the time of mounting at least a part of the surplus of the cream solder is taken into the surface side (upper surface side) of the first conductor pad 22-3 in each through hole 24a, and thus each first conductor pad in each through hole 24a after production.
  • the amount of solder SOL filled in the through-holes 24a of the respective conductor vias 24 after fabrication varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, etc., but is approximately 3 with respect to the total volume of each through-hole 24a. It is within the range of ⁇ 50%. Therefore, the ratio of the gap GA to the total volume of each through hole 24a is approximately in the range of 50 to 97%.
  • substrate 30 has a substantially rectangular outline slightly larger than the lower surface of each 2nd conductor pad 23-3.
  • Each conductor via 24 of the interposer 20-3 of the capacitor with interposer is located inside the outer edge of each second conductor pad 23-3, and each second conductor pad 23- in the through hole 24a of each conductor via 24. Since there is a gap GA that is not filled with solder SOL on the front surface side (lower surface side) of 3 (see FIG. 15), at least a part of the surplus of cream solder is mounted on each through-hole 24a during the mounting. The gap GA is taken in, and thus, after fabrication, the gap GA of each through hole 24a is filled with solder SOL.
  • FIG. 17 shows that the solder SOL is filled so as to fill all the gaps GA (see FIG. 15) of each through-hole 24a, but the solder SOL with respect to the gap GA of each conductor via 24 after fabrication is shown.
  • the filling amount varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, and the like, but falls within a range of approximately 3 to 100% with respect to the total volume of each gap GA. Therefore, in the case of 100%, as shown in FIG. 17, the solder SOL is filled so as to fill all the gaps GA of each through hole 24a. In this case, the solder SOL filled in each through hole 24 substantially densely.
  • FIG. 18 is a longitudinal sectional view of a multilayer ceramic capacitor with an interposer according to a fifth embodiment of the present invention
  • FIG. 19 (A) is a top view of the interposer shown in FIG. 19B is a bottom view of the interposer shown in FIG. 18,
  • FIG. 20 is a longitudinal sectional view showing a state in which the multilayer ceramic capacitor with an interposer shown in FIG. 18 is mounted on a substrate.
  • the multilayer ceramic capacitor with an interposer is simply referred to as a capacitor with an interposer, and the multilayer ceramic capacitor is simply referred to as a capacitor.
  • the horizontal dimension in FIGS. 18 and 19 is referred to as a length
  • the vertical dimension in FIG. 19 is referred to as a width
  • the vertical dimension in FIG. 18 is referred to as a height.
  • the capacitor with an interposer shown in FIG. 18 includes a capacitor 10, an interposer 20-4, and solder SOL that joins both.
  • the fact that this interposer-equipped capacitor differs from the interposer-capacitor (first embodiment) shown in FIGS. 4 and 5 is that, as shown in FIG. 19, each first conductor pad of the interposer 20-4
  • the length L22-4 of 22-4 and the length L23-4 of each second conductor pad 23-4 are lengthened so that a substantially semi-circular overhanging portion 22a from each first conductor pad 22-4 (FIG. 6A). )
  • a substantially semicircular projecting portion 23a see FIG. 6B) are excluded from each second conductor pad 23-4.
  • the width W22-4 of each first conductor pad 22-4 is the same as the width W22 shown in FIG. 6A, and the maximum distance D22-4 between the two outer conductor pads 22-4 is: It is the same as the maximum outer end distance D22 shown in FIG. 6A, and the width W23-4 of each second conductor pad 23-4 is the same as the width W23 shown in FIG.
  • the maximum outer end distance D23-4 of the second conductor pad 23-4 is the same as the maximum outer end distance D23 shown in FIG. *
  • cream solder is applied to the surface (upper surface) of each first conductor pad 22-4 of the interposer 20-4, and 1 of each external electrode 12 is applied to the applied cream solder.
  • the cream solder is once melted and cured by a heat treatment such as a reflow soldering method, and each external electrode 12 is connected to the interposer 20 via the solder SOL. -4 to each first conductor pad 22-4.
  • each conductor via 24 of the interposer 20-4 is located inside the outer edge of each first conductor pad 22-4, and each conductor via 24 has a through hole 24a inside thereof. At the time of mounting, at least a part of the surplus of the cream solder is taken into the surface side (upper surface side) of the first conductor pad 22-4 in each through hole 24a, and thereby each first conductor pad in each through hole 24a after production.
  • the amount of solder SOL filled in the through-holes 24a of the respective conductor vias 24 after fabrication varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, etc., but is approximately 3 with respect to the total volume of each through-hole 24a. It is within the range of ⁇ 50%. Therefore, the ratio of the gap GA to the total volume of each through hole 24a is approximately in the range of 50 to 97%.
  • substrate 30 has a substantially rectangular outline slightly larger than the lower surface of each 2nd conductor pad 23-4.
  • Each conductor via 24 of the interposer 20-4 of the capacitor with the interposer is located inside the outer edge of each second conductor pad 23-4, and each second conductor pad 23- in the through hole 24a of each conductor via 24. Since there is a gap GA that is not filled with solder SOL on the front surface side (lower surface side) of 4 (see FIG. 18), at least a part of the surplus of the cream solder is included in each through hole 24a at the time of mounting. The gap GA is taken in, and thus, after fabrication, the gap GA of each through hole 24a is filled with solder SOL.
  • FIG. 20 shows that the solder SOL is filled so as to fill all the gaps GA (see FIG. 18) of each through-hole 24a, but the solder SOL with respect to the gap GA of each conductor via 24 after fabrication is shown.
  • the filling amount varies depending on the diameter of each through-hole 24a, the amount of cream solder applied, and the like, but falls within a range of approximately 3 to 100% with respect to the total volume of each gap GA. Therefore, in the case of 100%, as shown in FIG. 20, the solder SOL is filled so as to fill all the gaps GA of each through hole 24a. In this case, the solder SOL filled in each through hole 24 almost densely.
  • the widths W22 and W22-1 to W22-4 and the widths W23 and W23-2 to W23-4 may be made wider than the width W12 of each external electrode 12 of the capacitor 10.
  • the widths W22 and W22-1 to W22-4 and the widths W23 and W23-2 to W23-4 are substantially the same as the width W21 of the insulating substrate 21. To be, it can be said to obtain substantially the same effect mentioned effects as in the first embodiment (FIGS. 4-8). *
  • Conductive vias 24 are provided, and the first conductive pads 22 and 22-1 to 22-4 are connected to the second conductive pads 23 and 23-2 to 23-4 using two or more conductive vias 24. In addition, it is possible to obtain substantially the same effects as those described in [First Embodiment (FIGS. 4 to 8)].
  • the conductor via 24 has a substantially cylindrical shape and has a substantially columnar through hole 24a on the inside thereof, the conductor via 24 may have a non-cylindrical shape such as an ellipse or a polygon, Even if the cross-sectional shape of the through hole 24a is a non-cylindrical shape such as an ellipse or a polygon, substantially the same effect as described in the above [first embodiment (FIGS. 4 to 8)] can be obtained. *
  • each conductor via 2 in the interposers 20 and 20-1 to 20-4 is used.
  • the center of each conductor via 24 is the center in the length direction of each of the first conductor pads 22 and 22-1 to 22-4, and the length direction of each of the second conductor pads 23 and 23-2 to 23-4.
  • each conductor via 24 is connected to the outer edge of each of the first conductor pads 22 and 22-1 to 22-4 and each second conductor pad. 23 and 23-2 to 23-4, it is possible to obtain substantially the same effects as those described in [First Embodiment (FIGS. 4 to 8)].
  • each conductor via 24 in the interposer 20 described in the [first embodiment (FIGS. 4 to 8)] is the center of each conductor via 24.
  • the length of the insulating substrate 21 is longer than the lengthwise centers of the first conductor pads 22 and 22-1 to 22-4 and the lengthwise centers of the second conductor pads 23 and 23-2 to 23-4. Even if it is arranged so as to be closer to the outside in the direction, it is possible to obtain substantially the same effect as described in the above [first embodiment (FIGS. 4 to 8)].
  • the conductor vias 24 in the interposer 20 described in the first embodiment FIGS.
  • each conductor via 24 in the interposer 20 and 20-1 to 20-6 will be supplemented.
  • the stress transmitted from the capacitor 10 to the substrate 30 when an electrostrictive phenomenon occurs in the dielectric chip 11 can be relaxed by the interposers 20 and 20-1 to 20-6 interposed therebetween.
  • Factors that cause this relaxation action include "attenuation based on transmission distance” and "attenuation based on deformation such as expansion and contraction”. It can be said that the conductor vias 24 are preferably arranged so as to approach the center in the length direction of the insulating substrate 21.
  • each conductor via 24 is arranged on the outer side in the length direction of the insulating substrate 21, for example, in the case of the interposer 20-5 shown in FIG.
  • the “damping based” may be suppressed by each conductor via 24.
  • each conductor via 24 is disposed near the center in the length direction of the insulating substrate 21, for example, the interposer shown in FIGS. 5, 9, 12, 15, 18 and 21B. 20, 20-1 to 20-4 and 20-6, particularly in the case of the interposer 20-6 shown in FIG. 21B, capacitors are used in the interposers 20, 20-1 to 20-4 and 20-6.
  • SYMBOLS 10 Multilayer ceramic capacitor, 11 ... Dielectric chip, 11a ... Internal electrode layer, 12 ... External electrode, 12a ... Side surface part of external electrode, 20, 20-1 to 20-6 ... Interposer, 22, 22-1 to 22 -4 ... 1st conductor pad, 23, 23-2 to 23-4 ... 2nd conductor pad, 24 ... Conductor via, 24a ... Through hole, SOL ... Solder, GA ... Air gap.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】電歪現象に伴う音鳴きを抑制できるインターポーザ付き積層セラミックコンデンサを提供する。【解決手段】インターポーザ付き積層セラミックコンデンサは、絶縁基板２１、２つの第１導体パッド２２、２つの第２導体パッド２３、及び各第１導体パッド２２と各第２導体パッド２３を接続する２つの導体ビア２４を備えたインターポーザ２０と、インターポーザ２０の各第１導体パッド２２に各外部電極１２がハンダＳＯＬを介してそれぞれ接合された積層セラミックコンデンサ１０を具備している。インターポーザ２０の各導体ビア２４は各々の内側に貫通孔２４ａを有していて、各貫通孔２４における第２導体パッド２３側には前記ハンダＳＯＬが充填されていない空隙ＧＡが存在している。

Description

インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
本発明は、積層セラミックコンデンサにインターポーザが取り付けられたインターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサを基板等に実装する際に用いられる積層セラミックコンデンサ用インターポーザに関する。
図１は従来のインターポーザ付き積層セラミックコンデンサの上面図、図２は図１に示したインターポーザ付き積層セラミックコンデンサの一部破断の側面図、図３は図１及び図２に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す一部破断の側面図である。　
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図１及び図２における左右方向寸法を長さと言い、図１における上下方向寸法を幅と言い、図２における上下方向寸法を高さと言う。　
図１及び図２に示したインターポーザ付きコンデンサは、コンデンサ１００とインターポーザ２００と両者を接合するハンダＳＯＬとから成る（例えば、下記特許文献１を参照）。　
コンデンサ１００は、図１及び図２に示したように、複数の内部電極層（図示省略）をその高さ方向に相互非接触で内蔵した略直方体形状の誘電体チップ１０１と、誘電体チップ１０１の相対する端面（長さ方向端面）及び該端面と隣接する４側面の一部を覆うように設けられ、且つ、４側面の一部を覆う部分が４つの略矩形状側面を有する２つの外部電極１０２を備え、複数の内部電極層の一部（例えば上から奇数番目）の端が２つの外部電極１０２の一方に接続され、且つ、他部（例えば上から偶数番目）の端が２つの外部電極１０２の他方に接続された構造を有している。　
一方、インターポーザ２００は、図１及び図２に示したように、略矩形板状の絶縁基板２０１と、絶縁基板２０１の厚さ方向の一面（上面）に前記２つの外部電極１０２それぞれの１つの略矩形状側面と向き合うように設けられた略矩形状の２つの第１導体パッド２０２と、絶縁基板２０１の厚さ方向の他面（下面）に２つの第１導体パッド２０２それぞれと向き合うように設けられた略矩形状の２つの第２導体パッド２０３と、絶縁基板２０１の長さ方向端面それぞれに設けられた略半円筒状の２つの接続導体２０４を備え、２つの第１導体パッド２０２の一方と２つの第２導体パッド２０３の一方が２つの接続導体２０４の一方を介して接続され、且つ、２つの第１導体パッド２０２の他方と２つの第２導体パッド２０３の他方が２つの接続導体２０４の他方を介して接続された構造を有している。２つの接続導体２０４は略半円筒状であるため、各々の内側にはインターポーザ２００の高さ方向に延びる凹部２０５が存在する。　
図２から分かるように、インターポーザ２００の２つの第１導体パッド２０２それぞれの表面（上面）には、コンデンサ１００の２つの外部電極１０２それぞれの１つの略矩形状側面（下面）がハンダＳＯＬを介して接合されている。　
図１及び図２に示したインターポーザ付きコンデンサを基板３００に実装するときには、基板本体３０１の表面（上面）に設けられた２つの導体パッド３０２それぞれの表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各第２導体パッド２０３の表面（下面）が接するようにインターポーザ付きコンデンサコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第２導体パッド２０３をハンダＳＯＬを介して基板３００の各導体パッド３０２に接合する（図３を参照）。因みに、基板３００の各導体パッド３０２は、各第２導体パッド２０３よりも僅かに大きな略矩形状輪郭を有している。　
図１及び図２に示したインターポーザ付きコンデンサは、インターポーザ２００の絶縁基板２０１の長さ方向端面それぞれに略半円筒状の２つの接続導体２０４が在り、各接続導体２０４の内側にインターポーザ２００の高さ方向に延びる凹部２０５が在るため、図３に示したように、前記熱処理時にクリームハンダ並びにインターポーザ付きコンデンサのハンダＳＯＬが溶融すると、溶融ハンダが各凹部２０５を通じてコンデンサ１００の各外部電極１０２の端面に濡れ上がり、基板３００の各導体パッド３０２の表面からコンデンサ１００の各外部電極１０２の端面に至るフィレットＳＯＬａが形成される。　
ところで、図３に示した実装状態においてコンデンサ１００への電圧印加、特に交流電圧印加によって誘電体チップ１０１に電歪現象（誘電体チップ１０１の長さの減少及び高さの増加（矢印を参照）とその復元の繰り返し）を生じたときに、この電歪現象に伴う反りとその復元が基板２０１に生じて振動が発生し、この振動によって所謂音鳴きが発生することがある。特に、図３に示したようなフィレットＳＯＬａが形成されている場合には、このフィレットＳＯＬａに基づく引張力（太線矢印を参照）が基板３００に作用するために、基板３００の反りが増加して前記音鳴きが発生し易くなる。
特開２０１２－２０４５７２号公報
本発明の目的は、電歪現象に伴う音鳴きを抑制できるインターポーザ付き積層セラミックコンデンサと積層セラミックコンデンサ用インターポーザを提供することにある。
前記目的を達成するため、本発明のインターポーザ付き積層セラミックコンデンサは、積層セラミックコンデンサにインターポーザが取り付けられたインターポーザ付き積層セラミックコンデンサであって、（１）前記積層セラミックコンデンサは、複数の内部電極層を相互非接触で内蔵した略直方体形状の誘電体チップと、前記誘電体チップの相対する端面及び該端面と隣接する４側面の一部を覆うように設けられ、且つ、前記４側面の一部を覆う部分が４つの略矩形状側面を有する２つの外部電極を備え、前記複数の内部電極層の一部の端が前記２つの外部電極の一方に接続され、且つ、他部の端が前記２つの外部電極の他方に接続された構造を有しており、（２）前記インターポーザは、略矩形板状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記２つの外部電極それぞれの１つの略矩形状側面と向き合うように設けられた略矩形状の２つの第１導体パッドと、前記絶縁基板の厚さ方向の他面に前記２つの第１導体パッドそれぞれと向き合うように設けられた２つの第２導体パッドと、前記２つの第１導体パッドの一方の外縁と前記２つの第２導体パッドの一方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた１つ以上の一方側の導体ビア、並びに、前記２つの第１導体パッドの他方の外縁と前記２つの第２導体パッドの他方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた１つ以上の他方側の導体ビアを備え、前記２つの第１導体パッドの一方と前記２つの第２導体パッドの一方が前記１つ以上の一方側の導体ビアを介して接続され、且つ、前記２つの第１導体パッドの他方と前記２つの第２導体パッドの他方が前記１つ以上の他方側の導体ビアを介して接続された構造を有しており、（３）前記インターポーザの前記２つの第１導体パッドそれぞれの表面には前記積層セラミックコンデンサの前記２つの外部電極それぞれの１つの略矩形状側面がハンダを介して接合されており、（４）前記１つ以上の一方側の導体ビアは前記２つの第１導体パッドの一方の表面と前記２つの第２導体パッドの一方の表面で開口する貫通孔を内側に有し、且つ、前記１つ以上の他方側の導体ビアは前記２つの第１導体パッドの他方の表面と前記２つの第２導体パッドの他方の表面で開口する貫通孔を内側に有しており、（５）前記１つ以上の一方側の導体ビアの貫通孔における前記２つの第２導体パッドの一方の表面側と、前記１つ以上の他方側の導体ビアの貫通孔における前記２つの第２導体パッドの他方の表面側には、前記ハンダが充填されていない空隙が存在している。　
一方、本発明のインターポーザは、積層セラミックコンデンサを基板等に実装する際に用いられる積層セラミックコンデンサ用インターポーザであって、（１）前記積層セラミックコンデンサは、複数の内部電極層を相互非接触で内蔵した略直方体形状の誘電体チップと、前記誘電体チップの相対する端面及び該端面と隣接する４側面の一部を覆うように設けられ、且つ、前記４側面の一部を覆う部分が４つの略矩形状側面を有する２つの外部電極を備え、前記複数の内部電極層の一部の端が前記２つの外部電極の一方に接続され、且つ、他部の端が前記２つの外部電極の他方に接続された構造を有しており、（２）前記インターポーザは、略矩形板状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記２つの外部電極それぞれの１つの略矩形状側面と向き合うように設けられた略矩形状の２つの第１導体パッドと、前記絶縁基板の厚さ方向の他面に前記２つの第１導体パッドそれぞれと向き合うように設けられた２つの第２導体パッドと、前記２つの第１導体パッドの一方の外縁と前記２つの第２導体パッドの一方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた１つ以上の一方側の導体ビア、並びに、前記２つの第１導体パッドの他方の外縁と前記２つの第２導体パッドの他方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた１つ以上の他方側の導体ビアを備え、前記２つの第１導体パッドの一方と前記２つの第２導体パッドの一方が前記１つ以上の一方側の導体ビアを介して接続され、且つ、前記２つの第１導体パッドの他方と前記２つの第２導体パッドの他方が前記１つ以上の他方側の導体ビアを介して接続された構造を有しており、（３）前記インターポーザの前記２つの第１導体パッドは前記積層セラミックコンデンサの前記２つの外部電極それぞれの１つの略矩形状側面をハンダを介して接合するためのものであり、（４）前記１つ以上の一方側の導体ビアは前記２つの第１導体パッドの一方の表面と前記２つの第２導体パッドの一方の表面で開口する貫通孔を内側に有し、且つ、前記インターポーザの前記１つ以上の他方側の導体ビアは前記２つの第１導体パッドの他方の表面と前記２つの第２導体パッドの他方の表面で開口する貫通孔を内側に有している。
本発明によれば、電歪現象に伴う音鳴きを抑制できるインターポーザ付き積層セラミックコンデンサと積層セラミックコンデンサ用インターポーザを提供することができる。　
本発明の前記目的及び他の目的と、各目的に応じた特徴と効果は、以下の説明と添付図面によって明らかとなる。
図１は従来のインターポーザ付き積層セラミックコンデンサの上面図である。 図２は図１に示したインターポーザ付き積層セラミックコンデンサの一部破断の側面図である。 図３は図１及び図２に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す一部破断の側面図である。 図４は本発明の第１実施形態であるインターポーザ付き積層セラミックコンデンサの上面図である。 図５は図４に示したインターポーザ付き積層セラミックコンデンサの縦断面図である。 図６（Ａ）は図４及び図５に示したインターポーザの上面図、図６（Ｂ）は図４及び図５に示したインターポーザの下面図である。 図７は図４及び図５に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す上面図である。 図８は図４及び図５に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図９は本発明の第２実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図である。 図１０は図９に示したインターポーザの上面図である。 図１１は図９に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図１２は本発明の第３実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図である。 図１３（Ａ）は図１２に示したインターポーザの上面図、図１３（Ｂ）は図１２に示したインターポーザの下面図である。 図１４は図１２に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図１５は本発明の第４実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図である。 図１６（Ａ）は図１５に示したインターポーザの上面図、図１６（Ｂ）は図１５に示したインターポーザの下面図である。 図１７は図１５に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図１８は本発明の第５実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図である。 図１９（Ａ）は図１８に示したインターポーザの上面図、図１９（Ｂ）は図１８に示したインターポーザの下面図である。 図２０は図１８に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図２１（Ａ）及び図２１（Ｂ）はインターポーザの他の実施形態を示すインターポーザ付き積層セラミックコンデンサの縦断面図である。
［第１実施形態（図４～図８）］　図４は本発明の第１実施形態であるインターポーザ付き積層セラミックコンデンサの上面図、図５は図４に示したインターポーザ付き積層セラミックコンデンサの縦断面図、図６（Ａ）は図４及び図５に示したインターポーザの上面図、図６（Ｂ）は図４及び図５に示したインターポーザの下面図、図７は図４及び図５に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す上面図、図８は図４及び図５に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。　
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図４及び図５における左右方向寸法を長さと言い、図４における上下方向寸法を幅と言い、図５における上下方向寸法を高さと言う。　
図４及び図５に示したインターポーザ付きコンデンサは、コンデンサ１０とインターポーザ２０と両者を接合するハンダＳＯＬとから成る。　
コンデンサ１０は、図４及び図５に示したように、複数（図５では計２０）の内部電極層１１ａをその高さ方向に相互非接触で内蔵した略直方体形状の誘電体チップ１１と、誘電体チップ１１の相対する端面（長さ方向端面）及び該端面と隣接する４側面の一部を覆うように設けられ、且つ、４側面の一部を覆う部分（側面部１２ａ）が４つの略矩形状側面を有する２つの外部電極１２を備え、複数の内部電極層１１ａの一部（上から奇数番目）の端が２つの外部電極１２の一方（左側）に接続され、且つ、他部（上から偶数番目）の端が２つの外部電極１２の他方（右側）に接続された構造を有している。図５には、図示の便宜上、内部電極層１１ａの総数を２０としてあるが、実際のコンデンサ１０における内部電極層１１ａの総数は１００以上である。このコンデンサ１０は全体として長さ＞幅＝高さの基準寸法を有する略直方体形状を成している。　
誘電体チップ１１はチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等の誘電体セラミックス、好ましくはε＞１０００又はクラス２（高誘電率系）の誘電体セラミックスから成り、内部電極層１１ａの間それぞれに存在する層状部分は略同じ厚さを有している。各内部電極層１１ａはニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属から成り、略同じ厚さ及び上面視形状（略矩形）を有している。各外部電極１２は、誘電体チップ１１に密着した下地層と下地層の表面に形成された表面層との２層構造、或いは、下地層と表面層との間に少なくとも１つの中間層を有する多層構造を有しており、下地層はニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属から成り、表面層はスズ、パラジウム、金、亜鉛等の金属から成り、中間層は白金、パラジウム、金、銅、ニッケル等の金属から成る。　
一方、インターポーザ２０は、図４～図６に示したように、略矩形板状の絶縁基板２１と、絶縁基板２１の厚さ方向の一面（上面）に前記２つの外部電極１２それぞれの１つの略矩形状側面と向き合うように設けられた略矩形状の２つの第１導体パッド２２と、絶縁基板２１の厚さ方向の他面（下面）に２つの第１導体パッド２２それぞれと向き合うように設けられた略矩形状の２つの第２導体パッド２３と、２つの第１導体パッド２２の一方（左側）の外縁と２つの第２導体パッド２３の一方（左側）の外縁よりも内側において絶縁基板２１にその厚さ方向を貫通するように設けられた１つの一方側の導体ビア２４、並びに、２つの第１導体パッド２３の他方（右側）の外縁と２つの第２導体パッドの他方（右側）の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた１つの他方側の導体ビア２４を備え、２つの第１導体パッド２２の一方と前記２つの第２導体パッド２３の一方が１つの一方側の導体ビア２４を介して接続され、且つ、２つの第１導体パッド２２の他方と２つの第２導体パッド２３の他方が１つの他方側の導体ビア２４を介して接続された構造を有している。　
各導体ビア２４は略円筒状を成しており、一方側の導体ビア２４は２つの第１導体パッド２２の一方（左側）の表面（上面）と２つの第２導体パッド２３の一方（左側）の表面（下面）で開口する略円柱状の貫通孔２４ａを内側に有し、且つ、他方側の導体ビア２４は２つの第１導体パッド２２の他方（右側）の表面（上面）と２つの第２導体パッド２３の他方（右側）の表面（下面）で開口する略円柱状の貫通孔２４ａを内側に有している。因みに、各第１導体パッド２２に略半円形の張り出し部２２ａが設けられ、且つ、各第２導体パッド２３に略半円形の張り出し部２３ａが設けられているのは、各第１導体パッド２２の面積及び各第２導体パッド２３の面積を極力増加させずに、各導体ビア２４を絶縁基板２１の長さ方向中央に近づけて配置するための工夫である。このインターポーザ２０は全体として長さ＞幅＞高さの基準寸法を有する略矩形板状を成している。　
絶縁基板２１は二酸化ケイ素、酸化アルミニウム、窒化ケイ素等のセラミックス、或いは、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、シアネート樹脂等の熱硬化性プラスチック又はこれらに補強フィラーを含有した熱硬化性プラスチックから成る。各第１導体パッド２２、各第２導体パッド２３及び各導体ビア２４はニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属から成り、各第１導体パッド２２と各第２導体パッド２３は略同じ厚さを有している。　
図５から分かるように、インターポーザ２０の２つの第１導体パッド２２それぞれの表面（上面）には、コンデンサ１０の２つの外部電極１２それぞれの一方の１つの略矩形状側面（下面）がハンダＳＯＬを介して接合されている。また、インターポーザ２０の各導体ビア２４の貫通孔２４ａにおける各第１導体パッド２２の表面側（上面側）にはハンダＳＯＬが充填されており、各導体ビア２４の貫通孔２４ａにおける第２導体パッド２３の表面側（下面側）にはハンダＳＯＬが充填されていない空隙ＧＡが存在している。図５には各貫通孔２４ａの全体積に対して空隙ＧＡが占める割合を略７０％としたものを示してあるが、該割合は各貫通孔２４ａにおける各第１導体パッド２２の表面側（上面側）に充填されるハンダＳＯＬの量に応じて変化する。この点については後に説明する。　
ここで、コンデンサ１０及びインターポーザ２０の寸法及び両者の寸法関係について説明する。　
図４及び図５におけるＤ１０は２つの外部電極１２の端面間距離（コンデンサ１０の長さに相当、後記絶縁基板２１の長さＬ２１を規定する方向の距離）を示し、Ｗ１２は各外部電極１２の幅（コンデンサ１０の幅に相当）を示し、Ｈ１０はコンデンサ１０の高さを示し、Ｌ１２ａは各外部電極１２の側面部１２ａの長さを示す。一方、図５及び図６におけるＬ２１は絶縁基板２１の長さ（インターポーザ２０の長さに相当）を示し、Ｗ２１は絶縁基板２１の幅（インターポーザ２０の幅に相当）を示し、Ｈ２０はインターポーザ２０の高さを示し、Ｌ２２は各第１導体パッド２２の長さ（張り出し部２２ａは含まない）を示し、Ｗ２２は各第１導体パッド２２の幅を示し、Ｄ２２は２つの第１導体パッド２２の最大外側端間距離を示し、Ｌ２３は各第２導体パッド２３の長さ（張り出し部２３ａは含まない）を示し、Ｗ２３は各第２導体パッド２３の幅を示し、Ｄ２３は２つの第２導体パッド２３の最大外側端間距離を示す。　
コンデンサ１０の寸法について述べれば、２つの外部電極１２の端面間距離Ｄ１０は各外部電極１２の幅Ｗ１２よりも大きく、各外部電極１２の幅Ｗ１２とコンデンサ１０の高さＨ１０は略同じであり、各外部電極１２の側面部１２ａの長さＬ１２ａは２つの外部電極１２の端面間距離Ｄ１０の略１／６～略１／３の範囲内である。　
インターポーザ２０の寸法について述べれば、各第１導体パッド２２の長さＬ２２と各第２導体パッド２３の長さＬ２３は略同じであり、各第１導体パッド２２の幅Ｗ２２と各第２導体パッド２３の幅Ｗ２３は略同じであり、２つの第１導体パッド２２の最大外側端間距離Ｄ２２と２つの第２導体パッド２３の最大外側端間距離Ｄ２３は略同じであり、張り出し部２２ａと張り出し部２２ｂの曲率半径は略同じであり、インターポーザ２０を上から見たときの各第１導体パッド２２の輪郭位置と各第２導体パッド２３の輪郭位置は略一致している。また、２つの第１導体パッド２２の最大外側端間距離Ｄ２２と２つの第２導体パッド２３の最大外側端間距離Ｄ２３は絶縁基板２１の長さＬ２１よりも僅かに短く、各第１導体パッド２２の幅Ｗ２２と各第２導体パッド２３の幅Ｗ２３は絶縁基板２１の幅Ｗ２１よりも僅かに狭い。　
コンデンサ１０とインターポーザ２０の寸法関係について述べれば、インターポーザ２０の２つの第１導体パッド２２の最大外側端間距離Ｄ２２は、コンデンサ１０の２つの外部電極１２の端面間距離Ｄ１０と略同じである。また、インターポーザ２０の各第１導体パッド２２の長さＬ２２と各第２導体パッド２３の長さＬ２３は、コンデンサ１０の各外部電極１２の側面部１２ａの長さＬ１２ａと略同じである。さらに、インターポーザ２０の各第１導体パッド２２の幅Ｗ２２と各第２導体パッド２３の幅Ｗ２３は、コンデンサ１０の各外部電極１２の幅Ｗ１２と略同じである。　
参考までにコンデンサ１０が２１２５サイズの場合におけるコンデンサ１０とインターポーザ２０の寸法の一例を紹介すれば、コンデンサ１０の２つの外部電極１２の端面間距離Ｄ１０の基準寸法は２．０ｍｍ、各外部電極１２の幅Ｗ１２の基準寸法は１．２５ｍｍ、コンデンサ１０の高さＨ１０の基準寸法は１．２５ｍｍ、各外部電極１２の側面部１２ａの長さＬ１２ａの基準寸法は０．５ｍｍである。一方、インターポーザ２０の絶縁基板２１の長さＬ２１の基準寸法は
２．２ｍｍ、絶縁基板２１の幅Ｗ２１の基準寸法は１．４５ｍｍ、インターポーザ２０の高さＨ２０の基準寸法は０．５ｍｍ、各第１導体パッド２２の長さＬ２２の基準寸法は０．５ｍｍ、各第１導体パッド２２の幅Ｗ２２の基準寸法は１．２５ｍｍ、２つの第１導体パッド２２の最大外側端間距離Ｄ２２の基準寸法は２．０ｍｍ、各第２導体パッド２３の長さＬ２３の基準寸法は０．５ｍｍ、各第２導体パッド２３の幅Ｗ２３の基準寸法は１．２５ｍｍ、２つの第２導体パッド２３の最大外側端間距離Ｄ２３の基準寸法は２．０ｍｍである。加えて、絶縁基板２１の厚さの基準寸法は０．３ｍｍ、各第１導体パッド２２、各第２導体パッド２３及び各導体ビア２４の厚さの基準寸法は３０～７０μｍ、各貫通孔２４ａの口径の基準寸法は０．２～０．５ｍｍで好ましくは０．２５ｍｍである。　
図４及び図５に示したインターポーザ付きコンデンサを作製するときには、インターポーザ２０の各第１導体パッド２２の表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各外部電極１２の１つの略矩形状側面（下面）が接するようにコンデンサ１０を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極１２をハンダＳＯＬを介してインターポーザ２０の各第１導体パッド２２に接合する。　
インターポーザ２０の各導体ビア２４は各第１導体パッド２２の外縁の内側に位置しており、しかも、各導体ビア２４は各々の内側に貫通孔２４ａを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａにおける第１導体パッド２２の表面側（上面側）に取り込まれ、これにより作製後は各貫通孔２４ａにおける各第１導体パッド２２の表面側（上面側）にハンダＳＯＬが僅かに充填され、且つ、各貫通孔２４ａにおける第２導体パッド２３の表面側（下面側）にハンダＳＯＬが充填されていない空隙ＧＡが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａにおける第１導体パッド２２の表面側（上面側）に取り込むことができるので、該クリームハンダがコンデンサ１０の各外部電極１２の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止できる。　
作製後の各導体ビア２４の貫通孔２４ａに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔２４ａの全体積に対して概ね３～５０％の範囲内に収まる。そのため、各貫通孔２４ａの全体積に対して空隙ＧＡが占める割合は概ね５０～９７％の範囲内となる。　
一方、図４及び図５に示したインターポーザ付きコンデンサを基板３０に実装するときには、基板本体３１の表面（上面）に設けられた２つの導体パッド３２それぞれの表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各第２導体パッド２３の表面（下面）が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第２導体パッド２３をハンダＳＯＬを介して基板３０の各導体パッド３２に接合する（図７及び図８を参照）。因みに、基板３０の各導体パッド３２は、各第２導体パッド２３よりも僅かに大きな略矩形状輪郭を有している。　
インターポーザ付きコンデンサのインターポーザ２０の各導体ビア２４は各第２導体パッド２３の外縁の内側に位置しており、しかも、各導体ビア２４の貫通孔２４ａにおける各第２導体パッド２３の表面側（下面側）にはハンダＳＯＬが充填されていない空隙ＧＡが存在しているため（図５を参照）、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａの空隙ＧＡに取り込まれ、これにより作製後は各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａの空隙ＧＡに取り込むことができるので、該クリームハンダがインターポーザ２０の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ２０の長さ方向端面を経由してコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止でき、これにより図３に示したようなフィレットＳＯＬａが形成されることを極力回避できる。　
図８には各貫通孔２４ａの空隙ＧＡ（図５を参照）の全てを埋めるようハンダＳＯＬが充填されているものを示してあるが、作製後の各導体ビア２４の空隙ＧＡに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各空隙ＧＡの全体積に対して概ね３～１００％の範囲内に収まる。そのため、１００％の場合には図８に示したように各貫通孔２４ａの空隙ＧＡの全てを埋めるようハンダＳＯＬが充填され、この場合には各貫通孔２４に略密に充填されたハンダＳＯＬによって基板３０に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、１００％に満たない場合には各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填されていない空間が残存するが、この場合でもコンデンサ１０の各外部電極１２と基板３０の各導体パッド３２との電気的な接続はインターポーザ２０の各第１導体パッド２２、各導体ビア２４及び各第２導体パッド２３を通じて的確に行える。　
つまり、図４及び図５に示したインターポーザ付きコンデンサによれば、インターポーザ付きコンデンサをハンダＳＯＬを介して基板３０に実装しても図３に示したようなフィレットＳＯＬａは形成され難いため、図７及び図８に示した実装状態においてコンデンサ１０への電圧印加、特に交流電圧印加により誘電体チップ１１に電歪現象（誘電体チップ１１の長さの減少及び高さの増加（図３の矢印を参照）とその復元の繰り返し）を生じた場合でも、フィレットＳＯＬａに基づく引張力（図３の太線矢印を参照）が基板３０に作用することを防止して反りを低減でき、この反り低減により基板３０に生じる振動を軽減して電歪現象に伴う音鳴きを抑制できる。　
また、コンデンサ１０の各外部電極１２がハンダＳＯＬを介してインターポーザ２０の各第１導体パッド２２のみに接合され、且つ、インターポーザ２０の各第２導体パッド２３がハンダＳＯＬを介して基板３０の各導体パッド３２のみに接合された構造を実現できるため、誘電体チップ１１に電歪現象を生じたときにコンデンサ１０から基板３０に伝達される応力をコンデンサ１０と基板３０との間に介在するインターポーザ２０によってより的確に緩和して基板３０の反りをより的確に低減でき、この反り低減により基板３０に生じる振動をより的確に軽減して電歪現象に伴う音鳴きをより確実に抑制できる。　
［第２実施形態（図９～図１１）］　図９は本発明の第２実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図、図１０は図９に示したインターポーザの上面図、図１１は図９に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。　
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図９及び図１０における左右方向寸法を長さと言い、図１０における上下方向寸法を幅と言い、図９における上下方向寸法を高さと言う。　
図９に示したインターポーザ付きコンデンサは、コンデンサ１０とインターポーザ２０-1と両者を接合するハンダＳＯＬとから成る。このインターポーザ付きコンデンサが図４及び図５に示したインターポーザ付きコンデンサ（第１実施形態）と構成を異にするところは、図１０に示したように、・インターポーザ２０-1の２つの第１導体パッド２２-1の最大外側端間距離Ｄ２２-1がコンデンサ１０の２つの外部電極１２の端面間距離Ｄ１０よりも僅かに短くなるように、各第１導体パッド２２-1の長さＬ２２-1をコンデンサ１０の各外部電極１２の側面部１２ａの長さＬ１２ａよりも僅かに短くした点にある。因みに、各第１導体パッド２２-1の幅Ｗ２２-1は図６（Ａ）に示した幅Ｗ２２と同じである。　
図９に示したインターポーザ付きコンデンサを作製するときには、インターポーザ２０-1の各第１導体パッド２２-1の表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各外部電極１２の１つの略矩形状側面（下面）が接するようにコンデンサ１０を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極１２をハンダＳＯＬを介してインターポーザ２０-1の各第１導体パッド２２-1に接合する。　
インターポーザ２０-1の各導体ビア２４は各第１導体パッド２２-1の外縁の内側に位置しており、しかも、各導体ビア２４は各々の内側に貫通孔２４ａを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａにおける第１導体パッド２２-1の表面側（上面側）に取り込まれ、これにより作製後は各貫通孔２４ａにおける各第１導体パッド２２-1の表面側（上面側）にハンダＳＯＬが僅かに充填され、且つ、各貫通孔２４ａにおける第２導体パッド２３の表面側（下面側）にハンダＳＯＬが充填されていない空隙ＧＡが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａにおける第１導体パッド２２-1の表面側（上面側）に取り込むことができるので、該クリームハンダがコンデンサ１０の各外部電極１２の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止できる。　
作製後の各導体ビア２４の貫通孔２４ａに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔２４ａの全体積に対して概ね３～５０％の範囲内に収まる。そのため、各貫通孔２４ａの全体積に対して空隙ＧＡが占める割合は概ね５０～９７％の範囲内となる。　
一方、図９に示したインターポーザ付きコンデンサを基板３０に実装するときには、基板本体３１の表面（上面）に設けられた２つの導体パッド３２それぞれの表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各第２導体パッド２３の表面（下面）が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第２導体パッド２３をハンダＳＯＬを介して基板３０の各導体パッド３２に接合する（図１１を参照）。因みに、基板３０の各導体パッド３２は、各第２導体パッド２３の下面よりも僅かに大きな略矩形状輪郭を有している。　
インターポーザ付きコンデンサのインターポーザ２０-1の各導体ビア２４は各第２導体パッド２３の外縁の内側に位置しており、しかも、各導体ビア２４の貫通孔２４ａにおける各第２導体パッド２３の表面側（下面側）にはハンダＳＯＬが充填されていない空隙ＧＡが存在しているため（図９を参照）、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａの空隙ＧＡに取り込まれ、これにより作製後は各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａの空隙ＧＡに取り込むことができるので、該クリームハンダがインターポーザ２０-1の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ２０-1の長さ方向端面を経由してコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止でき、これにより図３に示したようなフィレットＳＯＬａが形成されることを極力回避できる。　
図１１には各貫通孔２４ａの空隙ＧＡ（図９を参照）の全てを埋めるようハンダＳＯＬが充填されているものを示してあるが、作製後の
各導体ビア２４の空隙ＧＡに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各空隙ＧＡの全体積に対して概ね３～１００％の範囲内に収まる。そのため、１００％の場合には図１１に示したように各貫通孔２４ａの空隙ＧＡの全てを埋めるようハンダＳＯＬが充填され、この場合には各貫通孔２４に略密に充填されたハンダＳＯＬによって基板３０に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、１００％に満たない場合には各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填されていない空間が残存するが、この場合でもコンデンサ１０の各外部電極１２と基板３０の各導体パッド３２との電気的な接続はインターポーザ２０-1の各第１導体パッド２２-1、各導体ビア２４及び各第２導体パッド２３を通じて的確に行える。　
つまり、図９に示したインターポーザ付きコンデンサでも、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。　
［第３実施形態（図１２～図１４）］　図１２は本発明の第３実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図、図１３（Ａ）は図１２に示したインターポーザの上面図、図１３（Ｂ）は図１２に示したインターポーザの下面図、図１４は図１２に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。　
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図１２及び図１３における左右方向寸法を長さと言い、図１３における上下方向寸法を幅と言い、図１２における上下方向寸法を高さと言う。　
図１２に示したインターポーザ付きコンデンサは、コンデンサ１０とインターポーザ２０-2と両者を接合するハンダＳＯＬとから成る。このインターポーザ付きコンデンサが図４及び図５に示したインターポーザ付きコンデンサ（第１実施形態）と構成と異にするところは、図１３に示したように、・インターポーザ２０-2の２つの第１導体パッド２２-2の最大外側端間距離Ｄ２２-2が絶縁基板２１の長さＬ２１と略同じになるように、各第１導体パッド２２-2の長さＬ２２-2をコンデンサ１０の各外部電極１２の側面部１２ａの長さＬ１２ａよりも僅かに長くした点・インターポーザ２０-2の２つの第２導体パッド２３-2の最大外側端間距離Ｄ２３-2が絶縁基板２１の長さＬ２１と略同じになるように、各第２導体パッド２３-2の長さＬ２３-2をコンデンサ１０の各外部電極１２の側面部１２ａの長さＬ１２ａよりも僅かに長くした点にある。因みに、各第１導体パッド２２-2の幅Ｗ２２-2は図６（Ａ）に示した幅Ｗ２２と同じであり、各第２導体パッド２３-2の幅Ｗ２３-2は図６（Ｂ）に示した幅Ｗ２３と同じである。　
図１２に示したインターポーザ付きコンデンサを作製するときには、インターポーザ２０-2の各第１導体パッド２２-2の表面（上面）にクリームハンダを塗布し、塗布したクリームハンダに各外部電極１２の１つの略矩形状側面（下面）が接するようにコンデンサ１０を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極１２をハンダＳＯＬを介してインターポーザ２０-2の各第１導体パッド２２-2に接合する。　
インターポーザ２０-2の各導体ビア２４は各第１導体パッド２２-2の外縁の内側に位置しており、しかも、各導体ビア２４は各々の内側に貫通孔２４ａを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａにおける第１導体パッド２２-2の表面側（上面側）に取り込まれ、これにより作製後は各貫通孔２４ａにおける各第１導体パッド２２-2の表面側（上面側）にハンダＳＯＬが僅かに充填され、且つ、各貫通孔２４ａにおける第２導体パッド２３-2の表面側（下面側）にハンダＳＯＬが充填されていない空隙ＧＡが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａにおける第１導体パッド２２-2の表面側（上面側）に取り込むことができるので、該クリームハンダがコンデンサ１０の各外部電極１２の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止できる。　
作製後の各導体ビア２４の貫通孔２４ａに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔２４ａの全体積に対して概ね３～５０％の範囲内に収まる。そのため、各貫通孔２４ａの全体積に対して空隙ＧＡが占める割合は概ね５０～９７％の範囲内となる。　
一方、図１２に示したインターポーザ付きコンデンサを基板３０に実装するときには、基板本体３１の表面（上面）に設けられた２つの導体パッド３２それぞれの表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各第２導体パッド２３-2の表面（下面）が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第２導体パッド２３-2をハンダＳＯＬを介して基板３０の各導体パッド３２に接合する（図１４を参照）。因みに、基板３０の各導体パッド３２は、各第２導体パッド２３-2の下面よりも僅かに大きな略矩形状輪郭を有している。　
インターポーザ付きコンデンサのインターポーザ２０-2の各導体ビア２４は各第２導体パッド２３-2の外縁の内側に位置しており、しかも、各導体ビア２４の貫通孔２４ａにおける各第２導体パッド２３-2の表面側（下面側）にはハンダＳＯＬが充填されていない空隙ＧＡが存在しているため（図１２を参照）、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａの空隙ＧＡに取り込まれ、これにより作製後は各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａの空隙ＧＡに取り込むことができるので、該クリームハンダがインターポーザ２０-2の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ２０-2の長さ方向端面を経由してコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止でき、これにより図３に示したようなフィレットＳＯＬａが形成されることを極力回避できる。　
図１４には各貫通孔２４ａの空隙ＧＡ（図１２を参照）の全てを埋めるようハンダＳＯＬが充填されているものを示してあるが、作製後の各導体ビア２４の空隙ＧＡに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各空隙ＧＡの全体積に対して概ね３～１００％の範囲内に収まる。そのため、１００％の場合には図１４に示したように各貫通孔２４ａの空隙ＧＡの全てを埋めるようハンダＳＯＬが充填され、この場合には各貫通孔２４に略密に充填されたハンダＳＯＬによって基板３０に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、１００％に満たない場合には各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填されていない空間が残存するが、この場合でもコンデンサ１０の各外部電極１２と基板３０の各導体パッド３２との電気的な接続はインターポーザ２０-2の各第１導体パッド２２-2、各導体ビア２４及び各第２導体パッド２３-2を通じて的確に行える。　
つまり、図１２に示したインターポーザ付きコンデンサでも、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。　
［第４実施形態（図１５～図１７）］　図１５は本発明の第４実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図、図１６（Ａ）は図１５に示したインターポーザの上面図、図１６（Ｂ）は図１５に示したインターポーザの下面図、図１７は図１５に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。　
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図１５及び図１６における左右方向寸法を長さと言い、図１６における上下方向寸法を幅と言い、図１５における上下方向寸法を高さと言う。　
図１５に示したインターポーザ付きコンデンサは、コンデンサ１０とインターポーザ２０-3と両者を接合するハンダＳＯＬとから成る。このインターポーザ付きコンデンサが図４及び図５に示したインターポーザ付きコンデンサ（第１実施形態）と構成を異にするとことは、図１６に示したように、・インターポーザ２０-3の各導体ビア２４を外側にずらして、各第１導体パッド２２-3から略半円形の張り出し部２２ａ（図６（Ａ）を参照）を除外すると共に各第２導体パッド２３-3から略半円形の張り出し部２３ａ（図６（Ｂ）を参照）を除外した点にある。因みに、各第１導体パッド２２-3の長さＬ２２-3及び幅Ｗ２２-3は図６（Ａ）に示した長さＬ２２及び幅Ｗ２２と同じであり、２つの第１導体パッド２２-3の最大外側端間距離Ｄ２２-3は図６（Ａ）に示した最大外側端間距離Ｄ２２と同じであり、各第２導体パッド２３-3の長さＬ２３-3及び幅Ｗ２３-3は図６（Ｂ）に示した長さＬ２３及び幅Ｗ２３と同じであり、２つの第２導体パッド２３-3の最大外側端間距離Ｄ２３-3は図６（Ｂ）に示した最大外側端間距離Ｄ２３と同じである。　
図１５に示したインターポーザ付きコンデンサを作製するときには、インターポーザ２０-3の各第１導体パッド２２-3の表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各外部電極１２の１つの略矩形状側面（下面）が接するようにコンデンサ１０を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極１２をハンダＳＯＬを介してインターポーザ２０-3の各第１導体パッド２２-3に接合する。　
インターポーザ２０-3の各導体ビア２４は各第１導体パッド２２-3の外縁の内側に位置しており、しかも、各導体ビア２４は各々の内側に貫通孔２４ａを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａにおける第１導体パッド２２-3の表面側（上面側）に取り込まれ、これにより作製後は各貫通孔２４ａにおける各第１導体パッド２２-3の表面側（上面側）にハンダＳＯＬが僅かに充填され、且つ、各貫通孔２４ａにおける第２導体パッド２３-3の表面側（下面側）にハンダＳＯＬが充填されていない空隙ＧＡが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａにおける第１導体パッド２２-3の表面側（上面側）に取り込むことができるので、該クリームハンダがコンデンサ１０の各外部電極１２の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止できる。　
作製後の各導体ビア２４の貫通孔２４ａに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔２４ａの全体積に対して概ね３～５０％の範囲内に収まる。そのため、各貫通孔２４ａの全体積に対して空隙ＧＡが占める割合は概ね５０～９７％の範囲内となる。　
一方、図１５に示したインターポーザ付きコンデンサを基板３０に実装するときには、基板本体３１の表面（上面）に設けられた２つの導体パッド３２それぞれの表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各第２導体パッド２３-3の表面（下面）が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第２導体パ
ッド２３-3をハンダＳＯＬを介して基板３０の各導体パッド３２に接合する（図１７を参照）。因みに、基板３０の各導体パッド３２は、各第２導体パッド２３-3の下面よりも僅かに大きな略矩形状輪郭を有している。　
インターポーザ付きコンデンサのインターポーザ２０-3の各導体ビア２４は各第２導体パッド２３-3の外縁の内側に位置しており、しかも、各導体ビア２４の貫通孔２４ａにおける各第２導体パッド２３-3の表面側（下面側）にはハンダＳＯＬが充填されていない空隙ＧＡが存在しているため（図１５を参照）、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａの空隙ＧＡに取り込まれ、これにより作製後は各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａの空隙ＧＡに取り込むことができるので、該クリームハンダがインターポーザ２０-3の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ２０-3の長さ方向端面を経由してコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止でき、これにより図３に示したようなフィレットＳＯＬａが形成されることを極力回避できる。　
図１７には各貫通孔２４ａの空隙ＧＡ（図１５を参照）の全てを埋めるようハンダＳＯＬが充填されているものを示してあるが、作製後の各導体ビア２４の空隙ＧＡに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各空隙ＧＡの全体積に対して概ね３～１００％の範囲内に収まる。そのため、１００％の場合には図１７に示したように各貫通孔２４ａの空隙ＧＡの全てを埋めるようハンダＳＯＬが充填され、この場合には各貫通孔２４に略密に充填されたハンダＳＯＬによって基板３０に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、１００％に満たない場合には各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填されていない空間が残存するが、この場合でもコンデンサ１０の各外部電極１２と基板３０の各導体パッド３２との電気的な接続はインターポーザ２０-3の各第１導体パッド２２-3、各導体ビア２４及び各第２導体パッド２３-3を通じて的確に行える。　
つまり、図１５に示したインターポーザ付きコンデンサでも、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。　
［第５実施形態（図１８～図２０）］　図１８は本発明の第５実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図、図１９（Ａ）は図１８に示したインターポーザの上面図、図１９（Ｂ）は図１８に示したインターポーザの下面図、図２０は図１８に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。　
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図１８及び図１９における左右方向寸法を長さと言い、図１９における上下方向寸法を幅と言い、図１８における上下方向寸法を高さと言う。　
図１８に示したインターポーザ付きコンデンサは、コンデンサ１０とインターポーザ２０-4と両者を接合するハンダＳＯＬとから成る。このインターポーザ付きコンデンサが図４及び図５に示したインターポーザ付きコンデンサ（第１実施形態）と構成を異にするとことは、図１９に示したように、・インターポーザ２０-4の各第１導体パッド２２-4の長さＬ２２-4と各第２導体パッド２３-4の長さＬ２３-4を長くして、各第１導体パッド２２-4から略半円形の張り出し部２２ａ（図６（Ａ）を参照）を除外すると共に各第２導体パッド２３-4から略半円形の張り出し部２３ａ（図６（Ｂ）を参照）を除外した点にある。因みに、各第１導体パッド２２-4の幅Ｗ２２-4は図６（Ａ）に示した幅Ｗ２２と同じであり、２つの第１導体パッド２２-4の最大外側端間距離Ｄ２２-4は図６（Ａ）に示した最大外側端間距離Ｄ２２と同じであり、各第２導体パッド２３-4の幅Ｗ２３-4は図６（Ｂ）に示した幅Ｗ２３と同じであり、２つの第２導体パッド２３-4の最大外側端間距離Ｄ２３-4は図６（Ｂ）に示した最大外側端間距離Ｄ２３と同じである。　
図１８に示したインターポーザ付きコンデンサを作製するときには、インターポーザ２０-4の各第１導体パッド２２-4の表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各外部電極１２の１つの略矩形状側面（下面）が接するようにコンデンサ１０を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極１２をハンダＳＯＬを介してインターポーザ２０-4の各第１導体パッド２２-4に接合する。　
インターポーザ２０-4の各導体ビア２４は各第１導体パッド２２-4の外縁の内側に位置しており、しかも、各導体ビア２４は各々の内側に貫通孔２４ａを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａにおける第１導体パッド２２-4の表面側（上面側）に取り込まれ、これにより作製後は各貫通孔２４ａにおける各第１導体パッド２２-4の表面側（上面側）にハンダＳＯＬが僅かに充填され、且つ、各貫通孔２４ａにおける第２導体パッド２３-4の表面側（下面側）にハンダＳＯＬが充填されていない空隙ＧＡが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａにおける第１導体パッド２２-4の表面側（上面側）に取り込むことができるので、該クリームハンダがコンデンサ１０の各外部電極１２の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止できる。　
作製後の各導体ビア２４の貫通孔２４ａに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔２４ａの全体積に対して概ね３～５０％の範囲内に収まる。そのため、各貫通孔２４ａの全体積に対して空隙ＧＡが占める割合は概ね５０～９７％の範囲内となる。　
一方、図１８に示したインターポーザ付きコンデンサを基板３０に実装するときには、基板本体３１の表面（上面）に設けられた２つの導体パッド３２それぞれの表面（上面）にクリームハンダを塗布し、塗布されたクリームハンダに各第２導体パッド２３-4の表面（下面）が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第２導体パッド２３-4をハンダＳＯＬを介して基板３０の各導体パッド３２に接合する（図２０を参照）。因みに、基板３０の各導体パッド３２は、各第２導体パッド２３-4の下面よりも僅かに大きな略矩形状輪郭を有している。　
インターポーザ付きコンデンサのインターポーザ２０-4の各導体ビア２４は各第２導体パッド２３-4の外縁の内側に位置しており、しかも、各導体ビア２４の貫通孔２４ａにおける各第２導体パッド２３-4の表面側（下面側）にはハンダＳＯＬが充填されていない空隙ＧＡが存在しているため（図１８を参照）、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔２４ａの空隙ＧＡに取り込まれ、これにより作製後は各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔２４ａの空隙ＧＡに取り込むことができるので、該クリームハンダがインターポーザ２０-4の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ２０-4の長さ方向端面を経由してコンデンサ１０の各外部電極１２の端面に濡れ上がることを極力防止でき、これにより図３に示したようなフィレットＳＯＬａが形成されることを極力回避できる。　
図２０には各貫通孔２４ａの空隙ＧＡ（図１８を参照）の全てを埋めるようハンダＳＯＬが充填されているものを示してあるが、作製後の各導体ビア２４の空隙ＧＡに対するハンダＳＯＬの充填量は、該各貫通孔２４ａの口径やクリームハンダの塗布量等によって変化するものの、各空隙ＧＡの全体積に対して概ね３～１００％の範囲内に収まる。そのため、１００％の場合には図２０に示したように各貫通孔２４ａの空隙ＧＡの全てを埋めるようハンダＳＯＬが充填され、この場合には各貫通孔２４に略密に充填されたハンダＳＯＬによって基板３０に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、１００％に満たない場合には各貫通孔２４ａの空隙ＧＡにハンダＳＯＬが充填されていない空間が残存するが、この場合でもコンデンサ１０の各外部電極１２と基板３０の各導体パッド３２との電気的な接続はインターポーザ２０-4の各第１導体パッド２２-4、各導体ビア２４及び各第２導体パッド２３-4を通じて的確に行える。　
つまり、図１８に示したインターポーザ付きコンデンサでも、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。　
［他の実施形態］　（１）前記の［第１実施形態（図４～図８）］、［第２実施形態（図９～図１１）］、［第３実施形態（図１２～図１４）］、［第４実施形態（図１５～図１７）］及び［第５実施形態（図１８～図２０）］では、コンデンサ１０として長さ＞幅＝高さの基準寸法を有するものを示したが、長さ＞幅＞高さの基準寸法を有するコンデンサを代わりに用いても、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。　
（２）前記の［第１実施形態（図４～図８）］、［第２実施形態（図９～図１１）］、［第３実施形態（図１２～図１４）］、［第４実施形態（図１５～図１７）］及び［第５実施形態（図１８～図２０）］では、インターポーザ２０及び２０-1～２０-4の各第１導体パッド２２及び２２-1～２２-4の幅Ｗ２２及びＷ２２-1～Ｗ２２-4、並びに、各第２導体パッド２３及び２３-2～２３-4の幅Ｗ２３及びＷ２３-2～Ｗ２３-4としてコンデンサ１０の各外部電極１２の幅Ｗ１２と略同じものを示したが、各幅Ｗ２２及びＷ２２-1～Ｗ２２-4と各幅Ｗ２３及びＷ２３-2～Ｗ２３-4をコンデンサ１０の各外部電極１２の幅Ｗ１２よりも広くしても、例えば各幅Ｗ２２及びＷ２２-1～Ｗ２２-4と各幅Ｗ２３及びＷ２３-2～Ｗ２３-4を絶縁基板２１の幅Ｗ２１と略同じにしても、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。　
（３）前記の［第１実施形態（図４～図８）］、［第２実施形態（図９～図１１）］、［第３実施形態（図１２～図１４）］、［第４実施形態（図１５～図１７）］及び［第５実施形態（図１８～図２０）］では、インターポーザ２０及び２０-1～２０-4の各第１導体パッド２２及び２２-1～２２-4と各第２導体パッド２３及び２３-2～２３-4を１つの導体ビア２４を用いて接続したものを示したが、絶縁基板２１にその厚さ方向を貫通するように２つ以上の導体ビア２４を設けて、各第１導体パッド２２及び２２-1～２２-4と各第２導体パッド２３及び２３-2～２３-4を２つ以上の導体ビア２４を用いて接続しても、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。また、導体ビア２４として略円筒状を成しその内側に略円柱状の貫通孔２４ａを有するものを示したが、導体ビア２４の横断面形を楕円や多角形等の非円筒状としても、貫通孔２４ａの横断面形を楕円や多角形等の非円柱状としても、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。　
（４）前記の［第１実施形態（図４～図８）］、［第２実施形態（図９～図１１）］、［第３実施形態（図１２～図１４）］、［第４実施形態（図１５～図１７）］及び［第５実施形態（図１８～図２０）］では、インターポーザ２０及び２０-1～２０-4における各導体ビア２
４を該各導体ビア２４の中心が各第１導体パッド２２及び２２-1～２２-4の長さ方向中央、並びに、各第２導体パッド２３及び２３-2～２３-4の長さ方向中央よりも絶縁基板２１の長さ方向中央に近づくように配置したものを示したが、各導体ビア２４が各第１導体パッド２２及び２２-1～２２-4の外縁と各第２導体パッド２３及び２３-2～２３-4の外縁の内側に設けられていれば、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。　
例えば、図２１（Ａ）に例示したインターポーザ２０-5のように、前記［第１実施形態（図４～図８）］で説明したインターポーザ２０における各導体ビア２４を該各導体ビア２４の中心が各第１導体パッド２２及び２２-1～２２-4の長さ方向中央、並びに、各第２導体パッド２３及び２３-2～２３-4の長さ方向中央よりも絶縁基板２１の長さ方向外側に近づくように配置しても、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。また、図２１（Ｂ）に例示したインターポーザ２０-6のように、前記［第１実施形態（図４～図８）］で説明したインターポーザ２０における各導体ビア２４を絶縁基板２１の長さ方向中央に極力近づくように配置して、該各導体ビア２４がコンデンサ１０の各外部電極１２ａと向き合わないようにしても、前記［第１実施形態（図４～図８）］で述べた効果と略同じ効果を得ることができる。　
以下、インターポーザ２０及び２０-1～２０-6における各導体ビア２４の位置について補足する。先に述べたように、誘電体チップ１１に電歪現象を生じたときにコンデンサ１０から基板３０に伝達される応力は両者の間に介在するインターポーザ２０及び２０-1～２０-6によって緩和できる。この緩和作用を生じる要因には「伝達距離に基づく減衰」や「伸縮等の変形に基づく減衰」等が挙げられるが、このうちの「伸縮等の変形に基づく減衰」を効果的に発揮させるには、各導体ビア２４を絶縁基板２１の長さ方向中央に近づくように配置した方が好ましいと言える。　
詳しく述べれば、各導体ビア２４が絶縁基板２１の長さ方向外側寄りに配置されている場合、例えば図２１（Ａ）に示したインターポーザ２０-5の場合には、前記「伸縮等の変形に基づく減衰」が該各導体ビア２４によって抑制されることもあり得る。これに対し、各導体ビア２４が絶縁基板２１の長さ方向中央寄りに配置されている場合、例えば図５、図９、図１２、図１５、図１８及び図２１（Ｂ）に示したインターポーザ２０、２０-1～２０-4及び２０-6の場合、特に図２１（Ｂ）に示したインターポーザ２０-6の場合には、インターポーザ２０、２０-1～２０-4及び２０-6においてコンデンサ１０の各外部電極１２が向き合う部分に前記「伸縮等の変形に基づく減衰」を効果的に発揮させて、コンデンサ１０から基板３０に伝達される応力をより一層的確に緩和し、これにより電歪現象に伴う音鳴き抑制に貢献できる。
１０…積層セラミックコンデンサ、１１…誘電体チップ、１１ａ…内部電極層、１２…外部電極、１２ａ…外部電極の側面部、２０，２０-1～２０-6…インターポーザ、２２，２２-1～２２-4…第１導体パッド、２３，２３-2～２３-4…第２導体パッド、２４…導体ビア、２４ａ…貫通孔、ＳＯＬ…ハンダ、ＧＡ…空隙。

Claims (8)

  1. 積層セラミックコンデンサにインターポーザが取り付けられたインターポーザ付き積層セラミックコンデンサであって、　（１）前記積層セラミックコンデンサは、複数の内部電極層を相互非接触で内蔵した略直方体形状の誘電体チップと、前記誘電体チップの相対する端面及び該端面と隣接する４側面の一部を覆うように設けられ、且つ、前記４側面の一部を覆う部分が４つの略矩形状側面を有する２つの外部電極を備え、前記複数の内部電極層の一部の端が前記２つの外部電極の一方に接続され、且つ、他部の端が前記２つの外部電極の他方に接続された構造を有しており、　（２）前記インターポーザは、略矩形板状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記２つの外部電極それぞれの１つの略矩形状側面と向き合うように設けられた略矩形状の２つの第１導体パッドと、前記絶縁基板の厚さ方向の他面に前記２つの第１導体パッドそれぞれと向き合うように設けられた２つの第２導体パッドと、前記２つの第１導体パッドの一方の外縁と前記２つの第２導体パッドの一方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた１つ以上の一方側の導体ビア、並びに、前記２つの第１導体パッドの他方の外縁と前記２つの第２導体パッドの他方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた１つ以上の他方側の導体ビアを備え、前記２つの第１導体パッドの一方と前記２つの第２導体パッドの一方が前記１つ以上の一方側の導体ビアを介して接続され、且つ、前記２つの第１導体パッドの他方と前記２つの第２導体パッドの他方が前記１つ以上の他方側の導体ビアを介して接続された構造を有しており、　（３）前記インターポーザの前記２つの第１導体パッドそれぞれの表面には前記積層セラミックコンデンサの前記２つの外部電極それぞれの１つの略矩形状側面がハンダを介して接合されており、　（４）前記１つ以上の一方側の導体ビアは前記２つの第１導体パッドの一方の表面と前記２つの第２導体パッドの一方の表面で開口する貫通孔を内側に有し、且つ、前記１つ以上の他方側の導体ビアは前記２つの第１導体パッドの他方の表面と前記２つの第２導体パッドの他方の表面で開口する貫通孔を内側に有しており、　（５）前記１つ以上の一方側の導体ビアの貫通孔における前記２つの第２導体パッドの一方の表面側と、前記１つ以上の他方側の導体ビアの貫通孔における前記２つの第２導体パッドの他方の表面側には、前記ハンダが充填されていない空隙が存在している、　ことを特徴とするインターポーザ付き積層セラミックコンデンサ。
  2. 前記インターポーザの前記２つの第１導体パッドの最大外側端間距離を規定する方向を長さ方向としたとき、前記２つの第１導体パッドの最大外側端間距離と前記絶縁基板の長さが、最大外側端間距離≦絶縁基板の長さの寸法関係を有している、　ことを特徴とする請求項１に記載のインターポーザ付き積層セラミックコンデンサ。
  3. 前記インターポーザの前記２つの第１導体パッドの最大外側端間距離と前記積層セラミックコンデンサの前記２つの外部電極の端面間距離が、最大外側端間距離≦外部電極の端面間距離の寸法関係を有している、　ことを特徴とする請求項１又は２に記載のインターポーザ付き積層セラミックコンデンサ。
  4. 前記インターポーザの前記２つの第２導体パッドの最大外側端間距離を規定する方向を長さ方向としたとき、前記２つの第２導体パッドの最大外側端間距離と前記絶縁基板の長さが、最大外側端間距離≦絶縁基板の長さの寸法関係を有している、　ことを特徴とする請求項１～３の何れか１項に記載のインターポーザ付き積層セラミックコンデンサ。
  5. 積層セラミックコンデンサを基板等に実装する際に用いられる積層セラミックコンデンサ用インターポーザであって、　（１）前記積層セラミックコンデンサは、複数の内部電極層を相互非接触で内蔵した略直方体形状の誘電体チップと、前記誘電体チップの相対する端面及び該端面と隣接する４側面の一部を覆うように設けられ、且つ、前記４側面の一部を覆う部分が４つの略矩形状側面を有する２つの外部電極を備え、前記複数の内部電極層の一部の端が前記２つの外部電極の一方に接続され、且つ、他部の端が前記２つの外部電極の他方に接続された構造を有しており、　（２）前記インターポーザは、略矩形板状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記２つの外部電極それぞれの１つの略矩形状側面と向き合うように設けられた略矩形状の２つの第１導体パッドと、前記絶縁基板の厚さ方向の他面に前記２つの第１導体パッドそれぞれと向き合うように設けられた２つの第２導体パッドと、前記２つの第１導体パッドの一方の外縁と前記２つの第２導体パッドの一方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた１つ以上の一方側の導体ビア、並びに、前記２つの第１導体パッドの他方の外縁と前記２つの第２導体パッドの他方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた１つ以上の他方側の導体ビアを備え、前記２つの第１導体パッドの一方と前記２つの第２導体パッドの一方が前記１つ以上の一方側の導体ビアを介して接続され、且つ、前記２つの第１導体パッドの他方と前記２つの第２導体パッドの他方が前記１つ以上の他方側の導体ビアを介して接続された構造を有しており、　（３）前記インターポーザの前記２つの第１導体パッドは前記積層セラミックコンデンサの前記２つの外部電極それぞれの１つの略矩形状側面をハンダを介して接合するためのものであり、　（４）前記１つ以上の一方側の導体ビアは前記２つの第１導体パッドの一方の表面と前記２つの第２導体パッドの一方の表面で開口する貫通孔を内側に有し、且つ、前記インターポーザの前記１つ以上の他方側の導体ビアは前記２つの第１導体パッドの他方の表面と前記２つの第２導体パッドの他方の表面で開口する貫通孔を内側に有している、　ことを特徴とする積層セラミックコンデンサ用インターポーザ。
  6. 前記インターポーザの前記２つの第１導体パッドの最大外側端間距離を規定する方向を長さ方向としたとき、前記２つの第１導体パッドの最大外側端間距離と前記絶縁基板の長さが、最大外側端間距離≦絶縁基板の長さの寸法関係を有している、　ことを特徴とする請求項５に記載の積層セラミックコンデンサ用インターポーザ。
  7. 前記インターポーザの前記２つの第１導体パッドの最大外側端間距離は前記積層セラミックコンデンサの前記２つの外部電極の端面間距離に対して、最大外側端間距離≦外部電極の端面間距離の寸法関係を有している、　ことを特徴とする請求項５又は６に記載の積層セラミックコンデンサ用インターポーザ。
  8. 前記インターポーザの前記２つの第２導体パッドの最大外側端間距離を規定する方向を長さ方向としたとき、前記２つの第２導体パッドの最大外側端間距離と前記絶縁基板の長さが、最大外側端間距離≦絶縁基板の長さの寸法関係を有している、　ことを特徴とする請求項５～７の何れか１項に記載の積層セラミックコンデンサ用インターポーザ。
PCT/JP2014/053145 2013-02-18 2014-02-12 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ Ceased WO2014126084A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201480009317.XA CN104995703B (zh) 2013-02-18 2014-02-12 带内插器的叠层陶瓷电容器和叠层陶瓷电容器用内插器
US14/768,424 US9686855B2 (en) 2013-02-18 2014-02-12 Multilayer ceramic capacitor with interposer, and interposer for multilayer ceramic capacitor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-028821 2013-02-18
JP2013028821 2013-02-18
JP2013-268352 2013-12-26
JP2013268352A JP6014581B2 (ja) 2013-02-18 2013-12-26 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ

Publications (1)

Publication Number Publication Date
WO2014126084A1 true WO2014126084A1 (ja) 2014-08-21

Family

ID=51354084

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/053145 Ceased WO2014126084A1 (ja) 2013-02-18 2014-02-12 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ

Country Status (4)

Country Link
US (1) US9686855B2 (ja)
JP (1) JP6014581B2 (ja)
CN (1) CN104995703B (ja)
WO (1) WO2014126084A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105469984A (zh) * 2014-09-26 2016-04-06 株式会社村田制作所 电子部件
US20160217929A1 (en) * 2015-01-26 2016-07-28 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor assembly
JP2020043319A (ja) * 2018-09-11 2020-03-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品
KR20210131888A (ko) * 2020-04-24 2021-11-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
WO2024262157A1 (ja) * 2023-06-20 2024-12-26 株式会社村田製作所 積層電子部品

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
JP2016072603A (ja) * 2014-09-26 2016-05-09 株式会社村田製作所 電子部品
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
KR101681410B1 (ko) 2015-04-20 2016-11-30 삼성전기주식회사 커패시터 부품
KR102222610B1 (ko) * 2015-09-14 2021-03-05 삼성전기주식회사 커패시터 부품 및 그 실장 기판
KR102184561B1 (ko) * 2015-10-12 2020-12-01 삼성전기주식회사 전자부품 및 전자부품 실장기판
DE102016105910A1 (de) * 2016-03-31 2017-10-05 Epcos Ag Kondensatoranordnung
US20180022983A1 (en) * 2016-07-19 2018-01-25 Baker Hughes, A Ge Company, Llc Flavonoid and plant phenolic acid additives for downhole fluids
JP6759947B2 (ja) * 2016-10-04 2020-09-23 株式会社村田製作所 コンデンサ部品
JP2018093051A (ja) 2016-12-02 2018-06-14 株式会社村田製作所 電子部品
KR102059442B1 (ko) 2017-08-22 2019-12-27 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102463337B1 (ko) * 2017-09-20 2022-11-04 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102538906B1 (ko) * 2017-09-27 2023-06-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102473422B1 (ko) * 2017-10-02 2022-12-02 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
JP7019374B2 (ja) * 2017-10-26 2022-02-15 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR102505428B1 (ko) 2017-11-20 2023-03-03 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102089703B1 (ko) * 2018-08-07 2020-03-16 삼성전기주식회사 적층형 전자 부품
KR102032759B1 (ko) * 2018-09-14 2019-10-17 삼성전기주식회사 전자 부품
KR102584973B1 (ko) * 2018-09-28 2023-10-05 삼성전기주식회사 복합 전자부품
US11412616B2 (en) 2019-03-26 2022-08-09 Canon Kabushiki Kaisha Printed circuit board and electronic device
KR102127803B1 (ko) * 2019-04-26 2020-06-29 삼성전기주식회사 인터포저 및 이 인터포저를 포함하는 전자 부품
JP7292958B2 (ja) * 2019-04-26 2023-06-19 株式会社村田製作所 電子部品の実装構造体
KR102797235B1 (ko) 2019-07-17 2025-04-18 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
US12125777B2 (en) * 2019-10-28 2024-10-22 Intel Corporation Minimizing package impedance discontinuity through dielectric structure optimizations
KR102319605B1 (ko) * 2019-11-25 2021-11-02 삼성전기주식회사 복합 전자부품
KR102319604B1 (ko) * 2019-11-25 2021-11-02 삼성전기주식회사 복합 전자부품
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174865A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174864A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174867A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174866A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
DE102020208814A1 (de) * 2020-07-15 2022-01-20 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatoranordnung und Verfahren zum Verbinden eines elektronischen Kondensators mit einem Trägersubstrat
JP2022061644A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2022061643A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
KR20220071663A (ko) * 2020-11-24 2022-05-31 삼성전기주식회사 전자 부품 및 그 실장 기판
KR20220084658A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 전자 부품
JP2022177518A (ja) * 2021-05-18 2022-12-01 株式会社村田製作所 積層セラミックコンデンサ
US12198856B2 (en) * 2021-08-09 2025-01-14 Samsung Electro-Mechanics Co., Ltd. Electronic component, bonding portion regions thereon, mounted on a board
US20230114872A1 (en) * 2021-10-13 2023-04-13 Texas Instruments Incorporated Electronic device with wettable flank lead
KR20230103297A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터
CN114613899A (zh) * 2022-03-09 2022-06-10 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
JP7726101B2 (ja) * 2022-03-18 2025-08-20 株式会社村田製作所 電子部品の実装構造及び実装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
JP2004193352A (ja) * 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
JP2012204572A (ja) * 2011-03-25 2012-10-22 Murata Mfg Co Ltd チップ部品構造体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375035A (en) * 1993-03-22 1994-12-20 Compaq Computer Corporation Capacitor mounting structure for printed circuit boards
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
JP2008010621A (ja) * 2006-06-29 2008-01-17 Toshiba Corp 回路基板ユニット
WO2012090986A1 (ja) * 2010-12-28 2012-07-05 株式会社村田製作所 電子部品
JP5472230B2 (ja) * 2011-08-10 2014-04-16 株式会社村田製作所 チップ部品構造体及び製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
JP2004193352A (ja) * 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
JP2012204572A (ja) * 2011-03-25 2012-10-22 Murata Mfg Co Ltd チップ部品構造体

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105469984A (zh) * 2014-09-26 2016-04-06 株式会社村田制作所 电子部件
US20160217929A1 (en) * 2015-01-26 2016-07-28 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor assembly
KR20160091718A (ko) * 2015-01-26 2016-08-03 삼성전기주식회사 적층 세라믹 커패시터 조립체
US10319525B2 (en) 2015-01-26 2019-06-11 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor assembly
KR102163037B1 (ko) * 2015-01-26 2020-10-08 삼성전기주식회사 적층 세라믹 커패시터 조립체
JP2020043319A (ja) * 2018-09-11 2020-03-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品
JP7173656B2 (ja) 2018-09-11 2022-11-16 サムソン エレクトロ－メカニックス カンパニーリミテッド． 電子部品
KR20210131888A (ko) * 2020-04-24 2021-11-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11901126B2 (en) 2020-04-24 2024-02-13 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102644904B1 (ko) * 2020-04-24 2024-03-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
WO2024262157A1 (ja) * 2023-06-20 2024-12-26 株式会社村田製作所 積層電子部品

Also Published As

Publication number Publication date
JP6014581B2 (ja) 2016-10-25
CN104995703B (zh) 2017-12-01
JP2014179583A (ja) 2014-09-25
US20160007446A1 (en) 2016-01-07
US9686855B2 (en) 2017-06-20
CN104995703A (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
JP6014581B2 (ja) インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
KR101656294B1 (ko) 전자부품
JP6144139B2 (ja) インターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザ
JP5794256B2 (ja) 電子部品および電子部品連
JP6248644B2 (ja) 電子部品
JP5886503B2 (ja) 積層セラミックコンデンサ
JP4186843B2 (ja) 立体的電子回路装置
JP5265183B2 (ja) 半導体装置
US8847356B2 (en) Component-built-in wiring board
US9867278B2 (en) Capacitor component and capacitor component mounting structure
JP5362104B2 (ja) 応力緩衝層及びその作製方法
WO2013008550A1 (ja) 電子部品
US20100214751A1 (en) Chip component mounted wiring board
JP2009141169A (ja) 半導体装置
JP2014086606A (ja) 積層セラミックコンデンサの実装構造
KR102414842B1 (ko) 적층형 전자 부품
JP2014187315A (ja) 電子部品
KR20230111732A (ko) 다층 세라믹 반도체 장치
KR102771302B1 (ko) 다층 배선 기판
JP2016122790A (ja) 多層配線板
JP2015228506A (ja) 積層セラミックコンデンサ
JPWO2015151810A1 (ja) チップ型電子部品
KR102704717B1 (ko) 세라믹 커패시터
KR101740860B1 (ko) 복합 전자 부품 및 그 실장 기판
CN117677168A (zh) 封装结构以及封装结构的制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14752047

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14768424

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14752047

Country of ref document: EP

Kind code of ref document: A1