[go: up one dir, main page]

WO2014157342A1 - 配線基板およびこれを用いた実装構造体 - Google Patents

配線基板およびこれを用いた実装構造体 Download PDF

Info

Publication number
WO2014157342A1
WO2014157342A1 PCT/JP2014/058548 JP2014058548W WO2014157342A1 WO 2014157342 A1 WO2014157342 A1 WO 2014157342A1 JP 2014058548 W JP2014058548 W JP 2014058548W WO 2014157342 A1 WO2014157342 A1 WO 2014157342A1
Authority
WO
WIPO (PCT)
Prior art keywords
inorganic insulating
layer
resin
resin layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/058548
Other languages
English (en)
French (fr)
Inventor
梶田　智
光弘 萩原
有平 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to US14/779,232 priority Critical patent/US9877387B2/en
Priority to KR1020157025021A priority patent/KR101739401B1/ko
Priority to CN201480017738.7A priority patent/CN105191514B/zh
Priority to JP2015508591A priority patent/JP6099734B2/ja
Priority to EP14774851.1A priority patent/EP2981158B1/en
Publication of WO2014157342A1 publication Critical patent/WO2014157342A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Definitions

  • the present invention relates to a wiring board used for electronic devices (for example, various audiovisual devices, home appliances, communication devices, computer devices and peripheral devices thereof) and a mounting structure using the same.
  • this wiring board for example, a configuration including an inorganic insulating layer (ceramic layer) and a conductive layer (nickel thin layer) disposed on the inorganic insulating layer is described (for example, JP-A-4-12087). reference).
  • the insulating layer is attached to the through hole penetrating in the thickness direction and the inner wall of the through hole.
  • a through conductor electrically connected to the conductive layer may be formed.
  • the thermal expansion coefficients in the thickness direction of the inorganic insulating layer and the through conductor are different, if heat is applied to the wiring board during mounting or operation of the electronic component, it is between the through conductor and the inner wall of the through hole. Thermal stress is applied, and the through conductor and the inner wall of the through hole may peel off. When this peeling extends and reaches the connection portion between the through conductor and the conductive layer, a crack may occur in the connection portion. As a result, the wiring of the wiring board is disconnected, and the electrical reliability of the wiring board is lowered.
  • An object of the present invention is to provide a wiring board excellent in electrical reliability and a mounting structure using the wiring board.
  • a wiring board is attached to an inorganic insulating layer having a through hole penetrating in the thickness direction, a conductive layer disposed on the inorganic insulating layer, and an inner wall of the through hole.
  • a first conductor including a plurality of inorganic insulating particles partially connected to each other and a resin portion disposed in a gap between the inorganic insulating particles;
  • a mounting structure in one embodiment of the present invention includes the above wiring board and an electronic component mounted on the wiring board and electrically connected to the conductive layer.
  • the first inorganic insulating particles that are partially connected to each other and the conductor portion that includes a part of the through conductor disposed in the gap between the first inorganic insulating particles. Two portions are interposed between the first portion and the through conductor.
  • the mounting structure in one embodiment of the present invention since the wiring board described above is provided, a mounting structure having excellent electrical reliability can be obtained.
  • FIG. 2 is an enlarged cross-sectional view showing a portion corresponding to a portion R2 in FIG.
  • FIG. 1 is sectional drawing explaining the manufacturing process of the mounting structure shown to Fig.1 (a)
  • (b) demonstrates the manufacturing process of the mounting structure shown to Fig.1 (a)
  • (A) is sectional drawing explaining the manufacturing process of the mounting structure shown to Fig.1 (a)
  • (b) demonstrates the manufacturing process of the mounting structure shown to Fig.1 (a), FIG. It is sectional drawing which expanded and showed the part corresponded to R2 part of (b).
  • or (c) is sectional drawing explaining the manufacturing process of the mounting structure shown to Fig.1 (a)
  • (d) is the cross section which expanded and showed R4 part of FIG.6 (c).
  • (A) is sectional drawing which expanded and showed the part corresponded to R4 part of FIG.6 (c) explaining the manufacturing process of the mounting structure shown to Fig.1 (a), (b), It is sectional drawing which expanded and showed R5 part of Fig.7 (a).
  • (A) is sectional drawing which expanded and showed R6 part of Fig.7 (a), (b) demonstrates the manufacturing process of the mounting structure shown to Fig.1 (a), FIG.6 (c). It is sectional drawing which expanded and showed the part corresponded to R4 part of ().
  • (A) is sectional drawing explaining the manufacturing process of the mounting structure shown to Fig.1 (a), (b) is sectional drawing which expanded and showed R7 part of Fig.9 (a).
  • (A) is sectional drawing which expanded and showed R8 part of FIG.9 (b), (b) is sectional drawing explaining the manufacturing process of the mounting structure shown to Fig.1 (a).
  • the mounting structure 1 shown in FIG. 1A is used for electronic devices such as various audiovisual devices, home appliances, communication devices, computer devices or peripheral devices thereof.
  • the mounting structure 1 includes an electronic component 2 and a wiring board 3 on which the electronic component 2 is mounted.
  • the electronic component 2 is, for example, a semiconductor element such as an IC or LSI, or an acoustic wave device such as a surface acoustic wave (SAW) device or a piezoelectric thin film resonator (FBAR).
  • the electronic component 2 is flip-chip mounted on the wiring board 3 via bumps 4 made of a conductive material such as solder.
  • the thickness of the electronic component 2 is, for example, not less than 0.1 mm and not more than 1 mm.
  • the coefficient of thermal expansion in each direction of the electronic component 2 is, for example, not less than 2 ppm / ° C. and not more than 14 ppm / ° C.
  • the thermal expansion coefficient of the electronic component 2 is measured by a measuring method according to JIS K7197-1991 using a commercially available TMA (Thermo-Mechanical Analysis) device.
  • TMA Thermo-Mechanical Analysis
  • the wiring board 3 has functions of supporting the electronic component 2 and supplying power and signals for driving or controlling the electronic component 2 to the electronic component 2.
  • the wiring substrate 3 includes a core substrate 5 and a pair of buildup layers 6 formed on the upper and lower surfaces of the core substrate 5.
  • the thickness of the wiring board 3 is, for example, not less than 0.05 mm and not more than 1.5 mm.
  • the coefficient of thermal expansion in the main surface direction (XY plane direction) of the wiring board 3 is, for example, 4 ppm / ° C. or more and 20 ppm / ° C. or less.
  • the core substrate 5 is intended to enhance electrical connection between the pair of buildup layers 6 while increasing the rigidity of the wiring substrate 3.
  • the core substrate 5 includes a base body 7 that supports the buildup layer 6, a cylindrical through-hole conductor 8 that is disposed in a through hole that penetrates the base body 7 in the thickness direction, and a columnar shape that is surrounded by the through-hole conductor 8.
  • the insulator 9 is included.
  • the base 7 makes the wiring board 3 highly rigid and has a low coefficient of thermal expansion.
  • the base 7 includes, for example, a resin such as an epoxy resin, a base material such as a glass cloth coated with the resin, and filler particles made of silicon oxide or the like dispersed in the resin.
  • the through-hole conductor 8 electrically connects the pair of buildup layers 6 to each other.
  • the through-hole conductor 8 includes a conductive material such as copper.
  • the insulator 9 fills the space surrounded by the through-hole conductor 8.
  • the insulator 9 includes a resin such as an epoxy resin.
  • a pair of buildup layers 6 are formed on the upper and lower surfaces of the core substrate 5.
  • one buildup layer 6 is connected to the electronic component 2 via the bump 4, and the other buildup layer 6 is connected to an external circuit via, for example, a solder ball (not shown). (Not shown).
  • the buildup layer 6 includes a plurality of insulating layers 10 having via holes V (through holes) penetrating in the thickness direction (Z direction), and a plurality of conductive layers partially disposed on the substrate 7 or the insulating layer 10. 11 and a plurality of via conductors 12 (through conductors) attached to the inner wall W of the via hole V and connected to the conductive layer 11.
  • the insulating layer 10 functions as an insulating member between the conductive layers 11 separated in the thickness direction or the main surface direction and an insulating member between the via conductors 12 separated in the main surface direction.
  • the thickness of the insulating layer 10 is, for example, 15 ⁇ m or more and 50 ⁇ m or less.
  • the insulating layer 10 is a first resin having a thickness smaller than that of the inorganic insulating layer 13 and interposed between the inorganic insulating layer 13 and the conductive layer 11 while being in contact with the inorganic insulating layer 13 and the inorganic insulating layer 13 and the conductive layer 11.
  • a second resin layer 15 having a thickness larger than that of the first resin layer 14 disposed on the opposite side of the inorganic insulating layer 13 from the first resin layer 14 while being in contact with the inorganic insulating layer 13. Yes.
  • the connecting portion between the conductive layer 11 and the via conductor 12 is interposed.
  • the applied thermal stress can be reduced.
  • the conductive layer 11 and the via conductor 12 can be reduced by reducing the coefficient of thermal expansion in the thickness direction of the insulating layer 10 and approaching the via conductor 12. The thermal stress applied to the connecting portion can be reduced.
  • the inorganic insulating layer 13 includes a plurality of inorganic insulating particles 16 that are partially connected to each other, and a resin portion disposed in a part of a gap 17 between the inorganic insulating particles 16. 18 and a conductor portion 19 composed of a part of the via conductor 12 disposed in another part of the gap 17 between the inorganic insulating particles 16.
  • the inorganic insulating layer 13 has a Young's modulus larger than that of the first resin layer 14 and the second resin layer 15, and a coefficient of thermal expansion in each direction is small. Therefore, since the difference in coefficient of thermal expansion between the electronic component 2 and the wiring board 3 can be reduced, the electronic component 2 and the electronic component 2 when the heat is applied to the mounting structure 1 when the electronic component 2 is mounted or operated. Warpage caused by the difference in thermal expansion coefficient with the wiring board 3 can be reduced. Accordingly, it is possible to suppress the breakage of the connection portion between the electronic component 2 and the wiring board 3 due to the warp, and to improve the connection reliability between the electronic component 2 and the wiring board 3.
  • the inorganic insulating layer 13 forms a porous body having a three-dimensional network structure by connecting the inorganic insulating particles 16 to each other.
  • a resin part 18 is disposed in a part of the gap 17 of the porous body, and a conductor part 19 is disposed in another part of the gap 17.
  • a connection part between the plurality of inorganic insulating particles 16 is constricted and has a neck structure.
  • the thickness of the inorganic insulating layer 13 is, for example, 3 ⁇ m or more and 30 ⁇ m or less.
  • the Young's modulus of the inorganic insulating layer 13 is, for example, 10 GPa or more and 50 GPa or less.
  • the coefficient of thermal expansion in each direction of the inorganic insulating layer 13 is, for example, 0 ppm / ° C. or more and 10 ppm / ° C. or less.
  • the inorganic insulating particles 16 have a plurality of first inorganic insulating particles 20 that are partially connected to each other and a particle size larger than that of the first inorganic insulating particles 20, and a part is connected to the first inorganic insulating particles 20.
  • a plurality of second inorganic insulating particles 21 that are separated from each other with the first inorganic insulating particles 20 in between are included. The second inorganic insulating particles 21 and the first inorganic insulating particles 20 are partially connected to each other, and the plurality of second inorganic insulating particles 21 are bonded to each other via the first inorganic insulating particles 20.
  • the first inorganic insulating particles 20 function as connecting members in the inorganic insulating layer 13. Further, since the first inorganic insulating particles 20 have a small average particle diameter and are firmly connected as described later, the inorganic insulating layer 13 can have a low thermal expansion coefficient and a high Young's modulus.
  • the first inorganic insulating particles 20 are made of an inorganic insulating material such as silicon oxide or aluminum oxide, and preferably contain silicon oxide as a main component. Silicon oxide is preferably in an amorphous state in order to reduce the anisotropy of the thermal expansion coefficient due to the crystal structure.
  • the content rate of the silicon oxide in the 1st inorganic insulating particle 20 is 99.9 mass% or more and 100 mass% or less, for example.
  • the first inorganic insulating particles 20 are, for example, spherical.
  • the average particle diameter of the first inorganic insulating particles 20 is 3 nm or more and 110 nm or less.
  • the Young's modulus of the first inorganic insulating particles 20 is, for example, 40 GPa or more and 90 GPa or less.
  • the coefficient of thermal expansion in each direction of the first inorganic insulating particles 20 is, for example, 0 ppm / ° C. or more and 15 ppm / ° C. or less.
  • the average particle diameter of the first inorganic insulating particles 20 can be measured by calculating the average value of the particle diameter of each particle in the cross section in the thickness direction of the wiring board 3.
  • the average particle diameter of each member is measured in the same manner as the first inorganic insulating particles 20.
  • the second inorganic insulating particles 21 suppress the extension of cracks generated in the inorganic insulating layer 13.
  • the second inorganic insulating particles 21 can be made of the same material and characteristics as the first inorganic insulating particles 20.
  • the second inorganic insulating particles 21 are, for example, spherical, and the average particle size of the second inorganic insulating particles 21 is, for example, not less than 0.5 ⁇ m and not more than 5 ⁇ m.
  • the gap 17 is an open pore and has an opening on one main surface and the other main surface of the inorganic insulating layer 13.
  • the plurality of inorganic insulating particles 16 that are partially connected to each other form a porous body, at least a part of the gap 17 is surrounded by the inorganic insulating particles 16 in the cross section in the thickness direction of the inorganic insulating layer 13. It is.
  • the resin portion 18 is made of a resin material that is more elastically deformed than the inorganic insulating material, the stress applied to the inorganic insulating layer 13 is reduced and the occurrence of cracks in the inorganic insulating layer 13 is suppressed.
  • the resin portion 18 of this embodiment is a part of the second resin layer 15 that has entered the gap 17. As a result, the adhesive strength between the inorganic insulating layer 13 and the second resin layer 15 can be increased.
  • the first resin layer 14 has a function of relieving thermal stress between the inorganic insulating layer 13 and the conductive layer 11.
  • the thickness of the 1st resin layer 14 is 0.1 micrometer or more and 5 micrometers or less, for example.
  • the Young's modulus of the first resin layer 14 is, for example, not less than 0.05 GPa and not more than 5 GPa.
  • the coefficient of thermal expansion in each direction of the first resin layer 14 is, for example, not less than 20 ppm / ° C. and not more than 100 ppm / ° C.
  • the first resin layer 14 includes a first resin 22 and a plurality of first filler particles 23 dispersed in the first resin 22 as shown in FIG.
  • the content rate of the 1st filler particle 23 in the 1st resin layer 14 is 0.05 volume% or more and 10 volume% or less, for example.
  • the content ratio of the first filler particles 23 in the first resin layer 14 is the content ratio (volume) of the area occupied by the first filler particles 23 in the first resin layer 14 in the cross section in the thickness direction of the wiring board 3. %).
  • the content ratio of each particle in each member is measured in the same manner as the first filler particles 23.
  • the first resin 22 is made of a resin material such as an epoxy resin, a bismaleimide triazine resin, a cyanate resin, or a polyimide resin, and is preferably made of an epoxy resin.
  • the Young's modulus of the first resin 22 is, for example, not less than 0.1 GPa and not more than 5 GPa.
  • the coefficient of thermal expansion in each direction of the first resin 22 is, for example, not less than 20 ppm / ° C. and not more than 50 ppm / ° C.
  • the first filler particles 23 can be made of the same material and characteristics as the second inorganic insulating particles 21 described above.
  • the 1st filler particle 23 is spherical, for example, and the average particle diameter of the 1st filler particle 23 is 0.05 micrometer or more and 0.7 micrometer or less, for example.
  • the second resin layer 15 functions as an adhesive member that bonds the insulating layers 10 together.
  • the second resin layer 15 is disposed between the conductive layers 11 partially separated in the main surface direction, and the thickness of the second resin layer 15 is larger than that of the first resin layer 14.
  • the thickness of the second resin layer 15 is, for example, 3 ⁇ m or more and 30 ⁇ m or less.
  • the Young's modulus of the second resin layer 15 is, for example, not less than 0.2 GPa and not more than 20 GPa.
  • the coefficient of thermal expansion in each direction of the second resin layer 15 is, for example, not less than 20 ppm / ° C. and not more than 50 ppm / ° C.
  • the second resin layer 15 includes a second resin 24 and a plurality of second filler particles 25 dispersed in the second resin 24 as shown in FIG.
  • the content rate of the 2nd filler particle 25 in the 2nd resin layer 15 is 3 volume% or more and 60 volume% or less, for example.
  • a material having the same material and characteristics as the first resin 22 can be used.
  • the second filler particles 25 those having the same material and characteristics as the first filler particles 23 can be used.
  • the average particle diameter of the second filler particles 25 is, for example, not less than 0.5 ⁇ m and not more than 5 ⁇ m.
  • the content ratio of the first filler particles 23 in the first resin layer 14 is smaller than the content ratio of the second filler particles 25 in the second resin layer 15.
  • the Young's modulus of the first resin layer 14 can be reduced at the corners of the insulating layer 10 located at the connection portion between the conductive layer 11 and the via conductor 12.
  • the thermal stress applied to the connection portion can be reduced.
  • veer resulting from protrusion of the 1st filler particle 23 are used.
  • the occurrence of cracks at the connecting portion with the conductor 12 can be reduced.
  • the average particle diameter of the first filler particles 23 is smaller than the average particle diameter of the second filler particles 25. As a result, it is possible to reduce the occurrence of cracks at the connection portion between the conductive layer 11 and the via conductor 12 due to the protrusion of the first filler particles 23.
  • the inner wall W of the via hole V penetrating the insulating layer 10 in the thickness direction described above and the first region W1 formed of the side surface of the first resin layer 14 and the inorganic insulating layer 13
  • the second region W ⁇ b> 2 including one main surface of the first resin layer 14 side and the third region W ⁇ b> 3 including the side surface of the inorganic insulating layer 13 are included.
  • the inner wall W of the via hole V includes the first to third regions W1 to W3, the corner portion of the insulating layer 10 located at the connection portion between the conductive layer 11 and the via conductor 12 is brought close to the R shape.
  • the thermal stress applied to the connection portion between the conductive layer 11 and the via conductor 12 can be dispersed. Therefore, since it is possible to suppress the occurrence of cracks at the connection portion between the conductive layer 11 and the via conductor 12, it is possible to suppress the disconnection of the wiring of the wiring substrate 3, and thus to obtain the wiring substrate 3 excellent in electrical reliability. Can do.
  • the inner wall W of the via hole V penetrating the insulating layer 10 in the thickness direction described above has a fourth region W4 made of the other main surface of the inorganic insulating layer 13 and a fifth region W5 made of the side surface of the second resin layer 15. Including.
  • the peeling of the via conductor 12 from the conductive layer 11 at the bottom surface B of the via hole V can be suppressed, disconnection of the wiring of the wiring board 3 can be suppressed.
  • the via conductors 12 form stacked vias arranged in a line along the thickness direction of the wiring board 3, stress due to warping of the wiring board 3 is easily applied to the via conductors 12. As a result, the peeling of the via conductor 12 from 11 can be satisfactorily suppressed.
  • the width of the second region W2 is, for example, not less than 0.2 ⁇ m and not more than 5 ⁇ m.
  • the width of the fourth region W4 is, for example, not less than 0.2 ⁇ m and not more than 5 ⁇ m.
  • the width of the second region W2 is desirably the same as the width of the fourth region W4. In this case, the error in the width of the second region W2 and the fourth region W4 is within ⁇ 30%.
  • the width of the second region W2 is a length between one end portion on the first region W1 side and the other end portion on the third region W3 side in the second region W2.
  • the width of the fourth region W4 is a length between one end portion on the third region W3 side and the other end portion on the fifth region W5 side in the fourth region W4.
  • the inclination angle A1 of the first region W1 with respect to the penetration direction of the via hole V is larger than the inclination angle A2 of the third region W3 with respect to the penetration direction of the via hole V.
  • the inclination angles A1 and A2 are angles between the imaginary line segments L1 and L2 and the inner wall W that are parallel to the penetration direction and extend from the via hole V to the inner wall W of the via hole V.
  • the inclination angle A1 is, for example, not less than 5 ° and not more than 70 °.
  • the inclination angle A2 is, for example, not less than 2 ° and not more than 30 °.
  • the conductive layers 11 are separated from each other in the thickness direction or the main surface direction, and function as wiring such as ground wiring, power supply wiring, or signal wiring.
  • the conductive layer 11 is made of a conductive material such as copper.
  • the thickness of the conductive layer 11 is 3 micrometers or more and 20 micrometers or less, for example.
  • the thermal expansion coefficient in each direction of the conductive layer 11 is, for example, 14 ppm / ° C. or more and 18 ppm / ° C. or less.
  • the Young's modulus of the conductive layer 11 is, for example, 70 GPa or more and 150 or less GPa.
  • the Young's modulus of the conductive layer 11 is measured by a method according to ISO14577-1: 2002 using a nanoindenter XP manufactured by MTS. Hereinafter, the Young's modulus of each member is measured in the same manner as the conductive layer 11.
  • the conductive layer 11 has a metal foil 26 adhered to the first resin layer 14, an electroless plating layer 27 deposited on the metal foil 26, and an electroplating layer 28 deposited on the electroless plating layer 27. is doing.
  • the metal foil 26 for example, a rolled copper foil or an electrolytic copper foil can be used.
  • the rolled copper foil or the electrolytic copper foil has a high strength because it has fewer lattice defects than the electroless plating.
  • the thickness of the metal foil 26 is, for example, not less than 0.2 ⁇ m and not more than 4 ⁇ m.
  • the metal foil 26 has an adhesive portion 29 bonded to the first resin layer 14 and a protruding portion 30 protruding from the first resin layer 14 toward the via hole V.
  • the via conductor 12 can be fixed in the thickness direction by the protruding portion 30 of the metal foil 26, the inclination of the via conductor 12 due to the warp of the wiring board 3 is suppressed, and the conduction at the bottom surface B of the via hole V is suppressed. Peeling of the via conductor 12 from the layer 11 can be suppressed.
  • the electroless plating layer 27 can use, for example, electroless copper plating.
  • the thickness of the electroless plating layer 27 is, for example, not less than 0.3 ⁇ m and not more than 3 ⁇ m.
  • the electroplating layer 28 for example, electrolytic copper plating or the like can be used.
  • the thickness of the electroplating layer 28 is, for example, 5 ⁇ m or more and 30 ⁇ m or less.
  • the via conductor 12 electrically connects the conductive layers 11 separated from each other in the thickness direction, and functions as a wiring together with the conductive layer 11.
  • the via conductor 12 is filled in the via hole V.
  • via conductors 12 connected to each other in the buildup layer 6 disposed on the electronic component 2 side constitute stacked vias arranged in a line along the thickness direction of the wiring board 3.
  • the via conductor 12 is made of the same material as that of the conductive layer 11 and has the same characteristics.
  • the via conductor 12 includes an electroless plating film 31 deposited on the inner wall W and the bottom surface B of the via hole V, and an electroplating portion that is deposited on the electroless plating film 31 and filled in the via hole V. 32.
  • the electroless plating film 31 is integrally formed with the electroless plating layer 27 of the conductive layer 11 adhered to the first resin layer 14.
  • the electroplating portion 32 is formed integrally with the electroplating layer 28 of the conductive layer 11 adhered to the first resin layer 14.
  • a part of the electroplating portion 32 of the via conductor 12 is disposed between the second region W2 and the protruding portion 30.
  • a portion of the electroplated portion 32 having a higher strength than the electroless plated film 31 is disposed between the second region W2 and the protruding portion 30, and thus the via conductor 12 is firmly fixed in the thickness direction. be able to.
  • the thermal expansion coefficients in the thickness direction of the inorganic insulating layer 13 and the via conductor 12 are different, when heat is applied to the wiring board 3 during mounting or operation of the electronic component 2, the inner wall W of the via conductor 12 and the via hole V is provided. Thermal stress is applied between the two.
  • the inorganic insulating layer 13 of this embodiment is arranged in a plurality of inorganic insulating particles 16 and gaps 17 between the plurality of inorganic insulating particles 16 that are partially connected to each other.
  • a second portion 34 interposed between the first portion 33 and the via conductor 12.
  • the coefficient of thermal expansion of the first portion 33 is brought close to the coefficient of thermal expansion of the inorganic insulating particles 16.
  • the coefficient of thermal expansion of the first portion 33 can be reduced, and consequently the coefficient of thermal expansion of the inorganic insulating layer 13 can be reduced.
  • the second portion 34 includes the conductor portion 19 composed of the inorganic insulating particles 16 and a part of the via conductor 12, the thermal expansion coefficient of the second portion 34 is equal to the thermal expansion coefficient of the first portion 33 and the via conductor 12. It can be set to a value between the coefficient of thermal expansion.
  • the second portion 34 is interposed between the first portion 33 and the via conductor 12, the thermal stress applied between the via conductor 12 and the inner wall W of the via hole V can be reduced. Separation of the via conductor 12 and the inner wall W of the via hole can be suppressed. Therefore, since it is possible to suppress the occurrence of cracks at the connection portion between the via conductor 12 and the conductive layer 11 due to this peeling, the occurrence of disconnection in the wiring of the wiring board 3 is suppressed, and thus the electrical reliability is excellent. A wiring board 3 can be obtained.
  • the plurality of inorganic insulating particles 16 in the first portion 33 and the second portion 34 have an average particle diameter, as shown in FIG. And a plurality of second inorganic insulating particles 21 that are larger than the first inorganic insulating particles 20 and are separated from each other with the first inorganic insulating particles 20 interposed therebetween.
  • the inorganic insulating particles 16 include the first inorganic insulating particles 20 and the second inorganic insulating particles 21 in both the first portion 33 and the second portion 34, the inorganic portions in the first portion 33 and the second portion 34 are inorganic.
  • the filling rate of the insulating particles 16 can be made closer to each other, and the thermal expansion coefficients in the first portion 33 and the second portion 34 can be made closer to each other. Therefore, the thermal stress applied between the first portion 33 and the second portion 34 can be reduced, and the separation between the first portion 33 and the second portion 34 can be suppressed. Therefore, this peeling can be prevented from extending and reaching the conductive layer 11, and the occurrence of cracks in the conductive layer 11 can be suppressed.
  • the content ratio of the inorganic insulating particles 16 in the second portion 34 is smaller than the content ratio of the inorganic insulating particles 16 in the first portion 33.
  • the content ratio of the inorganic insulating particles 16 is increased to reduce the coefficient of thermal expansion
  • the content ratio of the inorganic insulating particles 16 is decreased to reduce the thermal conductivity.
  • the via conductor 12 is made of plating, the plating solution in the gap 17 can be easily replaced. Therefore, the generation of voids that are not filled with the conductor portion 19 in the gap 17 can be suppressed. Therefore, since the adhesive strength between the second portion 34 and the via conductor 12 can be increased, peeling between the second portion 34 and the via conductor 12 can be suppressed.
  • the second portion 34 is arranged in the vicinity of the via conductor 12 in the inorganic insulating layer 13, and the width of the second portion 34 (one end of the second portion 34 on the via conductor 12 side and the side opposite to the via conductor 12).
  • the width between the other end is 1 ⁇ m or more and 5 ⁇ m or less, for example.
  • the content ratio of the inorganic insulating particles 16 in the first portion 33 is, for example, 60% by volume or more and 90% by volume or less.
  • the content ratio of the inorganic insulating particles 16 in the second portion 34 is, for example, 40% by volume or more and 70% by volume or less.
  • one main surface of the second portion 34 on the conductive layer 11 side is exposed from the first resin layer 14 and constitutes an inner wall W of the via hole V. That is, one main surface of the second portion 34 constitutes a second region W2 of the inner wall W.
  • a part of the via conductor 12 attached to the second region W2 fixes the second portion 34 in the thickness direction, so that the separation between the second portion 34 and the via conductor 12 can be suppressed. Therefore, the occurrence of cracks at the connection portion between the conductive layer 11 and the via conductor 12 can be suppressed.
  • the other main surface of the second portion 34 opposite to the conductive layer 11 is exposed from the second resin layer 15 and constitutes the inner wall W of the via hole V. That is, the other main surface of the second portion 34 constitutes a fourth region W4 of the inner wall W.
  • a part of the via conductor 12 attached to the fourth region W4 fixes the second portion 34 in the thickness direction, so that the separation between the second portion 34 and the via conductor 12 can be suppressed. Therefore, the occurrence of cracks at the connection portion between the conductive layer 11 and the via conductor 12 can be suppressed.
  • a part of the electroless plating film 31 enters the gap 17 of the second portion 34 and constitutes the conductor portion 19.
  • a part of the electroplating part 32 enters the gap 17 of the second part 34 together with a part of the electroless plating film 31, thereby constituting the conductor part 19.
  • a part of the electroless plating film 31 constituting the conductor part 19 is interposed between a part of the electroplating part 32 constituting the conductor part 19 and the resin part 18.
  • the other part of the electroless plating film 31 is attached to the first region W1 and the fifth region W5 of the inner wall W.
  • the core substrate 5 is manufactured. Specifically, for example, the following is performed.
  • a laminate comprising a base 7 formed by curing a prepreg and a metal foil such as a copper foil disposed on both main surfaces of the base 7 is prepared.
  • through holes are formed in the laminate using laser processing, drilling, or the like.
  • a cylindrical through-hole conductor 8 is formed by depositing a conductive material in the through-hole using, for example, an electroless plating method, an electroplating method, a vapor deposition method, or a sputtering method.
  • the insulator 9 is formed by filling the inside of the through-hole conductor 8 with an uncured resin and curing it.
  • a conductive material is deposited on the insulator 9 using, for example, an electroless plating method or an electroplating method, and then the metal foil and the conductive material on the base 7 are patterned to form the conductive layer 11. .
  • the core substrate 5 can be manufactured as described above.
  • a metal foil 26 such as a copper foil, an inorganic insulating layer 13 disposed on the metal foil 26, and an inorganic insulating layer 13 are disposed.
  • a laminated sheet 36 having a resin layer precursor 35 containing an uncured resin is prepared. Specifically, for example, the following is performed.
  • a metal foil with resin 37 having a metal foil 26 and a first resin layer 14 disposed on the metal foil 26 is prepared.
  • a slurry 39 having inorganic insulating particles 16 and a solvent 38 in which the inorganic insulating particles 16 are dispersed is prepared. Apply to the main surface.
  • the solvent 38 is evaporated from the slurry 39 to leave the inorganic insulating particles 16 on the metal foil 26, and the powder composed of the remaining inorganic insulating particles 16.
  • Layer 40 is formed. In the powder layer 40, the first inorganic insulating particles 20 are in contact with each other at close positions.
  • the powder layer 40 is heated and the adjacent first inorganic insulating particles 20 are connected to each other at a close location, thereby making it more than the first resin layer 14.
  • a thick inorganic insulating layer 13 is formed.
  • a resin layer precursor 35 including an uncured resin to be the second resin 24 and the second filler particles 25 is laminated on the inorganic insulating layer 13, and the laminated inorganic insulation is laminated. Part of the resin layer precursor 35 is filled in the gap 17 by heating and pressing the layer 13 and the resin layer precursor 35 in the thickness direction.
  • the laminated sheet 36 can be produced as described above.
  • the average particle diameter of the first inorganic insulating particles 20 is 3 nm or more and 110 nm or less, a part of the plurality of first inorganic insulating particles 20 can be firmly connected to each other even under a low temperature condition. This is because, since the first inorganic insulating particles 20 are very small, the atoms of the first inorganic insulating particles 20, particularly the atoms on the surface, actively move. It is presumed that the temperature connected to is reduced.
  • the plurality of first inorganic insulating particles 20 can be firmly connected to each other under a low temperature condition such as less than the crystallization start temperature of the first inorganic insulating particles 20 and further 250 ° C. or less. Further, by heating at such a low temperature in this way, the first inorganic insulating particles 20 and the first inorganic insulating particles 20 and the second inorganic insulating particles 20 and the second inorganic insulating particles 20 are maintained while maintaining the particle shapes of the first inorganic insulating particles 20 and the second inorganic insulating particles 21.
  • the inorganic insulating particles 21 can be connected only in the proximity region.
  • the temperature at which the first inorganic insulating particles 20 can be firmly connected is, for example, about 250 ° C. when the average particle size of the first inorganic insulating particles 20 is set to 110 nm. When the average particle size of 20 is set to 15 nm, it is about 150 ° C.
  • the slurry 39 further including the plurality of second inorganic insulating particles 21 having an average particle diameter of 0.5 ⁇ m or more and 5 ⁇ m or less is applied on the metal foil 26. .
  • the powder layer 40 formed by evaporating the solvent 38 can be used. Shrinkage can be reduced. Therefore, the occurrence of cracks along the thickness direction in the powder layer 40 can be reduced by reducing the shrinkage of the powder layer 40 that is flat and easily contracts in the main surface direction.
  • the content ratio of the inorganic insulating particles 16 in the slurry 39 is, for example, 10% to 50% by volume, and the content ratio of the solvent 38 in the slurry 39 is, for example, 50% to 90% by volume.
  • the solvent 38 for example, methanol, isopropanol, methyl ethyl ketone, methyl isobutyl ketone, xylene, or an organic solvent containing a mixture of two or more selected from these can be used.
  • the slurry 39 is dried by, for example, heating and air drying.
  • the drying temperature is, for example, 20 ° C. or higher and lower than the boiling point of the solvent 38, and the drying time is, for example, 20 seconds or longer and 30 minutes or shorter.
  • the heating temperature at the time of heating the powder layer 40 is not less than the boiling point of the solvent 38 and less than the crystallization start temperature of the first inorganic insulating particles 20, and is not less than 100 ° C. and not more than 250 ° C.
  • the heating time is, for example, 0.5 hours or more and 24 hours or less.
  • the pressurizing pressure when the laminated inorganic insulating layer 13 and the resin layer precursor 35 are heated and pressurized is, for example, 0.05 MPa or more and 0.5 MPa or less, and the pressing time is, for example, 20 seconds or more and 5 minutes or less.
  • the heating temperature is, for example, 50 ° C. or more and 100 ° C. or less. In addition, since this heating temperature is less than the curing start temperature of the resin layer precursor 35, the resin layer precursor 35 can be maintained in an uncured state.
  • Conductive layer 11 and via conductor 12 are formed. Specifically, for example, the following is performed.
  • the laminated sheet 36 is laminated on the core substrate 5 while arranging the resin layer precursor 35 on the core substrate 5 side.
  • the laminated sheet 36 is bonded to the core substrate 5 by heating and pressing the laminated core substrate 5 and laminated sheet 36 in the thickness direction.
  • the resin layer precursor 35 is heated to cure the uncured resin to form the second resin 24 and the resin layer precursor 35 to the second resin layer 15. .
  • the insulating layer 10 having the first resin layer 14 and the inorganic insulating layer 13 having a thickness larger than that of the first resin layer 14 can be formed.
  • a part of the resin layer precursor 35 that has entered the gap 17 in the step (2) becomes the resin portion 18.
  • laser processing is used to irradiate the insulating layer 10 in the thickness direction by irradiating laser light from the metal foil 26 side toward the insulating layer 10 side.
  • a penetrating via hole V is formed.
  • the conductive layer 11 is exposed on the bottom surface B of the via hole V.
  • the protruding portion 30 protruding from the inorganic insulating layer 13 toward the via hole V is formed on the metal foil with resin 37.
  • the resin portion 18 is removed from a part of the gap 17 near the inner wall W of the via hole V in the inorganic insulating layer 13 using an etching solution. To make voids. Further, the first portion 33 is formed by leaving the resin portion 18 in the other portion of the gap 17 in the inorganic insulating layer 13. Further, a part of the first resin layer 14 is removed by this etching solution, and the second region W2 formed of one main surface of the inorganic insulating layer 13 on the first resin layer 14 side is exposed to the inner wall W of the via hole V.
  • a protruding portion 30 protruding from the inorganic insulating layer 13 toward the via hole V is formed on the metal foil 26. Further, a part of the second resin layer 15 is removed by this etching solution, and the fourth region W4 formed of one main surface of the inorganic insulating layer 13 on the second resin layer 15 side is exposed to the inner wall W of the via hole V. Further, by dissolving a part of the inorganic insulating particles 16 with this etching liquid, the content ratio of the inorganic insulating particles 16 in the second portion 34 becomes smaller than the content ratio of the inorganic insulating particles 16 in the first portion 33.
  • the plating film 31 is integrally formed. At this time, a part of the electroless plating film 31 is disposed in a part of the gap 17 from which the resin portion 18 is removed. Next, a resist having a desired pattern is formed on the electroless plating layer 27. Next, as shown in FIGS. 9A to 10A, the electroplating layer 28 deposited on the electroless plating layer 27 and the electroplating deposited on the electroless plating film 31 using electroplating.
  • the plating part 32 is integrally formed.
  • the second portion 34 is formed by forming a conductor portion 19 by arranging a part of the electroplating portion 32 in a portion of the gap 17 from which the resin portion 18 is removed.
  • the resist for example, an aqueous sodium hydroxide solution
  • the portion of the electroless plating layer 27 covered with the resist is removed with, for example, an aqueous cupric chloride solution or sulfuric acid.
  • the via conductor 12 deposited on the inner wall W of the via hole V and the conductive layer 11 disposed on the first resin layer 14 are formed, and at the part of the gap 17 from which the resin portion 18 is removed.
  • the second portion 34 can be formed in the inorganic insulating layer 13 by arranging the conductor portion 19 formed of a part of the via conductor 12.
  • the metal foil 26 of the protruding portion 30 is left and the first portion of the protruding portion 30 is left.
  • One resin layer 14 is removed.
  • the first resin layer 14 made of a material different from that of the via conductor 12 and the conductive layer 11 does not remain in the connection portion between the via conductor 12 and the conductive layer 11. Generation of cracks can be suppressed.
  • the via hole V penetrating the insulating layer 10 in the thickness direction was formed by irradiating laser light from the metal foil 26 side toward the insulating layer 10 side. Thereafter, a part of the first resin layer 14 is removed using an etching solution.
  • the etching solution since heat is transferred from the metal foil 26 to the first resin layer 14 when the laser beam is irradiated, the region in the vicinity of the metal foil 26 of the first resin layer 14 is easily removed by the etching solution. Therefore, when removing a part of the first resin layer 14 using the etching solution, the inclination angle A1 of the first region W1 can be made larger than the inclination angle A2 of the third region W3.
  • a CO 2 laser or a UV-YAG laser can be used for the laser processing for forming the via hole V.
  • the metal foil 26 is more difficult to be processed, so that the protruding portion 30 of the metal foil 26 can be formed more easily.
  • the inclination angle A1 of the first region W1 can be made larger than the inclination angle A2 of the third region W3 more easily.
  • the output of the CO 2 laser is, for example, 4 mJ or more and 6 mmJ or less.
  • the heating and pressurization when the laminated sheet 36 is bonded to the core substrate 5 can use the same conditions as in the step (2).
  • the heating temperature when the uncured resin is cured to form the second resin 24 is, for example, not less than the curing start temperature of the uncured resin and less than the thermal decomposition temperature, and the heating time is, for example, not less than 10 minutes and not more than 120 minutes.
  • an alkaline solution such as a sodium hydroxide aqueous solution can be used.
  • the processing time of the etching solution is, for example, 1 minute or more and 15 minutes or less.
  • the build-up layer 6 is formed on the core substrate 5 by repeating the steps (2) and (3), and the wiring substrate 3 is manufactured.
  • the build-up layer 6 can be multi-layered by repeating this process.
  • the electronic component 2 is flip-chip mounted on the wiring board 3 via the bumps 4 to produce the mounting structure 1 shown in FIG.
  • the electronic component 2 may be electrically connected to the wiring board 3 by wire bonding, or may be incorporated in the wiring board 3.
  • the build-up layer 6 has been described as an example in which the build-up layer 6 includes the inorganic insulating layer 13, the first resin layer 14, and the second resin layer 15. 13, the first resin layer 14 and the second resin layer 15 may be included.
  • the second portion of the inorganic insulating layer of the core substrate 5 includes a conductor portion made of a part of the through-hole conductor (through conductor).
  • the buildup layer 6 includes the inorganic insulating layer 13, the first resin layer 14, and the second resin layer 15, and the inner wall W of the via hole V is in the first to fifth regions.
  • the core substrate 5 has a configuration corresponding to the inorganic insulating layer 13, the first resin layer 14, and the second resin layer 15, and penetrates the core substrate 5 in the thickness direction.
  • the inner wall of the through hole (through hole) may have a region corresponding to the first to fifth regions W1 to W5.
  • a through hole conductor 8 (through conductor) is attached to the inner wall of the through hole.
  • the example in which the build-up multilayer substrate including the core substrate 5 and the build-up layer 6 is used as the wiring substrate 3 has been described.
  • a single-layer substrate having only the core substrate 5 or a coreless substrate having only the build-up layer 6 may be used.
  • the configuration in which the insulating layer 10 includes the inorganic insulating layer 13, the first resin layer 14, and the second resin layer 15 has been described as an example.
  • the first resin layer 14 and the second resin layer 15 do not have to be provided.
  • the configuration in which the inorganic insulating particles 16 include the second inorganic insulating particles 21 has been described as an example.
  • the inorganic insulating particles 16 may not include the second inorganic insulating particles 21. I do not care.
  • the resin portion 18 includes the first resin that has entered the gap 17. It may be a part of the layer 14, or may be a part of the first resin layer 14 and a part of the second resin layer 15. In this case, the adhesive strength between the inorganic insulating layer 13 and the first resin layer 14 can be increased.
  • the via conductor 12 may be attached to the inner wall W of the via hole V.
  • it may be a film.
  • the configuration in which the inclination angle A1 of the first region W1 is larger than the inclination angle A2 of the third region W3 has been described as an example, but the inclination angle A1 of the first region W1 and the third region The inclination angle A2 of W3 may be the same.
  • the adhesion portion 29 of the metal foil 26 is formed larger toward the via hole V side, the via conductor 12 can be firmly fixed in the thickness direction by the protruding portion 30.
  • the configuration in which the first resin layer 14 includes the first filler particles 23 has been described as an example.
  • the first resin layer 14 does not include the first filler particles 23, and the first resin layer 14 includes the first filler particles 23. It may be made of only the resin 22.
  • the configuration in which the conductive layer 11 includes the metal foil 26 has been described as an example.
  • the conductive layer 11 does not include the metal foil 26, and the electroless plating layer 27 and the electroplating are used.
  • the layer 28 may be used.
  • the metal foil 26 is chemically or mechanically removed, and the electroless plating layer 27 and the electroplating layer. 28 may be formed.
  • a resin sheet such as a PET film may be used as a support.
  • the configuration in which the metal foil 26 has the protruding portion 30 has been described as an example.
  • the metal foil 26 does not have the protruding portion 30 and is composed only of the bonding portion 29. It doesn't matter.
  • the configuration in which the evaporation of the solvent 38 and the heating of the powder layer 40 are separately performed in the step (2) has been described as an example, but these may be performed simultaneously.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　本発明の一形態における配線基板３は、厚み方向に貫通したビア孔Ｖを有する無機絶縁層１３と、無機絶縁層１３上に配された導電層１１と、ビア孔Ｖの内壁Ｗに被着しているとともに導電層１１に接続したビア導体１２とを備え、無機絶縁層１３は、一部が互いに接続した複数の無機絶縁粒子１６および無機絶縁粒子１６同士の間隙１７に配された樹脂部１８を含む第１部分３３と、一部が互いに接続した複数の無機絶縁粒子１６および無機絶縁粒子１６同士の間隙１７に配されたビア導体１２の一部からなる導体部１９を含むとともに第１部分３３とビア導体１２との間に介在した第２部分３４とを有する。

Description

配線基板およびこれを用いた実装構造体
　本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器およびその周辺機器）に使用される配線基板およびこれを用いた実装構造体に関するものである。
　従来、電子部品を配線基板に実装してなる実装構造体が、電子機器に用いられている。
　この配線基板として、例えば無機絶縁層（セラミック層）と、無機絶縁層上に配された導電層（ニッケル薄層）とを備えた構成が記載されている（例えば、特開平４－１２２０８７号公報参照）。
　このような配線基板においては、無機絶縁層の上下に配された導電層を電気的に接続するために、絶縁層を厚み方向に貫通する貫通孔と、貫通孔の内壁に被着しているとともに導電層に電気的に接続した貫通導体とを形成することがある。
　この場合には、無機絶縁層と貫通導体との厚み方向の熱膨張率が異なるため、電子部品の実装時または作動時に配線基板に熱が加わると、貫通導体と貫通孔の内壁との間に熱応力が加わり、貫通導体と貫通孔の内壁とが剥離することがある。この剥離が伸長して貫通導体と導電層との接続部に達すると、この接続部にクラックが生じることがある。その結果、配線基板の配線に断線が生じ、配線基板の電気的信頼性が低下する。
　したがって、電気的信頼性に優れた配線基板を提供することが要求されている。
　本発明は、電気的信頼性に優れた配線基板およびこれを用いた実装構造体を提供することを目的とするものである。
　本発明の一形態における配線基板は、厚み方向に貫通した貫通孔を有する無機絶縁層と、該無機絶縁層上に配された導電層と、前記貫通孔の内壁に被着しているとともに前記導電層に接続した貫通導体とを備え、前記無機絶縁層は、一部が互いに接続した複数の無機絶縁粒子および該無機絶縁粒子同士の間隙に配された樹脂部を含む第１部分と、一部が互いに接続した前記複数の無機絶縁粒子および該無機絶縁粒子同士の間隙に配された前記貫通導体の一部からなる導体部を含むとともに前記第１部分と前記貫通導体との間に介在した第２部分とを有する。
　本発明の一形態における実装構造体は、上記配線基板と、該配線基板に実装され、前記導電層に電気的に接続された電子部品とを備える。
　本発明の一形態における配線基板によれば、一部が互いに接続した複数の第１無機絶縁粒子および第１無機絶縁粒子同士の間隙に配された貫通導体の一部からなる導体部を含む第２部分が、第１部分と貫通導体との間に介在している。
　そのため、貫通導体と貫通孔の内壁との間に加わる熱応力を低減することができるため、貫通導体と貫通孔の内壁との剥離を抑制することができる。したがって、貫通導体と導電層との接続部におけるクラックの発生を抑制し、ひいては電気的信頼性に優れた配線基板を得ることができる。
　本発明の一形態における実装構造体によれば、前述した配線基板を備えるため、電気的信頼性に優れた実装構造体を得ることができる。
（ａ）は、本発明の一実施形態における実装構造体を厚み方向に切断した断面図であり、（ｂ）は、図１（ａ）のＲ１部分を拡大して示した断面図である。 （ａ）は、図１（ｂ）のＲ２部分を拡大して示した断面図であり、（ｂ）は、図１（ｂ）のＲ３部分を拡大して示した断面図である。 （ａ）ないし（ｃ）は、図１（ａ）に示す実装構造体の製造工程を説明する断面図であり、（ｄ）は、図１（ａ）に示す実装構造体の製造工程を説明する、図１（ｂ）のＲ２部分に相当する部分を拡大して示した断面図である。 （ａ）は、図１（ａ）に示す実装構造体の製造工程を説明する断面図であり、（ｂ）は、図１（ａ）に示す実装構造体の製造工程を説明する、図１（ｂ）のＲ２部分に相当する部分を拡大して示した断面図である。 （ａ）は、図１（ａ）に示す実装構造体の製造工程を説明する断面図であり、（ｂ）は、図１（ａ）に示す実装構造体の製造工程を説明する、図１（ｂ）のＲ２部分に相当する部分を拡大して示した断面図である。 （ａ）ないし（ｃ）は、図１（ａ）に示す実装構造体の製造工程を説明する断面図であり、（ｄ）は、図６（ｃ）のＲ４部分を拡大して示した断面図である。 （ａ）は、図１（ａ）に示す実装構造体の製造工程を説明する、図６（ｃ）のＲ４部分に相当する部分を拡大して示した断面図であり、（ｂ）は、図７（ａ）のＲ５部分を拡大して示した断面図である。 （ａ）は、図７（ａ）のＲ６部分を拡大して示した断面図であり、（ｂ）は、図１（ａ）に示す実装構造体の製造工程を説明する、図６（ｃ）のＲ４部分に相当する部分を拡大して示した断面図である。 （ａ）は、図１（ａ）に示す実装構造体の製造工程を説明する断面図であり、（ｂ）は、図９（ａ）のＲ７部分を拡大して示した断面図である。 （ａ）は、図９（ｂ）のＲ８部分を拡大して示した断面図であり、（ｂ）は、図１（ａ）に示す実装構造体の製造工程を説明する断面図である。
　以下に、本発明の一実施形態に係る配線基板を備えた実装構造体を、図面を参照しつつ詳細に説明する。
　図１（ａ）に示した実装構造体１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用されるものである。この実装構造体１は、電子部品２と、電子部品２が実装された配線基板３とを含んでいる。
　電子部品２は、例えばＩＣもしくはＬＳＩ等の半導体素子または弾性表面波（ＳＡＷ）装置もしくは圧電薄膜共振器（ＦＢＡＲ）等の弾性波装置等である。この電子部品２は、配線基板３に半田等の導電材料からなるバンプ４を介してフリップチップ実装されている。電子部品２の厚みは、例えば０．１ｍｍ以上１ｍｍ以下である。また、電子部品２の各方向への熱膨張率は、例えば２ｐｐｍ／℃以上１４ｐｐｍ／℃以下である。なお、電子部品２の熱膨張率は、市販のＴＭＡ（Thermo-Mechanical Analysis）装置を用いて、ＪＩＳ　Ｋ７１９７－１９９１に準じた測定方法によって測定される。以下、各部材の熱膨張率は、電子部品２と同様に測定される。
　配線基板３は、電子部品２を支持するとともに、電子部品２を駆動もしくは制御するための電源や信号を電子部品２へ供給する機能を有するものである。この配線基板３は、コア基板５と、コア基板５の上下面に形成された一対のビルドアップ層６とを含んでいる。配線基板３の厚みは、例えば０．０５ｍｍ以上１．５ｍｍ以下である。配線基板３の主面方向（ＸＹ平面方向）の熱膨張率は、例えば４ｐｐｍ／℃以上２０ｐｐｍ／℃以下である。
　コア基板５は、配線基板３の剛性を高めつつ一対のビルドアップ層６同士間の導通を図るものである。このコア基板５は、ビルドアップ層６を支持する基体７と、基体７を厚み方向に貫通したスルーホール内に配された筒状のスルーホール導体８と、スルーホール導体８に取り囲まれた柱状の絶縁体９とを含んでいる。
　基体７は、配線基板３を高剛性かつ低熱膨張率とするものである。この基体７は、例えば、エポキシ樹脂等の樹脂と樹脂に被覆されたガラスクロス等の基材と樹脂中に分散した酸化ケイ素等からなるフィラー粒子とを含んでいる。
　スルーホール導体８は、一対のビルドアップ層６同士を電気的に接続するものである。このスルーホール導体８は、例えば銅等の導電材料を含んでいる。
　絶縁体９は、スルーホール導体８に取り囲まれた空間を埋めるものである。この絶縁体９は、例えばエポキシ樹脂等の樹脂を含んでいる。
　コア基板５の上下面には、前述した如く、一対のビルドアップ層６が形成されている。一対のビルドアップ層６のうち、一方のビルドアップ層６は、バンプ４を介して電子部品２と接続し、他方のビルドアップ層６は、例えば半田ボール（図示せず）を介して外部回路（図示せず）と接続する。
　ビルドアップ層６は、厚み方向（Ｚ方向）に貫通したビア孔Ｖ（貫通孔）を有する複数の絶縁層１０と、基体７上または絶縁層１０上に部分的に配された複数の導電層１１と、ビア孔Ｖの内壁Ｗに被着しているとともに導電層１１に接続した複数のビア導体１２（貫通導体）とを含んでいる。
　絶縁層１０は、厚み方向または主面方向に離れた導電層１１同士の絶縁部材や主面方向に離れたビア導体１２同士の絶縁部材として機能するものである。絶縁層１０の厚みは、例えば１５μｍ以上５０μｍ以下である。
　また、絶縁層１０は、無機絶縁層１３と、無機絶縁層１３および導電層１１に接しつつ無機絶縁層１３および導電層１１の間に介在した、無機絶縁層１３よりも厚みが小さい第１樹脂層１４と、無機絶縁層１３に接しつつ無機絶縁層１３の第１樹脂層１４とは反対側に配された、第１樹脂層１４よりも厚みが大きい第２樹脂層１５とを有している。
　その結果、無機絶縁層１３と導電層１１との間に、無機絶縁層１３よりもヤング率が小さい第１樹脂層１４が介在しているため、導電層１１とビア導体１２との接続部に加わる熱応力を低減することができる。また、第１樹脂層１４の厚みが無機絶縁層１３よりも小さいため、絶縁層１０の厚み方向への熱膨張率を低減してビア導体１２に近付けることによって、導電層１１とビア導体１２との接続部に加わる熱応力を低減することができる。
　無機絶縁層１３は、図１（ｂ）および図２に示すように、一部が互いに接続した複数の無機絶縁粒子１６と、無機絶縁粒子１６同士の間隙１７の一部に配された樹脂部１８と、無機絶縁粒子１６同士の間隙１７の他の一部に配されたビア導体１２の一部からなる導体部１９とを含む。
　この無機絶縁層１３は、第１樹脂層１４および第２樹脂層１５よりもヤング率が大きく、かつ各方向への熱膨張率が小さい。それ故、電子部品２と配線基板３との熱膨張率の差を低減することができるため、電子部品２の実装時や作動時に実装構造体１に熱が加わった際に、電子部品２と配線基板３との熱膨張率の違いに起因した反りを低減することができる。したがって、この反りに起因した電子部品２と配線基板３との接続部の破壊を抑制し、電子部品２と配線基板３との接続信頼性を高めることができる。
　また、無機絶縁層１３は、無機絶縁粒子１６同士が互いに接続することによって三次元網目状構造である多孔質体をなしている。この多孔質体の間隙１７の一部には樹脂部１８が配されており、間隙１７の他の一部には導体部１９が配されている。複数の無機絶縁粒子１６同士の接続部は、括れ状であり、ネック構造をなしている。無機絶縁層１３の厚みは、例えば３μｍ以上３０μｍ以下である。無機絶縁層１３のヤング率は、例えば１０ＧＰａ以上５０ＧＰａ以下である。また、無機絶縁層１３の各方向への熱膨張率は、例えば０ｐｐｍ／℃以上１０ｐｐｍ／℃以下である。
　複数の無機絶縁粒子１６は、一部が互いに接続していることから互いに拘束し合って流動しないため、無機絶縁層１３のヤング率を高めるとともに各方向の熱膨張率を低減するものである。この無機絶縁粒子１６は、一部が互いに接続した複数の第１無機絶縁粒子２０と、第１無機絶縁粒子２０よりも粒径が大きく、一部が第１無機絶縁粒子２０と接続しているとともに、第１無機絶縁粒子２０を挟んで互いに離れた複数の第２無機絶縁粒子２１とを含んでいる。第２無機絶縁粒子２１と第１無機絶縁粒子２０とは一部が互いに接続しており、複数の第２無機絶縁粒子２１同士は、第１無機絶縁粒子２０を介して互いに接着している。
　第１無機絶縁粒子２０は、無機絶縁層１３において接続部材として機能するものである。また、第１無機絶縁粒子２０は、平均粒径が小さいことから後述するように強固に接続するため、無機絶縁層１３を低熱膨張率および高ヤング率にすることができる。この第１無機絶縁粒子２０は、例えば酸化ケイ素または酸化アルミニウム等の無機絶縁材料からなり、中でも酸化ケイ素を主成分として含有していることが望ましい。酸化ケイ素は、結晶構造に起因した熱膨張率の異方性を低減するため、アモルファス（非晶質）状態であることが望ましい。第１無機絶縁粒子２０における酸化ケイ素の含有割合は、例えば９９．９質量％以上１００質量％以下である。
　第１無機絶縁粒子２０は、例えば球状である。第１無機絶縁粒子２０の平均粒径は、３ｎｍ以上１１０ｎｍ以下である。また、第１無機絶縁粒子２０のヤング率は、例えば４０ＧＰａ以上９０ＧＰａ以下である。また、第１無機絶縁粒子２０の各方向への熱膨張率は、例えば０ｐｐｍ／℃以上１５ｐｐｍ／℃以下である。なお、第１無機絶縁粒子２０の平均粒径は、配線基板３の厚み方向への断面において、各粒子の粒径の平均値を算出することによって測定することができる。以下、各部材の平均粒径は、第１無機絶縁粒子２０と同様に測定される。
　第２無機絶縁粒子２１は、無機絶縁層１３に生じたクラックの伸長を抑制するものである。第２無機絶縁粒子２１は、第１無機絶縁粒子２０と同様の材料、特性のものを用いることができる。第２無機絶縁粒子２１は、例えば球状であり、第２無機絶縁粒子２１の平均粒径は、例えば０．５μｍ以上５μｍ以下である。
　間隙１７は、開気孔であり、無機絶縁層１３の一主面および他主面に開口を有する。また、一部が互いに接続した複数の無機絶縁粒子１６が多孔質体をなしているため、間隙１７の少なくとも一部は、無機絶縁層１３の厚み方向への断面において、無機絶縁粒子１６に取り囲まれている。
　樹脂部１８は、無機絶縁材料よりも弾性変形しやすい樹脂材料からなるため、無機絶縁層１３に加わった応力を低減し、無機絶縁層１３におけるクラックの発生を抑制するものである。本実施形態の樹脂部１８は、間隙１７に入り込んだ第２樹脂層１５の一部である。その結果、無機絶縁層１３と第２樹脂層１５との接着強度を高めることができる。
　第１樹脂層１４は、無機絶縁層１３と導電層１１との間の熱応力を緩和する機能を有するものである。第１樹脂層１４の厚みは、例えば０．１μｍ以上５μｍ以下である。第１樹脂層１４のヤング率は、例えば０．０５ＧＰａ以上５ＧＰａ以下である。第１樹脂層１４の各方向への熱膨張率は、例えば２０ｐｐｍ／℃以上１００ｐｐｍ／℃以下である。
　第１樹脂層１４は、図１（ｂ）に示すように、第１樹脂２２および第１樹脂２２中に分散した複数の第１フィラー粒子２３を含んでいる。第１樹脂層１４における第１フィラー粒子２３の含有割合は、例えば０．０５体積％以上１０体積％以下である。なお、第１樹脂層１４における第１フィラー粒子２３の含有割合は、配線基板３の厚み方向への断面において、第１樹脂層１４において第１フィラー粒子２３が占める面積の割合を含有割合（体積％）とみなすことによって測定することができる。以下、各部材における各粒子の含有割合は、第１フィラー粒子２３と同様に測定される。
　第１樹脂２２は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂またはポリイミド樹脂等の樹脂材料からなり、中でもエポキシ樹脂からなることが望ましい。第１樹脂２２のヤング率は、例えば０．１ＧＰａ以上５ＧＰａ以下である。第１樹脂２２の各方向への熱膨張率は、例えば２０ｐｐｍ／℃以上５０ｐｐｍ／℃以下である。
　第１フィラー粒子２３は、前述した第２無機絶縁粒子２１と同様の材料、特性のものを用いることができる。第１フィラー粒子２３は、例えば球状であり、第１フィラー粒子２３の平均粒径は、例えば０．０５μｍ以上０．７μｍ以下である。
　第２樹脂層１５は、絶縁層１０同士を接着する接着部材として機能するものである。第２樹脂層１５は、一部が主面方向に離れた導電層１１同士の間に配されており、第２樹脂層１５の厚みは、第１樹脂層１４よりも大きい。その結果、第２樹脂層１５の厚みが第１樹脂層１４よりも大きいことから、第２樹脂層１５は導電層１１同士の間に容易に充填され、導電層１１同士間における隙間の発生を低減することができる。したがって、導電層１１同士の絶縁性を高めることができる。第２樹脂層１５の厚みは、例えば３μｍ以上３０μｍ以下である。第２樹脂層１５のヤング率は、例えば０．２ＧＰａ以上２０ＧＰａ以下である。第２樹脂層１５の各方向への熱膨張率は、例えば２０ｐｐｍ／℃以上５０ｐｐｍ／℃以下である。
　第２樹脂層１５は、図１（ｂ）に示すように、第２樹脂２４と第２樹脂２４中に分散した複数の第２フィラー粒子２５とを含んでいる。第２樹脂層１５における第２フィラー粒子２５の含有割合は、例えば３体積％以上６０体積％以下である。第２樹脂２４は、例えば第１樹脂２２と同様の材料、特性を有するものを用いることができる。第２フィラー粒子２５は、第１フィラー粒子２３と同様の材料、特性を有するものを用いることができる。第２フィラー粒子２５の平均粒径は、例えば０．５μｍ以上５μｍ以下である。
　第１樹脂層１４における第１フィラー粒子２３の含有割合は、第２樹脂層１５における第２フィラー粒子２５の含有割合よりも少ない。その結果、導電層１１とビア導体１２との接続部に位置する絶縁層１０の角部において、第１樹脂層１４のヤング率を低減することができるため、導電層１１とビア導体１２との接続部に加わる熱応力を低減することができる。また、第１樹脂層１４から導電層１１およびビア導体１２に向かって第１フィラー粒子２３が突出することを抑制することができるため、第１フィラー粒子２３の突出に起因した導電層１１とビア導体１２との接続部におけるクラックの発生を低減することができる。
　第１フィラー粒子２３の平均粒径は、第２フィラー粒子２５の平均粒径よりも小さい。その結果、第１フィラー粒子２３の突出に起因した導電層１１とビア導体１２との接続部におけるクラックの発生を低減することができる。
　前述した絶縁層１０を厚み方向に貫通するビア孔Ｖの内壁Ｗは、図１（ｂ）に示すように、第１樹脂層１４の側面からなる第１領域Ｗ１と、無機絶縁層１３の第１樹脂層１４側の一主面からなる第２領域Ｗ２と、無機絶縁層１３の側面からなる第３領域Ｗ３とを含んでいる。その結果、ビア孔Ｖの内壁Ｗが第１ないし第３領域Ｗ１～Ｗ３を含むことから、導電層１１とビア導体１２との接続部に位置する絶縁層１０の角部をＲ形状に近付けることができるので、導電層１１とビア導体１２との接続部に加わる熱応力を分散させることができる。したがって、導電層１１とビア導体１２との接続部におけるクラックの発生を抑制することができるので、配線基板３の配線の断線を抑制し、ひいては電気的信頼性に優れた配線基板３を得ることができる。
　また、前述した絶縁層１０を厚み方向に貫通するビア孔Ｖの内壁Ｗは、無機絶縁層１３の他主面からなる第４領域Ｗ４と、第２樹脂層１５の側面からなる第５領域Ｗ５とを含む。その結果、配線基板３と電子部品２との熱膨張率の違いに起因して配線基板３に反りが生じた場合に、第４領域Ｗ４によってビア導体１２を厚み方向に固定することができるので、配線基板３の反りに起因したビア導体１２の傾きを抑制することができる。したがって、ビア孔Ｖの底面Ｂにおける導電層１１からのビア導体１２の剥離を抑制できるので、配線基板３の配線の断線を抑制することができる。特に、ビア導体１２が配線基板３の厚み方向に沿って一列に配列したスタックビアを構成している場合には、配線基板３の反りに起因した応力がビア導体１２に加わりやすいため、導電層１１からのビア導体１２の剥離を良好に抑制できる。
　第２領域Ｗ２の幅は、例えば０．２μｍ以上５μｍ以下である。第４領域Ｗ４の幅は、例えば０．２μｍ以上５μｍ以下である。第２領域Ｗ２の幅は、第４領域Ｗ４の幅と同じであることが望ましい。この場合に、第２領域Ｗ２および第４領域Ｗ４の幅の誤差は、±３０％以内である。なお、第２領域Ｗ２の幅は、第２領域Ｗ２における、第１領域Ｗ１側の一端部と第３領域Ｗ３側の他端部との間の長さである。また、第４領域Ｗ４の幅は、第４領域Ｗ４における、第３領域Ｗ３側の一端部と第５領域Ｗ５側の他端部との間の長さである。
　本実施形態のビア孔Ｖの内壁Ｗにおいて、ビア孔Ｖの貫通方向に対する第１領域Ｗ１の傾斜角Ａ１は、ビア孔Ｖの貫通方向に対する第３領域Ｗ３の傾斜角Ａ２よりも大きい。その結果、導電層１１とビア導体１２との接続部に位置する絶縁層１０の角部をよりＲ形状に近付けることができるので、導電層１１とビア導体１２との接続部に加わる熱応力をより分散させることができる。なお、傾斜角Ａ１、Ａ２は、貫通方向に平行であってビア孔Ｖ内からビア孔Ｖの内壁Ｗまで伸長した仮想線分Ｌ１、Ｌ２と内壁Ｗとの間の角度である。傾斜角Ａ１は、例えば５°以上７０°以下である。傾斜角Ａ２は、例えば２°以上３０°以下である。
　導電層１１は、厚み方向または主面方向に互いに離れており、接地用配線、電力供給用配線または信号用配線等の配線として機能するものである。導電層１１は、例えば銅等の導電材料からなる。また、導電層１１の厚みは、例えば３μｍ以上２０μｍ以下である。導電層１１の各方向への熱膨張率は、例えば１４ｐｐｍ／℃以上１８ｐｐｍ／℃以下である。また、導電層１１のヤング率は、例えば７０ＧＰａ以上１５０以下ＧＰａである。なお、導電層１１のヤング率は、ＭＴＳ社製ナノインデンターＸＰを用いて、ＩＳＯ１４５７７－１：２００２に準じた方法で測定される。以下、各部材のヤング率は、導電層１１と同様に測定される。
　また、導電層１１は、第１樹脂層１４に接着した金属箔２６と、金属箔２６に被着した無電解めっき層２７と、無電解めっき層２７に被着した電気めっき層２８とを有している。
　金属箔２６は、例えば圧延銅箔または電解銅箔等を用いることができる。圧延銅箔または電解銅箔は、無電解めっきと比較して格子欠陥が少ないため、強度が高い。この金属箔２６の厚みは、例えば０．２μｍ以上４μｍ以下である。
　この金属箔２６は、第１樹脂層１４に接着した接着部２９と、第１樹脂層１４からビア孔Ｖに向かって突出した突出部３０とを有している。その結果、金属箔２６の突出部３０によってビア導体１２を厚み方向に固定することができるため、配線基板３の反りに起因したビア導体１２の傾きを抑制し、ビア孔Ｖの底面Ｂにおける導電層１１からのビア導体１２の剥離を抑制することができる。
　無電解めっき層２７は、例えば無電解銅めっき等を用いることができる。この無電解めっき層２７の厚みは、例えば０．３μｍ以上３μｍ以下である。電気めっき層２８は、例えば電気銅めっき等を用いることができる。この電気めっき層２８の厚みは、例えば５μｍ以上３０μｍ以下である。
　ビア導体１２は、厚み方向に互いに離れた導電層１１同士を電気的に接続するものであり、導電層１１とともに配線として機能するものである。ビア導体１２は、ビア孔Ｖ内に充填されている。また、電子部品２側に配されたビルドアップ層６において互いに接続したビア導体１２は、配線基板３の厚み方向に沿って一列に配列したスタックビアを構成している。また、ビア導体１２は、導電層１１と同様の材料からなり、同様の特性を有する。
　また、ビア導体１２は、ビア孔Ｖの内壁Ｗおよび底面Ｂに被着した無電解めっき膜３１と、無電解めっき膜３１に被着しているとともにビア孔Ｖ内に充填された電気めっき部３２とを含んでいる。無電解めっき膜３１は、第１樹脂層１４に接着した導電層１１の無電解めっき層２７と一体的に形成されている。電気めっき部３２は、第１樹脂層１４に接着した導電層１１の電気めっき層２８と一体的に形成されている。
　このビア導体１２の電気めっき部３２の一部は、第２領域Ｗ２と突出部３０との間に配されている。その結果、無電解めっき膜３１よりも強度の高い電気めっき部３２の一部が第２領域Ｗ２と突出部３０との間に配されているため、ビア導体１２を厚み方向により強固に固定することができる。
　ところで、無機絶縁層１３とビア導体１２との厚み方向の熱膨張率が異なるため、電子部品２の実装時または作動時に配線基板３に熱が加わると、ビア導体１２とビア孔Ｖの内壁Ｗとの間に熱応力が加わる。
　一方、本実施形態の無機絶縁層１３は、図２（ａ）および（ｂ）に示すように、一部が互いに接続した複数の無機絶縁粒子１６および複数の無機絶縁粒子１６の間隙１７に配された樹脂部１８を含む第１部分３３と、一部が互いに接続した複数の無機絶縁粒子１６および複数の無機絶縁粒子１６の間隙１７に配されたビア導体１２の一部からなる導体部１９を含むとともに第１部分３３とビア導体１２との間に介在した第２部分３４とを有する。
　その結果、第１部分３３が無機絶縁粒子１６および無機絶縁粒子１６よりも弾性変形しやすい樹脂部１８を有することから、第１部分３３の熱膨張率を無機絶縁粒子１６の熱膨張率に近付けて、第１部分３３の熱膨張率を低減し、ひいては無機絶縁層１３の熱膨張率を低減することができる。さらに、第２部分３４が無機絶縁粒子１６およびビア導体１２の一部からなる導体部１９を含むことから、第２部分３４の熱膨張率を、第１部分３３の熱膨張率とビア導体１２の熱膨張率との間の値とすることができる。この第２部分３４が第１部分３３とビア導体１２との間に介在していることから、ビア導体１２とビア孔Ｖの内壁Ｗとの間に加わる熱応力を低減することができるので、ビア導体１２とビア孔の内壁Ｗとの剥離を抑制することができる。したがって、この剥離に起因したビア導体１２と導電層１１との接続部におけるクラックの発生を抑制することができるので、配線基板３の配線における断線の発生を抑制し、ひいては電気的信頼性に優れた配線基板３を得ることができる。
　また、第１部分３３および第２部分３４における複数の無機絶縁粒子１６は、図１（ｂ）に示すように、一部が互いに接続した複数の第１無機絶縁粒子２０と、平均粒径が第１無機絶縁粒子２０よりも大きく、かつ第１無機絶縁粒子２０を挟んで互いに離れた複数の第２無機絶縁粒子２１とを含む。その結果、第１部分３３および第２部分３４の双方にて、無機絶縁粒子１６が第１無機絶縁粒子２０および第２無機絶縁粒子２１を含むため、第１部分３３および第２部分３４における無機絶縁粒子１６の充填率を互いに近付けて、第１部分３３および第２部分３４における熱膨張率を互いに近付けることができる。したがって、第１部分３３と第２部分３４との間に加わる熱応力を低減し、第１部分３３と第２部分３４との剥離を抑制することができる。それ故、この剥離が伸長して導電層１１に達することを抑制し、導電層１１におけるクラックの発生を抑制することができる。
　また、第２部分３４における無機絶縁粒子１６の含有割合は、第１部分３３における無機絶縁粒子１６の含有割合よりも小さい。その結果、第１部分３３においては無機絶縁粒子１６の含有割合を大きくして熱膨張率を低減しつつ、第２部分３４においては無機絶縁粒子１６の含有割合を小さくして間隙１７にビア導体１２の一部からなる導体部１９を充填しやすくすることができる。特にビア導体１２がめっきからなる場合には、間隙１７内のめっき液が入れ替わりやすくなるため、間隙１７における導体部１９が充填されていないボイドの発生を抑制することができる。したがって、第２部分３４とビア導体１２との接着強度を高めることができるため、第２部分３４とビア導体１２との剥離を抑制することができる。
　第２部分３４は、無機絶縁層１３においてビア導体１２の近傍に配されており、第２部分３４の幅（第２部分３４におけるビア導体１２側の一端部とビア導体１２とは反対側の他端部との間の幅）は、例えば１μｍ以上５μｍ以下である。第１部分３３における無機絶縁粒子１６の含有割合は、例えば６０体積％以上９０体積％以下である。第２部分３４における無機絶縁粒子１６の含有割合は、例えば４０体積％以上７０体積％以下である。
　また、第２部分３４の導電層１１側の一主面は、第１樹脂層１４から露出しているとともにビア孔Ｖの内壁Ｗを構成している。すなわち、第２部分３４の一主面は、内壁Ｗの第２領域Ｗ２を構成している。その結果、第２領域Ｗ２に被着したビア導体１２の一部が厚み方向にて第２部分３４を固定するため、第２部分３４とビア導体１２との剥離を抑制することができる。したがって、導電層１１とビア導体１２との接続部におけるクラックの発生を抑制することができる。
　また、第２部分３４の導電層１１とは反対側の他主面は、第２樹脂層１５から露出しているとともにビア孔Ｖの内壁Ｗを構成している。すなわち、第２部分３４の他主面は、内壁Ｗの第４領域Ｗ４を構成している。その結果、第４領域Ｗ４に被着したビア導体１２の一部が厚み方向にて第２部分３４を固定するため、第２部分３４とビア導体１２との剥離を抑制することができる。したがって、導電層１１とビア導体１２との接続部におけるクラックの発生を抑制することができる。
　また、無電解めっき膜３１の一部は、第２部分３４の間隙１７に入り込んでおり、導体部１９を構成している。その結果、第２部分３４の間隙１７にビア導体１２の一部を良好に充填することができるので、第２部分３４とビア導体１２との剥離を抑制することができる。
　また、電気めっき部３２の一部は、無電解めっき膜３１の一部とともに第２部分３４の間隙１７に入り込んでおり、導体部１９を構成している。導体部１９を構成する無電解めっき膜３１の一部は、導体部１９を構成する電気めっき部３２の一部と樹脂部１８との間に介在している。また、無電解めっき膜３１の他の一部は、内壁Ｗの第１領域Ｗ１および第５領域Ｗ５に被着している。
　次に、前述した実装構造体１の製造方法を、図３ないし図１０を参照しつつ説明する。
　（１）図３（ａ）に示すように、コア基板５を作製する。具体的には、例えば以下のように行なう。
　プリプレグを硬化させてなる基体７と基体７の両主面に配された銅箔等の金属箔とからなる積層板を準備する。次に、レーザー加工またはドリル加工等を用いて、積層板にスルーホールを形成する。次に、例えば無電解めっき法、電気めっき法、蒸着法またはスパッタリング法等を用いて、スルーホール内に導電材料を被着させて筒状のスルーホール導体８を形成する。次に、スルーホール導体８の内側に未硬化樹脂を充填して硬化させることによって、絶縁体９を形成する。次に、例えば無電解めっき法および電気めっき法等を用いて、絶縁体９上に導電材料を被着させた後、基体７上の金属箔および導電材料をパターニングして導電層１１を形成する。以上のようにして、コア基板５を作製することができる。
　（２）図３（ｂ）ないし図６（ａ）に示すように、銅箔等の金属箔２６と、金属箔２６上に配された無機絶縁層１３と、無機絶縁層１３上に配された未硬化樹脂を含む樹脂層前駆体３５とを有する積層シート３６を作製する。具体的には、例えば以下のように行なう。
　まず、図３（ｂ）に示すように、金属箔２６および金属箔２６上に配された第１樹脂層１４を有する樹脂付き金属箔３７を準備する。次に、図３（ｃ）および（ｄ）に示すように、無機絶縁粒子１６と無機絶縁粒子１６が分散した溶剤３８とを有するスラリー３９を準備し、スラリー３９を第１樹脂層１４の一主面に塗布する。次に、図４（ａ）および（ｂ）に示すように、スラリー３９から溶剤３８を蒸発させて、金属箔２６上に無機絶縁粒子１６を残存させて、残存した無機絶縁粒子１６からなる粉末層４０を形成する。この粉末層４０において、第１無機絶縁粒子２０は近接箇所で互いに接触している。次に、図５（ａ）および（ｂ）に示すように、粉末層４０を加熱して、隣接する第１無機絶縁粒子２０同士を近接箇所で接続させることによって、第１樹脂層１４よりも厚みの大きい無機絶縁層１３を形成する。
　次に、図６（ａ）に示すように、第２樹脂２４となる未硬化樹脂および第２フィラー粒子２５を含む樹脂層前駆体３５を無機絶縁層１３上に積層し、積層された無機絶縁層１３および樹脂層前駆体３５を厚み方向に加熱加圧することによって、樹脂層前駆体３５の一部を間隙１７内に充填する。以上のようにして、積層シート３６を作製することができる。
　本実施形態の配線基板３の製造方法においては、平均粒径が３ｎｍ以上１１０ｎｍ以下である複数の第１無機絶縁粒子２０、およびこの第１無機絶縁粒子２０が分散した溶剤３８を含むスラリー３９を金属箔２６上に塗布している。その結果、第１無機絶縁粒子２０の平均粒径が３ｎｍ以上１１０ｎｍ以下であることから、低温条件下においても、複数の第１無機絶縁粒子２０の一部を互いに強固に接続することができる。これは、第１無機絶縁粒子２０が微小であることから、第１無機絶縁粒子２０の原子、特に表面の原子が活発に運動するため、複数の第１無機絶縁粒子２０の一部が互いに強固に接続する温度を低減すると推測される。
　したがって、第１無機絶縁粒子２０の結晶化開始温度未満、さらには２５０℃以下といった低温条件下で複数の第１無機絶縁粒子２０同士を強固に接続させることができる。また、このように低温で加熱することによって、第１無機絶縁粒子２０および第２無機絶縁粒子２１の粒子形状を保持しつつ、第１無機絶縁粒子２０同士および第１無機絶縁粒子２０と第２無機絶縁粒子２１とを近接領域のみで接続することができる。その結果、第１無機絶縁粒子２０同士および第１無機絶縁粒子２０と第２無機絶縁粒子２１との接続部においてネック構造を形成するとともに、開気孔の間隙１７を容易に形成することができる。なお、第１無機絶縁粒子２０同士を強固に接続することができる温度は、例えば、第１無機絶縁粒子２０の平均粒径を１１０ｎｍに設定した場合は２５０℃程度であり、第１無機絶縁粒子２０の平均粒径を１５ｎｍに設定した場合は１５０℃程度である。
　また、本実施形態の配線基板３の製造方法においては、平均粒径が０．５μｍ以上５μｍ以下である複数の第２無機絶縁粒子２１をさらに含むスラリー３９を金属箔２６上に塗布している。その結果、平均粒径が第１無機絶縁粒子２０よりも大きい第２無機絶縁粒子２１によって、スラリー３９における無機絶縁粒子１６の隙間を低減できるため、溶剤３８を蒸発させて形成する粉末層４０の収縮を低減できる。したがって、主面方向へ大きく収縮しやすい平板状である粉末層４０の収縮を低減することで、粉末層４０における厚み方向に沿ったクラックの発生を低減することができる。
　スラリー３９における無機絶縁粒子１６の含有割合は、例えば１０％体積以上５０体積％以下であり、スラリー３９における溶剤３８の含有割合は、例えば５０％体積以上９０体積％以下である。溶剤３８は、例えばメタノール、イソプロパノール、メチルエチルケトン、メチルイソブチルケトン、キシレン、またはこれらから選択された２種以上の混合物を含んだ有機溶剤等を用いることができる。
　スラリー３９の乾燥は、例えば加熱および風乾により行なわれる。乾燥温度は、例えば２０℃以上溶剤３８の沸点未満であり、乾燥時間は、例えば２０秒以上３０分以下である。
　粉末層４０を加熱する際の加熱温度は、溶剤３８の沸点以上、第１無機絶縁粒子２０の結晶化開始温度未満であり、さらには、１００℃以上２５０℃以下である。また、加熱時間は、例えば０．５時間以上２４時間以下である。
　積層された無機絶縁層１３および樹脂層前駆体３５を加熱加圧する際の加圧圧力は、例えば０．０５ＭＰａ以上０.５ＭＰａ以下であり、加圧時間は、例えば２０秒以上５分以下であり、加熱温度は、例えば５０℃以上１００℃以下である。なお、この加熱温度は、樹脂層前駆体３５の硬化開始温度未満であるため、樹脂層前駆体３５を未硬化の状態で維持することができる。
　（３）図６（ｂ）ないし図１０（ａ）に示すように、コア基板５上に積層シート３６を積層して絶縁層１０を形成し、絶縁層１０にビア孔Ｖを形成した後、導電層１１およびビア導体１２を形成する。具体的には、例えば以下のように行なう。
　まず、樹脂層前駆体３５をコア基板５側に配しつつ、コア基板５上に積層シート３６を積層する。次に、積層されたコア基板５および積層シート３６を厚み方向に加熱加圧することによって、コア基板５に積層シート３６を接着させる。次に、図６（ｂ）に示すように、樹脂層前駆体３５を加熱することによって、未硬化樹脂を硬化させて第２樹脂２４として、樹脂層前駆体３５を第２樹脂層１５とする。その結果、第１樹脂層１４および第１樹脂層１４よりも厚みの大きい無機絶縁層１３を有する絶縁層１０を形成することができる。この際に、工程（２）で間隙１７に入り込んでいた樹脂層前駆体３５の一部が樹脂部１８となる。
　次に、図６（ｃ）および（ｄ）に示すように、レーザー加工を用いて、金属箔２６側から絶縁層１０側に向かってレーザー光を照射することによって、絶縁層１０を厚み方向に貫通するビア孔Ｖを形成する。この際に、ビア孔Ｖの底面Ｂに導電層１１を露出させる。また、樹脂付き金属箔３７に無機絶縁層１３からビア孔Ｖに向かって突出した突出部３０を形成する。
　次に、図７（ａ）ないし図８（ａ）に示すように、エッチング液を用いて、無機絶縁層１３におけるビア孔Ｖの内壁Ｗに近接した間隙１７の一部から樹脂部１８を除去して空隙とする。また、無機絶縁層１３における間隙１７の他の部分においては樹脂部１８を残存させることによって第１部分３３を形成する。また、このエッチング液によって第１樹脂層１４の一部を除去し、無機絶縁層１３の第１樹脂層１４側の一主面からなる第２領域Ｗ２をビア孔Ｖの内壁Ｗに露出させる。この際に、金属箔２６に無機絶縁層１３からビア孔Ｖに向かって突出した突出部３０を形成する。また、このエッチング液によって第２樹脂層１５の一部を除去し、無機絶縁層１３の第２樹脂層１５側の一主面からなる第４領域Ｗ４をビア孔Ｖの内壁Ｗに露出させる。また、このエッチング液によって無機絶縁粒子１６の一部を溶解することによって、第２部分３４における無機絶縁粒子１６の含有割合を第１部分３３における無機絶縁粒子１６の含有割合よりも小さくなる。
　次に、図８（ｂ）に示すように、無電解めっき法を用いて、金属箔２６に被着した無電解めっき層２７と、ビア孔Ｖの内壁Ｗおよび底面Ｂに被着した無電解めっき膜３１とを一体的に形成する。この際に、無電解めっき膜３１の一部が、樹脂部１８を除去した間隙１７の一部に配される。次に、無電解めっき層２７に所望のパターンのレジストを形成する。次に、図９（ａ）ないし１０（ａ）に示すように、電気めっき法を用いて、無電解めっき層２７に被着した電気めっき層２８と、無電解めっき膜３１に被着した電気めっき部３２とを一体的に形成する。この際に、樹脂部１８を除去した間隙１７の一部に電気めっき部３２の一部を配して導体部１９を形成することによって第２部分３４を形成する。次に、例えば水酸化ナトリウム水溶液等によってレジストを除去した後、例えば塩化第二銅水溶液または硫酸等によって無電解めっき層２７のレジストで被覆されていた部分を除去する。
　以上のようにして、ビア孔Ｖの内壁Ｗに被着したビア導体１２および第１樹脂層１４上に配された導電層１１を形成するとともに、樹脂部１８を除去した間隙１７の一部にビア導体１２の一部からなる導体部１９を配して無機絶縁層１３に第２部分３４を形成することができる。
　また、本実施形態の配線基板３の製造方法においては、エッチング液を用いて第１樹脂層１４の一部を除去する際に、突出部３０の金属箔２６を残しつつ、突出部３０の第１樹脂層１４を除去している。その結果、ビア導体１２と導電層１１との接続部に、ビア導体１２および導電層１１とは材質が異なる第１樹脂層１４が残存しないため、ビア導体１２と導電層１１との接続部におけるクラックの発生を抑制することができる。
　また、本実施形態の配線基板３の製造方法においては、金属箔２６側から絶縁層１０側に向かってレーザー光を照射することによって、絶縁層１０を厚み方向に貫通するビア孔Ｖを形成した後、エッチング液を用いて第１樹脂層１４の一部を除去している。その結果、レーザー光を照射した際に、金属箔２６から第１樹脂層１４に熱が伝わるため、第１樹脂層１４の金属箔２６近傍の領域がエッチング液で除去されやすくなる。したがって、エッチング液を用いて第１樹脂層１４の一部を除去する際に、第１領域Ｗ１の傾斜角Ａ１を第３領域Ｗ３の傾斜角Ａ２よりも大きくすることができる。
　ビア孔Ｖを形成する際のレーザー加工は、ＣＯ２レーザーまたはＵＶ－ＹＡＧレーザーを用いることができる。中でも、ＣＯ２レーザーを用いることが望ましい。ＣＯ２レーザーは波長が大きく銅の反射率が高いことから、絶縁層１０と比較して金属箔２６が加工されにくいため、金属箔２６の突出部３０を容易に形成することができる。また、金属箔２６の加工に時間がかかることから、金属箔２６から第１樹脂層１４に熱が伝わりやすいため、第１領域Ｗ１の傾斜角Ａ１を第３領域Ｗ３の傾斜角Ａ２よりも容易に大きくすることができる。
　また、ＣＯ２レーザーの出力を小さくすると、金属箔２６がより加工されにくくなるため、金属箔２６の突出部３０をさらに容易に形成することができる。また、金属箔２６の加工により時間がかかることから、第１領域Ｗ１の傾斜角Ａ１を第３領域Ｗ３の傾斜角Ａ２よりもさらに容易に大きくすることができる。ＣＯ２レーザーの出力は、例えば４ｍＪ以上６ｍｍＪ以下である。
　コア基板５に積層シート３６を接着させる際の加熱加圧は、工程（２）と同様の条件を用いることができる。
　未硬化樹脂を硬化させて第２樹脂２４とする際の加熱温度は、例えば未硬化樹脂の硬化開始温度以上、熱分解温度未満であり、加熱時間は、例えば１０分以上１２０分以下である。
　第１樹脂層１４の一部を除去するエッチング液としては、水酸化ナトリウム水溶液等のアルカリ性のものを用いることができる。エッチング液の処理時間は、例えば１分以上１５分以下である。
　（４）図１０（ｂ）に示すように、工程（２）および（３）を繰り返すことによって、コア基板５上にビルドアップ層６を形成し、配線基板３を作製する。なお、本工程を繰り返すことにより、ビルドアップ層６をより多層化することができる。
　（５）配線基板３に対してバンプ４を介して電子部品２をフリップチップ実装することにより、図１（ａ）に示した実装構造体１を作製する。なお、電子部品２は、ワイヤボンディングにより配線基板３と電気的に接続してもよいし、あるいは、配線基板３に内蔵させてもよい。
　本発明は、前述の実施形態に限定されず、本発明の要旨を逸脱しない範囲において、種々の変更、改良、組合せ等が可能である。
　例えば、前述した本発明の実施形態においては、ビルドアップ層６が無機絶縁層１３、第１樹脂層１４および第２樹脂層１５を有する構成を例に説明したが、コア基板５が無機絶縁層１３、第１樹脂層１４および第２樹脂層１５に相当する構成を有していても構わない。この場合には、コア基板５の無機絶縁層の第２部分は、スルーホール導体（貫通導体）の一部からなる導体部を含む。
　例えば、前述した本発明の実施形態においては、ビルドアップ層６が無機絶縁層１３、第１樹脂層１４および第２樹脂層１５を有し、ビア孔Ｖの内壁Ｗが第１ないし第５領域Ｗ１～Ｗ５を有する構成を例に説明したが、コア基板５が無機絶縁層１３、第１樹脂層１４および第２樹脂層１５に相当する構成を有し、コア基板５を厚み方向に貫通するスルーホール（貫通孔）の内壁が第１ないし第５領域Ｗ１～Ｗ５に相当する領域を有していても構わない。このスルーホールの内壁にはスルーホール導体８（貫通導体）が被着している。
　また、前述した本発明の実施形態においては、配線基板３としてコア基板５およびビルドアップ層６からなるビルドアップ多層基板を用いた例について説明したが、配線基板３として他のものを用いてもよく、例えば、コア基板５のみの単層基板またはビルドアップ層６のみのコアレス基板を用いても構わない。
　また、前述した本発明の実施形態においては、絶縁層１０が無機絶縁層１３、第１樹脂層１４および第２樹脂層１５を有する構成を例に説明したが、絶縁層１０は無機絶縁層１３を有していればよく、第１樹脂層１４および第２樹脂層１５を有していなくても構わない。
　また、前述した本発明の実施形態においては、無機絶縁粒子１６が第２無機絶縁粒子２１を含む構成を例に説明したが、無機絶縁粒子１６は、第２無機絶縁粒子２１を含まなくても構わない。
　前述した本発明の実施形態においては、樹脂部１８が間隙１７に入り込んだ第２樹脂層１５の一部である構成を例に説明したが、樹脂部１８は、間隙１７に入り込んだ第１樹脂層１４の一部であっても構わないし、第１樹脂層１４の一部および第２樹脂層１５の一部からなるものであっても構わない。この場合には、無機絶縁層１３と第１樹脂層１４との接着強度を高めることができる。
　前述した本発明の実施形態においては、ビア導体１２がビア孔Ｖ内に充填された構成を例に説明したが、ビア導体１２は、ビア孔Ｖの内壁Ｗに被着していればよく、例えば膜状であっても構わない。
　前述した本発明の実施形態においては、第１領域Ｗ１の傾斜角Ａ１が第３領域Ｗ３の傾斜角Ａ２よりも大きい構成を例に説明したが、第１領域Ｗ１の傾斜角Ａ１と第３領域Ｗ３の傾斜角Ａ２とは同じであっても構わない。この場合には、金属箔２６の接着部２９がビア孔Ｖ側に向かってより大きく形成されるため、突出部３０によってビア導体１２を厚み方向により強固に固定することができる。
　前述した本発明の実施形態においては、第１樹脂層１４が第１フィラー粒子２３を含む構成を例に説明したが、第１樹脂層１４は、第１フィラー粒子２３を含まずに、第１樹脂２２のみからなるものであっても構わない。
　前述した本発明の実施形態においては、導電層１１が金属箔２６を有する構成を例に説明したが、導電層１１は、金属箔２６を有しておらず、無電解めっき層２７および電気めっき層２８からなるものであっても構わない。この場合には、工程（３）において、絶縁層１０を形成した後、かつビア孔Ｖを形成する前に金属箔２６を化学的または機械的に除去し、無電解めっき層２７および電気めっき層２８を形成すればよい。また、金属箔２６の代わりに支持体としてＰＥＴフィルム等の樹脂シートを用いても構わない。
　前述した本発明の実施形態においては、金属箔２６が突出部３０を有する構成を例に説明したが、金属箔２６は突出部３０を有しておらず、接着部２９のみからなるものであっても構わない。
　また、前述した本発明の実施形態においては、工程（２）において溶剤３８の蒸発と粉末層４０の加熱とを別々に行なった構成を例に説明したが、これらを同時に行なっても構わない。

Claims (9)

  1. 　厚み方向に貫通した貫通孔を有する無機絶縁層と、該無機絶縁層上に配された導電層と、前記貫通孔の内壁に被着しているとともに前記導電層に接続した貫通導体とを備え、
    前記無機絶縁層は、一部が互いに接続した複数の無機絶縁粒子および該無機絶縁粒子同士の間隙に配された樹脂部を含む第１部分と、一部が互いに接続した前記複数の無機絶縁粒子および該無機絶縁粒子同士の間隙に配された前記貫通導体の一部からなる導体部を含むとともに前記第１部分と前記貫通導体との間に介在した第２部分とを有することを特徴とする配線基板。
  2. 　請求項１に記載の配線基板において、
    前記第１部分および前記第２部分における前記複数の無機絶縁粒子は、一部が互いに接続した複数の第１無機絶縁粒子と、平均粒径が該第１無機絶縁粒子よりも大きく、かつ前記第１無機絶縁粒子を挟んで互いに離れた複数の第２無機絶縁粒子とを含むことを特徴とする配線基板。
  3. 　請求項２に記載の配線基板において、
    前記第１無機絶縁粒子の平均粒径は、３ｎｍ以上１１０ｎｍ以下であり、
    前記第２無機絶縁粒子の平均粒径は、０．５μｍ以上５μｍ以下であることを特徴とする配線基板。
  4. 　請求項１に記載の配線基板において、
    前記無機絶縁層および前記導電層に接しつつ前記無機絶縁層および前記導電層の間に介在した、前記無機絶縁層よりも厚みの小さい第１樹脂層をさらに備え、
    前記無機絶縁層の前記第２部分の前記導電層側の一主面は、前記第１樹脂層から露出しており、
    前記貫通孔の前記内壁は、前記第１樹脂層の側面からなる第１領域と、前記無機絶縁層の前記第１樹脂層側から露出した前記一主面からなる第２領域と、前記無機絶縁層の側面からなる第３領域とを含むことを特徴とする配線基板。
  5. 　請求項１に記載の配線基板において、
    前記無機絶縁層に接しつつ前記無機絶縁層の前記導電層とは反対側に配された第２樹脂層をさらに備え、
    前記無機絶縁層の前記第２部分の前記導電層とは反対側の他主面は、前記第２樹脂層から露出しており、
    前記貫通孔の内壁は、前記無機絶縁層の前記第２樹脂層から露出した前記他主面からなる第４領域と、前記第２樹脂層の側面からなる第５領域とを含むことを特徴とする配線基板。
  6. 　請求項４に記載の配線基板において、
    前記貫通孔の貫通方向に対する前記第１領域の傾斜角は、前記貫通孔の貫通方向に対する前記第３領域の傾斜角よりも大きいことを特徴とする配線基板。
  7. 　請求項１に記載の配線基板において、
    前記絶縁層は、前記無機絶縁層に接しつつ前記無機絶縁層の前記第１樹脂層とは反対側に配された、前記第１樹脂層よりも厚みの大きい第２樹脂層をさらに有しており、
    前記第１樹脂層は、第１樹脂および該第１樹脂中に分散した複数の第１フィラー粒子を含み、
    前記第２樹脂層は、第２樹脂および該第２樹脂中に分散した複数の第２フィラー粒子を含み、
    前記第１樹脂層における前記第１フィラー粒子の含有割合は、前記第２樹脂層における前記第２フィラー粒子の含有割合よりも少ないことを特徴とする配線基板。
  8. 　請求項１に記載の配線基板において、
    前記導電層は、前記第１樹脂層に接着した金属箔と、該無金属箔上に配された電気めっき層とを有しており、
    前記金属箔は、前記第１樹脂層に接着した接着部と、前記第１樹脂層から前記貫通孔に向かって突出した突出部とを有しており、
    前記第２領域と前記突出部との間には、前記貫通導体の一部が配されていることを特徴とする配線基板。
  9. 　請求項１ないし８のいずれかに記載の配線基板と、該配線基板に実装され、前記導電層に電気的に接続された電子部品とを備えたことを特徴とする実装構造体。
PCT/JP2014/058548 2013-03-27 2014-03-26 配線基板およびこれを用いた実装構造体 Ceased WO2014157342A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US14/779,232 US9877387B2 (en) 2013-03-27 2014-03-26 Wiring board and mounting structure using same
KR1020157025021A KR101739401B1 (ko) 2013-03-27 2014-03-26 배선 기판 및 이것을 사용한 실장 구조체
CN201480017738.7A CN105191514B (zh) 2013-03-27 2014-03-26 布线基板以及使用该布线基板的安装结构体
JP2015508591A JP6099734B2 (ja) 2013-03-27 2014-03-26 配線基板およびこれを用いた実装構造体
EP14774851.1A EP2981158B1 (en) 2013-03-27 2014-03-26 Wiring board and mounting structure using same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013066115 2013-03-27
JP2013-066115 2013-03-27
JP2013092259 2013-04-25
JP2013-092259 2013-04-25

Publications (1)

Publication Number Publication Date
WO2014157342A1 true WO2014157342A1 (ja) 2014-10-02

Family

ID=51624306

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/058548 Ceased WO2014157342A1 (ja) 2013-03-27 2014-03-26 配線基板およびこれを用いた実装構造体

Country Status (6)

Country Link
US (1) US9877387B2 (ja)
EP (1) EP2981158B1 (ja)
JP (1) JP6099734B2 (ja)
KR (1) KR101739401B1 (ja)
CN (1) CN105191514B (ja)
WO (1) WO2014157342A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015064668A1 (ja) * 2013-10-29 2017-03-09 京セラ株式会社 配線基板、これを用いた実装構造体および積層シート
JP2017212431A (ja) * 2016-05-23 2017-11-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． キャパシタ及びこれを含む回路基板
US12010796B2 (en) 2021-05-28 2024-06-11 Ibiden Co., Ltd. Wiring substrate and method for manufacturing wiring substrate

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013190748A1 (ja) * 2012-06-22 2013-12-27 株式会社ニコン 基板、撮像ユニットおよび撮像装置
KR101650938B1 (ko) * 2014-09-25 2016-08-24 코닝정밀소재 주식회사 집적회로 패키지용 기판
DE102015226712B4 (de) * 2014-12-26 2024-10-24 Omron Corporation Leiterplatte und elektronisches bauelement
WO2016136964A1 (ja) * 2015-02-27 2016-09-01 株式会社フジクラ 配線体、配線基板、配線構造体、及びタッチセンサ
JP6333215B2 (ja) * 2015-05-19 2018-05-30 オムロンオートモーティブエレクトロニクス株式会社 プリント基板、電子装置
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
EP3322267B1 (en) 2016-11-10 2025-02-19 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
MY202414A (en) * 2018-11-28 2024-04-27 Intel Corp Embedded reference layers fo semiconductor package substrates
CN113474853B (zh) * 2019-02-27 2023-04-04 住友电工印刷电路株式会社 印刷配线板及印刷配线板的制造方法
KR20230128976A (ko) 2022-02-28 2023-09-05 이비덴 가부시키가이샤 프린트 배선판
JP2024127498A (ja) * 2023-03-09 2024-09-20 イビデン株式会社 配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122087A (ja) 1990-09-13 1992-04-22 Hitachi Chem Co Ltd ニッケル薄層付きセラミック複合配線板
JP2009158599A (ja) * 2007-12-25 2009-07-16 Kyocera Corp 配線基板及びその製造方法、並びに実装構造体
JP2011249661A (ja) * 2010-05-28 2011-12-08 Kyocera Corp インターポーザー及びそれを用いた実装構造体
WO2012029622A1 (ja) * 2010-08-31 2012-03-08 京セラ株式会社 配線基板およびその実装構造体
JP2013028145A (ja) * 2011-07-29 2013-02-07 Kyocera Corp 金属箔付き積層板、配線基板の製造方法および配線基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168860A (ja) * 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
JP4395388B2 (ja) 2004-02-20 2010-01-06 京セラ株式会社 配線基板およびその製造方法
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP5066427B2 (ja) * 2007-11-02 2012-11-07 日本シイエムケイ株式会社 プリント配線板の製造方法
CN102550139B (zh) * 2009-09-28 2014-12-17 京瓷株式会社 结构体及其制造方法
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5687092B2 (ja) * 2011-02-28 2015-03-18 京セラ株式会社 配線基板およびそれを用いた実装構造体
KR101287761B1 (ko) * 2011-11-10 2013-07-18 삼성전기주식회사 인쇄회로기판 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122087A (ja) 1990-09-13 1992-04-22 Hitachi Chem Co Ltd ニッケル薄層付きセラミック複合配線板
JP2009158599A (ja) * 2007-12-25 2009-07-16 Kyocera Corp 配線基板及びその製造方法、並びに実装構造体
JP2011249661A (ja) * 2010-05-28 2011-12-08 Kyocera Corp インターポーザー及びそれを用いた実装構造体
WO2012029622A1 (ja) * 2010-08-31 2012-03-08 京セラ株式会社 配線基板およびその実装構造体
JP2013028145A (ja) * 2011-07-29 2013-02-07 Kyocera Corp 金属箔付き積層板、配線基板の製造方法および配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015064668A1 (ja) * 2013-10-29 2017-03-09 京セラ株式会社 配線基板、これを用いた実装構造体および積層シート
JP2017212431A (ja) * 2016-05-23 2017-11-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． キャパシタ及びこれを含む回路基板
US12010796B2 (en) 2021-05-28 2024-06-11 Ibiden Co., Ltd. Wiring substrate and method for manufacturing wiring substrate

Also Published As

Publication number Publication date
KR20150119246A (ko) 2015-10-23
EP2981158A4 (en) 2017-01-18
US9877387B2 (en) 2018-01-23
CN105191514A (zh) 2015-12-23
KR101739401B1 (ko) 2017-05-24
EP2981158B1 (en) 2018-09-19
JPWO2014157342A1 (ja) 2017-02-16
CN105191514B (zh) 2018-01-23
US20160150642A1 (en) 2016-05-26
EP2981158A1 (en) 2016-02-03
JP6099734B2 (ja) 2017-03-22

Similar Documents

Publication Publication Date Title
JP6099734B2 (ja) 配線基板およびこれを用いた実装構造体
JP5307298B2 (ja) 配線基板およびその実装構造体
KR101835452B1 (ko) 배선 기판 및 이것을 사용한 실장 구조체
JP6258347B2 (ja) 配線基板およびこれを用いた実装構造体
JP5961703B2 (ja) 配線基板およびその実装構造体
JP6151724B2 (ja) 実装構造体の製造方法
JP6294024B2 (ja) 配線基板およびこれを用いた実装構造体
JP5436247B2 (ja) 配線基板
JP6105316B2 (ja) 電子装置
JP6096538B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP5988372B2 (ja) 配線基板およびその実装構造体
JP6133689B2 (ja) 配線基板およびこれを用いた実装構造体
JP6001439B2 (ja) 配線基板および実装構造体
JP6603124B2 (ja) 樹脂基板および実装構造体ならびに樹脂基板用シート
JP2015012082A (ja) 配線基板およびこれを用いた実装構造体
JP2016167637A (ja) 積層配線基板および積層体
JP6633390B2 (ja) 樹脂基板および実装構造体ならびに樹脂基板用シート
JP5952153B2 (ja) 積層配線基板およびそれを用いた実装構造体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480017738.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14774851

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015508591

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20157025021

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2014774851

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14779232

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE