[go: up one dir, main page]

WO2013111545A1 - 抵抗変化型不揮発性記憶素子とその製造方法 - Google Patents

抵抗変化型不揮発性記憶素子とその製造方法 Download PDF

Info

Publication number
WO2013111545A1
WO2013111545A1 PCT/JP2013/000216 JP2013000216W WO2013111545A1 WO 2013111545 A1 WO2013111545 A1 WO 2013111545A1 JP 2013000216 W JP2013000216 W JP 2013000216W WO 2013111545 A1 WO2013111545 A1 WO 2013111545A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
variable resistance
resistance
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/000216
Other languages
English (en)
French (fr)
Inventor
健生 二宮
剛 高木
幸治 片山
良男 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013540124A priority Critical patent/JP5412012B1/ja
Priority to US14/006,698 priority patent/US9142773B2/en
Publication of WO2013111545A1 publication Critical patent/WO2013111545A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • the present invention relates to a variable resistance nonvolatile memory element that changes its resistance value by applying a voltage pulse.
  • variable resistance nonvolatile memory element has a property that the resistance value is reversibly changed by an electrical signal, and further can store information corresponding to the resistance value in a nonvolatile manner. I mean.
  • forming refers to applying a voltage (forming voltage) larger than a normal write voltage to a manufactured variable resistance nonvolatile memory element having a very high resistance value.
  • variable resistance nonvolatile memory element In order to stabilize the resistance change operation of the variable resistance nonvolatile memory element, it is better that the current (forming current) flowing when forming the variable resistance nonvolatile memory element is small.
  • An object of the present invention is to solve the above-described problems and to provide a variable resistance nonvolatile memory element that can reduce a forming current and a manufacturing method thereof.
  • a variable resistance nonvolatile memory element includes a first electrode layer, a second electrode layer, the first electrode layer, and the second electrode layer.
  • a first variable resistance layer interposed therebetween, one of the first electrode layer and the second electrode layer, and the first variable resistance layer;
  • a second resistance change layer having a resistance value larger than that of the resistance change layer, and when viewed from a direction perpendicular to the main surface of the second resistance change layer, the outline of the second resistance change layer is:
  • the contour of the surface of the second variable resistance layer on the side in contact with the first variable resistance layer is located on the inner side of the contour of either the one electrode layer or the first variable resistance layer.
  • the first variable resistance layer is located on the inner side of the contour of the surface in contact with the second variable resistance layer.
  • the method for manufacturing a variable resistance nonvolatile memory element includes a step of forming a first electrode material layer on a substrate, and a first variable resistance material layer on the first electrode material layer. Forming a second variable resistance material layer having a resistance value larger than that of the first variable resistance material layer on the first electrode material layer, the first variable resistance material layer, and Forming a second electrode material layer on the second variable resistance layer; processing the first electrode material layer to form a first electrode layer; and processing the second electrode material layer. Forming a second electrode layer, processing the first variable resistance material layer to form a first variable resistance layer, and processing the second variable resistance material layer to form a second resistance A step of forming the first electrode layer, and a step of forming the second electrode layer.
  • the second resistance change layer when viewed from a direction perpendicular to the main surface of the substrate, the second resistance change layer
  • the contour recedes inward from the contours of either the second electrode layer or the first variable resistance layer, and the surface of the second variable resistance layer on the side in contact with the first variable resistance layer
  • the first variable resistance layer and the second variable resistance layer are formed so that the contours recede inward from the contour of the surface of the first variable resistance layer on the side in contact with the second variable resistance layer.
  • variable resistance nonvolatile memory element capable of reducing a forming current and a method for manufacturing the variable resistance nonvolatile memory element are provided.
  • FIG. 1 is a schematic diagram showing a configuration of a variable resistance nonvolatile memory element described in Patent Document 1.
  • FIG. 2 is a diagram showing a relationship between the forming current and the element area of the resistance change type nonvolatile memory element.
  • FIG. 3 is a cross-sectional view illustrating a schematic configuration of the variable resistance nonvolatile memory element according to the embodiment.
  • FIG. 4 shows positions of the second variable resistance layer and the first electrode layer, the second electrode layer, and the first variable resistance layer in the variable resistance nonvolatile memory element according to the embodiment. It is the schematic which shows a relationship.
  • FIG. 5 is a diagram illustrating a difference in resistance change characteristics due to a difference in forming current.
  • FIG. 5 is a diagram illustrating a difference in resistance change characteristics due to a difference in forming current.
  • FIG. 6 is a diagram schematically showing a state in which a conductive path is formed by forming the variable resistance nonvolatile memory element.
  • 7A to 7E are cross-sectional views illustrating the steps of the method of manufacturing the variable resistance nonvolatile memory element according to the embodiment.
  • (A) of FIG. 7 is a figure which shows the process of forming a 1st electrode material layer on a board
  • FIG. 7B is a diagram illustrating a process of forming the first variable resistance material layer on the first electrode material layer.
  • FIG. 7C is a diagram illustrating a process of forming the second variable resistance material layer on the first variable resistance material layer.
  • FIG. 7D is a diagram illustrating a process of forming the second electrode material layer on the second variable resistance material layer.
  • FIG. 7A to 7E are cross-sectional views illustrating the steps of the method of manufacturing the variable resistance nonvolatile memory element according to the embodiment.
  • (A) of FIG. 7 is a figure which shows the
  • a variable resistance nonvolatile memory element including a first electrode layer, a first variable resistance layer, a second variable resistance layer, and a second electrode layer is formed by patterning and processing. It is a figure which shows a process.
  • FIG. 8 shows the contours of the second electrode layer and the second variable resistance layer when the dimension of the second electrode layer changes in the film thickness direction in the step of processing the variable resistance nonvolatile memory element. It is a figure which shows a relationship.
  • FIG. 9 shows the outline of the first variable resistance layer and the second variable resistance layer when the dimension of the first variable resistance layer changes in the film thickness direction in the step of processing the variable resistance nonvolatile memory element. It is a figure which shows the relationship with the outline of.
  • FIG. 8 shows the contours of the second electrode layer and the second variable resistance layer when the dimension of the second electrode layer changes in the film thickness direction in the step of processing the variable resistance nonvolatile memory element. It is a figure which shows a relationship.
  • FIG. 9 shows the outline of the first variable resistance layer
  • FIG. 10 is an SEM (Scanning Electron Microscope) image of a cross section of the variable resistance nonvolatile memory element having a side-etched portion.
  • FIG. 11 is a cross-sectional view showing the steps of the method of manufacturing the variable resistance nonvolatile memory element.
  • a variable resistance nonvolatile memory element including a first electrode layer, a first variable resistance layer, a second variable resistance layer, and a second electrode layer is formed by patterning and processing. It is a figure which shows a process.
  • FIG. 11B is a diagram illustrating a process of forming a variable resistance nonvolatile memory element by side-etching the second variable resistance layer.
  • FIG. 12 is a cross-sectional view showing another schematic configuration of the variable resistance nonvolatile memory element according to the embodiment.
  • FIGS. 13A to 13E are cross-sectional views showing the steps of another method for manufacturing the variable resistance nonvolatile memory element according to the embodiment.
  • FIG. 13A is a diagram showing a process of forming the first electrode material layer on the substrate.
  • FIG. 13B is a diagram illustrating a process of forming the second variable resistance material layer on the first electrode material layer.
  • FIG. 13C is a diagram illustrating a process of forming the first variable resistance material layer on the second variable resistance material layer.
  • FIG. 13D is a diagram illustrating a process of forming the second electrode material layer on the first variable resistance material layer.
  • FIG. 13E a variable resistance nonvolatile memory element including a first electrode layer, a second variable resistance layer, a first variable resistance layer, and a second electrode layer is formed by patterning and processing. It is a figure which shows a process.
  • FIG. 14 is a schematic diagram illustrating a configuration of a variable resistance nonvolatile memory element having a support layer.
  • FIG. 15 is a schematic view showing another configuration of a variable resistance nonvolatile memory element having a support layer.
  • FIG. 16 is a schematic view showing still another configuration of a variable resistance nonvolatile memory element having a support layer.
  • Patent Document 1 discloses a variable resistance nonvolatile memory element in which a variable resistance layer is formed by stacking oxide layers having different oxygen contents.
  • FIG. 1 is a schematic diagram showing a configuration of a variable resistance nonvolatile memory element described in Patent Document 1.
  • variable resistance nonvolatile memory element 20 is interposed on a substrate 200 between a first electrode layer 201, a second electrode layer 204, and between the first electrode layer 201 and the second electrode layer 204.
  • a resistance change layer 205 is interposed on a substrate 200 between a first electrode layer 201, a second electrode layer 204, and between the first electrode layer 201 and the second electrode layer 204.
  • the resistance change layer 205 has a stacked structure including at least two layers of a first resistance change layer 202 and a second resistance change layer 203.
  • the second resistance change layer 203 is an insulator immediately after manufacture. In order to make the variable resistance nonvolatile memory element 20 switchable between a high resistance state and a low resistance state by applying an electric pulse, the second resistance change layer 203 is broken down by an electrical process called forming. In addition, it is necessary to form a conductive path in the resistance change layer 205.
  • forming refers to applying a voltage (forming voltage) larger than a normal write voltage to the manufactured variable resistance nonvolatile memory element 20 having an extremely high resistance value.
  • the current (forming current) that flows when forming the variable resistance nonvolatile memory element 20 and the variable resistance layer 205 of the variable resistance nonvolatile memory element 20 are cut along a plane parallel to the main surface of the substrate 200.
  • An example of the relationship with the cross-sectional area (element area) in the case of the above is shown.
  • the forming current depends on the element area. Therefore, in order to reduce the forming current, the element area of the variable resistance nonvolatile memory element is preferably small.
  • variable resistance nonvolatile memory element depends on the design rule of the semiconductor process, and it is difficult to reduce the area beyond the design rule.
  • the present invention solves the above-described problems, and provides a variable resistance nonvolatile memory element capable of reducing a forming current while maintaining a design rule of a semiconductor process, and a manufacturing method thereof.
  • a variable resistance nonvolatile memory element includes a first electrode layer, a second electrode layer, the first electrode layer, and the second electrode layer.
  • a first variable resistance layer interposed therebetween, one of the first electrode layer and the second electrode layer, and the first variable resistance layer;
  • a second resistance change layer having a resistance value larger than that of the resistance change layer, and when viewed from a direction perpendicular to the main surface of the second resistance change layer, the outline of the second resistance change layer is:
  • the contour of the surface of the second variable resistance layer on the side in contact with the first variable resistance layer is located on the inner side of the contour of either the one electrode layer or the first variable resistance layer.
  • the first variable resistance layer is located on the inner side of the contour of the surface in contact with the second variable resistance layer.
  • the value of the forming current is the dielectric breakdown of the variable resistance layer having the higher resistance. Is equal to the current required to
  • the thickness of the second variable resistance layer in the direction may be smaller than the thickness of the first variable resistance layer in the direction.
  • the first variable resistance layer With such a structure, it becomes possible for the first variable resistance layer to support the variable resistance nonvolatile memory element, and there is a risk of collapse of the element due to a reduction in the element area of the second variable resistance layer. Is reduced. Further, the forming current can be further reduced by reducing the thickness of the second variable resistance layer.
  • the first resistance change layer may have conductivity.
  • the first variable resistance layer When the first variable resistance layer has conductivity, it is only the second variable resistance layer that requires dielectric breakdown due to forming. Therefore, since only the second variable resistance layer is the target of forming, the effect of reducing the forming current by reducing the area of the second variable resistance layer can be maximized.
  • variable resistance nonvolatile memory element includes a support layer disposed so as to cover the periphery of the second variable resistance layer, and a band gap of a material constituting the support layer is the second gap It may be larger than the band gap of the material constituting the variable resistance layer.
  • a material having a large band gap has a high dielectric breakdown voltage. For this reason, when the conductive path is formed by forming, the second variable resistance layer is selectively broken down, and the conductive path is formed only in the second variable resistance layer. Therefore, the support layer does not contribute to the resistance change operation.
  • the support layer may be made of an insulating material, and the thickness of the support layer in the direction may be larger than the thickness of the second variable resistance layer in the direction.
  • the support layer By forming such a support layer, it is possible to more reliably prevent the element from collapsing. Further, by making the thickness of the support layer thicker than the thickness of the second variable resistance layer, the support layer is not dielectrically broken during forming, and the conductive path is formed only in the second variable resistance layer. Therefore, the support layer does not contribute to the resistance change operation.
  • the metal related to the metal oxide constituting the first resistance change layer and the metal related to the metal oxide constituting the second resistance change layer are the same metal, and the first The oxygen deficiency of the metal oxide constituting the resistance change layer may be greater than the oxygen deficiency of the metal oxide constituting the second resistance change layer.
  • the etching rate (ease of being etched) of each resistance change layer can be made different. Therefore, it becomes easy to selectively side-etch only the second variable resistance layer.
  • the metal relating to the metal oxide constituting the first resistance change layer and the metal relating to the metal oxide constituting the second resistance change layer are different metals, and the first resistance
  • the standard electrode potential of the metal related to the metal oxide constituting the change layer may be larger than the standard electrode potential of the metal oxide constituting the second resistance change layer.
  • the metal elements related to the materials of the first variable resistance layer and the second variable resistance layer are different, the etching rates of the variable resistance layers can be made different. Therefore, it becomes easy to selectively side-etch only the second variable resistance layer.
  • a method of manufacturing a variable resistance nonvolatile memory element includes a step of forming a first electrode material layer on a substrate, and forming a first variable resistance material layer on the first electrode material layer A step of forming a second variable resistance material layer having a resistance value larger than that of the first variable resistance material layer on the first electrode material layer; the first variable resistance material layer; Forming a second electrode material layer on the two resistance change layers, processing the first electrode material layer to form a first electrode layer, processing the second electrode material layer, A step of forming a two-electrode layer; a step of processing the first variable resistance material layer to form a first variable resistance layer; and a processing of the second variable resistance material layer to form a second variable resistance layer A step of forming the first electrode layer, a step of forming the second electrode layer, In the step of forming the first variable resistance layer and the step of forming the second variable resistance layer, the outline of the second variable resistance layer is as viewed from a direction perpendicular to the main surface
  • the contour of the surface of the second resistance change layer that is in contact with the first resistance change layer is set back from the outline of any of the second electrode layer and the first resistance change layer.
  • the first variable resistance layer and the second variable resistance layer are formed so as to recede inward from the contour of the surface of the first variable resistance layer on the side in contact with the second variable resistance layer.
  • the step of forming the first electrode layer, the step of forming the second electrode layer, the step of forming the first resistance change layer, and the step of forming the second resistance change layer include: It may be performed simultaneously by a single etching process.
  • the step of forming the first electrode layer, the step of forming the second electrode layer, and the step of forming the first resistance change layer are simultaneously performed by a single etching process, and In the step of forming the second variable resistance layer following one etching process, the second variable resistance material layer may be selectively etched to form the second variable resistance layer. .
  • variable resistance nonvolatile memory element 10 (Embodiment) [Configuration of Variable Resistance Nonvolatile Memory Element 10] First, the configuration of the variable resistance nonvolatile memory element according to the embodiment will be described. Note that this embodiment is based on a bidirectional variable resistance nonvolatile memory element in which the resistance value changes by application of a voltage or current having a predetermined polarity or more different in polarity.
  • FIG. 3 is a sectional view showing a schematic configuration of the variable resistance nonvolatile memory element 10 according to the embodiment.
  • FIG. 3 is a cross-sectional view of the variable resistance nonvolatile memory element 10 cut along a plane perpendicular to the main surface of the substrate.
  • variable resistance nonvolatile memory element 10 includes a first electrode layer 101 formed on a substrate 100 on which a transistor and the like are formed, and a resistance formed on the first electrode layer 101.
  • the change layer 105 and the second electrode layer 104 formed on the resistance change layer 105 are configured.
  • the resistance change layer 105 includes at least two layers of the first resistance change layer 102 and the second resistance change layer 103, and the second resistance change layer 103 is in contact with the second electrode layer 104.
  • the resistance value of the second resistance change layer 103 is larger than the resistance value of the first resistance change layer 102.
  • contour 103a of the second variable resistance layer 103 and the contours of the first electrode layer 101, the second electrode layer 104, and the first variable resistance layer 102 viewed from the direction perpendicular to the main surface of the substrate 100.
  • FIG. 4 shows the relationship.
  • the outline 103 a of the second resistance change layer viewed from the direction perpendicular to the main surface of the substrate 100 is the second contour viewed from the direction perpendicular to the main surface of the substrate 100. Represents the outer shape of the resistance change layer.
  • the contour 103a of the second variable resistance layer 103 When viewed from a direction perpendicular to the main surface of the substrate 100 (second variable resistance layer 103), the contour 103a of the second variable resistance layer 103 is located inside the contour 104a of the second electrode layer 104. . In other words, the contour 103 a of the second variable resistance layer 103 is recessed inward from the contour 104 a of the second electrode layer 104. That is, the area (element area) of the cross section when the second resistance change layer 103 is cut along a plane parallel to the main surface of the substrate 100 is smaller than the element area of the second electrode layer 104.
  • the shape represented by the outer peripheral surface of the second variable resistance layer 103 in the cross section when the variable resistance nonvolatile memory element 10 is cut by a plane perpendicular to the main surface of the substrate 100 is the second electrode layer. It is located inside the shape represented by the outer peripheral surface 104 and the shape represented by the outer peripheral surface of the first resistance change layer 102.
  • FIG. 4 shows the relationship between the contour 103a of the second resistance change layer 103 and the contour 102a of the first resistance change layer 102 as seen from the direction perpendicular to the main surface of the substrate 100.
  • the contour 103 a of the second resistance change layer 103 When viewed from a direction perpendicular to the main surface of the substrate 100, the contour 103 a of the second resistance change layer 103 is located inside the contour 102 a of the first resistance change layer 102. In other words, the outline 103 a of the second resistance change layer 103 is recessed inward from the outline 102 a of the first resistance change layer 102. That is, the element area of the second resistance change layer 103 is smaller than the element area of the first resistance change layer 102.
  • the outline 102 a of the first resistance change layer 102 is equal to the outline 101 a of the first electrode layer 101. Therefore, the contour 103 a of the second resistance change layer is located inside the contour 101 a of the first electrode layer 101. In other words, the contour 103 a of the second variable resistance layer 103 is recessed inward from the contour 101 a of the first electrode layer 101. That is, the element area of the second resistance change layer 103 is smaller than the element area of the first electrode layer 101.
  • the contour of the surface of the second resistance change layer 103 on the side in contact with the first resistance change layer 102 is more than the contour of the surface of the first resistance change layer 102 on the side in contact with the second resistance change layer 103.
  • the contour of the surface of the second resistance change layer 103 on the side in contact with the first resistance change layer 102 is the surface of the first resistance change layer 102 on the side in contact with the second resistance change layer 103.
  • the present invention also includes a case where it is located on the inner side of the contour.
  • the contour 103 a of the second variable resistance layer 103 includes the contour 102 a of the first variable resistance layer 102, the contour 101 a of the first electrode layer 101, and the contour 104 a of the second electrode layer 104. It is retreating inward from any contour. Therefore, the element area of the second resistance change layer 103 is smaller than any element area of the first electrode layer 101, the second electrode layer 104, and the first resistance change layer 102.
  • contour 102 a of the first resistance change layer may be located inside the contour 101 a of the first electrode layer 101 and the contour 104 a of the second electrode layer 104.
  • the resistance value of the resistance change layer 105 When the resistance value of the resistance change layer 105 is increased, it is necessary to flow more current in order to form a conductive path by forming. For this reason, when the first variable resistance layer 102 and the second variable resistance layer 103 having different resistance values are stacked as the variable resistance layer 105, the value of the forming current is the second resistance having the high resistance. This is equal to the current required for dielectric breakdown of the change layer 103.
  • the element area of the second variable resistance layer 103 is made smaller than the element area of the first variable resistance layer 102. According to the result, the forming current can be reduced. Further, the resistance changing operation can be stabilized by reducing the forming current.
  • FIG. 5 is a diagram for explaining the influence on the stability of the resistance change characteristic due to the reduction of the forming current.
  • variable resistance nonvolatile memory is set.
  • the element 10 can be supported by the first variable resistance layer 102.
  • variable resistance nonvolatile memory element 10 can have a stable structure that is more difficult to collapse. Further, the forming current can be further reduced by reducing the thickness of the second variable resistance layer 103. From the viewpoint of reducing the forming current, the thickness of the second variable resistance layer 103 is desirably 10 nm or less.
  • the first resistance change layer 102 may have conductivity.
  • the first variable resistance layer 102 has conductivity
  • only the second variable resistance layer 103 requires dielectric breakdown due to forming. Therefore, only the second variable resistance layer 103 is subjected to forming, and the effect of reducing the forming current due to the reduction in the element area of the second variable resistance layer 103 can be maximized.
  • having conductivity specifically means that the resistivity is 10 ⁇ cm or less.
  • FIG. 6 shows a schematic diagram when the conductive path 106 is formed in the second variable resistance layer 103 by forming the variable resistance nonvolatile memory element 10.
  • a conductive path 106 is formed in the second resistance change layer 103 by forming, and the resistance value of the conductive path 106 is lower than the resistance value of the second resistance change layer 103. Become. Further, when the first resistance change layer 102 has conductivity, it is considered that the conductive path 106 is formed in the second resistance change layer 103 as shown in FIG.
  • the element area of the second variable resistance layer 103 is made smaller than the element area of the first variable resistance layer 102, thereby effectively reducing the forming current while maintaining the design rules of the semiconductor process. be able to.
  • the film thickness of the second resistance change layer 103 is thin, the element collapses by reducing the element area of only the second resistance change layer 103 rather than reducing the element area of the entire resistance change layer 105. Can reduce the risk.
  • variable resistance nonvolatile memory element 10 Next, a method for manufacturing the variable resistance nonvolatile memory element 10 according to the embodiment will be described.
  • FIG. 7A to 7E are schematic views illustrating an example of a method for manufacturing the variable resistance nonvolatile memory element 10 according to the embodiment.
  • a first electrode material layer 101 ′ to be the first electrode layer 101 later is formed on a substrate on which a transistor or the like is formed.
  • a first variable resistance material layer 102 ′ that will later become the first variable resistance layer 102 is formed on the first electrode material layer 101 ′.
  • variable resistance material layer 105 ′ has a stacked structure including at least two layers of a first variable resistance material layer 102 ′ and a second variable resistance material layer 103 ′.
  • a second electrode material layer 104 ′ that will later become the second electrode layer 104 is formed.
  • a first electrode material layer 101 ′, a first variable resistance material layer 102 ′, The second variable resistance material layer 103 ′ and the second electrode material layer 104 ′ are processed by dry etching. This dry etching is performed simultaneously in a single etching process. As a result, the variable resistance nonvolatile memory element 10 including the first electrode layer 101, the first variable resistance layer 102, the second variable resistance layer 103, and the second electrode layer 104 is completed.
  • the etching rate (ease of etching) of the second variable resistance material layer 103 ′ is such that the first variable resistance material layer 102 ′ and the first electrode material layer 101 ′.
  • dry etching set to a condition that is higher than the etching rate of the second electrode material layer 104 ′.
  • the peripheral portion of the second variable resistance material layer 103 ′ is etched more than the other material layers. That is, the second variable resistance material layer 103 ′ is selectively side-etched, and the variable resistance nonvolatile memory element 10 shown in FIG. 3 can be realized.
  • the outer peripheral surface of the second electrode layer 104 and the outer peripheral surface of the first variable resistance layer 102 are perpendicular to the main surface of the substrate 100 depending on the etching conditions. May not be uniform in any direction. That is, the element area of the second electrode layer 104 and the element area of the first resistance change layer 102 are not uniform in the direction perpendicular to the main surface of the substrate 100. For example, this is a case where the dry etching time differs depending on the portion of the variable resistance nonvolatile memory element 10.
  • variable resistance nonvolatile memory element 10 when the element area of the second electrode layer 104 becomes larger as it approaches the substrate 100.
  • FIG. 8 shows an example of the structure of the variable resistance nonvolatile memory element 10 when the element area of the second electrode layer 104 becomes larger as it approaches the substrate 100.
  • the contour 104 a of the second electrode layer 104 is the largest contour among the contours of the cross section when the second electrode layer 104 is cut along a plane parallel to the main surface of the substrate 100.
  • the outline 104a of the second electrode layer 104 is an outline in a cross section where the element area of the second electrode layer 104 is the largest.
  • FIG. 9 shows a structure example of the variable resistance nonvolatile memory element 10 in the case where the element area of the first variable resistance layer 102 becomes larger as it approaches the substrate 100.
  • the contour 102 a of the first resistance change layer 102 is the largest contour among the contours of the cross section when the first resistance change layer 102 is cut along a plane parallel to the main surface of the substrate 100. .
  • the outline 102a of the first resistance change layer 102 is a cross-sectional outline having the largest element area of the first resistance change layer 102.
  • the side surface (outer peripheral surface) of the second resistance change layer 103 is a curved surface having a concave central portion in the stacking direction.
  • the element area of the second variable resistance layer 103 is minimized at the central portion of the second variable resistance layer 103 in the direction perpendicular to the main surface of the substrate 100.
  • the contour 103 a of the second resistance change layer 103 is the largest contour among the contours of the cross section when the second resistance change layer 103 is cut along a plane parallel to the main surface of the substrate 100. .
  • the outline 103a of the second resistance change layer 103 is an outline in a cross section where the element area of the second resistance change layer 103 is the largest.
  • the contour 103b in the cross section where the element area of the second resistance change layer 103 is minimized is larger than the contour 103a of the surface of the second resistance change layer 103 on the side in contact with the first resistance change layer 102. small.
  • the contour 103b in the cross section where the element area of the second variable resistance layer 103 is minimized is smaller than the contour 103a of the surface of the second variable resistance layer 103 on the side in contact with the second electrode layer 104.
  • contour 103 a of the surface of the second resistance change layer 103 on the side in contact with the first resistance change layer 102 is the contour 102 b of the surface of the first resistance change layer 102 on the side in contact with the second resistance change layer 103. Is located on the inside.
  • the contour 103b of the second resistance change layer 103 is located inside the contour 102a of the first resistance change layer 102 and the contour 104a of the second electrode layer 104, and the effect of reducing the forming current is achieved. Can be obtained.
  • variable resistance nonvolatile memory element 10 [Specific Configuration and Manufacturing Method of Variable Resistance Nonvolatile Memory Element 10] Next, a more specific configuration and manufacturing method of the variable resistance nonvolatile memory element 10 according to the embodiment will be described.
  • FIG. 10 is a cross-sectional SEM image of the variable resistance nonvolatile memory element 10 generated by using the manufacturing method shown in FIGS.
  • variable resistance nonvolatile memory element 10 shown in FIG. 10 is the same as the manufacturing process shown in FIG.
  • titanium nitride and tantalum nitride were formed as the first electrode material layer 101 'with a target film thickness of 20 nm and 30 nm by CVD and sputtering, respectively.
  • an oxygen-deficient tantalum oxide film having a target film thickness of 50 nm was formed as the first variable resistance material layer 102 ′.
  • the oxygen-deficient tantalum oxide was formed by a reactive sputtering method using tantalum as a sputtering target and argon (Ar) and oxygen (O 2 ) as sputtering gases.
  • Ar argon
  • O 2 oxygen
  • the composition of the oxygen-deficient tantalum oxide was represented by TaO x
  • the resistivity of the oxygen-deficient tantalum oxide was 6 m ⁇ cm, and it was confirmed that the oxygen-deficient tantalum oxide had conductivity.
  • aluminum oxide is used as the second variable resistance material layer 103 ′, and aluminum oxide having a composition represented by Al 2 O 3 is used as a target.
  • a target film thickness of 6 nm was formed by RF sputtering.
  • iridium was formed as the second electrode material layer 104 ′ with a target film thickness of 80 nm by a sputtering method.
  • the element size (the diameter of the resistance change type nonvolatile memory element 10) becomes 380 nm
  • the second electrode material layer 104 is formed.
  • the conditions for dry etching the second electrode material layer 104 ′ were a mixed gas of Cl 2 (60 sccm), Ar (170 sccm), and O 2 (30 sccm), a pressure of 0.3 Pa, and an ICP of 1500 W.
  • the substrate pull-in bias was 600W.
  • the dry etching conditions were as follows: a mixed gas of SF 6 (70 sccm) and HBr (20 sccm), a pressure of 1.0 Pa, an ICP of 300 W, and a substrate pull-in bias of 200 W.
  • the first electrode material layer 101 ' (tantalum nitride and titanium nitride) was processed.
  • the dry etching conditions at this time were a pressure of 0.5 Pa, an ICP of 700 W, and a substrate pull-in bias of 200 W using a mixed gas of Cl 2 (150 sccm), Ar (300 sccm), and CHF 3 (5 sccm).
  • the etching rate of aluminum oxide is higher than that of oxygen-deficient tantalum oxide.
  • the second resistance change layer 103 (aluminum oxide) was selectively side-etched, and the side-etched portion 107 was formed.
  • the element area of the second variable resistance layer 103 is the element area of another layer. Compared to, it can be reduced by about 20%.
  • variable resistance nonvolatile memory element 10 Refers to the embodiment.
  • the side-etched portion 107 shown in FIG. 10 is formed simultaneously with the processing of the variable resistance nonvolatile memory element 10, but the variable resistance nonvolatile memory element 10 is processed.
  • a step of forming the side etch portion 107 may be provided later.
  • 11A includes a first electrode material layer 101 ′, a first variable resistance material layer 102 ′, a second variable resistance material layer 103 ′, and a second electrode material layer 104 ′.
  • a first electrode material layer 101 ′ a first variable resistance material layer 102 ′, a second variable resistance material layer 103 ′, and a second electrode material layer 104 ′.
  • the variable resistance nonvolatile memory including the first electrode layer 101, the first variable resistance layer 102, the second variable resistance layer 103, and the second electrode layer 104 is formed.
  • This is a step of forming a volatile memory element.
  • the side etch portion 107 is not provided in the second resistance change layer 103.
  • the second resistance change layer 103 (second resistance change material layer 103 ′) is selectively further etched to provide a side etch portion.
  • the element dimensions of the second resistance change layer 103 are reduced, and the resistance change nonvolatile memory element 10 is completed.
  • wet etching may be used, or dry etching with weak substrate pulling bias output may be used.
  • dry etching with weak substrate pulling bias output may be used.
  • the side etch portion 107 is formed by dry etching with a weak substrate pull-in bias output, the etching toward the substrate hardly proceeds. Therefore, since the dry etching time can be extended, the side etch portion 107 shown in FIG. 10 can be formed larger.
  • variable resistance nonvolatile memory element 10 shown in FIG. 3, the second variable resistance layer 103 is disposed on the first variable resistance layer 102, but this arrangement may be reversed. . That is, the first variable resistance layer 102 may be disposed on the second variable resistance layer 103.
  • FIG. 12 shows a schematic configuration of the variable resistance nonvolatile memory element 11 having such a structure.
  • variable resistance nonvolatile memory element 11 includes a first electrode layer 101 formed on a substrate 100 on which a transistor and the like are formed, and a first electrode layer 101 formed on the substrate.
  • the resistance change layer 105 and the second electrode layer 104 formed on the resistance change layer 105 are configured.
  • the resistance change layer 105 includes at least two layers of a second resistance change layer 103 and a first resistance change layer 102, and the second resistance change layer 103 is in contact with the first electrode layer 101.
  • the resistance value of the second resistance change layer 103 is larger than the resistance value of the first resistance change layer 102.
  • the contour of the second resistance change layer 103 exists inside the contour of the first resistance change layer 102 and the contour of the second electrode layer 104. Therefore, even with a configuration such as the variable resistance nonvolatile memory element 11, the effect of reducing the forming current can be obtained for the same reason as the variable resistance nonvolatile memory element 10.
  • FIG. 13 shows an outline of a manufacturing method of the variable resistance nonvolatile memory element 11 shown in FIG.
  • 13A to 13E are schematic views illustrating an example of a method for manufacturing the variable resistance nonvolatile memory element 11 according to the embodiment.
  • a first electrode material layer 101 ′ to be the first electrode layer 101 later is formed on a substrate on which a transistor or the like is formed.
  • a second variable resistance material layer 103 ′ to be the second variable resistance layer 103 later is formed on the first electrode material layer 101 ′.
  • variable resistance material layer 105 ′ has a stacked structure including at least two layers of a second variable resistance material layer 103 ′ and a first variable resistance material layer 102 ′.
  • a second electrode material layer 104 ′ that will later become the second electrode layer 104 is formed.
  • the first electrode material layer 101 ′ and the second variable resistance material layer 103 are formed by dry etching.
  • the variable resistance nonvolatile memory element 11 including the first electrode layer 101, the second variable resistance layer 103, the first variable resistance layer 102, and the second electrode layer 104 is completed.
  • the etching rate of the second variable resistance material layer 103 ′ is such that the first variable resistance material layer 102 ′, the first electrode material layer 101 ′, and the second Dry etching is performed under conditions that are higher than the etching rate of the electrode material layer 104 ′.
  • the second variable resistance material layer 103 ′ is selectively side-etched, and the shape of the variable resistance nonvolatile memory element 11 shown in FIG. 3 can be realized. .
  • the second variable resistance material layer 103 is formed without reducing the first variable resistance material layer 102 ′.
  • the first variable resistance material layer 102 ′ and the second variable resistance material layer 103 ′ are made of different materials.
  • FIG. 10 shows an example in which an oxygen-deficient tantalum oxide is used as the first variable resistance layer 102 and an aluminum oxide is used as the second variable resistance material layer 103 ′.
  • the material constituting the layer 102 ′ and the second variable resistance material layer 103 ′ is not limited to this.
  • the first variable resistance material layer 102 ′ and the second variable resistance material layer 103 ′ may be made of metal oxides having different degrees of oxygen deficiency. That is, when the metal element is M, the first variable resistance material layer 102 ′ is composed of a metal oxide having a composition represented by MO x , and the second variable resistance material layer 103 ′ is MO y (x, y: a positive number satisfying x ⁇ y) may be used.
  • the metal element M tantalum (Ta), titanium (Ti), hafnium (Hf), zirconium (Zr), niobium (Nb), tungsten (W), nickel (Ni), or the like can be used.
  • the first resistance change material layer 102 ′ is made to have an oxygen deficiency greater than the oxygen resistance deficiency of the second resistance change material layer 103 ′ (ie, x ⁇ y).
  • the resistance value of the variable material layer 102 ′ is smaller than the resistance value of the second variable resistance material layer 103 ′.
  • the resistance change phenomenon when a voltage is applied to the resistance change nonvolatile memory element 10 is that the oxidation-reduction reaction occurs in a minute conductive path formed in the second resistance change layer having a high resistance, and the resistance value thereof. Changes and is thought to occur.
  • the second variable resistance material layer 103 ′ and the first variable resistance material layer 102 ′ are different in oxygen deficiency from the second variable resistance material layer 103 ′ and the first variable resistance material layer 102 ′.
  • a difference can be given to the etching rate when processing these.
  • only the second resistance change layer 103 can be selectively side-etched.
  • first variable resistance material layer 102 ′ and the second variable resistance material layer 103 ′ may be made of different metal oxides. That is, when M1 and M2 are different metal elements, the first variable resistance material layer 102 ′ is composed of a metal oxide having a composition represented by M1O x ′ , and the second variable resistance material layer 103 ′. May be composed of a metal oxide having a composition represented by M 2 O y ′ (x ′, y ′: positive number).
  • the standard electrode potential of the metal element M2 of the metal oxide composing the second variable resistance material layer 103 ′ is the standard electrode potential of the metal element M1 of the metal oxide composing the first variable resistance material layer 102 ′. It may be smaller than the potential.
  • titanium oxide TiO 2
  • hafnium oxide HfO 2
  • Aluminum oxide Al 2 O 3
  • hafnium -1.55 eV
  • the standard electrode potential of a metal represents a characteristic that the higher the value, the more difficult the metal is oxidized.
  • the resistance change phenomenon occurs when the oxidation-reduction reaction occurs in a minute conductive path formed in the second resistance change layer having a high resistance and the resistance value thereof changes. Therefore, a stable resistance change operation can be realized by facilitating the oxidation-reduction reaction occurring on the second resistance change layer 103 side.
  • the etching rate when the second resistance change layer 103 and the first resistance change layer 102 are processed. Can have a difference. Therefore, only the second resistance change layer 103 can be selectively side-etched.
  • the second electrode layer 104 connected to the second resistance change layer 103 having a smaller oxygen deficiency is, for example, platinum (Pt), iridium (Ir), palladium (Pd), or the like. And a material having a higher standard electrode potential than the material constituting the metal and the first electrode layer 101.
  • the first electrode layer 101 connected to the first resistance change layer 102 having a larger oxygen deficiency is, for example, tungsten (W), nickel (Ni), tantalum (Ta), titanium (Ti), aluminum. (Al), tantalum nitride (TaN), titanium nitride (TiN), or the like may be made of a material having a lower standard electrode potential than the metal constituting the first resistance change layer 102. As described above, the standard electrode potential is more difficult to oxidize as its value increases.
  • the standard electrode potential V 1 of the first electrode layer 101 may satisfy the relationship of V r2 ⁇ V 2 and V 1 ⁇ V 2 . Further, V 2 > V r2 and V r1 ⁇ V 1 may be satisfied.
  • the material used for the support layer in contact with the second resistance change layer 103 that is selectively side-etched is desirably a material having a larger band gap than the material constituting the second resistance change layer 103.
  • FIG. 14 is a diagram showing a structural example of the variable resistance nonvolatile memory element 10 in which the support layer 108 having a larger band gap than the second variable resistance layer 103 is arranged around the second variable resistance layer 103 as described above. It is.
  • a material with a large band gap has a high dielectric breakdown voltage. Therefore, when the conductive path is formed by forming, the support layer 108 is formed so that the second variable resistance layer 103 is selectively broken down and the conductive path is formed only in the second variable resistance layer 103. For this, a material with a large band gap is selected. Further, the support layer 108 made of a material having a large band gap does not contribute to the resistance change operation of the variable resistance nonvolatile memory elements 10 and 11.
  • Examples of such a material having a large band gap include silicon oxide (SiO 2 ).
  • a manufacturing method of the support layer 108 there is a method of forming a silicon oxide film by, for example, a CVD method after manufacturing the variable resistance nonvolatile memory elements 10 and 11 according to the manufacturing method shown in FIG. 8 or FIG. .
  • a support layer having a thickness larger than that of the second resistance change layer 103 and having an insulating property may be formed.
  • FIG. 15 shows a structural example of the variable resistance nonvolatile memory element 10 in which the support layer 109 having an insulating property and thicker than the second variable resistance layer 103 is arranged around the second variable resistance layer 103 as described above.
  • FIG. 15 shows a structural example of the variable resistance nonvolatile memory element 10 in which the support layer 109 having an insulating property and thicker than the second variable resistance layer 103 is arranged around the second variable resistance layer 103 as described above.
  • the thickness of the support layer 109 in the direction perpendicular to the main surface of the substrate 100 is thicker than the thickness (film thickness) of the second variable resistance layer 103 in the direction perpendicular to the main surface of the substrate 100, and the support layer 109 is insulated. Therefore, when forming, the second variable resistance layer 103 is selectively broken down and a conductive path is formed.
  • the first variable resistance layer 102 is an oxygen-deficient metal oxide
  • a support layer can be easily formed around the second variable resistance layer 103 by oxidizing it. That is, the first variable resistance layer 102 made of an oxygen-deficient metal oxide can be expanded by being oxidized, and the support layer 109 can be disposed around the second variable resistance layer 103.
  • the support layer 109 made of insulating tantalum oxide is formed by oxidizing the first variable resistance layer 102 in, for example, an oxygen plasma atmosphere. it can.
  • the oxygen-deficient tantalum oxide expands in volume by being oxidized, and becomes a support layer 109 in contact with the second resistance change layer 103.
  • the support layer 109 does not necessarily cover the entire periphery of the second variable resistance layer 103. That is, the support layer 109 may be disposed so as to cover a part of the periphery of the second resistance change layer 103.
  • the support layer 109 may not necessarily cover the entire periphery of the second resistance change layer 103. Conceivable.
  • FIG. 16 is a diagram illustrating an example of the variable resistance nonvolatile memory element 10 in such a case.
  • the support layer 109 ′ is disposed so as to cover a part of the periphery of the second resistance change layer 103 as shown in FIG. 16, the support layer 109 ′ sufficiently supports the second resistance change layer 103. Has an effect. Further, the support layer 109 'does not adversely affect the forming and resistance changing operations.
  • the periphery of the second resistance change layer 103 may be covered with depletion. Since depletion does not contribute to electrical operation at all, the second variable resistance layer 103 is selectively broken down by forming to form a conductive path.
  • variable resistance nonvolatile memory element and the manufacturing method thereof according to the embodiment have been described based on the embodiment.
  • variable resistance nonvolatile memory element and the manufacturing method thereof according to the present embodiment, only the element area of the variable resistance layer having a high resistance value and a small thickness among the variable resistance layers is reduced.
  • the design current can be maintained and the forming current can be reduced without increasing the risk of device collapse. Therefore, stable operation of the variable resistance nonvolatile memory element by reducing the forming current is realized.
  • variable resistance nonvolatile memory element is useful as a nonvolatile memory device such as a ReRAM.
  • Variable resistance nonvolatile memory element 100 200 Substrate 101, 201 First electrode layer 102, 202 First variable resistance layer 103, 203 Second variable resistance layer 104, 204 Second electrode layer 101 ′ First electrode material layer 102 ′ First variable resistance material layer 103 ′ Second variable resistance material layer 104 ′ Second electrode material layer 101a, 102a, 103a, 104a, 102b, 103b Contour 105, 205 Variable resistance layer 105 ′ Resistance variable material layer 106 Conductive path 107 Side etched portion 108, 109, 109 'Support layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

　第１電極層（１０１）と、第２電極層（１０４）と、第１電極層（１０１）と第２電極層（１０４）との間に介在する第１の抵抗変化層（１０２）と、第２電極層（１０４）と、第１の抵抗変化層（１０２）との間に介在し、第１の抵抗変化層（１０２）よりも抵抗値の大きい第２の抵抗変化層（１０３）とを備え、第２の抵抗変化層（１０３）の主面に垂直な方向から見た場合に、第２の抵抗変化層（１０３）の輪郭（１０３ａ）は、第２電極層（１０４）及び第１の抵抗変化層（１０２）のいずれの輪郭よりも内側に位置しており、第２の抵抗変化層（１０３）の第１の抵抗変化層（１０２）と接する面の輪郭は、第１の抵抗変化層（１０２）の第２の抵抗変化層（１０３）と接する面の輪郭よりも内側に位置している。

Description

抵抗変化型不揮発性記憶素子とその製造方法
　本発明は、電圧パルスを印加することにより抵抗値が変化する、抵抗変化型不揮発性記憶素子に関する。
　近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器がより一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの需要が急速に拡大している。
　さらに、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化型不揮発性記憶素子を用いた不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化型不揮発性記憶素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を不揮発的に記憶することが可能な素子のことをいう。
　抵抗変化型不揮発性記憶素子を電気パルスの印加によって高抵抗状態と低抵抗状態とを切り替え可能な素子とするためには、フォーミングと呼ばれる電気的処理を行う必要がある。ここで、フォーミングとは、極めて高い抵抗値をもつ製造後の抵抗変化型不揮発性記憶素子に対して、通常の書き込み電圧よりも大きな電圧（フォーミング電圧）を印加することを指す。
国際公開第２０１０／０３８４４２号
　抵抗変化型不揮発性記憶素子の抵抗変化動作を安定化するためには、抵抗変化型不揮発性記憶素子をフォーミングする際に流れる電流（フォーミング電流）が小さいほうがよい。
　本発明の目的は、上記の課題を解決するものであり、フォーミング電流を低減することができる抵抗変化型不揮発性記憶素子及びその製造方法を提供することである。
　上述した課題を解決するために、本発明の一態様に係る抵抗変化型不揮発性記憶素子は、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層との間に介在する第１の抵抗変化層と、前記第１電極層及び前記第２電極層のいずれか一方の電極層と、前記第１の抵抗変化層との間に介在し、前記第１の抵抗変化層よりも抵抗値の大きい第２の抵抗変化層とを備え、前記第２の抵抗変化層の主面に垂直な方向から見た場合に、前記第２の抵抗変化層の輪郭は、前記一方の電極層及び前記第１の抵抗変化層のいずれの輪郭よりも内側に位置し、前記第２の抵抗変化層の前記第１の抵抗変化層と接する側の面の輪郭は、前記第１の抵抗変化層の前記第２の抵抗変化層と接する側の面の輪郭よりも内側に位置している。
　また、本発明の一態様に係る抵抗変化型不揮発性記憶素子の製造方法は、基板上に第１電極材料層を形成する工程と、前記第１電極材料層上に第１の抵抗変化材料層を形成する工程と、前記第１電極材料層上に前記第１の抵抗変化材料層よりも抵抗値の大きい第２の抵抗変化材料層を形成する工程と、前記第１の抵抗変化材料層及び前記第２の抵抗変化層の上に第２電極材料層を形成する工程と、前記第１電極材料層を加工して第１電極層を形成する工程と、前記第２電極材料層を加工して第２電極層を形成する工程と、前記第１の抵抗変化材料層を加工して第１の抵抗変化層を形成する工程と前記第２の抵抗変化材料層を加工して第２の抵抗変化層を形成する工程とを含み、前記第１電極層を形成する工程、前記第２電極層を形成する工程、前記第１の抵抗変化層を形成する工程、及び前記第２の抵抗変化層を形成する工程では、前記基板の主面に垂直な方向から見た場合に、前記第２の抵抗変化層の輪郭は、前記第２電極層、及び前記第１の抵抗変化層のいずれの輪郭よりも内方へ後退し、前記第２の抵抗変化層の前記第１の抵抗変化層と接する側の面の輪郭は、前記第１の抵抗変化層の前記第２の抵抗変化層と接する側の面の輪郭よりも内方へ後退するように第１の抵抗変化層及び第２の抵抗変化層を形成する。
　本発明によれば、フォーミング電流を低減することが可能な、抵抗変化型不揮発性記憶素子及びその製造方法が提供される。
図１は、特許文献１に記載された抵抗変化型不揮発性記憶素子の構成を示す概略図である。 図２は、フォーミング電流と抵抗変化型不揮発性記憶素子の素子面積との関係を示す図である。 図３は、実施の形態に係る抵抗変化型不揮発性記憶素子の概略構成を示す断面図である。 図４は、実施の形態に係る抵抗変化型不揮発性記憶素子における、第２の抵抗変化層の輪郭と、第１電極層、第２電極層、及び第１の抵抗変化層の輪郭との位置関係を示す概略図である。 図５は、フォーミング電流の違いによる、抵抗変化特性の違いを示す図である。 図６は、抵抗変化型不揮発性記憶素子にフォーミングを施し、導電性パスが形成された様子を模式的に示す図である。 図７の（ａ）から（ｅ）は、実施の形態に係る抵抗変化型不揮発性記憶素子の製造方法の工程を示す断面図である。図７の（ａ）は、基板上に第１電極材料層を形成する工程を示す図である。図７の（ｂ）は、第１電極材料層上に第１の抵抗変化材料層を形成する工程を示す図である。図７の（ｃ）は、第１の抵抗変化材料層上に第２の抵抗変化材料層を形成する工程を示す図である。図７の（ｄ）は、第２の抵抗変化材料層上に第２電極材料層を形成する工程を示す図である。図７の（ｅ）は、パターニングと加工により、第１電極層と第１の抵抗変化層と第２の抵抗変化層と第２電極層とからなる、抵抗変化型不揮発性記憶素子を形成する工程を示す図である。 図８は、抵抗変化型不揮発性記憶素子を加工する工程において、第２電極層の寸法が膜厚方向に変化した場合の、第２電極層の輪郭と第２の抵抗変化層の輪郭との関係を示す図である。 図９は、抵抗変化型不揮発性記憶素子を加工する工程において、第１の抵抗変化層の寸法が膜厚方向に変化した場合の、第１の抵抗変化層の輪郭と第２の抵抗変化層の輪郭との関係を示す図である。 図１０は、サイドエッチ部を有する抵抗変化型不揮発性記憶素子の断面のＳＥＭ（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）像である。 図１１は、抵抗変化型不揮発性記憶素子の製造方法の工程を示す断面図である。図１１の（ａ）は、パターニングと加工により、第１電極層と第１の抵抗変化層と第２の抵抗変化層と第２電極層とからなる、抵抗変化型不揮発性記憶素子を形成する工程を示す図である。図１１の（ｂ）は、第２の抵抗変化層をサイドエッチすることで、抵抗変化型不揮発性記憶素子を形成する工程を示す図である。 図１２は、実施の形態に係る抵抗変化型不揮発性記憶素子の別の概略構成を示す断面図である。 図１３の（ａ）から（ｅ）は、実施の形態に係る抵抗変化型不揮発性記憶素子の別の製造方法の工程を示す断面図である。図１３の（ａ）は、基板上に第１電極材料層を形成する工程を示す図である。図１３の（ｂ）は、第１電極材料層上に第２の抵抗変化材料層を形成する工程を示す図である。図１３の（ｃ）は、第２の抵抗変化材料層上に第１の抵抗変化材料層を形成する工程を示す図である。図１３の（ｄ）は、第１の抵抗変化材料層上に第２電極材料層を形成する工程を示す図である。図１３の（ｅ）は、パターニングと加工により、第１電極層と第２の抵抗変化層と第１の抵抗変化層と第２電極層とからなる、抵抗変化型不揮発性記憶素子を形成する工程を示す図である。 図１４は、支持層を有する抵抗変化型不揮発性記憶素子の構成を示す概略図である。 図１５は、支持層を有する抵抗変化型不揮発性記憶素子の別の構成を示す概略図である。 図１６は、支持層を有する抵抗変化型不揮発性記憶素子のさらに別の構成を示す概略図である。
　（本発明の基礎となった知見）
　抵抗変化型不揮発性記憶素子の一例として、特許文献１においては、酸素含有率の異なる酸化物層を積層して抵抗変化層を形成した抵抗変化型不揮発性記憶素子が開示されている。
　図１は、特許文献１に記載された、抵抗変化型不揮発性記憶素子の構成を示す概略図である。
　図１において、抵抗変化型不揮発性記憶素子２０は、基板２００上に、第１電極層２０１と、第２電極層２０４と、第１電極層２０１と第２電極層２０４との間に介在する抵抗変化層２０５とで構成されている。さらに、抵抗変化層２０５は、第１の抵抗変化層２０２と、第２の抵抗変化層２０３との少なくとも２層を含む積層構造を有している。
　第２の抵抗変化層２０３は、製造直後は絶縁体である。抵抗変化型不揮発性記憶素子２０を電気パルスの印加によって高抵抗状態と低抵抗状態とを切り替え可能な素子とするためには、フォーミングと呼ばれる電気的処理により第２の抵抗変化層２０３を絶縁破壊し、抵抗変化層２０５中に導電性パスを形成する必要がある。ここで、フォーミングとは、極めて高い抵抗値を持つ製造後の抵抗変化型不揮発性記憶素子２０に対して、通常の書き込み電圧よりも大きな電圧（フォーミング電圧）を印加することを指す。
　図２に、抵抗変化型不揮発性記憶素子２０をフォーミングする際に流れる電流（フォーミング電流）と、抵抗変化型不揮発性記憶素子２０の抵抗変化層２０５を基板２００の主面に平行な平面で切断した場合の断面積（素子面積）との関係の一例を示す。
　図２に示すように、フォーミング電流は、素子面積に依存する。したがって、フォーミング電流を下げるためには、抵抗変化型不揮発性記憶素子の素子面積は、小さいほうがよい。
　しかしながら、抵抗変化型不揮発性記憶素子の素子面積は半導体プロセスの設計ルールに依存し、設計ルール以上に面積を低減することは困難である。
　本発明は、上記の課題を解決するものであり、半導体プロセスの設計ルールを維持したままフォーミング電流を低減することができる抵抗変化型不揮発性記憶素子及びその製造方法を提供することである。
　上記の課題を解決するために、本発明の一態様に係る抵抗変化型不揮発性記憶素子は、第１電極層と、第２電極層と、前記第１電極層と前記第２電極層との間に介在する第１の抵抗変化層と、前記第１電極層及び前記第２電極層のいずれか一方の電極層と、前記第１の抵抗変化層との間に介在し、前記第１の抵抗変化層よりも抵抗値の大きい第２の抵抗変化層とを備え、前記第２の抵抗変化層の主面に垂直な方向から見た場合に、前記第２の抵抗変化層の輪郭は、前記一方の電極層及び前記第１の抵抗変化層のいずれの輪郭よりも内側に位置し、前記第２の抵抗変化層の前記第１の抵抗変化層と接する側の面の輪郭は、前記第１の抵抗変化層の前記第２の抵抗変化層と接する側の面の輪郭よりも内側に位置している。
　抵抗値の異なる第１の抵抗変化層と第２の抵抗変化層が積層されて抵抗変化層が形成されている場合には、フォーミング電流の値は、抵抗の高い方の抵抗変化層を絶縁破壊するために必要な電流と等しくなる。
　したがって、第１の抵抗変化層よりも抵抗値が高い、第２の抵抗変化層の素子面積を縮小することでフォーミング電流を低減することが可能となる。
　また、例えば、前記第２の抵抗変化層の前記方向における厚みは、前記第１の抵抗変化層の前記方向における厚みよりも薄くてもよい。
　このような構造とすることで、抵抗変化型不揮発性記憶素子を第１の抵抗変化層が支えることが可能となり、第２の抵抗変化層の素子面積を縮小したことによる素子の倒壊の危険性が低減される。また、第２の抵抗変化層の膜厚が薄くすることで、さらにフォーミング電流を低減することができる。
　また、例えば、前記第１の抵抗変化層は、導電性を有してもよい。
　第１の抵抗変化層が導電性を有する場合、フォーミングによる絶縁破壊が必要となるのは、第２の抵抗変化層のみである。したがって、フォーミングの対象となるのは第２の抵抗変化層のみとなるため、第２の抵抗変化層の面積を縮小したことによるフォーミング電流の低減効果を最大にすることができる。
　また、例えば、前記抵抗変化型不揮発性記憶素子は、前記第２の抵抗変化層の周囲を覆うように配置された支持層を備え、前記支持層を構成する材料のバンドギャップは、前記第２の抵抗変化層を構成する材料のバンドギャップよりも大きくてもよい。
　このような支持層を形成することで、より確実に素子の倒壊を防ぐことが可能となる。また、一般的にバンドギャップが大きい材料は、絶縁破壊電圧が大きい。このため、フォーミングにより導電性パスを形成する場合には、第２の抵抗変化層が選択的に絶縁破壊され、第２の抵抗変化層中にのみ導電性パスが形成される。したがって、支持層は抵抗変化動作には寄与しない。
　また、例えば、前記支持層は絶縁性の材料から構成され、前記支持層の前記方向における厚みは、前記第２の抵抗変化層の前記方向における厚みよりも厚くてもよい。
　このような支持層を形成することで、より確実に素子の倒壊を防ぐことが可能となる。また、支持層の厚みを第２の抵抗変化層の厚みよりも厚くすることで、支持層はフォーミング時に絶縁破壊されず、導電性パスは第２の抵抗変化層のみに形成される。したがって、支持層は抵抗変化動作に寄与しない。
　また、例えば、前記第１の抵抗変化層を構成する金属酸化物に係る金属と、前記第２の抵抗変化層を構成する金属酸化物に係る金属とは同一の金属であり、前記第１の抵抗変化層を構成する金属酸化物の酸素不足度は、前記第２の抵抗変化層を構成する金属酸化物の酸素不足度よりも大きくてもよい。
　このように、第１の抵抗変化層及び第２の抵抗変化層の材料の酸素不足度が異なることにより、それぞれの抵抗変化層のエッチングレート（エッチングされやすさ）を異ならせることができる。したがって、第２の抵抗変化層のみを選択的にサイドエッチさせることが容易となる。
　また、例えば、前記第１の抵抗変化層を構成する金属酸化物に係る金属と、前記第２の抵抗変化層を構成する金属酸化物に係る金属とは異なる金属であり、前記第１の抵抗変化層を構成する金属酸化物に係る金属の標準電極電位は、前記第２の抵抗変化層を構成する金属酸化物の標準電極電位よりも大きくてもよい。
　このように、第１の抵抗変化層及び第２の抵抗変化層の材料に係る金属元素が異なることにより、それぞれの抵抗変化層のエッチングレートを異ならせることができる。したがって、第２の抵抗変化層のみを選択的にサイドエッチさせることが容易となる。
　本発明の一態様に係る抵抗変化型不揮発性記憶素子の製造方法は、基板上に第１電極材料層を形成する工程と、前記第１電極材料層上に第１の抵抗変化材料層を形成する工程と、前記第１電極材料層上に前記第１の抵抗変化材料層よりも抵抗値の大きい第２の抵抗変化材料層を形成する工程と、前記第１の抵抗変化材料層及び前記第２の抵抗変化層の上に第２電極材料層を形成する工程と、前記第１電極材料層を加工して第１電極層を形成する工程と、前記第２電極材料層を加工して第２電極層を形成する工程と、前記第１の抵抗変化材料層を加工して第１の抵抗変化層を形成する工程と前記第２の抵抗変化材料層を加工して第２の抵抗変化層を形成する工程とを含み、前記第１電極層を形成する工程、前記第２電極層を形成する工程、前記第１の抵抗変化層を形成する工程、及び前記第２の抵抗変化層を形成する工程では、前記基板の主面に垂直な方向から見た場合に、前記第２の抵抗変化層の輪郭は、前記第２電極層、及び前記第１の抵抗変化層のいずれの輪郭よりも内方へ後退し、前記第２の抵抗変化層の前記第１の抵抗変化層と接する側の面の輪郭は、前記第１の抵抗変化層の前記第２の抵抗変化層と接する側の面の輪郭よりも内方へ後退するように第１の抵抗変化層及び第２の抵抗変化層を形成する。
　また、例えば、前記第１電極層を形成する工程、前記第２電極層を形成する工程、前記第１の抵抗変化層を形成する工程、及び前記第２の抵抗変化層を形成する工程は、単一のエッチングプロセスによって同時に行われてもよい。
　このような製造方法を用いることで、抵抗変化型不揮発性記憶素子を形成すると同時に、第２の抵抗変化層の面積を縮小することが可能である。したがって、製造工程を短縮して製造コストを低減することができる。
　また、例えば、前記第１電極層を形成する工程、前記第２電極層を形成する工程、及び前記第１の抵抗変化層を形成する工程は、単一のエッチングプロセスによって同時に行われ、前記単一のエッチングプロセスに続く、前記第２の抵抗変化層を形成する工程では、前記第２の抵抗変化材料層を、選択的にさらにエッチングして前記第２の抵抗変化層を形成してもよい。
　このような製造方法を用いることで、第２の抵抗変化層を形成するために適切なエッチング条件を個別に設定できる。
　以下、実施の形態を、図面を参照しながら説明する。
　なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　（実施の形態）
　［抵抗変化型不揮発性記憶素子１０の構成］
　まず、実施の形態に係る抵抗変化型不揮発性記憶素子の構成について説明する。なお、本実施の形態では、極性の異なる所定の閾値以上の電圧または電流の印加により抵抗値が変化する双方向型の抵抗変化型不揮発性記憶素子を前提とする。
　図３は、実施の形態に係る抵抗変化型不揮発性記憶素子１０の概略構成を示す断面図である。図３は、基板の主面に垂直な平面で抵抗変化型不揮発性記憶素子１０を切断した場合の断面図である。
　図３に示すように、抵抗変化型不揮発性記憶素子１０は、トランジスタなどが形成された基板１００に上に形成された第１電極層１０１と、第１電極層１０１上に形成された、抵抗変化層１０５と、抵抗変化層１０５上に形成された第２電極層１０４とで構成される。
　抵抗変化層１０５は、第１の抵抗変化層１０２と第２の抵抗変化層１０３の少なくとも２層により構成され、第２の抵抗変化層１０３は、第２電極層１０４と接している。ここで、第２の抵抗変化層１０３の抵抗値は、第１の抵抗変化層１０２の抵抗値よりも大きい。
　また、基板１００の主面に対して垂直な方向から見た第２の抵抗変化層１０３の輪郭１０３ａと、第１電極層１０１、第２電極層１０４、及び第１の抵抗変化層１０２の輪郭との関係を図４に示す。
　図４に示すように、基板１００の主面に対して垂直な方向から見た第２の抵抗変化層の輪郭１０３ａとは、基板１００の主面に対して垂直な方向から見た第２の抵抗変化層の外形を表す。以下、第１電極層１０１、第１の抵抗変化層１０２、及び第２電極層１０４の輪郭についても同様である。
　基板１００（第２の抵抗変化層１０３）の主面に垂直な方向から見た場合に、第２の抵抗変化層１０３の輪郭１０３ａは、第２電極層１０４の輪郭１０４ａよりも内側に位置する。言い換えれば、第２の抵抗変化層１０３の輪郭１０３ａは、第２電極層１０４の輪郭１０４ａよりも内方へ後退している。つまり、第２の抵抗変化層１０３の基板１００の主面に平行な平面で切断した場合の断面の面積（素子面積）は、第２電極層１０４の素子面積よりも小さい。
　また、言い換えれば、抵抗変化型不揮発性記憶素子１０を基板１００の主面に垂直な平面で切断した場合の断面において、第２の抵抗変化層１０３の外周面が表す形状は、第２電極層１０４の外周面が表す形状、及び第１の抵抗変化層１０２の外周面が表す形状よりも内側に位置する。
　なお、第２の抵抗変化層１０３の輪郭１０３ａの少なくとも一部が第１電極層１０１の輪郭１０１ａ及び、第２電極層１０４の輪郭１０４ａのいずれの輪郭よりも内側に位置している場合も本発明に含まれる。
　同様に、基板１００の主面に対して垂直な方向から見た、第２の抵抗変化層１０３の輪郭１０３ａと第１の抵抗変化層１０２の輪郭１０２ａとの関係を図４に示す。
　基板１００の主面に垂直な方向から見た場合に、第２の抵抗変化層１０３の輪郭１０３ａは、第１の抵抗変化層１０２の輪郭１０２ａよりも内側に位置する。言い換えれば、第２の抵抗変化層１０３の輪郭１０３ａは、第１の抵抗変化層１０２の輪郭１０２ａよりも内方へ後退している。つまり、第２の抵抗変化層１０３の素子面積は、第１の抵抗変化層１０２の素子面積よりも小さい。
　また、図４の例では、第１の抵抗変化層１０２の輪郭１０２ａは、第１電極層１０１の輪郭１０１ａと等しい。したがって、第２の抵抗変化層の輪郭１０３ａは、第１電極層１０１の輪郭１０１ａよりも内側に位置する。言い換えれば、第２の抵抗変化層１０３の輪郭１０３ａは、第１電極層１０１の輪郭１０１ａよりも内方へ後退している。つまり、第２の抵抗変化層１０３の素子面積は、第１電極層１０１の素子面積よりも小さい。
　また、第２の抵抗変化層１０３の第１の抵抗変化層１０２と接する側の面の輪郭は、第１の抵抗変化層１０２の第２の抵抗変化層１０３と接する側の面の輪郭よりも内側に位置している。
　なお、第２の抵抗変化層１０３の第１の抵抗変化層１０２と接する側の面の輪郭の少なくとも一部が、第１の抵抗変化層１０２の第２の抵抗変化層１０３と接する側の面の輪郭よりも内側に位置している場合も本発明に含まれる。
　図４に示したように、第２の抵抗変化層１０３の輪郭１０３ａは、第１の抵抗変化層１０２の輪郭１０２ａ、第１電極層１０１の輪郭１０１ａ、及び第２電極層１０４の輪郭１０４ａのいずれの輪郭よりも内方へ後退している。したがって、第２の抵抗変化層１０３の素子面積は、第１電極層１０１、第２電極層１０４、及び第１の抵抗変化層１０２のいずれの素子面積よりも小さい。
　なお、第１の抵抗変化層の輪郭１０２ａは、第１電極層１０１の輪郭１０１ａ及び、第２電極層１０４の輪郭１０４ａのいずれの輪郭よりも内側に位置していてもよい。
　抵抗変化層１０５の抵抗値が高くなると、フォーミングにより導電性パスを形成するためにはより多くの電流を流すことが必要となる。このため、抵抗変化層１０５として抵抗値の異なる第１の抵抗変化層１０２と第２の抵抗変化層１０３とが積層されている場合には、フォーミング電流の値は、抵抗の高い第２の抵抗変化層１０３を絶縁破壊するために必要な電流と等しくなる。
　したがって、図３に示した抵抗変化型不揮発性記憶素子１０では、第２の抵抗変化層１０３の素子面積を第１の抵抗変化層１０２の素子面積よりも小さくすることで、図２に示した結果に従いフォーミング電流を低減することが可能となる。さらに、フォーミング電流を低減することにより、抵抗変化動作を安定化することができる。
　図５は、フォーミング電流を低減したことによる、抵抗変化特性の安定性への影響について説明する図である。
　図５では、抵抗変化特性の安定性を調べるため、それぞれのフォーミング電流でフォーミングを行った抵抗変化型不揮発性記憶素子に対し、連続して抵抗変化させたときの読み出し電流のばらつきを評価した。図５に示すように、フォーミング電流を下げたことで、低抵抗状態及び高抵抗状態の読み出し電流のばらつきが低減している。これは、フォーミング電流を低減することにより、欠陥密度の高いフィラメントが形成され、導電性パスが導通しやすくするためであると考えられる。
　また、第２の抵抗変化層１０３の基板１００の主面に垂直な方向における厚み（膜厚）を、第１の抵抗変化層１０２の膜厚より薄く設定することで、抵抗変化型不揮発性記憶素子１０を第１の抵抗変化層１０２が支えることができる。
　これにより、抵抗変化型不揮発性記憶素子１０を、より倒壊しにくい安定した構造とすることができる。また、第２の抵抗変化層１０３の膜厚を薄くすることで、フォーミング電流をさらに低減することが可能となる。フォーミング電流低減の観点からは、第２の抵抗変化層１０３の膜厚は１０ｎｍ以下であることが望ましい。
　また、第１の抵抗変化層１０２は導電性を有してもよい。
　第１の抵抗変化層１０２が導電性を有する場合、フォーミングによる絶縁破壊が必要となるのは、第２の抵抗変化層１０３のみとなる。したがって、フォーミングの対象となるのは第２の抵抗変化層１０３のみとなり、第２の抵抗変化層１０３の素子面積を縮小したことによるフォーミング電流の低減効果を最大にすることができる。なお、導電性を有するとは、具体的には抵抗率が１０Ωｃｍ以下となることを指す。
　抵抗変化型不揮発性記憶素子１０に対しフォーミングを行うことで、第２の抵抗変化層１０３中に導電性パス１０６が形成された場合の模式図を図６に示す。
　図６に示すように、フォーミングにより第２の抵抗変化層１０３中に導電性パス１０６が形成され、導電性パス１０６の抵抗値は、第２の抵抗変化層１０３の抵抗値よりも低いものとなる。また、第１の抵抗変化層１０２が導電性を有する場合、導電性パス１０６は図６に示すように、第２の抵抗変化層１０３中に形成されると考えられる。
　以上のように、第２の抵抗変化層１０３の素子面積を、第１の抵抗変化層１０２の素子面積よりも小さくすることで半導体プロセスの設計ルールを維持したままフォーミング電流を効果的に低減することができる。この場合、第２の抵抗変化層１０３の膜厚は薄いため、抵抗変化層１０５全体の素子面積を縮小するよりも、第２の抵抗変化層１０３のみの素子面積を縮小することで素子の倒壊の危険性を低減することができる。
　［抵抗変化型不揮発性記憶素子１０の製造方法］
　次に、実施の形態に係る抵抗変化型不揮発性記憶素子１０の製造方法について説明する。
　図７の（ａ）から（ｅ）は、実施の形態に係る抵抗変化型不揮発性記憶素子１０の製造方法の一例を示す概略図である。
　まず、図７の（ａ）に示すように、トランジスタなどが形成された基板上に、後に第１電極層１０１となる第１電極材料層１０１’を形成する。
　次に、図７の（ｂ）に示すように、第１電極材料層１０１’上に、後に第１の抵抗変化層１０２となる第１の抵抗変化材料層１０２’を形成する。
　次に、図７の（ｃ）に示すように、後に第２の抵抗変化層１０３となる第２の抵抗変化材料層１０３’を形成する。抵抗変化材料層１０５’は、第１の抵抗変化材料層１０２’と第２の抵抗変化材料層１０３’の少なくとも２層からなる積層構造である。
　次に、図７の（ｄ）に示すように、後に第２電極層１０４となる第２電極材料層１０４’を形成する。
　次に、図７の（ｅ）に示すように、マスクとフォトリソグラフィーとにより所望の形状のパターニングを施した後、第１電極材料層１０１’と、第１の抵抗変化材料層１０２’と、第２の抵抗変化材料層１０３’と、第２電極材料層１０４’とをドライエッチングにより加工する。このドライエッチングは、単一のエッチングプロセスにおいて同時に行われる。この結果、第１電極層１０１と、第１の抵抗変化層１０２と、第２の抵抗変化層１０３と、第２電極層１０４と、からなる抵抗変化型不揮発性記憶素子１０が完成する。
　図７の（ｅ）に示した工程では、第２の抵抗変化材料層１０３’のエッチングレート（エッチングのされやすさ）が、第１の抵抗変化材料層１０２’、第１電極材料層１０１’、及び第２電極材料層１０４’のエッチングレートよりも高くなるような条件に設定されたドライエッチングが行われる。これにより、第２の抵抗変化材料層１０３’の周縁部分が、他の材料層よりもエッチングされる。つまり、第２の抵抗変化材料層１０３’が選択的にサイドエッチされ、図３に示した抵抗変化型不揮発性記憶素子１０の形状が実現できる。
　また、図７の（ｅ）に示した工程においては、エッチングの条件により第２電極層１０４の外周面、及び第１の抵抗変化層１０２の外周面が、基板１００の主面に対して垂直な方向において均一にならない場合がある。つまり、第２電極層１０４の素子面積、及び第１の抵抗変化層１０２の素子面積が基板１００の主面に対して垂直な方向において均一でない場合である。例えば、抵抗変化型不揮発性記憶素子１０の部位によってドライエッチングされる時間が異なるような場合である。
　図８に示した例では、第２電極層１０４の素子面積が基板１００に近づくにつれて大きくなった場合の抵抗変化型不揮発性記憶素子１０の構造例を示す。
　このような場合、第２電極層１０４の輪郭１０４ａは、第２電極層１０４を基板１００の主面に平行な平面で切断した場合の断面の輪郭のうち最も大きい輪郭である。図８の例では、第２電極層１０４の輪郭１０４ａは、第２電極層１０４の素子面積が最も大きくなる断面における輪郭である。
　同様に、図９に示した例では、第１の抵抗変化層１０２の素子面積が基板１００に近づくにつれ大きくなった場合の抵抗変化型不揮発性記憶素子１０の構造例を示す。
　この場合も同様に、第１の抵抗変化層１０２の輪郭１０２ａは、第１の抵抗変化層１０２を基板１００の主面に平行な平面で切断した場合の断面の輪郭のうち最も大きい輪郭である。
　図９に示した例では、第１の抵抗変化層１０２の輪郭１０２ａは、第１の抵抗変化層１０２の素子面積が最も大きい断面の輪郭である。
　また、図９において、第２の抵抗変化層１０３の側面（外周面）は、積層方向の中央部分が凹んだ形状の曲面である。言い換えれば、第２の抵抗変化層１０３の素子面積は、基板１００の主面に対して垂直な方向において、第２の抵抗変化層１０３の中央部分で最小となる。
　この場合も同様に、第２の抵抗変化層１０３の輪郭１０３ａは、第２の抵抗変化層１０３を基板１００の主面に平行な平面で切断した場合の断面の輪郭のうち最も大きい輪郭である。
　図９に示した例では、第２の抵抗変化層１０３の輪郭１０３ａは、第２の抵抗変化層１０３の素子面積が最も大きくなる断面における輪郭である。
　また、この場合、第２の抵抗変化層１０３の素子面積が最小となる断面における輪郭１０３ｂは、第２の抵抗変化層１０３の第１の抵抗変化層１０２と接する側の面の輪郭１０３ａよりも小さい。同様に、第２の抵抗変化層１０３の素子面積が最小となる断面における輪郭１０３ｂは、第２の抵抗変化層１０３の第２電極層１０４と接する側の面の輪郭１０３ａよりも小さい。
　さらに、第２の抵抗変化層１０３の第１の抵抗変化層１０２と接する側の面の輪郭１０３ａは、第１の抵抗変化層１０２の第２の抵抗変化層１０３と接する側の面の輪郭１０２ｂよりも内側に位置している。
　いずれの場合も、第２の抵抗変化層１０３の輪郭１０３ｂが、第１の抵抗変化層１０２の輪郭１０２ａ及び第２電極層１０４の輪郭１０４ａの内側に位置しており、フォーミング電流を低減する効果を得ることができる。
　［抵抗変化型不揮発性記憶素子１０の具体的な構成と製造方法］
　次に、実施の形態に係る抵抗変化型不揮発性記憶素子１０のより具体的な構成、及び製造方法について説明する。
　図１０は、図７の（ａ）から（ｅ）で示した製造方法を用いて生成した抵抗変化型不揮発性記憶素子１０の断面ＳＥＭ像である。
　図１０に示した抵抗変化型不揮発性記憶素子１０を製造方法は、図７に示した製造工程の通りである。
　まず、図７の（ａ）に示した工程において、第１電極材料層１０１’として、チタン窒化物とタンタル窒化物をそれぞれＣＶＤ法とスパッタ法により２０ｎｍと３０ｎｍの狙い膜厚で形成した。
　次に、図７の（ｂ）に示した工程において、第１の抵抗変化材料層１０２’として、酸素不足型のタンタル酸化物を５０ｎｍの狙い膜厚で形成した。酸素不足型のタンタル酸化物は、タンタルをスパッタターゲットとして、アルゴン（Ａｒ）と酸素（Ｏ２）とをスパッタガスとして用いる、反応性スパッタ法により形成した。酸素不足型のタンタル酸化物の組成をＴａＯｘで表すと、ＲＢＳ法により組成分析を行った結果、ｘ＝１．６を満足していた。また、酸素不足型のタンタル酸化物の抵抗率は６ｍΩｃｍであり、導電性を有していることが確認できた。
　次に、図７の（ｃ）に示した工程において、第２の抵抗変化材料層１０３’として、アルミニウム酸化物を、Ａｌ２Ｏ３で表される組成を有するアルミニウム酸化物をターゲットとして用い、ＲＦスパッタ法により狙い膜厚６ｎｍとして形成した。
　次に、図７の（ｄ）に示した工程において、第２電極材料層１０４’として、イリジウムを、狙い膜厚８０ｎｍとしてスパッタ法により形成した。
　次に、図７の（ｅ）に示した工程において、素子寸法（抵抗変化型不揮発性記憶素子１０の径）が３８０ｎｍとなるようにマスクとフォトリソグラフィーによるパターニングを行い、第２電極材料層１０４’をドライエッチングにより加工した。第２電極材料層１０４’（イリジウム）をドライエッチングするときの条件は、Ｃｌ２（６０ｓｃｃｍ）、Ａｒ（１７０ｓｃｃｍ）、Ｏ２（３０ｓｃｃｍ）の混合ガスを用いて、圧力０．３Ｐａ、ＩＣＰを１５００Ｗ、基板引き込みバイアスを６００Ｗとした。
　次に、第２の抵抗変化材料層１０３’及び第１の抵抗変化材料層１０２’を加工した。このときのドライエッチングの条件は、ＳＦ６（７０ｓｃｃｍ）、ＨＢｒ（２０ｓｃｃｍ）の混合ガスを用いて、圧力１．０Ｐａ、ＩＣＰを３００Ｗ、基板引き込みバイアスを２００Ｗとした。
　次に、第１電極材料層１０１’（タンタル窒化物とチタン窒化物）を加工した。
　このときのドライエッチングの条件は、Ｃｌ２（１５０ｓｃｃｍ）、Ａｒ（３００ｓｃｃｍ）、ＣＨＦ３（５ｓｃｃｍ）の混合ガスを用いて、圧力０．５Ｐａ、ＩＣＰを７００Ｗ、基板引き込みバイアスを２００Ｗとした。このドライエッチングの条件においては、アルミニウム酸化物のエッチングレートは、酸素不足型のタンタル酸化物のエッチングレートよりも高い。これにより、図１０に示すように、第２の抵抗変化層１０３（アルミニウム酸化物）が選択的にサイドエッチされ、サイドエッチ部１０７が形成された。図１０で示した、サイドエッチ部１０７の長さは２０ｎｍ程度であり、素子寸法が３８０ｎｍの抵抗変化型不揮発性記憶素子では、第２の抵抗変化層１０３の素子面積を他の層の素子面積に比べて２０％程度縮小できている。
　［抵抗変化型不揮発性記憶素子１０の製造方法の変形例］
　次に、実施の形態に係る抵抗変化型不揮発性記憶素子１０の製造方法の変形例について説明する。
　図７の（ｅ）で示した工程では、抵抗変化型不揮発性記憶素子１０の加工と同時に、図１０で示したサイドエッチ部１０７を形成したが、抵抗変化型不揮発性記憶素子１０を加工した後にサイドエッチ部１０７を形成する工程を設けてもよい。
　この製造方法の概略図を図１１の（ａ）及び（ｂ）に示す。なお、図１１の（ａ）以前の製造工程は、図７の（ａ）から（ｄ）で示したものと同じであるため省略する。
　図１１の（ａ）で示す工程は、第１電極材料層１０１’と、第１の抵抗変化材料層１０２’と、第２の抵抗変化材料層１０３’と、第２電極材料層１０４’とを単一のエッチングプロセスにより同時に加工することで、第１電極層１０１と、第１の抵抗変化層１０２と、第２の抵抗変化層１０３と、第２電極層１０４とからなる抵抗変化型不揮発性記憶素子を形成する工程である。図１１（ａ）で示す工程では、第２の抵抗変化層１０３にはサイドエッチ部１０７は設けられていない。
　次に、図１１の（ｂ）で示す工程において、第２の抵抗変化層１０３（第２の抵抗変化材料層１０３’）を選択的にさらにエッチングしてのサイドエッチ部を設けることで、第２の抵抗変化層１０３の素子寸法を縮小し、抵抗変化型不揮発性記憶素子１０が完成する。
　この場合の加工方法は、ウェットエッチを用いても良いし、また基板引き込みバイアス出力を弱めたドライエッチングを用いてもよい。例えば、基板引き込みバイアス出力を弱めたドライエッチングによりサイドエッチ部１０７を形成する場合には、基板方向へのエッチングは進行しにくい。したがって、ドライエッチングの時間を長くすることができるため、図１０で示したサイドエッチ部１０７をより大きく形成することができる。
　［抵抗変化型不揮発性記憶素子の構造の別の例］
　また、図３で示した抵抗変化型不揮発性記憶素子１０では、第１の抵抗変化層１０２の上に第２の抵抗変化層１０３を配置しているが、この配置は逆であっても良い。つまり、第２の抵抗変化層１０３の上に第１の抵抗変化層１０２を配置してもよい。このような構造を有する抵抗変化型不揮発性記憶素子１１の概略構成を図１２に示す。
　図１２に示すように、抵抗変化型不揮発性記憶素子１１は、トランジスタなどが形成された基板１００に上に形成された、第１電極層１０１と、第１電極層１０１上に形成された、抵抗変化層１０５と、抵抗変化層１０５上に形成された第２電極層１０４とで構成される。
　抵抗変化層１０５は、第２の抵抗変化層１０３と、第１の抵抗変化層１０２との少なくとも２層により構成され、第２の抵抗変化層１０３は、第１電極層１０１と接している。ここで、第２の抵抗変化層１０３の抵抗値は、第１の抵抗変化層１０２の抵抗値よりも大きい。
　また、第２の抵抗変化層１０３の輪郭は、第１の抵抗変化層１０２の輪郭及び第２電極層１０４の輪郭よりも内側に存在する。したがって、抵抗変化型不揮発性記憶素子１１のような構成であっても、抵抗変化型不揮発性記憶素子１０と同じ理由により、フォーミング電流を低減する効果が得られる。
　［抵抗変化型不揮発性記憶素子１１の製造方法］
　次に、図１２で示した抵抗変化型不揮発性記憶素子１１の製造方法の概略を、図１３に示す。
　図１３の（ａ）から（ｅ）は、実施の形態に係る抵抗変化型不揮発性記憶素子１１の製造方法の一例を示す概略図である。
　まず、図１３の（ａ）に示すように、トランジスタなどが形成された基板上に、後に第１電極層１０１となる第１電極材料層１０１’を形成する。
　次に、図１３の（ｂ）に示すように、第１電極材料層１０１’上に、後に第２の抵抗変化層１０３となる第２の抵抗変化材料層１０３’を形成する。
　次に、図１３の（ｃ）に示すように、後に第１の抵抗変化層１０２となる第１の抵抗変化材料層１０２’を形成する。抵抗変化材料層１０５’は、第２の抵抗変化材料層１０３’と第１の抵抗変化材料層１０２’との少なくとも２層を含む積層構造である。
　次に、図１３の（ｄ）に示すように、後に第２電極層１０４となる第２電極材料層１０４’を形成する。
　次に、図１３の（ｅ）に示すように、マスクとフォトリソグラフィーとにより所望の形状のパターニングを施した後、ドライエッチングにより第１電極材料層１０１’と、第２の抵抗変化材料層１０３’と、第１の抵抗変化材料層１０２’と、第２電極材料層１０４’とをドライエッチングにより加工する。このドライエッチングは、単一のエッチングプロセスにおいて同時に行われる。この結果、第１電極層１０１と、第２の抵抗変化層１０３と、第１の抵抗変化層１０２と、第２電極層１０４とからなる抵抗変化型不揮発性記憶素子１１が完成する。
　図１３の（ｅ）に示した工程におけるドライエッチングにおいて、第２の抵抗変化材料層１０３’のエッチングレートが、第１の抵抗変化材料層１０２’、第１電極材料層１０１’、及び第２電極材料層１０４’のエッチングレートよりも高くなるような条件に設定されたドライエッチングが行われる。これにより、図１３の（ｅ）に示した工程において、第２の抵抗変化材料層１０３’が選択的にサイドエッチされ、図３に示した抵抗変化型不揮発性記憶素子１１の形状が実現できる。
　［抵抗変化層の材料］
　図７の（ｅ）、図１１の（ｂ）、または図１３の（ｅ）で示した工程において、第１の抵抗変化材料層１０２’を縮小することなく、第２の抵抗変化材料層１０３’のみを選択的にサイドエッチするために、第１の抵抗変化材料層１０２’と第２の抵抗変化材料層１０３’とは、異なる材料であることが望ましい。
　図１０では、第１の抵抗変化層１０２として酸素不足型のタンタル酸化物を用い、第２の抵抗変化材料層１０３’としてアルミニウム酸化物を用いた例を示したが、第１の抵抗変化材料層１０２’及び第２の抵抗変化材料層１０３’を構成する材料はこれに限定されるものではない。
　例えば、第１の抵抗変化材料層１０２’及び第２の抵抗変化材料層１０３’が、それぞれ酸素不足度の異なる金属酸化物で構成されてもよい。すなわち、金属元素をＭとすると、第１の抵抗変化材料層１０２’がＭＯｘで表される組成を有する金属酸化物で構成され、第２の抵抗変化材料層１０３’がＭＯｙ（ｘ、ｙ：ｘ＜ｙを満たす正数）で表される組成を有する金属酸化物で構成されてもよい。ここで、金属元素Ｍとしては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。
　また、第１の抵抗変化材料層１０２’の酸素不足度を、第２の抵抗変化材料層１０３’の酸素不足度よりも大きくする（すなわち、ｘ＜ｙとする）ことで、第１の抵抗変化材料層１０２’の抵抗値は、第２の抵抗変化材料層１０３’の抵抗値よりも小さくなる。
　抵抗変化型不揮発性記憶素子１０に電圧を印加した場合の抵抗変化現象は、抵抗が高い第２の抵抗変化層中に形成された微小な導電性パス中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。
　したがって、上記のような構成では、抵抗変化型不揮発性記憶素子１０に電圧が印加された場合、抵抗が高い第２の抵抗変化層１０３に、より多くの電圧が分配される。これにより、第２の抵抗変化層１０３側で発生する酸化還元反応をより起こしやすくすることができ、安定した抵抗変化動作が実現できる。
　また、第２の抵抗変化材料層１０３’と第１の抵抗変化材料層１０２’との酸素不足度が異なることにより、第２の抵抗変化材料層１０３’と第１の抵抗変化材料層１０２’とを加工するときのエッチングレートに差を持たせることができる。これにより、第２の抵抗変化層１０３のみを選択的にサイドエッチすることが可能となる。
　また、第１の抵抗変化材料層１０２’と第２の抵抗変化材料層１０３’とは、それぞれ異なる金属の酸化物で構成されていてもよい。すなわち、Ｍ１とＭ２とをそれぞれ異なる金属元素とすると、第１の抵抗変化材料層１０２’はＭ１Ｏｘ’で表される組成を有する金属酸化物で構成され、第２の抵抗変化材料層１０３’はＭ２Ｏｙ’で表される組成を有する金属酸化物で構成されてもよい（ｘ’、ｙ’：正数）。
　この場合、第２の抵抗変化材料層１０３’を構成する金属酸化物の金属元素Ｍ２の標準電極電位は、第１の抵抗変化材料層１０２’を構成する金属酸化物の金属元素Ｍ１の標準電極電位より小さくてもよい。
　例えば、第１の抵抗変化材料層１０２’に、酸素不足型のタンタル酸化物を用いる場合、第２の抵抗変化材料層１０３’にチタン酸化物（ＴｉＯ２）やハフニウム酸化物（ＨｆＯ２）やアルミニウム酸化物（Ａｌ２Ｏ３）を用いる。チタン（標準電極電位＝－１．６３ｅＶ）とハフニウム（標準電極電位＝－１．５５ｅＶ）とアルミニウム（標準電極電位＝－１．６８ｅＶ）とは、タンタル（標準電極電位＝－０．６ｅＶ）より標準電極電位が低い材料である。
　金属の標準電極電位は、その値が高いほど、その金属が酸化しにくい特性を表す。第２の抵抗変化材料層１０３’に第１の抵抗変化材料層１０２’より標準電極電位が小さい金属の酸化物を配置することにより、抵抗変化型不揮発性記憶素子１０において第２の抵抗変化層１０３側でより酸化還元反応が発生しやすくなる。
　上述のように、抵抗変化現象は、抵抗が高い第２の抵抗変化層中に形成された微小な導電性パス中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。したがって、第２の抵抗変化層１０３側で発生する酸化還元反応をより起こしやすくすることで、安定した抵抗変化動作が実現できる。
　さらに、第１の抵抗変化層１０２と第２の抵抗変化層１０３とが異なる金属元素を含むことにより、第２の抵抗変化層１０３と第１の抵抗変化層１０２とを加工するときのエッチングレートに差を持たせることができる。このため、第２の抵抗変化層１０３のみを選択的にサイドエッチすることが可能となる。
　［電極層の材料］
　酸素不足度がより小さい第２の抵抗変化層１０３に接続されている第２電極層１０４は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の抵抗変化層１０３を構成する金属及び第１電極層１０１を構成する材料と比べて標準電極電位がより高い材料で構成する。
　また、酸素不足度がより大きい第１の抵抗変化層１０２に接続されている第１電極層１０１は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１の抵抗変化層１０２を構成する金属と比べて標準電極電位がより低い材料で構成してもよい。標準電極電位は、上述のように、その値が高いほど酸化しにくい特性を表す。
　すなわち、第２電極層１０４の標準電極電位Ｖ２、第２の抵抗変化層１０３を構成する金属の標準電極電位Ｖｒ２、第１の抵抗変化層１０２を構成する金属の標準電極電位Ｖｒ１、及び第１電極層１０１の標準電極電位Ｖ１は、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２となる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
　上記のような構成とすることにより、第２電極層１０４と第２の抵抗変化層１０３との界面近傍の第２の抵抗変化層１０３中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
　［第２の抵抗変化層と接する支持層］
　抵抗変化型不揮発性記憶素子１０及び１１において、第２の抵抗変化層１０３の周囲を支える目的で、第２の抵抗変化層１０３の周囲を覆うように、第２の抵抗変化層１０３と接する支持層を形成してもよい。
　選択的にサイドエッチされた第２の抵抗変化層１０３に接する支持層に用いる材料としては、第２の抵抗変化層１０３を構成する材料よりもバンドギャップが大きい材料であることが望ましい。
　図１４は、このように第２の抵抗変化層１０３の周囲に第２の抵抗変化層１０３よりもバンドギャップが大きい支持層１０８を配置した抵抗変化型不揮発性記憶素子１０の構造例を示す図である。
　一般的にバンドギャップが大きい材料は、絶縁破壊電圧が大きい。このため、フォーミングにより導電性パスを形成する場合、第２の抵抗変化層１０３が選択的に絶縁破壊され、第２の抵抗変化層１０３中にのみ導電性パスが形成されるように支持層１０８にはバンドギャップの大きい材料を選択する。また、バンドギャップが大きい材料で構成された支持層１０８は、抵抗変化型不揮発性記憶素子１０及び１１の抵抗変化動作には寄与しない。
　このようなバンドギャップの大きい材料としては、例えばシリコン酸化物（ＳｉＯ２）などがある。支持層１０８の製造方法としては、図８または図１４に示される製造方法に従い抵抗変化型不揮発性記憶素子１０及び１１を製造した後、例えばＣＶＤ法によりシリコン酸化物を成膜する方法などがある。
　また、第２の抵抗変化層１０３に接する支持層として、第２の抵抗変化層１０３の膜厚よりも厚く、且つ絶縁性を有する支持層を形成してもよい。
　図１５は、このように第２の抵抗変化層１０３の周囲に第２の抵抗変化層１０３よりも厚く、且つ絶縁性を有する支持層１０９を配置した抵抗変化型不揮発性記憶素子１０の構造例を示す図である。
　支持層１０９の基板１００の主面に垂直な方向における厚みは第２の抵抗変化層１０３の基板１００の主面に垂直な方向における厚み（膜厚）に比べて厚く、また支持層１０９は絶縁性を有するため、フォーミングの際には選択的に第２の抵抗変化層１０３が選択的に絶縁破壊されて導電性パスが形成される。
　また、第１の抵抗変化層１０２が酸素不足型の金属酸化物である場合、これを酸化することで第２の抵抗変化層１０３の周囲に支持層を容易に形成することができる。つまり、酸素不足型の金属酸化物からなる第１の抵抗変化層１０２を酸化させることで膨張させ、第２の抵抗変化層１０３の周囲に支持層１０９を配置することが可能である。
　例えば、第１の抵抗変化層１０２が酸素不足型のタンタル酸化物層で構成される場合、これを例えば酸素プラズマ雰囲気中で酸化処理することで絶縁性のタンタル酸化物からなる支持層１０９を形成できる。酸素不足型のタンタル酸化物は、酸化処理されることで体積が膨張し、第２の抵抗変化層１０３と接する支持層１０９となる。
　なお、支持層１０９は、必ずしも第２の抵抗変化層１０３の全周囲を覆わなくてもよい。つまり、支持層１０９は、第２の抵抗変化層１０３の周囲の一部を覆うように配置されてもよい。
　例えば、上記のように第１の抵抗変化層１０２を酸化して膨張させ、支持層１０９を形成する場合、支持層１０９が必ずしも第２の抵抗変化層１０３の全周囲を覆わないような場合が考えられる。
　図１６は、このような場合の抵抗変化型不揮発性記憶素子１０の例を示す図である。
　図１６のように支持層１０９’が第２の抵抗変化層１０３の周囲の一部を覆うように配置された場合も、支持層１０９’は、第２の抵抗変化層１０３を十分に支持する効果を有する。また、支持層１０９’がフォーミングや抵抗変化動作へ悪影響を与えることもない。
　なお、第２の抵抗変化層１０３の周囲は、空乏で覆われてもよい。空乏であれば電気的動作には全く寄与しないため、フォーミングにより選択的に第２の抵抗変化層１０３が絶縁破壊されて導電性パスが形成される。
　以上、実施の形態に係る抵抗変化型不揮発性記憶素子及びその製造方法について実施の形態に基づいて説明した。
　本実施の形態に係る抵抗変化型不揮発性記憶素子及びその製造方法によれば、抵抗変化層のうち抵抗値が高く膜厚の薄い抵抗変化層の素子面積のみを低減することで、半導体プロセスの設計ルールを維持し、素子の倒壊の危険性を高めることなくフォーミング電流を低減することができる。したがって、フォーミング電流の低減による抵抗変化型不揮発性記憶素子の安定した動作が実現される。
　なお、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
　本発明に係る抵抗変化型不揮発性記憶素子は、ＲｅＲＡＭ等の不揮発性記憶装置として有用である。
　１０、１１、２０　抵抗変化型不揮発性記憶素子
　１００、２００　基板
　１０１、２０１　第１電極層
　１０２、２０２　第１の抵抗変化層
　１０３、２０３　第２の抵抗変化層
　１０４、２０４　第２電極層
　１０１’　第１電極材料層
　１０２’　第１の抵抗変化材料層
　１０３’　第２の抵抗変化材料層
　１０４’　第２電極材料層
　１０１ａ、１０２ａ、１０３ａ、１０４ａ、１０２ｂ、１０３ｂ　輪郭
　１０５、２０５　抵抗変化層
　１０５’　抵抗変化材料層
　１０６　導電性パス
　１０７　サイドエッチ部
　１０８、１０９、１０９’　支持層

Claims (10)

  1. 　第１電極層と、
    　第２電極層と、
    　前記第１電極層と前記第２電極層との間に介在する第１の抵抗変化層と、
    　前記第１電極層及び前記第２電極層のいずれか一方の電極層と、前記第１の抵抗変化層との間に介在し、前記第１の抵抗変化層よりも抵抗値の大きい第２の抵抗変化層とを備え、
    　前記第２の抵抗変化層の主面に垂直な方向から見た場合に、
    　前記第２の抵抗変化層の輪郭は、前記一方の電極層及び前記第１の抵抗変化層のいずれの輪郭よりも内側に位置し、
    　前記第２の抵抗変化層の前記第１の抵抗変化層と接する側の面の輪郭は、前記第１の抵抗変化層の前記第２の抵抗変化層と接する側の面の輪郭よりも内側に位置している
    　抵抗変化型不揮発性記憶素子。
  2. 　前記第２の抵抗変化層の前記方向における厚みは、前記第１の抵抗変化層の前記方向における厚みよりも薄い
    　請求項１に記載の抵抗変化型不揮発性記憶素子。
  3. 　前記第１の抵抗変化層は、導電性を有する
    　請求項１または２に記載の抵抗変化型不揮発性記憶素子。
  4. 　前記抵抗変化型不揮発性記憶素子は、
    　前記第２の抵抗変化層の周囲を覆うように配置された支持層を備え、
    　前記支持層を構成する材料のバンドギャップは、前記第２の抵抗変化層を構成する材料のバンドギャップよりも大きい
    　請求項１～３のいずれか１項に記載の抵抗変化型不揮発性記憶素子。
  5. 　前記支持層は絶縁性の材料から構成され、
    　前記支持層の前記方向における厚みは、前記第２の抵抗変化層の前記方向における厚みよりも厚い
    　請求項４に記載の抵抗変化型不揮発性記憶素子。
  6. 　前記第１の抵抗変化層を構成する金属酸化物に係る金属と、前記第２の抵抗変化層を構成する金属酸化物に係る金属とは同一の金属であり、
    　前記第１の抵抗変化層を構成する金属酸化物の酸素不足度は、前記第２の抵抗変化層を構成する金属酸化物の酸素不足度よりも大きい
    　請求項１～５のいずれか１項に記載の抵抗変化型不揮発性記憶素子。
  7. 　前記第１の抵抗変化層を構成する金属酸化物に係る金属と、前記第２の抵抗変化層を構成する金属酸化物に係る金属とは異なる金属であり、
    　前記第１の抵抗変化層を構成する金属酸化物に係る金属の標準電極電位は、前記第２の抵抗変化層を構成する金属酸化物の標準電極電位よりも大きい
    　請求項１～５のいずれか１項に記載の抵抗変化型不揮発性記憶素子。
  8. 　基板上に第１電極材料層を形成する工程と、
    　前記第１電極材料層上に第１の抵抗変化材料層を形成する工程と、
    　前記第１電極材料層上に前記第１の抵抗変化材料層よりも抵抗値の大きい第２の抵抗変化材料層を形成する工程と、
    　前記第１の抵抗変化材料層及び前記第２の抵抗変化層の上に第２電極材料層を形成する工程と、
    　前記第１電極材料層を加工して第１電極層を形成する工程と、
    　前記第２電極材料層を加工して第２電極層を形成する工程と、
    　前記第１の抵抗変化材料層を加工して第１の抵抗変化層を形成する工程と、
    　前記第２の抵抗変化材料層を加工して第２の抵抗変化層を形成する工程とを含み、
    　前記第１電極層を形成する工程、前記第２電極層を形成する工程、前記第１の抵抗変化層を形成する工程、及び前記第２の抵抗変化層を形成する工程では、前記基板の主面に垂直な方向から見た場合に、
    　前記第２の抵抗変化層の輪郭は、前記第２電極層、及び前記第１の抵抗変化層のいずれの輪郭よりも内方へ後退し、
    　前記第２の抵抗変化層の前記第１の抵抗変化層と接する側の面の輪郭は、前記第１の抵抗変化層の前記第２の抵抗変化層と接する側の面の輪郭よりも内方へ後退するように第１の抵抗変化層及び第２の抵抗変化層を形成する
    　抵抗変化型不揮発性記憶素子の製造方法。
  9. 　前記第１電極層を形成する工程、前記第２電極層を形成する工程、前記第１の抵抗変化層を形成する工程、及び前記第２の抵抗変化層を形成する工程は、単一のエッチングプロセスによって同時に行われる
    　請求項８に記載の抵抗変化型不揮発性記憶素子の製造方法。
  10. 　前記第１電極層を形成する工程、前記第２電極層を形成する工程、及び前記第１の抵抗変化層を形成する工程は、単一のエッチングプロセスによって同時に行われ、
    　前記単一のエッチングプロセスに続く、前記第２の抵抗変化層を形成する工程では、前記第２の抵抗変化材料層を、選択的にさらにエッチングして前記第２の抵抗変化層を形成する
    　請求項８に記載の抵抗変化型不揮発性記憶素子の製造方法。
PCT/JP2013/000216 2012-01-25 2013-01-18 抵抗変化型不揮発性記憶素子とその製造方法 Ceased WO2013111545A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013540124A JP5412012B1 (ja) 2012-01-25 2013-01-18 抵抗変化型不揮発性記憶素子とその製造方法
US14/006,698 US9142773B2 (en) 2012-01-25 2013-01-18 Variable resistance nonvolatile memory element and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012013401 2012-01-25
JP2012-013401 2012-01-25

Publications (1)

Publication Number Publication Date
WO2013111545A1 true WO2013111545A1 (ja) 2013-08-01

Family

ID=48873278

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/000216 Ceased WO2013111545A1 (ja) 2012-01-25 2013-01-18 抵抗変化型不揮発性記憶素子とその製造方法

Country Status (3)

Country Link
US (1) US9142773B2 (ja)
JP (1) JP5412012B1 (ja)
WO (1) WO2013111545A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9246091B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. ReRAM cells with diffusion-resistant metal silicon oxide layers
US9627613B2 (en) * 2015-03-20 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) cell with a composite capping layer
US11708187B1 (en) * 2020-10-09 2023-07-25 Simco NJ, Inc. Peel-off label dispenser, system and method
CN113948637A (zh) * 2021-09-26 2022-01-18 安徽大学 一种改善rram随机性的阻变存储单元及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011007538A1 (ja) * 2009-07-13 2011-01-20 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法
WO2011114725A1 (ja) * 2010-03-19 2011-09-22 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
WO2011132423A1 (ja) * 2010-04-21 2011-10-27 パナソニック株式会社 不揮発性記憶装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4061328B2 (ja) 2005-12-02 2008-03-19 シャープ株式会社 可変抵抗素子及びその製造方法
JP4017650B2 (ja) 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
US8022502B2 (en) 2007-06-05 2011-09-20 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor apparatus using the nonvolatile memory element
JP5159270B2 (ja) 2007-11-22 2013-03-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2009206418A (ja) 2008-02-29 2009-09-10 Elpida Memory Inc 不揮発性メモリ装置及びその製造方法
JP4460646B2 (ja) 2008-06-03 2010-05-12 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
JP4485605B2 (ja) 2008-09-30 2010-06-23 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
WO2010064444A1 (ja) 2008-12-05 2010-06-10 パナソニック株式会社 不揮発性記憶素子及びその製造方法
WO2011064967A1 (ja) 2009-11-30 2011-06-03 パナソニック株式会社 不揮発性記憶素子及びその製造方法、並びに不揮発性記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011007538A1 (ja) * 2009-07-13 2011-01-20 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法
WO2011114725A1 (ja) * 2010-03-19 2011-09-22 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
WO2011132423A1 (ja) * 2010-04-21 2011-10-27 パナソニック株式会社 不揮発性記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20140203234A1 (en) 2014-07-24
US9142773B2 (en) 2015-09-22
JP5412012B1 (ja) 2014-02-12
JPWO2013111545A1 (ja) 2015-05-11

Similar Documents

Publication Publication Date Title
JP4722236B2 (ja) 不揮発性記憶装置及びその製造方法
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US9112146B2 (en) Resistance random access memory device
JP5783961B2 (ja) 不揮発性記憶装置
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US20140264225A1 (en) Resistance-variable memory device
JPWO2011111361A1 (ja) 不揮発性記憶素子およびその製造方法
WO2013054506A1 (ja) 半導体記憶素子の製造方法
JP5412012B1 (ja) 抵抗変化型不揮発性記憶素子とその製造方法
WO2013046603A1 (ja) 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
US9530823B2 (en) Memory device and method for manufacturing the same
JP6230203B2 (ja) 抵抗変化素子及びその製造方法
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
TW201638946A (zh) 電阻式隨機存取記憶體
JP2013168454A (ja) 半導体記憶装置及びその製造方法
JP6433860B2 (ja) 記憶装置
US10804465B2 (en) Resistive random access memory and manufacturing method thereof
US10103328B2 (en) Nonvolatile memory device
JP2014056888A (ja) 記憶装置
KR20170058275A (ko) 집중된 전계를 갖는 저항성 ram 셀
TWI532228B (zh) 電阻式記憶體及其製造方法
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
CN108134008B (zh) 电阻转换存储器元件及其制造方法
TWI572027B (zh) 電阻式記憶體元件及其製造方法
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2013540124

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13741384

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14006698

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13741384

Country of ref document: EP

Kind code of ref document: A1