[go: up one dir, main page]

WO2013168623A1 - 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 - Google Patents

半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2013168623A1
WO2013168623A1 PCT/JP2013/062513 JP2013062513W WO2013168623A1 WO 2013168623 A1 WO2013168623 A1 WO 2013168623A1 JP 2013062513 W JP2013062513 W JP 2013062513W WO 2013168623 A1 WO2013168623 A1 WO 2013168623A1
Authority
WO
WIPO (PCT)
Prior art keywords
junction
semiconductor
glass
semiconductor device
glass composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/062513
Other languages
English (en)
French (fr)
Inventor
浩二 伊東
小笠原　淳
広野 六鎗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2014514692A priority Critical patent/JP5848821B2/ja
Priority to CN201380003490.4A priority patent/CN103858213B/zh
Priority to DE112013002368.7T priority patent/DE112013002368B4/de
Priority to US14/370,782 priority patent/US9190365B2/en
Publication of WO2013168623A1 publication Critical patent/WO2013168623A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H10P14/68—
    • H10W10/0145—
    • H10W10/17—
    • H10W42/00—
    • H10W74/134—
    • H10W74/137—
    • H10W74/147—
    • H10W74/43—
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00—Glasses, glazes or enamels with special properties
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2205/00—Compositions applicable for the manufacture of vitreous enamels or glazes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2207/00—Compositions specially applicable for the manufacture of vitreous enamels

Definitions

  • the present invention relates to a glass composition for protecting a semiconductor junction, a method for manufacturing a semiconductor device, and a semiconductor device.
  • a semiconductor device manufacturing method is known in which a passivation glass layer is formed so as to cover a pn junction exposed portion in the process of manufacturing a mesa type semiconductor device (see, for example, Patent Document 1).
  • FIGS. 15 and 16 are views for explaining such a conventional method of manufacturing a semiconductor device.
  • 15 (a) to 15 (d) and FIGS. 16 (a) to 16 (d) are process diagrams.
  • the conventional semiconductor device manufacturing method includes a “semiconductor substrate forming step”, a “groove forming step”, a “glass layer forming step”, a “photoresist forming step”, and an “oxide removal”. Step, “roughened region forming step”, “electrode forming step” and “semiconductor substrate cutting step” are included in this order.
  • a conventional method for manufacturing a semiconductor device will be described in the order of steps.
  • n + -type diffusion layer 912 is diffused from one surface of n ⁇ -type semiconductor substrate (n ⁇ -type silicon substrate) 910, and n-type impurities from the other surface are diffused.
  • An n + -type diffusion layer 914 is formed by diffusion to form a semiconductor substrate in which a pn junction parallel to the main surface is formed.
  • oxide films 916 and 918 are formed on the surfaces of the p + type diffusion layer 912 and the n + type diffusion layer 914 by thermal oxidation (see FIG. 15A).
  • the mesa type semiconductor device (pn diode) 900 is formed by cutting the semiconductor substrate at the center of the glass layer 924 by dicing or the like to chip the semiconductor substrate (FIG. 16 ( See d).).
  • the step of forming the groove 920 exceeding the pn junction from one surface of the semiconductor substrate on which the pn junction parallel to the main surface is formed (FIG. 15A and FIG. 15B) and a step of forming a glass layer 924 for passivation so as to cover the exposed portion of the pn junction inside the groove 920 (see FIG. 15C). Therefore, according to the conventional method for manufacturing a semiconductor device, a highly reliable mesa semiconductor device can be manufactured by forming a passivation glass layer 924 in the groove 920 and then cutting the semiconductor substrate. it can.
  • a glass material used for the glass layer for passivation (a) it can be baked at an appropriate temperature, (b) can withstand chemicals (aqua regia, plating solution and hydrofluoric acid) used in the step, (c) step In order to prevent warping of the wafer inside, it has a linear expansion coefficient close to that of silicon (especially the average linear expansion coefficient at 50 ° C. to 550 ° C. is close to that of silicon) and (d) excellent Since it is necessary to satisfy the condition of having an insulating property, a “glass material mainly composed of lead silicate” has been widely used.
  • glass material based on lead silicate contains lead with a large environmental load, and in the near future, the use of such “glass material based on lead silicate” is prohibited. It is thought that it will go.
  • An object of the present invention is to provide a glass composition for protecting a semiconductor junction, a method for manufacturing a semiconductor device, and a semiconductor device that make it possible to manufacture a conductive semiconductor device.
  • a glass composition for protecting a semiconductor junction according to the present invention contains at least SiO 2 , B 2 O 3 , Al 2 O 3, and an alkaline earth metal oxide, and Pb and As And Sb, Li, Na, K, Zn, and glass fine particles made from a melt obtained by melting a raw material substantially free of Zn, and does not contain a filler. To do.
  • the raw material preferably contains one alkaline earth metal oxide of CaO and BaO as the alkaline earth metal oxide.
  • the raw material contains two alkaline earth metal oxides of CaO, BaO and Mg as the alkaline earth metal oxide. Is preferred.
  • the raw material contains all the alkaline earth metal oxides of CaO, BaO and Mg as the alkaline earth metal oxides. Is preferred.
  • the raw material does not substantially contain P.
  • the raw material does not substantially contain Bi.
  • the raw material further includes at least one metal oxide selected from the group consisting of nickel oxide, copper oxide, manganese oxide, and zirconium oxide. It is preferable to contain.
  • the glass composition for protecting a semiconductor junction of the present invention has an average linear expansion coefficient in the range of 3.3 ⁇ 10 ⁇ 6 to 4.5 ⁇ 10 ⁇ 6 in a temperature range of 50 ° C. to 550 ° C. It is preferable.
  • the content of SiO 2 is in the range of 50.0 mol% to 68.0 mol%
  • the content of B 2 O 3 is 6.0 mol% to It is in the range of 18.0 mol%
  • the content of Al 2 O 3 is in the range of 7.0 mol% to 18.0 mol%
  • the content of the alkaline earth metal oxide is 7.0 mol% to 18 mol%. It is preferable to be in the range of 0.0 mol%.
  • a method of manufacturing a semiconductor device includes a first step of preparing a semiconductor element having a pn junction exposed portion where a pn junction is exposed, and a second step of forming a glass layer so as to cover the pn junction exposed portion.
  • a method of manufacturing a semiconductor device including steps in this order, wherein the second step includes at least SiO 2 , B 2 O 3 , Al 2 O 3, and an alkaline earth metal oxide.
  • glass fine particles made from a melt obtained by melting a raw material substantially free of Pb, As, Sb, Li, Na, K, and Zn, and The glass layer is formed using a glass composition for protecting a semiconductor junction that does not contain a filler.
  • the first step includes a step of preparing a semiconductor substrate having a pn junction parallel to a main surface, and the pn junction is exceeded from one surface of the semiconductor substrate. Forming the pn junction exposed portion in the groove by forming a groove having a depth, and the second step covers the pn junction exposed portion in the groove. It is preferable to include a step of forming a layer.
  • the second step includes a step of forming the glass layer so as to directly cover the exposed portion of the pn junction inside the groove.
  • the second step includes a step of forming an insulating layer or a high-resistance semi-insulating layer on the pn junction exposed portion in the trench, and the insulating layer or And a step of forming the glass layer so as to cover the pn junction exposed portion via a high-resistance semi-insulating layer.
  • the first step includes a step of forming the pn junction exposed portion on the surface of the semiconductor substrate
  • the second step includes the step on the surface of the semiconductor substrate. It is preferable to include a step of forming the glass layer so as to cover the pn junction exposed portion.
  • the second step includes a step of forming the glass layer so as to directly cover the pn junction exposed portion on the surface of the semiconductor substrate.
  • the second step includes a step of forming an insulating layer or a high-resistance semi-insulating layer on the pn junction exposed portion on the surface of the semiconductor substrate, and the insulating layer. Or it is preferable to include the process of forming the said glass layer so that the said pn junction exposed part may be covered through a high resistance semi-insulating layer.
  • the glass composition for protecting a semiconductor junction is preferably a glass composition for protecting a semiconductor junction that does not substantially contain a polyvalent element as a defoaming agent. .
  • the multivalent element preferably contains V, Mn, Sn, Ce, Nb, and Ta.
  • a semiconductor device is a semiconductor device including a semiconductor element having a pn junction exposed portion from which a pn junction is exposed, and a glass layer formed so as to cover the pn junction exposed portion, wherein the glass The layer contains at least SiO 2 , B 2 O 3 , Al 2 O 3, and an alkaline earth metal oxide, and Pb, As, Sb, Li, Na, and K And glass fine particles prepared from a melt obtained by melting a raw material substantially free of Zn, and formed using a glass composition for protecting a semiconductor junction that does not contain a filler. It is characterized by that.
  • the phrase “containing at least certain specific components (SiO 2 , B 2 O 3 etc.)” means that the glass composition is usually added to the specific composition in addition to the specific components. The case where the component which can be further contained is included is also included.
  • substantially not containing a specific element means that the specific element is not included as a component, and as an impurity in the raw material of each component constituting the glass. It does not exclude the glass composition mixed with the specific element.
  • the glass composition for protecting a semiconductor junction is a so-called oxide glass composition as in the present invention, it does not contain a specific element (Pb, As, etc.) This means that it does not contain a nitride of the specific element.
  • the high-resistance semi-insulating layer refers to a high-resistance semi-insulating layer such as SIPOS (Semi-Insulated POlycrystalline Silicon), and can also be referred to as a high-resistance layer or a semi-insulating layer.
  • SIPOS Semi-Insulated POlycrystalline Silicon
  • the glass composition for protecting a semiconductor junction the method for manufacturing a semiconductor device, and the semiconductor device of the present invention, as will be apparent from Examples described later, a glass material containing no lead is used, A highly reliable semiconductor device can be manufactured in the same manner as in the case of using “a glass material having a main component”.
  • the glass composition for protecting a semiconductor junction does not substantially contain Zn.
  • chemical resistance particularly hydrofluoric acid resistance
  • a highly reliable semiconductor device can be manufactured.
  • the hydrofluoric acid resistance is high, it is not necessary to protect the glass layer with a resist in the step of removing the silicon oxide film by etching in the process (see FIG. 1D described later). The effect that it is possible is also acquired.
  • the glass composition for semiconductor junction protection contains an alkaline earth metal oxide and substantially contains Zn. Since it does not, it becomes difficult to crystallize in the process of vitrification, as is clear from the examples described later.
  • the glass composition for semiconductor junction protection contains an alkaline earth metal oxide and substantially contains Zn. Therefore, as will be apparent from the examples described later, the average linear expansion coefficient at 50 ° C. to 550 ° C. within the range not crystallized in the process of vitrification (for example, 3 .3 ⁇ 10 ⁇ 6 to 4.5 ⁇ 10 ⁇ 6 ). For this reason, even when a thin wafer is used, warpage of the wafer during the process can be prevented. Further, even when the glass layer is deposited thick, it is possible to prevent the wafer from warping during the process, and thus it becomes possible to manufacture a semiconductor device with higher reliability.
  • the glass composition for protecting a semiconductor junction when a glass composition for protecting a semiconductor junction including a filler is used as a glass composition for protecting a semiconductor junction, the glass composition for protecting a semiconductor junction so as to cover the exposed portion of the pn junction.
  • a layer made of a product it may be difficult to uniformly form a layer made of the glass composition for protecting a semiconductor junction. That is, when a layer made of a glass composition for protecting a semiconductor junction is formed by electrophoresis, it becomes difficult to uniformly form a layer made of the glass composition for protecting a semiconductor junction due to non-uniform electrophoresis.
  • the layer composed of the glass composition for protecting a semiconductor junction is uniformly formed due to differences in particle size or specific gravity. May be difficult to do.
  • the glass composition for semiconductor junction protection comprises a glass composition for semiconductor junction protection that does not contain a filler. Since the layer is used, when the layer made of the glass composition for protecting a semiconductor junction is formed so as to cover the exposed portion of the pn junction, the layer made of the glass composition for protecting the semiconductor junction can be formed uniformly. Become.
  • Pb is not substantially contained because the purpose of the present invention is to use a conventional “glass material containing lead silicate as a main component using a glass material not containing lead”. Similarly, it is possible to manufacture a highly reliable semiconductor device ”.
  • Li, Na, and K are substantially not contained is advantageous in terms of the average linear expansion coefficient and the firing temperature when these components are contained, but the insulation of the semiconductor device. This is because there is a case where the property is lowered.
  • a glass composition containing SiO 2 , B 2 O 3 , Al 2 O 3 , CaO, and an alkaline earth metal oxide can be used as a glass composition for protecting a semiconductor junction.
  • a highly reliable semiconductor is used in the same manner as in the case of using a conventional glass material containing lead silicate using a glass material not containing lead. The device can be manufactured.
  • FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the fifth embodiment.
  • FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the fifth embodiment.
  • FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the sixth embodiment.
  • FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the sixth embodiment. It is a figure shown in order to demonstrate the manufacturing method of the semiconductor device concerning Embodiment 7.
  • FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the eighth embodiment. It is a graph which shows the conditions and result of an Example.
  • FIG. 6 is a chart showing the results of Test Method 1 and Test Method 2. It is a figure which shows the reverse direction characteristic in a semiconductor device. It is a figure shown in order to demonstrate the bubble b which generate
  • Embodiment 1 is an embodiment according to a glass composition for protecting a semiconductor junction.
  • the glass composition for protecting a semiconductor junction according to Embodiment 1 contains at least SiO 2 , B 2 O 3 , Al 2 O 3, and an alkaline earth metal oxide, and Pb, As, and , Sb, Li, Na, K, and glass are made of glass fine particles prepared from a melt obtained by melting a raw material that does not substantially contain, and does not contain a filler. And the said raw material contains the oxide of one alkaline-earth metal among CaO and BaO as an oxide of alkaline-earth metal.
  • the content of SiO 2 is in the range of 50.0 mol% to 68.0 mol%
  • the content of B 2 O 3 is 6.0 mol% to 18. 0 mol%
  • Al 2 O 3 content is 7.0 mol% to 18.0 mol%
  • alkaline earth metal oxide content is 7.0 mol% to 18.0 mol. %
  • the nickel oxide content is in the range of 0.01 mol% to 3.0 mol%.
  • the above raw materials do not substantially contain P. Moreover, the above-mentioned raw material does not contain Bi substantially.
  • the glass composition for protecting a semiconductor junction according to Embodiment 1 has an average linear expansion coefficient in the range of 3.3 ⁇ 10 ⁇ 6 to 4.5 ⁇ 10 ⁇ 6 in a temperature range of 50 ° C. to 550 ° C.
  • a conventional “glass material mainly composed of lead silicate” using a glass material not containing lead As is clear from examples described later, a conventional “glass material mainly composed of lead silicate” using a glass material not containing lead. It becomes possible to manufacture a highly reliable semiconductor device in the same manner as in the case of using.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 1
  • the glass composition for semiconductor junction protection contains the oxide of an alkaline-earth metal and does not contain Zn substantially, the Example mentioned later As it is clear from this, it becomes difficult to crystallize in the process of vitrification.
  • the glass composition for protecting a semiconductor junction according to Embodiment 1 since it contains an alkaline earth metal oxide and does not substantially contain Zn, as will be apparent from the examples described later, the average linear expansion coefficient at 50 ° C. to 550 ° C. can be brought close to the linear expansion coefficient of silicon as long as it does not crystallize during the vitrification process. For this reason, even when a thin wafer is used, warpage of the wafer during the process can be prevented. Further, even when the glass layer is deposited thick, it is possible to prevent the wafer from warping during the process, and thus it becomes possible to manufacture a semiconductor device with higher reliability.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 1
  • a filler since a filler is not included, when forming the layer which consists of a glass composition for semiconductor junction protection so that a pn junction exposed part may be covered, the said semiconductor It becomes possible to form uniformly the layer which consists of a glass composition for junction protection.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 1
  • the glass composition for semiconductor junction protection contains nickel oxide, it is formed by the electrophoresis method so that it may become clear also from the Example mentioned later.
  • the reverse characteristics of the semiconductor device by suppressing the generation of bubbles that may be generated from the interface with the semiconductor substrate (silicon or insulating layer) in the process of firing the “layer comprising the glass composition for protecting a semiconductor junction” It is possible to suppress the occurrence of a situation where the deterioration occurs.
  • the content of SiO 2 is set within the range of 50.0 mol% to 68.0 mol% because when the content of SiO 2 is less than 50.0 mol%, the chemical resistance is lowered. This is because the insulating property may be lowered, and when the content of SiO 2 exceeds 68.0 mol%, the firing temperature tends to increase. From these viewpoints, the content of SiO 2 is more preferably in the range of 58.0 mol% to 66.0 mol%.
  • the content of B 2 O 3 is in the range of 6.0 mol% to 18.0 mol% because the firing temperature is high when the content of B 2 O 3 is less than 6.0 mol%. This is because the average linear expansion coefficient tends to increase when the content of B 2 O 3 exceeds 18.0 mol%. From these viewpoints, the content of B 2 O 3 is more preferably in the range of 9.0 mol% to 15.0 mol%.
  • the content of Al 2 O 3 is set in the range of 7.0 mol% to 18.0 mol% when the content of Al 2 O 3 is less than 7.0 mol% in the process of vitrification This is because if the content of Al 2 O 3 exceeds 18.0 mol%, the insulating property tends to decrease. From these viewpoints, the content of Al 2 O 3 is more preferably in the range of 9.0 mol% to 15.0 mol%.
  • the alkaline earth metal oxide content is in the range of 7.0 mol% to 18.0 mol% when the alkaline earth metal oxide content is less than 7.0 mol%. Is because the firing temperature tends to be high, and when the content of the alkaline earth metal oxide exceeds 18.0 mol%, the chemical resistance is lowered or the insulation is lowered. Because there are cases. From these viewpoints, the content of the alkaline earth metal oxide is more preferably in the range of 9.0 mol% to 15.0 mol%.
  • alkaline earth metal oxide of CaO and BaO as the alkaline earth metal oxide is that when only the MgO1 component is contained as the alkaline earth metal oxide. This is because it may be difficult to use alone because it is easily crystallized in the process of vitrification.
  • the nickel oxide content was in the range of 0.01 mol% to 3.0 mol% when the nickel oxide content was less than 0.01 mol%. This is because it may be difficult to suppress the generation of bubbles that may be generated from the interface with the semiconductor substrate (silicon) in the process of firing the “layer comprising the glass composition for protecting a semiconductor junction”, This is because if the content of nickel oxide exceeds 3.0 mol%, crystallization tends to occur during vitrification. From these viewpoints, the nickel oxide content is more preferably in the range of 0.1 mol% to 1.5 mol%.
  • the glass composition for protecting a semiconductor junction according to Embodiment 1 can be manufactured as follows. That is, the raw materials (SiO 2 , H 3 BO 3 , Al 2 O 3 , (an oxide of one alkaline earth metal out of CaCO 3 and BaCO 3 ), MgO, and the composition ratio (molar ratio) described above NiO) was mixed and stirred well with a mixer, and then the mixed raw material was put into a platinum crucible, heated to a predetermined temperature (1550 ° C.) in an electric furnace and melted for 2 hours. Thereafter, the melt is poured into a water-cooled roll to obtain flaky glass flakes. Thereafter, the glass flakes are pulverized with a ball mill or the like to a predetermined average particle size to produce a powdery glass composition.
  • the raw materials SiO 2 , H 3 BO 3 , Al 2 O 3 , (an oxide of one alkaline earth metal out of CaCO 3 and BaCO 3 ), MgO, and the composition ratio (molar ratio)
  • Embodiment 2 is an embodiment according to a glass composition for protecting a semiconductor junction.
  • the glass composition for protecting a semiconductor junction according to Embodiment 2 basically includes the same components as the glass composition for protecting a semiconductor junction according to Embodiment 1, but the composition of an oxide of an alkaline earth metal is implemented. Different from the glass composition for protecting a semiconductor junction according to the first embodiment. That is, the glass composition for protecting a semiconductor junction according to Embodiment 2 contains two alkaline earth metal oxides of CaO, BaO, and Mg as an alkaline earth metal oxide.
  • the content of SiO 2 , the content of B 2 O 3 , the content of Al 2 O 3 , the content of an alkaline earth metal oxide, and nickel oxidation is the same as that of the glass composition for protecting a semiconductor junction according to Embodiment 1.
  • the CaO content is in the range of 3.0 mol% to 10.0 mol%, and the BaO content is 3.0 mol% to It is preferable that it exists in the range of 10.0 mol%.
  • the CaO content is in the range of 3.0 mol% to 10.0 mol%, and the MgO content is 1.0 mol% to 5 mol. It is preferable to be in the range of 0.0 mol%.
  • the BaO content is in the range of 3.0 mol% to 10.0 mol%, and the MgO content is 1.0 mol%. It is preferably in the range of ⁇ 5.0 mol%.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 2 differs from the glass composition for semiconductor junction protection which concerns on Embodiment 1 in the composition of the oxide of an alkaline-earth metal, the semiconductor which concerns on Embodiment 1 As in the case of the glass composition for bonding protection, a highly reliable semiconductor device is manufactured using a glass material that does not contain lead as in the case of using a conventional glass material mainly composed of lead silicate. It becomes possible to do.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 2 since it does not contain Zn substantially, like the case of the glass composition for semiconductor junction protection concerning Embodiment 1, chemical resistance (In particular, the resistance to hydrofluoric acid is increased, and a highly reliable semiconductor device can be manufactured.
  • the hydrofluoric acid resistance is increased, it is not necessary to protect the glass layer with a resist in the process of removing the silicon oxide film by etching in the process, so that the process can be simplified.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 2 since the glass composition for semiconductor junction protection contains the oxide of an alkaline-earth metal and does not contain Zn substantially, it is to Embodiment 1. As in the case of such a glass composition for protecting a semiconductor junction, it becomes difficult to crystallize in the process of vitrification.
  • the glass composition for protecting a semiconductor junction according to the second embodiment contains an oxide of an alkaline earth metal and substantially does not contain Zn, so that the glass composition for protecting a semiconductor junction according to the first embodiment is used.
  • the average linear expansion coefficient at 50 ° C. to 550 ° C. can be made close to the linear expansion coefficient of silicon within a range not crystallizing during the vitrification process. For this reason, even when a thin wafer is used, warpage of the wafer during the process can be prevented. Further, even when the glass layer is deposited thick, it is possible to prevent the wafer from warping during the process, and thus it becomes possible to manufacture a semiconductor device with higher reliability.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 2
  • the “layer comprising the glass composition for protecting a semiconductor junction” formed by electrophoresis thus, it is possible to suppress the occurrence of a situation in which the reverse characteristics of the semiconductor device deteriorate.
  • the raw material contains two alkaline earth metal oxides of CaO, BaO and MgO, the semiconductor junction according to the first embodiment.
  • Glass with desired properties glass with low firing temperature, high chemical resistance, average linear expansion coefficient within a predetermined range, hardly crystallized, and less likely to generate bubbles than protective glass composition) ) Can be easily produced.
  • the glass composition for protecting a semiconductor junction according to Embodiment 2 can be manufactured as follows. That is, raw materials (SiO 2 , H 3 BO 3 , Al 2 O 3 , (oxides of two alkaline earth metals of CaCO 3 , BaCO 3 and MgO) and the above composition ratio (molar ratio) and NiO) was mixed and stirred well with a mixer, and then the mixed raw material was put into a platinum crucible, heated to a predetermined temperature (1550 ° C.) in an electric furnace and melted for 2 hours. Thereafter, the melt is poured into a water-cooled roll to obtain flaky glass flakes. Thereafter, the glass flakes are pulverized with a ball mill or the like to a predetermined average particle size to produce a powdery glass composition.
  • raw materials SiO 2 , H 3 BO 3 , Al 2 O 3 , (oxides of two alkaline earth metals of CaCO 3 , BaCO 3 and MgO) and the above composition ratio (molar ratio
  • Embodiment 3 is an embodiment according to a glass composition for protecting a semiconductor junction.
  • the glass composition for protecting a semiconductor junction according to Embodiment 3 basically contains the same components as the glass composition for protecting a semiconductor junction according to Embodiment 1, but the composition of the alkaline earth metal oxide is implemented. Different from the glass composition for protecting a semiconductor junction according to the first embodiment. That is, the glass composition for protecting a semiconductor junction according to Embodiment 3 contains all the alkaline earth metal oxides of CaO, BaO, and Mg as the alkaline earth metal oxides.
  • the content of SiO 2 , the content of B 2 O 3 , the content of Al 2 O 3 , the content of an alkaline earth metal oxide, and nickel oxidation is the same as that of the glass composition for protecting a semiconductor junction according to Embodiment 1.
  • the CaO content is in the range of 2.8 mol% to 7.8 mol%
  • the BaO content is low. It is preferably in the range of 1.7 mol% to 4.7 mol%
  • the MgO content is preferably in the range of 1.1 mol% to 3.1 mol%.
  • the CaO content is set in the range of 2.8 mol% to 7.8 mol% when the CaO content is less than 2.8 mol%. This is because the firing temperature tends to be high, and when the CaO content exceeds 7.8 mol%, chemical resistance may be lowered or insulation may be lowered. From these viewpoints, the content of CaO is more preferably in the range of 3.3 mol% to 7.3 mol%.
  • the BaO content is in the range of 1.7 mol% to 4.7 mol% is that the firing temperature tends to increase when the BaO content is less than 1.7 mol%. In other words, when the BaO content exceeds 4.7 mol%, the chemical resistance may be lowered or the insulation may be lowered. From these viewpoints, the BaO content is more preferably in the range of 2.2 mol% to 4.2 molmol%.
  • the reason why the MgO content is in the range of 1.1 mol% to 3.1 mol% is that the firing temperature tends to increase when the MgO content is less than 1.1 mol%. In other words, when the content of MgO exceeds 3.1 mol%, chemical resistance may be lowered or insulation may be lowered. From these viewpoints, the content of MgO is more preferably in the range of 1.6 mol% to 2.6 mol%.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 3 differs from the glass composition for semiconductor junction protection which concerns on Embodiment 1 in the composition of the oxide of an alkaline-earth metal, the semiconductor which concerns on Embodiment 1 As in the case of the glass composition for bonding protection, a highly reliable semiconductor device is manufactured using a glass material that does not contain lead as in the case of using a conventional glass material mainly composed of lead silicate. It becomes possible to do.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 3 since it does not contain Zn substantially, like the case of the glass composition for semiconductor junction protection concerning Embodiment 1, chemical resistance (In particular, the resistance to hydrofluoric acid is increased, and a highly reliable semiconductor device can be manufactured. In this case, when the hydrofluoric acid resistance is increased, it is not necessary to protect the glass layer with a resist in the process of removing the silicon oxide film by etching in the process, so that the process can be simplified.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 3 since the glass composition for semiconductor junction protection contains the oxide of an alkaline-earth metal and does not contain Zn substantially, it is to Embodiment 1. As in the case of such a glass composition for protecting a semiconductor junction, it becomes difficult to crystallize in the process of vitrification.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 3 since it contains the oxide of an alkaline-earth metal and does not contain Zn substantially, the glass composition for semiconductor junction protection which concerns on Embodiment 1 As in the case of a product, the average linear expansion coefficient at 50 ° C. to 550 ° C. can be made close to the linear expansion coefficient of silicon within a range not crystallizing during the vitrification process. For this reason, even when a thin wafer is used, warpage of the wafer during the process can be prevented. Further, even when the glass layer is deposited thick, it is possible to prevent the wafer from warping during the process, and thus it becomes possible to manufacture a semiconductor device with higher reliability.
  • the glass composition for semiconductor junction protection which concerns on Embodiment 3 since the glass composition for semiconductor junction protection contains nickel oxide, it is the same as that of the case of the glass composition for semiconductor junction protection which concerns on Embodiment 1.
  • the “layer comprising the glass composition for protecting a semiconductor junction” formed by electrophoresis thus, it is possible to suppress the occurrence of a situation in which the reverse characteristics of the semiconductor device deteriorate.
  • the raw material contains all the alkaline earth metal oxides among CaO, BaO and MgO, the semiconductor junction according to the second embodiment.
  • Glass with desired properties glass with low firing temperature, high chemical resistance, average linear expansion coefficient within a predetermined range, hardly crystallized, and less likely to generate bubbles than protective glass composition) ) Can be produced more easily.
  • the glass composition for protecting a semiconductor junction according to Embodiment 3 can be manufactured as follows. That is, after preparing the raw materials (SiO 2 , H 3 BO 3 , Al 2 O 3 , CaCO 3 , BaCO 3 , MgO and NiO) so as to have the composition ratio (molar ratio) described above, the mixture is thoroughly stirred in a mixer. The mixed raw material was put in a platinum crucible, heated to a predetermined temperature (1550 ° C.) in an electric furnace and melted for 2 hours. Thereafter, the melt is poured into a water-cooled roll to obtain flaky glass flakes. Thereafter, the glass flakes are pulverized with a ball mill or the like to a predetermined average particle size to produce a powdery glass composition.
  • the raw materials SiO 2 , H 3 BO 3 , Al 2 O 3 , CaCO 3 , BaCO 3 , MgO and NiO
  • the fourth embodiment is an embodiment according to a method for manufacturing a semiconductor device.
  • the method for manufacturing a semiconductor device includes a first step of preparing a semiconductor element having a pn junction exposed portion where a pn junction is exposed, and a second step of forming a glass layer so as to cover the pn junction exposed portion. In this order. And in the said 2nd process, a glass layer is formed using the glass composition for semiconductor joining protection which concerns on Embodiment 1.
  • FIG. 1 a semiconductor substrate having a pn junction parallel to the main surface is prepared, and a groove having a depth exceeding the pn junction is formed from one surface of the semiconductor substrate to expose the pn junction inside the groove.
  • the second step includes a step of forming a glass layer so as to directly cover the pn junction exposed portion inside the groove.
  • FIGS. 1 and 2 are views for explaining a method of manufacturing a semiconductor device according to the fourth embodiment.
  • FIGS. 2A to 2D are process diagrams.
  • the semiconductor device manufacturing method according to the fourth embodiment includes a “semiconductor substrate forming step”, a “groove forming step”, a “glass layer forming step”, a “photoresist forming step”, “ The “oxide film removing step”, “roughened region forming step”, “electrode forming step”, and “semiconductor substrate cutting step” are performed in this order.
  • the method for manufacturing the semiconductor device according to the fourth embodiment will be described in the order of steps.
  • p + -type diffusion layer 112 is diffused by diffusion of p-type impurities from one surface of n ⁇ -type semiconductor substrate (n ⁇ -type silicon substrate) 110, and n-type impurities from the other surface.
  • An n + -type diffusion layer 114 is formed by diffusion to form a semiconductor substrate in which a pn junction parallel to the main surface is formed.
  • oxide films 116 and 118 are formed on the surfaces of the p + type diffusion layer 112 and the n + type diffusion layer 114 by thermal oxidation (see FIG. 1A).
  • (F) Roughened region forming step Next, a roughened surface for increasing the adhesion between the Ni-plated electrode and the semiconductor substrate by performing a roughening treatment on the surface of the semiconductor substrate in the portion 130 where the Ni-plated electrode film is formed.
  • the formation region 132 is formed (see FIG. 2B).
  • Electrode forming step Ni plating is performed on the semiconductor substrate to form the anode electrode 134 on the roughened region 132 and the cathode electrode 136 is formed on the other surface of the semiconductor substrate (FIG. 2C). )reference.).
  • a highly reliable mesa semiconductor device semiconductor device according to Embodiment 4
  • semiconductor device semiconductor device according to Embodiment 4
  • a conventional “silicic acid” is used by using a glass material not containing lead.
  • a highly reliable semiconductor device can be manufactured in the same manner as in the case of using “a glass material containing lead as a main component”.
  • the manufacturing method of the semiconductor device which concerns on Embodiment 4 in order to manufacture a semiconductor device using the glass composition for semiconductor junction protection which concerns on Embodiment 1, it manufactures with the manufacturing method of the semiconductor device which concerns on Embodiment 4.
  • the manufactured semiconductor device has a corresponding effect among the effects of the glass composition for protecting a semiconductor junction according to the first embodiment.
  • the fifth embodiment relates to a method for manufacturing a semiconductor device.
  • the semiconductor device manufacturing method according to the fifth embodiment is similar to the semiconductor device manufacturing method according to the fourth embodiment.
  • the first step is to prepare a semiconductor element having a pn junction exposed portion where the pn junction is exposed, and the pn junction exposure.
  • a glass layer is formed using the glass composition for semiconductor joining protection which concerns on Embodiment 1.
  • the first step includes a step of forming a pn junction exposed portion on the surface of the semiconductor substrate, and the second step includes a pn on the surface of the semiconductor substrate. Forming a glass layer so as to directly cover the joint exposed portion.
  • FIGS. 3 and 4 are views for explaining the method for manufacturing the semiconductor device according to the fifth embodiment.
  • 3A to FIG. 3C and FIG. 4A to FIG. 4C are process diagrams.
  • the semiconductor device manufacturing method according to the fifth embodiment includes a “semiconductor substrate preparation step”, a “p + -type diffusion layer formation step”, an “n + -type diffusion layer formation step”, “ The “glass layer forming step”, “glass layer etching step” and “electrode forming step” are performed in this order.
  • the semiconductor device manufacturing method according to the fifth embodiment will be described below in the order of steps.
  • a p-type impurity for example, boron ions
  • a p + type diffusion layer 214 is formed by thermal diffusion (see FIG. 3B).
  • a pn junction exposed portion A is formed on the surface of the semiconductor substrate.
  • n + -type diffusion layer forming step Next, after removing the mask M1 and forming the mask M2, an n - type is formed on the surface of the n ⁇ -type epitaxial layer 212 via the mask M2 by ion implantation. Impurities (for example, arsenic ions) are introduced. Thereafter, an n + -type diffusion layer 216 is formed by thermal diffusion (see FIG. 3C).
  • a highly reliable planar semiconductor device semiconductor device according to Embodiment 5 200 can be manufactured.
  • the semiconductor device manufacturing method according to the fifth embodiment is the same as the semiconductor device manufacturing method according to the fourth embodiment except that the method is a method for manufacturing a planar semiconductor device. This has a corresponding effect among the effects of the device manufacturing method.
  • the semiconductor device manufacturing method according to the sixth embodiment is similar to the semiconductor device manufacturing method according to the fourth embodiment.
  • the first step is to prepare a semiconductor element having a pn junction exposed portion where the pn junction is exposed, and the pn junction exposure.
  • a glass layer is formed using the glass composition for semiconductor joining protection which concerns on Embodiment 1.
  • the second step forms an insulating layer on the exposed pn junction in the trench.
  • a mesa-type pn diode is manufactured as the semiconductor device.
  • FIGS. 5 and 6 are views for explaining the method for manufacturing the semiconductor device according to the sixth embodiment.
  • 5 (a) to 5 (d) and FIGS. 6 (a) to 6 (d) are process diagrams.
  • the method for manufacturing a semiconductor device according to the sixth embodiment includes a “semiconductor substrate forming step”, a “groove forming step”, an “insulating layer forming step”, a “glass layer forming step”, “ The “photoresist forming step”, “oxide film removing step”, “roughened region forming step”, “electrode forming step”, and “semiconductor substrate cutting step” are performed in this order.
  • the semiconductor device manufacturing method according to the sixth embodiment will be described below in the order of steps.
  • p + -type diffusion layer 112 is diffused by diffusion of p-type impurities from one surface of n ⁇ -type semiconductor substrate (n ⁇ -type silicon substrate) 110, and n-type impurities from the other surface.
  • An n + -type diffusion layer 114 is formed by diffusion to form a semiconductor substrate in which a pn junction parallel to the main surface is formed.
  • oxide films 116 and 118 are formed on the surfaces of the p + type diffusion layer 112 and the n + type diffusion layer 114 by thermal oxidation (see FIG. 5A).
  • an insulating layer 121 made of a silicon oxide film is formed on the inner surface of the groove 120 by a thermal oxidation method using dry oxygen (DryO 2 ) (see FIG. 5C).
  • the thickness of the insulating layer 121 is in the range of 5 nm to 60 nm (for example, 20 nm).
  • the insulating layer is formed by placing the semiconductor substrate in a diffusion furnace and then treating it at 900 ° C. for 10 minutes while flowing oxygen gas. If the thickness of the insulating layer 121 is less than 5 nm, the effect of reducing the reverse current may not be obtained. On the other hand, if the thickness of the insulating layer 121 exceeds 60 nm, a layer made of a glass composition may not be formed by electrophoresis in the next glass layer forming step.
  • the glass layer 124 is formed so that the inner surface of the groove
  • (F) Roughened region forming step Next, a roughened surface for increasing the adhesion between the Ni-plated electrode and the semiconductor substrate by performing a roughening treatment on the surface of the semiconductor substrate in the portion 130 where the Ni-plated electrode film is formed.
  • the formation region 132 is formed (see FIG. 6B).
  • a highly reliable mesa semiconductor device semiconductor device according to Embodiment 6 102 can be manufactured.
  • the semiconductor device is manufactured using the glass composition for protecting a semiconductor junction according to the first embodiment, similarly to the method for manufacturing the semiconductor device according to the fourth embodiment. Therefore, it is possible to manufacture a highly reliable semiconductor device using a glass material not containing lead as in the case of using a conventional “glass material mainly composed of lead silicate”.
  • the insulating layer 121 is interposed between the semiconductor substrate and the glass layer 124, the insulating property is improved, and the composition of the glass layer and the glass are increased. It becomes difficult to be affected by the firing conditions, and it becomes possible to stably manufacture a semiconductor device having a low reverse current.
  • the method for manufacturing a semiconductor device according to the sixth embodiment when the obtained semiconductor device is molded with resin to form a resin-encapsulated semiconductor device, the conventional “glass material mainly composed of lead silicate” As compared with a semiconductor device obtained by molding a semiconductor device obtained by using resin, a high temperature reverse bias withstand capability can be increased.
  • the glass layer 124 comes into contact with the insulating layer 121 having higher wettability than the semiconductor substrate.
  • bubbles are less likely to be generated from the interface between the semiconductor substrate and the glass layer. For this reason, generation
  • the second step covers the step of forming an insulating layer on the pn junction exposed portion inside the trench, and the pn junction exposed portion is covered via the insulating layer. Since the method is the same as the method for manufacturing the semiconductor device according to the fourth embodiment except that the step of forming a glass layer is included, the corresponding effect among the effects of the method for manufacturing the semiconductor device according to the fourth embodiment is provided. .
  • the semiconductor device manufacturing method according to the seventh embodiment is similar to the semiconductor device manufacturing method according to the fifth embodiment, in which a first step of preparing a semiconductor element having a pn junction exposed portion where a pn junction is exposed, and a pn junction exposure. And a second step of forming a glass layer so as to cover the part in this order. And in the said 2nd process, a glass layer is formed using the glass composition for semiconductor joining protection which concerns on Embodiment 1.
  • the second step forms an insulating layer on the pn junction exposed portion in the semiconductor element. And a step of forming a glass layer so as to cover the exposed portion of the pn junction through the insulating layer.
  • a planar pn diode is manufactured as the semiconductor device.
  • FIG. 7 and 8 are views for explaining the semiconductor device manufacturing method according to the seventh embodiment.
  • FIG. 7A to FIG. 7D and FIG. 8A to FIG. 8D are process diagrams.
  • the semiconductor device manufacturing method according to the seventh embodiment includes a “semiconductor substrate preparation step”, a “p + -type diffusion layer formation step”, an “n + -type diffusion layer formation step”, “ The “insulating layer forming step”, “glass layer forming step”, “etching step”, and “electrode forming step” are performed in this order.
  • the semiconductor device manufacturing method according to the seventh embodiment will be described below in the order of steps.
  • a p-type impurity for example, boron ions
  • a p + type diffusion layer 214 is formed by thermal diffusion (see FIG. 7B).
  • a pn junction exposed portion A is formed on the surface of the semiconductor substrate.
  • n + -type diffusion layer forming step Next, after removing the mask M1 and forming the mask M2, an n - type is formed on the surface of the n ⁇ -type epitaxial layer 212 via the mask M2 by ion implantation. Impurities (for example, arsenic ions) are introduced. Thereafter, an n + -type diffusion layer 216 is formed by thermal diffusion (see FIG. 7C).
  • the thickness of the insulating layer 218 is less than 5 nm, the effect of reducing the reverse current may not be obtained. On the other hand, if the thickness of the insulating layer 218 exceeds 60 nm, a layer made of a glass composition may not be formed by electrophoresis in the next glass layer forming step.
  • the highly reliable planar semiconductor device (semiconductor device according to the seventh embodiment) 202 can be manufactured.
  • the semiconductor device is manufactured using the glass composition for protecting a semiconductor junction according to the first embodiment, similarly to the method for manufacturing the semiconductor device according to the fifth embodiment. Therefore, it is possible to manufacture a highly reliable semiconductor device using a glass material not containing lead as in the case of using a conventional “glass material mainly composed of lead silicate”.
  • the insulating layer 218 is interposed between the semiconductor substrate and the glass layer 220, the insulating property is improved, and the composition of the glass layer and the glass are increased. It becomes difficult to be affected by the firing conditions, and it becomes possible to stably manufacture a semiconductor device having a low reverse current.
  • the method of manufacturing a semiconductor device according to the seventh embodiment when the obtained semiconductor device is molded with resin to form a resin-encapsulated semiconductor device, the conventional “glass material mainly composed of lead silicate” As compared with a semiconductor device obtained by molding a semiconductor device obtained by using resin, a high temperature reverse bias withstand capability can be increased.
  • the glass layer 220 comes into contact with the insulating layer 218 having higher wettability than the semiconductor substrate.
  • bubbles are less likely to be generated from the interface between the semiconductor substrate and the glass layer. For this reason, generation
  • the second step covers the step of forming an insulating layer on the pn junction exposed portion in the semiconductor element and the pn junction exposed portion through the insulating layer. Since it is the same as that of the manufacturing method of the semiconductor device which concerns on Embodiment 5 except the point including the process of forming a glass layer, it has an applicable effect among the effects which the manufacturing method of the semiconductor device which concerns on Embodiment 5 has.
  • FIG. 9 is a chart showing the conditions and results of the examples.
  • the raw materials were prepared so that the composition ratios shown in Examples 1 to 5 and Comparative Examples 1 to 9 (see FIG. 9) were obtained, and after stirring well with a mixer, the mixed raw materials were placed in a platinum crucible, and an electric furnace The temperature was raised to a predetermined temperature (1350 ° C. to 1550 ° C.) for 2 hours. Thereafter, the melt was poured into a water-cooled roll to obtain flaky glass flakes. The glass flakes were pulverized with a ball mill until the average particle size became 5 ⁇ m to obtain a powdery glass composition.
  • raw materials used in the examples SiO 2, H 3 BO 3 , Al 2 O 3, ZnO, a CaCO 3, BaCO 3, MgO, NiO, ZrO 2 and PbO.
  • Evaluation item 1 (environmental impact)
  • the object of the present invention is to make it possible to manufacture a highly reliable semiconductor device in the same manner as in the case of using a conventional “glass material mainly composed of lead silicate” using a glass material not containing lead. Therefore, when the lead component is not included, an evaluation of “ ⁇ ” is given, and when the lead component is included, an evaluation of “x” is given.
  • Evaluation item 2 (firing temperature) If the firing temperature is too high, the influence on the semiconductor device being manufactured increases. Therefore, when the firing temperature is 1000 ° C. or lower, an evaluation of “O” is given, and when the firing temperature exceeds 1000 ° C., Evaluation was given. In addition, the number in parentheses in the column of evaluation item 2 in FIG. 9 indicates the firing temperature.
  • Evaluation item 3 (chemical resistance) An evaluation of “ ⁇ ” was given when the glass composition was hardly soluble in hydrofluoric acid, and an evaluation of “x” was given when it was soluble in hydrofluoric acid. Among these, the test of whether to show poor solubility in hydrofluoric acid was carried out by the following two test methods (Test Methods 1 and 2).
  • Test method 1 Using each glass composition, a glass layer was formed on the surface of a mirror-finished silicon wafer by electrophoresis and baked, and then cut into a size of 10 mm ⁇ 10 mm to obtain a test piece. Then, each test piece was immersed in a hydrofluoric acid solution (6%) for 5 minutes, and the weight change before and after immersion was measured. As a result, an evaluation of “ ⁇ ” was given when the weight change of the test piece was 2.0 mg or less, and an evaluation of “x” was given when the weight change of the test piece exceeded 2.0 mg.
  • FIG. 11 shows the results of Test Method 1 and Test Method 2.
  • the glass compositions for protecting semiconductor junctions according to Comparative Examples 7 to 9 were not crystallized during the vitrification process, and therefore could not be evaluated in the evaluation item 3. Therefore, “ ⁇ ” is described in the column of the evaluation item 3 in FIG.
  • the numbers in parentheses indicate the average linear expansion coefficient of glass composition at 50 ° C. to 550 ° C. ⁇ 10 + 6 .
  • the linear expansion coefficient of silicon is 3.73 ⁇ 10 ⁇ 6 .
  • FIG. 12 is a diagram illustrating reverse characteristics in the semiconductor device.
  • FIG. 12A is a diagram showing reverse characteristics in a semiconductor device manufactured using the glass composition for protecting a semiconductor junction of Example 1
  • FIG. 12B is a glass composition for protecting the semiconductor junction of Example 3.
  • FIG. 12C is a diagram showing the reverse direction characteristics in the semiconductor device manufactured using the glass composition for protecting a semiconductor junction of Example 5, and FIG. is there.
  • Evaluation item 6 Presence / absence of crystallization
  • a semiconductor device (pn diode) is manufactured by a method similar to the method for manufacturing a semiconductor device according to the sixth embodiment.
  • an evaluation of “ ⁇ ” is given, and crystallization is performed.
  • an evaluation of “x” was given.
  • Evaluation item 7 (whether or not bubbles are generated) The presence or absence of bubbles was observed when a glass layer was formed on a silicon substrate via an insulating layer. That is, a semiconductor device (pn diode) is manufactured by a method similar to the method for manufacturing the semiconductor device according to the sixth embodiment, and bubbles are generated inside the glass layer 124 (particularly, in the vicinity of the interface with the insulating layer 121). Was observed (preliminary evaluation).
  • a glass layer was formed on the surface of a mirror-finished silicon wafer via an insulating layer by electrophoresis using each glass composition, fired, and then cut into a size of 10 mm ⁇ 10 mm to obtain a test piece. Thereafter, it was observed with a metal microscope whether or not there were bubbles in the glass layer of the test piece (this evaluation).
  • a semiconductor device (pn diode) is manufactured by the same method as the semiconductor device manufacturing method according to the fourth embodiment, and bubbles are generated inside the glass layer 124 (particularly, near the boundary surface with the silicon substrate). It was observed (preliminary evaluation (reference)). Further, a glass layer was directly formed on the surface of a mirror-finished silicon wafer by electrophoresis using each glass composition, and then fired, and then cut into a size of 10 mm ⁇ 10 mm to obtain a test piece. Thereafter, it was observed with a metal microscope whether or not there were bubbles in the glass layer of the test piece (this evaluation (reference)).
  • FIG. 13 is a diagram for explaining the bubbles b generated in the glass layer 124 in the preliminary evaluation and the preliminary evaluation (reference).
  • 13A is a cross-sectional view of the semiconductor device when the bubble b is not generated in the preliminary evaluation
  • FIG. 13B is a cross-sectional view of the semiconductor device when the bubble b is generated in the preliminary evaluation (reference). It is.
  • FIG. 13 is a photograph shown to explain bubbles b generated inside the glass layer in this evaluation and this evaluation (reference).
  • FIG. 13A is an enlarged view showing the boundary surface between the silicon substrate and the glass layer when the bubble b is not generated in this evaluation
  • FIG. 13B shows the bubble b in this evaluation (reference).
  • the glass compositions according to Examples 1 to 5 were evaluated as “ ⁇ ” for all the evaluation items (evaluation items 1 to 7).
  • the glass compositions according to Examples 1 to 5 are all glass compositions that do not contain lead, but (a) can be fired at an appropriate temperature (for example, 1000 ° C. or less), and are used in the step (b).
  • the glass layer is formed using the glass composition for protecting a semiconductor junction according to Embodiment 1, but the present invention is not limited to this.
  • the glass layer may be formed using another glass composition for protecting a semiconductor junction that falls within the scope of claim 1.
  • nickel oxide is used as “at least one metal oxide selected from the group consisting of nickel oxide, copper oxide, manganese oxide, and zirconium oxide”.
  • the present invention is not limited to this.
  • copper oxide, manganese oxide, or zirconium oxide may be used.
  • “at least one metal oxide selected from the group consisting of nickel oxide, copper oxide, manganese oxide, and zirconium oxide” may not be used.
  • the glass layer is formed using electrophoresis, but the present invention is not limited to this.
  • the glass layer may be formed by a spin coating method, a screen printing method, a doctor blade method, or other glass layer forming methods.
  • the glass layer is formed using the spin coating method, but the present invention is not limited to this.
  • the glass layer may be formed by an electrophoresis method, a screen printing method, a doctor blade method, or another glass layer forming method.
  • an organic binder is added to the glass composition for protecting a semiconductor junction of the present invention. It is preferable to form a glass layer using the prepared mixture.
  • the organic binder disappears during glass firing, and a desired glass layer can be formed.
  • the insulating layer made of the silicon oxide film is formed by the thermal oxidation method using dry oxygen (DryO 2 ), but the present invention is not limited to this.
  • an insulating layer made of a silicon oxide film may be formed by a thermal oxidation method using dry oxygen and nitrogen (DryO 2 + N 2 ), or a silicon oxide film may be formed by a thermal oxidation method using wet oxygen (WetO 2 ).
  • An insulating layer made of silicon oxide may be formed, or an insulating layer made of a silicon oxide film may be formed by a thermal oxidation method using wet oxygen and nitrogen (WetO 2 + N 2 ).
  • an insulating layer made of a silicon oxide film may be formed by CVD. Furthermore, an insulating layer other than the silicon oxide film (for example, an insulating layer made of a silicon nitride film, a high-resistance semi-insulating layer (for example, SIPOS)) may be formed.
  • the photoresist 126 is used as a mask when the oxide film 116 is etched.
  • the present invention is not limited to this.
  • a pitch-based glass protective film may be used.
  • the semiconductor substrate in which the n ⁇ type epitaxial layer 212 is stacked on the n + type silicon substrate 210 is used.
  • the n ⁇ type silicon substrate has a p-type impurity such as phosphorus.
  • a semiconductor substrate in which an n + layer is formed by diffusing may be used.
  • the present invention it is preferable to use a glass composition that hardly causes crystallization in the firing process of the glass composition layer. By doing so, it becomes possible to stably manufacture a semiconductor device having a low reverse leakage current.
  • the present invention is different from the technique described in Japanese Patent Application Laid-Open No. Sho 63-117929 in which the glass composition is changed to a glass ceramic body having a high crystallinity during the firing process of the glass layer.
  • the present invention it is preferable to use a raw material which does not substantially contain Bi. By doing in this way, it becomes difficult for a glass layer to raise
  • the present invention is different from the technique described in JP 2005-525287 A using a raw material containing Bi.
  • the raw material which does not contain Cu substantially it becomes difficult for the glass layer to crystallize during the firing process of the glass composition layer, and this also makes it possible to stably manufacture a semiconductor device having a low reverse leakage current.
  • the present invention is different from the technique described in Japanese Patent Application Laid-Open No. 2001-287984 using a raw material containing Cu.
  • the present invention has been described by taking a diode (mesa type pn diode, planar type pn diode) as an example, but the present invention is not limited to this.
  • the present invention can also be applied to all semiconductor devices (for example, thyristors, power MOSFETs, IGBTs, etc.) where the pn junction is exposed.
  • a silicon substrate is used as the semiconductor substrate, but the present invention is not limited to this.
  • a semiconductor substrate such as a SiC substrate, a GaN substrate, or a GaO substrate can be used.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Glass Compositions (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Engineering (AREA)

Abstract

　少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まないことを特徴とする半導体接合保護用ガラス組成物。　本発明の半導体接合保護用ガラス組成物によれば、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に、高耐圧の半導体装置を製造することが可能となる。また、Ｚｎを実質的に含有しないことから、耐薬品性（特に耐フッ酸性）が高くなり、高信頼性の半導体装置を製造することが可能となる。また、シリコン酸化膜をエッチング除去する工程などでガラス層をレジストで保護する必要がなくなるため、工程を簡略化できるという効果も得られる。

Description

半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
　本発明は、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置に関する。
　メサ型の半導体装置を製造する過程でｐｎ接合露出部を覆うようにパッシベーション用のガラス層を形成する半導体装置の製造方法が知られている（例えば、特許文献１参照。）。
　図１５及び図１６は、そのような従来の半導体装置の製造方法を説明するために示す図である。図１５（ａ）～図１５（ｄ）及び図１６（ａ）～図１６（ｄ）は各工程図である。
　従来の半導体装置の製造方法は、図１５及び図１６に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、従来の半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
　まず、ｎ－型半導体基板（ｎ－型シリコン基板）９１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層９１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層９１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を形成する。その後、熱酸化によりｐ＋型拡散層９１２及びｎ＋型拡散層９１４の表面に酸化膜９１６，９１８を形成する（図１５（ａ）参照。）。
（ｂ）溝形成工程
　次に、フォトエッチング法によって、酸化膜９１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝９２０を形成する（図１５（ｂ）参照。）。
（ｃ）ガラス層形成工程
　次に、溝９２０の表面に、電気泳動法により溝９２０の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層９２４を形成する（図１５（ｃ）参照。）。
（ｄ）フォトレジスト形成工程
　次に、ガラス層９２４の表面を覆うようにフォトレジスト９２６を形成する（図１５（ｄ）参照。）。
（ｅ）酸化膜除去工程
　次に、フォトレジスト９２６をマスクとして酸化膜９１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位９３０における酸化膜９１６を除去する（図１６（ａ）参照。）。
（ｆ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位９３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域９３２を形成する（図１６（ｂ）参照。）。
（ｇ）電極形成工程
　次に、半導体基体にＮｉめっきを行い、粗面化領域９３２上にアノード電極９３４を形成するとともに、半導体基体の他方の表面にカソード電極９３６を形成する（図１６（ｃ）参照。）。
（ｈ）半導体基体切断工程
　次に、ダイシング等により、ガラス層９２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）９００を作成する（図１６（ｄ）参照。）。
　以上説明したように、従来の半導体装置の製造方法は、主面に平行なｐｎ接合が形成された半導体基体の一方の表面からｐｎ接合を超える溝９２０を形成する工程（図１５（ａ）及び図１５（ｂ）参照。）と、当該溝９２０の内部にｐｎ接合露出部を覆うようにパッシベーション用のガラス層９２４を形成する工程（図１５（ｃ）参照。）とを含む。このため、従来の半導体装置の製造方法によれば、溝９２０の内部にパッシベーション用のガラス層９２４を形成した後半導体基体を切断することにより、高信頼性のメサ型半導体装置を製造することができる。
特開２００４－８７９５５号公報
　ところで、パッシベーション用のガラス層に用いるガラス材料としては、（ａ）適正な温度で焼成できること、（ｂ）工程で使用する薬品（王水、めっき液及びフッ酸）に耐えること、（ｃ）工程中におけるウェーハの反りを防止するためシリコンの線膨張率に近い線膨張率を有すること（特に５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近いこと）及び（ｄ）優れた絶縁性を有することという条件を満たす必要があることから、従来より「珪酸鉛を主成分としたガラス材料」が広く用いられている。
　しかしながら、「珪酸鉛を主成分としたガラス材料」には環境負荷の大きい鉛が含まれており、近未来にはそのような「珪酸鉛を主成分としたガラス材料」の使用が禁止されていくことになると考えられる。
　そこで、本発明は、上記した事情に鑑みてなされたもので、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に、高信頼性の半導体装置を製造することを可能とする、半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を提供することを目的とする。
［１］本発明の半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まないことを特徴とする。
［２］本発明の半導体接合保護用ガラス組成物においては、前記原料は、前記アルカリ土類金属の酸化物として、ＣａＯ及びＢａＯのうち１つのアルカリ土類金属の酸化物を含有することが好ましい。
［３］本発明の半導体接合保護用ガラス組成物においては、前記原料は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＢａＯ及びＭｇのうち２つのアルカリ土類金属の酸化物を含有することが好ましい。
［４］本発明の半導体接合保護用ガラス組成物においては、前記原料は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＢａＯ及びＭｇのうちすべてのアルカリ土類金属の酸化物を含有することが好ましい。
［５］本発明の半導体接合保護用ガラス組成物においては、前記原料は、Ｐを実質的に含有しないことが好ましい。
［６］本発明の半導体接合保護用ガラス組成物においては、前記原料は、Ｂｉを実質的に含有しないことが好ましい。
［７］本発明の半導体接合保護用ガラス組成物においては、前記原料は、ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物をさらに含有することが好ましい。
［８］本発明の半導体接合保護用ガラス組成物は、５０℃～５５０℃の温度範囲において、平均線膨張率が３．３×１０－６～４．５×１０－６の範囲内にあることが好ましい。
［９］本発明の半導体接合保護用ガラス組成物においては、ＳｉＯ２の含有量が５０．０ｍｏｌ％～６８．０ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が６．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が７．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が７．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内にあることが好ましい。
［１０］本発明の半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、前記ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法であって、前記第２工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする。
［１１］本発明の半導体装置の製造方法においては、前記第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内部に前記ｐｎ接合露出部を形成する工程とを含み、前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことが好ましい。
［１２］本発明の半導体装置の製造方法においては、前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことが好ましい。
［１３］本発明の半導体装置の製造方法においては、前記第２工程は、前記溝の内部における前記ｐｎ接合露出部上に絶縁層又は高抵抗半絶縁層を形成する工程と、前記絶縁層又は高抵抗半絶縁層を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことが好ましい。
［１４］本発明の半導体装置の製造方法においては、前記第１工程は、半導体基体の表面に前記ｐｎ接合露出部を形成する工程を含み、前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことが好ましい。
［１５］本発明の半導体装置の製造方法においては、前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことが好ましい。
［１６］本発明の半導体装置の製造方法においては、前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部上に絶縁層又は高抵抗半絶縁層を形成する工程と、前記絶縁層又は高抵抗半絶縁層を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことが好ましい。
［１７］本発明の半導体装置の製造方法においては、前記半導体接合保護用ガラス組成物は、脱泡剤としての多価元素を実質的に含有しない半導体接合保護用ガラス組成物であることが好ましい。
［１８］本発明の半導体装置の製造方法においては、前記多価元素は、Ｖ、Ｍｎ、Ｓｎ、Ｃｅ、Ｎｂ及びＴａを含むことが好ましい。
［１９］本発明の半導体装置は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、前記ｐｎ接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、前記ガラス層は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする。
　なお、本発明において、少なくともある特定成分（ＳｉＯ２、Ｂ２Ｏ３等）を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。
　また、本発明において、ある特定元素（Ｐｂ、Ａｓ等）を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記ある特定元素が混入したガラス組成物を排除するものではない。
　また、本発明のように半導体接合保護用ガラス組成物がいわゆる酸化物系のガラス組成物である場合、ある特定元素（Ｐｂ、Ａｓ等）を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。
　また、本発明において、高抵抗半絶縁層とは、例えばＳＩＰＯＳ（Semi-Insulated POlycrystalline Silicon）のように高抵抗の半絶縁層のことをいい、高抵抗層又は半絶縁層ということもできる。
　本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
　また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体接合保護用ガラス組成物がＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、耐薬品性（特に耐フッ酸性）が高くなり、高信頼性の半導体装置を製造することが可能となる。この場合、耐フッ酸性が高くなると、工程中でシリコン酸化膜をエッチング除去する工程（後述する図１（ｄ）参照。）などでガラス層をレジストで保護する必要がなくなるため、工程を簡略化できるという効果も得られる。
　また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体接合保護用ガラス組成物がアルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、ガラス化の過程で結晶化し難くなる。
　また、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体接合保護用ガラス組成物がアルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、ガラス化の過程で結晶化しない範囲で、５０℃～５５０℃における平均線膨張率をシリコンの線膨張率に近い線膨張率（例えば３．３×１０－６～４．５×１０－６）にすることができる。このため、薄型ウェーハを使用したときでも工程中におけるウェーハの反りを防止することが可能となる。また、ガラス層を厚く堆積した場合であっても、工程中におけるウェーハの反りを防止することが可能となるため、より一層高信頼性の半導体装置を製造することが可能となる。
　ところで、半導体装置を製造する過程で、半導体接合保護用ガラス組成物として、フィラーを含む半導体接合保護用ガラス組成物を用いた場合には、ｐｎ接合露出部を覆うように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが困難となる場合がある。すなわち、電気泳動法により半導体接合保護用ガラス組成物からなる層を形成する場合には、電気泳動の不均一により半導体接合保護用ガラス組成物からなる層を均一に形成することが困難となり、スピンコート法、スクリーン印刷法、ドクターブレード法により半導体接合保護用ガラス組成物からなる層を形成する場合には、粒径や比重などの違いにより半導体接合保護用ガラス組成物からなる層を均一に形成することが困難となる場合がある。
　これに対して、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置によれば、半導体接合保護用ガラス組成物として、フィラーを含まない半導体接合保護用ガラス組成物からなる層を用いたことから、ｐｎ接合露出部を覆うように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
　ここで、Ｐｂを実質的に含有しないこととしたのは、本発明の目的が「鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することを可能とする」ことにあるからである。
　また、Ａｓと、Ｓｂとを実質的に含有しないこととしたのは、これらの成分は毒性を有するため、これらの成分の使用を制限する動きが広がりつつあるからである。
　また、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないこととしたのは、これらの成分を含有する場合には平均線膨張率や焼成温度の点で有利であるが、半導体装置の絶縁性が低下する場合があるからである。
　本発明の発明者らの研究により、これらの成分（すなわち、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎ。）を実質的に含有しない場合であっても、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、アルカリ土類金属の酸化物とを含有するガラス組成物は、半導体接合保護用ガラス組成物として使用可能であることが分かった。すなわち、本発明の半導体接合保護用ガラス組成物によれば、鉛を含まないガラス材料を用いて従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
実施形態４に係る半導体装置の製造方法を説明するために示す図である。 実施形態４に係る半導体装置の製造方法を説明するために示す図である。 実施形態５に係る半導体装置の製造方法を説明するために示す図である。 実施形態５に係る半導体装置の製造方法を説明するために示す図である。 実施形態６に係る半導体装置の製造方法を説明するために示す図である。 実施形態６に係る半導体装置の製造方法を説明するために示す図である。 実施形態７に係る半導体装置の製造方法を説明するために示す図である。 実施形態８に係る半導体装置の製造方法を説明するために示す図である。 実施例の条件及び結果を示す図表である。 エッチング部と非エッチング部との段差を示す図である。 試験方法１及び試験方法２の結果を示す図表である。 半導体装置における逆方向特性を示す図である。 予備評価及び予備評価（参考）においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。 本評価及び本評価（参考）においてガラス層１２４の内部に発生する泡ｂを説明するために示す写真である。 従来の半導体装置の製造方法を説明するために示す図である。 従来の半導体装置の製造方法を説明するために示す図である。
　以下、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置について、図に示す実施の形態に基づいて説明する。
［実施形態１］
　実施形態１は、半導体接合保護用ガラス組成物に係る実施形態である。
　実施形態１に係る半導体接合保護用ガラス組成物は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まないものである。そして、上記原料は、アルカリ土類金属の酸化物として、ＣａＯ及びＢａＯのうち１つのアルカリ土類金属の酸化物を含有する。
　実施形態１に係る半導体接合保護用ガラス組成物は、ＳｉＯ２の含有量が５０．０ｍｏｌ％～６８．０ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が６．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が７．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が７．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内にあり、ニッケル酸化物の含有量が０．０１ｍｏｌ％～３．０ｍｏｌ％の範囲内にある。
　上記した原料は、Ｐを実質的に含有しない。また、上記した原料は、Ｂｉを実質的に含有しない。
　実施形態１に係る半導体接合保護用ガラス組成物は、５０℃～５５０℃の温度範囲において、平均線膨張率が３．３×１０－６～４．５×１０－６の範囲内にある。
　実施形態１に係る半導体接合保護用ガラス組成物によれば、後述する実施例からも明らかなように、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
　また、実施形態１に係る半導体接合保護用ガラス組成物によれば、Ｚｎを実質的に含有しないことから、後述する実施例からも明らかなように、耐薬品性（特に耐フッ酸性）が高くなり、高信頼性の半導体装置を製造することが可能となる。この場合、耐フッ酸性が高くなると、工程中でシリコン酸化膜をエッチング除去する工程（後述する図１（ｄ）参照。）などでガラス層をレジストで保護する必要がなくなるため、工程を簡略化できるという効果も得られる。
　また、実施形態１に係る半導体接合保護用ガラス組成によれば、半導体接合保護用ガラス組成物がアルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、ガラス化の過程で結晶化し難くなる。
　また、実施形態１に係る半導体接合保護用ガラス組成物によれば、アルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、後述する実施例からも明らかなように、ガラス化の過程で結晶化しない範囲で、５０℃～５５０℃における平均線膨張率をシリコンの線膨張率に近接できるようになる。このため、薄型ウェーハを使用したときでも工程中におけるウェーハの反りを防止することが可能となる。また、ガラス層を厚く堆積した場合であっても、工程中におけるウェーハの反りを防止することが可能となるため、より一層高信頼性の半導体装置を製造することが可能となる。
　また、実施形態１に係る半導体接合保護用ガラス組成物によれば、フィラーを含まないことから、ｐｎ接合露出部を覆うように半導体接合保護用ガラス組成物からなる層を形成する際に当該半導体接合保護用ガラス組成物からなる層を均一に形成することが可能となる。
　また、実施形態１に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物がニッケル酸化物を含有するため、後述する実施例からも明らかなように、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン又は絶縁層）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向特性が劣化するという事態の発生を抑制することが可能となる。
　ここで、ＳｉＯ２の含有量を５０．０ｍｏｌ％～６８．０ｍｏｌ％の範囲内としたのは、ＳｉＯ２の含有量が５０．０ｍｏｌ％未満である場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからであり、ＳｉＯ２の含有量が６８．０ｍｏｌ％を超える場合には、焼成温度が高くなる傾向にあるからである。これらの観点から言えば、ＳｉＯ２の含有量を５８．０ｍｏｌ％～６６．０ｍｏｌ％の範囲内とするのがより一層好ましい。
　また、Ｂ２Ｏ３の含有量を６．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内としたのは、Ｂ２Ｏ３の含有量が６．０ｍｏｌ％未満である場合には、焼成温度が高くなる傾向があるからであり、Ｂ２Ｏ３の含有量が１８．０ｍｏｌ％を超える場合には、平均線膨張率が高くなる傾向にあるからである。これらの観点から言えば、Ｂ２Ｏ３の含有量を９．０ｍｏｌ％～１５．０ｍｏｌ％の範囲内とするのがより一層好ましい。
　また、Ａｌ２Ｏ３の含有量を７．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内としたのは、Ａｌ２Ｏ３の含有量が７．０ｍｏｌ％未満である場合には、ガラス化の過程で結晶化し易くなる傾向にあるからであり、Ａｌ２Ｏ３の含有量が１８．０ｍｏｌ％を超える場合には、絶縁性が低下する傾向にあるからである。これらの観点から言えば、Ａｌ２Ｏ３の含有量を９．０ｍｏｌ％～１５．０ｍｏｌ％の範囲内とするのがより一層好ましい。
　また、アルカリ土類金属の酸化物の含有量を７．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内としたのは、アルカリ土類金属の酸化物の含有量が７．０ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、アルカリ土類金属の酸化物の含有量が１８．０ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。これらの観点から言えば、アルカリ土類金属の酸化物の含有量を９．０ｍｏｌ％～１５．０ｍｏｌ％の範囲内とするのがより一層好ましい。
　アルカリ土類金属の酸化物として、ＣａＯ及びＢａＯのうち１つのアルカリ土類金属の酸化物を含有することとしたのは、アルカリ土類金属の酸化物として、ＭｇＯ１成分のみを含有する場合には、ガラス化の過程で結晶化し易くなるため単独での使用が困難となる場合があるからである。
　また、ニッケル酸化物の含有量を０．０１ｍｏｌ％～３．０ｍｏｌ％の範囲内としたのは、ニッケル酸化物の含有量が０．０１ｍｏｌ％未満である場合には、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）との境界面から発生することのある泡の発生を抑制することが困難となる場合があるからであり、ニッケル酸化物の含有量が３．０ｍｏｌ％を超える場合には、ガラス化の過程で結晶化し易くなる傾向にあるからである。これらの観点から言えば、ニッケル酸化物の含有量を０．１ｍｏｌ％～１．５ｍｏｌ％の範囲内とするのがより一層好ましい。
　実施形態１に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、（ＣａＣＯ３及びＢａＣＯ３のうち１つのアルカリ土類金属の酸化物）、ＭｇＯ及びＮｉＯ）を調合し、混合機でよく攪拌した後、その混合した原料を白金ルツボに入れ、電気炉中で所定温度（１５５０℃）まで上昇させて２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を製造する。
［実施形態２］
　実施形態２は、半導体接合保護用ガラス組成物に係る実施形態である。
　実施形態２に係る半導体接合保護用ガラス組成物は、基本的には実施形態１に係る半導体接合保護用ガラス組成物と同様の成分を含有するが、アルカリ土類金属の酸化物の組成が実施形態１に係る半導体接合保護用ガラス組成物とは異なる。すなわち、実施形態２に係る半導体接合保護用ガラス組成物は、アルカリ土類金属の酸化物として、ＣａＯ、ＢａＯ及びＭｇのうち２つのアルカリ土類金属の酸化物を含有する。
　実施形態２に係る半導体接合保護用ガラス組成物においては、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量は、実施形態１に係る半導体接合保護用ガラス組成物の場合と同じである。
　ここで、アルカリ土類金属の酸化物として、ＣａＯ及びＢａＯを含有する場合においては、ＣａＯ含有量が３．０ｍｏｌ％～１０．０ｍｏｌ％の範囲内にあり、ＢａＯ含有量が３．０ｍｏｌ％～１０．０ｍｏｌ％の範囲内にあることが好ましい。
　また、アルカリ土類金属の酸化物として、ＣａＯ及びＭｇＯを含有する場合においては、ＣａＯ含有量が３．０ｍｏｌ％～１０．０ｍｏｌ％の範囲内にあり、ＭｇＯ含有量が１．０ｍｏｌ％～５．０ｍｏｌ％の範囲内にあることが好ましい。
　また、２つのアルカリ土類金属の酸化物として、ＢａＯ及びＭｇＯを含有する場合においては、ＢａＯ含有量が３．０ｍｏｌ％～１０．０ｍｏｌ％の範囲内にあり、ＭｇＯ含有量が１．０ｍｏｌ％～５．０ｍｏｌ％の範囲内にあることが好ましい。
　このように実施形態２に係る半導体接合保護用ガラス組成物は、アルカリ土類金属の酸化物の組成が実施形態１に係る半導体接合保護用ガラス組成物とは異なるが、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
　また、実施形態２に係る半導体接合保護用ガラス組成物によれば、Ｚｎを実質的に含有しないことから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、耐薬品性（特に耐フッ酸性）が高くなり、高信頼性の半導体装置を製造することが可能となる。この場合、耐フッ酸性が高くなると、工程中でシリコン酸化膜をエッチング除去する工程などでガラス層をレジストで保護する必要がなくなるため、工程を簡略化できるという効果も得られる。
　また、実施形態２に係る半導体接合保護用ガラス組成によれば、半導体接合保護用ガラス組成物がアルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、ガラス化の過程で結晶化し難くなる。
　また、実施形態２に係る半導体接合保護用ガラス組成物によれば、アルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、ガラス化の過程で結晶化しない範囲で、５０℃～５５０℃における平均線膨張率をシリコンの線膨張率に近接できるようになる。このため、薄型ウェーハを使用したときでも工程中におけるウェーハの反りを防止することが可能となる。また、ガラス層を厚く堆積した場合であっても、工程中におけるウェーハの反りを防止することが可能となるため、より一層高信頼性の半導体装置を製造することが可能となる。
　また、実施形態２に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物がニッケル酸化物を含有するため、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン又は絶縁層）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向特性が劣化するという事態の発生を抑制することが可能となる。
　また、実施形態２に係る半導体接合保護用ガラス組成物によれば、原料が、ＣａＯ、ＢａＯ及びＭｇＯのうち２つのアルカリ土類金属の酸化物を含有することから、実施形態１に係る半導体接合保護用ガラス組成物の場合よりも、所望の特性を持ったガラス（焼成温度が低く、耐薬品性が高く、平均線膨張率が所定の範囲に入り、結晶化し難く、泡が発生し難いガラス）を製造し易いという効果も得られる。
　実施形態２に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、（ＣａＣＯ３、ＢａＣＯ３及びＭｇＯのうち２つのアルカリ土類金属の酸化物）及びＮｉＯ）を調合し、混合機でよく攪拌した後、その混合した原料を白金ルツボに入れ、電気炉中で所定温度（１５５０℃）まで上昇させて２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を製造する。
［実施形態３］
　実施形態３は、半導体接合保護用ガラス組成物に係る実施形態である。
　実施形態３に係る半導体接合保護用ガラス組成物は、基本的には実施形態１に係る半導体接合保護用ガラス組成物と同様の成分を含有するが、アルカリ土類金属の酸化物の組成が実施形態１に係る半導体接合保護用ガラス組成物とは異なる。すなわち、実施形態３に係る半導体接合保護用ガラス組成物は、アルカリ土類金属の酸化物として、ＣａＯ、ＢａＯ及びＭｇのうちすべてのアルカリ土類金属の酸化物を含有する。
　実施形態３に係る半導体接合保護用ガラス組成物においては、ＳｉＯ２の含有量、Ｂ２Ｏ３の含有量、Ａｌ２Ｏ３の含有量、アルカリ土類金属の酸化物の含有量及びニッケル酸化物の含有量は、実施形態１に係る半導体接合保護用ガラス組成物の場合と同じである。また、実施形態３に係る半導体接合保護用ガラス組成物においては、アルカリ土類金属の酸化物のうち、ＣａＯ含有量が２．８ｍｏｌ％～７．８ｍｏｌ％の範囲内にあり、ＢａＯ含有量が１．７ｍｏｌ％～４．７ｍｏｌ％の範囲内にあり、ＭｇＯ含有量が１．１ｍｏｌ％～３．１ｍｏｌ％の範囲内にあることが好ましい。
　ここで、アルカリ土類金属の酸化物のうち、ＣａＯの含有量を２．８ｍｏｌ％～７．８ｍｏｌ％の範囲内としたのは、ＣａＯの含有量が２．８ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＣａＯの含有量が７．８ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。これらの観点から言えば、ＣａＯの含有量を３．３ｍｏｌ％～７．３ｍｏｌ％の範囲内とするのがより一層好ましい。
　また、ＢａＯの含有量を１．７ｍｏｌ％～４．７ｍｏｌ％の範囲内としたのは、ＢａＯの含有量が１．７ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＢａＯの含有量が４．７ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。これらの観点から言えば、ＢａＯの含有量を２．２ｍｏｌ％～４．２ｍｏｌｍｏｌ％の範囲内とするのがより一層好ましい。
　また、ＭｇＯの含有量を１．１ｍｏｌ％～３．１ｍｏｌ％の範囲内としたのは、ＭｇＯの含有量が１．１ｍｏｌ％未満である場合には、焼成温度が高くなる傾向にあるからであり、ＭｇＯの含有量が３．１ｍｏｌ％を超える場合には、耐薬品性が低下したり、絶縁性が低下したりする場合があるからである。これらの観点から言えば、ＭｇＯの含有量を１．６ｍｏｌ％～２．６ｍｏｌ％の範囲内とするのがより一層好ましい。
　このように実施形態３に係る半導体接合保護用ガラス組成物は、アルカリ土類金属の酸化物の組成が実施形態１に係る半導体接合保護用ガラス組成物とは異なるが、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
　また、実施形態３に係る半導体接合保護用ガラス組成物によれば、Ｚｎを実質的に含有しないことから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、耐薬品性（特に耐フッ酸性）が高くなり、高信頼性の半導体装置を製造することが可能となる。この場合、耐フッ酸性が高くなると、工程中でシリコン酸化膜をエッチング除去する工程などでガラス層をレジストで保護する必要がなくなるため、工程を簡略化できるという効果も得られる。
　また、実施形態３に係る半導体接合保護用ガラス組成によれば、半導体接合保護用ガラス組成物がアルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、ガラス化の過程で結晶化し難くなる。
　また、実施形態３に係る半導体接合保護用ガラス組成物によれば、アルカリ土類金属の酸化物を含有するとともにＺｎを実質的に含有しないことから、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、ガラス化の過程で結晶化しない範囲で、５０℃～５５０℃における平均線膨張率をシリコンの線膨張率に近接できるようになる。このため、薄型ウェーハを使用したときでも工程中におけるウェーハの反りを防止することが可能となる。また、ガラス層を厚く堆積した場合であっても、工程中におけるウェーハの反りを防止することが可能となるため、より一層高信頼性の半導体装置を製造することが可能となる。
　また、実施形態３に係る半導体接合保護用ガラス組成物によれば、半導体接合保護用ガラス組成物がニッケル酸化物を含有するため、実施形態１に係る半導体接合保護用ガラス組成物の場合と同様に、電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン又は絶縁層）との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向特性が劣化するという事態の発生を抑制することが可能となる。
　また、実施形態３に係る半導体接合保護用ガラス組成物によれば、原料が、ＣａＯ、ＢａＯ及びＭｇＯのうちすべてのアルカリ土類金属の酸化物を含有することから、実施形態２に係る半導体接合保護用ガラス組成物の場合よりも、所望の特性を持ったガラス（焼成温度が低く、耐薬品性が高く、平均線膨張率が所定の範囲に入り、結晶化し難く、泡が発生し難いガラス）をさらに製造し易いという効果も得られる。
　実施形態３に係る半導体接合保護用ガラス組成物は、以下のようにして製造することができる。すなわち、上記した組成比（モル比）になるように原料（ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＣａＣＯ３、ＢａＣＯ３、ＭｇＯ及びＮｉＯ）を調合し、混合機でよく攪拌した後、その混合した原料を白金ルツボに入れ、電気炉中で所定温度（１５５０℃）まで上昇させて２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得る。その後、このガラスフレークをボールミルなどで所定の平均粒径となるまで粉砕して、粉末状のガラス組成物を製造する。
［実施形態４］
　実施形態４は、半導体装置の製造方法に係る実施形態である。
　実施形態４に係る半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、半導体基体の一方の表面からｐｎ接合を超える深さの溝を形成することにより、溝の内部にｐｎ接合露出部を形成する工程とを含み、第２工程は、溝の内部におけるｐｎ接合露出部を直接覆うようにガラス層を形成する工程を含む。
　図１及び図２は、実施形態４に係る半導体装置の製造方法を説明するために示す図である。図１（ａ）～図１（ｄ）及び図２（ａ）～図２（ｄ）は各工程図である。
　実施形態４に係る半導体装置の製造方法は、図１及び図２に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態４に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
　まず、ｎ－型半導体基板（ｎ－型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を形成する。その後、熱酸化によりｐ＋型拡散層１１２及びｎ＋型拡散層１１４の表面に酸化膜１１６，１１８を形成する（図１（ａ）参照。）。
（ｂ）溝形成工程
　次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図１（ｂ）参照。）。このとき、溝の内面にｐｎ接合露出部Ａが形成される。
（ｃ）ガラス層形成工程
　次に、溝１２０の表面に、電気泳動法により溝１２０の内面及びその近傍の半導体基体表面に実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図１（ｃ）参照。）。従って、溝１２０の内部におけるｐｎ接合露出部はガラス層１２４により直接被覆された状態となる。
（ｄ）フォトレジスト形成工程
　次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成する（図１（ｄ）参照。）。
（ｅ）酸化膜除去工程
　次に、フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図２（ａ）参照。）。
（ｆ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域１３２を形成する（図２（ｂ）参照。）。
（ｇ）電極形成工程
　次に、半導体基体にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基体の他方の表面にカソード電極１３６を形成する（図２（ｃ）参照。）。
（ｈ）半導体基体切断工程
　次に、ダイシング等により、ガラス層１２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）を作製する（図２（ｄ）参照。）。
　以上のようにして、高信頼性のメサ型半導体装置（実施形態４に係る半導体装置）１００を製造することができる。
　実施形態４に係る半導体装置の製造方法によれば、実施形態１に係る半導体接合保護用ガラス組成物を用いて半導体装置を製造するため、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
　なお、実施形態４に係る半導体装置の製造方法によれば、実施形態１に係る半導体接合保護用ガラス組成物を用いて半導体装置を製造するため、実施形態４に係る半導体装置の製造方法によって製造された半導体装置は、実施形態１に係る半導体接合保護用ガラス組成物の有する効果のうち該当する効果を有する。
［実施形態５］
　実施形態５は、半導体装置の製造方法に係る実施形態である。
　実施形態５に係る半導体装置の製造方法は、実施形態４に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。但し、実施形態４に係る半導体装置の製造方法の場合とは異なり、第１工程は、半導体基体の表面にｐｎ接合露出部を形成する工程を含み、第２工程は、半導体基体の表面におけるｐｎ接合露出部を直接覆うようにガラス層を形成する工程とを含む。
　図３及び図４は、実施形態５に係る半導体装置の製造方法を説明するために示す図である。図３（ａ）～図３（ｃ）及び図４（ａ）～図４（ｃ）は各工程図である。
　実施形態５に係る半導体装置の製造方法は、図３及び図４に示すように、「半導体基体準備工程」、「ｐ＋型拡散層形成工程」、「ｎ＋型拡散層形成工程」、「ガラス層形成工程」、「ガラス層エッチング工程」及び「電極形成工程」をこの順序で実施する。以下、実施形態５に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体準備工程
　まず、ｎ＋型シリコン基板２１０上にｎ－型エピタキシャル層２１２が積層された半導体基体を準備する（図３（ａ）参照。）。
（ｂ）ｐ＋型拡散層形成工程
　次に、マスクＭ１を形成した後、当該マスクＭ１を介してｎ－型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｐ型不純物（例えばボロンイオン）を導入する。その後、熱拡散することにより、ｐ＋型拡散層２１４を形成する（図３（ｂ）参照。）。このとき、半導体基体の表面にｐｎ接合露出部Ａが形成される。
（ｃ）ｎ＋型拡散層形成工程
　次に、マスクＭ１を除去するとともにマスクＭ２を形成した後、当該マスクＭ２を介してｎ－型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｎ型不純物（例えばヒ素イオン）を導入する。その後、熱拡散することにより、ｎ＋型拡散層２１６を形成する（図３（ｃ）参照。）。
（ｄ）ガラス層形成工程
　次に、マスクＭ２を除去した後、ｎ－型エピタキシャル層２１２の表面に、スピンコート法により、実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成し、その後、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層２２０を形成する（図４（ａ）参照。）。
（ｅ）ガラス層エッチング工程
　次に、ガラス層２２０の表面にマスクＭ３を形成した後、ガラス層のエッチングを行う（図４（ｂ）参照。）。これにより、ｎ－型エピタキシャル層２１２の表面における所定領域にガラス層２２０が形成されることとなる。
（ｆ）電極形成工程
　次に、マスクＭ３を除去した後、半導体基体の表面におけるガラス層２２０で囲まれた領域にアノード電極２２２を形成するとともに、半導体基体の裏面にカソード電極２２４を形成する（図４（ｃ）参照。）。
　以上のようにして、高信頼性のプレーナ型半導体装置（実施形態５に係る半導体装置）２００を製造することができる。
　なお、実施形態５に係る半導体装置の製造方法は、プレーナ型半導体装置を製造する方法である点以外は、実施形態４に係る半導体装置の製造方法と同様であるため、実施形態４に係る半導体装置の製造方法の有する効果のうち該当する効果を有する。
［実施形態６］
　実施形態６に係る半導体装置の製造方法は、実施形態４に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。但し、実施形態６に係る半導体装置の製造方法においては、実施形態４に係る半導体装置の製造方法の場合とは異なり、第２工程が、溝の内部におけるｐｎ接合露出部上に絶縁層を形成する工程と、当該絶縁層を介してｐｎ接合露出部を覆うようにガラス層を形成する工程とを含む。実施形態６に係る半導体装置の製造方法においては、半導体装置としてメサ型のｐｎダイオードを製造する。
　図５及び図６は、実施形態６に係る半導体装置の製造方法を説明するために示す図である。図５（ａ）～図５（ｄ）及び図６（ａ）～図６（ｄ）は各工程図である。
　実施形態６に係る半導体装置の製造方法は、図５及び図６に示すように、「半導体基体形成工程」、「溝形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態６に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体形成工程
　まず、ｎ－型半導体基板（ｎ－型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を形成する。その後、熱酸化によりｐ＋型拡散層１１２及びｎ＋型拡散層１１４の表面に酸化膜１１６，１１８を形成する（図５（ａ）参照。）。
（ｂ）溝形成工程
　次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図５（ｂ）参照。）。このとき、溝の内面にｐｎ接合露出部Ａが形成される。
（ｃ）絶縁層形成工程
　次に、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、溝１２０の内面にシリコン酸化膜からなる絶縁層１２１を形成する（図５（ｃ）参照。）。絶縁層１２１の厚さは、５ｎｍ～６０ｎｍの範囲内（例えば２０ｎｍ）とする。絶縁層の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。絶縁層１２１の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層１２１の厚さが６０ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
（ｄ）ガラス層形成工程
　次に、電気泳動法により溝１２０の内面及びその近傍の半導体基体表面に実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図５（ｄ）参照。）。なお、溝１２０の内面に半導体接合保護用ガラス組成物からなる層を形成する際には、溝１２０の内面を絶縁層１２１を介して被覆するようにガラス層１２４を形成する。従って、溝１２０の内部におけるｐｎ接合露出部は絶縁層１２１を介してガラス層１２４により被覆された状態となる。
（ｅ）酸化膜除去工程
　次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成した後、当該フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図６（ａ）参照。）。
（ｆ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域１３２を形成する（図６（ｂ）参照。）。
（ｇ）電極形成工程
　次に、半導体基体にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基体の他方の表面にカソード電極１３６を形成する（図６（ｃ）参照。）。
（ｈ）半導体基体切断工程
　次に、ダイシング等により、ガラス層１２４の中央部において半導体基体を切断して半導体基体をチップ化して、半導体装置（メサ型のｐｎダイオード）１０２を製造する（図６（ｄ）参照。）。
　以上のようにして、高信頼性のメサ型半導体装置（実施形態６に係る半導体装置）１０２を製造することができる。
　実施形態６に係る半導体装置の製造方法によれば、実施形態４に係る半導体装置の製造方法の場合と同様に、実施形態１に係る半導体接合保護用ガラス組成物を用いて半導体装置を製造するため、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
　また、実施形態６に係る半導体装置の製造方法によれば、半導体基体とガラス層１２４との間に絶縁層１２１が介在することになることから、絶縁性が向上し、ガラス層の組成やガラス焼成条件の影響を受け難くなり、逆方向電流の低い半導体装置を安定して製造することが可能となる。
　また、実施形態６に係る半導体装置の製造方法によれば、得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができるという効果も得られる。
　また、実施形態６に係る半導体装置の製造方法によれば、ガラス層１２４が半導体基体よりも濡れ性の高い絶縁層１２１と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量（例えば２．０ｍｏｌ％以下）で、抑制することが可能となる。
　なお、実施形態６に係る半導体装置の製造方法は、第２工程が、溝の内部におけるｐｎ接合露出部上に絶縁層を形成する工程と、当該絶縁層を介してｐｎ接合露出部を覆うようにガラス層を形成する工程とを含む点以外は、実施形態４に係る半導体装置の製造方法と同様であるため、実施形態４に係る半導体装置の製造方法の有する効果のうち該当する効果を有する。
［実施形態７］
　実施形態７に係る半導体装置の製造方法は、実施形態５に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法である。そして、当該第２工程においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成する。但し、実施形態７に係る半導体装置の製造方法においては、実施形態５に係る半導体装置の製造方法の場合とは異なり、第２工程が、半導体素子におけるｐｎ接合露出部上に絶縁層を形成する工程と、当該絶縁層を介してｐｎ接合露出部を覆うようにガラス層を形成する工程とを含む。実施形態７に係る半導体装置の製造方法においては、半導体装置としてプレーナー型のｐｎダイオードを製造する。
　図７及び図８は、実施形態７に係る半導体装置の製造方法を説明するために示す図である。図７（ａ）～図７（ｄ）及び図８（ａ）～図８（ｄ）は各工程図である。
　実施形態７に係る半導体装置の製造方法は、図７及び図８に示すように、「半導体基体準備工程」、「ｐ＋型拡散層形成工程」、「ｎ＋型拡散層形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「エッチング工程」及び「電極形成工程」をこの順序で実施する。以下、実施形態７に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体基体準備工程
　まず、ｎ＋型シリコン基板２１０上にｎ－型エピタキシャル層２１２が積層された半導体基体を準備する（図７（ａ）参照。）。
（ｂ）ｐ＋型拡散層形成工程
　次に、マスクＭ１を形成した後、当該マスクＭ１を介してｎ－型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｐ型不純物（例えばボロンイオン）を導入する。その後、熱拡散することにより、ｐ＋型拡散層２１４を形成する（図７（ｂ）参照。）。このとき、半導体基体の表面にｐｎ接合露出部Ａが形成される。
（ｃ）ｎ＋型拡散層形成工程
　次に、マスクＭ１を除去するとともにマスクＭ２を形成した後、当該マスクＭ２を介してｎ－型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｎ型不純物（例えばヒ素イオン）を導入する。その後、熱拡散することにより、ｎ＋型拡散層２１６を形成する（図７（ｃ）参照。）。
（ｄ）絶縁層形成工程
　次に、マスクＭ２を除去した後、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、ｎ－型エピタキシャル層２１２の表面（及びｎ＋型シリコン基板２１０の裏面）にシリコン酸化膜からなる絶縁層２１８を形成する（図７（ｄ）参照。）。絶縁層２１８の厚さは、５ｎｍ～６０ｎｍの範囲内（例えば２０ｎｍ）とする。絶縁層２１８の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。絶縁層２１８の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層２１８の厚さが６０ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。
（ｅ）ガラス層形成工程
　次に、電気泳動法により、絶縁層２１８の表面に実施形態１に係る半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層２２０を形成する（図８（ａ）参照。）。
（ｆ）エッチング工程
　次に、ガラス層２２０の表面にマスクＭ３を形成した後、ガラス層２２０のエッチングを行い（図８（ｂ）参照。）、引き続き、絶縁層２１８のエッチングを行う（図８（ｃ）参照。）。これにより、ｎ－型エピタキシャル層２１２の表面における所定領域に絶縁層２１８及びガラス層２２０が形成されることとなる。
（ｇ）電極形成工程
　次に、マスクＭ３を除去した後、半導体基体の表面におけるガラス層２２０で囲まれた領域にアノード電極２２２を形成するとともに、半導体基体の裏面にカソード電極２２４を形成する（図８（ｄ）参照。）。
（ｈ）半導体基体切断工程
　次に、ダイシング等により、半導体基体を切断して半導体基体をチップ化して、半導体装置（プレーナー型のｐｎダイオード）２０２を製造する。
　以上のようにして、高信頼性のプレーナ型半導体装置（実施形態７に係る半導体装置）２０２を製造することができる。
　実施形態７に係る半導体装置の製造方法によれば、実施形態５に係る半導体装置の製造方法の場合と同様に、実施形態１に係る半導体接合保護用ガラス組成物を用いて半導体装置を製造するため、鉛を含まないガラス材料を用いて、従来の「珪酸鉛を主成分としたガラス材料」を用いた場合と同様に高信頼性の半導体装置を製造することが可能となる。
　また、実施形態７に係る半導体装置の製造方法によれば、半導体基体とガラス層２２０との間に絶縁層２１８が介在することになることから、絶縁性が向上し、ガラス層の組成やガラス焼成条件の影響を受け難くなり、逆方向電流の低い半導体装置を安定して製造することが可能となる。
　また、実施形態７に係る半導体装置の製造方法によれば、得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができるという効果も得られる。
　また、実施形態７に係る半導体装置の製造方法によれば、ガラス層２２０が半導体基体よりも濡れ性の高い絶縁層２１８と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量（例えば２．０ｍｏｌ％以下）で、抑制することが可能となる。
　なお、実施形態７に係る半導体装置の製造方法は、第２工程が、半導体素子におけるｐｎ接合露出部上に絶縁層を形成する工程と、当該絶縁層を介してｐｎ接合露出部を覆うようにガラス層を形成する工程とを含む点以外は、実施形態５に係る半導体装置の製造方法と同様であるため、実施形態５に係る半導体装置の製造方法の有する効果のうち該当する効果を有する。
［実施例］
１．試料の調整
　図９は、実施例の条件及び結果を示す図表である。実施例１～５及び比較例１～９に示す組成比（図９参照。）になるように原料を調合し、混合機でよく攪拌した後、その混合した原料を白金ルツボに入れ、電気炉中で所定温度（１３５０℃～１５５０℃）まで上昇させて２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が５μｍとなるまで粉砕して、粉末状のガラス組成物を得た。
　なお、実施例において使用した原料は、ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＺｎＯ、ＣａＣＯ３、ＢａＣＯ３、ＭｇＯ、ＮｉＯ、ＺｒＯ２及びＰｂＯである。
２．評価
　上記方法により得た各ガラス組成物を用いて以下の評価項目により評価した。
（１）評価項目１（環境負荷）
　本発明の目的が「鉛を含まないガラス材料を用いて、従来の『珪酸鉛を主成分としたガラス材料』を用いた場合と同様に高信頼性の半導体装置を製造することを可能とする」ことにあるため、鉛成分を含まない場合に「○」の評価を与え、鉛成分を含む場合に「×」の評価を与えた。
（２）評価項目２（焼成温度）
　焼成温度が高すぎると製造中の半導体装置に与える影響が大きくなるため、焼成温度が１０００℃以下である場合に「○」の評価を与え、焼成温度が１０００℃を超える場合に「×」の評価を与えた。なお、図９の評価項目２の欄中、括弧内の数字は、焼成温度を示す。
（３）評価項目３（耐薬品性）
　ガラス組成物がフッ酸に対して難溶性を示す場合に「○」の評価を与え、フッ酸に対して溶解性を示す場合に「×」の評価を与えた。このうち、フッ酸に対して難溶性を示すか否かの試験は、以下の２つの試験方法（試験方法１及び２）により実施した。
（３－１）試験方法１
　それぞれのガラス組成物を用いて電気泳動法により鏡面のシリコンウェーハの表面にガラス層を形成し、焼成した後、１０ｍｍ×１０ｍｍのサイズに切り出して試験片とした。その後、各試験片をフッ酸溶液（６％）に５分間浸漬し、浸漬前後の重量変化を測定した。その結果、試験片の重量変化が２．０ｍｇ以下の場合に「○」の評価を与え、試験片の重量変化が２．０ｍｇを超える場合に「×」の評価を与えた。
（３－２）試験方法２
　それぞれのガラス組成物を用いて電気泳動法により鏡面のシリコンウェーハの表面にガラス層を形成し、焼成した後、１０ｍｍ×１０ｍｍのサイズの試料を作製した。その後、これらの試料のガラス層形成面に４ｍｍφの開口を有するレジストを形成し、これを試験片とした。その後、各試験片をフッ酸溶液（６％）に５分間浸漬した後、レジストを除去し、エッチング部と非エッチング部との段差（４箇所）を焦点深度法により測定した。図１０は、エッチング部と非エッチング部との段差を示す図である。その結果、測定した４箇所における段差の平均値が６．０μｍ以下の場合に「○」の評価を与え、測定した４箇所における段差の平均値が６．０μｍを超える場合に「×」の評価を与えた。
（３－３）評価項目３における総合評価
　上記した試験方法１及び試験方法２についての各個別評価がすべて「○」の場合に「○」の評価を与え、各個別評価のうち１つでも「×」がある場合に「×」の評価を与えた。図１１に、試験方法１及び試験方法２の結果を示す。なお、図９からも分かるように、比較例７～９に係る半導体接合保護用ガラス組成物は、ガラス化の過程で結晶化を起こすため、評価項目３における評価を行うことができなかった。従って、図９中、評価項目３の欄には「－」を記載した。
（４）評価項目４（平均線膨張率）
　上記した「１．試料の調整」の欄で得られた融液から薄片状のガラス板を作製し、当該薄片状のガラス板を用いて、５０℃～５５０℃におけるガラス組成物の平均線膨張率を測定した。平均線膨張率の測定は、島津製作所製の熱機械分析装置ＴＭＡ－６０を用いて、長さ２０ｍｍのシリコン単結晶を標準試料として、全膨張測定法（昇温速度１０℃／分）により行った。その結果、５０℃～５５０℃における平均線膨張率が４．５×１０－６以下の場合に「○」の評価を与え、４．５×１０－６を超える場合に「×」の評価を与えた。なお、図９の評価項目４の欄中、括弧内の数字は、５０℃～５５０℃におけるガラス組成物の平均線膨張率×１０＋６の値を示す。なお、シリコンの線膨張率は３．７３×１０－６である。
（５）評価項目５（絶縁性）
　実施形態６に係る半導体装置の製造方法と同様の方法によって耐圧６００Ｖ級の半導体装置（ｐｎダイオード）を作製し、作製した半導体装置の逆方向特性を測定した。図１２は、半導体装置における逆方向特性を示す図である。図１２（ａ）は実施例１の半導体接合保護用ガラス組成物を用いて作製した半導体装置における逆方向特性を示す図であり、図１２（ｂ）は実施例３の半導体接合保護用ガラス組成物を用いて作製した半導体装置における逆方向特性を示す図であり、図１２（ｃ）は実施例５の半導体接合保護用ガラス組成物を用いて作製した半導体装置における逆方向特性を示す図である。その結果、半導体装置の逆方向特性が正常範囲にある場合に「○」の評価を与え、半導体装置の逆方向特性が正常範囲にない場合に「×」の評価を与えた。なお、図９からも分かるように、比較例７～９に係る半導体接合保護用ガラス組成物は、ガラス化の過程で結晶化を起こすため、評価項目５における評価を行うことができなかった。従って、図９中、評価項目５の欄には「－」を記載した。
（６）評価項目６（結晶化の有無）
　実施形態６に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、その製造過程において結晶化することなくガラス化できた場合に「○」の評価を与え、結晶化によりガラス化できなかった場合に「×」の評価を与えた。
（７）評価項目７（泡発生の有無）
　シリコン基板上に絶縁層を介してガラス層を形成した場合における泡の発生の有無を観察した。すなわち、実施形態６に係る半導体装置の製造方法と同様の方法により半導体装置（ｐｎダイオード）を作製し、ガラス層１２４の内部（特に、絶縁層１２１との境界面近傍）に泡が発生しているかどうかを観察した（予備評価）。また、それぞれのガラス組成物を用いて電気泳動法により鏡面のシリコンウェーハの表面に絶縁層を介してガラス層を形成し、焼成した後、１０ｍｍ×１０ｍｍのサイズに切り出して試験片とした。その後、当該試験片におけるガラス層に気泡があるかどうかを金属顕微鏡にて観察した（本評価）。
　なお、参考のため、シリコン基板上に絶縁層を介することなくガラス層を形成した場合における泡の発生の有無を、シリコン基板上に絶縁層を介してガラス層を形成した場合と同様に観察した。すなわち、実施形態４に係る半導体装置の製造方法と同様の方法により半導体装置（ｐｎダイオード）を作製し、ガラス層１２４の内部（特に、シリコン基板との境界面近傍）に泡が発生しているかどうかを観察した（予備評価（参考））。また、それぞれのガラス組成物を用いて電気泳動法により鏡面のシリコンウェーハの表面に直接ガラス層を形成し、焼成した後、１０ｍｍ×１０ｍｍのサイズに切り出して試験片とした。その後、当該試験片におけるガラス層に気泡があるかどうかを金属顕微鏡にて観察した（本評価（参考））。
　図１３は、予備評価及び予備評価（参考）においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。図１３（ａ）は予備評価において泡ｂが発生しなかった場合の半導体装置の断面図であり、図１３（ｂ）は予備評価（参考）において泡ｂが発生した場合の半導体装置の断面図である。図１３は、本評価及び本評価（参考）においてガラス層の内部に発生する泡ｂを説明するために示す写真である。図１３（ａ）は本評価において泡ｂが発生しなかった場合におけるシリコン基板とガラス層との境界面を拡大して示す図であり、図１３（ｂ）は本評価（参考）において泡ｂが発生した場合におけるシリコン基板とガラス層との境界面を拡大して示す図である。実験の結果、予備評価及び予備評価（参考）の結果と本発明及び本評価（参考）の評価結果には良好な対応関係があることがわかった。また、本評価及び本評価（参考）において、ガラス層の内部に直径５０μｍ以上の泡が１個も発生しなかった場合に「○」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が１個～２０個発生した場合に「△」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が２１個以上発生した場合に「×」の評価を与えた。なお、図９からも分かるように、比較例７～９に係る半導体接合保護用ガラス組成物は、ガラス化の過程で結晶化を起こすため、評価項目７における評価を行うことができなかった。従って、図９中、評価項目７の欄には「－」を記載した。
（８）総合評価
　上記した評価項目１～７についての各評価がすべて「○」の場合に「○」の評価を与え、各評価のうち１つでも「△」又は「×」がある場合に「×」の評価を与えた。
３．評価結果
　図９からも分かるように、比較例１～９に係るガラス組成物はいずれも、いずれかの評価項目で「×」の評価があり、「×」の総合評価が得られた。すなわち、比較例１～６に係るガラス組成物は、評価項目３で「×」の評価が得られた。また、比較例７～９に係るガラス組成物は、評価項目６で「×」の評価が得られた。
　これに対して、実施例１～５に係るガラス組成物はいずれも、すべての評価項目（評価項目１～７）について「○」の評価が得られた。その結果、実施例１～５に係るガラス組成物はいずれも、鉛を含有しないガラス組成物でありながら、（ａ）適正な温度（例えば１０００℃以下）で焼成できること、（ｂ）工程で使用する薬品（フッ酸）に耐えること、（ｃ）シリコンの線膨張率に近い線膨張率を有すること（特に５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近いこと）及び（ｄ）優れた絶縁性を有することという条件をすべて満たし、さらには、（ｅ）ガラス化の過程で結晶化しないこと、及び、（ｆ）電気泳動法により形成した「半導体接合保護用ガラス組成物からなる層」を焼成する過程で半導体基体（シリコン）上に形成した絶縁層との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向耐圧特性が劣化するという事態の発生を抑制することを可能とする、ガラス組成物であることが分かった。
　また、実施例１～５によれば、シリコン基板上に絶縁層を介してガラス層を形成した場合には、ガラス層１２４が半導体基体よりも濡れ性の高い絶縁層と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体（絶縁層）とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく又は添加するとしても少ない添加量（例えば２．０ｍｏｌ％以下）で、抑制することが可能となることが分かった。
　また、上記のようにして作製した半導体装置を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量が高くなることも分かった。
　以上、本発明の半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。
（１）上記の実施形態４～７においては、実施形態１に係る半導体接合保護用ガラス組成物を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、請求項１の範囲に入る別の半導体接合保護用ガラス組成物を用いてガラス層を形成してもよい。
（２）上記の実施形態１～３においては、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」として、ニッケル酸化物を用いたが、本発明はこれに限定されるものではない。例えば、銅酸化物、マンガン酸化物又はジルコニウム酸化物を用いてもよい。また、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」を用いないこととしてもよい。
（３）上記の実施形態４及び６においては、電気泳動法を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、スピンコート法、スクリーン印刷法、ドクターブレード法その他のガラス層形成方法によりガラス層を形成してもよい。
（４）上記の実施形態５及び７においては、スピンコート法を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、電気泳動法、スクリーン印刷法、ドクターブレード法その他のガラス層形成方法によりガラス層を形成してもよい。
　なお、上記（３）及び（４）において、スピンコート法、スクリーン印刷法、ドクターブレード法を用いてガラス層を形成する場合には、本発明の半導体接合保護用ガラス組成物に有機バインダを添加した混合物を用いてガラス層を形成することが好ましい。例えば、本発明の半導体接合保護用ガラス組成物に有機バインダを添加した混合物を半導体基体に所定の方法で塗布すれば、ガラス焼成時に有機バインダが消失して所望のガラス層を形成することができる。
（５）上記の各実施形態６及び７においては、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成したが、本発明はこれに限定されるものではない。例えば、ドライ酸素及び窒素（ＤｒｙＯ２＋Ｎ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよいし、ウェット酸素（ＷｅｔＯ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよいし、ウェット酸素及び窒素（ＷｅｔＯ２＋Ｎ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよい。また、ＣＶＤによりシリコン酸化膜からなる絶縁層を形成してもよい。さらにまた、シリコン酸化膜以外の絶縁層（例えば、シリコン窒化膜からなる絶縁層、高抵抗半絶縁層（例えばＳＩＰＯＳ）など。）を形成してもよい。
（６）上記の実施形態４及び６においては、酸化膜１１６のエッチングを行う際のマスクとしてフォトレジスト１２６を用いたが、本発明はこれに限定されるものではない。例えば、ピッチ系ガラス保護膜を用いてもよい。
（７）上記の実施形態５及び７においては、ｎ＋型シリコン基板２１０上にｎ－型エピタキシャル層２１２が積層された半導体基体を用いたが、ｎ－型シリコン基板にリンなどのｐ型不純物を拡散してｎ＋層を形成した半導体基体を用いてもよい。
（８）本発明においては、ガラス組成物層の焼成過程で結晶化を起こし難いガラス組成物を用いることが好ましい。このようにすることで、逆方向リーク電流の低い半導体装置を安定して製造することが可能となる。この点で、本発明は、ガラス層の焼成過程でガラス組成物を高い結晶化度のガラスセラミック体に変化させる、特開昭６３－１１７９２９号公報に記載の技術とは異なる。
（９）本発明においては、Ｂｉを実質的に含有しない原料を用いることが好ましい。このようにすることで、ガラス組成物層の焼成過程でガラス層が結晶化を起こし難くなり、逆方向リーク電流の低い半導体装置を安定して製造することが可能となる。この点で、本発明は、Ｂｉを含有する原料を用いる、特表２００５－５２５２８７号公報に記載の技術とは異なる。
（１０）本発明においては、Ｃｕを実質的に含有しない原料を用いることが好ましい。このようにすることで、ガラス組成物層の焼成過程でガラス層が結晶化を起こし難くなり、このことによっても、逆方向リーク電流の低い半導体装置を安定して製造することが可能となる。この点で、本発明は、Ｃｕを含有する原料を用いる、特開２００１－２８７９８４号公報に記載の技術とは異なる。
（１１）本発明においては、Ｌｉ及びＰｂを実質的に含有しない原料を用いることとしている。この点で、本発明は、ＬｉやＰｂを含有する原料を用いる、特開２００２－１６２７２号公報に記載の技術とは異なる。
（１２）本発明においては、Ｐを実質的に含有しない原料を用いることが好ましい。このようにすることで、半導体接合保護用ガラス組成物からなる層の焼成過程でガラス層から半導体基体にＰ（リン）が拡散されることが防止され、高信頼性の半導体装置を製造することが可能となる。
（１３）上記の実施形態４～７においては、ダイオード（メサ型のｐｎダイオード、プレーナー型のｐｎダイオード）を例にとって本発明を説明したが、本発明はこれに限定されるものではない。ｐｎ接合が露出する半導体装置全般（例えば、サイリスター、パワーＭＯＳＦＥＴ、ＩＧＢＴなど。）に本発明を適用することもできる。
（１４）上記の実施形態４～７においては、半導体基板としてシリコンからなる基板を用いたが、本発明はこれに限定されるものではない。例えば、ＳｉＣ基板、ＧａＮ基板、ＧａＯ基板などの半導体基板を用いることもできる。
１００，１０２，２００，２０２，９００…半導体装置、１１０，９１０…ｎ－型半導体基板、１１２，９１２…ｐ＋型拡散層、１１４，９１４…ｎ－型拡散層、１１６，１１８，９１６，９１８…酸化膜、１２０，９２０…溝、１２１，２１８…絶縁層、１２４，２２０，９２４…ガラス層、１２６，９２６…フォトレジスト、１３０，９３０…Ｎｉめっき電極膜を形成する部位、１３２，９３２…粗面化領域、１３４，２２２，９３４…アノード電極、１３６，２２４，９３６…カソード電極、２１０…ｎ＋型半導体基板、２１２…ｎ－型エピタキシャル層、２１４…ｐ＋型拡散層、２１６…ｎ＋型拡散層、ｂ…泡

Claims (19)

  1. 　少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まないことを特徴とする半導体接合保護用ガラス組成物。
  2. 　前記原料は、前記アルカリ土類金属の酸化物として、ＣａＯ及びＢａＯのうち１つのアルカリ土類金属の酸化物を含有することを特徴とする請求項１に記載の半導体接合保護用ガラス組成物。
  3. 　前記原料は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＢａＯ及びＭｇのうち２つのアルカリ土類金属の酸化物を含有することを特徴とする請求項１に記載の半導体接合保護用ガラス組成物。
  4. 　前記原料は、前記アルカリ土類金属の酸化物として、ＣａＯ、ＢａＯ及びＭｇのうちすべてのアルカリ土類金属の酸化物を含有することを特徴とする請求項１に記載の半導体接合保護用ガラス組成物。
  5. 　前記原料は、Ｐを実質的に含有しないことを特徴とする請求項１～４のいずれかに記載の半導体接合保護用ガラス組成物。
  6. 　前記原料は、Ｂｉを実質的に含有しないことを特徴とする請求項１～５のいずれかに記載の半導体接合保護用ガラス組成物。
  7. 　前記原料は、ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物をさらに含有することを特徴とする請求項１～６のいずれかに記載の半導体接合保護用ガラス組成物。
  8. 　５０℃～５５０℃の温度範囲において、平均線膨張率が３．３×１０－６～４．５×１０－６の範囲内にあることを特徴とする請求項１～７のいずれかに記載の半導体接合保護用ガラス組成物。
  9. 　ＳｉＯ２の含有量が５０．０ｍｏｌ％～６８．０ｍｏｌ％の範囲内にあり、Ｂ２Ｏ３の含有量が６．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内にあり、Ａｌ２Ｏ３の含有量が７．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内にあり、アルカリ土類金属の酸化物の含有量が７．０ｍｏｌ％～１８．０ｍｏｌ％の範囲内にあることを特徴とする請求項１～８のいずれかに記載の半導体接合保護用ガラス組成物。
  10. 　ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、
    　前記ｐｎ接合露出部を覆うようにガラス層を形成する第２工程とをこの順序で含む半導体装置の製造方法であって、
    　前記第２工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まない半導体接合保護用ガラス組成物を用いて前記ガラス層を形成することを特徴とする半導体装置の製造方法。
  11. 　前記第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内部に前記ｐｎ接合露出部を形成する工程とを含み、
    　前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 　前記第２工程は、前記溝の内部における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 　前記第２工程は、前記溝の内部における前記ｐｎ接合露出部上に絶縁層又は高抵抗半絶縁層を形成する工程と、前記絶縁層又は高抵抗半絶縁層を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
  14. 　前記第１工程は、半導体基体の表面に前記ｐｎ接合露出部を形成する工程を含み、
    　前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  15. 　前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部を直接覆うように前記ガラス層を形成する工程を含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 　前記第２工程は、前記半導体基体の表面における前記ｐｎ接合露出部上に絶縁層又は高抵抗半絶縁層を形成する工程と、前記絶縁層又は高抵抗半絶縁層を介して前記ｐｎ接合露出部を覆うように前記ガラス層を形成する工程とを含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
  17. 　前記半導体接合保護用ガラス組成物は、脱泡剤としての多価元素を実質的に含有しない半導体接合保護用ガラス組成物であることを特徴とする請求項１３又は１６に記載の半導体装置の製造方法。
  18. 　前記多価元素は、Ｖ、Ｍｎ、Ｓｎ、Ｃｅ、Ｎｂ及びＴａを含むことを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 　ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、
    　前記ｐｎ接合露出部を覆うように形成されたガラス層とを備える半導体装置であって、
    　前記ガラス層は、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しない原料を溶融させて得られる融液から作製されたガラス微粒子からなり、かつ、フィラーを含まない半導体接合保護用ガラス組成物を用いて形成されたものであることを特徴とする半導体装置。
PCT/JP2013/062513 2012-05-08 2013-04-26 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置 Ceased WO2013168623A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014514692A JP5848821B2 (ja) 2012-05-08 2013-04-26 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
CN201380003490.4A CN103858213B (zh) 2012-05-08 2013-04-26 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置
DE112013002368.7T DE112013002368B4 (de) 2012-05-08 2013-04-26 Glaszusammensetzung zum schutz eines halbleiterübergangs
US14/370,782 US9190365B2 (en) 2012-05-08 2013-04-26 Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2012/061778 WO2013168238A1 (ja) 2012-05-08 2012-05-08 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JPPCT/JP2012/061778 2012-05-08

Publications (1)

Publication Number Publication Date
WO2013168623A1 true WO2013168623A1 (ja) 2013-11-14

Family

ID=49550323

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2012/061778 Ceased WO2013168238A1 (ja) 2012-05-08 2012-05-08 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
PCT/JP2013/062513 Ceased WO2013168623A1 (ja) 2012-05-08 2013-04-26 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/061778 Ceased WO2013168238A1 (ja) 2012-05-08 2012-05-08 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Country Status (6)

Country Link
US (1) US9190365B2 (ja)
JP (1) JP5508547B1 (ja)
CN (2) CN103703548B (ja)
DE (2) DE112013007745B3 (ja)
TW (1) TWI521602B (ja)
WO (2) WO2013168238A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067477A1 (ja) * 2014-10-31 2016-05-06 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
WO2025018225A1 (ja) * 2023-07-18 2025-01-23 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体素子被覆用材料

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900716B (zh) * 2015-05-18 2018-07-20 杭州士兰集成电路有限公司 单向tvs器件结构及其制作方法
CN110828562A (zh) * 2019-11-29 2020-02-21 力特半导体（无锡）有限公司 晶闸管及其制造方法
CN114783893B (zh) * 2022-06-16 2022-09-20 四川上特科技有限公司 一种gpp二极管芯片生产方法
CN116959979B (zh) * 2023-07-14 2024-02-23 常州银河电器有限公司 耐高温的gpp芯片的生产工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0692687A (ja) * 1992-09-14 1994-04-05 Denki Kagaku Kogyo Kk 針状誘電体粒子含有結晶化ガラス組成物
JP2002016272A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
JP2011020864A (ja) * 2009-07-13 2011-02-03 Nippon Electric Glass Co Ltd ガラス基板の製造方法
JP4927237B1 (ja) * 2011-05-26 2012-05-09 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293659A (en) * 1980-05-01 1981-10-06 Freeman Chemical Corporation Composition for coating molded articles
US4959330A (en) * 1989-06-20 1990-09-25 E. I. Du Pont De Nemours And Company Crystallizable glass and thick film compositions thereof
DE19934072C2 (de) * 1999-07-23 2001-06-13 Schott Glas Alkalifreies Aluminoborosilicatglas, seine Verwendungen und Verfahren zu seiner Herstellung
DE10000836B4 (de) * 2000-01-12 2005-03-17 Schott Ag Alkalifreies Aluminoborosilicatglas und dessen Verwendungen
US6620996B2 (en) 2000-05-29 2003-09-16 Kyocera Corporation Photoelectric conversion device
JP4022113B2 (ja) * 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN100368340C (zh) * 2003-04-21 2008-02-13 旭硝子株式会社 制电介质用无铅玻璃、制电介质用玻璃陶瓷组合物、电介质及层积电介质的制造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP5138401B2 (ja) * 2008-01-30 2013-02-06 Ｈｏｙａ株式会社 光学ガラス、プレス成形用ガラスゴブおよび光学素子とその製造方法ならびに光学素子ブランクの製造方法
WO2013030922A1 (ja) * 2011-08-29 2013-03-07 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
CN104025267B (zh) * 2012-05-08 2017-02-15 新电元工业株式会社 树脂封装型半导体装置以及树脂封装型半导体装置的制造方法
CN103890919B (zh) * 2012-05-08 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0692687A (ja) * 1992-09-14 1994-04-05 Denki Kagaku Kogyo Kk 針状誘電体粒子含有結晶化ガラス組成物
JP2002016272A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
JP2011020864A (ja) * 2009-07-13 2011-02-03 Nippon Electric Glass Co Ltd ガラス基板の製造方法
JP4927237B1 (ja) * 2011-05-26 2012-05-09 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016067477A1 (ja) * 2014-10-31 2016-05-06 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
JPWO2016067477A1 (ja) * 2014-10-31 2017-06-01 新電元工業株式会社 半導体装置の製造方法及びレジストガラス
US10186425B2 (en) 2014-10-31 2019-01-22 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing semiconductor device and resist glass
WO2025018225A1 (ja) * 2023-07-18 2025-01-23 日本電気硝子株式会社 半導体素子被覆用ガラス及びこれを用いた半導体素子被覆用材料

Also Published As

Publication number Publication date
DE112013002368B4 (de) 2016-12-22
JPWO2013168238A1 (ja) 2015-12-24
DE112013002368T5 (de) 2015-01-22
CN103703548A (zh) 2014-04-02
WO2013168238A1 (ja) 2013-11-14
DE112013007745B3 (de) 2017-12-21
TW201347041A (zh) 2013-11-16
CN103703548B (zh) 2016-11-23
CN103858213B (zh) 2016-11-23
US9190365B2 (en) 2015-11-17
CN103858213A (zh) 2014-06-11
TWI521602B (zh) 2016-02-11
JP5508547B1 (ja) 2014-06-04
US20150155244A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
JP5827398B2 (ja) 半導体接合保護用ガラス組成物の製造方法、半導体装置の製造方法及び半導体装置
JP5340511B1 (ja) 半導体装置の製造方法及び半導体装置
JP4927237B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5631497B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JP5508547B1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JPWO2016067477A1 (ja) 半導体装置の製造方法及びレジストガラス
US9099483B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP5833112B2 (ja) ガラス組成物の製造方法
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2012160632A1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
JPWO2012160631A1 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2014514692

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13787030

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14370782

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130023687

Country of ref document: DE

Ref document number: 112013002368

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13787030

Country of ref document: EP

Kind code of ref document: A1