[go: up one dir, main page]

WO2013029073A1 - Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt - Google Patents

Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt Download PDF

Info

Publication number
WO2013029073A1
WO2013029073A1 PCT/AT2012/000225 AT2012000225W WO2013029073A1 WO 2013029073 A1 WO2013029073 A1 WO 2013029073A1 AT 2012000225 W AT2012000225 W AT 2012000225W WO 2013029073 A1 WO2013029073 A1 WO 2013029073A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
printed circuit
component
integrated
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/AT2012/000225
Other languages
English (en)
French (fr)
Inventor
Johannes Stahr
Andreas Zluc
Friedrich Wolfsberger
Arno KRIECHBAUCH
Mike Morianz
Nikolai Haslebner
Christian GALLER
Erich SCHLAFFER
Gregor Langer
Michael Monschein
Gerhard Schmid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to DE112012003597.6T priority Critical patent/DE112012003597A5/de
Publication of WO2013029073A1 publication Critical patent/WO2013029073A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Definitions

  • the present invention relates to a method for integrating at least one component into a printed circuit board or a printed circuit board intermediate product as well as to a printed circuit board or a printed circuit board intermediate product.
  • a component or component When integrating components into a printed circuit board or a printed circuit board intermediate product such a component or component was originally arranged on a layer or layer of a printed circuit board, the thickness of such a component the thickness of at least one layer or layer Sheath of the same particular.
  • a jacket was made in known embodiments of an insulating or non-conductive material, resulting in a corresponding increase in the total thickness of the printed circuit board or the printed circuit board intermediate product.
  • the present invention therefore aims to eliminate or at least minimize the above-mentioned problems in integrating or picking up a component into a printed circuit board or a printed circuit board intermediate product, and in particular aims to provide a method of the type mentioned at the beginning
  • To provide printed circuit board or a printed circuit board intermediate product in which not only a simple and reliable arrangement of such a component in a printed circuit board or in a printed circuit board intermediate product is made possible, but also for components with particular large thickness reduction or minimization the entire thickness of the printed circuit board or the printed circuit board intermediate product to be produced can be achieved. Furthermore, an improved accessibility of the component to be embedded is targeted.
  • a method of the type initially mentioned essentially comprises the following steps:
  • circuit board element having the recess for receiving the component to be integrated is formed by at least one non-conductive layer of the printed circuit board or of the intermediate printed circuit board to be produced.
  • a component to be integrated or a component to be integrated can be defined in a recess of a printed circuit board element or coupled with the printed circuit board element to be integrated in a simple and reliable manner.
  • the possibility is given, even with the use of a comparatively large thickness having components to be integrated subsequently a circuit board or to provide a printed circuit board intermediate with a correspondingly reduced overall height.
  • a component of large thickness can be reliably integrated within the printed circuit board element, consisting of at least one non-conductive layer of the printed circuit board to be produced or printed circuit board intermediate product, wherein corresponding to the component to be integrated, the printed circuit board element having the recess with a corresponding, possibly large thickness provided.
  • the component to be integrated can be reliably and positionally integrated within the surrounding printed circuit board element which consists of at least one non-conductive layer.
  • a connection or coupling of the component to be integrated with the printed circuit board element is performed.
  • the at least one additional layer be laminated with the component to be integrated and the printed circuit board element, as corresponds to a further preferred embodiment of the method according to the invention.
  • Such laminating between individual layers or layers of a multilayer printed circuit board are seen in the Production of a printed circuit board known, so that the method according to the invention for integrating a component in a printed circuit board or a printed circuit board intermediate can be implemented with known method steps.
  • a material preventing the further layer from adhering is applied to the component to be integrated before an additional layer is arranged.
  • the portion to be subsequently exposed is supported against a firm bond with the overlaying additional layer, such that by simple process steps known in the manufacture of a printed circuit board, such as milling or the like, the overlapping additional layer can be easily removed in the area to be exposed or freed to be integrated component.
  • the component to be integrated is at least partially exposed after the formation or arrangement of the additional layer, in particular by forming apertures in the additional layer and / or by partial removal.
  • an embedding or receiving of the component to be integrated in the printed circuit board element results in a further arrangement of layers or layers and connection thereof to produce the printed circuit board.
  • the supporting layer is removed after a connection or coupling of the component to be integrated with the printed circuit board element.
  • the supporting layer is used essentially only for a provisional support, whereupon, after removal thereof, a construction of further layers or layers which cover both the embedded component and the surrounding printed circuit board element can be undertaken.
  • the supporting layer is formed by a particular multilayer film, which consists in particular of at least one conductive and at least one non-conductive layer, which after determining the component to be integrated and the printed circuit board element, a portion of forms printed circuit board or the printed circuit board intermediate product to be produced.
  • the supporting layer can be used directly as a film for further production or for further construction of the printed circuit board or of the printed circuit board intermediate to be produced, wherein, for example, the conductive layer of this supporting multilayer film can also be subjected to a corresponding structuring.
  • the component to be integrated is an active component such as an electronic component, an opto-electronic component, a chip, a sensor, a component integrated into a core element, or a passive component, such as a cooling element, a hollow body defining a passageway, in particular consisting of glass or ceramic, or the like. Is formed.
  • contacts of the component to be integrated or a particular conductive layer thereof after connection to the printed circuit board element with conductive areas of the printed circuit board to be produced or the printed circuit board intermediate to be produced is or will be coupled, as corresponds to a further preferred embodiment of the method according to the invention.
  • the component to be integrated and the printed circuit board element be mediated by an adhesive, an adhesive film, an adhesive coating Soldering or the like. Be fixed on the supporting layer.
  • the connection means to be used can take place depending on whether the supporting layer is used only for a provisional support or optionally for a further construction of the multilayer printed circuit board.
  • an adhesive layer or film or coating is formed with a thickness of at most 15 ⁇ m, in particular approximately 0.1 to 10 ⁇ m, as described in a further preferred embodiment of the according to the invention.
  • an adhesive layer is applied by ink, flex, gravure, screen or offset printing.
  • the component to be integrated is positioned on the supporting layer relative to markings on the supporting layer and / or on the printed circuit board element having the recess, as is the case of a further preferred embodiment of FIG according to the invention.
  • the inventive arrangement or embedding of a component to be integrated in a printed circuit board element formed by at least one non-conductive layer makes it possible to reduce or minimize the entire thickness of the printed circuit board to be produced even when large dimensions and in particular large thicknesses are used having components to be integrated.
  • the thickness of the printed circuit board element having the recess for receiving the component to be integrated is at least selected according to the thickness of the component to be integrated.
  • a printed circuit board or a printed circuit board intermediate product is furthermore characterized in that a component to be integrated is accommodated in a recess of a printed circuit board element, whereby the printed circuit board element comprising the recess for receiving the component to be integrated has at least a non-conductive layer of the printed circuit board or of the printed circuit board intermediate product to be produced is formed.
  • a further layer or position of the printed circuit board or the printed circuit board intermediate product is provided, so that in addition to a simple and reliable integration of the component to be integrated, a achieve reliable connection between the component and the surrounding circuit board element.
  • contacts or a conductive layer of the component to be integrated be connected or coupled to further layers of the printed circuit board or the printed circuit board intermediate product, as this is another preferred embodiment of the inventive printed circuit board or the printed circuit board intermediate according to the invention.
  • the component to be integrated of an active component such as an electronic component, an opto-electronic component, a Chip, a sensor, a component integrated in a core element, or a passive component, such as a cooling element, a passageway defining hollow body, in particular made of glass or ceramic, or the like. Is formed.
  • an active component such as an electronic component, an opto-electronic component, a Chip, a sensor, a component integrated in a core element, or a passive component, such as a cooling element, a passageway defining hollow body, in particular made of glass or ceramic, or the like.
  • FIG. 2a to 2b similar to the steps which are shown in Figures 1 a and 1 b, a modified embodiment of a method according to the invention for producing a printed circuit board according to the invention.
  • FIGS. 3 and 4 show different embodiments of printed circuit boards or printed circuit board intermediates to be produced according to the method of the invention
  • FIG. 7 shows schematic views of different components which can be integrated into a printed circuit board according to the invention, for defining cavities to be provided in a printed circuit board to be produced;
  • Fig. 10 in a view similar to Fig. 9 is a further partial section through a further modified embodiment of a printed circuit board intermediate according to the invention, to be produced according to a method of the invention.
  • an adhesive layer or adhesive film 2 is applied to a supporting layer 1.
  • a conductive layer for example made of copper 3, which has a recess corresponding to the component 4 to be integrated or to be integrated.
  • the component 4 to be integrated is formed, for example, by an IMS substrate, which is used, for example, for high dielectric strengths and heat dissipation for cooling of corresponding elements.
  • the component 4 to be integrated likewise has, in accordance with the height or thickness of the copper layer 3, a copper layer 5 which, as will be discussed below, is used for contacting with further conductive layers of the printed circuit board to be produced.
  • a layer 6 of a material preventing adhesion is provided on the component 4 to be integrated on the side remote from the supporting or carrier layer.
  • a reliable positioning of the component 4 to be embedded in the printed circuit board to be produced or the printed circuit board intermediate product to be produced takes place by a precisely fitting arrangement in the recess 7 of the layer 3 provided on the supporting layer.
  • markings may be provided, such as those shown in FIG the layer 3 are indicated.
  • a printed circuit board element 9 is arranged on the layer 3, wherein the printed circuit board element 9 consists of a plurality of non-conductive layers consists.
  • This printed circuit board element 9 has, according to the dimensions of the component 4 to be integrated, a recess 10, so that the component 4 to be integrated can also be reliably positioned relative to the printed circuit board element 9.
  • a further conductive layer 1 for example, in turn, of copper is additionally indicated.
  • Fig. 1 c in addition to a compound of the individual layers of the printed circuit board element 9 and a filling of free spaces, as can be seen in Fig. 1 b, by the non-conductive material of the printed circuit board element 9 also a Structuring of the conductive layer 1 1 according to the dimensions of the component to be integrated 4.
  • Fig. 1 c in addition, in the process step shown in Fig. 1 c can be seen that the provided only for a provisional support backing layer 1 as well as the adhesive layer 2 after completion of the lamination or Pressing step was removed.
  • partial removal of the conductive or copper layer 11 exposes the component 4 to be integrated at the side or surface facing away from the layer 13, corresponding to the contours of the component to be integrated 4, for example, by laser cutting according to the depressions 15 of the component 4 is exposed on its upper side.
  • a remaining covering element which is schematically indicated by 17 in FIG. 1g, can be removed in a simple manner, as is clearly evident in the method step according to FIG is apparent, so that now a Printed circuit board 18 and a printed circuit board intermediate is present, wherein a component to be integrated 4, which is formed for example by serving as a cooling element or sauceableitelement IMS substrate is accurately integrated into a printed circuit board element 9, wherein additionally at least partially structured conductive layers 1 1 and 13 are indicated.
  • such a circuit board 18, as shown in Fig. 1 h be completed by arranging or providing further layers or layers of a printed circuit board.
  • a conductive layer is formed on a support or a supporting layer 21 by means of an adhesive layer or adhesive film 22
  • Layer 23 is provided, which serves for positioning or receiving a turn, for example, formed by an IMS substrate, to be integrated component 24.
  • the component 24 to be integrated has a layer 25 of a conductive material, in particular copper, similar to the preceding embodiment, wherein the dimensions of the recess 26 formed in the conductive layer 23 are matched to the dimensions of the component 24 to be integrated.
  • a printed circuit board element 27 formed from a plurality of non-conductive layers or layers is provided, wherein an adhesion-preventing layer 28 having the dimensions exceeding the dimensions of the component to be integrated 24 is provided.
  • a printed circuit board or a printed circuit board intermediate product is again provided, in which (m) a component 24 to be integrated is contained in a precisely fitting manner.
  • Fig. 3 and 4 respectively printed circuit boards or printed circuit board intermediates are shown, in which a component has been integrated, with possibilities of contacting such an integrated component are indicated.
  • a component to be integrated formed by a cooling element 32 is integrated in a printed circuit board element 33, for example similar to the method guides according to FIGS. 1 and 2, wherein an additional layer or layer is provided for good heat conduction Layer 34 contains a thermally highly conductive material.
  • the component 32 serves for a heat dissipation of heat generated by a chip, for example an SMD component 35, with additional connection points or contacts of the chip 35 being indicated at 36.
  • the component 32 to be integrated in the printed circuit board 31 for heat dissipation or cooling protrudes on the side facing away from the chip 35, as indicated by the projecting region 37, a corresponding improvement of the heat dissipation can be achieved.
  • a circuit board 41 is shown, wherein a turn formed by a cooling element 42 to be integrated component is integrated or incorporated in a circuit board element 43.
  • the component 42 similar to the previous embodiment, has an additional layer 44 which is electrically insulating and provides good heat conduction.
  • the component 42 serves for heat dissipation of heat generated by an example unhoused chip, such as a LED 45, wherein electrically conductive regions 46 for contacting contacts not shown in detail and a bonding wire 47 are additionally indicated.
  • a supporting or carrier layer 51 is provided similar to the embodiments according to FIGS. 1 and 2, this carrier layer 51 being formed, for example, by a metallic, in particular copper carrier, on which a metallic foil 52, which is also made of copper, for example.
  • an adhesive layer 53 is provided, in particular according to the dimensions of the component to be integrated.
  • a component to be integrated formed for example, by a sensor 54, is fixed on the carrier layer or supporting layer 51 by the adhesive 53 through the intermediary of the conductive layer 52.
  • an active sensor surface 56 is also indicated.
  • a printed circuit board element 57 which consists of a nonconductive material, is carried out, this printed circuit board element being formed, for example, by a prepreg with a recess or relief 58 corresponding to the dimensions of the component to be integrated or sensor is provided.
  • an adhesion preventing layer 59 is deposited prior to placing another layer 60 of the printed circuit board to be fabricated, as shown in FIG. 5d indicated method step is indicated.
  • the supporting layer 51 can be used in particular for the formation of further conductive layers of the printed circuit board or of the intermediate printed circuit board to be produced.
  • FIG. 6 a further modified embodiment of a printed circuit board 71 to be produced is shown, wherein on a supporting Layer 72 is a component 73 to be integrated in a recess 74 of the component 73 surrounding the circuit board element 75 is arranged.
  • components which define a cavity can be used in a further production of the printed circuit board, as is indicated schematically in FIG. 7.
  • the components 73 ', 73 "and 73"' indicated in FIG. 7 have a special shape corresponding to a desired cavity which is to be defined in the region of the component 73 to be accommodated.
  • the components defining a cavity, to be integrated 73 or 73 ', 73 "and 73"' can be made for example of glass or ceramic.
  • a two-layer supporting layer 81 is provided according to the method step illustrated in FIG. 8a, wherein this two-layer supporting layer or carrier layer, for example consists of a first layer or layer 81 'having a comparatively large thickness and a second layer or layer 81 "having a comparatively smaller thickness,
  • this two-layer supporting layer or carrier layer for example consists of a first layer or layer 81 'having a comparatively large thickness and a second layer or layer 81 "having a comparatively smaller thickness
  • the two-layer supporting layer 81 is respectively made of metallic layers, in particular of copper, on this two-layer supporting layer 81, in particular according to the method step illustrated in FIG Considering the size or dimensions of the subsequently to be determined component, an adhesive layer 82 is provided.
  • a component 83 is fixed on the layer or carrier layer 81 to be supported by the intermediary of the adhesive layer 82.
  • a printed circuit board element 84 is arranged or fixed, which consists of a non-conductive layer consists, according to the dimensions of the component 83, a recess or exemption 85 is provided.
  • a structuring of the core element 86 is indicated here by structured regions 88 and vias 89.
  • FIG. 8f an arrangement of further layers of the printed circuit board intermediate or circuit board to be produced is subsequently carried out, wherein in the embodiment shown in FIG Core element 86 is a layer 90 of a non-conductive element, in particular a prepreg layer is arranged, on which a conductive layer, such as a Cu film 91 is provided.
  • the individual layers or layers are subsequently also pressed in the embodiment according to FIG. 8, whereupon further processing or processing steps are subsequently required if necessary ,
  • further processing or processing steps are subsequently required if necessary ,
  • a printed circuit board intermediate product 92 is shown, wherein, in particular according to the method steps according to one of the above different methods, pressing or bonding of different layers or layers has already been carried out.
  • a component formed, for example, by an optoelectronic component 93 in a printed circuit board element or a layer 94 is made of a nonconductive material Material is embedded, wherein in the embodiment shown in Fig. 9, a support or support layer 95 is formed of a conductive material, such as copper.
  • the opto-electronic component 93 is contacted with the supporting and conductive layer 95 via contacts 96.
  • an optical window 97 is indicated, wherein an additional, in particular structured, layer 98 of a conductive material is also shown.
  • a layer 101 of conductive material, for example copper, and an additional layer or layer 102 of non-conductive material, for example a prepreg material, are provided as supporting or carrier layer.
  • a comparatively large thickness having to be integrated component 103 is arranged, which is formed for example by a shunt.
  • a printed circuit board element or a layer or layer of a non-conductive material is provided in addition to the component to be integrated 103 on the supporting layers, wherein in accordance with Fig.
  • this layer or layer of non-conductive material according to To be produced printed circuit board intermediate product 100 at different side regions of the component to be integrated 103 has a different thickness.
  • a partial region 104 'of the printed circuit board element can be seen which essentially has a thickness corresponding to the thickness or height of the component 103 to be integrated, while on the right side according to the illustration of FIG. 10, the non-conductive layer or the printed circuit board element 104 "has a comparatively small thickness, which in any case is less than the thickness or height of the component 103 to be integrated.
  • the layer or layer 104 'and 104 "of nonconductive material surrounding the component to be integrated 103 has a recess or release 105 corresponding to the dimensions of the component 103 to be integrated.
  • an additional component 106 is accommodated in the printed circuit board intermediate product 100 to be produced, wherein the component 106 to be integrated in particular has a core component indicated schematically at 107.
  • Element includes integrated component 108, which is formed for example by a MOSFET. Further layers or layers of the component 108 containing the component 106 are indicated by 109 and 1 10.
  • At least one further layer or layer 11 is additionally provided. Moreover, it is indicated in FIG. 10, in particular on the right-hand side, that, in particular according to the height of the component 106 to be integrated, a further layer or layer or a printed circuit board element 12 is also arranged of non-conductive material, which, taking into account the Dimensions of the component 106 to be integrated with a recess or exemption 1 13 is provided.
  • components 103 and 106 or 108 of different thickness or of generally different dimensions can be integrated into a printed circuit board or a printed circuit board intermediate product 100 to be produced.
  • different dimensions or thicknesses having printed circuit board elements or layers or layers 104 ', 104 "and 1 12 of non-conductive material use, which in each case with recesses or exemptions 105 or 1 13 are formed according to the components to be integrated or to be included 103 and 106 and 108, respectively.
  • a cooling element such as a cooling element, a sensor, an opto-electronic component, a component integrated in a core element, or a component defining a cavity, other, in a circuit board to be integrated components such as chips, other electronic, in particular active components and the like. Embedded or integrated.
  • an adhesion-preventing layer is accordingly dispensed with.
  • Applying an adhesive layer can be applied in a manner known per se, for example by a printing process, in particular an ink, flex, gravure, screen or offset printing process.
  • a printing process in particular an ink, flex, gravure, screen or offset printing process.
  • the Ausmaschine be found whose thickness, for example, a maximum of 15 ⁇ , in particular about 0.1 to 10 ⁇ .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Bei einem Verfahren zur Integration eines Bauteils in eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt sind folgende Schritte vorgesehen: - Bereitstellen einer Schicht (1) zur wenigstens temporären Abstützung des zu integrierenden Bauteils (4), - Festlegen des zu integrierenden Bauteils (4) auf der abstützenden Schicht (1), - Bereitstellen eines Leiterplattenelements (9) mit einer Ausnehmung (10), welche Abmessungen zumindest entsprechend der Größe und Form des zu integrierenden Bauteils (4) aufweist, - Festlegen des Leiterplattenelements (9) auf der abstützenden Schicht (1), wobei der zu integrierende Bauteil (4) in der Ausnehmung (10) aufgenommen wird, wobei das die Ausnehmung (10) zur Aufnahme des zu integrierenden Bauteils (4) aufweisende Leiterplattenelement (9) von wenigstens einer nicht-leitenden Schicht der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gebildet wird. Darüber hinaus wird eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt zur Verfügung gestellt.

Description

Verfahren zur Integration eines Bauteils in eine Leiterplatte oder ein Leiterplatten- Zwischenprodukt sowie Leiterplatte oder Leiterplatten-Zwischenprodukt
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Integration wenigstens eines Bauteils in eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt sowie auf eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt.
Im Zusammenhang mit wachsenden Produktfunktionalitäten von mit insbesondere elektronischen Bauteilen versehenen Geräten und einer zunehmenden Miniaturisie- rung derartiger Bauteile sowie einer zunehmenden Anzahl von Bauteilen, mit welchen Leiterplatten zu bestücken sind, werden zunehmend leistungsfähige feld- bzw. array- förmig aufgebaute Bauteile bzw. Packages mit mehreren elektronischen Komponenten eingesetzt, die eine Vielzahl von Kontakten bzw. Anschlüssen bei zunehmend verringertem Abstand dieser Kontakte aufweisen. Zur Festlegung bzw. Kontaktierung der- artiger Bauteile wird zunehmend der Einsatz von stark entflochtenen Leiterplatten erforderlich, wobei davon auszugehen ist, dass bei einer gleichzeitigen Verringerung der Produktgröße sowie der einzusetzenden Bauteile und Leiterplatten sowohl hinsichtlich der Dicke als auch der Fläche derartiger Elemente zu erwarten ist, dass eine Bestückung bzw. Anordnung derartiger Bauteile über die erforderliche Vielzahl von Kontaktstellen an Leiterplatten problematisch wird bzw. an Grenzen der möglichen Auflösung derartiger Kontaktstellen gelangt.
Bei einer Integration von Bauteilen in eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt wurde ursprünglich ein derartiger Bauteil oder eine Komponente im Wesent- liehen auf einer Schicht bzw. Lage einer Leiterplatte angeordnet, wobei die Dicke eines derartigen Bauteils die Dicke wenigstens einer Schicht bzw. Lage zur Ummantelung desselben bestimmte. Eine derartige Ummantelung erfolgte bei bekannten Ausführungsformen aus einem isolierenden bzw. nicht-leitenden Material, wodurch sich eine entsprechende Vergrößerung der Gesamtdicke der herzustellenden Leiterplatte oder des Leiterplatten-Zwischenprodukts ergibt.
Zur Lösung derartiger Probleme wurde vorgeschlagen, Bauteile wenigstens teilweise in eine Leiterplatte zu integrieren, wobei beispielsweise auf die WO 03/065778, die WO 03/065779 oder die WO 2004/077902 verwiesen wird. Bei diesen bekannten Verfahren bzw. Ausführungsformen von in einer Leiterplatte integrierten Bauteilen bzw. Komponenten ist jedoch nachteilig, dass für die Aufnahme derartiger elektronischer Bauteile bzw. Komponenten jeweils Ausnehmungen bzw. Löcher in einem Grundelement einer Leiterplatte vorzusehen sind, wobei darüber hinaus vor Anordnung eines Bauteils in einem derartigen Loch Leiterbahnen ausgebildet werden. Die vorliegende Erfindung zielt daher darauf ab, die oben genannten Probleme bei einer Integration bzw. Aufnahme eines Bauteils in eine Leiterplatte bzw. ein Leiterplatten-Zwischenprodukt zu beheben oder zumindest zu minimieren, und zielt insbesondere darauf ab, ein Verfahren der eingangs genannten Art sowie eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt zur Verfügung zu stellen, bei welchen nicht nur eine einfache und zuverlässige Anordnung eines derartigen Bauteils in einer Leiterplatte bzw. in einem Leiterplatten-Zwischenprodukt ermöglicht wird, sondern auch selbst bei Bauteilen mit insbesondere großer Dicke eine Reduzierung bzw. Minimierung der gesamten Dicke der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts erzielbar ist. Weiters wird auf eine verbesserte Zu- gänglichkeit des einzubettenden Bauteils abgezielt.
Zur Lösung dieser Aufgaben umfasst ein Verfahren der eingangs genannten Art im Wesentlichen die folgenden Schritte:
- Bereitstellen einer Schicht zur wenigstens temporären Abstützung des zu integrie- renden Bauteils,
- Festlegen des zu integrierenden Bauteils auf der abstützenden Schicht,
- Bereitstellen eines Leiterplattenelements mit einer Ausnehmung, welche Abmessungen zumindest entsprechend der Größe und Form des zu integrierenden Bauteils aufweist,
- Festlegen des Leiterplattenelements auf der abstützenden Schicht, wobei der zu integrierende Bauteil in der Ausnehmung aufgenommen wird,
wobei das die Ausnehmung zur Aufnahme des zu integrierenden Bauteils aufweisende Leiterplattenelement von wenigstens einer nicht-leitenden Schicht der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gebildet wird.
Durch die erfindungsgemäß vorgeschlagenen Verfahrensschritte lässt sich in einfacher und zuverlässiger Weise ein zu integrierender Bauteil bzw. eine zu integrierende Komponente in einer Ausnehmung eines Leiterplattenelements festlegen bzw. mit dem herzustellenden Leiterplattenelement koppeln. Durch die erfindungsgemäße Vorgangs- weise wird die Möglichkeit gegeben, selbst bei Einsatz von eine vergleichsweise große Dicke aufweisenden zu integrierenden Bauteilen in weiterer Folge eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt mit entsprechend reduzierter Gesamthöhe zur Verfügung zu stellen. Insbesondere lässt sich auch ein Bauteil großer Dicke zuverlässig innerhalb des Leiterplattenelements, bestehend aus wenigstens einer nichtleitenden Schicht der herzustellenden Leiterplatte oder des herzustellenden Leiter- platten-Zwischenprodukts integrieren, wobei entsprechend dem zu integrierenden Bauteil das die Ausnehmung aufweisende Leiterplattenelement mit einer entsprechenden, gegebenenfalls großen Dicke bereitgestellt wird. Als Material für das die Ausnehmung aufweisende Leiterplattenelement kann beispielsweise ein FR4-Material bzw. eine FR4-Leiterplatte verwendet werden, welche(s) abgestimmt auf die Abmes- sungen des zu integrierenden Bauteils mit einer entsprechenden Ausnehmung bzw. Freistellung ausgebildet ist. Es lässt sich somit erfindungsgemäß der zu integrierende Bauteil zuverlässig und positionsgenau innerhalb des umgebenden Leiterplattenelements, welches aus wenigstens einer nicht-leitenden Schicht besteht, integrieren. Für eine zuverlässige Integration sowie Positionierung des in der herzustellenden Leiterplatte oder dem Leiterplatten-Zwischenprodukt zu integrierenden Bauteils wird gemäß einer bevorzugten Ausführungsform vorgeschlagen, dass ein Verbinden bzw. Koppeln des zu integrierenden Bauteils mit dem Leiterplattenelement vorgenommen wird.
Neben einer Verbindung bzw. Kopplung zwischen dem zu integrierenden Bauteil und dem Leiterplattenelement im Bereich der in dem Leiterplattenelement vorgesehenen Ausnehmung zur Aufnahme bzw. Einbettung des zu integrierenden Bauteils ist für eine zusätzliche Verbindung bzw. Kopplung bei einem weiteren Aufbau der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts gemäß einer weiters bevorzugten Ausführungsform vorgesehen, dass das Verbinden bzw. Koppeln des zu integrierenden Bauteils mit dem Leiterplattenelement durch Anordnen wenigstens einer den Bauteil und das Leiterplattenelement übergreifenden, zusätzlichen Schicht der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwi- schenprodukts vorgenommen wird.
In diesem Zusammenhang wird darüber hinaus vorgeschlagen, dass die wenigstens eine zusätzliche Schicht mit dem zu integrierenden Bauteil und dem Leiterplattenelement laminiert wird, wie dies einer weiteren bevorzugten Ausführungsform des erfin- dungsgemäßen Verfahrens entspricht. Derartige Laminiervorgänge zwischen einzelnen Schichten bzw. Lagen einer mehrlagigen Leiterplatte sind für sich gesehen bei der Herstellung einer Leiterplatte bekannt, so dass mit an sich bekannten Verfahrensschritten das erfindungsgemäße Verfahren zur Integration eines Bauteils in eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt umgesetzt werden kann. Bei der Integration eines Bauteils bzw. einer Komponente in einer Leiterplatte bzw. ein Leiterplatten-Zwischenprodukt ist es insbesondere in Abhängigkeit von dem Einsatzbereich bzw. Einsatzzweck des zu integrierenden Bauteils manchmal erforderlich, wenigstens Teilbereiche des zu integrierenden Bauteils beispielsweise für eine nachfolgende Kontaktierung oder während nachfolgender Bearbeitungs- bzw. Herstel- lungsschritte der Leiterplatte freizulegen. In diesem Zusammenhang wird gemäß einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens für ein einfaches, wenigstens teilweises Entfernen der vorzusehenden zusätzlichen Schicht vorgeschlagen, dass auf dem zu integrierenden Bauteil vor einem Anordnen einer weiteren Schicht ein ein Anhaften der weiteren Schicht verhinderndes Material aufge- bracht wird. Durch Verwenden eines derartigen, ein Anhaften verhindernden Materials wird der nachfolgend freizulegende Teilbereich vor einer festen Verbindung mit der übergreifenden zusätzlichen Schicht gestützt, so dass durch einfache, in der Herstellung einer Leiterplatte bekannte Verfahrensschritte, wie beispielsweise ein Fräsen oder dgl., die übergreifende zusätzliche Schicht in dem freizulegenden bzw. freizu- stellenden Bereich des zu integrierenden Bauteils einfach entfernt werden kann. In diesem Zusammenhang wird gemäß einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen, dass der zu integrierende Bauteil nach dem Ausbilden bzw. Anordnen der zusätzlichen Schicht insbesondere durch ein Ausbilden von Durchbrechungen in der zusätzlichen Schicht und/oder durch ein partielles Entfernen wenigstens teilweise freigelegt wird.
Für eine gegebenenfalls weiter vorzusehende Verringerung der gesamten Dicke des herzustellenden Bauteils einer mehrlagigen Leiterplatte wird gemäß einer weiters bevorzugten Ausführungsform vorgesehen, dass auf der den zu integrierenden Bauteil umgebenden nicht-leitenden Schicht ein wenigstens eine leitende und wenigstens eine nicht-leitende Schicht aufweisendes Core-Element angeordnet wird, welches insbesondere eine Ausnehmung entsprechend dem zu integrierenden Bauteil aufweist. Derart gelingt es, neben dem Vorsehen wenigstens einer Schicht aus einem nichtleitenden Material, welches zur Positionierung bzw. Aufnahme des zu integrierenden Bauteils dient, im Wesentlichen auf Höhe des zu integrierenden Bauteils ein zusätzliches Core-Element vorzusehen, welches wenigstens eine leitende und wenigstens eine nicht-leitende Schicht aufweist, so dass insbesondere bei eine große Höhe aufweisenden zu integrierenden Bauteilen leitende, gegebenenfalls strukturierte Schichten auf Höhe bzw. dem Niveau des zu integrierenden Bauteils in der herzustellenden Leiterplatte vorgesehen werden können.
In Abhängigkeit von der herzustellenden Leiterplatte bzw. dem herzustellenden Leiterplatten-Zwischenprodukt erfolgt nach einer Einbettung bzw. Aufnahme des zu integrierenden Bauteils in dem Leiterplattenelement eine weitere Anordnung von Schichten bzw. Lagen und Verbindung derselben zur Herstellung der Leiterplatte. Hierbei wird gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen, dass die abstützende Schicht nach einem Verbinden bzw. Koppeln des zu integrierenden Bauteils mit dem Leiterplattenelement entfernt wird. Es wird die abstützende Schicht im Wesentlichen nur für eine provisorische Abstützung eingesetzt, worauf nach einer Entfernung derselben ein Aufbau von weiteren Schichten bzw. Lagen, welche sowohl den eingebetteten Bauteil als auch das umgebende Leiterplattenelement abdecken, vorgenommen werden kann.
Gemäß einer alternativen Verfahrensführung wird erfindungsgemäß bevorzugt vorgeschlagen, dass die abstützende Schicht von einer insbesondere mehrlagigen Folie gebildet wird, welche insbesondere aus wenigstens einer leitenden und wenigstens einer nicht-leitenden Schicht besteht, welche nach der Festlegung des zu integrierenden Bauteils und des Leiterplattenelements einen Teilbereich der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts bildet. Derart kann die abstützende Schicht unmittelbar als Folie zur weiteren Herstellung bzw. zum weiteren Aufbau der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts eingesetzt werden, wobei beispielsweise die leitende Schicht dieser abstützenden mehrlagigen Folie auch einer entsprechenden Strukturierung unterworfen werden kann. Mit dem erfindungsgemäßen Verfahren lässt sich eine unterschiedliche Vielzahl von Bauteilen in eine herzustellende Leiterplatte insbesondere unter einer Reduktion bzw. Minimierung der Dicke der herzustellenden Leiterplatte integrieren, wobei in diesem Zusammenhang gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen wird, dass der zu integrierende Bauteil von einem aktiven Bauteil, wie beispielsweise einem elektronischen Bauteil, einem opto-elektronischen Bauteil, einem Chip, einem Sensor, einem in ein Core-Element integrierten Bauteil, oder einem passiven Bauteil, wie beispielsweise einem Kühlelement, einem einen Durchtrittskanal definierenden Hohlkörper, insbesondere bestehend aus Glas oder Keramik, oder dgl. gebildet wird.
Für eine zuverlässige Kopplung bzw. Kontaktierung einer gegebenenfalls großen Vielzahl von Kontakten eines derartigen zu integrierenden, insbesondere elektronischen Bauteils wird darüber hinaus vorgeschlagen, dass Kontakte des zu integrierenden Bauteils oder eine insbesondere leitende Schicht desselben nach einer Verbindung mit dem Leiterplattenelement mit leitenden Bereichen der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gekoppelt wird bzw. werden, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht.
Für eine einfache und zuverlässige Festlegung sowohl des aufzunehmenden bzw. zu integrierenden Bauteils als auch des den Bauteil umgebenden Leiterplattenelements wird darüber hinaus bevorzugt vorgeschlagen, dass der zu integrierende Bauteil und das Leiterplattenelement unter Vermittlung eines Klebers, einer klebenden Folie, einer adhäsiven Beschichtung, durch ein Löten oder dgl. auf der abstützenden Schicht festgelegt werden. Insbesondere in Abhängigkeit davon, ob die abstützende Schicht lediglich für eine provisorische Abstützung oder gegebenenfalls für einen weiteren Aufbau der mehrlagigen Leiterplatte eingesetzt wird, kann eine entsprechende Wahl der einzusetzenden Verbindungsmittel erfolgen.
Zur Erzielung einer entsprechend geringen Gesamtdicke der herzustellenden Leiterplatte ist darüber hinaus vorgesehen, dass eine Klebeschicht oder -folie oder Be- Schichtung mit einer Dicke von maximal 15 μσι, insbesondere etwa 0,1 bis 10 μηι ausgebildet wird, wie dies einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht. Hierbei können für ein einfaches Aufbringen einer derartigen Klebeschicht für sich gesehen bekannte Verfahren eingesetzt werden, wobei erfindungsgemäß bevorzugt vorgeschlagen wird, dass eine Klebeschicht durch Tinten-, Flex-, Tiefen-, Sieb- oder Offsetdruck aufgebracht wird.
Für eine einfache Registrierung und Positionierung des zu integrierenden Bauteils ist darüber hinaus vorgesehen, dass der zu integrierende Bauteil relativ zu Markierungen auf der abstützenden Schicht und/oder auf dem die Ausnehmung aufweisenden Leiterplattenelement auf der abstützenden Schicht positioniert wird, wie dies einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens entspricht. Wie bereits mehrfach erwähnt, gelingt durch die erfindungsgemäß vorgeschlagene Anordnung bzw. Einbettung eines zu integrierenden Bauteils in einem von wenigstens einer nicht-leitenden Schicht gebildeten Leiterplattenelement eine Reduktion bzw. Minimierung der gesamten Dicke der herzustellenden Leiterplatte selbst bei Einsatz von große Abmessungen und insbesondere große Dicken aufweisenden zu integrierenden Bauteilen. Hierbei wird gemäß einer weiters bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgeschlagen, dass die Dicke des die Ausnehmung zur Aufnahme des zu integrierenden Bauteils aufweisenden Leiterplattenelements zu- mindest entsprechend der Dicke des zu integrierenden Bauteils gewählt wird.
Zur Lösung der eingangs genannten Aufgaben ist darüber hinaus eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt im Wesentlichen dadurch gekennzeichnet, dass ein zu integrierender Bauteil in einer Ausnehmung eines Leiterplattenelements auf- genommen ist, wobei das die Ausnehmung zur Aufnahme des zu integrierenden Bauteils aufweisende Leiterplattenelement von wenigstens einer nicht-leitenden Schicht der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten- Zwischenprodukts gebildet ist. Wie bereits oben ausgeführt, lässt sich somit eine Leiterplatte bzw. ein Leiterplatten-Zwischenprodukt zur Verfügung zu stellen, welche(s) nicht nur einfach herstellbar ist, wobei eine zuverlässige Aufnahme und Positionierung des zu integrierenden Bauteils in der herzustellenden Leiterplatte möglich wird, sondern es lässt sich auch eine Leiterplatte oder ein Leiterplatten-Zwischenprodukt mit einer entsprechend verringerten Gesamthöhe bereitstellen. Gemäß einer bevorzugten Ausführungsform wird vorgeschlagen, dass zumindest an einer Oberfläche des Leiterplattenelements und des zu integrierenden Bauteils eine weitere Schicht bzw. Lage der Leiterplatte oder des Leiterplatten-Zwischenprodukts vorgesehen ist, so dass sich neben einer einfachen und zuverlässigen Integration des zu integrierenden Bauteils auch eine zuverlässige Verbindung zwischen dem Bauteil und dem umgebenden Leiterplattenelement erzielen lässt.
Für eine Kopplung bzw. Kontaktierung einer gegebenenfalls großen Anzahl von Kontakten des zu integrierenden Bauteils wird darüber hinaus vorgeschlagen, dass Kontakte oder eine leitende Schicht des zu integrierenden Bauteils mit weiteren Schichten der Leiterplatte oder des Leiterplatten-Zwischenprodukts verbunden bzw. gekoppelt ist bzw. sind, wie dies einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Leiterplatte oder des erfindungsgemäßen Leiterplatten-Zwischenprodukts entspricht.
Wie bereits erwähnt, ist eine große Vielzahl von unterschiedlichen Bauteilen in eine derartige erfindungsgemäße Leiterplatte integrierbar, wobei gemäß einer weiters bevorzugten Ausführungsform vorgeschlagen wird, dass der zu integrierende Bauteil von einem aktiven Bauteil, wie beispielsweise einem elektronischen Bauteil, einem opto-elektronischen Bauteil, einem Chip, einem Sensor, einem in ein Core-Element integrierten Bauteil, oder einem passiven Bauteil, wie beispielsweise einem Kühl- element, einem einen Durchtrittskanal definierenden Hohlkörper, insbesondere bestehend aus Glas oder Keramik, oder dgl. gebildet ist.
Die Erfindung wird nachfolgend anhand von in der beiliegenden Zeichnung schematisch dargestellten Ausführungsbeispielen näher erläutert. In dieser zeigen:
Fig. 1 a bis 1 h unterschiedliche Verfahrensschritte eines erfindungsgemäßen Verfahrens zur Herstellung einer erfindungsgemäßen Leiterplatte oder eines erfindungsgemäßen Leiterplatten-Zwischenprodukts;
Fig. 2a bis 2b ähnlich den Schritten, welche in Fig. 1 a und 1 b dargestellt sind, eine abgewandelte Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung einer erfindungsgemäßen Leiterplatte;
Fig. 3 und 4 unterschiedliche Ausführungsformen von gemäß dem erfindungsgemäßen Verfahren herzustellenden Leiterplatten bzw. Leiterplatten-Zwischenprodukten;
Fig. 5a bis 5e unterschiedliche Verfahrensschritte eines weiteren abgewandelten erfindungsgemäßen Verfahrens zur Herstellung einer erfindungsgemäßen Leiterplatte oder eines erfindungsgemäßen Leiterplatten-Zwischenprodukts;
Fig. 6 ähnlich den Darstellungen von Fig. 3 und 4 eine weitere abgewandelte Ausführungsform einer gemäß dem erfindungsgemäßen Verfahren herzustellenden Leiterplatte;
Fig. 7 schematische Ansichten von unterschiedlichen Bauteilen, welche in eine erfindungsgemäße Leiterplatte integrierbar sind, zur Definition von in einer herzustellenden Leiterplatte vorzusehenden Hohlräumen;
Fig. 8a bis 8f unterschiedliche Verfahrensschritte eines weiteren abgewandelten erfindungsgemäßen Verfahrens zur Herstellung einer erfindungsgemäßen Leiterplatte oder eines erfindungsgemäßen Leiterplatten-Zwischenprodukts; Fig. 9 einen schematischen Teilschnitt durch eine weitere abgewandelte Ausführungsform eines erfindungsgemäßen, gemäß einem erfindungsgemäßen Verfahren hergestellten Leiterplatten-Zwischenprodukts; und
Fig. 10 in einer zu Fig. 9 ähnlichen Ansicht einen weiteren Teilschnitt durch eine weitere abgewandelte Ausführungsform eines erfindungsgemäßen, gemäß einem erfindungsgemäßen Verfahren herzustellenden Leiterplatten-Zwischenprodukts.
In dem in Fig. 1 a dargestellten Verfahrensschritt wird auf einer abstützenden Schicht 1 eine Klebeschicht bzw. Klebefolie 2 aufgebracht. Darüber hinaus ist eine leitende Schicht, beispielsweise aus Kupfer 3 vorgesehen, welche eine Ausnehmung entsprechend dem aufzunehmenden bzw. zu integrierenden Bauteil 4 aufweist. Der zu integrierende Bauteil 4 wird beispielsweise von einem IMS-Substrat gebildet, welches beispielsweise für hohe Durchschlagsfestigkeiten und eine Wärmeabfuhr zur Kühlung von entsprechenden Elementen verwendet wird. Der zu integrierende Bauteil 4 weist entsprechend der Höhe bzw. Dicke der Kupferschicht 3 ebenfalls eine Kupferschicht 5 auf, welche, wie dies nachfolgend erörtert werden wird, für eine Kontaktierung mit weiteren leitenden Schichten der herzustellenden Leiterplatte verwendet wird.
Darüber hinaus ist auf dem zu integrierenden Bauteil 4 an der von der abstützenden bzw. Trägerschicht abgewandten Seite eine Schicht 6 aus einem ein Anhaften verhindernden Material vorgesehen.
Ein zuverlässiges Positionieren des einzubettenden Bauteils 4 in der nachfolgend herzustellenden Leiterplatte bzw. dem herzustellenden Leiterplatten-Zwischenprodukt erfolgt durch eine passgenaue Anordnung in der Ausnehmung 7 der auf der abstützenden Schicht vorgesehenen Schicht 3. Alternativ oder zusätzlich können Markierungen vorgesehen sein, wie diese durch 8 auf der Schicht 3 angedeutet sind.
In dem in Fig. 1 b dargestellten Verfahrensschritt ist ersichtlich, dass nach einer Anordnung bzw. Festlegung des zu integrierenden Bauteils 4 auf der Klebeschicht 2 ein Leiterplattenelement 9 auf der Schicht 3 angeordnet wird, wobei das Leiterplattenelement 9 aus einer Mehrzahl von nicht-leitenden Schichten besteht. Dieses Leiterplattenelement 9 weist entsprechend den Abmessungen des zu integrierenden Bauteils 4 eine Ausnehmung 10 auf, so dass der zu integrierende Bauteil 4 zuverlässig auch relativ zu dem Leiterplattenelement 9 positioniert werden kann. Neben der Mehrzahl von nicht-leitenden Schichten des Leiterplattenelements 9 ist zusätzlich eine weitere leitende Schicht 1 1 , beispielsweise wiederum aus Kupfer angedeutet. In dem in Fig. 1 c dargestellten Laminier- bzw. Verpressschritt erfolgt neben einer Verbindung der einzelnen Schichten des Leiterplattenelements 9 und einem Ausfüllen von Freiräumen, wie sie in Fig. 1 b ersichtlich sind, durch das nicht-leitende Material des Leiterplattenelements 9 auch eine Strukturierung der leitenden Schicht 1 1 entsprechend den Abmessungen des zu integrierenden Bauteils 4. Darüber hinaus ist in dem in Fig. 1 c dargestellten Verfahrensschritt ersichtlich, dass die lediglich für eine provisorische Abstützung vorgesehene Abstützschicht 1 ebenso wie die Klebeschicht 2 nach Fertigstellung des Laminier- bzw. Verpressschritts entfernt wurde.
Nach einer derartigen Freilegung der leitenden bzw. Kupferschicht 3 entsprechend dem in Fig. 1c dargestellten Verfahrensschritt erfolgt gemäß dem in Fig. 1 d dargestellten Verfahrensschritt eine Anordnung einer zusätzlichen Kupferschicht 12, welche unmittelbar mit der bereits bestehenden Kupferschicht 3 sowie der Kupferschicht 5 des zu integrierenden Bauteils 4 verbunden wird. In weiterer Folge erfolgt nach einer derartigen Verbindung bzw. Kopplung des zu integrierenden Bauteils 4 und insbesondere der Kupferschicht 5 mit der zusätzlichen leitenden bzw. Kupferschicht 12 eine Strukturierung dieser aus den Schichten 3 und 12 bestehenden und gemeinsam mit 13 bezeichneten leitenden Schicht, wobei ein derartiges Strukturelement in Fig. 1f mit 14 angedeutet ist.
In dem in Fig. 1g dargestellten Verfahrensschritt ist ersichtlich, dass durch ein teilweises Entfernen der leitenden bzw. Kupferschicht 1 1 der zu integrierende Bauteil 4 an der von der Schicht 13 abgewandten Seite bzw. Oberfläche freigelegt wird, wobei entsprechend den Konturen des zu integrierenden Bauteils 4 beispielsweise durch ein Laserschneiden entsprechend den Vertiefungen 15 der Bauteil 4 an seiner Oberseite freigelegt wird.
Durch ein Vorsehen der ein Anhaften verhindernden Schicht 6 auf dem zu integrierenden Bauteil 4 lässt sich auch ein verbleibendes abdeckendes Element, welches in Fig. 1g schematisch mit 17 angedeutet ist, in einfacher Weise entfernen, wie dies in dem Verfahrensschritt gemäß Fig. 1 h deutlich ersichtlich ist, so dass nunmehr eine Leiterplatte 18 bzw. ein Leiterplatten-Zwischenprodukt vorliegt, wobei ein zu integrierender Bauteil 4, welcher beispielsweise von einem als Kühlelement bzw. Wärmeableitelement dienenden IMS-Substrat gebildet wird, in ein Leiterplattenelement 9 positionsgenau integriert ist, wobei zusätzlich wenigstens teilweise strukturierte leitende Schichten 1 1 und 13 angedeutet sind.
Gegebenenfalls kann eine derartige Leiterplatte 18, wie sie in Fig. 1 h dargestellt ist, durch Anordnen bzw. Vorsehen von weiteren Schichten bzw. Lagen einer Leiterplatte vervollständigt werden.
Bei der in Fig. 2 dargestellten, abgewandelten Ausführungsform wird ähnlich wie bei der Ausbildung bzw. Verfahrensführung gemäß Fig. 1 bei dem in Fig. 2a dargestellten Verfahrensschritt auf einem Träger bzw. einer abstützenden Schicht 21 unter Vermittlung einer Klebeschicht bzw. Klebefolie 22 eine leitende Schicht 23 vorgesehen, welche zur Positionierung bzw. Aufnahme eines wiederum beispielsweise von einem IMS-Substrat gebildeten, zu integrierenden Bauteils 24 dient. Der zu integrierende Bauteil 24 weist ähnlich wie bei der vorangehenden Ausführungsform wiederum eine Schicht 25 aus einem leitenden Material, insbesondere Kupfer auf, wobei die Abmessungen der in der leitenden Schicht 23 gebildeten Ausnehmung 26 auf die Abmessungen des zu integrierenden Bauteils 24 abgestimmt sind.
Zur Einbettung des zu integrierenden Bauteils 24 wird wiederum ein aus einer Mehrzahl von nicht-leitenden Schichten bzw. Lagen gebildetes Leiterplattenelement 27 vorgesehen, wobei eine ein Anhaften verhindernde Schicht 28 mit den die Abmessungen des zu integrierenden Bauteils 24 übersteigenden Abmessungen vorgesehen wird. Ähnlich wie bei der vorangehenden Ausführungsform wird wiederum eine Schicht 29 aus einem leitenden Material, insbesondere Kupfer, vorgesehen.
Ähnlich wie bei der vorangehenden Ausführungsform erfolgt nachfolgend wiederum ein Verpressen bzw. Laminieren, wobei auch die weiteren Verfahrensschritte gemäß der Ausführungsform entsprechend Fig. 1 auch bei der Verfahrensführung gemäß Fig. 2 vorgesehen werden können.
Es wird wie bei der Ausführungsform gemäß Fig. 1 wiederum eine Leiterplatte bzw. ein Leiterplatten-Zwischenprodukt zur Verfügung gestellt, in welcher(m) passgenau ein zu integrierender Bauteil 24 enthalten ist. In Fig. 3 und 4 sind jeweils Leiterplatten bzw. Leiterplatten-Zwischenprodukte dargestellt, in welche ein Bauteil integriert wurde, wobei Möglichkeiten einer Kontaktierung eines derartig integrierten Bauteils angedeutet sind.
Bei der in Fig. 3 dargestellten Leiterplatte 31 ist ein von einem Kühlelement 32 gebildeter, zu integrierender Bauteil in einem Leiterplattenelement 33, beispielsweise ähnlich den Verfahrensführungen gemäß Fig. 1 und 2, integriert, wobei für eine gute Wärmeleitung der Bauteil 32 eine zusätzliche Schicht bzw. Lage 34 aus einem thermisch gut leitenden Material enthält. Der Bauteil 32 dient für eine Wärmeabfuhr von von einem Chip, beispielsweise einem SMD-Bauteil 35 erzeugter Wärme, wobei ergänzend Anschlussstellen bzw. Kontakte des Chips 35 mit 36 angedeutet sind.
Da der in der Leiterplatte 31 für eine Wärmeabfuhr bzw. Kühlung zu integrierende Bauteil 32 an der von dem Chip 35 abgewandten Seite vorragt, wie dies durch den vorragenden Bereich 37 angedeutet ist, lässt sich eine entsprechende Verbesserung der Wärmeabfuhr erzielen.
In ähnlicher Weise ist bei der Ausführungsform gemäß Fig. 4 eine Leiterplatte 41 dargestellt, wobei ein wiederum von einem Kühlelement 42 gebildeter zu integrierenden Bauteil in einem Leiterplattenelement 43 integriert bzw. aufgenommen ist. Der Bauteil 42 weist ähnlich wie bei der vorangehenden Ausführungsform eine zusätzliche Schicht bzw. Lage 44 auf, welche elektrisch isolierend ist und eine gute Wärmeleitung zur Verfügung stellt. Der Bauteil 42 dient für eine Wärmeabfuhr von von einem bei- spielsweise ungehäusten Chip, beispielsweise einer LED 45 erzeugter Wärme, wobei elektrisch leitende Bereiche 46 für eine Kontaktierung von nicht näher dargestellten Kontakten sowie ein Bonddraht 47 zusätzlich angedeutet sind.
Bei der Verfahrensführung gemäß Fig. 5 wird ähnlich wie bei den Ausführungsformen gemäß Fig. 1 und 2 eine abstützende bzw. Trägerschicht 51 zur Verfügung gestellt, wobei diese Trägerschicht 51 beispielsweise von einem metallischen, insbesondere Kupferträger gebildet wird, auf welchem eine metallische Folie 52, welche beispielsweise ebenso aus Kupfer besteht, vorgesehen ist. Für ein Festlegen eines in einer herzustellenden Leiterplatte zu integrierenden Bauteils ist eine Klebeschicht 53 insbe- sondere entsprechend den Abmessungen des zu integrierenden Bauteils vorgesehen. Bei dem Verfahrensschritt gemäß Fig. 5b ist ersichtlich, dass ein beispielsweise von einem Sensor 54 gebildeter zu integrierender Bauteil auf der Trägerschicht bzw. abstützenden Schicht 51 unter Vermittlung der leitenden Schicht 52 durch den Kleber 53 festgelegt wird.
Neben schematisch angedeuteten Kontakten 55 des zu integrierenden Bauteils 54 ist darüber hinaus eine aktive Sensorfläche 56 angedeutet.
Für eine Einbettung des zu integrierenden Bauteils 54 erfolgt in weiterer Folge eine Anordnung bzw. Festlegung eines Leiterplattenelements 57, welches aus einem nichtleitenden Material besteht, wobei dieses beispielsweise von einem Prepreg gebildete Leiterplattenelement mit einer Ausnehmung bzw. Freistellung 58 entsprechend den Abmessungen des zu integrierenden Bauteils bzw. Sensors versehen ist. Wiederum ähnlich wie bei den vorangehenden Ausführungsformen wird auf der die Kontakte 55 und die aktive Sensorschicht 56 aufweisenden Oberfläche des zu integrierenden Bauteils 54 eine ein Anhaften verhindernde Schicht 59 vor einem Anordnen einer weiteren Schicht 60 der herzustellenden Leiterplatte aufgebracht, wie dies im in Fig. 5d dargestellten Verfahrensschritt angedeutet ist.
Nach einer entsprechenden Verbindung des den zu integrierenden Bauteil umgebenden Leiterplattenelements 57 sowie der zusätzlichen Schicht 60, welche in dem in Fig. 5e dargestellten Verfahrensschritt einheitlich als Schicht bzw. Lage 61 bezeichnet ist, erfolgt insbesondere durch Vorsehen der ein Anhaften verhindernden Schicht 59 ein Freilegen der aktiven Sensorfläche 56 des integrierten und von einem Sensor gebildeten Bauteils 54. Darüber hinaus sind Kontaktierungen 62 in dem in Fig. 5e dargestellten Verfahrensschritt angedeutet.
In Abwandlung von den in Fig. 1 und 2 dargestellten Verfahrensführungen kann bei der Verfahrensführung gemäß Fig. 5 die abstützende Schicht 51 insbesondere zur Ausbildung weiterer leitender Schichten der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts eingesetzt werden.
In der schematischen Darstellung gemäß Fig. 6 ist eine weitere abgewandelte Ausfüh- rungsform einer herzustellenden Leiterplatte 71 gezeigt, wobei auf einer abstützenden Schicht 72 ein zu integrierender Bauteil 73 in einer Ausnehmung 74 eines den Bauteil 73 umgebenden Leiterplattenelements 75 angeordnet ist.
Insbesondere bei der in Fig. 6 dargestellten Ausführungsform können bei einer wei- teren Herstellung der Leiterplatte einen Hohlraum definierende Bauteile zum Einsatz gelangen, wie dies schematisch in Fig. 7 angedeutet ist. Die in Fig. 7 angedeuteten Bauteile 73', 73" sowie 73"' weisen eine entsprechend einem gewünschten Hohlraum, welcher in dem Bereich des aufzunehmenden Bauteils 73 zu definieren ist, spezielle Formgebung auf. Hierbei können die einen Hohlraum definierenden, zu integrierenden Bauteile 73 bzw. 73', 73" sowie 73"' beispielsweise aus Glas oder Keramik hergestellt sein.
In den in Fig. 8 dargestellten unterschiedlichen Verfahrensschritten eines weiteren abgewandelten Verfahrens zur Herstellung einer Leiterplatte oder eines Leiterplatten- Zwischenprodukts wird gemäß dem in Fig. 8a dargestellten Verfahrensschritt eine insbesondere zweilagige abstützende Schicht 81 zur Verfügung gestellt, wobei diese zweilagige abstützende Schicht bzw. Trägerschicht beispielsweise aus einer eine vergleichsweise große Dicke aufweisenden ersten Schicht bzw. Lage 81' und einer zweiten, eine vergleichsweise geringere Dicke aufweisenden Schicht bzw. Lage 81" besteht. Insbesondere besteht unter Berücksichtigung des herzustellenden Leiterplatten-Zwischenprodukts bzw. der herzustellenden Leiterplatte bei der in Fig. 8 dargestellten Ausführungsform die zweilagige abstützende Schicht 81 jeweils aus metallischen Schichten, insbesondere aus Kupfer. Auf dieser zweilagigen abstützenden Schicht 81 wird gemäß dem in Fig. 8b dargestellten Verfahrensschritt insbesondere unter Berücksichtigung der Größe bzw. Abmessungen des nachfolgend festzulegenden Bauteils eine Klebeschicht 82 vorgesehen. In dem in Fig. 8c dargestellten Verfahrensschritt ist ersichtlich, dass ein Bauteil 83 unter Vermittlung der Klebeschicht 82 auf der abzustützenden Schicht bzw. Trägerschicht 81 festgelegt wird.
In dem in Fig. 8d dargestellten Verfahrensschritt ist darüber hinaus ersichtlich, dass zusätzlich auf der abstützenden Schicht 81 neben dem Bauteil 83 ein Leiterplattenelement 84 angeordnet bzw. festgelegt wird, welches aus einer nicht-leitenden Schicht besteht, wobei entsprechend den Abmessungen des Bauteils 83 eine Ausnehmung bzw. Freistellung 85 vorgesehen ist.
Neben einer Anordnung des Leiterplattenelements 84, welches aus einer nicht- leitenden Schicht besteht, erfolgt, wie dies in dem in Fig. 8e dargestellten Verfahrensschritt gezeigt ist, zusätzlich eine Anordnung eines insbesondere strukturierten Core- Elements 86, welches ebenso wie das Leiterplattenelement 84 mit einer Ausnehmung bzw. Freistellung 87 entsprechend den Abmessungen des zu integrierenden Bauteils 83 ausgebildet wird.
Eine Strukturierung des Core-Elements 86 ist hierbei durch strukturierte Bereiche 88 sowie Vias 89 angedeutet.
Ähnlich den vorangehenden Ausführungsformen erfolgt nachfolgend, wie dies in dem in Fig. 8f dargestellten Verfahrensschritt ersichtlich ist, eine Anordnung weiterer Schichten bzw. Lagen des herzustellenden Leiterplatten-Zwischenprodukts bzw. der herzustellenden Leiterplatte, wobei bei der in Fig. 8 gezeigten Ausführungsform auf dem strukturierten Core-Element 86 eine Schicht 90 aus einem nicht-leitenden Element, insbesondere eine Prepreg-Schicht angeordnet wird, auf welcher eine leitende Schicht, beispielsweise eine Cu-Folie 91 vorgesehen ist.
Ähnlich wie bei den vorangehenden Ausführungsformen, und wie dies insbesondere beispielsweise bei der Verfahrensführung gemäß Fig. 1 dargestellt ist, erfolgt auch bei der Ausführungsform gemäß Fig. 8 anschließend ein Verpressen der einzelnen Schichten bzw. Lagen, worauf nachfolgend erforderlichenfalls weitere Be- bzw. Verarbeitungsschritte, beispielsweise zur Strukturierung von leitenden Schichten bzw. Lagen vorgesehen sein können.
In der Darstellung gemäß Fig. 9 ist ein Leiterplatten-Zwischenprodukt 92 gezeigt, wobei insbesondere entsprechend den Verfahrensschritten gemäß einem der obigen unterschiedlichen Verfahren ein Verpressen bzw. Verbinden unterschiedlicher Schichten bzw. Lagen bereits vorgenommen wurde.
Bei dem in Fig. 9 dargestellten Leiterplatten-Zwischenprodukt 92 ist ersichtlich, dass ein beispielsweise von einem opto-elektronischen Bauteil 93 gebildeter Bauteil in einem Leiterplattenelement oder einer Schicht bzw. Lage 94 aus einem nicht-leitenden Material eingebettet ist, wobei bei der in Fig. 9 dargestellten Ausführungsform eine Abstütz- bzw. Trägerschicht 95 aus einem leitenden Material, beispielsweise Kupfer gebildet ist. Der opto-elektronische Bauteil 93 ist mit der abstützenden und leitenden Schicht 95 über Kontakte 96 kontaktiert.
Zusätzlich ist bei dem in Fig. 9 dargestellten Leiterplatten-Zwischenprodukt ein optisches Fenster 97 angedeutet, wobei eine zusätzliche, insbesondere strukturierte Schicht 98 aus einem leitenden Material ebenfalls gezeigt ist.
Es ist somit bei der in Fig. 9 dargestellten Ausführungsform möglich, einen optoelektronischen Bauteil 93 in eine Leiterplatte bzw. ein Leiterplatten-Zwischenprodukt 92 zu integrieren, wobei hierzu eine den opto-elektronischen Bauteil 93 umgebende Schicht 94 aus einem nicht-leitenden Material bei der Anordnung auf der abstützenden Schicht 95 mit einer an die Abmessungen des zu integrierenden Bauteils 93 ange- passten Ausnehmung bzw. Freistellung ausgebildet ist.
In Fig. 10 ist eine weitere abgewandelte Ausführungsform eines herzüstellenden Leiterplatten-Zwischenprodukts 100 dargestellt. Bei dieser Ausführungsform wird als abstützende bzw. Trägerschicht eine Schicht 101 aus leitendem Material, beispielsweise Kupfer, sowie eine zusätzliche Schicht bzw. Lage 102 aus nicht-leitendem Material, beispielsweise einem Prepreg-Material vorgesehen. Auf diesen abstützenden Schichten 101 und 102 wird, beispielweise wiederum unter Vermittlung eines Klebers bzw. einer Klebeschicht wie bei den vorangehenden Ausführungsformen, ein eine vergleichsweise große Dicke aufweisender zu integrierender Bauteil 103 angeordnet, welcher beispielsweise von einem Shunt gebildet ist. Wie bei den vorangehenden Ausführungsformen wird neben dem zu integrierenden Bauteil 103 auf den abstützenden Schichten ein Leiterplattenelement oder eine Schicht bzw. Lage aus einem nicht-leitenden Material vorgesehen, wobei bei gemäß Fig. 10 diese Schicht bzw. Lage aus nicht-leitendem Material entsprechend dem herzustellenden Leiterplatten-Zwischenprodukt 100 an unterschiedlichen Seitenbereichen des zu integrierenden Bauteils 103 eine unterschiedliche Dicke aufweist. Derart ist bei der Darstellung gemäß Fig. 10 auf der linken Seite ein Teilbereich 104' des Leiterplattenelements ersichtlich, welcher im wesentlich eine Dicke entsprechend der Dicke bzw. Höhe des zu integrierenden Bauteils 103 aufweist, während auf der rechten Seite gemäß der Darstellung von Fig. 10 die nicht-leitende Schicht bzw. das Leiterplattenelement 104" eine vergleichsweise geringe Dicke aufweist, welche jedenfalls geringer als die Dicke bzw. Höhe des zu integrierenden Bauteils 103 ist.
Ebenso wie bei den vorangehenden Ausführungsformen weist die den zu integrierenden Bauteil 103 umgebende Schicht bzw. Lage 104' und 104" aus nicht-leitendem Material eine Ausnehmung bzw. Freistellung 105 entsprechend den Abmessungen des zu integrierenden Bauteils 103 auf.
Bei der in Fig. 10 dargestellten Ausführungsform wird neben dem eine vergleichsweise große Dicke bzw. Höhe aufweisenden Bauteil 103 ein zusätzlicher Bauteil 106 in das herzustellende Leiterplatten-Zwischenprodukt 100 aufgenommen, wobei der zu integrierende Bauteil 106 insbesondere einen in einem schematisch mit 107 angedeuteten Core-Element integrierten Bauteil 108 enthält, welcher beispielsweise von einem MOSFET gebildet ist. Weitere Schichten bzw. Lagen des den Bauteil 108 enthaltenden Bauteils 106 sind mit 109 und 1 10 angedeutet.
Ähnlich wie bei den vorangehenden Ausführungsformen wird zusätzlich wenigstens eine weitere Schicht bzw. Lage 1 1 1 vorgesehen. Darüber hinaus ist in Fig. 10 insbesondere auf der rechten Seite angedeutet, dass insbesondere entsprechend der Höhe des zu integrierenden Bauteils 106 eine weitere Schicht bzw. Lage oder ein Leiter- plattenelement 1 12 aus ebenfalls nicht-leitendem Material angeordnet wird, welches unter Berücksichtigung der Abmessungen des zu integrierenden Bauteils 106 mit einer Ausnehmung bzw. Freistellung 1 13 versehen ist.
Bei der in Fig. 10 dargestellten Ausführungsform ist ersichtlich, dass derart insbeson- dere Bauteile 103 und 106 bzw. 108 unterschiedlicher Dicke bzw. allgemein unterschiedlicher Abmessungen in eine herzustellende Leiterplatte bzw. ein herzustellendes Leiterplatten-Zwischenprodukt 100 integriert werden können. Zu diesem Zweck finden insbesondere unterschiedliche Abmessungen bzw. Dicken aufweisende Leiterplattenelemente oder Schichten bzw. Lagen 104', 104" sowie 1 12 aus nicht-leitendem Material Verwendung, welche jeweils mit Ausnehmungen bzw. Freistellungen 105 bzw. 1 13 entsprechend den zu integrierenden bzw. aufzunehmenden Bauteilen 103 sowie 106 bzw. 108 ausgebildet sind.
Neben den in den vorangehenden Ausführungsformen im Detail beschriebenen, zu integrierenden Bauteilen, wie beispielsweise einem Kühlelement, einem Sensor, einem opto-elektronischen Bauteil, einem in ein Core-Element integrierten Bauteil, oder einem einen Hohlraum definierenden Bauteil können auch andere, in einer Leiterplatte zu integrierende Bauteile, wie beispielsweise Chips, andere elektronische, insbesondere aktive Bauteile und dgl. eingebettet bzw. integriert werden.
Falls nicht eine wenigstens teilweise Freilegung bzw. Freistellung des zu integrierenden Bauteils nach Anordnen bzw. Vorsehen einer wenigstens teilweise übergreifenden zusätzlichen Schicht erforderlich ist, wird auf die Verwendung einer ein Anhaften verhindernden Schicht entsprechend verzichtet.
Ein Aufbringen einer Klebeschicht kann in an sich bekannter Weise beispielsweise durch ein Druckverfahren, insbesondere ein Tinten-, Flex-, Tiefen-, Sieb- oder Offsetdruckverfahren aufgebracht werden. Darüber hinaus kann für eine zumindest provisorische Festlegung bzw. Positionierung des zu integrierenden Bauteils mit vergleichsweise dünnen Klebeschichten das Auslangen gefunden werden, deren Dicke beispielsweise maximal 15 μηι, insbesondere etwa 0,1 bis 10 μΐτι beträgt.

Claims

Patentansprüche
1. Verfahren zur Integration eines Bauteils in eine Leiterplatte oder ein Leiterplatten- Zwischenprodukt, umfassend die folgenden Schritte:
- Bereitstellen einer Schicht (1 , 21 , 51 , 72, 81 , 95, 101 , 102) zur wenigstens temporären Abstützung des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108),
- Festlegen des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) auf der abstützenden Schicht (1 , 21 , 51 , 72, 81 , 95, 101 , 102),
- Bereitstellen eines Leiterplattenelements (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 12) mit einer Ausnehmung (10, 26, 58, 85, 105, 1 13), welche Abmessungen zumindest entsprechend der Größe und Form des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) aufweist,
- Festlegen des Leiterplattenelements (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 2) auf der abstützenden Schicht (1 , 21 , 51 , 72, 81 , 95, 101 , 102), wobei der zu integrierende Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) in der Ausnehmung aufgenommen wird,
wobei das die Ausnehmung (10, 26, 58, 85, 105, 1 13) zur Aufnahme des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) aufweisende Leiterplattenelement (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 12) von wenigstens einer nicht-leitenden Schicht der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gebildet wird.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass ein Verbinden bzw. Koppeln des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93,
103, 106, 108) mit dem Leiterplattenelement (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 12) vorgenommen wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Verbinden bzw. Koppeln des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93,
103, 106, 108) mit dem Leiterplattenelement (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 12) durch Anordnen wenigstens einer den Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) und das Leiterplattenelement (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 12) übergreifenden, zusätzlichen Schicht (11 , 29, 60, 90, 91 , 98, 11 1 ) der her- zustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts vorgenommen wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die wenigstens eine zusätzliche Schicht (1 1 , 29, 60, 90, 91 , 98, 1 1 1) mit dem zu integrierenden Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73'", 83, 93, 103, 106, 108) und dem Leiterplattenelement (9, 27, 33, 43, 57, 75, 84, 94, 04', 104", 1 12) laminiert wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass auf dem zu integrierenden Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) vor einem Anordnen einer weiteren Schicht ein ein Anhaften der weiteren Schicht verhinderndes Material (6, 59) aufgebracht wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der zu integrierende Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) nach dem Ausbilden bzw. Anordnen der zusätzlichen Schicht (1 1 , 29, 60, 90, 91 , 98, 1 1 1) insbesondere durch ein Ausbilden von Durchbrechungen in der zusätzlichen Schicht und/oder durch ein partielles Entfernen wenigstens teilweise freigelegt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass auf der den zu integrierenden Bauteil (83) umgebenden nicht-leitenden Schicht (84) ein wenig- stens eine leitende und wenigstens eine nicht-leitende Schicht aufweisendes Core- Element (86) angeordnet wird, welches insbesondere eine Ausnehmung (87) entsprechend dem zu integrierenden Bauteil (83) aufweist.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die abstützende Schicht (1 , 21 , 51 , 72) nach einem Verbinden bzw. Koppeln des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"') mit dem Leiterplattenelement (9, 27, 33, 43, 57, 75) entfernt wird.
9. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die abstützende Schicht von einer insbesondere mehrlagigen Folie (51 , 52, 81) gebildet wird, welche insbesondere aus wenigstens einer leitenden und wenigstens einer nichtleitenden Schicht besteht, welche nach der Festlegung des zu integrierenden Bauteils (54, 83) und des Leiterplattenelements (57, 84) einen Teilbereich der herzustellenden Leiterplatte bzw. des herzustellenden Leiterplatten-Zwischenprodukts bildet.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der zu integrierende Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73'", 83, 93, 103, 106, 108) von einem aktiven Bauteil, wie beispielsweise einem elektronischen Bauteil, einem optoelektronischen Bauteil, einem Chip, einem Sensor, einem in ein Core-Element einge- betteten Bauteil, oder einem passiven Bauteil, wie beispielsweise einem Kühlelement, einem einen Durchtrittskanal definierenden Hohlkörper, insbesondere bestehend aus Glas oder Keramik, oder dgl. gebildet wird.
1 1 . Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass Kontakte (36, 55, 96) des zu integrierenden Bauteils (32, 54, 93) oder eine insbesondere leitende Schicht desselben nach einer Verbindung mit dem Leiterplattenelement mit leitenden Bereichen der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gekoppelt wird bzw. werden.
12. Verfahren nach einem der Ansprüche 1 bis 1 1 , dadurch gekennzeichnet, dass der zu integrierende Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73'", 83, 93, 103, 106, 108) und das Leiterplattenelement (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 12) unter Vermittlung eines Klebers (2, 22, 53, 82), einer klebenden Folie, einer adhäsiven Be- schichtung, durch ein Löten oder dgl. auf der abstützenden Schicht festgelegt werden.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass eine Klebeschicht oder -folie (2, 22, 53, 82) oder Beschichtung mit einer Dicke von maximal 15 μΐη, insbesondere etwa 0, 1 bis 10 μπι ausgebildet wird.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass eine Klebeschicht (2, 22, 53, 82) durch Tinten-, Flex-, Tiefen-, Sieb- oder Offsetdruck aufgebracht wird.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der zu integrierende Bauteil (4) relativ zu Markierungen (8) auf der abstützenden Schicht
(1) und/oder auf dem die Ausnehmung (10) aufweisenden Leiterplattenelement (9) auf der abstützenden Schicht positioniert wird.
16. Verfahren nach Anspruch 1 bis 15, dadurch gekennzeichnet, dass die Dicke des die Ausnehmung (10, 26, 58, 85, 105, 113) zur Aufnahme des zu integrierenden
Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) aufweisenden Lei- terplattenelements (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 12) höchstens entsprechend der Dicke des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) gewählt wird.
17. Leiterplatte oder Leiterplatten-Zwischenprodukt, dadurch gekennzeichnet, dass ein zu integrierender Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) in einer Ausnehmung (10, 26, 58, 85, 105, 1 13) eines Leiterplattenelements (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 12) aufgenommen ist, wobei das die Ausnehmung (10, 26, 58, 85, 105, 1 13) zur Aufnahme des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73'", 83, 93, 103, 106, 108) aufweisende Leiterplattenelement (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 12) von wenigstens einer nicht-leitenden Schicht der herzustellenden Leiterplatte oder des herzustellenden Leiterplatten-Zwischenprodukts gebildet ist.
18. Leiterplatte oder Leiterplatten-Zwischenprodukt nach Anspruch 17, dadurch gekennzeichnet, dass zumindest an einer Oberfläche des Leiterplattenelements (9, 27, 33, 43, 57, 75, 84, 94, 104', 104", 1 12) und des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73'", 83, 93, 103, 106, 108) eine weitere Schicht bzw. Lage (1 1 , 29, 60, 90, 91 , 98, 1 11) der Leiterplatte oder des Leiterplatten-Zwischenprodukts vorgesehen ist.
19. Leiterplatte nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass zusätzlich ein wenigstens eine leitende und wenigstens eine nicht-leitende Schicht aufweisendes Core-Element (86) vorgesehen ist, welches insbesondere eine Ausnehmung (87) ent- sprechend dem zu integrierenden Bauteil (83) aufweist.
20. Leiterplatte oder Leiterplatten-Zwischenprodukt nach Anspruch 17, 18 oder 19, dadurch gekennzeichnet, dass Kontakte (2, 22, 53, 96) oder eine leitende Schicht (5) des zu integrierenden Bauteils (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) mit weiteren Schichten der Leiterplatte oder des Leiterplatten-Zwischenprodukts verbunden bzw. gekoppelt ist bzw. sind.
21. Leiterplatte nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass der zu integrierende Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) an seiner zu einer weiteren Schicht der Leiterplatte oder des Leiterplatten- Zwischenprodukts gewandten Oberfläche mit einem ein Anhaften der weiteren Schicht verhindernden Material (6, 59) abgedeckt ist.
22. Leiterplatte nach einem der Ansprüche 17 bis 21 , dadurch gekennzeichnet, dass der zu integrierende Bauteil (4, 24, 32, 42, 54, 73, 73", 73", 73"', 83, 93, 103, 106, 108) nach dem Ausbilden bzw. Anordnen der zusätzlichen Schicht (1 1 , 29, 60, 90, 91 , 98, 1 1 1 ) insbesondere durch ein Ausbilden von Durchbrechungen in der zusätzlichen Schicht und/oder durch ein partielles Entfernen derselben wenigstens teilweise freigelegt ist.
23. Leiterplatte oder Leiterplatten-Zwischenprodukt nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass der zu integrierende Bauteil (4, 24, 32, 42, 54, 73, 73', 73", 73"', 83, 93, 103, 106, 108) von einem aktiven Bauteil, wie beispielsweise einem elektronischen Bauteil, einem opto-elektronischen Bauteil, einem Chip, einem Sensor, einem in ein Core-Element eingebetteten Bauteil, oder einem passiven Bauteil, wie beispielsweise einem Kühlelement, einem einen Durchtrittskanal definierenden Hohlkörper, insbesondere bestehend aus Glas oder Keramik, oder dgl. gebildet ist.
PCT/AT2012/000225 2011-08-31 2012-08-29 Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt Ceased WO2013029073A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112012003597.6T DE112012003597A5 (de) 2011-08-31 2012-08-29 Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ATGM481/2011 2011-08-31
ATGM481/2011U AT13432U1 (de) 2011-08-31 2011-08-31 Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt

Publications (1)

Publication Number Publication Date
WO2013029073A1 true WO2013029073A1 (de) 2013-03-07

Family

ID=47755091

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/AT2012/000225 Ceased WO2013029073A1 (de) 2011-08-31 2012-08-29 Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt

Country Status (3)

Country Link
AT (1) AT13432U1 (de)
DE (1) DE112012003597A5 (de)
WO (1) WO2013029073A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT515101A4 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
WO2015127486A1 (de) * 2014-02-28 2015-09-03 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum herstellen einer leiterplatte mit eingebetteten sensorchip sowie leiterplatte
WO2015149097A1 (de) * 2014-03-31 2015-10-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur herstellung einer leiterplatte mit zumindest einer optoelektronischen komponente
AT519891A1 (de) * 2017-05-09 2018-11-15 Hitzinger Gmbh Leiterplatte
US10187997B2 (en) 2014-02-27 2019-01-22 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
US11049778B2 (en) 2018-06-11 2021-06-29 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a stepped cavity and a stepped component assembly embedded within the stepped cavity
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US12315835B2 (en) 2021-01-19 2025-05-27 Infineon Technologies Ag Pre-packaged chip, method of manufacturing a pre-packaged chip, semiconductor package and method of manufacturing a semiconductor package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065778A1 (en) 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
WO2003065779A1 (en) 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base
WO2004077902A1 (en) 2003-02-26 2004-09-10 Imbera Electronics Oy Method for manufacturing an electronic module
US20060120056A1 (en) * 2004-12-06 2006-06-08 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US20090237900A1 (en) * 2008-03-24 2009-09-24 Makoto Origuchi Component built-in wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003065778A1 (en) 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
WO2003065779A1 (en) 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base
WO2004077902A1 (en) 2003-02-26 2004-09-10 Imbera Electronics Oy Method for manufacturing an electronic module
US20060120056A1 (en) * 2004-12-06 2006-06-08 Alps Electric Co., Ltd. Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US20090237900A1 (en) * 2008-03-24 2009-09-24 Makoto Origuchi Component built-in wiring board

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11172576B2 (en) 2013-11-27 2021-11-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for producing a printed circuit board structure
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
US10779413B2 (en) 2013-12-12 2020-09-15 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of embedding a component in a printed circuit board
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515101A4 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US12185478B2 (en) 2014-02-27 2024-12-31 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board having embedded component
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US10187997B2 (en) 2014-02-27 2019-01-22 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN106465546A (zh) * 2014-02-28 2017-02-22 At&S奥地利科技与系统技术股份公司 用于生产嵌入了传感器晶片的印刷电路板的方法，以及印刷电路板
CN106465546B (zh) * 2014-02-28 2019-08-23 At&S奥地利科技与系统技术股份公司 用于生产嵌入了传感器晶片的印刷电路板的方法，以及印刷电路板
WO2015127486A1 (de) * 2014-02-28 2015-09-03 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum herstellen einer leiterplatte mit eingebetteten sensorchip sowie leiterplatte
WO2015149097A1 (de) * 2014-03-31 2015-10-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur herstellung einer leiterplatte mit zumindest einer optoelektronischen komponente
AT519891A1 (de) * 2017-05-09 2018-11-15 Hitzinger Gmbh Leiterplatte
US11049778B2 (en) 2018-06-11 2021-06-29 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a stepped cavity and a stepped component assembly embedded within the stepped cavity
US11749573B2 (en) 2018-06-11 2023-09-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a stepped cavity and a stepped component assembly embedded within the stepped cavity
US12315835B2 (en) 2021-01-19 2025-05-27 Infineon Technologies Ag Pre-packaged chip, method of manufacturing a pre-packaged chip, semiconductor package and method of manufacturing a semiconductor package

Also Published As

Publication number Publication date
AT13432U1 (de) 2013-12-15
DE112012003597A5 (de) 2014-06-26

Similar Documents

Publication Publication Date Title
EP2668835B1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt
WO2013029073A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
EP2259311B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
EP2342958B1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
EP2286644A1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
WO2012072212A2 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
WO2011003123A1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte
DE3125518A1 (de) "duenne verdrahtungsanordnung"
EP1394855A2 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
AT12316U1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
WO2013029074A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
EP2018666B1 (de) Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte, herstellungverfahren einer trägerlage und einer zwischenlage, sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
DE19610044C2 (de) Kartenkörper und Verfahren zur Herstellung einer Chipkarte
EP2513957A2 (de) Verfahren zur herstellung einer elektronischen baugruppe und elektronische baugruppe
EP3437130B1 (de) Elektronische einheit
EP2617272B1 (de) Verfahren zum herstellen einer aus mehreren leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
DE19705003A1 (de) Bi- oder Multilayeranordnung
WO2008119586A1 (de) Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
DE102019111816A1 (de) Verfahren zur herstellung eines bauelements und bauelement
DE112019005093T5 (de) Laminierung mit umgedrehtem leiter-patch für die erzeugung eines substrats mit ultrafeinen leitungen
DE102005032804B4 (de) Mehrschichtstruktur zum Aufnehmen einer elektronischen Schaltung
DE102016106134A1 (de) Elektronische Einheit
DE3202133A1 (de)

Legal Events

Date Code Title Description
DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12772701

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1120120035976

Country of ref document: DE

Ref document number: 112012003597

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112012003597

Country of ref document: DE

Effective date: 20140626

122 Ep: pct application non-entry in european phase

Ref document number: 12772701

Country of ref document: EP

Kind code of ref document: A1