[go: up one dir, main page]

WO2013073089A1 - 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 - Google Patents

薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 Download PDF

Info

Publication number
WO2013073089A1
WO2013073089A1 PCT/JP2012/006000 JP2012006000W WO2013073089A1 WO 2013073089 A1 WO2013073089 A1 WO 2013073089A1 JP 2012006000 W JP2012006000 W JP 2012006000W WO 2013073089 A1 WO2013073089 A1 WO 2013073089A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
source electrode
drain electrode
electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/006000
Other languages
English (en)
French (fr)
Inventor
有子 奥本
明人 宮本
高明 受田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to CN201280008791.1A priority Critical patent/CN103460357B/zh
Publication of WO2013073089A1 publication Critical patent/WO2013073089A1/ja
Priority to US13/968,549 priority patent/US9024319B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Definitions

  • the present invention relates to a thin film transistor device and a manufacturing method thereof, an organic EL display element, and an organic EL display device.
  • a thin film transistor device in which a thin film transistor (TFT) element is formed for each subpixel is employed in order to control light emission in units of subpixels.
  • TFT thin film transistor
  • the organic TFT device includes, for example, a gate electrode 9012a and 9012b, an insulating layer 9013, source electrodes 9014a and 9014b, and a drain electrode (not shown) on a substrate 9011.
  • Organic semiconductor layers 9017a and 9017b are sequentially stacked.
  • the organic semiconductor layers 9017a and 9017b are formed on the insulating layer 9013 by applying and drying an organic semiconductor ink so as to fill the space between the source electrodes 9014a and 9014b and the drain electrode and to cover them. Is formed.
  • a partition wall 9016 is provided on the insulating layer 9013 in order to partition adjacent elements.
  • a plurality of openings 9016a to 9016c are opened in the partition wall 9016.
  • a connection wiring 9015 connected to the drain electrode is exposed at the bottom of the opening 9016a, and an organic semiconductor layer is formed. Absent.
  • the connection wiring 9015 is an electrode for connecting an electrode of a light emitting element formed above the TFT element.
  • organic semiconductor layers 9017 a and 9017 b partitioned from each other are formed in the openings 9016 b and 9016 c of the partition wall 9016.
  • Each thin film transistor element of an organic TFT device used for a liquid crystal display panel or an organic EL display panel performs light emission control of the light emitting element by inputting a signal to the gate electrodes 9012a and 9012b.
  • the ink dropped on the opening 9016b and the ink dropped on the adjacent opening 9016c Can be mixed.
  • the organic semiconductor ink 90170, 90171 is dropped into the openings 9016b, 9016c opened in the partition wall 9016, as shown by the arrows, the organic semiconductor ink 90170, 90171 is shown. May mix with each other.
  • the organic semiconductor layers 9017a and 9017b have an undesired thickness, and when semiconductor layers having different components are to be formed, mixing of the ink causes a decrease in transistor performance. .
  • the present invention has been made to solve the above-described problems, and when semiconductor ink is dropped into adjacent openings, a thin film transistor device having high quality that suppresses mixing of each other's ink and a method for manufacturing the same
  • An object of the present invention is to provide an organic EL display element and an organic EL display device.
  • the thin film transistor device according to one embodiment of the present invention has the following characteristics.
  • a thin film transistor device includes first and second thin film transistor elements arranged adjacent to each other with a space therebetween, and each thin film transistor element is insulated from a gate electrode, a source electrode, and a drain electrode. A layer and a semiconductor layer.
  • the source electrode and the drain electrode are stacked above the gate electrode, and are arranged in parallel with each other in a direction intersecting the stacking direction.
  • the insulating layer is interposed between the gate electrode, the source electrode, and the drain electrode.
  • the semiconductor layer is formed on the gap between the source electrode and the drain electrode, and on the source electrode and the drain electrode, and is in close contact with the source electrode and the drain electrode.
  • a partition wall is formed between the semiconductor layer in the first thin film transistor element and the semiconductor layer in the second thin film transistor element.
  • the partition wall separately surrounds at least a part of each of the source electrode and the drain electrode in the first thin film transistor element and at least a part of each of the source electrode and the drain electrode in the second thin film transistor element, and has a surface It has liquid repellency.
  • an opening formed by surrounding at least a part of each of the source electrode and the drain electrode in the first thin film transistor element is defined as a first opening, and the source electrode and the drain electrode in the second thin film transistor element are formed.
  • the opening formed by surrounding at least a part of each is the second opening, it has the following characteristics.
  • the center position of the sum of the surface areas of the source electrode and the drain electrode exposed at the bottom of the first opening is the first
  • the second opening is separated from the side opposite to the side adjacent to the center position of the area at the bottom of the opening, and the bottom of the second opening is viewed in plan
  • the second opening The center position of the sum of the surface areas of the source electrode and the drain electrode exposed at the bottom is separated from the center position of the area at the bottom of the second opening on the side opposite to the adjacent side.
  • the central position of the sum of the surface areas of the source electrode and the drain electrode is lower at the bottom of the first opening than at the central position at the bottom of the first opening.
  • the central position of the sum of the surface areas of the source electrode and the drain electrode is lower than the central position at the bottom of the second opening at the bottom of the second opening.
  • the first opening is disposed away from the adjacent side.
  • the ink applied to the inside of the first opening and the ink applied to the inside of the second opening at the time of application (dropping) of the semiconductor ink for forming the semiconductor layer in the manufacture of the thin film transistor device are: The highest part of each other's surface profile will be located away from each other with respect to the center in each opening.
  • the wettability of the source electrode and the drain electrode is higher than that of the surface of the insulating layer, and the source electrode and the drain electrode are arranged in the respective openings so as to be applied inside the first opening.
  • the surface profile of the applied ink is biased away from the second opening, and similarly, the surface profile of the ink applied to the inside of the second opening is biased away from the first opening.
  • the semiconductor ink applied (dropped) is undesirably mixed with the first opening and the second opening at the time of manufacture. The situation can be suppressed.
  • the thin film transistor device has high quality by suppressing the mixing of the semiconductor inks when the semiconductor ink is applied (dropped) to each of the adjacent openings.
  • FIG. 1 is a schematic block diagram showing a schematic configuration of an organic EL display device 1 according to Embodiment 1 of the present invention.
  • 3 is a schematic cross-sectional view showing a part of the configuration of the organic EL display panel 10.
  • FIG. (A) is a schematic plan view showing a partial configuration of the TFT substrate 101, and (b) is a schematic cross-sectional view thereof.
  • (A) is a process flow diagram which shows the outline of the manufacturing method of the organic electroluminescent display panel 10
  • (b) is a process flowchart which shows the outline of the formation method of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • FIG. 10 is a schematic process diagram showing a part of the manufacturing process of the TFT substrate 101.
  • (A) is a schematic top view which shows a partial structure of a TFT substrate among the structures of the organic electroluminescence display panel which concerns on Embodiment 2 of this invention
  • (b) is Embodiment 3 of this invention.
  • It is a schematic top view which shows a part structure of a TFT substrate among the structures of the organic EL display panel which concerns
  • (b) is a TFT substrate among the structures of the organic EL display panel which concerns on Embodiment 4 of this invention.
  • FIG. 1 It is a schematic plan view which shows a partial structure.
  • A is a schematic top view which shows a partial structure of a TFT substrate among the structures of the organic electroluminescence display panel which concerns on Embodiment 5 of this invention
  • (b) is Embodiment 6 of this invention.
  • (c) is a TFT substrate among the structures of the organic EL display panel which concerns on Embodiment 7 of this invention.
  • FIG. (A) is a schematic top view which shows the opening shape of the opening part prescribed
  • (b) is prescribed
  • FIG. 6C is a schematic plan view showing the opening shape of the opening defined by the partition wall in the TFT substrate according to Modification 3.
  • FIG. (A) is sectional drawing which shows a part of structure of the organic TFT device which concerns on a prior art
  • (b) is the process which concerns on application
  • a thin film transistor device includes first and second thin film transistor elements arranged adjacent to each other with a space therebetween, and each thin film transistor element is insulated from a gate electrode, a source electrode, and a drain electrode. A layer and a semiconductor layer.
  • the source electrode and the drain electrode are stacked above the gate electrode, and are arranged in parallel with each other in a direction intersecting the stacking direction.
  • the insulating layer is interposed between the gate electrode, the source electrode, and the drain electrode.
  • the semiconductor layer is formed on the gap between the source electrode and the drain electrode, and on the source electrode and the drain electrode, and is in close contact with the source electrode and the drain electrode.
  • a partition wall is formed between the semiconductor layer in the first thin film transistor element and the semiconductor layer in the second thin film transistor element.
  • the partition wall separately surrounds at least a part of each of the source electrode and the drain electrode in the first thin film transistor element and at least a part of each of the source electrode and the drain electrode in the second thin film transistor element, and has a surface It has liquid repellency.
  • an opening formed by surrounding at least a part of each of the source electrode and the drain electrode in the first thin film transistor element is defined as a first opening, and the source electrode and the drain electrode in the second thin film transistor element are formed.
  • the opening formed by surrounding at least a part of each is the second opening, it has the following characteristics.
  • the center position of the sum of the surface areas of the source electrode and the drain electrode exposed at the bottom of the first opening is the first
  • the second opening is separated from the side opposite to the side adjacent to the center position of the area at the bottom of the opening, and the bottom of the second opening is viewed in plan
  • the second opening The center position of the sum of the surface areas of the source electrode and the drain electrode exposed at the bottom is separated from the center position of the area at the bottom of the second opening on the side opposite to the adjacent side.
  • the central position of the sum of the surface areas of the source electrode and the drain electrode means that the area of the source electrode is A S , the distance from any one point to the area center of the source electrode is x, and the drain electrode Where A D is the area of the drain electrode and the distance from the arbitrary point to the center of the area of the drain electrode is y, the “center position of the sum of the surface areas of the source electrode and the drain electrode” z is expressed as follows: Is done.
  • Equation 1 defines a component in a direction in which a straight line connecting the center position at the bottom of the first opening and the center position at the bottom of the second opening extends.
  • the central position of the sum of the surface areas of the source electrode and the drain electrode is lower at the bottom of the first opening than at the central position at the bottom of the first opening.
  • the central position of the sum of the surface areas of the source electrode and the drain electrode is lower than the central position at the bottom of the second opening at the bottom of the second opening.
  • the first opening is disposed away from the adjacent side. For this reason, when the semiconductor ink for forming the semiconductor layer is dropped when the thin film transistor device is manufactured, the ink dropped into the first opening and the ink dropped into the second opening are mutually surfaced. The highest part in the profile will be located away from the center of each opening.
  • the thin film transistor device suppresses a situation in which the dropped semiconductor ink is undesirably mixed with the first opening and the second opening at the time of manufacture. can do.
  • the thin film transistor device has high quality by suppressing the mixing of the semiconductor inks when the semiconductor ink is dropped into each of the adjacent openings.
  • the insulating layer and the semiconductor layer are directly connected to each other on the side where the second opening is adjacent to the bottom of the first opening without any source or drain electrode interposed therebetween.
  • the portion where the insulating layer and the semiconductor layer are in direct contact with each other without the source electrode and the drain electrode at the bottom of the first opening is the second opening.
  • the area of the portion where the insulating layer and the semiconductor layer are in direct contact is the center position at the bottom of the first opening.
  • the second opening is larger on the side opposite to the side on which the second opening is adjacent.
  • the portion where the insulating layer and the semiconductor layer are in direct contact with neither the source electrode nor the drain electrode is on the side opposite to the side where the first opening is adjacent.
  • the area of the portion where the insulating layer and the semiconductor layer are in direct contact with each other is such that the first opening is based on the center position at the bottom of the second opening.
  • the side where the first opening is adjacent is larger than the side opposite to the adjacent side.
  • the height in the ink surface profile is the highest.
  • the second opening is away from the adjacent side, and similarly, in the second opening, the first opening is away from the adjacent side. Can be more reliably realized. For this reason, mixing of the ink dropped into the first opening and the ink dropped into the second opening can be more reliably suppressed.
  • one of the source electrode and the drain electrode when the bottom portion of the first opening is viewed in plan, one of the source electrode and the drain electrode has a surface area whose center position is greater than the center position at the bottom of the first opening.
  • the second opening is separated from the side opposite to the adjacent side, and on the other side, the center position of the surface area is at the center of the bottom of the first opening, and the bottom of the second opening is viewed in plan view.
  • the center position of the surface area of one of the source electrode and the drain electrode is farther away from the side adjacent to the first opening than the center position at the bottom of the second opening, Is characterized in that the center position of the surface area is at the center position at the bottom of the second opening.
  • the surface profile of the ink dropped on each opening part is as described above. It is possible to control, and mixing of the ink dropped into the first opening and the ink dropped into the second opening can be suppressed.
  • the center position of the surface area of each of the source electrode and the drain electrode is more than the center position at the bottom of the first opening.
  • the center position of each surface area of the source electrode and the drain electrode is the second position.
  • the first opening is further away from the adjacent side than the center position at the bottom of the opening.
  • the surface profile of the ink dropped on each opening part is as described above. It is possible to control, and mixing of the ink dropped into the first opening and the ink dropped into the second opening can be suppressed.
  • the thin film transistor device at the bottom of the first opening, at least one of the source electrode and the drain electrode is adjacent to the side surface of the partition facing the first opening. And the second opening is in contact with the side opposite to the adjacent side, and at the bottom of the second opening, at least one of the source electrode and the drain electrode connects the second opening.
  • the first opening is separated from the side of the partition facing the first side, and the first opening is in contact with the side opposite to the adjacent side. Even when such a configuration is adopted, the surface profile of the ink dropped on each opening can be controlled as described above, and the ink dropped on the first opening and the second opening. Mixing with the remaining ink can be suppressed.
  • the liquid repellency of the surface of the partition wall is higher than the contact surface of the insulating layer with the semiconductor layer, and the liquid repellency of the contact surface of the insulating layer with the semiconductor layer is It is characterized by being higher than each surface of the source electrode and the drain electrode.
  • a third opening is provided in a region adjacent to at least one of the first opening and the second opening, and the third opening is formed therein.
  • a semiconductor layer is not formed and is not a portion functioning as a channel portion, and one of the source electrode and the drain electrode in the first thin film transistor element or the source in the second thin film transistor element is formed at the bottom of the third opening.
  • a wiring electrically connected to one of the electrode and the drain electrode is formed.
  • the third opening functions as a contact region, and even in this case, the ink dropped into each of the inside of the first opening and the inside of the second opening is High quality can be obtained without mixing.
  • An organic EL display element includes a thin film transistor device according to an aspect of the present invention that includes the third opening, and a planarization film that is provided above the thin film transistor device and in which a contact hole is formed
  • a lower electrode formed on the planarization film and on a side surface facing the contact hole of the planarization film, electrically connected to the drain electrode or the source electrode, and an upper electrode formed above the lower electrode;
  • An organic light emitting layer interposed between the lower electrode and the upper electrode.
  • the contact hole communicates with the third opening.
  • the effect of the thin film transistor device according to one embodiment of the present invention can be exhibited as it is. Therefore, high display quality is provided.
  • An organic EL display device includes the organic EL display element according to an aspect of the present invention. Accordingly, the organic EL display device according to one embodiment of the present invention can have high display quality and can ensure a high yield during manufacturing.
  • the method for manufacturing a thin film transistor device according to one embodiment of the present invention includes the following steps.
  • the first source electrode and the second source electrode are arranged in parallel with each other in the direction intersecting the layer thickness direction of the insulating layer corresponding to the second gate electrode.
  • the drain electrodes are arranged side by side.
  • a photosensitive resist material is laminated on the insulating layer so as to cover the first and second source electrodes and the first and second drain electrodes.
  • the fifth step when the bottom of the first opening is viewed in plan, the first source electrode exposed to the bottom of the first opening and the first The center position of the sum of the surface areas of the first drain electrode is farther away from the side where the second opening is adjacent than the center position of the area at the bottom of the first opening, and the bottom of the second opening is When viewed in plan, the center position of the sum of the surface areas of the second source electrode and the second drain electrode exposed at the bottom of the second opening is more than the center position of the area at the bottom of the second opening.
  • the partition is formed so that the first opening is away from the side opposite to the adjacent side.
  • the first source electrode and the first drain electrode are arranged offset on the side opposite to the side adjacent to the second opening at the bottom of the first opening.
  • the second source electrode and the second drain electrode are offset from the side opposite to the side adjacent to the first opening.
  • the first source electrode and the first drain electrode are both on the bottom of the first opening and on the second opening side.
  • the partition walls are formed so that there is a portion where the insulating layer and the second semiconductor layer are in direct contact with each other without any of them.
  • the first source electrode and the first source electrode and the second source are formed on the bottom of the first opening, on the side opposite to the side adjacent to the second opening.
  • the insulating layer and the first semiconductor layer are in direct contact without any one drain electrode and the bottom of the first opening is viewed in plan, the insulating layer and the first semiconductor The area of the portion in direct contact with the layer is larger on the side adjacent to the second opening than on the side opposite to the side adjacent to the second opening, with reference to the center position at the bottom of the first opening.
  • the insulating layer and the second There is a place where the semiconductor layer is in direct contact with the bottom of the second opening
  • the area of the portion where the insulating layer and the second semiconductor layer are in direct contact is from the side opposite to the side adjacent to the first opening, with the center position at the bottom of the second opening as a reference.
  • the partition wall is formed so that the side on which the second opening is adjacent is larger.
  • the liquid repellency on the surface of the partition wall is more than the contact surfaces of the insulating layer with the first and second semiconductor layers.
  • the liquid repellency of the contact surface of the insulating layer with the first and second semiconductor layers is higher than that of the surfaces of the first and second source electrodes and the first and second drain electrodes. It is characterized by that.
  • the term “upward” does not indicate the upward direction (vertically upward) in absolute space recognition, but is defined by the relative positional relationship based on the stacking order in the stacking configuration. Further, the term “upward” is applied not only when there is a gap between each other but also when they are in close contact with each other.
  • the organic EL display device 1 includes an organic EL display panel 10 and a drive control circuit unit 20 connected thereto.
  • the organic EL display panel 10 is a panel using an electroluminescence phenomenon of an organic material, and a plurality of organic EL elements are arranged in a matrix, for example.
  • the drive control circuit unit 20 includes four drive circuits 21 to 24 and a control circuit 25.
  • the arrangement of the drive control circuit unit 20 with respect to the organic EL display panel 10 is not limited to this.
  • the organic EL display panel 10 includes a TFT (thin film transistor) substrate 101.
  • the TFT substrate 101 is laminated on a substrate 1011 with gate electrodes 1012a and 1012b spaced from each other, and an insulating layer 1013 is laminated so as to cover the gate electrodes 1012a and 1012b.
  • source electrodes 1014a and 1014b are provided corresponding to the gate electrodes 1012a and 1012b, respectively, and as shown in FIG. Drain electrodes 1014c and 1014d are provided at intervals in the axial direction.
  • connection wiring 1015 is formed on the insulating layer 1013 with a space leftward in the X-axis direction with respect to the source electrode 1014a. Note that the connection wiring 1015 extends from the source electrode 1014a or the drain electrode 1014c, or is electrically connected to one of them.
  • a partition wall 1016 is formed on the insulating layer 1013 so as to surround the connection wiring 1015, the source electrode 1014a and the drain electrode 1014c, and the source electrode 1014b and the drain electrode 1014d. ing.
  • the opening 1016a on the left side in the X-axis direction where the connection wiring 1015 is exposed at the bottom is a channel. It is a part different from the part and functions as a contact part with the anode.
  • an opening 1016b where the source electrode 1014a and the drain electrode 1014c are exposed at the bottom and an opening 1016c where the source electrode 1014b and the drain electrode 1014d are exposed at the bottom are portions that function as channel portions.
  • the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d are located in the entire X-axis direction.
  • the opening 1016b a part of the insulating layer 1013 is exposed on the left side in the X-axis direction (exposed portion 1013a).
  • insulation is provided on the right side in the X-axis direction.
  • a part of the layer 1013 is exposed (exposed portion 1013b).
  • the region corresponding to the source electrode 1014 a and the drain electrode 1014 c and the region corresponding to the source electrode 1014 b and the drain electrode 1014 d are respectively organic.
  • Semiconductor layers 1017a and 1017b are stacked.
  • the organic semiconductor layer 1017a is formed so as to fill the gap between the source electrode 1014a and the drain electrode 1014c and the source electrode 1014a and the drain electrode 1014c, and is in close contact with the electrodes 1014a and 1014c.
  • the organic semiconductor layer 1017b is formed in close contact with the electrodes 1014b and 1014d.
  • the organic semiconductor layers 1017a and 1017b are partitioned from each other by a partition wall 1016.
  • the exposed portions 1013a and 1013b of the insulating layer 1013 shown in FIG. 3B are in direct contact with the organic semiconductor layers 1017a and 1017b without the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d interposed therebetween. (See FIG. 2).
  • a passivation film 1018 is laminated so as to cover the organic semiconductor layers 1017a and 1017b and the insulating layer 1013. However, the portion corresponding to the connection wiring 1015 is opened.
  • the TFT substrate 101 of the organic EL display panel 10 according to the present embodiment has the above-described configuration.
  • the TFT substrate 101 is covered with a planarizing film 102.
  • a contact hole 102 a is opened on the connection wiring 1015.
  • the contact hole 102a communicates with the opening 1016a in the TFT substrate 101.
  • an anode 103 On the main surface of the planarizing film 102, an anode 103, a transparent conductive film 104, and a hole injection layer 105 are sequentially stacked.
  • the anode 103, the transparent conductive film 104, and the hole injection layer 105 are also formed along the side surface of the planarization film 102 facing the contact hole 102a.
  • the anode 103 is in contact with the connection wiring 1015 and is electrically It is connected to the.
  • a bank 106 is formed on the hole injection layer 105 so as to surround a portion corresponding to a light emitting portion (subpixel).
  • a hole transport layer 107, an organic light emitting layer 108, and an electron transport layer 109 are sequentially stacked.
  • a cathode 110 and a sealing layer 111 are sequentially stacked so as to cover the electron transport layer 109 and the exposed surface of the bank 106, and a CF (color filter) substrate 113 is disposed so as to face the sealing layer 111.
  • the adhesive layer 112 is filled in between and bonded to each other.
  • the CF substrate 113 is configured by forming a color filter 1132 and a black matrix 1133 on the lower main surface in the Z-axis direction of the substrate 1131.
  • each part can be formed using the following materials.
  • the substrate 1011 is, for example, a glass substrate, a quartz substrate, a silicon substrate, molybdenum sulfide, copper, zinc, aluminum, stainless steel, magnesium, iron, nickel, gold, silver or other metal substrate, a gallium arsenide based semiconductor substrate, A plastic substrate or the like can be used.
  • thermoplastic resin such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide (PI), Polyamideimide, polycarbonate, poly- (4-methylbenten-1), ionomer, acrylic resin, polymethyl methacrylate, acrylic-styrene copolymer (AS resin), butadiene-styrene copolymer, polio copolymer (EVOH) ), Polyesters such as polyethylene terephthalate (PET), polybutylene terephthalate, polyethylene naphthalate (PEN), precyclohexane terephthalate (PCT), polyethers, polyether ketones Polyethers
  • Gate electrodes 1012a and 1012b are not particularly limited as long as they are conductive materials, for example.
  • Specific materials include, for example, chromium, aluminum, tantalum, molybdenum, niobium, copper, silver, gold, platinum, platinum, palladium, indium, nickel, neodymium, or an alloy thereof, or zinc oxide or tin oxide.
  • Conductive metal oxides such as indium oxide and gallium oxide or indium tin complex oxide (hereinafter abbreviated as “ITO”), indium zinc complex oxide (hereinafter abbreviated as “IZO”), aluminum zinc complex oxide (AZO), conductive metal composite oxides such as gallium zinc composite oxide (GZO), or conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and acids such as hydrochloric acid, sulfuric acid, sulfonic acid, etc.
  • ITO indium oxide and gallium oxide or indium tin complex oxide
  • IZO indium zinc complex oxide
  • AZO aluminum zinc complex oxide
  • GZO gallium zinc composite oxide
  • conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and acids such as hydrochloric acid, sulfuric acid, sulfonic acid, etc.
  • Lewis acids such as phosphorus hexafluoride, arsenic pentafluoride, iron chloride, Those obtained by adding a dopant such as a halogen atom, sodium, metal atom such as potassium, such as iodine, or the like dispersed conductive composite material of carbon black or metal particles.
  • a dopant such as a halogen atom, sodium, metal atom such as potassium, such as iodine, or the like dispersed conductive composite material of carbon black or metal particles.
  • a polymer mixture containing fine metal particles and conductive particles such as graphite may be used. These may be used alone or in combination of two or more.
  • Insulating layer 1013 functions as a gate insulating layer and is not particularly limited as long as it is an insulating material, for example, and any known organic material or inorganic material can be used.
  • an acrylic resin for example, an acrylic resin, a phenol resin, a fluorine resin, an epoxy resin, an imide resin, a novolac resin, or the like can be used.
  • inorganic materials include silicon oxide, aluminum oxide, tantalum oxide, zirconium oxide, cerium oxide, zinc oxide, cobalt oxide and other metal oxides, silicon nitride, aluminum nitride, zirconium nitride, cerium nitride, zinc nitride, Examples thereof include metal nitrides such as cobalt nitride, titanium nitride, and tantalum nitride, and metal composite oxides such as barium strontium titanate and lead zirconium titanate. These can be used in combination of 1 species or 2 species or more.
  • ODTS OTS ⁇ HMDS ⁇ PTS surface treatment agent
  • Source electrodes 1014a and 1014b and drain electrodes 1014c and 1014d can be formed using the above materials for forming the gate electrodes 1012a and 1012b.
  • Organic semiconductor layers 1017a and 1017b are not particularly limited as long as they have, for example, semiconductor characteristics and are soluble in a solvent.
  • the passivation film 1018 can be formed using, for example, a water-soluble resin such as polyvinyl alcohol (PVA), a fluorine resin, or the like.
  • PVA polyvinyl alcohol
  • Planarizing film 102 is formed using an organic compound such as polyimide, polyamide, or acrylic resin material.
  • the anode 103 is made of a metal material containing silver (Ag) or aluminum (Al). In the case of the organic EL display panel 10 according to this embodiment of the top emission type, it is preferable that the surface portion has high reflectivity.
  • the transparent conductive film 104 is formed using, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
  • the hole injection layer 105 may be formed of, for example, an oxide such as silver (Ag), molybdenum (Mo), chromium (Cr), vanadium (V), tungsten (W), nickel (Ni), iridium (Ir), or PEDOT. It is a layer made of a conductive polymer material such as (mixture of polythiophene and polystyrene sulfonic acid). In the organic EL display panel 10 according to the present embodiment shown in FIG. 2, it is assumed that the hole injection layer 105 made of a metal oxide is formed. In this case, a conductive polymer such as PEDOT is used. Compared to the case where a material is used, the hole has a function of injecting holes into the organic light emitting layer 108 stably or by assisting the generation of holes, and has a large work function.
  • an oxide such as silver (Ag), molybdenum (Mo), chromium (Cr), vanadium (V), tungsten (W), nickel
  • the hole injection layer 105 is composed of an oxide of a transition metal, a plurality of levels can be obtained by taking a plurality of oxidation numbers. As a result, hole injection is facilitated and the drive voltage is increased. Can be reduced. In particular, it is desirable to use tungsten oxide (WO X ) from the viewpoint of stably injecting holes and assisting the generation of holes.
  • WO X tungsten oxide
  • the bank 106 is formed using an organic material such as resin and has an insulating property.
  • the organic material used for forming the bank 106 include acrylic resin, polyimide resin, and novolac type phenol resin.
  • the bank 106 preferably has organic solvent resistance.
  • the bank 106 since the bank 106 may be subjected to an etching process, a baking process, or the like during the manufacturing process, the bank 106 should be formed of a highly resistant material that does not excessively deform or alter the process. Is preferred.
  • the surface can be treated with fluorine.
  • the bank 106 When the bank 106 is formed using a lyophilic material, the difference in lyophilicity / liquid repellency between the surface of the bank 106 and the surface of the light emitting layer 108 is reduced, and the organic light emitting layer 108 is formed. For this reason, it is difficult to selectively hold the ink containing the organic substance in the opening defined by the bank 106.
  • the structure of the bank 106 not only a single layer structure as shown in FIG. 2, but also a multilayer structure of two or more layers can be adopted.
  • the above materials can be combined for each layer, and an inorganic material and an organic material can be used for each layer.
  • the hole transport layer 107 is formed using a polymer compound having no hydrophilic group.
  • a polymer compound having no hydrophilic group for example, polyfluorene or a derivative thereof, or a polymer compound such as polyarylamine or a derivative thereof that does not have a hydrophilic group can be used.
  • the light-emitting layer 108 has a function of emitting light by generating an excited state when holes and electrons are injected and recombined.
  • a material used for forming the organic light emitting layer 108 it is necessary to use a light emitting organic material that can be formed by a wet printing method.
  • the oxinoid compound, perylene compound, coumarin compound, azacoumarin compound, oxazole compound, oxadiazole compound, perinone compound, pyrrolopyrrole described in Japanese Patent Publication (JP-A-5-163488) Compound, naphthalene compound, anthracene compound, fluorene compound, fluoranthene compound, tetracene compound, pyrene compound, coronene compound, quinolone compound and azaquinolone compound, pyrazoline derivative and pyrazolone derivative, rhodamine compound, chrysene compound, phenanthrene compound, cyclopentadiene compound, stilbene compound , Diphenylquinone compound, styryl compound, butadiene compound, dicyanomethylenepyran compound, dicyanomethylenethiopyran compound, fluoro Cein compound, pyrylium compound, thiapyrylium compound, seren
  • Electron transport layer 109 has a function of transporting electrons injected from the cathode 110 to the light emitting layer 108.
  • an oxadiazole derivative (OXD), a triazole derivative (TAZ), a phenanthroline derivative (BCP, Bphen) Etc. are formed.
  • the cathode 110 is formed using, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • permeability shall be 80 [%] or more.
  • the material used for forming the cathode 110 includes, for example, a layer structure containing an alkali metal, an alkaline earth metal, or a halide thereof, or a layer containing silver in any one of the above layers.
  • a structure in which the layers are stacked in this order can also be used.
  • the layer containing silver may be formed of silver alone, or may be formed of a silver alloy.
  • a highly transparent refractive index adjusting layer can be provided on the silver-containing layer.
  • the sealing layer 111 has a function of suppressing exposure of an organic layer such as the light emitting layer 108 to moisture or exposure to air.
  • an organic layer such as the light emitting layer 108
  • SiN silicon nitride
  • SiON silicon oxynitride
  • a sealing resin layer made of a resin material such as an acrylic resin or a silicone resin may be provided on a layer formed using a material such as SiN (silicon nitride) or SiON (silicon oxynitride).
  • the sealing layer 111 needs to be formed of a light transmissive material.
  • the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d are arranged in the X-axis direction. Rather than being arranged from end to end, it is offset on each side in the X-axis direction. Specifically, at the bottom of the opening 1016b, the source electrode 1014a and the drain electrode 1014c are arranged in a state offset to the left in the X-axis direction.
  • the source electrode 1014b and the drain electrode 1014d are arranged offset to the right in the X-axis direction.
  • the center line L 3 of the sum of the surface areas of the source electrode 1014a and the drain electrode 1014c is X with respect to the center line L 1 in the X-axis direction at the bottom of the opening 1016b. It is separated by a distance x 1 toward the left in the axial direction.
  • the center line L 4 of the sum of the surface areas of the source electrode 1014b and the drain electrode 1014d (surface area of each upper surface in FIG. 3A) with respect to the center line L 2 in the X-axis direction at the bottom of the opening 1016c is They are spaced apart by a distance x 2 in the X-axis direction right.
  • each of the source electrode 1014a and the drain electrode 1014c is in contact with the side surface facing the opening 1016b at the left portion in the X-axis direction, and is separated at the right portion in the X-axis direction.
  • each of the source electrode 1014b and the drain electrode 1014d is in contact with the side surface facing the opening 1016c at the portion on the right side in the X-axis direction, and is separated at the portion on the left side in the X-axis direction.
  • the exposed area of the insulating layer 1013 (the area of the exposed part 1013a) is formed at the right side in the X-axis direction at the bottom of the opening 1016b. ) Is larger than the left side, and similarly, the exposed area of the insulating layer 1013 (the area of the exposed part 1013b) is larger than the right side at the left side in the X-axis direction at the bottom of the opening 1016c. .
  • a substrate 1011 serving as a base of the TFT substrate 101 is prepared (step S1). Then, TFT (thin film transistor) elements are formed on the substrate 1011 to form the TFT substrate 101 (step S2).
  • a planarizing film 102 made of an insulating material is formed on the TFT substrate 101 (step S3).
  • a contact hole 102 a is formed in a portion corresponding to the upper side of the connection wiring 1015 in the TFT substrate 101, and the other portion in the Z-axis direction upper surface is substantially planarized.
  • the anode 103 is formed on the planarizing film 102 (step S4).
  • the anode 103 is divided and formed by light emitting units (subpixels), and a part thereof is connected to the connection wiring 1015 of the TFT substrate 101 along the side wall of the contact hole 102a. .
  • the anode 103 can be formed by, for example, forming a metal film by a sputtering method, a vacuum deposition method, or the like, and then etching in units of subpixels.
  • a transparent conductive film 104 is formed so as to cover the upper surface of the anode 103 (step S5). As shown in FIG. 2, the transparent conductive film 104 covers not only the upper surface of the anode 103 but also the side end surface, and also covers the upper surface of the anode 103 in the contact hole 102a. Note that, as described above, the transparent conductive film 104 is formed by forming a film using a sputtering method, a vacuum evaporation method, or the like, and then partitioning into sub-pixel units by etching.
  • the hole injection layer 105 is formed on the transparent conductive film 104 (step S6). As shown in FIG. 2, the hole injection layer 105 is formed so as to cover the entire surface of the transparent conductive film 104. However, the hole injection layer 105 may be formed in a state of being divided for each subpixel.
  • the metal oxide film is formed using, for example, a gas composed of argon gas and oxygen gas as a gas in the chamber of the sputtering apparatus.
  • the total pressure of the gas exceeds 2.7 [Pa] and is 7.0 [Pa] or less, and the ratio of the oxygen gas partial pressure to the total pressure is 50 [%] or more and 70 [%] or less.
  • the input power density per target unit area is 1 [W / cm 2 ] or more and 2.8 [W / cm 2 ] or less.
  • step S7 a bank 106 that defines each subpixel is formed. As shown in FIG. 2, the bank 106 is stacked on the hole injection layer 105.
  • the bank 106 is formed by laminating the material layer of the bank 106 on the hole injection layer 105.
  • This material layer is formed by a spin coating method or the like using a material including a photosensitive resin component and a fluorine component, such as an acrylic resin, a polyimide resin, and a novolac type phenol resin.
  • a photosensitive resin material a negative photosensitive material (product number: ZPN1168) manufactured by Nippon Zeon can be used.
  • the material layer is patterned to form openings corresponding to the respective subpixels. The opening can be formed by arranging a mask on the surface of the material layer, performing exposure, and then developing.
  • a hole transport layer 107, an organic light emitting layer 108, and an electron transport layer 109 are sequentially stacked in each recess defined by the bank 106 on the hole injection layer 105 (steps S8 to S10).
  • the hole transport layer 107 is formed by baking a film made of an organic compound, which is a constituent material, by a printing method.
  • the organic light emitting layer 108 is formed by baking after being formed by a printing method.
  • the cathode 110 and the sealing layer 111 are sequentially laminated on the electron transport layer 109 (steps S11 and S12). As shown in FIG. 2, the cathode 110 and the sealing layer 111 are formed so as to cover the top surface of the bank 106, and are formed on the entire surface.
  • an adhesive resin material is applied on the sealing layer 111, and a previously prepared CF (color filter) panel is joined (step S13).
  • the CF panel 113 bonded by the adhesive layer 112 has a color filter 1132 and a black matrix 1133 formed on the lower surface of the substrate 1031 in the Z-axis direction.
  • the organic EL display panel 10 as an organic EL display element is completed.
  • the organic EL display is subjected to an aging process.
  • the display device 1 is completed.
  • the aging process is performed, for example, by energizing the hole injectability before the process until the hole mobility becomes 1/10 or less. Specifically, the aging process is more than the luminance in actual use.
  • the energization process is executed for a predetermined time so that the luminance is three times or less.
  • gate electrodes 1012a and 1012b are formed on the main surface of the substrate 1011 (step S21 in FIG. 4B). Regarding the formation of the gate electrodes 1012a and 1012b, a method similar to the method of forming the anode 103 can be used.
  • an insulating layer 1013 is formed so as to cover the gate electrodes 1012a and 1012b and the substrate 1011 (step S22 in FIG. 4B).
  • source electrodes 1014a and 1014b, drain electrodes 1014c and 1014d, and a connection wiring 1015 are formed on the main surface of the insulating layer 1013 (step S23 in FIG. 4B).
  • the source electrodes 1014a, 1014b and the drain electrodes 1014c, 1014d are offset with respect to the insulating layer 1013 as described above in relation to the partition wall 1016 formed in a later step. Each position of 1014b and drain electrodes 1014c and 1014d is defined.
  • an exposed portion 1013a of the insulating layer 1013 is formed on the right side in the X-axis direction of the source electrode 1014a and the drain electrode 1014c (the drain electrode 1014c is not shown in FIG. 5C), and the source electrode 1014b and the drain electrode An exposed portion 1013b of the insulating layer 1013 is formed on the left side in the X-axis direction of the electrode 1014d (the drain electrode 1014d is not shown in FIG. 5C).
  • the partition wall 1016 is formed so as to cover the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, the connection wiring 1015, and the exposed portions 1013a and 1013b of the insulating layer 1013.
  • a photosensitive resist material film 10160 is deposited (step S24 in FIG. 4B).
  • a mask 501 is disposed on the deposited photosensitive resist material film 10160, and mask exposure and patterning are performed (step S25 in FIG. 4B).
  • windows 501a, 501b, 501c, and 501d are formed in portions where the partition wall 1016 is to be formed.
  • the partition wall 1016 is not formed in the mask 501 except for the region where the window portions 501a, 501b, 501c, and 501d are opened. The part is opened.
  • the partition wall 1016 shown in FIG. 6C can be formed (step S26 in FIG. 4B).
  • the partition wall 1016 defines a plurality of openings including the openings 1016a, 1016b, and 1016c.
  • the opening 1016a surrounds the connection wiring 1015 at the bottom, and the opening 1016b surrounds the source electrode 1014a and the drain electrode 1014c (the drain electrode 1014c is not shown in FIG. 6C).
  • the opening 1016c surrounds the source electrode 1014b and the drain electrode 1014d (the drain electrode 1014d is not shown in FIG. 6C) at the bottom.
  • the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d are offset in the X-axis direction.
  • organic semiconductor inks 10170 and 10171 for forming the organic semiconductor layers 1017a and 1017b are applied to the openings 1016b and 1016c defined by the partition 1016 (FIG. 7).
  • Step S27 of 4 (b) the organic semiconductor ink 10170 applied to the inside of the opening 1016b does not have a symmetric surface profile in the X-axis direction, but the most raised part (the highest part) on the left side in the X-axis direction. It has an unevenly shaped surface profile.
  • the organic semiconductor ink 10171 applied to the inside of the opening 1016c has a surface profile in which the most prominent part (the highest part) in the surface profile is biased to the right in the X-axis direction.
  • the organic semiconductor inks 10170 and 10171 are suppressed from mixing with each other. The reason for this will be described later.
  • step S28 in FIG. 4B After drying the organic semiconductor inks 10170 and 10171 (step S28 in FIG. 4B), as shown in FIG. 8A, the organic semiconductor layers 1017a and 1017b with respect to the openings 1016b and 1016c. Can be formed (step S29 in FIG. 4B).
  • a passivation film 1018 is formed so as to cover the whole except for the contact region including the opening 1016a (step S30 in FIG. 4B), and the TFT substrate 101 is formed. Complete.
  • the organic EL display panel 10 including the TFT substrate 101, and the organic EL display device 1 including the organic EL display panel 10 in the configuration the quality is high for the following reason. In addition, the production yield is high.
  • the TFT substrate 101 according to the present embodiment As shown in FIG. 7, when organic semiconductor inks 10170 and 10171 for forming the organic semiconductor layer 1017 are applied (dropped) inside the openings 1016b and 1016c, respectively.
  • the height of the surface profile of the organic semiconductor inks 10170 and 10171 is higher on the opposite side of each of the openings 1016b and 1016c than on the side of the partition 1016 interposed between the openings 1016b and 1016c. Accordingly, the TFT substrate 101 according to the present embodiment is a mixture of the organic semiconductor ink 10170 dropped into the opening 1016b and the organic semiconductor ink 10171 dropped into the opening 1016c at the time of manufacture. Can be reliably suppressed.
  • the organic semiconductor layer 1017a formed inside the opening 1016b and the organic semiconductor layer 1017b formed inside the opening 1016c are formed with high accuracy as designed. be able to.
  • the thicknesses of the organic semiconductor layers 1017a and 1017b can be controlled with high accuracy.
  • the TFT substrate 101 according to the present embodiment, the organic EL display panel 10 including the TFT substrate 101, and the organic EL display device 1 including the organic EL display panel 10 in the configuration include the organic semiconductor layers 1017a and 1017b in the TFT substrate 101. In the formation of the ink, ink mixing is suppressed and high quality is provided.
  • the above-described effect is obtained by arranging the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d at the bottoms of the openings 1016b and 1016c, the surface of the partition wall 1016, the surface of the insulating layer 1013, and the source electrodes 1014a and 1014b and the drain electrode.
  • This is achieved by the liquid repellent relationship of 1014c and 1014d. That is, the liquid repellency of the surface of the partition wall 1016 and R W, the liquid repellency of the surface of the insulating layer 1013 and R I, the source electrode 1014a, 1014b and the drain electrode 1014c, the liquid repellency of the surface of 1014d and R E When satisfying the following relationship.
  • each of the liquid repellency R W , R I and R E is for the organic semiconductor ink 10170 and 10171.
  • W W is the wettability of the surface of the partition wall 1016
  • W I is the surface wettability of the insulating layer 1013
  • W E is the source electrode 1014a, 1014b and the drain electrode 1014c, 1014d surface wettability.
  • the arrangement of the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d at the bottoms of the openings 1016b and 1016c, the surface of the partition wall 1016, the surface of the insulating layer 1013, and the source electrodes 1014a and 1014b and the drain electrode 1014c. , 1014d is controlled to have a surface profile as shown in FIG. 7 when the organic semiconductor ink 10170, 10171 at the time of manufacturing the TFT substrate 101 is applied.
  • the organic semiconductor ink 10170 dropped into the opening 1016b and the organic semiconductor ink 10171 dropped into the opening 1016c can be effectively prevented from mixing.
  • the organic semiconductor layer 1017a and the organic semiconductor layer 1017b can be individually formed based on the design, and mixing of components and a change in layer thickness between each other can be suppressed. Therefore, the high-quality TFT substrate 101, the organic EL display panel 10, and the organic EL display device 1 can be manufactured with a high yield.
  • the insulating layer 1013 is exposed as shown in FIG. 3B due to the arrangement of the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d at the bottoms of the openings 1016b and 1016c. Parts 1013a and 1013b are generated.
  • the exposed area of the insulating layer 1013 on the right side in the X-axis direction (the area of the exposed portion 1013a) is larger than that on the left side in the X-axis direction, and at the bottom of the opening 1016c.
  • the exposed area of the insulating layer 1013 on the left side in the X-axis direction (the area of the exposed portion 1013b) is larger than that on the right side in the X-axis direction. This relationship is also effective in obtaining the above effect.
  • FIG. 9 (a) is a diagram corresponding to FIG. 3 (a) in the first embodiment, and other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted. .
  • source electrodes 2014a and 2014b and drain electrodes 2014c and 2014d are arranged on the bottoms of the openings 2016b and 2016c defined by the partition wall 2016, respectively. Has been.
  • the source electrode 2014a and the drain electrode 2014c at the bottom of the opening 2016b, and the source electrode 2014b and the drain electrode 2014d at the bottom of the opening 2016c have a T-shaped planar shape, respectively, and the source electrodes 2014a and 2014b and the drain electrode The portions extending in the respective X-axis directions are opposed to 2014c and 2014d.
  • the center line L 7 of the sum of the surface areas of the source electrode 2014a and the drain electrode 2014c is separated from the center line L 5 in the X-axis direction at the bottom of the opening 2016b by a distance x 3 toward the left side in the X-axis direction. is doing.
  • the center line L 8 of the sum of the surface areas of the source electrode 2014b and the drain electrode 2014d with respect to the center line L 6 in the X-axis direction at the bottom of the opening 2016c is a distance x 4 toward the right in the X-axis direction. It is separated.
  • each of the source electrodes 2014a and 2014b and the drain electrodes 2014c and 2014d is arranged in a state of being separated from the side surface facing the openings 2016b and 2014c in the X-axis direction. .
  • the area of the exposed portion 2013a of the insulating layer 2013 at the right portion in the X-axis direction at the bottom of the opening portion 2016b before the formation of the organic semiconductor layer is larger than that at the left side. ing.
  • the area of the exposed portion 2013b of the insulating layer 2013 on the left side in the X-axis direction is larger than that on the right.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • FIG. 9B is also a diagram corresponding to FIG. 3A in the first embodiment, and the other configurations are the same as those in the first and second embodiments. Is omitted.
  • the source electrode 3014a and the drain electrode 3014c are arranged at the bottom of the opening 3016b defined by the partition wall 3016.
  • a source electrode 3014b and a drain electrode 3014d are disposed on the bottom of the opening 3016c.
  • the source electrodes 3014a and 3014b and the drain electrodes 3014c and 3014d at the bottoms of the openings 3016b and 3016c have comb-like planar shapes, respectively, and the comb tooth portions face each other.
  • the center line L 11 of the sum of the surface areas of the source electrode 3014a and the drain electrode 3014c is separated from the center line L 9 in the X-axis direction at the bottom of the opening 3016b by a distance x 5 toward the left side in the X-axis direction. is doing.
  • the center line L 12 of the sum of the surface area of the source electrode 3014b and the drain electrode 3014d is, by a distance x 6 in the X-axis direction right is doing.
  • both the source electrode 3014a and the drain electrode 3014c are not offset in the X-axis direction, but only the drain electrode 3014c is offset in the left side in the X-axis direction.
  • 3014a is arranged in a state where the center of the area substantially coincides with the center of the bottom of the opening 3016b.
  • the source electrode 3014b at the bottom of the opening 3016c is also arranged in a state where the area center is substantially coincident with the center of the bottom of the opening 3016c.
  • each of the source electrode 3014a and the drain electrode 3014c is separated from both the right side in the X-axis direction and the left side in the X-axis direction with respect to the side surface facing the opening 3016b.
  • Each of the source electrode 3014b and the drain electrode 3014d is disposed in a state of being separated from both the right side in the X-axis direction and the left side in the X-axis direction with respect to the side surface facing the opening 3016c.
  • the exposed area of the insulating layer 3013 (the area of the exposed portion 3013a) in the portion on the right side in the X-axis direction is lower than that on the left side at the bottom of the opening 3016b before the organic semiconductor layer is formed. Is getting bigger.
  • the exposed area of the insulating layer 3013 (the area of the exposed part 3013b) is larger at the left side in the X-axis direction than at the right side.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the source electrodes 3014a and 3014b and the drain electrodes 3014c and 3014d have a comb shape, and the comb tooth portions face each other, so that the facing region can be made large. The characteristics as a transistor can be improved.
  • FIG. 9C is also a diagram corresponding to FIG. 3A in the first embodiment, and the other configurations are the same as those in the first, second, and third embodiments. The description is omitted.
  • the opening shape and the bottom shape of the opening portions 4016b and 4016c defined by the partition 4016 are both substantially circular.
  • the outer shape of the source electrode 4014a and the drain electrode 4014c arranged at the bottom of the opening 4016b and the outer side of the source electrode 4014b and the drain electrode 4014d arranged at the bottom of the opening 4016c are circular or arcuate. .
  • the source electrode 4014a and the drain electrode 4014c are arranged in the bottom portion of the opening portion 4016B are both with respect to the center line L 13 of the bottom portion of the opening portion 4016B, it is arranged offset in the X axis direction the left.
  • the source electrode 4014b and the drain electrode 4014d are arranged in the bottom portion of the opening portion 4016C are both relative to the center line L 14 of the bottom of the opening 4016C, it is arranged offset in the X-axis direction right.
  • the center line L 15 of the sum of the surface areas of the source electrode 4014a and the drain electrode 4014c is a distance x 7 toward the left side in the X-axis direction with respect to the center line L 13 in the X-axis direction at the bottom of the opening 4016b.
  • the center line L 16 of the sum of the surface area of the source electrode 4014b and the drain electrode 4014d is, by a distance x 8 toward the X-axis direction right It is separated.
  • each of the source electrodes 4014a and 4014b and the drain electrodes 4014c and 4014d has both the right side in the X-axis direction and the left side in the X-axis direction with respect to the side surface facing the openings 4016b and 4016c. It is arranged in a state of being separated from the part.
  • the exposed area (exposed portion 4013a) of the insulating layer 4013 at the right side in the X-axis direction at the bottom of the opening 4016b before the formation of the organic semiconductor layer is compared with that on the left side. Is getting bigger.
  • the exposed area (exposed portion 4013b) of the insulating layer 4013 in the left portion in the X-axis direction is larger than that on the right side.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the TFT substrate according to the present embodiment by using the source electrodes 4014a and 4014b and the drain electrodes 4014c and 4014d having the shapes as shown in FIG. Furthermore, the “sneak current” can be reduced.
  • FIG. 10 (a) is also a diagram corresponding to FIG. 3 (a) in the first embodiment, and other configurations are the same as those in the first, second, third, fourth, etc. Therefore, illustration and description are omitted.
  • the opening shape and the bottom shape of the opening portions 5016b and 5016c defined by the partition wall 5016 are the same as those in the first, second, and third embodiments. Similarly, it is a rectangle.
  • the outer sides of the source electrode 5014a and the drain electrode 5014c arranged at the bottom of the opening 5016b are substantially square or rectangular, and the outer sides of the source electrode 5014b and the drain electrode 5014d arranged at the bottom of the opening 5016c.
  • the shape is also substantially square or rectangular.
  • the source electrodes 5014a and 5014b and the drain electrodes 5014c and 5014d arranged at the bottoms of the openings 5016b and 5016c have different lengths in the X-axis direction, and the source electrodes 5014a and 5014b The center in the direction is arranged so as to substantially coincide with the center line L 17 at the bottom of each of the openings 5016b and 5016c.
  • the drain electrodes 5014c, to the source electrode 5014A, has a X-axis direction the left to the length is extended shape, the X-axis direction left its center relative to the center line L 17 of the opening 5016b Offset placement.
  • Drain electrode 5014d is the source electrode 5014B, has a X-axis direction right to the length is extended shape, arranged offset in the X-axis direction right center thereof with respect to the center line L 18 of the opening 5016c Has been.
  • the center line L 19 of the sum of the surface areas of the source electrode 5014a and the drain electrode 5014c is relative to the center line L 17 in the X-axis direction at the bottom of the opening 5016b. It is separated by a distance x 9 toward the left side in the X-axis direction.
  • the center line L 20 of the sum of the surface area of the source electrode 5014b and the drain electrode 5014d is, X-axis direction right They are spaced apart by a distance x 10 towards.
  • the source electrode 5014a is separated from the side surface facing the opening 5016b on both the X-axis direction left side and the X-axis direction right side
  • the drain electrode 5014c is separated from the side surface facing the opening 5016b on the right side in the X-axis direction, and is in contact with the left side in the X-axis direction
  • the source electrode 5014b is spaced apart from the side surface facing the opening 5016c on both the left side in the X-axis direction and the right side in the X-axis direction
  • the drain electrode 5014d is the side surface facing the opening 5016c. Are spaced apart on the left side in the X-axis direction and are in contact on the right side in the X-axis direction.
  • the exposed area of the insulating layer 5013 (the area of the exposed portion 5013a) at the bottom of the opening 5016b before the formation of the organic semiconductor layer at the right side in the X-axis direction is compared to the left side. Is getting bigger.
  • the exposed area of the insulating layer 5013 (the area of the exposed part 5013b) is larger at the left side in the X-axis direction than at the right side.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • FIG. 10B is also a diagram corresponding to FIG. 3A in the first embodiment, and the other configurations are the same as those in the first, second, third, fourth, and fifth embodiments. Therefore, illustration and description are omitted.
  • the opening shape and the bottom shape of the opening portions 6016b and 6016c defined by the partition wall 6016 are the same as those in the first, second, third, and third embodiments. Like 5, it is square.
  • the drain electrodes 6014c and 6014d arranged at the bottoms of the openings 6016b and 6016c are rectangular.
  • the source electrodes 6014a and 6014b arranged at the bottoms of the openings 6016b and 6016c have a U-shaped planar shape so as to surround a part of the drain electrodes 6014c and 6014d, respectively.
  • a source electrode 6014a that is disposed in the bottom portion of the opening portion 6016B is arranged offset in the X axis direction the left center of the area with respect to the center line L 21 of the bottom of the opening 6016B.
  • Source electrode 6014b which is disposed at the bottom of the opening 6016C are arranged offset in the X axis direction the right center of the area with respect to the center line L 22 of the bottom of the opening 6016C.
  • the drain electrode 6014c are arranged offset in the X-axis direction right center thereof with respect to the center line L 21 of the bottom of the opening 6016B. Drain electrode 6014d are arranged offset in the X axis direction left its center with respect to the center line L 22 of the bottom of the opening 6016C.
  • the center line L 23 of the sum of the surface area of the source electrode 6014a and the drain electrode 6014c is, They are spaced apart by a distance x 11 toward the X-axis direction the left.
  • the center line L 24 of the sum of the surface area of the source electrode 6014b and the drain electrode 6014d is, toward the X-axis direction right They are spaced apart by a distance x 12 Te.
  • the source electrode 6014a is in contact with the side surface facing the opening 6016b at each of the upper and lower portions in the Y-axis direction and the left side in the X-axis direction.
  • the drain electrode 6014c is in contact with the side surface facing the opening 6016b on the right side in the X-axis direction and is separated on the left side in the X-axis direction.
  • the source electrode 6014b is in contact with the side surface facing the opening 6016c on the upper and lower portions in the Y-axis direction and on the right side in the X-axis direction, and is separated on the left side in the X-axis direction.
  • the drain electrode 6014d is in contact with the side surface facing the opening 6016c on the left side in the X-axis direction and is separated on the right side in the X-axis direction.
  • the exposed area (exposed portion 6013a) of the insulating layer 6013 at the right portion in the X-axis direction at the bottom of the opening 6016b before the formation of the organic semiconductor layer. Area) is larger than the left side.
  • the exposed area of the insulating layer 6013 is larger at the left side in the X-axis direction than at the right side.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • FIG. 10C is also a diagram corresponding to FIG. 3A in the first embodiment, and the other configurations are the same as those in the first, second, third, fourth, fifth, and the like. Since it is the same as that, illustration and description are omitted.
  • the opening shape and the bottom shape of the opening portions 7016b and 7016c defined by the partition wall 7016 are the same as those in the first, second, third, and third embodiments. Like 5 and 6, it is square.
  • the source electrode 7014a and the drain electrode 7014c disposed on the bottom of the opening 7016b are substantially square or rectangular, and the source electrode 7014b and the drain electrode 7014d disposed on the bottom of the opening 7016c are also approximately square or rectangular. It is a rectangle.
  • a source electrode 7014a that is disposed in the bottom portion of the opening portion 7016B is arranged offset in the X axis direction the left center of the area with respect to the center line L 25 of the bottom of the opening 7016B.
  • Source electrode 7014b which is disposed at the bottom of the opening 7016C are arranged offset in the X axis direction the right center of the area with respect to the center line L 26 of the bottom of the opening 7016C.
  • relatively low surface area drain electrode 7014c are arranged offset in the X-axis direction right center thereof with respect to the center line L 25 of the bottom of the opening 7016B.
  • Drain electrode 7014d are arranged offset in the X axis direction left its center relative to the center line L 26 of the bottom of the opening 7016C.
  • the center line L 27 of the sum of the surface areas of the source electrode 7014a and the drain electrode 7014c is relative to the center line L 25 in the X-axis direction at the bottom of the opening 7016b. It is separated by a distance x 13 toward the left side in the X-axis direction.
  • the center line L 28 of the sum of the surface area of the source electrode 7014b and the drain electrode 7014d is, toward the X-axis direction right They are spaced apart by a distance x 14 Te.
  • the source electrode 7014a is in contact with the side surface facing the opening 7016b on the upper and lower portions in the Y-axis direction and on the left side in the X-axis direction.
  • the drain electrode 7014c is in contact with the side surface facing the opening 7016b at the top and bottom in the Y-axis direction, and is separated on both sides in the X-axis direction.
  • the source electrode 7014b is in contact with the side surface facing the opening 7016c on the upper and lower portions in the Y-axis direction and on the right side in the X-axis direction, and is separated on the left side in the X-axis direction.
  • the side part facing the part 7016c is in contact with the upper and lower sides in the Y-axis direction and is separated on both sides in the X-axis direction.
  • the exposed area (exposed portion) of the insulating layer 7013 in the right portion in the X-axis direction at the bottom of the opening 7016b before the formation of the organic semiconductor layer. 7013a) is larger than the left side.
  • the exposed area of the insulating layer 7013 (the area of the exposed portion 7013b) at the left portion in the X-axis direction is larger than that on the right.
  • the same effect as in the first embodiment can be obtained. Further, in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment as well, as described above, high quality and high yield in manufacturing can be realized.
  • the insulating layer and the organic semiconductor layer are directly connected to each other at the bottom of the opening, on the other side opposite to the one side, without any source electrode or drain electrode.
  • the present invention is not limited to this, but the center position of the sum of the surface areas of the source electrode and the drain electrode at the bottom of one of the two adjacent openings is an opening.
  • the present invention can be applied to a mode in which neither the source electrode nor the drain electrode is interposed between the insulating layer and the organic semiconductor layer, and there is a portion where the insulating layer and the organic semiconductor layer are in direct contact with each other.
  • the TFT substrate used in the organic EL display panel 10 is taken as an example, but the application target is not limited to this.
  • it can be applied to a liquid crystal display panel, a field emission display panel, or the like.
  • the present invention can be applied to electronic paper.
  • each constituent material in the above-described first to seventh embodiments is shown as an example, and can be appropriately changed.
  • a top emission type configuration is taken as an example, but a bottom emission type may be adopted. In that case, appropriate changes can be made to each material used and layout design.
  • FIG. 11 (a) the opening corresponding to the channel portion is square, or as shown in FIG. 11 (b), one side is arcuate and the remaining three sides are straight lines. It can also be set as the opening part of such a shape.
  • FIG.9 (c) both a channel part and a non-channel part can also be made circular, The circular opening part as shown in FIG.11 (c) is applied to a non-channel part, An arc-shaped opening that surrounds a part of the periphery can be used as a channel portion.
  • the shapes of the openings of the channel portion and the non-channel portion can be interchanged.
  • the configuration for suppressing the mixing of the organic semiconductor ink between two adjacent openings is adopted.
  • the above-described configuration can be adopted as appropriate.
  • a configuration including an organic semiconductor layer formed using an organic semiconductor ink is used as an example.
  • a similar configuration is employed for a configuration including an inorganic semiconductor layer formed using a facing semiconductor ink. be able to.
  • an amorphous metal oxide semiconductor can be used as the inorganic semiconductor material.
  • Such semiconductors are expected to be applied to displays and electronic paper because of their transparency.
  • such a semiconductor is a material that can realize 3 to 20 [cm 2 / Vs] required for high performance liquid crystal, organic EL (Electro-Luminescence), and the like.
  • an amorphous In—Zn—O oxide semiconductor a-InZnO
  • a-InZnO amorphous In—Zn—O oxide semiconductor
  • a-InGaZnO amorphous In—Ga—Zn—O oxide semiconductor
  • the present invention is used for a display device including a panel such as an organic EL display panel, and is useful for realizing a high-quality TFT device even with high definition.
  • Organic EL display device 10. Organic EL display panel 20. Drive control circuit unit 21-24. Drive circuit 25. Control circuit 101. TFT substrate 102. Planarization film 102a. Contact hole 103. Anode 104. Transparent conductive film 105. Hole injection layer 106. Bank 107. Hole transport layer 108. Organic light emitting layer 109. Electron transport layer 110. Cathode 111. Sealing layer 112. Adhesive layer 113. CF substrate 501. Mask 1011, 1131. Substrate 1012a, 1012b. Gate electrode 1013.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　隔壁の囲繞により構成された第１および第２開口部内には、それぞれ薄膜トランジスタ素子が形成されている。ここで、第１開口部の底部を平面視する場合、その底部におけるソース電極とドレイン電極との表面積の和の中心位置が、当該底部における面積の中心位置よりも、第２開口部が隣接する側とは反対側に離れており、また、第２開口部の底部を平面視する場合、その底部におけるソース電極とドレイン電極との表面積の和の中心位置が、当該底部における面積の中心位置よりも、第１開口部が隣接する側とは反対側に離れている。

Description

薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置
　本発明は、薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置に関する。
　液晶表示パネルや有機ＥＬ表示パネルでは、サブピクセル単位で発光制御するため、サブピクセル毎に薄膜トランジスタ（ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ））素子が形成されてなる薄膜トランジスタ装置が採用されている。そして、特に半導体層として有機半導体材料を用いた薄膜トランジスタ装置の開発が進められている。
　図１２（ａ）に示すように、従来技術に係る有機ＴＦＴ装置は、例えば、基板９０１１上に、ゲート電極９０１２ａ，９０１２ｂ、絶縁層９０１３、ソース電極９０１４ａ，９０１４ｂおよびドレイン電極（図示を省略。）、有機半導体層９０１７ａ，９０１７ｂが順に積層形成されている。有機半導体層９０１７ａ，９０１７ｂは、絶縁層９０１３上において、有機半導体インクを塗布して乾燥させることにより形成され、ソース電極９０１４ａ，９０１４ｂとドレイン電極との間を埋めるとともに、それらの上を覆うように形成されている。
　また、図１２（ａ）に示すように、絶縁層９０１３上には、隣接する素子間を区画するために隔壁９０１６が設けられている。隔壁９０１６には、複数の開口部９０１６ａ～９０１６ｃが開けられており、開口部９０１６ａには、その底部に、ドレイン電極に接続された接続配線９０１５が露出しており、有機半導体層が形成されていない。接続配線９０１５は、当該ＴＦＴ素子の上方に形成される発光素子の電極を接続するための電極である。そして、隔壁９０１６の開口部９０１６ｂ，９０１６ｃには、互いに区画された有機半導体層９０１７ａ，９０１７ｂが形成されている。
　液晶表示パネルや有機ＥＬ表示パネルに用いられる有機ＴＦＴ装置の各薄膜トランジスタ素子は、ゲート電極９０１２ａ，９０１２ｂへの信号の入力により、発光素子の発光制御を行う。
特開２００９－７６７９１号公報
　しかしながら、従来技術に係る有機ＴＦＴ装置では、有機半導体層９０１７ａ，９０１７ｂの形成に係るインク塗布に際して、開口部９０１６ｂに対して滴下されたインクと、隣接する開口部９０１６ｃに対して滴下されたインクとが混合されてしまうという事態が生じ得る。具体的には、図１２（ｂ）に示すように、隔壁９０１６に開けられた開口部９０１６ｂ，９０１６ｃに有機半導体インク９０１７０，９０１７１を滴下するとき、矢印で示すように、有機半導体インク９０１７０，９０１７１が、互いに混合してしまうことがある。この場合に、有機半導体層９０１７ａ，９０１７ｂの層厚が不所望な厚みとなり、また、互いに異なる成分の半導体層を形成しようとする場合には、インクの混合によりトランジスタ性能の低下をもたらすことになる。
　特に、液晶表示パネルや有機ＥＬ表示パネルでは、精細化の要望から各サブピクセルの小型化も要望され、各サブピクセルの小型化に伴って開口部９０１６ｂと開口部９０１６ｃとの間の距離が短くなり、インク９０１７０とインク９０１７１とが混合され易くなり、上記のような問題を生じ易いと考えられる。
　なお、上記のような問題は、塗布法を用い無機半導体層を形成する場合についても同様である。
　本発明は、上記問題の解決を図ろうとなされたものであって、隣接する開口部へ半導体インクを滴下した際に、互いのインクの混合を抑制し、高い品質を備える薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置を提供することを目的とする。
　そこで、本発明の一態様に係る薄膜トランジスタ装置では、次のような特徴を有する。
　本発明の一態様に係る薄膜トランジスタ装置は、互いに間隔をあけた状態で隣接配置された第１および第２の薄膜トランジスタ素子を備え、各薄膜トランジスタ素子が、ゲート電極と、ソース電極およびドレイン電極と、絶縁層と、半導体層と、を備える。
　ソース電極およびドレイン電極は、ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されている。
　絶縁層は、ゲート電極とソース電極およびドレイン電極との間に介挿されている。
　半導体層は、ソース電極とドレイン電極との間の間隙、および、ソース電極およびドレイン電極の上に形成され、ソース電極およびドレイン電極に対して密に接している。
　また、本発明の一態様に係る薄膜トランジスタ装置では、第１の薄膜トランジスタ素子における半導体層と、第２の薄膜トランジスタ素子における半導体層との間には、互いの間を区画する隔壁が形成されており、隔壁は、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部と、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有している。
　上記構成において、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第１開口部とし、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第２開口部とするとき、次のような特徴を有する。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、当該第１開口部の底部に露出するソース電極およびドレイン電極の表面積の和の中心位置が、第１開口部の底部における面積の中心位置よりも、第２開口部が隣接する側とは反対側に離れており、また、第２開口部の底部を平面視する場合において、当該第２開口部の底部に露出するソース電極およびドレイン電極の表面積の和の中心位置が、第２開口部の底部における面積の中心位置よりも、第１開口部が隣接する側とは反対側に離れていることを特徴とする。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、ソース電極およびドレイン電極の表面積の和の中心位置が、第１開口部の底部における中心位置よりも、第２開口部が隣接する側とは反対側に離れて配されており、また、第２開口部の底部において、ソース電極およびドレイン電極の表面積の和の中心位置が、第２開口部の底部における中心位置よりも、第１開口部が隣接する側とは反対側に離れて配されている。このため、薄膜トランジスタ装置の製造時における、半導体層を形成するための半導体インクの塗布（滴下）時に、第１開口部の内部に塗布したインクと第２開口部の内部に塗布したインクとは、互いの表面プロファイルにおける最も高い部分が、それぞれの開口部における中心に対して、互いに離れた位置に存在することになる。
　これは、絶縁層の表面に比べて、ソース電極およびドレイン電極の濡れ性が高く、これらソース電極およびドレイン電極を各々の開口部でオフセットして配置することにより、第１開口部の内部に塗布されたインクの表面プロファイルは、第２開口部から離れる側に偏り、同様に、第２開口部の内部に塗布されたインクの表面プロファイルは、第１開口部から離れる側に偏る。以上より、本発明の一態様に係る薄膜トランジスタ装置は、その製造時において、第１開口部と第２開口部とに対して、それぞれ塗布（滴下）された半導体インクが不所望に混合されるという事態を抑制することができる。
　従って、本発明の一態様に係る薄膜トランジスタ装置は、隣接する開口部の各々へ半導体インクを塗布（滴下）した際に、半導体インク同士の混合を抑制し、高い品質を備える。
本発明の実施の形態１に係る有機ＥＬ表示装置１の概略構成を示す模式ブロック図である。 有機ＥＬ表示パネル１０の構成の一部を示す模式断面図である。 （ａ）は、ＴＦＴ基板１０１の一部構成を示す模式平面図であり、（ｂ）は、その模式断面図である。 （ａ）は、有機ＥＬ表示パネル１０の製造方法の概略を示す工程フロー図であり、（ｂ）は、ＴＦＴ基板１０１の形成方法の概略を示す工程フロー図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 ＴＦＴ基板１０１の製造過程のうち、一部工程を示す模式工程図である。 （ａ）は、本発明の実施の形態２に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態３に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態４に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図である。 （ａ）は、本発明の実施の形態５に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｂ）は、本発明の実施の形態６に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図であり、（ｃ）は、本発明の実施の形態７に係る有機ＥＬ表示パネルの構成のうち、ＴＦＴ基板の一部構成を示す模式平面図である。 （ａ）は、変形例１に係るＴＦＴ基板での隔壁で規定される開口部の開口形状を示す模式平面図であり、（ｂ）は、変形例２に係るＴＦＴ基板での隔壁で規定される開口部の開口形状を示す模式平面図であり、（ｃ）は、変形例３に係るＴＦＴ基板での隔壁で規定される開口部の開口形状を示す模式平面図である。 （ａ）は、従来技術に係る有機ＴＦＴ装置の構成の一部を示す断面図であり、（ｂ）は、従来技術に係る有機ＴＦＴ装置の製造過程のうち、半導体インクの塗布に係る工程を示す断面図である。
　［本発明の態様の概要］
　本発明の一態様に係る薄膜トランジスタ装置は、互いに間隔をあけた状態で隣接配置された第１および第２の薄膜トランジスタ素子を備え、各薄膜トランジスタ素子が、ゲート電極と、ソース電極およびドレイン電極と、絶縁層と、半導体層と、を備える。
　ソース電極およびドレイン電極は、ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されている。
　絶縁層は、ゲート電極とソース電極およびドレイン電極との間に介挿されている。
　半導体層は、ソース電極とドレイン電極との間の間隙、および、ソース電極およびドレイン電極の上に形成され、ソース電極およびドレイン電極に対して密に接している。
　また、本発明の一態様に係る薄膜トランジスタ装置では、第１の薄膜トランジスタ素子における半導体層と、第２の薄膜トランジスタ素子における半導体層との間には、互いの間を区画する隔壁が形成されており、隔壁は、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部と、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有している。
　上記構成において、第１の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第１開口部とし、第２の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第２開口部とするとき、次のような特徴を有する。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、当該第１開口部の底部に露出するソース電極およびドレイン電極の表面積の和の中心位置が、第１開口部の底部における面積の中心位置よりも、第２開口部が隣接する側とは反対側に離れており、また、第２開口部の底部を平面視する場合において、当該第２開口部の底部に露出するソース電極およびドレイン電極の表面積の和の中心位置が、第２開口部の底部における面積の中心位置よりも、第１開口部が隣接する側とは反対側に離れていることを特徴とする。
　なお、上記において、「ソース電極とドレイン電極との表面積の和の中心位置」とは、ソース電極の面積をＡS、任意の一点からのソース電極の面積中心までの距離をｘとし、ドレイン電極の面積をＡD、前記任意の一点からのドレイン電極の面積中心までの距離をｙとするとき、上記「ソース電極とドレイン電極との表面積の和の中心位置」ｚは、次のように表される。
　［数１］　ｚ＝（ＡS×ｘ＋ＡD×ｙ）／（ＡS＋ＡD）
　上記［数１］は、第１開口部の底部における中心位置と、第２開口部の底部における中心位置とを結ぶ直線が延伸する方向での成分について規定する。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、ソース電極およびドレイン電極の表面積の和の中心位置が、第１開口部の底部における中心位置よりも、第２開口部が隣接する側とは反対側に離れて配されており、また、第２開口部の底部において、ソース電極およびドレイン電極の表面積の和の中心位置が、第２開口部の底部における中心位置よりも、第１開口部が隣接する側とは反対側に離れて配されている。このため、薄膜トランジスタ装置の製造時における、半導体層を形成するための半導体インクの滴下時に、第１開口部の内部に滴下したインクと第２開口部の内部に滴下したインクとは、互いの表面プロファイルにおける最も高い部分が、それぞれの開口部における中心に対して、互いに離れた位置に存在することになる。
　これは、絶縁層の表面に比べて、ソース電極およびドレイン電極の濡れ性が高く、これらソース電極およびドレイン電極を各々の開口部でオフセットして配置することにより、第１開口部の内部に滴下されたインクの表面プロファイルは、第２開口部から離れる側に偏り、同様に、第２開口部の内部に滴下されたインクの表面プロファイルは、第１開口部から離れる側に偏る。以上より、本発明の一態様に係る薄膜トランジスタ装置は、その製造時において、第１開口部と第２開口部とに対して、それぞれ滴下された半導体インクが不所望に混合されるという事態を抑制することができる。
　従って、本発明の一態様に係る薄膜トランジスタ装置は、隣接する開口部の各々へ半導体インクを滴下した際に、半導体インク同士の混合を抑制し、高い品質を備える。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、第２開口部が隣接する側に、ソース電極およびドレイン電極の何れも介在せずに、絶縁層と半導体層とが直に接する箇所が存在し、第２開口部の底部において、第１開口部が隣接する側に、ソース電極およびドレイン電極の何れも介在せずに、絶縁層と半導体層とが直に接する箇所が存在する、ことを特徴とする。このような構成を採用する場合には、第１開口部および第２開口部に対して、それぞれ半導体インクを滴下した際に、インクの表面プロファイルにおける最も高さが高い箇所が、第１開口部では第２開口部が隣接する側とは反対側に離れ、同様に、第２開口部では第１開口部が隣接する側とは反対側に離れる、という状態をさらに確実に実現することができる。このため、第１開口部の内部に滴下されたインクと第２開口部に滴下されたインクとの混合を、より確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、ソース電極およびドレイン電極の何れも介在せずに、絶縁層と半導体層とが直に接する箇所は、第２開口部が隣接する側とは反対側にも存在し、第１開口部の底部を平面視する場合において、絶縁層と半導体層とが直に接する箇所の面積は、第１開口部の底部における中心位置を基準として、第２開口部が隣接する側とは反対側よりも第２開口部の側の方が大きい、ことを特徴とする。同様に、第２開口部の底部において、ソース電極およびドレイン電極の何れも介在せずに、絶縁層と半導体層とが直に接する箇所は、第１開口部が隣接する側とは反対側にも存在し、第２開口部の底部を平面視する場合において、絶縁層と半導体層とが直に接する箇所の面積は、第２開口部の底部における中心位置を基準として、第１開口部が隣接する側とは反対側よりも前記第１開口部が隣接する側の方が大きい、ことを特徴とする。
　第１開口部の底部および第２開口部の底部の各々における絶縁層と半導体層との直に接触する部分の面積を、上記のように規定する場合には、インクの表面プロファイルにおける最も高さが高い箇所が、第１開口部では第２開口部が隣接する側とは反対側に離れ、同様に、第２開口部では第１開口部が隣接する側とは反対側に離れる、という状態をさらに確実に実現することができる。このため、第１開口部の内部に滴下されたインクと第２開口部に滴下されたインクとの混合を、より確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、ソース電極およびドレイン電極の一方は、その表面積の中心位置が、第１開口部の底部における中心位置よりも、第２開口部が隣接する側とは反対側に離れており、他方は、その表面積の中心位置が、第１開口部の底部における中心位置にあり、第２開口部の底部を平面視する場合において、ソース電極およびドレイン電極の一方は、その表面積の中心位置が、第２開口部の底部における中心位置よりも、第１開口部が隣接する側とは反対側に離れており、他方は、その表面積の中心位置が、第２開口部の底部における中心位置にある、ことを特徴とする。
　第１開口部の底部および第２開口部の底部の各々におけるソース電極およびドレイン電極の配置を、上記のようにする場合にも、各開口部に滴下されたインクの表面プロファイルを上記に様に制御することができ、第１開口部に滴下されたインクと第２開口部に滴下されたインクとの混合を、抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部を平面視する場合において、ソース電極およびドレイン電極は、その各々の表面積の中心位置が、第１開口部の底部における中心位置よりも、第２開口部が隣接する側とは反対側に離れており、第２開口部の底部を平面視する場合において、ソース電極およびドレイン電極は、その各々の表面積の中心位置が、第２開口部の底部における中心位置よりも、第１開口部が隣接する側とは反対側に離れている、ことを特徴とする。
　第１開口部の底部および第２開口部の底部の各々におけるソース電極およびドレイン電極の配置を、上記のようにする場合にも、各開口部に滴下されたインクの表面プロファイルを上記に様に制御することができ、第１開口部に滴下されたインクと第２開口部に滴下されたインクとの混合を、抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部の底部において、ソース電極とドレイン電極の少なくとも一方が、第１開口部を臨む隔壁の側面部に対し、第２開口部が隣接する側の部分で離間し、且つ、第２開口部が隣接する側とは反対側の部分で接しており、第２開口部の底部において、ソース電極とドレイン電極の少なくとも一方が、第２開口部を臨む隔壁の側面部に対し、第１開口部が隣接する側の部分で離間し、且つ、第１開口部が隣接する側とは反対側の部分で接している、ことを特徴とする。このような構成を採用する場合にも、各開口部に滴下されたインクの表面プロファイルを上記に様に制御することができ、第１開口部に滴下されたインクと第２開口部に滴下されたインクとの混合を、抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、隔壁の表面における撥液性は、絶縁層の半導体層との接触面よりも高く、且つ、絶縁層の半導体層との接触面の撥液性は、ソース電極およびドレイン電極の各表面よりも高い、ことを特徴とする。このような構成を採用することにより、半導体インクを滴下した際の、各開口部におけるインクの表面プロファイルを、より一層確実に上記のようなプロファイルとすることができる。よって、第１開口部に滴下されたインクと第２開口部に滴下されたインクとの混合を、より一層確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置では、第１開口部および第２開口部の少なくとも一方に対して隣接する領域に、第３開口部が設けられており、第３開口部は、その内部に半導体層は形成されておらず、チャネル部として機能する部分ではなく、第３開口部の底部には、第１の薄膜トランジスタ素子におけるソース電極もしくはドレイン電極の一方、または、第２の薄膜トランジスタ素子におけるソース電極もしくはドレイン電極の一方に対して、電気的に接続する配線が形成されている、ことを特徴とする。このような構成を採用する場合には、第３開口部がコンタクト領域として機能し、この場合においても、第１開口部の内部と第２開口部の内部との各々に滴下されたインク同士が混合されず、高い品質を得ることができる。
　本発明の一態様に係る有機ＥＬ表示素子は、上記第３開口部を備えた本発明の一態様に係る薄膜トランジスタ装置と、当該薄膜トランジスタ装置の上方に設けられ、コンタクトホールが形成された平坦化膜と、平坦化膜上、および平坦化膜のコンタクトホールを臨む側面上に形成され、ドレイン電極またはソース電極と電気的に接続された下部電極と、下部電極の上方に形成された上部電極と、下部電極と上部電極との間に介挿された有機発光層と、を備える。そして、本発明の一態様に係る有機ＥＬ表示素子では、コンタクトホールは、第３開口部と連通している、ことを特徴とする。
　このような構成を備える本発明の一態様に係る有機ＥＬ表示素子では、上記本発明の一態様に係る薄膜トランジスタ装置が奏する効果をそのまま奏することができる。よって、高い表示品質を備える。
　本発明の一態様に係る有機ＥＬ表示装置は、上記本発明の一態様に係る有機ＥＬ表示素子を備える、　ことを特徴とする。これにより、本発明の一態様に係る有機ＥＬ表示装置についても、高い表示品質を備えるとともに、製造時における高い歩留まりを確保することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法は、次の工程を備える。
　（ｉ）　第１工程；基板上に互いに間隔をあけた状態で隣接した第１および第２のゲート電極を形成する。
　（ｉｉ）　第２工程；第１および第２のゲート電極の上方を覆うように、絶縁層を形成する。
　（ｉｉｉ）　第３工程；絶縁層上において、第１のゲート電極に対応して、絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第１のソース電極および第１のドレイン電極を並設し、且つ、第２のゲート電極に対応して、絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第２のソース電極および第２のドレイン電極を並設する。
　（ｉｖ）　第４工程；絶縁層上において、第１および第２のソース電極上および前記第１および第２のドレイン電極上を覆う状態で、感光性レジスト材料を積層する。
　（ｖ）　第５工程；積層された感光性レジスト材料をマスク露光してパターニングすることにより、第１のソース電極および第１のドレイン電極の各々の少なくとも一部と、第２のソース電極および第２のドレイン電極の各々の少なくとも一部とを、別々に囲繞し、且つ、表面が撥液性を有する隔壁を形成する。
　（ｖｉ）　第６工程；第１のソース電極および第１のドレイン電極の各々の少なくとも一部を囲繞することにより構成される第１開口部の内部と、第２のソース電極および第２のドレイン電極の各々の少なくとも一部を囲繞することにより構成される第２開口部の内部との各々に対し、半導体材料を塗布して乾燥させ、第１のソース電極および第１のドレイン電極に対して密に接する第１の半導体層と、第２のソース電極および第２のドレイン電極に対して密に接する第２の半導体層とを形成する。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、上記第５工程において、第１開口部の底部を平面視する場合に、当該第１開口部の底部に露出する第１のソース電極と第１のドレイン電極との表面積の和の中心位置が、第１開口部の底部における面積の中心位置よりも、第２開口部が隣接する側とは反対側に離れ、第２開口部の底部を平面視する場合に、当該第２開口部の底部に露出する第２のソース電極と第２のドレイン電極との表面積の和の中心位置が、第２開口部の底部における面積の中心位置よりも、第１開口部が隣接する側とは反対側に離れるように隔壁を形成する、ことを特徴とする。
　上記のような製造方法を採用する場合には、第１開口部の底部において、第１のソース電極および第１のドレイン電極とが、第２開口部が隣接する側とは反対側にオフセット配置され、また、第２開口部の底部において、第２のソース電極および第２のドレイン電極とが、第１開口部が隣接する側とは反対側にオフセット配置されることになる。このため、第６工程で半導体材料（半導体インク）を塗布（滴下）した際に、インクの表面プロファイルにおける最も高さが高い箇所が、第１開口部では第２開口部が隣接する側とは反対側に離れ、同様に、第２開口部では第１開口部が隣接する側とは反対側に離れる、という状態をさらに確実に実現することができる。このため、第１開口部の内部に滴下されたインクと第２開口部の内部に滴下されたインクとの混合を抑制するという効果を得ることができる。
　従って、第１開口部の内部に滴下したインクと第２開口部の内部に滴下したインクとの混合を確実に抑制し、高い品質の薄膜トランジスタ装置を製造することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、上記第５工程において、第１開口部の底部では、第２開口部の側において、第１のソース電極および第１のドレイン電極の何れも介在せずに、絶縁層と第１の半導体層とが直に接する箇所が存在し、第２開口部の底部では、第１開口部の側において、第２のソース電極および第２のドレイン電極の何れも介在せずに、絶縁層と第２の半導体層とが直に接する箇所が存在するように隔壁を形成する、ことを特徴とする。このような方法を採用すれば、第１開口部の内部に滴下したインクと、第２開口部に滴下したインクとの各々において、上記表面プロファイルをより確実に実現することができ、インク同士の混合を更に確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、上記第５工程において、第１開口部の底部では、第２開口部が隣接する側とは反対側においても、第１のソース電極および第１のドレイン電極の何れも介在せずに、絶縁層と第１の半導体層とが直に接する箇所が存在し、第１開口部の底部を平面視する場合において、絶縁層と第１の半導体層とが直に接する箇所の面積が、第１開口部の底部における中心位置を基準として、第２開口部が隣接する側とは反対側よりも第２開口部が隣接する側の方が大きく、また、第２開口部の底部では、第１開口部が隣接する側とは反対側においても、第２のソース電極および第２のドレイン電極の何れも介在せずに、絶縁層と第２の半導体層とが直に接する箇所が存在し、第２開口部の底部を平面視する場合において、絶縁層と第２の半導体層とが直に接する箇所の面積が、第２開口部の底部における中心位置を基準として、第１開口部が隣接する側とは反対側よりも第２開口部が隣接する側の方が大きくなるように、隔壁を形成する、ことを特徴とする。このような方法を採用する場合には、第１開口部の内部に滴下したインクと、第２開口部に滴下したインクとの各々について、上記表面プロファイルを更に確実に実現することができ、インク同士の混合を確実に抑制することができる。
　本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第２工程から第６工程において、隔壁の表面における撥液性を、絶縁層における第１および第２の半導体層との各接触面よりも高くし、且つ、絶縁層における第１および第２の半導体層との接触面の撥液性を、第１および第２のソース電極と第１および第２のドレイン電極の各表面よりも高くする、ことを特徴とする。このように各部材における撥液性を制御することにより、第１開口部の内部に滴下したインクと、第２開口部に滴下したインクとの混合を、更に確実に防止することができる。よって、高い品質を有する薄膜トランジスタ装置を確実に製造することができる。
　なお、上記において「上方」という用語は、絶対的な空間認識における上方向（鉛直上方）を指すものではなく、積層構成における積層順を基に、相対的な位置関係により規定されるものである。また、「上方」との用語は、互いの間に間隔をあけた場合のみならず、互いに密着する場合にも適用するものである。
　以下では、幾つかの具体例を用い、本発明に係る態様の特徴、および作用・効果について説明する。なお、本発明は、その本質的な特徴的構成要素を除き、以下の実施の形態に何ら限定を受けるものではない。
　［実施の形態１］
　１．有機ＥＬ表示装置１の全体構成
　以下では、本発明の実施の形態１に係る有機ＥＬ表示装置１の構成について図１を用い説明する。
　図１に示すように、有機ＥＬ表示装置１は、有機ＥＬ表示パネル１０と、これに接続された駆動制御回路部２０とを有し構成されている。
　有機ＥＬ表示パネル１０は、有機材料の電界発光現象を利用したパネルであり、複数の有機ＥＬ素子が、例えば、マトリクス状に配列され構成されている。駆動制御回路部２０は、４つの駆動回路２１～２４と制御回路２５とから構成されている。
　なお、本実施の形態に係る有機ＥＬ表示装置１では、有機ＥＬ表示パネル１０に対する駆動制御回路部２０の配置については、これに限られない。
　２．有機ＥＬ表示パネル１０の構成
　有機ＥＬ表示パネル１０の構成について、図２の模式断面図および図３を用い説明する。
　図２に示すように、有機ＥＬ表示パネル１０は、ＴＦＴ（薄膜トランジスタ）基板１０１を備える。ＴＦＴ基板１０１は、基板１０１１の上に、ゲート電極１０１２ａ，１０１２ｂが互いに間隔をあけた状態で積層され、その上を覆うように、絶縁層１０１３が積層形成されている。絶縁層１０１３の上には、ソース電極１０１４ａ，１０１４ｂがそれぞれゲート電極１０１２ａ，１０１２ｂに対応して設けられ、また、図３（ａ）に示すように、ソース電極１０１４ａ，１０１４ｂのそれぞれに対してＹ軸方向に間隔をあけてドレイン電極１０１４ｃ，１０１４ｄが設けられている。
　また、図２および図３（ａ）に示すように、絶縁層１０１３上には、ソース電極１０１４ａに対してＸ軸方向左側に間隔をあけて、接続配線１０１５が形成されている。なお、接続配線１０１５は、ソース電極１０１４ａまたはドレイン電極１０１４ｃから延出形成され、あるいは、これらの一方と電気的に接続されている。
　図２および図３（ａ）に示すように、絶縁層１０１３上には、接続配線１０１５、ソース電極１０１４ａとドレイン電極１０１４ｃ，ソース電極１０１４ｂとドレイン電極１０１４ｄを、それぞれ囲繞するよう隔壁１０１６が形成されている。換言すると、図３（ａ）に示すように、隔壁１０１６に開けられた３つの開口部１０１６ａ，１０１６ｂ，１０１６ｃのうち、接続配線１０１５が底部に露出するＸ軸方向左側の開口部１０１６ａが、チャネル部とは異なる部分であり、アノードとのコンタクト部として機能する。一方、底部にソース電極１０１４ａとドレイン電極１０１４ｃが露出する開口部１０１６ｂ、および底部にソース電極１０１４ｂとドレイン電極１０１４ｄが露出する開口部１０１６ｃが、それぞれチャネル部として機能する部分である。
　なお、図３（ｂ）に示すように、開口部１０１６ｂ，１０１６ｃの各底部においては、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ（図３（ａ）を参照）が、Ｘ軸方向の全域に跨って配されているのではなく、開口部１０１６ｂでは、Ｘ軸方向左側で絶縁層１０１３の一部が露出し（露出部１０１３ａ）、同様に、開口部１０１６ｃでは、Ｘ軸方向右側で絶縁層１０１３の一部が露出している（露出部１０１３ｂ）。
　図２に戻って、隔壁１０１６で囲繞された各領域のうち、ソース電極１０１４ａおよびドレイン電極１０１４ｃの上に相当する領域、およびソース電極１０１４ｂおよびドレイン電極１０１４ｄの上に相当する領域には、それぞれ有機半導体層１０１７ａ，１０１７ｂが積層形成されている。有機半導体層１０１７ａは、ソース電極１０１４ａとドレイン電極１０１４ｃとの間の間隙、およびソース電極１０１４ａ、ドレイン電極１０１４ｃの各上を充填するように形成され、これら電極１０１４ａ，１０１４ｃと密に接している。有機半導体層１０１７ｂについても、同様に、電極１０１４ｂ，１０１４ｄと密に接するよう形成されている。そして、有機半導体層１０１７ａ，１０１７ｂは、隔壁１０１６により互いに区画されている。
　なお、図３（ｂ）に示す絶縁層１０１３の各露出部１０１３ａ，１０１３ｂは、間にソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄが介在することなく、有機半導体層１０１７ａ，１０１７ｂが直に接することになる（図２を参照）。
　図２に示すように、有機半導体層１０１７ａ，１０１７ｂおよび絶縁層１０１３の上を覆うように、パッシベーション膜１０１８が積層形成されている。ただし、接続配線１０１５の上に相当する箇所は、開口されている。
　本実施の形態に係る有機ＥＬ表示パネル１０のＴＦＴ基板１０１は、以上のような構成を有する。
　次に、図２に示すように、ＴＦＴ基板１０１上は、平坦化膜１０２で被覆されている。ただし、接続配線１０１５の上は、コンタクトホール１０２ａが開けられている。コンタクトホール１０２ａは、ＴＦＴ基板１０１における開口部１０１６ａと連通している。
　平坦化膜１０２の主面上には、アノード１０３、透明導電膜１０４、およびホール注入層１０５が順に積層形成されている。これら、アノード１０３、透明導電膜１０４、およびホール注入層１０５は、平坦化膜１０２におけるコンタクトホール１０２ａを臨む側面に沿っても形成されており、アノード１０３は、接続配線１０１５と接触し、電気的に接続されている。
　ホール注入層１０５の上には、発光部（サブピクセル）に相当する箇所を囲繞するようにバンク１０６が形成されている。バンク１０６が囲繞することで形成される開口部には、ホール輸送層１０７、有機発光層１０８、および電子輸送層１０９が順に積層形成されている。
　さらに、電子輸送層１０９の上、およびバンク１０６の露出面を覆うように、カソード１１０および封止層１１１が順に積層形成され、封止層１１１に対向するようにＣＦ（カラーフィルタ）基板１１３が配され、間に接着層１１２が充填されて互いに接合されている。ＣＦ基板１１３は、基板１１３１のＺ軸方向下側主面にカラーフィルタ１１３２およびブラックマトリクス１１３３が形成され構成されている。
　３．有機ＥＬ表示パネル１０の構成材料
　有機ＥＬ表示パネル１０では、例えば、各部位を次のような材料を用い形成することができる。
　（ｉ）　基板１０１１
　基板１０１１は、例えば、例えば、ガラス基板、石英基板、シリコン基板、硫化モリブデン、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀などの金属基板、ガリウム砒素基などの半導体基板、プラスチック基板等を用いることができる。
　プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂いずれの樹脂を用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン－プロピレン共重合体、エチレン－酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド（ＰＩ）、ポリアミドイミド、ポリカーボネート、ポリ－（４－メチルベンテン－１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル－スチレン共重合体（ＡＳ樹脂）、ブタジエン－スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち１種、または２種以上を積層した積層体を用いることができる。
　（ｉｉ）　ゲート電極１０１２ａ，１０１２ｂ
　ゲート電極１０１２ａ，１０１２ｂは、例えば、導電性を有する材料であれば特に限定されない。
　具体的な材料として、たとえば、クロム、アルミニウム、タンタル、モリブデン、ニオブ、銅、銀、金、白金、プラチナ、パラジウム、インジウム、ニッケル、ネオジウムなどの金属もしくはそれらの合金、または、酸化亜鉛、酸化スズ、酸化インジウム、酸化ガリウムなどの導電性金属酸化物もしくはインジウムスズ複合酸化物（以下、「ＩＴＯ」と略す。）、インジウム亜鉛複合酸化物（以下、「ＩＺＯ」と略す。）、アルミニウム亜鉛複合酸化物（ＡＺＯ）、ガリウム亜鉛複合酸化物（ＧＺＯ）などの導電性金属複合酸化物、または、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレンなどの導電性高分子もしくはそれらに、塩酸、硫酸、スルホン酸などの酸、六フッ化リン、五フッ化ヒ素、塩化鉄などのルイス酸、ヨウ素などのハロゲン原子、ナトリウム、カリウムなどの金属原子などのドーパントを添加したもの、もしくは、カーボンブラックや金属粒子を分散した導電性の複合材料などが挙げられる。また、金属微粒子とグラファイトのような導電性粒子を含むポリマー混合物を用いてもよい。これらは、１種または２種以上を組み合わせて用いることもできる。
　（ｉｉｉ）　絶縁層１０１３
　絶縁層１０１３は、ゲート絶縁層として機能するものであって、例えば、絶縁性を有する材料であれば特に限定されず、公知の有機材料や無機材料のいずれも用いることができる。
　有機材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、イミド系樹脂、ノボラック系樹脂などを用い形成することができる。
　また、無機材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化セリウム、酸化亜鉛、酸化コバルトなどの金属酸化物、窒化ケイ素、窒化アルミニウム、窒化ジルコニウム、窒化セリウム、窒化亜鉛、窒化コバルト、窒化チタン、窒化タンタルなどの金属窒化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛などの金属複合酸化物が挙げられる。これらは、１ 種または２ 種以上組み合わせて用いることができる。
　さらに、表面処理剤（ODTS OTS HMDS βPTS）などでその表面を処理したものも含まれる。
　（ｉｖ）　ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ
　ソース電極１０１４ａ，１０１４ｂ、ドレイン電極１０１４ｃ，１０１４ｄは、ゲート電極１０１２ａ，１０１２ｂを形成するための上記材料を用い形成することができる。
　（ｖ）　有機半導体層１０１７ａ，１０１７ｂ
　有機半導体層１０１７ａ，１０１７ｂは、例えば、半導体特性を有し、溶媒に可溶であれば特に限定されない。例えば、ポリ（３－アルキルチオフェン）、ポリ（３－ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３－オクチルチオフェン）、ポリ（２，５－チエニレンビニレン） （ＰＴＶ ） もしくはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）およびオクタチオフェンなどのα－オリゴチオフェン類もしくは２,５－ビス（５'－ビフェニル－２'－チエニル）－チオフェン（ＢＰＴ３）、２,５－［２,２'－（５,５'－ジフェニル）ジチエニル］－チオフェンなどのチオフェン誘導体、ポリ（パラ－フェニレンビニレン） （ＰＰＶ） などのフェニレンビニレン誘導体、ポリ（９，９－ジオクチルフルオレン） （ＰＦＯ） などのフルオレン誘導体、トリアリルアミン系ポリマー、アントラセン、テトラセン、ペンタセンおよびヘキサセン等のアセン化合物、１，３，５－トリス［（３－フェニル－６－トリ－フルオロメチル）キノキサリン－２－イル］ベンゼン（ＴＰＱ１） および１，３，５－トリス［｛３－（４－ｔ－ブチルフェニル）－６－トリスフルオロメチル｝キノキサリン－２－イル］ベンゼン（ＴＰＱ２）などのベンゼン誘導体、フタロシアニン、銅フタロシアニン（ＣｕＰｃ）および鉄フタロシアニンのようなフタロシアニン誘導体、トリス（８－ヒドロキシキノリノレート）アルミニウム（Ａｌｑ３）、およびファクトリス（２－フェニルピリジン）イリジウム（Ｉｒ（ｐｐｙ）３）のような有機金属化合物、Ｃ６０、オキサジアゾール系高分子、トリアゾール系高分子、カルバゾール系高分子およびフルオレン系高分子のような高分子系化合物ならびにポリ（９，９－ジオクチルフルオレン－コ－ビス－Ｎ，Ｎ’－（４－メトキシフェニル）－ビス－Ｎ，Ｎ’－フェニル－１，４－フェニレンジアミン） （ＰＦＭＯ）、ポリ（９，９－ジオクチルフルオレン－コ－ベンゾチアジアゾール） （ＢＴ） 、フルオレン－トリアリルアミン共重合体およびポリ（９，９－ジオクチルフルオレン－コ－ジチオフェン） （Ｆ８Ｔ２）などのフルオレンとの共重合体などが挙げられる。これらは、１種または２種以上組み合わせて用いることができる。
　また、溶媒に可溶な無機材料も使用することが可能である。
　（ｖｉ）　パッシベーション膜１０１８
　パッシベーション膜１０１８は、例えば、ポリビニルアルコール（ＰＶＡ）などの水溶性樹脂や、フッ素系樹脂などを用い形成することができる。
　（ｖｉｉ）　平坦化膜１０２
　平坦化膜１０２は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されている。
　（ｖｉｉｉ）　アノード１０３
　アノード１０３は、銀（Ａｇ）またはアルミニウム（Ａｌ）を含む金属材料から構成されている。トップエミッション型の本実施の形態に係る有機ＥＬ表示パネル１０の場合には、その表面部が高い反射性を有することが好ましい。
　（ｉｘ）　透明導電膜１０４
　透明導電膜１０４は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）若しくはＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などを用い形成される。
　（ｘ）　ホール注入層１０５
　ホール注入層１０５は、例えば、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）などの酸化物、あるいは、ＰＥＤＯＴ（ポリチオフェンとポリスチレンスルホン酸との混合物）などの導電性ポリマー材料からなる層である。なお、図２に示す本実施の形態に係る有機ＥＬ表示パネル１０では、金属酸化物からなるホール注入層１０５を構成することを想定しているが、この場合には、ＰＥＤＯＴなどの導電性ポリマー材料を用いる場合に比べて、ホールを安定的に、またはホールの生成を補助して、有機発光層１０８に対しホールを注入する機能を有し、大きな仕事関数を有する。
　ここで、ホール注入層１０５を遷移金属の酸化物から構成する場合には、複数の酸化数をとるためこれにより複数の準位をとることができ、その結果、ホール注入が容易になり駆動電圧を低減することができる。特に、酸化タングステン（ＷＯX）を用いることが、ホールを安定的に注入し、且つ、ホールの生成を補助するという機能を有するという観点から望ましい。
　（ｘｉ）　バンク１０６
　バンク１０６は、樹脂等の有機材料を用い形成されており絶縁性を有する。バンク１０６の形成に用いる有機材料の例としては、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。バンク１０６は、有機溶剤耐性を有することが好ましい。さらに、バンク１０６は、製造工程中において、エッチング処理、ベーク処理など施されることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。また、表面に撥水性をもたせるために、表面をフッ素処理することもできる。
　なお、バンク１０６を親液性の材料を用い形成した場合には、バンク１０６の表面と発光層１０８の表面との親液性／撥液性の差異が小さくなり、有機発光層１０８を形成するために有機物質を含んだインクを、バンク１０６が規定する開口部内に選択的に保持させることが困難となってしまうためである。
　さらに、バンク１０６の構造については、図２に示すような一層構造だけでなく、二層以上の多層構造を採用することもできる。この場合には、層毎に上記材料を組み合わせることもできるし、層毎に無機材料と有機材料とを用いることもできる。
　（ｘｉｉ）　ホール輸送層１０７
　ホール輸送層１０７は、親水基を備えない高分子化合物を用い形成されている。例えば、ポリフルオレンやその誘導体、あるいはポリアリールアミンやその誘導体などの高分子化合物であって、親水基を備えないものなどを用いることができる。
　（ｘｉｉｉ）　有機発光層１０８
　発光層１０８は、上述のように、ホールと電子とが注入され再結合されることにより励起状態が生成され発光する機能を有する。有機発光層１０８の形成に用いる材料は、湿式印刷法を用い製膜できる発光性の有機材料を用いることが必要である。
　具体的には、例えば、特許公開公報（日本国・特開平５－１６３４８８号公報）に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、８－ヒドロキシキノリン化合物の金属錯体、２－ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体などの蛍光物質で形成されることが好ましい。
　（ｘｉｖ）　電子輸送層１０９
　電子輸送層１０９は、カソード１１０から注入された電子を発光層１０８へ輸送する機能を有し、例えば、オキサジアゾール誘導体（ＯＸＤ）、トリアゾール誘導体（ＴＡＺ）、フェナンスロリン誘導体（ＢＣＰ、Ｂｐｈｅｎ）などを用い形成されている。
　（ｘｖ）　カソード１１０
　カソード１１０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）若しくはＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などを用い形成される。本実施の形態のように、トップエミッション型の本実施の形態に係る有機ＥＬ表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。光透過性については、透過率が８０［％］以上とすることが好ましい。
　カソード１１０の形成に用いる材料としては、上記の他に、例えば、アルカリ金属、アルカリ土類金属、またはそれらのハロゲン化物を含む層の構造、あるいは、前記いずれかの層に銀を含む層とをこの順で積層した構造を用いることもできる。上記において、銀を含む層は、銀単独で形成されていてもよいし、銀合金で形成されていてもよい。また、光取出し効率の向上を図るためには、当該銀を含む層の上から透明度の高い屈折率調整層を設けることもできる。
　（ｘｖｉ）　封止層１１１
　封止層１１１は、発光層１０８などの有機層が水分に晒されたり、空気に晒されたりすることを抑制する機能を有し、例えば、ＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）などの材料を用い形成される。また、ＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）などの材料を用い形成された層の上に、アクリル樹脂、シリコーン樹脂などの樹脂材料からなる封止樹脂層を設けてもよい。
　封止層１１１は、トップエミッション型である本実施の形態に係る有機ＥＬ表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。
　４．ＴＦＴ基板１０１におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの配置
　ＴＦＴ基板１０１におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの配置について、図３（ａ）および図３（ｂ）を用い説明する。
　図３（ａ）および図３（ｂ）に示すように、隔壁１０１６により規定される開口部１０１６ｂ，１０１６ｃの各々の底部においては、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄがＸ軸方向の端から端まで配されているのではなく、Ｘ軸方向の各一方の側にオフセット配置されている。具体的には、開口部１０１６ｂの底部においては、ソース電極１０１４ａおよびドレイン電極１０１４ｃがＸ軸方向左側にオフセットした状態で配されている。
　一方、開口部１０１６ｃの底部においては、ソース電極１０１４ｂおよびドレイン電極１０１４ｄがＸ軸方向右側にオフセットした状態で配されている。
　このため、図３（ａ）に示すように、開口部１０１６ｂの底部におけるＸ軸方向の中心線Ｌ1に対し、ソース電極１０１４ａとドレイン電極１０１４ｃとの表面積の和の中心線Ｌ3が、Ｘ軸方向左側に向けて距離ｘ1だけ離間している。同様に、開口部１０１６ｃの底部におけるＸ軸方向の中心線Ｌ2に対し、ソース電極１０１４ｂとドレイン電極１０１４ｄとの表面積（図３（ａ）における各上面の表面積）の和の中心線Ｌ4が、Ｘ軸方向右側に向けて距離ｘ2だけ離間している。
　なお、上記において、「ソース電極１０１４ｂとドレイン電極１０１４ｄとの表面積（図３（ａ）における各上面の表面積）の和の中心」については、上記［数１］の規定に基づき求めることができる。
　また、ソース電極１０１４ａおよびドレイン電極１０１４ｃの各々は、開口部１０１６ｂを臨む側面部に対し、そのＸ軸方向左側の部分で接しており、Ｘ軸方向右側の部分では離間している。同様に、ソース電極１０１４ｂおよびドレイン電極１０１４ｄの各々は、開口部１０１６ｃを臨む側面部に対し、そのＸ軸方向右側の部分で接しており、Ｘ軸方向左側の部分では離間している。
　また、図３（ｂ）に示すように、有機半導体層１０１７ａ，１０１７ｂの形成前においては、開口部１０１６ｂの底部において、Ｘ軸方向右側の部分で絶縁層１０１３の露出面積（露出部１０１３ａの面積）が左側に比べて大きくなっており、同様に、開口部１０１６ｃの底部において、Ｘ軸方向左側の部分で絶縁層１０１３の露出面積（露出部１０１３ｂの面積）が右側に比べて大きくなっている。
　５．有機ＥＬ表示装置１の製造方法
　有機ＥＬ表示装置１の製造方法、特に、有機ＥＬ表示パネル１０の製造方法について、図２と図４を用い説明する。
　図２および図４（ａ）に示すように、先ず、ＴＦＴ基板１０１のベースとなる基板１０１１を準備する（ステップＳ１）。そして、当該基板１０１１にＴＦＴ（薄膜トランジスタ）素子を形成し、ＴＦＴ基板１０１を形成する（ステップＳ２）。
　次に、図２および図４（ａ）に示すように、ＴＦＴ基板１０１上に絶縁材料からなる平坦化膜１０２を形成する（ステップＳ３）。図２に示すように、平坦化膜１０２では、ＴＦＴ基板１０１における接続配線１０１５の上方に相当する箇所にコンタクトホール１０２ａがあけられ、その他の部分のＺ軸方向上面は略平坦化されている。
　次に、平坦化膜１０２上にアノード１０３を形成する（ステップＳ４）。ここで、図２に示すように、アノード１０３は、発光単位（サブピクセル）で区画され形成されており、コンタクトホール１０２ａの側壁に沿って一部がＴＦＴ基板１０１の接続配線１０１５に接続される。
　なお、アノード１０３は、例えば、スパッタリング法や真空蒸着法などにより金属膜を成膜した後、サブピクセル単位にエッチングすることで形成できる。
　次に、アノード１０３の上面を覆うように透明導電膜１０４を形成する（ステップＳ５）。図２に示すように、透明導電膜１０４は、アノード１０３の上面のみならず側端面も覆っており、また、コンタクトホール１０２ａ内においてもアノード１０３の上面を覆っている。なお、透明導電膜１０４は、上記同様に、スパッタリング法や真空蒸着法などを用い成膜した後、エッチングによりサブピクセル単位に区画することにより形成される。
　次に、透明導電膜１０４上にホール注入層１０５を形成する（ステップＳ６）。図２に示すように、ホール注入層１０５は、透明導電膜１０４上の全面を覆うように形成されているが、サブピクセル毎に区画した状態で形成することもできる。
　金属酸化物（例えば、酸化タングステン）からホール注入層１０５を形成する場合には、金属酸化膜の形成は、例えば、アルゴンガスと酸素ガスにより構成されたガスをスパッタ装置のチャンバー内のガスとして用い、当該ガスの全圧が２．７［Ｐａ］を超え７．０［Ｐａ］以下であり、且つ、酸素ガス分圧の全圧に対する比が５０［％］以上７０［％］以下であって、さらにターゲット単位面積当たりの投入電力密度が１［Ｗ／ｃｍ2］以上２．８［Ｗ／ｃｍ2］以下となる成膜条件を採用することができる。
　次に、各サブピクセルを規定するバンク１０６を形成する（ステップＳ７）。図２に示すように、バンク１０６は、ホール注入層１０５の上に積層形成される。
　バンク１０６の形成は、先ず、ホール注入層１０５の上に、バンク１０６の材料層を積層形成する。この材料層は、例えば、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂などの感光性樹脂成分とフッ素成分を含む材料を用い、スピンコート法等により形成される。なお、本実施の形態においては、感光性樹脂材料の一例として、日本ゼオン製ネガ型感光性材料（品番：ＺＰＮ１１６８）を用いることができる。次に、材料層をパターニングして、各サブピクセルに対応する開口部を形成する。開口部の形成には、材料層の表面にマスクを配して露光を行い、その後で現像を行うことにより形成できる。
　次に、ホール注入層１０５上におけるバンク１０６で規定された各凹部内に対し、ホール輸送層１０７、有機発光層１０８、および電子輸送層１０９を順に積層形成する（ステップＳ８～Ｓ１０）。
　ホール輸送層１０７は、その構成材料である有機化合物からなる膜を印刷法で成膜した後、焼成することで形成される。有機発光層１０８についても、同様に、印刷法で成膜した後、焼成することで形成される。
　次に、電子輸送層１０９上にカソード１１０および封止層１１１を順に積層する（ステップＳ１１，Ｓ１２）。図２に示すように、カソード１１０および封止層１１１は、バンク１０６の頂面も被覆するように形成されており、全面に形成されている。
　次に、封止層１１１上に接着樹脂材を塗布し、予め準備しておいたＣＦ（カラーフィルタ）パネルを接合する（ステップＳ１３）。図２に示すように、接着層１１２により接合されるＣＦパネル１１３は、基板１０３１のＺ軸方向下面にカラーフィルタ１１３２およびブラックマトリクス１１３３が形成されてなる。
　以上のように、有機ＥＬ表示素子としての有機ＥＬ表示パネル１０が完成する。
　なお、図示を省略しているが、有機ＥＬ表示パネル１０に対して駆動制御部２０を付設して有機ＥＬ表示装置１を形成した後（図１を参照）、エージング処理を施すことにより有機ＥＬ表示装置１が完成する。エージング処理は、例えば、処理前におけるホール注入性に対して、ホールの移動度が１／１０以下となるまで通電を行うことでなされ、具体的には、実際の使用時における輝度以上であって、且つ、その３倍以下の輝度となるように、予め規定された時間、通電処理を実行する。
　次に、ＴＦＴ基板１０１の形成方法について、図４（ｂ）および図５から図８を用い説明する。
　図５（ａ）に示すように、基板１０１１の主面上にゲート電極１０１２ａ，１０１２ｂを形成する（図４（ｂ）のステップＳ２１）。ゲート電極１０１２ａ，１０１２ｂの形成に関しては、上記アノード１０３の形成方法と同様の方法とすることができる。
　次に、図５（ｂ）に示すように、ゲート電極１０１２ａ，１０１２ｂおよび基板１０１１の上を覆うように、絶縁層１０１３を積層形成する（図４（ｂ）のステップＳ２２）。そして、図５（ｃ）に示すように、絶縁層１０１３の主面上に、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ、さらには接続配線１０１５を形成する（図４（ｂ）のステップＳ２３）。なお、このとき、後の工程で形成する隔壁１０１６との関係でソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄが、それぞれ上記のようにオフセット配置となるように、絶縁層１０１３に対するソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの各位置が規定される。このため、ソース電極１０１４ａおよびドレイン電極１０１４ｃ（図５（ｃ）では、ドレイン電極１０１４ｃの図示を省略）のＸ軸方向右横には絶縁層１０１３の露出部１０１３ａが形成され、ソース電極１０１４ｂおよびドレイン電極１０１４ｄ（図５（ｃ）ではドレイン電極１０１４ｄの図示を省略）のＸ軸方向左横には絶縁層１０１３の露出部１０１３ｂが形成される。
　次に、図６（ａ）に示すように、ソース電極１０１４ａ，１０１４ｂ、ドレイン電極１０１４ｃ，１０１４ｄ、接続配線１０１５、さらには絶縁層１０１３の露出部１０１３ａ，１０１３ｂ上を覆うように、隔壁１０１６を形成するための感光性レジスト材料膜１０１６０を堆積させる（図４（ｂ）のステップＳ２４）。そして、図６（ｂ）に示すように、堆積させた感光性レジスト材料膜１０１６０に対し、上方にマスク５０１を配し、マスク露光およびパターニングを施す（図４（ｂ）のステップＳ２５）。ここで、マスク５０１には、隔壁１０１６を形成しようとする部分に窓部５０１ａ，５０１ｂ，５０１ｃ，５０１ｄがあけられている。なお、図６（ｂ）では、図示を省略しているが、マスク５０１には、窓部５０１ａ，５０１ｂ，５０１ｃ，５０１ｄがあけられた領域以外にも隔壁１０１６を形成しようとするか部分に窓部があけられている。
　上記のようにして、図６（ｃ）に示す隔壁１０１６を形成することができる（図４（ｂ）のステップＳ２６）。隔壁１０１６は、開口部１０１６ａ，１０１６ｂ，１０１６ｃを含む複数の開口部を規定する。開口部１０１６ａでは、その底部で接続配線１０１５が囲繞され、開口部１０１６ｂでは、その底部でソース電極１０１４ａおよびドレイン電極１０１４ｃ（図６（ｃ）では、ドレイン電極１０１４ｃの図示を省略）が囲繞され、開口部１０１６ｃでは、その底部でソース電極１０１４ｂおよびドレイン電極１０１４ｄ（図６（ｃ）では、ドレイン電極１０１４ｄの図示を省略）が囲繞されている。そして、開口部１０１６ｂ，１０１６ｃの各々においては、ソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄ（図６（ｃ）では、図示を省略）が、Ｘ軸方向にオフセット配置されている。
　図７に示すように、隔壁１０１６を形成した後、隔壁１０１６により規定される開口部１０１６ｂ，１０１６ｃに対し、有機半導体層１０１７ａ，１０１７ｂを形成するための有機半導体インク１０１７０，１０１７１を塗布する（図４（ｂ）のステップＳ２７）。ここで、開口部１０１６ｂの内部に塗布された有機半導体インク１０１７０は、Ｘ軸方向に対称な表面プロファイルとなるのではなく、その最も盛り上がった箇所（最も高さが高い箇所）Ｘ軸方向左側に偏った形状の表面プロファイルを有する。一方、開口部１０１６ｃの内部に塗布された有機半導体インク１０１７１は、その表面プロファイルにおける最も盛り上がった箇所（最も高さが高い箇所）がＸ軸方向右側に偏った形状の表面プロファイルを有する。
　上記のように、有機半導体インク１０１７０，１０１７１の表面プロファイルを制御することにより、各有機半導体インク１０１７０，１０１７１は、互いに混合することが抑制される。この理由については、後述する。
　次に、有機半導体インク１０１７０，１０１７１を乾燥させることにより（図４（ｂ）のステップＳ２８）、図８（ａ）に示すように、開口部１０１６ｂ，１０１６ｃに対して、有機半導体層１０１７ａ，１０１７ｂを各々形成することができる（図４（ｂ）のステップＳ２９）。
　最後に、図８（ｂ）に示すように、開口部１０１６ａを含むコンタクト領域など除く全体を覆うように、パッシベーション膜１０１８を形成して（図４（ｂ）のステップＳ３０）、ＴＦＴ基板１０１が完成する。
　６．得られる効果
　本実施の形態に係るＴＦＴ基板１０１およびこれを備える有機ＥＬ表示パネル１０、さらには、有機ＥＬ表示パネル１０を構成に含む有機ＥＬ表示装置１では、次のような理由から高品質であって、且つ、その生産における歩留まりが高いという効果を有する。
　本実施の形態に係るＴＦＴ基板１０１では、図７に示すように、有機半導体層１０１７を形成するための有機半導体インク１０１７０，１０１７１を開口部１０１６ｂ，１０１６ｃの内部にそれぞれ塗布（滴下）した際、開口部１０１６ｂと開口部１０１６ｃとの間に介在する隔壁１０１６の側よりも、各々の開口部１０１６ｂ，１０１６ｃにおける反対側で、有機半導体インク１０１７０，１０１７１の表面プロファイルの高さが、高くなる。これより、本実施の形態に係るＴＦＴ基板１０１は、その製造時において、開口部１０１６ｂの内部に滴下された有機半導体インク１０１７０と、開口部１０１６ｃの内部に滴下された有機半導体インク１０１７１との混合を確実に抑制することができる。
　よって、本実施の形態に係るＴＦＴ基板１０１は、開口部１０１６ｂの内部に形成する有機半導体層１０１７ａと、開口部１０１６ｃの内部に形成する有機半導体層１０１７ｂとが、設計通りに高精度に形成することができる。また、有機半導体層１０１７ａ，１０１７ｂの各層厚についても、高精度に制御することができる。
　従って、本実施の形態に係るＴＦＴ基板１０１およびこれを備える有機ＥＬ表示パネル１０、さらには、有機ＥＬ表示パネル１０を構成に含む有機ＥＬ表示装置１は、ＴＦＴ基板１０１における有機半導体層１０１７ａ，１０１７ｂの形成に際して、インクの混合が抑制され、高い品質を備える。
　なお、上記効果は、各開口部１０１６ｂ，１０１６ｃの底部におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの配置と、隔壁１０１６の表面、絶縁層１０１３の表面、およびソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄの撥液性の関係により奏される。即ち、隔壁１０１６の表面の撥液性をＲWとし、絶縁層１０１３の表面の撥液性をＲIとし、ソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄの表面の撥液性をＲEとするとき、次の関係を満足する。
　［数２］　ＲW＞ＲI＞ＲE
　上記において、上記各撥液性ＲW，ＲI，ＲEは、有機半導体インク１０１７０，１０１７１に対するものである。
　上記のような隔壁１０１６の表面、絶縁層１０１３の表面、およびソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄの各特性を逆の観点、即ち、濡れ性という観点から見ると、次のような関係を満足する。
　［数３］　ＷW＜ＷI＜ＷE
　なお、上記［数３］において、ＷWは、隔壁１０１６の表面の濡れ性であり、ＷIは、絶縁層１０１３の表面の濡れ性であり、ＷEは、ソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄの表面の濡れ性である。
　以上のように、各開口部１０１６ｂ，１０１６ｃの底部におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの配置と、隔壁１０１６の表面、絶縁層１０１３の表面、およびソース電極１０１４ａ，１０１４ｂとドレイン電極１０１４ｃ，１０１４ｄの撥液性の関係を制御する本実施の形態では、ＴＦＴ基板１０１の製造時の有機半導体インク１０１７０，１０１７１を塗布した際に、図７に示すような表面プロファイルを有し、これにより、開口部１０１６ｂの内部に滴下した有機半導体インク１０１７０と、開口部１０１６ｃの内部に滴下した有機半導体インク１０１７１とが混合することを効果的に抑制することができる。そして、これより、有機半導体層１０１７ａと有機半導体層１０１７ｂとを設計に基づいて個別に形成することができ、互いの間での成分の混合や層厚の変化を抑えることが可能となる。このため、高品質なＴＦＴ基板１０１、有機ＥＬ表示パネル１０、および有機ＥＬ表示装置１を高い歩留まりを以って製造することができる。
　なお、図３（ａ）に示すように、開口部１０１６ｂ，１０１６ｃの底部におけるソース電極１０１４ａ，１０１４ｂおよびドレイン電極１０１４ｃ，１０１４ｄの配置により、図３（ｂ）に示すように、絶縁層１０１３の露出部１０１３ａ，１０１３ｂが生じる。そして、これより、開口部１０１６ｂの底部においては、Ｘ軸方向右側での絶縁層１０１３の露出面積（露出部１０１３ａの面積）が、Ｘ軸方向左側に比べて大きく、開口部１０１６ｃの底部においては、Ｘ軸方向左側での絶縁層１０１３の露出面積（露出部１０１３ｂの面積）が、Ｘ軸方向右側に比べて大きくなる。この関係についても、上記効果を得る上で有効である。
　［実施の形態２］
　本発明の実施の形態２に係るＴＦＴ基板の構成について、図９（ａ）を用い説明する。なお、図９（ａ）は、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１と同様であるので、図示および説明を省略する。
　図９（ａ）に示すように、本実施の形態に係るＴＦＴ基板では、隔壁２０１６で規定される開口部２０１６ｂ，２０１６ｃの各底部に、ソース電極２０１４ａ，２０１４ｂおよびドレイン電極２０１４ｃ，２０１４ｄがそれぞれ配されている。
　開口部２０１６ｂの底部におけるソース電極２０１４ａとドレイン電極２０１４ｃ、および開口部２０１６ｃの底部におけるソース電極２０１４ｂとドレイン電極２０１４ｄとは、それぞれＴ字状の平面形状を有し、ソース電極２０１４ａ，２０１４ｂとドレイン電極２０１４ｃ，２０１４ｄとは、各Ｘ軸方向に延伸する部分同士が対向している。そして、開口部２０１６ｂの底部におけるＸ軸方向の中心線Ｌ5に対し、ソース電極２０１４ａとドレイン電極２０１４ｃとの表面積の和の中心線Ｌ7が、Ｘ軸方向左側に向けて距離ｘ3だけ離間している。同様に、開口部２０１６ｃの底部におけるＸ軸方向の中心線Ｌ6に対し、ソース電極２０１４ｂとドレイン電極２０１４ｄとの表面積の和の中心線Ｌ8が、Ｘ軸方向右側に向けて距離ｘ4だけ離間している。
　本実施の形態に係るＴＦＴ基板では、ソース電極２０１４ａ，２０１４ｂおよびドレイン電極２０１４ｃ，２０１４ｄの各々が、開口部２０１６ｂ，２０１４ｃを臨む側面部に対し、そのＸ軸方向において離間した状態で配されている。
　また、図９（ａ）に示すように、有機半導体層の形成前における開口部２０１６ｂの底部において、Ｘ軸方向右側の部分での絶縁層２０１３の露出部２０１３ａの面積が左側に比べて大きくなっている。同様に、有機半導体層の形成前における開口部２０１６ｃの底部において、Ｘ軸方向左側の部分での絶縁層２０１３の露出部２０１３ｂの面積が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　［実施の形態３］
　本発明の実施の形態３に係るＴＦＴ基板の構成について、図９（ｂ）を用い説明する。なお、図９（ｂ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２と同様であるので、図示および説明を省略する。
　図９（ｂ）に示すように、本実施の形態に係るＴＦＴ基板においても、隔壁３０１６で規定される開口部３０１６ｂの底部にソース電極３０１４ａおよびドレイン電極３０１４ｃが配されている。また、開口部３０１６ｃの底部にはソース電極３０１４ｂおよびドレイン電極３０１４ｄが配されている。
　開口部３０１６ｂ，３０１６ｃのそれぞれの底部におけるソース電極３０１４ａ，３０１４ｂとドレイン電極３０１４ｃ，３０１４ｄとは、それぞれ櫛状の平面形状を有し、櫛歯部分同士が対向している。そして、開口部３０１６ｂの底部におけるＸ軸方向の中心線Ｌ9に対し、ソース電極３０１４ａとドレイン電極３０１４ｃとの表面積の和の中心線Ｌ11が、Ｘ軸方向左側に向けて距離ｘ5だけ離間している。開口部３０１６ｃの底部では、そのＸ軸方向の中心線Ｌ10に対し、ソース電極３０１４ｂとドレイン電極３０１４ｄとの表面積の和の中心線Ｌ12が、Ｘ軸方向右側に向けて距離ｘ6だけ離間している。
　ここで、本実施の形態では、ソース電極３０１４ａおよびドレイン電極３０１４ｃの両方がＸ軸方向にオフセット配置されているのではなく、ドレイン電極３０１４ｃだけがＸ軸方向左側にオフセット配置されており、ソース電極３０１４ａは、開口部３０１６ｂの底部の中心に対して面積中心が略一致した状態で配されている。開口部３０１６ｃの底部におけるソース電極３０１４ｂについても、同様に、開口部３０１６ｃの底部の中心に対して面積中心が略一致した状態で配されている。
　本実施の形態に係るＴＦＴ基板においても、ソース電極３０１４ａおよびドレイン電極３０１４ｃの各々が、開口部３０１６ｂを臨む側面部に対し、そのＸ軸方向右側およびＸ軸方向左側の両部分に対して離間した状態で配され、ソース電極３０１４ｂおよびドレイン電極３０１４ｄの各々が、開口部３０１６ｃを臨む側面部に対し、そのＸ軸方向右側およびＸ軸方向左側の両部分に対して離間した状態で配されている。
　また、図９（ｂ）に示すように、有機半導体層の形成前における開口部３０１６ｂの底部において、Ｘ軸方向右側の部分で絶縁層３０１３の露出面積（露出部３０１３ａの面積）が左側に比べて大きくなっている。同様に、有機半導体層の形成前における開口部３０１６ｃの底部において、Ｘ軸方向左側の部分で絶縁層３０１３の露出面積（露出部３０１３ｂの面積）が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　また、本実施の形態では、ソース電極３０１４ａ，３０１４ｂおよびドレイン電極３０１４ｃ，３０１４ｄが、それぞれ櫛状をしており、互いの櫛歯部分が対向しているので、対向領域を大きくとることができ、トランジスタとしての特性を向上させることができる。
　［実施の形態４］
　本発明の実施の形態４に係るＴＦＴ基板の構成について、図９（ｃ）を用い説明する。なお、図９（ｃ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２，３と同様であるので、図示および説明を省略する。
　図９（ｃ）に示すように、本実施の形態に係るＴＦＴ基板においては、隔壁４０１６で規定される開口部４０１６ｂ，４０１６ｃの開口形状および底部形状が、ともに略円形をしている。そして、開口部４０１６ｂの底部に配されたソース電極４０１４ａとドレイン電極４０１４ｃ、および、開口部４０１６ｃの底部に配されたソース電極４０１４ｂとドレイン電極４０１４ｄの外辺形状が円形または円弧状となっている。
　開口部４０１６ｂの底部に配されているソース電極４０１４ａおよびドレイン電極４０１４ｃは、ともに開口部４０１６ｂの底部の中心線Ｌ13に対して、Ｘ軸方向左側にオフセット配置されている。一方、開口部４０１６ｃの底部に配されているソース電極４０１４ｂおよびドレイン電極４０１４ｄは、ともに開口部４０１６ｃの底部の中心線Ｌ14に対して、Ｘ軸方向右側にオフセット配置されている。これより、開口部４０１６ｂの底部におけるＸ軸方向の中心線Ｌ13に対し、ソース電極４０１４ａとドレイン電極４０１４ｃとの表面積の和の中心線Ｌ15が、Ｘ軸方向左側に向けて距離ｘ7だけ離間し、開口部４０１６ｃの底部におけるＸ軸方向の中心線Ｌ14に対し、ソース電極４０１４ｂとドレイン電極４０１４ｄとの表面積の和の中心線Ｌ16が、Ｘ軸方向右側に向けて距離ｘ8だけ離間している。
　本実施の形態に係るＴＦＴ基板においても、ソース電極４０１４ａ，４０１４ｂおよびドレイン電極４０１４ｃ，４０１４ｄの各々が、開口部４０１６ｂ，４０１６ｃを臨む側面部に対し、そのＸ軸方向右側およびＸ軸方向左側の両部分に対して離間した状態で配されている。
　また、図９（ｃ）に示すように、有機半導体層の形成前における開口部４０１６ｂの底部において、Ｘ軸方向右側の部分での絶縁層４０１３の露出面積（露出部４０１３ａ）が、左側に比べて大きくなっている。有機半導体層の形成前における開口部４０１６ｃの底部において、Ｘ軸方向左側の部分での絶縁層４０１３の露出面積（露出部４０１３ｂ）が、右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　また、本実施の形態に係るＴＦＴ基板においても、図９（ｃ）のような形状のソース電極４０１４ａ，４０１４ｂおよびドレイン電極４０１４ｃ，４０１４ｄを採用することにより、互いの対向領域を大きくとることができ、さらに“回り込み電流”を少なくすることができる。
　［実施の形態５］
　本発明の実施の形態５に係るＴＦＴ基板の構成について、図１０（ａ）を用い説明する。なお、図１０（ａ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２，３，４などと同様であるので、図示および説明を省略する。
　図１０（ａ）に示すように、本実施の形態に係るＴＦＴ基板においては、隔壁５０１６で規定される開口部５０１６ｂ，５０１６ｃの開口形状および底部形状は、上記実施の形態１，２，３と同様に、四角形となっている。そして、開口部５０１６ｂの底部に配されたソース電極５０１４ａおよびドレイン電極５０１４ｃの外辺形状が略正方形または長方形なっており、開口部５０１６ｃの底部に配されたソース電極５０１４ｂおよびドレイン電極５０１４ｄの外辺形状も略正方形または長方形なっている。
　開口部５０１６ｂ，５０１６ｃのそれぞれの底部に配されているソース電極５０１４ａ，５０１４ｂとドレイン電極５０１４ｃ，５０１４ｄとは、互いにＸ軸方向の長さが異なっており、ソース電極５０１４ａ，５０１４ｂは、そのＸ軸方向中心が開口部５０１６ｂ，５０１６ｃの各底部の中心線Ｌ17に略合致するように配されている。
　一方、ドレイン電極５０１４ｃは、ソース電極５０１４ａに対して、Ｘ軸方向左側に長さが延長された形状となっており、その中心が開口部５０１６ｂの中心線Ｌ17に対してＸ軸方向左側にオフセット配置されている。ドレイン電極５０１４ｄは、ソース電極５０１４ｂに対して、Ｘ軸方向右側に長さが延長された形状となっており、その中心が開口部５０１６ｃの中心線Ｌ18に対してＸ軸方向右側にオフセット配置されている。
　本実施の形態に係る開口部５０１６ｂの底部においては、開口部５０１６ｂの底部におけるＸ軸方向の中心線Ｌ17に対し、ソース電極５０１４ａとドレイン電極５０１４ｃとの表面積の和の中心線Ｌ19が、Ｘ軸方向左側に向けて距離ｘ9だけ離間している。また、開口部５０１６ｃの底部においては、開口部５０１６ｃの底部におけるＸ軸方向の中心線Ｌ18に対し、ソース電極５０１４ｂとドレイン電極５０１４ｄとの表面積の和の中心線Ｌ20が、Ｘ軸方向右側に向けて距離ｘ10だけ離間している。
　本実施の形態に係るＴＦＴ基板においては、ソース電極５０１４ａは、開口部５０１６ｂを臨む側面部に対して、Ｘ軸方向左側およびＸ軸方向右側の両方で離間しているのに対して、ドレイン電極５０１４ｃは、開口部５０１６ｂを臨む側面部に対して、Ｘ軸方向右側で離間しており、Ｘ軸方向左側で接している。また、ソース電極５０１４ｂは、開口部５０１６ｃを臨む側面部に対して、Ｘ軸方向左側およびＸ軸方向右側の両方で離間しているのに対して、ドレイン電極５０１４ｄは、開口部５０１６ｃを臨む側面部に対して、Ｘ軸方向左側で離間しており、Ｘ軸方向右側で接している。
　また、図１０（ａ）に示すように、有機半導体層の形成前における開口部５０１６ｂの底部において、Ｘ軸方向右側の部分で絶縁層５０１３の露出面積（露出部５０１３ａの面積）が左側に比べて大きくなっている。有機半導体層の形成前における開口部５０１６ｃの底部において、Ｘ軸方向左側の部分で絶縁層５０１３の露出面積（露出部５０１３ｂの面積）が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　［実施の形態６］
　本発明の実施の形態６に係るＴＦＴ基板の構成について、図１０（ｂ）を用い説明する。なお、図１０（ｂ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２，３，４，５などと同様であるので、図示および説明を省略する。
　図１０（ｂ）に示すように、本実施の形態に係るＴＦＴ基板においては、隔壁６０１６で規定される開口部６０１６ｂ，６０１６ｃの開口形状および底部形状は、上記実施の形態１，２，３，５と同様に、四角形となっている。そして、開口部６０１６ｂ，６０１６ｃの各底部に配されたドレイン電極６０１４ｃ，６０１４ｄが長方形となっている。
　一方、開口部６０１６ｂ，６０１６ｃの各底部に配されたソース電極６０１４ａ，６０１４ｂは、それぞれドレイン電極６０１４ｃ，６０１４ｄの一部を取り囲むようにコの字状の平面形状を有する。
　開口部６０１６ｂの底部に配されているソース電極６０１４ａは、その面積の中心が開口部６０１６ｂの底部の中心線Ｌ21に対してＸ軸方向左側にオフセット配置されている。開口部６０１６ｃの底部に配されているソース電極６０１４ｂは、その面積の中心が開口部６０１６ｃの底部の中心線Ｌ22に対してＸ軸方向右側にオフセット配置されている。
　一方、ドレイン電極６０１４ｃは、その中心が開口部６０１６ｂの底部の中心線Ｌ21に対してＸ軸方向右側にオフセット配置されている。ドレイン電極６０１４ｄは、その中心が開口部６０１６ｃの底部の中心線Ｌ22に対してＸ軸方向左側にオフセット配置されている。
　本実施の形態に係る開口部６０１６ｂの底部においては、開口部６０１６ｂの底部におけるＸ軸方向の中心線Ｌ21に対し、ソース電極６０１４ａとドレイン電極６０１４ｃとの表面積の和の中心線Ｌ23が、Ｘ軸方向左側に向けて距離ｘ11だけ離間している。開口部６０１６ｃの底部においては、開口部６０１６ｃの底部におけるＸ軸方向の中心線Ｌ22に対し、ソース電極６０１４ｂとドレイン電極６０１４ｄとの表面積の和の中心線Ｌ24が、Ｘ軸方向右側に向けて距離ｘ12だけ離間している。
　また、本実施の形態に係るＴＦＴ基板においては、ソース電極６０１４ａは、開口部６０１６ｂを臨む側面部に対して、Ｙ軸方向上下の各一部およびＸ軸方向左側で接しており、Ｘ軸方向右側で離間しており、ドレイン電極６０１４ｃは、開口部６０１６ｂを臨む側面部に対して、Ｘ軸方向右側で接しており、Ｘ軸方向左側で離間している。開口部６０１３ｃの内部において、ソース電極６０１４ｂは、開口部６０１６ｃを臨む側面部に対して、Ｙ軸方向上下の各一部およびＸ軸方向右側で接しており、Ｘ軸方向左側で離間しており、ドレイン電極６０１４ｄは、開口部６０１６ｃを臨む側面部に対して、Ｘ軸方向左側で接しており、Ｘ軸方向右側で離間している。
　また、図１０（ｂ）に示すように、本実施の形態においても、有機半導体層の形成前における開口部６０１６ｂの底部において、Ｘ軸方向右側の部分で絶縁層６０１３の露出面積（露出部６０１３ａの面積）が左側に比べて大きくなっている。また、有機半導体層の形成前における開口部６０１６ｃの底部において、Ｘ軸方向左側の部分で絶縁層６０１３の露出面積（露出部６０１３ｂの面積）が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　［実施の形態７］
　本発明の実施の形態７に係るＴＦＴ基板の構成について、図１０（ｃ）を用い説明する。なお、図１０（ｃ）についても、上記実施の形態１における図３（ａ）に相当する図であり、他の構成については、上記実施の形態１，２，３，４，５，６などと同様であるので、図示および説明を省略する。
　図１０（ｃ）に示すように、本実施の形態に係るＴＦＴ基板においては、隔壁７０１６で規定される開口部７０１６ｂ，７０１６ｃの開口形状および底部形状は、上記実施の形態１，２，３，５，６と同様に、四角形となっている。そして、開口部７０１６ｂの底部に配されたソース電極７０１４ａとドレイン電極７０１４ｃが略正方形または長方形となっており、開口部７０１６ｃの底部に配されたソース電極７０１４ｂとドレイン電極７０１４ｄとについても略正方形または長方形となっている。
　開口部７０１６ｂの底部に配されているソース電極７０１４ａは、その面積の中心が開口部７０１６ｂの底部の中心線Ｌ25に対してＸ軸方向左側にオフセット配置されている。開口部７０１６ｃの底部に配されているソース電極７０１４ｂは、その面積の中心が開口部７０１６ｃの底部の中心線Ｌ26に対してＸ軸方向右側にオフセット配置されている。
　一方、相対的に表面積が小さいドレイン電極７０１４ｃは、その中心が開口部７０１６ｂの底部の中心線Ｌ25に対してＸ軸方向右側にオフセット配置されている。ドレイン電極７０１４ｄは、その中心が開口部７０１６ｃの底部の中心線Ｌ26に対してＸ軸方向左側にオフセット配置されている。
　本実施の形態に係る開口部７０１６ｂの底部においては、開口部７０１６ｂの底部におけるＸ軸方向の中心線Ｌ25に対し、ソース電極７０１４ａとドレイン電極７０１４ｃとの表面積の和の中心線Ｌ27が、Ｘ軸方向左側に向けて距離ｘ13だけ離間している。開口部７０１６ｃの底部においては、開口部７０１６ｃの底部におけるＸ軸方向の中心線Ｌ26に対し、ソース電極７０１４ｂとドレイン電極７０１４ｄとの表面積の和の中心線Ｌ28が、Ｘ軸方向右側に向けて距離ｘ14だけ離間している。
　また、本実施の形態に係るＴＦＴ基板においては、ソース電極７０１４ａは、開口部７０１６ｂを臨む側面部に対して、Ｙ軸方向上下の各一部およびＸ軸方向左側で接しており、Ｘ軸方向右側で離間しており、ドレイン電極７０１４ｃは、開口部７０１６ｂを臨む側面部に対して、Ｙ軸方向上下で接しており、Ｘ軸方向両側で離間している。ソース電極７０１４ｂは、開口部７０１６ｃを臨む側面部に対して、Ｙ軸方向上下の各一部およびＸ軸方向右側で接しており、Ｘ軸方向左側で離間しており、ドレイン電極７０１４ｄは、開口部７０１６ｃを臨む側面部に対して、Ｙ軸方向上下で接しており、Ｘ軸方向両側で離間している。
　また、図１０（ｃ）に示すように、本実施の形態においても、有機半導体層の形成前における開口部７０１６ｂの底部において、Ｘ軸方向右側の部分での絶縁層７０１３の露出面積（露出部７０１３ａの面積）が左側に比べて大きくなっている。また、有機半導体層の形成前における開口部７０１６ｃの底部において、Ｘ軸方向左側の部分での絶縁層７０１３の露出面積（露出部７０１３ｂの面積）が右側に比べて大きくなっている。
　以上のような構成を有する本実施の形態に係るＴＦＴ基板では、上記実施の形態１と同様の効果を得ることができる。また、本実施の形態に係るＴＦＴ基板を備える有機ＥＬ表示パネルおよび有機ＥＬ表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
　　［その他の事項］
　上記実施の形態１～７では、開口部の底部で、一方の側とは反対側の他方の側において、ソース電極およびドレイン電極の何れも介在せずに、絶縁層と有機半導体層とが直に接する箇所が存在する形態を一例として採用したが、これに限らず、隣接する２つの開口部において、一方の開口部の底部で、ソース電極およびドレイン電極の表面積の和の中心位置が、開口部の底部における中心位置（表面積の中心位置）よりも、他方の開口部が隣接する側とは反対側に離れて配されていれば、当該開口部の底部においては、上記一方の側にも、絶縁層と有機半導体層との間に、ソース電極およびドレイン電極の何れも介在せず、絶縁層と有機半導体層とが直に接する箇所が存在する形態についても適用することができる。
　上記実施の形態１～７では、有機ＥＬ表示パネル１０に用いるＴＦＴ基板を一例としたが、適用対象はこれに限定されるものではない。例えば、液晶表示パネルや電界放出表示パネルなどに適用することもできる。さらに、電子ペーパなどにも適用することができる。
　また、上記実施の形態１～７の各構成材料は、一例として示したものであって、適宜変更が可能である。
　また、図２に示すように、上記実施の形態１に係る有機ＥＬ表示パネル１０では、トップエミッション型の構成を一例としたが、ボトムエミッション型を採用することもできる。その場合には、各使用材料およびレイアウト設計について、適宜の変更が可能である。
　また、上記では、隔壁が規定する開口部の開口形状について、２つの形状を一例として示したが、これ以外にも、種々の開口形状のものを採用することができる。例えば、図１１（ａ）に示すように、チャネル部に相当する開口部を正方形とすることや、図１１（ｂ）に示すように、一辺が円弧状で、残りの３辺が直線であるような形状の開口部とすることもできる。また、図９（ｃ）に示すように、チャネル部および非チャネル部の両方を円形にすることもできるし、図１１（ｃ）に示すような円形の開口部を非チャネル部に適用し、その周囲の一部を取り囲む円弧状の開口部をチャネル部とすることもできる。勿論、チャネル部と非チャネル部の開口部の形状を相互に入れ替えることもできる。
　また、上記では、隣接する２つの開口部の間で、有機半導体インクを互いに混合することを抑制しようとするための構成を採用したが、３つ以上の開口部が隣接する場合においても、それらの間でのインクの混合を抑制するために、適宜、上記構成を採用することができる。
　また、上記では、有機半導体インクを用い形成する有機半導体層を備える構成を一例に用いたが、本発明では向き半導体インクを用い形成する無機半導体層を備える構成についても、同様の構成を採用することができる。そして、上記同様の効果を得ることができる。例えば、無機半導体材料としては、アモルファス金属酸化物半導体を用いることができる。このような半導体は、その透明性という点から、ディスプレイおよび電子ペーパなどへの応用が期待されている。
　移動度の面でも、このような半導体は、高性能液晶および有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）などで要求される３～２０［ｃｍ2／Ｖｓ］を実現し得る材料である。
　アモルファス金属酸化物半導体の代表的なものとしては、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むアモルファスＩｎ－Ｚｎ－Ｏ酸化物半導体（ａ－ＩｎＺｎＯ）並びにそれに更にもう一種類の金属成分としてガリウム（Ｇａ）を含むアモルファスＩｎ－Ｇａ－Ｚｎ－Ｏ酸化物半導体（ａ－ＩｎＧａＺｎＯ）などが知られている。
　また、このような無機半導体については、例えば、国際出願ＷＯ２０１２／０３５２８１の記載を参照することもできる。
　本発明は、有機ＥＬ表示パネルなどのパネルを備える表示装置に用いられ、高精細化によっても高品質なＴＦＴ装置を実現するのに有用である。
　　　　１．有機ＥＬ表示装置
　　　１０．有機ＥＬ表示パネル
　　　２０．駆動制御回路部
　　　２１～２４．駆動回路
　　　２５．制御回路
　　１０１．ＴＦＴ基板
　　１０２．平坦化膜
　　１０２ａ．コンタクトホール
　　１０３．アノード
　　１０４．透明導電膜
　　１０５．ホール注入層
　　１０６．バンク
　　１０７．ホール輸送層
　　１０８．有機発光層
　　１０９．電子輸送層
　　１１０．カソード
　　１１１．封止層
　　１１２．接着層
　　１１３．ＣＦ基板
　　５０１．マスク
　１０１１，１１３１．基板
　１０１２ａ，１０１２ｂ．ゲート電極
　１０１３．絶縁層
　１０１４ａ，１０１４ｂ，２０１４ａ，２０１４ｂ，３０１４ａ，３０１４ｂ，４０１４ａ，４０１４ｂ，５０１４ａ，５０１４ｂ，６０１４ａ，６０１４ｂ，７０１４ａ，７０１４ｂ．ソース電極
　１０１４ｃ，１０１４ｄ，２０１４ｃ，２０１４ｄ，３０１４ｃ，３０１４ｄ，４０１４ｃ，４０１４ｄ，５０１４ｃ，５０１４ｄ，６０１４ｃ，６０１４ｄ，７０１４ｃ，７０１４ｄ．ドレイン電極
　１０１５，２０１５，３０１５，４０１５，５０１５，６０１５，７０１５．接続配線
　１０１６，２０１６，３０１６，４０１６，５０１６，６０１６，７０１６．隔壁
　１０１６ａ，１０１６ｂ，１０１６ｃ，２０１６ｂ，２０１６ｃ，３０１６ｂ，３０１６ｃ，４０１６ｂ，４０１６ｃ，５０１６ｂ，５０１６ｃ，６０１６ｂ，６０１６ｃ，７０１６ｂ，７０１６ｃ．開口部
　１０１７ａ，１０１７ｂ．有機半導体層
　１０１８．パッシベーション膜
　１１３２．カラーフィルタ
　１１３３．ブラックマトリクス
１０１６０．感光性レジスト材料膜
１０１７０，１０１７１．有機半導体インク

Claims (14)

  1. 　互いに間隔をあけた状態で隣接配置された第１および第２の薄膜トランジスタ素子を備え、
    　各薄膜トランジスタ素子が、
    　ゲート電極と、
    　前記ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、
    　前記ゲート電極と前記ソース電極および前記ドレイン電極との間に介挿された絶縁層と、
    　前記ソース電極と前記ドレイン電極との間の間隙、および前記ソース電極および前記ドレイン電極の上に形成され、前記ソース電極および前記ドレイン電極に対して密に接する半導体層と、
    　を備え、
    　前記第１の薄膜トランジスタ素子における前記半導体層と、前記第２の薄膜トランジスタ素子における前記半導体層との間には、互いの間を区画する隔壁が形成されており、
    　前記隔壁は、前記第１の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極の各々の少なくとも一部と、第２の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有しており、
    　前記第１の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第１開口部とし、前記第２の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第２開口部とするとき、
    　前記第１開口部の底部を平面視する場合において、当該第１開口部の底部に露出する前記ソース電極および前記ドレイン電極の表面積の和の中心位置が、前記第１開口部の底部における面積の中心位置よりも、前記第２開口部が隣接する側とは反対側に離れており、
    　前記第２開口部の底部を平面視する場合において、当該第２開口部の底部に露出する前記ソース電極および前記ドレイン電極の表面積の和の中心位置が、前記第２開口部の底部における面積の中心位置よりも、前記第１開口部が隣接する側とは反対側に離れている
    　ことを特徴とする薄膜トランジスタ装置。
  2. 　前記第１開口部の底部では、前記第２開口部が隣接する側において、前記ソース電極および前記ドレイン電極の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所が存在し、
    　前記第２開口部の底部では、前記第１開口部が隣接する側において、前記ソース電極および前記ドレイン電極の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所が存在する
    　ことを特徴とする請求項１に記載の薄膜トランジスタ装置。
  3. 　前記第１開口部の底部において、前記ソース電極および前記ドレイン電極の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所は、前記第２開口部が隣接する側とは反対側にも存在し、
    　前記第１開口部の底部を平面視する場合において、前記絶縁層と前記半導体層とが直に接する箇所の面積は、前記第１開口部の底部における中心位置を基準として、前記第２開口部が隣接する側とは反対側よりも前記第２開口部の側の方が大きく、
    　前記第２開口部の底部において、前記ソース電極および前記ドレイン電極の何れも介在せずに、前記絶縁層と前記半導体層とが直に接する箇所は、前記第１開口部が隣接する側とは反対側にも存在し、
    　前記第２開口部の底部を平面視する場合において、前記絶縁層と前記半導体層とが直に接する箇所の面積は、前記第２開口部の底部における中心位置を基準として、前記第１開口部が隣接する側とは反対側よりも前記第１開口部が隣接する側の方が大きい
    　ことを特徴とする請求項２に記載の薄膜トランジスタ装置。
  4. 　前記第１開口部の底部を平面視する場合において、前記ソース電極および前記ドレイン電極の一方は、その表面積の中心位置が、前記第１開口部の底部における中心位置よりも、前記第２開口部が隣接する側とは反対側に離れており、他方は、その表面積の中心位置が、前記第１開口部の底部における中心位置にあり、
    　前記第２開口部の底部を平面視する場合において、前記ソース電極および前記ドレイン電極の一方は、その表面積の中心位置が、前記第２開口部の底部における中心位置よりも、前記第１開口部が隣接する側とは反対側に離れており、他方は、その表面積の中心位置が、前記第２開口部の底部における中心位置にある
    　ことを特徴とする請求項１に記載の薄膜トランジスタ装置。
  5. 　前記第１開口部の底部を平面視する場合において、前記ソース電極および前記ドレイン電極は、その各々の表面積の中心位置が、前記第１開口部の底部における中心位置よりも、前記第２開口部が隣接する側とは反対側に離れており、
    　前記第２開口部の底部を平面視する場合において、前記ソース電極および前記ドレイン電極は、その各々の表面積の中心位置が、前記第２開口部の底部における中心位置よりも、前記第１開口部が隣接する側とは反対側に離れている
    　ことを特徴とする請求項１に記載の薄膜トランジスタ装置。
  6. 　前記第１開口部の底部において、前記ソース電極と前記ドレイン電極の少なくとも一方が、前記第１開口部を臨む前記隔壁の側面部に対し、前記第２開口部が隣接する側の部分で離間し、且つ、前記第２開口部が隣接する側とは反対側の部分で接しており、
    　前記第２開口部の底部において、前記ソース電極と前記ドレイン電極の少なくとも一方が、前記第２開口部を臨む前記隔壁の側面部に対し、前記第１開口部が隣接する側の部分で離間し、且つ、前記第１開口部が隣接する側とは反対側の部分で接している
    　ことを特徴とする請求項１に記載の薄膜トランジスタ装置。
  7. 　前記隔壁の表面における撥液性は、前記絶縁層の前記半導体層との接触面よりも高く、且つ、前記絶縁層の前記半導体層との接触面の撥液性は、前記ソース電極および前記ドレイン電極の各表面よりも高い
    　ことを特徴とする請求項１から請求項６の何れかに記載の薄膜トランジスタ装置。
  8. 　前記第１開口部および前記第２開口部の少なくとも一方に対して隣接する領域に、第３開口部が設けられており、
    　前記第３開口部は、その内部に半導体層は形成されておらず、チャネル部として機能する部分ではなく、
    　前記第３開口部の底部には、前記第１の薄膜トランジスタ素子における前記ソース電極もしくは前記ドレイン電極の一方、または、前記第２の薄膜トランジスタ素子における前記ソース電極もしくは前記ドレイン電極の一方に対して、電気的に接続する配線が形成されている
    　ことを特徴とする請求項１から請求項７の何れかに記載の薄膜トランジスタ装置。
  9. 　請求項７に記載の薄膜トランジスタ装置と、
    　前記薄膜トランジスタ装置の上方に設けられ、コンタクトホールが形成された平坦化膜と、
    　前記平坦化膜上、および前記平坦化膜の前記コンタクトホールを臨む側面上に形成され、前記ドレイン電極または前記ソース電極と電気的に接続された下部電極と、
    　前記下部電極の上方に形成された上部電極と、
    　前記下部電極と前記上部電極との間に介挿された有機発光層と、
    を備え、
    　前記コンタクトホールは、前記第３開口部と連通している
    　ことを特徴とする有機ＥＬ表示素子。
  10. 　請求項９に記載の有機ＥＬ表示素子を備える
    　ことを特徴とする有機ＥＬ表示装置。
  11. 　基板上に互いに間隔をあけた状態で隣接した第１および第２のゲート電極を形成する第１工程と、
    　前記第１および第２のゲート電極の上方を覆うように、絶縁層を形成する第２工程と、
    　前記絶縁層上において、前記第１のゲート電極に対応して、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第１のソース電極および第１のドレイン電極を並設し、且つ、前記第２のゲート電極に対応して、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第２のソース電極および第２のドレイン電極を並設する第３工程と、
    　前記絶縁層上において、前記第１および第２のソース電極上および前記第１および第２のドレイン電極上を覆う状態で、感光性レジスト材料を積層する第４工程と、
    　前記積層された感光性レジスト材料をマスク露光してパターニングすることにより、前記第１のソース電極および前記第１のドレイン電極の各々の少なくとも一部と、前記第２のソース電極および前記第２のドレイン電極の各々の少なくとも一部とを、別々に囲繞し、且つ、表面が撥液性を有する隔壁を形成する第５工程と、
    　前記第１のソース電極および前記第１のドレイン電極の各々の少なくとも一部を囲繞することにより構成される第１開口部の内部と、前記第２のソース電極および前記第２のドレイン電極の各々の少なくとも一部を囲繞することにより構成される第２開口部の内部との各々に対し、半導体材料を塗布して乾燥させ、前記第１のソース電極および前記第１のドレイン電極に対して密に接する第１の半導体層と、前記第２のソース電極および前記第２のドレイン電極に対して密に接する第２の半導体層とを形成する第６工程と、
    を備え、
    　前記第５工程では、
    　前記第１開口部の底部を平面視する場合において、当該第１開口部の底部に露出する前記第１のソース電極と前記第１のドレイン電極との表面積の和の中心位置が、前記第１開口部の底部における面積の中心位置よりも、前記第２開口部が隣接する側とは反対側に離れ、
    　前記第２開口部の底部を平面視する場合において、当該第２開口部の底部に露出する前記第２のソース電極と前記第２のドレイン電極との表面積の和の中心位置が、前記第２開口部の底部における面積の中心位置よりも、前記第１開口部が隣接する側とは反対側に離れるように、
    　前記隔壁を形成する
    　ことを特徴とする薄膜トランジスタ装置の製造方法。
  12. 　前記第５工程では、
    　前記第１開口部の底部では、前記第２開口部が隣接する側において、前記第１のソース電極および前記第１のドレイン電極の何れも介在せずに、前記絶縁層と前記第１の半導体層とが直に接する箇所が存在し、
    　前記第２開口部の底部では、前記第１開口部が隣接する側において、前記第２のソース電極および前記第２のドレイン電極の何れも介在せずに、前記絶縁層と前記第２の半導体層とが直に接する箇所が存在するように、
    　前記隔壁を形成する
    　ことを特徴とする請求項１１に記載の薄膜トランジスタ装置の製造方法。
  13. 　前記第５工程では、
    　前記第１開口部の底部では、前記第２開口部が隣接する側とは反対側においても、前記第１のソース電極および前記第１のドレイン電極の何れも介在せずに、前記絶縁層と前記第１の半導体層とが直に接する箇所が存在し、
    　前記第１開口部の底部を平面視する場合において、前記絶縁層と前記第１の半導体層とが直に接する箇所の面積が、前記第１開口部の底部における中心位置を基準として、前記第２開口部が隣接する側とは反対側よりも前記第２開口部が隣接する側の方が大きく、
    　前記第２開口部の底部では、前記第１開口部が隣接する側とは反対側においても、前記第２のソース電極および前記第２のドレイン電極の何れも介在せずに、前記絶縁層と前記第２の半導体層とが直に接する箇所が存在し、
    　前記第２開口部の底部を平面視する場合において、前記絶縁層と前記第２の半導体層とが直に接する箇所の面積が、前記第２開口部の底部における中心位置を基準として、前記第１開口部が隣接する側とは反対側よりも前記第２開口部が隣接する側の方が大きくなるように、
    　前記隔壁を形成する
    　ことを特徴とする請求項１２に記載の薄膜トランジスタ装置の製造方法。
  14. 　前記第２工程から前記第６工程では、
    　前記隔壁の表面における撥液性を、前記絶縁層における前記第１および第２の半導体層との各接触面よりも高くし、且つ、前記絶縁層における前記第１および第２の半導体層との接触面の撥液性を、前記第１および第２のソース電極と前記第１および第２のドレイン電極の各表面よりも高くする
    　ことを特徴とする請求項１１から請求項１３の何れかに記載の薄膜トランジスタ装置の製造方法。
PCT/JP2012/006000 2011-11-14 2012-09-21 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置 Ceased WO2013073089A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280008791.1A CN103460357B (zh) 2011-11-14 2012-09-21 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
US13/968,549 US9024319B2 (en) 2011-11-14 2013-08-16 Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011248806 2011-11-14
JP2011-248806 2011-11-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/968,549 Continuation US9024319B2 (en) 2011-11-14 2013-08-16 Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device

Publications (1)

Publication Number Publication Date
WO2013073089A1 true WO2013073089A1 (ja) 2013-05-23

Family

ID=48429194

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/006000 Ceased WO2013073089A1 (ja) 2011-11-14 2012-09-21 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Country Status (4)

Country Link
US (1) US9024319B2 (ja)
JP (1) JPWO2013073089A1 (ja)
CN (1) CN103460357B (ja)
WO (1) WO2013073089A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972043A (zh) * 2016-01-14 2017-07-21 三星显示有限公司 显示面板及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5809266B2 (ja) 2011-06-21 2015-11-10 パナソニック株式会社 薄膜トランジスタ素子、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP5806309B2 (ja) * 2011-06-21 2015-11-10 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子とその製造方法、および有機ｅｌ表示装置
WO2013046547A1 (ja) 2011-09-26 2013-04-04 パナソニック株式会社 有機薄膜トランジスタ
WO2013073086A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2013073088A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JPWO2014156134A1 (ja) 2013-03-26 2017-02-16 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
KR102295584B1 (ko) * 2014-10-31 2021-08-27 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 표시 장치
CN109661696B (zh) * 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088471A (ja) * 2005-09-21 2007-04-05 Samsung Electronics Co Ltd 表示装置と表示装置の製造方法｛ｄｉｓｐｌａｙａｐｐａｒａｔｕｓａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｍｅｔｈｏｄｔｈｅｒｅｏｆ｝
JP2007142305A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP2008288313A (ja) * 2007-05-16 2008-11-27 Panasonic Corp 半導体素子及びその製造方法
WO2011132215A1 (ja) * 2010-04-19 2011-10-27 パナソニック株式会社 有機ｅｌ表示パネルおよびそれを備えた有機ｅｌ表示装置並びに有機ｅｌ表示パネルの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JP4517583B2 (ja) 2003-05-09 2010-08-04 セイコーエプソン株式会社 線パターン形成方法およびデバイスの製造方法
KR20070052067A (ko) 2005-11-16 2007-05-21 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4961819B2 (ja) 2006-04-26 2012-06-27 株式会社日立製作所 電界効果トランジスタ及びその製造方法
JP5103957B2 (ja) 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
CN101543135B (zh) 2007-05-31 2011-04-13 松下电器产业株式会社 有机电致发光元件和其制造方法
JP5256676B2 (ja) 2007-09-21 2013-08-07 大日本印刷株式会社 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5417732B2 (ja) 2008-03-31 2014-02-19 住友化学株式会社 親液撥液パターンの形成方法および有機エレクトロルミネッセンス素子の製造方法
KR101534007B1 (ko) * 2008-04-14 2015-07-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2009272523A (ja) 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010093093A (ja) 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法
JP4561934B2 (ja) 2008-11-19 2010-10-13 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
JP4951151B2 (ja) 2009-06-29 2012-06-13 パナソニック株式会社 有機ｅｌディスプレイパネル
KR101546552B1 (ko) * 2009-11-11 2015-08-21 가부시키가이샤 제이올레드 유기 ｅｌ 소자 및 그 제조 방법
KR101399609B1 (ko) * 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP5552547B2 (ja) 2010-09-13 2014-07-16 パナソニック株式会社 金属酸化物半導体の製造方法
WO2013073088A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088471A (ja) * 2005-09-21 2007-04-05 Samsung Electronics Co Ltd 表示装置と表示装置の製造方法｛ｄｉｓｐｌａｙａｐｐａｒａｔｕｓａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｍｅｔｈｏｄｔｈｅｒｅｏｆ｝
JP2007142305A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP2008288313A (ja) * 2007-05-16 2008-11-27 Panasonic Corp 半導体素子及びその製造方法
WO2011132215A1 (ja) * 2010-04-19 2011-10-27 パナソニック株式会社 有機ｅｌ表示パネルおよびそれを備えた有機ｅｌ表示装置並びに有機ｅｌ表示パネルの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972043A (zh) * 2016-01-14 2017-07-21 三星显示有限公司 显示面板及其制造方法
CN106972043B (zh) * 2016-01-14 2023-05-19 三星显示有限公司 显示面板及其制造方法

Also Published As

Publication number Publication date
CN103460357A (zh) 2013-12-18
US9024319B2 (en) 2015-05-05
US20130328033A1 (en) 2013-12-12
JPWO2013073089A1 (ja) 2015-04-02
CN103460357B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN103380490B (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
US8921867B2 (en) Thin-film transistor, display panel, and method for producing a thin-film transistor
CN103460357B (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103370776B (zh) 薄膜晶体管元件及其制造方法、有机el显示元件、以及有机el显示装置
CN103370775B (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
JP5806309B2 (ja) 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子とその製造方法、および有機ｅｌ表示装置
JP5809266B2 (ja) 薄膜トランジスタ素子、有機ｅｌ表示素子、および有機ｅｌ表示装置
CN103384911B (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
JP2013105895A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP2013105894A (ja) 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12850589

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013544096

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12850589

Country of ref document: EP

Kind code of ref document: A1