[go: up one dir, main page]

WO2012105232A1 - 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 - Google Patents

不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 Download PDF

Info

Publication number
WO2012105232A1
WO2012105232A1 PCT/JP2012/000608 JP2012000608W WO2012105232A1 WO 2012105232 A1 WO2012105232 A1 WO 2012105232A1 JP 2012000608 W JP2012000608 W JP 2012000608W WO 2012105232 A1 WO2012105232 A1 WO 2012105232A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance
nonvolatile memory
memory element
resistance state
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/000608
Other languages
English (en)
French (fr)
Inventor
好彦 神澤
剛 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to US13/982,280 priority Critical patent/US9142292B2/en
Priority to JP2012555748A priority patent/JP5380611B2/ja
Publication of WO2012105232A1 publication Critical patent/WO2012105232A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • Patent Document 1 One is a perovskite material (Pr (1-x) Ca x MnO 3 (PCMO), LaSrMnO 3 (LSMO), GdBaCo x O y (GBCO), etc.) disclosed in Patent Document 1 or the like as a resistance change layer.
  • This is a variable resistance nonvolatile memory element used.
  • the unipolar switching operation is an operation mode in which the resistance value is changed by applying electric pulses of the same polarity and different magnitudes to the lower electrode and the upper electrode, which are disclosed in Patent Document 2 and the like.
  • the length (pulse width) of the electrical pulse it is necessary to change not only the magnitude of the voltage but also the length (pulse width) of the electrical pulse at the same time. For example, it is necessary to use two types of electrical pulses having a length of nanosecond order and a length of microsecond order.
  • a non-volatile memory element is an element that has the property that after information is electrically stored, the information is not volatilized (disappeared, degraded, or changed) even when the power is turned off. . Therefore, one of the most important characteristics required for nonvolatile memory elements is high information storage. In other words, the nonvolatile memory element needs to have the ability to retain information without deterioration once written. The higher the information retention capability, the better. However, in general, in any nonvolatile memory element, it is unavoidable that stored information changes within a finite time.
  • an information read error may occur.
  • the case where the set resistance value of the nonvolatile memory element is 120 k ⁇ and half of that value is 60 k ⁇ is considered. That is, a resistance state of 60 k ⁇ or more is defined as a high resistance state, and a resistance state of 60 k ⁇ or less is defined as a low resistance state. Then, when the resistance of the nonvolatile memory element is read at about 1000 seconds after setting the resistance, the resistance value is 50 k ⁇ , and it is determined that the nonvolatile memory element is in the low resistance state.
  • the standard electrode potential of the second transition metal is preferably lower than the standard electrode potential of the first transition metal.
  • the following method is preferable as the data reading method of the resistance change type nonvolatile memory element. That is, when a voltage having a first polarity (for example, negative polarity) is applied between the first and second electrodes, the resistance between the first and second electrodes is reduced to the first resistance state (that is, low Resistance value RL in the resistance state), and the first and second when a voltage having a second polarity (for example, positive polarity) different from the first polarity is applied between the first and second electrodes.
  • a voltage having a first polarity for example, negative polarity
  • FIG. 15 is a block diagram showing an example of the configuration of the nonvolatile memory device 300 according to the third embodiment of the present invention.
  • the nonvolatile memory device 300 includes a memory cell array 301 including nonvolatile memory elements R311 to R322, an address buffer 302, a control unit 303, a row decoder 304, a word line driver 305, A column decoder 306 and a bit line / plate line driver 307 are provided.
  • the bit line / plate line driver 307 includes a sense circuit (sense amplifier), and measures (calculates) a current flowing through the bit line or the plate line, a generated voltage, or a resistance value calculated from the current and the voltage. )can do.
  • a write voltage V WRITE that is, a write voltage pulse having a voltage value of ⁇ 2.4 V and a pulse width of 100 ns is output to the plate line with reference to the bit line and applied to the memory cell MC311.
  • the writing process is executed by the pulse voltage application unit, and the resistance value of the nonvolatile memory element R311 of the memory cell MC311 changes from the high resistance state to the low resistance state.
  • no write voltage pulse is applied to the memory cells MC321 and MC322, and no activation voltage is applied to the gate of the selection transistor T312 of the memory cell MC312. Therefore, the nonvolatile memory elements of the memory cells MC312 and MC321 and MC322 are not applied. The resistance state does not change.
  • a new address signal ADDRESS is input to the address buffer 302, and the above-described operation in the write mode of the nonvolatile memory device 300 is repeated for memory cells other than the memory cell MC311. It is.
  • the bit line driver 407 sets the bit line selected by the column decoder 406 to the ground state based on the output signal of the column decoder 406.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

抵抗変化型の不揮発性記憶素子において、データの読み出し時に抵抗値のゆらぎ現象の影響を受けにくいデータの読み出し方法を提供する。抵抗変化型の不揮発性記憶素子（１００）のデータ読み出し方法であって、低抵抗状態ＲＬと高抵抗状態ＲＨとをとり得る不揮発性記憶素子（１００）が一定電圧の印加の下で流れる電流値ＩＲＥＡＤを検出する検出ステップ（Ｓ１０）と、電流リファレンスレベルＩｒｅｆを、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬと定め、検出ステップ（Ｓ１０）で検出された電流値ＩＲＥＡＤが電流リファレンスレベルＩｒｅｆよりも小さい場合に、不揮発性記憶素子（１００）の抵抗状態を高抵抗状態と判別し（Ｓ１２）、一方、検出ステップで検出された電流値ＩＲＥＡＤが電流リファレンスレベルＩｒｅｆよりも大きい場合に、不揮発性記憶素子の抵抗状態を低抵抗状態と判別する（Ｓ１３）判別ステップ（Ｓ１１～Ｓ１３）とを含む。

Description

不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
　本発明は、印加される電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置に関する。
　近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、これらの機器搭載されている不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。
　こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。そこで、最近、抵抗変化層を記憶部の材料として用いた新たな抵抗変化型の不揮発性記憶素子に注目が集まっている。
　この抵抗変化型の不揮発性記憶素子は、抵抗変化層を下部電極と上部電極とでサンドイッチしたような非常に単純な構造で構成される。そして、この上下の電極間に、ある閾値以上の大きさの電圧を有する所定の電気的パルスを与えるだけで、不揮発性記憶素子の抵抗が高抵抗状態もしくは低抵抗状態に変化する。そして、これらの異なる抵抗状態と数値とを対応させて情報の記録が行われる。抵抗変化型の不揮発性記憶素子（「抵抗変化素子」ともいう。）はこのような構造上及び動作上の単純さから、さらなる微細化や低コスト化が可能であると期待されている。さらに、抵抗変化型の不揮発性記憶素子では、高抵抗状態と低抵抗状態との状態変化が１００ｎｓ以下のオーダーで起こる場合もあることから、高速動作という観点からも注目を集めており、種々の提案が成されている。
　材料的には、最近、特に、抵抗変化層に金属酸化物を使った抵抗変化型の不揮発性記憶素子に関する提案が多くなされている。このような金属酸化物を使った抵抗変化型の不揮発性記憶素子は、抵抗変化層に用いる材料によって大きく２種類に分類される。
　一つは、特許文献１等に開示されているペロブスカイト材料（Ｐｒ（１－ｘ）ＣａｘＭｎＯ３（ＰＣＭＯ）、ＬａＳｒＭｎＯ３（ＬＳＭＯ）、ＧｄＢａＣｏｘＯｙ（ＧＢＣＯ）等）を抵抗変化層として用いた抵抗変化型の不揮発性記憶素子である。
　もう一つは、遷移金属と酸素のみから構成された化合物である、２元系の遷移金属酸化物を用いた抵抗変化型の不揮発性記憶素子である。このような２元系の遷移金属酸化物は、上述のペロブスカイト材料と比較して、組成における構造が非常に単純であるため、製造時の組成制御および成膜が比較的容易である。その上、半導体製造プロセスとの整合性も比較的良好であるという利点もあり、最近、特に精力的に研究がなされている。例えば、特許文献２では、抵抗変化材料として、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）、クロム（Ｃｒ）等の遷移金属の化学量論的な酸化物、及び、酸素が化学量論的組成から不足した酸化物（以下、酸素不足型の酸化物と呼ぶ）を抵抗変化材料として使った抵抗変化素子が開示されている。さらに、特許文献３では、酸素不足型のタンタル（Ｔａ）の酸化物を抵抗変化材料として使った不揮発性記憶素子も開示されており、Ｔａ酸化物層をＴａＯｘと表した時、０．８≦ｘ≦１．９（酸素濃度に換算して、４４．４％から６５．５％）を満足する酸素組成比の範囲において抵抗変化現象が報告されている。
　また、動作的には、ユニポーラ（モノポーラ）スイッチングとバイポーラスイッチングと呼ばれる二つの異なる動作モードが抵抗変化型の不揮発性記憶素子で報告されている。
　まず、ユニポーラスイッチング動作とは、同極性の異なる大きさの電気的パルスを下部電極と上部電極に印加することで抵抗値を変化させる動作モードのことであり、特許文献２等に開示されている。また、特許文献４に詳しく開示されているように、ユニポーラスイッチングでは、電圧の大きさだけでなく、電気的パルスの長さ（パルス幅）も同時に変化させる必要がある。例えば、ナノ秒オーダーの長さのパルスと、マイクロ秒オーダーの長さの２種類の電気的パルスを用いる必要がある。
　一方でバイポーラスイッチング動作とは、正負の極性の異なる電気的パルスを下部電極と上部電極に印加することで抵抗値を変化させる動作モードのことであり、特許文献１や特許文献２に開示されている。特許文献４に開示されているように、バイポーラスイッチング動作する不揮発性記憶素子の電気的パルスは、同じ長さに設定されている場合が一般的であり、ナノ秒オーダーとされていることが多い。
特開２００５－３４０８０６号公報 特開２００６－１４０４６４号公報 国際公開第２００８／０５９７０１号 特許第４２０３５３２号公報
　不揮発性記憶素子は、その名の通り、情報を電気的に記憶した後、電源を切っても情報が揮発（消失、劣化、変化）せず、保持されるような性質を有した素子である。それ故に、不揮発性記憶素子に要求される最も重要な特性の１つは高い情報の保存性である。つまり、不揮発性記憶素子には、一旦書き込んだ情報が劣化すること無く、保持される能力が必要とされる。この情報の保持能力は高ければ高い程望ましい。しかしながら、一般に、どのような不揮発性記憶素子でも、ある有限の時間内に記憶情報が変化してしまうのは避けられない。
　一旦記憶させた情報が時間の経過とともに徐々に変化してしまう現象には、長時間（例えば、１００時間以上）において不揮発性記憶素子の抵抗値が変化してしまう現象と、短時間（例えば、数分以内）において不揮発性記憶素子の抵抗値が変化してしまう現象（この現象を「ゆらぎ」という）とがある。特に、短時間において不揮発性記憶素子の抵抗値が変化してしまう「ゆらぎ」に対しては、現象自体を抑制する効果的な方法は未だに提案されていない。
　本発明は、以上のような事情に鑑みてなされたものであり、抵抗変化型の不揮発性記憶素子において、データの読み出し時に抵抗値のゆらぎ現象の影響を受けにくいデータの読み出し方法等を提案し、これによって、不揮発性記憶素子の情報の保存性を向上することを目的とする。
　上記目的を達成するために、本発明に係る不揮発性記憶素子のデータ読み出し方法の一形態は、抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、前記データ読み出し方法は、一定電圧の印加の下で前記不揮発性記憶素子に流れる電流を検出する検出ステップと、前記一定電圧の印加の下で前記第１の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＬＲ、前記第２の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＨＲ（＜ＩＬＲ）とした時、電流リファレンスレベルＩｒｅｆを、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬと定め、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも小さい場合に、前記不揮発性記憶素子が高抵抗状態にあると判別し、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも大きい場合に、前記不揮発性記憶素子が低抵抗状態にあると判別する判別ステップとを含む。
　また、本発明に係る不揮発性記憶素子のデータ読み出し方法の別の一形態は、抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、前記データ読み出し方法は、前記不揮発性記憶素子の抵抗値を検出する検出ステップと、抵抗リファレンスレベルＲｒｅｆを、ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２と定め、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルＲｒｅｆよりも小さい場合に、前記不揮発性記憶素子の抵抗状態を低抵抗状態と判別し、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルＲｒｅｆよりも大きい場合に、前記不揮発性記憶素子の抵抗状態を高抵抗状態と判別する判別ステップとを含む。
　また、上記目的を達成するために、本発明に係る不揮発性記憶装置の一形態は、不揮発性記憶装置であって、抵抗変化型の不揮発性記憶素子と、前記不揮発性記憶素子からデータを読み出す制御部とを備え、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、前記制御部は、一定電圧の印加の下で前記不揮発性記憶素子に流れる電流を検出する検出ステップと、前記一定電圧の印加の下で前記第１の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＬＲ、前記第２の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＨＲ（＜ＩＬＲ）とした時、電流リファレンスレベルＩｒｅｆを、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬと定め、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも小さい場合に、前記不揮発性記憶素子が高抵抗状態にあると判別し、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも大きい場合に、前記不揮発性記憶素子が低抵抗状態にあると判別する判別ステップとを実行する。
　また、本発明に係る不揮発性記憶装置の別の一形態は、不揮発性記憶装置であって、抵抗変化型の不揮発性記憶素子と、前記不揮発性記憶素子からデータを読み出す制御部とを備え、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、前記制御部は、前記不揮発性記憶素子の抵抗値を検出する検出ステップと、抵抗リファレンスレベルＲｒｅｆを、ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２と定め、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルＲｒｅｆよりも小さい場合に、前記不揮発性記憶素子の抵抗状態を低抵抗状態と判別し、前記検出ステップで検出された抵抗状態が前記抵抗リファレンスレベルＲｒｅｆよりも大きい場合に、前記不揮発性記憶素子の抵抗状態を高抵抗状態と判別する判別ステップとを実行する。
　本発明に係る不揮発性記憶素子のデータの読み出し方法及び不揮発性記憶装置に依れば、設定抵抗値に与えるゆらぎ（抵抗値の短時間変動）の影響を小さくすることができ、結果的に抵抗変化型の不揮発性記憶素子の情報の保持能力が向上する。
図１は、本発明の第１の実施の形態に係る不揮発性記憶素子の構成を示す断面模式図である。 図２は、本発明の第１の実施の形態に係る不揮発性記憶素子へ電圧パルスを印加する際の回路構成図である。 図３は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値の変動を示す図である。 図４は、本発明の第１の実施の形態に係る不揮発性記憶素子の高抵抗状態での抵抗値の変動の最大値と最小値をプロットした図である。 図５は、本発明の第１の実施の形態に係る不揮発性記憶素子の低抵抗状態での抵抗値の変動の最大値と最小値をプロットした図である。 図６は、本発明の第１の実施の形態に係る不揮発性記憶素子の高抵抗状態での抵抗値の変動の最大値のばらつきをプロットした図である。 図７は、本発明の第１の実施の形態に係る不揮発性記憶素子の高抵抗状態での抵抗値の変動の最大値をプロットした図である。 図８は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗変動現象の影響度を説明する図である。 図９は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗変動現象の影響度を説明する図である。 図１０は、本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗変動現象の影響度を説明する図である。 図１１は、本発明の第２の実施の形態に係る不揮発性記憶素子の高抵抗状態での電流値の変動の最小値をプロットした図である。 図１２は、本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗変動現象の影響度を説明する図である。 図１３は、本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗変動現象の影響度を説明する図である。 図１４は、本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗変動現象の影響度を説明する図である。 図１５は、本発明の第３の実施の形態に係る不揮発性記憶装置の構成の一例を示すブロック図である。 図１６の（ａ）は、不揮発性記憶素子の電流値に基づくデータ読み取りの主要な手順を示すフローチャートであり、図１６の（ｂ）は、不揮発性記憶素子の抵抗値に基づくデータ読み取りの主要な手順を示すフローチャートである。 図１７は、本発明の第４の実施の形態に係る不揮発性記憶装置の構成の一例を示すブロック図である。 図１８は、抵抗変化素子の抵抗値の変動（ゆらぎ）を示す図である。
　まず、本発明の実施の形態を説明する前に、まず、本発明者らが実験によって見出した知見について詳細に説明する。なお、以下では、図１８を参照しながら当該知見について説明するが、これは後述の本発明の実施形態を理解するための一助とするものである。したがって、本発明はこれらの図面およびその説明に限定されない。
　一般に、どのような不揮発性記憶素子でも、ある有限の時間内に記憶情報が変化してしまうのは避けられない。本発明に関する抵抗変化型の不揮発性記憶素子も例外ではなく、一旦記憶させた情報が時間の経過とともに徐々に変化してしまう性質がある。この場合、情報の変化は、設定した抵抗値の経時変化として観測される。一般的には、ある程度の長時間の間に、高抵抗状態が低抵抗状態へ、もしくは、低抵抗状態が高抵抗状態へと徐々に変化することで記憶情報が劣化する現象が知られている。
　発明者らは、このような、ある程度、長時間（例えば１００時間以上）における抵抗値のゆっくりとした変化による情報の劣化（リテンション特性劣化）に加えて、短時間で抵抗値が増減するような新たなタイプの抵抗値の変化現象を見出した。この現象はタンタル（Ｔａ）の酸化物を抵抗変化材料として使った不揮発性記憶素子を高抵抗状態に設定した場合に観測され、数分以内の短時間の間に、設定抵抗値がランダムに変化する現象である。なお、同様の抵抗値の変化現象は、最近、Ｎｉ酸化物を使った抵抗変化型の不揮発性記憶素子でも報告がなされており（非特許文献１；Ｄａｎｉｅｌｅ　ｌｅｌｍｉｎｉ他，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．９６，２０１０，５３５０３頁）、この現象は抵抗変化型の不揮発性記憶素子において一般的な現象であると考えられる。
　以下に、この現象の一例を示す。発明者らは、酸素不足型のタンタル（Ｔａ）の酸化物を抵抗変化材料として使った不揮発性記憶素子を作製し、電気的パルスを印加して動作させ、設定した抵抗値が時間に対してどのように変化するかを詳細に調べた。なお、この不揮発性記憶素子は、下部電極を基準にして上部電極に正の電圧を印加した時に高抵抗化し、下部電極を基準にして上部電極に負の電圧を印加した時に低抵抗化する、バイポーラスイッチング特性を示す抵抗変化型の不揮発性記憶素子である。
　図１８にその測定結果を示す。このデータを取得した際には、用意した不揮発性記憶素子に６．４ｋΩの負荷抵抗を直列に接続した状態で、＋２．５Ｖで１００ｎｓの電気的パルスと、－２．０Ｖで１００ｎｓの電気的パルスとを交互に合計１００回印加して動作させた。そして、最後に＋２．５Ｖで１００ｎｓの電気的パルスを印加して、抵抗値を高抵抗状態（約１２０ｋΩ）に設定した。この状態で不揮発性記憶素子を室温に保持し、設定抵抗値（その後における不揮発性記憶素子の抵抗値）が時間に対してどのように変化するかを調べた。図１８を見れば分かるように、不揮発性記憶素子の抵抗値は、室温に保持して、抵抗変化を発現する程度の大きさの電圧は印加していないにも関わらず、激しく増減を繰り返しているのが分かる。つまり、最初の２００秒後に抵抗値が５０ｋΩ程度に激減し、その後、１０００秒後から増加に転じて、２００ｋΩにまで達している。そして、その後は比較的安定な推移を示している。つまり、１２０ｋΩに設定したつもりの抵抗値が、短時間の間に大きく増減しており、測定するタイミングによって抵抗値が変化してしまっているのである。
　上述のように、抵抗変化型の不揮発性記憶素子では、基本的には抵抗値の大きさとデータを対応づけて情報の記憶を行う。但し、データの読み出しにはいくつかの方式があり、例えば、素子の抵抗値自体を測定する方法や、素子に流れる電流を測定する方法がある。しかし、いずれの場合でも、ある抵抗状態に設定した素子からその抵抗状態（データ）を読み出す場合、ある閾値（データの判定点、リファレンスレベル）を設定し、この閾値よりも読み出した物理量（不揮発性記憶素子の抵抗値又は不揮発性記憶素子に流れる電流値）が大きいか小さいかでデータの判別を行う。
　例えば、不揮発性記憶素子のデータの読み出しに使う物理量を抵抗値とした場合、ある閾値以上（あるいは、より大きい）の抵抗を有する状態を高抵抗状態、閾値以下（あるいは、より小さい）の抵抗を有する状態を低抵抗状態とそれぞれ定義し、それぞれに対して、例えば、データ“１”とデータ“０”を割り当てて情報の記憶を行う。
　しかしながら、図１８のような抵抗の変動が起こると、情報の読み出しエラーが発生する場合がある。例えば、図１８に結果を示した素子の場合、不揮発性記憶素子の設定抵抗値が１２０ｋΩであり、その半分の６０ｋΩを閾値とした場合を考える。すなわち、６０ｋΩ以上の抵抗状態を高抵抗状態、６０ｋΩ以下の抵抗状態を低抵抗状態と規定する。すると、抵抗を設定してから１０００秒程度の時点で不揮発性記憶素子の抵抗を読み出すと、その抵抗値は５０ｋΩとなっており、不揮発性記憶素子が低抵抗状態にあるとして判定されてしまう。しかし、２０００秒後に読み出すと、その抵抗値は２００ｋΩを越えており、不揮発性記憶素子が高抵抗状態にあるとして判定される。つまり、データを読み出すタイミングによって、書き換えを行っていない同じ不揮発性記憶素子のデータが“１”になったり、“０”になったりするということを意味している。このような現象は、情報を記憶する不揮発性記憶素子の特性としては致命的な欠陥になる可能性があり、できるだけ予防するのが望ましい。しかしながら、現状では図１８に示したような抵抗値の変動現象自体を抑制する効果的な方法は開示されていない。
　なお、以下では、図１８で観測されているような短時間での抵抗変化を、上述の長時間での変動現象と区別して、「抵抗値のゆらぎ」もしくは単に「ゆらぎ」と表現する。
　以下に説明される本発明に係る不揮発性記憶素子のデータ読み出し方法の種々の形態は、上記知見に基づいて着想され、完成されたものである。
　本発明に係る不揮発性記憶素子のデータ読み出し方法の一形態は、抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、前記データ読み出し方法は、一定電圧の印加の下で前記不揮発性記憶素子に流れる電流を検出する検出ステップと、前記一定電圧の印加の下で前記第１の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＬＲ、前記第２の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＨＲ（＜ＩＬＲ）とした時、電流リファレンスレベルＩｒｅｆを、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬと定め、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも小さい場合に、前記不揮発性記憶素子が高抵抗状態にあると判別し、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも大きい場合に、前記不揮発性記憶素子が低抵抗状態にあると判別する判別ステップとを含む。
　より詳しくは、前記不揮発性記憶素子は、前記第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子である。
　これにより、不揮発性記憶素子の低抵抗状態と高抵抗状態とを判定する基準となる電流リファレンスレベルが、一定電圧の印加の下で不揮発性記憶素子が低抵抗状態において流れる電流値と高抵抗状態において流れる電流値との中間値よりも低抵抗状態において流れる電流値に近い値に設定される。よって、不揮発性記憶素子の低抵抗状態における抵抗値のゆらぎに比べて高抵抗状態における抵抗値のゆらぎが大きいことに起因するデータ読み出しエラーの発生頻度が抑制される。
　ここで、前記判別ステップでは、前記（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬを満たす前記電流リファレンスレベルＩｒｅｆとして、前記不揮発性記憶素子の前記第２の抵抗状態における電流値ＩＨＲの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも４σ大きい電流値を前記電流リファレンスレベルＩｒｅｆと定めるのが好ましい。これにより、高抵抗状態にある不揮発性記憶素子のほとんどのケースにおいて、正しく高抵抗状態と判別することができる。
　また、本発明に係る不揮発性記憶素子のデータ読み出し方法の別の一形態は、抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、前記データ読み出し方法は、前記不揮発性記憶素子の抵抗値を検出する検出ステップと、抵抗リファレンスレベルＲｒｅｆを、ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２と定め、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルＲｒｅｆよりも小さい場合に、前記不揮発性記憶素子の抵抗状態を低抵抗状態と判別し、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルＲｒｅｆよりも大きい場合に、前記不揮発性記憶素子の抵抗状態を高抵抗状態と判別する判別ステップとを含む。
　より詳しくは、前記不揮発性記憶素子は、前記第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子である。
　これにより、不揮発性記憶素子の低抵抗状態と高抵抗状態とを判定する基準となる抵抗リファレンスレベルが、不揮発性記憶素子の低抵抗状態における抵抗値と高抵抗状態における抵抗値との中間値よりも低抵抗状態における抵抗値に近い値に設定される。よって、不揮発性記憶素子の低抵抗状態における抵抗値のゆらぎに比べて高抵抗状態における抵抗値のゆらぎが大きいことに起因するデータ読み出しエラーの発生頻度が抑制される。
　ここで、前記判別ステップでは、前記ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２を満たす前記抵抗リファレンスレベルＲｒｅｆとして、前記不揮発性記憶素子の前記第２の抵抗状態における抵抗値ＲＨの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも４σ低い抵抗値を前記抵抗リファレンスレベルＲｒｅｆと定めるのが好ましい。これにより、高抵抗状態にある不揮発性記憶素子のほとんどのケースにおいて、正しく高抵抗状態と判別することができる。
　なお、不揮発性記憶素子の材料の一例として、前記抵抗変化層は第１の遷移金属で構成される第１の遷移金属酸化物と第２の遷移金属で構成される第２の遷移金属酸化物との積層構造で構成され、当該第１の遷移金属酸化物の酸素不足度が、当該第２の遷移金属酸化物の酸素不足度より大きいことが好ましい。また、前記第２の遷移金属酸化物の抵抗値は、前記第１の遷移金属酸化物の抵抗値より大きいという条件を満たしてもよい。
　このとき、前記第１の遷移金属と前記第２の遷移金属は同じ金属であってもよい。たとえば、前記第１の遷移金属と前記第２の遷移金属はタンタルで構成されてもよい。
　また、前記第１の遷移金属と前記第２の遷移金属は異なる金属であってもよい。
　なお、前記第２の遷移金属の標準電極電位は、前記第１の遷移金属の標準電極電位より低いのが好ましい。
　また、上記目的を達成するために、本発明に係る不揮発性記憶装置の一形態は、不揮発性記憶装置であって、抵抗変化型の不揮発性記憶素子と、前記不揮発性記憶素子からデータを読み出す制御部とを備え、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、前記制御部は、一定電圧の印加の下で前記不揮発性記憶素子に流れる電流を検出する検出ステップと、前記一定電圧の印加の下で前記第１の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＬＲ、前記第２の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＨＲ（＜ＩＬＲ）とした時、電流リファレンスレベルＩｒｅｆを、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬと定め、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも小さい場合に、前記不揮発性記憶素子が高抵抗状態にあると判別し、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも大きい場合に、前記不揮発性記憶素子が低抵抗状態にあると判別する判別ステップとを実行する。
　より詳しくは、前記不揮発性記憶素子は、前記第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子である。
　これにより、不揮発性記憶素子の低抵抗状態と高抵抗状態とを判定する基準となる電流リファレンスレベルが、一定電圧の印加の下で不揮発性記憶素子が低抵抗状態において流れる電流値と高抵抗状態において流れる電流値との中間値よりも低抵抗状態において流れる電流値に近い値に設定される。よって、不揮発性記憶素子の低抵抗状態における抵抗値のゆらぎに比べて高抵抗状態における抵抗値のゆらぎが大きいことに起因するデータ読み出しエラーの発生頻度が抑制される。
　ここで、前記制御部は、前記判別ステップで、前記（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬを満たす前記電流リファレンスレベルＩｒｅｆとして、前記不揮発性記憶素子の前記第２の抵抗状態における電流値ＩＨＲの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも４σ大きい電流値を前記電流リファレンスレベルＩｒｅｆと定めるのが好ましい。これにより、高抵抗状態にある不揮発性記憶素子のほとんどのケースにおいて、正しく高抵抗状態と判別することができる。
　また、本発明に係る不揮発性記憶装置の別の一形態は、不揮発性記憶装置であって、抵抗変化型の不揮発性記憶素子と、前記不揮発性記憶素子からデータを読み出す制御部とを備え、前記不揮発性記憶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、前記制御部は、前記不揮発性記憶素子の抵抗値を検出する検出ステップと、抵抗リファレンスレベルＲｒｅｆを、ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２と定め、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルＲｒｅｆよりも小さい場合に、前記不揮発性記憶素子の抵抗状態を低抵抗状態と判別し、前記検出ステップで検出された抵抗状態が前記抵抗リファレンスレベルＲｒｅｆよりも大きい場合に、前記不揮発性記憶素子の抵抗状態を高抵抗状態と判別する判別ステップとを実行する。
　より詳しくは、前記不揮発性記憶素子は、前記第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子である。
　これにより、不揮発性記憶素子の低抵抗状態と高抵抗状態とを判定する基準となる抵抗リファレンスレベルが、不揮発性記憶素子の低抵抗状態における抵抗値と高抵抗状態における抵抗値との中間値よりも低抵抗状態における抵抗値に近い値に設定される。よって、不揮発性記憶素子の低抵抗状態における抵抗値のゆらぎに比べて高抵抗状態における抵抗値のゆらぎが大きいことに起因するデータ読み出しエラーの発生頻度が抑制される。
　ここで、前記制御部は、前記判別ステップで、前記ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２を満たす前記抵抗リファレンスレベルＲｒｅｆとして、前記不揮発性記憶素子の前記第２の抵抗状態における抵抗値ＲＨの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも４σ低い抵抗値を前記抵抗リファレンスレベルＲｒｅｆと定めるのが好ましい。これにより、高抵抗状態にある不揮発性記憶素子のほとんどのケースにおいて、正しく高抵抗状態と判別することができる。
　なお、不揮発性記憶素子の材料の一例として、前記抵抗変化層は第１の遷移金属で構成される第１の遷移金属酸化物と第２の遷移金属で構成される第２の遷移金属酸化物との積層構造で構成され、当該第１の遷移金属酸化物の酸素不足度が、当該第２の遷移金属酸化物の酸素不足度より大きいことが好ましい。また、前記第２の遷移金属酸化物の抵抗値は、前記第１の遷移金属酸化物の抵抗値より大きいという条件を満たしてもよい。
　このとき、前記第１の遷移金属と前記第２の遷移金属は同じ金属であってもよい。たとえば、前記第１の遷移金属と前記第２の遷移金属はタンタルで構成されてもよい。
　また、前記第１の遷移金属と前記第２の遷移金属は異なる金属であってもよい。
　なお、前記第２の遷移金属の標準電極電位は、前記第１の遷移金属の標準電極電位より低いのが好ましい。
　以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
　（第１の実施の形態）
　本実施の形態では、抵抗変化層に酸素不足型のＴａの酸化物を使った抵抗変化型の不揮発性記憶素子において、低抵抗状態と高抵抗状態の判定を抵抗値自体の測定によって行う場合、判定点をどのように設ければ、不揮発性記憶素子の抵抗値のゆらぎ現象の影響が小さくできるかについて述べる。この目的で、以下では、まず、使用した試料の構造と製造方法を述べ、次に抵抗値の短時間変動の測定について述べ、最後に抵抗値の判定点をどのように設ければ良いかについて述べる。
　［不揮発性記憶素子の構成］
　図１は、本発明の第１の実施の形態に係る不揮発性記憶素子の一構成例を示した断面図である。
　図１に示すように、本実施の形態の不揮発性記憶素子１００は、基板１０１と、その基板１０１上に形成された酸化物層１０２と、その酸化物層１０２上に形成された下部電極１０３と、抵抗変化層１０６と、上部電極１０７を備えている。ここで、抵抗変化層１０６は、酸素不足型の遷移金属酸化物で構成された第１の遷移金属酸化物層１０４と、第１の遷移金属酸化物層１０４よりも酸素不足度が小さい遷移金属酸化物で構成された第２の遷移金属酸化物層１０５とが積層されて構成されている。本実施形態においては、その一例として、第１の酸素不足型のタンタル酸化物層（以下、第１のＴａ酸化物層）１０４と、第２のタンタル酸化物層（以下、第２のＴａ酸化物層）１０５とが積層されて構成されている。ここで、第２のＴａ酸化物層１０５の酸素含有率は、第１のＴａ酸化物層１０４の酸素含有率よりも高くなっている。言い換えると、第１のＴａ酸化物層１０４の酸素不足度は、第２のＴａ酸化物層１０５の酸素不足度より大きい。酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタル（Ｔａ）の場合、化学量論的な酸化物の組成はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％である。例えばＴａＯ１．５の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度＝（２．５－１．５）／２．５＝４０％となる。また、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。第２のＴａ酸化物層１０５の抵抗値（より厳密には、比抵抗）は、第１のＴａ酸化物層１０４の抵抗値（より厳密には、比抵抗）より大きくなるようにする。
　抵抗変化層１０６を構成する金属は、タンタル以外の遷移金属を用いてもよい。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。例えば、ハフニウム酸化物を用いる場合、第１のハフニウム酸化物層１０４の組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、且つ、第２のハフニウム酸化物層１０５の組成をＨｆＯｙとした場合にｙがｘの値よりも大であるときに、抵抗変化層１０６の抵抗値を安定して高速に変化させることが確認できている。この場合、第２のハフニウム酸化物層１０５の膜厚は、３～４ｎｍが好ましい。また、ジルコニウム酸化物を用いる場合、第１のジルコニウム酸化物層１０４の組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、且つ、第２のジルコニウム酸化物層１０５の組成をＺｒＯｙとした場合にｙがｘの値よりも大であるときに、抵抗変化層１０６の抵抗値を安定して高速に変化させることが確認できている。この場合、第２のジルコニウム酸化物層１０５の膜厚は、１～５ｎｍが好ましい。
　なお、第１の遷移金属酸化物層１０４を構成する第１の遷移金属と、第２の遷移金属酸化物層１０５を構成する第２の遷移金属とは、異なる遷移金属を用いてもよい。この場合、第２の遷移金属酸化物層１０５は、第１の遷移金属酸化物層１０４よりも酸素不足度が小さい、つまり抵抗が高い方が好ましい。このような構成とすることにより、抵抗変化時に下部電極１０３及び上部電極１０７間に印加された電圧は、第２の遷移金属酸化物層１０５に、より多くの電圧が分配され、第２の遷移金属酸化物層１０５中で発生する酸化還元反応をより起こしやすくすることができる。また、第１の遷移金属と第２の遷移金属とが互いに異なる材料を用いる場合、第２の遷移金属の標準電極電位は、第１の遷移金属の標準電極電位より低い方が好ましい。抵抗変化現象は、抵抗が高い第２の遷移金属酸化物層１０５中に形成された微小なフィラメント（導電パス）中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられるからである。例えば、第１の遷移金属酸化物層１０４に、酸素不足型のタンタル酸化物を用い、第２の遷移金属酸化物層１０５にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝－１．６３ｅＶ）はタンタル（標準電極電位＝－０．６ｅＶ）より標準電極電位が低い材料である。標準電極電位は、その値が高いほど酸化しにくい特性を表す。第２の遷移金属酸化物層１０５に第１の遷移金属酸化物層１０４より標準電極電位が低い金属の酸化物を配置することにより、第２の遷移金属酸化物層１０５中でより酸化還元反応が発生しやすくなる。
　上記の各材料の積層構造の抵抗変化膜における抵抗変化現象は、いずれも抵抗が高い第２の遷移金属酸化物層１０５中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。つまり、第２の遷移金属酸化物層１０５側の上部電極１０７に、下部電極１０３を基準にして正の電圧を印加したとき、抵抗変化層１０６中の酸素イオンが第２の遷移金属酸化物層１０５側に引き寄せられて第２の遷移金属酸化物層１０５中に形成された微小なフィラメント中で酸化反応が発生して微小なフィラメントの抵抗が増大すると考えられる。逆に、第２の遷移金属酸化物層１０５側の上部電極１０７に、下部電極１０３を基準にして負の電圧を印加したとき、第２の遷移金属酸化物層１０５中の酸素イオンが第１の遷移金属酸化物層１０４側に押しやられて第２の遷移金属酸化物層１０５中に形成された微小なフィラメント中で還元反応が発生して微小なフィラメントの抵抗が減少すると考えられる。
　酸素不足度がより小さい第２の遷移金属酸化物層１０５に接続されている上部電極１０７は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）など、第２の遷移金属酸化物層１０５を構成する遷移金属及び下部電極１０３を構成する材料と比べて標準電極電位がより高い材料で構成する。このような構成とすることにより、上部電極１０７と第２の遷移金属酸化物層１０５の界面近傍の第２の遷移金属酸化物層１０５中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
　以上のように構成された不揮発性記憶素子１００を駆動する場合は、外部の電源によって所定の条件を満たす電圧を下部電極１０３と上部電極１０７との間に印加する。
　［不揮発性記憶素子の製造方法］
　次に、本実施の形態の不揮発性記憶素子１００の製造方法について説明する。
　まず、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２を熱酸化法により形成する。そして、下部電極１０３としての厚さ４０ｎｍの窒化タンタル（ＴａＮ）を、Ｔａターゲットを用い、アルゴン（Ａｒ）と窒素（Ｎ２）の混合ガス中でスパッタさせる反応性スパッタリング法により酸化物層１０２上に形成する。
　次に、下部電極１０３上に、第１の酸素不足型のＴａ酸化物層１０４を堆積する。ここで第１の酸素不足型のＴａ酸化物は、ＴａターゲットをＡｒと酸素（Ｏ２）ガス中でスパッタリングする反応性スパッタリング法により形成する。なお、酸素不足型のＴａ酸化物を堆積する時の具体的なスパッタリング条件は、パワーが１０００Ｗ、Ａｒガス流量が２０ｓｃｃｍ、Ｏ２ガス流量が２０ｓｃｃｍ、全ガス圧力が０．０５Ｐａである。この条件により、酸素含有率が約５６ａｔｍ％の抵抗率が２ｍΩｃｍの酸素不足型のＴａ酸化物層１０４を堆積する。また、膜厚は４５ｎｍとする。
　次に、第１の酸素不足型のＴａ酸化物層１０４の表面上に、第２の酸素不足型のＴａ酸化物層１０５を、ＴａＯ２ターゲットをスパッタリングすることで、堆積する。この時のスパッタリング条件は、パワーが２００Ｗ、Ａｒガス流量３００ｓｃｃｍ、ガス圧力が０．３Ｐａとする。これにより、酸素含有率が約７２ａｔｍ％に近い第２の酸素不足型のＴａ酸化物層１０５を５．５ｎｍ堆積する（なお、この層は素子の初期動作を安定化させる目的で設けたものであり、素子形成時に必ずしも設ける必要はない）。
　その後、第２の酸素不足型のＴａ酸化物層１０５上に上部電極１０７を形成する。ここで、上部電極１０７は、例えば、イリジウム（Ｉｒ）によって形成する。具体的には、上部電極１０７はＩｒターゲットをＡｒガス中でスパッタリングすることによって形成し、膜厚として５０ｎｍ堆積する。
　以上のプロセスにより、酸素不足型のＴａ酸化物を使った抵抗変化層１０６を下部電極１０３と上部電極１０７で挟み込んだ形の不揮発性記憶素子１００を作製することができる。
　［抵抗値の設定］
　上記のようにして作製した不揮発性記憶素子１００の下部電極１０３と上部電極１０７に電気的パルス信号を印加して抵抗変化を起こさせた。以下には電気的パルス信号として電圧パルスを印加した場合について説明する。なお、電圧パルス以外に電流パルスであっても、以下の説明に該当するような電圧を発生するような電流パルスであれば、かまわない。
　なお、以下では、電圧の正負は、下部電極１０３を基準にして表現する。すなわち、下部電極１０３に対して、高い電圧を上部電極１０７に印加した場合の電圧は正であり、逆に、下部電極１０３に対して、低い電圧を上部電極１０７に印加した場合の電圧を負で表現する。上記のようにして作製した不揮発性記憶素子１００に正の電圧を与えた場合、不揮発性記憶素子１００は高抵抗化し、負の電圧を与えた場合、低抵抗化する。
　本実施の形態では、図２のように、抵抗変化型の不揮発性記憶素子２０１（上述の不揮発性記憶素子１００に相当する）に、０～６．４ｋΩの種々の負荷抵抗２０２を直列に接続した状態で電圧印加を行った。つまり、図２の端子２０３と２０４に、長さ（パルス幅）が１００ｎｓで、電圧の大きさが＋２．５Ｖと－２．０Ｖの電圧の電気的パルスを交互に１００回印加した。
　ここで、負荷抵抗２０２を接続したのは次の２つの理由による。１つは負荷抵抗２０２を接続することで不揮発性記憶素子２０１の設定抵抗値が変化し、広い抵抗範囲の情報を得ることが可能となるからである。本実施の形態で使用した試料では、不揮発性記憶素子２０１の低抵抗値は負荷抵抗２０２と同等の値になる特性があり、高抵抗値は低抵抗値の１０倍から１００倍程度の値を取ることが多い。従って、負荷抵抗２０２が小さければ、設定される不揮発性記憶素子２０１の抵抗値は小さくでき、負荷抵抗２０２を大きくすれば、設定される不揮発性記憶素子２０１の抵抗値を大きくできる。
　２つ目の理由は不揮発性記憶素子２０１の実使用時の抵抗のゆらぎ現象の把握を想定したからである。抵抗変化型の不揮発性記憶素子は、実使用時は、これ単体で用いられることはなく、ある程度の大きさの抵抗値を有するトランジスタやダイオードを接続した状態で使用する。それ以外にも配線による抵抗も少なからず存在する。それ故、実使用時に発生するこれらの外部負荷抵抗を想定して、負荷抵抗２０２を接続した。
　以上のようにして、不揮発性記憶素子２０１の抵抗値を高抵抗状態（そのときの抵抗値ＲＨ）と低抵抗状態（そのときの抵抗値ＲＬ）に設定した。なお、高抵抗状態に設定する場合は、＋２．５Ｖと－２．０Ｖの電圧の電気的パルスを交互に１００回印加した後、最後に＋２．５Ｖの電気的パルスを１回印加した。逆に低抵抗状態に設定する場合は最後に－２．０Ｖの電気的パルスを１回印加した。パルス幅はいずれも１００ｎｓである。
　［抵抗値の短時間変動の測定］
　上記の手続きで不揮発性記憶素子２０１の抵抗値を設定した試料を室温に保持し、２０秒ごとに５０ｍＶの電圧を印加して、不揮発性記憶素子２０１の抵抗値を測定した。なお、測定に用いた５０ｍＶ程度の電圧では、今回の不揮発性記憶素子２０１の抵抗値は変化しない。その結果の一例を図３に示す。この図は、６．４ｋΩの負荷抵抗を接続した状態で不揮発性記憶素子を高抵抗状態に設定し、５００００秒までの不揮発性記憶素子の抵抗値の変動を測定した結果である。なお、この図の縦軸は負荷抵抗６．４ｋΩを差し引いた、不揮発性記憶素子単体の抵抗値である。この場合、設定直後の抵抗値は約１７０ｋΩであった。しかし、この抵抗値は時間の経過と共に増減し、ゆらぎ現象を起こしていることが分かる。つまり、測定開始から２０００秒程度で抵抗値が最小値の１５０ｋΩとなり、２００００秒程度で最大値の２５０ｋΩとなるような変動を起こしていた。
　これと同様の測定を、０Ω（負荷なし）、１７００Ω、２１５０Ω、３８５０Ω、４２５０Ω、６４００Ωの負荷抵抗を接続して、それぞれ複数の不揮発性記憶素子に対して行った。その結果をまとめたのが図４である。図４は横軸に不揮発性記憶素子の設定抵抗値を取り、縦軸に測定開始から５００００秒までの間における各不揮発性記憶素子の抵抗値の最大値と最小値をプロットした結果である。図中の黒く塗り潰した丸のマークで示したデータが最大値、白抜きの丸のマークで示したデータが最小値である。また、それぞれのデータをフィッティングした結果も示してある。実線が最大値をフィッティングした結果、破線が最小値をフィッティングした結果である。
　この図を見ると、例えば、設定抵抗値が１００ｋΩの場合、抵抗値のゆらぎによって、抵抗値が平均的には約８０ｋΩから約２００ｋΩまで変化していたということが見て取れる。図中にはフィッティングによって得られた関係式（近似式）も示している。この関係式において、ｘは設定抵抗値、ｙは最大値もしくは最小値である。
　同様の測定を低抵抗状態についても行った。その結果を図５の（ａ）に示す。なお、図５の（ｂ）は図５の（ａ）の一部分を分かり易くするため、拡大した結果である。これらの図では黒く塗り潰した菱形のマークで示したデータが最大値、白抜きの菱形のマークで示したデータが最小値である。また、実線と破線はそれぞれ、最大値と最小値をフィッティングした結果である。これら図を見ると高抵抗状態での抵抗変動（ゆらぎ）に比べ、低抵抗状態での抵抗変動（ゆらぎ）は小さいことが分かる。
　［抵抗値の短時間変動が設定値に与える影響］
　次に、図４及び図５の結果を使って、抵抗値の短時間変動（ゆらぎ）によって抵抗値がどの程度の確率でどの程度変動するかについての見積もりを行った。その方法について説明する。
　抵抗変動の影響度を推定するには、高抵抗状態に設定した不揮発性記憶素子の抵抗値がゆらぎ現象によってどの程度上振れするか（大きくなるか）、どの程度下振れ（小さくなるか）、また、低抵抗状態に設定した不揮発性記憶素子の抵抗値が短時間変動によってどの程度上振れするか、どの程度下振れするかを個別に見積もる必要がある。
　そこで、代表例として、図４に示す分布が正規分布している場合、高抵抗状態に設定した不揮発性記憶素子の抵抗値がどの程度の確率でどの程度の大きさ上振れまたは下振れするかを見積もる手順について説明する。
　まず、図４の高抵抗状態における抵抗変動の最大値のフィッティング結果（図中実線）で、測定結果（黒塗りの丸印の値）を割り算する。具体的にはそれぞれの測定結果を、フィッティング結果である、０．６９０３×（設定抵抗値）１．０６６６で割り算する。すると図６のような結果が得られる。この図は、横軸が設定抵抗値、縦軸が上記の割り算の結果であり、フィッティング結果に対して測定結果が何倍であったかを示している（フィッティング結果とのずれと考えると良い）。この結果を見ると、フィッティングからのずれは設定抵抗値にあまり強くは依存せず、あるばらつきを持って分布していることが分かる。そこで平均値と標準偏差（σ）を求めてみると、それぞれ、１．０３７と０．３３０となった。
　次に、図６の結果を使って、高抵抗状態に設定した不揮発性記憶素子の抵抗値の最大値がどの範囲にどのような割合で存在しているかの見積もりを行った。具体的には、分布が＋ａσとなる場合の抵抗値を
　（１．０３７＋ａ×０．３３０）×０．６９０３×（設定抵抗値）１．０６６６　・・・（１）
で求め、分布が－ａσとなる場合の抵抗値は
　（１．０３７－ａ×０．３３０）×０．６９０３×（設定抵抗値）１．０６６６　・・・（２）
で求める。これらの値の意味する所は、統計理論によれば、例えばａ＝１の場合は、（１）式と（２）式で求められる範囲の抵抗値に全データの６８．２７％が分布（範囲外は３１．７３％）するということである。一方で、ａ＝２の場合は９５．４５％（４．５５％）、ａ＝３の場合は９９．７３％（０．２７％）、ａ＝４の場合は９９．９９３７％（０．００６３％）となる。
　今、求めたいのは、不揮発性記憶素子の抵抗値がどの程度上振れするかということなので、ここでは、（１）式だけを考え、＋１σ、＋２σ、＋３σ、＋４σとなる抵抗値がどのように分布するかを求めた。その結果を示す図が図７である。図７に示されるように、σが大きくなれば不揮発性記憶素子の抵抗値の変動量も大きくなっているのが分かる（しかし発生確率は非常に小さくなる）。図４のフィッティングからのずれが正規分布であることを仮定すると、１σの線より上には全データのうちの約１５．８７％（＝（１００－６８．２７）／２）が存在することになる。２σの線より上には約２．２８％、３σの線より上では約０．１４％、４σの線より上では約０．００３２％のデータが存在することとなる。なお、ここには示していないが、同様の計算を高抵抗状態における下振れや、低抵抗状態における上振れと下振れについても行い、抵抗値の短時間変動の影響度を求めた。
　［高抵抗状態と低抵抗状態を判定する方法］
　上記の手続きによって、ゆらぎ現象によって設定抵抗値がどの程度の確率でどの程度の大きさ変動するかの見積もりが可能になった。しかし、図７のような結果ではわかりにくいので、抵抗変化型の不揮発性記憶素子の実際の動作を想定して、具体的に抵抗値の変動現象が設定抵抗値に与える影響を見積もった。
　まず、仮に不揮発性記憶素子単体の低抵抗状態での抵抗値が５ｋΩで、高抵抗状態での抵抗値が５０ｋΩであると仮定する。これらの抵抗値は本実施の形態で説明した不揮発性記憶素子に数ｋΩ程度の負荷抵抗を接続して動作させた場合に典型的にとりうる値である。この場合のゆらぎの影響を求め、まとめたものが図８である。
　図８の見方であるが、高抵抗状態における不揮発性記憶素子の抵抗値を５０ｋΩに設定した場合、１σの範囲で分布する抵抗変動が塗り潰した丸のマークのエラーバーである。２σ、３σ、４σは、それぞれ、塗り潰した三角のマーク、塗り潰した四角のマーク、塗り潰した菱形のマークのエラーバーである。
　一方で、低抵抗状態における不揮発性記憶素子の抵抗値を５ｋΩに設定した場合、ゆらぎ現象が原因で変動する抵抗値の分布は、１σ、２σ、３σ、４σでは、それぞれ、白抜きの丸のマーク、三角のマーク、四角のマーク、菱形のマークのエラーバーである。
　この図を見ると、低抵抗状態では、４σまでの分布を考慮しても、ゆらぎの影響は非常に小さく、不揮発性記憶素子の抵抗値はほとんど変化しないことが分かる。一方で、高抵抗状態における不揮発性記憶素子の抵抗値は、ゆらぎの強い影響を受けてかなり大きく変化する確率が高いということが分かる。
　今、もし、高抵抗状態と低抵抗状態の判定点（判定抵抗値、あるいは、抵抗リファレンスレベルＲｒｅｆ）を５０ｋΩと５ｋΩとの中間値（平均値）である２７．５ｋΩに設定したとすると（つまり、これ以上だと高抵抗状態、これ以下だと低抵抗状態と判断すると）、かなり高い確率で、高抵抗状態である不揮発性記憶素子が低抵抗状態にあると誤った判断をしてしまう。つまり、図を見ると、高抵抗状態の２σのエラーバーの端が中間値を示すラインと交差していることがわかる。これは、高抵抗状態（５０ｋΩ）に設定した不揮発性記憶素子の約２．２８％程度の数の不揮発性記憶素子が低抵抗状態にあると誤認するということを示している。しかし、もし判定抵抗値を低抵抗状態（５ｋΩ）により近い点に取ると、この誤認の確率は著しく低下する。例えば、８ｋΩを判定抵抗値であると定めると、この判定抵抗値は４σを示すエラーバーとも交差しなくなる。従って抵抗値の誤認の確率は、０．００３２％以下となる。すなわち、判定抵抗値を低抵抗状態に近い値に設定するだけで、データの読み取り時の誤りの確率を１／１０００程度にすることが可能となるのである。
　以上の結果から、抵抗変化型の不揮発性記憶素子における抵抗値のゆらぎによって誘発されるデータの読み取りエラーの発生確率を低下させるためには、高抵抗状態と低抵抗状態を区別するための判定抵抗値（抵抗リファレンスレベルＲｒｅｆ）を、高抵抗状態での抵抗値と低抵抗状態での抵抗値との中間値よりも、できるだけ低抵抗状態での抵抗値に近く設定すれれば良いということが分かった。通常、抵抗値の判定点は、高抵抗状態での抵抗値と低抵抗状態での抵抗値との中間値に設定される場合が多い。これは素子ばらつきや抵抗値の設定ばらつき等によって、設定抵抗値がばらついた場合の影響を小さくするためである。つまり、抵抗値のばらつきが高抵抗状態と低抵抗状態で同程度のばらつきが起こるとの考えによって、中間値に設定されている。しかしながら、上記のように抵抗値のゆらぎ現象も考慮すれば、抵抗値の判定点（つまり、抵抗リファレンスレベルＲｒｅｆ）は、低抵抗状態での抵抗値と高抵抗状態での抵抗値との中間値よりも低抵抗状態での抵抗値に近づけることが望ましいといえる。
　以上のことから、抵抗変化型の不揮発性記憶素子のデータ読み出し方法として、以下の方法が好ましいことが分かる。つまり、第１及び第２の電極間に第１の極性（例えば、負の極性）を有する電圧を印加した時の第１及び第２の電極間の抵抗が第１の抵抗状態（つまり、低抵抗状態における抵抗値ＲＬ）となり、第１及び第２の電極間に第１の極性とは異なる第２の極性（例えば、正の極性）を有する電圧を印加した時の第１及び第２の電極間の抵抗が第２の抵抗状態（つまり、高抵抗状態における抵抗値ＲＨ（＞ＲＬ））となるような特性を有する抵抗変化型の不揮発性記憶素子からの好ましいデータ読み出し方法は、不揮発性記憶素子の抵抗値を検出する検出ステップと、抵抗リファレンスレベルＲｒｅｆを、低抵抗状態と高抵抗状態の中間値よりも低抵抗状態の抵抗値に近い状態（例えば、ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２）と定め、検出ステップで検出された抵抗値が抵抗リファレンスレベルＲｒｅｆよりも小さい場合に、不揮発性記憶素子の抵抗状態を低抵抗状態と判別し、検出ステップで検出された抵抗値が抵抗リファレンスレベルＲｒｅｆよりも大きい場合に、不揮発性記憶素子の抵抗状態を高抵抗状態と判別する判別ステップとを含む。これにより、不揮発性記憶素子が、第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性（ゆらぎ）を有していても、不揮発性記憶素子の抵抗値のゆらぎによるデータ読み出しエラーが回避され、結果として、不揮発性記憶素子の情報保持能力が向上される。
　ここで、具体的な抵抗リファレンスレベルＲｒｅｆの決定方法としては、例えば、事前に、不揮発性記憶素子の高抵抗状態における抵抗値ＲＨのゆらぎを測定しておき、そのゆらぎの分布における４σの範囲にある抵抗値ＲＨが高抵抗状態と判別されるような基準抵抗値（抵抗値ＲＨのゆらぎにおける平均値から４σ低い抵抗値）を抵抗リファレンスレベルＲｒｅｆと決定すればよい。つまり、上記判別ステップでは、ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２を満たす抵抗リファレンスレベルＲｒｅｆとして、不揮発性記憶素子の第２の抵抗状態における抵抗値ＲＨのゆらぎにおける標準偏差をσとしたときに、そのゆらぎにおける平均値から少なくとも４σ低い抵抗値を抵抗リファレンスレベルＲｒｅｆと定めるのが好ましい。
　なお、抵抗リファレンスレベルＲｒｅｆの範囲を規定するＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２におけるＲＨ、ＲＬの具体的な決定方法としては、例えば、以下のようにしてもよい。
　あらかじめ、後述する第３の実施の形態で説明するような、複数の不揮発性記憶素子からなるメモリセルアレイを準備し、そのメモリセルアレイについて、高抵抗状態における抵抗値ＲＨのゆらぎ（抵抗値の分布）と、低抵抗状態における抵抗値ＲＬのゆらぎ（抵抗値の分布）とを求める。そして、それぞれの分布における代表値ＲＨ、ＲＬを決定し、それらを、抵抗リファレンスレベルＲｒｅｆの範囲を規定するＲＨ、ＲＬとして使用する。
　代表値の決定方法としては、（１）各分布における平均値を代表値とする、（２）各分布を度数分布（横軸が抵抗値、縦軸が度数）で表現し、その度数分布におけるピークとなる抵抗値を代表値とする、（３）各分布を抵抗値の並び（抵抗値の昇順）で表現し、その並びにおけるメディアンとなる抵抗値を代表値とする等の方法がある。
　なお、上記の実施の形態では、Ｔａ酸化物を抵抗変化層に用いた抵抗変化型の不揮発性記憶素子について述べたが、これに限定されず、抵抗値の短時間変動現象が起こる不揮発性記憶素子にも適応可能である。例えば、非特許文献１で報告されている、Ｎｉ酸化物を抵抗変化層に用いた不揮発性記憶素子にでも、上記のように判定抵抗値を決定すれば、データの読み取りエラーの発生確率を低減させることが可能となる。
　上述のように、いずれも抵抗が高い第２の遷移金属酸化物層１０５中に微小なフィラメントが形成され、この微小なフィラメント中で酸化還元反応が起こることでその抵抗値が変化して、積層構造の抵抗変化膜における抵抗変化現象が発生すると考えられる。従って、今回発明者らが発見したゆらぎ現象も、この微小なフィラメント中の導通状態が何らかの影響で変化することによって発生すると考えられる。具体的には、酸素原子が不完全な結合をしたり、乖離をしたりすることで、ゆらぎが発生している可能性が考えられる。また、微小なフィラメント内に存在するダングリングボンドに電子が捕獲されたり、放出されたりすることで、電気的なポテンシャルが変化して抵抗状態がゆらいでいる可能性も考えられる。従って、微小なフィラメントの抵抗状態によって抵抗値が増減するような構造を有する抵抗変化素子では、第１の遷移金属酸化物層１０４を構成する第１の遷移金属と、第２の遷移金属酸化物層１０５を構成する第２の遷移金属が、同じ場合でも、異なる場合でも、ゆらぎ現象は程度の大小はあるものの、必然的に発生する現象であると推測される。そして、このようなゆらぎが発生する抵抗変化型の不揮発性記憶素子では、上記のような手法で判定抵抗値（抵抗リファレンスレベル）を決定すれば、データの読み取りエラーの発生確率を低減させることが可能となる。
　また、上記では、低抵抗状態での抵抗値を５ｋΩ、高抵抗状態での抵抗値を５０ｋΩに設定した場合について詳しく説明したが、設定抵抗値はこれ以外でも良い。例えば、図９には低抵抗状態での抵抗値を２．５ｋΩ、高抵抗状態での抵抗値を２５ｋΩに設定した場合について、図１０には低抵抗状態での抵抗値を１０ｋΩ、高抵抗状態での抵抗値を１００ｋΩに設定した場合について示しているが、いずれの場合でも低抵抗状態での抵抗値と高抵抗状態での抵抗値との中間に判定点を設けると、ゆらぎの影響を大きく受ける可能性が高いことがわかる。いずれも判定点（抵抗リファレンスレベルＲｒｅｆ）を、高抵抗状態の抵抗値と低抵抗状態の抵抗値の中間値よりも低抵抗状態での抵抗値に近い値に設定することで、ゆらぎの影響によるデータ読み出し時のエラーを小さくできる。
　また、上記では、不揮発性記憶素子に接続する負荷抵抗の値を変化させて、広い範囲の設定抵抗値における短時間の抵抗変動のデータを取得し、このデータの分布を評価することで、抵抗変動が設定抵抗値に与える影響を評価したが、この方法に限定されるものではない。例えば、負荷抵抗一定の条件の元で複数回の抵抗値の短時間変動を測定し、このデータを統計処理して、短時間抵抗変動が設定抵抗値に与える影響を評価しても良い。
　（第２の実施の形態）
　第１の実施の形態では、抵抗変化型の不揮発性記憶素子において、低抵抗状態と高抵抗状態の両状態を抵抗値の大小によって判定する場合の抵抗値の判定点をどのように設ければ、ゆらぎ現象の影響を小さくできるかについて述べた。本実施の形態では、低抵抗状態と高抵抗状態の両状態を不揮発性記憶素子に流れる電流の大小によって判定する場合について述べる。
　まず、不揮発性記憶素子の抵抗値のゆらぎ現象を調べるために使用した不揮発性記憶素子と、ゆらぎが設定抵抗値に与える影響を調べる作業とについては、第１の実施の形態と同様である。すなわち、使用した不揮発性記憶素子は、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの酸化物層１０２と、厚さ４０ｎｍのＴａＮで構成された下部電極１０３と、４５ｎｍの第１の酸素不足型のＴａ酸化物層１０４と、５．５ｎｍの第２の酸素不足型のＴａ酸化物層１０５と、５０ｎｍのＩｒで構成された上部電極１０７によって構成される不揮発性記憶素子である。この不揮発性記憶素子に種々の負荷抵抗を接続し、＋２．５Ｖと－２．０Ｖの電圧を印加して不揮発性記憶素子に抵抗変化を生じさせ、高抵抗状態と低抵抗状態に不揮発性記憶素子の抵抗を設定した。その後、室温において、不揮発性記憶素子の抵抗値の短時間変動を測定し、図４、図５のように設定抵抗値に対する関係を求めた。その後、抵抗値の分布を求めて、図７のような、抵抗値の分布曲線を求めた。
　次に、図７の関係を電流に換算した。ここでは、不揮発性記憶素子の実使用時を想定して、負荷抵抗を５ｋΩとして計算した。ここで負荷抵抗を５ｋΩとしたのは、１個の不揮発性記憶素子に、例えば、１個のトランジスタが接続された、いわゆる、１Ｔ１Ｒ構造とした場合、トランジスタのＯＮ抵抗値が５ｋΩ程度となることを想定したためである（実際にこの程度のＯＮ抵抗となるトランジスタを形成することは容易である）。そして、データを読み出す時の電圧は５０ｍＶとした。こうした場合、不揮発性記憶素子に流れる電流値は次式で求めることができる。すなわち、不揮発性記憶素子の抵抗値をＲとした時、これに流れる電流Ｉは、
　Ｉ＝０．０５０／（Ｒ＋５０００）（Ａ）　・・・（３）
となる。この（３）式を使って図７における抵抗値を電流値に変換した結果が図１１である。同様の手続きを使って、高抵抗状態における抵抗値の最小値、低抵抗状態における抵抗値の最大値と最小値についても、電流に換算したときのゆらぎの影響を計算した（図示はしていない）。
　これらの計算結果を使って、抵抗を電流に換算した場合のゆらぎの影響を分かり易くまとめたのが図１２である。ここでは、高抵抗状態での電流値を０．９μＡ（抵抗値では５０ｋΩ）、低抵抗状態での電流設定値を５μＡ（抵抗値５ｋΩ）とした。この図を見ると、電流に換算しても、ゆらぎの影響は低抵抗状態よりも高抵抗状態に強く現れていることがわかる。つまり高抵抗状態での電流値がゆらぎによって大きく変動する確率が高い。例えば、電流値の判定点（つまり、電流リファレンスレベルＩｒｅｆ）を低抵抗状態での設定電流と高抵抗状態での設定電流との中間値に設定した場合、その中間値（２．９５μＡ）を示す線は高抵抗状態における４σの分布を示すエラーバーと交差している。従って、高抵抗状態での電流値が判定点を越える確率（高抵抗状態にある不揮発性記憶素子を低抵抗状態にある不揮発性記憶素子と誤認する確率）は、約０．００３２％～約０．１４％程度ある。しかし、電流値の判定点を、例えば、３．６μＡとすることで、データを誤認する確率は約０．００３２％以下へと低下できる。逆に電流値の判定点を２μＡとすると、データ誤認の確率は約０．１４％以上となって増加する。従って、電流値の判定点は、高抵抗状態での電流値と低抵抗状態での電流値との中間値よりも、できるだけ低抵抗状態での電流値に近い値に設定するのが望ましい。
　不揮発性記憶素子に流れる電流で高抵抗状態と低抵抗状態を判定するような場合でも、通常、電流値の判定点は、高抵抗状態での電流値と低抵抗状態での電流値との中間値に設定される場合が多い。これは素子ばらつきや抵抗値の設定ばらつき等によって、設定電流値がばらついた場合の影響を小さくするためである。しかしながら、上記のように抵抗値のゆらぎ現象も考慮すれば、電流値の判定点（電流リファレンスレベルＩｒｅｆ）は、低抵抗状態での電流値と高抵抗状態での電流値との中間値よりも低抵抗状態での電流値に近づけることが望ましいといえる。
　ここで、第２の実施の形態による判別手法は、第１の実施の形態に比べて、誤判別の確率が低いことを説明する。つまり、不揮発性記憶素子が低抵抗状態にあるか高抵抗状態にあるかの判別手法として、不揮発性記憶素子の抵抗値で判別する（第１の実施の形態）よりも、一定電圧の印加の下で不揮発性記憶素子に流れる電流で判別する（第２の実施の形態）方が、誤判別の確率の観点において好ましいことを説明する。
　不揮発性記憶素子の抵抗状態（高抵抗状態／低抵抗状態）を不揮発性記憶素子の抵抗値で判別する場合（第１の実施の形態）に、抵抗リファレンスレベルＲｒｅｆを、高抵抗状態での抵抗値と低抵抗状態での抵抗値との中間値（ＲＬ＋ＲＨ）／２に定めたとする。その場合には、図８に示される例では、高抵抗状態の２σ、３σ及び４σのエラーバーが中間値を示すラインと交差している（つまり、高抵抗状態にある不揮発性記憶素子が低抵抗状態と誤判定され得る）。
　一方、不揮発性記憶素子の抵抗状態（高抵抗状態／低抵抗状態）を一定電圧の印加の下で不揮発性記憶素子に流れる電流で判別する場合（第２の実施の形態）に、電流リファレンスレベルＩｒｅｆを、高抵抗状態での電流値と低抵抗状態での電流値との中間値（ＩＲＬ＋ＩＲＨ）／２に定めたとする。その場合には、図１２に示される例では、高抵抗状態の４σのエラーバーだけが中間値を示すラインと交差している（つまり、高抵抗状態にある不揮発性記憶素子が低抵抗状態と誤判定され得る）。
　このように、図８と図１２とを比較して分かるように、高抵抗状態と低抵抗状態との中間値をリファレンスレベルと定めた場合には、不揮発性記憶素子の抵抗状態を不揮発性記憶素子の抵抗値で判別するよりも、不揮発性記憶素子の抵抗状態を不揮発性記憶素子に流れる電流で判別するほうが、誤判別の確率が下がる。
　この理由について、さらに詳細に説明する。
　不揮発性記憶素子の抵抗状態を不揮発性記憶素子の抵抗値で判別する場合には、抵抗リファレンスレベルＲｒｅｆとして、中間値（ＲＬ＋ＲＨ）／２が目安になる。ここで、この中間値（ＲＬ＋ＲＨ）／２は、この式が示しているように、高抵抗状態での抵抗値ＲＨによって支配的に決定される。一方、不揮発性記憶素子の抵抗状態を不揮発性記憶素子に流れる電流値で判別する場合には、電流リファレンスレベルＩｒｅｆとして、中間値（ＩＲＬ＋ＩＲＨ）／２が目安になる。ここで、この中間値（ＩＲＬ＋ＩＲＨ）／２は、この式が示しているように、低抵抗状態での電流値ＩＲＬによって支配的に決定される。
　たとえば、高抵抗状態での抵抗値ＲＨと低抵抗状態での抵抗値ＲＬとが、ＲＨ＝１０×ＲＬ（つまり、ＩＲＬ＝１０×ＩＲＨ）の関係となる場合を考える。このとき、ゆらぎが大きい高抵抗状態における抵抗値ＲＨは、中間値（ＲＬ＋ＲＨ）／２に対して、ＲＨ：（ＲＬ＋ＲＨ）／２＝１０：５．５のマージン（約２倍のひらき）である。他方、ゆらぎが大きい高抵抗状態における電流値ＩＲＨは、中間値（ＩＲＬ＋ＩＲＨ）／２に対して、ＩＲＨ：（ＩＲＬ＋ＩＲＨ）／２＝１：５．５のマージン（５～６倍のひらき）がある。したがって、後者の方が、ゆらぎに対して充分なマージンが確保される。
　よって、不揮発性記憶素子の抵抗状態を不揮発性記憶素子の抵抗値で判別する（言い換えると、中間値（ＲＬ＋ＲＨ）／２を目安にして抵抗リファレンスレベルＲｒｅｆを定める）よりも、不揮発性記憶素子に流れる電流で判別する（言い換えると、中間値（ＩＲＬ＋ＩＲＨ）／２を目安にして電流リファレンスレベルＩｒｅｆを定める）ほうが、誤判別の確率が下がる。
　以上のことから、抵抗変化型の不揮発性記憶素子のデータ読み出し方法として、以下の方法が好ましいことが分かる。つまり、第１及び第２の電極間に第１の極性（例えば、負の極性）を有する電圧を印加した時の第１及び第２の電極間の抵抗が第１の抵抗状態（つまり、低抵抗状態における抵抗値ＲＬ）となり、第１及び第２の電極間に第１の極性とは異なる第２の極性（例えば、正の極性）を有する電圧を印加した時の第１及び第２の電極間の抵抗が第２の抵抗状態（つまり、高抵抗状態における抵抗値ＲＨ（＞ＲＬ））となるような特性を有する抵抗変化型の不揮発性記憶素子からの好ましいデータ読み出し方法は、一定電圧の印加の下で不揮発性記憶素子に流れる電流を検出する検出ステップと、前記一定電圧の印加の下で第１の抵抗状態の時に不揮発性記憶素子に流れる電流をＩＬＲ、第２の抵抗状態の時に不揮発性記憶素子に流れる電流をＩＨＲ（＜ＩＬＲ）とした時、電流リファレンスレベルＩｒｅｆを、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬと定め、検出ステップで検出された電流が電流リファレンスレベルＩｒｅｆよりも小さい場合に、不揮発性記憶素子が高抵抗状態にあると判別し、検出ステップで検出された電流が電流リファレンスレベルＩｒｅｆよりも大きい場合に、不揮発性記憶素子が低抵抗状態にあると判別する判別ステップとを含む。これにより、不揮発性記憶素子が、第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性（ゆらぎ）を有していても、不揮発性記憶素子の抵抗値のゆらぎによるデータ読み出しエラーが回避され、結果として、不揮発性記憶素子の情報保持能力が向上される。
　ここで、具体的な電流リファレンスレベルＩｒｅｆの決定方法としては、例えば、事前に、不揮発性記憶素子の高抵抗状態における電流値ＩＨＲのゆらぎを測定しておき、そのゆらぎの分布における４σの範囲にある電流値ＩＨＲが高抵抗状態と判別されるような基準電流値（電流値ＩＨＲのゆらぎにおける平均値から４σ大きい電流値）を電流リファレンスレベルＩｒｅｆと決定すればよい。つまり、上記判別ステップでは、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬを満たす電流リファレンスレベルＩｒｅｆとして、不揮発性記憶素子の第２の抵抗状態における電流値ＩＨＲのゆらぎにおける標準偏差をσとしたときに、そのゆらぎにおける平均値から少なくとも４σ大きい電流値を電流リファレンスレベルＩｒｅｆと定めるのが好ましい。
　なお、電流リファレンスレベルＩｒｅｆの範囲を規定する（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬにおけるＩＲＨ、ＩＲＬの具体的な決定方法としては、例えば、以下のようにしてもよい。
　あらかじめ、後述する第３の実施の形態で説明するような、複数の不揮発性記憶素子からなるメモリセルアレイを準備し、そのメモリセルアレイについて、高抵抗状態における電流値ＩＲＨのゆらぎ（電流値の分布）と、低抵抗状態における電流値ＩＲＬのゆらぎ（電流値の分布）とを求める。そして、それぞれの分布における代表値ＩＲＨ、ＩＲＬを決定し、それらを、電流リファレンスレベルＩｒｅｆの範囲を規定するＩＲＨ、ＩＲＬとして使用する。
　代表値の決定方法としては、（１）各分布における平均値を代表値とする、（２）各分布を度数分布（横軸が電流値、縦軸が度数）で表現し、その度数分布におけるピークとなる電流値を代表値とする、（３）各分布を電流値の並び（電流値の昇順）で表現し、その並びにおけるメディアンとなる電流値を代表値とする等の方法がある。
　なお、上記では不揮発性記憶素子に５ｋΩの負荷がつながった状態を想定し、読み出し電圧（電流値を検出するための一定の印加電圧）は５０ｍＶとした。しかし、これらは、一例として設定した値であり、これ以外の値であっても、ゆらぎが起因のデータ読み出し時エラー抑制の効果は十分に得られる。
　また、上記の例では、ここでは、５ｋΩの抵抗を負荷した状態で高抵抗状態での電流値を０．９μＡ、低抵抗状態での電流設定値を５μＡと設定した場合について詳しく述べたが、電流の設定値はこれに限定されるものではない。例えば図１３には低抵抗状態での電流値を６．７μＡ、高抵抗状態での電流値を１．７ｋΩに設定した場合について、図１４には低抵抗状態での電流値を３．３μＡ、高抵抗状態での電流値を０．４８μＡに設定した場合について示しているが、いずれの場合でも低抵抗状態での電流値と高抵抗状態での電流値との中間に判定点を設けると、ゆらぎの影響を大きく受ける可能性が高いことがわかる。いずれも判定点を中間値よりも低抵抗状態での電流値に近い値に設定することで、ゆらぎの影響によるデータ読み出し時のエラーを小さくできる。
　（第３の実施の形態）
　次に、本発明に係る不揮発性記憶装置の一例、ここでは、１Ｔ１Ｒ型の不揮発性記憶装置について、第３の実施の形態として、説明する。
　［不揮発性記憶装置の構成］
　図１５は、本発明の第３の実施の形態に係る不揮発性記憶装置３００の構成の一例を示すブロック図である。図１５に示すように、不揮発性記憶装置３００は、不揮発性記憶素子Ｒ３１１～Ｒ３２２を具備するメモリセルアレイ３０１と、アドレスバッファ３０２と、制御部３０３と、行デコーダ３０４と、ワード線ドライバ３０５と、列デコーダ３０６と、ビット線／プレート線ドライバ３０７とを備えている。また、ビット線／プレート線ドライバ３０７はセンス回路（センスアンプ）を備えており、ビット線またはプレート線に流れる電流、発生した電圧、あるいは、それら電流及び電圧から算出される抵抗値を測定（算出）することができる。
　メモリセルアレイ３０１は、図１５に示すように、横方向に延びる２本のワード線Ｗ１、Ｗ２と、当該ワード線Ｗ１、Ｗ２と交差して縦方向に延びる２本のビット線Ｂ１、Ｂ２と、当該ビット線Ｂ１、Ｂ２に一対一で対応して設けられる縦方向に延びる２本のプレート線Ｐ１、Ｐ２と、ワード線Ｗ１、Ｗ２及びビット線Ｂ１、Ｂ２との各交差点に対応してマトリクス状に設けられた４個のメモリセルＭＣ３１１、ＭＣ３１２、ＭＣ３２１、ＭＣ３２２とを具備している。なお、メモリセルＭＣ３１１、ＭＣ３１２、ＭＣ３２１、ＭＣ３２２は、それぞれ、選択トランジスタＴ３１１と不揮発性記憶素子Ｒ３１１、選択トランジスタＴ３１２と不揮発性記憶素子Ｒ３１２、選択トランジスタＴ３２１と不揮発性記憶素子Ｒ３２１、選択トランジスタＴ３２２と不揮発性記憶素子Ｒ３２２から構成される。
　なお、これらの各構成要素の個数または本数は上記のものに限定されるわけではない。例えば、メモリセルアレイ３０１は上記のように４個のメモリセルＭＣ３１１～ＭＣ３２２を具備しているが、これは一例であり、５個以上のメモリセルを具備する構成であってもよい。
　なお、上記の構成例では、プレート線はビット線と平行に配置されているが、プレート線はワード線と平行に配置してもよい。また、プレート線は接続されているトランジスタに共通の電位を与える構成としているが、行デコーダ３０４やワード線ドライバ３０５と同様の構成のソース線選択回路やドライバを有し、選択されたソース線と非選択のソース線を異なる電圧（極性も含む）で駆動する構成としてもよい。
　上述した不揮発性記憶素子Ｒ３１１、Ｒ３１２、Ｒ３２１、Ｒ３２２は、第１及び第２の実施の形態において説明した不揮発性記憶素子１００及び２０１に相当する。メモリセルアレイ３０１の構成についてさらに説明すると、メモリセルＭＣ３１１（選択トランジスタＴ３１１及び不揮発性記憶素子Ｒ３１１）は、ビット線Ｂ１とプレート線Ｐ１との間に設けられており、選択トランジスタＴ３１１のソースと不揮発性記憶素子Ｒ３１１とが接続されるべく直列に並んでいる。より詳しくは、選択トランジスタＴ３１１は、ビット線Ｂ１と不揮発性記憶素子Ｒ３１１との間で、ビット線Ｂ１及び不揮発性記憶素子Ｒ３１１と接続されており、不揮発性記憶素子Ｒ３１１は、選択トランジスタＴ３１１とプレート線Ｐ１との間で、選択トランジスタＴ３１１及びプレート線Ｐ１と接続さている。また、選択トランジスタＴ３１１のゲートはワード線Ｗ１に接続されている。
　なお、他の３個の選択トランジスタＴ３１２、Ｔ３２１、Ｔ３２２及びこれらの選択トランジスタＴ３１２、Ｔ３２１、Ｔ３２２と直列に配置される３個の不揮発性記憶素子Ｒ３１２、Ｒ３２１、Ｒ３２２の接続状態は、選択トランジスタＴ３１１及び不揮発性記憶素子Ｒ３１１の場合と同様であるので説明を省略する。
　以上の構成により、選択トランジスタＴ３１１、Ｔ３１２、Ｔ３２１、Ｔ３２２のそれぞれのゲートに、ワード線Ｗ１、Ｗ２を介して所定の電圧（活性化電圧）が供給されると、選択トランジスタＴ３１１、Ｔ３１２、Ｔ３２１、Ｔ３２２のドレイン及びソース間が導通することになる。
　アドレスバッファ３０２は、外部回路（図示せず）からアドレス信号ＡＤＤＲＥＳＳを受け取り、このアドレス信号ＡＤＤＲＥＳＳに基づいて行アドレス信号ＲＯＷを行デコーダ３０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ３０６に出力する。ここで、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ３１１、ＭＣ３１２、ＭＣ３２１、ＭＣ３２２のうちの選択されるメモリセルのアドレスを示す信号である。また、行アドレス信号ＲＯＷは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号ＣＯＬＵＭＮは、同じく列のアドレスを示す信号である。
　制御部３０３は、外部回路から受け取ったモード選択信号ＭＯＤＥに応じて、書き込みモード、消去モード及び読み出しモードのうちのいずれか１つのモードを選択し、選択したモードに対応する制御を行う。なお、本実施の形態では、書き込みモードとは、不揮発性記憶素子を低抵抗状態にすることをいい、消去モードとは、不揮発性記憶素子を高抵抗状態にすることをいい、読み出しモードとは、不揮発性記憶素子からデータを読み出す（不揮発性記憶素子の抵抗状態を判別する）ことをいう。以下、電圧印加の場合、プレート線を基準に各電圧が印加されるものとする。
　書き込みモードにおいて、制御部３０３は、外部回路から受け取った入力データＤｉｎに応じて、「書き込み電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。
　読み出しモードの場合、制御部３０３は、「読み出し電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。この読み出しモードでは、制御部３０３はさらに、ビット線／プレート線ドライバ３０７から出力される信号ＩＲＥＡＤを受け取り（検出ステップ）、この信号ＩＲＥＡＤに応じたビット値を示す出力データＤｏｕｔを外部回路へ出力する（判別ステップ）。この信号ＩＲＥＡＤは、読み出しモードのときにプレート線Ｐ１、Ｐ２を流れる電流の電流値を示す信号である。
　また、消去モードにおいて、制御部３０３は、「消去電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。
　行デコーダ３０４は、アドレスバッファ３０２から出力された行アドレス信号ＲＯＷを受け取り、この行アドレス信号ＲＯＷに応じて、２本のワード線Ｗ１、Ｗ２のうちの一方を選択する。ワード線ドライバ３０５は、行デコーダ３０４の出力信号に基づいて、行デコーダ３０４によって選択されたワード線に活性化電圧を印加する。
　列デコーダ３０６は、アドレスバッファ３０２から出力された列アドレス信号ＣＯＬＵＭＮを受け取り、この列アドレス信号ＣＯＬＵＭＮに応じて、２本のビット線Ｂ１、Ｂ２のうちの一方を選択するとともに、選択されたビット線に対応する、２本のプレート線Ｐ１、Ｐ２のうちの一方を選択する。
　ビット線／プレート線ドライバ３０７は、制御部３０３から「書き込み電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６の出力信号に基づいて、列デコーダ３０６によって選択されたビット線と選択されたプレート線間に書き込み電圧ＶＷＲＩＴＥ（書き込み電圧パルス）を印加する。
　また、ビット線／プレート線ドライバ３０７は、制御部３０３から「読み出し電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６の出力信号に基づいて、列デコーダ３０６によって選択されたビット線と同じく選択されたプレート線間に読み出し電圧ＶＲＥＡＤを印加する。その後、ビット線／プレート線ドライバ３０７は、そのプレート線を流れる電流の電流値を示す信号ＩＲＥＡＤを制御部３０３に出力する。
　さらに、ビット線／プレート線ドライバ３０７は、制御部３０３から「消去電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６の出力信号に基づいて、列デコーダ３０６によって選択されたビット線と同じく選択されたプレート線間に消去電圧ＶＲＥＳＥＴ（消去電圧パルス）を印加する。
　ここで、書き込み電圧ＶＷＲＩＴＥの電圧値は、例えば－２．４Ｖに設定され、そのパルス幅が１００ｎｓに設定される。また、読み出し電圧ＶＲＥＡＤの電圧値は、例えば＋０．４Ｖに設定される。さらに、消去電圧ＶＲＥＳＥＴの電圧値は、例えば＋１．８Ｖに設定され、そのパルス幅は１００ｎｓに設定される。
　［不揮発性記憶装置の動作］
　以下、上述したように構成される不揮発性記憶装置３００の動作例を、上記の書き込みモード、消去モード及び読み出しモードの各モードに分けて説明する。
　以下では、制御部３０３が、外部回路から受け取る入力データＤｉｎとしては、不揮発性記憶素子が低抵抗状態にある場合を「１」対応させ、高抵抗状態にある場合を「０」に対応させている。
　なお、説明の便宜上、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ３１１のアドレスを示す信号であるものとする。
　〔書き込みモード〕
　制御部３０３は、外部回路から入力データＤｉｎを受け取る。ここで、制御部３０３は、この入力データＤｉｎが「１」である場合に、「書き込み電圧印加」を示す制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。一方、制御部３０３は、入力データＤｉｎが「０」である場合には制御信号ＣＯＮＴを出力しない。
　ビット線／プレート線ドライバ３０７は、制御部３０３から「書き込み電圧印加」を示す制御信号ＣＯＮＴを受け取ると、列デコーダ３０６によって選択されたビット線Ｂ１と選択されたプレート線Ｐ１間に書き込み電圧ＶＷＲＩＴＥ（書き込み電圧パルス）を印加する。
　このとき、行デコーダ３０４によって選択されたワード線Ｗ１には、ワード線ドライバ３０５によって活性化電圧が印加されている。そのため、選択トランジスタＴ３１１のドレイン及びソース間が導通状態となっている。
　その結果、書き込み電圧ＶＷＲＩＴＥ、すなわち電圧値が－２．４Ｖでパルス幅が１００ｎｓの書き込み電圧パルスが、ビット線を基準にしてプレート線に出力され、メモリセルＭＣ３１１に印加される。これにより、パルス電圧印加部によって書き込み過程が実行され、メモリセルＭＣ３１１の不揮発性記憶素子Ｒ３１１の抵抗値は、高抵抗状態から低抵抗状態へと変化する。他方、メモリセルＭＣ３２１、ＭＣ３２２には書き込み電圧パルスは印加されず、且つメモリセルＭＣ３１２の選択トランジスタＴ３１２のゲートには活性化電圧が印加されないため、メモリセルＭＣ３１２、ＭＣ３２１、ＭＣ３２２の不揮発性記憶素子の抵抗状態は変化しない。
　このようにして、不揮発性記憶素子Ｒ３１１のみを低抵抗状態へ変化させることができ、これにより、メモリセルＭＣ３１１に、低抵抗状態に対応する「１」を示すデータが書き込まれる。
　なお、メモリセルＭＣ３１１への書き込みが完了すると、アドレスバッファ３０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力され、上記の不揮発性記憶装置３００の書き込みモードにおける動作が、メモリセルＭＣ３１１以外のメモリセルに対して繰り返される。
　〔読み出しモード〕
　制御部３０３は、「読み出し電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。
　ビット線／プレート線ドライバ３０７は、制御部３０３から「読み出し電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６によって選択されたビット線Ｂ１と選択されたプレート線Ｐ１間に読み出し電圧ＶＲＥＡＤを印加する。
　このとき、行デコーダ３０４によって選択されたワード線Ｗ１には、ワード線ドライバ３０５によって活性化電圧が印加されている。そのため、選択トランジスタＴ３１１のドレイン及びソース間が導通状態となっている。
　このため、読み出し電圧ＶＲＥＡＤとして、例えば電圧値が＋０．４Ｖの測定電圧が、ビット線を基準にしてプレート線に出力され、メモリセルＭＣ３１１に印加される。これにより、不揮発性記憶素子Ｒ３１１の抵抗値に応じた電流値を示す読み出し電流が、不揮発性記憶素子Ｒ３１２を介して、ビット線Ｂ１からプレート線Ｐ１に流れ込む。読み出し電圧ＶＲＥＡＤは、メモリセルに印加されてもメモリセルの抗変化素子の抵抗値が変化しないような十分低い電圧である。
　なお、メモリセルＭＣ３２１、ＭＣ３２２には測定電圧が印加されず、且つメモリセルＭＣ３１２の選択トランジスタＴ３１２のゲートには活性化電圧が印加されないため、メモリセルＭＣ３１２、ＭＣ３２１、ＭＣ３２２には上記電流が流れない。
　次に、ビット線に接続されたセンスアンプ（図示せず）は、ビット線Ｂ１に流れる読み出し電流の電流値を示す信号ＩＲＥＡＤを制御部３０３に出力する。つまり、制御部３０３は、不揮発性記憶素子に流れる電流を検出する（検出ステップ）。
　制御部３０３は、その信号ＩＲＥＡＤに示された電流値に応じた出力データＤｏｕｔを決定し（判別ステップ）、外部へ出力する。例えば、信号ＩＲＥＡＤに示された電流値が、不揮発性記憶素子Ｒ３１１が低抵抗状態のときに流れる電流の電流値に相当する場合、制御部３０３は、「１」を示す出力データＤｏｕｔを出力する。
　このようにして、メモリセルＭＣ３１１のみに当該メモリセルＭＣ３１１の不揮発性記憶素子Ｒ３１１の抵抗値に応じた電流が流れ、当該電流がビット線Ｂ１からプレート線Ｐ１に流出される。これにより、メモリセルＭＣ３１１から「１」を示すデータが読み出される。
　このような読み出しモードにおける制御手順の詳細は、図１６の（ａ）に示される通りである。図１６の（ａ）は、制御部３０３によるデータ読み取りの主要な手順を示すフローチャートである。まず、制御部３０３は、検出ステップとして、ビット線／プレート線ドライバ３０７からの信号（電流値）ＩＲＥＡＤを読み出すことで、不揮発性記憶素子に流れる電流を検出する（Ｓ１０）。次に、制御部３０３は、判別ステップとして、低抵抗状態の時に不揮発性記憶素子に流れる電流をＩＬＲ、高抵抗状態の時に不揮発性記憶素子に流れる電流をＩＨＲ（＜ＩＬＲ）とした時、電流リファレンスレベルＩｒｅｆを、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬと定めたうえで、検出ステップＳ１０で検出された電流値ＩＲＥＡＤと電流リファレンスレベルＩｒｅｆとを比較し（Ｓ１１）、その結果、電流値ＩＲＥＡＤが電流リファレンスレベルＩｒｅｆよりも小さい場合に、その不揮発性記憶素子が高抵抗状態にあると判別し（Ｓ１２）、一方、電流値ＩＲＥＡＤが前記電流リファレンスレベルＩｒｅｆよりも大きい場合に、その不揮発性記憶素子が低抵抗状態にあると判別する（Ｓ１３）。なお、電流値ＩＲＥＡＤと電流リファレンスレベルＩｒｅｆとが等しい場合には、低抵抗状態及び高抵抗状態のいずれの判別をしてもよい。以上の手順により、不揮発性記憶素子に流れる電流値に基づいて不揮発性記憶素子の抵抗状態を安定して判別することができる。
　なお、図１６の（ａ）に示される例では、制御部３０３は、一定の電圧が印加されたときに不揮発性記憶素子に流れる電流値ＩＲＥＡＤに基づいて不揮発性記憶素子の抵抗状態を判別したが、ビット線／プレート線ドライバ３０７から制御部３０３に出力される信号が不揮発性記憶素子の抵抗値を示す信号（抵抗値ＲＲＥＡＤ）である場合には、その抵抗値ＲＲＥＡＤに基づいて不揮発性記憶素子の抵抗状態を判別してもよい。図１６の（ｂ）は、そのような、不揮発性記憶素子の抵抗値に基づいて不揮発性記憶素子の抵抗状態を判別する場合における、制御部３０３によるデータ読み取りの主要な手順を示すフローチャートである。
　まず、制御部３０３は、検出ステップとして、ビット線／プレート線ドライバ３０７からの信号（ここでは、抵抗値ＲＲＥＡＤとする）を読み出すことで、不揮発性記憶素子の抵抗値を検出する（Ｓ２０）。次に、制御部３０３は、判別ステップとして、低抵抗状態の時における不揮発性記憶素子の抵抗値をＲＬ、高抵抗状態の時における不揮発性記憶素子の抵抗値をＲＨ（＞ＲＬ）とした時、抵抗リファレンスレベルＲｒｅｆを、ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２と定めたうえで、検出ステップＳ２０で検出された抵抗値ＲＲＥＡＤと抵抗リファレンスレベルＲｒｅｆとを比較し（Ｓ２１）、その結果、抵抗値ＲＲＥＡＤが抵抗リファレンスレベルＲｒｅｆよりも小さい場合に、その不揮発性記憶素子の抵抗状態を低抵抗状態と判別し（Ｓ２２）、一方、抵抗値ＲＲＥＡＤが前記抵抗リファレンスレベルＲｒｅｆよりも大きい場合に、その不揮発性記憶素子の抵抗状態を高抵抗状態と判別する（Ｓ２３）。これにより、不揮発性記憶素子の抵抗値に基づいて不揮発性記憶素子の抵抗状態を安定して判別することができる。
　なお、メモリセルＭＣ３１１の不揮発性記憶素子Ｒ３１１の抵抗値の測定は、あらかじめ不揮発性記憶素子Ｒ３１１にプリチャージした電圧が不揮発性記憶素子Ｒ３１１の抵抗値に対応した時定数で減衰する過程の電圧を測定してもよい。
　このようにしてメモリセルＭＣ３１１からの読み出しが完了すると、アドレスバッファ３０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力され、上記の不揮発性記憶装置３００の読み出しモードにおける動作が、メモリセルＭＣ３１１以外のメモリセルに対して繰り返される。
　〔消去モード〕
　消去モードにおいては、制御部３０３は、「消去電圧印加」を示す制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。
　ビット線／プレート線ドライバ３０７は、制御部３０３から「消去電圧印加」を示す制御信号ＣＯＮＴを受け取ると、列デコーダ３０６によって選択されたビット線Ｂ１と選択されたプレート線Ｐ１間に消去電圧ＶＲＥＳＥＴ（消去電圧パルス）を印加する。
　このとき、行デコーダ３０４によって選択されたワード線Ｗ１には、ワード線ドライバ３０５によって活性化電圧が印加されている。そのため、選択トランジスタＴ３１１のドレイン及びソース間が導通状態となっている。
　その結果、消去電圧ＶＲＥＳＥＴ、すなわち電圧値が＋１．８Ｖでパルス幅が１００ｎｓの消去電圧パルスが、ビット線を基準にしてプレート線に出力され、メモリセルＭＣ３１１に印加される。これにより、パルス電圧印加部によって消去過程が実行され、メモリセルＭＣ３１１の不揮発性記憶素子Ｒ３１１の抵抗値は、低抵抗状態から高抵抗状態へと変化する。他方、メモリセルＭＣ３２１、ＭＣ３２２には消去電圧パルスは印加されず、且つメモリセルＭＣ３１２の選択トランジスタＴ３１２のゲートには活性化電圧が印加されないため、メモリセルＭＣ３１２、ＭＣ３２１、ＭＣ３２２の不揮発性記憶素子の抵抗状態は変化しない。
　なお、本実施の形態では、読み出しモードにおいて、制御部３０３が検出ステップと判別ステップとを実行したが、ビット線／プレート線ドライバ３０７に内蔵された、あるいは、独立に設けられたセンスアンプが、制御部３０３に代わり、検出ステップを実行、あるいは、検出ステップと判別ステップとを実行してもよい。つまり、検出ステップと判別ステップについては、制御部３０３とセンスアンプとが適宜、処理を分担して実行してもよい。ここで、メモリセルに印加される消去電圧ＶＲＥＳＥＴの絶対値は、書き込み電圧ＶＷＲＩＴＥの絶対値より小さいが、書き込み時のトランジスタはソースフォロア接続となっており、書き込み時のトランジスタのオン抵抗は消去時のトランジスタのオン抵抗より高くなっているため、抵抗変化素子にかかる電圧の絶対値は消去時の方が大きくなる。
　（第４の実施の形態）
　次に、本発明に係る不揮発性記憶装置の他の一例、ここでは、クロスポイント型の不揮発性記憶装置について、第４の実施の形態として、説明する。ここで、クロスポイント型の不揮発性記憶装置とは、ワード線とビット線との交点（立体交差点）にアクティブ層を介在させた態様の記憶装置である。
　［不揮発性記憶装置の構成］
　図１７は、本発明の第４の実施の形態に係る不揮発性記憶装置４００の構成の一例を示すブロック図である。図１７に示すように、クロスポイント型の不揮発性記憶装置４００は、不揮発性記憶素子Ｒ１１～Ｒ３３を具備するメモリセルアレイ４０１と、アドレスバッファ４０２と、制御部４０３と、行デコーダ４０４と、ワード線ドライバ４０５と、列デコーダ４０６と、ビット線ドライバ４０７とを備えている。また、ビット線ドライバ４０７はセンス回路を備えており、ビット線に流れる電流や、発生した電圧、あるいは、それら電流及び電圧から算出される抵抗値を測定（算出）することができる。
　メモリセルアレイ４０１は、図１７に示すように、互いに平行にして横方向に延びるように形成された複数のワード線Ｗ１、Ｗ２、Ｗ３、…と、これらのワード線Ｗ１、Ｗ２、Ｗ３、…と交差し、互いに平行にして縦方向に延びるように形成された複数のビット線Ｂ１、Ｂ２、Ｂ３、…とを具備している。ここで、ワード線Ｗ１、Ｗ２、Ｗ３、…は、基板（図示せず）の主面に平行な第１の平面内において形成されており、ビット線Ｂ１、Ｂ２、Ｂ３、…は、その第１の平面より上方または下方に位置し且つ第１の平面に実質的に平行な第２の平面内において形成されている。そのため、ワード線Ｗ１、Ｗ２、Ｗ３、…とビット線Ｂ１、Ｂ２、Ｂ３、…とは立体交差しており、その立体交差点に対応して、複数のメモリセルＭＣ１１、ＭＣ１２、ＭＣ１３、ＭＣ２１、ＭＣ２２、ＭＣ２３、ＭＣ３１、ＭＣ３２、ＭＣ３３、…（以下、「メモリセルＭＣ１１、ＭＣ１２、…」と表す）が設けられている。
　個々のメモリセルＭＣ１１、ＭＣ１２、…は、それぞれ、直列に接続された不揮発性記憶素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ３１、Ｒ３２、Ｒ３３、…と、例えば双方向ダイオードで構成される電流制御素子Ｄ１１、Ｄ１２、Ｄ１３、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ３１、Ｄ３２、Ｄ３３、…とを具備している。当該不揮発性記憶素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ３１、Ｒ３２、Ｒ３３、…は、ビット線Ｂ１、Ｂ２、Ｂ３、…と接続され、電流制御素子Ｄ１１、Ｄ１２、Ｄ１３、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ３１、Ｄ３２、Ｄ３３、…は、不揮発性記憶素子及びワード線Ｗ１、Ｗ２、Ｗ３…とそれぞれ接続されている。なお、これらの不揮発性記憶素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ３１、Ｒ３２、Ｒ３３、…として、第１及び第２の実施の形態の不揮発性記憶素子１００、２０１を用いることができる。また、電流制御素子Ｄ１１、Ｄ１２、Ｄ１３、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ３１、Ｄ３２、Ｄ３３、…としては、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｒａｔｏｒ　Ｍｅｔａｌ）ダイオードやＭＳＭ（Ｍｅｔａｌ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｍｅｔａｌ）ダイオード、あるいはバリスタ等を用いることができる。
　アドレスバッファ４０２は、外部回路（図示せず）からアドレス信号ＡＤＤＲＥＳＳを受け取り、このアドレス信号ＡＤＤＲＥＳＳに基づいて行アドレス信号ＲＯＷを行デコーダ４０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ４０６に出力する。ここで、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ１２、ＭＣ２１、…のうちの選択されるメモリセルのアドレスを示す信号である。また、行アドレス信号ＲＯＷは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号ＣＯＬＵＭＮは、同じく列のアドレスを示す信号である。
　以下、電圧印加の場合、ビット線を基準に各電圧が印加されるものとする。
　制御部４０３は、外部回路から受け取ったモード選択信号ＭＯＤＥに応じて、書き込みモード、消去モード及び読み出しモードのうちのいずれか１つのモードを選択し、選択したモードに対応する制御を行う。
　書き込みモード、消去モーにおいて、制御部４０３は、外部回路から受け取った入力データＤｉｎに応じて、書き込み電圧パルス、消去電圧パルスをワード線ドライバ４０５に出力する。
　さらに、読み出しモードの場合、制御部４０３は、読み出し電圧をワード線ドライバ４０５に出力する。この読み出しモードでは、制御部４０３はさらに、ビット線ドライバ４０７から出力される信号ＩＲＥＡＤを受け取り（検出ステップ）、この信号ＩＲＥＡＤに応じたビット値を示す出力データＤｏｕｔを外部回路へ出力する（判別ステップ）。この信号ＩＲＥＡＤは、読み出しモードのときにワード線Ｗ１、Ｗ２、Ｗ３、…を流れる電流の電流値を示す信号である。
　行デコーダ４０４は、アドレスバッファ４０２から出力された行アドレス信号ＲＯＷを受け取り、この行アドレス信号ＲＯＷに応じて、ワード線Ｗ１、Ｗ２、Ｗ３、…のうちの何れか一つを選択する。ワード線ドライバ４０５は、行デコーダ４０４の出力信号に基づいて、行デコーダ４０４によって選択されたワード線に活性化電圧を印加する。
　列デコーダ４０６は、アドレスバッファ４０２から出力された列アドレス信号ＣＯＬＵＭＮを受け取り、この列アドレス信号ＣＯＬＵＭＮに応じて、ビット線Ｂ１、Ｂ２、Ｂ３、…のうちの何れか一つを選択する。
　ビット線ドライバ４０７は、列デコーダ４０６の出力信号に基づいて、列デコーダ４０６によって選択されたビット線を接地状態にする。
　なお、本実施の形態は、１層型のクロスポイント型不揮発性記憶装置であるが、メモリセルアレイを積層することにより複層型のクロスポイント型不揮発性記憶装置としてもよい。
　また、不揮発性記憶素子と電流制御素子とは、その位置関係が入れ替わっていてもよい。すなわち、ビット線が不揮発性記憶素子に、ワード線が電流制御素子にそれぞれ接続されていてもよい。
　さらに、ビット線及び／またはワード線が不揮発性記憶素子における電極を兼ねるような構成であってもよい。
　［不揮発性記憶装置の動作］
　以下、上述したように構成される不揮発性記憶装置４００の動作例を、上記の、書き込みモード、消去モー及び読み出しモードの各モードに分けて説明する。なお、ビット線及びワード線を選択する方法、並びに電圧パルスを印加する方法などについては、周知のものが利用可能であるため、詳細な説明を省略する。
　以下では、メモリセルＭＣ２２に対して書き込み／読み出しを行う場合を例にして説明する。なお、一般的に、メモリセルを構成する電流制御素子（ダイオード）のオン抵抗は、トランジスタのオン抵抗より高いため、書き込み、消去、読み出しの各モードにおいてメモリセルに印加される電圧は、トランジスタで構成されるメモリセルの場合より高くなる。
　〔書き込みモード〕
　メモリセルＭＣ２２に「１」を表すデータを書き込む（記憶する）場合、ビット線ドライバ４０７によりビット線Ｂ２が接地され、ワード線ドライバ４０５によりワード線Ｗ２と制御部４０３とが電気的に接続される。そして、制御部４０３により、ワード線Ｗ２に書き込み電圧パルスが印加される。ここで、書き込み電圧パルスの電圧値は例えば－４．０Ｖに、パルス幅は１００ｎｓに設定される。この書き込み電圧は、電流制御素子をオンさせ、かつ抵抗変化素子には低抵抗化を起こさせるような書き込み電圧を印加可能な電圧である。
　以上のような動作により、パルス電圧印加部によって書き込み過程が実行され、メモリセルＭＣ２２の不揮発性記憶素子Ｒ２２には書き込み電圧パルスが印加されるので、メモリセルＭＣ２２の不揮発性記憶素子Ｒ２２は、「１」に対応する低抵抗状態になる。
　〔消去モード〕
　メモリセルＭＣ２２に「０」を表すデータを書き込む（消去する）場合には、ビット線ドライバ４０７によりビット線Ｂ２が接地され、ワード線ドライバ４０５によりワード線Ｗ２と制御部４０３とが電気的に接続される。そして、制御部４０３により、ワード線Ｗ２に消去電圧パルスが印加される。ここで、消去電圧パルスの電圧値は例えば＋５．０Ｖに、パルス幅は１００ｎｓに設定される。この消去電圧は、電流制御素子をオンさせ、かつ抵抗変化素子には書き込み電圧の絶対値より大きい絶対値を有し抵抗変化素子を高抵抗化させるような消去電圧を印加可能な電圧である。
　以上のような動作により、パルス電圧印加部によって消去過程が実行され、メモリセルＭＣ２２の不揮発性記憶素子Ｒ２２には消去電圧パルスが印加されるので、メモリセルＭＣ２２の不揮発性記憶素子Ｒ２２は、「０」に対応する高抵抗状態になる。
　〔読み出しモード〕
　メモリセルＭＣ２２に書き込まれているデータを読み出す場合、ビット線ドライバ４０７によりビット線Ｂ２が接地され、ワード線ドライバ４０５によりワード線Ｗ２と制御部４０３とが電気的に接続される。そして、制御部４０３により、ワード線Ｗ２に読出電圧が印加される。ここで、読出電圧の電圧値は例えば＋２．８Ｖに設定される。この読み出し電圧は、電流制御素子をオンさせ、かつ抵抗変化素子には抵抗変化を起こさせないような読み出し電圧を印加可能な電圧である。
　メモリセルＭＣ２２に読出電圧が印加されると、メモリセルＭＣ２２の不揮発性記憶素子Ｒ２２の抵抗値に応じた電流値を有する電流がビット線Ｂ２とワード線Ｗ２との間に流れる。制御部４０３は、この電流の電流値を検知し（検出ステップ）、その電流値と読出電圧とに基づいてメモリセルＭＣ２２の抵抗状態を検出する（判別ステップ）。
　メモリセルＭＣ２２の不揮発性記憶素子Ｒ２２が低抵抗状態であれば、メモリセルＭＣ２２に書き込まれているデータが「１」であることが分かる。また、高抵抗状態であれば、メモリセルＭＣ２２に書き込まれているデータが「０」であることが分かる。
　このような読み出しモードにおける制御手順の詳細は、図１６の（ａ）及び（ｂ）に示される通りである。不揮発性記憶素子に流れる電流値ＩＲＥＡＤ、あるいは、不揮発性記憶素子の抵抗値ＲＲＥＡＤを示す信号がワード線ドライバ４０５から送られてくる点が、第３の実施の形態における１Ｔ１Ｒ型の不揮発性記憶装置と異なるだけであり、読み出しモードにおける制御部４０３のその他の処理（検出ステップ、判別ステップ等）は、第３の実施の形態における制御部３０３と同様である。
　なお、上記では、ビット線を接地し、ワード線に所定の電圧パルスを印加するような構成について説明したが、ビット線、ワード線それぞれに別々の電圧パルスを印加し、その電位差が所定で電圧になるように構成してもよい。
　また、本実施の形態では、読み出しモードにおいて、制御部４０３が検出ステップと判別ステップとを実行したが、ワード線ドライバ４０５等に内蔵された、あるいは、独立に設けられたセンスアンプが、制御部４０３に代わり、検出ステップを実行、あるいは、検出ステップと判別ステップとを実行してもよい。つまり、検出ステップと判別ステップについては、制御部４０３とセンスアンプとが適宜、処理を分担して実行してもよい。
　以上、本発明に係るデータの読み出し方法及び不揮発性記憶装置について、第１～第４の実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない範囲で、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態における構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。
　たとえば、上記実施の形態では、一定の電圧が印加されたときに不揮発性記憶素子に流れる電流値、又は、不揮発性記憶素子の抵抗値に基づいて、その不揮発性記憶素子の抵抗状態を判別したが、本発明は、このような情報による判別方法だけに限定されない。
　たとえば、不揮発性記憶素子に一定電流を印加したときに不揮発性記憶素子で生じる電圧（つまり、電圧降下）に基づいて不揮発性記憶素子の抵抗状態を判別してもよいし、不揮発性記憶素子と一定容量のコンデンサとで定まる時定数（又は、時定数に対応する時間を示すカウンタの値）に基づいて不揮発性記憶素子の抵抗状態を判別してもよい。いずれの方法であっても、不揮発性記憶素子の抵抗状態を判別する基準となるリファレンスレベルを、不揮発性記憶素子が低抵抗状態にあるときの物性値と高抵抗状態にあるときの物性値との中間値よりも低抵抗状態にあるときの物性値に近い値にしておくことで、本発明による効果を得ることができる。
　本発明は、印加される電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置として、特に、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子へ適用が可能である。
　１００、２０１、Ｒ１１～Ｒ３３、Ｒ３１１～Ｒ３２２　抵抗変化型の不揮発性記憶素子
　１０１　基板
　１０２　酸化物層
　１０３　下部電極
　１０４　第１の遷移金属酸化物層（第１の酸素不足型のタンタル酸化物層、第１の酸素不足型のハフニウム酸化物層、第１の酸素不足型のジルコニウム酸化物層等）
　１０５　第２の遷移金属酸化物層（第２のタンタル酸化物層、第２のハフニウム酸化物層、第２のジルコニウム酸化物層、チタン酸化物層等）
　１０６　抵抗変化層
　１０７　上部電極
　２０２　負荷抵抗
　２０３　端子
　２０４　端子
　３００、４００　不揮発性記憶装置
　３０１、４０１　メモリセルアレイ
　３０２、４０２　アドレスバッファ
　３０３、４０３　制御部
　３０４、４０４　行デコーダ
　３０５、４０５　ワード線ドライバ
　３０６、４０６　列デコーダ
　３０７　ビット線／プレート線ドライバ
　４０７　ビット線ドライバ
　ＭＣ１１～ＭＣ３３、ＭＣ３１１～ＭＣ３２２　メモリセル
　Ｔ３１１～Ｔ３２２　選択トランジスタ
　Ｄ１１～Ｄ３３　電流制御素子

Claims (22)

  1. 　抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、
    　前記不揮発性記憶素子は、
    　第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、
    　前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、
    　前記データ読み出し方法は、
    　一定電圧の印加の下で前記不揮発性記憶素子に流れる電流を検出する検出ステップと、
    　前記一定電圧の印加の下で前記第１の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＬＲ、前記第２の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＨＲ（＜ＩＬＲ）とした時、電流リファレンスレベルＩｒｅｆを、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬと定め、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも小さい場合に、前記不揮発性記憶素子が高抵抗状態にあると判別し、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも大きい場合に、前記不揮発性記憶素子が低抵抗状態にあると判別する判別ステップとを含む
    　不揮発性記憶素子のデータ読み出し方法。
  2. 　前記不揮発性記憶素子は、前記第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子である、請求項１に記載の不揮発性記憶素子のデータ読み出し方法。
  3. 　前記判別ステップでは、前記（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬを満たす前記電流リファレンスレベルＩｒｅｆとして、前記不揮発性記憶素子の前記第２の抵抗状態における電流値ＩＨＲの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも４σ大きい電流値を前記電流リファレンスレベルＩｒｅｆと定める、請求項２に記載の不揮発性記憶素子のデータ読み出し方法。
  4. 　抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、
    　前記不揮発性記憶素子は、
    　第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、
    　前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、
    　前記データ読み出し方法は、
    　前記不揮発性記憶素子の抵抗値を検出する検出ステップと、
    　抵抗リファレンスレベルＲｒｅｆを、ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２と定め、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルＲｒｅｆよりも小さい場合に、前記不揮発性記憶素子の抵抗状態を低抵抗状態と判別し、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルＲｒｅｆよりも大きい場合に、前記不揮発性記憶素子の抵抗状態を高抵抗状態と判別する判別ステップとを含む
    　不揮発性記憶素子のデータ読み出し方法。
  5. 　前記不揮発性記憶素子は、前記第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子である、請求項４に記載の不揮発性記憶素子のデータ読み出し方法。
  6. 　前記判別ステップでは、前記ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２を満たす前記抵抗リファレンスレベルＲｒｅｆとして、前記不揮発性記憶素子の前記第２の抵抗状態における抵抗値ＲＨの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも４σ低い抵抗値を前記抵抗リファレンスレベルＲｒｅｆと定める、請求項５に記載の不揮発性記憶素子のデータ読み出し方法。
  7. 　前記抵抗変化層は第１の遷移金属で構成される第１の遷移金属酸化物と第２の遷移金属で構成される第２の遷移金属酸化物との積層構造で構成され、当該第１の遷移金属酸化物の酸素不足度が、当該第２の遷移金属酸化物の酸素不足度より大きい、請求項１～６のいずれか１項に記載の不揮発性記憶素子のデータ読み出し方法。
  8. 　前記第２の遷移金属酸化物の抵抗値は、前記第１の遷移金属酸化物の抵抗値より大きい、請求項７に記載の不揮発性記憶素子のデータ読み出し方法。
  9. 　前記第１の遷移金属と前記第２の遷移金属は同じ金属である、請求項７または８に記載の不揮発性記憶素子のデータ読み出し方法。
  10. 　前記第１の遷移金属と前記第２の遷移金属はタンタルで構成される、請求項９に記載の不揮発性記憶素子のデータ読み出し方法。
  11. 　前記第１の遷移金属と前記第２の遷移金属は異なる金属であり、
    　前記第２の遷移金属の標準電極電位は、前記第１の遷移金属の標準電極電位より低い、請求項７または８に記載の不揮発性記憶素子のデータ読み出し方法。
  12. 　不揮発性記憶装置であって、
    　抵抗変化型の不揮発性記憶素子と、
    　前記不揮発性記憶素子からデータを読み出す制御部とを備え、
    　前記不揮発性記憶素子は、
    　第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、
    　前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、
    　前記制御部は、
    　一定電圧の印加の下で前記不揮発性記憶素子に流れる電流を検出する検出ステップと、
    　前記一定電圧の印加の下で前記第１の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＬＲ、前記第２の抵抗状態の時に前記不揮発性記憶素子に流れる電流をＩＨＲ（＜ＩＬＲ）とした時、電流リファレンスレベルＩｒｅｆを、（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬと定め、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも小さい場合に、前記不揮発性記憶素子が高抵抗状態にあると判別し、前記検出ステップで検出された電流が前記電流リファレンスレベルＩｒｅｆよりも大きい場合に、前記不揮発性記憶素子が低抵抗状態にあると判別する判別ステップとを実行する
    　不揮発性記憶装置。
  13. 　前記不揮発性記憶素子は、前記第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子である、請求項１２に記載の不揮発性記憶装置。
  14. 　前記制御部は、前記判別ステップで、前記（ＩＲＬ＋ＩＲＨ）／２＜Ｉｒｅｆ＜ＩＲＬを満たす前記電流リファレンスレベルＩｒｅｆとして、前記不揮発性記憶素子の前記第２の抵抗状態における電流値ＩＨＲの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも４σ大きい電流値を前記電流リファレンスレベルＩｒｅｆと定める、請求項１３に記載の不揮発性記憶装置。
  15. 　不揮発性記憶装置であって、
    　抵抗変化型の不揮発性記憶素子と、
    　前記不揮発性記憶素子からデータを読み出す制御部とを備え、
    　前記不揮発性記憶素子は、
    　第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に介在し、前記第１の電極と前記第２の電極とに接する抵抗変化層とを備え、
    　前記第１及び第２の電極間に第１の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第１の抵抗状態ＲＬとなり、前記第１及び第２の電極間に前記第１の極性とは異なる第２の極性を有する電圧を印加した時の前記第１及び第２の電極間の抵抗が第２の抵抗状態ＲＨ（＞ＲＬ）となるような特性を有し、
    　前記制御部は、
    　前記不揮発性記憶素子の抵抗値を検出する検出ステップと、
    　抵抗リファレンスレベルＲｒｅｆを、ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２と定め、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルＲｒｅｆよりも小さい場合に、前記不揮発性記憶素子の抵抗状態を低抵抗状態と判別し、前記検出ステップで検出された抵抗状態が前記抵抗リファレンスレベルＲｒｅｆよりも大きい場合に、前記不揮発性記憶素子の抵抗状態を高抵抗状態と判別する判別ステップとを実行する
    　不揮発性記憶装置。
  16. 　前記不揮発性記憶素子は、前記第２の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子である、請求項１５に記載の不揮発性記憶装置。
  17. 　前記制御部は、前記判別ステップで、前記ＲＬ＜Ｒｒｅｆ＜（ＲＬ＋ＲＨ）／２を満たす前記抵抗リファレンスレベルＲｒｅｆとして、前記不揮発性記憶素子の前記第２の抵抗状態における抵抗値ＲＨの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも４σ低い抵抗値を前記抵抗リファレンスレベルＲｒｅｆと定める、請求項１６に記載の不揮発性記憶装置。
  18. 　前記抵抗変化層は第１の遷移金属で構成される第１の遷移金属酸化物と第２の遷移金属で構成される第２の遷移金属酸化物との積層構造で構成され、当該第１の遷移金属酸化物の酸素不足度が、当該第２の遷移金属酸化物の酸素不足度より大きい、請求項１２～１７のいずれか１項に記載の不揮発性記憶装置。
  19. 　前記第２の遷移金属酸化物の抵抗値は、前記第１の遷移金属酸化物の抵抗値より大きい、請求項１８に記載の不揮発性記憶装置。
  20. 　前記第１の遷移金属と前記第２の遷移金属は同じ金属である、請求項１８または１９に記載の不揮発性記憶装置。
  21. 　前記第１の遷移金属と前記第２の遷移金属はタンタルで構成される、請求項２０に記載の不揮発性記憶装置。
  22. 　前記第１の遷移金属と前記第２の遷移金属は異なる金属であり、
    　前記第２の遷移金属の標準電極電位は、前記第１の遷移金属の標準電極電位より低い、請求項１８または１９に記載の不揮発性記憶装置。
PCT/JP2012/000608 2011-02-02 2012-01-31 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 Ceased WO2012105232A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/982,280 US9142292B2 (en) 2011-02-02 2012-01-31 Method for reading data from nonvolatile storage element, and nonvolatile storage device
JP2012555748A JP5380611B2 (ja) 2011-02-02 2012-01-31 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-021135 2011-02-02
JP2011021135 2011-02-02

Publications (1)

Publication Number Publication Date
WO2012105232A1 true WO2012105232A1 (ja) 2012-08-09

Family

ID=46602456

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000608 Ceased WO2012105232A1 (ja) 2011-02-02 2012-01-31 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置

Country Status (3)

Country Link
US (1) US9142292B2 (ja)
JP (1) JP5380611B2 (ja)
WO (1) WO2012105232A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640238B2 (en) 2014-05-21 2017-05-02 Panasonic Intellectual Property Management Co., Ltd. Data generating device and data generating method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3066309B1 (fr) * 2017-05-09 2020-10-16 Commissariat Energie Atomique Procede de gestion de l'endurance d'une memoire reinscriptible non volatile et dispositif de programmation d'une telle memoire

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164969A (ja) * 2005-12-15 2007-06-28 Samsung Electronics Co Ltd 選択された基準メモリセルを具備する抵抗型メモリ素子
WO2010058569A1 (ja) * 2008-11-19 2010-05-27 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235407B2 (en) 2004-05-27 2007-06-26 Sharp Laboratories Of America, Inc. System and method for forming a bipolar switching PCMO film
KR100593750B1 (ko) 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP3845734B2 (ja) 2004-11-16 2006-11-15 国立大学法人金沢大学 不揮発性メモリ
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
JP4987616B2 (ja) * 2006-08-31 2012-07-25 株式会社東芝 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
JP2008065953A (ja) 2006-09-11 2008-03-21 Fujitsu Ltd 不揮発性半導体記憶装置及びその読み出し方法
US9236381B2 (en) 2006-11-17 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element
JP2009021524A (ja) 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP4203532B2 (ja) 2008-02-04 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
CN102568582A (zh) * 2010-12-24 2012-07-11 三星电子株式会社 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
JP5966150B2 (ja) * 2012-07-31 2016-08-10 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164969A (ja) * 2005-12-15 2007-06-28 Samsung Electronics Co Ltd 選択された基準メモリセルを具備する抵抗型メモリ素子
WO2010058569A1 (ja) * 2008-11-19 2010-05-27 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640238B2 (en) 2014-05-21 2017-05-02 Panasonic Intellectual Property Management Co., Ltd. Data generating device and data generating method

Also Published As

Publication number Publication date
JPWO2012105232A1 (ja) 2014-07-03
US9142292B2 (en) 2015-09-22
US20130308371A1 (en) 2013-11-21
JP5380611B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5133471B2 (ja) 抵抗変化型不揮発性素子の書き込み方法および記憶装置
JP5966150B2 (ja) 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
CN103052991B (zh) 电阻变化型非易失性存储元件的写入方法
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
US8942025B2 (en) Variable resistance nonvolatile memory element writing method
US9202565B2 (en) Write method for writing to variable resistance nonvolatile memory element and variable resistance nonvolatile memory device
JP5450911B2 (ja) 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
WO2013080499A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
CN102612716B (zh) 非易失性存储装置
JP5380611B2 (ja) 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
JP5431267B2 (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP2012169000A (ja) 抵抗変化素子の駆動方法、不揮発性記憶装置、抵抗変化素子および多値記憶方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12741878

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012555748

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13982280

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12741878

Country of ref document: EP

Kind code of ref document: A1