WO2012037749A1 - 一种低密度奇偶校验码的编码方法及装置 - Google Patents
一种低密度奇偶校验码的编码方法及装置 Download PDFInfo
- Publication number
- WO2012037749A1 WO2012037749A1 PCT/CN2010/079103 CN2010079103W WO2012037749A1 WO 2012037749 A1 WO2012037749 A1 WO 2012037749A1 CN 2010079103 W CN2010079103 W CN 2010079103W WO 2012037749 A1 WO2012037749 A1 WO 2012037749A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- matrix
- bits
- code
- codeword
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6527—IEEE 802.11 [WLAN]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/658—Scaling by multiplication or division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6591—Truncation, saturation and clamping
Definitions
- the present invention relates to the field of digital communications, and in particular, to a method and apparatus for encoding a Low Density Parity Check (LDPC) code.
- LDPC Low Density Parity Check
- the digital communication system is composed of a transmitting end, a channel, and a receiving end, where the transmitting end usually includes a source, a source encoder, a channel encoder, and a modulator (or a writing unit); Typically, a demodulator (or readout unit), a channel decoder, a source decoder, and a sink are included; there is a channel (or storage medium) between the transmitting end and the receiving end, and a noise source is present in the channel.
- the channel coding link (including channel coding and decoding, modulation and demodulation, etc.) is the most critical technology of the entire digital communication physical layer, which determines the effectiveness and reliability of the underlying transmission of the digital communication system.
- the channel encoder is designed to combat a variety of noises and interferences during transmission. By artificially adding redundant information, the system has the ability to automatically correct errors, thereby ensuring the reliability of information transmission.
- LDPC code is a kind of linear block code that can be defined by a very sparse parity check matrix or bipartite graph. It is the sparsity of its check matrix that can realize low complexity compiling code, which makes LDPC practical. .
- An MxN parity check matrix H defines a constraint that each N-bit codeword satisfies M parity sets, that is, the encoded N-bit codeword has an M-bit check bit, N - M Bit information bit.
- the parity check matrix H of the LDPC code be a matrix of (3 ⁇ 4 x z )x( xz), which is composed of 3 ⁇ 4 X block matrices, each of which is a different power of the basic permutation matrix of zxz
- the basic permutation matrix is an identity matrix, they are all cyclic shift matrices of the identity matrix, as shifted to the right, with the following form:
- each block matrix can be uniquely identified.
- the power of the unit matrix can be represented by 0, and the power of the zero matrix is represented by -1.
- a power matrix is obtained.
- the definition here is the basic matrix of H, and the extension matrix called H.
- the encoder of the LDPC code is uniquely generated from the fundamental matrix, the spreading factor z, and the basic permutation matrix.
- LDPC uses a basic matrix for each different spreading factor, then for each different code length, the codec of the LDPC code needs to store a basic matrix. When the code length is very large, it needs to store a lot. The basic matrix needs to consider storage and other issues. Therefore, when the variable code length needs to be realized, the LDPC code of a plurality of code lengths within a certain range of the same code rate will use the same matrix of the basic matrix. We refer to this matrix as a unified base matrix.
- the correction is to use a spreading factor of different code lengths to correct non-negative values in the base matrix or the unified base matrix HTM such that the corrected element value is smaller than the spreading factor value under the code length.
- the elements in the TM represent the power of the basic permutation matrix, and the basic permutation matrix, that is, the unit matrix of zxz, once per cycle, is equivalent to shifting the unit matrix to the right by one bit, that is, the unit matrix is shifted to the right by one column.
- the basic cyclic matrix is cyclically shifted by at most z-1 times; if it is repeated, the obtained unit matrix is equal to no cyclic shift.
- modulo (mod) round (floor) or round (round+round), etc.
- ⁇ the base matrix H, the non-i-th row and the j-th column.
- the negative element which is the non-negative element of the i-th row and the j-th column in the corrected base moment, has:
- the LDPC code of the specific code rate variable code length has the same form of the basic matrix, it is entirely possible to use an encoder/decoder, and the same form of the basic matrix can also be called a unified basic matrix.
- the code rate supported by the LDPC code is 1/2, 2/3, 3/4, 5/6.
- the LDPC coding matrix with different mother code rate is usually used.
- H to ensure that the LDPC code has a certain degree of flexible bit rate and performance, at this time, there will be four basic matrices requiring multiple LDPC codecs in hardware, which will greatly increase the hardware implementation cost; or use an adaptable
- a variety of mother code rate encoders/decoders are used to implement different code rate codecs, but the hardware design can be very complicated, which also increases the cost of hardware implementation. Summary of the invention
- a method for encoding a low-density parity check LDPC code comprising the steps of: comparing a mother code rate and a transmission code rate supported by a unified base matrix, and determining a length K of the input information packet bit according to the comparison result ,;
- the obtained mother code code word bits are processed to obtain code word bits to be transmitted.
- the method further includes: setting a unified base matrix and an expansion factor of the LDPC code.
- the comparing the mother code rate and the transmission code rate supported by the unified basic matrix further includes: receiving the current transmission code rate;
- the determining the length K of the input information packet bit according to the comparison result is:
- R m is the mother code rate
- m b respectively is the number of rows and columns of the unified base matrix
- Z is the expansion factor
- j C (x) is the integer from the X up, down An integer or rounding takes one of the integers.
- Determining, according to the unified basic matrix and the spreading factor, the coding matrix of the LDPC code is: modifying the unified basic matrix, and expanding the modified basic matrix by using the unit matrix of zxz according to the spreading factor z to obtain an encoding matrix of the LDPC code .
- the information packet bit of the length K is received, and the information bit to be encoded is determined as: At that time, the received information packet length of length K is directly used as the information bit to be encoded; A padding bit is added to the information packet bit to form an information bit to be encoded of length .
- the processing of the encoded mother code codeword bits is performed as follows:
- the mother code codeword obtained by the coding is rearranged, wherein the mother code codeword bits before the rearrangement are, ⁇ , -, ⁇ , and the rearranged mother code codeword bits are n.., ⁇ rearrangement formula is : ! S PV denotes a codeword rearrangement vector whose element set is m 6 +l, - +2 ⁇ , -1 ⁇ , PV(x) denotes an element of the PV vector index x, and X is a non-negative integer; When R ⁇ R m , the rearranged mother code codeword bits A ⁇ C ⁇ - ⁇ are taken f_[/] bits from the smallest to the largest, as the codeword bits to be transmitted;
- the y ⁇ xz- padding bits to be added are rearranged from the mother code codeword bits.
- the system bits in A, ⁇ ⁇ ⁇ , are deleted, and the remaining mother code codeword bits are used as codeword bits to be transmitted.
- the encoding matrix for determining the LDPC code is:
- the extension matrix is used as the coding matrix of the LDPC code; when ⁇ , the X ⁇ xz/ G_" column on the right side of the extension matrix is intercepted, and the truncated matrix is used as the coding matrix of the LDPC code; or
- the unified base matrix is corrected to obtain a modified base ⁇ -R a base matrix
- the modified base matrix is extended by the unit matrix of zxz to obtain the coding matrix of the LDPC code;
- ⁇ ? m the + ⁇ column to the right of the modified basic matrix is intercepted,
- the matrix obtained by the truncation is expanded by using the unit matrix of ZXZ to obtain an encoding matrix of the LDPC code.
- the information packet bit whose length is K is received, and the information bits to be encoded are determined as follows:
- the information packet bit of length K is directly used as the information bit to be encoded.
- the processing of the encoded mother code codeword bits is performed as follows:
- the coded mother code codewords are rearranged, wherein the mother code codeword bits before the rearrangement are ⁇ , -, ⁇ , and the rearranged mother code codeword bits are ⁇ 0 ⁇ ⁇ , ⁇ ⁇ , —,
- the rearranged mother code codeword bits, A, ⁇ ⁇ ⁇ , ⁇ ⁇ , - are taken from the smallest to the largest in order to take C C J J bits as the code word bits to be transmitted;
- An apparatus for encoding an LDPC code comprising: a coding unit, the apparatus further comprising: a comparison unit, a packet bit determining unit, an encoding matrix determining unit, an information bit determining unit, and a codeword processing unit;
- a comparison unit configured to compare a size of a mother code rate and a transmission code rate supported by the unified base matrix
- a packet bit determining unit configured to determine a length of the input information packet bit according to the comparison result of the comparison unit ;';
- An encoding matrix determining unit configured to determine an encoding matrix of the LDPC code according to the unified basic matrix and the spreading factor
- An information bit determining unit configured to receive an information packet bit having a length of ⁇ , and determine an information bit to be encoded, and transmit the information bit to the coding unit;
- a codeword processing unit configured to process the mother codeword obtained by performing LDPC encoding on the coding unit, to obtain a codeword bit to be transmitted.
- the apparatus further includes: a setting unit configured to set a unified basic matrix of the LDPC code and an extension factor.
- the device also includes an input unit for receiving a current transmission code rate
- the coding matrix determining unit is specifically configured to modify the unified basic matrix, and according to the spreading factor Z, use the unit matrix of Z X Z to extend the modified basic matrix to obtain
- the coding matrix of the LDPC code The information packet length of the received length K is directly used as the information bit to be encoded; when the comparison result of the comparison unit is ? tt ⁇ ? m , the padding bit is added to the information packet bit of length K to form a length.
- the information bits to be encoded are directly used as the information bit to be encoded; when the comparison result of the comparison unit is ? tt ⁇ ? m , the padding bit is added to the information packet bit of length K to form a length.
- the comparison result of the comparison unit is R ⁇ R m
- the rearranged mother code code word bit ⁇ is used. , ..., ⁇ — ⁇ to take the index from small to large in order to take _1 ⁇ 2 c ( / ? J bits as the codeword bits to be transmitted;
- the coding matrix determining unit is specifically configured to modify the unified basic matrix, and expand the modified basic matrix by using the unit matrix of z X z according to the spreading factor z to obtain the LDPC.
- the spreading matrix of the code when the comparison result of the comparison unit is ⁇ ? m , the extended matrix is used as the coding matrix of the LDPC code; when the comparison result of the comparison unit is ⁇ ? m , the _1 ⁇ 2 3 ⁇ 4 ⁇ /(1 of the right side of the extended matrix is intercepted - ⁇ column, the truncated matrix is used as the coding matrix of the LDPC code; or when k b ' is a positive integer, the unified basic matrix is corrected to obtain the modified basic matrix;
- the modified base matrix is expanded by the unit matrix of ZXZ to obtain the coding matrix of the LDPC code;
- the comparison result of the comparison unit is ⁇ ? m
- the + ⁇ column on the right side of the modified basic matrix is intercepted, and according to the spreading factor z, the matrix obtained by the truncation is expanded by the unit matrix of ⁇ ⁇ , to obtain the coding matrix of the LDPC code.
- the information bit determining unit is specifically configured to directly use the received information packet bit of length K as the information bit to be encoded.
- the codeword processing unit is specifically configured to rearrange the mother codewords obtained by the coding unit, wherein the mother codeword bits before the rearrangement are 4, 4, . . . , 4 + i, the rearranged mother Code code word bit is
- PV represents the codeword rearrangement vector, its element set is ⁇ " /z,, " /z, + l, " / ⁇ , + 2 ⁇ , " + 1 ⁇ , PV (x) represents the index in the PV vector
- X is a non-negative integer
- the comparison result of the comparison unit is R ⁇ R m
- the rearranged mother code code word bits ⁇ ..., ⁇ + ⁇ - i are taken from the smallest to the largest in order to take _1 ⁇ 2 C ( / ? J bits, as Transmitted codeword bits;
- the LDPC code encoding method and apparatus determine a basic matrix and a spreading factor, and perform processing of determining an input information packet length or a coding matrix according to the received transmission code rate to obtain a codeword that satisfies the foregoing transmission code rate.
- the variability of the code rate is realized on the basis of the optimal performance, the complexity of the hardware design for realizing different code rates is reduced, and the implementation cost is low.
- 1 is a structural block diagram of a digital communication system
- FIG. 2 is a schematic flowchart of an implementation of an LDPC code encoding method according to the present invention
- FIG. 3 is a schematic flowchart of a first embodiment of an LDPC code encoding method according to the present invention
- FIG. 5 is a schematic structural diagram of an apparatus for encoding an LDPC code according to the present invention.
- the basic idea of the present invention is: comparing the mother code rate and the transmission code rate supported by the unified basic matrix, determining the length K of the input information packet bit according to the comparison result, and determining the coding of the LDPC code according to the unified basic matrix and the spreading factor a matrix; determining, by the received information packet bit of length K, the information bits to be encoded; performing LDPC encoding on the information bits to be encoded by using the coding matrix, and processing the encoded codeword bits of the encoded code to obtain The transmitted codeword bits.
- FIG. 2 shows a flow of a method for encoding an LDPC code provided by the present invention. As shown in FIG. 2, the method includes the following steps:
- the system can determine a unified base moment of size m fi x according to actual needs.
- K can be, but is not limited to, the following formula:
- S204 determining, by the received information packet bit of length K, the information bit to be encoded; specifically, processing the information packet bit according to the size of the coding matrix and the comparison result of R t oR m to obtain information to be encoded Bit.
- S205 Perform LDPC encoding on the information bits to be encoded by the coding matrix H fe to obtain a mother code codeword bit, and process the mother code codeword bits to obtain a codeword bit to be transmitted.
- the length of the codeword bit to be transmitted may be determined according to the transmission code rate, and the codeword bits to be transmitted are rearranged, shortened, or punctured according to the determined length of the codeword bit to be transmitted.
- the method includes the following steps:
- the spreading factor z is determined to be a fixed constant according to the code length required for transmission in the digital communication system.
- the spreading factor z is generally 2 A power of a power or a positive integer multiple of a power of 2.
- the information packet bit of the received length K is directly used as the information bit to be encoded; when ? tt ⁇ ? m , padding is added to the information packet bit of length K.
- ⁇ ( ⁇ ⁇ ) encoding matrix ⁇ 2 treats information bits encoded by 3 ⁇ 4 ⁇ ⁇ ) LDPC encoding, to give mother code word bits of the mother code word bits, to give the codeword bits to be transmitted ;
- the codewords of the obtained mother code codeword bits may be first rearranged, and the codeword bits of the mother code before the rearrangement are assumed to be ⁇ , ..., ⁇ , after the codewords are rearranged.
- Mother code The word bit is S. , A, ⁇ ⁇ ⁇ , , then the codeword rearrangement is represented by the following formula:
- PV represents a codeword rearrangement vector
- PV includes a different element whose element set is ⁇ n b -m b , n b -m b + n b - m b +2, ⁇ , - 1 ⁇ , And each element is different from each other, PV(x) means
- the puncturing operation is performed, that is, the mother code code word bits obtained after rearranging
- the shortening operation is performed, and the y ⁇ xz- padding bits added in S307 are rearranged from the mother code codeword bits ⁇ . , ..., ⁇ - i is deleted from the system bits (for the purpose of the deletion operation here, therefore, the padding bits are preferably all 0s or all 1 bits in S307), and the remaining mother code codeword bits are used as the code to be transmitted. Word bits.
- Example 1 The first embodiment of the encoding method of the LDPC code is specifically described below with reference to an example:
- Example 1 The first embodiment of the encoding method of the LDPC code is specifically described below with reference to an example:
- the codeword rearrangement is performed on the mother code codeword bits, and it is assumed that the mother code codeword bits before the rearrangement are A0 , A-, A2im , and the mother code codeword bits after the codeword rearrangement are ⁇ , ⁇ ⁇ , then the codeword rearrangement is represented by the following formula:
- PV the codeword rearrangement vector
- PV ⁇ 20, 21, 22, 23 ⁇ .
- 0.78 ⁇ 0.833 that is, ⁇ i? m .
- the mother code codeword bits obtained by rearranging 558 all 0 bits in front of the information packet bits are rearranged. , 1 ,..., .
- the system bits in 3 are deleted, and the remaining mother code code words are S 558 , 9 , ⁇ , . 3 as the codeword bit to be transmitted.
- the first 1280 bits are system bits, and the last 256 bits are parity bits.
- the codeword rearrangement is performed on the mother code codeword bits, and it is assumed that the mother code codeword bits before the rearrangement are ⁇ ,..., ⁇ , and the mother code codeword bits after the codeword rearrangement are ⁇ , ⁇ , ⁇ , ⁇ 535 , then the codeword rearrangement is represented by the following formula: A k ⁇ 1280
- the spreading factor z is determined to be a fixed constant according to the code length of the digital communication system in the transmission.
- the expansion factor z - is a power of 2 or a positive integer multiple of a power of 2.
- the size of the coding matrix of the LDPC code at this time is ( x z )x( + ⁇ xz).
- the corrected basis may also be obtained according to the comparison result of 1 ⁇ and R m .
- the matrix is processed, it is expanded by the spreading factor z to obtain an encoding matrix H fe of the LDPC code.
- the modified base matrix is expanded, and the coding matrix is specifically the same as the method of obtaining the coding matrix by the above method, and will not be described again;
- ⁇ ⁇ by intercepting ⁇ right
- the k b '+m b column gives a matrix H fi m ° di/M - of size ⁇ x( + ); and the expansion factor z, the extension gives ( WFI X Z )X(( + )XZ
- K ' is a positive integer, so you can get K ' +M , ie l_i? tt lR ⁇
- the size is also (m b xz x(K, +m b xz .
- the first bit of the mother code codeword bit is a systematic bit
- the last m fi xz bits are check bits
- the codeword rearrangement of the obtained mother code codeword bits is first performed, and the mother code codeword bits before the rearrangement are ⁇ , ..., ⁇ + ⁇ , the codeword weight
- the codeword rearrangement is represented by the following formula:
- PV represents the codeword rearrangement vector
- PV contains ⁇ different elements, and its element set is ⁇ " /z], " /z] + l, " /z ] + 2, —, " / ⁇ ] + ⁇ _1 ⁇ , and each element is different from each other.
- PV(x) represents an element of the PV vector indexed by X, where X is a non-negative integer.
- the puncturing operation is performed, that is, the mother code code word bits ⁇ , ⁇ ..., ⁇ obtained after the rearrangement are taken as / C ( / ? tt ) bits according to the index from small to large, As to be transmitted
- the codeword bits, ie, ⁇ , ..., ⁇ , ⁇ - i are the codeword bits to be transmitted.
- Xx) can represent an integer that takes an integer from X, an integer down, or a rounded integer. Specifically, an appropriate operation can be selected for /IfflC(X) according to the actual application.
- the mother code codeword bits, ⁇ ..., ⁇ obtained after the rearrangement can be used as the codeword bits to be transmitted.
- the LDPC matrix ⁇ ⁇ of (6x96)x(24x96) is obtained, and 0.9>0.75, then the matrix ⁇ ⁇ is used as the coding matrix H bz of the LDPC code.
- the codewords are rearranged for the mother codeword bits, assuming that the mother codeword bits before the rearrangement are 4, -, 3 ⁇ 3 'the codeword bits after the codeword rearrangement are 3 ⁇ 4, ..., . 3 , then the codeword rearrangement is represented by the following formula:
- PV represents the codeword rearrangement vector
- PV ⁇ 18,19,20,21,22,23 ⁇ admirands since 0.9>0.75
- the information packet bit of length K is received, and the information packet bit of length 576 is directly used as the information bit to be encoded.
- 576 bits are system bits and the last 384 bits are parity bits.
- PV represents the codeword rearrangement vector
- PV ⁇ 9,10,11, 12,13, 14 ⁇ .
- ie R ⁇ R m since the interception operation has been performed in the process of obtaining the coding matrix in 3, the mother code code word bits obtained after the rearrangement, ⁇ , . . . , 59 can be used as the code word bits to be transmitted.
- FIG. 5 shows the structure of an apparatus for encoding an LDPC code provided by the present invention.
- the apparatus includes: an encoding unit 10, a comparing unit 20, a packet bit determining unit 30, an encoding matrix determining unit 40, and information bits.
- a determining unit 50 and a codeword processing unit 60 wherein the comparing unit 20 is configured to compare the size of the mother code rate and the transmission code rate supported by the unified base matrix; the grouping bit determining unit 30 is configured to determine according to the comparison result of the comparing unit 20 The length of the input information packet bit ⁇ , the encoding matrix determining unit 40 is configured to determine an encoding matrix of the LDPC code according to the unified basic matrix and the spreading factor; the information bit determining unit 50 is configured to receive the input information bit, and determine according to the packet bit determining unit 30.
- the information packet bit length is obtained, the information packet bit of length K is obtained, and the information bits to be encoded are determined and transmitted to the coding unit 10; the codeword processing unit 60 is used to perform LDPC coding on the coding unit 10 The codeword word is processed to obtain the codeword bits to be transmitted.
- the apparatus further includes a setting unit 70 configured to set a unified base matrix and an expansion factor of the LDPC code.
- the device further includes an input unit 80, configured to receive a current transmission code rate
- the expansion factor, /ifflc c) is an integer that takes an integer up to x, an integer down or rounds to an integer.
- the coding matrix determining unit 40 is specifically configured to modify the unified basic matrix, and according to the spreading factor
- the information bit determining unit 50 is specifically configured to: when the comparison result of the comparing unit 20 is ⁇ , the information packet bit of the received length K is directly used as the information bit to be encoded; when the comparison result of the comparing unit 20 is When ⁇ m , a padding bit is added to the information packet bit of length K to form an information bit to be encoded of length ⁇ xz, wherein the padding bit is all 0 bits or all 1 bit.
- the codeword processing unit 60 is specifically configured to rearrange the mother codewords obtained by the encoding unit 10, wherein the mother codeword bits before the rearrangement are, ⁇ , ..., ⁇ , rearranged mother
- the codeword bits are BoU ⁇ and the rearrangement formula is:
- the information bit determining unit 50 is specifically configured to directly use the received information packet bit of length K as the information bit to be encoded.
- the codeword processing unit 60 is specifically configured to rearrange the mother codewords obtained by the encoding unit 10, wherein the mother codeword bits before the rearrangement are ⁇ ), ⁇ , ..., ⁇ , rearranged mother
- the code word bits are ⁇ 0 ⁇ , ⁇ , ⁇ ⁇ ,— , and the rearrangement formula is:
- PV represents the codeword rearrangement vector, its element set is ⁇ " /z,, " /z, + l, " /z, + 2, ⁇ , " + 1 ⁇ , PV (x) represents the index in the PV vector X is a non-negative integer for the element of x;
- the comparison result of the comparison unit 20 is ⁇ ? m
- the rearranged mother code codeword bits ⁇ 0 ⁇ , ⁇ ⁇ , - are indexed from small to large in order Taking f K, IRJ bits as the codeword bits to be transmitted; when the comparison result of the comparison unit 20 is ⁇ ⁇ , the mother code codeword bits will be directly rearranged.
- the encoding and decoding are mutually corresponding. Therefore, the encoding method and apparatus for the LDPC code provided by the present invention have corresponding inverse operations on the decoding method and the decoding device, and are not described again.
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Error Detection And Correction (AREA)
Description
一种低密度奇偶校验码的编码方法及装置 技术领域
本发明涉及数字通信领域,尤其涉及一种低密度奇偶校验( Low Density Parity Check, LDPC )码的编码方法及装置。 背景技术
目前, 数字通信系统是常用的通信系统。 如图 1 所示, 数字通信系统 由发射端、 信道和接收端组成, 其中, 发射端通常包括信源、 信源编码器、 信道编码器和调制器 (或写入单元)等部分; 接收端通常包括解调器 (或 读出单元)、 信道译码器、 信源译码器和信宿; 发射端和接收端之间存在信 道(或存储介质), 并且信道中存在噪声源。 其中, 信道编码链路(包括信 道编译码、 调制解调等)是整个数字通信物理层的最关键技术, 其决定了 数字通信系统底层传输的有效性和可靠性。
信道编码器是为了抗击传输过程中各种各样的噪声和干扰, 通过人为 地增加冗余信息, 使得系统具有自动纠正差错的能力, 从而保证信息传输 的可靠性。 LDPC码是一类可以用非常稀疏的奇偶校验矩阵或者二分图定义 的线性分组码, 正是利用它的校验矩阵的稀疏性, 才能实现低复杂度的编 译码, 从而使得 LDPC走向实用化。
一个 MxN的奇偶校验矩阵 H定义了每个具有 N比特的码字满足 M个 奇偶校验集的约束, 即编码得到的 N比特码字中, 具有 M比特的校验位, N - M比特的信息位。 设 LDPC码的奇偶校验矩阵 H为(《¾ xz)x( xz)的矩 阵, 它是由《¾ X 个分块矩阵构成, 每个分块矩阵都是 zxz的基本置换矩阵 的不同幂次, 基本置换矩阵为单位矩阵时, 它们都是单位矩阵的循环移位 矩阵, 如右移, 具有如下形式:
通过这样的幂次 就可以唯一标识每一个分块矩阵, 单位矩阵的幂次 可用 0表示, 零矩阵的幂次用 - 1表示。 这样, 如果将 H的每个分块矩阵 都用它的幂次代替, 就得到一个 的幂次矩阵 。 这里定义 是 H的 基础矩阵, H称为 的扩展矩阵。 在实际编码时, z=码长 /基础矩阵的列数 =N/nb, 称为扩展因子。 例如, 矩阵
可以用下面的参数 z、 一个 2x4的基础矩阵 和基本置换矩阵即一个 zxz的单位矩阵扩展得到,
0 1 0 -1
z=3和 =
2 1 2 1 因此, 也可以说 LDPC码的编码器是由基础矩阵 、 扩展因子 z及基 本置换矩阵唯一生成。
如果对于每个不同的扩展因子, LDPC都釆用一个基础矩阵, 那么对于 每个不同的码长, LDPC码的编译码器都需要存储一个基础矩阵, 当码长很 多种时, 就需要存储很多基础矩阵, 就需要考虑存储等问题。 因此, 需要 实现变码长的时候, 同一码率的一定范围内多种码长的 LDPC码会使用同 一形式的基础矩阵,我们把这个矩阵称为统一基础矩阵 。不同码长时,
H, 进行修正和扩展, 可以得到奇偶校验矩阵 H, 使得生成的编译码
可以适用于码长可变的场合。 其中, 修正是利用不同码长的扩展因子对基础矩阵 或统一基础矩阵 H ™中的非负值进行修正, 使得修正后元素值小于该码长下的扩展因子 值。这是因为 或 ™中的元素代表了基本置换矩阵的幂次, 而基本置换 矩阵, 即 z x z的单位矩阵, 每循环一次, 相当于单位矩阵循环右移一位, 即单位矩阵循环右移一列, 因此基础循环矩阵最多循环移位 z-1 次; 如果 循环 次, 得到的还是单位矩阵, 等于没有进行循环移位。 修正算法有很 多种,例如,可以釆用取模 ( mod )、取整( scale+floor )或舍入( scale+round ) 等, 设 ^为基础矩阵 H,中第 i行第 j列的非负元素, 为修正后的基础矩 中第 i行第 j列的非负元素, 有: 对于取模 ( mod )算法: 三 Ρ„ mod z三 PH 对于取整(scale+floor )算法: Pf:
N
对于舍入 ( scale+round ) 算法: .' = Round E x— = Round 其中, Z为当前码长对应的扩展因子,即分块方阵的行数或者列数, 为最大支持码长 Nmax对应的扩展因子。 mod为取模操作, 」为下取整操作, Round为四舍五入操作。 例如, 对于码长 1152比特的 LDPC码,设其基础矩阵 的某个非负元 素为 93 , 设其支持的最大码长为 2304, 基础矩阵的大小为 12x24, 对其进 行修正的结果为: 对于取模 ( mod )算法: = 93 mod 48 = 45;
1152
对于取整(scale+floor )算法: 93 X 6.5
2304 丄 4 」 = 46 ;
对于舍入 ( scale+round ) 算法: Round(93x ) = Round(46.5) = 47。
2304
这种特定码率可变码长的 LDPC码由于具有同一形式的基础矩阵, 所 以完全可以用一个编码器 /译码器, 其中其同一形式的基础矩阵也可以叫做 统一基础矩阵 。
假设一个 LDPC码的奇偶校验矩阵 H的大小为 mb x z)x (nb x z) , 统一基 础矩阵 的大小为 x ,则该 LDPC码支持的母码码率 Rm = (nb - mb ) / nb ; 如果输入的信息分组长度为 K,,经过一系列处理后得到长度为 Ν,的待传输 码字比特, 则称传输码率 R^ K 'I N '。
在 IEEE802.16e中, LDPC码支持的码率为 1/2、 2/3、 3/4、 5/6, 现有 LDPC码的编码方案中,通常釆用不同母码码率的 LDPC编码矩阵 H, 以保 证 LDPC码具有一定程度灵活的码率和性能, 此时, 就会出现四个基础矩 阵 在硬件上需要多个 LDPC编译码器, 会大量增加硬件的实现成本; 或者用一个可适应多种母码码率的编码器 /译码器来实现不同码率的编译 码, 但是硬件设计会非常复杂, 同样会大量增加硬件实现的成本。 发明内容
有鉴于此, 本发明的主要目的在于提供一种 LDPC码的编码方法和装 置, 实现了任意可变码率的 LDPC码的编码。
为达到上述目的, 本发明的技术方案是这样实现的:
一种低密度奇偶校验 LDPC码的编码方法, 所述方法包括下述步骤: 比较统一基础矩阵支持的母码码率与传输码率的大小, 根据比较结果, 确定输入信息分组比特的长度 K,;
根据统一基础矩阵及扩展因子确定 LDPC码的编码矩阵;
由接收的长度为 K,的信息分组比特, 确定待编码的信息比特; 利用所述编码矩阵对待编码的信息比特进行 LDPC编码, 并对编码得
到的母码码字比特进行处理, 得到待传输的码字比特。
所述方法还包括: 设置 LDPC码的统一基础矩阵及扩展因子。
所述比较统一基础矩阵支持的母码码率与传输码率的大小之前还包 括: 接收当前的传输码率;
所述根据比较结果, 确定输入信息分组比特的长度 K,为:
当 ?tt≥ ?m时, 确定信息分组的长度〖'为( _^ 2; 当 ?tt<^时, 确定 信 息 分 组 比 特 的 长 度 为 K' = func(nbxZxRtx /(\— R ) 、 或 K' = func(mb Xz/(l-Rtx))-mbXz , 或 = func(func(mb z /(\- Rtx))xRtx);
其中, 为传输码率, Rm为母码码率, mb、 分别为统一基础矩阵的 行数和列数, Z为扩展因子, jC(x)为对 X向上取整数、 向下取整数或舍入 取整数的一种。
所述根据统一基础矩阵及扩展因子, 确定 LDPC码的编码矩阵为: 对统一基础矩阵进行修正, 根据扩展因子 z, 利用 zxz的单位矩阵对 修正得到的基础矩阵进行扩展, 得到 LDPC码的编码矩阵。
所述由接收的长度为 K,的信息分组比特, 确定待编码的信息比特为: 当 时, 将接收到的长度为 K,的信息分组比特直接作为待编码的 信息比特; 当 时, 向长度为 Κ,的信息分组比特中加入填充比特, 形 成长度为 ^χζ的待编码的信息比特。
所述对编码得到的母码码字比特进行处理为:
对编码得到的母码码字进行重排, 其中重排前的母码码字比特为 ,Α,-,Α^, 重排后的母码码字比特为 n ..,^ 重排公式为:
!S PV表示 码字重排向量, 它的元素集合为 m6+l, - +2 ··, -1} , PV(x) 表示 PV向量中索引为 x的元素, X为非负整数;
当 R ≥Rm时,把重排后的母码码字比特 A^C^— ^要照索引从小到大 依次取 f K '/ )个比特, 作为待传输的码字比特;
^R <Rm时,将加入的所述 y^xz- 个填充比特从重排后的母码码字比 特 。, A, · · ·, 里的系统比特中删除掉,剩余的母码码字比特作为待传输的 码字比特。
所述确定 LDPC码的编码矩阵为:
对统一基础矩阵进行修正, 根据扩展因子 z, 利用 z x z的单位矩阵对 修正得到的基础矩阵进行扩展, 得到 LDPC码的扩展矩阵;
当 ^时, 将扩展矩阵作为 LDPC码的编码矩阵; 当 ^时, 截 取扩展矩阵右边的 X^xz/G_ 》列, 将截取得到的矩阵作为 LDPC码的 编码矩阵; 或者,
当 = ^¾为正整数时, 对统一基础矩阵进行修正, 得到修正后的基 \-Ra 础矩阵;
当 ≥ ?m时, 根据扩展因子 Z, 利用 z x z的单位矩阵对修正后的基础 矩阵进行扩展, 得到 LDPC码的编码矩阵; 当 < ?m时, 截取修正后的基 础矩阵右边的 +^列,根据扩展因子 Z,利用 Z X Z的单位矩阵将截取得到 的矩阵进行扩展, 得到 LDPC码的编码矩阵。
所述由接收的长度为 K,的信息分组比特, 确定待编码的信息比特为: 将长度为 K,的信息分组比特直接作为待编码的信息比特。
所述对编码得到的母码码字比特进行处理为:
对编码得到的母码码字进行重排, 其中重排前的母码码字比特为 Λ,-, ^, 重排后的母码码字比特为 Β0Α ··,ΒΚ,—, 重排公式为: · , 其 中 ,
Otherwise
nPad = [K'/z^z-K' , PV 表示码字重排向量, 它的元素集合为 {「 /z,,「 /z, + l,「 /z, + 2,〜,「 + 1} , PV(x)表示 PV向量中索引为 x 的元素, X为非负整数, 其中「^表示对 X向上取整数;
当 ≥ ^时,把重排后的母码码字比特 , A, · · ·, Βκ,—按照索引从小到 大依次取 _½CC ?J个比特, 作为待传输的码字比特;
当^ <Rm时,直接将从重排后的母码码字比特 ,Α,···, ,+Β¾ΧΖ_^ 为待传 输的码字比特。
一种 LDPC码的编码装置, 包括编码单元, 所述装置还包括: 比较单 元、 分组比特确定单元、 编码矩阵确定单元、 信息比特确定单元以及码字 处理单元; 其中,
比较单元, 用于比较统一基础矩阵支持的母码码率与传输码率的大小; 分组比特确定单元, 用于根据比较单元的比较结果, 确定输入信息分 组比特的长度 Κ';
编码矩阵确定单元, 用于根据统一基础矩阵及扩展因子确定 LDPC码 的编码矩阵;
信息比特确定单元, 用于接收得到长度为 Κ,的信息分组比特, 并确定 待编码的信息比特, 将其传输给编码单元;
码字处理单元, 用于对编码单元进行 LDPC编码得到的母码码字进行 处理, 得到待传输的码字比特。
所述装置还包括: 设置单元, 用于设置 LDPC码的统一基础矩阵及扩 展因子。
所述装置还包括输入单元, 用于接收当前的传输码率;
≥Wm时, 确定信息分组比特的长度 K,为 (nb -mb)xz; 当比较单元的比较结果为 < Rm 时, 确定信息分组比特的长度为 K' =
R ) 、 或
K' = funcim^zlil-R^-m^z ,或 = func(func(mbxz /(l-R^xR ;其中, ^为 传输码率, Rm为母码码率, mb、 分别为统一基础矩阵的行数和列数, z 为扩展因子, /ifflc c)为对 X向上取整数、 向下取整数或舍入取整数的一种。
所述编码矩阵确定单元具体用于对所述统一基础矩阵进行修正, 根据 扩展因子 Z, 利用 Z X Z的单位矩阵对修正得到的基础矩阵进行扩展, 得到
LDPC码的编码矩阵。 将接收到的长度为 K,的信息分组比特直接作为待编码的信息比特; 当比较 单元的比较结果为 ?tt< ?m时,向长度为 K,的信息分组比特中加入填充比特, 形成长度为 ^χζ的待编码的信息比特。
排, 其中重排前的母码码字比特为 ,^,…,^^, 重排后的母码码字比特为 B0A, ,BnbXz― , 重排公式为:
!S PV表示 码字重排向量, 它的元素集合为 ^+1, - +2,…, - 1} , PV(x) 表示 PV向量中索引为 X的元素, X为非负整数;
当比较单元的比较结果为 R ≥Rm时, 把重排后的母码码字比特 ^。, …, ^— ^要照索引从小到大依次取 _½c( / ?J个比特, 作为待传输的码 字比特;
当比较单元的比较结果为 < ?m时,将加入的所述 kbxz_K,个填充比特 从重排后的母码码字比特 ^。, …, ^— i里的系统比特中删除掉,剩余的母码 码字比特作为待传输的码字比特。
所述编码矩阵确定单元具体用于对统一基础矩阵进行修正, 根据扩展 因子 z,利用 z X z的单位矩阵对修正得到的基础矩阵进行扩展,得到 LDPC
码的扩展矩阵; 当比较单元的比较结果为 ≥ ?m时,将扩展矩阵作为 LDPC 码的编码矩阵; 当比较单元的比较结果为 < ?m时, 截取扩展矩阵右边的 _ ½ ¾χζ/(1- 》列, 将截取得到的矩阵作为 LDPC 码的编码矩阵; 或在 kb' 为正整数时,对统一基础矩阵进行修正,得到修正后的基础矩阵;
\-Ra 当比较单元的比较结果为 ≥ 时, 根据扩展因子 Z, 利用 Z X Z的单位矩 阵对修正得到的基础矩阵进行扩展, 得到 LDPC码的编码矩阵; 当比较单 元的比较结果为 < ?m时, 截取修正后的基础矩阵右边的 +^列, 根据扩 展因子 z, 利用 ζ χ ζ的单位矩阵将截取得到的矩阵进行扩展, 得到 LDPC 码的编码矩阵。
所述信息比特确定单元具体用于将接收到的长度为 K,的信息分组比特 直接作为待编码的信息比特。
所述码字处理单元具体用于对编码单元得到的母码码字进行重排, 其 中重排前的母码码字比特为 4,4,···,4 + i , 重排后的母码码字比特为
Β0,Β ...,Βκ,+η^ , 重排公式为:
「 Ak k < Κ' ^ , B = . , 其 中 , ηΡαά =
, PV 表示码字重排向量, 它的元素集合为 {「 /z,,「 /z, + l,「 /ζ, + 2 ··,「 + 1} , PV(x)表示 PV向量中索引为 x 的元素, X为非负整数;
当比较单元的比较结果为 R ≥Rm时, 把重排后的母码码字比特 ^ …,^+^— i按照索引从小到大依次取 _½C( / ?J个比特, 作为待传输的 码字比特;
当比较单元的比较结果为 < ?m时, 直接将从重排后的母码码字比特 ^。,^…,^ ^作为待传输的码字比特。
本发明提供的 LDPC码的编码方法及装置, 确定一个基础矩阵和扩展 因子, 根据接收到的传输码率进行输入信息分组长度的确定或编码矩阵的 处理, 得到满足前述传输码率的码字, 在性能最优的基础上实现了码率的 可变性, 降低了为实现不同码率时硬件设计的复杂度, 且实现成本较低。 附图说明
图 1为数字通信系统的结构框图;
图 2为本发明提供的 LDPC码的编码方法的实现流程示意图; 图 3为本发明提供的 LDPC码的编码方法的实施例一的流程示意图; 图 4为本发明提供的 LDPC码的编码方法的实施例二的流程示意图; 图 5为本发明提供的 LDPC码的编码装置的结构框图。 具体实施方式
本发明的基本思想为: 比较统一基础矩阵支持的母码码率与传输码率 的大小, 根据比较结果, 确定输入信息分组比特的长度 K,; 根据统一基础 矩阵及扩展因子确定 LDPC码的编码矩阵; 由接收的长度为 K,的信息分组 比特, 确定待编码的信息比特; 利用所述编码矩阵对待编码的信息比特进 行 LDPC编码, 并对编码得到的母码码字比特进行处理, 得到待传输的码 字比特。
为使本发明的目的、 技术方案和优点更加清楚明白, 以下举实施例并 参照附图, 对本发明进一步详细说明。
图 2示出了本发明提供的 LDPC码的编码方法的流程, 如图 2所示, 所述方法包括下述步骤:
S201 ,确定一个固定大小的 LDPC码的统一基础矩阵 ^ 和扩展因子 z;
本步骤中, 系统可以根据实际需求确定一个大小为 mfi x 的统一基础矩
阵 一和最大扩展因子2 其中 ^ 为正整数, 令 = - ^, 则得到 e支持的母码码率为 κ =κ ;并根据数字通信系统 在传输中的编码码长确定扩展因子 ζ为一个固定常数, 般地, 为了便于 硬件实现, 扩展因子 ζ—般为 2的幂或 2的幂的正整数倍。
S202, 接收当前传输码率 Rtx, 比较 Rt5^oRm的大小, 根据比较结果, 确定输入信息分组比特的长度 K,;
本步骤中, 当 ?tt≥ ?m时, 则信息分组的长度 = ^Xz = ( - )Xz ; 当 时, 则编码生成的 的校验比特都会被传输, 因此信息分组长度 Κ,可由校验比特长度 mfixz和传输码率 Rtx确定, 因此 K mfixz和 Rtx的关 系可以但不限于用以下公式表示: ^― ^ = R^ ,K'+mbxz = func(^^),
K'+mbxz l-i?tt 或 = func(^^ ; 因 此, K,可以但不限于如下公式表示:
K' = func(mb xzxRa/(l- Ra )) 、 或 K' = func(mbx z /(I— — mbx z 、 或 K' = func(func(mb Xz/(l-R )xR ; 其中/ IOTC(JC)可以表示对 x向上取整数、 向 下取整数或舍入取整数的一种。 S203, 根据扩展因子 z和 , 确定 LDPC码的编码矩阵 Hfe; 本步骤中, 首先利用上述修正算法和 z对 进行修正, 得到修正后 一 . 的基础矩阵 A , 根据 和 z 以及 ζ χ ζ 的单位矩阵扩展得到 X z) X X z)的 LDPC矩阵 H p , 本发明中既可以将 Hrp作为 LDPC码的 编码矩阵 Hfe , 也可以根据 1^和 Rm的比较结果, 对 进行截取, 得到 LDPC码的编码矩阵 Hbz
S204, 由接收的长度为 K,的信息分组比特, 确定待编码的信息比特; 具体地, 根据编码矩阵 的大小及 Rt oRm的比较结果, 对信息分组 比特进行处理, 得到待编码的信息比特。
S205, 通过编码矩阵 Hfe对待编码的信息比特进行 LDPC编码, 得到母 码码字比特, 对母码码字比特进行处理, 得到待传输的码字比特;
具体地, 根据传输码率 可以确定待传输的码字比特的长度, 根据确 定的待传输的码字比特的长度, 对母码码字进行重排、 缩短或者删余得到 待传输的码字比特。 如图 3所示, 所述方法包括下述步骤:
S301-S302, 确定一个固定大小的 LDPC码的统一基础矩阵 和最 大扩展因子 zmax ,并根据所需要的编码码长确定扩展因子 Z为一个固定常数, 然后执行 S305;
本步骤中, 系统可以根据实际需求确定一个大小为 mfix 的统一基础矩 阵 一和最大扩展因子2皿 , 其中 ^、 、 Zmax为正整数, 令 = - ^, 则得到 e支持的母码码率为 κ -m ln b =κ inb .并根据数字通信系统 在传输中所需要的编码码长确定扩展因子 z为一个固定常数, 一般地, 为 了便于硬件实现, 扩展因子 z—般为 2的幂或 2的幂的正整数倍。
S303-S304 , 接收当前传输码率 Rtx, 比较 Rtx和 Rm的大小, 根据比较 结果, 确定输入信息分组比特的长度 K,;
本步骤中, 当 ≥ ^时, 则信息分组比特的长度 = ^Xz = ( - )Xz ; 当 < ?m时, 则编码生成的 ^Χζ的校验比特都会被传输, 因此信息分组比 特的长度 Κ,可由校验比特长度 ^Χζ和传输码率 Rtx确定, 因此 K,、 mfiXz和
Rtx 的关系可以但不限于用 以下公式表示: ^― ^ = Ra、 或
K'+mbxz
K'+mbxz = func(^^),或 ^ = / C(^¾; 因此, K,可以但不限于如下公式 表示: K' = func(mb xzxRa/(l- Ra )) 、 或 K' = func(mb z R^-m^z 、 或
K' = func(func(mbXz/(l-R )xR ; 其中/ IOTC(JC)可以表示对 x向上取整数、 向 下取整数或舍入取整数的一种。
S305, 对统一基础矩阵 进行修正, 利用 z扩展得到 LDPC码的编 码矩阵 Hbz , 然后执行 S308; 本步骤中, 首先利用上述修正算法和 Z对 进行修正, 得到修正后 一 . 的基础矩阵 A , 根据 和 z 以及 ζ χ ζ 的单位矩阵扩展得到 (mb xz)x (nb x z)的 LDPC矩阵 , 并将矩阵 作为 LDPC码的编码矩阵
Hbz。
S306-S307, 由接收的长度为 K,的信息分组比特, 确定待编码的信息 比特;
具体地, 当 ?tt≥ ?m时, 将接收的长度为 K,的信息分组比特直接作为待 编码的信息比特; 当 ?tt < ?m时, 向长度为 K,的信息分组比特中加入填充比 特, 形成长度为 ^xz的待编码的信息比特, 其中加入填充比特的方法可以 为在信息分组比特前面、后面或者相间等方式,填充比特的长度为 kbXz-K,, 另外, 为了后续处理方便, 填充的 y^xz- 个比特优选为全 0比特, 也可以 为全 1比特。
S308-S309, 通过 ¾χζ)χ( χζ)的编码矩阵 ^2对待编码的信息比特进 行 LDPC编码, 得到母码码字比特, 对母码码字比特进行处理, 得到待传 输的码字比特;
具体地, 通过编码矩阵 Hfe进行 LDPC编码, 得到长度为 N = xz的母 码码字比特, 其中母码码字比特的前 ^xz个比特为系统比特, 后 mfixz个比 特为校验比特。
为了提高码字传输的可靠性, 可以首先对得到的母码码字比特进行码 字重排, 假设重排前的母码码字比特为 ,^,…,^^, 码字重排后的母码码
字比特为 S。, A, · · ·, , 则码字重排由如下公式表示:
其中, PV表示码字重排向量, PV 包括 个不同的元素, 其元素集合 为 {nb -mb,nb -mb + nb - mb+2, ···, - 1} , 并且每个元素互不相同, PV(x)表示
PV向量中索引为 X的元素, 其中 X为非负整数。
当 ≥ ?m时, 进行删余操作, 即把重排后得到的母码码字比特
^。, …, ^— ^要照索引从小到大依次取 _½C( / ?tt)个比特, 作为待传输的码 字比特, 其中 /ifflC(X)可以表示对 X向上取整数、 向下取整数或舍入取整数 的一种, 具体可以根据实际的应用情况, 对/ i«C(x)选择合适的操作。
当 < ?m时, 进行缩短操作, 将 S307中加入的 y^xz- 个填充比特从 重排后得到的母码码字比特 ^。, …, ^— i里的系统比特中删除掉(为了此处 删除操作的进行, 因此 S307中优选地填充比特为全 0或者全 1比特 ), 剩 余的母码码字比特作为待传输的码字比特。
下面结合例子, 对 LDPC码的编码方法的实施例一进行具体说明: 例一:
1、 确定一个 4x24的 LDPC码的统一基础矩阵 和最大扩展因子 z max , ' 其 z、中 I z max =96, nb 如下 1所 '示:
1 2S 55 -t 47 4 -1 91 84 S 15 52 .53 5 0 ¾ 20 4 77 SO δ -ί -1
-1 6 -ί 3<5 4Q 47 12 79 47 -I 41 21 Π 71 72 0 44 49 0 Cs 0 Q -1
51 8:1 S3 4 67 -1 21 -1 31 24 91 61 Si § 6 7S SO SS 67 15 -! -1 0 0
-1 50 15 -1 13 16 Π 20 53 90 29 92 57 & S4 ©2 11 66 SO -I -I Q 可以得出 ^ =4, nb =2 , kb =nb -mb =24-4 = 20 , 支持的母码码率 为^ =20/24 = 5/6 = 0.833, 另为了便于实现及实际需求的 编码码长, 确定扩展因子 z=3x25=96。
2、 接收当前的传输码率 Rtx=0.78 , 比较 Rtx和 Rm的大小, 由于
0.78<0.833, 因此可以通过 ' = cez7(^xz/(1- ^xz, 求得 Κ,为 1362, 其 中 ce/(x)表示对 X向上取整数。
3、通过取整( scale+floor )算法和扩展因子 z修正统一的基础矩阵 ,
. ■ γ τ modified
得到修正后的基础矩阵 , 如下所示:
25 55 -I 47 4 -1 91 S4 S 52 S2 33 5 & 36 2:¾ 4 77 SO S -! -1
6 -I 36 40 4? 12 7 & 47 -1 41 21 Ώ 71 U 72 0 4 49 (3 0 9 -1
S1 S3 4 67 -1 21 Λ 31 24 91 61 SI 9 M 7S ω' S2 67 15 -I -1 0 0
-1 50 15 -1 36 13 IS 11 20 53 90 29 92 57 M M 92 11 66 m -1 -I Q 根据 和 z=96 以及 zx z 的单位矩阵扩展得到(4x96)x(24x96)的 LDPC矩阵 Η ρ , 并将矩阵 Η ρ作为 LDPC码的编码矩阵 Hbz。
4、 接收到长度为 K,的信息分组比特, 由于 0.78O.833, 即 ?tt< ?m, 将 长度为 ^xz- = 558个全 0比特填充到长度为 K,的信息分组比特的前面, 得到长度为 kbxz = 1920的待编码的信息比特。
5、 将(4 X 96) X (24 x 96)的 Hfe对长度为 x z = 1920的待编码的信息比特进 行 LDPC编码,得到长度为 N = nbxz = 2304的母码码字比特, 其中前 1920个 比特为系统比特, 后 384个比特为校验比特。
其中, PV表示码字重排向量, PV={20,21,22,23}。 又由于 0.78<0.833, 即 <i?m , 将 4中填充到信息分组比特前面的 558个全 0比特从重排后得 到的母码码字比特 。, 1,..., 。3里的系统比特中删除掉, 剩余的母码码字比 特 S558, 9,···, 。3作为待传输的码字比特。
例二:
1、 确定一个 4x24的 LDPC码的统一基础矩阵 和最大扩展因子 z max , ' 其 z、中 I z max =96, Mb 如下 1所 '示:
1 25 55 -I 47 4 -1 91 U S 52 S2 33 5 & 36 2:¾ 4 77 SO S -! -1
-1 6 -I 36 40 4? 12 7 & 47 -1 41 21 O 71 14 72 0 44 49 (3 0 9 -1
51 SI S3 4 67 -1 21 -1 31 24 91 61 SI 9 M 7S SO g£ 67 15 -! -1 0 0
§S -1 15 -1 36 13 IS 11 20 53 90 29: θ2 57 M M 92 H 66 SO -1 -I Q 可以得到 fi =4 , nb =24, kb =nb-mb =24-4 = 20 , 支持的母码码率 为 ?m =20/24 = 5/6 = 0.833 , 另为了便于实现, 确定扩展因 子 ζ=26=64。
2、 接收当前的传输码率 Rtx=0. 875, 比较 1^和 1^的大小, 由于 0. 875>0.833 , 因此信息分组长度 = kbxz = 1280。
3、通过取整( scale+floor )算法和扩展因子 z修正统一的基础矩阵 , 得到修正后的基础矩阵 A , 如下所示:
Q 16 36 -1 31 2 -1 6Θ 56 5 57 34 S 22 3 0 2 13 2 51 53 Θ -1 - 1
- 1 h -1 2 26 31 8 52 31 - 1 27 14 8 47 9 48 β 29 32 ø■ Θ & β -1
34 54 55 2 Η -1 1¾ - 1 20 16 6Θ 40 54 6 57 52 48 58 44 10 -1 - 1 :ø■ β
45 -1 33 10 -1 2 8 6 7 13 35 6β 19 61 38 2Θ 56 61 7 itU 53 - 1 -1 β 根据 和 z=64 以及 z x z 的单位矩阵扩展得到(4χ64)χ(24χ64)的 LDPC矩阵 Η ρ , 并将矩阵 Η ρ作为 LDPC码的编码矩阵 Hbz。
4、接收到长度为 K,=1280的信息分组比特, 由于 0.875>0.833, 将长度 ^}K' = kbxz = 1280信息分组比特直接作为待编码的信息比特。
5、将(4 X 64) X (24 x 64)的 Hbz对长度为 ' = x z = 1280的待编码的信息比特 进行 LDPC编码, 得到长度为 N = xz = 1536的母码码字比特, 其中前 1280 个比特为系统比特, 后 256个比特为校验比特。
对母码码字比特进行码字重排, 假设重排前的母码码字比特为 ,^,…,^^, 码字重排后的母码码字比特为 Α,Α,···,Α535 , 则码字重排由如 下公式表示:
Ak ^<1280
otherwise 其中, PV表示码字重排向量, PV={20,21,22,23}。 又由于 0.875>0.833, 属于 ≥ ?m , 将重排得到的母码码字比特 S。, 按照索引从小到大依 次取 _¾or( / ) = 1462个比特, 即把 ¾,Α,···, 61作为待传输的码字比特, 其 中, r(X)表示对 X向下取整数。 如图 4所示, 所述方法包括下述步骤:
S401-S402, 确定一个固定大小的 LDPC码的统一基础矩阵 和最 大扩展因子 zmax ,并根据所需要的编码码长确定扩展因子 Z为一个固定常数; 本步骤中, 系统可以根据实际需求确定一个大小为 mfiX 的统一基础矩 阵 A 和最大扩展因子 zmax , 其中 ^、 、 zmax为正整数, 令
则得到 e支持的母码码率为 -m lr =K lnb .并根据数字通信系统 在传输中的编码码长确定扩展因子 z为一个固定常数, 一般地, 为了便于 硬件实现, 扩展因子 z—般为 2的幂或 2的幂的正整数倍。
S403, 接收当前传输码率 Rtx, 然后分别执行 S404和 S405;
S404, 比较 1^和1^的大小, 根据比较结果, 确定输入信息分组比特 的长度 Κ', 然后执行 S406;
本步骤中, 当 ≥ ^时, 则信息分组比特的长度 = ^xz = ( - )xz; 当 < ?m时, 则编码生成的 ^χζ的校验比特都会被传输, 因此信息分组比 特的长度 Κ,可由校验比特长度 ^χζ和传输码率 Rtx确定, 因此 K,、 mfixz和
Rtx 的关系可以但不限于用 以下公式表示: ^― ^ = Ra 、 或
K'+mbxz
K'+mbxz = func(^^). 或 ^ = / C(^¾; 因此, K,可以但不限于如下公式
表示: K' = funcim^zxR^ /(I- Ray) 、 或 K' = func(mb z R^-m^z 、 或 K' = func(func(mbXz/(l-R )xR ; 其中/ IOTC(JC)可以表示对 x向上取整数、 向 下取整数或舍入取整数的一种。
、
S405, 对统一基础矩阵 进行修正, 确定 LDPC码的编码矩阵 Hfe, 然后执行 S407; 本步骤中, 首先利用上述修正算法和 z对 进行修正, 得到修正后 一 . 的基础矩阵 A , 根据 和 z 以及 ζ χ ζ 的单位矩阵扩展得到 (mbxz)x(nb xz)的 LDPC扩展矩阵 Η ρ; 当 ≥ ?m时,则将扩展矩阵 Η ρ作为 LDPC码的编码矩阵 Hbz;当 < ?m 时 , 通过截取 右边的 f腿 c(mbxz/(l_RJ) 歹^ , 得到 大小 为
(?¾χζ)χ_½ ¾χζ/(1- 的编码矩阵 。 又 K'+mbxz = func(^^) , 因此,
1― 此时 LDPC码的编码矩阵 的大小为( xz)x( +^xz)。 另外, 当 =^¾为正整数时, 本步骤中在对统一基础矩阵 ∞7¾™进 l-Ra 行修正得到 后, 也可以根据 1^和 Rm的比较结果, 对修正后的基础 一 一 ,
矩阵 进行处理后, 利用扩展因子 z进行扩展, 得到 LDPC码的编码 矩阵 Hfe。
一 . 具体地, 当 ?tt≥ ?m时, 对修正后的基础矩阵 进行扩展, 得到编 码矩阵 具体与上述方法得到编码矩阵 的过程相同, 不再赘述; 当 < ^时,通过截取 δ 右逸的 kb'+mb列 ,得到大小为 ^ x( + )的 矩阵 Hfi m°di/M- ; 才艮据 — 和扩展因子 z, 扩展得到(WFIXZ)X(( + )XZ) 的 LDPC码的编码矩阵 。又 S404 , ^ Ra<R i, K'+mbxz = func(^^-) ,
(kb' +mb)xz = func^^- = K'+mbxz, 故此时, 得到的 LDPC码的编码矩阵 l_i?,
的大小也为 (mbxz x(K,+mbxz 。
S406, 接收长度为 K,的信息分组比特, 并将信息分组比特直接作为待 编码的信息比特;
S407-S408, 通过编码矩阵 Hfe对待编码的信息比特进行 LDPC编码, 得到母码码字比特, 对母码码字比特进行处理, 得到待传输的码字比特。
具体地, 当 ≥ ?m时, 通过大小为 X z) X X z)的 LDPC码的编码矩 阵矩阵 Hbz对待编码的信息比特进行 LDPC 编码, 得到长度为 N = + Xz = Xz的母码码字比特, 其中母码码字比特的前 个比特为系 统比特, 后 mfixz个比特为校验比特, 其中, 待编码的信息比特长度为
K' = kbXz = (nb -mb)xz。
其中, 《Λ¾ =「^/ζ]*ζ- , PV表示码字重排向量, PV包含 ^个不同 的元素, 其元素集合为 {「 /z],「 /z] + l,「 /z] + 2,—,「 /ζ] + ^_1} , 并且每 个元素互不相同, PV(x)表示 PV向量中索引为 X的元素, 其中 X为非负整 数。
当 ?tt≥ ?m时, 进行删余操作, 即把重排后得到的母码码字比特 ^,^…,^^^按照索引从小到大依次取 / C( / ?tt)个比特, 作为待传输的
码字比特, 即^, …, ^,^— i为待传输的码字比特。 其中 Xx)可以表示 对 X向上取整数、 向下取整数或舍入取整数的一种, 具体可以根据实际的 应用情况, 对/ IfflC(X)选择合适的操作。
当 < ?m时, 由于 S405 中在得到编码矩阵 ^过程中已经进行了截取 操作,故可将重排后得到的母码码字比特 ,^…, ^^作为待传输的码字 比特。
下面结合例子, 对 LDPC码的编码方法的实施例二进行具体说明: 例三:
1、 确定一个 6x24的 LDPC码的统一基础矩阵 和最大扩展因子 z , ' 其、中 z =96, Mb 如下所示, :
6: 38 3 93 -1. -ί -1 30 70 -1 86 -1 37 38 4 11 -1 46 4S 0 -I -I -1 -1 62 94 19 S4 -1 92 7S -i :15 -1 -I 92 -1 45 24 32 30 -1 -1 0 0 -1 -I -1
71 -1 55 -I 12 66 45 ?9 -I 78 -1 -1 10 -1 22 5.5 ?0 B2 -i - 0 0 -1 -1
3S 61. -1 66 9 ?3 47 64 -I 39 6J 43 -1 -1 -I -1 95 32 0 - -1 0 0 -1
-! -1 -1 -I 32 2 55 SO 95 2 6 51 24 90 44 2C -ί -I -1 - -1 -I 0 0
-i 63 3i SS 20 -t -1 -i 6 40 S6 !6 7i 53 -I -! 27 2.6 4S - -i -1 -1 0 可以得出?¾ =6 , nb =24, kb =nb-mb =24-6 = 18 , Mb 支持的母码码率 为 ?m =( — =^/¾ =18/24 = 3/4 = 0.75 ,另为了便于实现及实际需求的编 码码长, 确定扩展因子 z=3x25=96。
2、接收当前的传输码率 Rtx=0.9 ,比较 Rtx和 Rm的大小, 由于 0.9>0.75 , 因此信息分组长度 = X z = 1728。
3、通过取整( scale+floor )算法和扩展因子 z修正统一的基础矩阵 ,
. ■ ττ
得到修正后的基础矩阵 A , 如下所示:
6 s 93 -1. -I -1 3 70 -1 -1 38 4 11 -1 46 4S 0 -I -i -1
62 94 19 S4 -1 92 ; -I 15 -1 -l 92 -1 45 24 2 30 -1 -1 0 0 -1 -1
71 -1 55 - i 12 66 45 ?9 -I -I -1 10 -1 ': 5 70 B2 -1 -1 0 0 -1
61. -1 66 ?3 47 64 -I 39 61 43 -1 -1 -1 -1 o -I -1 0 0 -1
- 1 -1 -1 2 SO 6 51 90 44 20 -i -1 -1 -1 — i -1 0 0
63 3i 8S 20 -1 6 40 S6 16 ?i 53 -1 2.6 S - -1 -1 0
ττ modified
根据 和 z=96 以及 z x z 的单位矩阵扩展得到(6x96)x(24x96)的 LDPC矩阵 Η ρ , 又 0.9>0.75 , 则将矩阵 Η ρ作为 LDPC码的编码矩阵 Hbz。
5、将(6x96)x(24x96)的 Hfe†长度为 K' = kbxz = m^的待编码的信息比特 进行 LDPC编码,得到长度为 N = +mfixz = xz = 2304的母码码字比特, 其 中前 1728个比特为系统比特, 后 576个比特为校险比特。
其 中 , "Λ¾ =「 '/ζ,*ζ- ' = 0 , PV 表示码字 重排向 量 , PV={18,19,20,21,22,23}„ 又由于 0.9>0.75, 属于 ?tt≥ ?m, 将重排得到的母码 码字比特 ¾, A, · · ·, Β2303按照索引从小到大依次取 cd K '/R = l 920个比特, 即 把 ,^…, 19作为待传输的码字比特, 其中, ce/(x)表示对 X向上取整数。
例四:
1、 确定一个 6x24的 LDPC码的统一基础矩阵 和最大扩展因子 z , ' 其、中 z =96, Mb 如下所示, :
6 38 ji -1 -1 -1 30 70 -1 S6 -1 37 4 11 -1 46 48 0 - i -1
62 94 19 84 -1. 92 78 -1 15 -1 -Ϊ 92 - 1 45 24 30 -1 -I 0 0 -1 -i "; -1 55 : 12 66 45 79 -I 7S -I -1 io -: 1 5 70 S2 -I -] 0 ■Q - 1
38 1 -1 9 47 64 -I 39 61 43 -i - ί -i 95 32 0 -1 -1 G 0
-i - 1. -1 - 1 80 95 6 51 24 90 44 20 -1 - 1 - i -1 0
_1 63 31 2 -i -i -1 6 40 56 i 6 S3 -1 ― i 27 26 4 i -1 -i -1 可以得出 mb=6, = 24, 一 24- 6 = 18 支持的母码码率 R 、lnb =^/¾ =18/24 = 3/4 = 0.75 ,另为了便于实现及实际需求的编
码码长, 确定扩展因子 z=26=64。
2、接收当前的传输码率 Rtx=0.6,比较 1^和1^的大小, 由于 0.6<0.75, 因此可以通过 = ce/(^xz/(l- D)- ?¾xz, 求得 K,为 576, 其中 ce/(;c)表示 对 X向上取整数。
3、通过取整(scale+floor )算法和扩展因子 z修正统一基础矩阵 ^ , 得到修正后的基础矩阵 A , 如下所示:
25 2 62 -1 -1 -1 20 46 -1 57 -1 2 25 2 7 -1 30 32 β -1 -1 -1 -1
ΗΛ 62 12 56 -1 61 52 -1 10 -1 -1 61 -1 30 16 21 20 -1 -1 β β -1 -1 -1 i -1 36 -1 8 3Θ 52 -1 52 -1 -1 6 -1 14 36 46 Sh -1 -1 β β -1 -1
25 -1 44 6 48 31 42 -1 26 4β 28 -1 -1 -1 -1 63 21 β -1 -1 β β -1
-1 -1 -1 -1 21 34 36 53 63 14 h 3U 16 6β 2 13 -1 -1 -1 -1 -1 -1 β β
-1 2β 58 13 -1 -1 -1 h 26 37 10 47 35 -1 -1 18 17 32 -1 -1 -1 -1 β 根据 和 z=64 以及 zx z 的单位矩阵扩展得到(6χ64)χ(24χ64)的 LDPC 矩 阵 Η7 , 又 由 于 0.6<0.75 , 因 此截取 Η ρ 右 边的 ceil(mbxz/(l-R ) = 960列, 得到大小为(6x64)x960的编码矩阵 Hbz。 另外, 本步骤还可以这样处理: 得到修正后的基础矩阵 , 又由 于 0.6O.75, kb' =^^ = 9 , 截取 右边的 +^=9 + 6 = 15列, 得到大 小为 6x(9 + 6)的矩阵 d — ; 和 z=64以及 z z的单位矩 阵扩展得到(6x64)x(15x64)的 LDPC码的编码矩阵 ^。
4、 接收到长度为 K,的信息分组比特, 并将长度为 = 576的信息分组 比特直接作为待编码的信息比特。
5、 将(6x64)x(15x64)的 ^2对长度为 = 576的待编码的信息比特进行
LDPC 编码, 得到长度为 N = + xz = xz = 960的母码码字比特, 其中前
576个比特为系统比特, 后 384个比特为校验比特。
其 中 , "Λ¾/ =「 '/ζ,*ζ- ' = 0 , PV 表示码字 重排向 量 , PV={9,10,11, 12,13, 14}。 又由于 0.6<0.75, 即 R <Rm , 由于 3中在得到编码 矩阵 过程中已经进行了截取操作, 故可将重排后得到的母码码字比特 。,Α,···, 59作为待传输的码字比特。
图 5示出了本发明提供的 LDPC码的编码装置的结构, 如图 5所示, 所述装置包括: 编码单元 10、 比较单元 20、 分组比特确定单元 30、 编码矩 阵确定单元 40、 信息比特确定单元 50以及码字处理单元 60; 其中, 比较 单元 20用于比较统一基础矩阵支持的母码码率与传输码率的大小; 分组比 特确定单元 30用于根据比较单元 20的比较结果, 确定输入信息分组比特 的长度 Κ,; 编码矩阵确定单元 40用于根据统一基础矩阵及扩展因子确定 LDPC码的编码矩阵; 信息比特确定单元 50用于接收输入的信息比特, 根 据分组比特确定单元 30确定的信息分组比特长度,得到长度为 K,的信息分 组比特, 并确定待编码的信息比特, 并将其传输给编码单元 10; 码字处理 单元 60用于对编码单元 10进行 LDPC编码得到的母码码字进行处理, 得 到待传输的码字比特。
进一步地, 所述装置还包括设置单元 70, 用于设置 LDPC码的统一基 础矩阵及扩展因子。
进一步地, 所述装置还包括输入单元 80, 用于接收当前的传输码率; 分组比特确定单元 30具体用于当比较单元 20的比较结果为 R ≥ 时, 确 定信息分组比特的长度 K,为 {nb -mb)xz;当比较单元 20的比较结果为 R <Rm 时, 确定信息分组比特的长度为 Κ, =
R ) 、 或 K' = func(mbXz / l-R^-m^z , ^K' = func(func(mb z /(I- R^ R^); 其中, R 为传输码率, 为母码码率, mb、 分别为统一基础矩阵的行数和列数, z
为扩展因子, /ifflc c)为对 x向上取整数、 向下取整数或舍入取整数的一种。 进一步地, 编码矩阵确定单元 40具体用于对所述统一基础矩阵进行修 正, 根据扩展因子 z, 利用 z x z的单位矩阵对修正得到的基础矩阵进行扩 展, 得到 LDPC码的编码矩阵。
相应地, 信息比特确定单元 50具体用于当比较单元 20的比较结果为 ≥ 时, 将接收到的长度为 K,的信息分组比特直接作为待编码的信息比 特; 当比较单元 20的比较结果为 < ?m时, 向长度为 K,的信息分组比特中 加入填充比特,形成长度为 ^xz的待编码的信息比特, 其中填充比特为全 0 比特或者全 1比特。
相应地, 码字处理单元 60具体用于对编码单元 10编码得到的母码码 字进行重排, 其中重排前的母码码字比特为 ,^,…,^^, 重排后的母码码 字 比 特 为 BoU ^ , 重 排 公 式 为 :
重排向量, 它的元素集合为 ^+1, - +2,…, - 1} , PV(x)表示 PV向量中索引为 X的元素, X为非负整数; 当比较单元 20的比较结果为 Ra≥Rm时,把重排后的母码码字比特 ^,^…,^^按照索引从小到大依次取 ½c( /D个比特, 作为待传输的码字比特; 当比较单元 20的比较结果为
R <Rm时, 将加入的所述 y^xz- 个填充比特从重排后的母码码字比特 。,^···,^^里的系统比特中删除掉,剩余的母码码字比特作为待传输的码 字比特。
进一步地, 编码矩阵确定单元 40具体用于对统一基础矩阵进行修正, 根据扩展因子 Z, 利用 z x z的单位矩阵对修正得到的基础矩阵进行扩展, 得到 LDPC码的扩展矩阵; 当比较单元 20的比较结果为 ≥ ?m时, 将扩展 矩阵作为 LDPC码的编码矩阵; 当比较单元的比较结果为 < ?m时, 截取
扩展矩阵右边的 X^xz/(1— 》列, 将截取得到的矩阵作为 LDPC码的编 码矩阵; 或在 =^¾为正整数时, 对统一基础矩阵进行修正, 得到修正
\-Ra 后的基础矩阵; 当比较单元 20的比较结果为 ≥ 时, 根据扩展因子 z, 利用 z X z的单位矩阵对修正得到的基础矩阵进行扩展, 得到 LDPC码的编 码矩阵; 当比较单元 20的比较结果为 R <Rm时, 截取修正后的基础矩阵右 边的 +^列,根据扩展因子 z, 利用 zxz的单位矩阵将截取得到的矩阵进 行扩展, 得到 LDPC码的编码矩阵。
相应地,信息比特确定单元 50具体用于将接收到的长度为 K,的信息分 组比特直接作为待编码的信息比特。
相应地, 码字处理单元 60具体用于对编码单元 10得到的母码码字进 行重排, 其中重排前的母码码字比特为 ^),^,…, ^, 重排后的母码码字 比特为 Β0Α,···,ΒΚ,— , 重排公式为: 中 ,
ηΡαά =
, PV 表示码字重排向量, 它的元素集合为 {「 /z,,「 /z, + l,「 /z, + 2,〜,「 + 1} , PV(x)表示 PV向量中索引为 x 的元素, X为非负整数; 当比较单元 20的比较结果为 ≥ ?m时, 把重排后 的母码码字比特 β0Ί··,βκ,—按照索引从小到大依次取 f K,IRJ个比 特, 作为待传输的码字比特; 当比较单元 20的比较结果为 < ^时, 直接 将从重排后的母码码字比特 。, A, · · ·, Βκ,—作为待传输的码字比特。
另需要说明, 编码与解码是相互对应的, 因此本发明提供的 LDPC码 的编码方法及装置, 其解码方法与解码装置也有相应的逆运算, 不再赘述。
以上所述, 仅为本发明的较佳实施例而已, 并非用于限定本发明的保 护范围。
Claims
1、 一种低密度奇偶校验 LDPC码的编码方法, 其特征在于, 所述方法 包括下述步骤:
比较统一基础矩阵支持的母码码率与传输码率的大小, 根据比较结果, 确定输入信息分组比特的长度 K,;
根据统一基础矩阵及扩展因子确定 LDPC码的编码矩阵;
由接收长度为 Κ,的信息分组比特, 确定待编码的信息比特;
利用所述编码矩阵对待编码的信息比特进行 LDPC编码, 并对编码得 到的母码码字比特进行处理, 得到待传输的码字比特。
2、 根据权利要求 1所述的方法, 其特征在于, 所述方法还包括: 设置 LDPC码的统一基础矩阵及扩展因子。
3、 根据权利要求 1或 2所述的方法, 其特征在于, 所述比较统一基础 矩阵支持的母码码率与传输码率的大小之前, 所述方法还包括: 接收当前 的传输码率;
所述根据比较结果, 确定输入信息分组比特的长度 K,为:
当 ≥ ?m时, 确定信息分组的长度 K,为 - mb)xz; 当 < 时, 确定 信 息 分 组 比 特 的 长 度 为 K ' = funcimb X zx ^ /(\— R ) 、 或 K ' = func(mb x z /(1 - )) - mfi x z 或 = func(func(mb x z /(l - )) x );
其中, 为传输码率, Rm为母码码率, mb、 分别为统一基础矩阵的 行数和列数, Z为扩展因子, /ifflC(X)为对 X向上取整数、 向下取整数或舍入 取整数中的一种。
4、 根据权利要求 1或 2所述的方法, 其特征在于, 所述根据统一基础 矩阵及扩展因子, 确定 LDPC码的编码矩阵为:
对统一基础矩阵进行修正, 根据扩展因子 z, 利用 z x z的单位矩阵对 修正得到的基础矩阵进行扩展, 得到 LDPC码的编码矩阵。
5、根据权利要求 4所述的方法, 其特征在于, 所述由接收的长度为 K, 的信息分组比特, 确定待编码的信息比特为:
当 ≥ 时, 将接收到的长度为 Κ,的信息分组比特直接作为待编码的 信息比特; 当 < ?m时, 向长度为 K,的信息分组比特中加入填充比特, 形 成长度为 ^Χζ的待编码的信息比特。
6、 根据权利要求 5所述的方法, 其特征在于, 所述对编码得到的母码 码字比特进行处理为:
对编码得到的母码码字进行重排, 其中重排前的母码码字比特为 A„Ax,-,Anb^ 重排后的母码码字比特为 ^ …, ^, 重排公式为: l», PV表示 码字重排向量, 它的元素集合为 ^+1, - +2,…, - 1} , PV(x) 表示 PV向量中索引为 X的元素, X为非负整数;
当 ≥ ^时,把重排后的母码码字比特 。, A, · · ·, 按照索引从小到大 依次取 个比特, 作为待传输的码字比特;
当 < ^时,将加入的所述 kbXz— K,个填充比特从重排后的母码码字比 特 。, A, · · ·, 里的系统比特中删除掉,剩余的母码码字比特作为待传输的 码字比特。
7、 根据权利要求 3所述的方法, 其特征在于, 所述确定 LDPC码的编 码矩阵为:
对统一基础矩阵进行修正, 根据扩展因子 z, 利用 zxz的单位矩阵对 修正得到的基础矩阵进行扩展, 得到 LDPC码的扩展矩阵;
当 ≥ ?m时, 将扩展矩阵作为 LDPC码的编码矩阵; 当 < ?m时, 截 取扩展矩阵右边的 Χ^χζ/(1_ 》列, 将截取得到的矩阵作为 LDPC码的 编码矩阵; 或者,
当 = ^¾为正整数时, 对统一基础矩阵进行修正, 得到修正后的基 \-Ra 础矩阵;
当 ≥ 时, 根据扩展因子 Z, 利用 Z X Z的单位矩阵对修正后的基础 矩阵进行扩展, 得到 LDPC码的编码矩阵; 当 < ?m时, 截取修正后的基 础矩阵右边的 +^列,根据扩展因子 Z,利用 Z X Z的单位矩阵将截取得到 的矩阵进行扩展, 得到 LDPC码的编码矩阵。
8、根据权利要求 7所述的方法, 其特征在于, 所述由接收的长度为 K, 的信息分组比特, 确定待编码的信息比特为: 将长度为 Κ,的信息分组比特 直接作为待编码的信息比特。
9、 根据权利要求 8所述的方法, 其特征在于, 所述对编码得到的母码 码字比特进行处理为:
对编码得到的母码码字进行重排, 其中重排前的母码码字比特为 Λ,-, ^, 重排后的母码码字比特为 Β0Α ··,ΒΚ,—, 重排公式为:
「 A k < K' ^ , B = . , 其 中 ,
( ηΡαά = , PV 表示码字重排向量, 它的元素集合为 {「 /z,,「 /z, + l,「 /z, + 2,〜,「 + 1} , PV(x)表示 PV向量中索引为 x 的元素, X为非负整数, 其中「^表示对 X向上取整数;
当 ≥ ^时,把重排后的母码码字比特 。, A, · · ·, ΒΚ,—按照索引从小到 大依次取 0 )个比特, 作为待传输的码字比特;
当^ <Rm时,直接将从重排后的母码码字比特 。,Α,···, ,+Β¾ΧΖ_^ 为待传 输的码字比特。
10、 一种 LDPC码的编码装置, 包括编码单元, 其特征在于, 所述装 置还包括: 比较单元、 分组比特确定单元、 编码矩阵确定单元、 信息比特 确定单元以及码字处理单元; 其中,
比较单元, 用于比较统一基础矩阵支持的母码码率与传输码率的大小; 分组比特确定单元, 用于根据比较单元的比较结果, 确定输入信息分 组比特的长度 Κ' ;
编码矩阵确定单元, 用于根据统一基础矩阵及扩展因子确定 LDPC码 的编码矩阵;
信息比特确定单元, 用于接收得到的长度为 Κ,的信息分组比特, 并确 定待编码的信息比特, 将其传输给编码单元;
码字处理单元, 用于对编码单元进行 LDPC编码得到的母码码字进行 处理, 得到待传输的码字比特。
11、 根据权利要求 10所述的装置, 其特征在于, 所述装置还包括: 设 置单元, 用于设置 LDPC码的统一基础矩阵及扩展因子。
13、 根据权利要求 10或 11所述的装置, 其特征在于, 所述编码矩阵 确定单元, 具体用于对所述统一基础矩阵进行修正, 根据扩展因子 z , 利用 z x z的单位矩阵对修正得到的基础矩阵进行扩展, 得到 LDPC码的编码矩 阵。
14、 根据权利要求 13所述的装置, 其特征在于, 所述信息比特确定单 元, 具体用于当比较单元的比较结果为 ≥ ?m时, 将接收到的长度为 K,的 信息分组比特直接作为待编码的信息比特; 当比较单元的比较结果为 < Wm时,向长度为 K,的信息分组比特中加入填充比特,形成长度为 kbxz的 待编码的信息比特。
15、 根据权利要求 14所述的装置, 其特征在于, 所述码字处理单元, 具体用于对编码单元编码得到的母码码字进行重排, 其中重排前的母码码 字比特为 4),4,···, ^— i , 重排后的母码码字比特为 Βο,Β^-,Β^ , 重排公式 为: !S PV表示 码字重排向量, 它的元素集合为 ^+1, - +2,…, - 1} , PV(x) 表示 PV向量中索引为 X的元素, X为非负整数;
当比较单元的比较结果为 R ≥Rm时, 把重排后的母码码字比特
Α,Α,···^^— ^要照索引从小到大依次取 个比特, 作为待传输的码 字比特;
当比较单元的比较结果为 < ?m时,将加入的所述 kbXz_K,个填充比特 从重排后的母码码字比特 Α,^···^^— i里的系统比特中删除掉,剩余的母码 码字比特作为待传输的码字比特。
16、 根据权利要求 12所述的装置, 其特征在于, 所述编码矩阵确定单 元, 具体用于对统一基础矩阵进行修正, 根据扩展因子 z, 利用 z x z的单 位矩阵对修正得到的基础矩阵进行扩展, 得到 LDPC码的扩展矩阵; 当比 较单元的比较结果为 ≥ ?m时, 将扩展矩阵作为 LDPC码的编码矩阵; 当 比较单元的比较结果为 < 时, 截取扩展矩阵右边的 X ^ X Z ― R-》 歹 |J , 将截取得到的矩阵作为 LDPC码的编码矩阵; 或在 =^¾为正整数
\-Ra
时, 对统一基础矩阵进行修正, 得到修正后的基础矩阵; 当比较单元的比 较结果为 ≥ 时, 根据扩展因子 Z, 利用 Z X Z的单位矩阵对修正得到的 基础矩阵进行扩展, 得到 LDPC码的编码矩阵; 当比较单元的比较结果为 < 时, 截取修正后的基础矩阵右边的 +^列, 根据扩展因子 Z, 利用 z x z的单位矩阵将截取得到的矩阵进行扩展, 得到 LDPC码的编码矩阵。
17、 根据权利要求 16所述的装置, 其特征在于, 所述信息比特确定单 元, 具体用于将接收到的长度为 K,的信息分组比特直接作为待编码的信息 比特。
18、 根据权利要求 17所述的装置, 其特征在于, 所述码字处理单元, 具体用于对编码单元得到的母码码字进行重排, 其中重排前的母码码字比 特为 4,4,···,4,+Β¾χζ—, 重排后的母码码字比特为 Β0Α ··,ΒΚ,—, 重排公式 为:
Bk · , 其 中 ,
Otherwise
当比较单元的比较结果为 R ≥Rm时, 把重排后的母码码字比特
^ …,^+^— i按照索引从小到大依次取 个比特, 作为待传输的 码字比特;
当比较单元的比较结果为 < 时, 直接将从重排后的母码码字比特
^ ,…, ^^作为待传输的码字比特。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010293323.6 | 2010-09-25 | ||
| CN201010293323.6A CN102412842B (zh) | 2010-09-25 | 2010-09-25 | 一种低密度奇偶校验码的编码方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2012037749A1 true WO2012037749A1 (zh) | 2012-03-29 |
Family
ID=45873399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2010/079103 Ceased WO2012037749A1 (zh) | 2010-09-25 | 2010-11-25 | 一种低密度奇偶校验码的编码方法及装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102412842B (zh) |
| WO (1) | WO2012037749A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018201912A1 (zh) * | 2017-05-05 | 2018-11-08 | 电信科学技术研究院有限公司 | 低密度奇偶校验码的基础图选择方法及装置 |
| WO2019001263A1 (zh) * | 2017-06-26 | 2019-01-03 | 中兴通讯股份有限公司 | 准循环低密度奇偶校验编码设计方法、装置及存储介质 |
| CN109150197A (zh) * | 2017-06-27 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| CN109150194A (zh) * | 2017-06-27 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| TWI688233B (zh) * | 2017-05-05 | 2020-03-11 | 大陸商電信科學技術研究院有限公司 | 低密度同位碼的基礎圖選擇方法及裝置 |
| US11996863B2 (en) | 2017-06-15 | 2024-05-28 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104202057B (zh) * | 2014-02-12 | 2019-08-16 | 中兴通讯股份有限公司 | 信息处理方法及装置 |
| CN107404322B (zh) * | 2014-09-17 | 2020-10-16 | 上海数字电视国家工程研究中心有限公司 | 针对低码率ldpc码的校验矩阵及ldpc码字 |
| CN105811996B (zh) | 2014-12-30 | 2019-12-06 | 华为技术有限公司 | 一种基于准循环ldpc的数据处理方法及系统 |
| CN106160937B (zh) | 2015-04-15 | 2019-01-04 | 中兴通讯股份有限公司 | 一种实现码块分割的方法及装置 |
| CN106685586B (zh) * | 2015-11-11 | 2020-02-14 | 华为技术有限公司 | 生成用于在信道中传输的低密度奇偶校验码的方法及设备 |
| CN111565052B (zh) * | 2016-05-13 | 2023-03-07 | 中兴通讯股份有限公司 | 结构化ldpc码的数据处理方法及装置 |
| FI3457574T3 (fi) * | 2016-05-13 | 2025-06-27 | Zte Corp | Tietojenkäsittelymenetelmä ja -laite jäsenneltyä ldpc-koodia varten |
| CN116827357A (zh) | 2016-05-13 | 2023-09-29 | 中兴通讯股份有限公司 | 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置 |
| WO2017193614A1 (zh) * | 2016-05-13 | 2017-11-16 | 中兴通讯股份有限公司 | 结构化ldpc的编码、译码方法及装置 |
| CN107566081B (zh) * | 2016-06-30 | 2020-04-03 | 华为技术有限公司 | 一种rm序列的生成及应用方法、装置 |
| CN107888198B (zh) * | 2016-09-30 | 2023-05-26 | 中兴通讯股份有限公司 | 准循环ldpc编译码方法、装置及ldpc编译码器 |
| CN108134648B (zh) * | 2016-12-01 | 2020-12-22 | 华为技术有限公司 | 广播信道发送方法、接收方法及设备 |
| CN108234064B (zh) * | 2016-12-09 | 2022-05-03 | 中兴通讯股份有限公司 | 准循环ldpc码数据处理装置及处理方法 |
| CN108270448B (zh) * | 2017-01-04 | 2022-11-15 | 中兴通讯股份有限公司 | 准循环低密度奇偶校验编码方法及装置 |
| WO2018126914A1 (zh) * | 2017-01-09 | 2018-07-12 | 中兴通讯股份有限公司 | 准循环低密度奇偶校验码的编码方法及装置、存储介质 |
| CN108400838B (zh) * | 2017-02-06 | 2021-05-18 | 华为技术有限公司 | 数据处理方法及设备 |
| CN108429602B (zh) * | 2017-02-15 | 2022-01-28 | 中兴通讯股份有限公司 | 一种数据处理方法、装置及发射端 |
| JP6873262B2 (ja) | 2017-03-03 | 2021-05-19 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 高レートロングldpc符号 |
| SG11202009379VA (en) | 2017-03-24 | 2020-10-29 | Zte Corp | Processing method and device for quasi-cyclic low density parity check coding |
| CN115065368B (zh) * | 2017-03-24 | 2025-10-31 | 中兴通讯股份有限公司 | 一种准循环低密度奇偶校验编码处理方法及装置 |
| CN108809487B (zh) * | 2017-05-04 | 2022-07-22 | 华为技术有限公司 | 传输数据的方法、基站和终端设备 |
| CN109391367B (zh) | 2017-08-11 | 2022-12-30 | 华为技术有限公司 | 通信方法和装置 |
| WO2019029690A1 (zh) * | 2017-08-11 | 2019-02-14 | 华为技术有限公司 | 通信方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101032083A (zh) * | 2004-08-12 | 2007-09-05 | 摩托罗拉公司 | 用于编码和解码数据的方法和设备 |
| CN101217337A (zh) * | 2007-01-01 | 2008-07-09 | 中兴通讯股份有限公司 | 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法 |
| US20090259915A1 (en) * | 2004-10-12 | 2009-10-15 | Michael Livshitz | Structured low-density parity-check (ldpc) code |
| CN101567697A (zh) * | 2009-05-25 | 2009-10-28 | 普天信息技术研究院有限公司 | 一种速率兼容的低密度奇偶校验码编码方法和编码器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149953B2 (en) * | 2004-02-03 | 2006-12-12 | Broadcom Corporation | Efficient LDPC code decoding with new minus operator in a finite precision radix system |
| CN100502245C (zh) * | 2005-10-21 | 2009-06-17 | 中兴通讯股份有限公司 | 支持任何码率/码长的低密度奇偶校验码编码装置和方法 |
| CN101325474B (zh) * | 2007-06-12 | 2012-05-09 | 中兴通讯股份有限公司 | Ldpc码的混合自动请求重传的信道编码及调制映射方法 |
-
2010
- 2010-09-25 CN CN201010293323.6A patent/CN102412842B/zh not_active Expired - Fee Related
- 2010-11-25 WO PCT/CN2010/079103 patent/WO2012037749A1/zh not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101032083A (zh) * | 2004-08-12 | 2007-09-05 | 摩托罗拉公司 | 用于编码和解码数据的方法和设备 |
| US20090259915A1 (en) * | 2004-10-12 | 2009-10-15 | Michael Livshitz | Structured low-density parity-check (ldpc) code |
| CN101217337A (zh) * | 2007-01-01 | 2008-07-09 | 中兴通讯股份有限公司 | 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法 |
| CN101567697A (zh) * | 2009-05-25 | 2009-10-28 | 普天信息技术研究院有限公司 | 一种速率兼容的低密度奇偶校验码编码方法和编码器 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11190211B2 (en) | 2017-05-05 | 2021-11-30 | Datang Mobile Communications Equipment Co., Ltd. | Method and device of selecting base graph of low-density parity-check code |
| WO2018201912A1 (zh) * | 2017-05-05 | 2018-11-08 | 电信科学技术研究院有限公司 | 低密度奇偶校验码的基础图选择方法及装置 |
| TWI688233B (zh) * | 2017-05-05 | 2020-03-11 | 大陸商電信科學技術研究院有限公司 | 低密度同位碼的基礎圖選擇方法及裝置 |
| US12301255B2 (en) | 2017-06-15 | 2025-05-13 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
| US11996863B2 (en) | 2017-06-15 | 2024-05-28 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
| US11626888B2 (en) | 2017-06-26 | 2023-04-11 | Zte Corporation | Method and apparatus for quasi-cyclic low-density parity-check |
| US11159178B2 (en) | 2017-06-26 | 2021-10-26 | Zte Corporation | Method and apparatus for quasi-cyclic low-density parity-check |
| RU2743857C1 (ru) * | 2017-06-26 | 2021-03-01 | ЗедТиИ КОРПОРЕЙШН | Способ и оборудование проектирования для квазициклического разреженного контроля по четности |
| WO2019001263A1 (zh) * | 2017-06-26 | 2019-01-03 | 中兴通讯股份有限公司 | 准循环低密度奇偶校验编码设计方法、装置及存储介质 |
| CN109150194B (zh) * | 2017-06-27 | 2022-01-14 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| CN109150194A (zh) * | 2017-06-27 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| CN109150197B (zh) * | 2017-06-27 | 2024-05-14 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| CN109150197A (zh) * | 2017-06-27 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
| US12047096B2 (en) | 2017-06-27 | 2024-07-23 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412842B (zh) | 2016-06-15 |
| CN102412842A (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2012037749A1 (zh) | 一种低密度奇偶校验码的编码方法及装置 | |
| JP7372369B2 (ja) | 構造的ldpcの符号化、復号化方法および装置 | |
| JP7152394B2 (ja) | Ldpcコードを符号化および復号化するための方法および装置 | |
| JP5559246B2 (ja) | 可変サイズのパケットのldpc符号化及び復号化 | |
| WO2015123979A1 (zh) | 结构化ldpc的编码方法、译码方法、编码装置和译码装置 | |
| JP4563476B2 (ja) | 符号化器、復号化器及び符号化方法 | |
| WO2007088870A1 (ja) | 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器 | |
| CN103069720B (zh) | 纠错解码装置及纠错解码方法 | |
| WO2006047919A1 (fr) | Matrice de base, coder/encodeur et methode de generation de codes de controle de parite faible densite | |
| CN105075128A (zh) | 具有高并行性、低差错本底和简单编码原理的经提升ldpc码的设计 | |
| CN108023673B (zh) | 一种多码率多码长ldpc码的构造及编码方法 | |
| WO2015135298A1 (zh) | 一种支持低码率编码的方法及装置、计算机存储介质 | |
| WO2013026291A1 (zh) | 分组交织的准循环扩展并行编码ldpc码的编码方法和编码器 | |
| CN104779961B (zh) | 一种ldpc结构、码字及对应的编码器、解码器和编码方法 | |
| JP6568281B2 (ja) | 送信装置および送信方法 | |
| CN105429645A (zh) | 针对低码率ldpc码的校验矩阵、ldpc码字及编码方法 | |
| CN105871385B (zh) | 一种ldpc卷积码构造方法 | |
| CN102651651B (zh) | 利用割圆陪集构造准循环ldpc码的构造方法和装置 | |
| WO2018126914A1 (zh) | 准循环低密度奇偶校验码的编码方法及装置、存储介质 | |
| CN105471442A (zh) | Ldpc码的编码方法 | |
| CN105471444A (zh) | Ldpc码的编码方法 | |
| Tang et al. | Bitplane coding for correlations exploitation in wireless sensor networks | |
| Lin et al. | A Novel Coding Scheme for Encoding and Iterative Soft-Decision Decoding of Binary BCH Codes of Prime Lengths | |
| CN109936380A (zh) | 无需后向迭代的qc-ldpc编码方法 | |
| Xiongxin et al. | HIGH EFFICIENCY ARCHITECTURE FOR DVB-S2 BASED LDPC DECODER |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10857462 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 10857462 Country of ref document: EP Kind code of ref document: A1 |