[go: up one dir, main page]

WO2012011539A1 - 表示装置用Ｃｕ合金膜および表示装置 - Google Patents

表示装置用Ｃｕ合金膜および表示装置 Download PDF

Info

Publication number
WO2012011539A1
WO2012011539A1 PCT/JP2011/066614 JP2011066614W WO2012011539A1 WO 2012011539 A1 WO2012011539 A1 WO 2012011539A1 JP 2011066614 W JP2011066614 W JP 2011066614W WO 2012011539 A1 WO2012011539 A1 WO 2012011539A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
film
oxygen
alloy
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/066614
Other languages
English (en)
French (fr)
Inventor
綾 三木
釘宮　敏洋
泰昭 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to US13/810,949 priority Critical patent/US9305470B2/en
Priority to KR1020137001563A priority patent/KR20130048228A/ko
Priority to CN201180035545.0A priority patent/CN103003860B/zh
Publication of WO2012011539A1 publication Critical patent/WO2012011539A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/01—Alloys based on copper with aluminium as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/04—Alloys based on copper with zinc as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/05—Alloys based on copper with manganese as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/06—Alloys based on copper with nickel or cobalt as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/321—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer with at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/412—
    • H10P14/44—
    • H10W20/425—
    • H10W20/4424—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611—Oxide-containing component

Definitions

  • the present invention relates to a display device including a Cu alloy film used in a display device such as a liquid crystal display or an organic EL display, and more specifically, includes a Cu alloy film excellent in adhesion to an oxygen-containing insulator layer.
  • the present invention relates to a display device.
  • Al aluminum
  • Cu copper
  • Cu cannot ensure sufficient adhesion with a gate insulating film (typically, Si oxides such as SiOx and SiON, Si oxynitrides, etc.). That is, there is a problem that the adhesiveness with the oxygen-containing insulator layer is low and peeling occurs. Furthermore, since the adhesion with the oxygen-containing insulator layer is low, Cu has a problem that it is difficult to perform wet etching for processing into a wiring shape.
  • the main component of the glass substrate is Si oxide, which has the same problem as the gate insulating film, but various techniques for improving the adhesion with the glass substrate have been proposed.
  • Patent Documents 1 to 3 disclose techniques for improving adhesion by interposing a refractory metal layer such as molybdenum (Mo) or chromium (Cr) between a Cu wiring and a glass substrate.
  • a refractory metal layer such as molybdenum (Mo) or chromium (Cr)
  • Mo molybdenum
  • Cr chromium
  • these techniques increase the number of steps for forming the refractory metal layer and increase the manufacturing cost of the display device.
  • different metals such as Cu and a refractory metal (Mo or the like) are laminated, there is a possibility that corrosion occurs at the interface between Cu and the refractory metal during wet etching.
  • the wiring cross section cannot be formed into a desired shape (for example, a shape having a taper angle of about 45 to 60 °). Furthermore, the electrical resistivity (12.9 ⁇ 10 ⁇ 6 ⁇ ⁇ cm) of a refractory metal such as Cr is higher than that of Cu, and signal delay and power loss due to wiring resistance are problematic.
  • Patent Document 4 discloses a technique in which nickel or a nickel alloy and a polymer resin film are interposed as an adhesion layer between a Cu wiring and a glass substrate.
  • this technique there is a possibility that the resin film deteriorates during the high-temperature annealing process at the time of manufacturing a display display (for example, a liquid crystal panel), and the adhesiveness decreases.
  • Patent Document 5 discloses a technique in which copper nitride is interposed as an adhesion layer between a Cu wiring and a glass substrate.
  • copper nitride itself is not a stable compound. Therefore, in this technique, N atoms are released as N 2 gas in a high-temperature annealing process at the time of manufacturing a display (for example, a liquid crystal panel), so that there is a possibility that the wiring film is deteriorated and adhesiveness is lowered.
  • the present invention has been made paying attention to the above circumstances, and an object thereof is to provide a display device including a Cu alloy film having high adhesion to an oxygen-containing insulator layer and low electrical resistivity. There is.
  • the present invention provides the following Cu alloy film for display device and display device.
  • First layer made of a Cu alloy containing 1.2 to 20 atomic% in total of at least one element selected from the group consisting of Zn, Ni, Ti, Al, Mg, Ca, W, Nb and Mn (Y) and Pure Cu, or a Cu alloy containing Cu as a main component, and having a multilayer structure including a second layer (X) made of a Cu alloy having a lower electrical resistivity than the first layer (Y), Part or all of the first layer (Y) is in direct contact with the oxygen-containing insulator layer, and
  • the film thickness of the first layer (Y) is 10 nm or more and 100 nm or less
  • the film thickness of the first layer (Y) is not less than 5 nm and not more than 100 nm.
  • the oxygen-containing insulator layer is silicon oxide (SiOx) or silicon oxynitride (SiON) prepared by a CVD method, the following formula (1 ) Cu alloy film for display device according to [1] or [2]. 2 ⁇ ⁇ [O] ⁇ [Mn] ⁇ 1.6 ⁇ / ([O] + [N]) (1)
  • [Mn] is the content (atomic%) of Mn contained in the first layer (Y)
  • [O] is the content (atomic%) of oxygen (O) contained in the oxygen-containing insulator layer
  • [N] is the content (atomic%) of nitrogen (N) contained in the oxygen-containing insulator layer.
  • the first layer (Y) contains Mn
  • the film thickness TM (nm) of the first layer (Y) and the Mn content [Mn] (atomic%) are expressed by the following formula (2):
  • TM is the film thickness (nm) of the first layer (Y)
  • [Mn] is the content (atomic%) of Mn contained in the first layer (Y).
  • the Cu alloy film for a display device of the present invention includes a first layer (Y) made of a Cu alloy containing a predetermined element excellent in adhesion to the oxygen-containing insulator layer, pure Cu, or the first layer (Y And a second layer (X) made of a Cu alloy having a lower electrical resistivity than the first layer (Y) in relation to the above elements. ) Is appropriately controlled, it is possible to achieve both high adhesion to the oxygen-containing insulator layer and low electrical resistivity as the entire Cu alloy film. Regarding adhesion, when the alloy element of the first layer (Y) is Mn, (I) the film thickness of the first layer (Y) and the Mn content in the first layer (Y) are appropriately controlled.
  • the oxygen-containing insulator layer is silicon oxide (SiOx) or silicon oxynitride (SiON) prepared by the CVD method
  • the contents of Mn, O, and N in the first layer (Y) are appropriately set.
  • the Cu alloy film used in the present invention has a laminated structure including layers of the same kind of pure Cu or Cu alloy, there is no extreme difference in etching rate, and pattern formation is easy if the Cu alloy film is used. Thus, fine processing with excellent shape can be performed.
  • TFT thin film transistor
  • FIG. 11 (a) is a TEM photograph showing the state of the interface between the first layer (Y) and the oxygen-containing insulator layer in the example of the present invention
  • FIG. 11 (b) shows the film by TEM-EDX.
  • 12 (a) and 12 (b) are graphs showing concentration profiles in the vicinity of the interface between the first layer (Y) and the oxygen-containing insulator layer in the example of the present invention
  • FIG. It is a figure which shows the analysis result of (O)
  • FIG.12 (b) is a figure which shows the analysis result of Cu.
  • Part or all of the Cu alloy film for a display device according to the present invention is in direct contact with an oxygen-containing insulator layer (hereinafter sometimes simply referred to as “oxygen-containing insulator layer”), and Zn,
  • a first layer (Y) made of a Cu alloy containing a total of 1.2 to 20 atomic% of at least one element selected from the group consisting of Ni, Ti, Al, Mg, Ca, W, Nb and Mn; Pure Cu or a second layer (X) made of a Cu alloy having a lower electrical resistivity than the first layer (Y), and is contained in the first layer (Y).
  • the film thickness of the first layer (Y) is 10 nm or more and 100 nm or less, and the alloying element contained in the first layer (Y) is an element other than Zn and Ni
  • the thickness of the first layer (Y) is not less than 5 nm and not more than 100 nm. There is a feature in that.
  • the oxygen-containing insulator layer and the first layer (Y) in which a part or all of the oxygen-containing insulator layer is in direct contact are made of a Cu alloy containing an alloy element that contributes to improving adhesion, thereby providing an oxygen-containing material. Adhesion with the insulator layer is improved.
  • the second layer (X) laminated on the first layer (Y) is an element having a low electrical resistivity (pure Cu or a Cu alloy having a low electrical resistivity comparable to that of pure Cu). Thus, the electrical resistivity of the entire Cu alloy film is reduced.
  • the oxygen-containing insulator which has been a defect of Cu, while effectively maximizing the original characteristics of Cu having a lower electrical resistivity than Al.
  • the low adhesion with the layer can also be eliminated.
  • the “Cu alloy having a lower electrical resistivity than the first layer (Y)” constituting the second layer (X) is the first layer (Y )
  • the content and / or content of the alloy elements may be appropriately controlled so that the electrical resistivity is lower than that of the above.
  • Elements with low electrical resistivity generally, elements as low as pure Cu alloys
  • the electrical resistivity can be reduced by reducing the content (generally, about 0.05 to 1 atomic%), so the above can be applied to the second layer (X).
  • the alloy element is not necessarily limited to an element having a low electrical resistivity.
  • the alloy element applicable to the second layer (X) may contain a gas component of oxygen gas or nitrogen gas, and for example, Cu—O, Cu—N, or the like can be used.
  • the Cu alloy having a lower electrical resistivity than the first layer (Y) includes the applicable elements described above, and the balance is substantially Cu and inevitable impurities.
  • the first layer (Y) In the Cu alloy film, part or all of the first layer (Y) is in direct contact with the oxygen-containing insulator layer, and is made of Zn, Ni, Ti, Al, Mg, Ca, W, Nb, and Mn. And a Cu alloy containing 1.2 to 20 atomic% in total of at least one element selected from the above (adhesion improving element). These elements may be contained alone or in combination of two or more. In the case of containing alone, the single amount may satisfy the above range, and in the case of containing two or more types, the total amount may satisfy the above range. These elements are selected as elements that dissolve in Cu metal but not in Cu oxide film.
  • Mn and Ni are preferable, and Mn is more preferable.
  • Mn is an element in which the concentration phenomenon at the interface described above is expressed very strongly. That is, Mn is formed from the inner side to the outer side (oxygen-containing) by a heat treatment during the Cu alloy film formation or after the film formation (for example, including a thermal history in the manufacturing process of the display device such as a process of forming an insulating film of a SiN film). Move toward the interface with the insulator layer). The movement of Mn to the interface is further accelerated by the driving force of Mn oxide generated by oxidation by heat treatment.
  • Mn reaction layer a Cu—Mn reaction layer (hereinafter referred to as “Mn reaction layer”) is formed at the interface with the oxygen-containing insulator layer, and the adhesion to the oxygen-containing insulator layer is considered to be significantly improved. (Refer to the photograph of FIG. 11 described later).
  • the upper limit of the heat treatment condition is not particularly limited as long as a desired concentrated layer is obtained, and can be appropriately adjusted depending on the heat resistance of the substrate, the efficiency of the process, and the like.
  • the heat treatment may be performed for the purpose of forming the concentrated layer such as a Mn reaction layer, or a heat history after the Cu alloy film is formed (for example, a protective film such as a SiN film is formed).
  • the film forming step) may satisfy the temperature and time.
  • the content of the above elements should be 1.2 atomic% or more. If the content of the element is less than 1.2 atomic%, the adhesiveness with the oxygen-containing insulator layer is insufficient and satisfactory characteristics cannot be obtained. As will be described later in Examples, for example, when the content of the element is as low as about 0.5%, good adhesion may be obtained depending on conditions, but reproducibility is lacking. Therefore, in the present invention, considering the reproducibility, the lower limit value of the content of the element is set to 1.2 atomic% or more. As a result, good adhesion can always be obtained regardless of the measurement conditions. The higher the element content, the more effective the adhesion is.
  • the preferable lower limit of the content of the element is 2 atomic%, more preferably 3 atomic%, and still more preferably 4 atomic%.
  • the upper limit preferable from the viewpoint of electrical resistivity and the like is 16 atomic%, more preferably 14 atomic%, and still more preferably 12 atomic%.
  • the preferable content of the above elements may vary depending on the type of element. This is because the load (influence) on adhesion and electrical resistance differs depending on the type of element.
  • Mn is preferably 3 atom% or more and 14 atom% or less, more preferably 4 atom% or more and 12 atom% or less.
  • Zn it is preferably 2 atomic% or more and 10 atomic% or less.
  • the first layer (Y) in the Cu alloy film used in the present invention contains the above elements (preferably further contains the following elements), and the balance: Cu and inevitable impurities.
  • the Cu alloy constituting the first layer (Y) may further contain Fe and / or Co in a total amount (single amount in the case of a single amount) in the range of 0.02 to 1.0 atomic%. This further improves the low electrical resistivity and the high adhesion between the oxygen-containing insulator layer.
  • the preferable content is 0.05 atomic percent or more and 0.8 atomic percent or less, and more preferably 0.1 atomic percent or more and 0.5 atomic percent or less.
  • the second layer (X) is formed on (directly above) the first layer (Y) and has a lower electrical resistivity than pure Cu or the first layer (Y). It is comprised with Cu alloy which has Cu as a main component. By providing such a second layer (X), the electrical resistivity of the entire Cu alloy film can be kept low.
  • “having Cu as a main component” means that the mass or the number of atoms of Cu is the largest among the elements constituting the material. From the viewpoint of electrical resistivity, Cu Is preferably at least 85 atomic%.
  • the Cu alloy film used in the present invention exhibits desired characteristics by adopting a laminated structure of the second layer (X) and the first layer (Y) having different compositions. Therefore, it is necessary to appropriately control the film thickness of the first layer (Y). This is because the influence on adhesion and electrical resistance differs depending on the type of element.
  • the lower limit of the film thickness is preferably 10 nm or more, more preferably 20 nm or more, and further preferably 30 nm or more.
  • the upper limit is preferably 100 nm or less, and more preferably 80 nm or less.
  • the lower limit of the film thickness is preferably 5 nm or more, more preferably 10 nm. It is above, More preferably, it is 15 nm or more.
  • the upper limit is preferably 100 nm or less, more preferably 80 nm or less, and still more preferably 50 nm or less.
  • the thickness of the entire Cu alloy film (second layer (X) + first layer (Y)) is preferably approximately 200 nm to 600 nm, and more preferably 250 nm to 400 nm.
  • the film thickness of the first layer (Y) is 60% or less with respect to the total film thickness of the Cu alloy film [film thickness of the second layer (X) and the first layer (Y)]. .
  • the film thickness of the first layer (Y) is 60% or less with respect to the total film thickness of the Cu alloy film [film thickness of the second layer (X) and the first layer (Y)]. .
  • it is 50% or less with respect to the total thickness of the Cu alloy film.
  • the lower limit of the ratio of the first layer (Y) to the total thickness of the Cu alloy film is not particularly limited, but is preferably about 15% in view of improving the adhesion with the oxygen-containing insulator layer.
  • the content of the adhesion improving element and the first The film thickness of the layer (Y) is preferably controlled in association with each other, not separately. According to the experimental results of the present inventors, it has been found that the adhesion to the oxygen-containing insulator layer is closely related to the total amount of the adhesion improving elements present in the first layer (Y). is there. Specifically, for example, when the content of the element is small, the film thickness of the first layer (Y) can be increased. On the other hand, when the film thickness of the first layer (Y) is small, the content of the element is increased. It is preferable to increase the control.
  • the film thickness TM ( nm) and the content [Mn] (atomic%) of Mn preferably satisfy the relationship of the following formula (2).
  • TM ⁇ 230 ⁇ ⁇ [Mn] ⁇ 1.6 ⁇ ⁇ 1.2 (2)
  • TM ⁇ 230 ⁇ ⁇ [Mn] ⁇ 1.6 ⁇ ⁇ 1.2 a sufficient amount of Mn for forming the Mn reaction layer can be supplied from the first layer (Y). There is a risk that the adhesiveness may not be sufficient (see examples described later).
  • the film thickness TM of the first layer (Y) may be thick. However, as described above, if the film thickness TM is too thick, the electrical resistivity of the entire film is increased. In actuality, it is preferable to appropriately control the range of the film thickness TM in consideration of the balance between adhesion and electrical resistivity.
  • the oxygen-containing insulator layer is in the form of silicon oxide (SiOx) or silicon oxynitride (SiON) prepared by the CVD method
  • SiOx silicon oxide
  • SiON silicon oxynitride
  • This formula (1) is based on the knowledge that it is the oxygen (O) -Mn bond that contributes to improving the adhesion to the oxygen-containing insulator layer in the case of the above-described embodiment, and based on many basic experiments. It has been derived. According to the results of Examples described later, when the adhesion improving element is Mn, Mn is bonded to oxygen (O) in the underlying oxygen-containing insulator layer (O—Mn bond) to improve the adhesion. It is conceivable that, in particular, in the oxygen-containing insulator layer of silicon oxide (SiOx) or silicon oxynitride (SiON) prepared by the CVD method, the effect of improving the adhesion was obtained at a lower temperature than the glass substrate.
  • SiOx silicon oxide
  • SiON silicon oxynitride
  • the first layer (Y) may further contain oxygen.
  • an oxygen-containing layer containing a predetermined amount of oxygen is interposed at the interface with the oxygen-containing insulator layer. It is considered that a strong bond (chemical bond) is formed between the body layer and the adhesion is improved.
  • the preferable amount of oxygen contained in the first layer (Y) is 0.5 atomic% or more, more preferably 1 atomic% or more, still more preferably 2 atomic% or more, Even more preferably, it is 4 atomic% or more.
  • the amount of oxygen becomes excessive and the adhesiveness is excessively improved, a residue remains after wet etching and the wet etching property may be lowered. If the oxygen amount is excessive, the electrical resistance of the entire Cu alloy film may increase.
  • the amount of oxygen contained in the first layer (Y) is preferably 30 atomic% or less, more preferably 20 atomic% or less, still more preferably 15 atomic% or less, and still more preferably 10 Atomic% or less.
  • Such an oxygen-containing first layer (Y) can be obtained by supplying oxygen gas when the first layer (Y) is formed by sputtering.
  • an oxygen gas supply source in addition to oxygen (O 2 ), an oxidizing gas containing oxygen atoms (for example, O 3 ) can be used.
  • a mixed gas obtained by adding oxygen to a process gas usually used in the sputtering method is used.
  • oxygen is not added. Sputtering may be performed using a process gas. This is because the second layer (X) preferably contains no oxygen from the viewpoint of reducing electrical resistivity.
  • a rare gas for example, xenon gas or argon gas
  • argon gas is preferable.
  • the amount of oxygen in the first layer (Y) can vary depending on the mixing ratio of oxygen gas in the process gas, the mixing ratio may be appropriately changed according to the amount of oxygen to be introduced.
  • the O 2 concentration in the process gas such as argon gas
  • the O 2 concentration in the process gas is preferably 1% by volume or more and 20% by volume or less.
  • the Cu alloy film is excellent in adhesion with an oxygen-containing insulator layer typified by a gate insulating film.
  • the material of the oxygen-containing insulator layer used in the present invention is not particularly limited as long as it is used in a display device.
  • a material containing Si is used, and silicon oxide (SiOx) or silicon oxynitride (SiON) is preferable.
  • the oxygen-containing insulator layer may be a single layer or may have a stacked structure.
  • the oxygen-containing insulator layers may have a laminated structure, or the oxygen-containing insulator layer and another insulator layer not containing oxygen may have a laminated structure. Examples of the laminated structure include, for example, SiO 2 / SiN, SiON / SiN, SiO 2 / SiON, and the like, and can be appropriately adjusted depending on the manufacturing process and the characteristics of the display device.
  • the oxygen-containing insulator layer is formed on a substrate, for example.
  • the oxygen-containing insulator layer may be formed directly on the substrate (that is, directly on the substrate); or an intermediate layer such as SiN that does not contain oxygen or a gate wiring. It may be formed on the substrate via the body layer.
  • an oxygen-containing insulator layer may be formed not only on the substrate but also below or on the side surface.
  • the present invention includes the oxygen-containing insulator layer used in the display device. It is the meaning including all the aspects obtained, and is not the meaning limited to the above.
  • the material of the substrate used in the present invention is not particularly limited as long as it is used in a display device.
  • transparent substrates such as non-alkali glass substrates, high strain point glass substrates, and soda lime glass substrates, Si substrates, thin metal plates such as stainless steel, and resin substrates such as PET films can be used.
  • the Cu alloy film used in the present invention is excellent in adhesion to the oxygen-containing insulator layer, it is suitably used as a wiring film and an electrode film in direct contact with the oxygen-containing insulator layer.
  • the Cu alloy film may be applied to a drain electrode in contact with a source electrode integrated with a signal line and a transparent conductive film, or a gate electrode.
  • the Cu alloy film can be applied as a film for wiring or an electrode (source-drain electrode) in direct contact with a semiconductor layer of a thin film transistor (TFT).
  • TFT thin film transistor
  • the above-described refractory metal film (barrier metal layer) such as Mo or Cr is interposed.
  • the Cu alloy constituting the first layer (Y) is also excellent in adhesion to the semiconductor layer, the Cu alloy constituting the first layer (Y) directly on the semiconductor layer.
  • the semiconductor layer is not particularly limited as long as it is used in a display device.
  • Si-based semiconductor such as amorphous silicon (a-Si); ZnO, Al-doped ZnO, In-Ga-Zn-O (IGZO), In—Zn—O (IZO), In—Sn—O (ITO), Ga—Zn—O (GZO), Zn—Sn—O (ZTO), In—Zn—Sn—O (IZTO), Ga—Zn
  • An oxide semiconductor such as —Sn—O (GZTO) is used.
  • a Si-based semiconductor layer such as a-Si can be used in combination with surface nitriding such as nitrogen plasma treatment or sputtering such as oxygen-added sputtering.
  • the Cu alloy constituting the first layer (Y) After nitriding the surface of the semiconductor layer by a plasma nitriding method or the like, the Cu alloy constituting the first layer (Y) Then, pure Cu or Cu alloy constituting the second layer (X) may be sequentially formed. That is, when viewed from the semiconductor layer side, a three-layer structure of a nitrided semiconductor layer / first layer (Y) / second layer (X) may be used, and this also ensures high adhesion with the semiconductor layer, In addition, a low electrical resistivity can be ensured.
  • a semiconductor layer is formed again, and a Cu alloy constituting the first layer (Y) and the second layer ( Pure Cu or Cu alloy constituting X) may be sequentially formed. That is, when viewed from the semiconductor layer side, a four-layer structure of nitrided semiconductor layer / semiconductor layer / first layer (Y) / second layer (X) may be used, and the same characteristics as described above can be secured.
  • the oxygen gas is controlled to form the oxygen-containing first layer (Y).
  • a method of forming and interposing an oxygen-containing layer containing oxygen at the interface with the semiconductor layer is also useful, and this also realizes the same characteristics as described above. That is, as viewed from the semiconductor layer side, a three-layer structure of semiconductor layer / oxygen-containing first layer (Y) / second layer (X) may be used. Note that the surface of this semiconductor layer may be nitrided as described above. Alternatively, a semiconductor layer whose surface is nitrided as described above and a semiconductor layer that is not nitrided may be stacked. The preferable amount of oxygen contained in the oxygen-containing first layer (Y) is as described above.
  • the Cu alloy film having the above laminated structure is formed by a sputtering method.
  • the material constituting the first layer (Y) is formed by sputtering to form the first layer (Y), and then the second layer (X) is formed thereon.
  • a material to be formed may be formed by a sputtering method to form the second layer (X) to have a stacked structure.
  • the composition of the Cu alloy film can be adjusted by adjusting the composition of the sputtering target.
  • the composition of the sputtering target may be adjusted by using a Cu alloy target having a different composition, or may be adjusted by chip-oning an alloy element metal on a pure Cu target.
  • a slight deviation may occur between the composition of the formed Cu alloy film and the composition of the sputtering target.
  • the deviation is within a few atomic percent. Therefore, if the composition of the sputtering target is controlled within a range of ⁇ 10 atomic% at the maximum, a Cu alloy film having a desired composition can be formed.
  • the Cu alloy film used in the present invention is applied on a semiconductor layer and used as a source / drain electrode or the like, as described above, in order to more effectively suppress mutual diffusion with doped amorphous silicon.
  • the surface of doped amorphous silicon is nitrided, and further doped amorphous silicon is laminated thereon, or the material constituting the first layer (Y) is formed by sputtering. It is also useful to employ a mutual diffusion suppression method such as adding oxygen.
  • the outline of the manufacturing process of the TFT array substrate shown in FIG. 1 will be described with reference to the process diagrams of FIGS.
  • an embodiment will be described in which the Cu alloy film of the present invention is used as a source-drain electrode and the Cu alloy film is applied on a gate insulating film (SiOx) as an oxygen-containing insulator layer.
  • SiOx gate insulating film
  • the source-drain electrode is in direct contact with the gate insulating film except for the portion directly connected to the semiconductor layer, high adhesion to the gate insulating film is required.
  • silicon oxide (SiOx) is used as the oxygen-containing insulator layer, but silicon oxynitride (SiON) may be used.
  • the thin film transistor formed as the switching element is exemplified by an amorphous silicon TFT using hydrogenated amorphous silicon as a semiconductor layer.
  • the present invention is not limited to this, and polycrystalline silicon may be used.
  • an oxide semiconductor material may be used.
  • the oxide semiconductor material is not particularly limited as long as it is used for a display device. Typically, examples thereof include ZnO, IGZO, ZTO, IZO, ITO, GZO, IZTO, GZTO, and Al-doped ZTO.
  • FIG. 1 shows an example of a TFT array substrate having a bottom gate structure, but the present invention is not limited to this.
  • the present invention may be applied to a TFT array substrate having a top gate structure.
  • a first layer (Y) made of, for example, a Cu alloy thin film having a film thickness of about 100 nm is formed on the glass substrate 1a by a technique such as sputtering, and the electrical resistivity is lower on the upper part than pure Cu or the first layer.
  • a second layer (X) made of a Cu alloy thin film (film thickness of about 100 nm) is formed by a sputtering method or the like, for example, with a film thickness of about 200 nm in total, and the resulting Cu alloy laminated wiring film is patterned to form a gate. Electrodes 26 and scanning lines 25 are formed (FIG. 2). At this time, it is preferable that the periphery of the Cu alloy laminated wiring film is etched into a taper shape with a taper angle of about 45 to 60 ° so that the coverage of the gate insulating film described later is improved.
  • a gate insulating film (silicon oxide film: SiOx) 27 having a film thickness of, eg, about 300 nm is formed at a substrate temperature of about 350 ° C. by, eg, plasma CVD.
  • a hydrogenated amorphous silicon film (a-Si: H) having a thickness of about 150 nm and a silicon oxide film (SiOx) as a channel protective film are continuously formed at a substrate temperature of about 300.degree.
  • the silicon oxide film (SiOx) is patterned by backside exposure using the gate electrode 26 as a mask to form a channel protective film.
  • an n + type hydrogenated amorphous silicon film (n + a-Si: H) doped with P having a thickness of about 50 nm is formed.
  • the hydrogenated amorphous silicon film (a-Si: H) and the n + -type hydrogenated amorphous silicon film (n + a-Si: H) are patterned by dry etching.
  • a first layer (Y) made of a Cu alloy thin film having a film thickness of about 100 nm is formed, and a Cu alloy thin film having a lower electrical resistivity than pure Cu or the first layer is formed thereon.
  • the second layer (X) made of the above is laminated and formed with a total thickness of about 200 nm by sputtering or the like.
  • the film thickness of the first layer (Y) is preferably about 10 to 50 nm, and the film thickness of the second layer (X) is preferably about 200 to 600 nm.
  • a source electrode 28 integrated with the signal line and a drain electrode 29 in contact with the ITO transparent conductive film are formed. Further, using the source electrode 28 and the drain electrode 29 as a mask, the n + type hydrogenated amorphous silicon film (n + a-Si: H) on the channel protective film (SiOx) is removed by dry etching.
  • a silicon oxide film (SiOx) 30 is formed to a thickness of about 300 nm by a plasma CVD apparatus to form a protective film.
  • the film formation temperature at this time is preferably about 250 ° C., for example.
  • contact holes 32 are formed in the silicon oxide film (SiOx) 30.
  • the Cu oxide film generated by the oxygen plasma ashing is diluted with a diluted fluorine film. Remove with acid.
  • the source / drain electrodes are formed with high adhesion to a gate insulating film (silicon oxide (SiOx) or silicon oxynitride (SiON)) containing oxygen, and (ii) ITO transparent A TFT array in which a conductive film (pixel electrode) and a drain electrode formed of a Cu alloy laminated film are in direct contact, and (iii) an ITO transparent conductive film is also in direct contact with the TAB portion of the scanning line connected to the gate electrode A substrate is obtained.
  • a gate insulating film silicon oxide (SiOx) or silicon oxynitride (SiON)
  • Example 1 (Sample preparation) In this example, for the samples (Nos. 3 to 35) of Table 1 prepared as described below, the type and content of the Cu alloy constituting the first layer (Y) and the first layer (Y) The influence of the thickness on the electrical resistivity and the adhesion with the silicon oxide film (SiOx) was examined.
  • a SiO 2 film was formed on a Corning Eagle 2000 (diameter 50.8 mm ⁇ thickness 0.7 mm) by plasma CVD.
  • the conditions of the plasma CVD method are as follows.
  • a first layer (Y) was formed on the SiO 2 film.
  • a Cu alloy film including various elements shown in Tables 1 and 2 as a first layer (Y) and a Cu alloy film composed of pure Cu as a second layer (X) is shown below. In this way, it was prepared by a sputtering method.
  • no. Nos. 4 to 23 are examples in which Mn was added as an element constituting the first layer (Y).
  • 24 is an example of Bi addition, No. 24.
  • Nos. 25 to 27 are Ni addition examples.
  • Nos. 28 to 30 are Zn addition examples.
  • Nos. 31 to 32 are Al addition examples.
  • Nos. 33 to 34 are Ti addition examples.
  • Nos. 35 to 36 are examples of adding Mg.
  • Nos. 37 to 38 are examples of addition of Ca.
  • Nos. 39 to 40 are Nb addition examples.
  • 41 to 42 are examples of W addition.
  • the thickness of the wiring film was constant at about 300 nm for the entire laminated structure.
  • the sputtering conditions are as follows.
  • a sputtering apparatus a product name “HSM-552” manufactured by Shimadzu Corporation was used.
  • DC magnetron sputtering method back pressure: 0.27 ⁇ 10 ⁇ 3 Pa or less, Ar gas pressure: 0.27 Pa, Ar gas flow rate: 30 sccm
  • a sample (No. 43) in which an oxygen-containing layer was formed on the SiO 2 film was produced.
  • the oxygen-containing layer was formed by using a mixed gas of Ar and O 2 as a process gas and adjusting the ratio of oxygen gas in the mixed gas to 10% by volume.
  • samples (No. 1 and 2) containing Mo or Ti as barrier metal layers above and below pure Cu and a sample (No. 3) made of pure Cu alone were prepared.
  • the pass / fail judgment criteria for the electrical resistance are acceptable ( ⁇ ) when the electrical resistivity of the conventional Cu-based material is less than or equal to 3.5 ⁇ ⁇ cm, and rejected when the electrical resistance exceeds this value ( ⁇ ). It was.
  • a tape peel rate of 0% to less than 10% is judged as ⁇ , 10% or more but less than 20% is judged as ⁇ , and 20% or more is judged as ⁇ , and ⁇ ⁇ ⁇ or ⁇ is passed (SiO 2 Good adhesion to film).
  • SiO 2 Good adhesion to film As a comprehensive evaluation, a case where the adhesion and electrical resistivity were acceptable was evaluated as “good”, and a case where the adhesiveness and electrical resistivity were acceptable was evaluated as “poor”.
  • No. 11 to 23 Examples in which Mn is added as an element constituting the first layer Y
  • 25 to 27 Examples of Ni addition
  • 28 to 30 Examples of Zn addition
  • 31 to 32 Examples of Al addition
  • 33 ⁇ 34 Ti addition example
  • 35 to 36 Mg addition example
  • 37 to 38 Ca addition example
  • 39 to 40 Nb addition example
  • 41 to 42 W addition example
  • no. Nos. 1 and 2 are examples in which a barrier metal layer of Mo or Ti is interposed, and has a low electrical resistivity and a high adhesion with the SiO 2 film, but the wet etching property is lowered.
  • No. No. 3 is an example composed of pure Cu only, which has a low electrical resistivity and excellent wet etching property, but its adhesion to the SiO 2 film was lowered.
  • No. Nos. 4 to 7 and 10 are examples in which the constituent element of the first layer (Y) is Mn, but since the Mn content is as low as 0.1 to 0.5 atomic%, the first layer (Y Regardless of how the thickness of Y) and the ratio of the first layer (Y) to the total thickness were controlled, the adhesion with the SiO 2 film was lowered.
  • No No. Nos. 8 to 9 are examples in which the constituent element of the first layer (Y) is Mn and the amount of Mn is as small as 0.5 atomic%, but this example showed good adhesion (evaluation of adhesion) Column ⁇ ). However, these have confirmed that the adhesion is insufficient when the amount of Mn is 0.5 atomic% in the test of Example 2 to be described later, and there is no reproducibility. It was evaluated.
  • No. No. 24 is an example containing Bi which is an alloy element not specified in the present invention, and a decrease in adhesion to the SiO 2 film and an increase in electrical resistivity were observed.
  • No. No. 43 is an example in which the first layer (Y) contains oxygen, but even when the amount of Mn is smaller than the range defined in the present invention, good adhesion is realized.
  • Example 2 the constituent element of the first layer (Y) is Mn, and the influence of the Mn content and the thickness of the first layer (Y) on the adhesion and electrical resistivity with the SiO 2 film is further increased. Examine in detail.
  • the amount of Mn in the first layer (Y) and the thickness of the first layer (Y) are It is effective to control, and it can be seen that the adhesiveness is improved by increasing the film thickness when the amount of Mn is small and increasing the amount of Mn when the film thickness is small.
  • This tendency can be arranged by the following relational expression (2), and good adhesion can be obtained when the relational expression (2) is satisfied.
  • Example 1 In the evaluation of adhesion in Example 1, all samples having a tape peeling rate of 0 to less than 10% were evaluated as ⁇ , whereas in Example 2, even if even one piece was peeled, it was rejected ( X), and the evaluation of Example 2 is stricter than that of Example 1. That is, among those evaluated in Example 1 with ⁇ , those satisfying TM ⁇ 230 ⁇ ⁇ [Mn] ⁇ 1.6 ⁇ ⁇ 1.2 (Nos. 13, 15, 16, 17 in Table 1) 18, 19, 20, 21, 22, and 23) correspond to examples in which none of them peeled off, and those that did not satisfy the above relational expression (Nos. 11 and 12 in Table 1) had a peeling rate of less than 10%. Corresponds to an example of peeling.
  • the Mn content 10 atomic%
  • the thickness of the first layer (Y) 100 nm
  • the sample after heat treatment at 450 ° C. for 30 minutes the interface between the SiO 2 film and the first layer (Y)
  • a TEM photograph is shown in the left diagram of FIG. 11, and the result of analyzing the concentration profile in the depth direction of the film by TEM-EDX is shown in the right diagram of FIG.
  • FIG. 11 it was confirmed that a Mn reaction layer (Mn rich layer) with a large amount of Mn was formed at the interface.
  • the heat treatment was performed at 270 ° C.
  • FIG. 12 shows the results of analysis of the sample by electron energy loss spectroscopy (EELS).
  • the EELS analysis is a powerful technique capable of elemental analysis and the like with a spatial resolution on the nm scale, and can analyze the binding state on the nm order by devising the measurement conditions.
  • the EELS line analysis was performed under the following conditions.
  • the analysis results when the film thickness from the Cu-10 atomic% Mn film to SiO 2 is divided into 17 in the depth direction (points 1 to 17) are shown.
  • Observation device JEM field emission scanning transmission electron microscope “JEM-2100F” Accelerating voltage: 200kV EELS analyzer: Tritanem manufactured by Gatan Dispersion: 0.3 eV / ch FIG.
  • FIG. 12A shows the analysis result of oxygen (O). As shown in FIG. 12 (a), a peak suggesting an O-Metal bond was observed at around 530 eV (see the arrow in the figure). This peak is not seen with SiO 2 . However, from this result alone, the type of Metal combined with O is not known.
  • FIG. 12B is a diagram showing the analysis result of Cu. As shown in FIG. 12B, it can be seen that the points 6 to 17 have a substantially flat strength, while the points 1 to 5 have a large flatness after about 935 eV. Thus, since the peak of O-Metal bond (about 530 eV) and the Cu peak do not coexist, it was confirmed that O was bonded to Mn.
  • Example 2 Measurement of electrical resistance The electrical resistance was measured in the same manner as in Example 1 using the same sample as the sample for evaluating adhesion. The electrical resistivity was obtained by measuring the sheet resistance of the Cu alloy film by a DC four-probe measurement method and converting it to electrical resistivity. As a result, it was found that in Example 2, the electrical resistivity showed a low resistivity within a practical range.
  • Example 3 the wet etching property was examined for a sample manufactured as follows.
  • a Cu alloy containing various elements shown in Table 4 as the first layer (Y) and a Cu alloy film made of pure Cu as the second layer (X) are formed so as to have film thicknesses shown in Table 4, respectively.
  • a laminated film of the first layer (Y) and the second layer (X) was formed on the SiO 2 film in the same manner as in Example 2 except that the film was formed.
  • Example 4 The sample was etched in the same manner as in Example 1 described above, and the wet etching property was evaluated based on the step length of the underlayer. As a result, it was found that any sample in Table 4 had a step length of 0.5 ⁇ m or less and could achieve good wet etching properties (not shown in the table). Moreover, when the residue of the etching part was also confirmed by observation with an optical microscope (observation magnification: 400 times), no residue was generated in any of the samples.
  • Example 4 Zn was used as the alloying element in the Cu alloy, and the sample produced as described below was subjected to heat treatment at 350 ° C. for 30 minutes in a vacuum atmosphere immediately after film formation and after film formation. , And electrical resistivity were studied.
  • a sample in which a Cu—Zn alloy film having a thickness of 300 nm is formed as a Cu alloy film is used.
  • the Cu alloy film in the present invention has a laminated structure of a first layer (Y) and a second layer (X), but a single layer structure Cu assuming the composition of the Cu alloy of the first layer (Y).
  • Examining the adhesion and the electrical resistivity with the oxygen-containing insulator layer (SiO 2 film) by the alloy film is the effect of improving the adhesion of the alloy element of the first layer (Y) in the laminated structure, and the laminated structure This is useful in confirming the tendency of the electrical resistivity of the Cu alloy film.
  • the soot sample was prepared by using pure Cu as a sputtering target and chipping on a pure metal chip of Zn to form a Cu—Zn alloy film having a desired composition as a single layer with a thickness of 300 nm. Moreover, the sample which formed the pure Cu alloy film was also produced by using the sputtering target of pure Cu for the comparison. Other conditions for sample preparation are the same as in Example 1.
  • the adhesion was measured immediately after the film formation and after the film formation in a vacuum atmosphere at 350 ° C. for 30 minutes.
  • the adhesion was measured in the same manner as in Example 1 except that the tape peeling angle was 90 °.
  • the electrical resistance evaluation pattern was processed in the same manner as in Example 1, and the electrical resistivity was measured immediately after film formation and after heat treatment at 350 ° C., 400 ° C., and 450 ° C. for 30 minutes. did.
  • FIG. 15 shows that although the electrical resistivity of the Cu alloy film increases with an increase in the amount of Zn added, a low electrical resistivity that can be used practically can be realized by heat treatment.
  • the Cu alloy film for a display device of the present invention includes a first layer (Y) made of a Cu alloy containing a predetermined element excellent in adhesion to the oxygen-containing insulator layer, pure Cu, or the first layer (Y And a second layer (X) made of a Cu alloy having a lower electrical resistivity than the first layer (Y) in relation to the above elements. ) Is appropriately controlled, it is possible to achieve both high adhesion to the oxygen-containing insulator layer and low electrical resistivity as the entire Cu alloy film. Regarding adhesion, when the alloy element of the first layer (Y) is Mn, (a) the film thickness of the first layer (Y) and the content of Mn in the first layer (Y) are appropriately controlled.
  • the oxygen-containing insulator layer is silicon oxide (SiOx) or silicon oxynitride (SiON) prepared by the CVD method
  • the contents of Mn, O, and N in the first layer (Y) are appropriately set.
  • the Cu alloy film used in the present invention has a laminated structure of the same kind of pure Cu or Cu alloy, there is no extreme difference in etching rate, and the use of the Cu alloy film facilitates pattern formation and shape. It is possible to perform excellent fine processing.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明は、酸素含有絶縁体層との高い密着性、および低い電気抵抗率を有する、Ｃｕ合金膜を備えた表示装置を提供する。本発明は、Ｚｎ，Ｎｉ，Ｔｉ，Ａｌ，Ｍｇ，Ｃａ，Ｗ，ＮｂおよびＭｎよりなる群から選択される少なくとも１種の元素を合計で１．２～２０原子％含むＣｕ合金からなる第一層（Ｙ）と、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記第一層（Ｙ）よりも電気抵抗率の低いＣｕ合金からなる第二層（Ｘ）と、を含む積層構造を有し、前記第一層（Ｙ）の一部または全部は、酸素含有絶縁体層（２７）と直接接触しており、且つ、第一層（Ｙ）がＺｎまたはＮｉを含有する場合は、第一層（Ｙ）の膜厚は１０ｎｍ以上１００ｎｍ以下であり、第一層（Ｙ）がＺｎおよびＮｉを含有しない場合は、第一層（Ｙ）の膜厚が５ｎｍ以上１００ｎｍ以下である表示装置用Ｃｕ合金膜、並びに、該Ｃｕ合金膜を有する表示装置に関する。

Description

表示装置用Ｃｕ合金膜および表示装置
  本発明は、液晶ディスプレイや有機ＥＬディスプレイ等の表示装置に用いられるＣｕ合金膜を備えた表示装置に関し、詳細には、酸素含有絶縁体層との密着性などに優れたＣｕ合金膜を備えた表示装置に関するものである。
  液晶ディスプレイに代表される表示装置の配線には、これまでアルミニウム（Ａｌ）合金膜が使用されている。しかし表示装置の大型化および高画質化が進むにつれて、配線抵抗が大きいことに起因する信号遅延および電力損失といった問題が顕在化している。そのため配線材料として、Ａｌよりも低抵抗である銅（Ｃｕ）が注目されている。Ａｌの電気抵抗率は２．５×１０-6Ω・ｃｍであるのに対し、Ｃｕの電気抵抗率は１．６×１０-6Ω・ｃｍと低い。
  しかしＣｕは、ゲート絶縁膜（代表的には、ＳｉＯｘやＳｉＯＮなどのＳｉ酸化物、Ｓｉ酸窒化物などが挙げられる）との十分な密着性を確保できない。つまり、酸素含有絶縁体層との密着性が低く、剥離するという問題がある。更に、酸素含有絶縁体層との密着性が低いために、Ｃｕは、配線形状に加工するためのウェットエッチングが困難であるという問題がある。ガラス基板の主成分はＳｉ酸化物であり、ゲート絶縁膜と同様の問題があるが、上記ガラス基板との密着性を向上させるための様々な技術が提案されている。
  例えば特許文献１～３は、Ｃｕ配線とガラス基板との間に、モリブデン（Ｍｏ）やクロム（Ｃｒ）などの高融点金属層を介在させて密着性の向上を図る技術を開示している。しかしこれらの技術では、高融点金属層を成膜する工程が増加し、表示装置の製造コストが増大する。さらにＣｕと高融点金属（Ｍｏ等）という異種金属を積層させるため、ウェットエッチングの際に、Ｃｕと高融点金属との界面で腐食が生ずるおそれがある。またこれら異種金属ではエッチングレートに差が生じるため、配線断面を望ましい形状（例えばテーパー角が４５～６０°程度である形状）に形成できないという問題が生じ得る。さらに高融点金属、例えばＣｒの電気抵抗率（１２．９×１０-6Ω・ｃｍ）は、Ｃｕのものよりも高く、配線抵抗による信号遅延や電力損失が問題となる。
  特許文献４は、Ｃｕ配線とガラス基板との間に、密着層としてニッケル又はニッケル合金と高分子系樹脂膜とを介在させる技術を開示している。しかしこの技術では、表示ディスプレイ（例えば液晶パネル）の製造時における高温アニール工程で樹脂膜が劣化し、密着性が低下するおそれがある。
  特許文献５は、Ｃｕ配線とガラス基板との間に、密着層として窒化銅を介在させる技術を開示している。しかし窒化銅自体は安定な化合物ではない。そのためこの技術では、表示ディスプレイ（例えば液晶パネル）の製造時における高温アニール工程でＮ原子がＮ2ガスとして放出されて、配線膜が劣化し、密着性が低下するおそれがある。
日本国特開平７－６６４２３号公報 日本国特開平８－８４９８号公報 日本国特開平８－１３８４６１号公報 日本国特開平１０－１８６３８９号公報 日本国特開平１０－１３３５９７号公報
  本発明は上記事情に着目してなされたものであって、その目的は、酸素含有絶縁体層との高い密着性、および低い電気抵抗率を有する、Ｃｕ合金膜を備えた表示装置を提供することにある。
　本発明は、以下の表示装置用Ｃｕ合金膜及び表示装置を提供する。
　[１]  Ｚｎ，Ｎｉ，Ｔｉ，Ａｌ，Ｍｇ，Ｃａ，Ｗ，ＮｂおよびＭｎよりなる群から選択される少なくとも１種の元素を合計で１．２～２０原子％含むＣｕ合金からなる第一層（Ｙ）と、
  純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記第一層（Ｙ）よりも電気抵抗率の低いＣｕ合金からなる第二層（Ｘ）と、を含む積層構造を有し、
  前記第一層（Ｙ）の一部または全部は、酸素含有絶縁体層と直接接触しており、且つ、
  前記第一層（Ｙ）がＺｎまたはＮｉを含有する場合は、前記第一層（Ｙ）の膜厚が１０ｎｍ以上１００ｎｍ以下であり、
  前記第一層（Ｙ）がＺｎおよびＮｉを含有しない場合は、前記第一層（Ｙ）の膜厚が５ｎｍ以上１００ｎｍ以下であることを特徴とする表示装置用Ｃｕ合金膜。
  [２]  前記第一層（Ｙ）の膜厚が、Ｃｕ合金膜全膜厚に対して６０％以下である[１]に記載の表示装置用Ｃｕ合金膜。
  [３]  前記第一層（Ｙ）がＭｎを含有し、前記酸素含有絶縁体層がＣＶＤ法で作成された酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ）の場合には、下式（１）を満足するものである[１]または[２]に記載の表示装置用Ｃｕ合金膜。
   ２≦｛［Ｏ］×［Ｍｎ］×１．６｝／（［Ｏ］＋［Ｎ］）  ・・・  （１）
   式中、
   ［Ｍｎ］は、第一層（Ｙ）に含有されるＭｎの含有量（原子％）、
   ［Ｏ］は、酸素含有絶縁体層に含まれる酸素（Ｏ）の含有量（原子％）、
   ［Ｎ］は、酸素含有絶縁体層に含まれる窒素（Ｎ）の含有量（原子％）
   を意味する。
  [４]  前記第一層（Ｙ）がＭｎを含有し、前記第一層（Ｙ）の膜厚ＴＭ（ｎｍ）と、Ｍｎの含有量［Ｍｎ］（原子％）が、下式（２）を満足するものである[１]～[３]のいずれか一つに記載の表示装置用Ｃｕ合金膜。
   ＴＭ≧２３０×｛［Ｍｎ］×１．６｝-1.2  ・・・  （２）
   式中、
   ＴＭは、第一層（Ｙ）の膜厚（ｎｍ）、
   ［Ｍｎ］は、第一層（Ｙ）に含有されるＭｎの含有量（原子％）
   を意味する。
  [５]  前記Ｃｕ合金膜は、２５０℃以上で５分間以上熱処理したものである[１]～[４]のいずれか一つに記載の表示装置用Ｃｕ合金膜。
  [６]  前記酸素含有絶縁体層はＳｉを含むものである[１]～[５]のいずれか一つに記載の表示装置用Ｃｕ合金膜。
  [７]  前記酸化物含有絶縁体層は酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ）である[１]～[６]のいずれか一つに記載の表示装置用Ｃｕ合金膜。
 [８]  ウェットエッチング性に優れたものである[１]～[７]のいずれか一つに記載の表示装置用Ｃｕ合金膜。
  [９]  [１]～[８]のいずれか一つに記載の表示装置用Ｃｕ合金膜を有する表示装置。
  本発明の表示装置用Ｃｕ合金膜は、酸素含有絶縁体層との密着性に優れた所定の元素を含むＣｕ合金からなる第一層（Ｙ）と、純Ｃｕ、または上記第一層（Ｙ）よりも電気抵抗率の低いＣｕ合金からなる第二層（Ｘ）と、を含む積層構成のＣｕ合金膜（配線膜）を備えており、且つ、上記元素との関係で第一層（Ｙ）の膜厚が適切に制御されているため、酸素含有絶縁体層との高い密着性と、Ｃｕ合金膜全体としての低い電気抵抗率を両方実現することができる。密着性については、特に第一層（Ｙ）の合金元素をＭｎとしたとき、（Ｉ）第一層（Ｙ）の膜厚と第一層（Ｙ）におけるＭｎの含有量を適切に制御したり、（ＩＩ）酸素含有絶縁体層がＣＶＤ法で作成された酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ）の場合、第一層（Ｙ）におけるＭｎ、Ｏ、Ｎの含有量を適切に制御することによって、さらに良好な密着性を達成できる。さらに、本発明に用いられるＣｕ合金膜は、同種の純ＣｕまたはＣｕ合金の層を含む積層構造であるため、エッチング速度に極端な差がなく、上記Ｃｕ合金膜を用いれば、パターン形成が容易で、形状に優れた微細加工を行なうことができる。
本発明の一実施例を示す薄膜トランジスタ（ＴＦＴ）の構造を示す断面説明図である。 実施例に係るＴＦＴアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るＴＦＴアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るＴＦＴアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るＴＦＴアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るＴＦＴアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るＴＦＴアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るＴＦＴアレイ基板の製造工程を、段階を追って説明する断面説明図である。 実施例に係るＴＦＴアレイ基板の製造工程を、段階を追って説明する断面説明図である。 第一層（Ｙ）のＭｎ含有量（原子％）及び第一層の膜厚（ｎｍ）が、密着性に与える影響を示すグラフである。 図１１（ａ）は、本発明の実施例における第一層（Ｙ）と酸素含有絶縁体層との界面の状態を示すＴＥＭ写真であり、図１１（ｂ）は、ＴＥＭ－ＥＤＸによって膜の深さ方向の濃度プロファイルを分析した結果を表す。 図１２（ａ）及び（ｂ）は、本発明の実施例における第一層（Ｙ）と酸素含有絶縁体層との界面近傍の濃度プロファイルを示すグラフであり、図１２（ａ）は、酸素（Ｏ）の分析結果を示す図であり、図１２（ｂ）はＣｕの分析結果を示す図である。 実施例４における合金元素（Ｚｎ）の添加量と、成膜直後の密着性の関係を示すグラフである。 実施例４における合金元素（Ｚｎ）の添加量と、熱処理後の密着性の関係を示すグラフである。 実施例４における合金元素（Ｚｎ）の添加量および熱処理温度と、電気抵抗率の関係を示すグラフである。
  本発明に係る表示装置用Ｃｕ合金膜の一部または全部は、酸素含有絶縁体層（以下、単に「酸素含有絶縁体層」と略記する場合がある。）と直接接触しており、Ｚｎ，Ｎｉ，Ｔｉ，Ａｌ，Ｍｇ，Ｃａ，Ｗ，ＮｂおよびＭｎよりなる群から選択される少なくとも１種の元素を合計で１．２～２０原子％含むＣｕ合金からなる第一層（Ｙ）と；純Ｃｕ、または前記第一層（Ｙ）よりも電気抵抗率の低いＣｕ合金からなる第二層（Ｘ）と、を含む積層構造を有し、且つ、前記第一層（Ｙ）に含有される合金元素がＺｎまたはＮｉである場合は、前記第一層（Ｙ）の膜厚が１０ｎｍ以上１００ｎｍ以下であり、前記第一層（Ｙ）に含有される合金元素がＺｎおよびＮｉ以外の元素である場合は、前記第一層（Ｙ）の膜厚が５ｎｍ以上１００ｎｍ以下であるところに特徴がある。
  本発明において、酸素含有絶縁体層とその一部または全部が直接接触する第一層（Ｙ）は、密着性向上に寄与する合金元素を含むＣｕ合金で構成されており、これにより、酸素含有絶縁体層との密着性が向上する。一方、上記第一層（Ｙ）の上に積層される第二層（Ｘ）は、電気抵抗率の低い元素（純Ｃｕ、または純Ｃｕと同程度の低電気抵抗率を有するＣｕ合金）で構成されており、これにより、Ｃｕ合金膜全体の電気抵抗率の低減を図っている。すなわち、本発明で規定する上記積層構造とすることにより、電気抵抗率がＡｌに比べて低いというＣｕ本来の特性を有効に最大限に発揮させつつ、しかもＣｕの欠点であった酸素含有絶縁体層との低密着性も解消することができる。
  本発明において、第二層（Ｘ）を構成する「第一層（Ｙ）よりも電気抵抗率の低いＣｕ合金」は、密着性向上元素を含むＣｕ合金で構成されている第一層（Ｙ）に比べて電気抵抗率が低くなるように、合金元素の種類および／または含有量を適切に制御すれば良い。電気抵抗率が低い元素（おおむね、純Ｃｕ合金並みに低い元素）は、文献に記載の数値などを参照し、公知の元素から容易に選択することができる。ただし、電気抵抗率が高い元素であっても、含有量を少なくすれば（おおむね、０．０５～１原子％程度）電気抵抗率を低減できるため、第二層（Ｘ）に適用可能な上記合金元素は、電気抵抗率が低い元素に必ずしも限定されない。具体的には、例えば、Ｃｕ－０．５原子％Ｎｉ、Ｃｕ－０．５原子％Ｚｎ、Ｃｕ－０．３原子％Ｍｎなどが好ましく用いられる。また、第二層（Ｘ）に適用可能な上記合金元素は、酸素ガスや窒素ガスのガス成分を含んでいても良く、例えば、Ｃｕ－ＯやＣｕ－Ｎなどを用いることができる。なお、第一層（Ｙ）よりも電気抵抗率の低いＣｕ合金は、上述した適用可能な元素を含み、実質的に残部がＣｕおよび不可避的不純物である。
  以下、本発明を最も特徴付ける第一層（Ｙ）について詳しく説明する。
  ［第一層（Ｙ）について］
  上記Ｃｕ合金膜において、第一層（Ｙ）はその一部または全部が酸素含有絶縁体層と直接接しており、Ｚｎ，Ｎｉ，Ｔｉ，Ａｌ，Ｍｇ，Ｃａ，Ｗ，ＮｂおよびＭｎよりなる群から選択される少なくとも１種の元素（密着性向上元素）を合計で１．２～２０原子％含むＣｕ合金で構成されている。これらの元素は単独で含有しても良いし、２種以上を併用しても良い。単独で含有する場合は、単独の量が上記範囲を満足すれば良く、２種以上を含有する場合は合計量が上記範囲を満足すれば良い。これらの元素は、Ｃｕ金属には固溶するがＣｕ酸化膜には固溶しない元素として選択したものである。これらの元素が固溶しているＣｕ合金が成膜過程の熱処理等によって酸化されると、上記元素は拡散して粒界や界面に濃化し、該濃化層によって酸素含有絶縁体層との密着性が向上すると考えられる。このような濃化層の形成によって、バリアメタルを介在させずにＣｕ合金膜を酸素含有絶縁体層と直接接続しても充分な密着性を確保することができる。その結果、液晶ディスプレイの階調表示などの表示性能の劣化を防止できる。
  上述した密着性向上元素のうち好ましいのはＭｎ、Ｎｉであり、より好ましくはＭｎである。Ｍｎは、上述した界面での濃化現象が非常に強く発現される元素だからである。すなわち、Ｍｎは、Ｃｕ合金成膜時または成膜後の熱処理（例えば、ＳｉＮ膜の絶縁膜を成膜する工程といった表示装置の製造過程における熱履歴を含む）によって膜の内側から外側（酸素含有絶縁体層との界面など）に向って移動する。界面へのＭｎの移動は、熱処理による酸化によって生成するＭｎ酸化物が駆動力になって、更に一層促進される。その結果、酸素含有絶縁体層との界面にＣｕ－Ｍｎの反応層（以下、「Ｍｎ反応層」と呼ぶ。）が形成され、酸素含有絶縁体層との密着性が著しく向上するものと考えられる（後記する図１１の写真を参照）。
  このようなＭｎ反応層を代表とする、Ｚｎ，Ｎｉ，Ｔｉ，Ａｌ，Ｍｇ，Ｃａ，Ｗ，ＮｂおよびＭｎよりなる群から選択される少なくとも１種の元素が界面などに濃化した濃化層は、好ましくは、スパッタリング法（詳細は後述する。）によるＣｕ合金成膜後、約２５０℃以上で５分間以上の加熱処理を行なうことによって得られる。このような加熱処理により界面に合金元素が拡散して濃化し易くなるからである。加熱処理条件の上限は、所望とする濃化層が得られれば特に限定されず、基板の耐熱性やプロセスの効率などによって適宜調整することができる。
  なお、上記の加熱処理は、Ｍｎ反応層などの上記濃化層の形成を目的に行うものであってもよいし、Ｃｕ合金膜形成後の熱履歴（例えば、ＳｉＮ膜などの保護膜を成膜する工程）が、前記温度・時間を満たすものであってもよい。
  上記元素の含有量は１．２原子％以上とする。上記元素の含有量が１．２原子％未満では、酸素含有絶縁体層との密着性が不十分で満足な特性が得られない。後記する実施例でも述べるが、例えば上記元素の含有量が０．５％程度と少ない場合、条件によっては良好な密着性が得られる場合もあるが、再現性に欠ける。そこで、本発明では、再現性をも考慮して上記元素の含有量の下限値を１．２原子％以上とした。これにより、測定条件等に因らず常に良好な密着性が得られる。上記元素の含有量は多いほど密着性の向上に有効であるが、一方、上記元素の含有量が２０原子％を超えると、Ｃｕ合金膜（配線膜）自体（第一層＋第二層）の電気抵抗率が高くなるほか、配線のエッチング時にアンダーカット量が増大したり、残渣が発生するため、微細加工が難しくなる。上述の通り、密着性の観点から、上記元素の含有量の好ましい下限値は２原子％、より好ましくは３原子％、更に好ましくは４原子％である。また、電気抵抗率等の観点から好ましい上限値は、１６原子％、より好ましくは１４原子％、さらに好ましくは１２原子％である。
  上記元素の好ましい含有量は、厳密には、元素の種類によって異なり得る。元素の種類によって密着性および電気抵抗に対する負荷（影響）が異なるからである。例えば、Ｍｎは、３原子％以上１４原子％以下であることが好ましく、より好ましくは４原子％以上１２原子％以下である。また、Ｚｎの場合は２原子％以上１０原子％以下であることが好ましい。
  本発明に用いられるＣｕ合金膜中の第一層（Ｙ）は、上記元素を含み（好ましくは、更に下記元素を含み）、残部：Ｃｕおよび不可避不純物である。
  上記第一層（Ｙ）を構成するＣｕ合金は、更にＦｅおよび／またはＣｏを合計（単独の場合は単独の量）で、０．０２～１．０原子％の範囲で含有しても良く、これにより、低い電気抵抗率と酸素含有絶縁体層との高い密着性が、一層向上するようになる。好ましい含有量は、０．０５原子％以上０．８原子％以下であり、より好ましくは０．１原子％以上０．５原子％以下である。
  上記Ｃｕ合金膜において、第二層（Ｘ）は、上記第一層（Ｙ）の上（直上）に形成されており、純Ｃｕ、または上記第一層（Ｙ）よりも電気抵抗率の低いＣｕを主成分とするＣｕ合金で構成されている。このような第二層（Ｘ）を設けることにより、Ｃｕ合金膜全体の電気抵抗率を低く抑えることができる。なお、上記第一層（Ｙ）における「Ｃｕを主成分とする」とは、材料を構成する元素のうちＣｕの質量または原子数が最も多いことを意味し、電気抵抗率の観点からはＣｕは実質８５原子％以上とすることが好ましい。
  このように本発明に用いられるＣｕ合金膜は、組成が異なる第二層（Ｘ）と第一層（Ｙ）の積層構成とすることによって所望の特性を発揮させるものであるが、これらの特性をより効果的に発揮させるため、第一層（Ｙ）の膜厚を適切に制御することが必要である。元素の種類によって、密着性および電気抵抗に対する影響が異なるからである。
  例えば上記第一層（Ｙ）が少なくともＺｎまたはＮｉを含有している場合、前記膜厚の下限は、１０ｎｍ以上が好ましく、より好ましくは２０ｎｍ以上であり、更に好ましくは３０ｎｍ以上である。上限は１００ｎｍ以下が好ましく、より好ましくは８０ｎｍ以下である。
  また、上記第一層（Ｙ）がＺｎおよびＮｉを含有しない場合（代表的には、例えば少なくともＭｎを含有している場合）、前記膜厚の下限は、５ｎｍ以上が好ましく、より好ましくは１０ｎｍ以上であり、更に好ましくは１５ｎｍ以上である。上限は１００ｎｍ以下が好ましく、より好ましくは８０ｎｍ以下であり、さらに好ましくは５０ｎｍ以下である。
  なお、Ｃｕ合金膜全体（第二層（Ｘ）＋第一層（Ｙ））の膜厚は、おおむね２００ｎｍ以上６００ｎｍ以下であることが好ましく、２５０ｎｍ以上４００ｎｍ以下であることがより好ましい。
  好ましくは、上記第一層（Ｙ）の膜厚は、Ｃｕ合金膜全膜厚［第二層（Ｘ）と第一層（Ｙ）の膜厚］に対して６０％以下とすることが好ましい。これにより、低い電気抵抗率と高い密着性が得られるほか、微細加工性がより効果的に発揮される。より好ましくは、Ｃｕ合金膜全膜厚に対して５０％以下である。
  一方、Ｃｕ合金膜全膜厚に対する第一層（Ｙ）の比率の下限は特に限定されないが、酸素含有絶縁体層との密着性向上を考慮すると、おおむね、１５％とすることが好ましい。
  なお、密着性に関し、上述した第一層（Ｙ）の形成による酸素含有絶縁体層との密着性向上効果を最大限有効に発揮させるためには、上記密着性向上元素の含有量と第一層（Ｙ）の膜厚を別々に制御するのではなく、相互に関連づけて制御することが好ましい。本発明者らの実験結果によれば、酸素含有絶縁体層との密着性は、第一層（Ｙ）に存在する密着性向上元素の総量と密接に関連していることが判明したからである。具体的には、例えば、上記元素の含有量が少ない場合は第一層（Ｙ）の膜厚を厚くでき、一方、第一層（Ｙ）の膜厚が薄い場合は上記元素の含有量を多くする、などの制御を行なうことが好ましい。
  具体的には、例えば、密着性向上元素としてＭｎを用いる場合、密着性の向上に有効に作用する上記Ｍｎ反応層を効率よく形成させるためには、第一層（Ｙ）の膜厚ＴＭ（ｎｍ）と、Ｍｎの含有量［Ｍｎ］（原子％）は、下式（２）の関係を満たすことが好ましい。
  ＴＭ≧２３０×｛［Ｍｎ］×１．６｝-1.2  ・・・  （２）
  上記（２）式において、ＴＭ＜２３０×｛［Ｍｎ］×１．６｝-1.2であると、Ｍｎ反応層を形成させるための十分なＭｎ量を第一層（Ｙ）から供給することができず、密着性が不十分となるおそれがある（後記する実施例を参照）。密着性について言えば、上記要件を満足する限り、第一層（Ｙ）の膜厚ＴＭは厚くても良いが、前述したように、膜厚ＴＭが厚くなり過ぎると膜全体の電気抵抗率が増加するおそれがあるため、実際には、密着性と電気抵抗率とのバランスを考慮して膜厚ＴＭの範囲を適切に制御することが好ましい。
  また、上記のように密着性向上元素としてＭｎを用いる場合であって、酸素含有絶縁体層がＣＶＤ法で作成された酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ）の態様の場合には、下式（１）を満足することが好ましい。
   ２≦｛［Ｏ］×［Ｍｎ］×１．６｝／（［Ｏ］＋［Ｎ］）  ・・・  （１）
   式中、
   ［Ｍｎ］は、第一層（Ｙ）に含有されるＭｎの含有量（原子％）、
   ［Ｏ］は、酸素含有絶縁体層に含有される酸素（Ｏ）の含有量（原子％）、
   ［Ｎ］は、酸素含有絶縁体層に含有される窒素（Ｎ）の含有量（原子％）
   を意味する。
  この式（１）は、上記態様の場合において酸素含有絶縁体層との密着性向上に寄与するのは、酸素（Ｏ）－Ｍｎ結合であるとの知見に基づき、多くの基礎実験に基づいて導き出されたものである。後記する実施例の結果によれば、密着性向上元素がＭｎの場合、Ｍｎは、下地の酸素含有絶縁体層中の酸素（Ｏ）と結合（Ｏ－Ｍｎ結合）して密着性が向上すると思料されるが、特に、ＣＶＤ法で作成された酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ）の酸素含有絶縁体層では、ガラス基板よりも低温で密着性向上効果が得られた。その理由は詳細には不明であるが、ＣＶＤ法で作成された酸素含有絶縁体層には欠陥が多いためにＭｎが酸素と結合し易いためと推察される。一方、ＣＶＤ法で作成されたＳｉＯＮ膜の場合は、ＳｉＯＮ膜中の酸素とのみＭｎが結合するために、ＳｉＯＮ膜との界面に到達したＭｎが酸素と結合する割合は、［Ｏ］／（［Ｏ］＋［Ｎ］）となり、所望の密着性向上効果を発揮させるためには、ＳｉＯｘを用いた場合に比べ、より多くのＭｎ量が必要となる。上記式（１）は、このような観点に基づき、決定されたものである。
  上記式（１）において、｛［Ｏ］×［Ｍｎ］×１．６｝／（［Ｏ］＋［Ｎ］）の値が２を下回ると、所望とする密着性向上効果が得られないおそれがある。密着性向上の観点からは、上記の値は大きい程良く、その上限は特に限定されない。
  酸素含有絶縁体層との更なる密着性向上のため、上記第一層（Ｙ）は更に酸素を含有しても良い。酸素含有絶縁体層と接触する第一層（Ｙ）に適量の酸素を導入することにより、酸素含有絶縁体層との界面に、所定量の酸素を含む酸素含有層が介在され、酸素含有絶縁体層との間に強固な結合（化学的結合）が形成され、密着性が向上すると考えられる。
  上記作用を充分に発揮させるため、上記第一層（Ｙ）中に含まれる好ましい酸素量は、０．５原子％以上であり、より好ましくは１原子％以上、更に好ましくは２原子％以上、更により好ましくは４原子％以上である。一方、酸素量が過剰になり、密着性が向上し過ぎると、ウェットエッチングを行なった後に残渣が残り、ウェットエッチング性が低下するおそれがある。また酸素量が過剰になると、Ｃｕ合金膜全体の電気抵抗が上昇するおそれがある。これらの観点を勘案し、上記第一層（Ｙ）中に含まれる酸素量は、好ましくは３０原子％以下、より好ましくは２０原子％以下、更に好ましくは１５原子％以下、更に一層好ましくは１０原子％以下である。
  このような酸素含有第一層（Ｙ）は、第一層（Ｙ）をスパッタリング法で成膜する際、酸素ガスを供給することによって得られる。酸素ガス供給源として、酸素（Ｏ2）のほか、酸素原子を含む酸化ガス（例えば、Ｏ3など）を用いることができる。具体的には、第一層（Ｙ）の成膜時には、スパッタリング法に通常用いられるプロセスガスに酸素を添加した混合ガスを用い、第二層（Ｘ）の成膜時には、酸素を添加せずにプロセスガスを用いてスパッタリングを行えば良い。第二層（Ｘ）は、電気抵抗率低減の観点から、酸素を含有しないことが好ましいからである。上記プロセスガスとしては、代表的には希ガス（例えばキセノンガス、アルゴンガス）が挙げられ、好ましくはアルゴンガスである。また、第一層（Ｙ）の成膜時にプロセスガス中の酸素ガス量を変化させれば、酸素含有量が異なる複数の下地層を形成できる。
  上記第一層（Ｙ）中の酸素量は、プロセスガス中に占める酸素ガスの混合比率によって変化し得るため、導入したい酸素量に応じて、上記の混合比率を適宜適切に変えればよい。例えば、第一層（Ｙ）を形成する際、プロセスガス（アルゴンガスなど）中のＯ2濃度は１体積％以上２０体積％以下とすることが好ましい。
  後記する実施例で実証したように、上記のＣｕ合金膜は、ゲート絶縁膜などに代表される酸素含有絶縁体層との密着性に優れている。本発明に用いられる酸素含有絶縁体層の材料は表示装置に用いられるものであれば特に限定されず、例えばＳｉを含むものが用いられ、酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ）が好ましく用いられる。酸素含有絶縁体層は単層であっても良いし、積層構造を有していても良い。積層構造は、酸素含有絶縁体層同士が積層構造を有していても良いし、酸素含有絶縁体層と酸素を含有しない他の絶縁体層とが積層構造を有していても良い。上記積層構造の例としては、例えばＳｉＯ2／ＳｉＮ、ＳｉＯＮ／ＳｉＮ、ＳｉＯ2／ＳｉＯＮなどが挙げられ、製造プロセスや表示デバイスの特性などによって適切に調整することができる。
  上記酸素含有絶縁体層は、例えば基板の上などに形成されるものである。具体的には、上記酸素含有絶縁体層は、基板の直上、すなわち基板に直接）形成されていても良いし；あるいは、ＳｉＮなどのような酸素を含まない絶縁体層やゲート配線などの中間体層を介して基板の上に形成されていても良い。また、表示装置によっては、基板の上のみならず下、あるいは側面に酸素含有絶縁体層が形成されている場合もあるが、本発明は、表示装置に用いられる酸素含有絶縁体層が有し得るすべての態様を含む趣旨であり、上記に限定する趣旨ではない。
  本発明に用いられる基板の材料も、表示装置に用いられるものであれば特に限定されない。例えば、無アルカリガラス基板、高歪点ガラス基板、ソーダライムガラス基板などの透明基板のほか、Ｓｉ基板、ステンレスなどの薄い金属板；ＰＥＴフィルムなどの樹脂基板が挙げられる。
  本発明に用いられるＣｕ合金膜は、酸素含有絶縁体層との密着性に優れているため、酸素含有絶縁体層と直接接触する配線膜および電極用の膜として好適に用いられる。例えば後記する図１の表示装置に係る実施形態によれば、信号線と一体のソース電極と透明導電膜に接触するドレイン電極や、ゲート電極に、上記Ｃｕ合金膜を適用してもよい。
  上記Ｃｕ合金膜は、薄膜トランジスタ(ＴＦＴ)の半導体層と直接接触する配線用または電極（ソース－ドレイン電極）の膜として適用することもできる。Ｃｕを直接、ＴＦＴの半導体層と接触させると、Ｃｕは半導体層とも密着性が悪い上、半導体層のＳｉとＣｕとの間で相互拡散が生じ易く、ＴＦＴ特性が低下するという問題があるため、従来は、前述したＭｏやＣｒなどの高融点金属膜（バリアメタル層）を介在させていた。これに対し、上記第一層（Ｙ）を構成するＣｕ合金は、半導体層との密着性にも優れているため、半導体層の上に直接、上記第一層（Ｙ）を構成するＣｕ合金を設け、その上に上記第二層（Ｘ）を構成する純ＣｕまたはＣｕ合金を設ける積層構成を採用することができる。これにより、バリアメタル層を介在させなくても、上述した相互拡散を防止し得、半導体層との高い密着性を確保できると共に、低い電気抵抗率も実現できる。また、パターン形成が容易で、形状に優れた微細加工を行なうこともできる。
  上記半導体層としては、表示装置に用いられるものであれば特に限定されず、アモルファスシリコン（ａ－Ｓｉ）などのＳｉ系半導体；ＺｎＯ、ＡｌドープＺｎＯ、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）、Ｉｎ－Ｚｎ－Ｏ（ＩＺＯ）、Ｉｎ－Ｓｎ－Ｏ（ＩＴＯ）、Ｇａ－Ｚｎ－Ｏ（ＧＺＯ）、Ｚｎ－Ｓｎ－Ｏ（ＺＴＯ）、Ｉｎ－Ｚｎ－Ｓｎ－Ｏ（ＩＺＴＯ）、Ｇａ－Ｚｎ－Ｓｎ－Ｏ（ＧＺＴＯ）などの酸化物半導体が用いられる。ａ－ＳｉなどのＳｉ系半導体層では、窒素プラズマ処理などの表面窒化や、酸素添加スパッタ法などのスパッタリング法と組み合わせて用いることができる。
  本発明に用いられるＣｕ合金膜をＴＦＴの半導体層に接続させるに当たっては、上記以外に、半導体層表面をプラズマ窒化法などで窒化処理した後に、上記の第一層（Ｙ）を構成するＣｕ合金と、上記第二層（Ｘ）を構成する純ＣｕまたはＣｕ合金を、順次形成させても良い。すなわち、半導体層側からみて、窒化処理半導体層／第一層（Ｙ）／第二層（Ｘ）の三層構成としても良く、これによっても、半導体層との高い密着性を確保し得、且つ、低い電気抵抗率を確保することができる。
  あるいは上記のほか、半導体層表面をプラズマ窒化法などで窒化処理した後、再度半導体層を成膜し、その上に上記の第一層（Ｙ）を構成するＣｕ合金と、上記第二層（Ｘ）を構成する純ＣｕまたはＣｕ合金を、順次形成させても良い。すなわち、半導体層側からみて、窒化処理半導体層／半導体層／第一層（Ｙ）／第二層（Ｘ）の四層構成としても良く、これによっても、上記と同様の特性を確保できる。
  あるいは上記のほか、酸素含有絶縁体層の場合と同様、上記第一層（Ｙ）のＣｕ合金膜をスパッタリング法で成膜する際、酸素ガスを制御して酸素含有第一層（Ｙ）を形成し、半導体層との界面に酸素を含む酸素含有層を介在させる方法も有用であり、これによっても、上記と同じ特性が実現される。すなわち、半導体層側からみて、半導体層／酸素含有第一層（Ｙ）／第二層（Ｘ）の三層構成としても良い。なお、この半導体層は、上記のように表面が窒化処理されていても良い。あるいは、上記のように表面が窒化処理された半導体層と窒化処理されていない半導体層とが積層されていても良い。酸素含有第一層（Ｙ）に含まれる好ましい酸素量などは、前述したとおりである。
  上記積層構造からなるＣｕ合金膜は、スパッタリング法によって形成することが好ましい。具体的には、上記の第一層（Ｙ）を構成する材料をスパッタリング法により成膜して第一層（Ｙ）を形成した後、その上に、上記の第二層（Ｘ）を構成する材料をスパッタリング法により成膜して第二層（Ｘ）を形成し、積層構成とすればよい。このようにしてＣｕ合金積層膜を形成した後、所定のパターニングを行ってから、断面形状をカバレッジの観点から好ましくはテーパ角度４５～６０°程度のテーパ状に加工することが好ましい。
  スパッタリング法を用いれば、スパッタリングターゲットとほぼ同じ組成のＣｕ合金膜を成膜できる。そこでスパッタリングターゲットの組成を調整することによって、Ｃｕ合金膜の組成を調整できる。スパッタリングターゲットの組成は、異なる組成のＣｕ合金ターゲットを用いて調整しても良いし、あるいは、純Ｃｕターゲットに合金元素の金属をチップオンすることによって調整しても良い。
  なおスパッタリング法では、成膜したＣｕ合金膜の組成とスパッタリングターゲットの組成との間でわずかにズレが生じることがある。しかしそのズレは概ね数原子％以内である。そこでスパッタリングターゲットの組成を最大でも±１０原子％の範囲内で制御すれば、所望の組成のＣｕ合金膜を成膜できる。
  本発明に用いられるＣｕ合金膜を半導体層の上に適用し、ソース・ドレイン電極などとして使用する場合には、ドープトアモルファスシリコンとの相互拡散をより効果的に抑制するために、前述したように、ドープトアモルファスシリコンの表面を窒化したり、更にその上に再度ドープトアモルファスシリコンを積層したり、あるいは、上記の第一層（Ｙ）を構成する材料をスパッタリング法により成膜する際に酸素を添加して行なう、などの相互拡散抑制法を採用することも有用である。
  以下、図１に示したＴＦＴアレイ基板の製造工程の概略を、図２～９の工程図に沿って説明する。ここでは、本発明のＣｕ合金膜をソース－ドレイン電極として用い、酸素含有絶縁体層としてゲート絶縁膜（ＳｉＯｘ）の上に上記Ｃｕ合金膜を適用した場合の実施形態を説明する。以下の製造方法によれば、ソース－ドレイン電極は半導体層と直接接続している部分を除いてゲート絶縁膜と直接接触しているため、ゲート絶縁膜との高い密着性が必要となる。以下では、酸素含有絶縁体層として酸化シリコン（ＳｉＯｘ）を用いたが、酸窒化シリコン（ＳｉＯＮ）であっても良い。
  ここでスイッチング素子として形成される薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンＴＦＴを例示している。本発明はこれに限定されず、多結晶シリコンを用いても良い。また、酸化物半導体材料を用いてもよい。酸化物半導体材料は、表示装置に用いられるものであれば特に限定されず、代表的には、ＺｎＯやＩＧＺＯ、ＺＴＯ、ＩＺＯ、ＩＴＯ、ＧＺＯ、ＩＺＴＯ、ＧＺＴＯ、ＡｌドープＺＴＯなどが挙げられる。また、図１はボトムゲート構造のＴＦＴアレイ基板の例であるが、これに限定されず、例えば、トップゲート構造のＴＦＴアレイ基板に適用しても良い。
  まずガラス基板１ａに、スパッタリングなどの手法で例えば膜厚１００ｎｍ程度のＣｕ合金薄膜からなる第一層（Ｙ）を成膜し、その上部に、純Ｃｕ、または第一層より電気抵抗率が低いＣｕ合金薄膜（膜厚１００ｎｍ程度）からなる第二層（Ｘ）を、スパッタリング法などで例えば合計で２００ｎｍ程度の膜厚で成膜し、得られるＣｕ合金積層配線膜をパターニングすることによって、ゲート電極２６と走査線２５を形成する（図２）。このとき、後述するゲート絶縁膜のカバレッジがよくなる様に、Ｃｕ合金積層配線膜は、その周縁をテーパ角度約４５～６０°のテーパ状にエッチングしておくのがよい。
  次いで図３に示すように、例えばプラズマＣＶＤ法等によって例えば膜厚が約３００ｎｍ程度のゲート絶縁膜（酸化シリコン膜：ＳｉＯｘ）２７を基板温度３５０℃程度で形成する。更にその上に、膜厚１５０ｎｍ程度の水素化アモルファスシリコン膜（ａ-Ｓｉ：Ｈ）と、さらにチャネル保護膜として酸化シリコン膜（ＳｉＯｘ）を、連続して基板温度３００℃程度で成膜する。続いて、図４に示すようにゲート電極２６をマスクとする裏面露光によって、酸化シリコン膜（ＳｉＯｘ）をパターニングし、チャネル保護膜を形成する。その後、膜厚５０ｎｍ程度のＰをドーピングしたｎ＋型水素化アモルファスシリコン膜（ｎ+ａ－Ｓｉ：Ｈ）を形成する。
  続いて、図５に示すように、水素化アモルファスシリコン膜（ａ-Ｓｉ：Ｈ）とｎ+型水素化アモルファスシリコン膜（ｎ+ａ－Ｓｉ：Ｈ）をドライエッチングでパターニングする。そして、図６に示すように、膜厚１００ｎｍ程度のＣｕ合金薄膜からなる第一層（Ｙ）を成膜し、その上部に、純Ｃｕ、または第一層より電気抵抗率が低いＣｕ合金薄膜からなる第二層（Ｘ）を、スパッタリング法などにより合計で２００ｎｍ程度の膜厚で積層成膜する。第一層（Ｙ）の膜厚はおおむね１０～５０ｎｍ程度であることが好ましく、第二層（Ｘ）の膜厚はおおむね２００～６００ｎｍ程度であることが好ましい。この積層膜をウェットエッチングでパターニングすることにより、信号線と一体のソース電極２８と、ＩＴＯ透明導電膜にコンタクトするドレイン電極２９を形成する。更に、ソース電極２８とドレイン電極２９をマスクとして、チャネル保護膜（ＳｉＯｘ）上のｎ＋型水素化アモルファスシリコン膜（ｎ+ａ－Ｓｉ：Ｈ）をドライエッチングにより除去する。
  次いで図７に示すように、プラズマＣＶＤ装置で酸化シリコン膜（ＳｉＯｘ）３０を膜厚３００ｎｍ程度となる様に成膜して保護膜を形成する。このときの成膜温度は例えば２５０℃程度で行われることが好ましい。そしてこの酸化シリコン膜（ＳｉＯｘ）３０にコンタクトホール３２を形成する。更に図８に示すように、酸素プラズマアッシングによるポリマー除去工程を経て、例えば非アミン系剥離液を用いたフォトレジスト３１の剥離処理を行った後、酸素プラズマアッシングによって生成したＣｕ酸化膜を希フッ酸で除去する。
  最後に図９に示すように、例えば１５０ｎｍ程度のＩＴＯ透明導電膜を室温でスパッタ法により成膜し、ウェットエッチングによるパターニングを行って画素電極（ＩＴＯ透明導電膜）５を形成すると、ＴＦＴアレイ基板が完成する。
  この製造工程によれば、（ｉ）ソース・ドレイン電極が、酸素を含有するゲート絶縁膜（酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ））と高い密着性で形成され、（ｉｉ）ＩＴＯ透明導電膜（画素電極）とＣｕ合金積層膜によって形成されたドレイン電極とが直接コンタクトされ、（ｉｉｉ）ゲート電極に繋がっている走査線のＴＡＢ部分にもＩＴＯ透明導電膜が直接コンタクトされたＴＦＴアレイ基板が得られる。
  以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限されず、上記・下記の趣旨に適合し得る範囲で適宜変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
  実施例１
  （試料の作製）
  本実施例では、下記のようにして作製した表１の試料（Ｎｏ．３～３５）について、第一層（Ｙ）を構成するＣｕ合金の種類や含有量、および第一層（Ｙ）の厚さが、電気抵抗率や酸化シリコン膜（ＳｉＯｘ）との密着性に及ぼす影響を調べた。
  まず、コーニング社製Ｅａｇｌｅ２０００（直径５０．８ｍｍ×厚さ０．７ｍｍ）上にプラズマＣＶＤ法によってＳｉＯ2膜を形成した。プラズマＣＶＤ法の条件は以下のとおりである。
    装置：サムコ社製ＰＤ－２００Ｌ
    ＲＦ  ｐｏｗｅｒ：５０Ｗ（０．２５Ｗ／ｃｍ2）
    ＳｉＨ（８％Ａｒ希釈）：Ｎ2Ｏ＝６３：４６０ｓｃｃｍ
    圧力：８０Ｐａ
    温度：３００℃
  次に、上記ＳｉＯ2膜の上に第一層（Ｙ）を形成した。詳細には第一層（Ｙ）として、表１および表２に示す種々の元素を含むＣｕ合金と、第二層（Ｘ）として、純Ｃｕの積層構成からなるＣｕ合金膜を、以下に示すようにスパッタリング法によって作製した。これらの表において、Ｎｏ．４～２３は、第一層（Ｙ）を構成する元素としてＭｎを添加した例、Ｎｏ．２４はＢｉ添加例、Ｎｏ．２５～２７はＮｉ添加例、Ｎｏ．２８～３０はＺｎ添加例、Ｎｏ．３１～３２はＡｌ添加例、Ｎｏ．３３～３４はＴｉ添加例、Ｎｏ．３５～３６はＭｇ添加例、Ｎｏ．３７～３８はＣａ添加例、Ｎｏ．３９～４０はＮｂ添加例、Ｎｏ．４１～４２はＷ添加例である。配線膜の厚さは積層構造全体で約３００ｎｍと一定とした。
  スパッタリング条件は以下のとおりである。スパッタリング装置としては島津製作所製の商品名「ＨＳＭ－５５２」を使用し、ＤＣマグネトロンスパッタリング法（背圧：０．２７×１０-3Ｐａ以下、Ａｒガス圧：０．２７Ｐａ、Ａｒガス流量：３０ｓｃｃｍ、スパッタパワー：ＤＣ２６０Ｗ、極間距離：５０．４ｍｍ、基板温度：室温）によって、ガラス基板（コーニング社製Ｅａｇｌｅ２０００（直径５０．８ｍｍ×厚さ０．７ｍｍ））上に、第一層（Ｙ）のＣｕ合金膜（厚さは表１に示すとおり）と第二層（Ｘ）のＣｕ金属膜とからなる積層配線膜を形成した。
  更に、上記ＳｉＯ2膜の上に酸素含有層を形成した試料（Ｎｏ．４３）を作製した。ここで、酸素含有層は、ＡｒとＯ2との混合ガスをプロセスガスとして使用し、混合ガスに占める酸素ガスの比率を１０体積％に調整することによって形成した。
  その他の成膜条件は、以下のとおりである。
    ・背圧：１．０×１０-6Ｔｏｒｒ以下
    ・プロセスガス圧：２．０×１０-3Ｔｏｒｒ
    ・プロセスガスの流量：３０ｓｃｃｍ
    ・スパッタパワー：３．２Ｗ／ｃｍ2
    ・極間距離：５０ｍｍ
    ・基板温度：室温
    ・成膜温度：室温
  上記のようにして成膜されたＣｕ合金膜の組成は、ＩＣＰ発光分光分析装置（島津製作所製のＩＣＰ発光分光分析装置「ＩＣＰ－８０００型」）を用い、定量分析して確認した。
  比較のため、純Ｃｕの上下にバリアメタル層としてＭｏまたはＴｉを含有する試料（Ｎｏ．１、２）、および純Ｃｕのみからなる試料（Ｎｏ．３）を用意した。
  上記の各試料を用い、以下のようにして、Ｃｕ合金膜自体の電気抵抗およびＳｉＯ2膜との密着性を調べた。
  （１）電気抵抗の測定
  ガラス基板（コーニング社製Ｅａｇｌｅ２０００（直径５０．８ｍｍ×厚さ０．７ｍｍ））上に形成された各Ｃｕ合金積層配線膜を、フォトリソグラフィーとウェットエッチングによって線幅１００μｍ、線長１０ｍｍの電気抵抗評価用パターンに加工した。この際、ウエットエッチャントとしては、関東化学社製Ｃｕ用エッチャント液Ｃｕ－０２を用いた。そして、枚葉式ＣＶＤ装置を用い、基板を加熱して３５０℃で３０分の真空熱処理（真空度：０．２７×１０-3Ｐａ以下）を施し、この真空熱処理後の電気抵抗を直流四探針法により室温で測定した。
  本実施例１では、電気抵抗の合否判断基準は、従来のＣｕ系材料の電気抵抗率３．５μΩ・ｃｍ相当以下であるものを合格（○）、この値を超えるものを不合格（×）とした。
  （２）ＳｉＯ2膜との密着性の評価
  熱処理後（窒素フロー下、２７０℃で５分間）のＣｕ合金膜の密着性を、テープによる剥離試験で評価した。詳細には、Ｃｕ合金の成膜表面にカッターナイフで１ｍｍ間隔の碁盤目状の切り込みを入れた。次いで、住友３Ｍ製黒色ポリエステルテープ（製品番号８４２２Ｂ）を上記成膜表面上にしっかりと貼り付け、上記テープの引き剥がし角度が６０°になるように保持しつつ、上記テープを一挙に引き剥がして、上記テープにより剥離しなかった碁盤目の区画数をカウントし、全区画との比率（膜残存率）を求めた。測定は３回行い、３回の平均値を各試料の膜残存率とした。
  本実施例では、テープによる剥離率が０～１０％未満のものを◎、１０％以上２０％未満のものを○、２０％以上のものを×と判定し、◎または○を合格（ＳｉＯ2膜との密着性良好）とした。総合評価として、密着性及び電気抵抗率が合格であるものを○とし、それ以外のものを×とした。
  （３）ウェットエッチング性の評価
  上記試料に対して、フォトリソグラフィーにより、Ｃｕ合金膜を１０μｍ幅のラインアンドスペースを持つパターンに形成した後、関東化学社製Ｃｕ用エッチャント液Ｃｕ－０２を用いてエッチングを行った。エッチング後の試料を上方から光学顕微鏡で観察し、下地層のステップ長さが３μｍ以下の場合を○（ウェットエッチング性良好）、３μｍを超える場合を×（ウェットエッチング性不良）と評価した。ここでステップ長さとは、配線加工時の第二層（Ｘ）端部から第一層（Ｙ）端部までの長さである。
  これらの結果を表１および表２に併記する。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
  このうち、Ｎｏ．１１～２３（以上、第一層Ｙを構成する元素としてＭｎを添加した例）、２５～２７（Ｎｉ添加例）、２８～３０（Ｚｎ添加例）、３１～３２（Ａｌ添加例）、３３～３４（Ｔｉ添加例）、３５～３６（Ｍｇ添加例）、３７～３８（Ｃａ添加例）、３９～４０（Ｎｂ添加例）、４１～４２（Ｗ添加例）は、いずれも本発明の要件を満足するため、低い電気抵抗率、ＳｉＯ2膜との高い密着性、および良好なウェットエッチング性を達成できた。
  これに対し、Ｎｏ．１および２は、ＭｏまたはＴｉのバリアメタル層を介在させた例であり、低い電気抵抗率とＳｉＯ2膜との高い密着性を有しているが、ウェットエッチング性が低下した。また、表１のＮｏ．３は、純Ｃｕのみからなる例であり、低い電気抵抗率と優れたウェットエッチング性を有しているが、ＳｉＯ2膜との密着性が低下した。
  Ｎｏ．４～７、１０は、いずれも第一層（Ｙ）を構成元素がＭｎの例であるが、いずれもＭｎの含有量が０．１～０．５原子％と少ないため、第一層（Ｙ）の膜厚や全膜厚に対する第一層（Ｙ）の割合をどのように制御しても、ＳｉＯ2膜との密着性が低下した。
  なお、Ｎｏ．８～９も、第一層（Ｙ）の構成元素がＭｎであり、Ｍｎ量が０．５原子％と少ない例であるが、本実施例では良好な密着性を示した（密着性の評価の欄○）。しかし、これらは、後記する実施例２の試験においてＭｎ量が０．５原子％の時に密着性が不十分であることを確認しており、再現性がないため、総合評価を「×」の評価とした。
  Ｎｏ．２４は、本発明で規定しない合金元素であるＢｉを含有する例であり、ＳｉＯ2膜との密着性の低下および電気抵抗率の増加が見られた。
  Ｎｏ．４３は、第一層（Ｙ）が酸素を含有する例であるが、Ｍｎ量が本発明で規定する範囲より少量であっても、良好な密着性を実現している。
  実施例２
  本実施例では、第一層（Ｙ）の構成元素をＭｎとし、Ｍｎの含有量と第一層（Ｙ）の膜厚が、ＳｉＯ2膜との密着性および電気抵抗率に与える影響をさらに詳細に調べた。
  （１）ＳｉＯ2膜との密着性の評価
  ガラス基板にコーニング社製ＥＡＧＬＥ２０００（サイズは直径４インチ×厚さ０．７ｍｍ）を用いたこと、および第一層（Ｙ）の膜厚は５～１００ｎｍの間で変化させ、第２層（Ｘ）の膜厚は５００ｎｍで一定としたこと以外は実施例１と同様にして、ＳｉＯ2膜上に第一層（Ｙ）と第二層（Ｘ）の積層膜を形成した。成膜後、さらにＣＶＤ装置を用いて、１Ｐａの窒素雰囲気下、２７０℃で５分間の熱処理を行った。次いで、成膜表面にカッターナイフで１ｍｍ間隔で５×５の碁盤目状の切り込みをいれ、住友３Ｍ社製８４２２Ｂテープを成膜表面にしっかりと貼り付け、ＳｉＯ2膜との角度が９０°となるようにテープを一挙に引き剥がした。本実施例ではマスが一つでも剥離すれば不合格（×）とし、一つも剥離しなかった場合を合格（○）とした。
  結果を表３、および図１０に示す。
Figure JPOXMLDOC01-appb-T000003
 
  表３、図１０から、第一層（Ｙ）とＳｉＯ2膜との密着性を向上させるためには、第一層（Ｙ）におけるＭｎ量と第一層（Ｙ）の膜厚を相互に制御することが有効であり、Ｍｎ量が少ない場合は膜厚を厚くし、膜厚が薄い場合はＭｎ量を多くすることで密着性が向上する傾向が読み取れる。この傾向は、下記関係式（２）で整理することができ、この関係式（２）を満たす場合に良好な密着性が得られる。
   ＴＭ≧２３０×｛［Ｍｎ］×１．６｝-1.2  ・・・  （２）
   式中、
   ＴＭは、第一層（Ｙ）の膜厚（ｎｍ）、
　 ［Ｍｎ］は、第一層（Ｙ）に含有されるＭｎの含有量（原子％）
   を意味する。
  なお、実施例１における密着性の評価では、テープによる剥離率が０～１０％未満のものを全て◎と評価しており、一方、本実施例２では、一つでも剥離すれば不合格（×）の評価であり、実施例２の方が実施例１よりも厳しい評価となっている。すなわち、実施例１で◎の評価のもののうち、上記ＴＭ≧２３０×｛［Ｍｎ］×１．６｝－１．２を満たしているもの（表１のＮｏ．１３、１５、１６、１７、１８、１９、２０、２１、２２、２３）は一つも剥離しなかった例に相当し、上記関係式を満たさなかったもの（表１のＮｏ．１１、１２）は剥離率１０％未満の限度において剥離した例に相当する。
  ここで、Ｍｎ量：１０原子％、第一層（Ｙ）の膜厚：１００ｎｍであって、４５０℃で３０分間熱処理した後の試料について、ＳｉＯ2膜と第一層（Ｙ）の界面のＴＥＭ写真を図１１の左図に示すと共に、ＴＥＭ－ＥＤＸによって膜の深さ方向の濃度プロファイルを分析した結果を図１１の右図に示す。図１１に示すように、上記界面にはＭｎ量が多いＭｎ反応層（Ｍｎリッチ層）が形成されることが確認された。なお、本実施例では２７０℃で５分間の熱処理を行なったが、ここでは、加熱処理による界面構造の変化をより明確にするため、４５０℃で３０分間熱処理後のＴＥＭ写真を示した。勿論、本実施例のような熱処理条件を行なったときも、同様のＭｎ反応層が得られることを確認している。
  また上記試料について、電子線エネルギー損失分光法(ＥＥＬＳ；Electron Energy Loss Spectroscopy)による分析結果を図１２に示す。ＥＥＬＳ分析は、ｎｍスケールの空間分解能で元素分析などが可能な強力な手法であり、測定条件の工夫等により、ｎｍオーダーでの結合状態を分析することができる。本実施例では、以下の条件でＥＥＬＳライン分析を行なった。ここでは、Ｃｕ－１０原子％Ｍｎ膜からＳｉＯ2までの膜厚を深さ方向に向って１７分割（ｐｏｉｎｔ１～１７）したときの分析結果を示している。
  　観察装置：日本電子製電界放出形走査透過電子顕微鏡「ＪＥＭ－２１００Ｆ」
  　加速電圧：２００ｋＶ
    ＥＥＬＳ分析装置：Ｇａｔａｎ社製Ｔｒｉｄｉｅｍ
    Ｄｉｓｐｅｒｓｉｏｎ：０．３ｅＶ／ｃｈ
  図１２（ａ）は、酸素（Ｏ）の分析結果を示す図である。図１２（ａ）に示すように、５３０ｅＶ付近にＯ－Ｍｅｔａｌ結合を示唆するピークが見られた（図中、矢印をご参照）。このピークは、ＳｉＯ2では見られないものである。但し、この結果のみでは、Ｏと結合するＭｅｔａｌの種類は分からない。
  一方、図１２（ｂ）は、Ｃｕの分析結果を示す図である。図１２（ｂ）に示すように、ｐｏｉｏｎｔ６～１７ではほぼ平坦な強度が得られたのに対し、ｐｏｉｎｔ１～５では、約９３５ｅＶ以降において平坦性が大きく崩れていることが分かる。このようにＯ－Ｍｅｔａｌ結合のピーク（約５３０ｅＶ）とＣｕピークは共存していないため、ＯはＭｎと結合することが確認された。
  （２）電気抵抗の測定
  上記の密着性評価用の試料と同じ試料を用い、実施例１と同様にして電気抵抗を測定した。電気抵抗率は、直流四探針測定法によりＣｕ合金膜のシート抵抗を測定し、電気抵抗率に換算して求めた。その結果、本実施例２において電気抵抗率はいずれも実用可能な範囲の低抵抗率を示すことがわかった。
  実施例３
  本実施例では、下記のように作製した試料についてウェットエッチング性を調べた。
  まず、第一層（Ｙ）として表４に示す種々の元素を含むＣｕ合金と、第二層（Ｘ）として純ＣｕからなるＣｕ合金膜を、表４にそれぞれ示す膜厚となるように成膜したこと以外は実施例２と同様にして、ＳｉＯ2膜に第一層（Ｙ）と第二層（Ｘ）の積層膜を形成した。
  上記試料に対して、前述した実施例１と同様にしてエッチングを行い、下地層のステップ長さに基づきウェットエッチング性を評価した。その結果、表４におけるいずれの試料もステップの長さは０．５μｍ以下であり、良好なウェットエッチング性を達成できることが分かった（表には示さず）。またエッチング部の残渣についても、光学顕微鏡による観察（観察倍率：４００倍）により確認したところ、いずれの試料においても残渣は発生していなかった。
　
Figure JPOXMLDOC01-appb-T000004
  実施例４
  本実施例では、Ｃｕ合金における合金元素としてＺｎを用い、下記のように作製した試料について、成膜直後、および成膜後に真空雰囲気中で３５０℃、３０分間の熱処理を行った場合の密着性、および電気抵抗率を検討した。
  本実施例では、Ｃｕ合金膜としてＣｕ－Ｚｎ合金膜を単層で３００ｎｍ成膜した試料を用いる。本発明におけるＣｕ合金膜は、第一層（Ｙ）と第二層（Ｘ）の積層構造を有するものであるが、第一層（Ｙ）のＣｕ合金の組成を想定した単層構造のＣｕ合金膜によって、酸素含有絶縁体層（ＳｉＯ2膜）との密着性、および電気抵抗率を検討することは、積層構造における第一層（Ｙ）の合金元素の密着性向上効果、および積層構造のＣｕ合金膜の電気抵抗率の傾向を確認する上で有用である。
  試料は、スパッタリングターゲットとして純Ｃｕを用い、Ｚｎの純金属チップをチップオンすることによって、所望の組成のＣｕ－Ｚｎ合金膜を単層で３００ｎｍ成膜して作製した。また、比較用として純Ｃｕのスパッタリングターゲットを用いることによって、純Ｃｕ合金膜を成膜した試料も作製した。試料作製のその他の条件は、実施例１と同じである。
  上記のようにして作製した試料について、ＳｉＯ2膜との密着性、およびＣｕ合金膜の電気抵抗率を測定した。
  ＳｉＯ2膜との密着性については、成膜直後、および成膜後に真空雰囲気中で３５０℃、３０分間の熱処理を行った場合の密着性を測定した。密着性の測定は、テープの引き剥がし角度を９０°としたこと以外は実施例１と同様にした。
  電気抵抗率については、実施例１と同じ要領で電気抵抗評価用パターンを加工し、成膜直後、および３５０℃、４００℃、４５０℃の各温度で３０分間熱処理した後の電気抵抗率を測定した。
  密着性の結果を図１３、１４に、電気抵抗率の結果を図１５に示す。
  図１３、１４より、成膜後に熱処理を施すことによって密着性が向上することが分かった。また、熱処理後において、Ｚｎをおよそ１．２原子％以上含有することによって、およそ８０％以上もの高い密着性を実現できることが分かった。
  図１５より、Ｚｎの添加量の増加に伴って、Ｃｕ合金膜の電気抵抗率は上昇するが、熱処理を施すことによって、実用上十分に使用可能な低電気抵抗率を実現できることがわかる。
  上記図１３～１５の結果より、Ｃｕ合金膜中の合金元素量が増加すると密着性は向上するものの、電気抵抗率が増加してしまうことが明らかとなったが、所定量以上の合金元素を添加したＣｕ合金層を下地層とし、上層を純Ｃｕ等とした積層構造とすることによって、上記した密着性の向上と電気抵抗率の低減を両立させることができる。また、さらにＣｕ合金下地層の膜厚を調整することによって密着性と電気抵抗率のバランスを制御することができる。
　本出願を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
　本出願は、2010年7月21日出願の日本特許出願（特願2010－164385）に基づくものであり、その内容はここに参照として取り込まれる。
  本発明の表示装置用Ｃｕ合金膜は、酸素含有絶縁体層との密着性に優れた所定の元素を含むＣｕ合金からなる第一層（Ｙ）と、純Ｃｕ、または上記第一層（Ｙ）よりも電気抵抗率の低いＣｕ合金からなる第二層（Ｘ）と、を含む積層構成のＣｕ合金膜（配線膜）を備えており、且つ、上記元素との関係で第一層（Ｙ）の膜厚が適切に制御されているため、酸素含有絶縁体層との高い密着性と、Ｃｕ合金膜全体としての低い電気抵抗率を両方実現することができる。密着性については、特に第一層（Ｙ）の合金元素をＭｎとしたとき、（ア）第一層（Ｙ）の膜厚と第一層（Ｙ）におけるＭｎの含有量を適切に制御したり、（イ）酸素含有絶縁体層がＣＶＤ法で作成された酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ）の場合、第一層（Ｙ）におけるＭｎ、Ｏ、Ｎの含有量を適切に制御することによって、さらに良好な密着性を達成できる。さらに、本発明に用いられるＣｕ合金膜は、同種の純ＣｕまたはＣｕ合金の積層構造であるため、エッチング速度に極端な差がなく、上記Ｃｕ合金膜を用いれば、パターン形成が容易で、形状に優れた微細加工を行なうことができる。
  １ａ  ガラス基板
  ５  透明導電膜（画素電極、ＩＴＯ膜）
  ２５  走査線
  ２６  ゲート配線（ゲート電極）
  ２７  ＳｉＯｘ膜（ゲート絶縁膜）
  ２８  ソース配線（ソース電極）
  ２９  ドレイン配線（ドレイン電極）
  ３０  窒化シリコン膜（保護膜）
  ３１  フォトレジスト
  ３２  コンタクトホール
  （Ｘ）  第二層
  （Ｙ）  第一層

Claims (9)

  1.   Ｚｎ，Ｎｉ，Ｔｉ，Ａｌ，Ｍｇ，Ｃａ，Ｗ，ＮｂおよびＭｎよりなる群から選択される少なくとも１種の元素を合計で１．２～２０原子％含むＣｕ合金からなる第一層（Ｙ）と、
      純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記第一層（Ｙ）よりも電気抵抗率の低いＣｕ合金からなる第二層（Ｘ）と、を含む積層構造を有し、
      前記第一層（Ｙ）の一部または全部は、酸素含有絶縁体層と直接接触しており、且つ、
      前記第一層（Ｙ）がＺｎまたはＮｉを含有する場合は、前記第一層（Ｙ）の膜厚が１０ｎｍ以上１００ｎｍ以下であり、
      前記第一層（Ｙ）がＺｎおよびＮｉを含有しない場合は、前記第一層（Ｙ）の膜厚が５ｎｍ以上１００ｎｍ以下であることを特徴とする表示装置用Ｃｕ合金膜。
  2.   前記第一層（Ｙ）の膜厚が、Ｃｕ合金膜全膜厚に対して６０％以下である請求項１に記載の表示装置用Ｃｕ合金膜。
  3.   前記第一層（Ｙ）がＭｎを含有し、前記酸素含有絶縁体層がＣＶＤ法で作成された酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ）の場合には、下式（１）を満足するものである請求項１または２に記載の表示装置用Ｃｕ合金膜。
       ２≦｛［Ｏ］×［Ｍｎ］×１．６｝／（［Ｏ］＋［Ｎ］）  ・・・  （１）
       式中、
       ［Ｍｎ］は、第一層（Ｙ）に含有されるＭｎの含有量（原子％）、
       ［Ｏ］は、酸素含有絶縁体層に含まれる酸素（Ｏ）の含有量（原子％）、
       ［Ｎ］は、酸素含有絶縁体層に含まれる窒素（Ｎ）の含有量（原子％）
       を意味する。
  4.   前記第一層（Ｙ）がＭｎを含有し、前記第一層（Ｙ）の膜厚ＴＭ（ｎｍ）と、Ｍｎの含有量［Ｍｎ］（原子％）が、下式（２）を満足するものである請求項１～３のいずれか一項に記載の表示装置用Ｃｕ合金膜。
       ＴＭ≧２３０×｛［Ｍｎ］×１．６｝-1.2  ・・・  （２）
       式中、
       ＴＭは、第一層（Ｙ）の膜厚（ｎｍ）、
       ［Ｍｎ］は、第一層（Ｙ）に含有されるＭｎの含有量（原子％）
       を意味する。
  5.   前記Ｃｕ合金膜は、２５０℃以上で５分間以上熱処理したものである請求項１～４のいずれか一項に記載の表示装置用Ｃｕ合金膜。
  6.   前記酸素含有絶縁体層はＳｉを含むものである請求項１～５のいずれか一項に記載の表示装置用Ｃｕ合金膜。
  7.   前記酸化物含有絶縁体層は酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯＮ）である請求項１～６のいずれか一項に記載の表示装置用Ｃｕ合金膜。
  8.   ウェットエッチング性に優れたものである請求項１～７のいずれか一項に記載の表示装置用Ｃｕ合金膜。
  9.   請求項１～８のいずれか一項に記載の表示装置用Ｃｕ合金膜を有する表示装置。
PCT/JP2011/066614 2010-07-21 2011-07-21 表示装置用Ｃｕ合金膜および表示装置 Ceased WO2012011539A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/810,949 US9305470B2 (en) 2010-07-21 2011-07-21 Cu alloy film for display device and display device
KR1020137001563A KR20130048228A (ko) 2010-07-21 2011-07-21 표시 장치용 Cu 합금막 및 표시 장치
CN201180035545.0A CN103003860B (zh) 2010-07-21 2011-07-21 显示装置用Cu合金膜和显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010164385A JP2012027159A (ja) 2010-07-21 2010-07-21 表示装置
JP2010-164385 2010-07-21

Publications (1)

Publication Number Publication Date
WO2012011539A1 true WO2012011539A1 (ja) 2012-01-26

Family

ID=45496957

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/066614 Ceased WO2012011539A1 (ja) 2010-07-21 2011-07-21 表示装置用Ｃｕ合金膜および表示装置

Country Status (6)

Country Link
US (1) US9305470B2 (ja)
JP (1) JP2012027159A (ja)
KR (1) KR20130048228A (ja)
CN (1) CN103003860B (ja)
TW (1) TWI454373B (ja)
WO (1) WO2012011539A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016160448A (ja) * 2015-02-27 2016-09-05 三菱マテリアル株式会社 スパッタリングターゲット及び金属反射低減用の光学機能膜
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板
JP2019165192A (ja) * 2018-03-20 2019-09-26 シャープ株式会社 アクティブマトリクス基板

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP2014075465A (ja) * 2012-10-04 2014-04-24 Ulvac Japan Ltd 半導体素子製造方法
US10422944B2 (en) 2013-01-30 2019-09-24 Ideal Industries Lighting Llc Multi-stage optical waveguide for a luminaire
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR101498635B1 (ko) * 2013-08-08 2015-03-04 주식회사 레이언스 이미지센서 및 이의 제조방법
JP6394064B2 (ja) * 2013-08-13 2018-09-26 大同特殊鋼株式会社 Ｃｕ合金ターゲット用材料、Ｃｕ合金ターゲット、Ｃｕ合金膜及びタッチパネル
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6248265B2 (ja) 2014-04-15 2017-12-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
CN104051542B (zh) * 2014-06-23 2016-10-05 上海和辉光电有限公司 有机发光显示装置及其薄膜晶体管
JP5972317B2 (ja) * 2014-07-15 2016-08-17 株式会社マテリアル・コンセプト 電子部品およびその製造方法
WO2016084700A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
US10134910B2 (en) 2014-11-28 2018-11-20 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
US20170330900A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
WO2017099476A1 (ko) * 2015-12-07 2017-06-15 주식회사 엘지화학 전도성 구조체, 이의 제조방법 및 전도성 구조체를 포함하는 전극
CN108474985B (zh) * 2016-01-20 2021-06-15 夏普株式会社 液晶显示面板及其制造方法
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
JP2019070768A (ja) * 2017-10-11 2019-05-09 シャープ株式会社 アレイ基板およびその製造方法、並びに表示パネル
US12180108B2 (en) 2017-12-19 2024-12-31 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US10756116B2 (en) 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
CN117320265A (zh) 2018-03-28 2023-12-29 大日本印刷株式会社 布线基板、半导体装置以及布线基板的制作方法
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
TWI671913B (zh) * 2018-05-02 2019-09-11 Au Optronics Corporation 半導體裝置及其製造方法
CN108807518B (zh) 2018-05-28 2020-09-29 深圳市华星光电技术有限公司 电极结构及其制备方法、阵列基板
EP4030443B1 (en) 2018-07-30 2024-10-30 Asahi Kasei Kabushiki Kaisha Conductive film and conductive film roll, electronic paper, touch panel and flat-panel display comprising the same
WO2020061437A1 (en) 2018-09-20 2020-03-26 Industrial Technology Research Institute Copper metallization for through-glass vias on thin glass
KR20250083587A (ko) 2019-02-21 2025-06-10 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정
US11362117B2 (en) 2019-12-23 2022-06-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate, array substrate, and display device
CN110993564A (zh) * 2019-12-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007100125A1 (ja) * 2006-02-28 2007-09-07 Advanced Interconnect Materials, Llc 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
JP2008261895A (ja) * 2007-04-10 2008-10-30 Tohoku Univ 液晶表示装置及びその製造方法
WO2009131035A1 (ja) * 2008-04-25 2009-10-29 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ
WO2010018864A1 (ja) * 2008-08-14 2010-02-18 株式会社神戸製鋼所 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100904524B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005158887A (ja) * 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP2006193783A (ja) * 2005-01-13 2006-07-27 Dept Corp 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US8372745B2 (en) 2006-02-28 2013-02-12 Advanced Interconnect Materials, Llc Semiconductor device, its manufacturing method, and sputtering target material for use in the method
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5214858B2 (ja) 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
JP5247448B2 (ja) * 2006-08-10 2013-07-24 株式会社アルバック 導電膜形成方法、薄膜トランジスタの製造方法
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP5207120B2 (ja) * 2008-02-05 2013-06-12 三菱マテリアル株式会社 熱欠陥発生がなくかつ密着力に優れた液晶表示装置用配線および電極
WO2010001998A1 (ja) 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP5360959B2 (ja) 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007100125A1 (ja) * 2006-02-28 2007-09-07 Advanced Interconnect Materials, Llc 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
JP2008261895A (ja) * 2007-04-10 2008-10-30 Tohoku Univ 液晶表示装置及びその製造方法
WO2009131035A1 (ja) * 2008-04-25 2009-10-29 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ
WO2010018864A1 (ja) * 2008-08-14 2010-02-18 株式会社神戸製鋼所 表示装置、これに用いるＣｕ合金膜およびＣｕ合金スパッタリングターゲット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016160448A (ja) * 2015-02-27 2016-09-05 三菱マテリアル株式会社 スパッタリングターゲット及び金属反射低減用の光学機能膜
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板
JP2019165192A (ja) * 2018-03-20 2019-09-26 シャープ株式会社 アクティブマトリクス基板

Also Published As

Publication number Publication date
TWI454373B (zh) 2014-10-01
CN103003860A (zh) 2013-03-27
JP2012027159A (ja) 2012-02-09
US20130122323A1 (en) 2013-05-16
KR20130048228A (ko) 2013-05-09
CN103003860B (zh) 2015-04-29
TW201219201A (en) 2012-05-16
US9305470B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
WO2012011539A1 (ja) 表示装置用Ｃｕ合金膜および表示装置
JP4567091B1 (ja) 表示装置用Ｃｕ合金膜および表示装置
JP5171990B2 (ja) Ｃｕ合金膜および表示装置
TWI437697B (zh) Wiring structure and a display device having a wiring structure
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
TWI478308B (zh) Wiring construction and display device
TWI496197B (zh) Wiring structure
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
TW201026862A (en) Display device, Cu alloy film for use in the display device, and Cu alloy sputtering target
JP2014197662A (ja) 薄膜トランジスタおよびその製造方法
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP5685125B2 (ja) 配線構造、表示装置、および半導体装置
WO2010082638A1 (ja) Ｃｕ合金膜および表示デバイス
JP2011222567A (ja) 配線構造、表示装置、および半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11809709

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13810949

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20137001563

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11809709

Country of ref document: EP

Kind code of ref document: A1