[go: up one dir, main page]

WO2012002573A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2012002573A1
WO2012002573A1 PCT/JP2011/065525 JP2011065525W WO2012002573A1 WO 2012002573 A1 WO2012002573 A1 WO 2012002573A1 JP 2011065525 W JP2011065525 W JP 2011065525W WO 2012002573 A1 WO2012002573 A1 WO 2012002573A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
layer
indium
semiconductor device
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/065525
Other languages
English (en)
French (fr)
Inventor
小池　淳一
ピルサン ユン
英昭 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Interconnect Materials LLC
Original Assignee
Advanced Interconnect Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Interconnect Materials LLC filed Critical Advanced Interconnect Materials LLC
Priority to CN2011800381116A priority Critical patent/CN103038866A/zh
Priority to JP2012522728A priority patent/JP5403527B2/ja
Priority to US13/807,901 priority patent/US8895978B2/en
Publication of WO2012002573A1 publication Critical patent/WO2012002573A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material

Definitions

  • the present invention relates to a semiconductor device including an electrode that is in ohmic contact with a semiconductor layer.
  • a conductive oxide semiconductor has attracted attention as a material for forming an operation (channel) layer of a semiconductor device such as an optically transparent transparent electrode or a thin film transistor (abbreviation: TFT).
  • Thin film transistors using an oxide semiconductor as an operation layer are actively applied to liquid crystal display devices (abbreviation: LCD) and organic electroluminescence (abbreviation: EL) devices which are types of flat display devices.
  • LCD liquid crystal display devices
  • EL organic electroluminescence
  • a transparent electrode including an oxide semiconductor as a constituent element is applied to a flat display device such as a flat display panel or a touch panel.
  • the wiring and electrodes related to the oxide semiconductor have high conductivity and low electrical resistance.
  • An ohmic electrode made of a metal material is used.
  • aluminum (element symbol: Al), aluminum alloy, molybdenum (element symbol: Mo), or the like is used.
  • electrodes and wiring materials in which dissimilar metal layers of an alloy of titanium (element symbol: Ti) or aluminum and silicon (element symbol: Si) are laminated have been proposed.
  • a technique for forming an oxide semiconductor ohmic electrode from copper (element symbol: Cu) having a lower electrical resistance has been attempted.
  • a thin film transistor (abbreviation TFT) used in a liquid crystal display device has a technique of forming ohmic electrodes and copper wirings of a source electrode and a drain electrode using a copper alloy (Patent Literature). 1-7).
  • TFT thin film transistor
  • LCD liquid crystal display device
  • Patent Literature 5-7 a technique of forming ohmic electrodes and copper wirings of a source electrode and a drain electrode using a copper alloy
  • Patent Document 5 by using a copper alloy in which an appropriate additive element is added to copper, a metal oxide film formed by the additive element suppresses copper oxidation, and accordingly, an ohmic electrode having a small electrical contact resistance. And a copper wiring with a small RC delay is disclosed.
  • manganese element symbol: Mn
  • Non-Patent Document 1 teaches a technique for forming a copper electrode in a thin film transistor using a conductive oxide semiconductor as an operation (channel) layer. Specifically, a copper / manganese (CuMn) alloy is used for forming a copper electrode in a thin film transistor having an amorphous gallium oxide / indium / zinc (GaInZnO) as an operation layer.
  • a copper / manganese (CuMn) alloy is used for forming a copper electrode in a thin film transistor having an amorphous gallium oxide / indium / zinc (GaInZnO) as an operation layer.
  • a thin film transistor capable of high-speed operation can be obtained by using an oxide semiconductor having an electron mobility of about 10 times that of amorphous silicon (amorphous silicon) which is a constituent material of a conventional thin film transistor as an operation layer. Can be configured. Furthermore, if an ohmic electrode or a gate electrode can be stably formed from copper having a small electrical resistance, high definition of a flat display can be realized. However, at present, a technique for stably forming an ohmic electrode made of copper having a low electrical contact resistance with respect to an oxide semiconductor has not been sufficiently developed.
  • the present invention has been made to solve the above-described problems of the prior art, and can more stably form an ohmic junction between an electrode and a semiconductor layer, and can provide an electrical contact resistance therebetween.
  • An object is to provide a semiconductor device that can be further reduced.
  • the present invention presents a junction configuration at the interface between a copper ohmic electrode and an oxide semiconductor layer that can provide an ohmic electrode made of copper and having a low electrical contact resistance with respect to a conductive oxide semiconductor layer.
  • the semiconductor device provided with the copper ohmic electrode containing is provided.
  • the means (1) to (16) for achieving the object of the present invention will be exemplified below.
  • a semiconductor device comprising: a region; (2) The semiconductor device according to (1), wherein the first region is disposed in contact with the semiconductor layer, and the second region is disposed in contact with the ohmic electrode. (3) The semiconductor device according to (1) or (2), wherein the first region is made of crystal grains containing indium (In).
  • a layer thickness of the intermediate layer including the first and second regions is 3 nm or more and 30 nm or less.
  • the first and second regions include an oxide of a metal that forms an ohmic electrode.
  • the metal forming the ohmic electrode is a metal whose oxide free energy is smaller than indium.
  • the metal forming the ohmic electrode includes at least one of manganese (Mn), molybdenum (Mo), and titanium (Ti).
  • the metal constituting the ohmic electrode is a semiconductor device containing manganese.
  • the manganese valence increases from the second region toward the first region.
  • the manganese atomic concentration has a maximum value in the second region and is lower than the second region in the first region.
  • the metal constituting the ohmic electrode is a semiconductor device containing titanium.
  • the oxygen concentration in the first and second regions is lower than the oxygen concentration in the semiconductor layer.
  • the ohmic electrode is made of a copper alloy containing copper as a main constituent element.
  • the second region contains a larger amount of copper than the first region.
  • the intermediate layer has a first region in which the atomic concentration of indium is larger than that in the semiconductor layer, and a second region in which the atomic concentration of indium is smaller than that in the first region. It was configured as follows.
  • the first region in which indium is concentrated acts as a highly conductive layer, so that an ohmic electrode having a small electrical contact resistance can be obtained.
  • the atomic concentration of indium in the second region forming the intermediate layer is smaller than that in the first region, indium, which is an element constituting the oxide semiconductor layer, enters the electrode in the second region. Therefore, it is possible to stably form an ohmic electrode with little electrical resistance that hardly contains indium.
  • FIG. 1 is a schematic cross-sectional view of a laminated structure before heat treatment in Example 1.
  • FIG. FIG. 2 is a cross-sectional TEM image in the vicinity of the interface after the heat treatment in Example 1.
  • FIG. 3 is a diagram showing the intensity distribution of each element by an X-ray energy dispersive spectrometer (EDS) in the vicinity of the interface after the heat treatment in Example 1.
  • FIG. 4 is a diagram showing the intensity distribution of each element by an electron energy loss spectrometer (EELS) in the vicinity of the interface after the heat treatment in Example 1.
  • FIG. 5 is a diagram showing the binding energy of elements inside the intermediate layer after the heat treatment in Example 1.
  • FIG. 6 is a diagram showing current-voltage characteristics in the electrode structure obtained in Example 1. In FIG. FIG. FIG.
  • FIG. 7 is a cross-sectional TEM image in the vicinity of the interface after the heat treatment in the comparative example.
  • FIG. 8 is a diagram showing current-voltage characteristics in the electrode structure obtained in the comparative example.
  • FIG. 9 is a cross-sectional TEM image in the vicinity of the interface after the heat treatment in Example 2.
  • FIG. 10 is a diagram showing current-voltage characteristics in the electrode structure obtained in Example 2.
  • an ohmic electrode is provided in an oxide semiconductor layer formed of a conductive oxide semiconductor material.
  • the oxide semiconductor layer provided with the ohmic electrode include a layer (indium-containing oxide layer) made of an oxide containing indium (element symbol: In) such as zinc oxide (ZnO) or indium / tin composite oxide.
  • indium / gallium / zinc composite oxide compositional formula In ⁇ Ga ⁇ Zn ⁇ O ⁇ : ⁇ , ⁇ , ⁇ and ⁇ indicate compositions, and ⁇ > 0, ⁇ ⁇ 0, ⁇ ⁇ 0, and ⁇ > 0).
  • An ohmic electrode is placed in the layer.
  • an ohmic electrode is provided on the indium-containing oxide semiconductor layer through an intermediate layer including the first and second regions.
  • the first region forming the intermediate layer is preferably a region where indium is present at a high concentration, that is, a region where indium is concentrated.
  • the region where indium is concentrated includes more indium than the inside of the indium-containing oxide semiconductor layer.
  • the intermediate layer is most preferably configured such that the first region in which indium is concentrated is disposed in contact with the indium-containing oxide semiconductor layer, and the second region is disposed in contact with the ohmic electrode.
  • the first region enriched with indium acts as a highly conductive layer, the arrangement of the first and second regions in this way can contribute to obtaining an ohmic electrode with a small electrical contact resistance.
  • the second region constituting the intermediate layer has a lower atomic concentration of indium than the first region in order to prevent the elements constituting the indium-containing oxide semiconductor layer, particularly indium, from entering the ohmic electrode. And an area to be If the concentration of indium inside the second region is reduced, the effect of reducing the amount of indium penetrating the ohmic electrode can be increased. Therefore, an ohmic electrode with less impurities and low electrical resistance can be obtained. Can contribute.
  • an ohmic electrode made of copper containing almost no indium can be provided.
  • the second region is composed of an oxide containing, as a main element, a metal having a standard free energy of formation (oxide formation free energy) smaller than that of indium
  • the metal includes the indium-containing oxide semiconductor layer. Therefore, indium can be concentrated in the first region in the metal oxide formation process. At the same time, more oxygen vacancies are formed in the first region than in the indium-containing oxide, and the carrier concentration increases. For this reason, the conductivity of the first region is improved, which contributes to reducing the interface contact resistance with the ohmic electrode. Furthermore, as a result of the interface reaction, the interface adhesion between the ohmic electrode and the indium-containing oxide semiconductor can be improved.
  • the oxide formation free energy is a negative value, and the fact that the oxide formation free energy is small indicates that the absolute value is large and the oxide is more stable. Furthermore, when the second region is formed of an oxide containing a metal having a smaller oxide formation free energy than indium as a main element, an oxide more stable than an indium-containing oxide can be formed. For this reason, the elements constituting the indium-containing oxide cannot diffuse and penetrate into the metal oxide formed in the second region, and the constituent elements of the indium-containing oxide can also be prevented from diffusing into the ohmic electrode. . As a result, it is possible to prevent the resistance of the electrode material from increasing unnecessarily.
  • metals having a smaller oxide formation free energy than indium are manganese (Mn), molybdenum (Mo ), Vanadium (V), tantalum (Ta), titanium (Ti), cerium (Ce), aluminum (Al), magnesium (Mg), lithium (Li), calcium (Ca), and the like.
  • manganese (Mn), molybdenum (Mo), vanadium (V), and titanium (Ti) are particularly preferable.
  • Mn, Mo, V, and Ti are all transition metals, and can take a plurality of valence states. For this reason, in the first region and the second region, the charge distribution of the entire region can be maintained in the most stable state by appropriately changing the valence. As a result, both the first region and the second region can be in an electrically and thermally stable state, and long-term reliability can be ensured in ohmic characteristics and adhesion.
  • Mn is more preferable. Mn tends to form a solid solution with Cu, which is the main constituent metal of the ohmic electrode existing adjacently. For this reason, when the oxide containing Mn is formed in the second region, there is an advantage that excellent adhesion to the ohmic electrode can be obtained.
  • Ti is also preferable like Mn. Ti tends to form an intermetallic compound with Cu, which is the main constituent metal of the ohmic electrode existing adjacently. For this reason, when the oxide containing Ti is formed in the second region, there is an advantage that excellent adhesion to the ohmic electrode can be obtained.
  • the valence of manganese from the portion in contact with the ohmic electrode in the second region toward the portion in contact with the indium-containing oxide semiconductor layer in the first region ( It is advantageous to have manganese with a higher electronic value. According to the Ellingham diagram, the smaller the Mn valence, the smaller the free energy of oxide formation and the more stable Mn oxide exists.
  • the second region forming the intermediate layer is optimally composed of an amorphous layer. Elements constituting the oxide semiconductor layer diffuse and move at high speed through the grain boundaries.
  • the amorphous layer has no crystal grain boundary, when the second region is composed of an amorphous layer, indium and other elements constituting the indium-containing oxide semiconductor layer are prevented from diffusing and entering the ohmic electrode. Therefore, it is possible to contribute to obtaining an ohmic electrode having a small electric resistance.
  • the first region forming the intermediate layer is composed of crystal grains containing indium, a highly conductive portion is formed, so that the electric resistance of the intermediate layer is reduced and the interface between the ohmic electrode and the indium-containing oxide semiconductor layer is reduced. It has the effect of reducing contact resistance. Therefore, it is suitable for providing, for example, a thin film transistor using an oxide semiconductor layer with high electron mobility that provides high-speed operation as an operation layer.
  • the crystal grains containing indium are substantially spherical crystal grains made of indium. Alternatively, it is a crystal grain made of an oxide containing indium.
  • the thicknesses of the first and second regions constituting the intermediate layer are substantially the same, and the layer thickness of the intermediate layer including the first and second regions is 3 nm or more and preferably 30 nm or less.
  • the layer thickness of the intermediate layer including the first and second regions is 3 nm or more and preferably 30 nm or less.
  • the thickness of the entire intermediate layer which is the sum of the thicknesses of the first and second regions, is required to be at least 3 nm.
  • the thickness of each of the first and second regions is made equal, if the thickness of the entire intermediate layer increases to exceed 30 nm, the electrical resistance of the intermediate layer increases, so that the ohmic property is excellent.
  • the electrode is not stably formed. Therefore, the thickness of the intermediate layer is preferably 30 nm or less.
  • indium-enriched first region containing indium at a higher concentration from the inside of the indium-containing oxide semiconductor layer for example, gallium oxide / indium / zinc (English abbreviation: IGZO)
  • IGZO gallium oxide / indium / zinc
  • the thickness of the first region is adjusted by the length of the sputtering time under the film forming conditions that give a predetermined film forming speed. Thereafter, a second region containing a metal such as manganese is formed on the first region by a general vacuum deposition method, an electron beam deposition method, a high frequency sputtering method, or the like. If the thickness of the second region is the same as that of the first region, an intermediate layer composed of the first and second regions having the same thickness can be formed. Another method for forming the first region in which indium is concentrated on the surface of the IGZO semiconductor layer is to add metallic indium.
  • the manganese oxide film is formed by a high frequency sputtering method, metal indium is also doped to form the first region.
  • a manganese oxide (MnxOy: x> 0, y> 0) layer having a lower oxide formation free energy than indium is formed as the second region on the first region. If the thickness of each of the first and second regions is the same, the intermediate layer can be formed conveniently.
  • the ohmic electrode is made of copper having a smaller electrical resistance than aluminum.
  • An ohmic electrode made of copper (sometimes abbreviated as a copper ohmic electrode) can be formed from pure copper (pure copper) or a copper alloy containing a metal element as an additive element.
  • a transition metal element which has a small free energy of formation of an oxide and can have a plurality of different valences.
  • manganese element symbol: Mn
  • Mo molybdenum
  • V vanadium
  • Ta tantalum
  • Ti titanium
  • Ce cerium
  • a pure Cu thin film may be formed as an electrode.
  • a Cu—Mn alloy or Cu—Ti alloy thin film may be formed on the surface of the IGZO semiconductor layer, and then a pure Cu thin film may be formed as an electrode.
  • a copper alloy film containing these additive elements is deposited on the oxide semiconductor layer and then the copper alloy is heat-treated, an oxide of the additive element is formed at the bonding interface between the oxide semiconductor layer and the copper alloy film. Can be formed.
  • the additive element diffuses toward the oxide semiconductor layer by the heat treatment, and the additive element having a smaller free energy of formation of oxide than copper is preferentially bonded to oxygen included in the oxide semiconductor layer.
  • the layer made of the oxide of this additive element can be advantageously used to form the second region.
  • the region of the oxide semiconductor reduced by the additive element becomes oxygen deficient, and the carrier concentration is increased to be a first region having high conductivity.
  • the inside of the copper alloy from which the additive element has escaped from the inside is substantially composed of pure copper, and an ohmic electrode can be conveniently formed from copper having a small electrical resistance. In this manner, the additive element can be discharged from the inside by heat-treating the copper alloy, but the degree thereof depends strongly on the heat-treatment conditions.
  • the additive element may remain in the copper alloy, or it may be completely discharged from the copper alloy and become pure copper inside.
  • both are referred to as “copper alloy”.
  • Cu—Mn alloy the state before the heat treatment
  • the second electrode is formed at the interface with the conductive oxide layer forming the operation layer of the thin film transistor.
  • a barrier layer enriched with manganese in the alloy material can be formed by itself.
  • This barrier layer functions as a diffusion barrier for preventing permeation of oxygen contained in the oxide semiconductor layer into copper forming an electrode. This action prevents the copper forming the electrode from being oxidized, so that an ohmic electrode can be constructed from pure copper having a low electrical resistance.
  • the first region enriched with indium and the second region containing manganese are simultaneously formed using the copper / manganese alloy as a material.
  • the heating temperature suitable for is from 100 ° C. to 450 ° C., and the heating time is from 5 minutes to 90 minutes. The heating time is suitably shortened as the heating temperature is increased.
  • FIG. 1 is a schematic cross-sectional view of a laminated structure before heat treatment in Example 1.
  • TEOS tetraethoxysilicon
  • an oxide semiconductor layer made of n-type amorphous indium / gallium / zinc oxide (a-InGaZnO 4 ) having a thickness of 30 nm by a general high-frequency sputtering method.
  • the IGZO layer 103 was deposited at a pressure of 0.1 Pascal (pressure unit: Pa) in a mixed atmosphere of argon and oxygen with a volume fraction of oxygen of 5%.
  • a copper / manganese alloy layer 104 was deposited on the surface of the IGZO layer 103 by a general high-frequency sputtering method using a copper / manganese alloy containing 4% of manganese as an atomic concentration as a target material. .
  • the layer thickness of the copper / manganese alloy layer 104 was 100 nm.
  • a SiO 2 layer 105 having a thickness of 200 nm was formed as an anti-oxidation film by high frequency sputtering. Thereby, formation of the laminated structure 10 was completed.
  • the atomic concentration of manganese inside the deposited copper / manganese alloy layer 104 was estimated to be substantially the same as the atomic concentration of manganese in the target material.
  • the laminated structure 10 was heated at 250 ° C. for 60 minutes in the air. Due to this heating, the manganese inside the copper / manganese alloy layer 104 diffused and moved to the IGZO layer 103 side. Therefore, the copper / manganese alloy layer 104 is a layer (electrode body) 107 made of substantially pure copper.
  • a cross-sectional TEM image of the interface region between the electrode body 107 and the IGZO layer 103 was taken.
  • FIG. 2 shows a cross-sectional TEM image thereof. The existence of two regions 106a and 106b having a contrast different from that of the IGZO layer 103 was recognized.
  • the first region 106a is adjacent to the IGZO layer 103, and a texture distributed in granular form was observed.
  • the high-resolution TEM image obtained from this part showed a periodic checkered pattern, and it was confirmed that it was crystalline.
  • the second region 106b is adjacent to the electrode body 107 (ohmic electrode), and a continuous thin contrast layer was observed. Even when the sample was rotated, the contrast did not change, and no periodic checkered pattern was observed even in the high-resolution TEM image, indicating that the second region 106b was an amorphous layer.
  • each of the first region 106a and the second region 106b was substantially the same, and the thickness of the intermediate layer 106 composed of the first region 106a and the second region 106b was 6 nm.
  • EDX energy-dispersive X-ray microanalysis
  • analysis is performed along the direction perpendicular to the layer interface (intermediate layer 106) shown in FIG. 2, and the result of obtaining the X-ray intensity distribution emitted from each constituent element is shown.
  • the X-ray intensity distribution corresponds to the concentration distribution of each element, and the change due to the position of the element concentration can be known relatively.
  • the first region 106 a in contact with the IGZO layer 103 is a region containing a large amount of elements constituting the IGZO layer 103, particularly indium.
  • the atomic concentration of indium inside the first region 106a (about 35 in terms of X-ray intensity) was about 1.4 times higher than the indium atomic concentration inside the IGZO layer 103 (about 25 in terms of X-ray intensity).
  • oxygen is contained in the first region 106 a and the atomic concentration thereof is lower than the atomic concentration of oxygen in the IGZO layer 103. Therefore, the first region 106a was determined to be an oxide layer in which indium was concentrated.
  • the second region 106b existing in contact with the electrode body 107 was a layer containing manganese as a main constituent element based on the result of FIG.
  • the atomic concentration of indium in the second region 106b and other elements constituting the IGZO layer 103 is lower than that of the first region 106a, but copper is contained in a higher concentration than the first region 106a. It was. That is, the second region 106 b has a structure suitable as a barrier layer for preventing mutual diffusion between copper, which is a main constituent element of the electrode body 107, and the IGZO layer 103.
  • the thickness of the second region 106b was several nm, and was a thin layer having the same thickness as the first region 106a.
  • FIG. 4 shows the result of analysis by EELS (Electron Energy Loss Spectroscopy) along the direction perpendicular to the layer interface (intermediate layer 106) in FIG.
  • FIG. 4 is a diagram showing observed intensities of copper (Cu), manganese (Mn), and oxygen (O) obtained by the ELLS method. From the left in the figure, an electrode body 107, a second region 106b, a first region 106a, and an IGZO layer 103 are formed. As a result of the heat treatment, the Mn concentration in the electrode body 107 is reduced to a negligible level. In addition, the Mn concentration is maximized in the second region 106b.
  • EELS Electrode Loss Spectroscopy
  • the Mn intensity has a flat distribution, suggesting the formation of an equilibrium layer containing Mn.
  • the oxygen intensity is weaker in the first and second regions 106 a and 106 b than in the IGZO layer 103. This indicates that the oxygen concentration is lower in the first and second regions 106a and 106b than in the IGZO layer 103, and Mn reduces the IGZO layer 103 to reduce the second region. It is shown that oxygen deficiency is generated in the first region 106a with the formation of the Mn oxide at 106b.
  • the chemical existence form of manganese contained in the second region 106b was identified by an X-ray photoelectron spectroscopy (English abbreviation: XPS) method.
  • FIG. 5 shows the binding energy of oxides of indium, gallium, and zinc forming the IGZO layer 103 together with manganese in the second region 106b.
  • Manganese contained in the second region 106b exists in an oxide state (Mn x O y : 0 ⁇ x, y ⁇ 1), and the binding energy of manganese in the vicinity of the surface of the second region 106b is 640. It was measured as 5 electron volts (unit of energy: eV).
  • the binding energy of manganese was 641.5 eV at the center of the second region 106b, and gradually increased to 641.7 eV on the first region 106a side.
  • manganese is present from the second region 106b to the first region 106a by changing its chemical form from manganese oxide (MnO) to manganese dioxide (Mn 2 O 3 ) to manganese dioxide (MnO 2 ).
  • MnO manganese oxide
  • Mn 2 O 3 manganese dioxide
  • MnO 2 manganese dioxide
  • the binding energies of indium, gallium, and zinc were 445.1 eV, 1119.4 eV, and 1023.1 eV, respectively. Accordingly, it was determined that indium was present in the form of diindium trioxide (In 2 O 3 ), gallium was present in the form of digallium trioxide (Ga 2 O 3 ), and zinc was present in the form of zinc oxide (ZnO). In contrast to manganese, no change was observed in the binding energy of indium, gallium, and zinc in the region extending from the intermediate layer 106 to the IGZO layer 103.
  • the width of the layer 107 which has been formed from pure copper by diffusing manganese that has contributed to the formation of the second region 106b, is 120 micrometers (unit of length: ⁇ m). Then, after processing into a rectangular electrode having a length (a length in a direction parallel to the current flow direction) of 60 ⁇ m, a direct current was passed between the opposing electrodes.
  • FIG. 6 shows the current (I) -voltage (V) characteristics in that case. The numbers shown in the figure are measured distances between electrodes.
  • the electrical contact resistance was measured by a TLM (Transmission Line Mode) method.
  • the contact resistance at room temperature of a copper ohmic electrode formed using a copper alloy containing manganese at an atomic concentration of 4% was calculated to be 1.2 to 2.9 ⁇ 10 ⁇ 4 ⁇ ⁇ cm 2 .
  • the mobility of the amorphous IGZO layer after forming the copper ohmic electrode was kept high at about 7 to 8 cm 2 / V ⁇ s.
  • the scotch tape was applied to the surface of the copper thin film and peeled off.
  • FIG. 7 shows the result of observing the vicinity of the interface between copper (108) and IGZO (103) with a cross-sectional TEM. Despite the heat treatment at 250 ° C. for 1 hour, the formation of the intermediate layer by the interfacial reaction is not confirmed. In addition, in order to investigate the adhesion, when the scotch tape was applied to the surface of the copper thin film and peeled off, it was found that the copper thin film was adhered to the adhesive surface of the tape and the adhesion between copper and IGZO was poor. . Further, FIG. 8 shows the result of measuring the current-voltage between the electrodes by forming an electrode array. A non-linear relationship is obtained, and the slope is gentle compared to the copper / manganese alloy shown in FIG. 5, indicating that the interface contact resistance is high.
  • FIG. 9 shows the result of observing the vicinity of the interface between titanium and IGZO by TEM. Since the heat treatment is performed at 250 ° C. for one hour, the Ti layer 207 and the IGZO layer 203 react to form the intermediate layer 206.
  • the intermediate layer 206 includes a first region 206a and a second region 206b as in the case of the copper / manganese alloy. It can be seen that the first region 206a is made of fine crystal grains, and the second region 206b is made of amorphous material showing a uniform contrast.
  • Titanium electrode arrays were formed using the lift-off method, and the current-voltage relationship between the electrodes was measured. The result is shown in FIG. The numbers in the figure indicate the distance between the electrodes used for the measurement. A clear linear relationship is obtained at any electrode interval, and it can be seen that the interface is in ohmic contact. When the contact specific resistance of the interface was determined using the TLM method, it was 0.2 to 1.5 ⁇ 10 ⁇ 4 ⁇ ⁇ cm 2 , and the same performance as the copper / manganese alloy was exhibited. Similar results can be obtained by using a copper / titanium bilayer film, a copper-titanium alloy film, or a copper / copper / titanium alloy bilayer film as the electrode material.
  • the ohmic electrode made of copper of the present invention can be used, for example, as a source or drain electrode of a thin film transistor having an indium-containing oxide semiconductor as an operating layer. It is made of n-type gallium oxide, indium, zinc or the like. For example, it is made of n-type. In particular, the electron mobility is about 10 times higher than that of amorphous silicon (electron mobility is about 0.3 to about 1.0 cm 2 / V ⁇ s), which is a conventional material forming the operation layer. It can be suitably formed from a gallium / indium / zinc composite oxide.
  • a so-called window layer for efficiently transmitting light emitted to the outside which is made of an optically transparent oxide semiconductor.
  • a so-called window layer for efficiently transmitting light emitted to the outside which is made of an optically transparent oxide semiconductor.
  • indium / tin element symbol: Sn
  • DH pn junction double hetero
  • It can be used as an ohmic electrode provided in a window layer made of composite oxide or indium / zinc (element symbol: Zn) composite oxide.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　電極と半導体層との間のオーミック接合をより安定的に形成し、その間の電気的接触抵抗をより一層低減できるようにする。　本発明の半導体装置は、インジウムを含む酸化物半導体材料からなる半導体層１０３と、その半導体層１０３上に設けられ、当該半導体層１０３とオーミック接合を有するオーミック電極１０７と、半導体層１０３とオーミック電極１０７との間に設けられた中間層１０６と、を備え、その中間層１０６は、半導体層１０３の内部よりもインジウムの原子濃度を大とする第１の領域１０６ａと、その第１の領域１０６ａよりもインジウムの原子濃度を小とする第２の領域１０６ｂとを有している。

Description

半導体装置
　本発明は、半導体層にオーミック接合する電極を備えた半導体装置に関する。
　近年、導電性の酸化物半導体は、光学的に透明な透明電極や薄膜トランジスタ（英略称：ＴＦＴ）などの半導体装置の動作（チャネル：ｃｈａｎｎｅｌ）層を構成する材料として注目されている。酸化物半導体を動作層として用いた薄膜トランジスタは、平面表示装置の一種である液晶表示装置（英略称：ＬＣＤ）や有機エレクトロルミネッセンス（英略称：ＥＬ）装置へ盛んに応用されている。また、酸化物半導体を構成要素として含む透明電極は、フラットディスプレイパネルなどの平面表示装置或いはタッチパネルへ応用されている。
　これらの導電性酸化物半導体の産業上の応用分野では、信号伝達のＲＣ遅延を小さくするなどの目的で、酸化物半導体に係る配線及び電極については、導電性が高く、電気的に低抵抗な金属材料からなるオーミック電極が用いられている。従来技術では、例えば、アルミニウム（元素記号：Ａｌ）、アルミニウム合金やモリブデン（元素記号：Ｍｏ）などが用いられている。また、チタン（元素記号：Ｔｉ）やアルミニウムと珪素（元素記号：Ｓｉ）の合金の異種金属層を積層させた電極や配線材料が提案されている。また、最近では、より低い電気抵抗を有する銅（元素記号：Ｃｕ）から酸化物半導体のオーミック電極を形成する技術が試みられている。
　例えば、液晶ディスプレイ装置（英略称：ＬＣＤ）に用いられる薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：略称ＴＦＴ）では、銅合金を用いてソース電極及びドレイン電極のオーミック電極や銅配線を形成する技術がある（特許文献１~７参照）。特に、特許文献５では、銅に適切な添加元素を添加した銅合金を用いることにより、その添加元素の形成する金属酸化膜が銅の酸化を抑止し、従って、電気的接触抵抗の小さなオーミック電極やＲＣ遅延の小さな銅配線をもたらすことが開示されている。
　上記の添加元素としては、マンガン（元素記号：Ｍｎ）が好ましいとの示唆がなされている（特許文献５参照）。非特許文献１は、導電性の酸化物半導体を動作（チャネル）層として用いた薄膜トランジスタに銅電極を形成する技術を教示している。具体的には、非晶質の酸化ガリウム・インジウム・亜鉛（ＧａＩｎＺｎＯ）を動作層とする薄膜トランジスタに銅電極を形成するに際して、銅・マンガン（ＣｕＭｎ）合金を用いている。
特開２００５−１６６７５７号公報 特開２００２−６９５５０号公報 特開２００５−１５８８８７号公報 特開２００４−９１９０７号公報 ＷＯ２００６／０２５３４７Ａ１号公報 特許３３０２８９４号公報 特開２００４−１６３９０１号公報
Ｐ．Ｓ．Ｙｕｎ，Ｊ．Ｋｏｉｋｅ，２０１０年春季第３７回応用物理学会関係連合講演会（２０１０年３月１７日~３月２０日）、講演番号１７ａ−ＴＬ−４、「Ｃｕ−Ｍｎ／Ｉｎ−Ｇａ＝Ｚｎ−Ｏ薄膜の反応界面における組織学的分析」
　従来の薄膜トランジスタの動作層の構成材料である非晶質のシリコン（アモルファスシリコン）に比較して約１０倍の電子移動度を有する酸化物半導体を動作層とすれば、高速動作が可能な薄膜トランジスタを構成できる。更に、電気的抵抗の小さな銅からオーミック電極或いはゲート電極を安定して形成できれば、平面ディスプレイの高精細化を実現できることとなる。
　しかしながら、低い電気的接触抵抗の銅からなるオーミック電極を酸化物半導体に対して安定的に形成する技術は充分に開発されていないのが現状である。従来技術に於いては、例えば、銅・マンガン合金を用いて銅のソース電極又はドレイン電極を、例えばインジウム（元素記号：Ｉｎ）を含有する酸化物半導体動作層に設けるに際し、電気的接触抵抗の小さなオーミック電極をもたらすための銅オーミック電極／酸化物半導体層との界面の接合構成などは未だ、充分に解明されるに至っていない。
　本発明は、上記の従来技術の問題点を解決すべくなされたもので、電極と半導体層との間のオーミック接合をより安定的に形成することができるようにし、その間の電気的接触抵抗をより一層低減することができる半導体装置を提供することを目的とする。
　本発明は、導電性の酸化物半導体層について、銅からなる電気的接触抵抗の小さなオーミック電極をもたらせる銅オーミック電極と酸化物半導体層との界面での接合構成を提示し、その接合構成を含む銅オーミック電極を備えた半導体装置を提供するものである。
　以下に、本発明の目的を達成するための手段（１）~（１６）を例示する。
（１）インジウムを含む酸化物半導体材料からなる半導体層と、上記半導体層上に設けられ、当該半導体層とオーミック接合を有するオーミック電極と、上記半導体層と上記オーミック電極との間に設けられた中間層と、を備え、上記中間層は、半導体層の内部よりもインジウムの原子濃度を大とする第１の領域と、その第１の領域よりもインジウムの原子濃度を小とする第２の領域とを有している、ことを特徴とする半導体装置。
（２）（１）において、上記第１の領域は半導体層に接して配置され、上記第２の領域はオーミック電極に接して配置されている半導体装置。
（３）（１）または（２）において、上記第１の領域はインジウム（Ｉｎ）を含む結晶粒から構成されている半導体装置。
（４）（１）から（３）の何れかにおいて、上記第２の領域は非晶質から構成されている半導体装置。
（５）（１）から（４）の何れかにおいて、上記第１及び第２の領域を合わせた中間層の層厚は、３ｎｍ以上３０ｎｍ以下である半導体装置。
（６）（１）から（５）の何れかにおいて、上記第１および第２の領域は、オーミック電極を構成する金属の酸化物を含めて構成されている半導体装置。
（７）（６）において、上記オーミック電極を構成する金属は、インジウムよりも酸化物形成自由エネルギーを小さい値とする金属である半導体装置。
（８）（６）または（７）において、上記オーミック電極を構成する金属は、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）の少なくともいずれか一つを含む半導体装置。
（９）（８）において、上記オーミック電極を構成する金属は、マンガンを含む半導体装置。
（１０）（９）において、上記マンガンの電子価は、第２の領域から第１の領域に向けて増加している半導体装置。
（１１）（９）または（１０）において、上記マンガンの原子濃度は、上記第２の領域で最大値を示し、第１の領域では第２の領域より低くなっている半導体装置。
（１２）（８）において、上記オーミック電極を構成する金属はチタンを含む半導体装置。
（１３）（１２）において、上記チタンの電子価は、第２の領域から第１の領域に向けて増加している半導体装置。
（１４）（１）から（１３）の何れかにおいて、上記第１および第２の領域の酸素濃度は、半導体層の酸素濃度より低い半導体装置。
（１５）（１）から（１４）の何れかにおいて、上記オーミック電極は銅を主要構成元素とする銅合金から構成されている半導体装置。
（１６）（１５）において、上記第２の領域は、第１の領域よりも多量の銅が含まれている半導体装置。
　本発明は、中間層が、半導体層の内部よりもインジウムの原子濃度を大とする第１の領域と、その第１の領域よりもインジウムの原子濃度を小とする第２の領域とを有するように構成した。インジウムが濃化された第１の領域は、高導電層として作用するため、電気的接触抵抗の小さなオーミック電極を得ることができる。
　また、中間層をなす第２の領域は第１の領域よりインジウムの原子濃度が小さくなるようにしたので、この第２の領域は、酸化物半導体層を構成する元素であるインジウムが電極へ侵入するのを抑止する作用を発揮し、したがって、インジウムを殆ど含まない電気的抵抗の小さなオーミック電極を安定して形成することができる。
　図１は実施例１の熱処理前の積層構造の断面模式図である。
　図２は実施例１における加熱処理後の界面近傍の断面ＴＥＭ像である。
　図３は実施例１における加熱処理後の界面近傍のＸ線エネルギー分散分光器（ＥＤＳ）による各元素の強度分布を示す図である。
　図４は実施例１における加熱処理後の界面近傍の電子エネルギー損失分光器（ＥＥＬＳ）による各元素の強度分布を示す図である。
　図５は実施例１における加熱処理後の中間層の内部の元素の結合エネルギーを示す図である。
　図６は実施例１で得られた電極構造での電流−電圧特性を示す図である。
　図７は比較例における加熱処理後の界面近傍の断面ＴＥＭ像である。
　図８は比較例で得られた電極構造での電流−電圧特性を示す図である。
　図９は実施例２における加熱処理後の界面近傍の断面ＴＥＭ像である。
　図１０は実施例２で得られた電極構造での電流−電圧特性を示す図である。
　１０　　　積層構造体
　１０１　　シリコン基板
　１０２　　二酸化珪素（ＳｉＯ２）層
　１０３　　酸化インンジウム・ガリウム・亜鉛（ＩＧＺＯ）酸化物半導体層
　１０４　　銅・マンガン合金層
　１０５　　二酸化珪素（ＳｉＯ２）層
　１０６　　中間層
　１０６ａ　中間層をなす第１の領域
　１０６ｂ　中間層をなす第２の領域
　１０７　　銅・マンガン合金層より形成された銅層、電極本体
　１０８　　純銅層
　２０３　　酸化インンジウム・ガリウム・亜鉛酸化物半導体層、ＩＧＺＯ層
　２０６　　中間層
　２０６ａ　中間層をなす第１の領域
　２０６ｂ　中間層をなす第２の領域
　２０７　　チタン層
　本発明では、導電性の酸化物半導体材料から構成される酸化物半導体層にオーミック電極を設ける。オーミック電極を設ける酸化物半導体層としては、例えば酸化亜鉛（ＺｎＯ）やインジウム・錫複合酸化物などのインジウム（元素記号：Ｉｎ）を含む酸化物からなる層（インジウム含有酸化物層）を例示できる。本発明では、特に、インジウム・ガリウム・亜鉛複合酸化物（組成式ＩｎαＧａβＺｎγＯδ：α、β、γ及びδは組成を示し、α＞０、β≧０、γ≧０、δ＞０である。）層にオーミック電極を配置する。
　本発明では、第１及び第２の領域からなる中間層を介して、インジウム含有酸化物半導体層上にオーミック電極を設ける構成とする。中間層をなす第１の領域は、インジウムを高濃度に存在させた、云わば、インジウムが濃化された領域であるのを好ましいとする。インジウムが濃化された領域とは、インジウム含有酸化物半導体層の内部よりもインジウムを多く含むものとする。
　中間層は、インジウムが濃化されている第１の領域をインジウム含有酸化物半導体層に接して配置し、第２の領域をオーミック電極に接して配置する構成とするのが最善である。インジウムが濃化された第１の領域は、高導電層として作用するため、この様に第１及び第２の領域を配置すると電気的接触抵抗の小さなオーミック電極を得るのに貢献することができる。
　中間層をなす第２の領域は、今度は、インジウム含有酸化物半導体層を構成する元素、特にインジウムがオーミック電極へ侵入するのを抑止するために、第１の領域よりインジウムの原子濃度を小とする領域とする。第２の領域の内部のインジウムの濃度を減少させておけば、オーミック電極へ侵入するインジウムの量を減ずるに効果を上げられ、従って、不純物が少なく、電気的抵抗の小さなオーミック電極を得るのに貢献できる。例えば、インジウムを殆ど含まない銅からなるオーミック電極をもたすことができる。
　第２の領域を、インジウムよりも酸化物の標準生成自由エネルギー（酸化物形成自由エネルギー）が小さい値である金属を主要元素として含む酸化物から構成すると、その金属は、インジウム含有酸化物半導体層を還元して金属酸化物となっているために、金属酸化物形成過程において、第１の領域にインジウムを濃化することができる。同時に、第１の領域はインジウム含有酸化物と比較して酸素欠損が多く形成されキャリア濃度が増加する。このため、第１の領域の導電性が向上し、オーミック電極との界面接触抵抗を減少するのに貢献する。さらに、界面反応が生じる結果、オーミック電極とインジウム含有酸化物半導体との界面密着性も改善できる。ここで、酸化物形成自由エネルギーは負の値であり、酸化物形成自由エネルギーが小さいということは、その絶対値が大きく、酸化物としてより安定であることを示す。
　さらに、第２の領域を、インジウムよりも酸化物形成自由エネルギーが小さい値を持つ金属を主要元素として含む酸化物から構成すると、インジウム含有酸化物より安定な酸化物を形成することができる。このため、インジウム含有酸化物を構成する元素は、第２の領域に形成された金属酸化物に拡散侵入することができず、インジウム含有酸化物の構成元素がオーミック電極に拡散することも防止できる。その結果、電極材料の抵抗がいたずらに上昇することを防止できる。
　インジウムよりも酸化物形成自由エネルギーが小さい値を持つ金属は、エリンガム図（例えば、鉄冶金熱力学、大谷正康著、日刊工業新聞社、ｐ１０３参照）によれば、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タンタル（Ｔａ）、チタン（Ｔｉ）、セリウム（Ｃｅ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）などがある。これらの金属の中で、特に、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、チタン（Ｔｉ）が好ましい。Ｍｎ、Ｍｏ、Ｖ、Ｔｉはいずれも遷移金属であり、複数の価数状態を取ることができる。このため、第１の領域および第２の領域において、価数を適宜変化することによって、領域全体の電荷分布を最も安定な状態に維持することが可能となる。その結果、第１の領域と第２の領域は、ともに電気的にも熱的にも安定な状態をとることが可能となり、オーミック特性や密着性において長期信頼性を確保することができる。
　これらの遷移金属の中でも、Ｍｎがより好ましい。Ｍｎは、隣接して存在するオーミック電極の主構成金属であるＣｕと固溶体を形成する傾向がある。このため、Ｍｎを含む酸化物が第２の領域に形成されると、オーミック電極に対して優れた密着性を得ることができる利点がある。
　ＴｉもＭｎと同様に好ましい。Ｔｉは、隣接して存在するオーミック電極の主構成金属であるＣｕと金属間化合物を形成する傾向がある。このため、Ｔｉを含む酸化物が第２の領域に形成されると、オーミック電極に対して優れた密着性を得ることができる利点がある。
　Ｍｎが含まれる第１及び第２の領域にあって、第２の領域のオーミック電極に接する部分から、第１の領域のインジウム含有酸化物半導体層に接する部分に向けて、マンガンの結合価（電子価）をより大とするマンガンを存在させるのが好都合である。エリンガム図によれば、Ｍｎ酸化物はＭｎの価数が小さいほど酸化物形成自由エネルギーが小さく、安定に存在する。このため、第２の領域では、構造的に安定なＭｎ酸化物を形成することによって、オーミック電極とインジウム含有酸化物半導体との相互拡散を防止することが可能となる。また、第１の領域では、Ｍｎの価数を増加することによって、還元されて酸素欠損が増加した領域の電荷分布の乱れを修正し、電気的に安定な構造を構成することができる。
　ＴｉもＭｎと同様であり、Ｔｉが含まれる第１及び第２の領域にあって、第２の領域のオーミック電極に接する部分から、第１の領域のインジウム含有酸化物半導体層に接する部分に向けて、Ｔｉの結合価をより大とするＴｉを存在させるのが好都合である。エリンガム図によれば、Ｔｉ酸化物はＴｉの価数が小さいほど酸化物形成自由エネルギーが小さく、安定に存在する。このため、第２の領域では、構造的に安定なＴｉ酸化物を形成することによって、オーミック電極とインジウム含有酸化物半導体との間の相互拡散を防止することが可能となる。また、第１の領域では、Ｔｉの価数を増加することによって、還元されて酸素欠損が増加した領域の電荷分布の乱れを修正し、電気的に安定な構造を構成することができる。
　中間層をなす第２の領域は非晶質層から構成するのが最適である。酸化物半導体層を構成する元素は結晶粒界を介して高速に拡散、移動する。非晶質層には、結晶粒界が無いため、第２の領域を非晶質層から構成すると、インジウム含有酸化物半導体層を構成するインジウムなどの元素がオーミック電極へ拡散侵入することを抑止でき、従って、電気的抵抗の小さなオーミック電極を得るのに貢献できる。
　中間層をなす第１の領域をインジウムを含む結晶粒から構成すると、高導電性の部分が形成されるため、中間層の電気抵抗が減少し、オーミック電極とインジウム含有酸化物半導体層との界面接触抵抗を減少する効果がある。従って、高速動作をもたらす電子移動度の高い酸化物半導体層を動作層とする例えば薄膜トランジスタなどを提供するにおいて好適である。ここで、インジウムを含む結晶粒とは、インジウムからなる略球状などの結晶粒である。或いはインジウムを含む酸化物からなる結晶粒である。
　中間層をなす第１及び第２の領域の層厚は略同一であり、第１及び第２の領域を合わせた中間層の層厚は、３ｎｍ以上であり、３０ｎｍ以下であることが好ましい。中間層にあって、例えばインジウムが濃化された第１の領域の厚さが第２の領域より極端に厚いと、インジウムの濃化により導電率の高い第１の領域が中間層に占める割合が大きくなるため、オーミック性に優れる電極の帰結が期待される。一方で、この場合、第２の領域が薄くなるため、第１の領域に含まれているインジウムなどの電極の内部へ侵入する量が増えるため、時として、オーミック性に優れる電極の形成が阻害される。相互に拡散する機会が増えるため、第１及び第２の領域の各々の厚さの合計である中間層全体の厚さとしては最低でも３ｎｍは必要である。一方で、第１及び第２の領域の各々の厚さを同等とするとしても、中間層全体の厚さが増して３０ｎｍを超えると、中間層の電気的抵抗は増すため、オーミック性に優れる電極を安定して形成するに至らない。従って、中間層の層厚は３０ｎｍ以下とするのが好ましい。
　インジウム含有酸化物半導体層上に、同層の内部よりインジウムを高濃度に含む、インジウムが濃化された第１の領域を形成するには、例えば、酸化ガリウム・インジウム・亜鉛（英略称：ＩＧＺＯ）半導体層を高周波スパッタリング法により形成した後、酸化インジウム（組成式Ｉｎ２Ｏ３）などのＩＧＺＯよりもインジウムの組成比率を高くする酸化物ターゲットと、例えば酸化マンガンからなるターゲットとを用いて、同時にスパッタリングして形成する。高周波スパッタリング法で形成する場合では、第１の領域の厚さは、決められた成膜速度を与える成膜条件下に於いて、スパッタリング時間の長短により調整する。然る後、第１の領域上に、マンガンなどの金属を含んでなる第２の領域を、一般的な真空蒸着法、電子ビーム蒸着法や高周波スパッタリング法などにより形成する。第２の領域の厚さを第１の領域のそれと同じくしておけば、厚さを同じくする第１及び第２の領域からなる中間層を形成できる。
　また、ＩＧＺＯ半導体層の表面上にインジウムが濃化された第１の領域を形成する別の方法としては、金属インジウムを添加する手段がある。例えば、酸化マンガン膜を高周波スパッタリング法により形成する際に、併せて金属インジウムをドーピングして、第１の領域を形成する。次に、第１の領域上に、インジウムより酸化物形成自由エネルギーを小とする、例えばマンガンの酸化物（ＭｎｘＯｙ：ｘ＞０，ｙ＞０）層を第２の領域として形成する。第１及び第２の領域の各々の厚さを同じにしておけば中間層を好都合に形成できる。
　本発明では、オーミック電極をアルミニウムよりも電気的抵抗の小さな銅から構成する。銅からなるオーミック電極（銅オーミック電極と略記する場合がある。）は、純粋な銅（純銅）や金属元素を添加元素として含む銅合金を素材としても形成できる。銅オーミック電極を形成するための銅合金としては、酸化物の形成自由エネルギーが小さく、複数の異なる価数をもつことができる遷移金属元素が添加されているのが望ましい。例えば、マンガン（元素記号：Ｍｎ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タンタル（Ｔａ）、チタン（Ｔｉ）、セリウム（Ｃｅ）である。この中でも特にＭｎあるいはＴｉを添加元素とした銅合金を素材とするのが好ましい。
　配線抵抗を低減し、良好なオーミック接触を得るためには、ＭｎまたはＴｉの薄膜をＩＧＺＯ半導体層表面に成膜したのち、純Ｃｕ薄膜を成膜して電極としてもよい。この場合においては、Ｍｎ又はＴｉがＩＧＺＯ半導体層に直接的に接するために、低温で短時間の熱処理によって上記と同様の効果を得ることができる。
　さらに配線抵抗の低減を狙うには、Ｃｕ−Ｍｎ合金、またはＣｕ−Ｔｉ合金の薄膜をＩＧＺＯ半導体層表面に成膜したのち、純Ｃｕ薄膜を成膜して電極としてもよい。
　酸化物半導体層上にこれらの添加元素を含む銅合金膜を被着させた後、その銅合金に対し熱処理をすると、酸化物半導体層と銅合金膜との接合界面に添加元素の酸化物が形成され得る。熱処理により、添加元素が酸化物半導体層に向けて拡散し、銅より酸化物の形成自由エネルギーが小さい添加元素が酸化物半導体層を構成する酸素と優先的に結合するためである。この添加元素の酸化物からなる層は第２の領域を構成するのに好都合に利用できる。併せて、添加元素によって還元された酸化物半導体の領域は酸素欠損となり、キャリア濃度が増加して高導電性を有する第１の領域となる。さらに、添加元素が内部より抜け出した銅合金の内部はほぼ純銅から構成されることとなり、電気抵抗の小さな銅からオーミック電極を好都合に形成できる。
　このように、銅合金を熱処理することによって添加元素を内部から排出することができるが、その程度は熱処理条件に強く依存する。条件によっては銅合金中に添加元素が残存する場合があるし、銅合金中から完全に排出されて、内部が純銅になる場合がある。本発明では、両者を合わせて「銅合金」ということにする。例えば、Ｃｕ−Ｍｎ合金であれば、熱処理後の内部Ｍｎ濃度によらず、熱処理前の状態を参照して「Ｃｕ−Ｍｎ合金」あるいは「銅・マンガン合金」」ということにする。
　特に、マンガンを添加元素として原子濃度にして１原子％から１０原子％の割合で含む銅・マンガン合金を素材とすると、薄膜トランジスタの動作層などをなす導電性酸化物層との界面に、第２の領域足る、合金素材中のマンガンが濃縮したバリア（ｂａｒｒｉｅｒ）層を自己的に形成できる。このバリア層は、酸化物半導体層の内部に含まれる酸素の、電極をなす銅への浸透を防ぐための拡散バリアとして作用する。この作用により電極をなす銅が酸化されるのが回避され、従って、電気的抵抗の小さな純銅からオーミック電極を構成することができる。
　酸化物半導体層上に銅・マンガン合金を被着させた後、その銅・マンガン合金を素材として、インジウムを濃化した第１の領域と、マンガンを含む第２の領域とを同時に形成するのに適する加熱温度は、１００℃以上で４５０℃以下であり、加熱時間は５分以上、９０分以下である。加熱する時間は加熱温度を高温とする程、短縮するのが適する。
　本発明の内容を、導電性のｎ形インジウム含有酸化物半導体層にを銅・マンガン合金を電極素材として形成する場合を例にして説明する。
　図１は実施例１の熱処理前の積層構造の断面模式図である。シリコン基板１０１上に、テトラエトキシシリコン（略称：ＴＥＯＳ）を原料として厚さ５０ｎｍの二酸化珪素（ＳｉＯ２）絶縁層１０２を形成した。ＳｉＯ２絶縁層１０２上には、一般的な高周波スパッタリング法により厚さを３０ｎｍとするｎ形で非晶質の酸化インジウム・ガリウム・亜鉛（ａ−ＩｎＧａＺｎＯ４）からなる酸化物半導体層（ＩＧＺＯ層）１０３を被着した。ＩＧＺＯ層１０３は、酸素を体積分率にして５％とするアルゴンと酸素の混合雰囲気内で圧力を０．１パスカル（圧力単位：Ｐａ）として被着させた。次に、そのＩＧＺＯ層１０３の表面に、マンガンを原子濃度にして４％含む銅・マンガン合金をターゲット（ｔａｒｇｅｔ）材として一般的な高周波スパッタリング法により、銅・マンガン合金層１０４を被着させた。銅・マンガン合金層１０４の層厚は１００ｎｍとした。さらに耐酸化防止膜として高周波スパッタリング法によってＳｉＯ２層１０５を２００ｎｍの厚さに形成した。これにより、積層構造体１０の形成を終了した。被着させた銅・マンガン合金層１０４の内部のマンガンの原子濃度は、上記のターゲット材のマンガンの原子濃度と略同一と推定された。
　次に、積層構造体１０を、大気中で、２５０℃で６０分間、加熱した。この加熱に因り、銅・マンガン合金層１０４の内部のマンガンはＩＧＺＯ層１０３側に拡散し、移動した。このため、銅・マンガン合金層１０４はほぼ純粋な銅からなる層（電極本体）１０７となった。積層構造体を上記の雰囲気内に留置し冷却した後、電極本体１０７とＩＧＺＯ層１０３との間の界面領域の断面ＴＥＭ像を撮像した。図２にその断面ＴＥＭ像を示す。ＩＧＺＯ層１０３とコントラストを相違する２つの領域１０６ａ，１０６ｂの存在が認められた。第１の領域１０６ａは、ＩＧＺＯ層１０３と隣接し、粒状に分布した組織が観察された。この部分から得た高分解能ＴＥＭ像は周期的な格子縞模様を示しており、結晶性であることが確認できた。第２の領域１０６ｂは、電極本体１０７（オーミック電極）と隣接しており、連続した薄いコントラストを有する層が観察された。試料を回転してもコントラストに変化はなく、高分解能ＴＥＭ像においても周期的な格子縞模様は見られず、第２の領域１０６ｂは非晶質層であると明示された。また、第１の領域１０６ａと第２の領域１０６ｂの各々の厚さは略同一であり、第１の領域１０６ａと第２の領域１０６ｂとからなる中間層１０６の厚さは６ｎｍであった。
　図２で示す層界面（中間層１０６）に垂直な方向に沿ってＥＤＸ（エネルギ−分散型Ｘ線マイクロアナリシイス）分析を行い、各構成元素から発せられるＸ線強度分布を求めた結果を図３に示す。Ｘ線強度分布は各元素の濃度分布に対応し、元素濃度の位置による変化を相対的に知ることができる。ＩＧＺＯ層１０３に接している第１の領域１０６ａは、ＩＧＺＯ層１０３を構成する元素、特にインジウムを多量に含む領域であるのが示された。第１の領域１０６ａの内部のインジウムの原子濃度（Ｘ線強度にして約３５）は、ＩＧＺＯ層１０３の内部のインジウム原子濃度（Ｘ線強度にして約２５）より約１．４倍高かった。また、第１の領域１０６ａの内部には、図３に示す如く、酸素が含まれており、その原子濃度は、ＩＧＺＯ層１０３の内部の酸素の原子濃度より低い。従って、第１の領域１０６ａは、インジウムが濃化された酸化物層であると断定された。
　また、電極本体１０７に接して存在する第２の領域１０６ｂは、図３の結果から、マンガンを主要構成元素に含む層であった。第２の領域１０６ｂの内部のインジウムやその他のＩＧＺＯ層１０３を構成する元素の原子濃度は、第１の領域１０６ａと比較して低かったが、銅は第１の領域１０６ａより高濃度に含まれていた。即ち、第２の領域１０６ｂは、電極本体１０７の主要構成元素である銅とＩＧＺＯ層１０３との間の相互拡散を防止するバリア層として好適な組織構成を有するものであった。第２の領域１０６ｂの厚さは数ｎｍと、第１の領域１０６ａと同様の厚さの薄層であった。
　図２の層界面（中間層１０６）に垂直な方向に沿ってＥＥＬＳ（電子エネルギー損失分光法）で分析した結果を図４に示す。図４は、ＥＬＬＳ法によって求めた、銅（Ｃｕ）、マンガン（Ｍｎ）、酸素（Ｏ）の観測強度を示す図である。図の左から電極本体１０７、第２の領域１０６ｂ、第１の領域１０６ａ、ＩＧＺＯ層１０３となっている。加熱処理の結果、電極本体１０７中のＭｎ濃度は無視できるほど低減している。また、第２の領域１０６ｂにおいてＭｎ濃度が最大となる。第１の領域１０６ａにおいてＭｎ強度は平坦な分布となり、Ｍｎを含む平衡層の形成を示唆している。また、酸素強度はＩＧＺＯ層１０３内部より第１および第２の領域１０６ａ，１０６ｂのほうが弱くなっている。このことは、酸素濃度にして考えると、ＩＧＺＯ層１０３内部より第１および第２の領域１０６ａ，１０６ｂのほうが低い酸素濃度であることを示し、ＭｎがＩＧＺＯ層１０３を還元して第２の領域１０６ｂでＭｎ酸化物を形成することに伴って、第１の領域１０６ａでは酸素欠損が生じていることを示している。
　第２の領域１０６ｂに含まれているマンガンの化学的な存在形態をＸ線光電子分光法（英略称：ＸＰＳ）法で同定した。図５に、第２の領域１０６ｂのマンガンと共に、ＩＧＺＯ層１０３をなすインジウム、ガリウム及び亜鉛の酸化物の結合エネルギーを示す。第２の領域１０６ｂに含まれるマンガンは酸化物（ＭｎｘＯｙ：０＜ｘ，ｙ＜１）の状態で存在しており、第２の領域１０６ｂの表面近傍のマンガンの結合エネルギーは６４０．５エレクトロンボルト（エネルギーの単位：ｅＶ）と計測された。第２の領域１０６ｂの中央部ではマンガンの結合エネルギーは６４１．５ｅＶであり、第１の領域１０６ａ側では６４１．７ｅＶに漸次、増加していた。これにより、第２の領域１０６ｂから第１の領域１０６ａにかけてマンガンは酸化マンガン（ＭｎＯ）から三酸化二マンガン（Ｍｎ２Ｏ３）を経て二酸化マンガン（ＭｎＯ２）と化学的形態を変化させて存在していることが分かった。即ち、マンガンは第２の領域１０６ｂから第１の領域１０６ａにかけて２価（ＭｎＯの場合である）から４価（ＭｎＯ２の場合である）に価数（電子価）を増加させて存在していた。
　一方、中間層１０６からＩＧＺＯ層１０３に渡る領域で、インジウム、ガリウム及び亜鉛の結合エネルギーは、各々、４４５．１ｅＶ、１１１９．４ｅＶ、１０２３．１ｅＶであった。これにより、インジウムは三酸化二インジウム（Ｉｎ２Ｏ３）、ガリウムは三酸化二ガリウム（Ｇａ２Ｏ３）、亜鉛は酸化亜鉛（ＺｎＯ）の結合形態で各々存在していると判断された。また、マンガンの場合とは対照的に、中間層１０６からＩＧＺＯ層１０３に渡る領域でインジウム、ガリウム及び亜鉛の結合エネルギーに変化は認められなかった。即ち、インジウム、ガリウム及び亜鉛の価数は深さ方向で変化を来たしていなかった。
　上記の加熱で、第２の領域１０６ｂの形成に寄与したマンガンを拡散させることにより純粋に近い銅から形成されることとなった層１０７について、幅を１２０ミクロンメートル（長さの単位：μｍ）とし、長さ（電流の通流方向に平行な方向の長さ）を６０μｍとする長方形状の電極に加工した後、対向する電極間に直流電流を通電した。その場合の電流（Ｉ）−電圧（Ｖ）特性を図６に示す。図中に示した数字は測定した電極間の距離である。銅・マンガン合金を素材として用いた場合は、低い印加電圧から電圧に対して直線的に電流が増加する良好なオーミック特性を呈する結果が得られた。さらに、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｏｄｅ）法により電気的接触抵抗を測定した。マンガンを原子濃度にして４％の割合で含む銅合金を用いて形成した銅オーミック電極の室温での接触抵抗は１．２~２．９×１０−４Ω・ｃｍ２と計算された。尚、銅オーミック電極を形成した後の非晶質ＩＧＺＯ層の移動度は約７~８ｃｍ２／Ｖ・ｓと高く保持されていた。
　密着性を調べるために、スコッチテープを銅薄膜表面に貼り付けて剥がしたところ、テープの粘着面には何も付着しておらず、膜剥離は起こらなかった。このことから、銅・マンガン合金（電極本体１０７）とＩＧＺＯ１０３との密着性が優れていることが明らかになった。
　電極の構成として、銅／マンガン二層膜、又は銅／銅・マンガン合金二層膜をＩＧＺＯ層に被着し熱処理を加えて得られるものを用いるようにしてもよい。それらも、上記の銅・マンガン合金／ＩＧＺＯ層に熱処理を加えたものと同様の結果を得ることができる。
　（比較例）　上記実施例１において、銅・マンガン合金を純銅（純度９９．９９９９％）に代えて、同じ条件で実験を行った。銅（１０８）とＩＧＺＯ（１０３）の界面近傍を断面ＴＥＭによって観察した結果を図７に示す。２５０℃で１時間の熱処理を行ったにも拘わらず、界面反応による中間層の形成は確認されない。また、密着性を調べるために、スコッチテープを銅薄膜表面に貼り付けて剥がしたところ、テープの粘着面に銅薄膜が付着しており、銅とＩＧＺＯの密着性が乏しいことが明らかになった。また、電極列を形成して電極間の電流−電圧を測定した結果を図８に示す。否直線的な関係が得られ、図５に示した銅・マンガン合金と比較すると、傾きが緩やかであり、界面接触抵抗が高抵抗であることを示している。
　上記実施例において、銅・マンガン合金をチタンに代えて、同じ条件で実験を行った。チタンとＩＧＺＯの界面近傍をＴＥＭによって観察した結果を図９に示す。２５０℃で１時間の熱処理をしているので、Ｔｉ層２０７とＩＧＺＯ層２０３が反応し、中間層２０６を形成している。この中間層２０６は、銅・マンガン合金の場合と同様に、第１の領域２０６ａと第２の領域２０６ｂから構成されている。第１の領域２０６ａは微細な結晶粒からなっており、第２の領域２０６ｂは均一なコントラストを示す非晶質からなっていることがわかる。
　リフトオフ法を用いてチタンの電極列を形成し、電極間の電流−電圧関係を測定した。その結果を図１０に示す。図中の数字は測定に用いた電極間の間隔を示す。どの電極間隔においても、明瞭な直線関係が得られており、界面はオーミック接触であることがわかる。ＴＬＭ法を用いて界面の接触比抵抗を求めたところ、０．２~１．５×１０−４Ω・ｃｍ２であり、銅・マンガン合金と同等の性能を示した。
　電極材料の構成として、銅／チタン二層膜、銅−チタン合金膜、銅／銅・チタン合金二層膜を用いても同様の結果を得ることができる。
　本発明の銅からなるオーミック電極は、例えば、インジウム含有酸化物半導体を動作層とする薄膜トランジスタのソースやドレイン電極として利用できる。ｎ形の酸化ガリウム・インジウム・亜鉛などのから形成する。例えば、ｎ形のから形成する。特に、動作層をなす従来の材料である非晶質シリコン（電子移動度は約０．３~約１．０ｃｍ２／Ｖ・ｓである。）に比べ、約１０倍の高い電子移動度を有するガリウム・インジウム・亜鉛複合酸化物から好適に形成できる。
　また、例えば半導体装置であるところの発光ダイオード（英略称：ＬＥＤ）にあって、光学的に透明な酸化物半導体からなる、発光を外部へ効率的に透過させるための所謂、窓（ｗｉｎｄｏｗ）層に設けるｎ形やｐ形のオーミック電極として利用できる。例えば、窒化ガリウム・インジウム（ＧａｘＩｎｙＮ：０≦ｘ，ｙ≦１、ｘ＋ｙ＝１）を発光層とするｐｎ接合型ダブルヘテロ（英略称：ＤＨ）構造のＬＥＤ用途のインジウム・錫（元素記号：Ｓｎ）複合酸化物或いはインジウム・亜鉛（元素記号：Ｚｎ）複合酸化物からなる窓層に設けるオーミック電極として利用できる。

Claims (16)

  1. インジウムを含む酸化物半導体材料からなる半導体層と、
    上記半導体層上に設けられ、当該半導体層とオーミック接合を有するオーミック電極と、
    上記半導体層と上記オーミック電極との間に設けられた中間層と、を備え、
    上記中間層は、半導体層の内部よりもインジウムの原子濃度を大とする第１の領域と、その第１の領域よりもインジウムの原子濃度を小とする第２の領域とを有している、ことを特徴とする半導体装置。
  2. 上記第１の領域は半導体層に接して配置され、上記第２の領域はオーミック電極に接して配置されている、請求項１に記載の半導体装置。
  3. 上記第１の領域はインジウム（Ｉｎ）を含む結晶粒から構成されている、請求項１または２に記載の半導体装置。
  4. 上記第２の領域は非晶質から構成されている、請求項１から３の何れか１項に記載の半導体装置。
  5. 上記第１及び第２の領域を合わせた中間層の層厚は、３ｎｍ以上３０ｎｍ以下である、ことを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  6. 上記第１および第２の領域は、オーミック電極を構成する金属の酸化物を含めて構成されている、請求項１から５の何れか１項に記載の半導体装置。
  7. 上記オーミック電極を構成する金属は、インジウムよりも酸化物形成自由エネルギーを小さい値とする金属である、請求項６に記載の半導体装置。
  8. 上記オーミック電極を構成する金属は、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）の少なくともいずれか一つを含む、請求項６または７に記載の半導体装置。
  9. 上記オーミック電極を構成する金属は、マンガンを含む、請求項８に記載の半導体装置。
  10. 上記マンガンの電子価は、第２の領域から第１の領域に向けて増加している、請求項９に記載の半導体装置。
  11. 上記マンガンの原子濃度は、上記第２の領域で最大値を示し、第１の領域では第２の領域より低くなっている、請求項９または１０に記載の半導体装置。
  12. 上記オーミック電極を構成する金属はチタンを含む、請求項８に記載の半導体装置。
  13. 上記チタンの電子価は、第２の領域から第１の領域に向けて増加している、請求項１２に記載の半導体装置。
  14. 上記第１および第２の領域の酸素濃度は、半導体層の酸素濃度より低い、請求項１から１３の何れか１項に記載の半導体装置。
  15. 上記オーミック電極は銅を主要構成元素とする銅合金から構成されている、請求項１から１４の何れか１項に記載の半導体装置。
  16. 上記第２の領域は、第１の領域よりも多量の銅が含まれている、請求項１５に記載の半導体装置。
PCT/JP2011/065525 2010-07-02 2011-06-30 半導体装置 Ceased WO2012002573A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011800381116A CN103038866A (zh) 2010-07-02 2011-06-30 半导体装置
JP2012522728A JP5403527B2 (ja) 2010-07-02 2011-06-30 半導体装置
US13/807,901 US8895978B2 (en) 2010-07-02 2011-06-30 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010152113 2010-07-02
JP2010-152113 2010-07-02

Publications (1)

Publication Number Publication Date
WO2012002573A1 true WO2012002573A1 (ja) 2012-01-05

Family

ID=45402267

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/065525 Ceased WO2012002573A1 (ja) 2010-07-02 2011-06-30 半導体装置

Country Status (4)

Country Link
US (1) US8895978B2 (ja)
JP (2) JP5403527B2 (ja)
CN (1) CN103038866A (ja)
WO (1) WO2012002573A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151382A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法
JP2013153093A (ja) * 2012-01-26 2013-08-08 Hitachi Cable Ltd 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
JP2015519745A (ja) * 2012-05-09 2015-07-09 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体層の電気伝導性を増加させる方法
JP2016134578A (ja) * 2015-01-22 2016-07-25 株式会社東芝 半導体装置及びその製造方法
KR20160089520A (ko) 2013-11-29 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20160091968A (ko) 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
KR20160102196A (ko) 2013-12-26 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제조하기 위한 방법
US9806099B2 (en) 2012-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017201725A (ja) * 2013-04-12 2017-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2017204657A (ja) * 2013-03-14 2017-11-16 株式会社半導体エネルギー研究所 半導体装置
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018019098A (ja) * 2012-05-31 2018-02-01 株式会社半導体エネルギー研究所 半導体装置
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180107117A (ko) 2016-01-29 2018-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 가지는 표시 장치
JP2022146576A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN106847890B (zh) * 2017-02-17 2019-10-25 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示面板
WO2020076759A1 (en) * 2018-10-09 2020-04-16 Micron Technology, Inc. Transistors including heterogeneous channels, and related devices, electronic systems, and methods
CN111640836A (zh) * 2020-06-18 2020-09-08 佛山紫熙慧众科技有限公司 GaN基LED器件电极结构及LED器件
US11984508B2 (en) * 2021-02-24 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-modulated active region and methods for forming the same
JP2022146577A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
KR20220149880A (ko) * 2021-04-30 2022-11-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2010135770A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011049543A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011129897A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302894B2 (ja) 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
JP4494610B2 (ja) 2000-09-04 2010-06-30 株式会社フルヤ金属 薄膜形成用スパッタリングターゲット材
US7626665B2 (en) 2004-08-31 2009-12-01 Tohoku University Copper alloys and liquid-crystal display device
JP3754011B2 (ja) 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005166757A (ja) 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI535037B (zh) * 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2010111792A1 (en) * 2009-04-01 2010-10-07 The University Of British Columbia Semaphorin 3c (sema3c) inhibitor therapeutics, methods, and uses

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2010135770A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011049543A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011129897A (ja) * 2009-11-20 2011-06-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151382A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法
JP2013153093A (ja) * 2012-01-26 2013-08-08 Hitachi Cable Ltd 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
JP2015519745A (ja) * 2012-05-09 2015-07-09 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体層の電気伝導性を増加させる方法
JP2018019098A (ja) * 2012-05-31 2018-02-01 株式会社半導体エネルギー研究所 半導体装置
US12080717B2 (en) 2012-09-13 2024-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI722254B (zh) * 2012-09-13 2021-03-21 日商半導體能源研究所股份有限公司 半導體裝置
US10700099B2 (en) 2012-09-13 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10446584B2 (en) 2012-09-13 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10236305B2 (en) 2012-09-13 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9806099B2 (en) 2012-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI612676B (zh) * 2012-09-13 2018-01-21 半導體能源研究所股份有限公司 半導體裝置
JP2017204657A (ja) * 2013-03-14 2017-11-16 株式会社半導体エネルギー研究所 半導体装置
JP2017201725A (ja) * 2013-04-12 2017-11-09 株式会社半導体エネルギー研究所 半導体装置
US12218144B2 (en) 2013-04-12 2025-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having specified relative material concentration between In—Ga—Zn—O films
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US11843004B2 (en) 2013-04-12 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having specified relative material concentration between In—Ga—Zn—O films
US11063066B2 (en) 2013-04-12 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. C-axis alignment of an oxide film over an oxide semiconductor film
US11430817B2 (en) 2013-11-29 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2024026089A (ja) * 2013-11-29 2024-02-28 株式会社半導体エネルギー研究所 抵抗素子、表示装置
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20160091968A (ko) 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
KR20160089520A (ko) 2013-11-29 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20160102196A (ko) 2013-12-26 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제조하기 위한 방법
US9530856B2 (en) 2013-12-26 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016134578A (ja) * 2015-01-22 2016-07-25 株式会社東芝 半導体装置及びその製造方法
US11107930B2 (en) 2016-01-29 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US11830950B2 (en) 2016-01-29 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10734529B2 (en) 2016-01-29 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR20240162164A (ko) 2016-01-29 2024-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 가지는 표시 장치
KR20180107117A (ko) 2016-01-29 2018-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 가지는 표시 장치
KR20250044456A (ko) 2016-01-29 2025-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 가지는 표시 장치
US12408384B2 (en) 2016-01-29 2025-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2022146576A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
US12089395B2 (en) 2021-03-22 2024-09-10 Kioxia Corporation Semiconductor device and semiconductor memory device
JP7612472B2 (ja) 2021-03-22 2025-01-14 キオクシア株式会社 半導体装置及び半導体記憶装置

Also Published As

Publication number Publication date
US8895978B2 (en) 2014-11-25
JP2014007418A (ja) 2014-01-16
JP5467564B2 (ja) 2014-04-09
JP5403527B2 (ja) 2014-01-29
JPWO2012002573A1 (ja) 2013-08-29
CN103038866A (zh) 2013-04-10
US20130168671A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
JP5403527B2 (ja) 半導体装置
US11824062B2 (en) Thin film transistor, method for manufacturing the same, and semiconductor device
US8866140B2 (en) Thin-film transistor
TWI478308B (zh) Wiring construction and display device
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
TW202541627A (zh) 驅動電路、半導體裝置和用於製造半導體裝置的方法
JP5429718B2 (ja) 酸化物半導体用電極、その形成方法
JP2013503459A (ja) 銅電極を有する薄膜トランジスタ（ｔｆｔ）

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180038111.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11801030

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012522728

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13807901

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11801030

Country of ref document: EP

Kind code of ref document: A1