[go: up one dir, main page]

WO2012096321A1 - 半導体スイッチ素子の駆動装置 - Google Patents

半導体スイッチ素子の駆動装置 Download PDF

Info

Publication number
WO2012096321A1
WO2012096321A1 PCT/JP2012/050414 JP2012050414W WO2012096321A1 WO 2012096321 A1 WO2012096321 A1 WO 2012096321A1 JP 2012050414 W JP2012050414 W JP 2012050414W WO 2012096321 A1 WO2012096321 A1 WO 2012096321A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch element
circuit
capacitor
semiconductor switch
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/050414
Other languages
English (en)
French (fr)
Inventor
雅則 林
由明 本多
潔 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to US13/976,128 priority Critical patent/US8810287B2/en
Priority to KR1020137021349A priority patent/KR101541632B1/ko
Priority to EP12734032.1A priority patent/EP2665169A1/en
Priority to CN201280005352.5A priority patent/CN103329412B/zh
Priority to JP2012552748A priority patent/JP5616980B2/ja
Publication of WO2012096321A1 publication Critical patent/WO2012096321A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Definitions

  • the present invention relates to a drive device for a semiconductor switch element.
  • semiconductor switching elements such as MOSFET (Metal Oxide Semiconductor Field Effect Transistor) and IGBT (Insulated Gate Bipolar Transistor) are known as switching elements for switching between conduction and interruption of power supply.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • a driving device for a semiconductor switch element disclosed in Japanese Patent Publication No. 2003-69406 constitutes a high-voltage semiconductor switch by connecting a plurality of switching elements Q101 made of IGBTs in series. is doing. Furthermore, the diode D101 is connected in antiparallel with each switching element Q101.
  • a parallel resistor R101 is connected to each switching element Q101 in order to maintain a DC voltage balance. And in order to maintain the voltage balance at the time of turn-off, the snubber circuit comprised by the diode D103, resistance R102, and the capacitor
  • Each switching element Q101 is driven by a secondary winding N102 of a pulse transformer Tr101 in which a primary winding N101 is connected in series.
  • a full-wave bridge rectifier DB101, a smoothing capacitor C102, a resistor R103, a diode D102, and a PNP transistor Q102 are connected between the secondary winding N102 of each pulse transformer Tr101 and the gate of the switching element Q101. ing.
  • a two-terminal trigger element K101 and a series resistor R104 are connected between the bridge rectifier DB101 and the collector of the switching element Q101.
  • the two-terminal trigger element K101 breaks down and becomes conductive, and a voltage is applied to the gate of each switching element Q101. Is applied.
  • the primary winding N101 of the pulse transformer Tr101 is connected in series to the secondary winding N202 of the push-pull transformer Tr102.
  • DC control power supply E101, switching elements Q103 and Q104 composed of two FETs that are alternately turned on, and primary winding N201 with a center tap of push-pull transformer Tr102 constitute a push-pull inverter.
  • the high-frequency pulse generator 102 is a pulse generator that generates signals having mutually opposite phases that alternately turn on the switching elements Q103 and Q104.
  • a wide gap semiconductor refers to, for example, a semiconductor having a band gap (2.2 eV or more) that is twice or more the band gap (1.1 eV) of silicon (Si).
  • a semiconductor switch FET Field-Effect Transistor
  • GaN which is a wide gap semiconductor
  • the gate-source has a diode structure, and a gate current flows when a voltage is applied. For this reason, when driving using the driving device having the conventional circuit configuration shown in FIG. 17, the diode D102 is not reverse-biased due to the gate current and may not be turned off at a desired speed.
  • the present invention has been made in view of the above reasons, and an object of the present invention is to provide a drive device that can drive and turn off a semiconductor switch element that requires a gate current (drive current).
  • the semiconductor switch element driving apparatus of the present invention includes a first switching element, and a converter unit that outputs a desired DC voltage by turning on and off the first switching element, and the first switching element.
  • a turn-on circuit for turning on the semiconductor switch element and when the control unit stops the on / off operation of the first switching element, the first capacitor is discharged to And a turn-off circuit for turning off.
  • the turn-on circuit preferably includes a constant current circuit configured to output a constant current.
  • the turn-on circuit further includes a noise reduction circuit for reducing noise at turn-on, and the noise reduction circuit controls the control of the semiconductor switch element when the semiconductor switch element is turned on. It is preferable that the input impedance of the terminal is increased.
  • the noise reduction circuit is further configured to change an input impedance of the control terminal based on a change in voltage applied to the control terminal of the semiconductor switch element.
  • the noise reduction circuit is further configured to lower the input impedance of the control terminal after a predetermined time has elapsed from the start of supply of drive power to the control terminal of the semiconductor switch element. It is preferable.
  • the semiconductor switching element is configured to be capable of bidirectional conduction by connecting a pair of transistors each provided with the control terminal in series, and the driving device includes the pair of noise reduction circuits. It is preferable that the corresponding noise reduction circuit is connected to each of the control terminals of the pair of transistors.
  • the constant current circuit has a positive temperature characteristic.
  • the constant current circuit includes a Zener diode and a transistor, and the positive temperature characteristic of the constant current circuit is constituted by a temperature characteristic difference between the Zener diode and the transistor.
  • the turn-on circuit includes a current limiting circuit that limits a current supplied to the control terminal of the semiconductor switching element so as not to exceed a predetermined value.
  • the first capacitor includes a front-stage capacitor connected in parallel to the output end side of the converter unit
  • the turn-on circuit includes a rear-stage capacitor
  • the front-stage capacitor is connected to the converter unit from the rear-stage capacitor.
  • the turn-on circuit includes a switch unit that is turned off when the voltage across the front-stage capacitor is less than a predetermined voltage, and that is turned on when the voltage across the front-stage capacitor exceeds a predetermined voltage. It is preferable that the capacitor is connected in parallel to the pre-stage capacitor via the switch unit.
  • control unit is supplied to the control terminal of the semiconductor switch before and after changing the on-duty by changing the on-duty of the first switching element within the turn-on period of the semiconductor switch. It is preferable to increase the driving power.
  • the turn-off circuit includes a second switching element connected in parallel to the first capacitor, and when the second switching element is turned on, the first capacitor is discharged, It is preferable to turn off the second switching element when the voltage across the first capacitor has dropped to a predetermined voltage after the semiconductor switch element is turned off.
  • a Zener diode is connected in series to the second switching element, and a series circuit of the Zener diode and the second switching element is connected in parallel to the first capacitor.
  • the turn-off circuit includes a parallel circuit of a second capacitor and a resistor connected between the output terminals of the converter unit, and a depletion type third switching element driven by a voltage across the parallel circuit.
  • the discharge current of the first capacitor increases as the on-resistance of the third switching element decreases.
  • a diode is connected in series to the resistor, and a series circuit of the resistor and the diode is connected in parallel to the second capacitor.
  • the semiconductor switch element is composed of a wide band gap semiconductor.
  • the semiconductor switch element is configured such that a pair of transistors each provided with a control terminal are connected in series so as to be bidirectionally conductive, and the first capacitor, the turn-on circuit, and the turn-off circuit are connected to each other. It is preferable to provide a driving unit for each transistor.
  • the present invention has an effect that it is possible to drive and turn off a semiconductor switch element that requires a gate drive current.
  • 1 is a configuration diagram illustrating an outline of a semiconductor switch element drive device according to a first embodiment; It is a circuit diagram which shows the structure of a bidirectional
  • 3A to 3E are waveform diagrams showing the operation of the drive device. It is a block diagram which shows the circuit structure of a drive device same as the above.
  • 5A to 5J are waveform diagrams for explaining the operation of the turn-on circuit of the above. It is a circuit diagram which shows an example of a load same as the above.
  • 7A to 7D are waveform diagrams showing the operation of the turn-off circuit shown in FIG. It is a circuit diagram which shows another structure of the turn-off circuit same as the above.
  • FIG. 9A to 9D are waveform diagrams showing the operation of the turn-off circuit shown in FIG. It is a characteristic view which shows the characteristic of a bidirectional
  • FIG. 6 is a configuration diagram illustrating a configuration of a control circuit according to a second embodiment.
  • 14A to 14E are waveform diagrams showing the operation of the control circuit. It is a block diagram for demonstrating operation
  • FIG. 6 is a characteristic diagram showing a relationship between a gate-source voltage and a gate current.
  • FIG. 6 is a configuration diagram for illustrating a configuration of a turn-on circuit according to a third embodiment.
  • FIG. 19A is a configuration diagram for explaining the operation of the driving device when driving a junction gate type FET
  • FIG. 19B shows the relationship between the gate-source voltage and the device current of the junction gate type FET.
  • FIG. 19C is a characteristic diagram showing an outline of a relationship between a gate-source voltage and a gate current of a junction gate type FET.
  • FIG. 10 is a characteristic diagram for explaining the operation of the semiconductor switch element driving device and the bidirectional switch element of the third embodiment. It is a block diagram for showing another structure of the turn-on circuit of Embodiment 3. It is a block diagram for showing the structure of a drive device same as the above. It is a circuit diagram which shows the structure of a constant current circuit same as the above.
  • FIG. 1 shows a schematic configuration of a drive device for a semiconductor switch element according to the present embodiment.
  • the drive device in the present embodiment includes a control unit 1, a converter unit 2, a drive unit 3, and capacitors C1A and C1B, and drives a bidirectional switch element 4 that is a semiconductor switch element.
  • the capacitors C1A and C1B correspond to the first capacitor of the present invention.
  • the bidirectional switch element 4 is a switching element using a wide gap semiconductor having a large band gap such as SiC (silicon carbide) or GaN (gallium nitride). As shown in FIG. 2, the bidirectional switch element 4 is a bidirectional switch in which a pair of transistors 41 and 42 having a gate, a source, and a drain are connected in series. In the bidirectional switch element 4, the drive power is supplied to the gates G 1 and G 2 (control terminals) of the transistors 41 and 42, so that the drains and the sources of the transistors 41 and 42 are turned on (conductive). Both ends of the 42 series circuit are turned on.
  • a terminal of the transistor 41 to which the external load is connected is referred to as an output terminal U1
  • a terminal of the transistor 42 to which the external load is connected is referred to as an output terminal U2.
  • the control unit 1 includes an oscillator 11, and the oscillator 11 outputs a high-frequency drive signal Vp for performing switching control of the converter unit 2 based on an external control signal X1.
  • the converter unit 2 includes a flyback converter using a transformer Tr1 having a primary winding N1 and secondary windings N2A and N2B.
  • a switching element Q1 (first switching element) made of an N-type MOSFET is connected in series to the primary winding N1 of the transformer Tr1, and an operating voltage Vdd is applied to the series circuit of the primary winding N1 and the switching element Q1.
  • the anode of the rectifying diode D1A is connected to the secondary winding N2A of the transformer Tr1, and the anode of the rectifying diode D1B is connected to the secondary winding N2B of the transformer Tr1.
  • the capacitor C1A is connected between both ends of the secondary winding N2A via the diode D1A, and the capacitor C1B is connected between both ends of the secondary winding N2B via the diode D1B.
  • the switching element Q1 is turned on / off by the drive signal Vp output from the oscillator 11, and when the switching element Q1 is turned on, magnetic energy is accumulated in the transformer Tr1 by the current flowing through the primary winding N1.
  • the switching element Q1 is turned off, an induced voltage is generated in the secondary windings N2A and N2B by the energy stored in the transformer Tr1, and the capacitors C1A and C1B are charged via the diodes D1A and D1B.
  • the electric charges accumulated in the capacitors C1A and C1B serve as a power source for supplying driving power to the gates G1 and G2 of the bidirectional switch element 4.
  • the drive unit 3 includes turn-on circuits 31A and 31B and turn-off circuits 32A and 32B.
  • the turn-on circuit 31A supplies driving power to the gate G1 of the bidirectional switch element 4 to turn on the transistor 41, and the turn-off circuit 32A turns off the transistor 41.
  • the turn-on circuit 31B supplies driving power to the gate G2 of the bidirectional switch element 4 to turn on the transistor 42 of the bidirectional switch element 4, and the turn-off circuit 32B turns off the transistor 42.
  • the gate G1 of the transistor 41 is connected to the positive side of the capacitor C1A through a switch part (described later) of the turn-on circuit 31A.
  • the output terminal U1 of the transistor 41 is connected to the negative electrode side of the capacitor C1A.
  • the gate G2 of the transistor 42 is connected to the positive side of the capacitor C1B via the switch part of the turn-on circuit 32A.
  • the output terminal U2 of the transistor 42 is connected to the negative side of the capacitor C1B.
  • the secondary windings N2A and N2B, the diodes D1A and D1B, and the capacitors C1A and C1B are not distinguished, they are referred to as a secondary winding N2, a diode D1 (first diode), and a capacitor C1.
  • the turn-on circuits 31A and 31B and the turn-off circuits 32A and 32B are not distinguished, they are referred to as the turn-on circuit 31 and the turn-off circuit 32.
  • FIG. 3A shows the waveform of the external control signal X1
  • FIG. 3B shows the waveform of the drive signal Vp output from the oscillator 11
  • FIG. 3C shows the waveform of the voltage Vc1 across the capacitor C1.
  • 3D shows waveforms of drive voltages Vg1 and Vg2 applied between the gate G1 (G2) and the output terminal U1 (U2) of the bidirectional switch element 4, and
  • FIG. 3E shows a state of the turn-off circuit 32.
  • control unit 1 controls the output operation of the drive signal Vp by the oscillator 11 based on the control signal X1 from the outside.
  • the control signal X1 becomes H level, and the drive signal Vp output from the oscillator 11 is applied to the gate of the switching element Q1 as a high-frequency pulse waveform.
  • the switching element Q1 is turned on / off, the converter unit 2 outputs a DC voltage, and the voltage Vc1 across the capacitor C1 increases to the voltage V1.
  • the turn-on circuit 31 applies drive voltages Vg1 and Vg2 to the gates G1 and G2 of the bidirectional switch element 4 using the electric charge accumulated in the capacitor C1, and the bidirectional switch element 4 is turned on. At this time, the turn-on circuit 31 has a current limiting function for limiting the drive currents Ig1 and Ig2 supplied to the gates G1 and G2 of the bidirectional switch element 4 so as not to exceed a predetermined value.
  • a drive voltage Vg1 is applied between the gate G1 and the output terminal U1 of the transistor 41 shown in FIG. 2, and a drive voltage Vg2 is applied between the gate G2 and the output terminal U2 of the transistor 42.
  • Vg1 is applied between the gate G1 and the output terminal U1 of the transistor 41 shown in FIG. 2
  • Vg2 is applied between the gate G2 and the output terminal U2 of the transistor 42.
  • a resistive load Lr is connected to a bidirectional switch element 4 composed of transistors 41 and 42, and a DC voltage Vcc is generated across a series circuit of the bidirectional switch element 4 and the resistive load Lr.
  • the circuit which connected direct-current voltage source E1 is illustrated.
  • the high voltage side of the DC voltage Vcc is connected to the transistor 42 (output terminal U2) via the load Lr, and the low voltage side of the DC voltage Vcc is connected to the transistor 41 (output terminal U1).
  • the drains and sources of the transistors 41 and 42 are as shown in FIG. That is, the drain and source of the transistor 42 and the drain and source of the transistor 41 are formed in this order from the high voltage side of the DC voltage Vcc.
  • the drive voltage Vg1 is applied between the gate and the source of the transistor 41, while the drive voltage Vg2 is applied between the gate and the drain of the transistor 42.
  • the drain-source voltage of the transistors 41 and 42 is close to 0, and the drain and source of the transistor 42 are almost at the same potential. Therefore, in the transistor 42, the gate-source voltage is nearly equal to the gate-drain voltage, and the gate-source voltage of the transistor 42 is substantially equal to the drive voltage Vg2.
  • the gate-source voltage of the transistor 42 becomes larger than the drive voltage Vg2.
  • the DC voltage Vcc 2 (V)
  • the drain-source voltage of the transistor 42 1 (V)
  • the relationship between the gate-source voltage and the gate current has a characteristic that the gate current increases as the gate-source voltage increases. Therefore, when the current flowing in the drain ⁇ source direction of the transistor 42 increases, the drive current Ig2 supplied from the turn-on circuit 31B to the gate G2 of the bidirectional switch element 4 increases, and the gate drive power at the turn-on increases.
  • the drains and sources of the transistors 41 and 42 are opposite to those in FIG.
  • the drive current Ig1 supplied from the turn-on circuit 31A to the gate G1 of the bidirectional switch element 4 increases, and the gate drive power at the turn-on increases.
  • a current limiting function for limiting the drive currents Ig1 and Ig2 so as not to exceed a predetermined value is provided in the turn-on circuit 31.
  • the bidirectional switch element 4 can be turned on without increasing the gate drive power of the bidirectional switch element 4.
  • the turn-off circuit 32 is in a high impedance state and maintains the charged state of the capacitor C1 when the converter unit 2 operates and a voltage higher than a predetermined value is generated at both ends of the secondary winding N2.
  • the turn-off circuit 32 When the converter unit 2 is stopped and the voltage across the secondary winding N2 falls below a predetermined voltage, the turn-off circuit 32 enters a low impedance state and discharges the capacitor C1.
  • a drive device in which the control unit 1 and the bidirectional switch element 4 are insulated from each other can be configured by using the transformer Tr1.
  • the turn-on circuit 31 Sufficient driving power for the switch element 4 can be secured.
  • the turn-off circuit 32 turns off the bidirectional switch element 4 by discharging the capacitor C1, the bidirectional switch element 4 can be reliably turned off.
  • FIG. 4 shows a specific circuit configuration of the turn-on circuit 31 and the turn-off circuit 32.
  • the turn-on circuit 31 includes a series circuit of a resistor R12 (first resistor) and a pnp transistor Q11 (first transistor) connected in series to a diode D1 (positive side of the capacitor C1). Is connected to the negative electrode side of the capacitor C1 via a resistor R11 (second resistor). Further, a pnp transistor Q12 (second transistor) is connected between the positive side of the capacitor C1 and the base of the transistor Q11. Further, a capacitor C11 and a resistor R13 (third resistor) are connected in parallel between the gate G1 and the output terminal U1 and between the gate G2 and the output terminal U2 of the bidirectional switch element 4.
  • the capacitor C1 corresponds to the former stage capacitor of the present invention
  • the capacitor C11 corresponds to the latter stage capacitor of the present invention.
  • the transistor Q11 (and the resistor R11) corresponds to a switch unit of the present invention that is turned off when the voltage across the front-stage capacitor is less than a predetermined voltage and turned on when the voltage across the front-stage capacitor becomes equal to or higher than the predetermined voltage.
  • FIG. 5A shows the waveform of the drive signal Vp output from the oscillator 11
  • FIG. 5B shows the waveform of the voltage Vc1 across the capacitor C1.
  • FIG. 5C shows waveforms of drive voltages Vg1 and Vg2 applied between the gate G1 (G2) of the bidirectional switch element 4 and the output terminal U1 (U2) (waveforms of voltages across the capacitor C11).
  • 5D, 5E, and 5F show the current IL flowing between both ends of the bidirectional switch element 4, the voltage VL between both ends of the bidirectional switch element 4, and the switching loss PL at turn-on generated in the bidirectional switch element 4. Each waveform is shown. However, the waveforms of current IL, voltage VL, and loss PL are shown in FIG.
  • the oscillator 11 applies a drive signal Vp having a high-frequency pulse waveform to the gate of the switching element Q1.
  • the switching element Q1 is turned on / off by the drive signal Vp, the converter unit 2 outputs a DC voltage, and the voltage Vc1 across the capacitor C1 increases.
  • the voltage Vc1 across the capacitor C1 is applied between the emitter and base of the transistor Q11, and the transistor Q11 is turned off and the capacitor C11 is not charged until the voltage Vc1 across the terminal exceeds about 0.7V. Therefore, the drive voltages Vg1 and Vg2 of the bidirectional switch element 4 are “0”, and the bidirectional switch element 4 is off.
  • the transistor Q11 When the voltage Vc1 across the capacitor C1 exceeds about 0.7V, the transistor Q11 is turned on (time t1 in FIG. 5), the charge accumulated in the capacitor C1 moves to the capacitor C11, and the capacitor C11 is charged. The The voltage across the capacitor C11 becomes drive voltages Vg1 and Vg2 applied to the gates G1 and G2 of the bidirectional switch element 4. As shown in FIG. 5C, the drive voltages Vg1 and Vg2 have a waveform that rises from a voltage V2 higher than the threshold voltage of the bidirectional switch element 4 at time t1, and the bidirectional switch element 4 is turned on.
  • the current IL and voltage of the bidirectional switch element 4 Each waveform of VL is as shown in FIGS. 5D and 5E.
  • the current IL flowing through the bidirectional switch element 4 has a waveform that gradually rises from the positive current value I1 at time t1 when the transistor Q11 is turned on.
  • the voltage VL across the bidirectional switch element 4 has a waveform that gradually falls from the DC voltage V3 lower than the DC voltage Vcc of the DC voltage source E1 at time t1.
  • the switching loss PL at the turn-on time generated in the bidirectional switch element 4 occurs after the time t1 when the transistor Q11 is turned on as shown in FIG. 5F.
  • FIGS. 5G to 5J waveforms of respective parts when the bidirectional switch element 4 is turned on using the conventional driving device shown in FIG. 17 are shown in FIGS. 5G to 5J.
  • Each waveform of the drive voltages Vg1 and Vg2 is a waveform rising from “0” as shown in FIG. 5G.
  • the waveforms of the current IL and the voltage VL of the bidirectional switch element 4 are as shown in FIGS. 5H and 5I.
  • the current IL flowing through the bidirectional switch element 4 has a waveform that gradually rises from “0”.
  • the voltage VL across the bidirectional switch element 4 has a waveform that gradually falls from the DC voltage Vcc of the DC voltage source E1.
  • the switching loss PL at the turn-on generated in the bidirectional switch element 4 is as shown in FIG. 5J, and the driving device of the present embodiment shown in FIG. Is larger than the switching loss PL (FIG. 5F).
  • the driving device of this embodiment shown in FIG. 4 (a driving device including a front-stage capacitor, a switch unit, and a rear-stage capacitor), the switching loss PL when the bidirectional switch element 4 is turned on is compared with the conventional one. Can be reduced.
  • the transistor Q12 and the resistor R12 in FIG. 4 correspond to the current limiting circuit of the present invention that limits the current supplied to the gates G1 and G2 of the bidirectional switch element 4 so as not to exceed a predetermined value. The operation of this current limiting circuit will be described.
  • the drive currents Ig1 and Ig2 are supplied to the gates G1 and G2 through the resistor R12 and the transistor Q11.
  • a voltage proportional to the drive currents Ig1 and Ig2 is generated in the resistor R12, and the voltage across the resistor R12 is applied between the emitter and base of the transistor Q12.
  • the drive currents Ig1 and Ig2 increase and the transistor Q12 is turned on, the collector current of the transistor Q12 flows to the resistor R11, and a voltage drop occurs in the resistor R11. Then, the voltage between the base and emitter of the transistor Q11 increases, and the collector current of the transistor Q11 decreases.
  • the drive currents Ig1 and Ig2 of the bidirectional switch element 4 are prevented from becoming excessively large, and the drive currents Ig1 and Ig2 are limited to a predetermined current or less.
  • the bidirectional switch element 4 can be turned on without increasing the gate drive power of the bidirectional switch element 4.
  • the cathode of the diode D21 (second diode) is connected to one end of the secondary winding N2, and between the anode of the diode D21 and the other end of the secondary winding N2.
  • a parallel circuit of a capacitor C21 and a resistor R22 (fourth resistor) is connected. Note that the parallel circuit of the capacitor C21 and the resistor R22 corresponds to the parallel circuit of the second capacitor and the resistor of the present invention.
  • the anode of the diode D21 is connected to the gate of a depletion type switching element Q21 made of an N type JFET.
  • the drain of the switching element Q21 is connected to the gates G1 and G2 of the bidirectional switch element 4 via the resistor R21 (fifth resistor), and the source of the switching element Q21 is connected to the other end of the secondary winding N2. is doing.
  • the pnp transistor Q22 has a base connected to the drain of the switching element Q21, an emitter connected to the gates G1 and G2 of the bidirectional switch element 4, and a collector connected to the other end of the secondary winding N2. Yes.
  • the transistor Q22 corresponds to the second switching element of the present invention, and the switching element Q21 corresponds to the depletion type third switching element of the present invention.
  • FIG. 7A shows the waveform of the external control signal X1
  • FIG. 7B shows the waveforms of the drive voltages Vg1 and Vg2 applied between the gate G1 (G2) and the output terminal U1 (U2) of the bidirectional switch element 4. (Waveform of voltage across capacitor C11) is shown.
  • FIG. 7C shows the drive voltage Vg21 applied between the gate and source of the switching element Q21
  • FIG. 7D shows the drive state of the switching element Q21.
  • the bidirectional switch element 4 When the capacitors C1 and C11 are discharged and the drive voltages Vg1 and Vg2 of the bidirectional switch element 4 are reduced to be equal to or lower than the threshold voltage Vs1, the bidirectional switch element 4 is turned off.
  • the drive voltages Vg1 and Vg2 further decrease, the voltage across the resistor R21 also decreases, the transistor Q22 is turned off, and the discharge path of the capacitors C1 and C11 becomes only the switching element Q21 (time t2 in FIG. 7). .
  • the discharge amount of the capacitors C1 and C11 decreases, and the slope of the decrease in the drive voltages Vg1 and Vg2 of the bidirectional switch element 4 decreases (period T1 in FIG. 7).
  • a Zener diode ZD21 (first Zener diode) may be connected in series to the emitter of the transistor Q22 of the turn-off circuit 32.
  • Zener diode ZD21 has its anode connected to the emitter of transistor Q22.
  • a Zener diode ZD21 having a Zener voltage (breakdown voltage) in which the drive voltages Vg1 and Vg2 of the bidirectional switch element 4 at time t2 in FIG. 7 are near the threshold voltage Vs1 is used.
  • a Zener diode ZD21 having a Zener voltage slightly smaller than the threshold voltage Vs1 of the drive voltages Vg1 and Vg2 of the bidirectional switch element 4 may be used. Since the residual energy of the capacitors C1 and C11 can be increased by using the Zener diode ZD21, the driving power required for turn-on can be further suppressed, and further the switching speed can be further increased.
  • the relationship between the drive voltages Vg1 and Vg2 of the bidirectional switch element 4 and the drain-source on-resistance Ron has the characteristics shown in FIG. 10, and the process of increasing the drive voltages Vg1 and Vg2 from 0 (V).
  • FIG. 5 there is a region Y1 where the on-resistance Ron rapidly decreases at a low voltage. This sudden change in the on-resistance Ron causes a sharp change in the drain-source voltage and drain current of the bidirectional switch element 4 and increases harmonic noise.
  • the turn-off circuit 32 includes the parallel circuit of the capacitor C21 and the resistor R22 (the parallel circuit of the second capacitor and the resistor) and the switching element Q21 (third switching element). Provided. Then, the drive voltage Vg1, Vg2 of the bidirectional switch element 4 at the time of turn-off is gradually lowered with a small slope, thereby suppressing a rapid change in the on-resistance of the bidirectional switch element 4 and reducing harmonic noise. ing.
  • a diode D22 (third diode) may be connected in series to the resistor R22 of the turn-off circuit 32, and a series circuit of the resistor R22 and the diode D22 may be connected in parallel to the capacitor C21.
  • the diode D22 is connected with the discharge path of the capacitor C21 in the forward direction.
  • FIG. 12A to 12D show the waveforms of the respective parts.
  • the waveforms when the turn-off circuit 32 (with diode D22) shown in FIG. 11 is used are shown by solid lines, and the turn-off circuit 32 (without diode D22) shown in FIG.
  • the waveform when used is indicated by a one-dot chain line.
  • the capacitor C21 is discharged through the resistor R22 and the diode D22.
  • the drive voltage Vg21 the voltage across the capacitor C21
  • the drive voltage Vg21 of the switching element Q21 becomes lower by the forward voltage Vf (about 0.7V) of the diode D22 than when the diode D22 is not provided (see FIG. 4). . Therefore, the discharge current Iq21 flowing from the capacitors C1 and C11 to the drain of the switching element Q21 is smaller than that without the diode D22, and the collector current of the transistor Q22 is also smaller than that without the diode D22.
  • the drive voltages Vg1 and Vg2 of the bidirectional switch element 4 at the time of turn-off gradually decrease with a small inclination as compared with the case where the diode D22 is not provided. That is, it is possible to further suppress a rapid change in the on-resistance of the bidirectional switch element 4 and further reduce harmonic noise.
  • FIG. 13 shows a configuration of the control circuit (control unit) 1 in the present embodiment, and the control circuit 1 includes an oscillator 12, a delay circuit 13, a D / A converter 14, and a comparator 15.
  • the oscillator 12 outputs a sine wave signal X2 to the non-inverting input terminal of the comparator 15 when the control signal X1 input from the outside is at the H level. Further, when the control signal X1 is at the L level, the delay circuit 13 outputs an L level signal. When the control signal X1 is switched from the L level to the H level, the delay circuit 13 is delayed by a delay time Td from the switching timing of the control signal X1. A delay signal X3 for switching from the L level to the H level is output.
  • the D / A converter 14 outputs the threshold signal X4 of the threshold voltage V4 (the one-dot chain line in FIG. 14B) when the delay signal X3 is L level, and the threshold signal of the threshold voltage V5 when the delay signal X3 is H level. Output X4.
  • the magnitude relationship of threshold voltage V4> threshold voltage V5 is set.
  • the comparator 15 compares the sine wave signal X2 and the threshold signal X4, and outputs a drive signal Vp having a duty ratio corresponding to the comparison result to the gate of the switching element Q1.
  • the drive signal Vp has a short H level period (on-duty) until the delay time Td elapses after the control signal X1 switches to the H level, and after the delay time Td has elapsed, the H level period (on-duty). Becomes longer.
  • the energy supplied to the capacitor C1A (C1B) within the turn-on period of the bidirectional switch element 4 is suppressed until the delay time Td elapses and increases after the delay time Td elapses.
  • the drive voltages Vg1, Vg2 of the bidirectional switch element 4 within the turn-on period gradually increase with a small slope until the delay time Td elapses. Then, after the delay time Td has elapsed, the voltage rapidly rises with a large slope and reaches a drive voltage Vg0 (see FIG. 10) at which the on-resistance Ron of the bidirectional switch element 4 is sufficiently low. That is, by changing the on-duty of the switching element Q1 within the turn-on period of the bidirectional switch element 4, the driving power supplied to the gate of the bidirectional switch element 4 is increased before and after the on-duty is changed. .
  • the drive voltages Vg1 and Vg2 of the bidirectional switch element 4 in the turn-on period are first gradually increased, thereby suppressing a rapid change in the on-resistance of the bidirectional switch element 4 and reducing harmonic noise. It is reduced.
  • the drive voltages Vg1 and Vg2 are rapidly increased with a large slope, thereby reducing the time required for turn-on, improving switching controllability and switching. Loss suppression is possible.
  • control unit 1 may variably control the duty ratio of the drive signal Vp output to the gate of the switching element Q1 based on a duty signal input from the outside.
  • FIG. 18 shows a schematic configuration of the turn-on circuit 31 in the present embodiment.
  • the turn-on circuit 31 of this embodiment includes a constant current circuit 51 connected to a capacitor C1 (first capacitor; pre-stage capacitor) and a noise reduction circuit 52 connected to the constant current circuit 51.
  • the noise reduction circuit 52 of this embodiment includes a capacitor C51 (rear stage capacitor) and a parallel circuit of a resistor R51 (sixth resistor) and a Zener diode ZD51 (second Zener diode).
  • the capacitor C51 is connected in parallel to the capacitor C1 through the constant current circuit 51.
  • a parallel circuit of the resistor R51 and the Zener diode ZD51 is connected between the output terminal of the constant current circuit 51 and the gate G1 (G2) of the bidirectional switch element 4.
  • the cathode of the Zener diode ZD51 is connected to the output terminal of the constant current circuit 51 (the positive side of the capacitor C51), and the anode of the Zener diode ZD51 is connected to the gate G1 (G2) of the bidirectional switch element 4.
  • the Zener diode ZD51 a Zener diode having a Zener voltage smaller than the product of the resistance value of the resistor R51 and the output current value of the constant current circuit 51 is used.
  • the constant current circuit 51 is connected between the capacitor C1 and the capacitor C51, and is configured to output a constant current to the positive electrode side of the capacitor C51.
  • the constant current circuit 51 is configured to make the current supplied to the control terminal (gate G1 (G2)) of the semiconductor switch element (bidirectional switch element 4) constant. That is, the turn-on circuit 31 of the present embodiment is configured to output a constant current to the gate G1 (G2) during stable driving.
  • FIGS. 19A to 19C show the operation of the constant voltage driving device Dv when driving the junction gate type FET at a constant voltage and the operation of the constant current driving device Di when driving the junction gate type FET at a constant current. The description will be given with reference.
  • the gate G and the source S have a diode structure.
  • a source-side parasitic resistance Rs for example, a wiring resistance on a semiconductor chip or a resistance of a semiconductor package
  • Id element current
  • Vg Vgs + Id ⁇ Rs
  • the maximum value of the element current Id is determined according to the magnitude of the gate-source voltage Vgs.
  • the gate-source voltage Vgs is Vgs1, Vgs2, Vgs3 (Vgs1 ⁇ Vgs2 ⁇ Vgs3)
  • the drain-source voltage Vds horizontal axis
  • the device current Id vertical axis
  • the junction gate type FET has a characteristic that the gate current Ig increases as the gate-source voltage Vgs increases.
  • the driving power power consumed by the gate
  • the driving power at this time is “Ia2 ⁇ (Va1 + ID1 ⁇ Rs)”, which is larger than “Pa1”.
  • the driving power becomes “Pa1” or more.
  • the junction gate type FET when the junction gate type FET is driven with a constant current (when a constant gate current is passed through the gate by the driving device Di), the diode structure between the gate and the source is biased with a constant current. Therefore, the gate-source voltage Vgs is kept constant without depending on the device current Id. Therefore, in order to secure “ID1” as the maximum value of the element current Id when the FET is driven at a constant current, the current “Ia1” at which the gate-source voltage Vgs becomes “Va1” is used as the gate current Ig. It will suffice if you flow.
  • the driving voltage Vg applied from the driving device Di to the FET is “Va1 + Id ⁇ Rs”, and when the drain current Id is “ID1”, the maximum value is “Va1 + ID1 ⁇ Rs”. .
  • the driving power is “Ia1 ⁇ (Va1 + Id ⁇ Rs)”, which is smaller than “Pa1”.
  • the driving power becomes “Pa1” or less.
  • the driving current can be reduced in the constant current driving than in the constant voltage driving.
  • the turn-on circuit 31 of the present embodiment is configured to output a constant current to the control terminal, it is possible to reduce driving power (power consumption) compared to the case of constant voltage driving.
  • the turn-on circuit 31 of this embodiment includes a noise reduction circuit 52.
  • the operation of the turn-on circuit 31 of the present embodiment will be described with reference to FIG.
  • the horizontal axis represents time, and the vertical axis represents voltage.
  • “X” indicates the time change of the output voltage from the constant current circuit 51.
  • “Y” indicates a time change of the output voltage from the noise reduction circuit 52 (that is, the drive voltage Vg1 (Vg2)).
  • “Z” indicates the time change of the voltage VL across the bidirectional switch element 4 when the resistive load Lr is connected to the bidirectional switch element 4 (see FIG. 6).
  • the output voltage from the constant current circuit 51 increases with a substantially constant slope as time elapses.
  • the output voltage from the noise reduction circuit 52 increases with a substantially constant slope until it exceeds the threshold voltage of the bidirectional switch element 4.
  • the drive voltage Vg1 (Vg2) exceeds the threshold voltage, the on-resistance Ron between the drain and the source rapidly decreases (see FIG. 10), so that harmonic noise may increase.
  • the turn-on circuit 31 of the present embodiment has the drive voltage Vg1 (Vg2) when the drive voltage Vg1 (Vg2) reaches the threshold voltage of the bidirectional switch element 4 due to the gate charge characteristic of the bidirectional switch element 4. The time change of becomes smaller.
  • the turn-on circuit 31 of the present embodiment includes the resistor R51, a period during which the time change of the drive voltages Vg1 and Vg2 is small is controlled by the resistor R51 (that is, the time change amount of the on-resistance Ron is controlled by the resistor R51). ) (Region indicated by “A” in FIG. 20). Therefore, noise at turn-on can be reduced.
  • the noise reduction circuit 52 of the present embodiment is configured to increase the input impedance of the control terminal (gate G1 (G2)) when the semiconductor switch element (bidirectional switch element 4) is turned on.
  • the noise reduction circuit 52 of the present embodiment includes a resistor R51 connected in series to the output terminal side of the constant current circuit 51, and a first capacitor (capacitor C1) on the output terminal side of the constant current circuit 51. And a post-stage capacitor (capacitor C51) connected in parallel. With this configuration, in this embodiment, noise at turn-on can be reduced.
  • the noise reduction circuit 52 of the present embodiment is configured to change the input impedance of the control terminal in accordance with the change of the voltage applied to the control terminal of the semiconductor switch element.
  • the noise reduction circuit 52 of the present embodiment further includes a Zener diode ZD51 connected in parallel to the resistor R51. Accordingly, when the voltage applied to the resistor R51 exceeds the Zener voltage of the Zener diode ZD51, a current flows from the constant current circuit 51 through the Zener diode ZD51.
  • the resistor R51 For example, consider a case where a resistor having a resistance value of 5.1 k ⁇ is used as the resistor R51 and the constant current circuit 51 outputs a constant current of 5 mA.
  • the Zener diode ZD51 When the Zener diode ZD51 is not provided, a voltage of about 25 V is generated by the resistor R51 during stable driving.
  • the Zener diode ZD51 having a Zener voltage of 3.6V the voltage generated at the resistor R51 is about 3.6V during stable driving. Therefore, the power consumption at the resistor R51 is reduced as compared with the case where the Zener diode ZD51 is not provided.
  • a resistor R51 connected in series to the constant current circuit 51, a switching element Q51 (fourth switching element) connected in parallel to the resistor R51, and a converter A circuit including a delay circuit 53 that switches the switching element Q51 from OFF to ON after a predetermined time has elapsed from the output start time of the unit 2 may be used.
  • the delay circuit 53 is configured to switch the switching element Q51 from OFF to ON after a predetermined time has elapsed since the output start time of the converter unit 2.
  • the noise reduction circuit 52 shown in FIG. 21 increases the input impedance of the control terminal (gate G1 (G2)) when turning on the semiconductor switch element (bidirectional switch element 4), as in the example of FIG. It is configured to
  • the noise reduction circuit 52 shown in FIG. 21 is configured to lower the input impedance of the control terminal after a predetermined time has elapsed from the start of supplying the driving power to the control terminal of the semiconductor switch element.
  • the noise reduction circuit 52 of this example includes a switching element Q51 connected in parallel to the resistor R51, and a delay for switching the switching element Q51 from OFF to ON after a predetermined time has elapsed from the output start time of the converter unit 2.
  • the circuit 53 is further provided.
  • the current from the constant current circuit 51 flows to the gate G1 (G2) through the resistor R51. Therefore, noise at turn-on can be reduced. Further, during stable driving, the current from the constant current circuit 51 flows to the gate G1 (G2) through the parallel circuit of the resistor R51 and the switching element Q51. Therefore, the power consumption at the resistor R51 is reduced compared to when the switching element Q51 is not provided.
  • both the turn-on circuits 31A, 31B The noise reduction circuit 52 (52A, 52B) described in (1) may be provided. That is, in the semiconductor switch element (bidirectional switch element 4), the corresponding noise reduction circuit 52 (52A, 52B) is connected to each of the control terminals (gates G1, G2) of the pair of transistors 41, 42. As shown in FIG. 15, when the output terminal U2 of the transistor 42 is connected to the high voltage side of the DC voltage Vcc, the low noise connected to the control terminal (gate G2) on the high side (high voltage side).
  • the circuit 52B is connected between the high-side output terminal U2 of the bidirectional switch element 4 and the control terminal (gate G2).
  • the noise reduction circuit 52A connected to the low side (low voltage side) control terminal (gate G1) is connected between the low side output terminal U1 of the bidirectional switch element 4 and the control terminal (gate G1).
  • FIG. 22 shows only the resistor R51A (R51B) and the capacitor C51A (C51B) as the noise reduction circuit 52A (52B), but the Zener diode ZD51 and the switching element Q51 shown in FIGS. May be provided.
  • a first capacitor C1 (C1A, C1B) and a turn-off circuit 32 (32A, 32B) are also provided for each of the pair of transistors 41, 42.
  • the constant current circuit 51 of the present embodiment may be configured by a circuit shown in FIG. That is, the constant current circuit 51 includes a series circuit of a resistor R52 (seventh resistor) and a pnp transistor Q52 (third transistor) connected in series to a diode D1 (positive side of the capacitor C1). The base of the transistor Q52 is connected to the negative electrode side of the capacitor C1 via the resistor R53. A Zener diode ZD52 (third Zener diode) is connected between the positive electrode side of the capacitor C1 and the base of the transistor Q52. Specifically, the anode of the Zener diode ZD52 is connected to the base of the transistor Q52, and the cathode of the Zener diode ZD52 is connected to the positive electrode side of the capacitor C1.
  • the drive voltage Vg1 (Vg2) of the transistor 41 (42) of the bidirectional switch element 4 is applied to the pn junction of the gate portion of the transistor 41 (42), when the gate G1 (G2) is driven with a constant current, the temperature Has negative characteristics. That is, in the transistor 41 (42) of the bidirectional switch element 4, the drive voltage Vg1 (Vg2) decreases as the temperature rises under the condition that the drive current Ig1 (Ig2) is constant.
  • the constant current circuit 51 of the present embodiment includes a transistor Q52 and a Zener diode ZD52.
  • the temperature characteristic between the emitter and the base of the transistor is about ⁇ 2.0 mV / ° C., while a Zener diode having a Zener voltage of about 5 V has a temperature characteristic of almost 0 mV / ° C. Therefore, in the constant current circuit 51 (see FIG. 23) of this embodiment, when the temperature rises, the emitter-base voltage Vbe of the transistor Q52 decreases. As a result, when the temperature rises, the constant value of the current output from the constant current circuit 51 increases. That is, the constant current circuit 51 of the present embodiment has a positive temperature characteristic. Thereby, the temperature characteristic of the drive voltage Vg1 (Vg2) of the transistor 41 (42) can be compensated.
  • the constant current circuit 51 is configured using the transistor Q52 and the Zener diode ZD52, thereby compensating the temperature characteristics of the bidirectional switch element 4 (transistors 41 and 42) with a simple configuration. Can do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

　半導体スイッチ素子の駆動電力を十分に確保できるとともに、確実にターンオフさせることができる半導体スイッチ素子の駆動装置を提供する。駆動装置は、スイッチング素子(Ｑ１)を具備し、このスイッチング素子(Ｑ１)をオン・オフすることによって、所望の直流電圧を出力するコンバータ部(２)と、スイッチング素子(Ｑ１)のオン・オフを制御する制御部(１)と、コンバータ部(２)の出力によって充電されるコンデンサ(Ｃ１Ａ，Ｃ１Ｂ)と、コンデンサ(Ｃ１Ａ，Ｃ１Ｂ)に蓄積した電荷を用いて双方向スイッチ素子(４)のゲートに駆動電力を供給し、双方向スイッチ素子(４)をターンオンさせるターンオン回路(３１Ａ，３１Ｂ)と、制御部(１)がスイッチング素子(Ｑ１)のオン・オフ動作を停止させた場合に、コンデンサ(Ｃ１Ａ，Ｃ１Ｂ)を放電させて、双方向スイッチ素子(４)をターンオフさせるターンオフ回路(３２Ａ，３２Ｂ)とを備える。

Description

半導体スイッチ素子の駆動装置
　本発明は、半導体スイッチ素子の駆動装置に関するものである。
　従来、電力供給の導通・遮断を切り替えるスイッチング素子として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチ素子が知られている。
　ＭＯＳＦＥＴ、ＩＧＢＴを駆動するための駆動装置としては、トランスを用いた絶縁型のＤＣ／ＤＣコンバータが提案されている。
　例えば、日本国特許公開２００３－６９４０６号公報において開示されている半導体スイッチ素子の駆動装置は、図１７に示すように、ＩＧＢＴからなる複数のスイッチング素子Ｑ１０１を直列接続して高電圧半導体スイッチを構成している。さらに、ダイオードＤ１０１を、それぞれのスイッチング素子Ｑ１０１と逆並列に接続している。
　各スイッチング素子Ｑ１０１には、直流電圧バランスを維持するために、並列抵抗Ｒ１０１が接続されている。そして、ターンオフ時の電圧バランスを維持するために、ダイオードＤ１０３と、抵抗Ｒ１０２と、コンデンサＣ１０１とによって構成されているスナバ回路が接続されている。
　各スイッチング素子Ｑ１０１は、１次巻線Ｎ１０１を直列接続したパルストランスＴｒ１０１の２次巻線Ｎ１０２で駆動される。各パルストランスＴｒ１０１の２次巻線Ｎ１０２と、スイッチング素子Ｑ１０１のゲートとの間には、全波ブリッジ整流器ＤＢ１０１と、平滑コンデンサＣ１０２と、抵抗Ｒ１０３と、ダイオードＤ１０２と、ＰＮＰトランジスタＱ１０２とが接続されている。
　また、ブリッジ整流器ＤＢ１０１とスイッチング素子Ｑ１０１のコレクタとの間に、２端子トリガ素子Ｋ１０１と直列抵抗Ｒ１０４とが接続されている。そして、共振回路１０１が接続されたスイッチング素子Ｑ１０１のコレクタに、一定値以上の電圧が印加されると、２端子トリガ素子Ｋ１０１がブレークダウンして導通状態になり、各スイッチング素子Ｑ１０１のゲートに電圧を印加する。
　パルストランスＴｒ１０１の１次巻線Ｎ１０１は、プッシュプルトランスＴｒ１０２の２次巻線Ｎ２０２に直列接続されている。直流制御電源Ｅ１０１と、交互にオンする２つのＦＥＴからなるスイッチング素子Ｑ１０３、Ｑ１０４と、プッシュプルトランスＴｒ１０２のセンタタップ付き１次巻線Ｎ２０１とは、プッシュプルインバータを構成する。高周波パルス発生器１０２は、スイッチング素子Ｑ１０３、Ｑ１０４を交互にオンさせる互いに逆相である信号を発生するパルス発生器である。
　近年、スイッチング素子のさらなる高耐圧化、低オン抵抗化を図るために、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）のようにバンドギャップの大きいワイドギャップ半導体を用いたスイッチング素子が開発されている。ワイドギャップ半導体とは、例えば、シリコン（Ｓｉ）のバンドギャップ（１．１ｅＶ）の２倍以上のバンドギャップ（２．２ｅＶ以上）を有する半導体を指す。
　ワイドギャップ半導体であるＧａＮを用いた半導体スイッチＦＥＴ（Field-Effect Transistor）としては、ゲート部にｐｎ接合やショットキー接合を持ちノーマリーオフ特性を有するものが、報告されている。このような接合ゲート型のＦＥＴでは、ゲート－ソース間がダイオード構造となっており、電圧印加時にはゲート電流が流れる。このため、図１７に示す従来の回路構成の駆動装置を用いて駆動する場合、上記ゲート電流のためにダイオードＤ１０２が逆バイアス状態にならず、所望のスピードでターンオフしない虞があった。
　本発明は、上記事由に鑑みてなされたものであり、その目的は、ゲート電流（駆動電流）を必要とする半導体スイッチ素子を駆動及びターンオフさせることができる駆動装置を提供することにある。
　本発明の半導体スイッチ素子の駆動装置は、第１のスイッチング素子を具備し、この第１のスイッチング素子をオン・オフすることによって、所望の直流電圧を出力するコンバータ部と、前記第１のスイッチング素子のオン・オフを制御する制御部と、前記コンバータ部の出力によって充電される第１のコンデンサと、前記第１のコンデンサに蓄積した電荷を用いて半導体スイッチ素子の制御端子に駆動電力を供給し、前記半導体スイッチ素子をターンオンさせるターンオン回路と、前記制御部が前記第１のスイッチング素子のオン・オフ動作を停止させた場合に、前記第１のコンデンサを放電させて、前記半導体スイッチ素子をターンオフさせるターンオフ回路とを備えることを特徴とする。
　この発明において、前記ターンオン回路は、一定の電流を出力するよう構成された定電流回路を備えることが好ましい。
　この発明において、前記ターンオン回路は、ターンオン時のノイズを低減するための低ノイズ化回路をさらに備え、前記低ノイズ化回路は、前記半導体スイッチ素子をターンオンさせる際に、当該半導体スイッチ素子の前記制御端子の入力インピーダンスを高くするよう構成されたことが好ましい。
　この発明において、前記低ノイズ化回路は、さらに、前記半導体スイッチ素子の前記制御端子に印加される電圧の変化に基づいて、当該制御端子の入力インピーダンスを変化させるよう構成されたことが好ましい。
　この発明において、前記低ノイズ化回路は、さらに、前記半導体スイッチ素子の前記制御端子への駆動電力の供給を開始した時点から、所定時間経過後に、当該制御端子の入力インピーダンスを低くするよう構成されたことが好ましい。
　この発明において、前記半導体スイッチ素子は、前記制御端子を各々に設けた一対のトランジスタを直列接続して、双方向に導通可能に構成され、前記駆動装置は、一対の前記低ノイズ化回路を備え、前記一対のトランジスタの前記制御端子の各々に、対応する前記低ノイズ化回路が接続されることが好ましい。
　この発明において、前記定電流回路は、正の温度特性を有することが好ましい。
　この発明において、前記定電流回路はツェナダイオードとトランジスタとを備え、前記定電流回路の正の温度特性は、前記ツェナダイオードと前記トランジスタとの温度特性差によって構成されることが好ましい。
　この発明において、前記ターンオン回路は、前記半導体スイッチ素子の前記制御端子へ供給する電流が所定値を超えないように制限する電流制限回路を備えることが好ましい。
　この発明において、前記第１のコンデンサは、前記コンバータ部の出力端側に並列に接続された前段コンデンサからなり、前記ターンオン回路は後段コンデンサを備え、前記前段コンデンサは、前記後段コンデンサより前記コンバータ部の出力端側に配置され、前記ターンオン回路は、前記前段コンデンサの両端電圧が所定電圧未満ではオフし、前記前段コンデンサの両端電圧が所定電圧以上になるとオンするスイッチ部を備え、前記後段コンデンサは、前記スイッチ部を介して前記前段コンデンサに並列接続されることが好ましい。
　この発明において、前記制御部は、前記半導体スイッチのターンオン期間内に前記第１のスイッチング素子のオンデューティを変化させることによって、前記オンデューティを変化させる前後において、前記半導体スイッチの制御端子に供給される駆動電力を増大させることが好ましい。
　この発明において、前記ターンオフ回路は、前記第１のコンデンサに並列接続された第２のスイッチング素子を備え、前記第２のスイッチング素子がオンすることによって、前記第１のコンデンサを放電させて、前記半導体スイッチ素子をターンオフさせた後、前記第１のコンデンサの両端電圧が所定電圧まで低下した時点で、前記第２のスイッチング素子をオフすることが好ましい。
　この発明において、前記第２のスイッチング素子にツェナダイオードが直列接続され、前記ツェナダイオードと前記第２のスイッチング素子との直列回路が、前記第１のコンデンサに並列接続されることが好ましい。
　この発明において、前記ターンオフ回路は、前記コンバータ部の出力端間に接続された第２のコンデンサと抵抗との並列回路と、この並列回路の両端電圧によって駆動されるデプレッション型の第３のスイッチング素子とを備えて、前記第１のコンデンサの放電電流は、前記第３のスイッチング素子のオン抵抗が小さいほど大きくなることが好ましい。
　この発明において、前記抵抗にダイオードが直列接続され、前記抵抗と前記ダイオードとの直列回路が、前記第２のコンデンサに並列接続されることが好ましい。
　この発明において、前記半導体スイッチ素子は、ワイドバンドギャップ半導体で構成されることが好ましい。
　この発明において、前記半導体スイッチ素子は、制御端子を各々に設けた一対のトランジスタを直列接続して、双方向に導通可能に構成され、前記第１のコンデンサと前記ターンオン回路と前記ターンオフ回路とを備える駆動部を、前記トランジスタ毎に設けたことが好ましい。
　以上説明したように、本発明では、ゲート駆動電流を必要とする半導体スイッチ素子を駆動及びターンオフさせることができるという効果がある。
実施形態１の半導体スイッチ素子の駆動装置の概略を示す構成図である。 同上の双方向スイッチ素子の構造を示す回路図である。 図３Ａ～３Ｅは、同上の駆動装置の動作を示す波形図である。 同上の駆動装置の回路構成を示す構成図である。 図５Ａ～５Ｊは、同上のターンオン回路による動作を説明するための波形図である。 同上の負荷の一例を示す回路図である。 図７Ａ～７Ｄは、図４に示すターンオフ回路による動作を示す波形図である。 同上のターンオフ回路の別の構成を示す回路図である。 図９Ａ～９Ｄは、図８に示すターンオフ回路による動作を示す波形図である。 同上の双方向スイッチ素子の特性を示す特性図である。 同上のターンオフ回路の別の構成を示す回路図である。 図１２Ａ～１２Ｄは、図１１に示すターンオフ回路による動作を示す波形図である。 実施形態２の制御回路の構成を示す構成図である。 図１４Ａ～１４Ｅは、同上の制御回路の動作を示す波形図である。 双方向スイッチ素子の動作を説明するための構成図である。 ゲート－ソース間電圧とゲート電流との関係を示す特性図である。 従来の半導体スイッチ素子の駆動装置の構成を示す構成図である。 実施形態３のターンオン回路の構成を示すための構成図である。 図１９Ａは、接合ゲート型のＦＥＴを駆動させるときの、駆動装置の動作を説明するための構成図、図１９Ｂは、接合ゲート型のＦＥＴの、ゲート－ソース間電圧と素子電流との関係の概略を示す特性図、図１９Ｃは、接合ゲート型のＦＥＴの、ゲート－ソース間電圧とゲート電流との関係の概略を示す特性図、である。 実施形態３の半導体スイッチ素子の駆動装置及び双方向スイッチ素子の動作を説明するための特性図である。 実施形態３のターンオン回路の別の構成を示すための構成図である。 同上の駆動装置の構成を示すための構成図である。 同上の定電流回路の構成を示す回路図である。
　以下、本発明の実施の形態を図面に基づいて説明する。
　　（実施形態１）
　図１に、本実施形態における半導体スイッチ素子の駆動装置の概略構成を示す。本実施形態における駆動装置は、制御部１と、コンバータ部２と、駆動部３と、コンデンサＣ１Ａ，Ｃ１Ｂとを備え、半導体スイッチ素子である双方向スイッチ素子４を駆動する。なお、コンデンサＣ１Ａ，Ｃ１Ｂは、本発明の第１のコンデンサに相当する。
　双方向スイッチ素子４は、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）のようにバンドギャップの大きいワイドギャップ半導体を用いたスイッチング素子である。そして、図２に示すように、双方向スイッチ素子４は、ゲート，ソース，ドレインを形成した一対のトランジスタ４１，４２を直列接続した双方向スイッチである。双方向スイッチ素子４は、トランジスタ４１，４２の各ゲートＧ１，Ｇ２（制御端子）に駆動電力が供給されることによって、トランジスタ４１，４２のドレイン－ソース間がオン（導通）し、トランジスタ４１，４２の直列回路の両端間がオンする。ここで、双方向スイッチ素子４において、外部負荷が接続されるトランジスタ４１の端子を出力端子Ｕ１、外部負荷が接続されるトランジスタ４２の端子を出力端子Ｕ２と称す。
　制御部１は、発振器１１を備え、発振器１１は、外部からの制御信号Ｘ１に基づいて、コンバータ部２のスイッチング制御を行う高周波の駆動信号Ｖｐを出力する。
　コンバータ部２は、一次巻線Ｎ１、二次巻線Ｎ２Ａ，Ｎ２Ｂを有するトランスＴｒ１を用いたフライバックコンバータで構成される。トランスＴｒ１の一次巻線Ｎ１には、Ｎ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ１（第１のスイッチング素子）が直列接続され、一次巻線Ｎ１とスイッチング素子Ｑ１との直列回路には、動作電圧Ｖｄｄが印加されている。トランスＴｒ１の二次巻線Ｎ２Ａには整流用のダイオードＤ１Ａのアノードが接続され、トランスＴｒ１の二次巻線Ｎ２Ｂには、整流用のダイオードＤ１Ｂのアノードが接続される。そして、コンデンサＣ１Ａは、ダイオードＤ１Ａを介して二次巻線Ｎ２Ａの両端間に接続され、コンデンサＣ１Ｂは、ダイオードＤ１Ｂを介して二次巻線Ｎ２Ｂの両端間に接続される。
　スイッチング素子Ｑ１は、発振器１１が出力する駆動信号Ｖｐによってオン・オフ駆動され、スイッチング素子Ｑ１のオン時において、一次巻線Ｎ１に流れる電流によってトランスＴｒ１に磁気エネルギーが蓄積される。そして、スイッチング素子Ｑ１がオフすると、トランスＴｒ１に蓄積されたエネルギーによって、二次巻線Ｎ２Ａ，Ｎ２Ｂに誘起電圧が発生し、ダイオードＤ１Ａ，Ｄ１Ｂを介してコンデンサＣ１Ａ，Ｃ１Ｂが充電される。このコンデンサＣ１Ａ，Ｃ１Ｂに蓄積された電荷が双方向スイッチ素子４のゲートＧ１，Ｇ２に駆動電力を供給する電力源となる。
　駆動部３は、ターンオン回路３１Ａ，３１Ｂと、ターンオフ回路３２Ａ，３２Ｂとを備える。ターンオン回路３１Ａは、双方向スイッチ素子４のゲートＧ１に駆動電力を供給して、トランジスタ４１をターンオンさせ、ターンオフ回路３２Ａは、トランジスタ４１をターンオフさせる。さらに、ターンオン回路３１Ｂは、双方向スイッチ素子４のゲートＧ２に駆動電力を供給して、双方向スイッチ素子４のトランジスタ４２をターンオンさせ、ターンオフ回路３２Ｂは、トランジスタ４２をターンオフさせる。
　トランジスタ４１のゲートＧ１は、ターンオン回路３１Ａのスイッチ部（後述）を介して、コンデンサＣ１Ａの正極側に接続されている。トランジスタ４１の出力端子Ｕ１は、コンデンサＣ１Ａの負極側に接続されている。
　一方、トランジスタ４２のゲートＧ２は、ターンオン回路３２Ａのスイッチ部を介して、コンデンサＣ１Ｂの正極側に接続されている。トランジスタ４２の出力端子Ｕ２は、コンデンサＣ１Ｂの負極側に接続されている。
　なお、二次巻線Ｎ２Ａ，Ｎ２Ｂ、ダイオードＤ１Ａ，Ｄ１Ｂ、コンデンサＣ１Ａ，Ｃ１Ｂを区別しない場合、二次巻線Ｎ２、ダイオードＤ１（第１のダイオード）、コンデンサＣ１と称す。また、ターンオン回路３１Ａ，３１Ｂ、ターンオフ回路３２Ａ，３２Ｂを区別しない場合、ターンオン回路３１、ターンオフ回路３２と称す。
　次に、上記構成を備える駆動装置の概略動作を、図３Ａ～３Ｅを用いて説明する。
　ここで、図３Ａは、外部からの制御信号Ｘ１の波形、図３Ｂは、発振器１１が出力する駆動信号Ｖｐの波形、図３Ｃは、コンデンサＣ１の両端電圧Ｖｃ１の波形を示す。さらに、図３Ｄは、双方向スイッチ素子４のゲートＧ１（Ｇ２）－出力端子Ｕ１（Ｕ２）間に印加される駆動電圧Ｖｇ１，Ｖｇ２の波形、図３Ｅは、ターンオフ回路３２の状態を示す。
　まず、制御部１は、外部からの制御信号Ｘ１に基づいて、発振器１１による駆動信号Ｖｐの出力動作を制御する。双方向スイッチ素子４をオン制御するときは、制御信号Ｘ１がＨレベルとなり、発振器１１が出力する駆動信号Ｖｐは、高周波のパルス波形となって、スイッチング素子Ｑ１のゲートに印加される。そして、スイッチング素子Ｑ１はオン・オフ駆動されて、コンバータ部２が直流電圧を出力し、コンデンサＣ１の両端電圧Ｖｃ１は電圧Ｖ１にまで増大する。
　ターンオン回路３１は、コンデンサＣ１に蓄積された電荷を用いて双方向スイッチ素子４のゲートＧ１，Ｇ２に駆動電圧Ｖｇ１，Ｖｇ２を印加し、双方向スイッチ素子４はターンオンする。このとき、ターンオン回路３１は、双方向スイッチ素子４のゲートＧ１，Ｇ２に供給する駆動電流Ｉｇ１，Ｉｇ２が所定値を超えないように制限する電流制限機能を有している。
　双方向スイッチ素子４を駆動するためには、図２に示すトランジスタ４１のゲートＧ１－出力端子Ｕ１間に駆動電圧Ｖｇ１を印加し、トランジスタ４２のゲートＧ２－出力端子Ｕ２間に駆動電圧Ｖｇ２を印加する必要がある。このとき、トランジスタ４１，４２のソース、ドレインは、電流の流れる方向によって決まる。
　図１５は、トランジスタ４１，４２からなる双方向スイッチ素子４に抵抗性負荷Ｌｒを接続し、双方向スイッチ素子４と抵抗性の負荷Ｌｒとの直列回路の両端間に、直流電圧Ｖｃｃを発生する直流電圧源Ｅ１を接続した回路を例示する。本回路では、直流電圧Ｖｃｃの高電圧側は、負荷Ｌｒを介してトランジスタ４２（出力端子Ｕ２）に接続し、直流電圧Ｖｃｃの低電圧側は、トランジスタ４１（出力端子Ｕ１）に接続しており、トランジスタ４１，４２のドレイン、ソースは、図１５のようになる。すなわち、直流電圧Ｖｃｃの高電圧側から、トランジスタ４２のドレイン、ソース、トランジスタ４１のドレイン、ソースが順に形成される。このとき、トランジスタ４１は、ゲート－ソース間に駆動電圧Ｖｇ１が印加されるが、トランジスタ４２は、ゲート－ドレイン間に駆動電圧Ｖｇ２が印加されることになる。
　そして、トランジスタ４１，４２のドレイン→ソース方向に流れる電流が小さい場合、トランジスタ４１，４２のドレイン－ソース間電圧は０に近く、トランジスタ４２のドレインとソースとはほぼ同電位になる。したがって、トランジスタ４２において、ゲート－ソース間電圧≒ゲート－ドレイン間電圧になり、トランジスタ４２のゲート－ソース間電圧は、駆動電圧Ｖｇ２にほぼ等しくなる。
　しかし、トランジスタ４１，４２のドレイン→ソース方向に流れる電流が大きくなると、トランジスタ４２のドレイン－ソース間電圧が増大し、トランジスタ４２のソース電位はドレイン電位より低くなる。したがって、トランジスタ４２のゲート－ソース間電圧は、駆動電圧Ｖｇ２より大きくなる。例えば、駆動電圧Ｖｇ１＝Ｖｇ２＝３（Ｖ）、直流電圧Ｖｃｃ＝２（Ｖ）、トランジスタ４２のドレイン－ソース間電圧＝１（Ｖ）の場合、トランジスタ４２のゲート－ソース間電圧＝４（Ｖ）となり、駆動電圧Ｖｇ２＝３（Ｖ）より高くなる。
　ここで、ゲート－ソース間電圧とゲート電流（駆動電流）との関係は、図１６に示すように、ゲート－ソース間電圧が上昇すると、ゲート電流が増大する特性を有している。したがって、トランジスタ４２のドレイン→ソース方向に流れる電流が大きくなると、ターンオン回路３１Ｂが双方向スイッチ素子４のゲートＧ２に供給する駆動電流Ｉｇ２が上昇し、ターンオン時のゲート駆動電力が増大してしまう。
　また、直流電圧Ｖｃｃの極性を逆にした場合、トランジスタ４１，４２のドレイン、ソースは、図１５と逆になる。そして、トランジスタ４１のドレイン→ソース方向に流れる電流が大きくなると、ターンオン回路３１Ａが双方向スイッチ素子４のゲートＧ１に供給する駆動電流Ｉｇ１が上昇し、ターンオン時のゲート駆動電力が増大する。
　そこで、駆動電流Ｉｇ１，Ｉｇ２が所定値を超えないように制限する電流制限機能をターンオン回路３１に設けている。これによって、双方向スイッチ素子４に大電流が流れた場合でも、双方向スイッチ素子４のゲート駆動電力を大きくすることなく、双方向スイッチ素子４をターンオンさせることが可能となる。
　ターンオフ回路３２は、コンバータ部２が動作して、二次巻線Ｎ２の両端に所定値以上の電圧が発生しているときに、高インピーダンス状態となり、コンデンサＣ１の充電状態を維持する。
　一方、双方向スイッチ素子４をオフ制御するときは、制御信号Ｘ１がＬレベルとなり、発振器１１が出力する駆動信号ＶｐはＬレベル一定となる。そして、スイッチング素子Ｑ１はオフ状態を維持し、コンバータ部２の出力電圧が「０」にまで低下する。
　ターンオフ回路３２は、コンバータ部２が停止して、二次巻線Ｎ２の両端電圧が所定電圧より低下すると、低インピーダンス状態となり、コンデンサＣ１を放電させる。
　コンデンサＣ１が放電して、コンデンサＣ１の両端電圧Ｖｃ１が「０」にまで低下すると、ターンオン回路３１が双方向スイッチ素子４のゲートＧ１，Ｇ２に印加する駆動電圧Ｖｇ１，Ｖｇ２も「０」にまで低下する。而して、双方向スイッチ素子４はターンオフする。
　このように、トランスＴｒ１を用いて、制御部１と双方向スイッチ素子４との間を絶縁した駆動装置を構成することができる。
　さらに、本実施形態では、二次側に設けたコンデンサＣ１に蓄積された電荷が双方向スイッチ素子４のゲートＧ１，Ｇ２に駆動電力を供給する電力源となるので、ターンオン回路３１は、双方向スイッチ素子４の駆動電力を十分に確保できる。
　また、ターンオフ回路３２は、コンデンサＣ１を放電させることによって双方向スイッチ素子４をターンオフさせるので、双方向スイッチ素子４を確実にターンオフさせることができる。
　次に、図４は、ターンオン回路３１、ターンオフ回路３２の具体回路構成を示す。
　ターンオン回路３１は、ダイオードＤ１（コンデンサＣ１の正極側）に直列接続された抵抗Ｒ１２（第１の抵抗）とｐｎｐ形のトランジスタＱ１１（第１のトランジスタ）との直列回路を備え、トランジスタＱ１１のベースは、抵抗Ｒ１１（第２の抵抗）を介してコンデンサＣ１の負極側に接続される。さらに、コンデンサＣ１の正極側とトランジスタＱ１１のベースとの間には、ｐｎｐ形のトランジスタＱ１２（第２のトランジスタ）が接続される。また、双方向スイッチ素子４のゲートＧ１－出力端子Ｕ１間、ゲートＧ２－出力端子Ｕ２間には、コンデンサＣ１１、抵抗Ｒ１３（第３の抵抗）が並列接続される。
　なお、図４において、コンデンサＣ１が、本発明の前段コンデンサに相当し、コンデンサＣ１１が、本発明の後段コンデンサに相当する。さらに、トランジスタＱ１１（及び抵抗Ｒ１１）が、前段コンデンサの両端電圧が所定電圧未満ではオフし、前段コンデンサの両端電圧が所定電圧以上になるとオンする本発明のスイッチ部に相当する。
　以下、図４に示すターンオン回路３１の動作について、図５Ａ～５Ｆを用いて説明する。
　ここで、図５Ａは、発振器１１が出力する駆動信号Ｖｐの波形、図５Ｂは、コンデンサＣ１の両端電圧Ｖｃ１の波形を示す。さらに、図５Ｃは、双方向スイッチ素子４のゲートＧ１（Ｇ２）－出力端子Ｕ１（Ｕ２）間に印加される駆動電圧Ｖｇ１，Ｖｇ２の波形（コンデンサＣ１１の両端電圧の波形）を示す。さらに、図５Ｄ，５Ｅ，５Ｆは、双方向スイッチ素子４の両端間を流れる電流ＩＬ、双方向スイッチ素子４の両端間の電圧ＶＬ、双方向スイッチ素子４で発生するターンオン時のスイッチング損失ＰＬの各波形を示す。但し、電流ＩＬ、電圧ＶＬ、損失ＰＬの各波形は、図６に示すように、双方向スイッチ素子４に抵抗性負荷Ｌｒを接続し、双方向スイッチ素子４と抵抗性の負荷Ｌｒとの直列回路の両端間に、直流電圧Ｖｃｃを発生する直流電圧源Ｅ１を接続した場合の波形である。
　まず、発振器１１が高周波のパルス波形からなる駆動信号Ｖｐをスイッチング素子Ｑ１のゲートに印加する。この駆動信号Ｖｐによってスイッチング素子Ｑ１はオン・オフ駆動されて、コンバータ部２が直流電圧を出力し、コンデンサＣ１の両端電圧Ｖｃ１は増大する。
　そして、コンデンサＣ１の両端電圧Ｖｃ１は、トランジスタＱ１１のエミッタ－ベース間に印加され、両端電圧Ｖｃ１が約０．７Ｖを超えるまでは、トランジスタＱ１１がオフし、コンデンサＣ１１は充電されない。したがって、双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２は「０」であり、双方向スイッチ素子４はオフしている。
　そして、コンデンサＣ１の両端電圧Ｖｃ１が約０．７Ｖを超えると、トランジスタＱ１１がオンし（図５中の時間ｔ１）、コンデンサＣ１に蓄積された電荷がコンデンサＣ１１に移動し、コンデンサＣ１１が充電される。このコンデンサＣ１１の両端電圧が、双方向スイッチ素子４のゲートＧ１，Ｇ２に印加される駆動電圧Ｖｇ１，Ｖｇ２となる。この駆動電圧Ｖｇ１，Ｖｇ２は、図５Ｃに示すように、時間ｔ１において、双方向スイッチ素子４のスレッショルド電圧より高い電圧Ｖ２から立ち上がる波形となり、双方向スイッチ素子４はターンオンする。
　このように双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２を変化させる構成において、双方向スイッチ素子４に抵抗性負荷Ｌｒを接続した場合（図６参照）、双方向スイッチ素子４の電流ＩＬ、電圧ＶＬの各波形は図５Ｄ，５Ｅのようになる。双方向スイッチ素子４に流れる電流ＩＬは、トランジスタＱ１１がオンする時間ｔ１において正の電流値Ｉ１から徐々に立ち上がる波形となる。双方向スイッチ素子４の両端間の電圧ＶＬは、時間ｔ１において直流電圧源Ｅ１の直流電圧Ｖｃｃより低い直流電圧Ｖ３から徐々に立ち下がる波形となる。
　而して、双方向スイッチ素子４で発生するターンオン時のスイッチング損失ＰＬは、図５Ｆに示すように、トランジスタＱ１１がオンする時間ｔ１以降に発生する。
　一方、図１７に示す従来の駆動装置を用いて、双方向スイッチ素子４をターンオンさせた場合の各部の波形を図５Ｇ～５Ｊに示す。
　双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２が「０」から立ち上がり、駆動電圧Ｖｇ１，Ｖｇ２が双方向スイッチ素子４のスレッショルド電圧を超えると、双方向スイッチ素子４はオンする。この駆動電圧Ｖｇ１，Ｖｇ２の各波形は、図５Ｇに示すように、「０」から立ち上がる波形となる。
　このように双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２を「０」から変化させる構成において、双方向スイッチ素子４の電流ＩＬ、電圧ＶＬの各波形は図５Ｈ，５Ｉのようになる。双方向スイッチ素子４に流れる電流ＩＬは、「０」から徐々に立ち上がる波形となる。双方向スイッチ素子４の両端間の電圧ＶＬは、直流電圧源Ｅ１の直流電圧Ｖｃｃから徐々に立ち下がる波形となる。
　而して、図１７に示す従来の駆動装置を用いた場合に双方向スイッチ素子４で発生するターンオン時のスイッチング損失ＰＬは、図５Ｊに示すように、図４に示す本実施形態の駆動装置を用いた場合のスイッチング損失ＰＬ（図５Ｆ）に比べて大きくなる。
　したがって、図４に示す本実施形態の駆動装置（前段コンデンサ、スイッチ部、後段コンデンサを備えた駆動装置）を用いることによって、双方向スイッチ素子４のターンオン時におけるスイッチング損失ＰＬを、従来に比べて低減させることができる。
　また、図４におけるトランジスタＱ１２、抵抗Ｒ１２は、双方向スイッチ素子４のゲートＧ１，Ｇ２へ供給する電流が所定値を超えないように制限する本発明の電流制限回路に相当しており、以下、この電流制限回路の動作について説明する。
　双方向スイッチ素子４がターンオンした後、抵抗Ｒ１２、トランジスタＱ１１を通って、駆動電流Ｉｇ１，Ｉｇ２がゲートＧ１，Ｇ２へ供給される。そして、抵抗Ｒ１２には、駆動電流Ｉｇ１，Ｉｇ２に比例した電圧が発生し、抵抗Ｒ１２の両端電圧は、トランジスタＱ１２のエミッタ－ベース間に印加される。そして、駆動電流Ｉｇ１，Ｉｇ２が増加し、トランジスタＱ１２がオンすると、トランジスタＱ１２のコレクタ電流が抵抗Ｒ１１に流れ、抵抗Ｒ１１において電圧降下が発生する。すると、トランジスタＱ１１のベース－エミッタ間の電圧が上昇し、トランジスタＱ１１のコレクタ電流が減少する。
　このように、双方向スイッチ素子４の駆動電流Ｉｇ１，Ｉｇ２が過剰に大きくなることを防止し、駆動電流Ｉｇ１，Ｉｇ２は一定電流以下に制限される。
　したがって、双方向スイッチ素子４のゲート駆動電力を大きくすることなく、双方向スイッチ素子４をターンオンさせることが可能となる。
　次に、ターンオフ回路３２（３２Ａ，３２Ｂ）の動作について、図７Ａ～７Ｄを用いて説明する。
　ターンオフ回路３２は、図４に示すように、二次巻線Ｎ２の一端にダイオードＤ２１（第２のダイオード）のカソードが接続され、ダイオードＤ２１のアノードと二次巻線Ｎ２の他端との間に、コンデンサＣ２１と抵抗Ｒ２２（第４の抵抗）との並列回路が接続されている。なお、コンデンサＣ２１と抵抗Ｒ２２との並列回路が、本発明の第２のコンデンサと抵抗との並列回路に相当する。
　さらに、ダイオードＤ２１のアノードは、Ｎ型のＪＦＥＴからなるデプレッション型のスイッチング素子Ｑ２１のゲートに接続している。そして、スイッチング素子Ｑ２１のドレインは抵抗Ｒ２１（第５の抵抗）を介して双方向スイッチ素子４のゲートＧ１，Ｇ２に接続し、スイッチング素子Ｑ２１のソースは、二次巻線Ｎ２の他端に接続している。また、ｐｎｐ形のトランジスタＱ２２は、ベースがスイッチング素子Ｑ２１のドレインに接続し、エミッタが双方向スイッチ素子４のゲートＧ１，Ｇ２に接続し、コレクタが二次巻線Ｎ２の他端に接続している。なお、トランジスタＱ２２が、本発明の第２のスイッチング素子に相当し、スイッチング素子Ｑ２１が、本発明のデプレッション型の第３のスイッチング素子に相当する。
　ここで、図７Ａは、外部からの制御信号Ｘ１の波形、図７Ｂは、双方向スイッチ素子４のゲートＧ１（Ｇ２）－出力端子Ｕ１（Ｕ２）間に印加される駆動電圧Ｖｇ１，Ｖｇ２の波形（コンデンサＣ１１の両端電圧の波形）を示す。さらに、図７Ｃは、スイッチング素子Ｑ２１のゲート－ソース間に印加される駆動電圧Ｖｇ２１、図７Ｄは、スイッチング素子Ｑ２１の駆動状態を示す。
　Ｈレベルの制御信号Ｘ１が入力されて、コンバータ部２のスイッチング素子Ｑ１をオン・オフ駆動した場合、二次巻線Ｎ２の両端間に誘起電圧が発生する。この誘起電圧によってコンデンサＣ２１が充電され、スイッチング素子Ｑ２１は、コンデンサＣ２１の両端に発生する負電圧である駆動電圧Ｖｇ２１がゲートに印加されてオフする。スイッチング素子Ｑ２１がオフすると、トランジスタＱ２２もオフする。すなわち、ターンオフ回路３２は高インピーダンス状態となり、コンデンサＣ１，Ｃ１１は充電状態を維持する。
　次に、Ｌレベルの制御信号Ｘ１が入力されて、コンバータ部２のスイッチング素子Ｑ１がオフした場合、二次巻線Ｎ２の両端間の電圧が「０」にまで低下し、コンデンサＣ２１が抵抗Ｒ２２を介して放電する。デプレッション型のスイッチング素子Ｑ２１は、放電後のコンデンサＣ２１の両端電圧（≒０）が駆動電圧Ｖｇ２１としてゲートに印加されてオンする。さらに、スイッチング素子Ｑ２１がオンすると、抵抗Ｒ２１の両端間に電圧が発生し、トランジスタＱ２２もオンする。すなわち、ターンオフ回路３２は低インピーダンス状態となり、コンデンサＣ１，Ｃ１１に充電されていた電荷は、スイッチング素子Ｑ２１、トランジスタＱ２２を介して放電される。
　コンデンサＣ１，Ｃ１１が放電し、双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２が低下してスレッショルド電圧Ｖｓ１以下になると、双方向スイッチ素子４はオフする。そして、駆動電圧Ｖｇ１，Ｖｇ２がさらに低下すると、抵抗Ｒ２１の両端電圧も低下して、トランジスタＱ２２がオフし、コンデンサＣ１，Ｃ１１の放電経路がスイッチング素子Ｑ２１のみとなる（図７中の時間ｔ２）。而して、コンデンサＣ１，Ｃ１１の放電量が減少し、双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２が低下する傾きが小さくなるので（図７中の期間Ｔ１）、次にＨレベルの制御信号Ｘ１が入力された時点において、コンデンサＣ１，Ｃ１１には残電荷が蓄積している。そして、双方向スイッチ素子４を再びオンさせるために必要な電力が二次巻線Ｎ２から供給されるが、コンデンサＣ１，Ｃ１１には残留エネルギーが残っているため、二次巻線Ｎ２からの供給電力を抑制して、双方向スイッチ素子４を再びターンオンさせることができる。さらに、双方向スイッチ素子４のターンオンに要する時間を短くすることができ、スイッチング速度の高速化が可能となる。
　さらに、図８に示すように、ターンオフ回路３２のトランジスタＱ２２のエミッタにツェナダイオードＺＤ２１（第１のツェナダイオード）を直列接続してもよい。ツェナダイオードＺＤ２１のアノードが、トランジスタＱ２２のエミッタに接続される。この場合、図７中の時間ｔ２における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２が、スレッショルド電圧Ｖｓ１近傍となるツェナ電圧（降伏電圧）を有するツェナダイオードＺＤ２１を用いる。例えば、双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２のスレッショルド電圧Ｖｓ１よりも、僅かに小さなツェナ電圧を有するツェナダイオードＺＤ２１を用いてもよい。ツェナダイオードＺＤ２１を用いることによって、コンデンサＣ１，Ｃ１１の残留エネルギーを大きくすることができるので、ターンオンに必要な駆動電力をより抑制し、さらにはスイッチング速度の一層の高速化が可能となる。
　また、Ｌレベルの制御信号Ｘ１が入力されて、コンバータ部２のスイッチング素子Ｑ１がオフした場合、二次巻線Ｎ２の両端間の電圧が低下し、ターンオフ回路３２のコンデンサＣ２１は抵抗Ｒ２２を介して放電する。この放電時間は、コンデンサＣ２１と抵抗Ｒ２２との各定数による時定数で決定される。
　したがって、図９Ａ～９Ｄに示すように、制御信号Ｘ１がＨレベルからＬレベルに切り替わると、コンデンサＣ２１が放電し、スイッチング素子Ｑ２１の駆動電圧Ｖｇ２１が負電圧から「０」に向かって、コンデンサＣ２１と抵抗Ｒ２２との時定数で上昇する。そして、駆動電圧Ｖｇ２１が、スイッチング素子Ｑ２１のスレッショルド電圧Ｖｓ２を超えると、スイッチング素子Ｑ２１のオン抵抗が徐々に低下し、コンデンサＣ１，Ｃ１１からスイッチング素子Ｑ２１のドレインに流れる放電電流Ｉｑ２１が徐々に上昇する。この放電電流Ｉｑ２１は、トランジスタＱ２２のベース電流となるため、トランジスタＱ２２のコレクタ電流も徐々に上昇する。このように、コンデンサＣ１，Ｃ１１に充電されていた電荷は、スイッチング素子Ｑ２１、トランジスタＱ２２を介して、コンデンサＣ２１と抵抗Ｒ２２とによって決まる時定数で放電される。
　而して、ターンオフ時における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２は、小さい傾きで緩やかに低下する（図９中の期間Ｔ２）。
　双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２とドレイン－ソース間のオン抵抗Ｒｏｎとの関係は、図１０に示す特性を有しており、駆動電圧Ｖｇ１，Ｖｇ２が０（Ｖ）から上昇する過程において、オン抵抗Ｒｏｎが急激に低下する領域Ｙ１が低電圧時に存在する。このオン抵抗Ｒｏｎの急激な変化は、双方向スイッチ素子４のドレイン－ソース間の電圧、ドレイン電流の急峻な変化を引き起こし、高調波ノイズが増大する要因となる。
　そこで本実施形態では、上述のように、ターンオフ回路３２に、コンデンサＣ２１と抵抗Ｒ２２との並列回路（第２のコンデンサと抵抗との並列回路）とスイッチング素子Ｑ２１（第３のスイッチング素子）とを設けている。そして、ターンオフ時における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２を、小さい傾きで緩やかに低下させることによって、双方向スイッチ素子４のオン抵抗の急激な変化を抑制し、高調波ノイズを低減させている。
　また、図１１に示すように、ターンオフ回路３２の抵抗Ｒ２２にダイオードＤ２２（第３のダイオード）を直列接続し、抵抗Ｒ２２とダイオードＤ２２との直列回路を、コンデンサＣ２１に並列接続してもよい。ダイオードＤ２２は、コンデンサＣ２１の放電経路を順方向にして接続される。
　図１２Ａ～１２Ｄは、各部の波形を示しており、図１１に示すターンオフ回路３２（ダイオードＤ２２有り）を用いた場合の波形を実線で示し、図４に示すターンオフ回路３２（ダイオードＤ２２無し）を用いた場合の波形を一点鎖線で示す。
　まず、図１１に示すターンオフ回路３２を用いた場合、制御信号Ｘ１がＨレベルからＬレベルに切り替わると、抵抗Ｒ２２およびダイオードＤ２２を介してコンデンサＣ２１が放電する。そして、スイッチング素子Ｑ２１の駆動電圧Ｖｇ２１（コンデンサＣ２１の両端電圧）が負電圧から「０」に向かって、コンデンサＣ２１と抵抗Ｒ２２との時定数で上昇する。このとき、ダイオードＤ２２を設けたことによって、スイッチング素子Ｑ２１の駆動電圧Ｖｇ２１は、ダイオードＤ２２がない場合（図４参照）に比べて、ダイオードＤ２２の順方向電圧Ｖｆ（約０．７Ｖ）だけ低くなる。したがって、コンデンサＣ１，Ｃ１１からスイッチング素子Ｑ２１のドレインに流れる放電電流Ｉｑ２１は、ダイオードＤ２２がない場合に比べて小さくなり、トランジスタＱ２２のコレクタ電流も、ダイオードＤ２２がない場合に比べて小さくなる。
　而して、ターンオフ時における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２は、ダイオードＤ２２がない場合に比べて、小さい傾きで緩やかに低下する。すなわち、双方向スイッチ素子４のオン抵抗の急激な変化をさらに抑制し、高調波ノイズをさらに低減させることが可能になる。
　　（実施形態２）
　図１３は、本実施形態における制御回路（制御部）１の構成を示し、制御回路１は、発振器１２と、遅延回路１３と、Ｄ／Ａコンバータ１４と、コンパレータ１５とで構成される。
　そして、図１４Ａ～１４Ｅに示すように、発振器１２は、外部から入力される制御信号Ｘ１がＨレベルのとき、コンパレータ１５の非反転入力端子に対して正弦波信号Ｘ２を出力する。さらに、遅延回路１３は、制御信号Ｘ１がＬレベルの場合、Ｌレベルの信号を出力し、制御信号Ｘ１がＬレベルからＨレベルに切り替わった場合、制御信号Ｘ１の切替タイミングから遅延時間Ｔｄ遅れてＬレベルからＨレベルに切り替わる遅延信号Ｘ３を出力する。Ｄ／Ａコンバータ１４は、遅延信号Ｘ３がＬレベルの場合、閾値電圧Ｖ４の閾値信号Ｘ４（図１４Ｂ中の一点鎖線）を出力し、遅延信号Ｘ３がＨレベルの場合、閾値電圧Ｖ５の閾値信号Ｘ４を出力する。ここで、閾値電圧Ｖ４＞閾値電圧Ｖ５の大小関係に設定される。
　コンパレータ１５は、正弦波信号Ｘ２と閾値信号Ｘ４とを比較し、比較結果に応じたデューティ比の駆動信号Ｖｐを、スイッチング素子Ｑ１のゲートに出力する。駆動信号Ｖｐは、制御信号Ｘ１がＨレベルに切り替わってから遅延時間Ｔｄが経過するまで、Ｈレベルの期間（オンデューティ）が短く、遅延時間Ｔｄが経過した後、Ｈレベルの期間（オンデューティ）が長くなる。
　したがって、双方向スイッチ素子４のターンオン期間内にコンデンサＣ１Ａ（Ｃ１Ｂ）に供給されるエネルギーは、遅延時間Ｔｄが経過するまで抑制され、遅延時間Ｔｄが経過した後に増大する。
　而して、図１４Ｅに示すように、ターンオン期間内における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２は、遅延時間Ｔｄが経過するまで、小さい傾きで緩やかに上昇する。そして、遅延時間Ｔｄが経過した後、大きい傾きで急激に上昇して、双方向スイッチ素子４のオン抵抗Ｒｏｎが十分に低くなる駆動電圧Ｖｇ０（図１０参照）まで達する。すなわち、双方向スイッチ素子４のターンオン期間内にスイッチング素子Ｑ１のオンデューティを変化させることによって、オンデューティを変化させる前後において、双方向スイッチ素子４のゲートに供給される駆動電力を増大させている。
　このように、ターンオン期間内における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２を、最初は徐々に上昇させることによって、双方向スイッチ素子４のオン抵抗の急激な変化を抑制し、高調波ノイズを低減させている。
　また、図１４Ｅの一点鎖線Ｚ１に示すように、駆動電圧Ｖｇ１，Ｖｇ２を、ターンオン時から小さい一定の傾きで直線状に駆動電圧Ｖｇ０まで上昇させた場合、ターンオンに要する時間が長くなってしまう。したがって、スイッチングの制御性が悪化し、さらにはスイッチング損失が増加する虞がある。
　そこで、本実施形態では、遅延時間Ｔｄが経過した後、駆動電圧Ｖｇ１，Ｖｇ２を大きい傾きで急激に上昇させることによって、ターンオンに要する時間を短縮させており、スイッチングの制御性の向上と、スイッチング損失の抑制を可能にしている。
　また、制御部１は、外部から入力されるデューティ信号に基づいて、スイッチング素子Ｑ１のゲートへ出力する駆動信号Ｖｐのデューティ比を可変制御してもよい。
　　（実施形態３）
　図１８に、本実施形態におけるターンオン回路３１の概略構成を示す。
　本実施形態のターンオン回路３１は、コンデンサＣ１（第１のコンデンサ；前段コンデンサ）に接続された定電流回路５１と、定電流回路５１に接続された低ノイズ化回路５２とを備える。本実施形態の低ノイズ化回路５２は、コンデンサＣ５１（後段コンデンサ）と、抵抗Ｒ５１（第６の抵抗）及びツェナダイオードＺＤ５１（第２のツェナダイオード）の並列回路と、からなる。コンデンサＣ５１は、定電流回路５１を介して、コンデンサＣ１に並列に接続されている。抵抗Ｒ５１とツェナダイオードＺＤ５１との並列回路は、定電流回路５１の出力端と双方向スイッチ素子４のゲートＧ１（Ｇ２）との間に、接続されている。詳しくは、ツェナダイオードＺＤ５１のカソードが定電流回路５１の出力端（コンデンサＣ５１の正極側）に接続され、ツェナダイオードＺＤ５１のアノードが双方向スイッチ素子４のゲートＧ１（Ｇ２）に接続されている。ツェナダイオードＺＤ５１としては、抵抗Ｒ５１の抵抗値と定電流回路５１の出力電流値の積よりも、小さなツェナ電圧を有するツェナダイオードを用いる。定電流回路５１は、コンデンサＣ１とコンデンサＣ５１との間に接続され、コンデンサＣ５１の正極側に一定の電流を出力するよう構成されている。定電流回路５１は、半導体スイッチ素子（双方向スイッチ素子４）の制御端子（ゲートＧ１（Ｇ２））へ供給する電流を一定にするよう構成されている。つまり、本実施形態のターンオン回路３１は、安定駆動時において、ゲートＧ１（Ｇ２）に一定の電流を出力するよう構成されている。
　ここで、接合ゲート型のＦＥＴを定電圧駆動するときの定電圧駆動装置Ｄｖの動作と、接合ゲート型のＦＥＴを定電流駆動するときの定電流駆動装置Ｄｉの動作について、図１９Ａ～１９Ｃを参照して説明する。
　図１９Ａに示すような接合ゲート型のＦＥＴでは、ゲートＧ－ソースＳ間はダイオード構造となっている。そして、ＦＥＴパッケージでは、ソースＳ－出力端子Ｕ間に、ソース側の寄生抵抗Ｒｓ（例えば、半導体チップ上の配線抵抗や半導体パッケージの抵抗）が存在する。このため、ソースＳ－ドレインＤ間に電流（素子電流Ｉｄと称する）が流れているときには、素子電流Ｉｄに応じた電圧（Ｉｄ×Ｒｓ）が、寄生抵抗Ｒｓに発生する。従って、駆動電圧Ｖｇ（ゲートＧ－出力端子Ｕ間の電圧）とゲート－ソース間電圧Ｖｇｓ（ゲートＧ－ソースＳ間の電圧）との間の関係は、「Ｖｇ＝Ｖｇｓ＋Ｉｄ×Ｒｓ」と表される。
　また接合ゲート型のＦＥＴでは、図１９Ｂに示すように、ゲート－ソース間電圧Ｖｇｓの大きさに応じて、素子電流Ｉｄの最大値が決定される。図１９Ｂでは、ゲート－ソース間電圧ＶｇｓがＶｇｓ１，Ｖｇｓ２，Ｖｇｓ３（Ｖｇｓ１＜Ｖｇｓ２＜Ｖｇｓ３）のそれぞれの場合における、ドレイン－ソース間にかかる電圧Ｖｄｓ（横軸）と素子電流Ｉｄ（縦軸）との関係を表している。図１９Ｂに示すように、ゲート－ソース間電圧Ｖｇｓが高くなるほど、素子電流Ｉｄの最大値が大きくなる。
　また接合ゲート型のＦＥＴでは、図１９Ｃに示すように、ゲート－ソース間電圧Ｖｇｓが大きくなるほどゲート電流Ｉｇが増加する特性を有している。
　ここで、素子電流Ｉｄの最大値として、例えば「ＩＤ１」を確保する場合を考える。この場合には、図１９Ｂに示唆されるように、所定値以上のゲート－ソース間電圧Ｖｇｓを印加する必要がある。ここでは、このゲート－ソース間電圧Ｖｇｓの上記所定値を「Ｖａ１」とする。なお、ゲート－ソース間電圧Ｖｇｓが「Ｖａ１」のときのゲート電流Ｉｇは、図１９Ｃに示すように「Ｉａ１」である。
　図１９Ａ～１９Ｃより、接合ゲート型のＦＥＴを定電圧駆動する時（駆動装置Ｄｖによって、ゲートＧ－出力端子Ｕ間に一定の駆動電圧を印加する時）に、素子電流Ｉｄの最大値として「ＩＤ１」を確保するためには、駆動電圧Ｖｇ（＝Ｖｇｓ＋Ｉｄ×Ｒｓ）を「Ｖａ１＋ＩＤ１×Ｒｓ」以上とする必要がある（つまり、素子電流Ｉｄの最大値として「ＩＤ１」を確保するためには、駆動装置Ｄｖの駆動電圧を少なくとも「Ｖａ１＋ＩＤ１×Ｒｓ」に設定する必要がある）。この定電圧駆動装置ＤｖでＦＥＴを駆動し、素子電流Ｉｄとして「ＩＤ１」を流すときには、駆動電力（ゲートで消費される電力）は「Ｐａ１≡Ｉａ１×（Ｖａ１＋ＩＤ１×Ｒｓ）」となる。
　また、この状態から、素子電流Ｉｄが減少して例えばほぼ「０」になると、寄生抵抗Ｒｓで発生する電圧はほぼ「０」になる。このとき、ゲート－ソース間電圧Ｖｇｓは、駆動装置Ｄｖの駆動電圧Ｖｇ＝Ｖａ１＋ＩＤ１×Ｒｓと等しくなる（即ち、ゲート－ソース間電圧Ｖｇｓは、ＩＤ１×Ｒｓだけ増加することになる）。従って、ゲート電流Ｉｇは、素子電流Ｉｄの減少に応じて図１９Ｃに示す特性曲線に従って指数関数的に増加し、「Ｉａ２（＞Ｉａ１）」となる。このときの駆動電力は、「Ｉａ２×（Ｖａ１＋ＩＤ１×Ｒｓ）」となり、「Ｐａ１」よりも大きくなる。
　つまり、ＦＥＴに素子電流Ｉｄとして「ＩＤ１」を流させることができる定電圧駆動装置Ｄｖでは、駆動電力は「Ｐａ１」以上になる。
　一方、接合ゲート型のＦＥＴを定電流駆動する時（駆動装置Ｄｉによって、ゲートに一定のゲート電流を流す時）には、ゲート－ソース間のダイオード構造は定電流でバイアスされる。よって、ゲート－ソース間電圧Ｖｇｓは素子電流Ｉｄに依存せず一定に保たれる。このため、ＦＥＴを定電流駆動するときに、素子電流Ｉｄの最大値として「ＩＤ１」を確保するためには、ゲート電流Ｉｇとして、ゲート－ソース間電圧Ｖｇｓが「Ｖａ１」となる電流「Ｉａ１」を流せばよいことになる。このとき、駆動装置ＤｉからＦＥＴ（ゲートＧ－出力端子Ｕ間）に印加される駆動電圧Ｖｇは「Ｖａ１＋Ｉｄ×Ｒｓ」となり、ドレイン電流Ｉｄが「ＩＤ１」のとき最大値「Ｖａ１＋ＩＤ１×Ｒｓ」となる。このときの駆動電力は、「Ｉａ１×（Ｖａ１＋ＩＤ１×Ｒｓ）＝Ｐａ１」である。
　また、素子電流Ｉｄが「ＩＤ１」よりも小さい場合には、駆動電力は「Ｉａ１×（Ｖａ１＋Ｉｄ×Ｒｓ）」となり、「Ｐａ１」よりも小さくなる。
　つまり、ＦＥＴに素子電流Ｉｄとして「ＩＤ１」を流させることができる定電流駆動装置Ｄｉでは、駆動電力は「Ｐａ１」以下になる。
　このように、定電流駆動のほうが、定電圧駆動よりも駆動電力を小さくすることができる。
　本実施形態のターンオン回路３１は、制御端子に一定の電流を出力するよう構成されているので、定電圧駆動の場合よりも駆動電力（消費電力）を低減することができる。
　また、本実施形態のターンオン回路３１は、低ノイズ化回路５２を備えている。以下、本実施形態のターンオン回路３１の動作について、図２０を用いて説明する。
　図２０の横軸は時間、縦軸は電圧を表す。図２０中において、“Ｘ”は、定電流回路５１からの出力電圧の時間変化を示す。図２０中において、“Ｙ”は、低ノイズ化回路５２からの出力電圧（即ち、駆動電圧Ｖｇ１（Ｖｇ２））の時間変化を示す。また、図２０中において、“Ｚ”は、双方向スイッチ素子４に抵抗性負荷Ｌｒを接続した場合（図６参照）における、双方向スイッチ素子４の両端間の電圧ＶＬの時間変化を示す。
　図２０の“Ｘ”に示すように、定電流回路５１からの出力電圧は、時間経過に応じてほぼ一定の傾きで増加する。
　一方、図２０中の“Ｙ”に示すように、低ノイズ化回路５２からの出力電圧は、双方向スイッチ素子４のスレッショルド電圧を超えるまではほぼ一定の傾きで増加する。駆動電圧Ｖｇ１（Ｖｇ２）がスレッショルド電圧を超えると、ドレイン－ソース間のオン抵抗Ｒｏｎが急激に低下するので（図１０参照）、高調波ノイズが増大する可能性がある。ここで、本実施形態のターンオン回路３１は、双方向スイッチ素子４のゲートチャージ特性により、駆動電圧Ｖｇ１（Ｖｇ２）が双方向スイッチ素子４のスレッショルド電圧に達したときに、駆動電圧Ｖｇ１（Ｖｇ２）の時間変化が小さくなる。又、本実施形態のターンオン回路３１は抵抗Ｒ５１を備えているので、駆動電圧Ｖｇ１，Ｖｇ２の時間変化が小さくなる期間を抵抗Ｒ５１により制御（すなわち、オン抵抗Ｒｏｎの時間変化量を抵抗Ｒ５１により制御）できる（図２０中の“Ａ”で示す領域）。従って、ターンオン時のノイズを低減することができる。
　つまり、本実施形態の低ノイズ化回路５２は、半導体スイッチ素子（双方向スイッチ素子４）をターンオンさせる際に制御端子（ゲートＧ１（Ｇ２））の入力インピーダンスを高くするよう構成されている。具体的には、本実施形態の低ノイズ化回路５２は、定電流回路５１の出力端側に直列接続された抵抗Ｒ５１と、定電流回路５１の出力端側で第１のコンデンサ（コンデンサＣ１）と並列に接続された、後段コンデンサ（コンデンサＣ５１）とを備える。この構成により、本実施形態では、ターンオン時のノイズを低減することができる。
　また、本実施形態の低ノイズ化回路５２は、半導体スイッチ素子の制御端子に印加される電圧の変化に応じて、当該制御端子の入力インピーダンスを変化させるよう構成されている。具体的には、本実施形態の低ノイズ化回路５２は、抵抗Ｒ５１に並列に接続されたツェナダイオードＺＤ５１をさらに備えている。従って、抵抗Ｒ５１に印加される電圧がツェナダイオードＺＤ５１のツェナ電圧を超えると、定電流回路５１からツェナダイオードＺＤ５１を通って電流が流れるようになる。つまり、ターンオン時点から十分に時間が経過した後（安定駆動時）では、定電流回路５１からの電流が、抵抗Ｒ５１とツェナダイオードＺＤ５１との並列回路を通って、ゲートＧ１（Ｇ２）に流れることになる。
　例えば、抵抗Ｒ５１として抵抗値が５．１ｋΩの抵抗を用い、定電流回路５１が５ｍＡの定電流を出力する場合を考える。ツェナダイオードＺＤ５１がない場合には、安定駆動時において、抵抗Ｒ５１で約２５Ｖの電圧が発生することになる。これに対し、例えばツェナ電圧が３．６ＶであるツェナダイオードＺＤ５１を用いた場合には、安定駆動時において、抵抗Ｒ５１で発生する電圧は約３．６Ｖとなる。従って、抵抗Ｒ５１での消費電力は、ツェナダイオードＺＤ５１がないときに比べて低減される。
　このように本実施形態では、ツェナダイオードＺＤ５１を設けることによって、安定駆動時の消費電力を低減することができる。
　なお、図２１に示すように、低ノイズ化回路５２として、定電流回路５１に直列接続された抵抗Ｒ５１と、抵抗Ｒ５１に並列に接続されたスイッチング素子Ｑ５１（第４のスイッチング素子）と、コンバータ部２の出力開始時点から所定時間経過後にスイッチング素子Ｑ５１をオフからオンに切り換える遅延回路５３と、からなる回路を用いてもよい。遅延回路５３は、コンバータ部２の出力開始時点から所定時間経過後に、スイッチング素子Ｑ５１をオフからオンに切り換えるよう構成されている。
　つまり、図２１に示す低ノイズ化回路５２は、図１８の例と同様に、半導体スイッチ素子（双方向スイッチ素子４）をターンオンさせる際に制御端子（ゲートＧ１（Ｇ２））の入力インピーダンスを高くするよう構成されている。
　また、図２１に示す低ノイズ化回路５２は、半導体スイッチ素子の制御端子への駆動電力の供給を開始した時点から、所定時間経過後に、制御端子の入力インピーダンスを低くするよう構成されている。具体的には、この例の低ノイズ化回路５２は、抵抗Ｒ５１に並列に接続されたスイッチング素子Ｑ５１と、コンバータ部２の出力開始時点から所定時間経過後にスイッチング素子Ｑ５１をオフからオンに切り換える遅延回路５３とを、さらに備える。
　この例でも、コンバータ部２の出力開始直後では、定電流回路５１からの電流は抵抗Ｒ５１を通ってゲートＧ１（Ｇ２）に流れる。従って、ターンオン時のノイズを低減することができる。また、安定駆動時には、定電流回路５１からの電流が、抵抗Ｒ５１とスイッチング素子Ｑ５１との並列回路を通ってゲートＧ１（Ｇ２）に流れることになる。従って、抵抗Ｒ５１での消費電力は、スイッチング素子Ｑ５１がないときに比べて低減される。
　従って、スイッチング素子Ｑ５１を設けることによって、安定駆動時の消費電力を低減することができる。
　なお、図２２に示すように、双方向スイッチ素子４の一対のトランジスタ４１，４２それぞれに対してターンオン回路３１（３１Ａ，３１Ｂ）を設けた駆動装置において、両方のターンオン回路３１Ａ，３１Ｂに、上記で説明した低ノイズ化回路５２（５２Ａ，５２Ｂ）を設けてもよい。つまり、半導体スイッチ素子（双方向スイッチ素子４）は、一対のトランジスタ４１，４２の制御端子の各々（ゲートＧ１，Ｇ２）に、対応する低ノイズ化回路５２（５２Ａ，５２Ｂ）が接続される。図１５に示すように、トランジスタ４２の出力端子Ｕ２が直流電圧Ｖｃｃの高電圧側に接続されている場合には、ハイサイド（高電圧側）の制御端子（ゲートＧ２）に接続される低ノイズ化回路５２Ｂは、双方向スイッチ素子４のハイサイドの出力端子Ｕ２と制御端子（ゲートＧ２）との間に接続される。また、ローサイド（低電圧側）の制御端子（ゲートＧ１）に接続される低ノイズ化回路５２Ａは、双方向スイッチ素子４のローサイドの出力端子Ｕ１と制御端子（ゲートＧ１）との間に接続される。これにより、駆動装置全体として、低ノイズ化を実現することができる。また、図２２には、低ノイズ化回路５２Ａ（５２Ｂ）として抵抗Ｒ５１Ａ（Ｒ５１Ｂ）とコンデンサＣ５１Ａ（Ｃ５１Ｂ）とだけを図示しているが、上記図１８，２１に示すツェナダイオードＺＤ５１やスイッチング素子Ｑ５１を設けてもよい。なお、図２２の例では、一対のトランジスタ４１，４２それぞれに対して、第１のコンデンサＣ１（Ｃ１Ａ，Ｃ１Ｂ）及びターンオフ回路３２（３２Ａ，３２Ｂ）も設けてある。
　本実施形態の定電流回路５１は、例えば図２３に示す回路で構成されていてもよい。すなわち、定電流回路５１は、ダイオードＤ１（コンデンサＣ１の正極側）に直列接続された抵抗Ｒ５２（第７の抵抗）とｐｎｐ形のトランジスタＱ５２（第３のトランジスタ）との直列回路を備える。トランジスタＱ５２のベースは、抵抗Ｒ５３を介してコンデンサＣ１の負極側に接続される。また、コンデンサＣ１の正極側とトランジスタＱ５２のベースとの間には、ツェナダイオードＺＤ５２（第３のツェナダイオード）が接続される。詳しくは、ツェナダイオードＺＤ５２のアノードがトランジスタＱ５２のベースに接続され、ツェナダイオードＺＤ５２のカソードがコンデンサＣ１の正極側に接続される。
　この定電流回路５１では、トランジスタＱ５２のエミッタ－ベース間電圧と抵抗Ｒ５２にかかる電圧との和が、ツェナダイオードＺＤ５２のツェナ電圧と等しくなる。従って、この定電流回路５１は、抵抗Ｒ５２の抵抗値をＲ、トランジスタＱ５２のエミッタ－ベース間電圧をＶｂｅ（約０．７Ｖ）、ツェナダイオードＺＤ５２のツェナ電圧をＶｚとすると、Ｉｇ＝（Ｖｚ－Ｖｂｅ）／Ｒの定電流を出力する。
　双方向スイッチ素子４のトランジスタ４１（４２）の駆動電圧Ｖｇ１（Ｖｇ２）は、トランジスタ４１（４２）のゲート部分のｐｎ接合に印加されるため、ゲートＧ１（Ｇ２）を定電流で駆動すると、温度に対して負の特性をもつ。すなわち、双方向スイッチ素子４のトランジスタ４１（４２）は、駆動電流Ｉｇ１（Ｉｇ２）が一定の条件において、温度が上昇すると駆動電圧Ｖｇ１（Ｖｇ２）が低下する。
　ここで、本実施形態の定電流回路５１は、トランジスタＱ５２とツェナダイオードＺＤ５２とを備えている。トランジスタのエミッタ－ベース間の温度特性は、約－２．０ｍＶ／℃であり、一方ツェナダイオードにおいてツェナ電圧が５Ｖ程度のものは、温度特性はほぼ０ｍＶ／℃になる。従って、本実施形態の定電流回路５１（図２３参照）では、温度が上昇すると、トランジスタＱ５２のエミッタ－ベース間電圧Ｖｂｅが減少する。これによって、温度が上昇すると、定電流回路５１から出力される電流の一定値が増大する。すなわち、本実施形態の定電流回路５１は、正の温度特性を有している。これにより、トランジスタ４１（４２）の駆動電圧Ｖｇ１（Ｖｇ２）の温度特性を補償することができる。
　つまり、本実施形態では、トランジスタＱ５２とツェナダイオードＺＤ５２とを用いて定電流回路５１を構成することで、簡単な構成で、双方向スイッチ素子４（トランジスタ４１，４２）の温度特性を補償することができる。
　１　制御部
　２　コンバータ部
　３　駆動部
　４　双方向スイッチ素子（半導体スイッチ素子）
　３１Ａ，３１Ｂ　ターンオン回路
　３２Ａ，３２Ｂ　ターンオフ回路
　Ｃ１Ａ，Ｃ１Ｂ　コンデンサ（第１のコンデンサ）
　Ｑ１　スイッチング素子（第１のスイッチング素子）

Claims (17)

  1. 　第１のスイッチング素子を具備し、この第１のスイッチング素子をオン・オフすることによって、所望の直流電圧を出力するコンバータ部と、
    　前記第１のスイッチング素子のオン・オフを制御する制御部と、
    　前記コンバータ部の出力によって充電される第１のコンデンサと、
    　前記第１のコンデンサに蓄積した電荷を用いて半導体スイッチ素子の制御端子に駆動電力を供給し、前記半導体スイッチ素子をターンオンさせるターンオン回路と、
    　前記制御部が前記第１のスイッチング素子のオン・オフ動作を停止させた場合に、前記第１のコンデンサを放電させて、前記半導体スイッチ素子をターンオフさせるターンオフ回路と
    　を備えることを特徴とする半導体スイッチ素子の駆動装置。
  2. 　前記ターンオン回路は、一定の電流を出力するよう構成された定電流回路を備えることを特徴とする請求項１記載の半導体スイッチ素子の駆動装置。
  3. 　前記ターンオン回路は、ターンオン時のノイズを低減するための低ノイズ化回路をさらに備え、
    　前記低ノイズ化回路は、前記半導体スイッチ素子をターンオンさせる際に、当該半導体スイッチ素子の前記制御端子の入力インピーダンスを高くするよう構成された
    　ことを特徴とする請求項２記載の半導体スイッチ素子の駆動装置。
  4. 　前記低ノイズ化回路は、さらに、前記半導体スイッチ素子の前記制御端子に印加される電圧の変化に基づいて、当該制御端子の入力インピーダンスを変化させるよう構成されたことを特徴とする請求項３記載の半導体スイッチ素子の駆動装置。
  5. 　前記低ノイズ化回路は、さらに、前記半導体スイッチ素子の前記制御端子への駆動電力の供給を開始した時点から、所定時間経過後に、当該制御端子の入力インピーダンスを低くするよう構成されたことを特徴とする請求項３記載の半導体スイッチ素子の駆動装置。
  6. 　前記半導体スイッチ素子は、制御端子を各々に設けた一対のトランジスタを直列接続して、双方向に導通可能に構成され、
    　前記駆動装置は、一対の前記低ノイズ化回路を備え、
    　前記一対のトランジスタの前記制御端子の各々に、対応する前記低ノイズ化回路が接続される
    　ことを特徴とする請求項３乃至５いずれか記載の半導体スイッチ素子の駆動装置。
  7. 　前記定電流回路は、正の温度特性を有することを特徴とする請求項２乃至６記載の半導体スイッチ素子の駆動装置。
  8. 　前記定電流回路はツェナダイオードとトランジスタとを備え、前記定電流回路の正の温度特性は、前記ツェナダイオードと前記トランジスタとの温度特性差によって構成されることを特徴とする請求項７記載の半導体スイッチ素子の駆動装置。
  9. 　前記ターンオン回路は、前記半導体スイッチ素子の前記制御端子へ供給する電流が所定値を超えないように制限する電流制限回路を備えることを特徴とする請求項１記載の半導体スイッチ素子の駆動装置。
  10. 　前記第１のコンデンサは、前記コンバータ部の出力端側に並列に接続された前段コンデンサからなり、
    　前記ターンオン回路は後段コンデンサを備え、
    　前記前段コンデンサは、前記後段コンデンサより前記コンバータ部の出力端側に配置され、
    　前記ターンオン回路は、前記前段コンデンサの両端電圧が所定電圧未満ではオフし、前記前段コンデンサの両端電圧が所定電圧以上になるとオンするスイッチ部を備え、
    　前記後段コンデンサは、前記スイッチ部を介して前記前段コンデンサに並列接続される
    　ことを特徴とする請求項１または９記載の半導体スイッチ素子の駆動装置。
  11. 　前記制御部は、前記半導体スイッチのターンオン期間内に前記第１のスイッチング素子のオンデューティを変化させることによって、前記オンデューティを変化させる前後において、前記半導体スイッチの制御端子に供給される駆動電力を増大させることを特徴とする請求項１、９、１０のいずれか記載の半導体スイッチ素子の駆動装置。
  12. 　前記ターンオフ回路は、前記第１のコンデンサに並列接続された第２のスイッチング素子を備え、前記第２のスイッチング素子がオンすることによって、前記第１のコンデンサを放電させて、前記半導体スイッチ素子をターンオフさせた後、前記第１のコンデンサの両端電圧が所定電圧まで低下した時点で、前記第２のスイッチング素子をオフすることを特徴とする請求項１乃至１１いずれか記載の半導体スイッチ素子の駆動装置。
  13. 　前記第２のスイッチング素子にツェナダイオードが直列接続され、前記ツェナダイオードと前記第２のスイッチング素子との直列回路が、前記第１のコンデンサに並列接続されることを特徴とする請求項１２記載の半導体スイッチ素子の駆動装置。
  14. 　前記ターンオフ回路は、前記コンバータ部の出力端間に接続された第２のコンデンサと抵抗との並列回路と、この並列回路の両端電圧によって駆動されるデプレッション型の第３のスイッチング素子とを備えて、前記第１のコンデンサの放電電流は、前記第３のスイッチング素子のオン抵抗が小さいほど大きくなることを特徴とする請求項１乃至１３いずれか記載の半導体スイッチ素子の駆動装置。
  15. 　前記抵抗にダイオードが直列接続され、前記抵抗と前記ダイオードとの直列回路が、前記第２のコンデンサに並列接続されることを特徴とする請求項１４記載の半導体スイッチ素子の駆動装置。
  16. 　前記半導体スイッチ素子は、ワイドバンドギャップ半導体で構成されることを特徴とする請求項１乃至１５いずれか記載の半導体スイッチ素子の駆動装置。
  17. 　前記半導体スイッチ素子は、制御端子を各々に設けた一対のトランジスタを直列接続して、双方向に導通可能に構成され、
    　前記第１のコンデンサと前記ターンオン回路と前記ターンオフ回路とを備える駆動部を、前記トランジスタ毎に設けた
    　ことを特徴とする請求項１乃至１６いずれか記載の半導体スイッチ素子の駆動装置。
PCT/JP2012/050414 2011-01-14 2012-01-12 半導体スイッチ素子の駆動装置 Ceased WO2012096321A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US13/976,128 US8810287B2 (en) 2011-01-14 2012-01-12 Driver for semiconductor switch element
KR1020137021349A KR101541632B1 (ko) 2011-01-14 2012-01-12 반도체 스위치 소자의 구동 장치
EP12734032.1A EP2665169A1 (en) 2011-01-14 2012-01-12 Apparatus for driving semiconductor switch element
CN201280005352.5A CN103329412B (zh) 2011-01-14 2012-01-12 半导体开关元件的驱动设备
JP2012552748A JP5616980B2 (ja) 2011-01-14 2012-01-12 半導体スイッチ素子の駆動装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011006284 2011-01-14
JP2011-006284 2011-01-14

Publications (1)

Publication Number Publication Date
WO2012096321A1 true WO2012096321A1 (ja) 2012-07-19

Family

ID=46507213

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/050414 Ceased WO2012096321A1 (ja) 2011-01-14 2012-01-12 半導体スイッチ素子の駆動装置

Country Status (6)

Country Link
US (1) US8810287B2 (ja)
EP (1) EP2665169A1 (ja)
JP (1) JP5616980B2 (ja)
KR (1) KR101541632B1 (ja)
CN (1) CN103329412B (ja)
WO (1) WO2012096321A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211568A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 ゲート駆動回路
JP2021108499A (ja) * 2017-09-25 2021-07-29 三菱電機株式会社 半導体集積回路
US20240203634A1 (en) * 2022-01-28 2024-06-20 Innoscience (suzhou) Semiconductor Co., Ltd. GaN-BASED SWITCHED-MODE POWER SUPPLY WITH PLANAR TRANSFORMER

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102801286A (zh) * 2012-08-20 2012-11-28 台达电子工业股份有限公司 开关驱动电路
US8816725B2 (en) * 2012-12-31 2014-08-26 Nxp B.V. High-voltage electrical switch by series connected semiconductor switches
US9515651B2 (en) * 2014-06-19 2016-12-06 Triune Ip Llc Galvanically isolated switch system
US9685947B2 (en) 2015-03-30 2017-06-20 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
WO2016159948A1 (en) 2015-03-30 2016-10-06 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
FR3036013B1 (fr) * 2015-05-07 2019-01-25 Ge Energy Power Conversion Technology Limited Circuit d'attaque de grille pour reduire le couplage parasite
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US9997317B2 (en) * 2015-10-22 2018-06-12 General Electric Company Isolated control circuit and driver for micro-electromechanical system switch
LU93124B1 (en) * 2016-06-27 2018-01-09 Iee Sa Capacitive measurement circuit with offset compensation
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
DE102016217494A1 (de) * 2016-09-14 2018-03-15 Siemens Aktiengesellschaft Verfahren zum Betreiben eines Stromrichters sowie danach arbeitender Stromrichter
KR102423070B1 (ko) * 2017-05-02 2022-07-21 삼성전자주식회사 대기 상태시 오프되는 무선 전력 송신 장치 및 그 무선 전력 송신 장치를 포함하는 전자 장치
US11004942B2 (en) * 2017-12-30 2021-05-11 Texas Instruments Incorporated Controlling bi-directional switching devices
US10892591B2 (en) * 2018-04-03 2021-01-12 Fermi Research Alliance, Llc High speed driver for particle beam deflector
EP3561981A1 (de) 2018-04-27 2019-10-30 Siemens Aktiengesellschaft Verfahren zur reduktion eines temperaturanstiegs bei einem steuerbaren schaltelement
KR102423888B1 (ko) * 2018-08-13 2022-07-20 주식회사 엘지에너지솔루션 스위치 제어 장치
US11799372B2 (en) * 2018-11-12 2023-10-24 Sumitomo Electric Industries, Ltd. Driving apparatus and driving method for semiconductor switch, power conversion apparatus, and vehicle
CN112311254B (zh) * 2019-07-29 2021-09-03 光宝电子(广州)有限公司 桥式整流器
JP7779650B2 (ja) * 2020-11-19 2025-12-03 株式会社京三製作所 スイッチングモジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715949A (ja) * 1993-06-28 1995-01-17 Fuji Electric Co Ltd 電力変換装置のゲート駆動回路
JP2638625B2 (ja) * 1988-09-21 1997-08-06 日本インター株式会社 Ｍｏｓ−ｆｅｔゲート駆動回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3623181B2 (ja) * 2001-08-27 2005-02-23 オリジン電気株式会社 高電圧半導体スイッチ装置および高電圧発生装置
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
US7236041B2 (en) * 2005-08-01 2007-06-26 Monolithic Power Systems, Inc. Isolated gate driver circuit for power switching devices
JP4682173B2 (ja) * 2007-07-12 2011-05-11 株式会社日立製作所 電圧駆動型半導体素子のドライブ回路及びインバータ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638625B2 (ja) * 1988-09-21 1997-08-06 日本インター株式会社 Ｍｏｓ−ｆｅｔゲート駆動回路
JPH0715949A (ja) * 1993-06-28 1995-01-17 Fuji Electric Co Ltd 電力変換装置のゲート駆動回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211568A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 ゲート駆動回路
JP2021108499A (ja) * 2017-09-25 2021-07-29 三菱電機株式会社 半導体集積回路
US12243857B2 (en) 2017-09-25 2025-03-04 Mitsubishi Electric Corporation Semiconductor integrated circuit
US20240203634A1 (en) * 2022-01-28 2024-06-20 Innoscience (suzhou) Semiconductor Co., Ltd. GaN-BASED SWITCHED-MODE POWER SUPPLY WITH PLANAR TRANSFORMER

Also Published As

Publication number Publication date
US8810287B2 (en) 2014-08-19
JPWO2012096321A1 (ja) 2014-06-09
EP2665169A1 (en) 2013-11-20
KR101541632B1 (ko) 2015-08-03
CN103329412B (zh) 2015-07-29
JP5616980B2 (ja) 2014-10-29
KR20130118368A (ko) 2013-10-29
CN103329412A (zh) 2013-09-25
US20130271187A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
JP5616980B2 (ja) 半導体スイッチ素子の駆動装置
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
US9496864B2 (en) Gate drive circuit and method of operating same
JP2011211836A (ja) スイッチングデバイス駆動装置および半導体装置
KR20110123169A (ko) 스위칭 게이트 드라이브
JP6417546B2 (ja) ゲート駆動回路およびそれを用いた電力変換装置
US10637465B2 (en) Driving device and switching device
JP2008278552A (ja) ブリッジ回路における縦型ｍｏｓｆｅｔ制御方法
US20180191339A1 (en) Gate Driver Controlling a Collector to Emitter Voltage Variation of an electronic Switch and Circuits Including the Gate Driver
US20100134179A1 (en) Circuit arrangement including voltage supply circuit
CN111758210B (zh) 整流电路以及电源装置
US20200036371A1 (en) Driving device and switching device
WO2019207977A1 (ja) ゲート駆動回路およびゲート駆動方法
JP6122542B1 (ja) アクティブクランプ回路
JP6090007B2 (ja) 駆動回路
US9712148B2 (en) Switching device driving apparatus
JP2016158457A (ja) スイッチング方式の降圧型ｄｃ−ｄｃコンバータ、及び電力変換回路
JP2018074676A (ja) ゲート駆動回路
JP2020096444A (ja) スイッチング回路
WO2023062745A1 (ja) 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置
US9431925B2 (en) Half bridge circuit, full bridge circuit constructed with half bridge circuit, and three-phase inverter circuit constructed with half bridge circuit
JP2009273244A (ja) スイッチング回路
US20170141673A1 (en) Power semiconductor element driving circuit
JP6679967B2 (ja) 半導体素子の駆動装置
CN116436450A (zh) Mos型半导体器件的栅极驱动电路和电力变换装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12734032

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012552748

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13976128

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1301003886

Country of ref document: TH

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2012734032

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20137021349

Country of ref document: KR

Kind code of ref document: A