WO2012073467A1

WO2012073467A1 - 液晶表示装置

Info

Publication number: WO2012073467A1
Application number: PCT/JP2011/006580
Authority: WO
Inventors: 小川　康行; 山本　薫
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2010-12-02
Filing date: 2011-11-25
Publication date: 2012-06-07
Anticipated expiration: 2013-06-02

Abstract

液晶表示装置（１００）は、画素電極（２０２）と、ＴＦＴ（３０２）と、前記ＴＦＴのゲートに結合された走査線（３２０）とが設けられた第１基板（１１０）と、前記走査線（３２０）と平面視で直角をなす信号線（２２２）が設けられた、前記第１基板（１１０）に対向する第２基板（１２０）と、液晶層とを備え、前記走査線（３２０）に印加されるパルスのそれぞれのオン期間は、前記液晶表示装置（１００）の１水平期間よりも長く、前記ＴＦＴ（３０２）のそれぞれは、前記ＴＦＴ（３０２）のそれぞれに対応する前記映像信号が前記信号線（２２２）に供給される前にオン状態であり、前記ＴＦＴ（３０２）を介して基準電位が前記画素電極（２０２）に印加される。

Description

液晶表示装置

　本開示は、アクティブマトリクス型の液晶表示装置に関する。

　アクティブマトリクス型の液晶パネルにおいて、走査線のオン期間を実効的に長くするために、走査線を１つ前の水平期間からオンにする、いわゆるオーバーラップ走査が提案されている。このような従来技術による液晶表示装置は、例えば特許文献１に記載されている。

特開２００６－１０６３９４号公報

　オーバーラップ走査を行っても、一時的に１ライン前のビデオ信号電圧が画素に書き込まれることとなる。一般的な液晶パネルにおいては、ドット反転もしくはライン反転の極性反転駆動を行うため、１ライン前のビデオ信号は逆極性となり、本来書き込むべき電圧を画素に充電するには時間がかかってしまう。

　そこで、本発明の目的は、駆動周波数の高い高解像度パネル等においても、高速に画素を充電でき、明るさ、コントラスト等の表示品位を向上できる液晶表示装置を提供することにある。

　本発明のある実施形態による、映像信号が表す画像を表示する液晶表示装置は、マトリクス状に配置された画素電極と、前記画素電極に結合された薄膜トランジスタ（ＴＦＴ）と、前記ＴＦＴのゲートに結合された走査線とが設けられた第１基板と、前記走査線と平面視で直角をなす信号線が設けられた、前記第１基板に対向する第２基板と、前記第１基板と前記第２基板との間に設けられた液晶層とを備え、前記走査線に印加されるパルスのそれぞれのオン期間は、前記液晶表示装置の１水平期間よりも長く、前記ＴＦＴのそれぞれは、前記ＴＦＴのそれぞれに対応する前記映像信号が信号線に供給される前に、オン状態であり、前記ＴＦＴを介して基準電位が前記画素電極に印加される。この構成により、表示品位を向上できる液晶表示装置を実現できる。

　ある実施形態によれば、前記基準電位は、前記映像信号の最大値および最小値の平均値に実質的に等しく、実質的に一定である。この構成により、より効率的な画素の駆動が実現できる。

　ある実施形態によれば、前記走査線は、第１駆動回路および第２駆動回路によって駆動される。この構成により、駆動回路を分散して配置することができる。

　ある実施形態によれば、前記第１駆動回路は、前記走査線のうち奇数番目の走査線を駆動し、前記第２駆動回路は、前記走査線のうち偶数番目の走査線を駆動する。この構成により、駆動回路を効率的に基板上に配置できる。

　ある実施形態によれば、前記走査線は、単一の駆動回路によって駆動される。この構成により、液晶表示パネルの額縁のサイズを小さくできる。

　本発明のさまざまな実施形態は、ビデオ信号を供給するバスラインを対向基板側に設けた対向マトリクス構造を利用する。この構造においては、画素ＴＦＴを介して画素電極に充電する電圧は一定のコモン電圧となる。対向マトリクス構造において、オーバーラップ走査を行うことによって、１水平期間前からコモン電圧の充電が始まり、画素に対応した水平期間と合わせて、十分な長さのオン期間を確保できる。

　対向マトリクス構造では、画素への書込み時、対向側にある信号線の電圧が変化するため、液晶容量を介して画素電極の電位変動（ノイズ）を生じえる。しかしオーバーラップ走査を行うことによって、このノイズを低減できる効果がある。そのため、より高速に画素電極の電位を安定化できる。

　上記により、駆動周波数の高い高解像度パネル等においても、画素を十分に充電できる。その結果、明るさ、コントラスト等の表示品位を改善できる。

図１は、ある実施形態による液晶表示装置を横から見た図である。図２は、液晶表示装置の斜視図である。図３は、本実施形態によるＴＦＴ基板を上から見た図である。図４は、走査線駆動回路を実現するために用いられるシフトレジスタの接続を示す図である。図５は、シフトレジスタの回路構成を示す図である。図６は、図５のシフトレジスタのさまざまな端子／ノードにおける信号を示す図である。図７は、ビデオ信号、走査線駆動回路が出力する走査信号、および画素電極に印加される電位を示す図である。図８は、液晶表示装置の各部の信号を示す図である。図９は、代替の実施形態によるＴＦＴ基板を上から見た図である。図１０は、走査線駆動回路を実現するために用いられるシフトレジスタの接続を示す図である。図１１は、図１０のシフトレジスタのさまざまな端子／ノードにおける信号を示す図である。

　本開示による液晶表示装置の例示的実施形態を、図面を用いて詳細に説明する。図面において同一又は同様の構成要素は、同じ参照符号によって表される。

　（システムの概略）
　図１は、ある実施形態による液晶表示装置１００を横から見た図である。液晶表示装置１００は、ビデオ信号線で受け取られた映像信号が表す画像を表示する。

　液晶表示装置１００は、薄膜トランジスタ（ＴＦＴ）基板１１０，対向基板１２０，液晶層１３０を含む。ＴＦＴ基板１１０は、対向基板１２０と実質的に平行である。ＴＦＴ基板１１０と、対向基板１２０とは、その間に液晶層１３０を挟んでいる。ＴＦＴ基板１１０および対向基板１２０の主面のうち、液晶層１３０に向いている面には、例えばポリイミドを含む配向膜が設けられる。

　ＴＦＴ基板１１０は、表示領域１１２，周辺回路領域１１４，１１６を含む。表示領域１１２には、マトリクス状に配置された画素が設けられる。それぞれの画素は、画素電極およびＴＦＴなどを含む。周辺回路領域１１４，１１６には、例えば、画素を駆動する回路が設けられる。対向基板１２０上には、例えばビデオ信号線（階調信号線とも呼ばれる）が設けられる。

　ＴＦＴ基板１１０および対向基板１２０は、シール材によって貼り合わせられる。その後、ＴＦＴ基板１１０および対向基板１２０の間の隙間に液晶材料が注入されることによって、液晶層１３０を実現する。

　図２は、液晶表示装置１００の斜視図である。図２では簡単のため液晶層１３０を省略している。

　図３は、本実施形態によるＴＦＴ基板１１０を上から見た図である。ＴＦＴ基板１１０の表示領域１１２には、マトリクス状に配置された複数の画素（例えば画素３００）が設けられる。表示領域１１２は、ｍ，ｎを自然数として、ｍ×ｎ個の画素（水平方向にｍ個の画素、垂直方向にｎ個）を有する。走査線３２０および基準信号線３３０が配置される向きは、ビデオ信号線２２２が配置される向きと直角をなす。すなわち走査線３２０および基準信号線３３０は、ＴＦＴ基板１１０の法線方向に沿って見たとき（平面視ともいう）ビデオ信号線２２２と直角をなす。

　本明細書では、走査線３２０および基準信号線３３０が走る方向を水平方向という。ビデオ信号線２２２が走る方向は垂直方向という。水平方向の１つの直線上に配置されたｍ個の画素３００を１つのロウという。垂直方向の１つの直線上に配置されたｎ個の画素３００を１つのカラムという。

　画素３００は、ＴＦＴ３０２および表示素子３０４を含む。表示素子３０４は、画素電極２０２およびビデオ信号線２２２と、液晶層１３０のうち、画素電極２０２およびビデオ信号線２２２とによって挟まれる部分とを含む。図３においては、複数の画素のうち１つの画素（代表画素という）だけに参照符号が付され、以下で説明される。表示領域１１２内の他の画素も代表画素と同じ構成である。

　ＴＦＴ３０２は、アモルファスシリコン（ａ－Ｓｉ）、多結晶シリコン（ｐ－Ｓｉ）、または透明酸化物半導体でできた金属酸化膜半導体（ＭＯＳ）構造のトランジスタである。ＴＦＴ３０２のゲート３０２ｇは、走査線３２０に結合される。走査線３２０は、結合されたＴＦＴ３０２のオン／オフを制御する。ＴＦＴ３０２のドレイン３０２ｄは、基準信号線３３０に結合される。基準信号線３３０は、画素電極２０２に書き込むコモン電圧を供給する。ＴＦＴ３０２のソース３０２ｓは、画素電極２０２に結合される。ＴＦＴ３０２のドレイン３０２ｄおよびソース３０２ｓは、入れ換えてもよい。すなわち、ＴＦＴ３０２のソース３０２ｓを基準信号線３３０に結合し、ＴＦＴ３０２のドレイン３０２ｄを画素電極２０２に結合してもよい。

　複数の走査線３２０は、走査線駆動回路３２２および３２４に交互に結合される。例えば、奇数番目の走査線３２０が走査線駆動回路３２２に結合され、偶数番目の走査線３２０が走査線駆動回路３２４に結合される。

　複数の基準信号線３３０はたがいにまとめて結合され、共通（ＣＯＭ）端子３３２に結合される。ＣＯＭ端子３３２は、一定の電圧である基準電位（基準信号、共通電位ともよばれる）を受け取る。よってＣＯＭ端子３３２は、一定の基準電位に維持される。図３に示すように、ＣＯＭ端子３３２で受け取られた基準電位は、ＴＦＴ３０２を介して画素電極２０２に印加される。

　基準信号線３３０の電圧は、好ましくは実質的に一定であり、具体的にはビデオ信号線２２２に印加される信号の最大値および最小値の平均値に実質的に等しい。例えば、ビデオ信号線２２２の信号の最大値および最小値がそれぞれ＋Ｖａおよび－Ｖａなら、基準信号線３３０の電圧は、好ましくは実質的にゼロである。

　液晶は交流で駆動されるので、液晶に印加される電圧は、１水平期間ごとに極性が反転する。例えば、ビデオ信号線２２２の電圧は、交互に０Ｖおよび１０Ｖをとる。このとき基準信号線３３０の電位は、０Ｖおよび１０Ｖの平均値である約５Ｖに設定される。このような電圧設定により、＋５Ｖおよび－５Ｖを交互に液晶層に印加することができる。

　実際には、ＴＦＴ３０２がオフするタイミングで画素電極２０２の電位がやや下がる（ゲート引込みと呼ばれる）。このため、書込み時の電位を０．５Ｖから２Ｖ程度上げて５．５Ｖから７Ｖ程度に設定することで、画素電極２０２の電位を最終的に５Ｖにする。ゲート引込み電圧は寄生容量によってパネル毎に変わるため、パネルができた後に最適な電圧に調整する。

　走査線駆動回路３２２，３２４は、走査線３２０にＴＦＴ３０２を駆動する電圧を供給する。具体的には、走査線駆動回路３２２は、奇数番目の走査線３２０を駆動する。走査線駆動回路３２４は、偶数番目の走査線３２０を駆動する。

　走査線駆動回路３２２，３２４は、ＴＦＴ基板１１０上に、モノリシックに形成されたシフトレジスタ回路で実現される。走査線駆動回路３２２，３２４は、周辺回路領域１１４，１１６内にそれぞれ設けられる。

　対向基板１２０には、垂直方向に沿って配置されたビデオ信号線２２２が設けられる。１つのカラムを構成するｎ個の表示素子３０４の端部３０６は、ビデオ信号線２２２にまとめて結合される。ビデオ信号線２２２は、階調電圧を供給する。

　走査線駆動回路３２２，３２４は、パルス信号を出力することによって、ある走査線３２０を選択する。換言すれば、出力されたパルス信号は、選択された走査線３２０に結合されたＴＦＴ３０２をオンする。ＴＦＴ３０２がオンの期間のあいだ、ＴＦＴ３０２は、画素電極２０２にコモン電圧を書き込む。

　画素電極２０２と、それに対向するビデオ信号線２２２とは、キャパシタを形成する。よってビデオ信号線２２２から供給された階調電圧と、基準信号線３３０から供給されるコモン電圧との差に相当する電圧が液晶層１３０に印加される。画素３００は、液晶層１３０に印加される電圧に基づいて、さまざまな階調を表現できる。

　（走査線駆動回路）
　図４は、走査線駆動回路３２２，３２４を実現するために用いられるシフトレジスタの接続を示す図である。以下の説明では簡単のため、ある端子／ノードにおける信号は、その端子／ノードの参照符号と同じ参照符号によって参照される。

　シフトレジスタ４１１，４１３は、クロックＣＫ１を受け取る。シフトレジスタ４１２，４１４は、クロックＣＫ２を受け取る。ここでは例としてシフトレジスタ４１１～４１４は、奇数番目の走査線３２０を駆動する走査信号ＧＬ１，ＧＬ３，ＧＬ５，ＧＬ７をそれぞれ出力する。シフトレジスタ４１１～４１４と同様の４つのシフトレジスタが偶数番目の走査線３２０を駆動する走査信号ＧＬ２，ＧＬ４，ＧＬ６，ＧＬ８（不図示）をそれぞれ出力する。シフトレジスタ４１１は、スタートパルスＳＰを受け取る。

　図５は、シフトレジスタ４１１～４１４のそれぞれに相当するシフトレジスタ５００の回路構成を示す図である。シフトレジスタ５００は、トランジスタＭ１～Ｍ４、キャパシタＣｂ、入力端子Ｓ，Ｒ、出力端子Ｑ、クロック端子ＣＫ、およびグラウンド端子Ｖｓｓを有する。

　図６は、図５のシフトレジスタ５００のさまざまな端子／ノードにおける信号を示す図である。図６の横軸は時間ｔを表し、縦軸は電圧を表す。

　図７は、ビデオ信号Ｖｓ、走査線駆動回路３２２，３２４が出力する走査信号ＧＬ１～ＧＬ５、および画素電極２０２に印加される電位Ｖｐｉｘ１～Ｖｐｉｘ５を示す図である。図７の横軸は時間ｔを表し、縦軸は電圧を表す。図７は連続する３フレームだけを示す。ｎ本のすべてのラインが走査されるには、１フレームの期間が必要である。

　図４～図７においては、図１～図３に示されるシステムのうちの代表的な要素（例えばシフトレジスタ）だけを示す。よって本実施形態を実現する具体的な構成は、図４～図７に示される構成には限定されない。例えば、本実施形態による液晶表示装置を実現するためには、任意の個数のシフトレジスタを用いることができる。また、回路構成も図５に示す構成に限定されず、同様の機能を有する他の構成でもかまわない。

　走査線駆動回路３２２，３２４は、以下のように動作する。シフトレジスタ４１１～４１４のそれぞれ（例えばシフトレジスタ５００）は、隣接するシフトレジスタの出力Ｓを受けてノードＶｃをプリチャージし、キャパシタＣｂに電荷が充電される（６１０）。クロックＣＫ１がハイになるタイミングで、容量Ｃｂを介し、いわゆるブートストラップ動作がおこなわれる。そのため、一時的にノードＶｃは、クロックＣＫ１がハイであるときの電位よりも高い電位になり、出力端子Ｑをハイにする（６１２）。

　その後、シフトレジスタ５００は、隣接するシフトレジスタの出力Ｒを受け取るので、リセット動作をおこなう。具体的にはシフトレジスタ５００は、ノードＶｃおよび出力端子Ｑをロウにする（６１４）。このような動作を順次おこなうことによって、走査線駆動回路３２２，３２４は、走査線３２０へパルス信号を供給する。このようなパルス信号によってスキャン動作が実現できる。

　１段目のシフトレジスタ４１１は、前段からの信号の代わりに、スタートパルスＳＰを受け取る。このスタートパルスＳＰは、シフトレジスタ４１１～４１４などの動作が開始するタイミングを決める。

　この実施形態では、２つの走査線駆動回路３２２，３２４が用いられる。走査線駆動回路３２４は、走査線駆動回路３２２よりも１水平期間だけ遅いスタートパルスＳＰ、クロックＣＫ１，ＣＫ２を受け取る。その結果、奇数番目の走査線３２０と、偶数番目の走査線３２０とには、オーバーラップしたパルスが印加される。例えば、走査信号ＧＬ１のオン期間の後ろの半分のあいだは、走査信号ＧＬ２もオン期間である。つまり走査信号ＧＬ１のオン期間は、走査信号ＧＬ２のオン期間とオーバーラップしている。このように隣接する２つの走査線に印加される信号がオーバーラップする走査を「オーバーラップ走査」という。本実施形態では、隣接する２つの走査線に印加される信号は、それらのオン期間の半分だけオーバーラップしている。このオーバーラップ走査では、それぞれの走査線３２０に印加されるパルス信号のそれぞれのオン期間は、液晶表示装置の「１水平期間」よりも長い。

　液晶ディスプレイを駆動するとき、水平方向のラインが順次スキャンされる。そのため、１フレームを書き込むには、少なくとも水平方向のラインの数だけ、スキャンをおこなうことが必要である。「１水平期間」とは、１フレームスキャンするのに要する時間を、水平ラインの数で割った期間である。換言すれば、１水平期間は、１本のラインを駆動するのに要する期間である。なお実際の液晶表示装置においては、１フレームをスキャンする期間はいわゆる「帰線期間」も含む。そのため１水平期間は、１フレームスキャンするのに要する時間を、水平ラインの数で単純に割った期間とはならない。１水平期間は、ディスプレイの仕様（例えば画素数やフレームレートなど）により決定される。

　加えてＴＦＴ３０２のそれぞれは、ＴＦＴ３０２のそれぞれに対応する映像信号がビデオ信号線２２２に供給される前に、オン状態である。図７の走査信号ＧＬ１～ＧＬ５は、図３の上から５本の走査線３２０に対応する。図３ではｎ本の走査線があると想定しているので、実際には走査線３２０は、ＧＬ１からＧＬｎからなるが、図３では一部だけが図示される。ビデオ信号Ｖｓは、ビデオ信号線２２２のうちの１本に印加される信号を代表して示す。

　図７において、期間７０２のあいだに映像信号Ｖｓは走査ビデオ信号線２２２に供給される。この期間７０２が始まる前から、走査信号ＧＬ１はＴＦＴ３０２をオンにする。すなわち期間７０２の始まりよりも、期間７１２の始まりが前である。ここでは前述のしたように期間７１２は、期間７０２の２倍である。同様に、期間７０４が始まる前から、走査信号ＧＬ２はＴＦＴ３０２をオンにする。すなわち期間７０４の始まりよりも、期間７１４の始まりが前である。期間７１４は、期間７０４の２倍である。他の走査信号と映像信号との間にも同様の関係が成り立つ。

　（効果）
　図８は、液晶表示装置１００の各部の信号を示す図である。具体的には図８は、ビデオ信号線２２２から供給される階調信号Ｖｓ、ｎ番目の走査線３２０から供給される走査信号ＧＬｎ、画素電極２０２の電位Ｖｐｉｘ、および画素電極２０２によって液晶層１３０に印加される電圧Ｖｌｃを示す。液晶電圧Ｖｌｃは、階調信号Ｖｓと、画素電極２０２の電位Ｖｐｉｘとの電位差に相当する。

　本実施形態のオーバーラップ走査によれば、オーバーラップ走査を用いない従来例と比較して、各画素電極２０２の充電時間は約２倍に延びる。従来の駆動手法では、ビデオ信号線に印加される電圧の極性が１水平期間（１Ｈ）毎に反転される。そのため、１水平期間前に印加されている電圧は、逆極性の電圧（例えば－Ｖａ）であり、これは書き込まれるべき階調電圧（＋Ｖａ）とは大きく異なる。よって走査線（ＧＬｎ）のオン期間が長くなっても、階調電圧（＋Ｖａ）を書き込む時間はそれほど増えない。

　これに対して、本実施形態による対向マトリクス構造では、一定の電圧を有する基準信号Ｖｐｉｘ（コモン電位ともいう）がＴＦＴ３０２を介して画素電極２０２に書き込まれる。この基準信号Ｖｐｉｘは、ビデオ信号Ｖｓの最大値および最小値の平均値に実質的に等しい電位（平均電位ともいう）である。例えば図８に示される例では、ビデオ信号線Ｖｓのピークが＋Ｖａおよび－Ｖａなので、基準信号Ｖｐｉｘは、それらの平均値である約０Ｖである。画素３００に対応するビデオ信号線２２２は、時刻ｔ０～ｔ１（期間１Ｈ）においてアクティブである。換言すれば、その画素の階調は、時刻ｔ０～ｔ１のあいだに液晶層１３０に印加される電圧によって決まる。基準信号Ｖｐｉｘは、画素３００がアクティブになる時刻ｔ０の１水平期間前から書き込まれる。

　液晶電圧Ｖｌｃは、時刻ｔ０における電位－Ｖａから、最終的に到達するべき電圧である電圧＋Ｖａへと高くなる。オン抵抗が高いＴＦＴ３０２を介して伝えられるのは、基準信号Ｖｐｉｘである。上述のように、十分に長い充電時間がオーバーラップ走査によって得られるので、より短い時間で液晶電圧Ｖｌｃは、所望の電圧（ここでは＋Ｖａ）に収束する。

　ビデオ信号線の電位の変化は、液晶層が持つ容量を介して、画素電極の両端の電圧に影響を及ぼす。そのため、対向マトリクス構造において従来の走査がおこなわれるときは、画素電極における信号にノイズが加わる。このノイズは、走査信号の遅延および波形の歪み（例えば鈍った波形）に起因する。具体的にはＴＦＴが十分にオンするまでに走査信号線の電圧が変化することが原因である。従来例に対して、オーバーラップ走査を利用する本実施形態は、ノイズを低減できる。

　本実施形態では、ビデオ信号線２２２を対向基板１２０上に設ける、対向マトリクス構造を利用している。ここでＣＯＭ端子３３２に結合された基準信号線３３０は、一定の電位を供給する。さらに、本構造においては、走査線３２０とビデオ信号線２２２とは異なる基板上に別々に設けられる。そのため結合容量（クロス容量ともいう）が小さく、各々の配線についての負荷も小さくなる。その結果、より高速な駆動が実現できる。

　（変形例）
　図９は、代替の実施形態によるＴＦＴ基板９１０を上から見た図である。ＴＦＴ基板１１０と同様に、ＴＦＴ基板９１０の表示領域９１２には、マトリクス状に配置された複数の画素（例えば画素３００）が設けられる。画素３００のそれぞれの構成は、図１～３を参照して上述したとおりである。走査線９２０，基準信号線９３０，およびＣＯＭ端子９３２は、走査線３２０，基準信号線３３０，およびＣＯＭ端子３３２にそれぞれ対応する。

　ＴＦＴ基板９１０は、走査線駆動回路３２２，３２４の代わりに、走査線駆動回路９２２が用いられる点でＴＦＴ基板１１０と異なる。具体的には、ＴＦＴ基板９１０は、単一の走査線駆動回路だけを利用する。走査線駆動回路９２２は、表示領域９１２の片側に配置される。走査線９２２の全てが走査線駆動回路９２２に結合される。

　図１０は、走査線駆動回路９２２を実現するために用いられるシフトレジスタを示す図である。以下の説明では簡単のため、ある端子／ノードにおける信号は、その端子／ノードの参照符号と同じ参照符号によって参照される。

　図１１は、図１０のシフトレジスタ１０１１～１０１６のさまざまな端子／ノードにおける信号を示す図である。図１１の横軸は時間ｔを表し、縦軸は電圧を表す。

　シフトレジスタ１０１１～１０１６のそれぞれは、シフトレジスタ５００と同様に動作する。本実施例では、単一の走査線駆動回路だけが利用される。シフトレジスタ１０１１～１０１６は、図１０に示されるように結合される。例えば、シフトレジスタ１０１１のリセットＲは、シフトレジスタ１０１３の出力Ｑに結合される。

　出力信号のパルスをオーバーラップさせるために、４種のクロックＣＫ１～ＣＫ４が用いられる。具体的には、シフトレジスタ１０１１，１０１５は、クロックＣＫ１を受け取る。シフトレジスタ１０１２，１０１６は、クロックＣＫ２を受け取る。シフトレジスタ１０１３，１０１４も同様にそれぞれＣＫ３，ＣＫ４を受け取る。シフトレジスタ１０１１～１０１６は、出力ＧＬ１～ＧＬ６をそれぞれ走査線９２０に出力する。

　走査線駆動回路９２２は、以下のように動作する。シフトレジスタ１０１１～１０１６のそれぞれ（例えばシフトレジスタ５００）は、隣接するシフトレジスタの出力Ｓを受けてノードＶｃをプリチャージし、キャパシタＣｂに電荷が充電される（１１１０）。クロックＣＫ１がハイになるタイミングで、容量Ｃｂを介し、いわゆるブートストラップ動作がおこなわれる。そのため、一時的にノードＶｃは、クロックＣＫ１がハイであるときの電位よりも高い電位になり、出力端子Ｑをハイにする（１１１２）。

　その後、シフトレジスタ５００は、隣接するシフトレジスタの出力Ｒを受け取るので、リセット動作をおこなう。具体的にはシフトレジスタ５００は、ノードＶｃおよび出力端子Ｑをロウにする（１１１４）。このような動作を順次おこなうことによって、走査線駆動回路９２２は、走査線９２０へパルス信号を供給する。このようなパルス信号によってスキャン動作が実現できる。

　上述の動作により、奇数番目の走査線９２０と、偶数番目の走査線９２０とに、オーバーラップしたパルスが供給される。換言すれば、走査線駆動回路３２２，３２４と同様に、走査線駆動回路９２２もオーバーラップ走査が可能である。

　画素３００の充電メカニズムは、図１～８を参照して説明した実施形態と同様である。その結果、この変形例も、高速充電およびノイズ低減の効果を奏する。

　加えて、走査線駆動回路９２２は、ＴＦＴ基板９１０の片側に配置される。このような配置により、液晶表示パネルの額縁のサイズを小さくできる。表示領域のサイズが同じなら、額縁サイズが小さいほど、パネル全体のサイズを小さくできる。そのためこのような構成は、特にモバイル用途の、デザイン性に優れた商品を実現できる。

　さらに、パネル全体のサイズを小さくすることによって、同じサイズのガラス基板１枚から製造できるパネルの個数を増やすことができる。その結果、よりコスト効率の高い生産が可能となる。

　当業者には理解されるように、上述のさまざまな要素（例えばハードウェアの要素）は、その一部が省略されてもよい。逆に、付加的な要素を用いてもよい。

　全ての図面、特に断面図は、その要素が原寸に比例して描かれたのではない、概略的なものである。

　「結合される」という語は、「直接的に接続される」という語を包含し、この語よりも広いと意図される。もしＡがＢに直接的に接続され、ＢがＣに直接的に接続されるなら、ＡはＣに「結合される」と言える。換言すれば「結合される」という語は、「間接的に接続される」という語を含む。

　以上の記載は、特許請求の範囲に規定される主題の例示を含む。特許請求の範囲に規定される主題を説明する目的で、構成要素または方法の想定可能なあらゆる組み合わせを記載することはもちろん不可能であるが、当業者であれば、特許請求の範囲に規定される主題についてさまざまなさらなる組み合わせおよび順列が可能であることが理解されよう。したがって特許請求の範囲に規定される主題は、特許請求の範囲の精神および範囲に入る、全てのそのような改変、変更および変形を包含するように意図される。さらに「有する」および「含む」という語は、特許請求の範囲において移行部の語として用いられる時に「備える」が解釈されるように、「備える」という語と同様に、包含的であることが意図される。

　明るさ、コントラスト等の表示品位を改善できる液晶表示装置を提供できる点で有用である。

１１０　薄膜トランジスタ基板
１１２　表示領域
３００　画素
３０２　薄膜トランジスタ
３０２ｄ　ドレイン
３０２ｇ　ゲート
３０２ｓ　ソース
３０４　表示素子
３０６　表示素子の端部
３２０　走査線
３２２，３２４　走査線駆動回路
３３０　基準信号線
３３２　ＣＯＭ端子

Claims

　マトリクス状に配置された画素電極と、前記画素電極に結合された薄膜トランジスタ（ＴＦＴ）と、前記ＴＦＴのゲートに結合された走査線とが設けられた第１基板と、
　前記走査線と平面視で直角をなす信号線が設けられた、前記第１基板に対向する第２基板と、
　前記第１基板と前記第２基板との間に設けられた液晶層と
を備える、映像信号が表す画像を表示する液晶表示装置であって、
　前記走査線に印加されるパルスのそれぞれのオン期間は、前記液晶表示装置の１水平期間よりも長く、
　前記ＴＦＴのそれぞれは、前記ＴＦＴのそれぞれに対応する前記映像信号が信号線に供給される前に、オン状態であり、
　前記ＴＦＴを介して基準電位が前記画素電極に印加される、
液晶表示装置。
　前記基準電位は、前記映像信号の最大値および最小値の平均値に実質的に等しく、実質的に一定である請求項１に記載の液晶表示装置。
　前記走査線は、第１駆動回路および第２駆動回路によって駆動される請求項１に記載の液晶表示装置。
　前記第１駆動回路は、前記走査線のうち奇数番目の走査線を駆動し、前記第２駆動回路は、前記走査線のうち偶数番目の走査線を駆動する、請求項３に記載の液晶表示装置。
　前記走査線は、単一の駆動回路によって駆動される請求項１に記載の液晶表示装置。