[go: up one dir, main page]

WO2011132707A1 - 太陽電池素子およびそれを用いた太陽電池モジュール - Google Patents

太陽電池素子およびそれを用いた太陽電池モジュール Download PDF

Info

Publication number
WO2011132707A1
WO2011132707A1 PCT/JP2011/059730 JP2011059730W WO2011132707A1 WO 2011132707 A1 WO2011132707 A1 WO 2011132707A1 JP 2011059730 W JP2011059730 W JP 2011059730W WO 2011132707 A1 WO2011132707 A1 WO 2011132707A1
Authority
WO
WIPO (PCT)
Prior art keywords
solar cell
electrode
cell element
semiconductor substrate
output extraction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/059730
Other languages
English (en)
French (fr)
Inventor
耕太郎 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to US13/642,488 priority Critical patent/US8859889B2/en
Priority to JP2012511685A priority patent/JPWO2011132707A1/ja
Priority to CN2011800191107A priority patent/CN102859712A/zh
Publication of WO2011132707A1 publication Critical patent/WO2011132707A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H10F77/227—Arrangements for electrodes of back-contact photovoltaic cells for emitter wrap-through [EWT] photovoltaic cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
    • H10F19/908—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells for back-contact photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/215—Geometries of grid contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H10F77/223—Arrangements for electrodes of back-contact photovoltaic cells for metallisation wrap-through [MWT] photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a solar cell element and a solar cell module using the same.
  • the back contact type solar cell element has a first electrode and a second electrode on the back surface side, the first electrode of one solar cell element and the second electrode of another solar cell element. Are electrically connected by a wiring material to constitute a solar cell module.
  • the solar cell module composed of the conventional back-contact type solar cell element has a large amount of warpage due to the difference in thermal expansion coefficient between the solar cell element and the wiring material, and handling in the process of forming the solar cell module becomes difficult. Cracks or the like may occur during the process.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a solar cell module in which the amount of warpage of the solar cell element is reduced and the decrease in output characteristics is reduced.
  • the solar cell element of the present invention has a first surface that receives light and a second surface on the back side of the first surface, and penetrates between the first surface and the second surface.
  • a semiconductor substrate having a plurality of through holes arranged in one direction, a plurality of conductive portions provided in each of the plurality of through holes, and the conductive portion provided on the second surface.
  • a first electrode having a first output extraction portion electrically connected, and a specific resistance provided on the second surface so as to be separated from the first output extraction portion is 2.5 ⁇ 10 ⁇ 8.
  • a second electrode of ⁇ ⁇ m or less a first wiring member connected to the first output extraction portion; and a longitudinal end face connected to the second electrode, the longitudinal direction of the first wiring member And a second wiring member disposed so as to face the end face of the second wiring member.
  • the present invention by specifying the sheet resistance of the electrode on the back side and the wiring structure, the amount of warpage of the solar cell element due to the wiring material can be reduced while maintaining the output characteristics of the solar cell module.
  • FIG. 2 is an example of a cross-sectional view taken along line AA in FIG. 1.
  • FIG. 6 is another example of a cross-sectional view taken along line AA in FIG. 1.
  • BRIEF DESCRIPTION OF THE DRAWINGS The structure of the solar cell module which concerns on embodiment of this invention is shown typically, (a) is a side view, (b) is a top view. It is a top view which shows the solar cell module concerning embodiment of this invention. It is the top view seen from the 2nd surface side which shows the solar cell element concerning embodiment of this invention.
  • FIG. 6 is a plan view of a solar cell element of Comparative Example 1 viewed from a first surface side.
  • FIG. 5 is a plan view of a solar cell element in Comparative Example 1 viewed from a second surface side.
  • FIG. 6 is a plan view in a wiring state as viewed from the second surface side of the solar cell element of Comparative Example 1.
  • FIG. 6 is a plan view of a solar cell element in Comparative Example 2 viewed from a first surface side.
  • FIG. 6 is a plan view of a solar cell element in Comparative Example 2 viewed from a second surface side.
  • FIG. It is a top view in the wiring state seen from the 2nd surface side which shows the mode of the connection by the wiring material to the solar cell element of the comparative example 2.
  • the solar cell element 10 includes a one-conductivity-type semiconductor substrate 1, a reverse-conductivity-type layer 2 having a conductivity type different from that of the semiconductor substrate 1, a through-hole 3, a first electrode, and the like. 4 and the second electrode 5.
  • the semiconductor substrate 1 has a first surface 1F (upper surface side in FIG. 3) and a second surface 1S (lower surface side in FIG. 3) on the back side of the first surface 1F.
  • the first surface 1F is the front surface (hereinafter, for convenience of explanation, the first surface 1F is referred to as the front surface of the semiconductor substrate 1 and the second surface 1S is referred to as the back surface of the semiconductor substrate 1). There is also.)
  • a crystalline silicon substrate such as a single crystal silicon substrate or a polycrystalline silicon substrate having a predetermined dopant element (impurity for conductivity control) and exhibiting one conductivity type (for example, p-type) is used. Used.
  • the thickness of the semiconductor substrate 1 is more preferably, for example, 250 ⁇ m or less, and further preferably 150 ⁇ m or less.
  • the shape of the semiconductor substrate 1 is not particularly limited, but a rectangular shape as in the present embodiment is preferable from the viewpoint of the manufacturing method. In the present embodiment, an example in which a crystalline silicon substrate exhibiting a p-type conductivity is used as the semiconductor substrate 1 will be described.
  • the semiconductor substrate 1 is a p-type crystalline silicon substrate, it is preferable to use, for example, boron or gallium as the dopant element.
  • the reflection of incident light on the first surface 1F is reduced to absorb more sunlight into the semiconductor substrate 1.
  • a texture structure (uneven structure) 1a made up of a large number of fine protrusions is formed. In addition, what is necessary is just to form the texture structure 1a as needed.
  • the semiconductor substrate 1 has a plurality of through holes 3 formed between the first surface 1F and the second surface 1S.
  • a conduction portion 4 b of the first electrode 4 is formed inside the through hole 3.
  • the through holes 3 are preferably formed at a constant pitch in the range of 50 ⁇ m to 300 ⁇ m in diameter.
  • the inner surface of the through hole 3 refers to the inner wall surface of the part where the through hole 3 of the semiconductor substrate 1 is formed.
  • the second reverse conductivity type layer 2b is formed on the inner surface of the through hole 3.
  • the reverse conductivity type layer 2 is a layer having a conductivity type opposite to that of the semiconductor substrate 1.
  • the reverse conductivity type layer 2 includes a first reverse conductivity type layer 2a formed on the first surface 1F side of the semiconductor substrate 1, a second reverse conductivity type layer 2b formed on the inner surface of the through hole 3, a semiconductor And a third reverse conductivity type layer 2c formed on the second surface 1S side of the substrate 1.
  • the reverse conductivity type layer 2 is n-type.
  • the reverse conductivity type layer 2 is p-type.
  • the first reverse conductivity type layer 2a is preferably formed as an n + type layer having a sheet resistance of about 60 to 300 ⁇ / ⁇ . By setting it as this range, increase in surface recombination and increase in surface resistance on the first surface 1F can be suppressed.
  • the first reverse conductivity type layer 2a and the second reverse conductivity type layer 2b are preferably formed on the first surface 1F of the semiconductor substrate 1 with a thickness of about 0.2 ⁇ m to 2 ⁇ m.
  • the third reverse conductivity type layer 2c is formed on the second surface 1S of the semiconductor substrate 1 in the formation region of the first electrode 4 and its peripheral portion.
  • the solar cell element 10 has a semiconductor layer 6 on the second surface 1S of the semiconductor substrate 1 as shown in FIG.
  • the semiconductor layer 6 forms an internal electric field inside the solar cell element 10 in order to suppress a decrease in power generation efficiency due to the occurrence of carrier recombination in the vicinity of the second surface 1S of the semiconductor substrate 1, so-called back. It is provided for the purpose of obtaining a surface field (BSF) effect.
  • the semiconductor layer 6 is formed in a region (non-formed region) where the first electrode 4 is not provided on the second surface 1S side of the semiconductor substrate 1. More specifically, the semiconductor layer 6 is formed on the second surface 1S side so as not to contact the third opposite conductivity type layer 2c and the first electrode 4.
  • a pn isolation region is provided between the third reverse conductivity type layer 2c and the semiconductor layer 6 and at the peripheral portion of the second surface 1S of the semiconductor substrate 1, and the semiconductor substrate is provided in such a pn isolation region. 1 is exposed.
  • the semiconductor layer 6 has the same conductivity type as the semiconductor substrate 1, but has a dopant concentration higher than the concentration of the dopant contained in the semiconductor substrate 1.
  • “high concentration” means that a dopant element having a concentration higher than that of the dopant element doped to exhibit one conductivity type in the semiconductor substrate 1 exists.
  • the semiconductor layer 6 has a dopant element concentration of 1 ⁇ 10 18 to 5 ⁇ 10 21 , for example, by diffusing a dopant element such as boron or aluminum into the second surface 1S. It is preferably formed so as to be about atoms / cm 3 . Thereby, the semiconductor layer 6 becomes a p + type conductivity type containing a dopant at a concentration higher than that of the semiconductor substrate 1, and an ohmic contact is realized between the semiconductor layer 6 and the second electrode 5 described later.
  • the solar cell element 10 has an antireflection film 7 on the first surface 1F side of the semiconductor substrate 1 as shown in FIG.
  • the antireflection film 7 has a role of reducing reflection of incident light on the surface (first surface 1F) of the semiconductor substrate 1, and is formed on the first reverse conductivity type layer 2a.
  • the antireflection film 7 is preferably formed of a silicon nitride film or an oxide material film of silicon or titanium.
  • the thickness of the antireflection film 7 is set to a value that realizes a non-reflection condition for incident light, although a suitable value varies depending on the constituent material.
  • the antireflection film 7 may be formed to a thickness of about 500 to 1200 mm with a material having a refractive index of about 1.8 to 2.3.
  • the provision of the antireflection film 7 is not an essential component in the present embodiment, and may be formed as necessary.
  • the first electrode 4 has a main electrode portion 4a formed on the first surface 1F of the semiconductor substrate 1 and a through hole 3 electrically connected to the main electrode portion 4a. It has a conductive part 4b provided and a first output extraction part 4c formed on the second surface 1S and connected to the conductive part 4b.
  • the main electrode portion 4a has a function of collecting carriers generated on the first surface 1F side.
  • the conduction part 4b has a function of guiding the carriers collected by the main electrode part 4a to the first output extraction part 4c provided on the second surface 1S side.
  • the 1st output extraction part 4c has a function as a wiring connection part connected with the wiring material which electrically connects adjacent solar cell elements.
  • the plurality of conducting portions 4b are arranged in a predetermined direction, and are provided in a straight line at substantially equal intervals along the arrangement direction.
  • the arrangement direction of the conductive portions 4b substantially coincides with the longitudinal direction of the wiring member 15 to be connected.
  • a plurality of conductive portions 4b group arranged in a straight line are arranged in parallel.
  • the reference line BS is an arrangement direction when a plurality of solar cell elements 10 are arranged to form the solar cell module 20, specifically, the length of the solar cell string in which the solar cell elements 10 are arranged on a straight line.
  • a direction along the reference line BS (a direction parallel to the reference line BS) may be referred to as an arrangement direction BS.
  • parallel should not be strictly understood as in mathematical definition.
  • the solar cell module 20 is configured, for example, by arranging at least two solar cell elements 10 so as to be adjacent to each other and connecting them in series with a wiring member 15.
  • the solar cell module 20 includes a translucent member 11 made of glass or the like, a front side filler 12 made of a transparent ethylene vinyl acetate copolymer (EVA) or the like, and a plurality of solar cells.
  • the battery element 10, a back side filler 13 made of EVA or the like, and a back protective material 14 made of a material such as polyethylene terephthalate (PET) or polyvinyl fluoride resin (PVF) and having a single layer or a laminated structure are mainly provided.
  • the plurality of solar cell elements 10 are connected in series to each other by a wiring member 15 having a function as a connecting member.
  • the adjacent solar cell elements in FIG. 5B include a first output extraction portion 4 c of one adjacent solar cell element 10 ⁇ and a second electrode 5 of the other solar cell element 10 ⁇ . Are connected by a long (straight) wiring member 15 on the back surface side.
  • this embodiment has a first surface that receives light and a second surface on the back side of the first surface, and penetrates between the first surface and the second surface in one direction.
  • a first electrode having a first output extraction portion; and a second resistor having a specific resistance of 2.5 ⁇ 10 ⁇ 8 ⁇ ⁇ m or less provided on the second surface so as to be separated from the first output extraction portion.
  • the first wiring material and the second wiring material are arranged so as to be aligned on a straight line.
  • the first wiring member 15 a electrically connected to the first electrode 4 (first output extraction portion 4 c) of one solar cell element 10, and the second electrode 5 are electrically connected.
  • the second wiring member 15b connected to the second wiring member 15b is arranged in a straight line.
  • the wiring member 15a is connected on the first output extraction portion 4c, the path of the collected current from each main electrode portion 4a is shortened. Thereby, the loss of the photovoltaic power due to the internal resistance is less likely to occur.
  • the wiring material 15 for example, a strip-shaped copper foil having a thickness of about 0.1 to 0.4 mm and a width of about 1 to 3 mm, which is covered with a solder material, cut into a predetermined length is used. it can.
  • the wiring member 15 covered with the solder material it is soldered to the first output extraction portion 4c and the second electrode 5 using hot air, a soldering iron, or the like, or using a reflow furnace or the like.
  • the wiring material 15 is made of a metal such as copper or silver, and is made of a conductive adhesive or solder paste made of a conductive paste made of a conductive filler such as low-temperature curing type silver, nickel, or carbon. 15 may be connected to the first output extraction portion 4 c and the second electrode 5.
  • the thing of the same shape can be used for the wiring material 15 used for connection of each 1st output extraction part 4c and the 2nd electrode 5, you may mutually differ.
  • the back surface protective material 14 a white resin or the like is used. If a material having a high reflectance is used for the back surface protective material, light irradiated between the solar cell elements 10 is diffusely reflected by the back surface protective material 14 so that the solar cell element 10 is easily irradiated. The amount of light received at 10 is further increased.
  • the second electrode preferably has a plating layer containing tin or silver and having a thickness of 5 to 30 ⁇ m.
  • the second electrode having the plating layer having such a thickness is difficult to warp.
  • the second electrode 5 is provided with a plating layer 52 having a low resistance, so that the loss of the photovoltaic power collected by the second electrode 5 can be suppressed to flow to the second wiring member 15b. Therefore, even if the installation area of the wiring member 15 is reduced, the output characteristics of the solar cell module can be maintained high.
  • the region where the first wiring member 15 a and the solar cell element 10 overlap is 80% or more of the length of the solar cell element 10 in the arrangement direction BS. This is preferable in that the loss of the photovoltaic power due to the internal resistance is less likely to occur.
  • the second electrode since the second electrode has the plating layer 52, the resistance loss can be sufficiently reduced, and as a result, the output characteristics of the solar cell element can be improved.
  • the resistivity of the second electrode 5 can be reduced by forming the porosity of the second electrode 5 having a plated layer so as to be 5% or less.
  • a part of the second electrode 5 is located on one end side in the arrangement direction of the first output extraction portions 4c.
  • the width of the second electrode 5 in the direction perpendicular to the arrangement direction on the end side is 2 to 20 mm.
  • the second electrode 5 further includes a base layer 51 which is a base of the plating layer, and the base layer 51 preferably includes a titanium-tungsten alloy.
  • a base layer 51 is formed of a metal such as aluminum, silver or copper, a titanium-tungsten alloy using a sputtering method or a vapor deposition method, and copper, tin, and copper are formed on the base layer 51.
  • a plated layer 52 made of silver is formed.
  • an aluminum layer may be formed below the titanium / tungsten alloy layer.
  • the plating layer 52 may be composed of a plurality of layers. For example, a first plating layer made of copper is formed on the base layer 51, and a second plating layer made of tin or silver is formed thereon. be able to. At this time, the first output extraction portion 4 c may be formed at the same time, and the first output extraction portion 4 c may be only the base layer 51.
  • the thickness of the underlayer 51 is preferably 50 to 500 ⁇ m.
  • the semiconductor substrate 1 is immersed in a plating tank in which an electrolytic plating solution is stored.
  • An anode made of a metal member is provided in the plating tank with respect to the electrolytic plating solution.
  • the base layer 51 that is the object to be plated serves as a cathode, a power feeding unit made of a conductive clip or the like is attached to the base layer 51.
  • a plating layer 52 is formed on the base layer 51 by applying a voltage between the anode and the cathode from the power source to flow a current.
  • a plating solution containing a metal constituting the plating layer 52 is used, and a metal plate constituting the plating layer 52 is also used as the anode metal member.
  • the metal member of the anode may be insoluble, and iridium oxide-coated titanium or platinum-coated titanium is used.
  • the plating layer 52 is copper
  • a copper sulfate plating solution, a pyrophosphate copper plating solution, a copper cyanide plating solution, or the like is used as the electrolytic plating solution
  • a copper plate made of copper containing phosphorus is used as the anode metal member. Used.
  • the ratio of the area of the second electrode 5 to the area of the second surface 1S is preferably 89 to 95%.
  • a plurality of first output extraction portions 4c are provided substantially in parallel, and the width of the second electrode provided between the first output extraction portions 4c is 10 to 50 mm. Is preferred. Furthermore, it is preferable that it is 20 mm or more and 35 mm or less.
  • the width of the second electrode is 10 to 50 mm, the carriers generated on the second surface 1S side can be collected efficiently, the resistance loss of the second electrode 5 can be reduced, and the output Characteristics can be improved.
  • FIG. 2 three first output extraction parts 4c are provided.
  • the present invention is not limited to this, and the width of the electrodes between the first output extraction parts 4c is reduced to four or five. It may be provided.
  • a passivation film 8 is provided on the second surface 1S side of the semiconductor substrate 1.
  • the passivation film 8 has a role of reducing carrier recombination on the back surface (second surface 1S) of the semiconductor substrate 1.
  • silicon nitride films such as silicon nitride (Si 3 N 4 ), amorphous silicon nitride film (a-SiNx), silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), titanium oxide ( TiO 2 ) or the like can be used.
  • the thickness of the passivation film 8 may be about 100 to 2000 mm.
  • the second electrode 5 is formed on the passivation film 8, and a contact portion between the semiconductor substrate 1 and the second electrode 5 is formed in the opening of the passivation film 8.
  • the semiconductor layer 6 is formed on the semiconductor substrate 1 side of the contact portion.
  • the passivation film 8 may be formed of a film containing hydrogen, and hydrogen in the film can diffuse into the semiconductor substrate 1 to inactivate crystal grain boundaries and defects.
  • the passivation film is formed up to the side surface of the semiconductor substrate.
  • the passivation film 8 is also formed on the side surface of the semiconductor substrate 1 to act as a plating formation suppressing film, and it is possible to reduce the plating formation of unnecessary portions.
  • the second electrode 5 has an interval of 200 ⁇ m to 1 mm. It is preferable to form the contact portion between the semiconductor substrate 1 and the second electrode 5 by removing the passivation film 8 using a sandblasting method, a mechanical scribing method, or a laser method in a point shape.
  • the passivation film 8 may be formed in a predetermined shape using a mask or the like so that the contact portion can be formed.
  • At least the passivation film 8 around the conduction portion 4b may be removed.
  • the passivation film 8 is formed after the semiconductor layer 6 is formed.
  • the semiconductor layer 6 may be formed after the passivation film 8 is formed.
  • the semiconductor layer 6 can be formed without previously removing the passivation film 8 by a fire-through method in which an aluminum paste containing glass frit is directly formed on the passivation film 8 and heat treatment is performed at a high temperature.
  • an aluminum layer is formed on the passivation film 8 by a printing method, a sputtering method, a vapor deposition method, or the like, and the aluminum component is penetrated through the passivation film 8 by irradiating the aluminum layer with a laser beam to melt it.
  • the semiconductor layer 6 can be formed by contacting and reacting with the semiconductor substrate 1 (so-called laser firing (melting) contact method, LFC method). At this time, the semiconductor layer 6 to be formed is preferably formed in a point shape with an interval of 200 ⁇ m to 1 mm, and it is not necessary to remove the aluminum layer formed by the above method.
  • the second electrode 5 can be formed on the passivation film 8 so as to be connected to the aluminum layer.
  • the linear electrode portion electrically connected to the conduction portion.
  • the linear electrode portion includes a first linear electrode portion that is directly connected to the conductive portion, a conductive portion that is positioned substantially parallel to the first linear electrode and extends in one direction from the conductive portion. It is preferable to have the 2nd linear electrode part connected.
  • the auxiliary electrode portion 4f extends in one direction from the conducting portion 4b. Since the second linear electrode portion 4e is not directly connected to the conducting portion 4b, when the semiconductor substrate 1 is seen through the plane, the second linear electrode portion 4e is formed on the second surface corresponding to the region where the second linear electrode portion 4e is provided. Need not be provided with the first output extraction portion 4c. Then, by providing the second linear electrode portion 4e at one end portion, the second electrode 5 located on one end portion side in the arrangement direction of the first output extraction portion 4c is sufficient with the wiring member 15. A secure connection region can be secured, and peeling of the wiring material 15 can be reduced.
  • the longitudinal direction of the auxiliary electrode portion 4f and the longitudinal direction of the arrangement of the conducting portions 4b are parallel.
  • the longitudinal direction is represented by a straight line connecting the adjacent conductive portions 4b that are closest to the conductive portion 4b, and substantially coincides with the arrangement direction BS.
  • the longitudinal direction of the auxiliary electrode portion 4f substantially coincides with the arrangement direction BS, the formation region of the auxiliary electrode portion 4f can be reduced, the resistance loss in the auxiliary electrode portion 4f is reduced, and the auxiliary electrode portion A decrease in the amount of received light due to the provision of 4f can be reduced.
  • the main electrode portion 4a of the first electrode 4 has a first linear electrode portion 4d that is directly connected to the conducting portions 4b belonging to different columns on the first surface 1F of the semiconductor substrate 1.
  • first linear electrode portion 4d and the second linear electrode portion 4e extends substantially perpendicular to the arrangement direction BS.
  • the first linear electrode portion 4d, the second linear electrode portion 4e, and the auxiliary electrode portion 4f of the main electrode portion 4a are preferably formed so as to have a line width of about 50 to 100 ⁇ m.
  • the plurality of first linear electrode portions 4d and second linear electrode portions 4e as described above are formed so as to be substantially parallel to each other and at equal intervals, for example, about 1 to 3 mm. It is also preferable from the viewpoint.
  • the main electrode 4 a may have a circular pad electrode portion 4 g that covers the through hole 3 and is larger than the diameter of the through hole 3. With such a configuration, it is possible to connect to the conductive portion 4b even if the formation position of the main electrode portion 4a is slightly shifted.
  • the pattern of the main electrode part 4a is not restricted to what was shown in FIG. 1, A various pattern can be formed.
  • the first electrode 4 has a first output extraction portion 4 c on the second surface 1 S of the semiconductor substrate 1 at a position where it is connected to the plurality of conduction portions 4 b (through holes 3). is doing.
  • the first output extraction portion 4c has a long shape having a longitudinal direction in the arrangement direction BS of the conduction portions 4b.
  • the first output extraction portion 4c is formed in a plurality of rows (three rows in FIG. 2) corresponding to the arrangement of the conducting portions 4b.
  • the width of the first output extraction portion 4c may be equal to or larger than the width of the wiring member 15 described later, and is set to 1 to 4 mm, preferably 1.5 to 3 mm, for example.
  • the length of the first output extraction portion 4c in the arrangement direction BS is preferably set to have 80% or more of the length in the arrangement direction of the solar cell elements 10.
  • the first output extraction portions 4c formed in a row need not necessarily be connected by one as shown in FIG. 2, but may be formed by being divided into a plurality as shown in FIG. .
  • the distance between both ends of the connection portion of the first output extraction portion 4c in the arrangement direction BS is set to be 80% or more of the length in the arrangement direction of the solar cell elements 10. Further, as shown in FIG.
  • the first output extraction portion 4c has a region protruding in a direction perpendicular to the arrangement direction BS with respect to the conducting portion 4b, and the protruding region and the wiring member 15 are connected.
  • the wiring member 15 and the conducting portion 4b may be structured so as not to be in direct physical contact.
  • the second electrode 5 has a polarity different from that of the first electrode 4 and is disposed on the second surface 1S of the semiconductor substrate 1 so as to be insulated from the first electrode 4. Yes. Therefore, for example, the second electrode 5 is disposed on the second surface 1S of the semiconductor substrate 1 so as to be separated from the first electrode 4.
  • the second electrode 5 is formed on substantially the entire surface of the semiconductor substrate 1 on the second surface 1S side where the first electrode 4 is not provided (non-formation region), and is generated on the second surface 1S side.
  • substantially the entire surface means that the second electrode 5 is formed in 80% or more of the entire area of the second surface 1S when the second surface 1S of the semiconductor substrate 1 is viewed in plan.
  • the second electrode 5 is formed in 95% or less of the entire region of the second surface 1S.
  • by setting the second electrode 5 to 89% or more of the entire region of the second surface 1S it is possible to reduce the resistance loss in the second electrode 5 while reducing the warpage of the solar cell element.
  • a semiconductor substrate 1 exhibiting a p-type conductivity is prepared.
  • the semiconductor substrate 1 is cut out to a predetermined thickness by cutting a single crystal silicon ingot produced by a known manufacturing method such as the FZ method (Floating Zone method) or the CZ method (Czochralski method). Obtainable.
  • a polycrystalline silicon substrate is used as the semiconductor substrate 1, the semiconductor substrate 1 can be obtained by cutting a polycrystalline silicon ingot produced by a known manufacturing method such as a casting method or a solidification method in a mold into a predetermined thickness. .
  • the surface layer portions on the front surface (1F) side and the back surface (1S) side of the cut semiconductor substrate 1 are NaOH.
  • Etching is about 10 to 20 ⁇ m with KOH, KOH, or a mixture of hydrofluoric acid and nitric acid, and then washed with pure water to remove organic components and metal components.
  • the through hole 3 is formed between the first surface 1F and the second surface 1S of the semiconductor substrate 1.
  • the through-hole 3 is formed using a mechanical drill, a water jet, a laser processing apparatus, or the like.
  • the through-hole 3 is formed so as to process from the second surface 1S side of the semiconductor substrate 1 toward the first surface 1F side in order to avoid damage to the first surface 1F serving as the light receiving surface. To. However, if there is little damage to the semiconductor substrate 1 due to the processing, the processing may be performed from the first surface 1F side to the second surface 1S side.
  • the texture structure 1a having fine protrusions (convex portions) for effectively reducing the light reflectance on the light receiving surface side of the semiconductor substrate 1 in which the through holes 3 are formed (see FIGS. 3 and 4). Form.
  • a wet etching method using an alkaline aqueous solution such as NaOH or KOH, or a dry etching method using an etching gas having a property of etching silicon that is a material of the semiconductor substrate 1 can be used.
  • the reverse conductivity type layer 2 is formed. That is, the first reverse conductivity type layer 2a is formed on the first surface 1F of the semiconductor substrate 1, the second reverse conductivity type layer 2b is formed on the inner surface of the through hole 3, and the third reverse conductivity type is formed on the second surface 1S. Conductive type layer 2c is formed.
  • P phosphorus
  • the reverse conductivity type layer 2 is a coating thermal diffusion method in which P 2 O 5 in a paste state is applied to the formation target portion of the semiconductor substrate 1 for thermal diffusion, and POCl 3 (phosphorus oxychloride) in a gas state is a diffusion source. As described above, it is formed by a gas phase thermal diffusion method for diffusing to a formation target location, an ion implantation method for diffusing directly to a formation planned location, or the like. Use of the vapor phase diffusion method is preferable because the opposite conductivity type layer 2 can be simultaneously formed on the formation target portion on both main surfaces of the semiconductor substrate 1 and the surface of the through hole 3.
  • partial diffusion is prevented by forming a diffusion prevention layer in advance and forming the reverse conductivity type layer 2 in that portion. be able to.
  • the diffusion region formed outside the formation target portion may be etched and removed later.
  • the second reverse conductivity type layer 2b or the third reverse conductivity type layer 2c may be removed.
  • a resist film is formed thereon, and unnecessary diffusion regions on the second surface 1S side may be removed by wet etching or dry etching.
  • pn separation may be performed by a known method such as laser irradiation around the region where the first electrode 4 is formed or the peripheral portion of the second surface 1S of the semiconductor substrate 1.
  • the semiconductor layer 6 is formed on the second surface 1S of the semiconductor substrate 1.
  • boron When boron is used as a dopant element, it is formed at about 800 to 1100 ° C. by a thermal diffusion method using BBr 3 (boron tribromide) as a diffusion source.
  • BBr 3 boron tribromide
  • a diffusion prevention layer made of an oxide film or the like, for example, on a region other than the portion where the semiconductor layer 6 is to be formed, for example, on the reverse conductivity type layer 2 or the like already formed. It is desirable to remove the diffusion prevention layer after the semiconductor layer 6 is formed. Further, a resist film provided when removing the diffusion region may be used as it is as a diffusion prevention layer.
  • an aluminum paste made of aluminum powder and an organic vehicle or the like is applied to the second surface 1S of the semiconductor substrate 1 by a printing method, followed by heat treatment (baking at a temperature of about 700 to 850 ° C.
  • the semiconductor layer 6 can be formed by diffusing aluminum toward the semiconductor substrate 1.
  • the semiconductor layer 6 that is a desired diffusion region can be formed only on the second surface 1S that is the printing surface of the aluminum paste. Thereafter, the layer made of aluminum formed on the second surface 1S after firing is removed.
  • the antireflection film 7 is formed on the first reverse conductivity type layer 2a.
  • a plasma-enhanced chemical vapor deposition method PECVD method
  • a vapor deposition method a sputtering method, or the like
  • the reaction chamber is set to about 500 ° C.
  • a mixed gas of silane (Si 3 H 4 ) and ammonia (NH 3 ) is diluted with nitrogen to perform glow discharge.
  • the antireflection film 7 is formed by depositing the plasma by decomposition.
  • the antireflection film 7 may also be formed on the second reverse conductivity type layer 2b.
  • a passivation film 8 may be formed on the second surface 1S of the semiconductor substrate 1.
  • a PECVD method As a method for forming the passivation film 8, a PECVD method, a vapor deposition method, a sputtering method, or the like can be used.
  • a mask is provided on a region other than a portion where the passivation film 8 is to be formed, or the entire surface of the second surface 1S. After providing, the region other than the formation scheduled portion may be removed.
  • the main electrode portion 4a and the conductive portion 4b are formed using, for example, a coating method. Specifically, 10 to 30 parts by weight of organic vehicle and 0.1 to 10 parts by weight of glass frit are added to the first surface 1F of the semiconductor substrate 1 with respect to 100 parts by weight of metal powder made of, for example, silver. 1 is applied in the formation pattern of the main electrode portion 4a shown in FIG. 1, and then the coating film is applied at a maximum temperature of 500 to 850 ° C. for several tens of seconds to several tens of minutes.
  • electrical_connection part 4b can be formed by baking to some extent.
  • the conductive portion 4b can also be formed by filling the through-hole 3 with the conductive paste when applying the conductive paste. Moreover, after apply
  • the electrode part 4a and the conductive part 4b may be formed by separately applying and baking.
  • the main electrode portion 4a is formed in the patterned region, or the main electrode portion 4a is formed by a fire-through method.
  • the antireflection film 7 may be formed after the main electrode portion 4a is formed. In this case, it is not necessary to pattern the antireflection film 7, and it is not necessary to use the fire-through method, so that the conditions for forming the main electrode portion 4a are moderate. If it is such a process, the main electrode part 4a can be formed, without baking at the high temperature of about 800 degreeC, for example.
  • the first output extraction portion 4 c and the second electrode 5 are formed on the second surface 1S of the semiconductor substrate 1.
  • the first output extraction portion 4c can be formed, for example, by applying a conductive paste such as silver or copper and performing a heat treatment, or using a metal such as silver or copper by a sputtering method or a vapor deposition method.
  • Such a plated layer 52 may be formed by electroless plating.
  • the wiring member 15 is formed. First, by previously cutting a copper foil having a thickness of about 0.1 to 0.4 mm and a width of about 1 to 3 mm covered with a solder material into a predetermined length in the longitudinal direction, the wiring member 15 is formed. Make it.
  • the plurality of solar cell elements 10 are placed at a predetermined distance with the second surface 1S facing upward, and the first output extraction portion 4c of the solar cell element 10 and the first The wiring member 15 is brought into contact with the second electrode 5 from above.
  • the wiring material 15, the first output extraction portion 4 c, and the second electrode 5 are melted by melting the solder on the surface of the wiring material 15 using hot air, a soldering iron, or a reflow furnace. Connect. According to this method, the solar cell elements 10 can be connected with high productivity.
  • the wiring material 15 is connected by using a low-temperature curing type conductive adhesive or solder paste composed of conductive fillers such as silver, nickel, and carbon using epoxy, silicone, polyimide, polyurethane resin, or the like as a binder. May be.
  • a conductive adhesive or solder paste is provided on the first output extraction portion 4c and the second electrode 5, the wiring material 15 is brought into contact therewith, and then heat treatment is performed at about 150 to 250 ° C. 15 may be connected to the first output extraction portion 4 c of one solar cell element 10 and the second electrode 5 of the other solar cell element 10.
  • the solar cell module 20 is obtained by integrating the module substrate obtained in (1) by degassing, heating and pressing in a laminator.
  • the frames 16, such as aluminum, are inserted in the outer periphery of the solar cell module 20 mentioned above as needed.
  • the terminal which is an output extraction part is connected to the end of the electrode of the 1st solar cell element 10 and the last solar cell element 10 among several solar cell elements 10 connected in series. It is connected to the box 17 by an output extraction wiring 18.
  • the solar cell module 20 according to the present embodiment can be obtained by the procedure described above.
  • the formation method of the reverse conductivity type layer 2 and the semiconductor layer 6 is not limited to what was mentioned above.
  • a hydrogenated amorphous silicon film, a crystalline silicon film including a microcrystalline silicon film, or the like may be formed using a thin film formation technique.
  • a polycrystalline silicon substrate 1 having a 156 cm square and a thickness of 200 ⁇ m was prepared as the semiconductor substrate 1.
  • Such polycrystalline silicon substrate 1 is previously doped with boron so as to exhibit p-type conductivity.
  • a plurality of through holes 3 were formed in each prepared polycrystalline silicon substrate 1 by a YAG laser device. Further, the texture structure 1a was formed on the main surface side which becomes the light receiving surface (first surface 1F) by using the RIE method.
  • the n-type reverse conductivity type layer 2 (first reverse conductivity type layer 2a, second reverse conductivity type layer 2b, third reverse conductivity type layer 2c) having a sheet resistance of 90 ⁇ / ⁇ is obtained. ) Was formed.
  • an antireflection film 7 made of silicon nitride was formed on the light receiving surface side by a plasma CVD method. Note that a part of the reverse conductivity type layer formed on the main surface serving as the back surface (second surface 1S) was removed with a hydrofluoric acid solution and subjected to pn separation.
  • the shape shown in FIGS. 1 and 2 is taken as Example 1
  • the shape shown in FIGS. 8 and 9 is the shape shown in Comparative Example 1, FIGS.
  • Comparative Example 2 three types of solar cell elements were formed.
  • each sample and a sample piece for measuring specific resistance are formed by applying and baking a silver paste for the first electrode 4 and applying and baking an aluminum paste for the second electrode 5.
  • the formed aluminum layer, and an alloy layer of titanium and tungsten are formed thereon by sputtering, and a plated layer 52 made of copper is formed thereon by electrolytic plating, and a plated layer 52 made of tin is formed thereon. It formed by the electroplating method.
  • the second output extraction part 5a of each sample and sample piece first electrode 4 and second electrode 5 for resistivity measurement is formed by applying and baking silver paste
  • the electrode current collector 5b was formed by applying and baking an aluminum paste.
  • the sample piece for measuring the specific resistance is 10 mm ⁇ 10 mm ⁇ 0.3 mm thick, and this is measured by using the specific resistance 4 probe method on the outermost surface of the second electrode 5.
  • the specific resistance value was adjusted for each sample. In Example 1, it was 2 to 2.5 ⁇ 10 ⁇ 8 ⁇ ⁇ m, and in Comparative Examples 1 and 2, it was 4 to 5 ⁇ 10 ⁇ 7 ⁇ ⁇ m.
  • the wiring material 15 in which the entire surface of the copper foil is covered with the solder material is used as the first output extraction portion 4 c of the first electrode 4 and the second electrode 5 (second electrode). It soldered to the output extraction part 5a).
  • the amount of warpage is a value including the thickness of the semiconductor substrate 1, and the amount of warpage was evaluated by the difference in height between the lowest part (horizontal plane) and the highest part when placed on a horizontal plane.
  • Table 1 shows output characteristics and amounts of warpage in each example and comparative example.
  • each value of each item is an average value for 10 solar cell elements.
  • Example 1 compared with Comparative Example 1, the copper foil connected to the first electrode 4 is extended and connected in the arrangement direction BS, and the path of the collected current from each main electrode part 4a is shortened. Furthermore, since the specific resistance of the second electrode 5 is low, the output characteristics can be improved. In Comparative Example 1, although the warpage amount in the arrangement direction BS was low, the warpage amount in the direction perpendicular to the arrangement direction BS was large.
  • Example 1 reduced the amount of warpage of the solar cell element 10 due to the wiring material 15 while maintaining the output characteristics as the solar cell module 20 as compared with Comparative Example 2.
  • the width of the first output extraction electrode 4c is adjusted to 2.3 mm, and the number of the first output extraction electrodes 4c is adjusted within the range of 1 to 7, so that the second electrode 5 Table 2 shows the results of evaluating the solar cell element output characteristics and the amount of warpage for each sample with the area ratio of 87 to 96% changed.
  • the length in the arrangement direction BS of the end portion connecting the wiring member 15 of the second electrode 5 was 3 mm.
  • sample 3 corresponds to Example 1. From the results of Samples 2 to 6 which are samples of the examples of the present invention, when the area ratio of the second electrode 5 is 89 to 95%, the warpage amount can be 4.8 mm or less and the conversion efficiency can be 17% or more. Was confirmed.

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)

Abstract

【課題】　太陽電池素子の反り量を抑えた太陽電池モジュールを提供する。 【解決手段】　光を受ける第１の面および該第１の面の裏側の第２の面を有するとともに、前記第１の面と前記第２の面との間を貫通した、一方向に配列された複数の貫通孔が形成されている半導体基板と、前記複数の貫通孔内のそれぞれに設けられた複数の導通部および前記第２の面上に設けられて前記導通部に電気的に接続された第１出力取出部を有する第１の電極と、前記第１出力取出部と離間するように前記第２の面上に設けられた比抵抗が２．５×１０－８Ω・ｍ以下の第２の電極と、前記第１出力取出部に接続された第１配線材と、前記第２の電極に接続され、かつ長手方向の端面が前記第１配線材の長手方向の端面と対向するように配置された第２配線材とを備える。

Description

太陽電池素子およびそれを用いた太陽電池モジュール
　本発明は太陽電池素子およびそれを用いた太陽電池モジュールに関する。
　太陽電池素子の一種として、例えば、国際公開第２００８／０７８７４１号パンフレットに示すように、バックコンタクト型の太陽電池素子がある。バックコンタクト型の太陽電池素子は、裏面側に第１の電極と第２の電極とを有しており、一の太陽電池素子の第１の電極と、他の太陽電池素子の第２の電極とを配線材で電気的に接続することによって太陽電池モジュールを構成している。
　しかしながら、従来のバックコンタクト型の太陽電池素子からなる太陽電池モジュールは、太陽電池素子と配線材との熱膨張係数の違いにより反り量が大きくなり、太陽電池モジュールの形成工程におけるハンドリングが難しくなり、工程中にクラック等が発生する場合がある。
　一方、配線材を減らすと出力特性が低下する場合もある。
　本発明は、上記問題点を解決すべくなされたものであり、太陽電池素子の反り量を低減するとともに、出力特性の低下を低減した太陽電池モジュールを提供することを目的とする。
　本発明の太陽電池素子は、光を受ける第１の面および該第１の面の裏側の第２の面を有するとともに、前記第１の面と前記第２の面との間を貫通した、一方向に配列された複数の貫通孔が形成されている半導体基板と、前記複数の貫通孔内のそれぞれに設けられた複数の導通部および前記第２の面上に設けられて前記導通部に電気的に接続された第１出力取出部を有する第１の電極と、前記第１出力取出部と離間するように前記第２の面上に設けられた比抵抗が２．５×１０－８Ω・ｍ以下の第２の電極と、前記第１出力取出部に接続された第１配線材と、前記第２の電極に接続され、かつ長手方向の端面が前記第１配線材の長手方向の端面と対向するように配置された第２配線材とを備える。
　本発明によれば、裏面側の電極のシート抵抗と配線構造とを特定することにより、太陽電池モジュールの出力特性を維持しながら、配線材による太陽電池素子の反り量を低減することができる。
本発明の実施形態にかかる太陽電池素子を示す第１の面側から見た平面図である。 本発明の実施形態にかかる太陽電池素子を示す第２の面側から見た平面図である。 図１のＡ－Ａ線における断面図の一の例である。 図１のＡ－Ａ線における断面図の他の例である。 本発明の実施の形態に係る太陽電池モジュールの構成を模式的に示すものであり、（ａ）は側面図、（ｂ）は平面図である。 本発明の実施形態にかかる太陽電池モジュールを示す平面図である。 本発明の実施形態にかかる太陽電池素子を示す第２の面側から見た平面図である。 比較例１の太陽電池素子の第１の面側から見た平面図である。 比較例１の太陽電池素子の第２の面側から見た平面図である。 比較例１の太陽電池素子の第２の面側から見た配線状態での平面図である。 比較例２の太陽電池素子の第１の面側から見た平面図である。 比較例２の太陽電池素子の第２の面側から見た平面図である。 比較例２の太陽電池素子に配線材による接続の様子を示す第２の面側から見た配線状態での平面図である。 本発明の他の実施形態に係る太陽電池素子を示す第２の面側から見た平面図である。 本発明の他の実施形態に係る太陽電池素子を示す第２の面側から見た平面図である。 本発明の太陽電池素子の第２の電極構造を示す概略断面図である。
　以下、本発明の実施形態を図面に基づき詳細に説明する。
　≪太陽電池素子≫
　太陽電池素子１０は、図１～図３に示すように、一導電型の半導体基板１と、半導体基板１と異なる導電型を有する逆導電型層２と、貫通孔３と、第１の電極４と、第２の電極５と、を備える。
　半導体基板１は第１の面１Ｆ（図３においては上面側）と第１の面１Ｆの裏側の第２の面１Ｓ（図３においては下面側）とを有している。太陽電池素子１０においては、第１の面１Ｆが表面となる（以下、説明の便宜上、第１の面１Ｆを半導体基板１の表面、第２の面１Ｓを半導体基板１の裏面などと称することもある）。
　半導体基板１としては、例えば、所定のドーパント元素（導電型制御用の不純物）を有して一導電型（例えば、ｐ型）を呈する単結晶シリコン基板や多結晶シリコン基板等の結晶シリコン基板が用いられる。半導体基板１の厚みは、例えば、２５０μｍ以下であるのがより好ましく、１５０μｍ以下であるのがさらに好ましい。半導体基板１の形状は特に限定されるものではないが、本実施形態のように四角形状であれば製法上の観点から好適である。本実施形態においては、半導体基板１として、ｐ型の導電型を呈する結晶シリコン基板を用いる例で説明する。
　半導体基板１がｐ型の結晶シリコン基板の場合、ドーパント元素としては、例えば、ボロンあるいはガリウムを用いるのが好適である。
　半導体基板１の第１の面１Ｆの側には、図３に示すように、第１の面１Ｆにおける入射光の反射を低減させて太陽光を半導体基板１内へより多く吸収させるための、多数の微細な突起からなるテクスチャ構造（凹凸構造）１ａが形成されている。なお、テクスチャ構造１ａは、必要に応じて形成すればよい。
　また、半導体基板１には、図３に示すように、第１の面１Ｆと第２の面１Ｓとの間に複数の貫通孔３が形成されている。また、貫通孔３の内部には、第１の電極４の導通部４ｂが形成されている。貫通孔３は、直径が５０μｍ以上３００μｍ以下の範囲で、一定のピッチで形成されるのが好ましい。なお、貫通孔３の内表面とは、半導体基板１の貫通孔３が形成されている部位の内壁面を指す。貫通孔３は、後述するように、その内表面に第２逆導電型層２ｂが形成されている。
　逆導電型層２は、半導体基板１とは逆の導電型を有する層である。逆導電型層２は、半導体基板１の第１の面１Ｆ側に形成された第１逆導電型層２ａと、貫通孔３の内表面に形成された第２逆導電型層２ｂと、半導体基板１の第２の面１Ｓ側に形成された第３逆導電型層２ｃと、を含んでなる。半導体基板１としてｐ型シリコン基板を使用する場合、逆導電型層２はｎ型である。一方で、半導体基板１としてｎ型のシリコン基板を使用する場合であれば、逆導電型層２はｐ型である。
　第１逆導電型層２ａは、６０～３００Ω／□程度のシート抵抗を有するｎ＋型層として形成されることが好適である。この範囲とすることで、第１の面１Ｆでの表面再結合の増大および表面抵抗の増大を抑えることができる。第１逆導電型層２ａ、第２逆導電型層２ｂは、半導体基板１の第１の面１Ｆに、０．２μｍ～２μｍ程度の厚みで形成されることが好ましい。
　第３逆導電型層２ｃは、半導体基板１の第２の面１Ｓのうち、第１の電極４の形成領域およびその周辺部に形成される。
　このように逆導電型層２を有することにより、太陽電池素子１０においては、逆導電型層２と半導体基板１との間に、ｐｎ接合が形成される。
　太陽電池素子１０は、図３に示されるように、半導体基板１の第２の面１Ｓに半導体層６を有する。半導体層６は、半導体基板１の第２の面１Ｓの近傍でキャリア再結合が生じることによる発電効率の低下を抑制するために、太陽電池素子１０の内部に内部電界を形成すること、いわゆるバックサーフェスフィールド（ＢＳＦ）効果を得ることを目的として設けられる。半導体層６は、半導体基板１の第２の面１Ｓの側において、第１の電極４が設けられていない領域（非形成領域）に形成される。より詳細には、半導体層６は、第２の面１Ｓの側において、第３逆導電型層２ｃおよび第１の電極４と接しないように形成される。
　また、第３逆導電型層２ｃと半導体層６との間および半導体基板１の第２の面１Ｓの周縁部にはｐｎ分離領域が設けられており、このようなｐｎ分離領域には半導体基板１が露出している。
　半導体層６は、半導体基板１と同一の導電型を呈しているが、半導体基板１が含有するドーパントの濃度よりも高濃度のドーパント濃度を有している。ここで、「高濃度」とは、半導体基板１において一導電型を呈するためにドープされてなるドーパント元素の濃度よりも高濃度のドーパント元素が存在することを意味する。
　半導体層６は、半導体基板１がｐ型の場合、例えば、第２の面１Ｓにボロンやアルミニウムなどのドーパント元素を拡散させることによって、これらドーパント元素の濃度が１×１０１８～５×１０２１ａｔｏｍｓ／ｃｍ３程度となるように形成されるのが好適である。これにより、半導体層６は、半導体基板１よりも高濃度のドーパントを含有するｐ＋型の導電型となり、後述する第２の電極５との間にオーミックコンタクトが実現される。
　太陽電池素子１０は、図１に示すように、半導体基板１の第１の面１Ｆ側に反射防止膜７を有する。
　反射防止膜７は、半導体基板１の表面（第１の面１Ｆ）において入射光の反射を低減する役割を有するものであり、第１逆導電型層２ａ上に形成されている。反射防止膜７は、窒化珪素膜あるいは珪素やチタンの酸化物材料膜などによって形成されるのが好適である。反射防止膜７の厚みは、構成材料によって好適な値は異なるが、入射光に対して無反射条件が実現される値に設定される。例えば、半導体基板１としてシリコン基板を用いる場合であれば、屈折率が１．８～２．３程度の材料によって５００～１２００Å程度の厚みに反射防止膜７を形成すればよい。なお、反射防止膜７を備えることは、本実施形態において必須の構成ではなく、必要に応じて形成すればよい。
　第１の電極４は、図３に示すように、半導体基板１の第１の面１Ｆの上に形成された主電極部４ａと、主電極部４ａと電気的に接続する貫通孔３内に設けられた導通部４ｂと、第２の面１Ｓの上に形成され、導通部４ｂと接続される第１出力取出部４ｃと、を有している。主電極部４ａは、第１の面１Ｆ側で生成したキャリアを集電する機能を有する。導通部４ｂは主電極部４ａで集電したキャリアを第２の面１Ｓ側に設けた第１出力取出部４ｃに導く機能を有する。第１出力取出部４ｃは、隣接する太陽電池素子同士を電気的に接続する配線材と接続される配線接続部としての機能を有する。
　本実施形態においては、図１に示すように、複数の導通部４ｂが所定の一方向に配列されており、上記配列方向に沿って直線状におおむね均等な間隔で設けられている。この導電部４ｂの配列方向は、接続される配線材１５の長手方向とほぼ一致する。図１においては、直線状に配列された導通部４ｂ群が平行に複数配列されている。
　半導体基板１の第１の面１Ｆの基準線ＢＳに平行な方向に、複数の導通部４ｂが複数の列（図１では３列）を成すように配列されている。なお、基準線ＢＳとは、複数の太陽電池素子１０を配列させて太陽電池モジュール２０を形成する場合の配列方向、具体的には太陽電池素子１０を直線上に配列させた太陽電池ストリングの長手方向に平行とされる線であり、以下では、基準線ＢＳに沿う方向（基準線ＢＳに平行な方向）を配列方向ＢＳと称することもある。なお、本明細書中において平行とは、数学的な定義のように厳密に解すべきものではないことは言うまでもない。
　次に、本発明の太陽電池モジュールの実施形態について詳細に説明する。
　本実施の形態に係る太陽電池モジュール２０は、例えば、少なくとも２つの太陽電池素子１０を隣接するように配置し、これらを互いに配線材１５で直列に接続して構成される。
　太陽電池モジュール２０は、図５（ａ）に示すように、ガラス等からなる透光性部材１１と、透明のエチレンビニルアセテート共重合体（ＥＶＡ）等からなる表側充填材１２と、複数の太陽電池素子１０と、ＥＶＡ等からなる裏側充填材１３と、ポリエチレンテレフタレート（ＰＥＴ）やポリフッ化ビニル樹脂（ＰＶＦ）等の材料からなり、単層または積層構造の裏面保護材１４と、を主として備える。
　複数の太陽電池素子１０は、図５（ｂ）に示すように、隣り合う太陽電池素子１０同士が接続部材としての機能を有する配線材１５によって互いに直列接続されている。
　図５（ｂ）の隣り合う太陽電池素子同士は、図６に示すように、隣り合う一方の太陽電池素子１０αの第１出力取出部４ｃと他方の太陽電池素子１０βの第２の電極５とが、裏面側で長尺状の（直線状の）配線材１５によって接続されている。
　本実施形態によれば、光を受ける第１の面および該第１の面の裏側の第２の面を有するとともに、第１の面と第２の面との間を貫通した、一方向に配列された複数の貫通孔が形成されている半導体基板と、複数の貫通孔内のそれぞれに設けられた複数の導通部および第２の面上に設けられて導通部に電気的に接続された第１出力取出部を有する第１の電極と、第１出力取出部と離間するように第２の面上に設けられた比抵抗が２．５×１０－８Ω・ｍ以下の第２の電極と、第１出力取出部に接続された第１配線材と、第２の電極に接続され、かつ長手方向の端面が第１配線材の長手方向の端面と対向するように配置された第２配線材とを備えるものである。
　さらに本実施形態によれば、第１配線材と、第２配線材とが、一直線上に並ぶように配置されている。
　すなわち、図６のように、１つの太陽電池素子１０の第１の電極４（第１出力取出部４ｃ）と電気的に接続される第１配線材１５ａと、第２の電極５と電気的に接続される第２配線材１５ｂとは、一直線上に並ぶように配置されている。これにより、従来のように第１配線材１５ａと第２配線材１５ｂとが並列に配列される場合に比べ、配線材１５を接続する領域を少なくすることができるため、太陽電池素子１０と配線材１５との熱膨張係数の違いにより生じる反り量を小さくすることができる。
　また、第１出力取出部４ｃ上には配線材１５ａが接続されているため、個々の主電極部４ａからの集電電流の経路が短縮されてなる。これにより内部抵抗による光起電力の損失が生じにくくなっている。
　配線材１５としては、例えば、厚さ０．１～０．４ｍｍ程度、幅１～３ｍｍ程度であり、半田材料によって被覆された帯状の銅箔を所定の長さに切断したものを用いることができる。半田材料により被覆された配線材１５の場合、ホットエアーや半田鏝等を用いて、あるいはリフロー炉などを用いて第１出力取出部４ｃおよび第２の電極５に半田付けされる。配線材１５は例えば銅や銀等の金属で構成し、また、低温硬化型の銀、ニッケル、カーボン等の導電性フィラーから構成される導電性ペーストからなる導電性接着剤や半田ペーストで配線材１５を第１出力取出部４ｃおよび第２の電極５に接続するようにしてもよい。また、それぞれの第１出力取出部４ｃおよび第２の電極５の接続に用いる配線材１５には、同一形状のものを用いることができるが、各々異なっていてもよい。
　なお、裏面保護材１４としては、白色性樹脂などが用いられる。裏面保護材に反射率の高い材質のものを用いれば、太陽電池素子１０の間に照射された光が裏面保護材１４で乱反射することにより太陽電池素子１０に照射されやすくなるので、太陽電池素子１０における受光量がより増大することになる。
　さらに本実施形態によれば、第２の電極は、錫または銀を含む厚さ５～３０μｍのメッキ層を有することが好ましい。このような厚さのメッキ層を有する第２の電極は反りにくい。
　さらに、第２の電極５は抵抗の小さいメッキ層５２を設けることにより、第２の電極５で集電した光起電力の損失を抑えて第２配線材１５ｂまで流すことができる。そのため、配線材１５の設置領域を減らしても太陽電池モジュールの出力特性を高く維持することができる。
　なお図７において、太陽電池素子１０を平面視した際、第１配線材１５ａと太陽電池素子１０との重なる領域が、太陽電池素子１０の配列方向ＢＳの長さの８０％以上となるようにすれば、内部抵抗による光起電力の損失が生じにくくなる点で好ましい。
　例えば図１６に示されるように、第２の電極はメッキ層５２を有するため、十分に抵抗損失を低減することができ、その結果、太陽電池素子の出力特性を向上させることができる。メッキ層を有する第２の電極５の空孔率は５％以下となるように形成することにより、第２の電極５の抵抗率を小さくすることができる。なお、第２の電極５の一部は、第１出力取出部４ｃの配列方向における一方の端部側に位置する。端部側における配列方向に対して垂直な方向の第２の電極５の幅は２～２０ｍｍである。
　さらに本実施形態によれば、第２の電極５は、メッキ層の下地となる下地層５１をさらに含み、下地層５１は、チタニウム－タングステン系合金を含むことが好ましい。
　第２の電極５においては、例えば、アルミニウム、銀または銅、チタニウム－タングステン系合金等の金属をスパッタリング法または蒸着法を用いて下地層５１を形成し、下地層５１の上に銅、錫および銀からなるメッキ層５２を形成する。さらに、チタニウム・タングステン合金層の下部にアルミニウム層を形成してもよい。
　また、メッキ層５２は複数の層から構成されてもよく、例えば、下地層５１の上に銅からなる第１メッキ層を形成し、その上に錫または銀からなる第２メッキ層を形成することができる。このとき、第１出力取出部４ｃも同時に形成してもよく、第１出力取出部４ｃは下地層５１のみであっても構わない。
　さらに、下地層５１の厚さは５０～５００μｍであることが好ましい。
　これにより比抵抗の高い下地層５１の厚みを薄くして第２の電極５の抵抗損失を低減しつつ、メッキ層５２との密着性を向上させることができる。
　ここで、メッキ層５２の形成方法について説明する。例えば、電解メッキ液が貯留されているメッキ槽内に半導体基板１を浸漬させる。メッキ槽内には電解メッキ液に対して、金属部材からなる陽極が設けられる。一方、メッキ対象物である下地層５１が陰極となるために、下地層５１に導電性のクリップ等からなる給電部が取り付けられる。そして、電源より陽極と陰極との間に電圧を印加して電流を流すことにより、下地層５１の上にメッキ層５２が形成される。
　電解メッキ液はメッキ層５２を構成する金属を含んだメッキ液が用いられ、陽極の金属部材もメッキ層５２を構成する金属の板が用いられる。また、陽極の金属部材は不溶性でもよく、酸化イリジウム被覆チタンまたは白金被覆チタン等が用いられる。例えば、メッキ層５２が銅の場合には、電解メッキ液として硫酸銅メッキ液、ピロリン酸銅メッキ液またはシアン化銅メッキ液等が用いられ、陽極の金属部材としてリンを含む銅から成る銅板が用いられる。
　さらに本実施形態によれば、第２の面１Ｓの面積に対する第２の電極５の面積の割合が、８９～９５％であることが好ましい。
　この範囲であれば、第１出力取出部４ｃ、第２の電極５における抵抗損失をともに抑えることができるとともに、第１出力取出部４ｃの占有面積を確保することができる。
　さらに本実施形態によれば、第１出力取出部４ｃが略平行に複数設けられているとともに、第１出力取出部４ｃ間に設けられている第２の電極の幅が１０～５０ｍｍであることが好ましい。さらには２０ｍｍ以上３５ｍｍ以下であることが好ましい。
　第２の電極の幅が１０～５０ｍｍであれば、第２の面１Ｓ側で生成したキャリアを効率よく集電することができ、第２の電極５の抵抗損失を低減することができ、出力特性を向上させることができる。
　図２においては、第１出力取出部４ｃは３本設けられているが、これに限定されるわけでなく、第１出力取出部４ｃ間の電極の幅を狭くして、４本または５本設けてもよい。
　さらに本実施形態によれば、第２の電極５と半導体基板との間にパッシベーション膜を有することが好ましい。
　例えば、図４に示すように、半導体基板１の第２の面１Ｓ側にパッシベーション膜８が設けられている。パッシベーション膜８は、半導体基板１の裏面（第２の面１Ｓ）においてキャリアの再結合を低減する役割を有する。パッシベーション膜８としては、窒化珪素（Ｓｉ３Ｎ４）、アモルファス窒化珪素膜（a－ＳｉＮｘ）などのシリコン系窒化膜、酸化珪素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタニウム（ＴｉＯ２）などが使用できる。パッシベーション膜８の厚みは、１００～２０００Å程度に形成すればよい。第２の電極５はパッシベーション膜８上に形成され、パッシベーション膜８の開口部において、半導体基板１と第２の電極５とのコンタクト部を形成している。また、このコンタクト部の半導体基板１側には半導体層６が形成されることが好適である。また、パッシベーション膜８が水素を含む膜から形成されていてもよく、膜中の水素が半導体基板１中に拡散して結晶粒界や欠陥を不活性化することができる。
　さらに本実施形態によれば、パッシベーション膜は半導体基板の側面にまで形成されていることが好ましい。
　これにより、半導体基板１の側面にもパッシベーション膜８が形成されてメッキ形成抑制膜として働き、不要な部分のメッキ形成を低減することができる。
　第２の電極５と第１出力取出部４ｃを形成する前に第２の面１Ｓにパッシベーション膜８を形成している場合には、例えば、第２の電極５においては２００μｍ～１ｍｍの間隔でポイント状にサンドブラスト法やメカニカルスクライブ法、さらにはレーザー法などを用いてパッシベーション膜８を除去し、半導体基板１と第２の電極５とのコンタクト部を形成することが好ましい。
　また、コンタクト部を形成できるようにマスク等を用いて所定の形状にパッシベーション膜８を形成してもよい。
　また、第１出力取出部４ｃにおいては少なくとも導通部４ｂの周辺にあるパッシベーション膜８を除去すればよい。
　また、本実施形態においては、半導体層６を形成した後にパッシベーション膜８を形成しているが、パッシベーション膜８を形成した後に半導体層６を形成してもよい。例えば、ガラスフリットを含有したアルミニウムペーストをパッシベーション膜８の上に直接形成し、高温の熱処理を行うファイヤースルー法により、予めパッシベーション膜８を除去することなく、半導体層６を形成することができる。あるいは、パッシベーション膜８の上に印刷法、スパッタリング法または蒸着法などでアルミニウム層を形成し、該アルミニウム層の局所にレーザー光を照射して溶融させることで該アルミニウム成分をパッシベーション膜８に貫通させて半導体基板１と接触・反応させて半導体層６を形成することができる（いわゆるレーザー焼成（溶融）コンタクト法、ＬＦＣ法）。このとき、形成する半導体層６は２００μｍ～１ｍｍの間隔でポイント状に形成することが好ましく、また、上記方法で形成されたアルミニウム層は除去する必要はない。そして、第２の電極５はアルミニウム層と接続するようにパッシベーション膜８上に形成することができる。
　図１に示すように、太陽電池素子１０の第１の面１Ｆ上には、導通部と電気的に接続される線状電極部が設けられている。線状電極部は、導通部と直接接続される第１線状電極部と、第１線状電極と略平行に位置するとともに、導通部から一方向に延びる補助電極部を介して導通部と接続される第２線状電極部とを有することが好ましい。
　ここで補助電極部４ｆは導通部４ｂから一方向に延びている。第２線状電極部４ｅは、導通部４ｂと直接接続されていないため、半導体基板１を平面透視した際に、第２線状電極部４ｅが設けられた領域に該当する第２の面には第１出力取出部４ｃを設ける必要がない。そして、第２線状電極部４ｅを一方の端部に設けることによって、第１出力取出部４ｃの配列方向における一方の端部側に位置する第２の電極５は、配線材１５との十分な接続領域を確保でき、配線材１５の剥がれを低減することができる。
　さらに本実施形態によれば、補助電極部４ｆの長手方向と導通部４ｂの配列の長手方向とが、平行であることが好ましい。
　ここで長手方向とは、導通部４ｂと最も距離が近い隣り合う他の導通部４ｂを繋げた直線で表され、配列方向ＢＳとほぼ一致する。
　すなわち、補助電極部４ｆの長手方向が、配列方向ＢＳとほぼ一致することによって、補助電極部４ｆの形成領域を少なくすることができ、補助電極部４ｆにおける抵抗損失を低減するとともに、補助電極部４ｆを設けたことによる受光量の低下を低減することができる。
　第１の電極４の主電極部４ａは、半導体基板１の第１の面１Ｆの上において、互いに異なる列に属する導通部４ｂと直接に接続するような第１線状電極部４ｄを有する。
　また、配列方向ＢＳの一方の端部側において、導通部４ｂと直接に接続しない第２線状電極部４ｅを有する。なお、第１線状電極部４ｄおよび第２線状電極部４ｅの長手方向は配列方向ＢＳに対して略垂直に延びている。
　主電極部４ａの第１線状電極部４ｄ、第２線状電極部４ｅ、および補助電極部４ｆはそれぞれ、５０～１００μｍ程度の線幅を有するように形成されるのが好適である。また、上述のような複数の第１線状電極部４ｄおよび第２線状電極部４ｅは、互いに略平行で等間隔、例えば、１～３ｍｍ程度になるように形成されるのが美観向上の観点からも好ましい。
　主電極４ａは、図１に示すように、貫通孔３を覆う形で貫通孔３の直径より大きい円状のパッド電極部４ｇを有していてもよい。このような形態であれば、主電極部４ａの形成位置が少しずれても導通部４ｂと接続することが可能となる。なお、主電極部４ａのパターンは図１に示したものに限られず、種々のパターンを形成可能である。
　第１の電極４は、図２に示すように、半導体基板１の第２の面１Ｓ上において、複数の導通部４ｂ（貫通孔３）と接続する位置に、第１出力取出部４ｃを有している。この第１出力取出部４ｃは、導通部４ｂの配列方向ＢＳに長手方向を有する長尺状を成している。第１出力取出部４ｃは、導通部４ｂの配列に対応して、複数列（図２においては３列）形成されてなる。第１出力取出部４ｃの幅は後述する配線材１５の幅と同じまたはそれよりも大きければよく、例えば、１～４ｍｍ、好ましくは１．５～３ｍｍで設定される。
　また、第１出力取出部４ｃの配列方向ＢＳの長さは、太陽電池素子１０の配列方向の長さの８０％以上有するように設定されることが好ましい。なお、列状に形成される第１出力取出部４ｃは必ずしも、図２に示すように１本で繋がっている必要はなく、図１４に示すように複数個に分かれて形成されていても良い。このとき、配列方向ＢＳにおける第１出力取出部４ｃの接続部分の両端の距離が太陽電池素子１０の配列方向の長さの８０％以上有するように設定されることが好ましい。また、図１５に示すように第１出力取出部４ｃは導通部４ｂに対して配列方向ＢＳと垂直な方向に突出した領域を有し、突出した領域と配線材１５とが接続するようにして、配線材１５と導通部４ｂとが物理的に直接接触しないような構造であってもよい。
　一方、第２の電極５は、第１の電極４と異なる極性を有しており、第１の電極４と絶縁されるように、半導体基板１の第２の面１Ｓ上に配設されている。そのため、例えば、半導体基板１の第２の面１Ｓ上において、第２の電極５は、第１の電極４と離間するように配設されている。
　第２の電極５は、半導体基板１の第２の面１Ｓ側において、第１の電極４が設けられていない領域（非形成領域）の略全面に形成され、第２の面１Ｓ側で生成したキャリアを集電する。ここで、「略全面」とは、半導体基板１の第２の面１Ｓを平面視した場合に、第２の電極５が第２の面１Ｓの全領域の８０％以上に形成されることをいう。また、第1出力取出部４ｃの形成領域を考慮して、第２の電極５が第２の面１Ｓの全領域の９５％以下に形成されていることが好ましい。特に、第２の電極５が第２の面１Ｓの全領域の８９％以上とすることにより、太陽電池素子の反りを低減しつつ、第２の電極５における抵抗損失も低減することができる。
　　≪太陽電池素子の製造方法≫
　次に、太陽電池素子の製造方法について説明する。
　　＜半導体基板の準備工程＞
　まず、ｐ型の導電型を呈する半導体基板１を準備する。
　半導体基板１として単結晶シリコン基板を用いる場合、ＦＺ法（Ｆｌｏａｔｉｎｇ　Ｚｏｎｅ法）やＣＺ法（Ｃｚｏｃｈｒａｌｓｋｉ法）など公知の製法で作製された単結晶シリコンインゴットを所定の厚みに切り出すことで半導体基板１を得ることができる。また、半導体基板１として多結晶シリコン基板を用いる場合、キャスト法や鋳型内凝固法などの公知の製法で作製された多結晶シリコンインゴットを所定の厚みに切り出すことで半導体基板１を得ることができる。
　以下においては、ドーパント元素としてＢ（ボロン）あるいはＧａ（ガリウム）を１×１０１５～１×１０１７ａｔｏｍｓ／ｃｍ３程度ドープしたｐ型の多結晶シリコン基板を半導体基板１として用いる場合を例にとって説明する。
　なお、切り出し（スライス）に伴う半導体基板１の表層部の機械的ダメージ層や汚染層を除去するために、切り出した半導体基板１の表面（１Ｆ）側および裏面（１Ｓ）側の表層部をＮａＯＨやＫＯＨ、あるいはフッ酸と硝酸の混合液などでそれぞれ１０～２０μｍ程度エッチングし、その後、純水などで洗浄することで、有機成分や金属成分を除去しておくようにする。
　　＜貫通孔の形成工程＞
　次に、半導体基板１の第１の面１Ｆと第２の面１Ｓとの間に貫通孔３を形成する。
　貫通孔３は、機械的ドリル、ウォータージェットあるいはレーザー加工装置等を用いて形成する。なお、貫通孔３の形成は、受光面となる第１の面１Ｆの損傷を避けるべく、半導体基板１の第２の面１Ｓの側から第１の面１Ｆの側に向けて加工を行うようにする。ただし、加工による半導体基板１への損傷が少なければ、第１の面１Ｆの側から第２の面１Ｓの側に向けて加工を行うようにしてもよい。
　　＜テクスチャ構造の形成工程＞
　次に、貫通孔３が形成された半導体基板１の受光面側に、光反射率の低減を効果的に行うための微細な突起（凸部）をもつテクスチャ構造１ａ（図３，４参照）を形成する。
　テクスチャ構造１ａの形成方法としては、ＮａＯＨやＫＯＨなどのアルカリ水溶液によるウェットエッチング法や、半導体基板１の材料であるシリコンをエッチングする性質を有するエッチングガスを用いるドライエッチング法を用いることができる。
　　＜逆導電型層の形成工程＞
　次に、逆導電型層２を形成する。すなわち、半導体基板１の第１の面１Ｆに第１逆導電型層２ａを形成し、貫通孔３の内表面に第２逆導電型層２ｂを形成し、第２の面１Ｓに第３逆導電型層２ｃを形成する。
　ｐ型の多結晶シリコン基板を半導体基板１として用いる場合、逆導電型層２を形成するためのｎ型化ドーピング元素としては、Ｐ（リン）を用いることが好ましい。
　逆導電型層２は、半導体基板１におけるその形成対象箇所にペースト状態にしたＰ２Ｏ５を塗布して熱拡散させる塗布熱拡散法、ガス状態にしたＰＯＣｌ３（オキシ塩化リン）を拡散源として形成対象箇所に拡散させる気相熱拡散法、および形成予定箇所に対して直接に拡散させるイオン打ち込み法などによって形成する。気相拡散法を用いれば半導体基板１の両主面における形成対象箇所と貫通孔３の表面とに同時に逆導電型層２を形成できるので好ましい。
　なお、形成対象箇所以外にも拡散領域が形成されるような条件下では、その部分にあらかじめ拡散防止層を形成したうえで逆導電型層２を形成することにより、部分的な拡散を防止することができる。また、拡散防止層を形成せず、形成対象箇所以外に形成された拡散領域を後からエッチングして除去してもよく、例えば、第２逆導電型層２ｂや第３逆導電型層２ｃの上にレジスト膜を形成してウエットエッチングまたはドライエッチングで第２の面１Ｓ側の不要な拡散領域を除去すればよい。
　また、第１の電極４が形成される領域の周囲や半導体基板１の第２の面１Ｓの周縁部について、レーザー照射等の公知の方法でｐｎ分離を行ってもよい。
　　＜半導体層の形成工程＞
　次に、半導体基板１の第２の面１Ｓに、半導体層６を形成する。
　ボロンをドーパント元素とする場合、ＢＢｒ３（三臭化ボロン）を拡散源とする熱拡散法により、８００～１１００℃程度で形成する。この場合、半導体層６の形成に先立ち、半導体層６の形成予定箇所以外の領域の上に、例えば、既に形成されている逆導電型層２などの上に、酸化膜などからなる拡散防止層を形成し、半導体層６の形成後にこの拡散防止層を除去するようにするのが望ましい。さらに、拡散領域を除去する際に設けたレジスト膜をそのまま拡散防止層として用いてもよい。
　また、ドーパント元素としてアルミニウムを用いる場合は、アルミニウム粉末と有機ビヒクル等からなるアルミニウムペーストを印刷法で半導体基板１の第２の面１Ｓに塗布した後、７００～８５０℃程度の温度で熱処理（焼成）してアルミニウムを半導体基板１に向けて拡散させることによって、半導体層６を形成することができる。この場合、アルミニウムペーストの印刷面である第２の面１Ｓだけに所望の拡散領域である半導体層６を形成することができる。その後、焼成後に第２の面１Ｓの上に形成されたアルミニウムからなる層を除去する。
　　＜反射防止膜の形成工程＞
　次に、第１逆導電型層２ａの上に、反射防止膜７を形成する。
　反射防止膜７の形成方法としては、Ｐｌａｓｍａ－Ｅｎｈａｎｃｅｄ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ法（ＰＥＣＶＤ法）、蒸着法やスパッタリング法などを用いることができる。例えば、ＳｉＮｘ膜からなる反射防止膜７をＰＥＣＶＤ法で形成する場合、反応室内を５００℃程度としてシラン（Ｓｉ３Ｈ４）とアンモニア（ＮＨ３）との混合ガスを窒素で希釈し、グロー放電分解でプラズマ化させて堆積させることで反射防止膜７が形成される。また、第２逆導電型層２ｂの上にも反射防止膜７を形成してもよい。
　　＜パッシベーション膜の形成工程＞
　次に、半導体基板１の第２の面１Ｓに、パッシベーション膜８を形成してもよい。
　パッシベーション膜８の形成方法としては、ＰＥＣＶＤ法、蒸着法やスパッタリング法などを用いることができ、パッシベーション膜８の形成予定箇所以外の領域の上にマスクを設けるか、または第２の面１Ｓの全面に設けた後、形成予定箇所以外の領域を除去してもよい。
　　＜電極の形成方法＞
　次に、第１の電極４を構成する主電極部４ａと導通部４ｂとを形成する。
　主電極部４ａと導通部４ｂとは、例えば、塗布法を用いて形成される。具体的には、半導体基板１の第１の面１Ｆに、例えば銀等からなる金属粉末１００重量部に対して有機ビヒクルを１０～３０重量部、ガラスフリットを０．１～１０重量部を添加してなる導電性ペーストを、図１に示す主電極部４ａの形成パターンにて塗布することで塗布膜を形成した後、該塗布膜を最高温度５００～８５０℃で数十秒～数十分程度焼成することにより、主電極部４ａと導通部４ｂとを形成することができる。なお、この場合、導電性ペーストを塗布する際に貫通孔３にも該導電性ペーストが充填されることで、導通部４ｂも形成できる。また、導電性ペーストを塗布した後、焼成前に所定の温度で塗布膜中の溶剤を蒸散させて該塗布膜を乾燥させるのが好ましい。また、あらかじめ貫通孔３にのみ導電性ペーストを充填・乾燥し、その後、上述の場合と同様に図１に示す主電極部４ａのパターンにて導電性ペーストを塗布したうえで焼成するなど、主電極部４ａと導通部４ｂとを別々に塗布・焼成して形成するようにしてもよい。
　主電極部４ａの形成に先立って反射防止膜７を形成する場合は、パターニングされた領域に主電極部４ａを形成するか、あるいは、ファイヤースルー法によって主電極部４ａを形成することになる。
　一方で、主電極部４ａを形成した後に、反射防止膜７を形成してもかまわない。この場合、反射防止膜７をパターニングする必要もなく、またファイヤースルー法を用いる必要もないため、主電極部４ａの形成条件が緩やかなものとなる。このような工程であれば、例えば、８００℃程度の高温で焼成を行わずとも、主電極部４ａを形成することができる。
　続いて、半導体基板１の第２の面１Ｓ上に第１出力取出部４ｃと第２の電極５を形成する。
　第１出力取出部４ｃは、例えば、銀または銅等の導電性ペーストを塗布し、加熱処理する方法や、銀または銅等の金属をスパッタリング法または蒸着法を用いて形成することができる。
　なお、このようなメッキ層５２は無電解メッキで形成されたものであっても構わない。
≪太陽電池モジュールの製造方法≫
　次に、上述の太陽電池素子１０を用いて太陽電池モジュール２０を製造する方法について説明する。
　まず、あらかじめ、厚さ０．１～０．４ｍｍ程度、幅１～３ｍｍ程度の銅箔の全面を半田材料によって被覆したものを長手方向について所定の長さに切断することによって、配線材１５を作製しておく。
　そして、図６に示すように、複数の太陽電池素子１０をそれぞれ第２の面１Ｓを上にして所定の距離で離間させて載置し、太陽電池素子１０の第１出力取出部４ｃおよび第２の電極５に上方から配線材１５を接触させる。この状態で、ホットエアーや半田鏝を用いて、あるいはリフロー炉を用いて、配線材１５の表面の半田を溶融させることで、配線材１５と第１出力取出部４ｃおよび第２の電極５とを接続させる。係る方法によれば、高い生産性で、太陽電池素子１０同士を接続することができる。また、エポキシ、シリコーン、ポリイミド、ポリウレタン系樹脂等をバインダとし、銀、ニッケル、カーボン等の導電性フィラーから構成される低温硬化型の導電性接着剤または半田ペーストを用いて配線材１５を接続してもよい。あるいは、第１出力取出部４ｃと第２の電極５に導電性接着剤または半田ペーストを設け、その上に配線材１５を接触させた後、１５０～２５０℃程度で熱処理することで、配線材１５と一方の太陽電池素子１０の第１出力取出部４ｃおよび他方の太陽電池素子１０の第２の電極５とを接続してもよい。
　その後、透光性部材１１の上に、表側充填材１２と、配線材１５によって互いに接続された複数の太陽電池素子１０と、裏側充填材１３と、裏面保護材１４とを順次に積層することで得られるモジュール基体を、ラミネータの中で脱気、加熱して押圧することによって一体化させることによって、太陽電池モジュール２０が得られる。
　そして、図５（ｂ）に示すように、上述した太陽電池モジュール２０の外周には、必要に応じてアルミニウムなどの枠１６がはめ込まれる。また、図５（ａ）に示すように、直列接続された複数の太陽電池素子１０のうち、最初の太陽電池素子１０と最後の太陽電池素子１０の電極の一端を、出力取出部である端子ボックス１７に、出力取出配線１８によって接続する。
　上述した手順によって、本実施の形態に係る太陽電池モジュール２０を得ることができる。
　＜変形例＞
　また、逆導電型層２および半導体層６の形成方法は、上述したものに限定されるものではない。例えば、薄膜形成技術を用いて、水素化アモルファスシリコン膜や、微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。
　以下により具体的な実施例について説明する。
　まず、半導体基板１として、１５６ｃｍ角、厚さが２００μｍの多結晶シリコン基板１を用意した。係る多結晶シリコン基板１は、あらかじめｐ型の導電型を呈するようにボロンがドープされてなる。
　用意したそれぞれの多結晶シリコン基板１に、ＹＡＧレーザー装置によって複数の貫通孔３を形成した。さらに受光面（第一の面１Ｆ）となる主面の側に、ＲＩＥ法を用いてテクスチャ構造１ａを形成した。
　次に、リン原子を拡散させて、シート抵抗が９０Ω／□となるｎ型の逆導電型層２（第一逆導電型層２ａ、第二逆導電型層２ｂ、第三逆導電型層２ｃ）を形成した。
　受光面側にはさらに、プラズマＣＶＤ法により窒化シリコンからなる反射防止膜７を形成した。なお、裏面（第二の面１Ｓ）となる主面の側に形成された逆導電型層の一部についてはフッ酸溶液により除去してｐｎ分離を行った。
　そして、第１の面１Ｆおよび第２の面１Ｓの電極構造として、図１、２に示す形状を実施例１とし、図８、９に示す形状を比較例１、図１１、１２に示す形状を比較例２として３種類の太陽電池素子を形成した。
　なお、実施例１において、各試料および比抵抗測定用のサンプルピースは、第１の電極４は銀ペーストを塗布、焼成して形成し、第２の電極５はアルミニウムペーストを塗布、焼成して形成したアルミニウム層と、その上にスパッタ法にてチタニウムとタングステンの合金層を形成し、その上に銅からなるメッキ層５２を電解メッキ法により形成し、その上に錫からなるメッキ層５２を電解メッキ法により形成した。
　比較例１、２において、各試料および比抵抗測定用のサンプルピース第１の電極４および第２の電極５の第２出力取出部５ａは銀ペーストを塗布、焼成して形成し、第２の電極の集電部５ｂはアルミニウムペーストを塗布、焼成して形成した。
　ここで比抵抗測定用のサンプルピースは１０ｍｍ×１０ｍｍ×０．３ｍｍ厚であり、これを用いて第２の電極５の最表面での比抵抗4探針法を用いて測定することで、この比抵抗の値を各試料毎に調節した。なお、実施例１においては２～２．５×１０－８Ω・ｍであり、比較例１、２においては４～５×１０－７Ω・ｍであった。
　そして、図７、図１０、図１３に示すように、銅箔の全面を半田材料によって被覆した配線材１５を第１の電極４の第１出力取出部４ｃおよび第２の電極５（第２出力取出部５ａ）に半田付けした。
　実施例および比較例についてそれぞれ、その他は同じ条件で１０個の太陽電池素子を作製し、太陽電池素子出力特性と反り量を評価した。ここで反り量は半導体基板１の厚みを含んだ値であり、水平面に載置した場合の最低部（水平面）と最高部との高さの差で反り量を評価した。
　表１は、各実施例および比較例における出力特性と反り量を示している。なお、各項目の値はいずれも、１０個の太陽電池素子についての平均値である。
Figure JPOXMLDOC01-appb-T000001
　実施例１は比較例１に比べ、第１の電極４に接続される銅箔が配列方向ＢＳに伸びて接続され、個々の主電極部４ａからの集電電流の経路が短縮されており、さらに、第２の電極５の比抵抗が低いため出力特性を高くすることができた。また、比較例１は配列方向ＢＳの反り量は低いものの、配列方向ＢＳに垂直な方向の反り量が大きくなった。
　また実施例１は比較例２に比べ、太陽電池モジュール２０としての出力特性を維持しながら、配線材１５による太陽電池素子１０の反り量を低減することが確認できた。
　次に、実施例１の太陽電池素子において、第１出力取出電極４ｃの幅を２．３ｍｍ、第１出力取出電極４ｃの本数を１～７本の範囲で調整して、第２の電極５の面積割合を８７～９６％に変更し、各試料について、太陽電池素子出力特性と反り量を評価した結果を表２に示す。なお、第２の電極５の配線材１５を接続する端部の配列方向ＢＳの長さは３ｍｍとした。
Figure JPOXMLDOC01-appb-T000002
　ここで試料３は実施例１に対応するものである。本発明の実施例の試料である試料２～６の結果から、第２の電極５の面積割合が８９～９５％であれば、反り量を４．８ｍｍ以下、変換効率を１７％以上とできることが確認できた。
１　　：半導体基板
２　　：逆導電型層
　２ａ：第１逆導電型層
　２ｂ：第２逆導電型層
　２ｃ：第３逆導電型層
３　　：貫通孔
４　　：第１の電極
　４ａ：主電極部
　４ｂ：導通部
　４ｃ：第１出力取出部
　４ｄ：第１線状電極部
　４ｅ：第２線状電極部
　４ｆ：補助電極部
　４ｇ：パッド電極部
５　　：第２の電極
　５ａ：第２出力取出部
５ｂ：集電部
６　　：半導体層
７　　：反射防止膜
８　　：パッシベーション膜
１０　：太陽電池素子
１１　：透光性基板
１２　：表側充填材
１３　：裏側充填材
１４　：裏面保護材
１５　：配線材
１６　：枠
１７　：端子ボックス
１８　：出力取出配線
２０　：太陽電池モジュール
５１　：下地層
５２　：メッキ層

Claims (12)

  1. 　光を受ける第１の面および該第１の面の裏側の第２の面を有するとともに、前記第１の面と前記第２の面との間を貫通した、一方向に配列された複数の貫通孔が形成されている半導体基板と、
    前記複数の貫通孔内のそれぞれに設けられた複数の導通部および前記第２の面上に設けられて前記導通部に電気的に接続された第１出力取出部を有する第１の電極と、
    前記第１出力取出部と離間するように前記第２の面上に設けられた比抵抗が２．５×１０－８Ω・ｍ以下の第２の電極と、
    前記第１出力取出部に接続された第１配線材と、
    前記第２の電極に接続され、かつ長手方向の端面が前記第１配線材の長手方向の端面と対向するように配置された第２配線材と
    を備える太陽電池素子。
  2. 　前記第１配線材と前記第２配線材とが、一直線上に並ぶように配置されている請求項１に記載の太陽電池素子。
  3. 　前記第２の電極は、錫または銀を含む厚さ５～３０μｍのメッキ層を有する請求項１または２に記載の太陽電池素子。
  4. 　前記第２の電極は、前記メッキ層の下地層をさらに含み、
    該下地層は、チタニウム－タングステン系合金を主成分として含む請求項３に記載の太陽電池素子。
  5. 　前記下地層の厚さは、５０～５００ｎｍである請求項４に記載の太陽電池素子。
  6. 　前記第２の面の面積に対する前記第２の電極の面積の割合が、８９～９５％である請求項１～５のいずれかに記載の太陽電池素子。
  7. 　前記第１出力取出部が略平行に複数設けられているとともに、前記第１出力取出部間に設けられている第２の電極の幅が１０～５０ｍｍである請求項１～６のいずれかに記載の太陽電池素子。
  8. 　前記第２の電極と前記半導体基板との間にパッシベーション膜を有する請求項１～７のいずれかに記載の太陽電池素子。
  9. 　前記パッシベーション膜は、前記半導体基板の側面まで形成されている請求項８に記載の太陽電池素子。
  10. 　前記第１の面上には、前記導通部に電気的に接続された線状電極部が設けられており、
    該線状電極部は、前記導通部に直接接続されている第１線状電極部と、前記第１線状電極に略平行に位置するとともに、前記導通部から一方向に延びる補助電極部を介して接続されている第２線状電極部とを有している請求項１～９のいずれかに記載の太陽電池素子。
  11. 　前記補助電極部の長手方向と前記導通部の配列の長手方向とが、平行である請求項１０に記載の太陽電池素子。
  12. 　請求項１～１１のいずれかに記載の太陽電池素子を含む太陽電池モジュール。
     
     
PCT/JP2011/059730 2010-04-20 2011-04-20 太陽電池素子およびそれを用いた太陽電池モジュール Ceased WO2011132707A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/642,488 US8859889B2 (en) 2010-04-20 2011-04-20 Solar cell elements and solar cell module using same
JP2012511685A JPWO2011132707A1 (ja) 2010-04-20 2011-04-20 太陽電池素子およびそれを用いた太陽電池モジュール
CN2011800191107A CN102859712A (zh) 2010-04-20 2011-04-20 太阳能电池元件及使用该太阳能电池元件的太阳能电池模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-096591 2010-04-20
JP2010096591 2010-04-20

Publications (1)

Publication Number Publication Date
WO2011132707A1 true WO2011132707A1 (ja) 2011-10-27

Family

ID=44834224

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/059730 Ceased WO2011132707A1 (ja) 2010-04-20 2011-04-20 太陽電池素子およびそれを用いた太陽電池モジュール

Country Status (4)

Country Link
US (1) US8859889B2 (ja)
JP (1) JPWO2011132707A1 (ja)
CN (1) CN102859712A (ja)
WO (1) WO2011132707A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137718A (zh) * 2011-11-24 2013-06-05 绿阳光电股份有限公司 太阳能电池模块及其制造方法
WO2013136513A1 (ja) * 2012-03-16 2013-09-19 三洋電機株式会社 太陽電池モジュール
JPWO2013136513A1 (ja) * 2012-03-16 2015-08-03 パナソニックＩｐマネジメント株式会社 太陽電池モジュール
JP5987127B1 (ja) * 2015-07-27 2016-09-07 長州産業株式会社 光発電素子及びその製造方法
JP6053082B1 (ja) * 2015-07-27 2016-12-27 長州産業株式会社 光発電素子及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178082B2 (en) 2013-09-23 2015-11-03 Siva Power, Inc. Methods of forming thin-film photovoltaic devices with discontinuous passivation layers
WO2016019396A2 (en) * 2014-08-01 2016-02-04 Solexel, Inc. Solar cell surface passivation using photo-anneal
DE102019006099B4 (de) * 2019-08-29 2022-03-17 Azur Space Solar Power Gmbh Stapelförmige Mehrfachsolarzelle mit einer ein Mehrschichtsystem umfassenden Metallisierung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236880A (ja) * 1992-12-14 1994-08-23 Oki Electric Ind Co Ltd 金属配線の形成方法
WO1997013280A1 (en) * 1995-10-05 1997-04-10 Ebara Solar, Inc. Self-aligned locally deep- diffused emitter solar cell
WO2004095587A2 (en) * 2003-04-10 2004-11-04 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
WO2008078741A1 (ja) * 2006-12-26 2008-07-03 Kyocera Corporation 太陽電池モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3903427A (en) * 1973-12-28 1975-09-02 Hughes Aircraft Co Solar cell connections
DE3714920C1 (de) 1987-05-05 1988-07-14 Messerschmitt Boelkow Blohm Verfahren zur Herstellung einer Duennschicht-Solarzellenanordnung
US4838952A (en) * 1988-04-29 1989-06-13 Spectrolab, Inc. Controlled reflectance solar cell
US5178685A (en) * 1991-06-11 1993-01-12 Mobil Solar Energy Corporation Method for forming solar cell contacts and interconnecting solar cells
JP3653800B2 (ja) 1995-06-15 2005-06-02 株式会社カネカ 集積化薄膜太陽電池の製造方法
US6265652B1 (en) 1995-06-15 2001-07-24 Kanegafuchi Kagaku Kogyo Kabushiki Kabushiki Kaisha Integrated thin-film solar battery and method of manufacturing the same
JP2006245502A (ja) 2005-03-07 2006-09-14 Sharp Corp 太陽電池セルおよびその製造方法
JP2007201304A (ja) 2006-01-30 2007-08-09 Honda Motor Co Ltd 太陽電池およびその製造方法
JP5142980B2 (ja) * 2006-03-01 2013-02-13 三洋電機株式会社 太陽電池セル、及び、この太陽電池セルを用いた太陽電池モジュール
JPWO2008015900A1 (ja) 2006-07-31 2009-12-17 パナソニック株式会社 半導体発光素子およびその製造方法
WO2008078471A1 (ja) 2006-12-25 2008-07-03 Sharp Kabushiki Kaisha 光電変換装置及びその製造方法
JP2008294080A (ja) * 2007-05-22 2008-12-04 Sanyo Electric Co Ltd 太陽電池セル及び太陽電池セルの製造方法
US20090050190A1 (en) * 2007-08-24 2009-02-26 Sanyo Electric Co., Ltd. Solar cell and solar cell module
JP5078509B2 (ja) * 2007-09-04 2012-11-21 三洋電機株式会社 太陽電池
JP2009088406A (ja) * 2007-10-02 2009-04-23 Sanyo Electric Co Ltd 太陽電池及びその製造方法
JP2009135338A (ja) * 2007-11-30 2009-06-18 Sanyo Electric Co Ltd 太陽電池及び太陽電池の製造方法
JP2009176782A (ja) * 2008-01-21 2009-08-06 Sanyo Electric Co Ltd 太陽電池モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236880A (ja) * 1992-12-14 1994-08-23 Oki Electric Ind Co Ltd 金属配線の形成方法
WO1997013280A1 (en) * 1995-10-05 1997-04-10 Ebara Solar, Inc. Self-aligned locally deep- diffused emitter solar cell
WO2004095587A2 (en) * 2003-04-10 2004-11-04 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
WO2008078741A1 (ja) * 2006-12-26 2008-07-03 Kyocera Corporation 太陽電池モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137718A (zh) * 2011-11-24 2013-06-05 绿阳光电股份有限公司 太阳能电池模块及其制造方法
WO2013136513A1 (ja) * 2012-03-16 2013-09-19 三洋電機株式会社 太陽電池モジュール
JPWO2013136513A1 (ja) * 2012-03-16 2015-08-03 パナソニックＩｐマネジメント株式会社 太陽電池モジュール
JP5987127B1 (ja) * 2015-07-27 2016-09-07 長州産業株式会社 光発電素子及びその製造方法
JP6053082B1 (ja) * 2015-07-27 2016-12-27 長州産業株式会社 光発電素子及びその製造方法

Also Published As

Publication number Publication date
JPWO2011132707A1 (ja) 2013-07-18
US20130133737A1 (en) 2013-05-30
US8859889B2 (en) 2014-10-14
CN102859712A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
CN104272475B (zh) 背接触太阳能光伏模块用半导体晶片的电池和模块加工
US9093590B2 (en) Solar cell and solar cell manufacturing method
US8569100B2 (en) Solar cell and manufacturing method thereof
US9608140B2 (en) Solar cell and solar cell module
US20090139570A1 (en) Solar cell and a manufacturing method of the solar cell
JP5241961B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
US8859889B2 (en) Solar cell elements and solar cell module using same
US20150349156A1 (en) Solar battery cell and method of manufacturing the same
US20120211049A1 (en) Solar cell element and solar cell module
US20170194519A1 (en) Solar cell element
JP6495649B2 (ja) 太陽電池素子および太陽電池モジュール
JP2011134999A (ja) 太陽電池モジュール
US20130276860A1 (en) Solar battery cell, manufacturing method thereof, and solar battery module
WO2018173125A1 (ja) 太陽電池セルおよび太陽電池モジュール
JP2011146678A (ja) 太陽電池素子の製造方法
US20190081186A1 (en) Solar cell element and solar cell module
CN108269873A (zh) Ibc太阳能电池及其制备方法
JP5219977B2 (ja) 太陽電池素子および太陽電池モジュール
JP4467337B2 (ja) 太陽電池モジュール
US10700223B2 (en) High photoelectric conversion efficiency solar battery cell and method for manufacturing high photoelectric conversion solar battery cell
JP5726308B2 (ja) 太陽電池素子および太陽電池モジュール
JP5219984B2 (ja) 太陽電池モジュール
JP2011096731A (ja) 太陽電池素子および太陽電池モジュール
JP2009071340A (ja) 太陽電池モジュール

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180019110.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11772040

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012511685

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13642488

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11772040

Country of ref document: EP

Kind code of ref document: A1