[go: up one dir, main page]

WO2011121779A1 - マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法 - Google Patents

マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法 Download PDF

Info

Publication number
WO2011121779A1
WO2011121779A1 PCT/JP2010/055947 JP2010055947W WO2011121779A1 WO 2011121779 A1 WO2011121779 A1 WO 2011121779A1 JP 2010055947 W JP2010055947 W JP 2010055947W WO 2011121779 A1 WO2011121779 A1 WO 2011121779A1
Authority
WO
WIPO (PCT)
Prior art keywords
package substrate
arithmetic element
arithmetic
cpu
multichip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/055947
Other languages
English (en)
French (fr)
Inventor
福園　健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to EP10848956.8A priority Critical patent/EP2555238A4/en
Priority to JP2012507996A priority patent/JPWO2011121779A1/ja
Priority to PCT/JP2010/055947 priority patent/WO2011121779A1/ja
Priority to KR1020127025285A priority patent/KR20120132530A/ko
Publication of WO2011121779A1 publication Critical patent/WO2011121779A1/ja
Priority to US13/629,740 priority patent/US20130021769A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H10W40/611—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H10W40/10—
    • H10W70/68—
    • H10W90/00—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H10W40/231—
    • H10W70/63—
    • H10W72/07254—
    • H10W72/247—
    • H10W72/877—
    • H10W72/942—
    • H10W72/944—
    • H10W74/15—
    • H10W90/288—
    • H10W90/722—
    • H10W90/724—
    • H10W90/734—
    • H10W90/736—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Definitions

  • the present invention relates to a multichip module, a printed wiring board unit, a manufacturing method of a multichip module, and a manufacturing method of a printed wiring board unit.
  • FIG. 14 is a diagram showing an example of a multichip module having a package substrate on which components are three-dimensionally mounted.
  • a CPU 2 bonded by flip lip bonding is mounted on a package substrate 1 having a core layer.
  • the BGA 5 is mounted on the package substrate 1 on the side opposite to the CPU 2, in other words, on the bottom surface of the package.
  • the CPU 2 is mounted with the stacked memory 3 bonded to the CPU 2 on the opposite side to the package substrate 1, in other words, on the back surface of the CPU 2 with the through electrodes 4. That is, the CPU 2 and the stacked memory 3 are connected via the package substrate 1 connected to the electrode that penetrates the CPU 2.
  • Such a multi-chip module mounted three-dimensionally is useful when a large number of connection terminals are required, such as joining a large CPU such as a multi-core and a high-density large-capacity memory.
  • a large number of connection terminals such as joining a large CPU such as a multi-core and a high-density large-capacity memory.
  • FIG. 14 when the through electrode 4 is provided in the CPU 2 and the stacked memory 3 is mounted on the back surface, the back surface of the CPU 2 is covered with the stacked memory 3. Heat needs to be released and cooling efficiency is poor.
  • FIG. 15 is a diagram showing an example of a multichip module with improved cooling efficiency.
  • the CPU 2 and the stacked memory 3 are joined by the through electrode 4 so as to face each other with the package substrate 1 having the core layer interposed therebetween.
  • the external terminal 6 on the package surface is connected to the CPU 2 via a wire 7.
  • the multichip module shown in FIG. 15 is a diagram showing an example of a multichip module with improved cooling efficiency.
  • the CPU 2 and the stacked memory 3 are joined by the through electrode 4 so as to face each other with the package substrate 1 having the core layer interposed therebetween.
  • the external terminal 6 on the package surface is connected to the CPU 2 via a wire 7.
  • the multichip module shown in FIG. 15 has better cooling efficiency than FIG.
  • the multi-chip module according to the prior art shown in FIG. 15 has a problem that it is difficult to maintain flatness because it is necessary to use a thin high-density substrate as a package substrate.
  • the multichip module shown in FIG. 15 requires a high-density package substrate on which the through electrodes 4 can be manufactured at a narrow pitch so that the distance between the CPU 2 and the stacked memory 3 is not increased.
  • a high-density package substrate has a core layer. Therefore, it is not easy to install the through electrodes 4 that need to penetrate the core layer at a narrow pitch with respect to the high-density package substrate having the core layer. Therefore, in order to form the multichip module shown in FIG. 15, a thin high-density package substrate having no core is required.
  • FIG. 15 is mounted using a thin high-density package substrate that does not have a core layer, the substrate is thin and easily affected by external pressure, and the substrate is deformed. Flatness cannot be maintained. That is, the multichip module as shown in FIG. 15 has poor mountability and cannot be said to be effective.
  • the multichip module shown in FIG. 14 can use a thick package substrate as compared with FIG. 15, it is easy to maintain the flatness of the substrate, but the cooling efficiency is poor as described above. That is, since the multichip module shown in FIG. 14 uses a thick substrate having a core, it is easy to maintain the flatness of the substrate, but the cooling efficiency is poor, and the multichip module shown in FIG. 15 has good cooling efficiency. The flatness of things cannot be maintained.
  • the present invention has been made in view of the above, and is capable of maintaining the flatness of the substrate and has a good cooling efficiency, a multichip module, a printed wiring board unit, a method of manufacturing a multichip module, and a print It aims at providing the manufacturing method of a wiring board unit.
  • the present invention provides a semiconductor device having an arithmetic element that is a semiconductor element that executes arithmetic processing, and a data storage device that is connected to face the arithmetic element.
  • a memory element that is an element, a package board that has the arithmetic element mounted thereon, a surface on which the arithmetic element is mounted, an external terminal connected to another component, and a surface of the package board that has the external terminal Reinforcing parts arranged on the opposite surface so as to cover from the outer peripheral portion of the arithmetic element to a predetermined position on the central portion side.
  • the multichip module, the printed wiring board unit, the manufacturing method of the multichip module, and the manufacturing method of the printed wiring board unit according to the present invention can maintain the flatness of the board and have an effect of good cooling efficiency. Play.
  • FIG. 1 is a cross-sectional view of a multichip module according to a first embodiment when viewed from the side.
  • FIG. 2 is a cross-sectional view of the multichip module according to the first embodiment as viewed from above.
  • FIG. 3 is a cross-sectional view of the multichip module according to the first embodiment when viewed from the bottom.
  • FIG. 4 is a cross-sectional view of a multichip module in which a CPU and a stacked memory are directly connected to face each other as viewed from the side.
  • FIG. 5A is a cross-sectional view of a multichip module being manufactured as viewed from the side.
  • FIG. 5B is a cross-sectional view of the multi-chip module being manufactured as viewed from the side.
  • FIG. 5C is a cross-sectional view of the multichip module being manufactured as viewed from the side.
  • FIG. 5D is a cross-sectional view of the multichip module being manufactured as viewed from the side.
  • FIG. 5E is a cross-sectional view of the multichip module being manufactured as viewed from the side.
  • FIG. 5F is a cross-sectional view of the multi-chip module being manufactured as viewed from the side.
  • FIG. 6 is a diagram illustrating an example of the cooling structure of the printed wiring board unit having the multichip module described in the first embodiment.
  • FIG. 7 is a diagram illustrating an example of the cooling structure of the printed wiring board unit having the multichip module described in the first embodiment.
  • FIG. 8 is a diagram illustrating an example of a cooling structure of a printed wiring board unit having the multichip module described in the first embodiment.
  • FIG. 9 is a diagram illustrating an example of the cooling structure of the printed wiring board unit having the multichip module described in the first embodiment.
  • FIG. 10 is a diagram illustrating an example of the cooling structure of the printed wiring board unit having the multichip module described in the first embodiment.
  • FIG. 11 is a diagram showing a configuration of a multichip module used in the experiment.
  • FIG. 12 is a diagram illustrating an example of an experimental result of the degree of warping of the package substrate.
  • FIG. 13 is a cross-sectional view of a multichip module in which a stiffener is mounted only on the central portion of the CPU as viewed from the side.
  • FIG. 14 is a diagram showing an example of a multichip module having a package substrate on which components are three-dimensionally mounted.
  • FIG. 15 is a diagram illustrating an example of a multichip module with improved cooling efficiency.
  • (Side view) 1 is a cross-sectional view of a multichip module according to a first embodiment when viewed from the side.
  • the multichip module shown in FIG. 1 includes a package substrate 10, a CPU 11, a stacked memory 12, a through electrode 13, an external terminal 15, and a stiffener 20.
  • the package substrate 10 is a thin high-density substrate that does not have a core, and includes a CPU 11 that is an arithmetic element, and has external terminals 15 that are connected to other components on the surface on which the CPU 11 is mounted.
  • the package substrate 10 is electrically connected to the CPU 11 and has the external terminals 15 on the surface to which the CPU 11 is connected.
  • the package substrate 10 has a wire 16 for connecting the CPU 11 and the external terminal 15 therein.
  • the CPU 11 is a semiconductor element that executes arithmetic processing.
  • the CPU 11 is electrically connected to the stacked memory 12 via a through electrode 13 that penetrates the package substrate 10 so as to sandwich the package substrate 10 near the center.
  • the CPU 11 is connected to the surface on which the package substrate 10 has the external terminals 15.
  • An underfill agent 30 that is a sealing resin is placed between the CPU 11 and the package substrate 10.
  • the CPU 11 is connected to an external terminal 15 included in the package substrate 10 by a wire 16.
  • the stacked memory 12 is a semiconductor element that stores data and is connected to the central portion of the CPU 11 so as to face the CPU 11.
  • the stacked memory 12 sandwiches the package substrate 10 with the CPU 11 and is electrically connected to the CPU 11 through a through electrode 13 that penetrates the package substrate 10. That is, the stacked memory 12 faces the CPU 11 at the center of the CPU 11 on the surface opposite to the surface on which the package substrate 10 has the external terminals 15, in other words, on the surface opposite to the surface on which the CPU 11 is mounted. And are electrically connected.
  • the through electrode 13 is one of the mounting technologies for a semiconductor that is an electronic component, and is an electrode that vertically penetrates the inside of the package substrate 10.
  • the through electrode 13 connects the upper and lower chips and elements, which are conventionally performed by wire bonding.
  • the through electrodes 13 are installed on the package substrate 10 at a narrow pitch, and penetrate the package substrate 10 to electrically connect the CPU 11 and the stacked memory 12.
  • the external terminal 15 is a terminal that electrically connects the CPU 11 and other electronic components, and is, for example, a solder ball, a lead wire, or an electrode pad.
  • the external terminals 15 are formed by being embedded in the surface of the package substrate 10 where the CPU 11 is installed.
  • the stiffener 20 prevents the warpage of stainless steel or copper which is arranged on the surface opposite to the surface having the external terminals 15 in the package substrate 10 so as to cover from the outer peripheral portion of the CPU 11 to a predetermined position on the central portion side. Reinforcing parts to be The stiffener 20 is bonded to the surface of the package substrate 10 where the external terminals 15 are not present, that is, the surface to which the stacked memory 12 is connected, using a heat-resistant epoxy resin adhesive or the like. The stiffener 20 is arranged to cover the surface from the end (edge) of the package substrate 10 to the vicinity of the stacked memory 12.
  • FIG. 2 is a cross-sectional view of the multichip module according to the first embodiment as viewed from above.
  • FIG. 2 illustrates the case where there are four stacked memories 12, but the present invention is not limited to this.
  • FIG. 3 is a cross-sectional view of the multichip module according to the first embodiment when viewed from the bottom.
  • the stiffener 20 extends from all the top, bottom, left, and right ends of the package substrate 10 to a predetermined position in the central portion where the CPU 11 is mounted. Mounted to cover. A stacked memory 12 is mounted at the center of the CPU 11. 3 illustrates the case where there are four stacked memories 12 as in FIG. 2, the present invention is not limited to this.
  • the multichip module formed in this way has good cooling efficiency. Further, since the stiffener 20 is installed on the bottom surface of the package substrate 10, even when a thin high-density package substrate having no core is used, the substrate can be prevented from being deformed by external pressure. Therefore, the multichip module formed in this way can maintain flatness.
  • a short distance connection between the CPU 11 and the stacked memory 12, cooling from the back of the CPU 11, and a thin wiring board can be packaged with less warpage and less stress applied to the CPU 11, and external forces such as tests can be performed.
  • the handling that adds is also possible.
  • the CPU 11 and the stacked memory 12 are connected by the through electrode 13 that penetrates the package substrate 10 .
  • the present application is not limited to this.
  • the CPU 11 and the stacked memory 12 may be directly electrically connected without sandwiching the package substrate 10.
  • FIG. 4 is a cross-sectional view of a multichip module in which a CPU and a stacked memory are directly connected to face each other as viewed from the side.
  • the multi-chip module shown in FIG. 4 includes the package substrate 10, the CPU 11, the stacked memory 12, the external terminal 15, and the stiffener 20 as in the first embodiment.
  • the package substrate 10 has the CPU 11 mounted thereon, and has external terminals 15 connected to other components on the surface on which the CPU 11 is mounted.
  • the stiffener 20 is also arranged on the surface opposite to the surface on which the package substrate 10 has the external terminals 15 so as to cover from the outer peripheral portion of the CPU 11 to a predetermined position on the central portion side. .
  • the package substrate 10 has a position where the CPU 11 and the stacked memory 12 are connected, in other words, the central portion of the CPU 11 is hollowed out, and a space for mounting the stacked memory 12 is secured.
  • the difference from the first embodiment is that the package substrate 10 is not provided between the CPU 11 and the stacked memory 12. For this reason, the CPU 11 and the stacked memory 12 are electrically directly connected via the connection terminal or the like without using the through electrode 13.
  • the CPU 11 and the stacked memory 12 can be connected with the shortest distance. Even when the CPU 11 and the stacked memory 12 are connected at the shortest distance, it is not necessary to cover any surface of the CPU 11 with the stacked memory 12, so that the cooling efficiency is good.
  • a thin high-density package substrate having no core can be used, and flatness can be maintained.
  • a wiring board that does not require a through electrode can be selected, and the cost can be reduced.
  • FIGS. 5A to 5F are cross-sectional views of the multichip module being manufactured as viewed from the side.
  • the manufacturing apparatus uses a solder or the like on the surface of the thin high-density package substrate 10 in which the through-electrodes 13 are concentratedly arranged in a part on the side where the external terminals 15 are provided. Join. At this time, the CPU 11 and the external terminal 15 are connected by the wire 16 inside the package substrate 10.
  • the manufacturing apparatus throws an underfill agent 30 into a joint portion between the CPU 11 and the package substrate 10 on which the CPU 11 is mounted. As a result, the bonding between the package substrate 10 and the CPU 11 is strengthened and sealed.
  • the manufacturing apparatus covers the surface of the package substrate 10 on which the CPU 11 is mounted on the surface opposite to the surface having the external terminals 15 from the outer peripheral portion of the CPU 11 to a predetermined position on the central portion side.
  • the stiffener 20 is mounted on.
  • the manufacturing apparatus mounts the stiffener 20 so as to cover the surface from the end of the package substrate 10 to the vicinity of the stacked memory 12.
  • the manufacturing apparatus adheres the surface of the package substrate 10 and the stiffener 20 with a heat-resistant epoxy resin adhesive or the like.
  • the manufacturing apparatus joins the stacked memory 12 using solder or the like so that the package substrate 10 on which the stiffener 20 is mounted is sandwiched between the CPU 11 and faces the CPU 11.
  • the manufacturing apparatus mounts the stacked memory 12 so as to be connected to each of the through electrodes 13 to which the CPU 11 is connected. That is, the manufacturing apparatus is mounted such that the CPU 11 and the stacked memory 12 are connected to both ends of the through electrode 13 that penetrates the package substrate 10.
  • the manufacturing apparatus mounts a predetermined BGA 14 on the external terminal 15 in the package substrate 10 on which the CPU 11, the stiffener 20, and the stacked memory 12 are mounted. Thereafter, as shown in FIG. 5F, the manufacturing apparatus connects the BGA 14 mounted on the package substrate 10 and the mother board 50.
  • the multichip module described in the first embodiment can be manufactured, and a printed wiring board unit having the multichip module can be manufactured.
  • FIGS. 6 to 10 are diagrams showing examples of the cooling structure of the printed wiring board unit having the multichip module described in the first embodiment.
  • FIG. 6 illustrates a cooling structure of the printed wiring board unit shown in FIG. 5F. Since the printed wiring board unit 200 shown in FIG. 6 is the same as the printed wiring board unit generated by FIGS. 5A to 5F, detailed description thereof is omitted here.
  • FIG. 6 illustrates a structure in which a heat sink is mounted on the printed wiring board unit 200 and is cooled by radiating heat through the heat sink.
  • the mother board 50 and the heat sink 70 of the printed wiring board unit 200 are bonded with a heat-resistant epoxy resin adhesive 80 or the like.
  • a high thermal conductivity sheet (TIM) 60 is mounted between the CPU 11 of the printed wiring board unit 200 and the heat sink 70. As a result, the heat generated from the CPU 11 reaches the heat sink 70 via the TIM 60 and is radiated through the heat sink 70. Therefore, efficient cooling can be implemented.
  • TIM high thermal conductivity sheet
  • the printed wiring board unit 200 shown in FIG. 7 has the same configuration as that of FIG. 6 such as the TIM 60 and the heat sink 70, but FIG. 6 is different from the mother board 50 and the heat sink 70 of the printed wiring board unit 200. Connection method is different.
  • the mother board 50 and the heat sink 70 of the printed wiring board unit 200 are bonded with the epoxy resin adhesive 80 or the like, but in FIG. As a result, there is no gap between the printed wiring board unit 200 and the heat sink 70, and more efficient cooling can be performed.
  • a joining tool such as a screw may be used.
  • FIG. 8 is a diagram in which the printed wiring board unit 200 and the heat sink 71 are connected by screws 90, as in FIG.
  • the difference from FIG. 7 is that the heat sink 71 has a heat pipe therein.
  • the heat sink 71 encloses a volatile working liquid such as alternative chlorofluorocarbon in a heat pipe.
  • a volatile working liquid such as alternative chlorofluorocarbon in a heat pipe.
  • the heat sink 71 has is not limited to the heat pipe, and may be a microchannel, a heat exchanger, or the like.
  • FIG. 9 shows an example in which the heat sink 71 similar to that in FIG. 8 is joined to the printed wiring board unit 200.
  • FIG. 8 is different from FIG. 8 in that the heat sink 72 is also mounted at the place where the stiffener 20 is mounted in FIG.
  • the heat sink 72 that is mounted instead of the stiffener 20 functions as a reinforcing component that prevents warping as in the case of the stiffener 20, and also functions as a radiator that dissipates heat from the package substrate 10.
  • FIG. 9 since they are joined by a spring load, they are pressed into contact with the mother board 50 and the connector instead of the BGA 14 connected to the external terminal 15 of the package substrate 10.
  • 9 may have the stiffener 20 similarly to FIG. 8 and the like, and in that case, the heat sink 72 of FIG. 9 may be mounted so as to cover the stiffener 20.
  • FIGS. 6 to 9 are examples in the case where a heat sink is generated in accordance with the shape of the printed wiring board unit 200.
  • a cooling structure capable of performing efficient cooling in addition to the heat sink will be described.
  • the heat sink 75 can be in contact with the mother board 50, but cannot be in contact with the CPU 11.
  • the CPU 11 and the heat sink 75 are connected via the heat spreader 65.
  • the TIM 60 is provided between the CPU 11 and the heat spreader 65 and the TIM 60 is provided between the heat sink 75 and the heat spreader 65.
  • FIG. 11 is a diagram showing a configuration of a multichip module used in the experiment. As shown in FIG. 11, here, as an example, the description will be made assuming that the outer shape of the package substrate is 40 mm, the CPU size is 20 mm, and the stiffener non-arrangement region is Lmm. The thickness of the stiffener is 1 mm.
  • FIG. 12 is a diagram illustrating an example of an experimental result of the degree of warping of the package substrate.
  • the maximum principal stress when the multichip module of FIG. 11 is mounted as an LSI is the left vertical axis
  • the stiffener non-arranged area is 40 mm.
  • the package substrate is warped by 0.5 mm.
  • the stiffener non-arranged area exceeds 20 mm, the LSI maximum principal stress rapidly increases and the warpage of the package substrate also increases. That is, when the stiffener is mounted only on the outer side of the CPU (on the end side of the package substrate), it is difficult to prevent the warpage of the package substrate.
  • the stiffener non-arranged area is smaller than 20 mm, that is, when the stiffener is mounted from the outer peripheral portion to the central portion of the CPU, it can be seen that warpage of the package substrate can be prevented.
  • the stiffener of the multichip module disclosed in the present application is not necessarily mounted as in the first and second embodiments.
  • a stiffener may be mounted only on the central side of the CPU. That is, the stiffener is not mounted from the outer peripheral side of the CPU to the end of the package substrate.
  • the stiffener is mounted in this manner, the degree of warpage can be prevented is small because the strength of the package substrate is weaker than in the first and second embodiments. In other words, the first and second embodiments can be firmly warped.
  • FIG. 13 is a cross-sectional view of a multichip module in which a stiffener is mounted only on the central portion of the CPU as viewed from the side.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

　マルチチップモジュールは、演算処理を実行する半導体素子である演算素子と、演算素子に対向して接続される、データを記憶保持する半導体素子である記憶素子とを有する。そして、マルチチップモジュールは、演算素子を搭載し、演算素子が搭載される面に、他の部品と接続する外部端子を有するパッケージ基板を有する。さらに、マルチチップモジュールは、パッケージ基板における外部端子を有する面とは反対側の面に、演算素子の外周部から中心部側の所定位置まで網羅するように配置された補強部品を有する。

Description

マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
　本発明は、マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法に関する。
　近年、ＣＰＵ（Central　Processing　Unit）などの演算素子は、微細化およびメニーコア化が進み、大型化されている。そして、このような演算素子を実装するパッケージ基板では、微細配線技術が進んでいる。また、メモリなどの機能を集約させることを目的としてＳｉＰ（System　In　Package）の利用も盛んになり、複数の部品を１つのパッケージにすることが求められている。この結果、パッケージ基板の実装技術等では、更なる高密度が進められている。
　現在では、シリコンに貫通ビアを設けて３次元実装された部品が利用されつつあり、複数部品、高密度、多端子接合などが実現されている。例えば、図１４に示すように、パッケージ基板１とＣＰＵ２と積層メモリ３と貫通電極４とＢＧＡ（Ball　Grid　Array）５とを有するマルチチップモジュールが開示されている。図１４は、部品を３次元実装したパッケージ基板を有するマルチチップモジュールの例を示す図である。
　図１４に示すように、コア層を有するパッケージ基板１には、フリップリップ接合で接合されたＣＰＵ２が実装される。また、パッケージ基板１には、ＣＰＵ２とは逆側に、言い換える、パッケージ底面にＢＧＡ５が実装される。そして、ＣＰＵ２には、パッケージ基板１とは逆側に、言い換えると、ＣＰＵ２の背面に、貫通電極４で接合された積層メモリ３が実装される。つまり、ＣＰＵ２と積層メモリ３は、ＣＰＵ２を貫通する電極と接続されるパッケージ基板１を介して接続される。
　このような３次元実装されたマルチチップモジュールは、マルチコアなどの大型ＣＰＵと高密度大容量メモリとを接合するなど、接続端子を多数必要とする場合に有用である。ところが、図１４のように、ＣＰＵ２に貫通電極４を設けて裏面に積層メモリ３を実装すると、ＣＰＵ２の背面が積層メモリ３で覆われてしまうため、積層メモリ３を介して、ＣＰＵ２から発生した熱を逃がす必要があり、冷却効率が悪い。
　そして、冷却効率を向上させる３次元実装例としては、図１５に示すような、パッケージ基板１とＣＰＵ２と積層メモリ３と貫通電極４と外部端子６とワイヤ７と有するマルチチップモジュールが開示されている。図１５は、冷却効率を向上させたマルチチップモジュールの例を示す図である。図１５に示すように、ＣＰＵ２と積層メモリ３とは、コア層を有するパッケージ基板１を挟んで対向するように、貫通電極４で接合される。また、パッケージ表面の外部端子６は、ワイヤ７を介してＣＰＵ２と接続される。このような図１５に示すマルチチップモジュールは、ＣＰＵ２の背面に積層メモリ３を有していないため、ＣＰＵ２の熱が積層メモリ３に影響を与えることも少なく、積層メモリ３の熱がＣＰＵ２に与える影響も少ない。したがって、図１５に示すマルチチップモジュールは、図１４と比較して、冷却効率がよい。
特開平０９－３２１１８４号公報 特開２００１－３０８２５８号公報
　しかしながら、図１５に示した従来技術に係るマルチチップモジュールでは、パッケージ基板として薄型の高密度基板を用いる必要があるので、平坦度を維持することが難しいという課題があった。
　具体的には、図１５に示したマルチチップモジュールでは、ＣＰＵ２と積層メモリ３間との距離が遠くならないように貫通電極４を狭ピッチで製作できる高密度なパッケージ基板が必要となる。ところが、一般的に、高密度なパッケージ基板はコア層を有している。したがって、コア層を有する高密度なパッケージ基板に対して、コア層を貫通させる必要がある貫通電極４を狭ピッチで設置することが簡単にできない。このため、図１５に示したマルチチップモジュールを形成するには、コアを有さない薄型の高密度なパッケージ基板が必要となる。そして、コア層を有さない薄型の高密度なパッケージ基板を用いて、図１５を実装した場合、基板が薄いことから外部からの圧力の影響を受けやすく、基板が変形してしまい、基板の平坦度を維持できない。つまり、図１５のようなマルチチップモジュールは、実装性が悪く、有効なものとは言えない。
　一方、図１４に示したマルチチップモジュールは、図１５に比べて厚いパッケージ基板を用いることができるので、基板の平坦度を維持しやすいが、上記したように冷却効率が悪い。つまり、図１４に示したマルチチップモジュールでは、コアを有する厚い基板を用いるので、基板の平坦度を維持しやすくなるものの冷却効率が悪く、図１５に示したマルチチップモジュールでは、冷却効率がよいものの平坦度を維持できない。
　本発明は、上記に鑑みてなされたものであって、基板の平坦度を維持することが可能であるとともに、冷却効率がよいマルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法を提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、演算処理を実行する半導体素子である演算素子と、前記演算素子に対向して接続される、データを記憶保持するを有する半導体素子である記憶素子と、前記演算素子を搭載し、前記演算素子が搭載される面に、他の部品と接続する外部端子を有するパッケージ基板と、前記パッケージ基板における前記外部端子を有する面とは反対側の面に、前記演算素子の外周部から中心部側の所定位置まで網羅するように配置された補強部品とを有する。
　本発明にかかるマルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法は、基板の平坦度を維持することが可能であるとともに、冷却効率がよいという効果を奏する。
図１は、実施例１に係るマルチチップモジュールを側方から見た断面図である。 図２は、実施例１に係るマルチチップモジュールを上方から見た断面図である。 図３は、実施例１に係るマルチチップモジュールを底方から見た断面図である。 図４は、ＣＰＵと積層メモリとが対向して直接接続されるマルチチップモジュールを側方から見た断面図である。 図５Ａは、製造途中のマルチチップモジュールを側方から見た断面図である。 図５Ｂは、製造途中のマルチチップモジュールを側方から見た断面図である。 図５Ｃは、製造途中のマルチチップモジュールを側方から見た断面図である。 図５Ｄは、製造途中のマルチチップモジュールを側方から見た断面図である。 図５Ｅは、製造途中のマルチチップモジュールを側方から見た断面図である。 図５Ｆは、製造途中のマルチチップモジュールを側方から見た断面図である。 図６は、実施例１で説明したマルチチップモジュールを有するプリント配線基板ユニットの冷却構造の例を示す図である。 図７は、実施例１で説明したマルチチップモジュールを有するプリント配線基板ユニットの冷却構造の例を示す図である。 図８は、実施例１で説明したマルチチップモジュールを有するプリント配線基板ユニットの冷却構造の例を示す図である。 図９は、実施例１で説明したマルチチップモジュールを有するプリント配線基板ユニットの冷却構造の例を示す図である。 図１０は、実施例１で説明したマルチチップモジュールを有するプリント配線基板ユニットの冷却構造の例を示す図である。 図１１は、実験に用いるマルチチップモジュールの構成を示す図である。 図１２は、パッケージ基板の反り具合の実験結果の例を示す図である。 図１３は、ＣＰＵの中心部分のみにスティフナを実装したマルチチップモジュールを側方から見た断面図である。 図１４は、部品を３次元実装したパッケージ基板を有するマルチチップモジュールの例を示す図である。 図１５は、冷却効率を向上させたマルチチップモジュールの例を示す図である。
　以下に、本発明にかかるマルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
（側面図）
　図１は、実施例１に係るマルチチップモジュールを側方から見た断面図である。図１に示すマルチチップモジュールは、パッケージ基板１０とＣＰＵ１１と積層メモリ１２と貫通電極１３と外部端子１５とスティフナ２０とを有して形成される。
　パッケージ基板１０は、コアを有さない薄型の高密度基板であり、演算素子であるＣＰＵ１１を搭載し、ＣＰＵ１１が搭載される面に、他の部品と接続する外部端子１５を有する。言い換えると、パッケージ基板１０は、ＣＰＵ１１と電気的に接続され、ＣＰＵ１１が接続される面に外部端子１５を有する。また、パッケージ基板１０は、ＣＰＵ１１と外部端子１５とを接続するワイヤ１６を内部に有している。
　ＣＰＵ１１は、演算処理を実行する半導体素子である。ＣＰＵ１１は、中心部付近で、パッケージ基板１０を挟むように、パッケージ基板１０を貫通する貫通電極１３を介して積層メモリ１２と電気的に接続される。このＣＰＵ１１は、パッケージ基板１０が外部端子１５を有する面に接続される。また、ＣＰＵ１１とパッケージ基板１０との間には、封止樹脂であるアンダーフィル剤３０が入れられる。また、ＣＰＵ１１は、パッケージ基板１０が有する外部端子１５とワイヤ１６で接続される。
　積層メモリ１２は、ＣＰＵ１１の中心部でＣＰＵ１１に対向して接続される、データを記憶保持する半導体素子である。積層メモリ１２は、ＣＰＵ１１との間でパッケージ基板１０を挟み、パッケージ基板１０を貫通する貫通電極１３を介してＣＰＵ１１と電気的に接続される。つまり、積層メモリ１２は、パッケージ基板１０が外部端子１５を有する面とは反対側の面に、言い換えると、ＣＰＵ１１が搭載される面とは反対側の面に、ＣＰＵ１１の中心部でＣＰＵ１１に対向して電気的に接続される。
　貫通電極１３は、電子部品である半導体の実装技術の１つであり、パッケージ基板１０内部を垂直に貫通する電極である。貫通電極１３は、従来ではワイヤ・ボンディングで行なわれていた上下のチップや素子同士を接続する。ここでは、貫通電極１３は、パッケージ基板１０に狭ピッチで設置され、パッケージ基板１０を貫通して、ＣＰＵ１１と積層メモリ１２とを電気的に接続する。
　外部端子１５は、ＣＰＵ１１と他の電子部品等を電気的に接続する端子であり、例えば、半田ボール、リード線もしくは電極パッドなどである。この外部端子１５は、パッケージ基板１０のＣＰＵ１１が設置される面に埋め込まれるなどして形成される。
　スティフナ２０は、パッケージ基板１０における外部端子１５を有する面とは反対側の面に、ＣＰＵ１１の外周部から中心部側の所定位置まで網羅するように配置されたステンレス鋼製や銅製の反りを防止する補強部品である。このスティフナ２０は、パッケージ基板１０において外部端子１５がない側の面、つまり、積層メモリ１２が接続される面に、耐熱性のあるエポキシ樹脂系接着剤等で接着される。そして、スティフナ２０は、パッケージ基板１０の端（エッジ）から積層メモリ１２付近までの面を網羅するように配置される。
（上面図）
　次に、図２を用いて、図１に示したマルチチップモジュールを上から見た図、言い換えると、ＣＰＵ１１が実装される側から見た図を説明する。図２は、実施例１に係るマルチチップモジュールを上方から見た断面図である。
　図２に示すように、図１に示したマルチチップモジュールを上方から見た場合、パッケージ基板１０の表面に、ＣＰＵ１１と外部端子１５とが形成される。なお、外部端子１５の数や配置例はあくまで例示であり、これに限定されるものではない。また、積層メモリ１２は、マルチチップモジュールを上方から見た場合には、自身と対向して接続されるＣＰＵ１１があるためにパッケージ基板１０の表面には現れない。なお、図２は、積層メモリ１２が４つある場合を図示しているがこれに限定されるものではない。
（底面図）
　次に、図３を用いて、図１に示したマルチチップモジュールを下から見た図、言い換えると、積層メモリ１２が実装される側から見た図を説明する。図３は、実施例１に係るマルチチップモジュールを底方から見た断面図である。
　図３に示すように、図１に示したマルチチップモジュールを底方から見た場合、スティフナ２０が、パッケージ基板１０の上下左右の全端から、ＣＰＵ１１が搭載される中心部の所定位置までを覆うように実装される。そして、ＣＰＵ１１の中心部には、積層メモリ１２が実装される。なお、図３は、図２と同様に、積層メモリ１２が４つある場合を図示しているがこれに限定されるものではない。
（実施例１による効果）
　実施例１によれば、ＣＰＵ１１の背面を積層メモリ１２で覆う必要がないので、ＣＰＵ１１の熱が積層メモリ１２に影響を与えることも少なく、積層メモリ１２の熱がＣＰＵ１１に与える影響も少ない。したがって、このように形成されたマルチチップモジュールは、冷却効率がよい。また、パッケージ基板１０の底面にはスティフナ２０が設置されるので、コアを有さない薄型の高密度なパッケージ基板を用いた場合でも、外部からの圧力によって基板が変形することを防止できる。したがって、このように形成されたマルチチップモジュールは、平坦度を維持することが可能である。
　また、実施例１によれば、ＣＰＵ１１と積層メモリ１２との近距離接続と、ＣＰＵ１１背面からの冷却、および薄型配線基板でも反りが小さく、ＣＰＵ１１にかかる応力も小さいパッケージが可能となり、試験など外力が加わるような取り扱いも可能となる。
　ところで、実施例１では、ＣＰＵ１１と積層メモリ１２とがパッケージ基板１０を貫通させた貫通電極１３で接続される例について説明したが、本願はこれに限定されるものではない。例えば、ＣＰＵ１１と積層メモリ１２とがパッケージ基板１０を挟むことなく、直接電気的に接続されてもよい。
　そこで、実施例２では、図４を用いて、ＣＰＵと積層メモリとが対向して直接接続されるマルチチップモジュールの例を説明する。図４は、ＣＰＵと積層メモリとが対向して直接接続されるマルチチップモジュールを側方から見た断面図である。
　図４に示すマルチチップモジュールは、実施例１と同様、パッケージ基板１０とＣＰＵ１１と積層メモリ１２と外部端子１５とスティフナ２０とを有して形成される。具体的には、パッケージ基板１０は、ＣＰＵ１１を搭載し、ＣＰＵ１１が搭載される面に、他の部品と接続する外部端子１５を有する。また、スティフナ２０についても、実施例１と同様、パッケージ基板１０が外部端子１５を有する面とは反対側の面に、ＣＰＵ１１の外周部から中心部側の所定位置まで網羅するように配置される。
　そして、実施例１と異なる点として、パッケージ基板１０は、ＣＰＵ１１と積層メモリ１２とが接続される位置、言い換えると、ＣＰＵ１１の中心部周辺がくり抜かれており、積層メモリ１２が実装できるスペースが確保されている。つまり、実施例１と異なる点は、ＣＰＵ１１と積層メモリ１２との間に、パッケージ基板１０を有していない点である。このため、ＣＰＵ１１と積層メモリ１２とは、貫通電極１３を用いることなく、接続端子等を介して電気的に直接接続される。
　このようにすることで、ＣＰＵ１１と積層メモリ１２とを最短距離で接続することができる。また、ＣＰＵ１１と積層メモリ１２とを最短距離で接続した場合であっても、ＣＰＵ１１のいずれかの面を積層メモリ１２で覆う必要がないので、冷却効率がよい。また、コアを有さない薄型の高密度なパッケージ基板を用いることができ、平坦度を維持することが可能である。また、貫通電極の必要ない配線基板も選択でき、低コスト化できる。
　次に、図５Ａ～図５Ｆを用いて、実施例１で説明したマルチチップモジュールの製造工程を説明する。なお、ここで説明するマルチチップモジュールの製造工程は、所定の製造装置もしくは手作業にておこなわれるが、ここでは製造装置が実施する例について説明する。また、図５Ａ～図５Ｆは、製造途中のマルチチップモジュールを側方から見た断面図である。
　図５Ａに示すように、製造装置は、一部分に貫通電極１３が集中配置された薄型の高密度なパッケージ基板１０の面のうち外部端子１５がある側の面に、ハンダ等を用いて、ＣＰＵ１１を接合する。このとき、ＣＰＵ１１と外部端子１５とがパッケージ基板１０内部のワイヤ１６によって接続される。
　続いて、図５Ｂに示すように、製造装置は、ＣＰＵ１１を実装したパッケージ基板１０とＣＰＵ１１との接合部分にアンダーフィル剤３０を投入する。この結果、パッケージ基板１０とＣＰＵ１１との接合が強化されて封止される。
　そして、図５Ｃに示すように、製造装置は、ＣＰＵ１１を実装したパッケージ基板１０が外部端子１５を有する面とは反対側の面に、ＣＰＵ１１の外周部から中心部側の所定位置まで網羅するようにスティフナ２０を実装する。言い換えると、製造装置は、パッケージ基板１０の端から積層メモリ１２付近までの面を網羅するようにスティフナ２０を実装する。このとき、製造装置は、パッケージ基板１０の面とスティフナ２０とを耐熱性のあるエポキシ樹脂系接着剤等で接着する。
　続いて、図５Ｄに示すように、製造装置は、スティフナ２０を実装したパッケージ基板１０をＣＰＵ１１と挟んでＣＰＵ１１と対向するように、ハンダ等を用いて、積層メモリ１２を接合する。具体的には、製造装置は、ＣＰＵ１１が接続される貫通電極１３それぞれに接続されるように、積層メモリ１２を実装する。つまり、製造装置は、パッケージ基板１０を貫通する貫通電極１３の両端に、ＣＰＵ１１と積層メモリ１２とが接続されるように実装する。
　そして、図５Ｅに示すように、製造装置は、ＣＰＵ１１とスティフナ２０と積層メモリ１２とを実装したパッケージ基板１０における外部端子１５に所定のＢＧＡ１４を実装する。その後、図５Ｆに示すように、製造装置は、パッケージ基板１０に実装したＢＧＡ１４とマザーボード５０とを接続する。この結果、実施例１で説明したマルチチップモジュールを製造することができるとともに、当該マルチチップモジュールを有するプリント配線基板ユニットを製造することができる。
　次に、図６～図１０を用いて、実施例１で説明したマルチチップモジュールをマザーボードに接続した状態で、効率的に冷却できる冷却構造を説明する。図６～図１０は、実施例１で説明したマルチチップモジュールを有するプリント配線基板ユニットの冷却構造の例を示す図である。
　図６では、図５Ｆに示したプリント配線基板ユニットの冷却構造を説明する。図６に示すプリント配線基板ユニット２００は、図５Ａ～図５Ｆによって生成されるプリント配線基板ユニットと同一なので、ここでは詳細な説明は省略する。図６には、プリント配線基板ユニット２００にヒートシンクを実装し、ヒートシンクを介して放熱することで冷却する構造を図示している。ここでは、プリント配線基板ユニット２００のマザーボード５０とヒートシンク７０とを耐熱性のあるエポキシ樹脂系接着剤８０等で接着する。また、プリント配線基板ユニット２００のＣＰＵ１１とヒートシンク７０と間には、高熱伝導性シート（ＴＩＭ）６０が実装される。この結果、ＣＰＵ１１から発生する熱は、ＴＩＭ６０を介してヒートシンク７０に到達し、ヒートシンク７０を介して放熱される。したがって、効率的な冷却を実施することができる。
　次に、図７に示すプリント配線基板ユニット２００は、ＴＩＭ６０、ヒートシンク７０など図６と同様の構成を有しているが、図６とは、プリント配線基板ユニット２００のマザーボード５０とヒートシンク７０との接続手法が異なる。図６の場合、プリント配線基板ユニット２００のマザーボード５０とヒートシンク７０とをエポキシ樹脂系接着剤８０等で接着していたが、図７では、ビス９０などを用いて接続する。この結果、プリント配線基板ユニット２００とヒートシンク７０との間に隙間がなくなり、より効率的な冷却を実施することができる。なお、ビス９０以外にも、例えばネジなどの接合器具で接合してもよい。
　図８は、図７と同様に、プリント配線基板ユニット２００とヒートシンク７１とをビス９０で接続した図である。図７と異なる点は、ヒートシンク７１は、その内部にヒートパイプを有している点である。ヒートシンク７１は、ヒートパイプ内に代替フロンなどの揮発性の作業液を封入する。この結果、プリント配線基板ユニット２００から発生した熱をヒートパイプ内で冷却することができるので、より効率的な冷却を実施することができる。なお、ヒートシンク７１が内部に有するのは、ヒートパイプに限定されるものではなく、マイクロチャネルや熱交換器等であってもよい。
　そして、図９は、図８と同様のヒートシンク７１をプリント配線基板ユニット２００に接合した場合の例であるが、図８とは、図８においてスティフナ２０が実装される箇所にもヒートシンク７２を実装し、バネ１００によるバネ荷重によって接合する点が異なる。スティフナ２０に変わって実装されるヒートシンク７２は、スティフナ２０と同様に反りを防止する補強部品としても機能し、パッケージ基板１０からの熱を放熱する放熱器としても機能する。また、図９では、バネ荷重によって接合されるため、パッケージ基板１０の外部端子１５と接続されるＢＧＡ１４に変わって、マザーボード５０とコネクタによって圧接される。なお、図９は、図８等と同様にスティフナ２０を有していてもよく、その場合、図９のヒートシンク７２は、スティフナ２０を覆うように実装すればよい。
　ところで、図６～図９は、プリント配線基板ユニット２００の形に合わせてヒートシンクを生成した場合の例である。具体的には、プリント配線基板ユニット２００にマザーボード５０にも、ＣＰＵ１１にも接することができるように、凸部を有するヒートシンクを生成した場合の例である。ところが、このようにヒートシンク以外にも効率的な冷却を実施することができる冷却構造の例を示す。
　図１０に示すように、ヒートシンク７５は、マザーボード５０とは接することができるが、ＣＰＵ１１とは接することができない。この場合、ＣＰＵ１１とヒートシンク７５とがヒートスプッレダー６５を介して接続する。さらに、冷却効率を上げるためには、ＣＰＵ１１とヒートスプッレダー６５との間にＴＩＭ６０を設け、ヒートシンク７５とヒートスプッレダー６５との間にＴＩＭ６０を設けるようにする。このようにすることで、ＣＰＵ１１等から発せられた熱がヒートスプッレダー６５およびヒートシンク７５に流れやすくなり、冷却効率を上げることができる。
　次に、図１１と図１２とを用いて、スティフナ２０を実装した有用性についての実験例を説明する。図１１は、実験に用いるマルチチップモジュールの構成を示す図である。図１１に示すように、ここでは一例として、パッケージ基板の外形が４０ｍｍ、ＣＰＵサイズが２０ｍｍ、スティフナ未配置領域がＬｍｍとして説明する。また、スティフナの厚さは、１ｍｍとする。
　この実験では、スティフナの位置を変えて、図１１のマルチチップモジュールをＬＳＩとして実装した場合のＬＳＩ最大主応力（ＭＰａ）の変化によってパッケージ基板１０がどのくらい反ったかを実験し、その結果を図１２に示した。図１２は、パッケージ基板の反り具合の実験結果の例を示す図である。図１２では、スティフナ未配置領域（１辺の長さ）＝Ｌｍｍを横軸、図１１のマルチチップモジュールをＬＳＩとして実装した場合の最大主応力を左縦軸、パッケージ基板の反り（ｍｍ／４０ｍｍ）を右縦軸に表した。
　図１２に示すように、スティフナの未配置領域が４０ｍｍ、言い換えると、スティフナを実装しない場合、パッケージ基板が０．５ｍｍ反っていることがわかる。また、スティフナの未配置領域が２０ｍｍを超えると、ＬＳＩ最大主応力が急激に増加し、パッケージ基板の反りも増加する。つまり、ＣＰＵの外周部よりも外側（パッケージ基板の端側）だけスティフナを実装した場合には、パッケージ基板の反りを防止できるとは言い難い。ところが、スティフナの未配置領域が２０ｍｍより小さくなると、つまり、ＣＰＵの外周部から中心部までスティフナを実装した場合には、パッケージ基板の反りを防止できることがわかる。
　さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下に異なる実施例を説明する。
（スティフナの実装位置）
　本願の開示するマルチチップモジュールのスティフナは、必ずしも実施例１や２のように実装される必要はない。例えば、図１３に示すように、ＣＰＵの中心側のみにスティフナを実装してもよい。つまり、ＣＰＵの外周側からパッケージ基板の端まではスティフナは実装されない。このようにスティフナを実装した場合、実施例１や２に比べて、パッケージ基板の強度が弱いために反りを防止できる度合いを小さい。言い換えると、実施例１や２の方が反り強固に防止できる。しかし、図１３のようにスティフナを実装した場合でも、従来に比べれば、十分に反りを防止できるとともに冷却効率もよい。なお、図１３は、ＣＰＵの中心部分のみにスティフナを実装したマルチチップモジュールを側方から見た断面図である。
（半導体素子）
　上記実施例では、演算素子と記憶素子とを対向して接続する例について説明したが、これに限定されるものではない。開示の技術は、目的を達成するため、ＬＳＩ（Large　Scale　Integration）、インターポーザ、マザーボード、半導体素子一般、パッケージ基板一般、中継基板一般、回路基板一般に広く適用可能である。
　１０　パッケージ基板
　１１　ＣＰＵ
　１２　積層メモリ
　１３　貫通電極
　１４　ＢＧＡ
　１５　外部端子
　１６　ワイヤ
　２０　スティフナ
　３０　アンダーフィル剤
　５０　マザーボード
　６０　ＴＩＭ
　７０、７１、７２、７５　ヒートシンク
　８０　エポキシ樹脂系接着剤
　９０　ビス
　１００　バネ
　２００　プリント配線基板ユニット

Claims (7)

  1. 　演算処理を実行する半導体素子である演算素子と、
    　前記演算素子に対向して接続される、データを記憶保持する半導体素子である記憶素子と、
    　前記演算素子を搭載し、前記演算素子が搭載される面に、他の部品と接続する外部端子を有するパッケージ基板と、
    　前記パッケージ基板における前記外部端子を有する面とは反対側の面に、前記演算素子の外周部から中心部側の所定位置まで網羅するように配置された補強部品と
    　を有することを特徴とするマルチチップモジュール。
  2. 　前記記憶素子は、前記演算素子との間で前記パッケージ基板を挟み、前記パッケージ基板を貫通する貫通電極を介して前記演算素子と接続されることを特徴とする請求項１に記載のマルチチップモジュール。
  3. 　前記記憶素子は、前記演算素子との間で前記パッケージ基板を挟まずに、前記演算素子と直接接続されることを特徴とする請求項１に記載のマルチチップモジュール。
  4. 　前記補強部品は、前記演算素子の中心部の所定位置から前記パッケージ基板が前記外部端子を有する面とは反対側の面全てを網羅するように配置されたことを特徴とする請求項１に記載のマルチチップモジュール。
  5. 　演算処理を実行する半導体素子である演算素子と、
    　前記演算素子に対向して接続される、データを記憶保持する半導体素子である記憶素子と、
    　前記演算素子を搭載し、前記演算素子が搭載される面に、他の部品と接続する外部端子を有するパッケージ基板と、
    　前記パッケージ基板が前記外部端子を有する面とは反対側の面に、前記演算素子の外周部から中心部側の所定位置まで網羅するように配置された補強部品と、
    　前記パッケージ基板が有する外部端子と接続される電子回路基板と、
    　前記電子回路基板が前記パッケージ基板と接続する面とは反対側の面と前記演算素子とに接合される放熱部品と
    　を有することを特徴とするプリント配線基板ユニット。
  6. 　マルチチップモジュールを製造する製造装置が、
    　他の部品と接続する外部端子を有するとともに、一部分に貫通電極が集中配置されたパッケージ基板が外部端子を有する面の前記貫通電極と接続されるように、演算処理を実行する半導体素子である演算素子を接合するステップと、
    　前記演算素子と前記パッケージ基板との接合部分に封止剤を投入するステップと、
    　前記演算素子が接合された面とは反対側の面に、前記パッケージ基板に接合された演算素子の外周部から中心部側の所定位置まで網羅するように補強部品を接合するステップと、
    　前記演算素子が接合されたパッケージ基板を挟むように前記演算素子と対向し、前記パッケージ基板の補強部品が接合された面の前記貫通電極と接続されるように、データを記憶保持する半導体素子である記憶素子を接合するステップと、
    　を含んだことを特徴とするマルチチップモジュールの製造方法。
  7. 　プリント配線基板ユニットを製造する製造装置が、
    　他の部品と接続する外部端子を有するとともに、一部分に貫通電極が集中配置されたパッケージ基板が外部端子を有する面の前記貫通電極と接続されるように、演算処理を実行する半導体素子である演算素子を接合するステップと、
    　前記演算素子と前記パッケージ基板との接合部分に封止剤を投入するステップと、
    　前記演算素子が接合された面とは反対側の面に、前記パッケージ基板に接合された演算素子の外周部から中心部側の所定位置まで網羅するように補強部品を接合するステップと、
    　前記演算素子が接合されたパッケージ基板を挟むように前記演算素子と対向し、前記パッケージ基板の補強部品が接合された面の前記貫通電極と接続されるように、データを記憶保持する半導体素子である記憶素子を接合するステップと、
    　前記演算素子と記憶素子と補強部品とが接合されたパッケージ基板の外部端子と電子回路基板とを接合するステップと、
    　前記電子回路基板と前記演算素子とに接するように放熱部品を接合するステップと
    　を含んだことを特徴とするプリント配線基板ユニットの製造方法。
PCT/JP2010/055947 2010-03-31 2010-03-31 マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法 Ceased WO2011121779A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP10848956.8A EP2555238A4 (en) 2010-03-31 2010-03-31 MULTICHIP MODULE, CONDUCTOR PLATE, METHOD FOR PRODUCING THE MULTICHIP MODULE AND METHOD FOR PRODUCING A CONDUCTOR PLATE
JP2012507996A JPWO2011121779A1 (ja) 2010-03-31 2010-03-31 マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
PCT/JP2010/055947 WO2011121779A1 (ja) 2010-03-31 2010-03-31 マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
KR1020127025285A KR20120132530A (ko) 2010-03-31 2010-03-31 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법
US13/629,740 US20130021769A1 (en) 2010-03-31 2012-09-28 Multichip module, printed wiring board, method for manufacturing multichip module, and method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/055947 WO2011121779A1 (ja) 2010-03-31 2010-03-31 マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/629,740 Continuation US20130021769A1 (en) 2010-03-31 2012-09-28 Multichip module, printed wiring board, method for manufacturing multichip module, and method for manufacturing printed wiring board

Publications (1)

Publication Number Publication Date
WO2011121779A1 true WO2011121779A1 (ja) 2011-10-06

Family

ID=44711565

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/055947 Ceased WO2011121779A1 (ja) 2010-03-31 2010-03-31 マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法

Country Status (5)

Country Link
US (1) US20130021769A1 (ja)
EP (1) EP2555238A4 (ja)
JP (1) JPWO2011121779A1 (ja)
KR (1) KR20120132530A (ja)
WO (1) WO2011121779A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014017119A1 (en) * 2012-07-24 2014-01-30 Kabushiki Kaisha Toshiba Circuit board, electronic device, and method of manufacturing circuit board
WO2016203927A1 (ja) * 2015-06-16 2016-12-22 ソニー株式会社 複合型半導体装置およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013203932A1 (de) 2013-03-07 2014-09-11 Continental Automotive Gmbh Elektronische, optoelektronische oder elektrische Anordnung
US10881014B2 (en) * 2015-09-29 2020-12-29 Hitachi Automotive Systems, Ltd. Electronic control device, and manufacturing method for vehicle-mounted electronic control device
WO2017094670A1 (ja) * 2015-12-03 2017-06-08 三菱電機株式会社 半導体装置
US10121766B2 (en) * 2016-06-30 2018-11-06 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
US11037855B2 (en) * 2016-12-30 2021-06-15 Intel IP Corporation Contoured-on-heat-sink, wrapped printed wiring boards for system-in-package apparatus
EP3633720A1 (en) * 2018-10-05 2020-04-08 Aros Electronics AB Surface mounted heat buffer
US11538735B2 (en) 2018-12-26 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming integrated circuit packages with mechanical braces
DE102019121149A1 (de) 2018-12-26 2020-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltungs-package und verfahren
US11948924B2 (en) * 2021-06-04 2024-04-02 Western Digital Technologies, Inc. Combined semiconductor device packaging system
CN114334869B (zh) * 2022-03-15 2022-05-24 合肥阿基米德电子科技有限公司 一种自动温度控制的igbt模块封装结构
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power
US12308543B2 (en) 2022-04-18 2025-05-20 Google Llc Structure for optimal XPU socket compression

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321184A (ja) 1996-03-28 1997-12-12 Hoya Corp 半導体接続基板、半導体接続基板の製造方法、及びベアチップ搭載ボード
JP2001308258A (ja) 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP2003115681A (ja) * 2001-10-04 2003-04-18 Denso Corp 電子部品の実装構造
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
JP2006319266A (ja) * 2005-05-16 2006-11-24 Toshiba Corp 半導体装置
JP2009177209A (ja) * 2009-05-11 2009-08-06 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
WO1998049646A2 (en) * 1997-05-01 1998-11-05 Motorola Inc. Dynamically reconfigurable assembly line for electronic products

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321184A (ja) 1996-03-28 1997-12-12 Hoya Corp 半導体接続基板、半導体接続基板の製造方法、及びベアチップ搭載ボード
JP2001308258A (ja) 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
JP2003115681A (ja) * 2001-10-04 2003-04-18 Denso Corp 電子部品の実装構造
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
JP2006319266A (ja) * 2005-05-16 2006-11-24 Toshiba Corp 半導体装置
JP2009177209A (ja) * 2009-05-11 2009-08-06 Nec Electronics Corp 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2555238A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014017119A1 (en) * 2012-07-24 2014-01-30 Kabushiki Kaisha Toshiba Circuit board, electronic device, and method of manufacturing circuit board
JP2014027020A (ja) * 2012-07-24 2014-02-06 Toshiba Corp 回路基板、電子機器、および回路基板の製造方法
US9451699B2 (en) 2012-07-24 2016-09-20 Kabushiki Kaisha Toshiba Circuit board, electronic device, and method of manufacturing circuit board
WO2016203927A1 (ja) * 2015-06-16 2016-12-22 ソニー株式会社 複合型半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20120132530A (ko) 2012-12-05
EP2555238A4 (en) 2013-06-12
US20130021769A1 (en) 2013-01-24
EP2555238A1 (en) 2013-02-06
JPWO2011121779A1 (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
US8772927B2 (en) Semiconductor package structures having liquid cooler integrated with first level chip package modules
KR102898903B1 (ko) 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스
US20150221625A1 (en) Semiconductor package having a dissipating plate
US9318474B2 (en) Thermally enhanced wafer level fan-out POP package
CN114765142B (zh) 电子封装件及其制法
CN102956584A (zh) 半导体装置
US9653373B2 (en) Semiconductor package including heat spreader and method for manufacturing the same
US8598701B2 (en) Semiconductor device
JP2011082345A (ja) 半導体装置
US20140151891A1 (en) Semiconductor package
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
US7300822B2 (en) Low warpage flip chip package solution-channel heat spreader
JP2008305838A (ja) 半導体装置及びその実装構造
CN103426839A (zh) 半导体封装
CN103000591A (zh) 芯片封装件的环结构
US12278150B2 (en) Semiconductor package with annular package lid structure
KR102228461B1 (ko) 반도체 패키지 장치
CN108461454A (zh) 封装堆叠构造及其制造方法
TW201501249A (zh) 半導體裝置
TW587325B (en) Semiconductor chip package and method for manufacturing the same
CN113764396A (zh) 基于重布线层的半导体封装结构及其封装方法
KR102764498B1 (ko) 반도체 모듈
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
US12300573B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10848956

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012507996

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127025285

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010848956

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE